KR20080079514A - Method of manufacturing semiconductor device - Google Patents
Method of manufacturing semiconductor device Download PDFInfo
- Publication number
- KR20080079514A KR20080079514A KR1020070019815A KR20070019815A KR20080079514A KR 20080079514 A KR20080079514 A KR 20080079514A KR 1020070019815 A KR1020070019815 A KR 1020070019815A KR 20070019815 A KR20070019815 A KR 20070019815A KR 20080079514 A KR20080079514 A KR 20080079514A
- Authority
- KR
- South Korea
- Prior art keywords
- source
- semiconductor device
- manufacturing
- film
- substrate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 61
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 12
- 238000003860 storage Methods 0.000 claims description 16
- 239000012495 reaction gas Substances 0.000 claims description 15
- 239000007788 liquid Substances 0.000 claims description 10
- 239000007789 gas Substances 0.000 claims description 9
- 230000008016 vaporization Effects 0.000 claims description 9
- 229910004121 SrRuO Inorganic materials 0.000 claims description 7
- 239000000376 reactant Substances 0.000 claims 3
- 238000000231 atomic layer deposition Methods 0.000 abstract description 12
- 229910002353 SrRuO3 Inorganic materials 0.000 abstract 1
- 239000010408 film Substances 0.000 description 64
- 239000010410 layer Substances 0.000 description 42
- 238000006243 chemical reaction Methods 0.000 description 17
- 239000011229 interlayer Substances 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 10
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 239000011261 inert gas Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 238000001179 sorption measurement Methods 0.000 description 5
- 229910052786 argon Inorganic materials 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 238000010926 purge Methods 0.000 description 4
- IFTRQJLVEBNKJK-UHFFFAOYSA-N Aethyl-cyclopentan Natural products CCC1CCCC1 IFTRQJLVEBNKJK-UHFFFAOYSA-N 0.000 description 3
- 229910002367 SrTiO Inorganic materials 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 238000009834 vaporization Methods 0.000 description 3
- YRAJNWYBUCUFBD-UHFFFAOYSA-N 2,2,6,6-tetramethylheptane-3,5-dione Chemical compound CC(C)(C)C(=O)CC(=O)C(C)(C)C YRAJNWYBUCUFBD-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
도 1은 본 발명에 따른 반도체 소자의 제조에 있어서, CVD 방법을 나타내는 순서도이다.1 is a flowchart showing a CVD method in the manufacture of a semiconductor device according to the present invention.
도 2는 본 발명에 따른 반도체 소자의 제조에 있어서, ALD 방법을 나타내는 순서도이다.2 is a flowchart illustrating an ALD method in manufacturing a semiconductor device according to the present invention.
도 3 내지 8은 본 발명에 따른 반도체 소자의 제조방법을 나타내는 단면도들이다.3 to 8 are cross-sectional views illustrating a method of manufacturing a semiconductor device according to the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
10 : 반도체 기판 20 : 제1 층간 절연막10
25 : 콘택 30 : 제2 층간 절연막25
33 : 개구부 35 : 제1 도전막33: opening 35: first conductive film
35a : 스토리지 노드 40 : 희생 절연막35a: storage node 40: sacrificial insulating film
40a : 희생 패턴 45 : 유전막40a: sacrificial pattern 45: dielectric film
50 : 제2 도전막50: second conductive film
본 발명은 반도체 소자의 제조방법에 관한 것으로 더욱 상세하게는 전도성 산화막을 포함하는 반도체 소자의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device including a conductive oxide film.
각종 통신 기기 및 저장 장치 기술이 발전 됨에 따라, 속도가 빠른 고용량의 반도체 소자가 요구되고 있다. 따라서, 반도체 소자를 고집적화 하기 위해, 반도체 소자의 디자인 룰(design rule)이 감소되고 있다.As various communication device and storage device technologies are developed, high speed and high capacity semiconductor devices are required. Therefore, in order to integrate semiconductor devices, design rules of semiconductor devices have been reduced.
DRAM(Dynamic Random Access Memory)은 신호를 저장하기 위해 대용량의 커패시터(capacitor)를 필요로 한다. 일반적으로, 커패시터의 정전용량 C는,Dynamic Random Access Memory (DRAM) requires a large capacity capacitor to store the signal do. In general, the capacitance C of the capacitor is
의 식으로 표현된다. 상기 식에서 ε0 는 진공에서의 유전율이고, ε은 커패시터 유전막의 유전율이며, A는 커패시터의 유효면적이고, d는 유전막의 두께이다. 고집적화된 반도체 소자에서 유전막의 두께를 감소시키는 것은 한계가 있으므로, 커패시터의 정전용량을 증대시키기는 방법은 유효면적 및 유전율을 증대시키는 것일 수 있다.It is expressed as Where ε 0 is the dielectric constant in vacuum, ε is the dielectric constant of the capacitor dielectric film, A is the effective area of the capacitor, and d is the thickness of the dielectric film. In the highly integrated semiconductor device, there is a limit in reducing the thickness of the dielectric film, so a method of increasing the capacitance of the capacitor may be to increase the effective area and the dielectric constant.
일반적으로 스토리지 노드(storage node)와 유전막간의 접촉 면적인 유효면적을 증대시키는 방법이 연구되고 있다. 특히, 커패시터의 스토리지 노드의 높이를 높이는 방법이 공정의 단순성에 의해 많이 연구되고 있다. 그러나, 디자인 룰의 감소로 인해, 좁은 폭을 갖는 스토리지 노드의 높이를 계속해서 증가시키는 것은 노드의 기울어짐(leaning) 등을 유발한다. 상기 기울어짐 현상은 반도체 소자의 오작 동을 유발하여 신뢰성이 저하될 수 있다.In general, a method of increasing the effective area of contact between the storage node and the dielectric layer has been studied. In particular, the method of increasing the height of the storage node of the capacitor has been studied a lot by the simplicity of the process. However, due to the reduction of design rules, continually increasing the height of the storage node having a narrow width causes the node to leak or the like. The tilting phenomenon may cause a malfunction of the semiconductor device, thereby lowering reliability.
유전율을 증대시키는 방법은 커패시터의 유전막으로 고유전율(High-k)을 갖는 SrTiO3, BST[(Ba, Sr)TiO3], PZT 또는 SBT를 포함하는 페로브스카이트(Perovskite) 산화막을 적용하는 것이다. 이때, 커패시터의 하부전극으로써 백금(Pt), 루테늄(Ru), 이리듐(Ir) 또는 TiN와 같은 전도성 금속을 적용할 수 있다. 그러나, 상기 금속들을 하부전극으로 사용하는 경우, 상기 페로브스카이트 산화막이 계면에서 좋지 않을 수 있다. 따라서, 상기 페로브스카이트 산화막의 두께가 얇아지면 얇아질수록, 상기 하부전극 및 상기 페로브스카이트 산화막 간의 계면에서 특성이 저하되고 반도체 소자의 특성이 저하될 수 있다.A method of increasing the dielectric constant is to use a Perovskite oxide film containing SrTiO 3 , BST [(Ba, Sr) TiO 3 ], PZT, or SBT having high dielectric constant (High-k) as a dielectric film of a capacitor. will be. In this case, a conductive metal such as platinum (Pt), ruthenium (Ru), iridium (Ir), or TiN may be used as the lower electrode of the capacitor. However, when the metals are used as the lower electrode, the perovskite oxide film may not be good at the interface. Therefore, as the thickness of the perovskite oxide film becomes thinner, the characteristics may decrease at the interface between the lower electrode and the perovskite oxide film and the characteristics of the semiconductor device may decrease.
최근, 상기 문제점을 해결하기 위해 하부전극으로 유전막과 같은 페로브스카이트 구조를 가지면서도 전도특성이 우수한 산화막에 대한 연구가 진행되고 있다. 그러나, 상기 유전막과 달리 두꺼운 전극을 형성하기 위해, 공정 시간이 지연될 수 있다. 일반적으로, 상기 산화막이 열 공정에 의해 형성되어, 공정 시간이 지연되면 박막의 안정성이 저하될 수 있다. 결과적으로, 반도체 소자의 특성이 저하될 수 있다.Recently, in order to solve the above problems, researches have been made on oxide films having a perovskite structure, such as a dielectric film, having excellent conductivity as a lower electrode. However, in order to form a thick electrode, unlike the dielectric film, the process time may be delayed. In general, since the oxide film is formed by a thermal process, when the process time is delayed, the stability of the thin film may be reduced. As a result, the characteristics of the semiconductor device may be degraded.
따라서, 상기 문제점을 해결하기 위한 본 발명의 목적은 공정 효율성을 향상시키고 반도체 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 제조방법을 제공하는 것이다.Accordingly, an object of the present invention for solving the above problems is to provide a method for manufacturing a semiconductor device that can improve process efficiency and improve the reliability of the semiconductor device.
상기 목적을 달성하기 위한 본 발명의 반도체 소자의 제조방법은 기판을 제공하는 단계 및 상기 기판상으로 Sr(C5(CH3)5)2를 함유하는 제1 소스, Ru를 함유하는 제2 소스 및 반응 가스를 제공하여 상기 기판상에 페로브스카이트 구조의 전도성 산화막을 형성하는 단계를 포함한다.A method of manufacturing a semiconductor device of the present invention for achieving the above object comprises the steps of providing a substrate and a first source containing Sr (C 5 (CH 3 ) 5 ) 2 on the substrate, a second source containing Ru And providing a reactive gas to form a conductive oxide film having a perovskite structure on the substrate.
일 실시예에 따르면, 상기 제2 소스는 Ru(tmhd)3, Ru(mhd)3, Ru(od)3, Ru(cp)2, Ru(Mecp)2 및 Ru(Etcp)2 중에서 선택되는 하나일 수 있다.According to an embodiment, the second source is one selected from Ru (tmhd) 3 , Ru (mhd) 3 , Ru (od) 3 , Ru (cp) 2 , Ru (Mecp) 2, and Ru (Etcp) 2 . Can be.
다른 실시예에 따르면, 상기 전도성 산화막은 SrRuO3일 수 있다.According to another embodiment, the conductive oxide layer may be SrRuO 3 .
또 다른 실시예에 따르면, 상기 반응 가스는 O3, O2 또는 H2O일 수 있다.According to another embodiment, the reaction gas may be O 3 , O 2 or H 2 O.
또 다른 실시예에 따르면, 상기 제1 및 제2 소스 및 상기 반응 가스를 제공하는 단계는 ALD 방식에 의할 수 있다. 이때, 상기 제 1 소스는 액체 운반 시스템(LDS)에 의해 제공될 수 있다. 상기 액체 운반 시스템은 상기 제 1 소스를 액체 상태에서 기화시켜 제공하며, 상기 제 1 소스는 기화된 후 200℃이하로 유지될 수 있다.According to another embodiment, the providing of the first and second sources and the reaction gas may be performed by ALD. At this time, the first source may be provided by a liquid delivery system (LDS). The liquid delivery system provides the first source by vaporizing in a liquid state, which may be maintained below 200 ° C. after vaporizing.
또 다른 실시예에 따르면, 상기 제1 및 제2 소스 및 상기 반응 가스를 제공하는 단계는 CVD 방식에 의할 수 있다. 이때, 상기 제 1 소스는 액체 운반 시스템(LDS)에 의해 제공될 수 있다. 상기 액체 운반 시스템은 상기 제 1 소스를 액체 상태에서 기화시켜 제공하며, 상기 제 1 소스는 기화된 후 200℃이하로 유지될 수 있다.According to another embodiment, the step of providing the first and second sources and the reaction gas may be by CVD. At this time, the first source may be provided by a liquid delivery system (LDS). The liquid delivery system provides the first source by vaporizing in a liquid state, which may be maintained below 200 ° C. after vaporizing.
또 다른 실시예에 따르면, 상기 기판은 400℃이하로 유지될 수 있다.According to another embodiment, the substrate may be maintained below 400 ° C.
또 다른 실시예에 따르면, 상기 전도성 산화막 상에 유전막을 형성하는 단계를 더 포함할 수 있다. 상기 유전막은 페로브스카이트 구조를 가질 수 있다. 이때, 상기 유전막은 Ti를 포함할 수 있다. 상기 유전막은 CVD 또는 ALD 방식에 의해 형성될 수 있다.According to another embodiment, the method may further include forming a dielectric film on the conductive oxide film. The dielectric layer may have a perovskite structure. In this case, the dielectric layer may include Ti. The dielectric film may be formed by CVD or ALD.
또 다른 실시예에 따르면, 상기 유전막 상에 도전막을 형성하는 단계를 더 포함할 수 있다. 상기 도전막은 페로브스카이트 구조를 갖는 전도성 산화물을 포함할 수 있다.상기 도전막은 SrRuO3 또는 (Ba,Sr)RuO3일 수 있다.According to another embodiment, the method may further include forming a conductive film on the dielectric film. The conductive layer may include a conductive oxide having a perovskite structure. The conductive layer may be SrRuO 3 or (Ba, Sr) RuO 3 .
또 다른 실시예에 따르면, 상기 기판 상에 홈을 갖는 주형 패턴을 형성하는 단계를 더 포함하고, 상기 전도성 산화막은 상기 주형 패턴 상에 균일하게 형성될 수 있다. 상기 페로브스카이트 구조의 전도성 산화막을 형성하는 단계 후, 상기 전도성 산화막 상에 매립막을 형성하는 단계, 상기 매립막을 평탄화하여 상기 주형 패턴 상의 전도성 산화막을 제거하는 단계, 상기 매립막을 제거하여 스토리지 노드를 형성하는 단계 및 상기 주형 패턴을 제거하는 단계를 포함할 수 있다.In still another embodiment, the method may further include forming a mold pattern having grooves on the substrate, and the conductive oxide layer may be uniformly formed on the mold pattern. After forming the conductive oxide film having the perovskite structure, forming a buried film on the conductive oxide film, planarizing the buried film to remove the conductive oxide film on the mold pattern, and removing the buried film to form a storage node. Forming and removing the mold pattern may include.
또 다른 실시예에 따르면, Ba을 함유하는 제3 소스를 더 제공할 수 있다. 상기 전도성 산화막은 (Ba,Sr)RuO3일 수 있다.According to another embodiment, a third source containing Ba may be further provided. The conductive oxide layer may be (Ba, Sr) RuO 3 .
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 하기 실시예들에 한정되지 않고 다른 형태로 구 체화될 수 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록, 그리고, 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확하게 하기 위해 과장된 것이다. 명세서 전반적으로 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the following examples and can be embodied in other forms. Rather, the embodiments introduced herein are provided so that the disclosure may be made thorough and complete, and to fully convey the spirit of the present invention to those skilled in the art. In the drawings, the thicknesses of layers and regions are exaggerated for clarity. Parts denoted by the same reference numerals throughout the specification represent the same components.
도 1을 참조하여, 본 발명의 반도체 소자의 CVD(Chemical Vapor Deposition) 박막 형성방법이 설명된다. 도 1을 참조하면, 기판이 제공된다(S101). 상기 기판은 반도체 기판일 수 있으면, 바람직하게는 실리콘 기판일 수 있다. 상기 기판에 제공될 소스들은 기화된다(S102).Referring to FIG. 1, a method of forming a chemical vapor deposition (CVD) thin film of a semiconductor device of the present invention will be described. Referring to FIG. 1, a substrate is provided (S101). The substrate may be a semiconductor substrate, preferably a silicon substrate. Sources to be provided to the substrate are vaporized (S102).
상기 기화된 소스들이 상기 기판이 장착되어 있는 반응 챔버로 제공된다(S103). 상기 소스들은 가압된 운반 기체, 예컨대, 질소, 헬륨 또는 아르곤과 같은 불활성 기체에 의해 제공될 수 있다. 상기 소스들의 기화 및 제공은 액체 운반 시스템(LDS)에 의해 수행될 수 있다. 또한, 상기 소스들의 기화 및 제공은 통상의 버블러를 이용하여 수행될 수 있다. 상기 기판에 제공되는 소스들은 Sr을 포함하는 제1 소스 및 Ru를 포함하는 제2 소스를 포함한다. 상기 제1 소스는 Sr(C5(CH3)5)2를 포함할 수 있고, 상기 제2 소스는 Ru(TMHD)3, Ru(MHD)3, Ru(OD)3, Ru(CP)2, Ru(MeCP)2 및 Ru(EtCP)2 중 어느 하나의 물질을 포함할 수 있다. 상기 제1 및 제2 소스들은 실온에서 고체 상태로 존재하므로, 유기용매에 용해되어 제공될 수 있다. 예컨대, 상기 제1 소스 및/또는 제2 소스를 유기 용매에 각각 용해시킨 후, 상기 제1 소스 및/또는 제2 소스가 용해된 용액을 가열함으로써, 상기 제1 소스 및 제2 소스를 기화시킬 수 있다. 따라서, 상기 기화된 제1 소스 및 제2 소스가 상기 기판이 놓인, 예컨대, 반응 챔버로 제공될 수 있다. 이때, 상기 제1 소스인 Sr(C5(CH3)5)2는 기존의 Sr을 포함하는 소스에 비해 분자량이 상대적으로 작아, 낮은 온도인 약 200℃이하에서 기화되어 제공될 수 있다. 따라서, 상대적으로 빠른 시간 내에 상기 제1 소스를 기화시킬 수 있을 뿐만 아니라, 상기 기판으로 제공할 수 있다. 상기 제2 소스들, 예컨대, Ru(OD)3 및 Ru(EtCP)2 는 상기 제1 소스인 Sr(C5(CH3)5)2와 증기압이 유사하므로, 상기 Sr(C5(CH3)5)2와 같이 기화 속도 및 기판으로의 제공 속도가 빠를 수 있다.The vaporized sources are provided to the reaction chamber in which the substrate is mounted (S103). The sources may be provided by pressurized carrier gas, such as an inert gas such as nitrogen, helium or argon. Vaporization and provision of the sources may be performed by a liquid delivery system (LDS). In addition, vaporization and provision of the sources can be performed using a conventional bubbler. Sources provided on the substrate include a first source comprising Sr and a second source comprising Ru. The first source may comprise Sr (C 5 (CH 3 ) 5 ) 2 , and the second source may be Ru (TMHD) 3 , Ru (MHD) 3 , Ru (OD) 3 , Ru (CP) 2 It may include Ru (MeCP) 2 and Ru (EtCP) any of the materials of the two. Since the first and second sources are in a solid state at room temperature, they may be provided dissolved in an organic solvent. For example, after dissolving the first source and / or the second source in an organic solvent, respectively, the first source and / or the second source is dissolved, thereby heating the first source and / or the second source. Can be. Thus, the vaporized first source and second source may be provided to the reaction chamber, for example, on which the substrate is placed. In this case, the first source Sr (C 5 (CH 3 ) 5 ) 2 may be provided to be vaporized at a temperature lower than about 200 ° C., which is relatively low in molecular weight compared to a source including Sr. Thus, not only the first source can be vaporized in a relatively fast time, but also provided to the substrate. The second sources, such as Ru (OD) 3 and Ru (EtCP) 2 , are similar in vapor pressure to Sr (C 5 (CH 3 ) 5 ) 2 , which is the first source, and thus, Sr (C 5 (CH 3). 5 ) As shown in FIG. 2 , the vaporization rate and the supply rate to the substrate may be fast.
상기 제1 소스 및 제2 소스가 상기 기판으로 제공될 때, 상기 제1 및 제2 소스들을 활성화시키기 위한 반응 가스가 함께 제공될 수 있다(S104). 상기 반응 가스는 예컨대, O3, O2 또는 H2O일 수 있다. 예컨대, 상기 반응 가스는 플라즈마를 이용하여 제공될 수 있다.When the first source and the second source are provided to the substrate, a reaction gas for activating the first and second sources may be provided together (S104). The reaction gas may be, for example, O 3 , O 2 or H 2 O. For example, the reaction gas may be provided using a plasma.
상기 제1 소스 및 제2 소스는 상기 기판 상에 화학적으로 흡착한다(S105). 또한, 상기 반응 가스에 의해 상기 기판 상에서 반응할 수 있다. 상기 기판은 가열되어 상기 제1 소스 및 제2 소스의 반응이 상기 기판 상에서 수행될 수 있도록 한다. 예컨대, 상기 기판은 약 400℃ 이하로 유지될 수 있다.The first source and the second source is chemically adsorbed on the substrate (S105). In addition, the reaction gas may react on the substrate. The substrate is heated to allow reaction of the first and second sources to be performed on the substrate. For example, the substrate can be maintained at about 400 ° C or less.
상기 반응에 참여하지 못하고 잔류하는 제1 소스 및 제2 소스를 제거하기 위해 퍼지 공정이 수행된다(S106). 예컨대, 상기 퍼지 공정은 질소 또는 아르곤과 같 은 불활성 기체에 의해 수행될 수 있다.A purge process is performed to remove the first source and the second source that remain without participating in the reaction (S106). For example, the purge process may be performed with an inert gas such as nitrogen or argon.
상기 퍼지 공정이 완료되면, 상기 기판 상에 페로브스카이트 구조를 갖는 전도성 산화막이 완성된다(S107). 예컨대, 상기 전도성 산화막은 페로브스카이트 구조를 갖는 SrRuO3 를 포함할 수 있다.When the purge process is completed, a conductive oxide film having a perovskite structure is completed on the substrate (S107). For example, the conductive oxide film may include SrRuO 3 having a perovskite structure.
이때, 상기 공정에 있어서, 제3 소스로 Ba을 포함하는 소스를 더 제공함으로써 (Ba,Sr)RuO3를 포함하는 페로브스카이트 구조의 전도성 산화막이 형성될 수 있다. 예컨대, 상기 제3 소스는 Ba(C5(CH3)5)2를 포함할 수 있다.At this time, in the above process, the conductive oxide film having a perovskite structure including (Ba, Sr) RuO 3 may be formed by further providing a source including Ba as a third source. For example, the third source may include Ba (C 5 (CH 3 ) 5 ) 2 .
상기 전도성 산화막의 두께 및 속도는 반응을 위해 제공되는 에너지, 소스들의 비율(ratio) 및 양(amount)을 제어하여 조절될 수 있다.The thickness and speed of the conductive oxide film can be adjusted by controlling the energy, ratio and amount of sources provided for the reaction.
도 2를 참조하여, 본 발명의 반도체 소자의 ALD(Atomic Layer Deposition:ALD) 박막 형성방법을 설명한다. 도 2를 참조하면, 기판이 제공된다(S201). 상기 기판은 약 400℃ 이하로 유지되어 제공되는 소스들이 상기 기판 상에서 반응할 수 있도록 한다. 상기 기판에 제공될 소스들은 기화된다(S202). 상기 소스들은 용매에 용해하여 기화시킬 수 있다.A method of forming an ALD (Atomic Layer Deposition) thin film of the semiconductor device of the present invention will be described with reference to FIG. 2. Referring to FIG. 2, a substrate is provided (S201). The substrate is maintained at about 400 ° C. or less to allow the provided sources to react on the substrate. Sources to be provided to the substrate are vaporized (S202). The sources may be dissolved in a solvent and vaporized.
상기 기화된 소스들 중 제1 소스가 먼저 반응 챔버 내로 제공된다(S203). 이때, 상기 제1 소스는 Sr을 함유할 수 있다. 예컨대, 상기 제1 소스는 Sr(C5(CH3)5)2를 포함할 수 있다. 상기 Sr(C5(CH3)5)2는 분자량이 작아 상기 기판에 제공되기까지 약 200℃이하에서 유지될 수 있다. 또한, 상기 기판에 기존의 물질에 비해 빠른 속 도로 제공될 수 있다.A first source of the vaporized sources is first provided into the reaction chamber (S203). In this case, the first source may contain Sr. For example, the first source may include Sr (C 5 (CH 3 ) 5 ) 2 . The Sr (C 5 (CH 3 ) 5 ) 2 may have a molecular weight of about 200 ° C. or less until it is provided to the substrate. In addition, the substrate may be provided at a faster speed than conventional materials.
상기 제1 소스는 상기 기판에 화학흡착(Chemical absorption)된다(S204). 상기 반응 챔버 내에 상기 기판에 화학흡착하지 못하고 잔류하는 제1 가스는 아르곤 또는 질소와 같은 비활성가스에 의해 퍼지 된다(S205).The first source is chemically absorbed (Chemical absorption) to the substrate (S204). The first gas remaining in the reaction chamber without chemisorption on the substrate is purged by an inert gas such as argon or nitrogen (S205).
상기 반응 챔버로 반응 가스가 제공된다(S206). 상기 반응 가스는 예컨대, O3, O2 또는 H2O일 수 있다. 예컨대, 상기 반응 가스는 플라즈마를 이용하여 제공될 수 있다. 상기 반응 가스에 의해 상기 기판에 흡착된 상기 제1 소스가 산화됨으로써 SrO를 함유하는 흡착 산화막이 형성된다(S207). 상기 반응하고 남은 반응 가스들은 비활성 기체에 의해 퍼지되어 상기 반응 챔버에서 배출될 수 있다.Reaction gas is provided to the reaction chamber (S206). The reaction gas may be, for example, O 3 , O 2 or H 2 O. For example, the reaction gas may be provided using a plasma. The first source adsorbed on the substrate by the reaction gas is oxidized to form an adsorption oxide film containing SrO (S207). The reaction gases remaining after the reaction may be purged by an inert gas and discharged from the reaction chamber.
상기 반응 챔버로 제2 소스가 제공된다(S208). 상기 제2 소스는 Ru(TMHD)3, Ru(MHD)3, Ru(OD)3, Ru(CP)2, Ru(MeCP)2 및 Ru(EtCP)2 중 어느 하나의 물질을 포함할 수 있다.A second source is provided to the reaction chamber (S208). The second source may comprise a Ru (TMHD) 3, Ru ( MHD) 3, Ru (OD) 3, Ru (CP) 2, Ru (MeCP) 2 and Ru (EtCP) any one material selected from the group consisting of 2 .
상기 흡착 산화막 상에 상기 제2 소스가 표면에서 흡착 반응한다(S209). 상기 흡착 산화막과 흡착 반응하지 못하고 잔류하는 상기 제2 소스가 퍼지된다(S210). 상기 퍼지는 가압된 아르곤 또는 질소와 같은 비활성 기체를 사용하여 수행될 수 있다.The second source is adsorbed on the surface of the adsorption oxide film (S209). The second source remaining after adsorption reaction with the adsorption oxide film is purged (S210). The purge can be performed using an inert gas such as pressurized argon or nitrogen.
상기 반응 챔버로 반응 가스를 제공한다(S211). 상기 반응 가스는 앞서 설명한 바와 같이, O3, O2 또는 H2O일 수 있다.The reaction gas is provided to the reaction chamber (S211). As described above, the reaction gas may be O 3 , O 2, or H 2 O.
상기 반응 가스에 의해 상기 제2 소스의 Ru를 산화시켜 RuO2 가 형성된다. 따라서, 상기 SrO 및 상기 RuO2를 하나의 전도성 산화막으로 하여 SrRuO3를 포함하는 페로브스카이트 구조를 갖는 전도성 산화막이 한층 형성된다(S212). 이후, 반응에 참여하지 못하고 잔류하는 반응 가스가 비활성 기체에 의해 상기 반응 챔버로부터 배출될 수 있다.RuO 2 is formed by oxidizing Ru of the second source by the reaction gas. Therefore, a conductive oxide film having a perovskite structure including SrRuO 3 is further formed using SrO and RuO 2 as one conductive oxide film (S212). Thereafter, the remaining reactive gas which does not participate in the reaction may be discharged from the reaction chamber by the inert gas.
이상의 과정을 1 사이클이라고 한다. 즉, 1 사이클에 의해 한층의 전도성 산화막이 형성되므로, 상기 사이클을 반복함으로써 전도성 산화막의 두께가 조절될 수 있다. 상기 과정에서 상기 제1 소스 및 제2 소스의 공급 순서는 서로 바꾸어 수행될 수 있다. 상기 과정에서, 제3 소스를 기화시켜 제공하고, 흡착반응 및 산화시키는 일련의 과정을 부가적으로 시행함으로써 (Ba,Sr)RuO3를 포함하는 페로브스카이트 구조의 전도성 산화막이 형성될 수 있다. 예컨대, 상기 제3 소스는 Ba(C5(CH3)5)2를 포함할 수 있다.The above process is called 1 cycle. That is, since one conductive oxide film is formed by one cycle, the thickness of the conductive oxide film can be adjusted by repeating the cycle. In the process, the supply order of the first source and the second source may be performed interchangeably. In the above process, a conductive oxide film having a perovskite structure including (Ba, Sr) RuO 3 may be formed by additionally performing a series of processes of vaporizing and providing a third source, and adsorption reaction and oxidation. . For example, the third source may include Ba (C 5 (CH 3 ) 5 ) 2 .
이하, 본 발명의 반도체 소자의 형성방법이 설명된다.Hereinafter, a method of forming a semiconductor element of the present invention will be described.
앞서, CVD 또는 ALD 방식에 의해 형성된 전도성 산화막 상에 Ti를 포함하는 산화막이 형성될 수 있다. 예컨대, 상기 Ti를 포함하는 산화막(이하, "Ti 산화막"이라 한다.)은 SrTiO3 또는 (Ba, Sr)TiO3일 수 있다. 상기 Ti 산화막은 CVD 또는 ALD 방식에 의해 앞서 설명한 방법과 같이 형성될 수 있다. 상기 Ti 산화막은 상기 전도성 산화막과 동일한 구조의 페로브스카이트 구조를 가지므로, 계면 특성이 우수할 수 있다. 또한, 상기 Ti 산화막은 높은 유전율을 갖고 있으므로, 유전막으로 써 기능할 수 있다.Previously, an oxide film containing Ti may be formed on the conductive oxide film formed by CVD or ALD. For example, the oxide film containing Ti (hereinafter, referred to as a "Ti oxide film") may be SrTiO 3 or (Ba, Sr) TiO 3. The Ti oxide film may be formed in the same manner as described above by CVD or ALD. Since the Ti oxide film has a perovskite structure having the same structure as the conductive oxide film, the Ti oxide film may have excellent interface characteristics. In addition, since the Ti oxide film has a high dielectric constant, the Ti oxide film can function as a dielectric film.
상기 전도성 산화막을 상,하부전극으로 사용하고, 상기 Ti 산화막을 유전막으로 사용함으로써, 반도체 소자의 커패시터가 형성될 수 있다.By using the conductive oxide film as the upper and lower electrodes and the Ti oxide film as the dielectric film, a capacitor of the semiconductor device may be formed.
도 3 내지 8을 참조하여, 본 발명의 반도체 소자의 제조방법이 설명된다. 도 3을 참조하면, 반도체 기판(10)이 제공된다. 상기 반도체 기판(10)에는 소자 분리 영역(미도시)에 의해 활성 영역(미도시)이 정의되어 있을 수 있다. 또한, 상기 반도체 기판(10) 상에는 게이트 등과 같은 도전 패턴(미도시)이 형성되어 있을 수 있다. 상기 반도체 기판(10) 상에, 제1 층간 절연막(20)이 형성된다. 통상의 방법을 이용하여, 상기 제1 층간 절연막(20)의 일부를 식각하고 도전물질로 매립하여 상기 반도체 기판(10) 상의 도전 영역(활성 영역 및/또는 도전 패턴)과 연결되도록 콘택(25)이 형성된다. 예컨대, 상기 콘택(25)은 접촉 저항을 감소시키기 위하여, 폴리실리콘층 및 실리사이드층의 복층으로 형성될 수 있다. 또한 부가적으로 산소 확산을 방지하도록 확산 방지막(미도시)이 형성될 수 있다. 또한, 에치백(etch back) 또는 통상의 화학적 기계적 연마(Chemical Mechanical Polishing:CMP) 공정에 의해 평탄화될 수 있다.3 to 8, a method of manufacturing a semiconductor device of the present invention will be described. Referring to FIG. 3, a
도 4를 참조하면, 상기 콘택(25)을 포함하여 상기 제1 층간 절연막(20) 상에 제2 층간 절연막(30)이 형성된다. 통상의 사진 식각 공정을 이용하여, 상기 제2 층간 절연막(30)의 일부를 식각하여 상기 콘택(25)을 노출시키는 개구부(33)가 형성된다.Referring to FIG. 4, a second
도 5를 참조하면, 상기 제2 층간 절연막(30) 및 상기 개구부(33)의 프로파일 을 따라 제1 도전막(35)이 형성된다. 예컨대, 상기 제1 도전막(35)은 앞서 설명된 페로브스카이트 구조의 전도성 산화물로써, SrRuO3 또는 (Ba,Sr)RuO3를 포함할 수 있다. 상기 제1 도전막(35)은 ALD 또는 CVD 방식에 의해 형성될 수 있다. 상기 제1 도전막(35)은 상기 CVD 방식 또는 상기 ALD 방식의 조건을 조절함으로써 원하는 두께를 가질 수 있다.Referring to FIG. 5, a first
도 6을 참조하면, 상기 제1 도전막(35) 상에 희생 절연막(40)이 형성된다. 상기 희생 절연막(40)은 상기 개구부를 매립하여야 하므로, 갭 매립 특성이 우수한 물질을 사용하는 것이 바람직하다. 예컨대, 상기 희생 절연막(40)은 BPSG(Boron Phosphorus Silicate Glass), SOG(Spin On Glass) 또는 PSG(Phosphorus Silicate Glass)를 포함할 수 있다.Referring to FIG. 6, a sacrificial insulating
도 7을 참조하면, 상기 제2 층간 절연막(30) 상의 상기 제1 도전막(35)이 제거되도록 상기 희생 절연막(40)이 평탄화된다. 상기 평탄화는 통상의 에치백 또는 화학적 기계적 연마 공정에 의해 수행될 수 있다. 따라서, 상기 개구부 내에 실린더 형의 스토리지 노드(35a)가 형성되고 희생 패턴(40a)이 남게 된다. 상기 스토리지 노드(35a)의 형태는 실린더 형태에 국한되지 않으며 다양할 수 있다.Referring to FIG. 7, the sacrificial insulating
도 8을 참조하면, 상기 제2 층간 절연막(30) 및 상기 희생 패턴(40a)를 제거함으로써, 상기 스토리지 노드(35a)가 노출된다. 상기 제2 층간 절연막(30) 및 상기 희생 패턴(40a)은 동시에 또는 순차적으로 제거될 수 있다. 이때, 상기 제2 층간 절연막(30) 및 상기 희생 패턴(40a)은 상기 스토리지 노드(35a)보다 높은 선택 비를 갖고 식각됨으로써 상기 스토리지 노드(35a)가 식각 공정 중에 손상되지 않도록 하는 것이 바람직하다. 상기 스토리지 노드(35a) 상에 유전막(45)이 형성된다. 상기 유전막(45)은 고유전율을 갖는 SrTiO3, BST[(Ba, Sr)TiO3], PZT 또는 SBT를 포함하는 페로브스카이트(Perovskite) 구조를 갖는 전도성 산화막일 수 있다. 따라서, 상기 스토리지 노드(35a) 상에 상기 유전막(45)은 동일한 페로브스카이트 구조를 가지므로, 상기 스토리지 노드(35a) 및 상기 유전막(45)간의 계면 특성이 향상될 수 있다. 따라서, 상기 유전막(45)의 두께가 얇아지더라도 상기 유전막(45)은 반도체 소자 내에서 그 기능을 다할 수 있다. 예컨대, 상기 유전막(45)은 ALD 또는 CVD 방법으로 형성될 수 있다. 소스 기체로 Sr을 함유하는 기체(예컨대, Sr(C5(CH3)5)2) 및 Ti를 함유하는 기체가 사용될 수 있다. 상기 유전막(45) 상에 제2 도전막(50)이 형성된다. 상기 제2 도전막(50)은 통상의 도전물질을 포함하거나 상기 스토리지 노드(35a)와 동일한 물질을 포함할 수 있다. 따라서, 상기 유전막(45) 및 상기 제2 도전막(50) 간의 계면 특성이 향상될 수 있다.Referring to FIG. 8, the
이상에서, 상기 제2 도전막(50)을 상부전극으로 하여 반도체 소자의 커패시터가 완성될 수 있다.In the above, the capacitor of the semiconductor device may be completed using the second conductive layer 50 as the upper electrode.
본 발명의 반도체 소자의 제조방법에 의하면, Sr 및/또는 Ru를 포함하는 페로브스카이트 구조의 전도성 산화막을 형성함에 있어서, Sr(C5(CH3)5)2를 함유하는 소스가 사용된다. 상기 소스는 작은 분자량을 가지므로, 소스의 기화가 용이하고, 증착 속도가 향상될 수 있으므로, 공정 효율이 향상될 수 있다. 또한, 장치 내의 오염도가 감소될 수 있다. 뿐만 아니라, 다른 페로브스카이트 구조의 고유전율의 유전막을 상기 전도성 산화막 상에 형성시, 계면 특성이 우수하고, 단차 피복성(Step coverage)이 우수하여, 반도체 소자의 신뢰성이 향상될 수 있다.According to the method for manufacturing a semiconductor device of the present invention, a source containing Sr (C 5 (CH 3 ) 5 ) 2 is used to form a conductive oxide film having a perovskite structure containing Sr and / or Ru. . Since the source has a small molecular weight, the source may be easily vaporized and the deposition rate may be improved, thereby improving process efficiency. In addition, the degree of contamination in the device can be reduced. In addition, when a dielectric film having a high dielectric constant having another perovskite structure is formed on the conductive oxide film, the interfacial property is excellent and the step coverage is excellent, so that the reliability of the semiconductor device can be improved.
Claims (20)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070019815A KR20080079514A (en) | 2007-02-27 | 2007-02-27 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070019815A KR20080079514A (en) | 2007-02-27 | 2007-02-27 | Method of manufacturing semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20080079514A true KR20080079514A (en) | 2008-09-01 |
Family
ID=40020431
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070019815A KR20080079514A (en) | 2007-02-27 | 2007-02-27 | Method of manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20080079514A (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120064719A1 (en) * | 2009-03-17 | 2012-03-15 | Advanced Technology Materials, Inc. | Method and composition for depositing ruthenium with assistive metal species |
US8241704B2 (en) | 2004-02-23 | 2012-08-14 | Advanced Technology Materials, Inc. | Chemical vapor deposition of high conductivity, adherent thin films of ruthenium |
US8524931B2 (en) | 2007-01-17 | 2013-09-03 | Advanced Technology Materials, Inc. | Precursor compositions for ALD/CVD of group II ruthenate thin films |
US9443736B2 (en) | 2012-05-25 | 2016-09-13 | Entegris, Inc. | Silylene compositions and methods of use thereof |
US9534285B2 (en) | 2006-03-10 | 2017-01-03 | Entegris, Inc. | Precursor compositions for atomic layer deposition and chemical vapor deposition of titanate, lanthanate, and tantalate dielectric films |
US10186570B2 (en) | 2013-02-08 | 2019-01-22 | Entegris, Inc. | ALD processes for low leakage current and low equivalent oxide thickness BiTaO films |
-
2007
- 2007-02-27 KR KR1020070019815A patent/KR20080079514A/en not_active Application Discontinuation
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8241704B2 (en) | 2004-02-23 | 2012-08-14 | Advanced Technology Materials, Inc. | Chemical vapor deposition of high conductivity, adherent thin films of ruthenium |
US9534285B2 (en) | 2006-03-10 | 2017-01-03 | Entegris, Inc. | Precursor compositions for atomic layer deposition and chemical vapor deposition of titanate, lanthanate, and tantalate dielectric films |
US8524931B2 (en) | 2007-01-17 | 2013-09-03 | Advanced Technology Materials, Inc. | Precursor compositions for ALD/CVD of group II ruthenate thin films |
US20120064719A1 (en) * | 2009-03-17 | 2012-03-15 | Advanced Technology Materials, Inc. | Method and composition for depositing ruthenium with assistive metal species |
US8574675B2 (en) * | 2009-03-17 | 2013-11-05 | Advanced Technology Materials, Inc. | Method and composition for depositing ruthenium with assistive metal species |
TWI491759B (en) * | 2009-03-17 | 2015-07-11 | Advanced Tech Materials | Method and composition for depositing ruthenium with assistive metal species |
US9443736B2 (en) | 2012-05-25 | 2016-09-13 | Entegris, Inc. | Silylene compositions and methods of use thereof |
US10186570B2 (en) | 2013-02-08 | 2019-01-22 | Entegris, Inc. | ALD processes for low leakage current and low equivalent oxide thickness BiTaO films |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6916380B2 (en) | System for depositing a layered film | |
CN1790674B (en) | Capacitor with zirconium oxide and method for fabricating the same | |
JP4255102B2 (en) | Method for manufacturing memory device having dielectric film | |
US20070014919A1 (en) | Atomic layer deposition of noble metal oxides | |
JP4709115B2 (en) | Capacitor for semiconductor device using ruthenium electrode and titanium dioxide dielectric film and method for manufacturing the same | |
US20070066012A1 (en) | Semiconductor device and method for fabricating the same | |
KR20080079514A (en) | Method of manufacturing semiconductor device | |
US7514315B2 (en) | Methods of forming capacitor structures having aluminum oxide diffusion barriers | |
JP4035626B2 (en) | Capacitor manufacturing method for semiconductor device | |
KR100464650B1 (en) | Capacitor of semiconductor device having dual dielectric layer structure and method for fabricating the same | |
KR100505397B1 (en) | Method for fabricating capacitor of semiconductor device | |
KR101932588B1 (en) | Capacitor for semiconductor memory element and method for manufacturing the same | |
KR19990012246A (en) | Semiconductor device with metal barrier film by atomic layer deposition method and method for manufacturing same | |
KR100942958B1 (en) | Method for forming thin film and method for forming capacitor of semiconductor device using the same | |
US6964900B2 (en) | Capacitor in semiconductor device having dual dielectric film structure and method for fabricating the same | |
KR100670726B1 (en) | A capacitor in semiconductor device and method for forming the same | |
JP2011204852A (en) | Capacitor and method of manufacturing the same, and semiconductor device | |
KR20030002905A (en) | Method for fabricating capacitor | |
KR100738576B1 (en) | A capacitor in semiconductor apparatus and method for forming the same | |
KR100646923B1 (en) | A method of manufacturing a capacitor in a semiconductor device | |
KR100351247B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
KR100384868B1 (en) | Method for fabricating capacitor | |
KR20040003967A (en) | Method for fabricating capacitor in semiconductor device | |
KR20060136240A (en) | A capacitor in semiconductor apparatus and method for forming the same | |
KR20020032696A (en) | Method of manufacturing a capacitor in a semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |