KR20080077212A - 산화물 반도체 발광 소자 - Google Patents

Abstract

본 발명은 GaN계 화합물보다 고효율의 발광을 기대할 수 있는 ZnO계 화합물 반도체를 사용하면서, 고효율로 전면 발광할 수 있는 ZnO계 화합물 반도체 발광 소자를 제공한다. 절연성 기판(1)위에 ZnO계 화합물 반도체 재료로 이루어진 n형층(2), 활성층(3), p형층(4)이 적층되고, 상기 n형층의 비저항값이 0.001Ωㆍ㎝ 이상 1Ωㆍ㎝ 이하이고, 또 n형층의 막 두께(㎛)가 비저항(Ωㆍ㎝)×300 인 계산식에 의해 산출된 값보다 큰 값으로 설정되고, n형층의 기판과 접하는 면과 반대면의 노출부에 n측 전극(5)이, p형층위에 p측 전극(6)이 형성되어 있다.

Description

산화물 반도체 발광 소자{OXIDE SEMICONDUCTOR LIGHT EMITTING ELEMENT}

본 발명은 ZnO나 ZnO에 Mg, Cd 등이 혼정(混晶)된 화합물 등의 산화 아연계(이하, ZnO계라고도 함) 반도체를 사용한 발광 다이오드(LED) 등의 ZnO계 화합물 반도체 발광 소자에 관한 것이다. 보다 상세하게는 특히 메사 구조의 n전극측에서만 발광시키는 것이 아니라, 고효율로 칩 전체로부터 발광할 수 있는 구조의 ZnO계 화합물 반도체 발광 소자에 관한 것이다.

최근, 질화물 반도체를 사용한 청색계 발광 다이오드(LED)나 레이저 다이오드 등의 질화물 반도체 발광 소자가 실용화되고 있다. 종래 이런 종류의 청색계의 반도체 소자는 예를 들어 도 5에 LED의 일례의 구조도가 도시된 바와 같이, 절연성 기판인 사파이어 기판(51)위에 III족 질화물 화합물 반도체(GaN계 화합물 반도체)가 유기 금속 기상 성장법(Metal Organic Vapor Deposition, 이하 MOCVD라고 함)에 의해 순차적으로 적층되는 것이고, 도시하지 않는 버퍼층, n형 GaN층(52), InGaN 활성층(53), p형 AlGaN 장벽층(54a), p형 GaN 컨택트층(54b)이 순차적으로 적층되고, 적층된 반도체층의 일부가 도 5에 도시된 바와 같이 드라이 에칭 등에 의해 에칭되어 n형 GaN층(52)을 일부 노출시키고, 그 표면에 n측 전극(55), 상술한 p형 컨택트층(54b)위에 투광성 전극(57), p측 전극(56)이 각각 형성되는 것에 의해 구성 되어 있다(특허 문헌 1 참조).

한편, 산화물 반도체인 ZnO계 화합물 반도체는 그 엑시톤(여기자(勵起子); 전자와 정공(正孔)이 쿨롱 힘(coulomb force)에 의해서 구속되어 쌍을 만든 것)의 결합 에너지(속박 에너지)가 60meV로 매우 크고, 실온의 열에너지 26meV보다 크기 때문에, 실온에서도 엑시톤은 안정적으로 존재할 수 있다. 이 엑시톤은 일단 형성되면 용이하게 광자를 생성한다. 즉, 효율적으로 발광한다. 그렇기 때문에, 자유 전자와 자유 정공이 직접 재결합하여 발광하는 직접 재결합 발광보다 훨씬 더 효율적으로 발광하는 것이 알려져 있다. 따라서, 근래에는 질화물 반도체 발광 소자보다 고효율 발광할 수 있을 가능성이 있는 ZnO계 화합물 반도체층을 사용한 반도체 발광 소자의 연구가 활발하게 이루어지고 있다.

특허 문헌 1: 일본 특개평 10-173222호 공보(도 1)

상술한 ZnO계 화합물 반도체 발광 소자는 질화물 반도체 발광 소자와 동양(同樣)으로, 사파이어 기판 등 절연성 기판위에 형성되는 경우가 많고, 이 경우 n측 전극 및 p측 전극 모두 같은 측(반도체 적층부의 표면측)에 제작해야 하고, 반도체층의 적층 방향과 수직 방향(도 5의 지면 횡방향에 상당)으로 전류가 흐르는 부분이 존재한다. 그리고, 이와 같은 구조를 ZnO계 화합물 반도체 발광 소자에서 채용한 경우, 질화물 반도체 발광 소자와 동양으로, n형층의 비저항값이 크고, 또 막 두께가 전류 확산에 대하여 충분하지 않으면, 전류는 활성층까지의 최단 거리를 주로 흐르게 되어 n측 전극에 가까운 장소에 전류가 집중하게 된다. 그 결과, 절연성 기판위에 ZnO계 화합물 반도체층을 형성한 경우도 n측 전극에 가까운 메사 구조 의 가장자리에 전류가 집중하여 메사 외주부(外周部)밖에 발광하지 않는다고 하는 문제가 있다.

또, 절연성 기판위에 ZnO계 화합물 반도체층의 두꺼운 막을 형성한 후, 절연성 기판을 제거한, 이른바 절연성 기판 프리의 구조에서도 n형층의 저항이 높은 경우에는 전류 확산의 문제가 해결되지 않아 전류가 일부에 집중하게 된다. 특히, 광 취출측에서 면적을 작게 한 전극의 하부에 전류가 집중하는 것에 의해 발광 영역이 전극 하부에 한정되게 되기 때문에, 전극에 발광이 차단되게 된다고 하는 문제가 있다.

본 발명은 이와 같은 문제를 해결하기 위하여 이루어진 것으로, GaN계 화합물보다 고효율의 발광을 기대할 수 있는 ZnO계 화합물 반도체를 사용하면서, 고효율로 전면(全面) 발광할 수 있는 ZnO계 화합물 반도체 발광 소자를 제공하는 것을 목적으로 한다.

본 발명자들은 메사 외주부만 밖에 발광하지 않는 문제, 즉 전극에 접촉하는 n형층에서의 비저항값이 크고, 또 그 막 두께가 전류 확산에 대하여 충분하지 않음을 방지하기 위해, 우선 질화물 반도체 발광 소자에서 일반적으로 행해지고 있는 방법인 n측 전극에 접하는 n형층의 비저항값을, n 도펀트의 양을 늘리는 것에 의해 작게 하여 충분하게 전류 확산시키는 것을 생각하였다. 그러나, n형 도핑을 행한 ZnO계 화합물은 그것을 행한 질화물 반도체보다 이동도가 낮고, 질화물 반도체계 LED에서 사용되고 있는 n형층의 캐리어 농도, 막 두께에서는 전류 확산이 불충분하다는 것을 발견하였다.

그리고, n형층에 n 도펀트의 양을 늘려서 비저항값이 작은 ZnO계 화합물 반도체 재료로 하고자 하면, 그 상부에 적층되는 활성층의 결정성이 급격하게 저하되어 발광 효율이 나빠지는 것이 GaN계보다 현저하게 일어나서, 결국 전면 발광이 가능하게 되어도 발광 효율 자체가 저하해 버린다고 하는 것을 발견하였다. 구체적으로, 본 발명자들은 n형층에 여러 가지의 비저항을 갖는 ZnO계 화합물층을 형성하고, 결정성의 좋고 나쁨(반값 폭이 넓으면 결정성이 나쁨)을 판단하기 위해 도 4에 도시된 바와 같이 X선 회절 강도를 조사하였다. 여기서 반값 폭(FWHM)은 X선 회절 강도의 최고 강도의 50% 강도일 때의 곡선의 폭을 말한다. 그리고, 그 결과로부터, 비저항값을 너무 내리면, 반값 폭의 값이 커진다. 또, n형층의 결정성 악화에 수반하여, 그 상부에 적층되는 활성층의 결정성도 악화되어, 발광 효율의 좋고 나쁨의 기준으로 되는 광루미네선스(photoluminescence) 강도도 작아진다. 한편, 비저항값을 크게 하면, 반값 폭의 값은 작아져서 결정성이 향상되어 광루미네선스도 커지는 결과를 얻었다. 이와 같이 ZnO계 화합물 반도체에서는 비저항값에 대한 결정성의 영향이 매우 크고, 구체적으로 비저항값이 0.001Ωㆍ㎝ 이상이 아니면 상부의 활성층으로의 영향을 피할 수 없게 되는 것 및 비저항값이 1Ωㆍ㎝ 이하이면 구동 전압의 상승이 생겨 실용적이지 않음을 동시에 발견하였다.

또, 상기 검토에 의해, 결정성이 악화되지 않는 비저항값을 사용하는 경우, n형층의 막 두께에 따라서는 충분히 전류가 확산되지 않게 될 수도 있으나, 본 발명자들은 또한 비저항값과 막 두께의 관계에 주목하여, n측 전극에 접하는 n형층의 막 두께와 비저항값의 상관 관계로부터, 전면 발광을 유지하면서, 발광 효율의 저하를 초래하지 않는 n형층의 막 두께와 비저항값을 산출할 수 있는 식을 발견하였다. 구체적으로, 본 발명자들은 n측 전극으로부터 300㎛ 떨어진 장소(일반적으로 반도체 발광 소자에서 사용되는 크기)에서의 전류값을 n측 전극 근방의 50% 이상으로 하면 거의 전면 발광할 수 있기 때문에, 이와 같은 조건을 만족하는 n형층의 막 두께와 비저항의 관계를 주의 깊게 검토하였다. 그 결과, 도 3에 도시된 바와 같이, n형층의 막 두께 d(㎛)가 d=비저항(Ωㆍ㎝)×300 으로 산출되는 값 이상을 갖는 관계에 있으면, 충분히 전류가 확산됨을 발견하였다.

따라서, 본 발명의 산화 아연계(ZnO계) 화합물 반도체 소자는 ZnO계 화합물 반도체 재료로 이루어지고, 적어도 n형층, p형층을 갖는 산화 아연계 화합물 반도체 소자로서, 상기 n형층의 비저항값이 0.001Ωㆍ㎝ 이상 1Ωㆍ㎝ 이하이고, 또 상기 n형층의 막 두께 d(㎛)가 d=비저항(Ωㆍ㎝)×300 인 계산식에 의해 산출된 값 이상의 값으로 설정되고, 상기 n형층에 접하도록 n측 전극이 상기 p형층에 접하도록 p측 전극이 형성되어 있는 것을 특징으로 한다.

여기서, 산화 아연(ZnO)계 화합물 반도체 재료란 Zn를 함유한 산화물을 의미하고, 구체적인 예로는 ZnO 이외, IIA족 원소와 Zn, IIB족 원소와 Zn, 또는 IIA족 원소 및 IIB족 원소와 Zn의 각각의 산화물을 함유하는 것을 의미한다.

구체적으로, 상기 n형층 및 p형층이 절연성 기판위에 형성되고, 상기 n형층의 기판측의 면과 반대면의 노출부에 n측 전극이 형성되어 있다. 또, 상기 n형층, p형층이 절연성 기판위에 형성된 후, 상기 절연성 기판이 제거되어 노출된 n형층의 노출면에 n측 전극이 형성되고, 또 상기 p측 전극에 고반사율의 금속을 사용하고 있다.

또한, 상기 n형층이 MOCVD법에 따라 결정 성장된 층인 것을 특징으로 한다.

본 발명에 의하면, 비저항값이 0.001Ωㆍ㎝ 이상 1Ωㆍ㎝ 이하이기 때문에, n형의 ZnO계 반도체층의 결정성이 악화되지 않고, 그 상부에 적층되는 활성층의 결정성도 유지할 수 있기 때문에 결정성 악화에 따른 발광 효율의 저하를 초래하지 않는다. 또, 막 두께(㎛)를 비저항(Ωㆍ㎝)×300 이상으로 하고 있기 때문에 구동 전압의 상승도 방지할 수 있다.

또한, n형층의 막 두께가 비저항값과의 관계를 고려한 식으로부터 산출되기 때문에, n형층의 결정성을 유지하면서 충분히 전류 확산을 확보하고, 또 고효율의 전면 발광형의 산화 아연계 반도체 발광 소자가 얻어진다. 즉, 활성층의 결정성을 향상시켰다고 해도, 충분히 전류가 확산되어 있지 않으면, 발광 강도는 전류값이 낮을 때는 전류 밀도에 비례하고 있었다고 해도, 전류 밀도가 커지면 국소적 발열로 인하여 발광 강도의 증가가 직선으로부터 이탈되는 현상이 관찰되어 결정성 악화 이외의 발열이라고 하는 요인으로 발광 효율이 저하하게 된다. 그러나, 본 발명과 같이, 균등하게 전류를 확산하는 것에 의해 국소적인 발열을 억제할 수 있는 것에 의해, 전류값에 대하여 발광 강도가 비례하는 영역을 길게 할 수 있고, 그 결과 더욱 고효율화를 달성할 수 있는 것이다.

또, 상술한 관계를 찾아낸 것으로 인하여, ZnO계 반도체 발광 소자이어도, 절연성 기판을 사용하여 결정 성장면측에 n측 전극 및 p측 전극을 형성한 메사형 구조나, 절연성 기판 프리(free)의 구조를 채용하여 고효율의 반도체 발광 소자를 제작할 수 있다. 또한, n형층을 MOCVD법에 의해 형성하는 것에 의해, 종래의 MBE법으로 결정 성장할 수 없을 정도의 막 두께의 n형층을 용이하게 형성할 수 있고, 보다 충분하게 전류 확산을 확보한 반도체 발광 소자를 제작할 수 있다.

도 1은 본 발명에 의한 ZnO계 화합물 반도체 소자의 일 실시 형태인 LED의 단면 설명도이다.

도 2는 본 발명에 의한 ZnO계 화합물 반도체 소자의 다른 실시 형태인 LED의 단면 설명도이다.

도 3은 발광 소자의 전류의 흐름을 나타내는 모식도 및 n형층의 비저항값과 n형층의 막 두께의 관계를 나타내는 그래프이다.

도 4는 ZnO계 화합물 반도체층의 결정성을 평가하는 X선 회절의 설명도이다.

도 5는 종래의 GaN계 화합물 반도체를 사용한 LED의 구조예를 나타내는 도면이다.

<부호의 설명>

2 n형층

4 p형층

5 n측 전극

6 p측 전극

다음에, 도면을 참조하면서 본 발명의 산화 아연계 화합물 반도체 발광 소자에 대하여 설명을 한다. 본 발명에 의한 산화 아연계 화합물 반도체 발광 소자는 예를 들어 도 1에 그 일 실시 형태인 칩의 단면 설명도가 도시된 바와 같이, 절연성 기판(1)위에 ZnO계 화합물 반도체 재료로 이루어진 n형층(2), 활성층(3), p형층(4)이 적층되고, n형층(2)의 비저항값이 0.001Ωㆍ㎝ 이상 1Ωㆍ㎝ 이하이고, 또 n형층(2)의 막 두께 d(㎛)가 d=비저항(Ωㆍ㎝)×300 인 계산식에 의해 산출된 값 이상의 값으로 설정되고, n형층(2)의 기판측의 면과 반대면의 노출부에 n측 전극(5)이, p형층(4)위에 p측 전극(6)이 형성되어 있다.

절연성 기판(1)은 예를 들어 Mg가 50at% 이하의 비율로 혼정된 고저항의 Mg_vZn_1-vO(이하, 간단하게 MgZnO계 화합물이라고도 함) 기판, 그 외 사파이어 기판, SCAM(ScAlMgO₄) 기판 등을 사용할 수 있다. 또, 절연성 기판(1)의 표면에는 화합물 반도체의 격자 부정합을 완화하기 위한 도시하지 않은 완충층이, 예를 들어 ZnO에 의해 0.1㎛ 정도 형성되어 있어도 된다. 또, 절연성 기판이란 완전하게 절연성을 갖는 것이 아니어도 되고, 캐리어 농도가 1×10¹⁷㎝^-3 이하, 또는 비저항값이 1Ωㆍ㎝ 이상의 것을 포함한다.

절연성 기판(1)위에는 ZnO계 화합물 반도체 재료로 이루어진 적어도 n형층(2), p형층(4)이 적층된다. 그리고, 활성층(3)을 n형층(2)과 p형층(4) 사이에 형성하고, 활성층의 밴드갭 에너지보다 큰 Mg_zZn_{1 - z}O(0

z

1, 예를 들어 z=0.1)로 이루어진 n형층(2) 및 p형층(4)으로 샌드위치하는 더블 헤테로 구조로 형성되어 있는 것이 전류의 가둠 효과를 향상시켜 발광 효율을 향상시킬 수 있는 점에서 바람직하다. 하지만, 활성층(3)을 갖지 않고 n형층(2)과 p형층(4)을 적층한 형태의 pn 접합으로 해도 된다.

활성층(3)을 마련하는 경우는 예를 들어 Mg_xZn_yCd_{1 -x- y}O(0

x

1, 0

y

1 예를 들어 x=O, y=0.9)로 이루어진 벌크 구조, x 및 y를 변화시킨 층을 조합한 단일 양자 우물 구조나 다중 양자 우물 구조로 형성된다. 예를 들어 벌크 구조로 형성하는 경우이면, 막 두께가 50nm 정도의 Mg_xZn_yCd_{1 -x- y}O(0

x

1, 0

y

1 예를 들어 x=O, y=0.9)로 이루어진 층, 다중 양자 우물 구조로 형성하는 경우, 하층측으로부터 예를 들어 n형 Mg_0.05Zn_0.95O로 이루어지고, O ~ 15nm 정도의 두께인 n형 가이드층과, 6 ~ 15nm 정도 두께의 Mg_{0 .1}Zn_{0 .9}O층 및 1 ~ 5nm 정도 두께의 ZnO층을 번갈아 6주기 적층한 적층부와, p형 Mg_{0 .05}Zn_{0 .95}O로 이루어지고, O ~ 15nm 정도 두께의 p형 가이드층의 적층 구조로 할 수 있으나 이들로 한정되지 않는다.

n형층(2)이나 p형층(4)은, 상술한 바와 같이, 활성층(3)보다 밴드갭 에너지가 큰 Mg_zZn_{1 - z}O(0

z

1, 예를 들어 z=0.1)로 이루어진 것이 발광 효율을 향상시키는 점에서 바람직하다. 예를 들어 p형층(4)은 막 두께 0.3㎛ 정도의 Mg_{0 .1}Zn_{0 .9}O로 이루어진다. 또한, 장벽층과 컨택트층의 적층 구조로 하거나, 또 헤테로 접합의 층간에 기울기층을 마련하거나, 나아가서는 기판측에 광 반사층을 형성할 수도 있다. 예를 들어 p형층(4)을, 장벽층으로서 Mg_{0 .1}Zn_{0 .9}O 및 컨택트층으로서 ZnO층의 적층 구조로 하는 것을 생각할 수 있다.

또, n형층(2)은 그 비저항값이 0.001Ωㆍ㎝ 이상 1Ωㆍ㎝ 이하이고, 또 막 두께(㎛)가 비저항(Ωㆍ㎝)×300 인 계산식에 의해 산출된 값 이상의 값으로 설정된다.

본 발명자들은 상술한 바와 같이 구동 전압을 상승시키지 않고, 또 결정성을 악화시키지 않기 위하여, 비저항값을 0.001Ωㆍ㎝ 이상 1Ωㆍ㎝ 이하로 하는 것을 찾아냈다. 그러나, 이와 같이 비저항값의 하한값이 설정되면, n형층의 막 두께에 따라서는 충분히 전류가 확산되지 않게도 될 수도 있다. 따라서, 또 비저항값과 막 두께의 관계에 주목하여, n측 전극에 접하는 n형층의 막 두께와 비저항값의 상관 관계로부터, 전면 발광을 유지하면서 발광 효율의 저하를 초래하지 않는 n형층의 막 두께와 비저항값을 산출할 수 있는 식을 찾아냈다.

즉, 메사 구조의 경우에 n측 전극측에 발광부가 집중하여 전면 발광하지 않는 것은 n측 전극에 접촉하는 n형층에서의 비저항값이 큰 경우, n형층의 막 두께를 충분히 두껍게 하지 않으면 도 3(a)에 도시되는 pn 접합형의 ZnO계 반도체 발광 소자의 전류의 흐름을 나타내는 모식도에서 나타난 바와 같이, n측 전극에 유입되는 전류가 n측 전극에 가까운 n형층을 통과하여 유입(경로 A), n측 전극으로부터 먼 위치에 있는 n형층에는 충분하게 전류가 흐르지 않게(경로 B) 되어 일부에서만 발광하게 된다.

따라서, 본 발명자들은 n측 전극으로부터 300㎛ 떨어진 장소(일반적으로 반도체 발광 소자에서 사용되는 크기)에서의 n형층에 유입되는 전류(경로 B)가, n측 전극 근방의 n형층에 유입되는 전류(경로 A)의 50% 이상으로 되도록 설계되면, 발광 소자 전면에서 발광할 수 있음을 사용하여, n형층의 비저항값을 고정한 다음, 그 때에 최저한으로 필요한 n형층의 막 두께(n측 전극 근방의 n형층에 흐르는 전류값의 50% 이상으로 되는 막 두께)를 어림잡았다. 또한, n형층의 비저항값을 여러 가지 변화시켜서 각각에 필요한 n형층의 막 두께의 값을 산출하였다.

그리고, 상기 방법에 의해 산출된 n형층의 막 두께의 값과 그 때의 비저항값을 플롯한 결과가 도 3(b)에 나타나 있다. 도 3(b)에 나타난 바와 같이, 각각 상술한 방법에 의해 구해진 점을 연결한 선보다 오른쪽 영역으로 되도록 비저항값과 막 두께의 값을 설정해 주면, n측 전극으로부터 300㎛ 떨아진 장소에서의 n형층에 유입되는 전류(경로 B)가, n측 전극 근방의 n형층에 유입되는 전류(경로 A)의 적어도 50% 이상으로 되는 것을 의미하고 있다.

따라서, 도 3(b)에 도시된 바와 같은 전류 확산 영역으로 되도록, 비저항값, 막 두께를 설정하면, 일부에 전류가 집중하지 않아 발광 효율의 저하를 초래하지 않고 전면 발광할 수 있는 것을 찾아냈다. 즉, 도 3(b)에 도시된 직선보다 오른쪽 영역으로 되는 관계, 구체적으로, n형층의 막 두께(㎛)가 비저항(Ωㆍ㎝)×300 으로 산출되는 값 이상을 갖는 관계에 있으면, 충분히 전류가 확산되는 것을 찾아냈다. 예를 들어 상술한 도 3(b)로부터 알 수 있는 바와 같이, 비저항값이 0.005Ωㆍ㎝의 n형 ZnO층의 경우, 적어도 n형층의 막 두께는 1.5㎛ 이상 필요하고, 0.01Ωㆍ ㎝의 n형 ZnO층의 경우 적어도 n형층의 막 두께는 3㎛ 이상 필요하다.

p측 전극(6)은 p형층(4)의 표면에 리프트 오프법에 의해 Ni/Au, Ti/Au 등의 적층 구조로 하여 형성된다. 또, p측으로부터의 전류의 확산을 좋게 하게 위해서, p측 전극(6) 형성 전에 활성층(3)에서 발광한 광을 흡수하지 않는 재료로 이루어진(예를 들어 ITO) 투광성 전극(7)이 형성되어 있는 것이 고효율화를 도모하는데 있어서 바람직하다. 한편, n측 전극(5)은 n형층(2)에 도달할 때까지 p형층(4), 활성층(3), n형층(2)의 일부를 드라이 에칭이나 웨트 에칭에 의해 제거하여 n형층(2)을 노출시킨 후, 노출부에 리프트 오프법에 의해 Ti, Al를 적층하는 것에 의해 형성된다. 그 후, 절연성 기판(1)의 이면을 연마하여 두께를 100㎛ 정도로 한 후에, 웨이퍼로부터 칩화하는 것에 의해, 도 1에 나타나는 구조의 발광 소자 칩이 형성된다. 또한, n측 전극(5), p측 전극(6)의 위치나 크기에 대해서는 후술하는 바와 같이 다른 형태로 하는 것도 가능하고, 사용되는 재료도 공지된 여러 가지의 재료를 사용할 수 있다.

이 발광 다이오드를 제조하기 위해서는 우선, 예를 들어 사파이어 기판(1)위에 ZnO계 화합물을 성장한다. n형층(2)을 형성하는 ZnO계 화합물의 성장에는 유기 금속원을 구비한 MOCVD 장치를 사용하는 것이 바람직하다. 이와 같이 MOCVD 장치를 사용하여 n형층을 적층하면, 종래의 MBE 장치에서 성장하는 것보다도 훨씬 더 성장 속도가 빠르고, 용이하게 n형층을 후막화(厚膜化)할 수 있고, 비저항값을 그 만큼 작게 하지 않고도 막 두께를 크게 하는 것으로, n형층의 비저항값을 작게 하는 것에 의해 발생하는 결정성의 저하를 방지하는 동시에, n형층위에 적층되는 활성층의 결정성 저하도 방지하여, 고효율이고 또 전면 발광의 반도체 발광 소자를 용이하게 얻을 수 있는 점에서 바람직하다. 그리고, MOCVD 장치를 사용하여 n형층을 형성한 경우, 유기 금속에 포함되는 메틸기, 에틸기 등의 탄소가 결정 성장 중에 n형층에 혼입하게 되어 크랙이 생기기 어려운 막으로 된다고 하는 점에서도 바람직하다. 탄소 농도로는 10¹⁶㎝^-3부터 10¹⁹㎝^-3 정도가 바람직하다. 그러나, MBE 장치를 사용해도 n형층을 형성하는 것이 불가능한 것이 아니기 때문에, 후술하는 MBE 장치를 사용해도 되는 것은 물론이다.

구체적으로, 예를 들어 MOCVD 장치내에 사파이어 기판(MgZnO계 화합물 기판이이어도 됨)의 웨이퍼를 도입한 후, 기판 온도를 400 ~ 900℃ 정도로 하여 필요한 도펀트 가스를 캐리어 가스의 H₂나 N₂ 또는 그러한 혼합 가스와 함께 도입하여 기상 반응시킴으로써 반도체층을 성장시킬 수 있고, 반응 가스를 순차적으로 변화시키거나, 그 유량을 변화시킴으로써 원하는 혼정비의 반도체층을 적층할 수 있다. 또한, 반응 가스로서는 Zn원(源)으로서 디메틸아연(ZnCH₃) 디에틸아연(Zn(C₂H₅)₂), O원으로는 산소, 산화질소, 탄화산소, 물, 알코올 등, Mg로서 시클로펜타디에닐마그네슘(Cp₂Mg) 등이 각각 사용되고, 도펀트 가스로서는, Al의 n형 도펀트 가스로서 트리메틸알루미늄(TMA)이나 트리메틸갈륨(TMG) 등을 공급한다. 그리고, 반응 시간을 제어하는 것에 의해 n형층(2)의 막 두께를 제어할 수 있다. 이와 같이 n형층(2)의 조성, 도핑에 의한 비저항값, 막 두께 등을 제어하여, 상술한 범위에 들어가는 비저항값, 막 두께로 되도록 성장한다.

그 후, MOCVD 장치로부터 웨이퍼를 취출하고, n형층(2)의 일부, 활성층(3)이나 p형층(4)을 형성하게 되지만, 보다 고성능의 막을 형성하는 것이 발광 효율 향상에 바람직하기 때문에, 활성층(3) 및 p형층(4)의 결정 성장에는 RF 플라즈마로 산소 가스의 반응 활성을 올린 산소 라디칼을 만들어 내는 라디칼원을 구비한 MBE 장치를 사용하는 것이 바람직하다. 같은 라디칼원을 p형 ZnO의 도펀트인 질소를 위해 준비한다. Zn원, Mg원, Ga원(n형 도펀트)은 각각 순도 6N(99.9999%) 이상의 금속 Zn, Mg 등을 사용하여 크누센셀(증발원)로부터 공급한다. MBE 쳄버의 주위에는 액체 질소가 흐르는 슈라우드(shroud)를 준비하여, 벽면이 셀이나 기판 히터로부터의 열방사로 따뜻해지지 않도록 해 둔다. 그렇게 하는 것에 의해, 쳄버내를 1×10^-9Torr 정도의 고진공으로 유지할 수 있다. 이와 같은 MBE 장치내에, MgZnO계 화합물로 이루어진 기판(1)위에 n형층(2)이 형성된 웨이퍼를 도입한 후, 700℃ 정도에서 서멀 클리닝(thermal cleaning)을 한 후, 기판 온도를 600℃ 정도로 내려 상술한 구성의 활성층(3), p형층(4)을 순차적으로 형성한다. 또한, 상술한 MOCVD 장치를 사용하는 것도 당연히 가능하다.

그리고, 적층한 반도체층의 일부를 RIE법 등에 의해 에칭하여 n형층(2)을 노출시킨다. 노출한 n형층(2)의 표면에, 예를 들어 리프트 오프법 등에 의해 Ti/Al 등을 진공 증착 등에 의해 성막하여 n측 전극(5)을 형성하고, p형층의 표면에도 진공 증착 등에 의해 ITO를 성막하여 투광성 전극(7)을 형성하는 동시에, 추가로 리프트 오프법 등에 의해 Ni/Au 적층 구조를 진공 증착하여 p측 전극(6)을 형성한다. 그 후, 기판(1)의 이면을 연마하여, 100㎛ 정도의 두께로 하고, 다이싱 등에 의해 웨이퍼로부터 칩화하는 것에 의해, 도 1에 도시된 발광 다이오드 칩이 얻어진다.

이와 같이 하여 얻어진 발광 다이오드는 n형층(2)의 비저항이 0.001 ~ 1Ωㆍ㎝의 범위내에 있기 때문에 결정성이 악화되지 않고, 동작 전압이 상승하는 일도 없다. 또한, n형층의 막 두께도 충분히 전류가 확산되도록 설정되어 형성되고 있기 때문에, n측 전극(5)과 p측 전극(6)이 같은 면측에 형성하는 메사 구조이어도 고효율이고, 또 전면 발광할 수 있게 된다.

본 발명에 의한 다른 실시 형태에 의한 산화 아연계 화합물 반도체 발광 소자는 예를 들어 도 2에 그 실시 형태의 칩의 단면 설명도가 도시된 바와 같이, ZnO계 화합물 반도체 재료로 이루어진 n형층(2), 활성층(3), p형층(4)이 적층되고, 상기 n형층(2)의 비저항값이 0.001Ωㆍ㎝ 이상 1Ωㆍ㎝ 이하이고, 또 상기 n형층(2)의 막 두께(㎛)가 비저항(Ωㆍ㎝)×300 인 계산식에 의해 산출된 값 이상의 값으로 설정되어 있고, p형층(4)위에 p측 전극(6)이 형성된 후, 절연성 기판(1)이 제거되어 노출한 면에 n측 전극(5)이 형성되어 있다.

도 2의 산화 아연계 반도체 발광 소자에서는 절연성 기판에 n형층(2) 및 p형층(4)을 형성한 후, 절연성 기판을 제거하고, 제거하여 노출한 n형층에 n측 전극이 형성되어 있어서, n측 전극(5)과 p측 전극(6)이 같은 면에 형성하는 메사 구조로 할 필요가 없기 때문에, n측 전극 근방 이외에서의 메사 외주부에서의 발광 효율이 나쁘다고 하는 문제는 발생하지 않는다. 그러나, 광 취출의 관계로부터, 절연성 기판을 제거하는 구성으로 제거 부분에 노출한 n형층(2)의 일부에 n측 전극(5)을 형 성하게 되어, n형층(2)의 비저항값이 크면 n측 전극(5)으로 덮인 부분으로부터 떨어진 영역에는 전류가 흐르기 어려워 충분히 확산되지 않는다. 그리고, n형층(2)에서의 전류 확산이 충분하지 않으면 n측 전극(5)의 바로 밑의 활성층(3)에서 발광이 일어나 발광한 광은 전극에 차단되게 되어, n측 전극(5)이 투광성 전극이 아닌 경우에는 충분히 발광하는 소자를 얻을 수 없게 되지만, 본 발명에 의하면, n형층의 막 두께 및 비저항값을 적절하게 설정하고 있기 때문에, 전류를 충분하게 칩 주위까지 확산할 수 있기 때문에, 상술한 문제는 발생하지 않는다.

n형층(2), 활성층(3), p형층(4) 각각의 구성 및 결정 성장 방법은 상술한 설명과 동양의 방법에 의해 실시할 수 있다. 그리고, 각각의 층을 적층한 후, 상술한 바와 같이, 표면측의 p형층(4)위에 리프트 오프법에 의해 진공 증착법 등을 사용하여, Ni/Au 적층 구조의 p측 전극(6)을 형성한 후, 서브 마운트(8)에 플립 칩 본딩(flip-chip bonding)한다. 이 때, p측 전극(6)은 반사율이 높은 금속, 예를 들어 Al나 Ag 또는 이들을 함유하는 적층 구조를 사용하는 것이 보다 고효율의 반도체 발광 소자로 할 수 있기 때문에 바람직하다. 그 후, 절연성 기판(1)을 에칭 등에 의해 제거하고, 제거하는 것에 의해 노출한 n형층(2)에 n측 전극(5)을 형성하는 것에 의해 얻어진다.

산화 아연계 화합물 반도체를 사용한 LED나 레이저 다이오드 등의 발광 소자, HEMT 등의 트랜지스터 소자 등의 특성을 향상시킬 수 있고, 이들 반도체 소자를 사용하는 각종의 전자 기기에 사용할 수 있다.

Claims (4)

1. ZnO계 화합물 반도체 재료로 이루어지고, 적어도 n형층, p형층을 갖는 산화 아연계 화합물 반도체 소자로서,

   상기 n형층의 비저항값이 0.001Ωㆍ㎝ 이상 1Ωㆍ㎝ 이하이고, 또 상기 n형층의 막 두께 d(㎛)가 d=비저항(Ωㆍ㎝)×300 인 계산식에 의해 산출된 값 이상의 값으로 설정되고, 상기 n형층에 접하도록 n측 전극이, 상기 p형층에 접하도록 p측 전극이 형성되어 있는 것을 특징으로 하는 산화 아연계 화합물 반도체 발광 소자.
2. 청구항 1에 있어서,

   상기 n형층 및 p형층이 절연성 기판위에 형성되고, 상기 n형층의 기판측의 면과 반대면의 노출부에 n측 전극이 형성되어 있는 것을 특징으로 하는 산화 아연계 화합물 반도체 발광 소자.
3. 청구항 1에 있어서,

   상기 n형층, p형층이 절연성 기판위에 형성된 후, 상기 절연성 기판이 제거되어 노출한 n형층의 노출면에 n측 전극이 형성되고, 또 상기 p측 전극에 고반사율의 금속을 사용한 것을 특징으로 하는 산화 아연계 화합물 반도체 발광 소자.
4. 청구항 2 또는 청구항 3에 있어서,

   상기 n형층이 MOCVD법에 따라 결정 성장된 층인 것을 특징으로 하는 산화 아연계 화합물 반도체 발광 소자.

Images