KR20080025910A

KR20080025910A - Low noise differential amplifier

Info

Publication number: KR20080025910A
Application number: KR1020060090700A
Authority: KR
Inventors: 임동구; 김홍득
Original assignee: 엘지전자 주식회사
Priority date: 2006-09-19
Filing date: 2006-09-19
Publication date: 2008-03-24

Abstract

본 발명은 별도의 전력 소비 없이 선형성을 향상시킬 수 있는 저잡음 차동증폭기를 제공한다. The present invention provides a low noise differential amplifier that can improve linearity without additional power consumption.

본 발명에 따르면, 입력되는 2개의 평형 입력신호를 반전 증폭하는 2개의 입력 트랜지스터와, 그 2개의 입력 트랜지스터에 직렬 접속되는 2개의 캐스코드 출력 트랜지스터와, 2개의 입력 트랜지스터 및 2개의 캐스코드 출력 트랜지스터의 접속점을 2개의 캐스코드 출력 트랜지스터의 게이트에 크로스로 접속하는 크로스 접속부로 이루어진다. 크로스 접속부가 2개의 입력 트랜지스터 및 2개의 캐스코드 출력 트랜지스터의 접속점을 2개의 출력 트랜지스터의 게이트에 크로스로 접속함에 따라 2개의 입력 트랜지스터와 2개의 캐스코드 출력 트랜지스터의 접속점의 임피던스가 낮아지고, 이에 따라 별도의 전력 소비 없이 선형성을 향상시킬 수 있다.According to the present invention, two input transistors for inverting and amplifying two balanced input signals to be input, two cascode output transistors connected in series to the two input transistors, two input transistors and two cascode output transistors It consists of a cross connection part which cross | connects the connection point of with the gate of two cascode output transistors crosswise. As the cross connection cross connects the connection points of the two input transistors and the two cascode output transistors to the gates of the two output transistors, the impedance of the connection points of the two input transistors and the two cascode output transistors is lowered, thereby Linearity can be improved without extra power consumption.

Description

LOW NOISE DIFFERENTIAL AMPLIFIER

도 1은 본 발명의 저잡음 차동 증폭기의 구성을 보인 회로도, 및1 is a circuit diagram showing the configuration of a low noise differential amplifier of the present invention, and

도 2a 및 도 2b는 종래 및 본 발명의 저잡음 차동증폭기의 OIP3 특성을 측정하여 보인 그래프이다.2A and 2B are graphs showing OIP3 characteristics of the conventional low noise differential amplifiers of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

100 : 입력 매칭부 110 : 차동증폭부100: input matching unit 110: differential amplifier

111 : 크로스 접속부 113, 115 : 가변부하111: cross connection 113, 115: variable load

M1, M2 : 입력 트랜지스터 M3, M4 : 캐스코드 출력 트랜지스터M1, M2: input transistors M3, M4: cascode output transistors

L1∼L7 : 코일 C1∼C8 : 콘덴서L1-L7: Coil C1-C8: Condenser

R1∼R4 : 저항 VR1, VR2 : 가변저항R1 to R4: resistance VR1, VR2: variable resistor

본 발명은 저잡음 차동증폭기에 관한 것이다.The present invention relates to a low noise differential amplifier.

일반적으로 텔레비전 방송신호를 수신하는 텔레비전 수상기 등과 같은 방송 수신기기들은 수신되는 방송신호를 광대역 저잡음 증폭기로 증폭하고, 그 증폭한 방송신호의 주파수를 약 1.220㎓로 상승시킨 후 다시 저잡음 증폭기로 증폭하고 이를 다시 베이스 밴드로 변환하는 구조를 취하고 있다.In general, broadcast receivers such as a television receiver receiving a television broadcast signal amplify the received broadcast signal with a broadband low noise amplifier, increase the frequency of the amplified broadcast signal to about 1.220 kHz, and then amplify it again with a low noise amplifier. It takes the structure of converting it back to baseband.

상기 약 1.220㎓로 주파수를 상승시킨 방송신호를 증폭하는 저잡음 증폭기는 높은 선형성이 요구되는 것으로서 주로 차동증폭기를 사용하여 증폭하고 있다.The low noise amplifier which amplifies the broadcast signal whose frequency is raised to about 1.220 kHz is required to have high linearity and is mainly amplified using a differential amplifier.

상기 저잡음 차동증폭기는 통상적으로 2개의 입력신호를 게이트로 입력하는 2개의 입력 트랜지스터와, 상기 2개의 입력 트랜지스터에 각기 직렬 연결되고, 2개의 캐스코드 출력 트랜지스터로 이루어진다.The low noise differential amplifier is typically composed of two input transistors for inputting two input signals to the gate, and two cascode output transistors respectively connected in series with the two input transistors.

입력되는 2개의 입력신호는 2개의 입력 트랜지스터가 게이트로 입력받아 반전 증폭 및 드레인으로 출력하고, 2개의 입력 트랜지스터가 반전 증폭하여 드레인으로 출력하는 2개의 신호들은 2개의 캐스코드 출력 트랜지스터에서 각기 증폭되어 출력된다.Two input signals are inputted by two input transistors as gates and output as inverted amplification and drain, and two signals which are inverted and amplified by two input transistors and output as drain are respectively amplified by two cascode output transistors. Is output.

이러한 구성의 저잡음 차동 증폭기는 입력 트랜지스터 및 캐스코드 출력 트랜지스터가 직렬로 연결되어 있으므로 입력 트랜지스터 및 캐스코드 출력 트랜지스터의 접속점 사이의 임피던스가 캐스코드 출력 트랜지스터의 Gm(트랜스컨덕턴스)의 역수로 제공되며 이를 낮추기 위해서는 캐스코드 출력 트랜지스터의 모스 사이즈를 키워야 하나 이 또한 어느 이상 한계가 있으며 게인 밴드위스의 손실을 가져온다. In this configuration, the low-noise differential amplifier has an input transistor and a cascode output transistor connected in series so that the impedance between the connection point of the input transistor and the cascode output transistor is provided as the inverse of the Gm (transconductance) of the cascode output transistor. In order to increase the MOS size of the cascode output transistor, this also has some limitations, resulting in a loss of gain band whistle.

본 발명의 목적은 별도의 전력소비 없이 선형성을 향상시킬 수 있는 저잡음 차동 증폭기를 제공하는데 있다.It is an object of the present invention to provide a low noise differential amplifier capable of improving linearity without additional power consumption.

이러한 목적을 가지는 저잡음 차동증폭기에 따르면, 2개의 입력 트랜지스터 및 2개의 캐스코드 출력 트랜지스터로 구성되고, 그 2개의 입력 트랜지스터 및 2개의 캐스코드 출력 트랜지스터는 각기 직렬 접속되며, 또한 2개의 입력 트랜지스터의 드레인이 2개의 캐스코드 출력 트랜지스터의 게이트에 크로스로 접속된다.According to the low noise differential amplifier having this purpose, it is composed of two input transistors and two cascode output transistors, the two input transistors and two cascode output transistors each connected in series, and also drains of the two input transistors. The two cascode output transistors are connected crosswise to the gates.

이러한 본 발명의 저잡음 차동증폭기는 2개의 입력 트랜지스터의 드레인이 2개의 캐스코드 출력 트랜지스터의 게이트에 크로스로 접속됨에 따라 2개의 입력 트랜지스터 및 2개의 캐스코드 출력 트랜지스터의 접속점의 임피던스가 캐스코드 출력 트랜지스터의 Gm(트랜스컨덕턴스)의 역수보다 더 낮아질 수 있으며 , 이로 인해 선형성이 높아지며 게인 또한 높아진다. The low noise differential amplifier of the present invention has the impedance of the junction of the two input transistors and the two cascode output transistors as the drains of the two input transistors are connected to the gates of the two cascode output transistors crosswise. It can be lower than the inverse of Gm (transconductance), which increases linearity and gain.

그러므로 본 발명의 저잡음 차동증폭기는, 게이트에 각기 인가되는 2개의 입력신호를 각기 반전 증폭하는 2개의 입력 트랜지스터와, 상기 2개의 입력 트랜지스터에 각기 직렬 연결되어 2개의 입력 트랜지스터가 반전 증폭한 신호를 각기 증폭하는 2개의 캐스코드 출력 트랜지스터와, 상기 2개의 입력 트랜지스터 및 2개의 캐스코드 출력 트랜지스터의 접속점을 그 2개의 캐스코드 출력 트랜지스터의 게이트에 크로스로 접속하는 크로스 접속부를 포함하여 구성됨을 특징으로 한다.Therefore, the low noise differential amplifier of the present invention includes two input transistors for inverting and amplifying two input signals respectively applied to a gate, and a signal inverted and amplified by two input transistors in series with the two input transistors, respectively. And a cross connecting portion for cross-connecting two cascode output transistors to be amplified and a connection point of the two input transistors and two cascode output transistors to the gates of the two cascode output transistors.

그리고 본 발명은 상기 2개의 입력신호가 입력되는 입력단자와 상기 2개의 입력 트랜지스터의 게이트 사이에 입력 매칭부를 더 포함하는 것을 특징으로 한다.The present invention may further include an input matching unit between an input terminal to which the two input signals are input and a gate of the two input transistors.

상기 입력신호는, 주파수 및 전압 레벨은 동일하고, 위상차가 180°인 평형신호인 것을 특징으로 한다.The input signal may be a balanced signal having the same frequency and voltage level and having a 180 ° phase difference.

상기 크로스 접속부는, 상기 2개의 입력 트랜지스터 및 2개의 캐스코드 출력 트랜지스터의 접속점을 그 2개의 캐스코드 출력 트랜지스터의 게이트에 크로스로 접속하는 2개의 콘덴서로 이루어지는 것을 특징으로 한다.The cross connection section is characterized by comprising two capacitors cross connecting the connection points of the two input transistors and the two cascode output transistors to the gates of the two cascode output transistors.

상기 2개의 캐스코드 출력 트랜지스터와 전원단자의 사이에, 임피던스를 가변시킬 수 있는 가변부하가 접속되고, 상기 가변부하는, 저항, 콘덴서 및 코일이 각기 병렬로 접속되는 형태 , 저항만 접속되는 형태 , 코일만 접속되는 형태 , 저항 및 코일이 병렬로 접속되는 형태일 수 있으며 , 상기 저항 또는 상기 콘덴서의 값을 조절하여 임피던스를 고정하거나 가변함에 따라 고정 게인 및 가변 게인을 얻을 수 있다. A variable load capable of varying an impedance is connected between the two cascode output transistors and a power supply terminal, and the variable load is connected in parallel with a resistor, a capacitor, and a coil; The coil may be connected only, the resistor and the coil may be connected in parallel, and the fixed gain and the variable gain can be obtained as the impedance is fixed or variable by adjusting the value of the resistor or the capacitor.

이하, 본 발명의 저잡음 차동증폭기의 바람직한 실시 예를 예시한 첨부된 도면을 참조하여 상세히 설명한다. 다만, 본 발명을 설명함에 있어, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그에 대한 상세한 설명은 생략한다.Hereinafter, with reference to the accompanying drawings illustrating a preferred embodiment of a low noise differential amplifier of the present invention will be described in detail. However, in describing the present invention, when it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.

도 1은 본 발명의 저잡음 차동증폭기의 구성을 보인 회로도이다. 도 1을 참조하면, 본 발명은 외부에서 입력신호(IN+, IN-)를 입력하는 입력 매칭부(100)와, 상기 입력 매칭부(100)가 입력한 입력신호(IN+, IN-)를 증폭하여 출력신호(OUT+, OUT-)를 출력하는 차동증폭부(110)로 구성된다.1 is a circuit diagram showing the configuration of a low noise differential amplifier of the present invention. Referring to FIG. 1, the present invention amplifies the input matching unit 100 for inputting the input signals IN + and IN- from the outside, and the input signals IN + and IN- inputted by the input matching unit 100. And a differential amplifier 110 for outputting output signals OUT + and OUT-.

상기 입력 매칭부(100)는, 상기 입력신호(IN+, IN-)가 입력되는 입력단자에 코일(L1, L2)의 일측단자가 각기 접속되고, 코일(L1, L2)의 타측단자의 사이에는 코일(L3)이 접속되어 코일(L1, L3)(L2, L3)의 접속점에서 상기 차동증폭부(110)로 상기 입력신호(IN+, IN-)가 출력되게 구성된다.The input matching unit 100 has one terminal of the coils L1 and L2 connected to input terminals to which the input signals IN + and IN- are input, respectively, and between the other terminals of the coils L1 and L2. The coil L3 is connected to the input signals IN + and IN- to the differential amplifier 110 at the connection points of the coils L1 and L3 (L2 and L3).

상기 차동증폭부(110)는 상기 입력 매칭부(100)의 코일(L1, L3)(L2, L3)의 접속점이 콘덴서(C1, C2)를 통해 입력 트랜지스터(M1, M2)의 게이트에 각기 접속되고, 또한 입력 트랜지스터(M1, M2)의 게이트와 바이어스 전압단자(VB)의 사이에 저항(R1, R2)이 각기 접속된다.The differential amplifier 110 connects the connection points of the coils L1, L3, L2, and L3 of the input matching unit 100 to the gates of the input transistors M1 and M2 through the capacitors C1 and C2, respectively. Further, the resistors R1 and R2 are respectively connected between the gates of the input transistors M1 and M2 and the bias voltage terminal VB.

상기 입력 트랜지스터(M1, M2)의 소스는 코일(L4, L5)을 통해 접지에 접속되고, 입력 트랜지스터(M1, M2)의 드레인은 출력 트랜지스터(M3, M4)의 소스에 접속되며, 입력 트랜지스터(M1, M2)의 드레인과 출력 트랜지스터(M3, M4)의 소스의 접속점이 콘덴서(C3, C4)로 이루어진 크로스 접속부(111)를 통해 출력 트랜지스터(M4, M3)의 게이트에 각기 접속된다.Sources of the input transistors M1 and M2 are connected to ground through coils L4 and L5, drains of the input transistors M1 and M2 are connected to the sources of output transistors M3 and M4, and The connection points of the drains of the M1 and M2 and the sources of the output transistors M3 and M4 are connected to the gates of the output transistors M4 and M3 through the cross connection portions 111 formed of the capacitors C3 and C4, respectively.

그리고 전원단자(Vdd)가 저항(R3, R4)을 통해 상기 출력 트랜지스터(M3, M4)의 게이트에 각기 접속되고, 또한 상기 전원단자(Vdd)와 상기 출력 트랜지스터(M3, M4)의 드레인의 사이에는, 코일(L6, L7), 콘덴서(C5, C6) 및 가변저항(VR1, VR2)이 각기 병렬 접속된 가변부하(113, 115)가 접속되어 상기 출력 트랜지스터(M3, M4)의 드레인과 상기 코일(L6, L7), 콘덴서(C5, C6) 및 가변저항(VR1, VR2)의 접속점에서 콘덴서(C7, C8)를 통해 출력신호(OUT-, OUT+)가 각기 출력되게 구성된다.The power supply terminal Vdd is connected to the gates of the output transistors M3 and M4 through resistors R3 and R4, respectively, and between the power supply terminal Vdd and the drains of the output transistors M3 and M4. The variable loads 113 and 115, in which the coils L6 and L7, the capacitors C5 and C6 and the variable resistors VR1 and VR2 are connected in parallel, are connected to the drains of the output transistors M3 and M4. The output signals OUT- and OUT + are respectively output through the capacitors C7 and C8 at the connection points of the coils L6 and L7, the capacitors C5 and C6 and the variable resistors VR1 and VR2.

이와 같이 구성된 본 발명의 저잡음 차동증폭기는 전원단자(Vdd)에서 동작전압이 공급되면, 그 동작전압이 저항(R3, R4)을 통해 출력 트랜지스터(M3, M4)의 게이트에 바이어스 전압으로 공급되므로 출력 트랜지스터(M3, M4)는 모두 활성화 상태로 동작하게 된다.When the operating voltage is supplied from the power supply terminal Vdd, the low noise differential amplifier of the present invention configured as described above outputs the operating voltage as a bias voltage to the gates of the output transistors M3 and M4 through the resistors R3 and R4. Both transistors M3 and M4 operate in an activated state.

그리고 바이어스 전압단자(VB)에서 바이어스 전압이 공급되면, 그 바이어스 전압단자(VB)의 바이어스 전압이 저항(R1, R2)을 통해 입력 트랜지스터(M1, M2)에 인가되므로 입력 트랜지스터(M1, M2)는 활성화 상태로 동작하게 된다.When the bias voltage is supplied from the bias voltage terminal VB, the bias voltage of the bias voltage terminal VB is applied to the input transistors M1 and M2 through the resistors R1 and R2 and thus the input transistors M1 and M2. Will be activated.

그러므로 전원단자(Vdd)로부터 가변저항(VR1), 콘덴서(C5) 및 코일(L6)로 이루어진 가변부하와, 출력 트랜지스터(M3)와, 입력 트랜지스터(M1)와, 코일(L4)을 순차적으로 통해 접지로 전류가 흐르게 되고, 또한 전원단자(Vdd)로부터 가변저항(VR2), 콘덴서(C6) 및 코일(L7)로 이루어진 가변부하와, 출력 트랜지스터(M4)와, 입력 트랜지스터(M2)와, 코일(L5)을 순차적으로 통해 접지로 전류가 흐르게 된다.Therefore, the variable load consisting of the variable resistor VR1, the capacitor C5, and the coil L6, the output transistor M3, the input transistor M1, and the coil L4 are sequentially supplied from the power supply terminal Vdd. Current flows to the ground, and a variable load consisting of the variable resistor VR2, the capacitor C6, and the coil L7 from the power supply terminal Vdd, the output transistor M4, the input transistor M2, and the coil. Current flows to ground through (L5) sequentially.

이와 같은 상태에서 외부로부터 입력신호(IN+, IN-)가 입력되면, 그 입력신호(IN+, IN-)는 입력 매칭부(100)의 코일(L1, L2)을 통해 입력되어 차동증폭부(110)의 콘덴서(C1, C2)를 통해 입력 트랜지스터(M1, M2)의 게이트에 인가된다.In this state, when the input signals IN + and IN- are input from the outside, the input signals IN + and IN- are input through the coils L1 and L2 of the input matching unit 100 and the differential amplifier 110 Is applied to the gates of the input transistors M1 and M2 through the capacitors C1 and C2.

여기서, 상기 입력신호(IN+, IN-)는 평형신호이다. 즉, 상기 입력신호(IN+, IN-)는 주파수 및 전압 레벨은 동일하고, 위상차가 180°이다. 그리고 상기 콘덴서(C1, C2)는 입력신호(IN+, IN-)를 입력 트랜지스터(M1, M2)의 게이트로 전달하는 커플링 콘덴서이다.Here, the input signals IN + and IN- are balanced signals. That is, the input signals IN + and IN- have the same frequency and voltage levels, and have a 180 ° phase difference. The capacitors C1 and C2 are coupling capacitors that transfer the input signals IN + and IN- to the gates of the input transistors M1 and M2.

상기 입력 트랜지스터(M1, M2)들 각각은 게이트에 인가되는 입력신호(IN+, IN-)를 각기 반전 증폭하고, 입력 트랜지스터(M1, M2)에서 반전 증폭된 신호는 출력 트랜지스터(M3. M4)에서 각기 증폭된 후 콘덴서(C6, C7)를 통해 출력신호(OUT-, OUT+)가 출력된다.Each of the input transistors M1 and M2 inverts and amplifies the input signals IN + and IN- applied to the gate, and the signals inverted and amplified in the input transistors M1 and M2 are output from the output transistors M3 and M4. After each amplification, output signals OUT- and OUT + are output through the capacitors C6 and C7.

이러한 본 발명의 저잡음 차동증폭기는 입력 트랜지스터(M1, M2)와 출력 트랜지스터(M3, M4)의 접속점이 크로스 접속부(111)의 콘덴서(C3, C4)를 각기 통해 출력 트랜지스터(M4, M3)의 게이트에 크로스로 접속되어 있다.In the low noise differential amplifier of the present invention, the connection points of the input transistors M1 and M2 and the output transistors M3 and M4 pass through the capacitors C3 and C4 of the cross connection 111, respectively, to the gates of the output transistors M4 and M3. Is connected to the cross.

그러므로 입력 트랜지스터(M1, M2)와 출력 트랜지스터(M3, M4)의 접속점의 임피던스가 크로스 접속부(111)에 의해 낮아지게 되고, 이로 인하여 차동 증폭부(110)는 높은 선형성을 유지하면서 입력신호(IN+, IN-)를 증폭하여 출력신호(OUT-, OUT+)를 출력하게 된다.Therefore, the impedance of the connection point of the input transistors M1 and M2 and the output transistors M3 and M4 is lowered by the cross connection 111, which causes the differential amplifier 110 to maintain the high linearity while maintaining the input signal IN +. , IN-) is amplified to output output signals OUT- and OUT +.

그리고 출력 트랜지스터(M3, M4)의 드레인과 전원단자(Vdd)의 사이에는 가변부하(113, 115)가 구비되는 것으로서 가변부하(113, 115)의 가변저항(VR1, VR2)을 가변시킴에 따라 가변부하(113, 115)의 임피던스가 가변되고, 전원단자(Vdd)에서 출력 트랜지스터(M3, M4)로 흐르는 전류가 조절되어 차동증폭부(110)의 증폭 이득이 조절된다.The variable loads 113 and 115 are provided between the drains of the output transistors M3 and M4 and the power supply terminal Vdd, and the variable resistors VR1 and VR2 of the variable loads 113 and 115 are varied. The impedance of the variable loads 113 and 115 is variable, and the current flowing from the power supply terminal Vdd to the output transistors M3 and M4 is adjusted to adjust the amplification gain of the differential amplifier 110.

여기서, 상기 가변부하(113, 115)의 가변저항(VR1, VR2)을 조절하여 임피던스 가변시키는 것을 예로 들어 보인 것으로서 가변부하(113, 115)의 콘덴서(C5, C6)를 가변 콘덴서로 사용하여 임피던스를 가변시킬 수 있고, 또한 가변저항(VR1, VR2) 및 콘덴서(C5, C6)를 모두 가변시켜 임피던스를 가변시키게 구성할 수도 있다.Here, the impedance is controlled by adjusting the variable resistors VR1 and VR2 of the variable loads 113 and 115 as an example, and using the capacitors C5 and C6 of the variable loads 113 and 115 as a variable capacitor, the impedance is changed. Can be varied and the impedance can be varied by varying the variable resistors VR1 and VR2 and the capacitors C5 and C6.

도 2a 및 도 2b는 크로스 접속부(111)를 구비하지 않은 종래의 저잡음 차동증폭기와, 크로스 접속부(111)를 구비한 본 발명의 저잡음 차동증폭기의 선형특성인 IIP3(3rd Input Intercept Point) , OIP3(3rd Output Intercept Point)을 측정하여 보인 그래프이다. 상기 IIP3은 출력 측에서 원 신호(IN+, IN-)의 전력과 3차 IMD(Inter Modulation Distortion; 혼변조 왜곡)신호의 전력이 동일해지는 점의 입력신호(IN+, IN-)의 전력을 의미하는 것으로서 입력측의 선형성을 나타내는 지표이며, OIP3는 출력 측에서 원 신호(IN+, IN-)의 전력과 3차 IMD(Inter Modulation Distortion; 혼변조 왜곡)신호의 전력이 동일해지는 점의 출력신호(IN+, IN-)의 전력을 나타내는 것으로 "OIP3 = IIP3 + 게인" 의 관계에 있다.2A and 2B illustrate linear characteristics of a conventional low noise differential amplifier having no cross connection 111 and a low noise differential amplifier of the present invention having a cross connection 111, 3rd input intercept point (IIP3) and OIP3 ( It is a graph shown by measuring 3rd Output Intercept Point. The IIP3 denotes the power of the input signals IN + and IN- at the point where the power of the original signals IN + and IN- and the power of the third intermodulation distortion (IMD) signal are equal to each other on the output side. OIP3 is an index indicating linearity on the input side, and OIP3 is an output signal (IN +, at the point where the power of the original signals (IN +, IN-) and the power of the third order intermodulation distortion (IMD) signal are the same on the output side). It represents the power of IN-) and has a relationship of "OIP3 = IIP3 + gain".

이 둘 모두 값이 높으면 높을수록 선형성이 좋다는 것을 의미한다.Both of these means that the higher the value, the better the linearity.

도 2a를 참조하면, 종래의 저잡음 차동증폭기는 OIP3가 11dBm이었다. 이에 반하여 본 발명의 저잡음 차동증폭기는 도 2b에 도시된 바와 같이 OIP3가 17dBm이으로 별도의 전력 소비 없이 OIP3가 6dB 향상됨을 알 수가 있다.2A, the conventional low noise differential amplifier has an OIP3 of 11 dBm. On the contrary, as shown in FIG. 2B, the low noise differential amplifier of the present invention improves OIP3 by 6 dB without additional power consumption as the OIP3 is 17 dBm.

한편, 상기에서는 본 발명을 특정의 바람직한 실시 예에 관련하여 도시하고 설명하였지만, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변화될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자는 용이하게 알 수 있다.On the other hand, while the present invention has been shown and described with respect to specific preferred embodiments, various modifications and changes of the present invention without departing from the spirit or field of the invention provided by the claims below It can be easily understood by those skilled in the art.

이상에서 상세히 설명한 바와 같이 본 발명의 저잡음 차동증폭기는 2개의 입력 트랜지스터와 2개의 캐스코드 출력 트랜지스터의 접속점을 그 2개의 캐스코드 출력 트랜지스터의 게이트에 크로스로 접속하는 크로스 접속부를 구비한다.As described in detail above, the low noise differential amplifier of the present invention includes a cross connection for cross connecting the connection points of two input transistors and two cascode output transistors to the gates of the two cascode output transistors.

그러므로 본 발명의 저잡음 차동증폭기는 종래의 저잡음 차동증폭기에 비하여 별도의 전력 소비 없이 선형성을 높이면서 증폭이득 또한 높일 수 있으며 이로인해 같은 전력 소모 대비 종래의 저잡음 차동증폭기에 비해 OIP3 값이 높게 나타남을 알 수 있다.Therefore, the low-noise differential amplifier of the present invention can increase the amplification gain while increasing the linearity without additional power consumption compared to the conventional low-noise differential amplifier. As a result, the OIP3 value is higher than that of the conventional low-noise differential amplifier. Can be.

Claims

Two input transistors for inverting and amplifying two input signals respectively applied to the gates;

Two cascode output transistors each connected in series to the two input transistors and respectively amplifying signals inverted and amplified by the two input transistors; And

And a cross connection for cross connecting the connection points of the two input transistors and the two cascode output transistors to the gates of the two cascode output transistors.

The method of claim 1,

And an input matching unit between the input terminal to which the two input signals are input and the gates of the two input transistors.

The method of claim 1 or 2, wherein the input signal;

A low noise differential amplifier, wherein the frequency and voltage levels are the same and are balanced signals having a phase difference of 180 °.

The method of claim 1, wherein the cross connecting portion;

A low noise differential amplifier comprising: two capacitors connecting the connection points of the two input transistors and the two cascode output transistors crosswise to the gates of the two cascode output transistors.

2. The apparatus of claim 1, further comprising: between the two cascode output transistors and a power supply terminal; A low noise differential amplifier characterized in that a variable load capable of varying impedance is connected or a fixed load is connected.

The method of claim 5, wherein the variable load;

A low noise differential amplifier, characterized in that the resistors, capacitors and coils are connected in parallel, or only the resistors are connected, or the resistors and coils are connected in parallel.

The method of claim 6,

A low noise differential amplifier, characterized in that the impedance can be varied by adjusting the value of the resistor or the capacitor.