Nothing Special   »   [go: up one dir, main page]

KR20080020365A - Substrate of flip chip package - Google Patents

Substrate of flip chip package Download PDF

Info

Publication number
KR20080020365A
KR20080020365A KR1020060083784A KR20060083784A KR20080020365A KR 20080020365 A KR20080020365 A KR 20080020365A KR 1020060083784 A KR1020060083784 A KR 1020060083784A KR 20060083784 A KR20060083784 A KR 20060083784A KR 20080020365 A KR20080020365 A KR 20080020365A
Authority
KR
South Korea
Prior art keywords
bump pad
substrate
flip chip
chip package
solder
Prior art date
Application number
KR1020060083784A
Other languages
Korean (ko)
Inventor
정영희
이찬선
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060083784A priority Critical patent/KR20080020365A/en
Publication of KR20080020365A publication Critical patent/KR20080020365A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

A substrate of a flip chip package is provided to improve a T/C(Temperature Cycle) characteristic by raising height of a solder joint by enhancing a structure of a bump pad. A substrate of a flip chip package includes a first bump pad(100), a solder resist(110), a second bump pad(130), and a solder paste(140). The first bump pad made of Cu is formed on a substrate with wires. The solder resist is applied and patterned on the substrate so as to expose a part of the first bump pad. The second bump pad is formed by plating Cu on the first bump pad. The solder paste is applied on the second bump pad. The second bump pad has height over 40 to 60 micrometer and is higher than the solder resist over 20 to 40 micrometer.

Description

플립 칩 패키지용 기판{SUBSTRATE OF FLIP CHIP PACKAGE}Substrate for flip chip package {SUBSTRATE OF FLIP CHIP PACKAGE}

도 1은 종래 범프 패드가 구비된 플립 칩 패키지용 기판을 도시한 단면도.1 is a cross-sectional view showing a substrate for a flip chip package with a conventional bump pad.

도 2는 본 발명의 실시예에 따른 범프 패드가 구비된 플립 칩 패키지용 기판을 도시한 단면도.Figure 2 is a cross-sectional view showing a substrate for a flip chip package with a bump pad according to an embodiment of the present invention.

도 3a 내지 도 3e는 본 발명의 실시예에 따른 범프 패드가 구비된 플립 칩 패키지용 기판의 제조 과정을 도시한 단면도.3A to 3E are cross-sectional views illustrating a manufacturing process of a substrate for a flip chip package having a bump pad according to an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

100 : 제1범프 패드 110 : 솔더 레지스트100: first bump pad 110: solder resist

130 : 제2범프 패드 140 : 솔더 페이스트130: second bump pad 140: solder paste

본 발명은 반도체 패키지에 관한 것으로, 특히, 범프 패드의 구조를 개선하여 신뢰성을 향상시킨 플립 칩 패키지용 기판에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package, and more particularly, to a flip chip package substrate having improved reliability by improving a structure of a bump pad.

전형적인 반도체 패키지는 물론 일부 패키지는 인쇄회로기판(Printed Circuit Board : PCB)에 실장하는 방법으로 리드프레임에 의한 솔더링(Soldering) 방식을 이용하고 있다. 그런데, 상기 리드프레임에 의한 솔더링 방식은 공정 진행 이 용이하고 신뢰성 측면에서 우수하다는 잇점이 있지만, 반도체 칩과 인쇄회로 기판 사이의 전기적 신호 전달 길이가 긴 것과 관련하여 전기적 특성 측면에서는 불리함이 있다. Some packages, as well as typical semiconductor packages, use soldering by lead frames as a method of mounting on a printed circuit board (PCB). By the way, the soldering method by the lead frame has the advantage that the process is easy to proceed and excellent in terms of reliability, but there is a disadvantage in terms of electrical characteristics with respect to the long electrical signal transmission length between the semiconductor chip and the printed circuit board.

이와 같은 문제를 해결하기 위하여 제안된 플립 칩 패키지(Flip Chip Package)는 고밀도 패키징이 가능한 본딩 프로세스로 반도체 칩 내부 회로에서 입출력 패드의 위치를 필요에 따라 결정할 수 있으므로 회로 설계를 단순화시키고, 회로선에 의한 저항이 감소하여 소요 전력을 줄일 수 있으며, 전기적 신호의 경로가 짧아져 반도체 패키지의 동작 속도를 향상시킬 수 있어 전기적 특성이 우수하고, 반도체 칩의 배면이 외부로 노출되어 있어 열적 특성이 우수하며, 작은 형태의 패키지를 구현할 수 있고, 솔더 자기정렬(Self-Alignment) 특성 때문에 본딩이 용이한 점이 있다.In order to solve this problem, the proposed flip chip package is a bonding process capable of high-density packaging, which simplifies the circuit design because the position of the input / output pad in the internal circuit of the semiconductor chip can be determined as needed. It can reduce power consumption by reducing resistance, and shorten the path of the electrical signal to improve the operating speed of the semiconductor package, so it has excellent electrical characteristics, and the back side of the semiconductor chip is exposed to the outside, so the thermal characteristics are excellent. In addition, it is possible to realize a small package and easy bonding due to solder self-alignment characteristics.

플립 칩 패키지에서 반도체 칩과 기판 사이의 전기적 연결은 반도체 칩의 입출력 패드 상에 형성된 솔더 범프(Solder Bump), 스터드 범프(Stud Bump), 도금 또는 스크린 프린팅(Screen Printing) 방법으로 형성된 범프, 금속을 증착 및 식각하여 형성시킨 범프 등과 같이 형성된 돌출된 범프와 기판 상에 형성되어 있는 범프 패드가 직접적으로 콘택함으로써 이루어진다.In the flip chip package, the electrical connection between the semiconductor chip and the substrate may be performed using solder bumps, stud bumps, platings, or screen printing methods formed on the input / output pads of the semiconductor chip. Protruding bumps, such as bumps formed by deposition and etching, and bump pads formed on the substrate are directly contacted.

그리고, 플립 칩 패키지에서 반도체 칩과 기판 사이에 언더필이 형성되고, 상기 언더필은 반도체 칩과 기판의 열팽창계수 차이로 인하여 발생하는 소성 변형(Plastic Strain)과 같은 솔더 접합부의 변형 및 크랙(Crack) 등을 방지하여 패키지가 안정적인 전기적 특성을 가지도록 한다. In the flip chip package, an underfill is formed between the semiconductor chip and the substrate, and the underfill deforms and cracks the solder joint such as plastic strain caused by the difference in thermal expansion coefficient between the semiconductor chip and the substrate. To prevent the package from having stable electrical characteristics.

도 1은 종래 범프 패드가 구비된 플립 칩 패키지용 기판을 도시한 단면도이다. 1 is a cross-sectional view illustrating a substrate for a flip chip package with a conventional bump pad.

도시된 바와 같이, 종래 범프 패드가 구비된 플립 칩 패키지용 기판은 반도체 칩의 입출력 패드들에 형성되어 있는 범프들과 직접 콘택되는 구리(Cu)와 같은 금속으로 이루어진 범프 패드(10)들을 구비한 기판 상에 솔더 레지스트(12)가 도포 및 패터닝되어 각 범프 패드(10)의 일부분이 외부로 노출되어 있고, 상기 노출되어 있는 범프 패드(10) 상에 솔더 페이스트(14)가 도포 및 리플로우(Reflow) 되어 구성된다.As shown, a conventional flip chip package substrate with bump pads includes bump pads 10 made of a metal such as copper (Cu) that is in direct contact with bumps formed on the input / output pads of a semiconductor chip. Solder resist 12 is applied and patterned on the substrate so that a part of each bump pad 10 is exposed to the outside, and solder paste 14 is applied and reflowed on the exposed bump pad 10. Reflow).

여기서, 종래 플립 칩 패키지의 기판 상에 형성된 범프 패드는 높이가 낮고, 이에 따라 솔더 조인트(Solder Joint)의 높이가 낮기 때문에 온도 순환(Temperature Cycle : 이하에서 "T/C"라고 함) 특성이 저하되는 단점이 있다.Here, the bump pad formed on the substrate of the conventional flip chip package is low in height, and thus the height of the solder joint is low, thereby deteriorating a temperature cycle ("T / C") characteristic. There is a disadvantage.

또한, 언더필 공정에서 범프 패드의 높이가 낮아 반도체 칩과 기판 사이에 언더필을 형성하는 공정에서 액상 언더필 형성물질에 의한 언더필 필링(Filling)이 잘 되지 않고 언더필 공정의 작업성이 저하되는 문제점이 있다.In addition, in the underfill process, the height of the bump pad is low so that underfill filling between the semiconductor chip and the substrate is not performed, and underfill filling due to the liquid underfill forming material is not well performed, and the workability of the underfill process is deteriorated.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명은 범프 패드의 구조를 개선하고 패키지의 T/C 특성을 향상시키며 언더필 형성 공정의 작업 용이성을 높여 신뢰성이 향상된 플립 칩 패키지용 기판을 제작함에 그 목적이 있다. The present invention has been made to solve the above problems, the present invention improves the structure of the bump pad, improves the T / C characteristics of the package and improves the ease of operation of the underfill forming process substrate for flip chip package improved reliability The purpose is to produce.

상기와 같은 목적을 달성하기 위하여, 본 발명은, 다수의 범프 패드가 구비되고 각 범프 패드의 일부분이 노출되도록 형성된 솔더 레지스트를 포함하는 플립 칩 패키지용 기판에 있어서, 상기 범프 패드는 금속막의 패터닝 공정으로 형성된 제1범프 패드와 상기 제1범프 패드 상에 형성된 제2범프 패드 및 상기 제2범프 패드 상에 도포된 솔더로 구성된다.In order to achieve the above object, the present invention is a flip chip package substrate comprising a plurality of bump pads and a solder resist formed to expose a portion of each bump pad, the bump pad is a metal film patterning process And a first bump pad formed of the first bump pad, a second bump pad formed on the first bump pad, and solder coated on the second bump pad.

(실시예)(Example)

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 실시예에 따른 범프 패드가 구비된 플립 칩 패키지용 기판을 도시한 단면도이다. 2 is a cross-sectional view showing a substrate for a flip chip package with a bump pad according to an embodiment of the present invention.

도시된 바와 같이, 본 발명의 실시예에 따른 범프 패드가 구비된 플립 칩 패키지용 기판은 내부에 전기적 연결을 위한 도선들이 구비되어 있는 기판(미도시) 상에 구리(Cu) 등으로 이루어진 다수의 제1범프 패드(100)가 형성되어 있고, 상기 기판(미도시) 상에 제1범프 패드(100)들의 일부분이 외부로 노출되도록 솔더 레지스트(110)가 도포 및 패터닝되어 있으며, 상기 노출된 제1범프 패드(100) 상에 구리(Cu)로 도금되어 제2범프 패드(130)가 형성되어 있고, 상기 제2범프 패드(130) 상에 솔더 페이스트(140)가 도포되어 구성된다.As shown, a substrate for a flip chip package with a bump pad according to an embodiment of the present invention is formed of a plurality of copper (Cu) or the like on a substrate (not shown) having conductors for electrical connection therein. A first bump pad 100 is formed, and a solder resist 110 is applied and patterned to expose a portion of the first bump pads 100 to the outside on the substrate (not shown). The first bump pad 100 is plated with copper (Cu) to form a second bump pad 130, and the solder paste 140 is coated on the second bump pad 130.

여기서, 상기 제2범프 패드(130)는 높이가 약 40 ~ 60㎛ 이상으로 형성되고, 올바르게는 상기 솔더 레지스트(110)의 높이와 비교하여 약 20 ~ 40㎛ 이상 높게 형성된다.Here, the second bump pad 130 has a height of about 40 to 60 μm or more, and is formed to be about 20 to 40 μm or more higher than the height of the solder resist 110.

이와 같은 본 발명의 실시예에 따른 플립 칩 패키지용 기판에서 범프 패드의 높이를 높일 수 있고 솔더 조인트(Solder Joint)의 높이가 높아짐에 따라, T/C 특성을 향상시킬 수 있고, 언더필 공정을 위한 높이 및 일정한 공간이 확보되어 작업의 용이성과 신뢰성을 향상시킬 수 있다.As the height of the bump pad and the height of the solder joint are increased in the flip chip package substrate according to the exemplary embodiment of the present invention, the T / C characteristics may be improved and the underfill process may be performed. The height and the fixed space can be secured to improve the ease of operation and reliability.

이하에서는 본 발명의 실시예에 따른 범프 패드가 구비된 플립 칩 패키지용 기판의 제조 과정을 도 3a 내지 도 3d를 참조하여 설명하도록 한다.Hereinafter, a manufacturing process of a substrate for a flip chip package having a bump pad according to an exemplary embodiment of the present invention will be described with reference to FIGS. 3A to 3D.

먼저, 도 3a를 참조하면, 반도체 칩의 입출력 패드에 구비된 범프들과 전기적 연결을 이루는 제1범프 패드(100)가 형성되어 있는 기판(미도시) 상에 솔더 레지스트(110)를 도포 및 패터닝하여 제1범프 패드(100)의 일부분을 노출시키고, 상기 패터닝된 솔더 레지스트(110) 상에 필름 형태의 포토 레지스트(Photo Resist)로 사용되는 드라이 필름(Dry Film : 120)을 형성시킨다.First, referring to FIG. 3A, the solder resist 110 is coated and patterned on a substrate (not shown) on which a first bump pad 100 is formed to make electrical connections with bumps provided in an input / output pad of a semiconductor chip. A portion of the first bump pad 100 is exposed, and a dry film 120 used as a photo resist in the form of a film is formed on the patterned solder resist 110.

그런 다음, 도 3b에 도시된 바와 같이, 상기 노출된 제1범프 패드(100) 상에 전해 도금법을 이용하여 구리(Cu)로 이루어진 제2범프 패드(130)를 형성시킨다. 이때, 전해 도금법으로 증착되는 제2범프 패드(130)의 높이는 약 40 ~ 60㎛ 이상으로, 상기 솔더 레지스트(110)의 높이보다 약 20 ~ 40㎛ 이상 높다. 여기서, 제2범프 패드(130)를 형성하는 방법으로 화학반응을 이용하여 도금을 형성하는 무전해 도금 방법을 사용할 수도 있다. 3B, a second bump pad 130 made of copper (Cu) is formed on the exposed first bump pad 100 by electrolytic plating. At this time, the height of the second bump pad 130 deposited by the electroplating method is about 40 ~ 60㎛ or more, about 20 ~ 40㎛ higher than the height of the solder resist 110. Here, as the method for forming the second bump pad 130, an electroless plating method of forming a plating using a chemical reaction may be used.

이어서, 도 3c에 도시된 바와 같이, 상기 제2범프 패드(130) 상에 드라이 필름(120)을 제거하지 않은 상태에서 솔더 페이스트(140)를 도포한다. 이때, 상기 드라이 필름(120)을 제거하지 않고 솔더 페이스트(140)를 도포하기 때문에, 제2범프 패드(130)의 탑(Top)면을 제외하고 솔더 페이스트(140)가 다른 영역으로 흘러 내리는 것을 방지할 수 있고, 범프 패드들(100, 130)의 높이를 유지하면서 동시에 파인 피치(Fine Pitch)를 구현하는 것이 가능하다.Subsequently, as illustrated in FIG. 3C, the solder paste 140 is coated on the second bump pad 130 without removing the dry film 120. In this case, since the solder paste 140 is applied without removing the dry film 120, the solder paste 140 flows down to another area except for the top surface of the second bump pad 130. It is possible to prevent and to implement a fine pitch while maintaining the height of the bump pads (100, 130).

마지막으로, 상기 제2범프 패드(130) 상에 도포된 솔더 페이스트(140)에 리플로우 공정을 진행하여 솔더를 경화시키고 드라이 필름(미도시)을 제거하여 범프 패드의 구조가 개선된 플립칩 패키지용 기판을 완성한다. Finally, a flip chip package having an improved structure of a bump pad by performing a reflow process on the solder paste 140 applied on the second bump pad 130 to cure the solder and remove a dry film (not shown). Complete the substrate for.

본 발명에 따르면, 드라이 필름으로 마스킹(Masking)을 진행한 후 솔더 페이스트를 도포하고 리플로우 공정을 진행함으로써 범프 패드를 제외한 다른 영역으로 솔더 페이스트가 흘러 내리는 것을 방지하고 파인 피치를 구현하는 것이 가능하도록 하였다.According to the present invention, after masking with a dry film, the solder paste is applied and the reflow process is performed to prevent the solder paste from flowing down to other areas except the bump pad and to realize a fine pitch. It was.

그리고, 전해 도금법에 의해 메탈 범프 패드를 형성하게 되므로 기존의 PCB 제작 공법을 그대로 활용할 수 있어 실용화가 쉽고, 패키지의 신뢰성에 큰 영향을 미치는 T/C 특성을 향상시키며 언더필 공정이 용이한 플립 칩 패키지용 기판을 제작할 수 있다. In addition, since the metal bump pad is formed by the electroplating method, it is possible to utilize the existing PCB manufacturing method as it is, making it easy to use, improving the T / C characteristics, which greatly affects the reliability of the package, and the easy underfill process. A substrate can be produced.

이상에서와 같이, 범프 패드의 구조를 개선함으로써 솔더 조인트의 높이가 높아져 T/C 특성을 개선할 수 있고, 언더필 공정을 용이하게 진행하기 위한 일정한 높이 및 공간이 확보되어 언더필 공정의 신뢰성을 높일 수 있으며, 발열이나 기계적 강도가 요구되는 다른 플립 칩 패키지에 응용이 가능하다.As described above, by improving the structure of the bump pad, the height of the solder joint can be increased to improve the T / C characteristics, and a constant height and space is secured to facilitate the underfill process, thereby increasing the reliability of the underfill process. It can be applied to other flip chip packages that require heat generation or mechanical strength.

그리고, 전해 도금법에 의해 메탈 범프 패드를 형성하게 되므로 기존의 PCB 제작 공법을 그대로 활용할 수 있어 실용화가 쉽다.In addition, since the metal bump pad is formed by the electroplating method, the existing PCB fabrication method can be used as it is, making it easy to use.

이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.As mentioned above, although the present invention has been illustrated and described with reference to specific embodiments, the present invention is not limited thereto, and the following claims are not limited to the scope of the present invention without departing from the spirit and scope of the present invention. It can be easily understood by those skilled in the art that can be modified and modified.

Claims (2)

다수의 범프 패드가 구비되고 각 범프 패드의 일부분이 노출되도록 형성된 솔더 레지스트를 포함하는 플립 칩 패키지용 기판에 있어서, 상기 범프 패드는 금속막의 패터닝 공정으로 형성된 제1범프 패드와 상기 제1범프 패드 상에 형성된 제2범프 패드 및 상기 제2범프 패드 상에 도포된 솔더로 구성된 것을 특징으로 하는 플립 칩 패키지용 기판.A flip chip package substrate including a plurality of bump pads and a solder resist formed to expose a portion of each bump pad, wherein the bump pads are formed on a first bump pad and the first bump pad formed by a patterning process of a metal film. A substrate for a flip chip package comprising a second bump pad formed in the solder and solder applied on the second bump pad. 제 1 항에 있어서,The method of claim 1, 상기 도금된 제2범프 패드는 높이가 솔더 레지스트보다 20 ~ 40㎛ 높은 것을 특징으로 하는 플립 칩 패키지용 기판.The plated second bump pad is a flip chip package substrate, characterized in that the height is 20 ~ 40㎛ higher than the solder resist.
KR1020060083784A 2006-08-31 2006-08-31 Substrate of flip chip package KR20080020365A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060083784A KR20080020365A (en) 2006-08-31 2006-08-31 Substrate of flip chip package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060083784A KR20080020365A (en) 2006-08-31 2006-08-31 Substrate of flip chip package

Publications (1)

Publication Number Publication Date
KR20080020365A true KR20080020365A (en) 2008-03-05

Family

ID=39395396

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060083784A KR20080020365A (en) 2006-08-31 2006-08-31 Substrate of flip chip package

Country Status (1)

Country Link
KR (1) KR20080020365A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8822841B2 (en) 2011-04-25 2014-09-02 Samsung Electro-Mechanics Co., Ltd. Package substrate and fabricating method thereof
US9601466B2 (en) 2014-09-04 2017-03-21 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8822841B2 (en) 2011-04-25 2014-09-02 Samsung Electro-Mechanics Co., Ltd. Package substrate and fabricating method thereof
US9601466B2 (en) 2014-09-04 2017-03-21 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US7838967B2 (en) Semiconductor chip having TSV (through silicon via) and stacked assembly including the chips
US7105918B2 (en) Interposer with flexible solder pad elements and methods of manufacturing the same
US8232633B2 (en) Image sensor package with dual substrates and the method of the same
JP2004343030A (en) Wiring circuit board, manufacturing method thereof, circuit module provided with this wiring circuit board
KR20110064471A (en) Package substrate and fabricating method of the same
US6969674B2 (en) Structure and method for fine pitch flip chip substrate
KR20090040841A (en) Wiring substrate and method of manufacturing the same, and semiconductor device
JP2011166081A (en) Semiconductor device, semiconductor package, interposer, method of manufacturing semiconductor device, and method of manufacturing interposer
US7545028B2 (en) Solder ball assembly for a semiconductor device and method of fabricating same
KR20080020365A (en) Substrate of flip chip package
TW417265B (en) Low-cost surface-mount compatible land-grid array (lga) chips cale package (csp) for packaging solder-bumped flip chips
KR20100002870A (en) Method for fabricating semiconductor package
JP4172238B2 (en) Electronic component mounting structure
KR20090123684A (en) Method for fabricating flip chip package
KR20110013902A (en) Package and manufacturing method thereof
KR20080073213A (en) Method of manufacturing semiconductor device
JP3563170B2 (en) Method for manufacturing semiconductor device
KR20080062565A (en) Flip chip package
JP2004014568A (en) Semiconductor device
KR100833593B1 (en) Method for fabricating flip chip package
KR20030072855A (en) The method for plating bump pads of printed circuit board for flip chip BGA semiconductor package
KR20050073678A (en) Method for manufacturing bga type package
JPS6057957A (en) Connecting construction
KR100980100B1 (en) Method for manufacturing electrode for flipchip package
KR101046377B1 (en) Printed circuit board for semiconductor package and manufacturing method thereof

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination