KR20080018052A - 반도체 소자 및 그 제조방법 - Google Patents
반도체 소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR20080018052A KR20080018052A KR1020060080119A KR20060080119A KR20080018052A KR 20080018052 A KR20080018052 A KR 20080018052A KR 1020060080119 A KR1020060080119 A KR 1020060080119A KR 20060080119 A KR20060080119 A KR 20060080119A KR 20080018052 A KR20080018052 A KR 20080018052A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- inductor
- semiconductor device
- inductor cell
- electrode
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 56
- 238000000034 method Methods 0.000 title claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 71
- 239000002184 metal Substances 0.000 claims abstract description 22
- 229910052751 metal Inorganic materials 0.000 claims abstract description 22
- 230000000149 penetrating effect Effects 0.000 claims abstract description 4
- 238000004519 manufacturing process Methods 0.000 claims description 32
- 239000000463 material Substances 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 229910052709 silver Inorganic materials 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 230000035515 penetration Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
- H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명에 따른 반도체 소자는, 인덕터 셀이 형성된 제 1 기판과, 트랜지스터와 배선을 구비하는 RF 소자 회로부가 형성된 제 2 기판과, 인덕터 셀과 RF 소자 회로부를 전기적으로 연결시키는 연결전극을 포함한다.
또한 본 발명에 따른 반도체 소자의 제 1 기판은, 반도체 기판 위에 형성된 인덕터 셀과, 인덕터 셀과 연결되며 반도체 기판을 관통하여 형성된 관통전극을 포함한다.
또한 본 발명에 따른 반도체 소자의 연결전극은 관통전극을 통하여 인덕터 셀과 전기적으로 연결된다.
또한 본 발명에 따른 반도체 소자의 제 2 기판은, 반도체 기판에 트랜지스터가 형성된 트랜지스터층과, 트랜지스터층 위에 형성된 메탈층을 포함한다.
본 발명에 따른 반도체 소자 제조방법은, 인덕터 셀이 형성된 제 1 기판과 트랜지스터와 배선을 구비하는 RF 소자 회로부가 형성된 제 2 기판을 제공하는 단계와, 제 2 기판 위에 제 1 기판을 적층 형성하고 인덕터 셀과 RF 소자 회로부를 전기적으로 연결시키는 단계를 포함한다.
Description
도 1은 일반적인 인덕터의 구조를 개략적으로 나타낸 도면.
도 2는 종래 반도체 소자에 있어서 인덕터가 형성된 구조를 개략적으로 나타낸 도면.
도 3은 본 발명에 따른 반도체 소자 제조방법에 의하여 인덕터 셀이 형성된 기판을 개념적으로 나타낸 도면.
도 4는 본 발명에 따른 반도체 소자 제조방법에 의하여 인덕터 셀이 형성된 기판의 단면을 개념적으로 나타낸 도면.
도 5는 본 발명에 따른 반도체 소자 제조방법에 의하여 RF 소자 회로부가 형성된 기판을 개념적으로 나타낸 도면.
도 6은 본 발명에 따른 반도체 소자 제조방법에 의하여 인덕터가 형성된 반도체 소자를 개념적으로 나타낸 도면.
<도면의 주요 부분에 대한 부호의 설명>
21... RF 소자 회로부층 23... 인덕터층
300... 제 1 기판 310... 반도체 기판
311... 인덕터 셀 313... 관통전극
315... 절연막 317... 보호막
500... 제 2 기판 510... 트랜지스터층
520... 제 1 메탈층 530... 제 2 메탈층
540... 제 3 메탈층 600... 연결전극
본 발명은 반도체 소자 및 그 제조방법에 관한 것이다.
일반적으로 인덕터(Inductor)는 고주파의 수신/발신을 위한 회로의 한 요소(element)로서, 회로 내에서 코일과 같은 역할을 수행한다. 그리고, 반도체 제조 공정에서는 인덕터는 도 1에 나타낸 바와 같이 일반적으로 나선(spiral) 형태의 금속 패턴으로 구현된다. 도 1은 일반적인 인덕터의 구조를 개략적으로 나타낸 도면이다.
이러한 인덕터는 무선통신 시장의 확대와 더불어 부상하고 있는 RF 소자 및 아날로그 소자에 필수적으로 사용되며, 그 특성은 충실도(Quality factor; Q)로 나타내어진다.
도 2는 종래 반도체 소자에 있어서 인덕터가 형성된 구조를 개략적으로 나타낸 도면이다.
종래 인덕터가 구비된 반도체 소자는 일반적으로 인덕터층(21)이 RF 소자 회로부층(23) 위에 형성된다. 인덕터를 제외하고, 필요한 금속배선 공정이 모두 진행 된 RF 소자 회로부층(23) 위에 인덕터층(21)을 형성한다.
그런데 상기 인덕터층(21)을 이루는 금속막의 두께가 두껍기 때문에 공정에 있어 많은 어려움이 발생된다. 또한 상기 인덕터층(21)이 형성되는 기판 하부에 트랜지스터와 금속배선이 이미 형성되어 있기 때문에 공정 조건이 까다롭게 요구된다. 상기 인덕터층(21)을 제조하는 공정에서 오류가 발생되는 경우에는 기판 하부에 형성되어 있는 소자도 쓸 수 없게 되는 문제점이 발생된다.
본 발명은 제조 공정을 단순화 시키고 제조 효율을 향상시킬 수 있는 반도체 소자 및 그 제조방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명에 따른 반도체 소자는, 인덕터 셀이 형성된 제 1 기판; 트랜지스터와 배선을 구비하는 RF 소자 회로부가 형성된 제 2 기판; 상기 인덕터 셀과 상기 RF 소자 회로부를 전기적으로 연결시키는 연결전극; 을 포함한다.
또한 본 발명에 따른 반도체 소자의 상기 제 1 기판은, 반도체 기판 위에 형성된 인덕터 셀; 상기 인덕터 셀과 연결되며, 상기 반도체 기판을 관통하여 형성된 관통전극; 을 포함한다.
또한 본 발명에 따른 반도체 소자의 상기 연결전극은 상기 관통전극을 통하여 상기 인덕터 셀과 전기적으로 연결된다.
또한 본 발명에 따른 반도체 소자의 상기 제 2 기판은, 반도체 기판에 트랜 지스터가 형성된 트랜지스터층; 상기 트랜지스터층 위에 형성된 메탈층; 을 포함한다.
또한 본 발명에 따른 반도체 소자의 상기 인덕터 셀과 상기 관통전극은 W, Cu, Al, Ag, Au 중에서 선택된 어느 하나 이상의 물질로 형성된다.
상기 목적을 달성하기 위하여 본 발명에 따른 반도체 소자 제조방법은, 인덕터 셀이 형성된 제 1 기판과, 트랜지스터와 배선을 구비하는 RF 소자 회로부가 형성된 제 2 기판을 제공하는 단계; 상기 제 2 기판 위에 상기 제 1 기판을 적층 형성하고, 상기 인덕터 셀과 상기 RF 소자 회로부를 전기적으로 연결시키는 단계; 를 포함한다.
또한 본 발명에 의하면 상기 인덕터 셀과 상기 RF 소자 회로부는 연결전극을 통하여 전기적으로 연결된다.
또한 본 발명에 의하면 상기 제 1 기판을 형성하는 단계는, 반도체 기판에 인덕터 셀을 형성하는 단계; 상기 인덕터 셀에 연결되며, 상기 반도체 기판을 관통하는 관통전극을 형성하는 단계; 를 포함한다.
또한 본 발명에 의하면 상기 연결전극은 상기 관통전극을 통하여 상기 인덕터 셀과 전기적으로 연결된다.
또한 본 발명에 의하면 상기 인덕터 셀과 상기 관통전극은 W, Cu, Al, Ag, Au 중에서 선택된 어느 하나 이상의 물질로 형성된다.
이와 같은 본 발명에 의하면, 제조 공정을 단순화 시키고 제조 효율을 향상시킬 수 있는 반도체 소자 및 그 제조방법을 제공할 수 있는 장점이 있다.
이하, 첨부된 도면을 참고하여 본 발명에 따른 실시 예를 상세히 설명한다.
본 발명에 따른 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on/above/over/upper)"에 또는 "아래(down/below/under/lower)"에 형성되는 것으로 기재되는 경우에 있어, 그 의미는 각 층(막), 영역, 패드, 패턴 또는 구조물들이 직접 기판, 각 층(막), 영역, 패드 또는 패턴들에 접촉되어 형성되는 경우로 해석될 수도 있으며, 다른 층(막), 다른 영역, 다른 패드, 다른 패턴 또는 다른 구조물들이 그 사이에 추가적으로 형성되는 경우로 해석될 수도 있다. 따라서, 그 의미는 발명의 기술적 사상에 의하여 판단되어야 한다.
본 발명에서는 인덕터 셀이 형성된 제 1 기판과 RF 소자 회로부가 형성된 제 2 기판을 각각 별도로 제조하고, 상기 제 1 기판과 상기 제 2 기판을 적층 형성함으로써 인덕터가 구비된 반도체 소자를 효율적으로 제조할 수 있는 방안을 제시하고자 한다. 상기 제 1 기판에 형성된 인덕터 셀과 상기 제 2 기판에 형성된 RF 소자 회로부는 연결전극에 의하여 전기적으로 연결될 수 있게 된다. 여기서 인덕터 셀이란 인덕터가 형성된 영역을 나타낸다. 인덕터 셀 내에는 나선(spiral) 형태의 금속 패턴이 형성될 수 있다.
도 3은 본 발명에 따른 반도체 소자 제조방법에 의하여 인덕터 셀이 형성된 기판을 개념적으로 나타낸 도면이고, 도 4는 본 발명에 따른 반도체 소자 제조방법에 의하여 인덕터 셀이 형성된 기판의 단면을 개념적으로 나타낸 도면이다.
본 발명에 따른 반도체 소자 제조방법에 의하면, 도 3 및 도 4에 나타낸 바 와 같이, 인덕터 셀(311), 관통전극(313)을 포함하는 제 1 기판(300)을 제조한다.
먼저, 반도체 기판(310)에 절연막(315)을 형성하고 인덕터 형성을 위한 패터닝을 수행한다. 식각 공정을 수행한 후, 인덕터 배리어 금속 증착 및 인덕터 금속막 충진을 수행한다. 결과물에 대한 CMP를 수행함으로써 인덕터 셀(311)을 형성할 수 있게 된다.
그리고, 상기 인덕터 셀(311)에 연결되며 상기 반도체 기판(310)을 관통하는 관통전극(313)을 형성한다. 상기 관통전극(313)은 상기 반도체 기판(310)에 대한 패턴공정, 식각공정, 메탈형성 공정, CMP 공정 등을 순차적으로 진행함으로써 형성될 수 있다. 이와 같은 공정은 이미 공지된 것으로서 본 발명의 주요 관심사가 아니므로 여기서는 그 상세한 설명은 생략하기로 한다.
이때, 상기 인덕터 셀(311) 및 관통전극(313)은 W, Cu, Al, Ag, Au 등의 물질 중에서 선택된 어느 하나 이상의 물질로 형성될 수 있다. 상기 인덕터 셀(311) 및 관통전극(313)은 CVD, PVD, 증발(Evaporation), ECP 등의 방법을 통하여 증착될 수 있다. 또한, 상기 인덕터 셀(311) 및 관통전극(313)의 배리어 금속으로는 TaN, Ta, TiN, Ti, TiSiN 등이 이용될 수 있으며, CVD, PVD, ALD 등의 방법을 통하여 형성될 수 있다.
이어서, 상기 인덕터 셀(311) 위에 보호막(317)을 형성한다.
한편, 도 5는 본 발명에 따른 반도체 소자 제조방법에 의하여 RF 소자 회로부가 형성된 기판을 개념적으로 나타낸 도면이다.
본 발명에 따른 반도체 소자 제조방법에 의하면, 도 5에 나타낸 바와 같이, 트랜지스터층(510), 제 1 메탈층(520), 제 2 메탈층(530), 제 3 메탈층(540)을 포함하는 제 2 기판(500)을 제조한다.
상기 트랜지스터층(510)과 상기 제 1, 제 2, 제 3 메탈층(520)(530)(540)은 신호처리를 위한 RF 소자 회로부를 형성할 수 있다. 여기서는 상기 제 1, 제 2, 제 3 메탈층(520)(530)(540)이 형성된 경우를 예로서 도시하였으나, 메탈층의 숫자는 설계에 따라 줄어들 수도 있으며, 더 늘어나게 될 수도 있다.
이와 같이 제조된 상기 제 1 기판(300)과 상기 제 2 기판(500)을 도 6에 나타낸 바와 같이 적층 형성한다. 도 6은 본 발명에 따른 반도체 소자 제조방법에 의하여 인덕터가 형성된 반도체 소자를 개념적으로 나타낸 도면이다.
본 발명에 따른 인덕터가 구비된 반도체 소자는, 도 6에 나타낸 바와 같이, 제 1 기판(300), 제 2 기판(500), 연결전극(600)을 포함한다. 상기 연결전극(600)은 상기 제 1 기판(300)에 형성된 인덕터 셀(311)과 상기 제 2 기판(500)에 형성된 RF 소자 회로부를 연결시킨다. 상기 연결전극(600)은 상기 제 1 기판(300)에 형성된 관통전극(313)을 통하여 상기 인덕터 셀(311)과 전기적으로 연결된다. 상기 연결전극(600)은 RF 소자 회로부를 구성하는 상기 제 3 메탈층(540)을 이루는 최상부 전극과 연결된다.
이와 같이 SiP(System In a Package)를 이용하여 인덕터가 구비된 반도체 소자를 제조하는 경우에는 다음과 같은 장점이 발생된다.
인덕터 셀을 제조하기 위한 제 1 기판 제조공정과 트랜지스터 및 금속배선 형성을 위한 제 2 기판 제조공정이 각각 별도로 진행됨에 따라, 인덕터 셀 제조를 위한 제 1 기판 제조공정에 오류가 발생되는 경우에도 트랜지스터 및 금속배선이 형성된 제 2 기판이 폐기되는 것을 방지할 수 있게 된다.
또한 인덕터가 트랜지스터를 비롯한 RF 소자 회로부와 관통전극에 의하여 멀리 떨어진 상태에서 연결 되므로 인덕턴스에 의한 소자의 크로스 토크(cross talk)를 감소시킬 수 있게 된다. 이에 따라, 인덕터가 구비된 RF 반도체 소자의 특성을 향상시킬 수 있게 된다.
또한 인덕터 셀이 형성된 기판을 별도로 제조함에 따라, 인덕터의 라이브러리화가 가능하게 된다.
인덕터 셀 공정을 트랜지스터 및 금속배선 제조 공정과 분리하여 진행할 수 있으므로, 인덕터 셀 공정으로부터 영향을 받지 않는 RF 소자 회로부를 형성할 수 있게 된다.
이상의 설명에서와 같이 본 발명에 따른 반도체 소자 및 그 제조방법에 의하면, 제조 공정을 단순화 시키고 제조 효율을 향상시킬 수 있는 장점이 있다.
Claims (10)
- 인덕터 셀이 형성된 제 1 기판;트랜지스터와 배선을 구비하는 RF 소자 회로부가 형성된 제 2 기판;상기 인덕터 셀과 상기 RF 소자 회로부를 전기적으로 연결시키는 연결전극;을 포함하는 것을 특징으로 하는 반도체 소자.
- 제 1항에 있어서,상기 제 1 기판은,반도체 기판 위에 형성된 인덕터 셀;상기 인덕터 셀과 연결되며, 상기 반도체 기판을 관통하여 형성된 관통전극;을 포함하는 것을 특징으로 하는 반도체 소자.
- 제 2항에 있어서,상기 연결전극은 상기 관통전극을 통하여 상기 인덕터 셀과 전기적으로 연결되는 것을 특징으로 하는 반도체 소자.
- 제 1항에 있어서,상기 제 2 기판은,반도체 기판에 트랜지스터가 형성된 트랜지스터층;상기 트랜지스터층 위에 형성된 메탈층;을 포함하는 것을 특징으로 하는 반도체 소자.
- 제 2항에 있어서,상기 인덕터 셀과 상기 관통전극은 W, Cu, Al, Ag, Au 중에서 선택된 어느 하나 이상의 물질로 형성된 것을 특징으로 하는 반도체 소자.
- 인덕터 셀이 형성된 제 1 기판과, 트랜지스터와 배선을 구비하는 RF 소자 회로부가 형성된 제 2 기판을 제공하는 단계;상기 제 2 기판 위에 상기 제 1 기판을 적층 형성하고, 상기 인덕터 셀과 상기 RF 소자 회로부를 전기적으로 연결시키는 단계;를 포함하는 것을 특징으로 하는 반도체 소자 제조방법.
- 제 6항에 있어서,상기 인덕터 셀과 상기 RF 소자 회로부는 연결전극을 통하여 전기적으로 연결되는 것을 특징으로 하는 반도체 소자 제조방법.
- 제 6항에 있어서,상기 제 1 기판을 형성하는 단계는,반도체 기판에 인덕터 셀을 형성하는 단계;상기 인덕터 셀에 연결되며, 상기 반도체 기판을 관통하는 관통전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자 제조방법.
- 제 8항에 있어서,상기 연결전극은 상기 관통전극을 통하여 상기 인덕터 셀과 전기적으로 연결되는 것을 특징으로 하는 반도체 소자 제조방법.
- 제 8항에 있어서,상기 인덕터 셀과 상기 관통전극은 W, Cu, Al, Ag, Au 중에서 선택된 어느 하나 이상의 물질로 형성되는 것을 특징으로 하는 반도체 소자 제조방법.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060080119A KR20080018052A (ko) | 2006-08-23 | 2006-08-23 | 반도체 소자 및 그 제조방법 |
| DE102007038420A DE102007038420A1 (de) | 2006-08-23 | 2007-08-14 | Halbleiterbauelement und Herstellungsverfahren |
| JP2007211317A JP2008053711A (ja) | 2006-08-23 | 2007-08-14 | 半導体素子及びその製造方法 |
| CNA2007101427856A CN101131994A (zh) | 2006-08-23 | 2007-08-23 | 半导体器件及其制造方法 |
| US11/844,145 US20080048288A1 (en) | 2006-08-23 | 2007-08-23 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060080119A KR20080018052A (ko) | 2006-08-23 | 2006-08-23 | 반도체 소자 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20080018052A true KR20080018052A (ko) | 2008-02-27 |
Family
ID=39047100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060080119A KR20080018052A (ko) | 2006-08-23 | 2006-08-23 | 반도체 소자 및 그 제조방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20080048288A1 (ko) |
| JP (1) | JP2008053711A (ko) |
| KR (1) | KR20080018052A (ko) |
| CN (1) | CN101131994A (ko) |
| DE (1) | DE102007038420A1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5293950B2 (ja) | 2008-03-04 | 2013-09-18 | 株式会社リコー | 個人認証装置及び電子機器 |
| JP2010067916A (ja) * | 2008-09-12 | 2010-03-25 | Panasonic Corp | 集積回路装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0714876A (ja) * | 1993-06-17 | 1995-01-17 | Matsushita Electron Corp | 集積回路装置及びその製造方法 |
| US5936280A (en) * | 1997-04-21 | 1999-08-10 | Advanced Micro Devices, Inc. | Multilayer quadruple gate field effect transistor structure for use in integrated circuit devices |
| JP4005762B2 (ja) * | 1999-06-30 | 2007-11-14 | 株式会社東芝 | 集積回路装置及びその製造方法 |
| KR100569590B1 (ko) * | 2003-12-30 | 2006-04-10 | 매그나칩 반도체 유한회사 | 고주파 반도체 장치 및 그 제조방법 |
| JP5100012B2 (ja) * | 2005-01-28 | 2012-12-19 | 株式会社半導体エネルギー研究所 | 半導体装置及びその作製方法 |
-
2006
- 2006-08-23 KR KR1020060080119A patent/KR20080018052A/ko active Search and Examination
-
2007
- 2007-08-14 JP JP2007211317A patent/JP2008053711A/ja active Pending
- 2007-08-14 DE DE102007038420A patent/DE102007038420A1/de not_active Withdrawn
- 2007-08-23 US US11/844,145 patent/US20080048288A1/en not_active Abandoned
- 2007-08-23 CN CNA2007101427856A patent/CN101131994A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008053711A (ja) | 2008-03-06 |
| CN101131994A (zh) | 2008-02-27 |
| US20080048288A1 (en) | 2008-02-28 |
| DE102007038420A1 (de) | 2008-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7037800B2 (en) | Radio frequency semiconductor device and method of manufacturing the same | |
| US20090273429A1 (en) | Inductor and method for fabricating the same | |
| US20170365539A1 (en) | Semiconductor Packages and Methods of Fabrication Thereof | |
| KR100752198B1 (ko) | 반도체 소자의 제조 방법 | |
| US11670583B2 (en) | Integrated inductor with a stacked metal wire | |
| US8860224B2 (en) | Preventing the cracking of passivation layers on ultra-thick metals | |
| TW200305988A (en) | Integrated circuit arrangement with connection layers and associated production methods | |
| WO2010047228A1 (ja) | 配線基板およびその製造方法 | |
| TW201241959A (en) | Method for fabricating metal redistribution layer | |
| KR100777926B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR20080018052A (ko) | 반도체 소자 및 그 제조방법 | |
| US9761555B2 (en) | Passive component structure and manufacturing method thereof | |
| US7167072B2 (en) | Method of fabricating inductor and structure formed therefrom | |
| CN101378054A (zh) | 用于半导体器件的电感器及其制造方法 | |
| KR100854927B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100779016B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100916695B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| KR100854925B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100954920B1 (ko) | 인덕터 구조물 | |
| KR100789570B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100778227B1 (ko) | 반도체 소자 및 그 제조방법 | |
| JP2018093038A (ja) | 配線構造及び容量素子 | |
| JP2006302992A (ja) | 半導体装置の製造方法、及び半導体装置 | |
| KR100800919B1 (ko) | 커패시터 및 솔레노이드 인덕터를 갖는 반도체 소자와 그제조 방법 | |
| KR20060067082A (ko) | 집적형 인덕터 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| E801 | Decision on dismissal of amendment | ||
| B601 | Maintenance of original decision after re-examination before a trial | ||
| J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20080327 Effective date: 20090330 |