Nothing Special   »   [go: up one dir, main page]

KR20080000879A - Ball grid array semiconductor chip package and testing method of the same - Google Patents

Ball grid array semiconductor chip package and testing method of the same Download PDF

Info

Publication number
KR20080000879A
KR20080000879A KR1020060058729A KR20060058729A KR20080000879A KR 20080000879 A KR20080000879 A KR 20080000879A KR 1020060058729 A KR1020060058729 A KR 1020060058729A KR 20060058729 A KR20060058729 A KR 20060058729A KR 20080000879 A KR20080000879 A KR 20080000879A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
substrate
chip package
electrically connected
pad
Prior art date
Application number
KR1020060058729A
Other languages
Korean (ko)
Inventor
김정현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060058729A priority Critical patent/KR20080000879A/en
Publication of KR20080000879A publication Critical patent/KR20080000879A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

A BGA(Ball Grid Array) semiconductor chip package and a testing method thereof are provided to carry out various tests from an exterior through a test pad which is exposed outwardly by removing a portion of a protective mold. A substrate(130) has at least one test pad(133) formed on one side of the substrate and plural connection pads(131) electrically connected to the semiconductor chip. Plural solder balls(120) are positioned on the other side of the substrate, and are electrically connected to the connection pads. A protective mold(110) encloses the semiconductor chip and the substrate. A hall is formed on a predetermined region of an upper surface of the protective mold to expose the test pad.

Description

비지에이 반도체 칩 패키지 및 이의 검사 방법{Ball grid array semiconductor chip package and testing method of the same}Ball grid array semiconductor chip package and testing method of the same}

도 1은 본 발명의 일 실시예에 따른 비지에이 반도체 칩 패키지의 사시도이다.1 is a perspective view of a BG semiconductor chip package according to an exemplary embodiment of the present invention.

도 2는 도 1을 Ⅱ-Ⅱ'의 선으로 자른 단면도이다.FIG. 2 is a cross-sectional view of FIG. 1 taken along the line II-II '.

도 3은 도 1의 비지에이 반도체 칩 패키지의 평면도이다.FIG. 3 is a plan view of the BG semiconductor chip package of FIG. 1.

도 4는 도 2의 비지에이 반도체 칩 패키지의 다른 실시예를 나타낸 도면이다.FIG. 4 is a diagram illustrating another embodiment of the semiconductor chip package of FIG. 2.

(도면의 주요부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)

100, 100': 비지에이 반도체 칩 패키지 110: 보호 몰드100, 100 ': BIJ semiconductor chip package 110: protective mold

115: 홀 120: 솔더볼115: hole 120: solder ball

130: 기판 131: 접속 패드130: substrate 131: connection pad

133: 테스트 패드 135: 비아홀133: test pad 135: via hole

137: 본딩 와이어 138: 배선 패턴137: bonding wire 138: wiring pattern

140: 반도체 칩140: semiconductor chip

본 발명은 비지에이 반도체 칩 패키지에 관한 것으로, 보다 상세하게는 테스트를 쉽게 수행할 수 있는 비지에이 반도체 칩 패키지에 관한 것이다.The present invention relates to a BG semiconductor chip package, and more particularly, to a BG semiconductor chip package capable of easily performing a test.

일반적으로 사용되고 있는 반도체 칩 패키지들은 그 구조나 기능에 따라 칩 온 리드(Chip On Lid; COL) 패키지, 리드 온 칩(Lid On Chip; LOC) 패키지 및 비지에이(Ball Grid Array; BGA) 패키지 등 여러가지 형태로 제조되고 있다. 이러한 반도체 칩 패키지 중 비지에이 반도체 칩 패키지는 외부와의 전기적 신호 접속을 위해 복수의 솔더볼 등의 외부 접속 단자를 구비함으로써 타패키지에 비해 실장 밀도가 향상된 것으로, 최근 들어 반도체 칩의 고집적화 추세에 따라 그 이용이 증가하고 있다.The semiconductor chip packages that are generally used include various chip on lid (COL) packages, lead on chip (LOC) packages, and ball grid array (BGA) packages, depending on their structure and function. It is manufactured in the form. Among these semiconductor chip packages, the BG semiconductor chip package has a plurality of external connection terminals such as solder balls for connecting electrical signals to the outside, thereby increasing the mounting density compared to other packages. Usage is increasing.

비지에이 반도체 칩 패키지는 예를 들어 센터(center) 패드형 비지에이 반도체 칩 패키지와 에지(edge) 패드형 비지에이 반도체 칩 패키지로 구분할 수 있으며, 통상적으로 반도체 제품의 설계가 용이한 센터 패드형 비지에이 반도체 칩 패키지가 주로 사용된다.The BG semiconductor chip package can be divided into, for example, a center pad type BG semiconductor chip package and an edge pad type BGV semiconductor chip package. A semiconductor chip package is mainly used.

이러한 비지에이 반도체 칩 패키지는 패키지의 하부에 형성된 솔더볼을 통해 외부, 예를 들어 인쇄 회로 기판과 접속된다. 따라서 비지에이 반도체 칩 패키지는 기존의 반도체 칩 패키지, 예를 들어 리드(lid)가 형성된 반도체 칩 패키지와는 다르게 일단 비지에이 반도체 칩 패키지가 인쇄 회로 기판에 실장되어 동작하는 상태에서 비지에이 반도체 칩 패키지의 불량을 쉽게 검사할 수 없는 문제가 발생한다.Such a semiconductor chip package is connected to the outside, for example, a printed circuit board, through a solder ball formed at the bottom of the package. Therefore, unlike the conventional semiconductor chip package, for example, a semiconductor chip package in which lids are formed, the BIJ semiconductor chip package may be used in a state in which the BIJ semiconductor chip package is mounted and operated on a printed circuit board. There is a problem that can not be easily inspected.

본 발명이 이루고자 하는 기술적 과제는, 반도체 칩의 전기적인 특성을 쉽게 테스트할 수 있는 비지에이 반도체 칩 패키지를 제공하고자 하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a Vishay IC chip package capable of easily testing electrical characteristics of a semiconductor chip.

본 발명이 이루고자 하는 다른 기술적 과제는, 이러한 비지에이 반도체 칩 패키지의 검사 방법을 제공하고자 하는 것이다.Another technical problem to be achieved by the present invention is to provide a method for inspecting such a semiconductor chip package.

본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다. The technical problems of the present invention are not limited to the above-mentioned technical problems, and other technical problems not mentioned will be clearly understood by those skilled in the art from the following description.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 비지에이 반도체 칩 패키지는, 반도체 칩과, 일면에 반도체 칩과 전기적으로 접속하는 다수의 접속 패드 및 적어도 하나의 테스트 패드를 구비하는 기판과, 기판의 타면에 위치하며, 다수의 접속 패드와 전기적으로 연결되는 다수의 솔더볼과, 반도체 칩 및 기판을 감싸도록 형성되는 보호 몰드로서, 상면의 소정 영역에 홀이 형성되어 테스트 패드를 노출시키는 보호 몰드를 포함한다.In accordance with an aspect of the present invention, a semiconductor chip package includes: a substrate including a semiconductor chip, a plurality of connection pads and at least one test pad electrically connected to the semiconductor chip on one surface thereof; And a protection mold formed on the other surface of the substrate to surround the plurality of solder balls electrically connected to the plurality of connection pads and the semiconductor chip and the substrate, wherein a hole is formed in a predetermined area of the upper surface to expose the test pad. It includes a mold.

상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 비지에이 반도체 칩 패키지의 검사 방법은, 반도체 칩과, 일면에 형성된 적어도 하나의 테스트 패드 및 반도체 칩과 전기적으로 접속되는 다수의 접속 패드를 구비하는 기판과, 기판의 타면에 위치하며 다수의 접속 패드와 전기적으로 접속되는 다수의 솔더볼과, 반도체 칩 및 기판을 감싸도록 형성되는 보호 몰드로서, 상면의 소정 영역에 홀이 형성되어 테스트 패드를 노출시키는 보호 몰드를 포함하는 비지에이 반도 체 칩 패키지를 준비하는 단계와, 소정의 회로 패턴이 형성된 인쇄 회로 기판과 비지에이 반도체 칩 패키지를 전기적으로 접속시키는 단계와, 인쇄 회로 기판을 통해 비지에이 반도체 칩 패키지에 구동 신호를 제공하는 단계와, 노출된 테스트 패드를 프로빙(probing)하여 비지에이 반도체 칩 패키지의 동작을 테스트하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of inspecting a semiconductor chip package according to an embodiment of the present disclosure, including a semiconductor chip, at least one test pad formed on one surface, and a plurality of connection pads electrically connected to the semiconductor chip. A substrate comprising a substrate, a plurality of solder balls positioned on the other surface of the substrate and electrically connected to the plurality of connection pads, and a protection mold formed to surround the semiconductor chip and the substrate, wherein holes are formed in predetermined regions of the upper surface of the test pad. Preparing a semiconductor chip package including a protection mold exposing a semiconductor mold; electrically connecting a printed circuit board and a semiconductor chip package on which a predetermined circuit pattern is formed; Providing a drive signal to the semiconductor chip package and probing the exposed test pads. And a step of testing the operation of a busy A semiconductor chip package.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.Specific details of other embodiments are included in the detailed description and the drawings.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Advantages and features of the present invention and methods for achieving them will be apparent with reference to the embodiments described below in detail with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but can be implemented in various different forms, and only the embodiments make the disclosure of the present invention complete, and the general knowledge in the art to which the present invention belongs. It is provided to fully inform the person having the scope of the invention, which is defined only by the scope of the claims. Like reference numerals refer to like elements throughout.

이하 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 비지에이 반도체 칩 패키지의 사시도이고, 1 is a perspective view of a BG semiconductor chip package according to an embodiment of the present invention;

도 2는 도 1을 Ⅱ~Ⅱ'의 선으로 자른 단면도이다.FIG. 2 is a cross-sectional view of FIG. 1 taken along lines II to II '.

도 1 및 도 2를 참조하면, 비지에이 반도체 칩 패키지(100)는 크게 반도체 칩(140), 기판(130), 솔더볼(120) 및 보호 몰드(110) 등을 포함하여 구성된다.Referring to FIGS. 1 and 2, the BG semiconductor chip package 100 includes a semiconductor chip 140, a substrate 130, a solder ball 120, a protection mold 110, and the like.

반도체 칩(140)은 외부와 접속하는 다수의 금속 패드(미도시)들을 포함한다. 이러한 반도체 칩(140)은 기판(130)의 소정 영역에 부착되며, 이때 반도체 칩(140)과 기판(130) 사이에는 소정의 접착 물질이 형성될 수 있다. 다시 말하면, 반도체 칩(140)의 비활성면, 즉 금속 패드가 형성되지 않은 반도체 칩(140)의 일면에는 소정의 접착제가 도포되며, 이를 매개로하여 반도체 칩(140)은 기판(130) 상에 부착되게 된다.The semiconductor chip 140 includes a plurality of metal pads (not shown) for connecting to the outside. The semiconductor chip 140 is attached to a predetermined region of the substrate 130, and a predetermined adhesive material may be formed between the semiconductor chip 140 and the substrate 130. In other words, a predetermined adhesive is applied to an inactive surface of the semiconductor chip 140, that is, one surface of the semiconductor chip 140 on which the metal pad is not formed, and through this, the semiconductor chip 140 is formed on the substrate 130. Will be attached.

기판(130)은 다수의 접속 패드(131) 및 하나 이상의 테스트 패드(133)를 포함한다. 여기서 기판(130)으로는 예를 들어 테이프 배선 기판(tape circuit board) 또는 인쇄 회로 기판(printed circuit board) 등이 사용될 수 있다. 또한 접속 패드(131) 및 테스트 패드(133)는 기판(130) 상에 반도체 칩(140)이 실장된 영역을 제외한 나머지 영역에 형성될 수 있다. The substrate 130 includes a plurality of connection pads 131 and one or more test pads 133. The substrate 130 may be, for example, a tape circuit board or a printed circuit board. In addition, the connection pad 131 and the test pad 133 may be formed in the remaining regions except for the region in which the semiconductor chip 140 is mounted on the substrate 130.

접속 패드(131)는 반도체 칩(140)의 금속 패드에 전기적으로 접속된다. 여기서 접속 패드(131)와 금속 패드의 접속 방법으로는 예를 들어 본딩 와이어(137)를 이용한 접속 방법이 사용될 수 있다. 이때 본딩 와이어(137)는 금속 물질 또는 도전성이 높은 비금속 물질 등이 사용될 수 있으며, 예를 들어 텅스텐(W), 알루미늄(Al), 구리(Cu), 금(Au), 은(Ag) 등이 사용될 수 있다.The connection pad 131 is electrically connected to the metal pad of the semiconductor chip 140. Here, for example, a connection method using a bonding wire 137 may be used as a connection method between the connection pad 131 and the metal pad. In this case, the bonding wire 137 may be a metal material or a highly conductive non-metallic material. For example, tungsten (W), aluminum (Al), copper (Cu), gold (Au), silver (Ag), or the like may be used. Can be used.

또한 접속 패드(131)는 기판(130)에 형성된 비아홀(135)을 통해 외부, 즉 솔더볼(120)과 전기적으로 연결된다. 여기서 비아홀(135)은 기판(130)에 다수개 형성되며, 접속 패드(131)의 하부로부터 기판(130)을 관통하여 솔더볼(120)과 연결된다. 이러한 비아홀(135)의 내측면에는 도전성 물질이 형성되어 접속 패드(131)와 솔더볼(120)을 전기적으로 접속시킨다.In addition, the connection pad 131 is electrically connected to the outside, that is, the solder ball 120 through the via hole 135 formed in the substrate 130. Here, a plurality of via holes 135 are formed in the substrate 130, and are connected to the solder balls 120 through the substrate 130 from the bottom of the connection pad 131. A conductive material is formed on the inner surface of the via hole 135 to electrically connect the connection pad 131 and the solder ball 120.

테스트 패드(133)는 반도체 칩(140)의 금속 패드 또는 접속 패드(131)와 전기적으로 연결될 수 있다. 본 실시예에서는 설명의 편의를 위하여 접속 패드(131)와 테스트 패드(133)가 전기적으로 연결되는 예를 들어 설명한다.The test pad 133 may be electrically connected to the metal pad or the connection pad 131 of the semiconductor chip 140. In the present embodiment, for convenience of description, an example in which the connection pad 131 and the test pad 133 are electrically connected will be described.

이러한 테스트 패드(133)는 반도체 칩(140)의 소정 단자, 예를 들어 전원 입력 단자, 데이터 입/출력 단자 또는 테스트 단자 등과 본딩 와이어(137)를 통해 전기적으로 접속되는 접속 패드(131)와 연결된다. 여기서 접속 패드(131)와 테스트 패드(133) 사이에는 소정의 배선 패턴(138)이 형성된다. 따라서 테스트 패드(133)는 배선 패턴(138)을 통해 접속 패드(131)와 접속될 수 있으며, 반도체 칩(140)의 각종 단자들과도 전기적으로 접속될 수 있다.The test pad 133 is connected to a connection terminal 131 electrically connected to a predetermined terminal of the semiconductor chip 140, for example, a power input terminal, a data input / output terminal, a test terminal, or the like through a bonding wire 137. do. Here, a predetermined wiring pattern 138 is formed between the connection pad 131 and the test pad 133. Therefore, the test pad 133 may be connected to the connection pad 131 through the wiring pattern 138, and may also be electrically connected to various terminals of the semiconductor chip 140.

또한 테스트 패드(133)는 접속 패드(131)의 외곽, 즉 기판(130) 상에 반도체 칩(140)이 실장된 영역 및 접속 패드(131)가 형성된 영역을 제외한 나머지 영역에 형성될 수 있다.In addition, the test pad 133 may be formed in the remaining region except for the region where the semiconductor chip 140 is mounted and the region where the connection pad 131 is formed on the outside of the connection pad 131, that is, the substrate 130.

이러한 테스트 패드(133)는 보호 몰드(110)에 의해 외부로 노출될 수 있으며, 외부로부터 프루브(미도시) 등을 이용하여 반도체 칩(140)의 각종 검사를 수행할 수 있게 된다. 이하에서 비지에이 반도체 칩 패키지(100)의 검사 방법에 대해 상세히 설명한다.The test pad 133 may be exposed to the outside by the protection mold 110, and various tests of the semiconductor chip 140 may be performed using a probe (not shown) from the outside. Hereinafter, the inspection method of the BG semiconductor chip package 100 will be described in detail.

우선 상술한 구조의 비지에이 반도체 칩 패키지(100)를 소정의 회로 패턴이 형성된 인쇄 회로 기판과 전기적으로 접속시킨다. 여기서 비지에이 반도체 칩 패키지(100)는 예를 들어 인쇄 회로 기판에 실장될 수 있으며, 이때 인쇄 회로 기판 상 에는 비지에이 반도체 칩 패키지(100)의 다수의 솔더볼(120)과 접합되는 다수의 패드들이 형성될 수 있다. 이러한 다수의 패드들은 비지에이 반도체 칩 패키지(100)의 솔더볼(120)과 예를 들어 땜납 등에 의해 솔더링(soldering)될 수 있다.First, the semiconductor chip package 100 having the above-described structure is electrically connected to a printed circuit board on which a predetermined circuit pattern is formed. Here, the BG semiconductor chip package 100 may be mounted on, for example, a printed circuit board, wherein a plurality of pads are bonded to the plurality of solder balls 120 of the BG semiconductor chip package 100 on the printed circuit board. Can be formed. The plurality of pads may be soldered with the solder ball 120 of the semiconductor chip package 100, for example, by soldering or the like.

다음으로 외부로부터 신호, 예를 들어 비지에이 반도체 칩 패키지(100)의 각종 구동 신호를 인쇄 회로 기판의 회로 패턴을 통해 비지에이 반도체 칩 패키지(100)로 제공하여 비지에이 반도체 칩 패키지(100)를 동작시킨다. 여기서 비지에이 반도체 칩 패키지(100)로 제공되는 구동 신호는 예를 들어 구동 전원 신호, 입력 데이터 신호 및 각종 제어 신호일 수 있다.Next, a signal from the outside, for example, various driving signals of the BG semiconductor chip package 100 are provided to the BG semiconductor chip package 100 through a circuit pattern of a printed circuit board, thereby providing the BG semiconductor chip package 100. Operate. The driving signal provided to the semiconductor chip package 100 may be, for example, a driving power signal, an input data signal, and various control signals.

계속해서 비지에이 반도체 칩 패키지(100)의 테스트 패드(133), 즉 보호 몰드(110)에 의해 외부로 노출된 테스트 패드(133)를 프로빙(probing)하여 비지에이 반도체 칩 패키지(100)의 동작을 테스트 한다. 이때 테스트 패드(133)는 앞서 설명한 바와 같이, 반도체 칩(140)의 소정 단자, 예를 들어 전원 입력 단자, 데이터 입/출력 단자 또는 테스트 단자 등과 본딩 와이어(137)를 통해 전기적으로 접속된 접속 패드(131)와 연결될 수 있다. 따라서 테스트 패드(133)를 통해 비지에이 반도체 칩 패키지(100)의 전원 입력 또는 데이터 입/출력에 대한 동작을 검사할 수 있다.Subsequently, the test pad 133 of the BG semiconductor chip package 100, that is, the test pad 133 exposed to the outside by the protection mold 110 is probed to operate the BG semiconductor chip package 100. Test In this case, as described above, the test pad 133 is a connection pad electrically connected to a predetermined terminal of the semiconductor chip 140, for example, a power input terminal, a data input / output terminal, a test terminal, or the like through a bonding wire 137. 131 may be connected. Therefore, the operation of the power input or data input / output of the BG semiconductor chip package 100 may be inspected through the test pad 133.

이하 비지에이 반도체 칩 패키지(100)의 제조 공정에 대해 상세히 설명한다. Hereinafter, a manufacturing process of the BG semiconductor chip package 100 will be described in detail.

우선 기판(130)의 일 영역, 예를 들어 기판(130)의 중앙부에 반도체 칩(140)을 부착하는 다이본딩 공정을 수행한다. 이때 반도체 칩(140)은 앞서 설명한 바와 같이, 다수의 금속 패드를 포함하며, 이러한 금속 패드들을 반도체 칩(140)의 상면에 형성될 수 있다. 또한 반도체 칩(140)은 기판(130)에 접착제 등을 이용하여 부 착될 수 있으며, 이에 제한되지는 않는다.First, a die bonding process of attaching the semiconductor chip 140 to a region of the substrate 130, for example, a central portion of the substrate 130, is performed. In this case, as described above, the semiconductor chip 140 may include a plurality of metal pads, and the metal pads may be formed on the upper surface of the semiconductor chip 140. In addition, the semiconductor chip 140 may be attached to the substrate 130 using an adhesive or the like, but is not limited thereto.

계속해서 기판(130)에 형성된 다수의 접속 패드(131)와 반도체 칩(140)에 형성된 금속 패드를 서로 전기적으로 연결하는 공정을 수행한다. 여기서 접속 패드(131)와 금속 패드는 예를 들어 금속 재질로 이루어진 본딩 와이어(137)를 통해 전기적으로 연결될 수 있다. 또한 앞서 설명한 바와 같이, 테스트 패드(133)는 접속 패드(131)와 소정의 배선 패턴(138)으로 전기적으로 연결되어 있다.Subsequently, a process of electrically connecting the plurality of connection pads 131 formed on the substrate 130 and the metal pads formed on the semiconductor chip 140 to each other is performed. The connection pad 131 and the metal pad may be electrically connected to each other through, for example, a bonding wire 137 made of a metal material. In addition, as described above, the test pad 133 is electrically connected to the connection pad 131 by a predetermined wiring pattern 138.

다음으로 반도체 칩(140)과 본딩 와이어(137)를 포함하는 기판(130)의 상부를 몰딩하는 공정을 수행한다. 여기서 몰딩의 재료로는 예를 들어 플라스틱 또는 세라믹 재료 등이 사용될 수 있다.Next, a process of molding an upper portion of the substrate 130 including the semiconductor chip 140 and the bonding wire 137 is performed. The molding material may be, for example, a plastic or ceramic material.

마지막으로 기판(130)의 하면, 즉 기판(130)의 접속 패드(131)에 대향하는 하면 영역에 솔더볼(120)을 부착하는 공정을 수행하여 비지에이 반도체 칩 패키지(100)를 완성하게 된다. 여기서 솔더볼(120)은 접속 패드(131)와 비아홀(135)을 통해 전기적으로 연결된다.Finally, the semiconductor chip package 100 may be completed by attaching the solder balls 120 to the lower surface of the substrate 130, that is, the lower surface region of the substrate 130 opposite to the connection pad 131 of the substrate 130. Here, the solder ball 120 is electrically connected to the connection pad 131 and the via hole 135.

이하 도 3을 참조하여 상술한 구조의 기판을 포함하는 비지에이 반도체 칩에 대해 상세히 설명한다.Hereinafter, a BG chip including a substrate having the above-described structure will be described in detail with reference to FIG. 3.

도 3은 도 1의 비지에이 반도체 칩 패키지의 평면도이다.FIG. 3 is a plan view of the BG semiconductor chip package of FIG. 1.

도 3을 참조하면, 비지에이 반도체 칩 패키지(100)는 반도체 칩(140), 기판(130), 접속 패드(131) 및 테스트 패드(133)를 포함한다.Referring to FIG. 3, the BG semiconductor chip package 100 includes a semiconductor chip 140, a substrate 130, a connection pad 131, and a test pad 133.

여기서 기판(130)은 적어도 3영역으로 구분될 수 있다. 다시 말하면, 기판(130)은 반도체 칩(140)이 실장되는 제1 영역(A), 다수의 접속 패드(131)가 형성 된 제2 영역(B) 및 테스트 패드(133)가 형성된 제3 영역(C)을 포함할 수 있다.The substrate 130 may be divided into at least three regions. In other words, the substrate 130 may include a first region A in which the semiconductor chip 140 is mounted, a second region B in which a plurality of connection pads 131 are formed, and a third region in which the test pad 133 is formed. (C) may be included.

기판(130)의 제1 영역(A)에는 반도체 칩(140)이 실장된다. 여기서 반도체 칩(140)은 앞서 설명한 바와 같이, 다수의 금속 패드를 포함하고 있으며, 기판(130)의 제1 영역(A)에 접착제 등을 이용하여 부착된다.The semiconductor chip 140 is mounted in the first region A of the substrate 130. As described above, the semiconductor chip 140 includes a plurality of metal pads and is attached to the first region A of the substrate 130 using an adhesive or the like.

기판(130)의 제2 영역(B)에는 다수의 접속 패드(131)들이 형성된다. 여기서 접속 패드(131)들은 기판(130)에 형성된 다수의 비아홀(135)과 전기적으로 연결되며, 이러한 비아홀(135)은 솔더볼과 전기적으로 연결되어 있다. 또한 접속 패드(131)들은 반도체 칩(140)의 금속 패드에 본딩 와이어(137)를 통해 전기적으로 접속된다.A plurality of connection pads 131 are formed in the second region B of the substrate 130. Here, the connection pads 131 are electrically connected to the plurality of via holes 135 formed in the substrate 130, and the via holes 135 are electrically connected to the solder balls. In addition, the connection pads 131 are electrically connected to the metal pads of the semiconductor chip 140 through the bonding wires 137.

계속해서 기판(130)의 제3 영역(C)에는 하나 이상의 테스트 패드(133)가 형성된다. 여기서 테스트 패드(133)는 접속 패드(131)와 소정의 배선 패턴(138)을 통해 전기적으로 연결된다. 다시 말하면, 테스트 패드(133)는 배선 패턴(138)을 통해 접속 패드(131)에 접속되며, 이러한 접속 패드(131)는 반도체 칩(140)의 소정 단자, 예를 들어 전압 입력 단자, 데이터 입/출력 단자 및 테스트 단자 등의 금속 패드와 본딩 와이어(137)를 통해 전기적으로 접속된다. 따라서 반도체 칩(140)의 소정 단자들은 접속 패드(131)를 통해 테스트 패드(133)와 전기적으로 연결된다.Subsequently, one or more test pads 133 are formed in the third region C of the substrate 130. The test pad 133 is electrically connected to the connection pad 131 through a predetermined wiring pattern 138. In other words, the test pad 133 is connected to the connection pad 131 through the wiring pattern 138, which is connected to a predetermined terminal of the semiconductor chip 140, for example, a voltage input terminal, a data input. It is electrically connected with metal pads, such as the output terminal and the test terminal, through the bonding wire 137. Therefore, predetermined terminals of the semiconductor chip 140 are electrically connected to the test pad 133 through the connection pad 131.

여기서 테스트 패드(133)는 보호 몰드(미도시)의 일부분이 제거되어 외부로 노출될 수 있으며, 이러한 테스트 패드(133)를 통해 외부로부터 프루브 등을 통해 각종 테스트를 수행할 수 있게 된다.Here, the test pad 133 may be exposed to the outside by removing a portion of the protection mold (not shown), and the test pad 133 may perform various tests through a probe or the like from the outside.

또한 본 실시예에서는 기판의 제3 영역(C)에 테스트 패드(133)가 형성되는 예를 들어 설명하였으나, 본 발명은 이에 제한하지 않으며, 테스트 패드(133)는 기판(130)의 어느 영역에라도 형성될 수 있다.In addition, in the present exemplary embodiment, the test pad 133 is formed in the third region C of the substrate, but the present invention is not limited thereto. Can be formed.

다시 도 2를 참조하면, 솔더볼(120)은 기판(130)의 타면, 즉 반도체 칩(140)이 부착된 기판(130)의 일면에 대향하는 타면에 다수개 부착된다. 여기서 솔더볼(120)은 기판(130)의 접속 패드(131)와 전기적으로 연결되어 외부로부터 신호를 입력 또는 출력하는 역할을 한다. 다시말하면, 기판(130)은 앞서 설명한 바와 같이 다수의 비아홀(135)을 포함할 수 있으며, 이때 비아홀(135)의 내부에는 도전성 물질이 형성되어 있다. 이러한 비아홀(135)은 기판(130)의 접속 패드(131)와 솔더볼(120)을 전기적으로 연결시키며, 이에 따라 솔더볼(120)과 접속 패드(131)는 비아홀(135)을 통해 전기적으로 연결된다.Referring to FIG. 2 again, a plurality of solder balls 120 are attached to the other surface of the substrate 130, that is, the other surface of the substrate 130 on which the semiconductor chip 140 is attached. Here, the solder ball 120 is electrically connected to the connection pad 131 of the substrate 130 and serves to input or output a signal from the outside. In other words, the substrate 130 may include a plurality of via holes 135 as described above, in which case a conductive material is formed in the via holes 135. The via hole 135 electrically connects the connection pad 131 and the solder ball 120 of the substrate 130, and thus the solder ball 120 and the connection pad 131 are electrically connected through the via hole 135. .

보호 몰드(110)는 반도체 칩(140)과 본딩 와이어(137)를 포함하는 기판(130)을 감싸며 형성되어 외부로부터 반도체 칩(140), 본딩 와이어(137) 및 기판(130)을 보호한다. 이러한 보호 몰드(110)는 예를 들어 플라스틱 또는 세라믹 재질로 형성될 수 있다.The protection mold 110 is formed to surround the substrate 130 including the semiconductor chip 140 and the bonding wire 137 to protect the semiconductor chip 140, the bonding wire 137, and the substrate 130 from the outside. The protection mold 110 may be formed of, for example, plastic or ceramic material.

또한 보호 몰드(110)는 소정 영역에 형성된 적어도 하나의 홀(115)을 포함한다. 이러한 홀(115)은 기판(130)의 테스트 패드(133)와 대응되어 위치할 수 있으며, 테스트 패드(133)는 홀(115)에 의해 외부로 노출된다.In addition, the protection mold 110 includes at least one hole 115 formed in a predetermined region. The hole 115 may be positioned to correspond to the test pad 133 of the substrate 130, and the test pad 133 is exposed to the outside by the hole 115.

이하 도 4를 참조하여 본 발명의 다른 실시예에 따른 비지에이 반도체 칩 패키지에 대해 상세히 설명한다. 설명의 편의를 위하여 도 1 내지 도 3의 도면에서 나타낸 각 부재와 동일한 기능을 갖는 부재는 동일 부호로 나타내고 따라서 그 설 명은 생략한다.Hereinafter, a BG semiconductor chip package according to another exemplary embodiment of the present invention will be described in detail with reference to FIG. For convenience of description, members having the same functions as the members shown in the drawings of FIGS. 1 to 3 are denoted by the same reference numerals, and thus description thereof is omitted.

도 4는 도 2의 비지에이 반도체 칩 패키지의 다른 실시예를 나타낸 도면이다.FIG. 4 is a diagram illustrating another embodiment of the semiconductor chip package of FIG. 2.

도 4를 참조하면, 비지에이 반도체 칩 패키지(100')는 앞서 설명한 바와 같이, 반도체 칩(140), 기판(130), 접속 패드(131), 테스트 패드(133), 솔더볼(120) 및 보호 몰드(110)를 포함한다.Referring to FIG. 4, the BG semiconductor chip package 100 ′ may include the semiconductor chip 140, the substrate 130, the connection pad 131, the test pad 133, the solder ball 120, and the protection as described above. Mold 110.

여기서 반도체 칩(140)은 기판(130) 상에 부착되며, 다수의 금속 패드(미도시)를 포함한다. The semiconductor chip 140 is attached to the substrate 130 and includes a plurality of metal pads (not shown).

접속 패드(131)는 반도체 칩(140)의 금속 패드와 본딩 와이어(137)를 통해 전기적으로 연결되며, 또한 기판(130)에 형성된 비아홀(135)에 의해 솔더볼(120)과 전기적으로 연결된다.The connection pad 131 is electrically connected to the metal pad of the semiconductor chip 140 through the bonding wire 137 and is electrically connected to the solder ball 120 by the via hole 135 formed in the substrate 130.

테스트 패드(133)는 반도체 칩(140)의 금속 패드와 직접적으로 연결된다. 다시 말하면, 테스트 패드(133)는 반도체 칩(140)의 소정 단자, 예를 들어 전압 입력 단자, 데이터 입/출력 단자 및 테스트 단자 등의 금속 패드와 본딩 와이어(137)를 통해 전기적으로 접속된다. 또한 테스트 패드(133)는 보호 몰드(110)에 형성된 홀(115)에 의해 외부로 노출되며, 이러한 테스트 패드(133)를 통해 외부로부터 프루브 등을 이용하여 각종 테스트를 수행하게 된다. 여기서 상술한 구조의 비지에이 반도체 칩 패키지(100')의 검사 방법은 앞서 도 1 및 도 2를 참조하여 설명한 비지에이 반도체 칩 패키지(100)의 검사 방법과 실질적으로 동일하며, 이에 그 설명은 생략한다.The test pad 133 is directly connected to the metal pad of the semiconductor chip 140. In other words, the test pad 133 is electrically connected to a predetermined terminal of the semiconductor chip 140, for example, a metal pad such as a voltage input terminal, a data input / output terminal, and a test terminal through a bonding wire 137. In addition, the test pad 133 is exposed to the outside by the holes 115 formed in the protection mold 110, and various tests are performed by using a probe or the like from the outside through the test pad 133. Here, the inspection method of the BG semiconductor chip package 100 ′ having the above-described structure is substantially the same as the inspection method of the BG semiconductor chip package 100 described with reference to FIGS. 1 and 2, and a description thereof is omitted. do.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.Although embodiments of the present invention have been described above with reference to the accompanying drawings, those skilled in the art to which the present invention pertains may implement the present invention in other specific forms without changing the technical spirit or essential features thereof. I can understand that. Therefore, it should be understood that the embodiments described above are exemplary in all respects and not restrictive.

상술한 바와 같이 본 발명에 따른 비지에이 반도체 칩 패키지 및 이의 검사 방법에 의하면, 동작중인 반도체 칩 패키지의 덮개를 제거하기 않고서도 반도체 칩 패키지의 전기적인 특성을 쉽게 테스트할 수 있다.As described above, according to the BG semiconductor chip package and the inspection method thereof, the electrical characteristics of the semiconductor chip package can be easily tested without removing the cover of the semiconductor chip package in operation.

Claims (5)

반도체 칩;Semiconductor chips; 일면에 형성된 적어도 하나의 테스트 패드 및 상기 반도체 칩과 전기적으로 접속되는 다수의 접속 패드를 구비하는 기판;A substrate having at least one test pad formed on one surface and a plurality of connection pads electrically connected to the semiconductor chip; 상기 기판의 타면에 위치하며, 다수의 상기 접속 패드와 전기적으로 접속되는 다수의 솔더볼; 및A plurality of solder balls positioned on the other surface of the substrate and electrically connected to the plurality of connection pads; And 상기 반도체 칩 및 상기 기판을 감싸도록 형성되는 보호 몰드로서, 상면의 소정 영역에 홀이 형성되어 상기 테스트 패드를 노출시키는 보호 몰드를 포함하는 비지에이 반도체 칩 패키지.And a protective mold formed to surround the semiconductor chip and the substrate, wherein the protection mold exposes the test pad by forming a hole in a predetermined region of an upper surface of the semiconductor chip package. 제1 항에 있어서,According to claim 1, 상기 테스트 패드는 상기 반도체 칩에 본딩 와이어에 의해 전기적으로 접속되는 비지에이 반도체 칩 패키지.And the test pad is electrically connected to the semiconductor chip by a bonding wire. 제1 항에 있어서,According to claim 1, 상기 테스트 패드는 상기 기판 상에 형성된 배선 패턴에 의해 상기 접속 패드와 전기적으로 접속되는 비지에이 반도체 칩 패키지.And the test pad is electrically connected to the connection pad by a wiring pattern formed on the substrate. 제1 항에 있어서,According to claim 1, 상기 접속 패드는 상기 반도체 칩과 상기 본딩 와이어에 의해 전기적으로 접속되는 비지에이 반도체 칩 패키지.And the connection pad is electrically connected to the semiconductor chip by the bonding wire. 반도체 칩과, 일면에 형성된 적어도 하나의 테스트 패드 및 상기 반도체 칩과 전기적으로 접속되는 다수의 접속 패드를 구비하는 기판과, 상기 기판의 타면에 위치하며, 다수의 상기 접속 패드와 전기적으로 접속되는 다수의 솔더볼과, 상기 반도체 칩 및 상기 기판을 감싸도록 형성되는 보호 몰드로서, 상면의 소정 영역에 홀이 형성되어 상기 테스트 패드를 노출시키는 보호 몰드를 포함하는 비지에이 반도체 칩 패키지를 준비하는 단계;A substrate having a semiconductor chip, at least one test pad formed on one surface thereof, and a plurality of connection pads electrically connected to the semiconductor chip; a plurality of substrates positioned on the other surface of the substrate and electrically connected to the plurality of connection pads. Preparing a semiconductor chip package including a solder ball and a protection mold formed to surround the semiconductor chip and the substrate, wherein a hole is formed in a predetermined region of an upper surface to expose the test pad; 소정의 회로 패턴이 형성된 인쇄 회로 기판과 상기 비지에이 반도체 칩 패키지를 전기적으로 접속시키는 단계;Electrically connecting the printed circuit board, on which the predetermined circuit pattern is formed, to the viz semiconductor chip package; 상기 인쇄 회로 기판을 통해 상기 비지에이 반도체 칩 패키지에 구동 신호를 제공하는 단계; 및Providing a drive signal to the visualizer semiconductor chip package through the printed circuit board; And 노출된 상기 테스트 패드를 프로빙(probing)하여 상기 비지에이 반도체 칩 패키지의 동작을 테스트하는 단계를 포함하는 비지에이 반도체 칩 패키지의 검사 방법.Probing the exposed test pads to test the operation of the buried semiconductor chip package.
KR1020060058729A 2006-06-28 2006-06-28 Ball grid array semiconductor chip package and testing method of the same KR20080000879A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060058729A KR20080000879A (en) 2006-06-28 2006-06-28 Ball grid array semiconductor chip package and testing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060058729A KR20080000879A (en) 2006-06-28 2006-06-28 Ball grid array semiconductor chip package and testing method of the same

Publications (1)

Publication Number Publication Date
KR20080000879A true KR20080000879A (en) 2008-01-03

Family

ID=39212989

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060058729A KR20080000879A (en) 2006-06-28 2006-06-28 Ball grid array semiconductor chip package and testing method of the same

Country Status (1)

Country Link
KR (1) KR20080000879A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100940756B1 (en) * 2008-02-15 2010-02-11 앰코 테크놀로지 코리아 주식회사 Test chip for Leadframe package and, Method for testing Electrical property of Leadframe package using the same
CN103346137A (en) * 2013-06-24 2013-10-09 曙光信息产业(北京)有限公司 Integrated circuit packaging part and technique thereof
WO2017172061A1 (en) * 2016-04-01 2017-10-05 Intel Corporation Buried electrical debug access port
WO2020140065A1 (en) * 2018-12-28 2020-07-02 Micron Technology, Inc. An electrical device with test pads encased within the packaging material

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100940756B1 (en) * 2008-02-15 2010-02-11 앰코 테크놀로지 코리아 주식회사 Test chip for Leadframe package and, Method for testing Electrical property of Leadframe package using the same
CN103346137A (en) * 2013-06-24 2013-10-09 曙光信息产业(北京)有限公司 Integrated circuit packaging part and technique thereof
WO2017172061A1 (en) * 2016-04-01 2017-10-05 Intel Corporation Buried electrical debug access port
US11064612B2 (en) 2016-04-01 2021-07-13 Intel Corporation Buried electrical debug access port
US11700696B2 (en) 2016-04-01 2023-07-11 Intel Corporation Buried electrical debug access port
WO2020140065A1 (en) * 2018-12-28 2020-07-02 Micron Technology, Inc. An electrical device with test pads encased within the packaging material

Similar Documents

Publication Publication Date Title
USRE36773E (en) Method for plating using nested plating buses and semiconductor device having the same
US6664615B1 (en) Method and apparatus for lead-frame based grid array IC packaging
KR100319609B1 (en) A wire arrayed chip size package and the fabrication method thereof
US6756252B2 (en) Multilayer laser trim interconnect method
JPH0621173A (en) Manufacture of semiconductor device provided with contact for test use only
KR20050074961A (en) Semiconductor stacked multi-package module having inverted second package
JP3512169B2 (en) Multi-chip semiconductor module and manufacturing method thereof
KR100690922B1 (en) Semiconductor device package
KR19980028019A (en) Printed Circuit Board Strip Structure and Manufacturing Method of Semiconductor Package Using the Same
US6972483B1 (en) Semiconductor package with improved thermal emission property
US20050248011A1 (en) Flip chip semiconductor package for testing bump and method of fabricating the same
KR20080000879A (en) Ball grid array semiconductor chip package and testing method of the same
US6858920B2 (en) Semiconductor device with stacked semiconductor elements
JPH04144142A (en) Semiconductor device
JPH04129250A (en) Thin type hybrid integrated circuit substrate
JP4030363B2 (en) Semiconductor device
KR100444169B1 (en) ceramic package for test
JP2924847B2 (en) Semiconductor package
JP2901518B2 (en) Multi-chip semiconductor device
KR100258350B1 (en) Super bga semiconductor package
US20240047331A1 (en) Window ball grid array (wbga) package and method for manufacturing the same
KR100385088B1 (en) Multi-chip semiconductor module and manufacturing process thereof
US6392425B1 (en) Multi-chip packaging having non-sticking test structure
KR100694417B1 (en) Clamp for Bonding Wire of Ball Grid Array Semiconductor Packages and Method for Checking the Bonding Wire Using the same
KR100213435B1 (en) Master electrode pad of semiconductor chip and tap package using it

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid