KR20070050511A - Method of forming an device isolation area and method of forming an image device using the same - Google Patents
Method of forming an device isolation area and method of forming an image device using the same Download PDFInfo
- Publication number
- KR20070050511A KR20070050511A KR1020050107776A KR20050107776A KR20070050511A KR 20070050511 A KR20070050511 A KR 20070050511A KR 1020050107776 A KR1020050107776 A KR 1020050107776A KR 20050107776 A KR20050107776 A KR 20050107776A KR 20070050511 A KR20070050511 A KR 20070050511A
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- forming
- oxide film
- device isolation
- isolation region
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 64
- 238000002955 isolation Methods 0.000 title abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 34
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 17
- 239000001257 hydrogen Substances 0.000 claims abstract description 14
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 14
- 239000001301 oxygen Substances 0.000 claims abstract description 14
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 14
- 238000001020 plasma etching Methods 0.000 claims abstract description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 8
- 238000010438 heat treatment Methods 0.000 claims abstract description 8
- 150000002431 hydrogen Chemical class 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 abstract description 25
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 abstract description 3
- 238000005530 etching Methods 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 239000002019 doping agent Substances 0.000 description 8
- 150000004767 nitrides Chemical class 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000012495 reaction gas Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 230000035876 healing Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000000469 dry deposition Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000004941 influx Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
- H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
- H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Element Separation (AREA)
Abstract
소자 분리 영역을 형성 방법 및 이를 이용한 이미지 소자의 형성 방법에 있어서, 우선, 플라즈마 식각 공정을 통해 반도체 기판에 트렌치를 형성한다. 상기 플라즈마에 의한 상기 트렌치 내측 표면의 손상을 치유하기 위하여 수소 및 산소를 포함하고 상기 수소의 비율이 5 내지 60%인 챔버 분위기 하에서 열처리하여 상기 트렌치의 내측 표면상에 라디칼 산화막을 형성한다. 이어서, 상기 트렌치를 메우도록 상기 기판 상에 소자 분리막을 형성함으로써 소자 분리 영역을 형성한다. 계속해서, 상기 소자 분리 영역으로 형성된 액티브 영역 상에 트랜지스터를 형성하고, 상기 소자 분리 영역과 접하는 액티브 영역 표면 아래에 포토 다이오드를 형성한다. 이때, 상기 플라즈마 식각 공정에 의한 트렌치 내측 표면 손상을 5 내지 60%의 수소 가스를 주입함으로써 상기 트렌치 내측 표면상에 라디칼 산화막을 충분하게 형성함으로써 치유할 수 있다. 따라서, 상기 트렌치 내측의 손상에 의한 이미지 소자의 암신호 생성을 미연에 억제할 수 있다.In the method of forming the device isolation region and the method of forming the image device using the same, first, a trench is formed in the semiconductor substrate through a plasma etching process. In order to cure damage of the inner surface of the trench by the plasma, heat treatment is performed under a chamber atmosphere containing hydrogen and oxygen and the proportion of hydrogen is 5 to 60% to form a radical oxide film on the inner surface of the trench. Subsequently, an isolation region is formed by forming an isolation layer on the substrate to fill the trench. Subsequently, a transistor is formed on the active region formed of the device isolation region, and a photodiode is formed under the surface of the active region in contact with the device isolation region. At this time, the inner surface damage of the trench by the plasma etching process may be cured by injecting 5 to 60% of hydrogen gas to sufficiently form a radical oxide film on the inner surface of the trench. Therefore, the dark signal generation of the image element due to the damage inside the trench can be suppressed in advance.
Description
도 1은 종래의 CMOS 이미지 센서의 액티브 픽셀 영역을 설명하기 위한 개략적인 단면도이다.1 is a schematic cross-sectional view for describing an active pixel area of a conventional CMOS image sensor.
도 2 내지 도 7은 본 발명의 일 실시예에 따른 소자 분리 영역 형성 방법을 설명하기 위한 개략적인 공정 단면도들이다.2 to 7 are schematic process cross-sectional views for describing a method of forming an isolation region according to an embodiment of the present invention.
도 8 내지 도 11은 도 1 내지 도 6에 설명된 소자 분리 영역 형성 방법을 이용하여 이미지 소자를 제조하는 방법을 설명하기 위한 개략적인 공정 단면도들이다.8 through 11 are schematic cross-sectional views illustrating a method of manufacturing an image device by using the method of forming a device isolation region described with reference to FIGS. 1 through 6.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
200 : 반도체 기판 202 : 패드 산화막200
204 : 하드 마스크용 질화막 206 : 하드 마스크204: nitride film for hard mask 206: hard mask
208 : 트렌치 210 : 희생 산화막208: trench 210: sacrificial oxide film
212 : 라디칼 산화막 214 : 소자 분리막212: radical oxide film 214: device isolation film
본 발명은 소자 분리 영역 형성 방법 및 이를 이용한 이미지 소자 형성 방법에 관한 것이다. 보다 상세하게는, 트렌치 기술을 사용하는 소자 분리 영역 형성 방법 및 이를 이용하는 이미지 소자 형성 방법에 관한 것이다.The present invention relates to a device isolation region formation method and an image element formation method using the same. More particularly, the present invention relates to a device isolation region formation method using a trench technique and an image element formation method using the same.
이미지 센서(image sensor)는 광학 영상(optical image)을 전기적 신호로 변환시키는 반도체 모듈로서, 그 영상 신호를 저장 및 전송, 디스플레이 장치로 표시하기 위하여 사용한다. 이미지 센서는 실리콘 반도체를 기반으로 하는 고체 촬상 소자(Charge Coupled Device; CCD, 이하 'CCD'라 나타낸다)와 상보성 금속 산화막 반도체(Complementary Metal Oxide Semiconductor; CMOS, 이하 'CMOS'라 나타낸다)로 크게 두 가지로 분류된다.An image sensor is a semiconductor module that converts an optical image into an electrical signal. The image sensor is used to store, transmit, and display the image signal on a display device. There are two types of image sensors, a silicon semiconductor based solid-state imaging device (Charge Coupled Device (CCD), hereinafter referred to as 'CCD') and a complementary metal oxide semiconductor (CMOS). Classified as
상기 CMOS 이미지 센서는 이미지를 촬상하는 액티브 픽셀 영역 및 상기 액티브 픽셀 영역의 출력 신호를 컨트롤하기 위한 CMOS 로직 영역을 포함한다. 상기 액티브 픽셀 영역은 포토 다이오드 및 MOS 트랜지스터로 구성되고, 상기 CMOS 로직 영역은 다수의 COMS 트랜지스터들로 구성될 수 있다.The CMOS image sensor includes an active pixel area for capturing an image and a CMOS logic area for controlling an output signal of the active pixel area. The active pixel region may include a photo diode and a MOS transistor, and the CMOS logic region may include a plurality of COMS transistors.
도 1은 종래의 CMOS 이미지 센서의 액티브 픽셀 영역을 설명하기 위한 개략적인 단면도이다.1 is a schematic cross-sectional view for describing an active pixel area of a conventional CMOS image sensor.
도 1을 참조하면, 액티브 픽셀 영역은, 포토 다이오드(106) 및 트랜지스터(104)를 포함하는 단위 픽셀과, 상기 단위 픽셀과 인접한 단위 픽셀을 전기적으로 분리하기 위한 소자 분리 영역(102)을 포함한다.Referring to FIG. 1, an active pixel region includes a unit pixel including a
이때, 상기 소자 분리 공정 기술로는 LOCOS(Local Oxidation of Silicon) 기 술 또는 트렌치(Shallow Trench Isolation; STI) 기술 등이 있으며, 최근에는 좁은 면적을 차지하고, 깊이에 의해 절연 마진을 확보할 수 있는 트렌치 기술을 주로 사용한다.At this time, the device isolation process technology includes LOCOS (Local Oxidation of Silicon) technology or trench (Shallow Trench Isolation (STI) technology, etc., and recently occupies a small area, a trench that can secure an insulation margin by depth Use technology primarily.
상기 트렌치 기술을 사용한 소자 분리 영역(102)은, 반도체 기판(100)에 소정의 마스크를 형성하고, 상기 마스크를 식각 마스크로 반도체 기판(100)을 플라즈마를 이용한 전면 이방성 식각 공정에 의해 트렌치를 형성하여, 상기 트렌치 내부에 필드 산화막(도시되지 않음)을 매립함으로써 형성된다.In the
이때, 상기 식각 공정을 수행하는 동안, 실리콘 기판(100)의 표면은 플라즈마 데미지를 입게 되어, 상기 기판(100) 표면에 실리콘 댕글링 본드(Si-dangling bond)와 같은 결함이 발생하게 되고, 상기 결함으로 인하여 전자가 포획될 수 있는 트랩 사이트(trap site)가 도 1의 A 위치에 생성된다.At this time, during the etching process, the surface of the
A 위치의 트랩 사이트에 전자들이 포획되어 있고, 이후 CMOS 이미지 소자를 사용하는데 있어서, 열적으로 여기된 전자들이 포토 다이오드(106)로 유입되는 동안, 상기 트랩 사이트에 포획된 전자가 포토 다이오드(106)로 유입된다. 따라서, 상기 전자의 유입은 특정 조도에서 암신호(dark defect)를 발생시키는 소스로 작용할 수 있다.Electrons are trapped at the trap site at the A position, and then in using a CMOS image element, while the thermally excited electrons are introduced into the
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 트랩 사이트가 제거된 트렌치 표면을 갖는 소자 분리 영역을 형성하는 방법을 제공하는데 있다.One object of the present invention to solve the above problems is to provide a method for forming a device isolation region having a trench surface from which trap sites are removed.
본 발명의 다른 목적은 상기 소자 분리 영역 형성 방법을 이용하는 이미지 소자의 형성 방법을 제공하는데 있다.Another object of the present invention is to provide a method of forming an image device using the device isolation region forming method.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 소자 분리 영역을 형성하는 방법에 있어서, 플라즈마 식각 공정을 통해 기판에 트렌치(trench)를 형성한다. 상기 플라즈마에 의한 상기 트렌치의 내측 표면의 손상을 치유하기 위하여, 수소(H2) 및 산소(O2)를 포함하고, 상기 수소의 비율이 5 내지 60%인 챔버 분위기 하에서 열처리하여, 상기 트렌치 내측 표면상에 라디칼 산화막을 형성한다. 상기 트렌치를 메우도록 상기 기판 상에 소자 절연막을 형성한다.In the method of forming an isolation region according to an embodiment of the present invention for achieving the above object, a trench is formed in a substrate through a plasma etching process. In order to cure damage of the inner surface of the trench by the plasma, hydrogen (H 2 ) and oxygen (O 2 ), and the heat treatment in a chamber atmosphere in which the proportion of hydrogen is 5 to 60%, the inside of the trench A radical oxide film is formed on the surface. A device insulating film is formed on the substrate to fill the trench.
상기 라디칼 산화막을 형성하는 단계는 5 내지 10 Torr 압력 및 800 내지 1000℃ 온도에서 수행될 수 있다. 상기 트렌치를 형성한 후, 상기 트렌치 내측 표면상에 희생 산화막을 형성하고, 상기 희생 산화막 및 트렌치 내측 표면의 일부를 제거할 수 있다.Forming the radical oxide film may be carried out at 5 to 10 Torr pressure and 800 to 1000 ℃ temperature. After forming the trench, a sacrificial oxide film may be formed on the inner surface of the trench, and the sacrificial oxide film and a portion of the trench inner surface may be removed.
상기와 같은 본 발명에 따르면, 상기와 같이 수소 가스를 5 내지 60%로 유입하는 경우 상기 산소 라디칼이 충분히 생성되고, 상기 산소 라디칼은 트렌치 내측에 생성되어 있는 댕글링 본드에 결함됨으로써, 상기 댕글링 본드로 인한 전자 트랩 사이트를 제거할 수 있다.According to the present invention as described above, when the hydrogen gas is introduced at 5 to 60% as described above, the oxygen radicals are sufficiently generated, and the oxygen radicals are deficient in the dangling bonds generated inside the trench, so that the dangling The electronic trap site due to the bond can be eliminated.
상기 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 이미지 소자 형성 방법에 있어서, 플라즈마 식각 공정을 통해 기판에 트렌치를 형성한다. 상기 플라즈마에 의한 상기 트렌치의 내측 표면의 손상을 치유하기 위하여, 5 내지 60%의 수 소(H2) 분위기 하에서 열처리하여, 상기 트렌치 내측 표면상에 라디칼 산화막을 형성한다. 상기 트렌치를 메우도록 상기 기판 상에 소자 절연막을 형성한다. 상기 소자 절연막에 의해 한정된 액티브 영역 상에 트랜지스터(104)를 형성한다. 상기 소자 절연막과 접하도록 상기 액티브 영역 표면 아래에 포토 다이오드를 형성한다.In the image forming method according to another embodiment of the present invention for achieving the above object, a trench is formed in the substrate through a plasma etching process. In order to cure damage of the inner surface of the trench by the plasma, heat treatment is performed under 5 to 60% hydrogen (H 2 ) atmosphere to form a radical oxide film on the inner surface of the trench. A device insulating film is formed on the substrate to fill the trench. The
상기와 같은 본 발명에 따르면, 상기 일 실시예에서 따른 소자 분리 영역 형성 방법을 이미지 센서를 제조하는데 이용하여 소자 분리 영역으로 사용될 트렌치 표면에 형성된 트랩 사이트를 제거할 수 있다. 따라서, 트렌치의 트랩 사이트를 억제함으로써 이미지 센서의 암신호 생성을 미연에 억제할 수 있다.According to the present invention as described above, it is possible to remove the trap site formed in the trench surface to be used as the device isolation region by using the device isolation region formation method according to the embodiment to manufacture an image sensor. Therefore, by suppressing the trap site of the trench, the dark signal generation of the image sensor can be suppressed in advance.
이하, 본 발명의 일 실시예에 따른 소자 분리 영역 형성 방법에 대해 첨부된 도면들을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, a method of forming an isolation region according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 2 내지 도 7은 본 발명의 일 실시예에 따른 소자 분리 영역 형성 방법을 설명하기 위한 개략적인 공정 단면도들이다.2 to 7 are schematic process cross-sectional views for describing a method of forming an isolation region according to an embodiment of the present invention.
도 2를 참조하면, 반도체 기판(200) 상에 패드 산화막(202) 및 하드 마스크용 질화막(204)을 형성한다.Referring to FIG. 2, a
상기 패드 산화막(202)은 열 산화 공정에 의해 형성될 수 있으며, 상기 질화막(204)이 반도체 기판(200)과 직접 접촉할 때 발생하는 스트레스를 감소시키기 위해 형성된다.The
상기 질화막(204)은 실리콘 질화물(SiN)을 포함하며, 저압 화학 기상 증착 (Low Pressure Chemical Vapor Deposition; LPCVD) 공정에 의해 형성될 수 있다.The
이때, 선택적으로 상기 질화막(204) 상에 유기 반사 방지막(Anti-Reflection Layer; ARL, 도시되지 않음)을 더 형성할 수 있다. 상기 유기 반사 방지막은 이후에 수행되는 사진 공정에서 난반사에 의해 포토레지스트 측벽 프로파일이 불량해지는 것을 방지하기 위해 제공된다.In this case, an organic anti-reflection layer (ALL, not shown) may be further formed on the
도 3을 참조하면, 이후 트렌치가 형성될 영역 상에 형성된 질화막(204)을 선택적으로 노출시키는 포토레지스트 패턴(도시되지 않음)을 상기 질화막(204)에 상에 형성한다. 이어서, 상기 포토레지스트 패턴을 식각 마스크로 상기 질화막(204) 및 패드 산화막(202)을 식각하여 하드 마스크 패턴(206)을 형성한다.Referring to FIG. 3, a photoresist pattern (not shown) for selectively exposing the
상기 하드 마스크 패턴(206)을 형성한 후, 상기 포토레지스트 패턴은 에싱(ashing) 공정 및 스트립(strip) 공정에 통해 제거된다.After the
도 4를 참조하면, 상기 하드 마스크 패턴(206)을 식각 마스크 사용하여 노출된 반도체 기판(200)을 플라즈마 식각 공정에 의해 식각함으로써 트렌치(208)를 형성한다. 이때, 상기 유기 반사 방지막은 반도체 기판(200)을 식각하는 동안 제거된다.Referring to FIG. 4, the
보다 상세하게 설명하면, 플라즈마 식각 공정은, 상기 식각 공정이 수행되는 공정 챔버로 식각 가스를 주입하고 상기 공정 챔버로 DC 또는 RF 전원을 인가하여 플라즈마를 형성하고, 상기 플라즈마에 의해 이온화된 식각 가스 입자들이 반도체 기판(200) 표면과 충돌하여 물리적으로 반도체 기판(200)을 식각하는 방법이다.In more detail, in the plasma etching process, an etching gas is injected into a process chamber in which the etching process is performed, DC or RF power is applied to the process chamber to form a plasma, and the etching gas particles ionized by the plasma are formed. These are methods for physically etching the
여기서, 상기 트렌치(208) 내측 표면이 상기 이온화된 입자들의 충돌에 의해 손상된다. 보다 상세하게 설명하면, 반도체 기판(200)은 보통 실리콘으로 이루어지는데, 상기 이온화된 입자들이 상기 실리콘에 충돌하면서, 상기 실리콘의 최외각 전자가 분리되어 불완전한 실리콘 댕글링 본드가 상기 트렌치(208) 내측 표면에 형성된다. 이때, 상기 댕글링 본드 부위는 외부로부터 유입된 전자들이 포획될 수 있는 트랩 사이트(trap site)로 작용할 수 있다.Here, the inner surface of the
도 5를 참조하면, 상기 트렌치(208) 내측 표면에 희생 산화막(210)을 형성한다. 상기 희생 산화막(210)은 O2가스를 이용하는 건식 증착 방법, H2O를 이용하는 습식 증착 방법, O2 및 HCl 가스를 이용하는 클린 증착 방법 및 고온 저압 열처리에 의해 형성되는 방법 등으로 형성될 수 있다.Referring to FIG. 5, a
이어서, 상기 희생 산화막(210)은 스트립 공정에 의해 제거된다. 이때, 상기 희생 산화막(210)이 제거되는 동안 상기 트렌치(208) 내측 표면의 일부가 제거된다. 이로 인해, 상기 트렌치(208) 내측 표면이 보다 매끄럽게 변화된다.Subsequently, the
이때, 상기 희생 산화막(210)의 증착 및 제거 공정은 선택적으로 수행할 수 있다. 즉, 공정을 단순화하기 위하여 생략하는 경우도 있다.In this case, the deposition and removal process of the
도 6을 참조하면, 상기 플라즈마에 의한 상기 트렌치(208) 내측 표면의 손상을 치유하기 위하여, 산소 및 수소를 포함하고, 상기 수소의 비율이 5 내지 60%인 챔버 분위기 하에서 급속 열처리(Rapid Thermal Process; RTP)하여 상기 트렌치(208) 내측 표면상에 라디칼 산화막(212)을 형성한다.Referring to FIG. 6, in order to cure damage of the inner surface of the
보다 상세하게 설명하면, 상기 수소 및 산소를 포함하는 반응 가스를 공정 챔버로 주입하고, 상기 공정 챔버의 압력을 약 5 내지 10Torr로 유지하고, 온도는 약 800 내지 1000℃로 유지한다. 보다 바람직하게는 반응 가스가 약 10% 수소 가스를 포함한다.In more detail, the reaction gas containing hydrogen and oxygen is injected into the process chamber, the pressure in the process chamber is maintained at about 5 to 10 Torr, and the temperature is maintained at about 800 to 1000 ° C. More preferably the reaction gas comprises about 10% hydrogen gas.
이때, 상기 수소 가스의 비율은 상기 반응 가스의 약 5 내지 60%을 차지한다. 상기 수소 가스의 비율이 5% 미만일 경우, 상기 산소 가스에 의해 형성되는 산소 라디칼 양이 상기 트렌치(208) 내측 표면을 치유하기에 매우 부족하다. 반면, 상기 수소 가스의 비율이 60% 이상일 경우, 수소 가스의 비율이 상기 트렌치(208) 내측 표면 치유에 필요한 산소의 비율보다 많아져 표면 치유 자체가 되지 않을 수 있다. 여기서, 적절한 수소 가스의 비율은 반응 가스의 약 10%정도이다. 이에 대한 설명은 이후에 자세하게 하기로 한다.At this time, the proportion of the hydrogen gas accounts for about 5 to 60% of the reaction gas. When the proportion of the hydrogen gas is less than 5%, the amount of oxygen radicals formed by the oxygen gas is very insufficient to cure the inner surface of the
한편, 라디칼 산화막(212)을 형성하는 과정을 보다 상세하게 설명하면, 열처리를 진행하는 동안, 상기 공정 챔버 내에는 산소 및 수소의 반응에 의해 산소 라디칼이 형성된다. 상기 산소 라디칼은 상기 트렌치(208) 내측 표면의 손상된 부위 즉, 실리콘 댕글링 본드와 결합하여, 상기 트렌치(208) 내측 표면상에 얇게 라디칼 산화막(212)이 형성된다.Meanwhile, the process of forming the
따라서, 댕글링 본드를 제거함으로써 전자의 트랩 사이트를 제거한다 .이로써, 이후에 형성되는 반도체 소자의 누설 전류 발생을 미연에 발생할 수 있다.Therefore, the trap site of the electrons is eliminated by removing the dangling bond. As a result, leakage current generation of the semiconductor element to be formed later can occur.
한편, 상기 급속 열처리는 다수의 반도체 기판(200)을 한꺼번에 처리하는 배치 방식(batch type)과, 반도체 기판(200)을 낱장씩 처리하는 방식(single type)을 모두 사용할 수 있다.On the other hand, the rapid heat treatment may use both a batch type (batch type) for processing a plurality of semiconductor substrates at once, and a method (single type) for processing the
이어서, 도시되어 있지는 않지만, 선택적으로 상기 라디칼 산화막(212) 및 하드 마스크 패턴(206)의 표면에 수백 Å의 얇은 두께로 절연막 라이너(liner, 도시되지 않음)를 형성한다. 상기 절연막 라이너는 이후 공정에 의해 상기 트렌치(208) 내에 매립되는 소자 분리막 내부의 스트레스를 감소시키고, 불순물 이온들이 필드 영역 내로 침투하는 것을 방지하기 위해 형성된다.Subsequently, although not shown, an insulating film liner (not shown) is optionally formed on the surfaces of the
상기 절연막 라이너는 특정한 식각 조건 하에서 후에 설명될 소자 분리막과의 식각 선택비가 높은 물질로 형성되어야 하며, 예컨대, 실리콘 질화물(SiN)로 형성될 수 있다.The insulating layer liner should be formed of a material having a high etching selectivity with respect to the device isolation layer, which will be described later, under specific etching conditions. For example, the insulating film liner may be formed of silicon nitride (SiN).
도 7을 참조하면, 상기 트렌치(208)를 매립하도록 USG(Undoped Silicate Glass), O3-TEOS USG(O3-TetraEthylOthoSilicate USG) 또는 고 밀도 플라즈마(High Density Plasma : HDP) 산화막과 같은 갭 매립(gap-fill) 특성이 우수한 산화막을 화학 기상 증착 공정으로 증착하여 소자 분리막(214)을 형성한다.Referring to FIG. 7, a gap buried such as Undoped Silicate Glass (USG), O 3 -TEOS USG (O 3 -TetraEthylOthoSilicate USG), or High Density Plasma (HDP) oxide layer is formed to fill the
바람직하게는, SiH4, O2 및 Ar 가스를 플라즈마 소스로 이용하여 고밀도 플라즈마를 발생시킴으로써 고밀도 플라즈마 산화막을 형성한다.Preferably, a high density plasma oxide film is formed by generating a high density plasma using SiH 4 , O 2 and Ar gases as the plasma source.
이어서, 도시되어 있지는 않지만, 상기 소자 분리막(214)의 표면을 상기 하드 마스크 패턴(206)의 표면이 노출되도록 제거하여 액티브 영역을 정의하는 소자 분리막 패턴(도시되지 않음)을 형성한다.Next, although not shown, the surface of the
이하, 상기 소자 분리 영역 형성 방법을 사용하여 이미지 소자를 제조하는 방법에 대하여 설명하고자 한다.Hereinafter, a method of manufacturing an image device using the device isolation region forming method will be described.
도 8 내지 도 11은 도 1 내지 도 6에 설명된 소자 분리 영역 형성 방법을 이용하여 이미지 소자를 제조하는 방법을 설명하기 위한 개략적인 공정 단면도들이다.8 through 11 are schematic cross-sectional views illustrating a method of manufacturing an image device by using the method of forming a device isolation region described with reference to FIGS. 1 through 6.
도 8을 참조하면, 반도체 기판(300)을 마련한다. 이때, 상기 반도체 기판(300)은 P형 도펀트(dopant)가 도핑된 고농도 P형층(P++)과, P형에피층(P-Epi)이 적층된 구조를 갖는다.Referring to FIG. 8, a
이어서, 상기 반도체 기판(300) 상에 도 1 내지 도 6을 참조로 설명한 것과 동일한 공정을 수행함으로써, 액티브 영역 및 필드 영역을 정의하기 위한 소자 분리 영역(302)을 형성한다.Subsequently, by performing the same process as described with reference to FIGS. 1 to 6 on the
계속해서, 소자 분리막(도시되지 않음)의 표면을 하드 마스크 패턴(도시되지 않음)의 표면이 노출되도록 식각하여 예비 소자 분리막 패턴(도시되지 않음)을 형성하고, 상기 하드 마스크 패턴을 제거한다. 그리고, 상기 예비 소자 분리막 패턴을 상기 반도체 기판(300) 표면과 동일한 높이까지 식각하여 소자 분리막 패턴(302)을 형성한다.Subsequently, the surface of the device isolation layer (not shown) is etched to expose the surface of the hard mask pattern (not shown) to form a preliminary device isolation layer pattern (not shown), and the hard mask pattern is removed. The preliminary isolation pattern may be etched to the same height as the surface of the
도 9를 참조하면, 상기 소자 분리 패턴(302)이 형성된 반도체 기판(300) 상에 게이트 산화막(304) 및 게이트용 도전막(306)을 순차적으로 형성한다.Referring to FIG. 9, a
보다 상세하게 설명하면, 상기 반도체 기판(300) 상에 게이트 산화막(304)을 열 산화 공정에 의해 형성하여, 이어서, 상기 게이트 산화막(304) 상에 게이트 전 극으로 사용될 도전막(306)을 형성한다.In more detail, a
상기 도전막(306)은 폴리실리콘을 포함하는 제1층 및 금속을 포함하는 제2층의 적층 구조로 이루어질 수 있다. 보다 구체적으로, 우선, 확산 공정, 이온 주입 또는 인-시튜 도핑(in-situ doping) 공정과 같은 도핑 공정에 의해 고농도의 불순물로 도핑된 폴리실리콘층(poly silicon)을 형성한다. 이어서, 상기 폴리실리콘층 상에 텅스텐(W), 티타늄(Ti), 텅스텐 실리콘(WSi) 또는 티타늄 질화물(TiN)과 같은 제2층을 형성함으로써, 상기 도전막(306)을 제1층 및 제2층의 적층 구조로 형성할 수 있다.The
한편, 단위 픽셀에는 보통 4개 게이트 전극들을 포함하며, 상기 게이트 전극들은 트랜스퍼 게이트(transfer gate), 리셋 게이트(reset gate), 선택 게이트(selection gate) 및 액세스 게이트(excess gate)이다.On the other hand, a unit pixel usually includes four gate electrodes, and the gate electrodes are a transfer gate, a reset gate, a selection gate, and an access gate.
특히, 상기 트랜스퍼 게이트의 일 측에는 저전압 포토 다이오드가 매립되어 형성된다. 이때, 상기 포토 다이오드의 도핑 프로파일이 전하 운송 효율을 결정하기 되므로 상기 트랜스퍼 게이트 전극의 두께를 충분히 두껍게 하여 저전압 포토 다이오드를 형성하기 위한 고 에너지 N형 도펀트 이온 주입과 P형 도펀트 이온 주입을 트랜스퍼 게이트 전극의 일 측에서 자기 정렬할 수 있도록 한다.In particular, a low voltage photodiode is buried in one side of the transfer gate. At this time, since the doping profile of the photodiode determines the charge transport efficiency, the transfer gate electrode is a high-energy N-type dopant ion implantation and a P-type dopant ion implantation to form a low voltage photodiode with a sufficient thickness of the transfer gate electrode Allow one side of the self to align.
여기서, 상기 트랜스퍼 게이트 전극의 두께를 충분히 두껍게 하지 않으면, 고 에너지 N형 도펀트 이온 주입 시, 상기 N형 도펀트가 상기 트랜스퍼 게이트 전극을 뚫고 들어가 고 에너지 P형 도펀트 이온 주입과 저 에너지 P형 이온 주입을 트랜스퍼 전극의 일 측에서 자기 정렬할 수 없게 되어 전하 운송 효율이 저하된다.Here, if the thickness of the transfer gate electrode is not sufficiently thick, the N-type dopant penetrates the transfer gate electrode during high-energy N-type dopant ion implantation, and high-energy P-type dopant ion implantation and low-energy P-type ion implantation are performed. It is impossible to self-align on one side of the transfer electrode, thereby degrading charge transport efficiency.
도 10을 참조하면, 상기 도전막(306) 상에 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴을 식각 마스크로 상기 도전막(306) 및 게이트 산화막(304)을 식각하여 게이트 전극(308)을 형성한다.Referring to FIG. 10, a photoresist pattern is formed on the
이어서, 도시되어 있지는 않지만 선택적으로 상기 게이트 전극(308) 측벽에 스페이서를 형성할 수 있다.Subsequently, although not shown, a spacer may be formed on sidewalls of the
도 11을 참조하면, 상기 게이트 전극(308)을 이온 주입 마스크 사용하여 N형 및 P형 도펀트를 순차적으로 주입함으로써, 게이트 전극(308) 일 측과 일 소자 분리 영역(302) 사이 노출된 반도체 기판(300) 표면 하부에 포토 다이오드(310)를 형성한다.Referring to FIG. 11, a semiconductor substrate exposed between one side of the
또한, 상기 게이트 전극(308)의 타 측과 다른 소자 분리 영역(302) 사이 노출된 반도체 기판(300) 표면 하부에 N형 도펀트가 주입된 플로팅 확산 영역(312)을 형성한다.In addition, a floating
이로써, 이미지 소자의 단위 픽셀을 구성하는 포토 다이오드(310) 및 트랜지스터를 형성할 수 있다.As a result, the
상기 이미지 소자를 제조하는데 있어서, 소자 분리 영역(302)에서 트렌치(도시되지 않음)를 형성한 후, 상기 트렌치 표면상에 라디칼 산화막을 형성함으로써, 상기 트렌치 표면에 형성된 트랩 사이트들을 제거하였다. 따라서, 열적으로 여기된 전자들이 포토 다이오드(310)로 유입되는 동안, 트랩 사이트에 포획된 전자들의 이동이 억제되어 특정 조도에서 발생하는 이미지 소자의 암신호를 미연에 방지할 수 있다.In fabricating the image device, after forming a trench (not shown) in the
상술한 바와 같이, 본 발명의 일 실시예에 따르면, 소자 분리 영역을 위한 트렌치를 플라즈마 식각으로 형성한 후, 상기 트렌치 내측 표면에 구조적 손상을 치유하기 위하여 5 내지 60%의 수소 주입하여 산소 라디칼을 형성하고, 상기 산소 라디칼과 상기 트렌치 내측 표면의 손상된 부위와 반응한다. 따라서, 전자가 포획될 수 있는 트랩 사이트를 제거하여 누설 전류의 생성을 억제할 수 있다.As described above, according to an embodiment of the present invention, after forming the trench for the device isolation region by plasma etching, 5 to 60% hydrogen is injected into the trench inner surface in order to heal structural damage. And reacts with the damaged regions of the oxygen radicals and the trench inner surface. Therefore, it is possible to suppress the generation of leakage current by eliminating trap sites where electrons can be trapped.
상술한 바와 같이, 본 발명의 다른 실시예에 따르면, 상기 일 실시예에 따른 소자 분리 영역 형성 방법을 이용하여 이미지 소자를 형성하면, 전자의 트랩 사이트가 제거되어 상기 트랩 사이트에 포획된 전자에 의한 이미지 소자의 암신호 발생을 미연에 억제할 수 있다.As described above, according to another embodiment of the present invention, when the image element is formed by using the device isolation region forming method according to the embodiment, the trap site of the electrons is removed, and the electron trapped by the trap site The dark signal generation of the image element can be suppressed in advance.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.While the foregoing has been described with reference to preferred embodiments of the present invention, those skilled in the art will be able to variously modify and change the present invention without departing from the spirit and scope of the invention as set forth in the claims below. It will be appreciated.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050107776A KR20070050511A (en) | 2005-11-11 | 2005-11-11 | Method of forming an device isolation area and method of forming an image device using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050107776A KR20070050511A (en) | 2005-11-11 | 2005-11-11 | Method of forming an device isolation area and method of forming an image device using the same |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20070050511A true KR20070050511A (en) | 2007-05-16 |
Family
ID=38274001
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050107776A KR20070050511A (en) | 2005-11-11 | 2005-11-11 | Method of forming an device isolation area and method of forming an image device using the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20070050511A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8293618B2 (en) | 2008-09-19 | 2012-10-23 | Samsung Electronics Co., Ltd. | Semiconductor device and method of forming the same |
CN115020194A (en) * | 2022-05-30 | 2022-09-06 | 上海华力集成电路制造有限公司 | Deep trench cleaning method |
-
2005
- 2005-11-11 KR KR1020050107776A patent/KR20070050511A/en not_active Application Discontinuation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8293618B2 (en) | 2008-09-19 | 2012-10-23 | Samsung Electronics Co., Ltd. | Semiconductor device and method of forming the same |
CN115020194A (en) * | 2022-05-30 | 2022-09-06 | 上海华力集成电路制造有限公司 | Deep trench cleaning method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4051059B2 (en) | CMOS image sensor and manufacturing method thereof | |
US8268662B2 (en) | Fabricating method of complementary metal-oxide-semiconductor (CMOS) image sensor | |
JP5976500B2 (en) | Method of manufacturing a CMOS image sensor for protecting a photodiode from plasma damage | |
US20080157138A1 (en) | Cmos image sensor and method for fabricating the same | |
JP2005072236A (en) | Semiconductor device and method for manufacturing same | |
TW201409714A (en) | Semiconductor device and methods for forming the same | |
US7005315B2 (en) | Method and fabricating complementary metal-oxide semiconductor image sensor with reduced etch damage | |
US20230246043A1 (en) | Semiconductor device and imaging apparatus | |
US8076207B2 (en) | Gate structure and method of making the same | |
KR20070050511A (en) | Method of forming an device isolation area and method of forming an image device using the same | |
KR100967479B1 (en) | Method for fabricating semiconductor device | |
KR101024825B1 (en) | Image sensor and Manufacturing method of image sensor | |
KR100670537B1 (en) | Image sensor capable of increasing optical sensitivity and method for fabrication thereof | |
JP2007141938A (en) | Solid-state imaging device and its manufacturing method | |
KR20070029369A (en) | Method for fabrication of image sensor for preventing generation of dark current | |
JP4455872B2 (en) | Image sensor and manufacturing method thereof | |
KR100670539B1 (en) | Method for fabrication of cmos image sensor using single crystal silicon growth | |
KR100718782B1 (en) | Method for manufacturing image sensor | |
KR100788379B1 (en) | Manufacturing method of image sensor | |
KR101128689B1 (en) | Image sensor by selective plasma nitrization | |
CN118866921A (en) | CMOS image sensor and process for improving white pixel performance of CMOS image sensor | |
KR20100078045A (en) | Method for manufacturing complementary metal oxide semiconductor image sensor | |
JP2014197566A (en) | Solid state image pickup device manufacturing method | |
JP2009038207A (en) | Solid state imaging apparatus and manufacturing method thereof | |
KR20070064856A (en) | Method for manufacturing image sensor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |