KR20070024137A - 진공 평판 디바이스 - Google Patents

Abstract

본 발명은 진공 용기 내부에서 불필요한 전하 축적을 차단하여 아킹을 방지하고 에미션 효율을 높일 수 있는 진공 평판 디바이스를 제공한다.

본 발명에 따른 진공 평판 디바이스는, 밀봉 부재에 의해 서로 접합되어 진공 용기를 구성하며 진공 용기 내부로 유효 영역과 비유효 영역을 가지는 제1 기판 및 제2 기판, 및 유효 영역뿐만 아니라 비유효 영역에 대응하여 제1 기판과 제2 기판 사이에 배치되어 제1 기판 위로 전하들이 축적하는 것을 차단하는 차단층을 포함한다.

진공용기, 차단층, 집속전극, 절연층, 전극층, 밀봉부재, 전자방출디바이스

Description

진공 평판 디바이스{VACUUM FLAT PANEL DEVICE}

도 1은 본 발명의 실시예에 따른 진공 평판 디바이스의 부분 분해 사시도이다.

도 2는 본 발명의 실시예에 따른 진공 평판 디바이스의 부분 단면도이다.

도 3은 본 발명의 실시예에 따른 진공 평판 디바이스의 평면도이다.

본 발명은 진공 평판 디바이스에 관한 것으로, 보다 상세하게는 진공 용기 내부에서 불필요한 전하 축적을 차단할 수 있는 진공 평판 디바이스에 관한 것이다.

일반적으로 진공 평판 디바이스는 밀봉 부재에 의해 제1 기판과 제2 기판이 서로 접합되어 진공 용기를 구성하며 실질적으로 평탄한 디바이스를 통칭하는 것으로서, 전자 방출 디바이스 및 플라즈마 표시 디바이스 등이 있다.

상기 진공 평판 디바이스 중 전자 방출 디바이스는 전자원으로 열음극(hot cathode)을 이용하는 방식과 냉음극(cold cathode)을 이용하는 방식이 있다.

여기서, 냉음극을 이용하는 방식의 전자 방출 디바이스로는 전계 방출 어레 이(Field Emitter Array; FEA, 이하 FEA라 칭함)형, 표면 전도 에미션(Surface Conduction Emission; SCE)형, 금속-절연체-금속(Metal-Insulator-Metal; MIM)형 및 금속-절연체-반도체(Metal-Insulator-Semiconductor; MIS)형 등이 알려져 있다.

이 가운데 FEA형 전자 방출 디바이스는 일 함수(work function)가 낮거나 종횡비(aspect ratio)가 큰 물질을 전자원으로 사용할 경우 진공 중에서 전계에 의해 쉽게 전자가 방출되는 원리를 이용한 것으로서, 몰리브덴(Mo) 또는 실리콘(Si) 등을 주 재질로 하는 선단이 뽀죡한 팁 구조물이나, 탄소 나노튜브와 흑연 및 다이아몬드상 탄소와 같은 탄소계 물질을 전자 방출부로 형성한 예가 개발되고 있다.

통상의 FEA형 전자 방출 디바이스는 제1 기판과 제2 기판이 밀봉 부재에 의해 접합된 후 내부가 배기된 진공 용기를 구비한다. 이 진공 용기 내부는 실제 발광 또는 표시가 이루어지는 유효 영역과 유효 영역 외곽의 비유효 영역으로 구분되며, 유효 영역의 제1 기판에 전자 방출부와 더불어 이 전자 방출부의 전자 방출을 제어하는 구동 전극들로서 캐소드 전극과 게이트 전극이 배치되고, 제2 기판에 형광층과 더불어 제1 기판 측에서 방출된 전자들이 형광층을 향해 효율적으로 가속되도록 하는 애노드 전극이 형성되어 소정의 발광 또는 표시 작용을 하게 된다.

상기 FEA형 전자 방출 디바이스에서, 게이트 전극과 캐소드 전극은 각각 스트라이프 패턴을 가지면서 절연층을 사이에 두고 서로 절연되어 배치되며 이들의 교차 영역마다 캐소드 전극에 전자 방출부가 배치되는 것이 일반적이다.

그런데, 게이트 전극과 캐소드 전극이 스트라이프 패턴을 가짐에 따라 진공 용기 내부의 유효 영역에서 게이트 전극 또는 캐소드 전극 사이로 절연층의 상부 표면과 측부 표면이 노출된다. 이 경우 전자 방출 디바이스의 작용 시, 상기한 절연층 표면에 전하들이 축적되어 아킹을 유발하므로 애노드 전극에 고전압을 인가하기가 어려워 에미션 효율이 저하되는 문제가 있다. 즉, 에미션 효율을 높이기 위해서는 전자 방출부에서 방출되는 전자량을 증가시켜야 하고 이를 위해서는 애노드 전극에 고전압을 인가시켜야 하는데, 애노드 전극에 인가되는 전압이 높아지게 되면 상기한 절연층 표면에 더 많은 전하들이 축적되기 때문이다.

따라서, 본 발명은 상술한 바와 같은 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 진공 용기 내부에서 불필요한 전하 축적을 차단하여 아킹을 방지하고 에미션 효율을 높일 수 있는 진공 평판 디바이스를 제공하는데 있다.

상기의 목적을 달성하기 위하여 본 발명은, 밀봉 부재에 의해 서로 접합되어 진공 용기를 구성하며 진공 용기 내부로 유효 영역과 비유효 영역을 가지는 제1 기판 및 제2 기판, 및 유효 영역뿐만 아니라 비유효 영역에 대응하여 제1 기판과 제2 기판 사이에 배치되어 제1 기판 위로 전하들이 축적하는 것을 차단하는 차단층을 포함하는 진공 평판 디바이스를 제공한다.

여기서, 차단층은 밀봉 부재에 인접하여 형성될 수 있다.

또한, 상기 진공 평판 디바이스는, 제1 기판 위에 제1 절연층을 사이에 두고 상호 절연 상태를 유지하며 형성되는 제1 전극 및 제2 전극과, 제1 전극 및 제2 전극 중 적어도 하나의 전극에 전기적으로 연결되는 전자 방출부들과, 제2 절연층을 사이에 두고 제1 전극 및 상기 제2 전극 위에 형성되는 집속 전극을 더욱 포함할 수 있으며, 차단층이 집속 전극일 수 있다.

여기서, 집속 전극은 제2 절연층의 상면만을 덮을 수도 있고, 제2 절연층의 상면과 측면을 덮을 수도 있다.

또한, 상기 진공 평판 디바이스는, 제1 기판 위에 제1 절연층을 사이에 두고 상호 절연 상태를 유지하며 형성되는 제1 전극 및 제2 전극과, 제1 전극 및 제2 전극 중 적어도 하나의 전극에 전기적으로 연결되는 전자 방출부들을 더욱 포함할 수 있고, 차단층이 제2 절연층을 사이에 두고 제1 전극 및 상기 제2 전극 위에 형성되는 전극층을 포함할 수 있다.

여기서, 전극층은 금속층으로 이루어질 수 있다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.

도 1, 도 2 및 도 3은 각각 본 발명의 실시예에 따른 진공 평판 디바이스의 부분 분해 사시도, 부분 단면도 및 평면도로서, 본 실시예에서는 진공 평판 디바이스의 일례로 FEA형 전자 방출 디바이스를 나타낸다.

도면을 참조하면, 전자 방출 디바이스(1)는 소정의 간격을 두고 서로 평행하게 대향 배치되는 제1 기판(10)과 제2 기판(20)을 포함한다. 제1 기판(10)과 제2 기판(20)의 가장자리에는 밀봉 부재(400)가 배치되어 두 기판을 접합시켜 제1 기판(10)과 제2 기판(20) 및 밀봉 부재(400)가 진공 용기를 구성한다. 일례로 밀봉 부재(400)는 글래스 프릿으로 이루어질 수 있다. 상기 진공 용기 내부는 실질적인 전자 방출과 이에 따른 가시광 방출이 일어나 실제 발광 또는 표시가 이루어지는 유효 영역(A)과 유효 영역(A)의 외곽을 따라 위치하는 비유효 영역(B)으로 구분된다.

유효 영역(A)의 제1 기판(10)에는 제2 기판(20)을 향해 전자들을 방출하는 전자 방출 유닛(100)이 제공되고, 제2 기판(20)에는 상기 전자들에 의해 가시광을 방출하여 임의의 발광 또는 표시를 행하는 발광 유닛(200)이 제공된다.

이러한 전자 방출 유닛(100)과 발광 유닛(200)의 구성을 좀 더 상세히 살펴보면, 먼저 제1 기판(10) 위에는 전자 방출을 제어하기 위한 제1 전극으로서 캐소드 전극들(110)이 제1 기판(10)의 일 방향(도면의 y축 방향)을 따라 스트라이프 패턴으로 형성되고, 캐소드 전극들(110)을 덮으면서 유효 영역(A)의 제1 기판(10) 위에 제1 절연층(112)이 형성된다. 제1 절연층(112) 위에는 전자 방출을 제어하기 위한 제2 전극으로서 게이트 전극들(114)이 캐소드 전극(110)과 직교하는 방향(도면의 x축 방향)을 따라 스트라이프 패턴으로 형성된다.

캐소드 전극들(110)과 게이트 전극들(114)은 유효 영역(A)에서만 서로 직교하여 배치되며, 각각의 캐소드 전극들(110)과 게이트 전극들(114)의 가장 자리 부분(111, 115)은 단자부로서 밀봉 부재(400) 외측에서 제1 기판(10) 위로 노출되어 외부로부터 구동 신호를 입력받는다.

본 실시예에서 캐소드 전극(110)과 게이트 전극(114)이 교차하는 영역을 화소영역으로 정의하면, 각 화소 영역마다 캐소드 전극(110) 위로 전자 방출부(116)가 형성되고, 제1 절연층(112)과 게이트 전극(114)에는 각 전자 방출부(116)에 대 응하는 개구부(112a, 114a)가 각각 형성되어 제1 기판(10) 상에 전자 방출부(116)를 노출시킨다.

전자 방출부(116)는 진공 중에서 전계가 가해지면 전자를 방출하는 물질들, 가령 탄소계 물질 또는 나노미터 사이즈 물질로 이루어진다. 전자 방출부(116)는 탄소 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 탄소, C₆₀(fullerene), 실리콘 나노와이어 중 어느 하나 또는 이들의 조합 물질로 이루어질 수 있으며, 그 제조법으로는 스크린 인쇄, 직접 성장, 화학기상증착 또는 스퍼터링 등을 적용할 수 있다.

도면에서는 일례로 평면 형상이 원형인 전자 방출부(116)가 캐소드 전극(110)의 길이 방향을 따라 화소 영역 당 3개씩 배열되는 구성을 도시하였으나, 전자 방출부(116)의 평면 형상과 화소 영역 당 개수 및 배열 형태 등은 도시한 예에 한정되지 않고 다양하게 변형 가능하다.

한편, 본 실시예에서는 제1 절연층(112)을 사이에 두고 게이트 전극(114)이 캐소드 전극(112) 위에 위치하는 구조에 대해 설명하였지만, 그 반대의 경우, 즉 캐소드 전극이 게이트 전극 위에 위치하는 구조도 가능하며, 이 경우 전자 방출부(116)는 캐소드 전극의 일 측면과 접촉하면서 제1 절연층(112) 위로 형성될 수 있다.

제1 절연층(112)과 게이트 전극(114)을 덮으면서 유효 영역(A)은 물론 유효 영역(A)부터 비유효 영역(B)까지 연장하여 제1 기판(10) 위로 제2 절연층(118)이 형성되고, 제2 절연층(118)의 전면 위로 하나의 패턴으로 집속 전극(120)이 형성되며, 제2 절연층(118)과 집속 전극(120)에도 전자빔 통과를 위한 개구부(118a, 120a)가 각각 마련된다.

일례로 개구부(118a, 120a)는 집속 전극(120)이 하나의 화소에서 방출되는 전자들을 포괄적으로 집속하도록 전자 방출부(116)의 개수에 관계없이 화소 영역 당 하나가 구비될 수 있다.

집속 전극(120)은 화소에서 방출되는 전자들을 개구부(120a) 내부로 집속하고, 동시에 진공 용기 내부, 특히 유효 영역(A)의 제1 기판(10) 위로 제2 절연층(118)이 노출되는 것을 방지하여 제2 절연층(118) 표면에 전하들이 축적하는 것을 차단하는 차단층으로도 작용한다.

집속 전극(120)은 도면에서와 같이 제2 절연층(118)의 상면만을 덮도록 형성될 수도 있고, 제2 절연층(118)의 상면은 물론 캐소드 전극(111)과 절연되는 범위 내에서 제2 절연층(118)의 측면까지 연장되어 제2 절연층(118)의 측면도 덮도록 형성될 수도 있다.

또한, 제2 절연층(118)과 집속 전극(120)은 도면에서와 같이 밀봉 부재(400)에 인접하여 형성될 수 있다.

또 다른 한편으로, 제2 절연층(118)과 집속 전극(120)은 밀봉 부재(400)가 위치하는 영역까지 연장되어 형성될 수도 있다.

본 실시예에서는 집속 전극(120)을 구비하는 전자 방출 디바이스를 예를 들어 설명하였지만 집속 전극(120)을 구비하지 않는 전자 방출 디바이스에도 적용이 가능하다.

이 경우 전극층으로 이루어지는 별도의 차단층을 절연층을 사이에 두고 게이트 전극(114) 위에 형성할 수 있다. 이때, 차단층은 상기 실시예의 집속 전극(120)과 동일한 형태로 형성할 수 있으며 전극층은 금속층으로 이루어질 수 있다.

그러면, 상기 차단층이 진공 용기 내부, 특히 유효 영역(A)의 제1 기판(10) 위로 제1 절연층(112)이 노출되는 것을 방지하여 제1 절연층(112) 표면에 전하들이 축적하는 것을 차단한다.

다음으로, 제1 기판(10)에 대향하는 제2 기판(20)의 일면에는 형광층(210)과 흑색층(212)이 형성되고, 형광층(210)과 흑색층(212) 위로 알루미늄과 같은 금속막으로 이루어진 애노드 전극(214)이 형성된다. 애노드 전극(214)은 외부로부터 전자빔 가속에 필요한 고전압을 인가 받으며, 형광층(210)에서 방사된 가시광 중 제 1 기판(10)을 향해 방사된 가시광을 제2 기판(20) 측으로 반사시켜 화면의 휘도를 높이는 역할을 한다.

한편, 애노드 전극(214)은 제2 기판(20)을 향한 형광층(210)과 흑색층(212)의 일면에 형성될 수 있으며, 이 경우 형광층(210)에서 방사된 가시광을 투과시킬 수 있도록 애노드 전극이 ITO와 같은 투명 도전층으로 이루어진다.

다른 한편으로는, 제2 기판(20) 상에 투명 재질의 애노드 전극과 반사 효과에 의해 휘도를 높이는 금속 박막이 모두 형성될 수도 있다.

형광층(210)은 제1 기판(10) 상에 정의된 화소 영역에 일대일로 대응하여 배치되거나 화면의 수직 방향(도면의 y축 방향)을 따라 스트라이프 패턴으로 형성될 수 있고, 흑색층(212)은 크롬 또는 크롬 산화물과 같은 불투명 재질로 이루어질 수 있다.

상술한 제1 기판(10)과 제2 기판(20) 사이에는 다수의 스페이서들(300)이 배치되어 두 기판(10, 20) 사이의 간격을 일정하게 유지시킨다. 이때, 스페이서들(300)은 흑색층(212)이 위치하는 비발광 영역에 대응하여 배치된다.

이와 같이 구성되는 전자 방출 디바이스에서는, 일례로 애노드 전극(214)에 수백 내지 수천 볼트의 (＋) 전압을 인가하고, 집속 전극(120)에 수 내지 수십 볼트의 (－) 전압을 인가하며, 캐소드 전극(110)과 게이트 전극(114) 중 어느 하나의 전극에 주사 신호 전압을 인가함과 동시에 다른 하나의 전극에 데이터 신호 전압을 인가하여 구동한다.

그러면, 캐소드 전극(110)과 게이트 전극(114) 사이의 전압차가 임계치 이상인 화소들에서 전자 방출부(116) 주위에 전계가 형성되어 이로부터 전자가 방출되고, 방출된 전자들은 집속 전극(120)을 통과하면서 이로부터 척력을 인가 받아 전자빔 다발의 중심부로 집속된 후 애노드 전극(214)에 인가된 고전압에 이끌려 대응하는 화소의 형광층(212)에 충돌하여 이를 발광시킨다.

이 과정에서 본 실시예의 전자 방출 디바이스는 집속 전극(120)에 의해 진공 용기 내부, 특히 유효 영역(A)의 제1 기판(10) 위로 제2 절연층(118)이 노출되는 것이 차단되기 때문에, 제2 절연층(118)의 표면 위로 전하들이 축적되는 것을 억제할 수 있다.

따라서, 본 실시예의 전자 방출 디바이스는 전하 축적으로 인해 야기되는 아 킹을 방지할 수 있고, 애노드 전극(214)에 고전압을 인가하는 것이 가능하여 에미션 효율을 높일 수 있다.

한편, 상기에서는 진공 평판 디바이스의 일례로 FEA형 전자 방출 디바이스에 대해 설명하였으나, 본 발명은 이러한 FEA형 전자 방출 디바이스에 한정되지 않고 다른 유형의 전자 방출 디바이스와 전자 방출 디바이스 이외의 다른 진공 평판 디바이스에도 적용하여 실시할 수 있다.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.

이와 같이 본 발명에 따른 진공 평판 디바이스는 진공 용기 내부에서 불필요한 전하 축적을 차단하여 아킹을 방지할 수 있고 에미션 효율을 높일 수 있다.

따라서, 본 발명에 따른 진공 평판 디바이스는 발광 또는 표시 특성을 개선할 수 있다.

Claims (7)

1. 밀봉 부재에 의해 서로 접합되어 진공 용기를 구성하며, 상기 진공 용기 내부로 유효 영역과 비유효 영역을 가지는 제1 기판 및 제2 기판; 및

   상기 유효 영역뿐만 아니라 상기 비유효 영역에 대응하여 상기 제1 기판과 상기 제2 기판 사이에 배치되어 상기 제1 기판 위로 전하들이 축적하는 것을 차단하는 차단층을 포함하는 진공 평판 디바이스.
2. 제1 항에 있어서,

   상기 차단층이 상기 밀봉 부재에 인접하여 형성되는 진공 평판 디바이스.
3. 제1 항에 있어서,

   상기 제1 기판 위에 제1 절연층을 사이에 두고 상호 절연 상태를 유지하며 형성되는 제1 전극 및 제2 전극과,

   상기 제1 전극 및 상기 제2 전극 중 적어도 하나의 전극에 전기적으로 연결되는 전자 방출부들과,

   제2 절연층을 사이에 두고 상기 제1 전극 및 상기 제2 전극 위에 형성되는 집속 전극을 더욱 포함하고,

   상기 차단층이 집속 전극인 진공 평판 디바이스.
4. 제3 항에 있어서,

   상기 집속 전극이 상기 제2 절연층의 상면을 덮는 진공 평판 디바이스.
5. 제3 항에 있어서,

   상기 집속 전극이 상기 제2 절연층의 상면과 측면을 덮는 진공 평판 디바이스.
6. 제1 항에 있어서,

   상기 제1 기판 위에 제1 절연층을 사이에 두고 상호 절연 상태를 유지하며 형성되는 제1 전극 및 제2 전극과,

   상기 제1 전극 및 상기 제2 전극 중 적어도 하나의 전극에 전기적으로 연결되는 전자 방출부들을 더욱 포함하고,

   상기 차단층이 제2 절연층을 사이에 두고 상기 제1 전극 및 상기 제2 전극 위에 형성되는 전극층을 포함하는 진공 평판 디바이스.
7. 제6 항에 있어서,

   상기 전극층이 금속층으로 이루어지는 진공 평판 디바이스.

Images