Nothing Special   »   [go: up one dir, main page]

KR20070005398A - Organic tft, method for fabricating the same and flat panel display with otft - Google Patents

Organic tft, method for fabricating the same and flat panel display with otft Download PDF

Info

Publication number
KR20070005398A
KR20070005398A KR1020050060717A KR20050060717A KR20070005398A KR 20070005398 A KR20070005398 A KR 20070005398A KR 1020050060717 A KR1020050060717 A KR 1020050060717A KR 20050060717 A KR20050060717 A KR 20050060717A KR 20070005398 A KR20070005398 A KR 20070005398A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
gate
source
layer
thin film
Prior art date
Application number
KR1020050060717A
Other languages
Korean (ko)
Other versions
KR101117713B1 (en
Inventor
서민철
이헌정
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050060717A priority Critical patent/KR101117713B1/en
Publication of KR20070005398A publication Critical patent/KR20070005398A/en
Application granted granted Critical
Publication of KR101117713B1 publication Critical patent/KR101117713B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/464Lateral top-gate IGFETs comprising only a single gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

An OTFT(organic thin film transistor) is provided to avoid a leakage current caused by accumulation of carriers and prevent the surface of a semiconductor layer from being damaged by patterning the semiconductor layer while using an etch stop layer made of an inorganic insulation layer. A source/drain electrode(121,125) is formed on a substrate(110). A semiconductor layer(135) is correspondingly formed between the source electrode and the drain electrode, coming in contact with the source/drain electrode and including an organic semiconductor layer. An etch stop layer(145) made of an inorganic insulation layer is formed on the semiconductor substrate, including an inorganic insulation layer having higher etch selectivity than that of the organic semiconductor layer. A gate is formed on the substrate. A gate insulation layer is formed between the gate and the source/drain electrode.

Description

유기박막 트랜지스터 및 그의 제조방법과 유기 박막 트랜지스터를 구비한 평판표시장치{Organic TFT, method for fabricating the same and flat panel display with OTFT}Organic thin film transistor, method of manufacturing the same, and flat panel display device having organic thin film transistors {Organic TFT, method for fabricating the same and flat panel display with OTFT}

도 1은 본 발명의 일 실시예에 따른 유기 박막 트랜지스터의 단면도,1 is a cross-sectional view of an organic thin film transistor according to an embodiment of the present invention;

도 2a 내지 도 2d는 일 실시예에 따른 유기 박막 트랜지스터의 단면도,2A to 2D are cross-sectional views of an organic thin film transistor according to an embodiment;

도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 유기 박막 트랜지스터에 있어서, 반도체층의 패턴을 도시한 평면도,3A to 3D are plan views illustrating patterns of semiconductor layers in an organic thin film transistor according to an embodiment of the present invention;

도 4는 본 발명의 다른 실시예에 따른 유기 박막 트랜지스터의 단면도,4 is a cross-sectional view of an organic thin film transistor according to another embodiment of the present invention;

도 5는 본 발명의 일 실시예에 따른 유기박막트랜지스터를 구비한 유기전계 발광표시장치의 단면도,5 is a cross-sectional view of an organic light emitting display device having an organic thin film transistor according to an embodiment of the present invention;

도 6은 본 발명의 다른 실시예에 따른 유기 박막 트랜지스터를 구비한 유기전계 발광표시장치의 단면도,6 is a cross-sectional view of an organic light emitting display device having an organic thin film transistor according to another embodiment of the present invention;

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

100, 200 : 유기박막 트랜지스터 300, 400 : 유기전계 발광표시장치100, 200: organic thin film transistor 300, 400: organic light emitting display device

110, 210, 310, 410 : 기판 130, 245, 335, 445 : 반도체층110, 210, 310, 410: substrate 130, 245, 335, 445: semiconductor layer

155, 220, 355, 420 : 게이트 145, 255, 350, 455 : 절연막155, 220, 355, 420: gates 145, 255, 350, 455: insulating film

121, 125, 231, 235, 321, 325, 421, 425 : 소오스/드레인 전극121, 125, 231, 235, 321, 325, 421, 425: source / drain electrodes

460 : 패시베이션막 360, 470 : 하부전극460: passivation film 360, 470: lower electrode

150, 225, 340, 450 : 게이트 절연막150, 225, 340, 450: gate insulating film

370, 490 : 유기막층 380, 495 : 캐소드전극370 and 490 organic layer 380 and 495 cathode electrode

본 발명은 평판표시장치용 박막 트랜지스터에 관한 것으로서, 보다 구체적으로는 유기 반도체층의 표면 손상을 방지할 수 있는 유기 박막 트랜지스터 및 그의 제조방법과 유기박막 트랜지스터를 구비한 평판표시장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor for a flat panel display device, and more particularly, to an organic thin film transistor capable of preventing surface damage of an organic semiconductor layer, a manufacturing method thereof, and a flat panel display device having an organic thin film transistor.

유기 박막 트랜지스터는 차세대 디스플레이장치의 구동소자로서 활발한 연구가 진행되고 있다. 유기 박막 트랜지스터(OTFT, organic thin film transistor)는 반도체층으로 실리콘막 대신에 유기막을 사용하는 것으로서, 유기막의 재료에 따라 올리고티오펜(oligothiophene), 펜타센(pentacene) 등과 같은 저분자 유기물 박막 트랜지스터와 폴리티오펜(polythiophene) 계열 등과 같은 고분자 유기물 박막 트랜지스터로 분류된다. Organic thin film transistors are being actively researched as driving elements of next generation display devices. Organic thin film transistors (OTFTs) use organic films instead of silicon films as semiconductor layers. Depending on the material of the organic film, low molecular weight organic thin film transistors such as oligothiophene, pentacene, and the like may be used. It is classified into a polymer organic thin film transistor such as thiophene (polythiophene) series.

이러한 유기 박막 트랜지스터를 스위칭 소자로 사용하는 유기 전계 발광표시장치는 적어도 2개의 유기박막 트랜지스터, 예를 들어 하나의 스위칭 유기 박막 트랜지스터 및 하나의 구동 유기 박막 트랜지스터와 하나의 캐패시터 그리고 상, 하부전극사이에 유기막층이 개재된 유기전계 발광소자를 구비한다.The organic light emitting display device using the organic thin film transistor as a switching element includes at least two organic thin film transistors, for example, one switching organic thin film transistor, one driving organic thin film transistor, one capacitor, and an upper and lower electrodes. An organic light emitting diode having an organic layer interposed therebetween is provided.

통상적으로, 플렉서블 유기전계 발광표시장치는 기판으로 플렉서블 기판을 사용하고, 상기 플렉서블 기판은 플라스틱 기판을 포함한다. 플라스틱 기판은 열안정성이 매우 취약하여 저온공정을 이용하여 유기 전계 발광표시장치를 제조하는 것이 요구되고 있다.In general, a flexible organic light emitting display device uses a flexible substrate as a substrate, and the flexible substrate includes a plastic substrate. Since plastic substrates have very poor thermal stability, it is required to manufacture organic light emitting display devices using low temperature processes.

이에 따라 반도체층으로 유기막을 사용하는 유기 박막 트랜지스터는 저온공정이 가능하므로, 플렉서블 유기전계 발광표시장치의 스위칭소자로서 각광을 받고 있다.Accordingly, an organic thin film transistor using an organic film as a semiconductor layer is capable of a low temperature process, and thus has been in the spotlight as a switching element of a flexible organic light emitting display device.

국내특허 공개공보 2004-0028010호에는 박막증착시간을 단축시킬 수 있으며, 정공이동도를 향상시킬 수 있는 펜타센 박막 트랜지스터를 개시하였다. 국내특허공보 2004-0084427호에는 트랜지스터의 전기적 성능을 향상시킬 수 있는 유기 박막 트랜지스터의 소자구조 및 그 제조방법에 관한 것이다. 또한, 일본특허 공개공보 2003-92410호에는 채널영역이 라디칼(radical)을 갖는 유기화합물로 구성되어, 캐리어 이동도와 온/오프전류비를 향상시킬 수 있는 박막 트랜지스터를 개시하였다.Korean Patent Laid-Open Publication No. 2004-0028010 discloses a pentacene thin film transistor that can shorten thin film deposition time and improve hole mobility. Korean Patent Publication No. 2004-0084427 relates to a device structure of an organic thin film transistor capable of improving the electrical performance of the transistor and a method of manufacturing the same. In addition, Japanese Patent Laid-Open No. 2003-92410 discloses a thin film transistor in which a channel region is composed of an organic compound having a radical, thereby improving carrier mobility and on / off current ratio.

종래의 유기 박막 트랜지스터는 반도체층으로서 유기반도체층이 패터닝되지 않고 기판상에 전면적으로 형성되는데, 이로 인하여 유기박막층과의 사이에 캐리어, 예를 들어 정공이 축적되어 원하지 않는 누설전류가 흐르는 문제점이 있었다.Conventional organic thin film transistors are formed on the entire surface of the organic semiconductor layer as a semiconductor layer without being patterned, thereby causing carriers, for example, holes to accumulate between the organic thin film layers, causing unwanted leakage current to flow. .

이를 해결하기 위하여 반도체층을 레이저 어블레이션법으로 패터닝하는 경우에는, 패터닝된 반도체층의 에지부분에서 레이저에 의한 열변성이나 리캐스팅되는(recasting) 문제점이 있었다.In order to solve this problem, when the semiconductor layer is patterned by the laser ablation method, there is a problem of thermal denaturation or recasting by the laser at the edge portion of the patterned semiconductor layer.

본 발명은 상기한 바와 같은 종래기술의 문제점을 해결하기 위한 것으로서, 유기반도체층의 표면손상없이 유기 반도체층을 패터닝할 수 있는 유기 박막 트랜지스터 및 그의 제조방법과 유기 박막 트랜지스터를 구비한 유기전계 발광표시장치를 제공하는 데 그 목적이 있다.The present invention is to solve the problems of the prior art as described above, and an organic thin film transistor capable of patterning an organic semiconductor layer without damaging the surface of the organic semiconductor layer, a method for manufacturing the same and an organic light emitting display having an organic thin film transistor The object is to provide a device.

상기 목적을 달성하기 위하여, 본 발명은 기판과; 기판상에 형성된 소오스/드레인 전극과; 상기 소오스/드레인 전극과 콘택되고, 상기 소오스/드레인 전극과 이들사이에 대응하여 형성된 반도체층과; 상기 반도체층상에 형성되고, 무기절연막으로 된 식각정지막과; 기판상에 형성된 게이트와; 상기 게이트와 소오스/드레인 전극사이에 형성된 게이트 절연막을 포함하는 박막 트랜지스터를 제공하는 것을 특징으로 한다.In order to achieve the above object, the present invention is a substrate; Source / drain electrodes formed on the substrate; A semiconductor layer in contact with the source / drain electrode and formed to correspond to the source / drain electrode; An etch stop film formed on the semiconductor layer and made of an inorganic insulating film; A gate formed on the substrate; A thin film transistor including a gate insulating film formed between the gate and a source / drain electrode is provided.

상기 반도체층은 유기반도체층을 포함하고, 상기 식각정지막은 상기 유기반도체층보다 식각선택비가 큰 무기절연막으로서, 질화막 또는 산화막을 포함한다.The semiconductor layer includes an organic semiconductor layer, and the etch stop layer is an inorganic insulating film having an etching selectivity greater than that of the organic semiconductor layer, and includes a nitride film or an oxide film.

또한, 본 발명은 게이트, 소오스/드레인 전극 및 반도체층을 구비하는 박막 트랜지스터를 제조하는 방법에 있어서, 기판상에 유기반도체물질을 형성하는 단계와; 상기 유기반도체물질상에 무기 절연막을 형성하는 단계와; 상기 무기 절연막상에 감광막을 형성하는 단계와; 상기 감광막을 이용하여 무기 절연막을 패터닝하는 단계와; 상기 무기 절연막을 식각정지막으로 이용하여 유기반도체물질을 건식식각하여 반도체층을 형성하는 단계를 포함하는 박막 트랜지스터의 제조방법을 제공하는 것을 특징으로 한다.The present invention also provides a method of manufacturing a thin film transistor having a gate, a source / drain electrode, and a semiconductor layer, the method comprising: forming an organic semiconductor material on a substrate; Forming an inorganic insulating film on the organic semiconductor material; Forming a photoresist film on the inorganic insulating film; Patterning an inorganic insulating film using the photosensitive film; And forming a semiconductor layer by dry etching an organic semiconductor material by using the inorganic insulating film as an etch stop layer.

상기 반도체층을 형성하기 전에 게이트, 게이트절연막 및 소오스/드레인 전 극을 형성하거나 또는 소오스/드레인 전극을 형성한 다음 반도체층을 패터닝하고, 이어서 게이트 절연막과 게이트를 형성한다. Prior to forming the semiconductor layer, a gate, a gate insulating film and a source / drain electrode are formed, or a source / drain electrode is formed, and then the semiconductor layer is patterned, and then a gate insulating film and a gate are formed.

상기 무기 절연막을 이용하여 반도체층을 형성하는 단계전에 상기 감광막을 제거하는 공정을 더 포함한다.And removing the photosensitive film before forming the semiconductor layer using the inorganic insulating film.

또한, 본 발명은 기판상에 형성되고, 게이트, 소오스/드레인 전극 및 상기 소오스/드레인 전극과 이들사이에 대응하여 형성된 반도체층을 포함하는 박막 트랜지스터와; 상기 박막 트랜지스터와 연결된 화소전극을 구비하는 표시소자와; 상기 소오스/드레인 전극과 게이트사이에 형성되고, 상기 화소전극을 한정하는 개구부를 구비하는 게이트 절연막과; 상기 유기 반도체층상에 형성되고, 무기절연막으로 된 식각정지막을 포함하는 평판표시장치를 제공하는 것을 특징으로 한다.The present invention also provides a thin film transistor comprising: a thin film transistor formed on a substrate, the thin film transistor including a gate, a source / drain electrode, and a semiconductor layer formed corresponding to the source / drain electrode; A display device having a pixel electrode connected to the thin film transistor; A gate insulating film formed between the source / drain electrode and the gate and having an opening defining the pixel electrode; A flat panel display device formed on the organic semiconductor layer and including an etch stop film made of an inorganic insulating film is provided.

상기 화소전극은 상기 소오스/드레인 전극중 드레인전극으로부터 연장형성되며, 상기 소오스전극과 드레인 전극은 서로 다른 물질로 이루어진다. 상기 소오스전극은 상기 반도체층보다 일함수가 높은 물질로서, Au, Pd 및 Pt로부터 선택되는 금속물질을 포함하고, 상기 드레인 전극은 투명도전극물질로서, ITO, IZO, ZnO 및 In2O3로부터 선택되는 투명도전막을 포함한다.The pixel electrode extends from a drain electrode of the source / drain electrodes, and the source electrode and the drain electrode are made of different materials. The source electrode is a material having a higher work function than the semiconductor layer, and includes a metal material selected from Au, Pd, and Pt, and the drain electrode is a transparent electrode material, and is selected from ITO, IZO, ZnO, and In2O3. Contains the membrane.

본 발명의 평판표시장치는 서로 교차하도록 배열되는 게이트라인 및 데이터라인과, 상기 게이트라인 및 데이터라인에 의해 한정되는 화소영역을 더 포함하며, 각 화소영역에는 상기 박막 트랜지스터와 표시소자가 각각 배열되며, 상기 반도체층과 식각정지막은 소오스/드레인 전극과 이들사이에 대응하는 박스형태, 게이트라인 또는 데이터라인을 따라 연장되는 라인형태 및 게이트라인과 데이터라인을 따라 연장되는 메쉬형태의 패턴중 하나의 패턴을 구비한다.The flat panel display device of the present invention further includes a gate line and a data line arranged to cross each other, and a pixel area defined by the gate line and the data line, wherein the thin film transistor and the display element are arranged in each pixel area. The semiconductor layer and the etch stop layer may include one of a source / drain electrode and a pattern of a box, a line extending along a gate line or a data line, and a mesh pattern extending along the gate and data lines. It is provided.

이하 본 발명의 실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다.Hereinafter, an embodiment of the present invention will be described with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 유기 박막 트랜지스터의 단면도를 도시한 것이다. 도 1에 도시된 유기 박막 트랜지스터(100)는 탑게이트구조를 갖는다.1 is a cross-sectional view of an organic thin film transistor according to an exemplary embodiment of the present invention. The organic thin film transistor 100 shown in FIG. 1 has a top gate structure.

도 1을 참조하면, 기판(110)상에 소오스/드레인 전극(121), (125)이 형성된다. 상기 소오스/드레인 전극(121), (125)과 콘택되도록 기판(110)상에 반도체층(135)이 형성된다. 상기 반도체층(135)은 상기 소오스/드레인 전극(121), (125)과 콘택되도록 형성되며, 상기 반도체층(135)상에 식각정지막(145)이 형성된다. 기판상에 게이트 절연막(150)이 형성되고, 상기 게이트 절연막(150)상에 게이트(155)가 형성된다.Referring to FIG. 1, source / drain electrodes 121 and 125 are formed on a substrate 110. The semiconductor layer 135 is formed on the substrate 110 to be in contact with the source / drain electrodes 121 and 125. The semiconductor layer 135 is formed to contact the source / drain electrodes 121 and 125, and an etch stop layer 145 is formed on the semiconductor layer 135. A gate insulating layer 150 is formed on the substrate, and a gate 155 is formed on the gate insulating layer 150.

상기 기판(110)은 글라스기판, 플라스틱기판 및 금속기판으로부터 선택된다. 금속기판으로는 바람직하게 SUS(steel use stainless)를 사용한다. 플라스틱 기판으로는 바람직하게 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propinonate: CAP)로 이루어진 그룹으로부터 선택되는 플라스틱 필름을 포함한다. The substrate 110 is selected from a glass substrate, a plastic substrate and a metal substrate. As the metal substrate, SUS (steel use stainless) is preferably used. The plastic substrate is preferably polyethersulphone (PES), polyacrylate (PAR, polyacrylate), polyetherimide (PEI, polyetherimide), polyethylene naphthalate (PEN, polyethyelenen napthalate), polyethylene terephthalate (PET, polyethyeleneterepthalate, polyphenylene sulfide (PPS), polyallylate, polyimide, polycarbonate (PC), cellulose tri acetate (TAC), cellulose acetate propinonate: Plastic film selected from the group consisting of CAPs.

상기 반도체층(135)은 유기반도체층을 포함하며, 상기 반도체층(135)은 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌 테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭 디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페릴렌비닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복실산 디안하이드라이드 및 그 유도체, 나프탈렌 테트라카르복시산 디이미드 및 이들의 유도체, 나프탈렌 테트라카르복시산 디안하이드라이드 및 이들의 유도체로부터 선택되는 적어도 하나의 유기막을 포함한다.The semiconductor layer 135 may include an organic semiconductor layer, and the semiconductor layer 135 may include pentacene, tetracene, anthracene, naphthalene, alpha-6-thiophene, Perylene and its derivatives, rubrene and its derivatives, coronene and its derivatives, perylene tetracarboxylic diimide and its derivatives, perylene tetracarboxylic Perylene tetracarboxylic dianhydride and its derivatives, polythiophene and its derivatives, polyparaperylenevinylene and its derivatives, polyfluorene and its derivatives, polythiophenvinylene and its derivatives, polyparaphenylene and Derivatives thereof, polythiophene-heterocyclic aromatic copolymers and derivatives thereof, oligoacenes and derivatives thereof of naphthalene, oligothiophenes and derivatives thereof of alpha-5-thiophene, phthales with or without metals Cyanine and derivatives thereof, pyromellitic dianhydrides and derivatives thereof, pyromellitic diimides and derivatives thereof, perylenetetracarboxylic acid dianhydrides and derivatives thereof, naphthalene tetracarboxylic acid diimide and derivatives thereof And at least one organic film selected from naphthalene tetracarboxylic acid dianhydride and derivatives thereof.

상기 게이트 절연막(150)은 유기절연막 또는 무기절연막을 포함하거나 또는 유-무기 하이브리드막을 포함하며, 단일막 또는 다층막으로 구성된다. 상기 게이트 절연막(150)은 SiO2, SiNx, Al2O3, Ta2O5, BST, PZT로 이루어진 그룹으로부터 선택되는 하나이상의 무기절연막을 포함한다. The gate insulating layer 150 may include an organic insulating layer or an inorganic insulating layer, or may include an organic-inorganic hybrid layer, and may include a single layer or a multilayer. The gate insulating layer 150 includes at least one inorganic insulating layer selected from the group consisting of SiO 2, SiN x, Al 2 O 3, Ta 2 O 5, BST, and PZT.

또한, 상기 게이트 절연막(150)은 PS(polystyrene), 페놀계 고분자, 아크릴 계 고분자, 폴리이미드(polyimide)와 같은 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계 고분자, p-자일리렌계 고분자, 비닐알콜계 고분자, 파릴렌(parylene)을 포함하는 그룹으로부터 선택되는 하나이상의 유기절연막을 포함한다.In addition, the gate insulating layer 150 may be a polyimide (PS), a phenolic polymer, an acrylic polymer, an imide polymer such as polyimide, an arylether polymer, an amide polymer, a fluorine polymer, or a p-xylene polymer. And at least one organic insulating film selected from the group consisting of vinyl alcohol-based polymers and parylene.

상기 식각정지막(145)은 상기 반도체층(135)과 동일한 패턴을 갖으며, 반도체층(135)을 구성하는 유기반도체물질과는 식각선택비가 우수한 물질, 예를 들어 산화막 또는 질화막과 같은 무기 절연막을 포함한다.The etch stop layer 145 has the same pattern as the semiconductor layer 135 and has an excellent etching selectivity with respect to the organic semiconductor material constituting the semiconductor layer 135, for example, an inorganic insulating layer such as an oxide film or a nitride film. It includes.

도 3a 내지 도 3d는 일 실시예에 따른 유기 박막 트랜지스터에 있어서, 식각정지막(145)의 패턴의 일예를 나타내는 평면도를 도시한 것이다. 3A to 3D are plan views illustrating examples of patterns of the etch stop layer 145 in the organic thin film transistor according to an exemplary embodiment.

도 3a 내지 도 3d는 유기전계 발광표시장치의 하나의 화소를 구성하는 박막 트랜지스터중 게이트라인(101) 및 데이터라인(103)에 연결되는 박막 트랜지스터에 한정하여 도시한 것이다. 본 발명의 실시예는 화소의 박막 트랜지스터에 적용되는 것으로 예시하였으나, 이에 반드시 한정되는 것이 아니라 유기전계 발광표시장치에 사용되는 박막 트랜지스터에는 모두 적용가능하다.3A to 3D illustrate only thin film transistors connected to the gate line 101 and the data line 103 of the thin film transistors constituting one pixel of the organic light emitting display device. Although the exemplary embodiment of the present invention is illustrated as being applied to a thin film transistor of a pixel, the present invention is not necessarily limited thereto.

도 3a를 참조하면, 상기 반도체층(135)은 게이트라인(101), 데이터라인(103) 및 전원공급라인(도면상에는 도시되지 않음)에 의해 한정되는 화소영역(105)마다 개별적으로 배열되며, 소오스/드레인 전극(121), (125) 및 이들 사이에 적어도 대응하는 박스형태의 패턴을 갖는다. Referring to FIG. 3A, the semiconductor layer 135 is individually arranged for each pixel region 105 defined by a gate line 101, a data line 103, and a power supply line (not shown). Source / drain electrodes 121 and 125 and at least corresponding box-shaped patterns therebetween.

다른 예로서, 상기 반도체층(135)은 게이트라인(101) 및/또는 데이터라인(105)에 중첩되어 박스형태의 패턴을 갖거나 또는 화소영역(105)을 벗어나 이웃하 는 화소영역(105a)에 걸쳐 박스형태의 패턴을 가질 수 있다.As another example, the semiconductor layer 135 overlaps the gate line 101 and / or the data line 105 to have a box-shaped pattern or to be adjacent to the pixel region 105a beyond the pixel region 105. It may have a box-shaped pattern over.

도 3b를 참조하면, 상기 반도체층(135)은 게이트라인(101)과 데이터라인(103)에 의해 한정되는 다수의 화소영역중 열방향으로 배열되는 화소영역에 대응하여 연장되는 라인형태를 갖는다. 이때, 상기 반도체층(135)은 다수의 화소영역중 이웃하는 열에 배열되는 화소영역(105a)에 배열되는 박막 트랜지스터와는 오버랩되지 않도록 형성된다. Referring to FIG. 3B, the semiconductor layer 135 has a line shape extending in correspondence with the pixel regions arranged in the column direction among the plurality of pixel regions defined by the gate line 101 and the data line 103. In this case, the semiconductor layer 135 is formed so as not to overlap with the thin film transistor arranged in the pixel region 105a arranged in a neighboring column among the plurality of pixel regions.

다른 예로서, 상기 반도체층(135)은 게이트라인(101)에 중첩되어 라인형태로 형성되거나 또는 화소영역(105)을 벗어나 이웃하는 화소영역(105a)에 걸쳐 게이트 라인(101)을 따라 연장 형성되는 라인패턴을 갖는다. As another example, the semiconductor layer 135 may be formed in the form of a line overlapping the gate line 101 or may extend along the gate line 101 over the neighboring pixel region 105a beyond the pixel region 105. It has a line pattern.

도 3c를 참조하면, 상기 반도체층(135)은 게이트라인(101)과 데이터라인(103)에 의해 한정되는 다수의 화소영역중 행방향으로 배열되는 화소영역에 대응하여 연장되는 라인형태를 갖는다. 이때, 상기 반도체층(135)은 다수의 화소영역중 이웃하는 행에 배열되는 화소영역(105a)에 배열되는 박막 트랜지스터와는 오버랩되지 않도록 형성된다. Referring to FIG. 3C, the semiconductor layer 135 has a line shape extending in correspondence with the pixel areas arranged in the row direction among the plurality of pixel areas defined by the gate line 101 and the data line 103. In this case, the semiconductor layer 135 is formed so as not to overlap with the thin film transistor arranged in the pixel region 105a arranged in a neighboring row among the plurality of pixel regions.

다른 예로서, 상기 반도체층(135)은 화소영역(105)을 벗어나 데이터라인(103)과 중첩되도록 형성되거나 또는 이웃하는 화소영역(105a)에 걸쳐 데이타라인(103)을 따라 연장 형성되는 라인패턴을 갖는다. As another example, the semiconductor layer 135 may be formed to overlap the data line 103 beyond the pixel region 105 or to extend along the data line 103 over the neighboring pixel region 105a. Has

도 3d를 참조하면, 상기 반도체층(135)은 게이트라인(101)과 데이터라인(103)에 의해 한정되는 다수의 화소영역중 열 및 행방향으로 배열되는 화소영역(105a)에 대응하여 연장되는 메쉬형태를 갖는다. 이때, 상기 반도체층(135)은 다수 의 화소영역에 대응하는 부분에 데이터라인 및 게이트라인을 따라 형성된다. Referring to FIG. 3D, the semiconductor layer 135 extends corresponding to the pixel region 105a arranged in the column and row directions among the plurality of pixel regions defined by the gate line 101 and the data line 103. It has a mesh shape. In this case, the semiconductor layer 135 is formed along the data line and the gate line at portions corresponding to the plurality of pixel regions.

다른 예로서, 상기 반도체층(135)은 화소영역(105)을 벗어나 게이트라인(101) 및/또는 데이터라인(103)과 중첩되도록 형성되거나 또는 이웃하는 화소영역(105a)에 걸쳐 게이트라인(101)과 데이타라인(103)을 따라 연장 형성되는 메쉬형태의 패턴을 갖는다. As another example, the semiconductor layer 135 may be formed to overlap the gate line 101 and / or the data line 103 beyond the pixel region 105 or may extend over the neighboring pixel region 105a. ) And a mesh pattern extending along the data line 103.

본 발명의 실시예에서, 하나의 화소영역에 다수의 박막 트랜지스터가 배열되는 경우에는, 상기 반도체층(135)은 다수의 박막 트랜지스터에 각각 대응하는 패턴을 갖거나 또는 다수의 박막 트랜지스터에 대응하는 패턴을 가질 수 있다. In an exemplary embodiment of the present invention, when a plurality of thin film transistors are arranged in one pixel area, the semiconductor layer 135 has a pattern corresponding to each of the plurality of thin film transistors or a pattern corresponding to the plurality of thin film transistors. Can have

도 2a 내지 도 2d는 본 발명의 실시예에 따른 탑 게이트구조를 갖는 유기 박막 트랜지스터의 제조방법을 설명하기 위한 공정단면도를 도시한 것이다.2A through 2D are cross-sectional views illustrating a method of manufacturing an organic thin film transistor having a top gate structure according to an exemplary embodiment of the present invention.

도 2a를 참조하면, 기판(110)상에 소오스/드레인 전극(121), (125)을 형성하고, 기판전면에 유기 반도체물질(130)을 형성한다. 상기 유기반도체물질(130)상에 절연막(140)을 형성하고, 절연막(140)상에 마스크물질로서 감광막(160)을 형성한다. Referring to FIG. 2A, source / drain electrodes 121 and 125 are formed on the substrate 110, and an organic semiconductor material 130 is formed on the entire surface of the substrate. An insulating layer 140 is formed on the organic semiconductor material 130, and a photosensitive layer 160 is formed on the insulating layer 140 as a mask material.

상기 기판(110)은 글라스기판, 플라스틱기판 또는 금속기판 등을 포함한다.상기 절연막(140)은 후속의 유기반도체물질(130)을 패터닝할 때, 채널층에 대응하는 유기반도체물질(130)이 식각되는 것을 방지하는 식각정지막으로 작용한다. 상기 절연막(140)은 유기반도체물질(130)에 대해 우수한 식각선택비를 갖는 물질로서, 식각산화막 또는 질화막과 같은 무기절연막을 포함한다. The substrate 110 may include a glass substrate, a plastic substrate, a metal substrate, or the like. The insulating layer 140 may be formed by forming an organic semiconductor material 130 corresponding to a channel layer when patterning the organic semiconductor material 130. It acts as an etch stop layer to prevent etching. The insulating layer 140 is a material having an excellent etching selectivity with respect to the organic semiconductor material 130 and includes an inorganic insulating layer such as an etching oxide film or a nitride film.

도 2b를 참조하면, 상기 감광막(160)을 노광하고 현상하여 반도체층이 형성 될 부분에만 남겨둔다. 상기 감광막(160)을 마스크로 하여 상기 절연막(140)을 건식식각한다. 상기 패터닝된 절연막(145)은 식각정지막으로 작용한다. 이때, 식각정지막(145)은 도 3a 내지 도 3d에 도시된 반도체층(135)과 동일한 패턴을 갖는다.Referring to FIG. 2B, the photosensitive film 160 is exposed and developed to leave only the portion where the semiconductor layer is to be formed. The insulating layer 140 is dry-etched using the photosensitive layer 160 as a mask. The patterned insulating layer 145 serves as an etch stop layer. In this case, the etch stop layer 145 has the same pattern as the semiconductor layer 135 illustrated in FIGS. 3A to 3D.

도 2c를 참조하면, 상기 감광막(160)과 식각정지막(145)을 이용하여 유기반도체물질(130)을 건식식각하여 유기 반도체층(135)을 패터닝한다. 다른 예로서, 상기 감광막(160)을 제거한 다음 상기 식각정지막(145)을 이용하여 유기반도체물질(130)을 건식식각하여 유기반도체층(135)을 형성할 수도 있다. 이로써, 반도체층(135)은 도 3a 내지 도 3d에 도시된 바와같은 다양한 형태의 패턴을 갖도록 패터닝된다.Referring to FIG. 2C, the organic semiconductor material 130 is dry-etched using the photoresist layer 160 and the etch stop layer 145 to pattern the organic semiconductor layer 135. As another example, the organic semiconductor layer 130 may be formed by removing the photoresist layer 160 and then dry etching the organic semiconductor material 130 using the etch stop layer 145. As a result, the semiconductor layer 135 is patterned to have various types of patterns as shown in FIGS. 3A to 3D.

도 2d를 참조하면, 기판상에 게이트 절연막(150)을 형성하고, 게이트 절연막(150)상에 게이트(155)를 형성하여 도 1에 도시된 바와같은 탑게이트 구조를 갖는 유기박막 트랜지스터(100)를 제조한다. Referring to FIG. 2D, an organic thin film transistor 100 having a top gate structure as shown in FIG. 1 by forming a gate insulating layer 150 on a substrate and a gate 155 on the gate insulating layer 150 is illustrated. To prepare.

도 4는 본 발명의 다른 실시예에 따른 유기박막 트랜지스터의 단면도를 도시한 것이다. 다른 실시예에 따른 유기박막 트랜지스터(200)는 바텀게이트구조를 갖는다.4 illustrates a cross-sectional view of an organic thin film transistor according to another exemplary embodiment of the present invention. The organic thin film transistor 200 according to another embodiment has a bottom gate structure.

도 4를 참조하면, 기판(210)상에 게이트(220)가 형성되고, 게이트(225)상에 게이트 절연막(225)이 형성된다. 상기 게이트 절연막(225)상에 소오스/드레인 전극(231), (235)이 형성되고, 상기 소오스/드레인 전극(231), (235)과 콘택되는 반도체층(245)이 형성된다. 상기 반도체층(245)상에 식각정지막(255)이 형성된다.Referring to FIG. 4, a gate 220 is formed on a substrate 210, and a gate insulating film 225 is formed on the gate 225. Source / drain electrodes 231 and 235 are formed on the gate insulating layer 225, and a semiconductor layer 245 is formed to contact the source / drain electrodes 231 and 235. An etch stop layer 255 is formed on the semiconductor layer 245.

일 실시예에 따른 박막 트랜지스터와 마찬가지로, 상기 기판(210)은 글라스 기판, 플라스틱기판 또는 금속기판을 포함한다. 상기 게이트 절연막(220)은 단일층 또는 다층막으로 이루어지고, 유기절연막 또는 무기절연막을 포함하거나 또는 유기-무기 복합하이브리드막을 포함한다. 또한, 상기 반도체층(245)은 유기반도체층을 포함한다.Like the thin film transistor according to the exemplary embodiment, the substrate 210 may include a glass substrate, a plastic substrate, or a metal substrate. The gate insulating layer 220 may be formed of a single layer or a multilayer, and may include an organic insulating layer, an inorganic insulating layer, or an organic-inorganic hybrid hybrid layer. In addition, the semiconductor layer 245 includes an organic semiconductor layer.

상기 식각정지막(255)은 반도체층(245)을 패터닝하기 위한 건식식각공정시, 그 하부의 반도체층(245)이 식각되는 것을 방지하기 위한 것으로서, 상기 반도체층(245)을 구성하는 유기반도체물질과는 우수한 식각선택비를 갖는 절연막을 사용한다. 상기 식각정지막(255)은 질화막 또는 산화막과 같은 무기 절연막을 포함한다.The etch stop layer 255 is to prevent the semiconductor layer 245 from being etched during the dry etching process for patterning the semiconductor layer 245, and the organic semiconductor constituting the semiconductor layer 245. An insulating film having an excellent etching selectivity with a material is used. The etch stop layer 255 may include an inorganic insulating layer such as a nitride layer or an oxide layer.

본 발명의 다른 실시예에 따른 박막 트랜지스터(200)의 제조방법은 일 실시예에 따른 유기박막 트랜지스터(100)의 제조방법과 유사하다.The manufacturing method of the thin film transistor 200 according to another embodiment of the present invention is similar to the manufacturing method of the organic thin film transistor 100 according to an embodiment.

즉, 기판(110)상에 게이트(220), 게이트절연막(225) 및 소오스/드레인 전극(231), (235)을 형성한 다음 기판상에 유기반도체물질을 형성한다. 이어서, 상기 유기반도체물질상에 절연막을 증착한 다음 그위에 감광막을 형성하고 상기 감광막을 이용하여 절연막을 건식식각하여 식각정지막(255)을 형성한다. That is, the gate 220, the gate insulating film 225, and the source / drain electrodes 231 and 235 are formed on the substrate 110, and then an organic semiconductor material is formed on the substrate. Subsequently, an insulating film is deposited on the organic semiconductor material, and then a photoresist film is formed thereon, and the etch stop film 255 is formed by dry etching the insulating film using the photoresist film.

이어서, 상기 식각정지막(255)을 이용하여 유기반도체물질을 건식식각하여 반도체층(245)을 형성하여 도 4에 도시된 바와같은 바텀게이트구조를 갖는 박막 트랜지스터(200)가 제조된다. 상기 반도체층(245)은 도 3a 내지 도 3d에 도시된 바와같이 다양한 형태의 패턴을 갖는다. Subsequently, the organic semiconductor material is dry-etched using the etch stop layer 255 to form a semiconductor layer 245, thereby manufacturing a thin film transistor 200 having a bottom gate structure as illustrated in FIG. 4. The semiconductor layer 245 has various patterns as shown in FIGS. 3A to 3D.

도 5는 본 발명의 일 실시예에 따른 탑 게이트구조를 갖는 유기박막 트랜지스터를 적용한 유기전계 발광표시장치의 단면구조를 도시한 것으로서, 하나의 화소 에 대한 단면도를 도시한 것이다. 도 5에 도시된 유기발광표시장치(300)는 하나의 화소중 유기발광소자 및 이를 구동시켜 주기위한 구동 박막 트랜지스터에 한정하여 도시한 것이다. FIG. 5 is a cross-sectional view of an organic light emitting display device to which an organic thin film transistor having a top gate structure according to an exemplary embodiment of the present invention is applied, and illustrates a cross-sectional view of one pixel. The organic light emitting diode display 300 illustrated in FIG. 5 is limited to an organic light emitting diode among one pixel and a driving thin film transistor for driving the same.

도 5를 참조하면, 기판(310)상에 소오스/드레인 전극(321), (325)이 형성되고, 하부전극(360)이 상기 소오스/드레인 전극(321), (325)중 하나의 전극, 예를 들어 드레인 전극(325)에 연결되도록 기판상에 형성된다. 일 실시예에서, 상기 하부전극(360)은 드레인 전극(325)으로부터 연장형성되고, 상기 하부전극(360)은 각 화소의 화소전극으로 작용한다. Referring to FIG. 5, source / drain electrodes 321 and 325 are formed on a substrate 310, and a lower electrode 360 includes one electrode of the source / drain electrodes 321 and 325. For example, it is formed on the substrate to be connected to the drain electrode 325. In an embodiment, the lower electrode 360 extends from the drain electrode 325, and the lower electrode 360 serves as a pixel electrode of each pixel.

상기 소오스/드레인 전극(321), (325)과 콘택되도록 반도체층(335)이 형성된다. 상기 반도체층(335)상에 식각정지막(350)이 형성된다. 기판상에 게이트 절연막(340)이 형성되고, 상기 게이트 절연막(340)상에 게이트(355)가 형성된다. 상기 절연막(340)은 상기 하부전극(360)에 대응하는 부분에 개구부(345)를 구비하여 하부전극(360)을 한정하는 화소분리막의 역할을 한다.The semiconductor layer 335 is formed to contact the source / drain electrodes 321 and 325. An etch stop layer 350 is formed on the semiconductor layer 335. A gate insulating film 340 is formed on the substrate, and a gate 355 is formed on the gate insulating film 340. The insulating layer 340 has an opening 345 in a portion corresponding to the lower electrode 360 to serve as a pixel isolation layer to define the lower electrode 360.

상기 개구부(345)의 하부전극(360)상에 유기막층(370)이 형성되고, 기판상에 상부전극(380)이 형성된다. 상기 유기막층(370)은 정공주입층, 정공수송층, 발광층, 전자수송층, 전자주입층 및 정공억제층으로부터 선택되는 하나이상의 유기막을 포함한다.The organic layer 370 is formed on the lower electrode 360 of the opening 345, and the upper electrode 380 is formed on the substrate. The organic layer 370 includes one or more organic layers selected from a hole injection layer, a hole transport layer, a light emitting layer, an electron transport layer, an electron injection layer, and a hole suppression layer.

상기 기판(210)은 글라스기판, 플라스틱기판 또는 금속기판을 포함하며, 상기 반도체층(335)은 유기반도체물질을 포함한다. 상기 식각정지막(350)은 상기 유기반도체물질과는 우수한 식각선택비를 갖는 절연물질로서, 질화막 또는 산화막과 같은 무기절연막을 포함한다. 상기 반도체층(335)과 식각정지막(350)은 도 3a 내지 도 3d에 도시된 바와같은 형태의 패턴을 갖는다.The substrate 210 may include a glass substrate, a plastic substrate, or a metal substrate, and the semiconductor layer 335 may include an organic semiconductor material. The etch stop film 350 is an insulating material having an excellent etching selectivity with respect to the organic semiconductor material, and includes an inorganic insulating film such as a nitride film or an oxide film. The semiconductor layer 335 and the etch stop layer 350 have a pattern as shown in FIGS. 3A to 3D.

게이트 절연막(340)은 유기절연막, 무기 절연막 또는 유기-무기 하이브리드막을 포함하며, 단일막 또는 다층막으로 이루어진다. 게이트 절연막(340)을 위한 무기절연막은 SiO2, SiNx, Al2O3, Ta2O5, BST, PZT로 이루어진 그룹으로부터 선택된다. The gate insulating film 340 includes an organic insulating film, an inorganic insulating film, or an organic-inorganic hybrid film, and includes a single film or a multilayer film. The inorganic insulating film for the gate insulating film 340 is selected from the group consisting of SiO 2, SiNx, Al 2 O 3, Ta 2 O 5, BST, and PZT.

또한, 게이트 절연막(340)을 위한 유기절연막은 PS(polystyrene), 페놀계 고분자, 아크릴계 고분자, 폴리이미드(polyimide)와 같은 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계 고분자, p-자일리렌계 고분자, 비닐알콜계 고분자, 파릴렌(parylene)을 포함하는 그룹으로부터 선택된다. In addition, the organic insulating film for the gate insulating film 340 may be a polyimide (PS), a phenolic polymer, an acrylic polymer, an imide polymer such as polyimide, an arylether polymer, an amide polymer, a fluorine polymer, or p-xyl It is selected from the group consisting of lene-based polymers, vinyl alcohol-based polymers, parylene (parylene).

상기 소오스전극(321)과 드레인 전극(325)은 서로 다른 물질로 구성된다. 상기 소오스전극(321)은 유기 반도체층(335)과의 콘택저항이 중요하므로, 상기 반도체층(335)과 일함수가 맞는 물질을 포함한다. 상기 소오스 전극(321)은 유기반도체층(335)보다 일함수가 큰 전극물질을 포함하며, Au, Pt 및 Pd 으로부터 선택되는 금속전극물질을 포함한다. The source electrode 321 and the drain electrode 325 are made of different materials. Since the contact resistance with the organic semiconductor layer 335 is important, the source electrode 321 includes a material having a work function that matches the semiconductor layer 335. The source electrode 321 includes an electrode material having a larger work function than the organic semiconductor layer 335, and includes a metal electrode material selected from Au, Pt, and Pd.

상기 드레인 전극(325)은 유기발광소자의 하부전극(360)으로 작용하므로, 상기 유기전계 발광표시장치(300)가 배면발광구조를 갖는 경우, 투과전극을 포함하는 것이 바람직하다. 따라서, 드레인 전극(325)은 ITO, IZO, ZnO, 또는 In2O3 와 같은 투명도전막을 포함하는 것이 바람직하다. 상기 상부전극(380)은 반사전극을 포함하며, Li, Ca, LiF/Ca, LiF/Al, Al, Mg 또는 이들의 화합물 등을 포함한다. Since the drain electrode 325 serves as the lower electrode 360 of the organic light emitting diode, when the organic light emitting display device 300 has a bottom light emitting structure, it is preferable to include a transmissive electrode. Accordingly, the drain electrode 325 preferably includes a transparent conductive film such as ITO, IZO, ZnO, or In 2 O 3. The upper electrode 380 includes a reflective electrode, and may include Li, Ca, LiF / Ca, LiF / Al, Al, Mg, or a compound thereof.

본 발명의 일 실시예에 따른 유기전계 발광표시장치(300)는 배면발광구조를 갖는 것으로 예시하였으나, 이에 반드시 한정되는 것이 아니라 전면발광구조 또는 양면발광구조에도 적용할 수 있음은 물론이다.Although the organic light emitting display device 300 according to the exemplary embodiment of the present invention is illustrated as having a bottom light emitting structure, the organic light emitting display device 300 is not necessarily limited thereto and may be applied to a front light emitting structure or a double sided light emitting structure.

도 6은 본 발명의 다른 실시예에 따른 바텀 게이트구조를 갖는 유기박막 트랜지스터를 적용한 유기전계 발광표시장치의 단면구조를 도시한 것으로서, 하나의 화소에 대한 단면도를 도시한 것이다. 도 6에 도시된 유기발광표시장치(400)는 하나의 화소중 유기발광소자 및 이를 구동시켜 주기위한 구동 박막 트랜지스터에 한정하여 도시한 것이다. 6 is a cross-sectional view of an organic light emitting display device to which an organic thin film transistor having a bottom gate structure according to another embodiment of the present invention is applied, and illustrates a cross-sectional view of one pixel. The organic light emitting diode display 400 illustrated in FIG. 6 is limited to an organic light emitting diode among one pixel and a driving thin film transistor for driving the same.

도 6을 참조하면, 기판(410)상에 게이트(420) 및 소오스/드레인 전극(431), (435)이 형성되고, 상기 소오스/드레인 전극(431), (435)과 콘택되는 반도체층(445)가 형성된다. 상기 게이트(420)와 소오스/드레인 전극(431), (435)사이에 게이트 절연막(430)이 형성되고, 상기 반도체층(445)상에는 식각정지막(455)이 형성된다. Referring to FIG. 6, a gate layer 420 and source / drain electrodes 431 and 435 are formed on a substrate 410, and a semiconductor layer contacting the source / drain electrodes 431 and 435 ( 445 is formed. A gate insulating layer 430 is formed between the gate 420 and the source / drain electrodes 431 and 435, and an etch stop layer 455 is formed on the semiconductor layer 445.

기판상에 패시베이션막(460)이 형성되고, 상기 패시베이션막(460)상에 유기발광소자의 하부전극(470), 유기막층(490) 및 상부전극(495)이 형성된다. 화소분리막(480)은 상기 하부전극(470)의 일부분을 노출시켜 주는 개구부(485)를 구비한다. The passivation layer 460 is formed on the substrate, and the lower electrode 470, the organic layer 490, and the upper electrode 495 of the organic light emitting diode are formed on the passivation layer 460. The pixel isolation layer 480 includes an opening 485 that exposes a portion of the lower electrode 470.

일 실시예에 따른 유기전계 발광표시장치(300)와 마찬가지로, 상기 기판(410)은 플라스틱기판, 글라스기판 또는 금속기판을 포함하며, 상기 게이트 절연막(430)은 유기절연막, 무기절연막 또는 유기-무기 하이브리드막을 포함하며, 하나이상의 절연막을 포함한다.Like the organic light emitting display device 300 according to an embodiment, the substrate 410 includes a plastic substrate, a glass substrate, or a metal substrate, and the gate insulating layer 430 is an organic insulating layer, an inorganic insulating layer, or an organic-inorganic material. It includes a hybrid film and at least one insulating film.

상기 반도체층(445)은 유기반도체층을 포함하고, 상기 식각정지막(455)은 상기 유기반도체물질과는 우수한 식각선택비를 갖는 절연물질로서, 질화막 또는 산화막과 같은 무기절연막을 포함한다. 상기 반도체층(445)과 식각정지막(455)은 도 3a 내지 도 3d에 도시된 바와같은 형태의 패턴을 갖는다. The semiconductor layer 445 includes an organic semiconductor layer, and the etch stop layer 455 is an insulating material having an excellent etching selectivity with respect to the organic semiconductor material and includes an inorganic insulating film such as a nitride film or an oxide film. The semiconductor layer 445 and the etch stop layer 455 have a pattern as shown in FIGS. 3A to 3D.

상기 하부전극(460)은 상기 유기전계 발광표시장치(400)가 전면발광구조를 갖는 경우, 반사전극을 포함하며, 바람직하게는 하부전극(460)은 투명도전막과, 상기 투명도전막의 하부에 반사율이 우수한 반사막을 구비한다. 상기 하부전극(460)을 위한 투명도전막은 ITO, IZO, ZnO, 또는 In2O3 등을 포함하고, 반사막으로는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 또는 이들의 화합물 등을 포함한다. The lower electrode 460 includes a reflective electrode when the organic light emitting display device 400 has a top light emitting structure. Preferably, the lower electrode 460 includes a transparent conductive film and a reflectance under the transparent conductive film. This excellent reflective film is provided. The transparent conductive film for the lower electrode 460 includes ITO, IZO, ZnO, In2O3, or the like, and the reflective film is Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, or a compound thereof. And the like.

상기 상부전극(495)은 투과전극을 포함하며, 금속막과 투명도전막의 적층구조를 갖는 것이 바람직하다. 상기 상부전극(495)을 위한 금속막은 Li, Ca, LiF/Ca, LiF/Al, Al, Mg 또는 이들의 화합물 등을 포함하고, 투명도전막은 ITO, IZO, ZnO, 또는 In2O3 등을 포함한다.The upper electrode 495 includes a transmissive electrode, and preferably has a stacked structure of a metal film and a transparent conductive film. The metal film for the upper electrode 495 may include Li, Ca, LiF / Ca, LiF / Al, Al, Mg, or a compound thereof, and the transparent conductive film may include ITO, IZO, ZnO, In2O3, or the like.

본 발명의 다른 실시예에 따른 유기전계 발광표시장치(400)는 전면발광구조를 갖는 것으로 예시하였으나, 이에 반드시 한정되는 것이 아니라 배면발광구조 또는 양면발광구조에도 적용할 수 있음은 물론이다.Although the organic light emitting display device 400 according to another embodiment of the present invention is illustrated as having a top light emitting structure, the organic light emitting display device 400 is not necessarily limited thereto and may be applied to a bottom light emitting structure or a double sided light emitting structure.

본 발명의 실시예에 따른 유기박막 트랜지스터 및 이를 구비한 유기전계 발광표시장치는 도면에 도시된 구조에 한정되는 것이 아니라, 박막 트랜지스터의 채널층을 이웃하는 박막 트랜지스터의 채널층과 분리되도록 식각정지막을 이용하여 반도체층을 패터닝하는 구조에는 모두 적용가능하다.The organic thin film transistor and the organic light emitting display device having the same according to an exemplary embodiment of the present invention are not limited to the structure shown in the drawing, and the etch stop layer is formed so that the channel layer of the thin film transistor is separated from the channel layer of the adjacent thin film transistor. All of them can be applied to a structure for patterning a semiconductor layer by using the same.

본 발명은 스위칭소자로서 유기박막 트랜지스터를 구비하는 유기전계 발광표시장치에 대하여 설명하였으나, 유기박막 트랜지스터를 스위칭 소자로 사용하는 액정표시장치와 같은 평판표시장치에 적용하여 박막 트랜지스터의 오프전류를 감소시킴과 동시에 유기반도체층의 표면손상을 방지할 있다.The present invention has been described with respect to an organic light emitting display device having an organic thin film transistor as a switching element, but is applied to a flat panel display device such as a liquid crystal display device using the organic thin film transistor as a switching element to reduce the off current of the thin film transistor. At the same time, surface damage of the organic semiconductor layer can be prevented.

본 발명의 실시예에 따른 유기 박막 트랜지스터 및 그의 제조방법에 따르면, 무기절연막으로 된 식각정지막을 이용하여 반도체층을 패터닝하여 줌으로써, 반도체층의 표면손상을 방지할 수 있을 뿐만 아니라 캐리어 축적에 의한 누설전류를 방지하여 박막 트랜지스터의 오프전류를 감소시킬 수 있다. According to the organic thin film transistor and the manufacturing method thereof according to an embodiment of the present invention, by patterning the semiconductor layer using an etch stop film made of an inorganic insulating film, it is possible to prevent surface damage of the semiconductor layer, as well as leakage due to carrier accumulation The current can be prevented to reduce the off current of the thin film transistor.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to a preferred embodiment of the present invention, those skilled in the art will be able to variously modify and change the present invention without departing from the spirit and scope of the invention as set forth in the claims below. It will be appreciated.

Claims (15)

기판과;A substrate; 기판상에 형성된 소오스/드레인 전극과;Source / drain electrodes formed on the substrate; 상기 소오스/드레인 전극과 콘택되고, 상기 소오스/드레인 전극과 이들사이에 대응하여 형성된 반도체층과;A semiconductor layer in contact with the source / drain electrode and formed to correspond to the source / drain electrode; 상기 반도체층상에 형성되고, 무기절연막으로 된 식각정지막과;An etch stop film formed on the semiconductor layer and made of an inorganic insulating film; 기판상에 형성된 게이트와;A gate formed on the substrate; 상기 게이트와 소오스/드레인 전극사이에 형성된 게이트 절연막을 포함하는 것을 특징으로 하는 박막 트랜지스터.And a gate insulating film formed between the gate and the source / drain electrodes. 제1항에 있어서, 상기 반도체층은 유기반도체층을 포함하는 것을 특징으로 하는 박막 트랜지스터.The thin film transistor of claim 1, wherein the semiconductor layer comprises an organic semiconductor layer. 제2항에 있어서, 상기 식각정지막은 상기 유기반도체층보다 식각선택비가 큰 무기절연막을 포함하는 것을 특징으로 하는 박막 트랜지스터.The thin film transistor of claim 2, wherein the etch stop layer comprises an inorganic insulating layer having an etching selectivity greater than that of the organic semiconductor layer. 제3항에 있어서, 상기 식각정지막은 질화막 또는 산화막을 포함하는 것을 특징으로 하는 박막 트랜지스터.The thin film transistor of claim 3, wherein the etch stop layer comprises a nitride layer or an oxide layer. 게이트, 소오스/드레인 전극 및 반도체층을 구비하는 박막 트랜지스터를 제조하는 방법에 있어서,In the method for manufacturing a thin film transistor having a gate, a source / drain electrode and a semiconductor layer, 기판상에 유기반도체물질을 형성하는 단계와;Forming an organic semiconductor material on the substrate; 상기 유기반도체물질상에 무기 절연막을 형성하는 단계와;Forming an inorganic insulating film on the organic semiconductor material; 상기 무기 절연막상에 감광막을 형성하는 단계와;Forming a photoresist film on the inorganic insulating film; 상기 감광막을 이용하여 무기 절연막을 패터닝하는 단계와;Patterning an inorganic insulating film using the photosensitive film; 상기 무기 절연막을 식각정지막으로 이용하여 유기반도체물질을 건식식각하여 반도체층을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.And etching the organic semiconductor material using the inorganic insulating film as an etch stop layer to form a semiconductor layer. 제5항에 있어서, 상기 무기 절연막은 유기반도체물질보다 식각선택비가 큰 물질을 포함하는 박막 트랜지스터의 제조방법.The method of claim 5, wherein the inorganic insulating layer includes a material having an etching selectivity greater than that of an organic semiconductor material. 제6항에 있어서, 상기 무기 절연막은 질화막 또는 산화막을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.The method of claim 6, wherein the inorganic insulating film comprises a nitride film or an oxide film. 제5항에 있어서, 상기 반도체층을 형성하기 전에 게이트, 게이트절연막 및 소오스/드레인 전극을 형성하거나 또는 소오스/드레인 전극을 형성한 다음 반도체층을 패터닝하고, 이어서 게이트 절연막과 게이트를 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조방법. The method of claim 5, wherein before forming the semiconductor layer, a gate, a gate insulating film and a source / drain electrode are formed, or a source / drain electrode is formed, followed by patterning the semiconductor layer, followed by forming a gate insulating film and a gate. A manufacturing method of a thin film transistor. 제5항에 있어서, 상기 무기 절연막을 이용하여 반도체층을 형성하는 단계전에 상기 감광막을 제거하는 공정을 더 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.The method of claim 5, further comprising removing the photosensitive film before forming the semiconductor layer using the inorganic insulating film. 기판상에 형성되고, 게이트, 소오스/드레인 전극 및 상기 소오스/드레인 전극과 이들사이에 대응하여 형성된 반도체층을 포함하는 박막 트랜지스터와;A thin film transistor formed on a substrate and including a gate, a source / drain electrode, and a semiconductor layer formed correspondingly to the source / drain electrode; 상기 박막 트랜지스터와 연결된 화소전극을 구비하는 표시소자와;A display device having a pixel electrode connected to the thin film transistor; 상기 소오스/드레인 전극과 게이트사이에 형성되고, 상기 화소전극을 한정하는 개구부를 구비하는 게이트 절연막과;A gate insulating film formed between the source / drain electrode and the gate and having an opening defining the pixel electrode; 상기 유기 반도체층상에 형성되고, 무기절연막으로 된 식각정지막을 포함하는 것을 특징으로 하는 평판표시장치.And an etch stop film formed on the organic semiconductor layer and made of an inorganic insulating film. 제10항에 있어서, 상기 반도체층은 유기반도체물질을 포함하는 것을 특징으로 하는 평판표시장치.The flat panel display of claim 10, wherein the semiconductor layer comprises an organic semiconductor material. 제11항에 있어서, 상기 식각정지막은 산화막 또는 질화막을 포함하는 것을 특징으로 하는 평판표시장치.The flat panel display of claim 11, wherein the etch stop layer comprises an oxide film or a nitride film. 제10항에 있어서, 상기 화소전극은 상기 소오스/드레인 전극중 드레인 전극 으로부터 연장형성되며, 상기 소오스전극과 드레인 전극은 서로 다른 물질로 이루어지는 것을 특징으로 하는 평판표시장치.The flat panel display of claim 10, wherein the pixel electrode extends from a drain electrode among the source / drain electrodes, and the source electrode and the drain electrode are made of different materials. 제13항에 있어서, 상기 소오스전극은 상기 반도체층보다 일함수가 높은 물질로서, Au, Pd 및 Pt로부터 선택되는 금속물질을 포함하고, 상기 드레인 전극은 투명도전극물질로서, ITO, IZO, ZnO 및 In2O3로부터 선택되는 투명도전막을 포함하는 것을 특징으로 하는 평판표시장치.The method of claim 13, wherein the source electrode is a material having a higher work function than the semiconductor layer, and includes a metal material selected from Au, Pd, and Pt, and the drain electrode is a transparent electrode material, and includes ITO, IZO, ZnO, and And a transparent conductive film selected from In 2 O 3. 제10항에 있어서, 서로 교차하도록 배열되는 게이트라인 및 데이터라인과, 상기 게이트라인 및 데이터라인에 의해 한정되는 화소영역을 더 포함하며, The semiconductor device of claim 10, further comprising: a gate line and a data line arranged to cross each other, and a pixel region defined by the gate line and the data line, 각 화소영역에는 상기 박막 트랜지스터와 표시소자가 각각 배열되며, The thin film transistor and the display element are arranged in each pixel region, 상기 반도체층과 식각정지막은 소오스/드레인 전극과 이들사이에 대응하는 박스형태, 게이트라인 또는 데이터라인을 따라 연장되는 라인형태 및 게이트라인과 데이터라인을 따라 연장되는 메쉬형태의 패턴중 하나의 패턴을 구비하는 것을 특징으로 하는 평판표시장치.The semiconductor layer and the etch stop layer may include one pattern of a source / drain electrode and a pattern in the form of a box, a line extending along a gate line or a data line, and a mesh pattern extending along the gate and data lines. Flat panel display, characterized in that provided.
KR1020050060717A 2005-07-06 2005-07-06 Organic TFT, method for fabricating the same and flat panel display with OTFT KR101117713B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050060717A KR101117713B1 (en) 2005-07-06 2005-07-06 Organic TFT, method for fabricating the same and flat panel display with OTFT

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050060717A KR101117713B1 (en) 2005-07-06 2005-07-06 Organic TFT, method for fabricating the same and flat panel display with OTFT

Publications (2)

Publication Number Publication Date
KR20070005398A true KR20070005398A (en) 2007-01-10
KR101117713B1 KR101117713B1 (en) 2012-02-24

Family

ID=37871061

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050060717A KR101117713B1 (en) 2005-07-06 2005-07-06 Organic TFT, method for fabricating the same and flat panel display with OTFT

Country Status (1)

Country Link
KR (1) KR101117713B1 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101007813B1 (en) * 2003-11-24 2011-01-14 삼성전자주식회사 Organic Thin Film Transistor Containing Buffer Layer
KR100576719B1 (en) * 2003-12-24 2006-05-03 한국전자통신연구원 Method for fabricating the bottom gate type organic thin film transistor

Also Published As

Publication number Publication date
KR101117713B1 (en) 2012-02-24

Similar Documents

Publication Publication Date Title
KR100647693B1 (en) Organic tft, method for fabricating the same and flat panel display with otft
KR100719547B1 (en) Method for patterning organic semiconductor layer, OTFT and Fabrication method using the same and flat panel display with OTFT
US7485507B2 (en) Organic thin-film transistor, method of fabricating the same, and flat panel display having the same
KR100647695B1 (en) Otft and fabrication method thereof and flat panel display device with the same
JP5436516B2 (en) ORGANIC THIN FILM TRANSISTOR AND FLAT DISPLAY DEVICE HAVING THE SAME
KR100626082B1 (en) Flat panel display
KR20060064318A (en) Method for fabricating conductive pattern, tft and fabrication method thereof using the same
KR100670379B1 (en) Organic thin film transistor, method of manufacturing the same, and organic light emitting display apparatus comprising the same
KR100751360B1 (en) Method of manufacturing organic thin film transistor, organic thin film transistor manufactured by the method, and a flat panel display comprising the same
KR100670349B1 (en) Flat panel display and method for fabricating the same
KR100719546B1 (en) Organic thin film transistor, flat panel display apparatus comprising the same, and method of manufacturing the organic thin film transistor
KR101117713B1 (en) Organic TFT, method for fabricating the same and flat panel display with OTFT
KR100822209B1 (en) Method of manufacturing organic emitting display apparatus
KR100730188B1 (en) Method of manufacturing organic thin film transistor and organic thin film transistor manufactured by the method
KR100708695B1 (en) Flat panel display and method for fabricating the same
KR100751339B1 (en) Organic light emitting diode and method for fabricating the same
KR100647686B1 (en) Organic thin film transistor and flat panel display apparatus comprising the same
KR100730189B1 (en) Method of manufacturing organic thin film transistor, organic thin film transistor manufactured by the method, and a flat panel display comprising the same
KR100637253B1 (en) Organic light emitting display apparatus
KR20060112866A (en) Otft and fabrication method thereof and flat panel display with otft

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 9