KR20070000062A - Method of filling a opening and method of forming a trench isolation structure using the same - Google Patents
Method of filling a opening and method of forming a trench isolation structure using the same Download PDFInfo
- Publication number
- KR20070000062A KR20070000062A KR1020050055499A KR20050055499A KR20070000062A KR 20070000062 A KR20070000062 A KR 20070000062A KR 1020050055499 A KR1020050055499 A KR 1020050055499A KR 20050055499 A KR20050055499 A KR 20050055499A KR 20070000062 A KR20070000062 A KR 20070000062A
- Authority
- KR
- South Korea
- Prior art keywords
- opening
- film
- polysilicon
- forming
- expandable member
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76227—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials the dielectric materials being obtained by full chemical transformation of non-dielectric materials, such as polycristalline silicon, metals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
Description
본 발명은 개구 충전 방법 및 이를 이용한 소자 분리 구조물의 형성 방법에 관한 것이다. 보다 상세하게는, 반도체 장치의 제조시 금속 배선과 같은 패턴들 사이 공간 혹은 개구를 충전하는 방법 혹은 소자 분리 영역을 한정하기 위하여 개구에 형성되는 소자 분리막을 형성하는 방법에 관한 것이다.The present invention relates to an opening filling method and a method of forming a device isolation structure using the same. More particularly, the present invention relates to a method of filling a space or opening between patterns such as metal wiring in the manufacture of a semiconductor device, or a method of forming an element isolation film formed in an opening to define an element isolation region.
전기적인 패턴들에 의해 반도체 장치가 형성되는 실리콘웨이퍼와 같은 기판은 크게 반도체 소자가 형성되는 액티브 영역 및 상기 액티브 영역들 사이에서 전기적인 절연을 제공하기 위한 소자 분리 영역으로 나뉘어져 있다. 상기 소자 분리 영역은 트렌치를 형성한 후, 상기 트렌치에 절연물을 매립함으로써 형성될 수 있다. 또한, 상기 전기적인 패턴들 사이에 형성되는 빈 공간은 상기 패턴들을 전기적으로 절연시키기 위한 절연물로 메꾸어진다.Substrates such as silicon wafers in which semiconductor devices are formed by electrical patterns are largely divided into an active region in which semiconductor elements are formed and an isolation region for providing electrical insulation between the active regions. The device isolation region may be formed by forming an trench and then filling an insulator in the trench. In addition, the empty space formed between the electrical patterns is filled with an insulator for electrically insulating the patterns.
최근, 반도체 장치가 고접적화됨에 따라, 상기 전기적인 패턴들의 선폭, 상기 패턴들 사이 공간의 너비, 그리고 소자 분리막의 선폭이 급격히 작아지고 있다. 이에 따라, 상기 패턴들 사이 공간에 보이드(void) 없이 절연물을 치밀하게 채우는 기술이 반도체 장치의 신뢰성을 확보하는 데 필수 불가결한 기술로 대두되고 있다.또한, 상기 소자 분리막을 심(seam)이나 보이드가 발생하지 않도록 치밀하게 형성하는 기술이 요구된다. 이와 같은 관점에서, 미세한 선폭을 갖는 빈공간 또는 개구를 충전하는 기술은 유사한 목적을 갖는다.In recent years, as semiconductor devices become highly integrated, the line widths of the electrical patterns, the widths of the spaces between the patterns, and the line widths of the device isolation layers are rapidly decreasing. Accordingly, the technique of densely filling the insulator without voids in the spaces between the patterns has emerged as an indispensable technique for securing the reliability of the semiconductor device. In addition, the device isolation layer may have a seam or void. There is a need for a technique for forming compactly so that does not occur. In view of this, the technique of filling a void or opening having a fine line width has a similar purpose.
상기 소자 분리 영역을 형성하기 위한 소자 분리 기술은 로코스(local oxidation of silicon; LOCOS)과 셸로우 트렌치 소자 분리(shallow trench isolation) 방법이 있다. 상기 로코스 소자 분리는 소자 분리 효과가 우수하고, 단순한 공정을 통하여 형성할 수 있다는 장점이 있다. 그러나, 상기 로코스 소자 분리는 상기 트렌치 소자 분리에 비해 상대적으로 넓은 면적이 요구되고, 일명 버즈빅(bird's beak)으로 불리는 현상에 의해 액티브 영역이 좁아지는 등의 문제점이 있다.Device isolation techniques for forming the device isolation region include a local oxidation of silicon (LOCOS) and a shallow trench isolation method. The LOCOS device separation is excellent in device separation effect, there is an advantage that can be formed through a simple process. However, the LOCOS device isolation requires a relatively larger area than the trench device isolation, and the active area is narrowed due to a phenomenon called bird's beak.
따라서, 최근에는 좁은 면적에서도 소자 분리 특성이 양호한 트렌치 소자 분리 방법이 주로 사용되고 있다. 상기 트렌치 소자 분리 공정은 주로 실리콘 질화막을 마스크 패턴으로 사용하여 소자 분리 영역의 기판을 식각함으로써 트레치를 형성한다. 이어서, 상기 개구 내부에 산화막 등과 같은 충전물을 채워넣은 다음 화학적 기계적 연마(chemical mechanical polishing) 공정을 수행하여 소자 분리막을 형성한다.Therefore, in recent years, trench element isolation methods having good device isolation characteristics even in a small area have been mainly used. In the trench isolation process, a trench is formed by etching a substrate in an isolation region using a silicon nitride film as a mask pattern. Subsequently, a filling material such as an oxide film is filled in the opening, and then a chemical mechanical polishing process is performed to form an isolation layer.
그런데, 소자 분리막을 형성하기 위한 개구의 종횡비(aspect ratio)가 증가함에 따라, 깊고 좁은 개구 내부에 절연막을 보이드 없이 충전시키는 것이 어려워지고 있다. 특히, 90nm이하의 선폭을 갖는 개구에는 고밀도 플라즈마(high density plasma; HDP) 산화막이 사용되는데, 보이드가 발생하거나 심(seam)에 의한 누설 전류로 인하여 소자 특성이 저하되는 문제점이 있다.However, as the aspect ratio of the opening for forming the device isolation film increases, it is difficult to fill the insulating film without voids in the deep and narrow openings. In particular, a high density plasma (HDP) oxide film is used in an opening having a line width of 90 nm or less, and there is a problem in that device characteristics are degraded due to voids or leakage current caused by a seam.
이에 따라, 90nm이하의 선폭에는 BPSG(boron doped phosphosilicate glass) 또는 SOG(spin on glass) 물질과 같은 유동(flowable) 특성을 보이는 산화막을 이용하여 보이드 또는 심(seam)의 발생을 방지할 수 있다. 그러나, 상기 유동성 산화막은 HDP 산화막에 비하여 밀도가 매우 낮다. 즉, 산화막의 막질이 치밀하지 않기 때문에, 이후에 습식 세정 공정, 습식 식각 공정 등에 노출되는 경우 상기 산화막이 기 설정된 목표 두께 이상으로 과도하게 식각되는 문제가 발생하고 있다. 이에 따라, 소자의 특성이 저하되어 반도체 장치의 신뢰성이 떨어지는 문제가 있다.Accordingly, the generation of voids or seams can be prevented by using an oxide film having a flowable property such as boron doped phosphosilicate glass (BPSG) or spin on glass (SOG) material at a line width of 90 nm or less. However, the flowable oxide film has a very low density compared to the HDP oxide film. That is, since the film quality of the oxide film is not dense, there is a problem that the oxide film is excessively etched beyond a predetermined target thickness when exposed to a wet cleaning process, a wet etching process, or the like. Thereby, there exists a problem that the characteristic of an element falls and the reliability of a semiconductor device falls.
따라서, 본 발명의 제1목적은 충전물의 막질을 치밀하게 할 수 있는 개구 충전 방법을 제공하는데 있다.Accordingly, it is a first object of the present invention to provide an opening filling method capable of densifying the film quality of a filling.
본 발명의 제2목적은 상기 개구 충전 방법을 이용한 트렌치 소자 분리 구조물을 형성하는 방법을 제공하는데 있다.It is a second object of the present invention to provide a method for forming a trench isolation structure using the opening filling method.
상기 제1목적을 달성하기 위한 본 발명의 일 측면에 따른 개구 충전 방법은, 먼저 기판을 부분적으로 식각하여 개구를 형성한다. 상기 개구의 측벽 상에 팽창성 부재를 형성한다. 상기 팽창성 부재 상에 상기 개구를 충분히 채우는 충전물을 형성한다. 상기 개구 내부에 존재하는 상기 충전물의 밀도를 증가시키기 위하여 상기 팽창성 부재의 체적을 증가시킨다.In the opening filling method according to an aspect of the present invention for achieving the first object, first, the substrate is partially etched to form an opening. An expandable member is formed on the sidewall of the opening. A filling is formed on the inflatable member to sufficiently fill the opening. The volume of the inflatable member is increased to increase the density of the filler present inside the opening.
상기 제2목적을 달성하기 위한 본 발명의 다른 측면에 따른 트렌치 소자 분리 구조물을 형성하는 방법은, 먼저 기판에 소자 분리 영역을 정의하기 위한 개구를 형성한다. 상기 개구 내측 표면에 제1두께를 갖는 폴리실리콘막을 형성한다. 상기 폴리실리콘막 상에 상기 개구를 충분히 채우는 절연막을 형성한다. 상기 폴리실리콘막의 체적을 증가시킴으로써 상기 절연막의 충전 밀도를 증가시키기 위하여, 상기 폴리실리콘막을 상기 제1두께보다 두꺼운 제2두께를 갖는 폴리실리콘 산화막으로 변환시킨다.A method of forming a trench isolation structure according to another aspect of the present invention for achieving the second object, first forms an opening for defining the isolation region in the substrate. A polysilicon film having a first thickness is formed on the inner surface of the opening. An insulating film is formed on the polysilicon film to sufficiently fill the opening. In order to increase the packing density of the insulating film by increasing the volume of the polysilicon film, the polysilicon film is converted into a polysilicon oxide film having a second thickness thicker than the first thickness.
본 발명의 일 실시예에 따르면, 상기 개구는 30 내지 90nm의 선폭을 가지고, 절연막은 SOG 공정을 통해 형성되는 SOG 조성물 또는 화학 기상 증착 공정에 의해 형성되는 BPSG 산화물로 이루어질 수 있다.According to one embodiment of the invention, the opening has a line width of 30 to 90nm, the insulating film may be made of SOG composition formed by the SOG process or BPSG oxide formed by the chemical vapor deposition process.
상기 개구 충전 방법에 의하면, 폴리실리콘막이 산화막으로 변환되면서 팽창하기 때문에, 개구를 충전하고 있는 절연막이 상기 산화막에 의해 치밀해질 수 있다. 이에 따라, 상기 절연막 내부에 보이드가 존재하는 경우에는 상기 폴리실리콘막이 팽창하여 상기 절연막에 의해 상기 보이드가 없어질 수 있다.According to the opening filling method, since the polysilicon film expands while being converted into an oxide film, the insulating film filling the opening can be densified by the oxide film. Accordingly, when voids are present in the insulating film, the polysilicon film may expand and the voids may be removed by the insulating film.
이하, 본 발명의 바람직한 실시예들에 따른 개구 충전 방법 및 이를 이용한 트렌치 소자 분리 구조물의 형성 방법을 첨부된 도면을 참조하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다. 첨부된 도면에 있어서, 기판, 층(막), 영역, 패드, 패턴들 또는 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 본 발명에 있어서, 각 층(막), 영역, 패드, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상에", "상부에" 또는 "하부"에 형성되는 것으로 언급되는 경우에는 각 층(막), 영역, 패드, 패턴 또는 구조물들이 직접적으로 기판, 각 층(막), 영역, 패드 또는 패턴들 위에 형성되거나 또는 아래에 형성되거나 아래에 위치하는 것을 의미하거나, 다른 층(막), 다른 영역, 다른 패드, 다른 패턴 또는 다른 구조물들이 기판 상에 추가적으로 형성될 수 있다. 또한, 각 층(막), 영역, 패드, 패턴 또는 구조물들이 "제1" 및 /또는 "제2"로 언급되는 경우, 이러한 부재들을 한정하기 위한 것이 아니라 단지 각 층(막), 영역, 패드, 패턴 또는 구조물들을 구분하기 위한 것이다. 따라서, "제1" 및 /또는 "제2"는 각 층(막), 영역, 패드 , 패턴 또는 구조물들에 대하여 각기 선택적으로 또는 교환적으로 사용될 수 있다. Hereinafter, an opening filling method and a method of forming a trench device isolation structure using the same according to preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings, but the present invention is not limited to the following embodiments. Those skilled in the art may implement the present invention in various other forms without departing from the technical spirit of the present invention. In the accompanying drawings, the dimensions of the substrates, layers (films), regions, pads, patterns or structures are shown to be larger than actual for clarity of the invention. In the present invention, each layer (film), region, pad, pattern or structures is formed to be "on", "top" or "bottom" of the substrate, each layer (film), region, pad or patterns. When mentioned, it means that each layer (film), region, pad, pattern or structure is formed directly on or below or below the substrate, each layer (film), region, pad or patterns, or Other layers (films), other regions, different pads, different patterns or other structures may additionally be formed on the substrate. Further, where each layer (film), region, pad, pattern or structure is referred to as "first" and / or "second", it is not intended to limit these members but merely each layer (film), region, pad , To distinguish between patterns or structures. Thus, the "first" and / or "second" may be used selectively or interchangeably for each layer (film), region, pad, pattern or structure, respectively.
도 1 내지 도 3은 본 발명에 따른 개구 충전 방법을 설명하기 위한 단면도들이다.1 to 3 are cross-sectional views for explaining the opening filling method according to the present invention.
도 1을 참조하면, 실리콘웨이퍼와 같은 반도체 기판(100)에 개구(104)를 형성하기 위한 마스크 패턴(102)을 형성한다. 상기 마스크 패턴(102)은 포토레지스트(photoresist) 조성물 또는 실리콘 질화막(SixNy), 보론 질화막(BN) 등과 같은 하드 마스크 물질로 형성될 수 있다.Referring to FIG. 1, a mask pattern 102 for forming an opening 104 in a semiconductor substrate 100 such as a silicon wafer is formed. The mask pattern 102 may be formed of a photoresist composition or a hard mask material such as silicon nitride (SixNy) or boron nitride (BN).
상기 마스크 패턴(102)을 식각 마스크로 사용하여 상기 기판(100)을 부분적으로 식각함으로써 상기 기판(100)의 표면 아래에 개구(104)를 형성한다. 예를 들면, 상기 개구(104)는 상부가 하부에 비해 넓은 폭을 갖거나 또는 상부가 하부에 비해 좁은 폭을 갖는 측벽이 경사진 형태, 활모양으로 굴곡진 형태 등 다양한 형태로 형성될 수 있다. 이와 같은 개구(104)는 상기 식각 공정의 식각 가스, 캐리어 가스, 식각 시간, 식각액 또는 압력 등의 식각 조건을 변화시킴으로써 다양한 형태로 형성될 수 있다.An opening 104 is formed below the surface of the substrate 100 by partially etching the substrate 100 using the mask pattern 102 as an etching mask. For example, the opening 104 may be formed in various forms such as an inclined sidewall shape having an upper portion having a wider width than a lower portion, or an upper side having a narrower width than a lower portion, and having a bowed shape. . The opening 104 may be formed in various forms by changing etching conditions such as an etching gas, a carrier gas, an etching time, an etching solution, or a pressure of the etching process.
이와는 다르게, 상기 개구(104)는 폭 방향과 실질적으로 수직하는 길이 방향으로 연장된 형상을 가질 수 있다. 구체적으로, 상기 기판(100) 상에는 트랜지스터(도시되지 않음), 금속 배선(도시되지 않음)과 같은 패턴들이 형성되어 있다. 이에 따라 상기 패턴들 사이에는 개구(104), 즉 빈 공간이 형성될 수 있다.Alternatively, the opening 104 may have a shape extending in the longitudinal direction substantially perpendicular to the width direction. Specifically, patterns such as transistors (not shown) and metal wires (not shown) are formed on the substrate 100. Accordingly, an opening 104, that is, an empty space may be formed between the patterns.
본 실시예에서는 소자 분리막 등이 형성되는 공간으로 제공되기 위하여 기판(100)의 표면 아래에 형성되는 개구(104)의 예를 들어 설명하고자 한다.In the present embodiment, an example of the opening 104 formed below the surface of the substrate 100 in order to provide a space in which the device isolation layer is formed is described.
도 2를 참조하면, 상기 개구(104)의 내측면 상에 제1두께를 갖는 제1팽창성 부재(106a)를 형성한다. 상기 제1팽창성 부재(106a)는 이 후에 기 설정된 조건 하에서 체적이 팽창하고, 상기 팽창에 의한 압력을 이용하여 상기 개구(104) 내부에 채워진 물질의 충전 밀도를 증가시키기 위하여 제공된다. 따라서, 상기 제1팽창성 부재(106a)는 상기 개구(104)의 측벽 및 저면에 연속적으로 형성되는 것이 바람직하다.Referring to FIG. 2, a first expandable member 106a having a first thickness is formed on an inner side surface of the opening 104. The first expandable member 106a is then provided to expand the volume under predetermined conditions and to increase the packing density of the material filled in the opening 104 using the pressure caused by the expansion. Therefore, it is preferable that the first expandable member 106a is continuously formed on the sidewall and the bottom surface of the opening 104.
상기 제1팽창성 부재(106a)는 상기 개구(104)의 용도에 따라서 달라질 수 있다. 예들 들면, 상기 개구(104) 내부에 절연막을 채움으로서 소자 분리막을 형성하고자 할 때는 상기 제1팽창성 부재(106a)로 폴리실리콘(poly-Si)을 이용할 수 있다. 상기 폴리실리콘이 산화(oxidation)되면 실리콘 산화물(SiO2)로 전환되고, 이 때 상기 변환된 실리콘 산화물은 초기의 폴리실리콘의 체적보다 큰 체적을 가진다. 즉, 상기 폴리실리콘은 산화에 의해 절연 능력이 우수한 실리콘 산화물로 변환되고, 이 때 그 체적이 팽창하므로 상기 제1팽창성 부재(106a)로서 적합하다.The first expandable member 106a may vary depending on the use of the opening 104. For example, when a device isolation layer is to be formed by filling an insulating layer in the opening 104, poly-Si may be used as the first expandable member 106a. When the polysilicon is oxidized, it is converted into silicon oxide (SiO 2 ), wherein the converted silicon oxide has a volume larger than that of the initial polysilicon. That is, the polysilicon is converted into silicon oxide having excellent insulation capability by oxidation, and is suitable as the first expandable member 106a because its volume expands.
또한, 상기 제1팽창성 부재(106a)가 폴리실리콘막으로 이루어질 경우에 상기 폴리실리콘막은 스텝 커버리지(step coverage)가 우수한 화학 기상 증착법에 의해 형성될 수 있다.In addition, when the first expandable member 106a is made of a polysilicon film, the polysilicon film may be formed by a chemical vapor deposition method having excellent step coverage.
상기 제1팽창성 부재(106a) 상에 상기 개구(104)를 매립하는 제1밀도를 갖는 제1충전물(108a)을 형성한다. 상기 개구(104) 내부에 소자 분리막을 형성하는 경우에는 상기 제1충전물(108a)은 절연막로 형성될 수 있다. 상기 절연막의 예로는 HDP(high density plasma) 산화막, USG(undoped silicate glass), BSG(boron doped silicate glass), PSG(phosphorous doped silicate glass), BPSG(boron doped phosphosilicate glass)와 같은 실리케이트(silicate) 계열의 산화막 또는 실라잔(silazane), 실라놀(silanol), 실세스퀴옥산(silsesquioane) 등을 포함하는 SOG 조성물 등이 있다.A first filling 108a having a first density filling the opening 104 is formed on the first expandable member 106a. When the device isolation layer is formed in the opening 104, the first charge 108a may be formed of an insulating layer. Examples of the insulating film include silicate series such as high density plasma (HDP) oxide film, undoped silicate glass (USG), boron doped silicate glass (BSG), phosphorous doped silicate glass (PSG), and boron doped phosphosilicate glass (BPSG). And an SOG composition containing an oxide film or silazane, silanol, silsesquioxane, or the like.
특히, 상기 개구(104)의 선폭이 50 내지 90nm인 경우에는 상기 제1충전물(108a)은 유동성(flowable)이 있는 BPSG 또는 SOG 조성물로 형성되는 것이 바람직하다. 이로써, 상기 개구(104) 내부에는 제1밀도를 갖는 절연막이 존재하게 된다.In particular, when the line width of the opening 104 is 50 to 90nm, the first filler 108a is preferably formed of a flowable BPSG or SOG composition. As a result, an insulating film having a first density exists in the opening 104.
도 3을 참조하면, 상기 제1팽창성 부재(106a)의 체적을 증가시킴으로써 상기 제1두께보다 큰 제2두께를 갖는 제2팽창성 부재(106b)를 형성한다. 예를 들면, 상기 제1팽창성 부재(106a)가 폴리실리콘으로 이루어지고, 상기 제1충전물(108a)이 산화물 또는 SOG 조성물로 이루어지는 경우에 상기 제2팽창성 부재(106b)는 상기 폴리실리콘이 산화되어 실리콘 산화물이 된다.Referring to FIG. 3, the second expandable member 106b having a second thickness larger than the first thickness is formed by increasing the volume of the first expandable member 106a. For example, when the first expandable member 106a is made of polysilicon and the first filler 108a is made of an oxide or SOG composition, the second expandable member 106b is oxidized in the polysilicon. Silicon oxide.
상기 제2팽창성 부재(106b)는 상기 기판(100)을 산소(O) 분위기 하에서 열처리함으로써 형성된다. 상기 열처리는 상기 개구(104)의 절연 능력을 향상시키기 위하여 실질적으로 상기 폴리실리콘막 전체가 실리콘 산화물로 전환되도록 수행하는 것이 바람직하다.The second expandable member 106b is formed by heat treating the substrate 100 in an oxygen (O) atmosphere. The heat treatment is preferably performed so that the entire polysilicon film is converted to silicon oxide in order to improve the insulating ability of the opening 104.
여기서, 폴리실리콘막은 실리콘 산화물로 전환되면서 그 체적이 증가한다. 구체적으로, 초기의 제1두께를 갖는 폴리실리콘막은 산화 공정에 의해 상기 제1두께보다 약 두 배 정도가 큰 제2두께를 가지는 실리콘 산화막으로 전환된다.Here, the volume of the polysilicon film is increased as it is converted to silicon oxide. Specifically, the polysilicon film having an initial first thickness is converted into a silicon oxide film having a second thickness about twice as large as the first thickness by an oxidation process.
한편, 상기 제1밀도를 가지고, 상기 개구(104) 내부에 존재하는 제1충전물(108a)은 상기 제1팽창성 부재(106a)가 제2팽창성 부재(106b)로 변환됨에 따라 상기 제2팽창성 부재(106b)의 팽창 압력에 의해 상기 제1밀도보다 큰 제2밀도를 갖는 제2충전물(108b)이 형성된다. 다시 말하면, 상기 제2충전물(108b)의 막질은 상기 제1충전물(108a)보다 치밀해질 수 있다.Meanwhile, the first filling material 108a having the first density and existing inside the opening 104 has the second expandable member as the first expandable member 106a is converted into the second expandable member 106b. By the expansion pressure of 106b, a second charge 108b having a second density larger than the first density is formed. In other words, the film quality of the second filler 108b may be denser than that of the first filler 108a.
예를 들면, 상기 폴리실리콘막은 실리콘 산화막으로 전환되면서 체적이 팽창하기 때문에, 상기 개구(104) 내부의 절연막은 상기 팽창 압력에 의해서 압축된다. 따라서, 상기 개구(104) 내부의 절연막은 상기 제1밀도보다 큰 제2밀도를 가질 수 있다. 여기서, 상기 개구(104) 내부에 보이드(void)가 존재할 경우, 상기 보이드는 상기 절연막의 압축에 의해 제거될 수 있다.For example, since the polysilicon film is expanded to a silicon oxide film and the volume expands, the insulating film inside the opening 104 is compressed by the expansion pressure. Therefore, the insulating film inside the opening 104 may have a second density greater than the first density. Here, when a void exists in the opening 104, the void may be removed by compression of the insulating layer.
이와 같은 개구 충전 방법에 의하면, 제1충전물(108a)의 충전 밀도가 증가하여 막질이 치밀해지므로, 그 내부에 보이드가 생성되는 것이 억제될 수 있다. 상기 개구(104) 내부에 소자 분리막을 형성하는 경우에는 소자 분리막의 막질이 치밀해지기 때문에 보이드 등이 억제되어 절연 능력이 향상될 수 있다. 또한, 후속하는 세정 또는 식각 공정에 의한 식각 저항성이 증가될 수 있다.According to the opening filling method as described above, since the packing density of the first filling 108a is increased and the film quality becomes dense, generation of voids therein can be suppressed. When the device isolation layer is formed in the opening 104, since the film quality of the device isolation layer becomes dense, voids and the like may be suppressed, thereby improving insulation ability. In addition, the etching resistance by the subsequent cleaning or etching process may be increased.
도 4 내지 도 9는 상기 개구 충전 방법을 이용한 트렌치 소자 분리 구조물의 형성 방법을 설명하기 위한 단면도들이다.4 to 9 are cross-sectional views illustrating a method of forming a trench isolation structure using the opening filling method.
도 4를 참조하면, 실리콘 웨이퍼와 같은 기판(200) 상에 버퍼 산화막(202)을 형성한다. 상기 버퍼 산화막(202)은 실리콘 산화물을 포함하며, 열산화 공정을 통해 상기 실리콘 기판(200)의 표면 부위가 산화됨으로써 형성될 수 있다.Referring to FIG. 4, a buffer oxide film 202 is formed on a substrate 200 such as a silicon wafer. The buffer oxide layer 202 may include silicon oxide, and may be formed by oxidizing a surface portion of the silicon substrate 200 through a thermal oxidation process.
상기 버퍼 산화막(202) 상에 상기 기판(200)의 소자 분리 영역을 노출(open)시키는 하드 마스크(204)를 형성한다. 상기 하드 마스크(204)는 실리콘 질화물과 같은 질화물로 이루어질 수 있다. 여기서, 상기 버퍼 산화막(202)은 상기 하드 마스크(204)를 이루는 질화물(nitride)과 상기 실리콘 기판(200) 간의 계면에서 발생할 수 있는 응력을 완화시키기 위하여 제공되는 막이다.A hard mask 204 is formed on the buffer oxide layer 202 to open the device isolation region of the substrate 200. The hard mask 204 may be formed of a nitride such as silicon nitride. Here, the buffer oxide film 202 is a film provided to relieve stress that may occur at the interface between the nitride constituting the hard mask 204 and the silicon substrate 200.
상기 하드 마스크(204)를 식각 마스크로 이용하여 상기 노출된 기판(200)을 식각함으로써 트렌치(206)를 형성한다. 상기 트렌치(206)는 이방성 건식 식각 공정에 의해 형성될 수 있다. 상기 트렌치(206)는 50 내지 90nm 정도의 선폭을 가지며, 상기 트렌치(206)의 측벽은 상기 트렌치(206)의 입구 부분에서 상기 기판(200)의 표면을 기준으로 80 내지 90°의 경사를 갖는다.The trench 206 is formed by etching the exposed substrate 200 using the hard mask 204 as an etching mask. The trench 206 may be formed by an anisotropic dry etching process. The trench 206 has a line width of about 50 to 90 nm, and the sidewall of the trench 206 has an inclination of about 80 to 90 degrees with respect to the surface of the substrate 200 at an inlet of the trench 206. .
상기 트렌치(206)의 측벽 및 저면 상에 질화막 라이너(liner, 208)를 형성한다. 상기 질화막 라이너(208)은 상기 트렌치(206)의 내측면의 산화를 방지하는 베리어막으로 기능한다. 구체적으로, 상기 트렌치(206)를 식각 공정에 의해 발생되는 상기 트렌치(206)의 측벽 부위에 점결함 등이 후속하는 열처리 공정을 통해 전위(dislocation)로 성장함으로써 소자 특성을 저하시키는 것을 방지할 수 있다. 상기 질화막 라이너(208)를 형성하기 전에 상기 트렌치(206) 형성시 발생하는 식각 손상을 완화시키기 위한 열산화막(도시되지 않음)을 더 형성하는 것이 바람직하다.A nitride film liner 208 is formed on the sidewalls and bottom of the trench 206. The nitride film liner 208 functions as a barrier film that prevents oxidation of the inner surface of the trench 206. Specifically, the trench 206 may be prevented from degrading device characteristics by growing at a dislocation through a subsequent heat treatment process such as a point defect or the like on the sidewall of the trench 206 generated by an etching process. . Prior to forming the nitride film liner 208, it is preferable to further form a thermal oxide film (not shown) to mitigate etching damage occurring when the trench 206 is formed.
상기 질화막 라이너(208) 및 상기 기판(200) 상에 제1두께를 갖는 폴리실리콘막(210a)을 형성한다. 상기 폴리실리콘막(210a)은 화학 기상 증착 공정을 통해 30 내지 200Å의 실질적으로 균일한 두께로 형성될 수 있다.A polysilicon film 210a having a first thickness is formed on the nitride film liner 208 and the substrate 200. The polysilicon film 210a may be formed to have a substantially uniform thickness of 30 to 200 kPa through a chemical vapor deposition process.
상기 폴리실리콘막(210a) 상에 제1밀도를 갖는 제1절연막(212a)을 형성한다. 이 때, 상기 제1절연막(212a)은 상기 트렌치(206)를 충분히 채우도록 형성된다. 예를 들면, 상기 제1절연막(212a)은 고밀도 플라즈마(HDP) 산화막, BPSG 산화막 또는 SOG 산화막으로 형성될 수 있다. 여기서는, 상기 트렌치(206)의 선폭이 90nm 이하로 매우 작기 때문에 상기 제1절연막(212a)은 유동성(flowable) 막질로 이루어지는 것이 바람직하다. 더욱 바람직하게는, 상기 유동성 막질은 SOG 조성물로 형성된다. 상기 SOG 조성물은 액상 실리콘 산화물 유기 전구체(liquid silicon oxide organic precursor)로서, 포토레지스트 조성물을 도포하는 방법과 유사하게 상기 기판(200) 상에 형성되고, 상기 트렌치(206) 내부로 흘러 들어가게 된다. 이 때, SOG 조성물은 실질적으로 액체이기 때문에 SOG 조성물에 포함된 용매가 증발하기 전에는 SOG 막의 상면은 대략 평탄하게 형성된다.A first insulating layer 212a having a first density is formed on the polysilicon layer 210a. In this case, the first insulating layer 212a is formed to sufficiently fill the trench 206. For example, the first insulating layer 212a may be formed of a high density plasma (HDP) oxide layer, a BPSG oxide layer, or an SOG oxide layer. In this case, since the line width of the trench 206 is very small (90 nm or less), the first insulating film 212a is preferably made of a flowable film. More preferably, the flowable film is formed of an SOG composition. The SOG composition is a liquid silicon oxide organic precursor, which is formed on the substrate 200 and flows into the trench 206 similarly to a method of applying a photoresist composition. At this time, since the SOG composition is substantially liquid, the top surface of the SOG film is formed to be substantially flat before the solvent contained in the SOG composition evaporates.
도 6을 참조하면, 상기 폴리실리콘막(210a)을 산화시키기 위하여 상기 기판(200)을 산소(O) 분위 하에서 열처리한다. 예를 들면, 상기 열처리는 산소 약 700 내지 1000℃ 정도의 온도 하에서 수행될 수 있다. 상기 열처리 공정의 예로는 질소(N2) 어닐링, 아르곤(Ar) 어닐링, 증기(H2O) 어닐링, 산소(O2) 어닐링, 진공 어닐링 등이 있다.Referring to FIG. 6, the substrate 200 is heat-treated under oxygen (O) to oxidize the polysilicon film 210a. For example, the heat treatment may be performed at a temperature of about 700 to 1000 ℃ oxygen. Examples of the heat treatment process include nitrogen (N 2 ) annealing, argon (Ar) annealing, steam (H 2 O) annealing, oxygen (O 2 ) annealing, vacuum annealing, and the like.
상기 열처리 공정에 의해 상기 폴리실리콘막(210a)이 산화되어 폴리실리콘 산화막(210b)(SiO2, 210b)으로 전환된다. 상기 열처리 공정은 상기 트렌치(206)의 절연 능력을 향상시키기 위하여 실질적으로 상기 폴리실리콘막(210a) 전체를 실리콘 산화물로 전환시키도록 수행되는 것이 바람직하다.By the heat treatment process, the polysilicon film 210a is oxidized and converted into a polysilicon oxide film 210b (SiO 2 , 210b). The heat treatment process may be performed to substantially convert the entire polysilicon film 210a into silicon oxide in order to improve the insulating ability of the trench 206.
여기서, 상기 폴리실리콘막(210a)은 실리콘 산화물로 전환되면서 그 체적이 증가하는 현상이 일어난다. 구체적으로, 초기의 제1두께를 갖는 폴리실리콘막(210a)은 산화 공정에 의해 상기 제1두께보다 약 두 배에 가까운 제2두께를 가지는 실리콘 산화막으로 전환된다.In this case, the polysilicon film 210a is converted to silicon oxide, so that its volume increases. Specifically, the polysilicon film 210a having the first first thickness is converted to a silicon oxide film having a second thickness that is approximately twice as large as the first thickness by an oxidation process.
이에 따라, 상기 트렌치(206) 내부를 충전하고 있는 제1절연막(212a)은 상기 제1절연막(212a)을 감싸고 있는 상기 폴리실리콘 산화막(210b)의 팽창 압력에 의해서 압축된다. 그 결과, 상기 트렌치(206) 내부에 존재하는 제1절연막(212a)은 상기 제1밀도보다 큰 제2밀도를 갖는 제2절연막(212b)으로 형성되어 막질이 치밀해질 수 있다. 따라서, 상기 제2절연막(212b)은 후속되는 습식 식각 공정 등에서 에치 저항성이 증가되어 식각시 두께 제어가 용이해질 수 있다. 특히, 상기 트렌치(206) 내부에 보이드(void)가 존재하는 경우 상기 보이드는 상기 절연막의 압축에 의해 사라질 수 있다.Accordingly, the first insulating film 212a filling the inside of the trench 206 is compressed by the expansion pressure of the polysilicon oxide film 210b surrounding the first insulating film 212a. As a result, the first insulating film 212a existing in the trench 206 may be formed as a second insulating film 212b having a second density greater than the first density, thereby making the film quality dense. Therefore, the second insulating layer 212b may have an increased etch resistance in a subsequent wet etching process to facilitate thickness control during etching. In particular, when a void is present in the trench 206, the void may disappear due to the compression of the insulating layer.
요컨대, 상기 SOG와 같은 절연막은 그 유동 특성으로 인하여 HDP 산화막 등에 비해 선폭이 미세한 트렌치(206)를 용이하게 채울 수 있는 장점이 있다. 반면, SOG는 HDP 산화막에 비해 밀도가 매우 낮으므로, 이 후 화학적 기계적 연마 공정 또는 습식 식각 공정에서 과도하게 식각되기 때문에 두께 제어가 매우 어려운 문제가 있다. 이에 따라, 상기 폴리실리콘막(210a)을 이용하여 유동성을 갖는 제1절연막(212a)의 밀도를 향상시킴으로써, 상기 문제점을 용이하게 해결할 수 있다.In other words, the insulating film such as SOG has an advantage of easily filling the trench 206 having a fine line width compared to the HDP oxide film due to its flow characteristics. On the other hand, since SOG has a very low density compared to the HDP oxide film, there is a problem that the thickness control is very difficult since it is excessively etched in a chemical mechanical polishing process or a wet etching process. Accordingly, the problem may be easily solved by improving the density of the first insulating film 212a having fluidity using the polysilicon film 210a.
한편, 상기 폴리실리콘막(210a)이 폴리실리콘 산화막(210b)으로 전환되면서 발생하는 체적 팽창은 상기 제1절연막(212a)뿐만 아니라, 이와 반대 방향에 위치하는 상기 트렌치(206)의 측벽에도 압력(스트레스)을 가하게 된다. 구체적으로, 상기 압력은 상기 트렌치(206)의 측벽을 이루는 실리콘 격자(lattice)에 소정의 스트레스를 가하게 되기 때문에, 상기 실리콘 격자의 손상 정도를 완화시킬 수 있다. 따라서, 소자의 동작 특성이 보다 향상될 수 있다.Meanwhile, the volume expansion generated when the polysilicon film 210a is converted to the polysilicon oxide film 210b may be applied to not only the first insulating film 212a but also to sidewalls of the trench 206 positioned in the opposite direction. Stress). Specifically, since the pressure exerts a predetermined stress on the silicon lattice forming the sidewalls of the trench 206, the damage of the silicon lattice may be alleviated. Thus, the operating characteristics of the device can be further improved.
이와 동시에, 상기 열처리 공정에 의해 상기 SOG 조성물에 포함된 유기 물질들이 제거되고, 이에 따라 상기 SOG 조성물은 실리콘 산화물로 형성될 수 있다. 이와는 다르게, 상기 열처리 공정 전에 상기 SOG 조성물과 같은 유동성 막질에 포함된 유기 용매를 제거하기 위한 고온 큐어링 공정(high curing process)을 별도로 수행할 수도 있다.At the same time, the organic materials included in the SOG composition are removed by the heat treatment process, and thus the SOG composition may be formed of silicon oxide. Alternatively, a high curing process for removing the organic solvent included in the fluid film such as the SOG composition may be separately performed before the heat treatment process.
도 7을 참조하면, 상기 기판(200)의 상면 상에 존재하는 상기 제1절연막(212a), 질화막 라이너(208) 및 하드 마스크(204)의 일부를 제거한다. 상기 제거는 화학적 기계적 연마 공정 또는 에치백 공정에 의해 수행될 수 있다. 이어서, 상기 공정이 완료된 후에 잔류하는 하드 마스크(204) 및 질화막 라이너(208)를 완전히 제거한다. 상기 제거는 인산(H2PO4)을 포함하는 습식 식각 공정에 의해 수행될 수 있다.Referring to FIG. 7, portions of the first insulating film 212a, the nitride film liner 208, and the hard mask 204 existing on the upper surface of the substrate 200 are removed. The removal may be performed by a chemical mechanical polishing process or an etch back process. Subsequently, the hard mask 204 and the nitride film liner 208 remaining after the process is completed are completely removed. The removal may be performed by a wet etching process including phosphoric acid (H 2 PO 4 ).
도 8을 참조하면, 상기 기판(200) 상에 잔류하는 버퍼 산화막(202)을 제거한다. 상기 제거는 SC1과 같은 습식 식각 공정을 통해 수행될 수 있다. 상기 버퍼 산화막(202) 제거시 상기 제2절연막(212b)의 상부 일부도 제거된다. 여기서, 상기 제2절연막(212b)이 SOG 공정에 의해 SOG 조성물로부터 형성된 산화막일 경우에 그 식각비가 상기 버퍼 산화막(212b)보다 더 클 수 있다. 그러나, 상기 제2절연막(212b)의 막질이 상기 폴리실리콘 산화막(210b)에 의해 치밀해져 에치 저항성이 증가되기 때문에, 상기 제2절연막(212b)이 과도하게 식각되는 현상은 억제될 수 있다.Referring to FIG. 8, the buffer oxide layer 202 remaining on the substrate 200 is removed. The removal may be performed through a wet etching process such as SC1. When the buffer oxide layer 202 is removed, a portion of the upper portion of the second insulating layer 212b is also removed. Here, when the second insulating film 212b is an oxide film formed from the SOG composition by the SOG process, the etching ratio may be larger than that of the buffer oxide film 212b. However, since the film quality of the second insulating film 212b is dense by the polysilicon oxide film 210b to increase the etch resistance, the phenomenon that the second insulating film 212b is excessively etched can be suppressed.
마지막으로, 상기 기판(200)의 상면 및 제2절연막(212b) 상에 게이트 산화막(214)을 형성하여 트렌치(206) 소자 분리 구조물을 완성한다.Finally, the gate oxide layer 214 is formed on the upper surface of the substrate 200 and the second insulating layer 212b to complete the trench 206 device isolation structure.
본 발명에 따르면, 상기 개구의 내측면에 형성된 팽창성 부재를 이용하여 개구 충전물 막질을 치밀하게 만들 수 있다. 이에 따라, 습식 식각과 같은 식각 저항성을 증가시킬 수 있다.According to the present invention, the opening filler film can be densified using the expandable member formed on the inner side of the opening. Accordingly, etching resistance such as wet etching may be increased.
또한, 트렌치 소자 분리 구조물 형성시 상기 개구 충전 방법을 이용하면, 소자 분리막의 막질을 치밀하게 하여 보이드를 효과적으로 억제하는 동시에 상기 개구 측벽에 발생된 실리콘 격자를 큐어링함으로써 소자의 전기적인 특성을 향상시킬 수 있다.In addition, when the trench filling method is used to form the trench isolation structure, the film quality of the isolation layer can be densified to effectively suppress the voids and to improve the electrical characteristics of the device by curing the silicon lattice generated on the sidewalls of the opening. Can be.
이와 같은 방법으로 90nm 이하의 선폭을 갖는 소자의 전기적인 특성을 담보함으로써, 반도체 장치의 신뢰성을 향상시킬 수 있다.In this way, by securing the electrical characteristics of the device having a line width of 90 nm or less, the reliability of the semiconductor device can be improved.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to a preferred embodiment of the present invention, those skilled in the art will be able to variously modify and change the present invention without departing from the spirit and scope of the invention as set forth in the claims below. It will be appreciated.
도 1 내지 도 3은 본 발명의 일 실시예에 따른 개구 충전 방법을 설명하기 위한 단면도들이다.1 to 3 are cross-sectional views illustrating an opening filling method according to an embodiment of the present invention.
도 4 내지 도 8은 본 발명의 다른 실시예에 따른 소자 분리 구조물 형성 방법을 설명하기 위한 단면도들이다.4 to 8 are cross-sectional views illustrating a method of forming a device isolation structure according to another exemplary embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
100, 200 : 기판 102 : 마스크 패턴100, 200: substrate 102: mask pattern
104 : 개구 106a : 제1팽창성 부재104 opening 106a first expandable member
106b : 제2팽창성 부재 108a : 제1충전물106b: second expandable member 108a: first filler
108b : 제2충전물 202 : 버퍼 산화막108b: second charge 202: buffer oxide film
204 : 하드 마스크 206 : 트렌치204: Hard Mask 206: Trench
208 : 질화막 라이너 210a : 제1폴리실리콘막208: nitride film liner 210a: first polysilicon film
210b : 폴리실리콘 산화막 212a : 제1절연막210b: polysilicon oxide film 212a: first insulating film
212b : 제2절연막 214 : 게이트 산화막212b: second insulating film 214: gate oxide film
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050055499A KR20070000062A (en) | 2005-06-27 | 2005-06-27 | Method of filling a opening and method of forming a trench isolation structure using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050055499A KR20070000062A (en) | 2005-06-27 | 2005-06-27 | Method of filling a opening and method of forming a trench isolation structure using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060136032A KR20060136032A (en) | 2007-01-02 |
KR20070000062A true KR20070000062A (en) | 2007-01-02 |
Family
ID=37868071
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050055499A KR20070000062A (en) | 2005-06-27 | 2005-06-27 | Method of filling a opening and method of forming a trench isolation structure using the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20070000062A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8906761B2 (en) | 2012-09-10 | 2014-12-09 | Samsung Electronics Co., Ltd. | Method of manufacturing for semiconductor device using expandable material |
US11211284B2 (en) | 2019-05-31 | 2021-12-28 | Samsung Electronics Co., Ltd. | Semiconductor device including trench isolation layer and method of forming the same |
-
2005
- 2005-06-27 KR KR1020050055499A patent/KR20070000062A/en not_active Application Discontinuation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8906761B2 (en) | 2012-09-10 | 2014-12-09 | Samsung Electronics Co., Ltd. | Method of manufacturing for semiconductor device using expandable material |
US11211284B2 (en) | 2019-05-31 | 2021-12-28 | Samsung Electronics Co., Ltd. | Semiconductor device including trench isolation layer and method of forming the same |
US11854864B2 (en) | 2019-05-31 | 2023-12-26 | Samsung Electronics Co., Ltd. | Semiconductor device including trench isolation layer and method of forming the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6683354B2 (en) | Semiconductor device having trench isolation layer and a method of forming the same | |
KR100334474B1 (en) | Method of forming trench isolation structure | |
KR100757125B1 (en) | Semiconductor device and manufacturing method thereof | |
US20120276713A1 (en) | Method for manufacturing semiconductor device | |
KR19990084517A (en) | How to form trench isolation | |
KR100513801B1 (en) | Method for manufacturing semiconductor device with flowable dielectric for gapfilling | |
KR100823703B1 (en) | Isolation structure, method of forming the isolation structure, semiconductor device having the isolation structure and method of manufacturing the semiconductor device having the isolation structure | |
KR100790965B1 (en) | Semiconductor device prevented ring defect and method for manufacturing the same | |
KR100701692B1 (en) | Method for forming isolation layer of semiconductor device | |
KR20070000062A (en) | Method of filling a opening and method of forming a trench isolation structure using the same | |
KR20060136032A (en) | Method of filling a opening and method of forming a trench isolation structure using the same | |
JP2006269899A (en) | Method of manufacturing semiconductor apparatus | |
KR100564561B1 (en) | Method for trench isolation in semiconductor device without void | |
KR100420701B1 (en) | Method of forming an isolation film in semiconductor device | |
KR100502671B1 (en) | Method for gapfilling in semiconductor device | |
KR100653704B1 (en) | Methods of forming trench isolation in semiconductor device and trench isolation structure fabricated thereby | |
KR100552852B1 (en) | Method for fabricating shallow trench isolation | |
US20110159692A1 (en) | Method for fabricating semiconductor device | |
KR100517351B1 (en) | Method for manufacturing device isolation barrier of semiconductor device | |
KR100824184B1 (en) | Method of manufacturing a semiconductor device | |
KR100929640B1 (en) | Manufacturing method of semiconductor device | |
KR100779370B1 (en) | Method for forming the isolation layer in semiconductor device | |
KR20100036098A (en) | Method for forming trench isolation layer in semiconductor device | |
KR20080114065A (en) | Method for manufacturing of isolation layer of semiconductor device | |
KR20080114254A (en) | Method of forming an isolation in semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |