Nothing Special   »   [go: up one dir, main page]

KR20060134512A - Manufacturing method for embedded printed circuit board - Google Patents

Manufacturing method for embedded printed circuit board Download PDF

Info

Publication number
KR20060134512A
KR20060134512A KR1020050054247A KR20050054247A KR20060134512A KR 20060134512 A KR20060134512 A KR 20060134512A KR 1020050054247 A KR1020050054247 A KR 1020050054247A KR 20050054247 A KR20050054247 A KR 20050054247A KR 20060134512 A KR20060134512 A KR 20060134512A
Authority
KR
South Korea
Prior art keywords
hole
copper foil
printed circuit
circuit board
prepreg
Prior art date
Application number
KR1020050054247A
Other languages
Korean (ko)
Other versions
KR100699237B1 (en
Inventor
김문일
유제광
류창섭
김형태
이요석
이두환
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050054247A priority Critical patent/KR100699237B1/en
Publication of KR20060134512A publication Critical patent/KR20060134512A/en
Application granted granted Critical
Publication of KR100699237B1 publication Critical patent/KR100699237B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4697Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/26Cleaning or polishing of the conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

A method for fabricating an embedded printed circuit board is provided to reduce process time without restriction on post-process by reducing error rate. In a method for fabricating an embedded printed circuit board, a hole is formed on a copper clad laminate where a circuit pattern is formed(S10). The copper clad laminate and a prepreg and a copper foil are sequentially located and pre-attached(S20). An electric device is fixed in the hole(S30). The inside of the hole is filled and then hardened(S40). A prepreg and a copper foil are additionally located and stacked on another plane of the copper clad laminate and then a via hole is formed(S50).

Description

임베디드 인쇄회로기판 제조방법{Manufacturing Method for Embedded Printed Circuit Board}Manufacturing Method for Embedded Printed Circuit Board

도 1은 본 발명의 일실시예에 따른 임베디드 인쇄회로기판 제조방법을 나타낸 흐름도.1 is a flow chart showing a method for manufacturing an embedded printed circuit board according to an embodiment of the present invention.

도 2는 평판 상에 동박, 프리프레그 및 홀이 형성된 동박적층판을 순차적으로 위치시킨 상태를 도시한 단면도. FIG. 2 is a cross-sectional view showing a state in which copper foil laminated plates having copper foil, prepreg and holes are sequentially formed on a flat plate.

도 3은 평판 상에 동박, 프리프레그 및 동박적층판을 가접합시킨 상태를 나타낸 단면도. 3 is a cross-sectional view showing a state in which a copper foil, a prepreg and a copper foil laminated plate are temporarily bonded onto a flat plate.

도 4는 동박적층판의 홀 내부에 레진을 도포한 후 전기소자를 위치시킨 상태를 도시한 단면도. Figure 4 is a cross-sectional view showing a state in which the electrical element is placed after applying the resin inside the hole of the copper-clad laminate.

도 5는 홀 내부를 충전재를 이용하여 충전한 상태를 나타낸 단면도. 5 is a cross-sectional view showing a state where the inside of the hole is filled with a filler.

도 6은 동박적층판의 타면에 프리프레그 및 동박을 적층한 상태를 도시한 단면도. 6 is a cross-sectional view showing a state in which a prepreg and a copper foil are laminated on the other surface of the copper clad laminate.

도 7은 인쇄회로기판에 비어홀을 형성하여 내층회로를 연결한 상태를 나타낸 단면도. 7 is a cross-sectional view illustrating a state in which a via hole is formed in a printed circuit board to connect an inner layer circuit.

도 8은 MLCC를 홀 내부에 임베드한 상태를 도시한 단면도.8 is a cross-sectional view illustrating a state in which an MLCC is embedded in a hole.

*도면의 주요부분에 대한 도면부호의 설명** Description of the reference numerals for the main parts of the drawings *

10: 동박적층판 11: 홀 13: 회로패턴 10: copper clad laminate 11: hole 13: circuit pattern

15: 비어홀 20: 프리프레그 30: 동박15: beer hall 20: prepreg 30: copper foil

40: 전기소자 50: 레진 60: 충전재40: electric element 50: resin 60: filler

70: 평판70: reputation

본 발명은 임베디드 인쇄회로기판의 제조방법에 관한 것으로, 더욱 상세하게는 임베딩 과정에서 전기소자가 빠질 염려가 없는 임베디드 인쇄회로기판의 제조방법에 관한 것이다. The present invention relates to a method of manufacturing an embedded printed circuit board, and more particularly, to a method of manufacturing an embedded printed circuit board without fear of the electrical element is removed during the embedding process.

최근, 휴대용 단말기 및 노트북의 보급에 수반하여 고속 동작이 요구되는 전자기기가 널리 사용되고 있으며, 이에 따라 고속 동작이 가능한 인쇄회로기판이 요구되고 있다. 이와 같은 고속동작을 위해서는 인쇄회로기판에 있어서 배선 및 전자부품의 고밀도화가 필요하다.BACKGROUND Recently, electronic devices requiring high speed operation have been widely used with the spread of portable terminals and notebook computers. Accordingly, a printed circuit board capable of high speed operation has been demanded. Such high speed operation requires high density of wiring and electronic components in a printed circuit board.

이와 같은 고밀도화를 달성하기 위한 수단으로 빌드업(build up) 방법이 알려져 있다. 빌드업 방법은, 예를 들면, 동박 에칭(etching) 등에 의해 배선이 형성되는 양면 동장 유리 에폭시(glass epoxy) 등으로 되는 코어(core) 기판의 표면에 감광성수지를 도포한 후 노광 현상하고 비어홀(via hole)을 구비하는 절연층을 형 성한 뒤, 그 표면에 무전해 동도금을 행한다. 그리고 이것을 레지스트(regist)에 도포, 에칭(etching) 및 레지스트 제거에 의하여 비어홀 도체 및 배선 회로층을 형성한다. 그리고 상기 감광성수지에 의한 절연층의 형성과 비어홀 도체 및 배선회로층을 형성하는 과정을 반복한 후, 드릴 등에 의하여 스루홀(through hole)을 형성하고 스루홀 내에 도금층을 형성하여 층간 배선 회로층을 접속하게 한다. As a means for achieving such a high density, a build up method is known. The build-up method is, for example, after the photosensitive resin is applied to the surface of a core substrate made of a double-sided copper glass epoxy or the like on which wiring is formed by copper foil etching or the like, and then exposed and developed via holes ( After forming an insulating layer having a via hole, electroless copper plating is performed on the surface. The via hole conductor and the wiring circuit layer are formed by coating, etching, and removing the resist on the resist. After repeating the formation of the insulating layer by the photosensitive resin and the formation of the via hole conductor and the wiring circuit layer, a through hole is formed by a drill or the like and a plating layer is formed in the through hole to form an interlayer wiring circuit layer. To connect.

그리고 종래의 인쇄회로기판에서는 프리프레그(prepreg)라고 불리는 유기 수지를 포함하는 평판의 표면에 동박을 적층한 후, 이것을 에칭한 후 미세한 회로를 형성하고 적층한다. 그리고 마이크로 드릴을 이용하여 스루홀을 펀칭한 후 홀 내부에 도금법에 의하여 금속을 부착시켜 스루홀 도체를 형성함으로써 각 층간을 전기적으로 접속한다. 또한, 절연층에 형성한 비어홀 내부에 금속 분말을 충전하여 비어홀 도체를 형성한 후 다른 절연층을 적층하고 다층화한 배선 기판도 제안되고 있다. In a conventional printed circuit board, copper foil is laminated on the surface of a flat plate containing an organic resin called prepreg, and then etched to form a fine circuit. After the through-hole is punched out using a micro-drill, the metal is attached to the inside of the hole by a plating method to form a through-hole conductor to electrically connect each layer. Moreover, the wiring board which filled the metal powder inside the via hole formed in the insulating layer, formed the via-hole conductor, laminated another insulating layer, and multilayered is also proposed.

상기와 같이, 금속 분말의 충전에 의해서 비어홀 도체를 형성하는 방법은 비어홀 도체의 소형화가 가능함과 동시에 임의의 위치에서 비어홀을 형성할 수 있다는 점에서 유리하다. 또한, 빌드업 방법에 의해서 형성되는 인쇄회로기판에 의해서도 고밀도 배선이 가능하다. 그러나 인쇄회로기판에 여러 가지의 전기소자를 탑재하는 경우에는 기판의 표면에 실장할 수밖에 없기 때문에 기판의 소형화에는 한계가 있었다. As described above, the method of forming the via hole conductor by filling the metal powder is advantageous in that the via hole conductor can be downsized and the via hole can be formed at an arbitrary position. In addition, high density wiring is also possible with a printed circuit board formed by the build-up method. However, when various electric elements are mounted on a printed circuit board, there is a limit to the miniaturization of the board because it can only be mounted on the surface of the board.

이와 같은 문제를 해결하기 위하여, 최근에는 기판을 절연체 등에 임베딩(embedding)하는 방법이 제안되고 있다. 즉, 절연체의 내부에 전자소자가 내장되는 홀을 형성한 후 전자소자를 위치시켜 충전재 등을 이용하여 고정하는 방법이다. 이와 같은 임베딩 공정에 의하면, 전기소자가 기판에 표면에 실장되는 것이 아니라 기판의 내부에 임베딩되기 때문에 기판의 소형화 및 고밀도화가 가능할 뿐만 아니라 기판의 고성능화 또한 가능하다. In order to solve such a problem, a method of embedding a substrate into an insulator or the like has recently been proposed. That is, after forming a hole in which the electronic device is embedded in the insulator, the electronic device is positioned and fixed using a filler or the like. According to such an embedding process, not only the electric element is embedded on the surface of the substrate but also embedded in the substrate, so that the substrate can be made smaller and higher in density, and the substrate can be made more efficient.

그러나 종래의 임베딩 공정은 작업 도중에 충전재와 함께 전기소자가 절연층으로부터 빠질 가능성이 있다. 이와 같이, 전기소자가 절연층으로부터 빠지면 생산라인에서 후공정에 차질을 빚을 뿐만 아니라 기판의 불량률도 상승하고 공정시간도 길어지는 문제점이 있다. However, in the conventional embedding process, there is a possibility that the electric element together with the filler material is removed from the insulating layer during the operation. As such, when the electric element is pulled out of the insulating layer, not only does it cause a later process in the production line but also a defect rate of the substrate is increased and the process time is long.

본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위해 도출된 것으로, The present invention is derived to solve the problems of the prior art as described above,

본 발명의 목적은 공정 과정에서 전기소자가 빠지는 문제점이 없기 때문에 불량률이 감소할 뿐만 아니라 후공정에 대한 제한이 없어 공정시간을 줄일 수 있는 임베디드 인쇄회로기판 제조방법을 제공하는 것이다. An object of the present invention is to provide an embedded printed circuit board manufacturing method that can reduce the processing time because there is no problem that the electrical element is missing in the process, the defect rate is reduced and there is no restriction on the post-process.

본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 다음과 같은 구성을 갖는 실시예에 구현된다. The present invention is implemented in an embodiment having the following configuration to solve the problems of the prior art as described above.

본 발명의 일실시예에 따른 임베디드 인쇄회로기판 제조방법은, 회로패턴이 형성된 동박적층판에 홀을 형성하는 단계와, 동박적층판과 프리프레그 및 동박을 순차적으로 위치시켜 가접하는 단계와, 홀 내부에 전기소자를 고정하는 단계와, 홀 내부를 충전한 후 경화하는 단계와, 동박적층판의 타면에 프리프레그 및 동박을 추 가로 위치시켜 적층한 후 비어홀을 형성하는 단계를 포함한다. Embedded printed circuit board manufacturing method according to an embodiment of the present invention, the step of forming a hole in the copper-clad laminate plate circuit pattern is formed, the step of placing the copper foil laminated plate, prepreg and copper foil in sequence to be welded, Fixing the electric element, and filling the inside of the hole and curing, and further comprising the step of placing the prepreg and copper foil further laminated on the other surface of the copper clad laminate plate to form a via hole.

이와 같은 구성을 갖는 임베디드 인쇄회로기판 제조방법은 전기소자를 위치시키기 전에 회로패턴의 형성과 같은 내층 공정을 완료하고 전기소자를 위치시키자마자 곧바로 적층 하기 때문에 전기소자가 빠질 염려가 없고 후공정에 제한을 받지 않게 된다. Embedded printed circuit board manufacturing method having such a configuration is completed without the inner layer process, such as the formation of the circuit pattern before placing the electrical element and immediately stacked as soon as the position of the electrical element, there is no fear that the electrical element is missing and limited to the later process Will not receive.

본 발명의 다른 실시예에 따른 임베디드 인쇄회로기판 제조방법은, 동박적층판에 홀을 형성한 후 회로패턴을 형성하는 단계와, 동박적층판과 프리프레그 및 동박을 순차적으로 위치시켜 가접하는 단계와, 홀 내부에 전기소자를 고정하는 단계와, 홀 내부를 충전한 후 경화하는 단계와, 동박적층판의 타면에 프리프레그 및 동박을 추가로 적층한 후 비어홀을 형성하는 단계를 포함한다. According to another aspect of the present invention, there is provided a method of manufacturing an embedded printed circuit board, the method comprising: forming a circuit pattern after forming a hole in a copper-clad laminate, sequentially placing and contacting the copper-clad laminate, a prepreg, and a copper foil; Fixing an electric element therein, filling the hole inside and then curing, and further pre-preg and copper foil laminated on the other surface of the copper-clad laminate plate to form a via hole.

이와 같은 실시예에 따른 임베디드 인쇄회로기판 제조방법은 동박적층판에 홀을 형성한 후 회로패턴을 형성하기 때문에, 회로패턴의 설계가 홀의 형성과정에 영향을 받지 않게 된다.Since the embedded printed circuit board manufacturing method according to the embodiment forms a circuit pattern after forming a hole in the copper-clad laminate, the design of the circuit pattern is not affected by the hole formation process.

홀은 펀칭 또는 라우팅에 의해 형성될 수 있다. 또한, 홀을 형성한 후 동박적층판의 일면 또는 양면에 흑화공정을 수행함으로써 적층을 용이하게 할 수 있다. 동박을 평평한 면 상에 양면 테이프를 이용하여 접착한 후 프리프레그 및 동박적층판을 위치시킨 후 프리프레그를 소정 온도 이상으로 가열함으로써 가접합한다. The hole may be formed by punching or routing. In addition, lamination may be facilitated by performing a blackening process on one side or both sides of the copper-clad laminate after forming the hole. After copper foil is adhere | attached on the flat surface using double-sided tape, after prepreg and copper foil laminated board are located, it is temporarily bonded by heating a prepreg more than predetermined temperature.

전기소자를 홀 내부에 고정하는 단계는 레진을 홀 내부에 인쇄 또는 도포한 후 전기소자를 위치시킨 상태에서 레진을 경화하거나, 플립칩 본더를 이용하여 전자소자를 프리프레그상에 가열 접착할 수 있다. In the fixing of the electric element inside the hole, the resin may be printed or coated inside the hole and the resin may be cured while the electric element is positioned, or the electronic element may be heat-bonded onto the prepreg using a flip chip bonder. .

낮은 열팽창계수(CTE)와 높은 유리전이온도(Tg)를 갖는 충전재를 이용함으로써 추후 적층 등의 과정에서 발생하는 열에 의해 충전재가 홀의 외부로 팽창하여 나오거나 유출되는 것을 방지할 수 있다. 그리고 충전재를 홀의 소정의 높이까지만 충전함으로써 적층과정 등에서 발생하는 열에 의해 충전재의 유출을 방지할 수 있게 된다. By using a filler having a low coefficient of thermal expansion (CTE) and a high glass transition temperature (Tg), it is possible to prevent the filler from expanding out of the hole or outflow by heat generated in a later lamination process. And filling the filler only to a predetermined height of the hole it is possible to prevent the leakage of the filler by the heat generated in the lamination process.

그리고 플라즈마 세정공정 또는 소프트 에칭공정을 통해 이물질을 제거함으로써 추후 적층을 더욱 용이하게 할 수 있다. 또한, 동박에 흑화공정을 추가로 수행함으로써 적층을 더욱 용이하게 하는 것도 가능하다. Further, by removing the foreign matter through a plasma cleaning process or a soft etching process, it is possible to further facilitate lamination later. It is also possible to further facilitate lamination by further performing a blackening process on the copper foil.

이하에서 첨부된 도면을 참조하여 본 발명의 일실시예에 따른 임베디드 인쇄회로기판 제조방법을 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 상관없이 동일하거나 대응하는 구성 요소는 동일한 참조번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, a method of manufacturing an embedded printed circuit board according to an exemplary embodiment of the present invention will be described with reference to the accompanying drawings, and in the following description with reference to the accompanying drawings, the same or corresponding components are the same regardless of reference numerals. Reference numerals will be given and duplicate description thereof will be omitted.

도 1은 본 발명의 일실시예에 따른 임베디드 인쇄회로기판 제조방법을 도시한 흐름도이다. 도 1에 도시된 바에 따른 임베디드 인쇄회로기판 제조방법은, 회로패턴이 형성된 동박적층판에 홀을 형성하는 단계(S10), 동박적층판과 프리프레그 및 동박을 순차적으로 위치시켜 가접하는 단계(S20), 홀 내부에 전기소자를 고정하는 단계(S30), 홀 내부를 충전한 후 경화하는 단계(S40), 동박적층판의 타면에 프리프레그 및 동박을 적층한 후 비어홀을 형성하는 단계(S50)를 포함한다. 1 is a flowchart illustrating a method of manufacturing an embedded printed circuit board according to an exemplary embodiment of the present invention. In the method of manufacturing an embedded printed circuit board as illustrated in FIG. 1, the method may include forming holes in a copper foil laminated plate on which a circuit pattern is formed (S10), sequentially placing and contacting copper foil laminated plates, a prepreg, and copper foil (S20), Fixing the electric element inside the hole (S30), and filling the inside of the hole and hardening (S40), laminating the prepreg and copper foil on the other surface of the copper-clad laminate plate to form a via hole (S50). .

이하에서는 상기 S10 단계 내지 상기 S50 단계를 도 2 내지 도 8을 참조하여 설명하기로 한다. Hereinafter, the steps S10 to S50 will be described with reference to FIGS. 2 to 8.

도 2는 회로패턴(13)이 형성된 동박적층판(10)에 홀(11)이 형성된 상기 S10 단계에 따른 단면도이다. 2 is a cross-sectional view of the step S10 in which the holes 11 are formed in the copper-clad laminate 10 on which the circuit pattern 13 is formed.

상기 동박적층판(10)에는 회로패턴(13)이 형성되어 있다. 상기 회로패턴(13)의 형성방법은 공지된 기술에 해당하기 때문에 상세한 설명은 생략하기로 한다. 상기 홀(11)은 상기 동박적층판(10) 소정의 위치에 펀칭이나 라우팅(routing) 등에 의해 천공된다. 상기 홀(11)의 크기는 상기 홀(11)에 임베딩되는 전기소자의 크기보다 약간 크다. 상기 홀(11)은 상기 동박적층판(10)에 회로패턴(13)이 형성된 후에 천공될 수도 있지만, 상기 홀(11)을 먼저 상기 동박적층판(10)에 천공한 후 회로패턴(13)을 형성하는 것도 가능하다. The copper foil laminated plate 10 is formed with a circuit pattern 13. Since the method of forming the circuit pattern 13 corresponds to a known technique, a detailed description thereof will be omitted. The hole 11 is drilled by punching or routing at a predetermined position of the copper-clad laminate 10. The size of the hole 11 is slightly larger than the size of the electrical element embedded in the hole 11. The hole 11 may be perforated after the circuit pattern 13 is formed in the copper-clad laminate 10, but after the hole 11 is first drilled into the copper-clad laminate 10, the circuit pattern 13 is formed. It is also possible.

상기 동박적층판(10)에 홀(11)을 형성한 후, 추후의 적층과정을 용이하게 하기 위하여 상기 동박적층판(10)의 동박에 흑화공정을 수행한다. 흑화공정은 동박적층판(10)의 양면에 적층된 동박의 표면을 산화시키는 것으로, 이에 의해 동박의 표면이 거칠어져 적층이 더욱 용이하게 된다.After the hole 11 is formed in the copper foil laminated plate 10, a blackening process is performed on the copper foil of the copper foil laminated plate 10 to facilitate a later lamination process. The blackening process oxidizes the surface of the copper foil laminated | stacked on both surfaces of the copper foil laminated board 10, by which the surface of copper foil becomes rough and it becomes easier to laminate | stack.

도 3은 평판(70)상에 동박(30), 프리프레그(20) 및 동박적층판(10)을 순차적으로 위치시켜 가접합하는 상기 S20단계에 따른 단면도이다. 3 is a cross-sectional view according to the step S20 of sequentially placing and joining the copper foil 30, the prepreg 20 and the copper foil laminated plate 10 on the flat plate 70.

상기 동박(30)은 양면 테이프 등을 이용하여 상기 평판(70) 상에 고정된다. 양면 테이프는 고온에서 점착성을 갖고 변형되지 않으며 떼어낸 후 표면에 잔류물을 남기지 않는 것이 바람직하며, 이와 같은 양면 테이프로는 실리콘 점착성분을 사용하는 폴리이미드계 테이프 등이 있다. The copper foil 30 is fixed on the flat plate 70 using a double-sided tape or the like. The double-sided tape is preferably adhesive at high temperature, does not deform, and leaves no residue on the surface after peeling off, and such double-sided tape includes a polyimide tape using a silicone adhesive component.

상기 프리프레그(20)는 유리천 등의 바탕재에 열경화성 수지를 함침시켜 B스테이지까지 경화시킨 시트모양 재료를 의미하며, B스테이지란 수지의 반경화 상태를 말한다. 프리프레그에는 일반적으로 고점도의 에폭시수지가 사용된다. 상기 프리프레그(20) 표면에 형성된 수지는 일정한 온도 이상에서 점착력을 갖는 특성을 갖는 수지를 사용함으로써, 동박(30), 프리프레그(20) 및 동박적층판(10)을 순차적으로 위치시킨 상태에서 일정한 온도 및 압력으로 가열하여 동박(30), 프리프레그(20) 및 동박적층판(10)을 가접하는 것이 바람직하다. 상기 동박(30), 프리프레그(20) 및 동박적층판(10)은 추후 적층과정에서 완전히 접합 된다.  The prepreg 20 refers to a sheet-like material which is hardened to stage B by impregnating a thermosetting resin in a base material such as glass cloth, and the stage B refers to a semi-cured state of the resin. Prepreg is generally used a high viscosity epoxy resin. The resin formed on the surface of the prepreg 20 is fixed in a state in which the copper foil 30, the prepreg 20, and the copper foil laminated plate 10 are sequentially positioned by using a resin having a property of adhesion at a predetermined temperature or more. It is preferable to heat at the temperature and pressure, and to weld the copper foil 30, the prepreg 20, and the copper foil laminated board 10. The copper foil 30, the prepreg 20, and the copper foil laminated plate 10 are completely bonded in a later lamination process.

도 4는 상기 홀(11) 내부에 전기소자(40)를 고정한 상기 S30 단계에 따른 단면도이다. 4 is a cross-sectional view according to step S30 in which the electric element 40 is fixed inside the hole 11.

상기 전기소자(40)를 고정하는 방법은, 먼저 상기 홀(11) 내부에 접착력 및 내열특성을 갖는 레진(50)을 도포하거나 인쇄한 후 상기 전기소자(40)의 전극(41)이 아래쪽을 향하게 하여 상기 레진(50)에 삽입한다. 상기 레진(50)은 일반적인 인쇄회로기판 고정에서 사용하는 칩본드(chip bond)를 사용할 수 있다. 이와 같은 레진(50)은 열경화 또는 자외선 조사에 의해 경화된다. 상기 레진(50)은 완전경화될 수 있지만 가경화될 수도 있다. 가경화된 레진(50)은 충전재(미도시)의 경화 과정에서 충전재와 함께 경화된다. In the method of fixing the electric element 40, first, the resin 50 having the adhesive force and the heat resistance property is coated or printed inside the hole 11, and then the electrode 41 of the electric element 40 is lowered. To the resin 50. The resin 50 may use a chip bond used in fixing a general printed circuit board. Such a resin 50 is cured by thermal curing or ultraviolet irradiation. The resin 50 may be fully cured but may be temporarily cured. The temporary cured resin 50 is cured together with the filler in the curing process of the filler (not shown).

상기 전기소자(40)를 고정하는 다른 방법은, 전기소자를 실장하는 일반적인 플립칩 본더(flip chip bonder)에 가열장치를 추가하여 레진을 도포하지 않고 전기소자를 상기 프리프레그(20)상에 직접 고정하는 것이다. 위에서 설명한 바와 같이, 상기 프리프레그(20)의 표면에는 점착력을 갖는 수지가 도포 되어 있기 때문에 플립칩 본더가 전기소자를 실장 하면서 가열장치를 이용하여 열을 가함으로써 전기소자(40)를 접착한다. Another method of fixing the electric element 40 is to add a heating device to a general flip chip bonder for mounting the electric element so that the electric element is directly applied onto the prepreg 20 without applying resin. It is fixed. As described above, since the resin having the adhesive force is coated on the surface of the prepreg 20, the flip chip bonder bonds the electric element 40 by applying heat using a heating device while mounting the electric element.

상기 전기소자(40)는 CPU, IC와 같은 능동소자 뿐만 아니라 저항, 콘덴서와 같은 수동소자일 수도 있다. The electric element 40 may be a passive element such as a resistor or a capacitor as well as an active element such as a CPU or an IC.

도 5는 상기 홀(11)의 내부에 충전재(60)를 충전한 상기 S40 단계에 따른 단면도이다. 상기 충전재(60)는 일반적으로 인캡슐런트(encapsulant) 또는 언더필(underfill)용으로 사용되는 수지이다. 상기 충전재(60)는 상기 홀(11)과 동일한 높이를 가지고 충전될 수 있지만, 상기 홀(11)의 높이보다 약간 낮은 높이로 충전됨으써 추후 적층과정 등에 의해 가해지는 열에 의해 충전재(60)가 상기 홀(11)로부터 팽창하거나 흘러나오지 않게 하는 것이 바람직하다. 상기 홀(11)의 충전되지 않은 부분은 추후 적층과정에서 프리프레그 표면의 레진에 의해 충전된다. 5 is a cross-sectional view according to step S40 in which the filler 60 is filled in the hole 11. The filler 60 is generally a resin used for encapsulant or underfill. The filler 60 may be filled with the same height as that of the hole 11, but is filled to a height slightly lower than the height of the hole 11, so that the filler 60 may be applied by heat applied later by a lamination process or the like. It is preferable not to expand or flow out of the hole 11. The unfilled portion of the hole 11 is later filled by the resin on the surface of the prepreg in the lamination process.

상기 충전재(60)는 낮은 열팽창계수(Coefficient of Thermal Expansion, CTE) 및 높은 유리전이온도(glass transition temperature)를 갖는 것이 바람직하다. 이는 상기 충전재(60)의 충전 후 적층과정 등에 의해서 높은 열이 가해지는데, 상기 충전재(60)의 열팽창계수가 높으면 상기 충전재(60)가 팽창하여 상기 홀(11)의 외부로 돌출될 뿐만 아니라 탑재된 부품의 위치가 변형되어 기계적 및 전기적인 불량을 야기할 수 있기 때문이다. 또한, 상기 충전재(60)가 높은 유리전이온도를 갖게 되면 열에 의해 충전재가 상기 홀(11)의 외부로 유출될 가능성이 있기 때문이다. 유리전이온도란 상기 충전재(60)가 유동성을 갖기 시작하는 온도로서, 이 온도 가 높을수록 후속공정 또는 사용 과정에서 안정성을 갖게 되는 장점이 있다. The filler 60 preferably has a low coefficient of thermal expansion (CTE) and a high glass transition temperature. This is a high heat is applied by the lamination process after the filling of the filler 60, if the thermal expansion coefficient of the filler 60 is high, the filler 60 is expanded and protrudes to the outside of the hole 11 as well as mounted This is because the position of the part may be deformed and cause mechanical and electrical defects. In addition, when the filler 60 has a high glass transition temperature, the filler may flow out of the hole 11 by heat. The glass transition temperature is a temperature at which the filler 60 begins to have fluidity, and the higher the temperature, the more the stability of the filler 60 in a subsequent process or use process.

상기 충전재(60)는 충전 후 경화되는데, 이때 상기 프리프레그(20)와 상기 동박적층판(10) 간의 접착력을 확보하기 위한 차원에서 상기 동박적층판(10)상에 추와 같은 중량체를 이용하여 가압하면서 경화할 수도 있다. The filler 60 is cured after being filled. At this time, the filler 60 is pressed using a weight body such as a weight on the copper laminate sheet 10 in order to secure the adhesive force between the prepreg 20 and the copper laminate sheet 10. You can also harden while.

상기 충전재(60)의 경화가 완료되면 상기 동박적층판(10)을 상기 평판(70)으로부터 분리한다. 그리고 미량의 잔류물이 상기 동박적층판(10) 또는 상기 동박(30)에 잔류하는 경우 플라즈마 세정 또는 소프트에칭(soft etching) 또는 흑화공정 등을 수행함으로써 추후의 적층공정에 대비한다. 소프트에칭은 상기 동박적층판(10) 또는 상기 동박(30)을 1~2㎛ 정도로 얇게 에칭함으로써 상기 동박적층판(10) 또는 상기 동박(30)을 세정하는 역할을 한다.When the hardening of the filler 60 is completed, the copper-clad laminate 10 is separated from the flat plate 70. In addition, when a small amount of residue remains in the copper foil laminated plate 10 or the copper foil 30, plasma cleaning, soft etching, or blackening may be performed to prepare for a later lamination process. Soft etching serves to clean the copper-clad laminate 10 or the copper foil 30 by thinly etching the copper-clad laminate 10 or the copper foil 30 to about 1 to 2 μm.

도 6은 동박적층판(10)의 타면에 프리프레그(20') 및 동박(30')을 적층한 상기 S50 단계에 따른 단면도이다. 상기 프리프레그(20') 및 동박(30')은 상기 동박적층판(10)의 타면에 순차적으로 적층되는데, 이때 아래에 적층된 프리프레그(20) 및 동박(30)과 동일한 프리프레그(20') 및 동박(30')을 적층 함으로써 기판 전체의 휨(warpage)이 발생하지 않도록 하는 것이 바람직하다. 6 is a cross-sectional view of the step S50 in which the prepreg 20 'and the copper foil 30' are laminated on the other surface of the copper clad laminate 10. As shown in FIG. The prepreg 20 'and the copper foil 30' are sequentially stacked on the other surface of the copper-clad laminate 10, wherein the same prepreg 20 'is stacked below the prepreg 20 and the copper foil 30. ) And copper foil 30 'are preferably laminated so that warpage of the entire substrate does not occur.

도 7은 상기 동박(30, 30')에 회로패턴(31, 31')을 형성한 후 비어홀(13)을 이용하여 전기소자(40)와 전기적으로 접속한 상태를 도시한 단면도이다. 상기 회로패턴(31, 31')은 일반적인 인쇄회로 형성방법에 의해 제작된다. 그리고 상기 비어홀(13)은 레이저 드릴이나 레이저와 같은 일반적인 공정에 의해 천공된다. 상기 비어홀(13)의 내부에는 구리와 같은 도전성 금속이 도금되거나 충전된다. 상기 비어 홀(13)은 회로패턴(31')과 전극(41)을 전기적으로 연결한다. FIG. 7 is a cross-sectional view illustrating a state in which circuit patterns 31 and 31 'are formed on the copper foils 30 and 30' and then electrically connected to the electric element 40 using the via holes 13. The circuit patterns 31 and 31 'are manufactured by a general printed circuit forming method. The via hole 13 is drilled by a general process such as a laser drill or a laser. The via hole 13 is plated or filled with a conductive metal such as copper. The via hole 13 electrically connects the circuit pattern 31 ′ and the electrode 41.

도 8은 MLCC(Multi Layer Ceramic Capacitor)와 같은 수동소자(40')가 상기 홀(11)에 임베딩된 상태를 나타낸 단면도이다. 상기 전기소자(40)는 CPU, IC와 같은 능동소자 뿐만 아니라 콘덴서, 저항, MLCC와 같은 수동소자일 수도 있다.FIG. 8 is a cross-sectional view illustrating a passive element 40 'such as a multi-layer ceramic capacitor (MLCC) embedded in the hole 11. The electric element 40 may be a passive element such as a capacitor, a resistor, or MLCC as well as an active element such as a CPU and an IC.

본 발명의 기술 사상이 상술한 실시예에 따라 구체적으로 기술되었으나, 상술한 실시예는 그 설명을 위한 것이지 그 제한을 위한 것이 아니며, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention has been described in detail according to the above-described embodiments, the above-described embodiments are for the purpose of description and not of limitation, and a person of ordinary skill in the art will appreciate It will be understood that various embodiments are possible within the scope.

본 발명은 공정 과정에서 전기소자가 빠지는 문제점이 없기 때문에 불량률을 줄일 수 있을 뿐만 아니라 공정시간을 줄일 수 있는 효과를 도모할 수 있다. The present invention can reduce the defective rate as well as reduce the process time since there is no problem that the electrical element is missing during the process.

Claims (12)

(a) 회로패턴이 형성된 동박적층판에 홀을 형성하는 단계와;(a) forming a hole in the copper-clad laminate in which the circuit pattern is formed; (b) 상기 동박적층판과 프리프레그 및 동박을 순차적으로 위치시켜 가접하는 단계와;(b) sequentially placing and welding the copper-clad laminate, the prepreg and the copper foil; (c) 상기 홀 내부에 전기소자를 고정하는 단계와;(c) fixing an electric element inside the hole; (d) 상기 홀 내부를 충전한 후 경화하는 단계와;(d) hardening after filling the inside of the hole; (e) 상기 동박적층판의 타면에 프리프레그 및 동박을 추가로 위치시켜 적층한 후 비어홀을 형성하는 단계를 포함하는 임베디드 인쇄회로기판 제조방법. (e) a method of manufacturing an embedded printed circuit board, the method comprising: forming a via hole after additionally placing a prepreg and a copper foil on the other surface of the copper foil laminated plate. (a) 동박적층판에 홀을 형성한 후 회로패턴을 형성하는 단계와;(a) forming a circuit pattern after forming a hole in the copper-clad laminate; (b) 상기 동박적층판과 프리프레그 및 동박을 순차적으로 위치시켜 가접하는 단계와;(b) sequentially placing and welding the copper-clad laminate, the prepreg and the copper foil; (c) 상기 홀 내부에 전기소자를 고정하는 단계와;(c) fixing an electric element inside the hole; (d) 상기 홀 내부를 충전한 후 경화하는 단계와;(d) hardening after filling the inside of the hole; (e) 상기 동박적층판의 타면에 프리프레그 및 동박을 추가로 위치시켜 적층한 후 비어홀을 형성하는 단계를 포함하는 임베디드 인쇄회로기판 제조방법. (e) a method of manufacturing an embedded printed circuit board, the method comprising: forming a via hole after additionally placing a prepreg and a copper foil on the other surface of the copper foil laminated plate. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 (a) 단계에서 상기 홀은 펀칭 또는 라우팅에 의해 형성되는 임베디드 인쇄회로기판 제조방법. In the step (a), the hole is formed by punching or routing embedded printed circuit board manufacturing method. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 (a) 단계에서 홀을 형성한 후 상기 동박적층판의 일면 또는 양면에는 흑화공정이 수행되는 임베디드 인쇄회로기판 제조방법. After the hole is formed in the step (a), the one or both sides of the copper-clad laminate plate blackening process is performed. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 (b)단계는 평평한 면 상에 양면 테이프를 이용하여 상기 동박을 접착한 후 상기 프리프레그 및 상기 동박적층판을 위치시키는 임베디드 인쇄회로기판 제조방법. The step (b) is an embedded printed circuit board manufacturing method for positioning the prepreg and the copper foil laminated plate after bonding the copper foil using a double-sided tape on a flat surface. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 (b)단계는 상기 프리프레그를 소정 온도 이상으로 가열함으로써 가접합하는 임베디드 인쇄회로기판 제조방법. In the step (b), the temporary printed circuit board is temporarily bonded by heating the prepreg to a predetermined temperature or more. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 (c)단계는 레진을 상기 홀 내부에 인쇄 또는 도포한 후 전기소자를 위치시킨 상태에서 상기 레진을 경화하는 임베디드 인쇄회로기판 제조방법. The step (c) is a printed circuit board manufacturing method for curing the resin in a state in which the electrical device is placed after printing or coating a resin inside the hole. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 (c)단계는 플립칩 본더를 이용하여 전기소자를 상기 프리프레그상에 가열 접착하는 임베디드 인쇄회로기판 제조방법. The step (c) is a method of manufacturing an embedded printed circuit board by heat-bonding the electrical element on the prepreg using a flip chip bonder. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 (d)단계는 낮은 열팽창계수(CTE)와 높은 유리전이온도(Tg)를 갖는 충전재를 이용하는 임베디드 인쇄회로기판 제조방법. The step (d) is an embedded printed circuit board manufacturing method using a filler having a low coefficient of thermal expansion (CTE) and a high glass transition temperature (Tg). 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 (d)단계는 충전재를 상기 홀의 소정의 높이까지만 충전하는 임베디드 인쇄회로기판 제조방법. The step (d) is a method for manufacturing an embedded printed circuit board to fill the filling material only up to a predetermined height of the hole. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 (d)단계 후 플라즈마 세정공정 또는 소프트 에칭공정을 통해 이물질을 제거하는 단계를 추가로 포함하는 임베디드 인쇄회로기판 제조방법. After the step (d) further comprising the step of removing the foreign matter through a plasma cleaning process or a soft etching process. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 (d)단계 후 상기 동박에 흑화공정을 추가로 수행하는 단계를 추가로 포함하는 임베디드 인쇄회로기판 제조방법. And further comprising performing a blackening process on the copper foil after the step (d).
KR1020050054247A 2005-06-23 2005-06-23 Manufacturing Method for Embedded Printed Circuit Board KR100699237B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050054247A KR100699237B1 (en) 2005-06-23 2005-06-23 Manufacturing Method for Embedded Printed Circuit Board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050054247A KR100699237B1 (en) 2005-06-23 2005-06-23 Manufacturing Method for Embedded Printed Circuit Board

Publications (2)

Publication Number Publication Date
KR20060134512A true KR20060134512A (en) 2006-12-28
KR100699237B1 KR100699237B1 (en) 2007-03-27

Family

ID=37812879

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050054247A KR100699237B1 (en) 2005-06-23 2005-06-23 Manufacturing Method for Embedded Printed Circuit Board

Country Status (1)

Country Link
KR (1) KR100699237B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140014919A (en) * 2012-07-27 2014-02-06 엘지이노텍 주식회사 Printed circuit board and method for manufacturing same
KR20170072020A (en) 2015-12-16 2017-06-26 삼성전기주식회사 Printed circuit board
CN109302800A (en) * 2017-07-25 2019-02-01 北大方正集团有限公司 Solt slot preparation method based on printed circuit board
US11910527B2 (en) 2020-07-27 2024-02-20 Samsung Electro-Mechanics Co., Ltd. Substrate with electronic component embedded therein

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100388293B1 (en) * 2000-10-19 2003-06-19 앰코 테크놀로지 코리아 주식회사 Semiconductor package
KR100658879B1 (en) * 2000-12-29 2006-12-15 앰코 테크놀로지 코리아 주식회사 Semiconductor package and outer input/output pad bumping method for it
JP4028749B2 (en) * 2002-04-15 2007-12-26 日本特殊陶業株式会社 Wiring board
KR20050030752A (en) * 2003-09-26 2005-03-31 삼성전기주식회사 A package manufacturing method of surface acoustic wave device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140014919A (en) * 2012-07-27 2014-02-06 엘지이노텍 주식회사 Printed circuit board and method for manufacturing same
KR20170072020A (en) 2015-12-16 2017-06-26 삼성전기주식회사 Printed circuit board
CN109302800A (en) * 2017-07-25 2019-02-01 北大方正集团有限公司 Solt slot preparation method based on printed circuit board
CN109302800B (en) * 2017-07-25 2020-06-16 北大方正集团有限公司 Slot groove preparation method based on printed circuit board
US11910527B2 (en) 2020-07-27 2024-02-20 Samsung Electro-Mechanics Co., Ltd. Substrate with electronic component embedded therein

Also Published As

Publication number Publication date
KR100699237B1 (en) 2007-03-27

Similar Documents

Publication Publication Date Title
JP4061318B2 (en) Chip-embedded printed circuit board by plating and manufacturing method thereof
JP4291279B2 (en) Flexible multilayer circuit board
KR100965339B1 (en) Printed circuit board with electronic components embedded therein and method for fabricating the same
JP2010157709A (en) Printed wiring board and method for manufacturing the same
JP2001028483A (en) Wiring board, multilayer wiring board, circuit component package, and manufacturing method of wiring board
JPWO2010038489A1 (en) Electronic component built-in wiring board and manufacturing method thereof
KR20060078115A (en) Embedded chip print circuit board and method for fabricating the same
JP2010251688A (en) Component built-in printed wiring board and manufacturing method of the same
KR100747022B1 (en) Imbedded circuit board and fabricating method therefore
JP4497548B2 (en) Wiring board
US8161634B2 (en) Method of fabricating a printed circuit board
KR100699237B1 (en) Manufacturing Method for Embedded Printed Circuit Board
JP5192865B2 (en) Manufacturing method of wiring board with built-in components
JP2009049444A (en) Method of manufacturing multilayer circuit board
KR101204083B1 (en) Active IC chip embedded multilayer flexible printed circuit board and Method of making the same
JPH1154926A (en) One-sided circuit board and its manufacture
JP2007194516A (en) Compound wiring board and its manufacturing method, mounted shape of electronic component, and manufacturing method
KR101109287B1 (en) Printed circuit board with electronic components embedded therein and method for fabricating the same
JP5306797B2 (en) Manufacturing method of wiring board with built-in components
JP5192864B2 (en) Manufacturing method of wiring board with built-in components
KR20220061099A (en) Circuit board, manufacturing method of circuit board, and electronic device
JP2002246745A (en) Three-dimensional mounting package and its manufacturing method, and adhesive therefor
JP2007221117A (en) Substrate incorporated with components, and its manufacturing method
JP5766387B2 (en) Electronic component built-in type two-layer wiring board and electronic component built-in type two-layer wiring board
JP7531652B1 (en) Circuit board, manufacturing method for circuit board, and electronic device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee