Nothing Special   »   [go: up one dir, main page]

KR20060111265A - 박막 트랜지스터 기판, 이의 제조 방법 및 이를 갖는 표시장치 - Google Patents

박막 트랜지스터 기판, 이의 제조 방법 및 이를 갖는 표시장치 Download PDF

Info

Publication number
KR20060111265A
KR20060111265A KR1020050033519A KR20050033519A KR20060111265A KR 20060111265 A KR20060111265 A KR 20060111265A KR 1020050033519 A KR1020050033519 A KR 1020050033519A KR 20050033519 A KR20050033519 A KR 20050033519A KR 20060111265 A KR20060111265 A KR 20060111265A
Authority
KR
South Korea
Prior art keywords
electrode
storage
gate
layer
storage electrode
Prior art date
Application number
KR1020050033519A
Other languages
English (en)
Inventor
이우근
류혜영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050033519A priority Critical patent/KR20060111265A/ko
Priority to US11/264,598 priority patent/US7369188B2/en
Publication of KR20060111265A publication Critical patent/KR20060111265A/ko
Priority to US11/690,702 priority patent/US20070187741A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

표시 품질을 향상시킬 수 있는 박막 트랜지스터 기판, 이의 제조 방법 및 이를 갖는 표시 장치가 개시되어 있다. 박막 트랜지스터 기판은 절연 기판 상에 형성되며, 게이트 라인 및 게이트 라인에 연결된 게이트 전극을 포함하는 게이트 배선, 및 스토리지 라인, 제1 스토리지 전극 및 제2 스토리지 전극을 포함하는 스토리지 배선을 갖는다. 박막 트랜지스터 기판은 활성층 상에 형성되며, 게이트 라인과 교차되는 데이터 라인, 제1 스토리지 전극과 중첩되는 제3 스토리지 전극 및 제2 스토리지 전극과 중첩되는 제4 스토리지 전극을 포함하는 데이터 배선을 갖는다. 따라서, MOS 구조로 형성되는 스토리지 커패시터의 커패시턴스의 변동을 보상하여 표시 품질을 향상시킬 수 있다.

Description

박막 트랜지스터 기판, 이의 제조 방법 및 이를 갖는 표시 장치{THIN FILM TRANSISTOR SUBSTRATE, METHOD OF MANUFACTURING THE SAME AND DISPLAY DEVICE HAVING THE SAME}
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 평면도이며,
도 2는 도 1의 Ⅰ-Ⅰ'선을 따라 절단한 단면도이며,
도 3은 도 1에 도시된 박막 트랜지스터 기판의 등가 회로를 나타낸 도면이다.
도 4 내지 도 11은 도 1 및 도 2에 도시된 박막 트랜지스터 기판의 제조 과정을 나타낸 공정도들이다.
도 12는 본 발명의 일 실시예에 따른 표시 장치를 나타낸 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 박막 트랜지스터 기판 110 : 절연 기판
120 : 게이트 배선 122 : 게이트 라인
124 : 게이트 전극 130 : 스토리지 배선
132 : 스토리지 라인 134 : 제1 스토리지 전극
136 : 제2 스토리지 전극 140 : 게이트 절연막
150 : 활성층 160 : 데이터 배선
162 : 데이터 라인 164 : 제3 스토리지 전극
166 : 제4 스토리지 전극 170 : 보호막
180 : 화소 전극 182 : 브릿지 전극
190 : 유기막 210 : 제1 콘택홀
220 : 제2 콘택홀 230 : 제3 콘택홀
240 : 제4 콘택홀 400 : 표시 장치
500 : 대향 기판 600 : 액정층
본 발명은 박막 트랜지스터 기판, 이의 제조 방법 및 이를 갖는 표시 장치에 관한 것으로, 더욱 상세하게는 스토리지 커패시턴스의 변동을 방지할 수 있는 박막 트랜지스터 기판, 이의 제조 방법 및 이를 갖는 표시 장치에 관한 것이다.
일반적으로, 박막 트랜지스터(Thin Film Transistor) 기판은 액정표시장치(Liquid Crystal Display Device) 또는 유기 EL(electro luminescence) 등의 표시 장치에서 각 화소를 독립적으로 구동하기 위한 회로 기판으로써 사용된다.
박막 트랜지스터 기판은 짧은 시간동안 각 화소에 전압을 충전하고 이 충전된 전압으로 1 프레임 동안 구동이 되기 때문에 충전된 전압을 유지하기 위한 스토리지 커패시터를 필요로 한다.
한편, 박막 트랜지스터 기판은 평판화를 위하여 유기막을 사용하는 유기막 구조와 유기막을 사용하지 않는 비유기막 구조로 구분될 수 있다. 비유기막 구조의 경우 일반적으로 게이트 배선과 화소 전극을 이용하여 스토리지 커패시터를 형성하고 있지만, 유기막 구조의 경우 비유기막 구조와 같은 구조를 사용하면 두꺼운 유기막이 유전체로 작용하여 커패시턴스의 확보에 어려움이 발생된다. 따라서, 유기막 구조에서는 게이트 배선과 데이터 배선을 이용하여 스토리지 커패시터를 형성하는 구조가 개발된 바 있다.
박막 트랜지스터 기판을 제조하기 위하여 5매 마스크 공정을 이용하는 경우에는 스토리지 커패시터의 형성에 별다른 어려움이 없으나, 데이터 배선과 활성층을 동일 마스크로 패터닝하는 4매 마스크 공정에서는 데이터 배선의 하부에 활성층이 항상 존재하게 된다. 이러한 구조적 특징으로 인하여, 스토리지 커패시터는 MOS(Motal Oxide Semiconductor) 구조로 형성되게 된다.
그러나, MOS 구조의 스토리지 커패시터는 구조의 특성 상, 인가되는 전압의 극성에 따라 커패시턴스가 변화하게 되고, 플리커(Flicker) 및 잔상 등의 표시 불량을 발생시키는 문제가 있다.
따라서, 본 발명은 이와 같은 문제점을 감안한 것으로써, 본 발명은 MOS 구조로 형성되는 스토리지 커패시터의 커패시턴스의 변동을 방지하여 표시 품질을 향상시킬 수 있는 박막 트랜지스터 기판을 제공한다.
또한, 본 발명은 상기한 박막 트랜지스터 기판의 제조 방법을 제공한다.
더욱이, 본 발명은 상기한 박막 트랜지스터 기판을 갖는 표시 장치를 제공한 다.
본 발명의 일 특징에 따른 박막 트랜지스터 기판은 절연 기판, 게이트 배선, 스토리지 배선, 게이트 절연막, 활성층, 데이터 배선, 보호막 및 화소 전극을 포함한다. 상기 게이트 배선은 상기 절연 기판 상에 형성되며, 게이트 라인 및 상기 게이트 라인과 연결된 게이트 전극을 포함한다. 상기 스토리지 배선은 상기 절연 기판 상에 형성되며, 스토리지 라인, 제1 스토리지 전극 및 제2 스토리지 전극을 포함한다. 상기 게이트 절연막은 상기 게이트 배선 및 상기 스토리지 배선을 커버한다. 상기 활성층은 상기 게이트 절연막 상에 형성되며, 상기 게이트 전극, 상기 제1 스토리지 전극 및 상기 제2 스토리지 전극과 중첩된다. 상기 데이터 배선은 상기 활성층 상에 형성되며, 상기 게이트 라인과 교차되는 데이터 라인, 상기 제1 스토리지 전극과 중첩되는 제3 스토리지 전극 및 상기 제2 스토리지 전극과 중첩되는 제4 스토리지 전극을 포함한다. 상기 보호막은 상기 데이터 배선을 커버한다. 상기 화소 전극은 상기 보호막 상에 형성된다.
본 발명의 일 특징에 따른 박막 트랜지스터 기판의 제조 방법은 절연 기판 상에 게이트 라인 및 상기 게이트 라인과 연결된 게이트 전극을 포함하는 게이트 배선을 형성하는 단계, 상기 절연 기판 상에 스토리지 라인, 제1 스토리지 전극 및 제2 스토리지 전극을 포함하는 스토리지 배선을 형성하는 단계, 상기 절연 기판 상에 상기 게이트 배선 및 스토리지 배선을 커버하는 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 상에 상기 게이트 전극, 상기 제1 스토리지 전극 및 상기 제2 스토리지 전극과 중첩되는 활성층을 형성하는 단계, 상기 활성층 상에 상기 게이트 라인과 교차되는 데이터 라인, 상기 제1 스토리지 전극과 중첩되는 제3 스토리지 전극 및 상기 제2 스토리지 전극과 중첩되는 제4 스토리지 전극을 포함하는 데이터 배선을 형성하는 단계, 상기 게이트 절연막 상에 상기 활성층 및 상기 데이터 배선을 커버하는 보호막을 형성하는 단계, 및 상기 보호막 상에 화소 전극을 형성하는 단계를 포함한다.
본 발명의 일 특징에 따른 표시 장치는 박막 트랜지스터 기판, 상기 박막 트랜지스터 기판과 대향하는 대향면에 공통 전극이 형성된 대향 기판 및 상기 박막 트랜지스터 기판과 상기 대향 기판 사이에 배치된 액정층을 포함한다. 상기 박막 트랜지스터 기판은 절연 기판, 게이트 배선, 스토리지 배선, 게이트 절연막, 활성층, 데이터 배선, 보호막 및 화소 전극을 포함한다. 상기 게이트 배선은 상기 절연 기판 상에 형성되며, 게이트 라인 및 상기 게이트 라인과 연결된 게이트 전극을 포함한다. 상기 스토리지 배선은 상기 절연 기판 상에 형성되며, 스토리지 라인, 제1 스토리지 전극 및 제2 스토리지 전극을 포함한다. 상기 게이트 절연막은 상기 게이트 배선 및 상기 스토리지 배선을 커버한다. 상기 활성층은 상기 게이트 절연막 상에 형성되며, 상기 게이트 전극, 상기 제1 스토리지 전극 및 상기 제2 스토리지 전극과 중첩된다. 상기 데이터 배선은 상기 활성층 상에 형성되며, 상기 게이트 라인과 교차되는 데이터 라인, 상기 제1 스토리지 전극과 중첩되는 제3 스토리지 전극 및 상기 제2 스토리지 전극과 중첩되는 제4 스토리지 전극을 포함한다. 상기 보호막은 상기 데이터 배선을 커버한다. 상기 화소 전극은 상기 보호막 상에 형성된다.
이러한 박막 트랜지스터 기판, 이의 제조 방법 및 이를 갖는 표시 장치에 따르면, MOS 구조로 형성되는 스토리지 커패시터의 커패시턴스의 변동을 보상해 줌으로써, 표시 품질을 향상시킬 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 평면도이며, 도 2는 도 1의 Ⅰ-Ⅰ'선을 따라 절단한 단면도이며, 도 3은 도 1에 도시된 박막 트랜지스터 기판의 등가 회로를 나타낸 도면이다.
도 1, 도 2 및 도3을 참조하면, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판(100)은 절연 기판(110), 게이트 배선(120), 스토리지 배선(130), 게이트 절연막(140), 활성층(150), 데이터 배선(160), 보호막(170) 및 화소 전극(180)을 포함한다.
절연 기판(110)은 광이 투과될 수 있는 투명한 물질로 이루어진다. 예를 들어, 절연 기판(110)은 유리로 이루어진다.
게이트 배선(120)은 절연 기판(110) 상에 형성되며, 게이트 라인(122) 및 게이트 라인(122)과 연결된 게이트 전극(124)을 포함한다. 게이트 라인(122)은 가로 방향으로 연장된다. 게이트 전극(124)은 게이트 라인(122)과 연결되며, 박막 트랜지스터(TFT)의 게이트 단자를 구성한다.
스토리지 배선(130)은 절연 기판(110) 상에 형성되며, 스토리지 라인(132), 제1 스토리지 전극(134) 및 제2 스토리지 전극(136)을 포함한다. 스토리지 라인(132)은 게이트 라인(122)과 동일한 방향으로 연장된다. 제1 스토리지 전극(134)은 스토리지 라인(132)과 연결되며, 제1 스토리지 커패시터(Cst1)의 하부 전극을 구성한다. 제2 스토리지 전극(136)은 스토리지 라인(132) 및 제1 스토리지 전극(134)과 전기적으로 연결되지 않는 구조를 갖는다. 제2 스토리지 전극(136)은 제2 스토리지 커패시터(Cst2)의 하부 전극을 구성한다.
스토리지 배선(130)은 게이트 배선(120)과 동일한 금속 물질로 이루어지며, 게이트 배선(120)과 동시에 형성된다.
게이트 절연막(140)은 게이트 배선(120) 및 스토리지 배선(130)을 커버하도록 절연 기판(110) 상에 형성된다. 게이트 절연막(140)은 예를 들어, 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiOx)으로 이루어진다.
활성층(150)은 게이트 절연막(140) 상에 형성된다. 활성층(150)은 적어도 게이트 전극(124), 제1 스토리지 전극(134) 및 제2 스토리지 전극(136)과 중첩되도록 형성된다. 활성층(150)은 반도체층(152) 및 오믹 콘택층(154)을 포함한다. 예를 들어, 반도체층(152)은 비정질 실리콘(amorphous Silicon : 이하, a-Si)으로 이루어지며, 오믹 콘택층(154)은 n형 불순물이 고농도로 도핑된 비정질 실리콘(이하, n+a-Si)으로 이루어진다.
데이터 배선(160)은 활성층(150) 상에 형성되며, 데이터 라인(162), 제3 스토리지 전극(164) 및 제4 스토리지 전극(166)을 포함한다. 데이터 라인(162)은 세로 방향으로 연장되어 게이트 라인(122)과 교차된다. 제3 스토리지 전극(164)은 제 1 스토리지 전극(134)과 중첩되며, 제1 스토리지 커패시터(Cst1)의 상부 전극을 구성한다. 제4 스토리지 전극(166)은 제2 스토리지 전극(136)과 중첩되며, 제2 스토리지 커패시터(Cst2)의 상부 전극을 구성한다.
데이터 배선(160)은 소오스 전극(167) 및 드레인 전극(168)을 더 포함한다. 소오스 전극(167)은 데이터 라인(162)과 연결되며, 게이트 전극(124)과 일부가 중첩되도록 형성된다. 드레인 전극(168)은 제3 스토리지 전극(164)과 연결되며, 게이트 전극(124)과 일부가 중첩되도록 형성된다. 소오스 전극(167)과 드레인 전극(168)은 게이트 전극(124)을 중심으로 양측에 서로 이격되도록 형성된다. 소오스 전극(167)은 박막 트랜지스터(TFT)의 소오스 단자를 구성하며, 드레인 전극(168)은 박막 트랜지스터(TFT)의 드레인 단자를 구성한다.
보호막(170)은 데이터 배선(160) 및 게이트 절연막(140)을 커버하도록 절연 기판(110) 상에 형성된다.
본 실시예에서, 박막 트랜지스터 기판(100)은 보호막(170) 상에 형성된 유기막(190)을 더 포함한다. 유기막(190)은 박막 트랜지스터 기판(100)을 평탄화시키기 위하여 보호막(170) 상에 전면적으로 형성된다.
화소 전극(180)은 유기막(190) 상에 형성된다. 화소 전극(180)은 제3 스토리지 전극(164) 및 제4 스토리지 전극(166)과 일부가 중첩되도록 형성된다. 화소 전극(180)은 광이 투과할 수 있는 투명한 도전성 물질로 이루어진다. 예를 들어, 화소 전극(180)은 인듐 징크 옥사이드(Indium Zinc Oxide : IZO) 또는 인듐 틴 옥사이드(Indium Tin Oxide : ITO)로 이루어진다.
한편, 화소 전극(180)은 보호막(170) 및 유기막(190)에 형성된 제1 콘택홀(210)을 통해 제3 스토리지 전극(164)과 연결된다. 또한, 화소 전극(180)은 게이트 절연막(140), 활성층(150), 제4 스토리지 전극(166), 보호막(170) 및 유기막(190)에 형성된 제2 콘택홀(220)을 통해 제2 스토리지 전극(136)과 연결된다. 이때, 화소 전극(180)과 제4 스토리지 전극(166)은 보호막(170)에 의하여 절연된다.
본 실시예에서, 박막 트랜지스터 기판(100)은 스토리지 라인(132)과 제4 스토리지 전극(166)을 전기적으로 연결하기 위한 브릿지 전극(182)을 더 포함한다. 브릿지 전극(182)은 게이트 절연막(140), 보호막(170) 및 유기막(190)에 형성된 제3 콘택홀(230)을 통해 스토리지 라인(132)과 연결되고, 보호막(170) 및 유기막(190)에 형성된 제4 콘택홀(240)을 통해 제4 스토리지 전극(166)과 연결된다.
브릿지 전극(182)은 화소 전극(180)과 동일한 물질로 이루어지며, 화소 전극(180)과 동시에 형성된다.
본 실시예에 따른 박막 트랜지스터 기판(100)은 도 3에 도시된 등가 회로와 같이, 하나의 박막 트랜지스터(TFT)와 2개의 스토리지 커패시터(Cst1, Cst2)를 갖는다. 박막 트랜지스터(TFT)의 게이트 단자(G)에는 게이트 라인(122)이 연결되고, 박막 트랜지스터(TFT)의 소오스 단자(S)에는 데이터 라인(162)이 연결되며, 박막 트랜지스터(TFT)의 드레인 단자(D)에는 제1 스토리지 커패시터(Cst1) 및 제2 스토리지 커패시터(Cst2)가 병렬로 연결된다.
제1 스토리지 커패시터(Cst1)는 게이트 절연막(140) 및 활성층(150)을 사이에 두고 서로 대향하는 제1 스토리지 전극(134)과 제3 스토리지 전극(164)에 의하 여 형성된다. 제2 스토리지 커패시터(Cst2)는 게이트 절연막(140) 및 활성층(150)을 사이에 두고 서로 대향하는 제2 스토리지 전극(136)과 제4 스토리지 전극(166)에 의하여 형성된다.
제1 스토리지 커패시터(Cst1)의 상부 전극인 제3 스토리지 전극(164)은 박막 트랜지스터(TFT)의 드레인 단자(D)와 연결되고, 하부 전극인 제1 스토리지 전극(134)은 공통 전압(Vcom)이 인가되는 스토리지 라인(132)과 연결된다. 제2 스토리지 커패시터(Cst2)의 하부 전극인 제2 스토리지 전극(136)은 박막 트랜지스터(TFT)의 드레인 단자(D)와 연결되고, 상부 전극인 제4 스토리지 전극(166)은 브릿지 전극(182)을 통해 공통 전압(Vcom)이 인가되는 스토리지 라인(132)과 연결된다.
따라서, 제1 스토리지 커패시터(Cst1)와 제2 스토리지 커패시터(Cst2)에는 서로 반대되는 극성의 전압이 인가되게 된다. 이로 인해, 제1 스토리지 커패시터(Cst1)에서 발생되는 커패시턴스의 변동과 제2 스토리지 커패시터(Cst2)에서 발생되는 커패시턴스의 변동이 서로 상쇄 작용을 하게 되며, 제1 스토리지 커패시터(Cst1)와 제2 스토리지 커패시터(Cst2)를 합한 전체 커패시턴스의 값은 인가되는 전압의 극성 변화에 별다른 영향을 받지 않고, 일정한 값을 유지하게 된다.
한편, 본 실시예에서는 하나의 화소를 하나의 박막 트랜지스터로 구동하는 구조를 일 예로 하여 설명하였으나, 이와 달리, 하나의 화소를 두 개의 박막 트랜지스터로 구동하는 구조에서도 본 발명이 적용될 수 있다.
이하, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대 하여 도 4 내지 도 11을 참조하여 상세하게 설명하기로 한다.
도 4 내지 도 11은 도 1 및 도 2에 도시된 박막 트랜지스터 기판의 제조 과정을 나타낸 공정도들이다.
도 4 및 도 5를 참조하면, 절연 기판(110) 상에 제1 금속막을 증착한 후, 사진 식각 공정을 통해 게이트 배선(120) 및 스토리지 배선(130)을 형성한다. 게이트 배선(120) 및 스토리지 배선(130)은 절연 기판(110) 상에 형성된 제1 금속막을 제1 마스크로 패터닝하여 동시에 형성된다.
게이트 배선(120)은 게이트 라인(122) 및 게이트 라인(122)과 연결된 게이트 전극(124)을 포함한다. 게이트 라인(122)은 가로 방향으로 연장된다. 게이트 전극(124)은 게이트 라인(122)과 연결되며, 박막 트랜지스터(TFT)의 게이트 단자를 구성한다.
스토리지 배선(130)은 스토리지 라인(132), 제1 스토리지 전극(134) 및 제2 스토리지 전극(136)을 포함한다. 스토리지 라인(132)은 게이트 라인(122)과 동일한 방향으로 연장된다. 제1 스토리지 전극(134)은 스토리지 라인(132)과 연결되며, 제1 스토리지 커패시터(Cst1)의 하부 전극을 구성한다. 제2 스토리지 전극(136)은 스토리지 라인(132) 및 제1 스토리지 전극(134)과 전기적으로 연결되지 않는 구조를 갖는다. 제2 스토리지 전극(136)은 제2 스토리지 커패시터(Cst2)의 하부 전극을 구성한다.
다음 도 6을 참조하면, 게이트 배선(120) 및 스토리지 배선(130)이 형성된 절연 기판(110) 상에 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiOx)으로 이루어진 게이트 절연막(140)을 형성한다.
다음 도 7을 참조하면, 게이트 절연막(140) 상에 a-Si층(310), n+a-Si층(320) 및 제2 금속막(330)을 순차적으로 형성한다.
다음 도 8 및 도 9를 참조하면, 제2 마스크를 이용하여 a-Si층(310), n+a-Si층(320) 및 제2 금속막(330)을 패터닝하여, 활성층(150) 및 데이터 배선(160)을 형성한다.
활성층(150)은 적어도 게이트 전극(124), 제1 스토리지 전극(134) 및 제2 스토리지 전극(136)과 중첩되도록 형성된다. 활성층(150)은 반도체층(152) 및 오믹 콘택층(154)을 포함한다. 반도체층(152)은 a-Si으로 이루어지며, 오믹 콘택층(154)은 n+a-Si으로 이루어진다.
데이터 배선(160)은 활성층(150) 상에 형성되며, 데이터 라인(162), 제3 스토리지 전극(164) 및 제4 스토리지 전극(166)을 포함한다. 데이터 라인(162)은 세로 방향으로 연장되어 게이트 라인(122)과 교차된다. 제3 스토리지 전극(164)은 제1 스토리지 전극(134)과 중첩되며, 제1 스토리지 커패시터(Cst1)의 상부 전극을 구성한다. 제4 스토리지 전극(166)은 제2 스토리지 전극(136)과 중첩되며, 제2 스토리지 커패시터(Cst2)의 상부 전극을 구성한다.
데이터 배선(160)은 소오스 전극(167) 및 드레인 전극(168)을 더 포함한다. 소오스 전극(167)은 데이터 라인(162)과 연결되며, 게이트 전극(124)과 일부가 중첩되도록 형성된다. 드레인 전극(168)은 제3 스토리지 전극(164)과 연결되며, 게이트 전극(124)과 일부가 중첩되도록 형성된다. 소오스 전극(167)과 드레인 전극 (168)은 게이트 전극(124)을 중심으로 양측에 서로 이격되도록 형성된다. 소오스 전극(167)은 박막 트랜지스터(TFT)의 소오스 단자를 구성하며, 드레인 전극(168)은 박막 트랜지스터(TFT)의 드레인 단자를 구성한다.
한편, 활성층(150) 및 데이터 배선(160)의 패터닝 시, 제2 콘택홀(220)의 형성을 위하여 제4 스토리지 전극(166) 및 활성층(150)의 일부가 개구된다.
다음 도 10 및 도 11을 참조하면, 게이트 절연막(140), 활성층(150) 및 데이터 배선(160) 상에 무기 절연막으로 이루어진 보호막(170) 및 평탄화를 위한 유기막(180)을 순차적으로 형성한다. 이후, 제3 마스크를 이용한 사진 식각 공정을 통해 보호막(170) 및 유기막(180)에 제1 내지 제4 콘택홀(210, 220, 230, 240)을 형성한다.
제1 콘택홀(210)은 제3 스토리지 전극(164)을 노출시키고, 제2 콘택홀(220)은 제2 스토리지 전극(136)을 노출시키고, 제3 콘택홀(230)은 스토리지 라인(132)을 노출시키며, 제4 콘택홀(240)은 제4 스토리지 전극(166)을 노출시킨다. 한편, 제1 내지 제4 콘택홀(210, 220, 230, 240)은 각을 가지는 모양 또는 원형 모양으로 형성될 수 있다.
다음 도 1 및 도 2를 참조하면, 보호막(170) 및 유기막(190) 상에 투명한 도전층(미도시)을 형성하고, 제4 마스크를 이용한 사진 식각 공정을 통해 화소 전극(180) 및 브릿지 전극(182)을 형성한다. 화소 전극(180) 및 브릿지 전극(182)은 광이 투과할 수 있는 투명한 도전성 물질로 이루어진다. 예를 들어, 화소 전극(180) 및 브릿지 전극(182)은 인듐 징크 옥사이드(Indium Zinc Oxide : IZO) 또는 인듐 틴 옥사이드(Indium Tin Oxide : ITO)로 이루어진다.
화소 전극(180)은 보호막(170) 및 유기막(190)에 형성된 제1 콘택홀(210)을 통해 제3 스토리지 전극(164)과 연결된다. 또한, 화소 전극(180)은 게이트 절연막(140), 활성층(150), 제4 스토리지 전극(166), 보호막(170) 및 유기막(190)에 형성된 제2 콘택홀(220)을 통해 제2 스토리지 전극(136)과 연결된다. 이때, 화소 전극(180)과 제4 스토리지 전극(166)은 보호막(170)에 의하여 절연된다.
브릿지 전극(182)은 스토리지 라인(132)과 제4 스토리지 전극(166)을 전기적으로 연결한다. 브릿지 전극(182)은 게이트 절연막(140), 보호막(170) 및 유기막(190)에 형성된 제3 콘택홀(230)을 통해 스토리지 라인(132)과 연결되고, 보호막(170) 및 유기막(190)에 형성된 제4 콘택홀(240)을 통해 제4 스토리지 전극(166)과 연결된다.
도 12는 본 발명의 일 실시예에 따른 표시 장치를 나타낸 단면도이다. 본 실시예에서, 박막 트랜지스터 기판은 도 2에 도시된 것과 동일한 구조를 가지므로, 동일한 참조 번호를 사용하며, 그 중복되는 상세한 설명은 생략하기로 한다.
도 12를 참조하면, 본 발명의 일 실시예에 따른 표시 장치(400)는 박막 트랜지스터 기판(100), 대향 기판(500) 및 액정층(600)을 포함한다.
대향 기판(500)은 박막 트랜지스터 기판(100)과 마주한다. 대향 기판(500)은 기판(510), 컬러필터층(520) 및 공통 전극(530)을 포함한다.
기판(510)은 광이 투과될 수 있는 투명한 물질로 이루어진다. 일 예로, 기판(310)은 절연 기판(110)과 동일한 유리로 이루어진다.
컬러필터층(520)은 색을 구현하기 위하여 레드, 그린 및 블루 색화소(R, G, B)들을 포함한다. 한편, 컬러필터층(520)은 박막 트랜지스터 기판(100) 상에 형성될 수 있다.
공통 전극(530)은 박막 트랜지스터 기판(100)과 대향하는 대향 기판(500)의 대향면에 형성된다. 공통 전극(530)은 광의 투과를 위하여 투명한 도전성 물질로 이루어진다. 예를 들어, 공통 전극(530)은 화소 전극(180)과 동일한 인듐 징크 옥사이드(Indium Zinc Oxide : IZO) 또는 인듐 틴 옥사이드(Indium Tin Oxide : ITO)로 이루어진다.
액정층(600)은 박막 트랜지스터 기판(100)과 대향 기판(500) 사이에 배치된다. 액정층(600)은 이방성 굴절률, 이방성 유전율 등의 광학적, 전기적 특성을 갖는 액정 분자들이 일정한 형태로 배열된 구조를 갖는다. 액정층(600)은 화소 전극(180)과 공통 전극(530) 사이에 형성되는 전계에 의하여 액정 분자들의 배열이 변화되고, 액정 분자들의 배열 변화에 따라서 통과하는 광의 투과율을 제어한다.
한편, 표시 장치(400)에는 화소 전극(180), 액정층(600) 및 공통 전극(530)에 의해서 액정 커패시터(Clc)가 형성된다. 액정 커패시터(Clc)는 제1 스토리지 커패시터(Cst1) 및 제2 스토리지 커패시터(Cst2)와 병렬로 연결되는 구조를 갖는다.
이와 같은 박막 트랜지스터 기판, 이의 제조 방법 및 이를 갖는 표시 장치에 따르면, MOS 구조로 형성되는 스토리지 커패시터를 2개로 분할하고, 서로 반대 극성의 전압을 인가함으로써, 커패시턴스의 변동을 보상하고 플리커(Flicker) 및 잔 상 등의 표시 불량을 개선할 수 있다.
또한, 유기막 구조를 갖는 박막 트랜지스터 기판에 4매 마스크 공정을 적용함으로써, 생산성을 향상시키고 제조 원가를 절감할 수 있다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (23)

  1. 절연 기판;
    상기 절연 기판 상에 형성되며, 게이트 라인 및 상기 게이트 라인과 연결된 게이트 전극을 포함하는 게이트 배선;
    상기 절연 기판 상에 형성되며, 스토리지 라인, 제1 스토리지 전극 및 제2 스토리지 전극을 포함하는 스토리지 배선;
    상기 게이트 배선 및 상기 스토리지 배선을 커버하는 게이트 절연막;
    상기 게이트 절연막 상에 형성되며, 상기 게이트 전극, 상기 제1 스토리지 전극 및 상기 제2 스토리지 전극과 중첩되는 활성층;
    상기 활성층 상에 형성되며, 상기 게이트 라인과 교차되는 데이터 라인, 상기 제1 스토리지 전극과 중첩되는 제3 스토리지 전극 및 상기 제2 스토리지 전극과 중첩되는 제4 스토리지 전극을 포함하는 데이터 배선;
    상기 데이터 배선을 커버하는 보호막; 및
    상기 보호막 상에 형성된 화소 전극을 포함하는 박막 트랜지스터 기판.
  2. 제1항에 있어서,
    상기 게이트 절연막 및 상기 활성층을 사이에 두고 서로 대향하는 제1 스토리지 전극과 제3 스토리지 전극은 제1 커패시터를 형성하며,
    상기 게이트 절연막 및 상기 활성층을 사이에 두고 서로 대향하는 제2 스토 리지 전극과 제4 스토리지 전극은 제2 커패시터를 형성하는 것을 특징으로 하는 박막 트랜지스터 기판.
  3. 제2항에 있어서, 상기 제1 커패시터와 상기 제2 커패시터에는 서로 반대되는 극성의 전압이 인가되는 것을 특징으로 하는 박막 트랜지스터 기판.
  4. 제1항에 있어서, 상기 데이터 배선은
    상기 데이터 라인과 연결되며, 상기 게이트 전극과 일부가 중첩되는 소오스 전극; 및
    상기 제3 스토리지 전극과 연결되며, 상기 게이트 전극과 일부가 중첩되는 드레인 전극을 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
  5. 제1항에 있어서, 상기 제3 스토리지 전극은 상기 보호막에 형성된 제1 콘택홀을 통해 상기 화소 전극과 연결되는 것을 특징으로 하는 박막 트랜지스터 기판.
  6. 제1항에 있어서, 상기 제2 스토리지 전극은 상기 게이트 절연막, 활성층, 제4 스토리지 전극 및 보호막에 형성된 제2 콘택홀을 통해 상기 화소 전극과 연결되는 것을 특징으로 하는 박막 트랜지스터 기판.
  7. 제6항에 있어서, 상기 제4 스토리지 전극과 상기 화소 전극은 상기 보호막에 의하여 절연되는 것을 특징으로 하는 박막 트랜지스터 기판.
  8. 제1항에 있어서, 상기 스토리지 라인과 상기 제4 스토리지 전극을 전기적으로 연결하기 위한 브릿지 전극을 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
  9. 제8항에 있어서, 상기 브릿지 전극은
    상기 게이트 절연막 및 보호막에 형성된 제3 콘택홀을 통해 상기 스토리지 라인과 연결되며,
    상기 보호막에 형성된 제4 콘택홀을 통해 상기 제4 스토리지 전극과 연결되는 것을 특징으로 하는 박막 트랜지스터 기판.
  10. 제1항에 있어서, 상기 보호막과 상기 화소 전극 사이에 형성된 유기막을 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
  11. 절연 기판 상에 게이트 라인 및 상기 게이트 라인과 연결된 게이트 전극을 포함하는 게이트 배선을 형성하는 단계;
    상기 절연 기판 상에 스토리지 라인, 제1 스토리지 전극 및 제2 스토리지 전극을 포함하는 스토리지 배선을 형성하는 단계;
    상기 절연 기판 상에 상기 게이트 배선 및 스토리지 배선을 커버하는 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 상기 게이트 전극, 상기 제1 스토리지 전극 및 상기 제2 스토리지 전극과 중첩되는 활성층을 형성하는 단계;
    상기 활성층 상에 상기 게이트 라인과 교차되는 데이터 라인, 상기 제1 스토리지 전극과 중첩되는 제3 스토리지 전극 및 상기 제2 스토리지 전극과 중첩되는 제4 스토리지 전극을 포함하는 데이터 배선을 형성하는 단계;
    상기 게이트 절연막 상에 상기 활성층 및 상기 데이터 배선을 커버하는 보호막을 형성하는 단계; 및
    상기 보호막 상에 화소 전극을 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
  12. 제11항에 있어서, 상기 게이트 배선 및 상기 스토리지 배선은
    상기 절연 기판 상에 형성된 제1 금속막을 하나의 마스크로 패터닝하여 동시에 형성된 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  13. 제11항에 있어서, 상기 활성층 및 데이터 배선은
    상기 게이트 절연막 상에 상기 활성층을 형성하는 반도체층 및 오믹 콘택층과, 상기 데이터 배선을 형성하는 제2 금속막을 순차적으로 적층한 후, 하나의 마스크로 패터닝하여 형성된 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  14. 제11항에 있어서, 상기 제3 스토리지 전극은 상기 보호막에 형성된 제1 콘택홀을 통해 상기 화소 전극과 연결되는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  15. 제11항에 있어서, 상기 제2 스토리지 전극은 상기 게이트 절연막, 활성층, 제4 스토리지 전극 및 보호막에 형성된 제2 콘택홀을 통해 상기 화소 전극과 연결되는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  16. 제11항에 있어서, 상기 스토리지 라인과 상기 제4 스토리지 전극을 전기적으로 연결하기 위한 브릿지 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  17. 제16항에 있어서, 상기 브릿지 전극은
    상기 게이트 절연막 및 보호막에 형성된 제3 콘택홀을 통해 상기 스토리지 라인과 연결되며,
    상기 보호막에 형성된 제4 콘택홀을 통해 상기 제4 스토리지 전극과 연결되는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  18. 제16항에 있어서, 상기 브릿지 전극은 상기 화소 전극과 동일한 물질로 이루어지며, 상기 화소 전극과 동시에 형성되는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  19. 제11항에 있어서, 상기 보호막 상에 유기막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  20. 박막 트랜지스터 기판, 상기 박막 트랜지스터 기판과 대향하는 대향면에 공통 전극이 형성된 대향 기판 및 상기 박막 트랜지스터 기판과 상기 대향 기판 사이에 배치된 액정층을 포함하며,
    상기 박막 트랜지스터 기판은
    절연 기판;
    상기 절연 기판 상에 형성되며, 게이트 라인 및 상기 게이트 라인과 연결된 게이트 전극을 포함하는 게이트 배선;
    상기 절연 기판 상에 형성되며, 스토리지 라인, 제1 스토리지 전극 및 제2 스토리지 전극을 포함하는 스토리지 배선;
    상기 게이트 배선 및 상기 스토리지 배선을 커버하는 게이트 절연막;
    상기 게이트 절연막 상에 형성되며, 상기 게이트 전극, 상기 제1 스토리지 전극 및 상기 제2 스토리지 전극과 중첩되는 활성층;
    상기 활성층 상에 형성되며, 상기 게이트 라인과 교차되는 데이터 라인, 상기 제1 스토리지 전극과 중첩되는 제3 스토리지 전극 및 상기 제2 스토리지 전극과 중첩되는 제4 스토리지 전극을 포함하는 데이터 배선;
    상기 데이터 배선을 커버하는 보호막; 및
    상기 보호막 상에 형성된 화소 전극을 포함하는 것을 특징으로 하는 표시 장치.
  21. 제20항에 있어서,
    상기 제3 스토리지 전극은 상기 보호막에 형성된 제1 콘택홀을 통해 상기 화소 전극과 연결되며,
    상기 제2 스토리지 전극은 상기 게이트 절연막, 활성층, 제4 스토리지 전극 및 보호막에 형성된 제2 콘택홀을 통해 상기 화소 전극과 연결되는 것을 특징으로 하는 표시 장치.
  22. 제20항에 있어서, 상기 박막 트랜지스터 기판은 상기 스토리지 라인과 상기 제4 스토리지 전극을 전기적으로 연결하기 위한 브릿지 전극을 더 포함하며,
    상기 브릿지 전극은
    상기 게이트 절연막 및 보호막에 형성된 제3 콘택홀을 통해 상기 스토리지 라인과 연결되며,
    상기 보호막에 형성된 제4 콘택홀을 통해 상기 제4 스토리지 전극과 연결되는 것을 특징으로 하는 표시 장치.
  23. 제20항에 있어서, 상기 박막 트랜지스터 기판은 상기 보호막과 상기 화소 전 극 사이에 형성된 유기막을 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
KR1020050033519A 2005-04-22 2005-04-22 박막 트랜지스터 기판, 이의 제조 방법 및 이를 갖는 표시장치 KR20060111265A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050033519A KR20060111265A (ko) 2005-04-22 2005-04-22 박막 트랜지스터 기판, 이의 제조 방법 및 이를 갖는 표시장치
US11/264,598 US7369188B2 (en) 2005-04-22 2005-11-01 Thin film transistor substrate having two storage capacitors per pixel, method of manufacturing the same and display apparatus having the same
US11/690,702 US20070187741A1 (en) 2005-04-22 2007-03-23 Thin film transistor substrate, method of manufacturing the same and display apparatus having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050033519A KR20060111265A (ko) 2005-04-22 2005-04-22 박막 트랜지스터 기판, 이의 제조 방법 및 이를 갖는 표시장치

Publications (1)

Publication Number Publication Date
KR20060111265A true KR20060111265A (ko) 2006-10-26

Family

ID=37186461

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050033519A KR20060111265A (ko) 2005-04-22 2005-04-22 박막 트랜지스터 기판, 이의 제조 방법 및 이를 갖는 표시장치

Country Status (2)

Country Link
US (2) US7369188B2 (ko)
KR (1) KR20060111265A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101374105B1 (ko) * 2007-08-09 2014-03-14 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
US8730418B2 (en) 2007-12-28 2014-05-20 Samsung Display Co., Ltd. Array substrate and method for manufacturing the same

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060111265A (ko) * 2005-04-22 2006-10-26 삼성전자주식회사 박막 트랜지스터 기판, 이의 제조 방법 및 이를 갖는 표시장치
JP4179393B2 (ja) * 2006-09-14 2008-11-12 エプソンイメージングデバイス株式会社 表示装置及びその製造方法
US7683994B2 (en) * 2006-09-29 2010-03-23 Motorola, Inc. Electrode mask shorted to a common electrode
WO2010109558A1 (ja) * 2009-03-24 2010-09-30 シャープ株式会社 Ｔｆｔ基板及びこれを用いた液晶表示装置
TWI497689B (zh) * 2011-12-02 2015-08-21 Ind Tech Res Inst 半導體元件及其製造方法
CN205318071U (zh) 2016-01-27 2016-06-15 京东方科技集团股份有限公司 阵列基板及显示装置
KR20210137323A (ko) * 2020-05-08 2021-11-17 삼성디스플레이 주식회사 표시 장치

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2714993B2 (ja) * 1989-12-15 1998-02-16 セイコーエプソン株式会社 液晶表示装置
US5008799A (en) * 1990-04-05 1991-04-16 Montalvo Antonio J Back-to-back capacitor charge pumps
JP2616160B2 (ja) * 1990-06-25 1997-06-04 日本電気株式会社 薄膜電界効果型トランジスタ素子アレイ
US6262784B1 (en) * 1993-06-01 2001-07-17 Samsung Electronics Co., Ltd Active matrix display devices having improved opening and contrast ratios and methods of forming same and a storage electrode line
KR0141774B1 (ko) * 1994-06-17 1998-06-15 구자홍 액정표시장치 및 그 제조방법
JP3418653B2 (ja) * 1995-09-28 2003-06-23 シャープ株式会社 アクティブマトリクス型液晶表示装置
JPH10206857A (ja) * 1997-01-21 1998-08-07 Hitachi Ltd 液晶表示装置
US5920221A (en) * 1997-07-14 1999-07-06 Vanguard International Semiconductor Corporation RC delay circuit for integrated circuits
JP4332244B2 (ja) * 1998-10-30 2009-09-16 シャープ株式会社 Ｍｏｓ型容量素子
US6255130B1 (en) * 1998-11-19 2001-07-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and a method for manufacturing the same
US6437839B1 (en) * 1999-04-23 2002-08-20 National Semiconductor Company Liquid crystal on silicon (LCOS) display pixel with multiple storage capacitors
KR100776509B1 (ko) * 2000-12-30 2007-11-16 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
TW507189B (en) * 2001-02-23 2002-10-21 Chi Mei Optoelectronics Corp Liquid crystal display capable of repairing the defects of data line
JP3992984B2 (ja) * 2002-01-04 2007-10-17 シャープ株式会社 液晶表示パネル
US6922183B2 (en) * 2002-11-01 2005-07-26 Chin-Lung Ting Multi-domain vertical alignment liquid crystal display and driving method thereof
US7135730B2 (en) * 2004-01-20 2006-11-14 Broadcom Corporation Bias-independent capacitor based on superposition of nonlinear capacitors for analog/RF circuit applications
US7675582B2 (en) * 2004-12-03 2010-03-09 Au Optronics Corporation Stacked storage capacitor structure for a thin film transistor liquid crystal display
KR20060111265A (ko) * 2005-04-22 2006-10-26 삼성전자주식회사 박막 트랜지스터 기판, 이의 제조 방법 및 이를 갖는 표시장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101374105B1 (ko) * 2007-08-09 2014-03-14 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
US8730418B2 (en) 2007-12-28 2014-05-20 Samsung Display Co., Ltd. Array substrate and method for manufacturing the same
KR101450803B1 (ko) * 2007-12-28 2014-10-15 삼성디스플레이 주식회사 어레이 기판 및 어레이 기판의 제조방법

Also Published As

Publication number Publication date
US20060238667A1 (en) 2006-10-26
US20070187741A1 (en) 2007-08-16
US7369188B2 (en) 2008-05-06

Similar Documents

Publication Publication Date Title
US8964140B2 (en) Liquid crystal display
KR20060111265A (ko) 박막 트랜지스터 기판, 이의 제조 방법 및 이를 갖는 표시장치
TWI403812B (zh) 薄膜電晶體陣列面板及包含該薄膜電晶體陣列面板之液晶顯示器
US8228456B2 (en) Liquid crystal display and driving method thereof
US8035108B2 (en) Thin film transistor substrate, liquid crystal display panel including the same, and method of manufacturing liquid crystal display panel
JP2009139929A (ja) 薄膜トランジスタ基板、これを含む液晶表示装置及びその製造方法
JP5939790B2 (ja) 液晶表示装置
JP2017067830A (ja) 表示装置
US7220992B2 (en) Thin film transistor array panel and a liquid crystal display including the same
KR20070005965A (ko) 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치
US8059244B2 (en) Liquid crystal display with high aperture ratio
US20060243975A1 (en) Thin film transistor substrate, method of manufacturing the same and display apparatus having the same
US7924355B2 (en) Liquid crystal display device
KR20090036920A (ko) 표시기판, 이를 갖는 표시장치 및 그 구동방법
US8054396B2 (en) Display substrate with dual transistor and connection transistor, method of manufacturing the display substrate and display device having the display substrate
US20120120360A1 (en) Liquid crystal display panel and manufacturing method thereof
KR101318771B1 (ko) 액정표시장치
JP5221408B2 (ja) 表示装置及びその製造方法
KR101222141B1 (ko) 액정 표시 장치 및 그 제조 방법
KR20160141143A (ko) 표시장치
KR100522024B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
US9851595B2 (en) Display device and manufacturing method thereof
KR20080107149A (ko) 액정표시패널 및 이의 제조방법
KR20080040478A (ko) 액정 표시 패널 및 그 제조 방법
KR20090000948A (ko) 표시 기판, 이의 제조 방법 및 이를 갖는 표시 패널

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid