Nothing Special   »   [go: up one dir, main page]

KR20060046241A - Liquid crystal display device - Google Patents

Liquid crystal display device Download PDF

Info

Publication number
KR20060046241A
KR20060046241A KR1020050045250A KR20050045250A KR20060046241A KR 20060046241 A KR20060046241 A KR 20060046241A KR 1020050045250 A KR1020050045250 A KR 1020050045250A KR 20050045250 A KR20050045250 A KR 20050045250A KR 20060046241 A KR20060046241 A KR 20060046241A
Authority
KR
South Korea
Prior art keywords
substrate
pixel
liquid crystal
electrode
crystal display
Prior art date
Application number
KR1020050045250A
Other languages
Korean (ko)
Inventor
이현규
최승찬
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to US11/167,131 priority Critical patent/US7557886B2/en
Publication of KR20060046241A publication Critical patent/KR20060046241A/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136209Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136231Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명에 따른 액정표시소자의 단위 화소는 제 1 기판 및 제 2 기판; 상기 제 1 기판 상에 교차 배치되어 단위 화소를 정의하며 상기 단위 화소를 제 1 및 제 2 화소부로 2 분할하는 게이트라인 및 데이터라인; 상기 제 1 및 제 2 화소부에 각각 구비되며, 동일한 주사신호를 인가받는 제 1 및 제 2 스위칭소자; 상기 제 1 및 제 2 화소부에 대응적으로 형성되는 복수의 제 1 및 제 2 공통전극; 상기 제 1 및 제 2 화소부에 대응적으로 형성되는 복수의 제 1 및 제 2 화소전극; 상기 단위 화소와 인접하는 화소에 공유되어 공통적으로 신호를 인가하는 공통라인; 및 상기 제 1 및 제 2 기판 사이에 형성된 액정층을 포함하여 구성된다.The unit pixel of the liquid crystal display according to the present invention includes a first substrate and a second substrate; A gate line and a data line intersecting the first substrate to define a unit pixel, and dividing the unit pixel into two first and second pixel units; First and second switching elements respectively provided in the first and second pixel units and receiving the same scan signal; A plurality of first and second common electrodes formed corresponding to the first and second pixel units; A plurality of first and second pixel electrodes formed corresponding to the first and second pixel units; A common line shared by the pixel adjacent to the unit pixel to apply a signal in common; And a liquid crystal layer formed between the first and second substrates.

액정표시소자, 제 1 및 제 2 화소부, 제 1 및 제 2 스위칭소자, 제 1 및 제 2 공통전극, 제 1 및 제 2 화소전극, 공통라인, 마스크, 컬럼 스페이서 Liquid crystal display device, first and second pixel portion, first and second switching element, first and second common electrode, first and second pixel electrode, common line, mask, column spacer

Description

액정표시소자{LIQUID CRYSTAL DISPLAY DEVICE}Liquid crystal display device {LIQUID CRYSTAL DISPLAY DEVICE}

도 1은 일반적인 IPS 모드 액정표시소자의 단위 화소를 나타내는 평면도.1 is a typical IPS mode A plan view showing unit pixels of a liquid crystal display device.

도 2a는 본 발명의 제 1 실시예에 따른 액정표시소자의 단위 화소를 나타내는 평면도.2A is a plan view illustrating a unit pixel of a liquid crystal display according to a first exemplary embodiment of the present invention.

도 2b는 도 2a의 A-A'선에 대한 단면도.FIG. 2B is a sectional view taken along line AA 'of FIG. 2A;

도 3은 본 발명의 제 2 실시예에 따른 액정표시소자의 단위 화소를 나타내는 평면도.3 is a plan view illustrating a unit pixel of a liquid crystal display according to a second exemplary embodiment of the present invention.

도 4a는 본 발명의 제 3 실시예에 따른 액정표시소자의 단위 화소를 나타내는 평면도.4A is a plan view illustrating a unit pixel of a liquid crystal display according to a third exemplary embodiment of the present invention.

도 4b는 도 4a의 B-B'선에 대한 단면도.4B is a cross sectional view taken along line B-B 'of FIG. 4A;

도 5는 본 발명의 제 4 실시예에 따른 액정표시소자의 단위 화소를 나타내는 평면도.5 is a plan view illustrating a unit pixel of a liquid crystal display according to a fourth exemplary embodiment of the present invention.

도 6a∼도 6d는 도 2a의 A-A'선의 절단면에 대한 공정순서도.FIG. 6A to FIG. 6D are process flow charts for the section taken along the line AA ′ of FIG. 2A.

***도면의 주요 부호에 대한 설명****** Description of the major symbols in the drawings ***

제 1 화소부:P1 제 2 화소부:P2First pixel portion: P1 Second pixel portion: P2

제 1 스위칭소자:1T1, 2T1, 3T1, 4T1First switching element: 1T1, 2T1, 3T1, 4T1

제 2 스위칭소자:1T2, 2T2, 3T2, 4T2 Second switching element: 1T2, 2T2, 3T2, 4T2

제 1 공통전극:113P1, 213P1, 313P1, 413P1First common electrode: 113P1, 213P1, 313P1, 413P1

제 2 공통전극:113P2, 213P2, 313P2, 413P2Second common electrode: 113P2, 213P2, 313P2, 413P2

제 1 화소전극:115P1, 215P1, 315P1, 415P1First pixel electrode: 115P1, 215P1, 315P1, 415P1

제 2 화소전극:115P2, 215P2, 315P2, 415P2Second pixel electrode: 115P2, 215P2, 315P2, 415P2

컬럼 스페이서:134Column spacer: 134

본 발명은 액정표시소자에 관한 것으로, 특히, 스위칭소자의 불량에 의한 화소의 불량 생산률을 낮추고, 개구율을 향상시켜 휘도를 상승시킬 수 있는 액정표시소자에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device capable of lowering a defective production rate of a pixel due to a defective switching device, improving aperture ratio, and increasing luminance.

근래 정보화 사회의 발전과 더불어 표시장치에 대한 다양한 형태의 요구가 증대되면서, LCD(Liquid Crystal Display), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), FED(Field Emission Display), VFD(Vacuum Fluorescent Display)등 평판표시장치에 대한 연구가 활발히 진행되고 있다. 그 중 고화질의 구현, 양산화 기술, 구동수단의 용이성, 경량, 박형, 저소비 전력 등의 이유로 액정표시소자(LCD)가 가장 각광을 받고 있다.In recent years, with the development of the information society, various types of demands on display devices have increased, such as liquid crystal display (LCD), plasma display panel (PDP), electro luminescent display (ELD), field emission display (FED), and VFD (Vacuum). Research on flat panel display devices such as fluorescent displays is being actively conducted. Among them, liquid crystal display devices (LCDs) have been in the spotlight for high quality, mass production technology, ease of driving means, light weight, thinness, and low power consumption.

액정표시소자는 매트릭스(matrix) 형태로 배열된 화소들에 화상정보에 따른 데이터신호를 개별적으로 공급하여, 화소별로 광투과율을 조절함으로써 원하는 화상을 표시할 수 있도록 한 표시소자로서, 주로 액티브 매트릭스(Active Matrix; AM) 방식에 의해 구동된다. 액티브 매트릭스 방식은 각각의 화소에 박막 트랜지스터(Thin Film Transistor; TFT) 등의 스위칭소자를 부가하여, 이것을 통하여 화소부의 액정에 전압을 인가하고, 액정을 구동하는 방식이다.The liquid crystal display device is a display device that displays a desired image by individually supplying data signals according to image information to pixels arranged in a matrix, and adjusting light transmittance for each pixel. Active Matrix (AM) method. The active matrix method is a method of adding a switching element such as a thin film transistor (TFT) to each pixel, applying a voltage to the liquid crystal in the pixel portion through the pixel, and driving the liquid crystal.

이러한 액정표시소자는 액정분자가 구동되는 형태에 따라 다양한 표시모드의 액정표시소자로 분류될 수 있는데, 여러 표시모드 중 TN(twisted nematic)모드 액정표시소자가 주로 사용되어져 왔다.Such liquid crystal display devices can be classified into liquid crystal display devices having various display modes according to the type of liquid crystal molecules driven. TN (twisted nematic) mode liquid crystal display devices have been mainly used among various display modes.

TN모드 액정표시소자는 기판에 대해 수직한 방향의 전기장을 on/off 시켜, 액정의 방향자(director)가 기판에 대하여 0°에서 90°사이의 각도를 갖도록 액정분자를 구동하는 것으로, 용이한 흑백표시기능, 고속 응답 및 낮은 구동전압의 장점을 갖고 있다.The TN mode liquid crystal display device turns the electric field in a direction perpendicular to the substrate to drive the liquid crystal molecules such that the director of the liquid crystal has an angle between 0 ° and 90 ° with respect to the substrate. It has the advantages of monochrome display, fast response and low driving voltage.

그런데, TN모드 액정표시소자는 상기한 바와 같이 액정분자를 기판에 대해 수직하게 구동하기 때문에, 시야각 특성이 우수하지 못한 단점이 존재한다. 즉, 액정표시소자를 바라보는 방향이나 각도에 따라 화상의 화면색이나 밝기가 변화하는 시야각 의존성이 유발되었다. 따라서 이러한 단점을 극복하기 위해 새로운 광시야각 기술, 즉, 액정분자의 방향자가 기판에 대해 수평한 상태에서 액정이 구동되도록 하는 횡전계(In Plane Switching, 이하 IPS)모드 액정표시소자가 최근에 활발하게 연구되고 있다.However, since the TN mode liquid crystal display device drives the liquid crystal molecules perpendicular to the substrate as described above, there is a disadvantage that the viewing angle characteristics are not excellent. That is, the viewing angle dependence in which the screen color or brightness of the image changes depending on the direction or angle of viewing the liquid crystal display device is caused. Therefore, in order to overcome this disadvantage, a new wide viewing angle technology, that is, an in-plane switching (IPS) mode liquid crystal display device in which the liquid crystal is driven while the director of the liquid crystal molecules is horizontal with respect to the substrate has been actively developed in recent years. Is being studied.

IPS모드 액정표시소자는 전극에 전압이 인가될 때, 기판상에 횡전계를 형성하여 액정분자를 수평으로 배향함으로써 기존대비 광시야각 특성을 확보하는 액정표시소자로서, 도 1에 그 개략적인 도면이 도시되었다.The IPS mode liquid crystal display device is a liquid crystal display device that secures a wide viewing angle characteristic compared to the conventional by forming a transverse electric field on the substrate when the voltage is applied to the electrode to align the liquid crystal molecules horizontally. Has been shown.

도면에 도시된 바와 같이, 액정표시소자의 박막트랜지스터기판 상에는 금속층으로 이루어진 게이트라인(3) 및 데이타라인(1)이 종횡으로 배열되어 단위 화소를 정의한다. 실제의 액정표시소자에는 n개의 게이트라인(3)과 m개의 데이타라인(1)이 교차하여 n×m개의 화소가 존재하지만, 도면에는 설명을 간단하게 하기 위해 단지 하나의 화소만을 나타내었다.As shown in the figure, on the thin film transistor substrate of the liquid crystal display device, gate lines 3 and data lines 1 made of metal layers are vertically and horizontally arranged to define unit pixels. In the actual liquid crystal display device, n gate lines 3 and m data lines 1 intersect with n x m pixels. However, only one pixel is shown in the figure for simplicity.

상기 게이트라인(3)과 데이타라인(1)의 교차점에는 게이트전극(4), 반도체층(A) 및 소스/드레인전극(5, 11)으로 구성되는 스위칭소자(예를 들어, 박막트랜지스터(thin film transistor; T)가 형성되는데, 상기 게이트전극(4) 및 소스/드레인전극(5, 11)은 각각 게이트라인(3) 및 데이타라인(1)에 접속되어, 상기 게이트라인(3)을 통해 입력되는 신호로 상기 스위칭소자(T)를 온(On)시키고, 상기 데이터라인(1)을 통해 인가되는 화상 신호를 화소에 전달한다.At the intersection of the gate line 3 and the data line 1, a switching element (for example, a thin film transistor) consisting of a gate electrode 4, a semiconductor layer A, and source / drain electrodes 5 and 11 is formed. a film transistor T is formed, and the gate electrode 4 and the source / drain electrodes 5 and 11 are connected to the gate line 3 and the data line 1, respectively, through the gate line 3. The switching element T is turned on as an input signal, and an image signal applied through the data line 1 is transmitted to the pixel.

또한, 단위 화소 내에는 공통신호를 전달하는 공통라인(17)이 상기 게이트라인(3)과 평행하게 배열되고, 액정분자를 스위칭 시키는 적어도 한쌍의 전극 즉, 공통전극(13)과 화소전극(15)이 데이터라인(1)과 평행하게 배열되어 기판에 평행한 횡전계(in-plane electric field)를 발생시킨다.In addition, a common line 17 transmitting a common signal is arranged in parallel with the gate line 3 in the unit pixel, and at least one pair of electrodes for switching the liquid crystal molecules, that is, the common electrode 13 and the pixel electrode 15. ) Is arranged parallel to the data line 1 to generate an in-plane electric field parallel to the substrate.

이때, 상기 공통전극(13)은 게이트라인(3)과 동시에 형성되어 공통라인(17)에 접속되며, 상기 화소전극(15)은 소스/드레인전극(5, 11)과 동시에 형성되어 박막트랜지스터(T)의 드레인전극(5)과 접속된다. 그리고, 상기 화소전극(15)들을 전기적으로 연결하는 화소전극라인(11')은 상기 공통라인(17)과 상기 공통라인(17)과 게이트절연막(미도시)을 사이에 두고 중첩되어, 스토리지 커패시터(storage capacitor, Cst)를 형성하게 된다.In this case, the common electrode 13 is formed simultaneously with the gate line 3 and connected to the common line 17. The pixel electrode 15 is formed simultaneously with the source / drain electrodes 5 and 11 to form a thin film transistor ( It is connected to the drain electrode 5 of T. The pixel electrode line 11 ′ electrically connecting the pixel electrodes 15 overlaps the common line 17, the common line 17, and a gate insulating layer (not shown) between the storage capacitors. (storage capacitor, Cst).

한편, 상기와 같은 액정표시소자는 각 화소에 스위칭소자를 1개씩 포함하고 있기 때문에, 상기 스위칭소자에 불량이 발생되는 경우에 단위 화소 전체가 정상적으로 구동되지 않는 문제점이 발생하였다. 이러한 문제는 비단 IPS모드 액정표시소자에만 해당하는 것이 아니고, TN모드 등과 같이 수직전계에 의해 구동되는 액정표시소자에서도 발생하였다.On the other hand, the liquid crystal display device as described above includes one switching device in each pixel, and thus, when a defect occurs in the switching device, the entire unit pixel does not operate normally. This problem is not only limited to IPS mode liquid crystal display devices, but also occurs in liquid crystal display devices driven by vertical electric fields such as TN mode.

실질적으로, 액정표시소자에서 사용되는 박막트랜지스터는 여러번의 증착공정과 식각공정을 통해 형성되는데, 이러한 다수의 공정을 거치는 과정에서 여러가지 불량이 발생하게 된다. 이러한 박막트랜지스터의 불량 중에서 가장 치명적인 불량 중 하나는 게이트전극과 소스 또는 드레인전극의 단락(short) 불량으로, 수많은 박막트랜지스터가 사용되는 액티브 매트릭스 액정표시소자에 이러한 박막트랜지스터 불량이 발생하게 될 경우, 최종적인 제품에 점결함(point defect)으로 표시되는 치명적인 표시 불량이 나타나게 된다.Substantially, the thin film transistor used in the liquid crystal display device is formed through a plurality of deposition processes and etching processes, and various defects occur in the process of such a plurality of processes. One of the most fatal defects among the defects of the thin film transistor is a short defect between the gate electrode and the source or drain electrode. When such a thin film transistor defect occurs in an active matrix liquid crystal display device using a large number of thin film transistors, Fatal marking defects appear as point defects in conventional products.

따라서, 본 발명은 상기와 같은 문제점을 감안하여 이루어진 것으로, 액정표시소자의 단위 화소를 제 1 및 제 2 화소부로 2분할하고, 각 화소부에 제 1 및 제 2 스위칭소자를 별도로 형성함으로써, 하나의 스위칭소자에 불량 발생시 단위 화소 전체가 불량이 될 가능성을 배제하는 데 그 목적이 있다.Accordingly, the present invention has been made in view of the above problems, and the unit pixel of the liquid crystal display device is divided into two first and second pixel portions, and the first and second switching elements are separately formed in each pixel portion. The purpose is to exclude the possibility that the entire unit pixel will be defective when a failure occurs in the switching element of.

기타 본 발명의 다른 목적 및 특징은 이하 발명의 구성 및 특허청구범위에서 상세히 기술될 것이다.Other objects and features of the present invention will be described in detail in the configuration and claims of the invention below.

상기한 바와 같은 목적을 달성하기 위해, 본 발명에 따른 액정표시소자는 제 1 기판 및 제 2 기판; 상기 제 1 기판 상에 교차 배치되어 단위 화소를 정의하며 상기 단위 화소를 제 1 및 제 2 화소부로 2 분할하는 게이트라인 및 데이터라인; 상기 제 1 및 제 2 화소부에 각각 구비되며, 동일한 주사신호를 인가받는 제 1 및 제 2 스위칭소자; 상기 제 1 및 제 2 화소부에 대응적으로 형성되는 복수의 제 1 및 제 2 공통전극; 상기 제 1 및 제 2 화소부에 대응적으로 형성되는 복수의 제 1 및 제 2 화소전극; 상기 단위 화소와 인접하는 화소에 공유되어 공통적으로 신호를 인가하는 공통라인; 및 상기 제 1 및 제 2 기판 사이에 형성된 액정층을 포함하여 구성된다.In order to achieve the above object, the liquid crystal display device according to the present invention comprises a first substrate and a second substrate; A gate line and a data line intersecting the first substrate to define a unit pixel, and dividing the unit pixel into two first and second pixel units; First and second switching elements respectively provided in the first and second pixel units and receiving the same scan signal; A plurality of first and second common electrodes formed corresponding to the first and second pixel units; A plurality of first and second pixel electrodes formed corresponding to the first and second pixel units; A common line shared by the pixel adjacent to the unit pixel to apply a signal in common; And a liquid crystal layer formed between the first and second substrates.

그리고, 본 발명에 따른 액정표시소자의 제조방법은 투명한 제 1 기판을 준비하는 단계; 상기 기판 상에 제 1 및 제 2 스위칭소자를 형성하는 단계; 및 상기 제 1 및 제 2 스위칭소자 상부에 블랙매트릭스 용 컬럼 스페이서를 형성하는 단계를 포함하여 이루어지며, 상기 컬럼 스페이서를 형성하는 단계는 다시, 상기 제 1 및 제 2 스위칭소자가 형성된 기판 전면에 유기막을 도포하는 단계; 상기 유기막에 상부에 패턴을 남기고자 하는 영역에 빛의 비투과영역이 마련된 마스크를 블로킹(blocking)하여, 자외선을 조사하는 단계; 및 상기 자외선이 조사된 유기막을 현상하여 제 1 및 제 2 스위칭소자 상부에 위치하는 유기막 패턴을 형성하는 단계를 포함하여 이루어진다.In addition, the manufacturing method of the liquid crystal display device according to the present invention comprises the steps of preparing a transparent first substrate; Forming first and second switching devices on the substrate; And forming a column spacer for the black matrix on the first and second switching devices, and the forming of the column spacers may be performed on the entire surface of the substrate on which the first and second switching devices are formed. Applying a film; Irradiating ultraviolet rays by blocking a mask in which a non-transmissive region of light is provided in a region where a pattern is to be left on the organic layer; And developing the organic layer irradiated with ultraviolet rays to form an organic layer pattern positioned on the first and second switching elements.

이하, 본 발명의 내용을 바람직한 실시예의 도면을 참조하여 설명한다.Hereinafter, the content of the present invention will be described with reference to the drawings of preferred embodiments.

도 2a는 본 발명의 제 1 실시예에 따른 액정표시소자의 단위화소를 나타내는 평면도이고, 도 2b는 도 2a의 A-A'선에 대한 단면도로서, 도면에 도시된 바와 같이, 본 발명에 따른 액정표시소자의 단위 화소는 제 1 기판(102)상에서 게이트라인(103) 및 데이터라인(101)의 교차에 의해 정의되며, 제 1 및 제 2 화소부로 2 분할된 구조를 갖는다.FIG. 2A is a plan view illustrating a unit pixel of a liquid crystal display according to a first exemplary embodiment of the present invention, and FIG. 2B is a cross-sectional view taken along line AA ′ of FIG. 2A, as shown in the drawing. The unit pixel of the liquid crystal display is defined by the intersection of the gate line 103 and the data line 101 on the first substrate 102, and has a structure divided into two parts of the first and second pixel units.

그리고, 상기 제 1 및 제 2 화소부(P1, P2)에는 제 1 및 제 2 스위칭소자(1T1, 1T2)가 각각 배치되어, 상기 제 1 및 제 2 화소부(P1, P2)에 동일한 주사 신호를 인가한다. 이때, 상기 제 1 및 제 2 스위칭소자(1T1, 1T2)는 1-게이트-2-박막트랜지스터 구조를 이루게 된다. 즉, 제 1 및 제 2 스위칭소자(1T1, 1T2)가 게이트라인(103)을 중심으로 대칭형태로 형성되며, 제 1 기판(102)상에 상기 게이트라인(103)의 일부로 형성되는 게이트전극(104)과, 상기 게이트전극(104) 위에 적층된 게이트절연막(106)과, 상기 게이트절연막(106) 위에 형성된 반도체층(107)과, 상기 반도체층(107) 위에 형성된 오믹컨택층(108), 및 상기 오믹컨택층(108) 위에 형성되어 데이터라인(101)으로부터 분리되어 형성되는 소스전극(105)을 공유하고, 상기 소스전극(105)의 상부 양측으로 소정 간격 이격되어 형성되는 제 1 및 제 2 드레인전극(111P1, 111P2)을 각각 포함한다.First and second switching elements 1T1 and 1T2 are disposed in the first and second pixel units P1 and P2, respectively, and the same scan signal is provided in the first and second pixel units P1 and P2. Apply. In this case, the first and second switching devices 1T1 and 1T2 form a 1-gate-2- thin film transistor structure. That is, the first and second switching devices 1T1 and 1T2 are formed symmetrically with respect to the gate line 103 and formed as part of the gate line 103 on the first substrate 102. 104, a gate insulating film 106 stacked on the gate electrode 104, a semiconductor layer 107 formed on the gate insulating film 106, an ohmic contact layer 108 formed on the semiconductor layer 107, And first and second electrodes formed on the ohmic contact layer 108 to share the source electrode 105 formed separately from the data line 101, and are spaced apart from each other by a predetermined interval on both sides of the source electrode 105. 2 drain electrodes 111P1 and 111P2, respectively.

이와 같이, 본 발명의 제 1 및 제 2 스위칭소자(1T1, 1T2)는 게이트전극(104) 및 소스전극(105)을 공유하므로, 게이트라인(103)의 주사신호에 의해 반도체층(107)이 활성화될 때, 동일한 화상신호를 데이터라인(101)으로부터 소스전극(105)을 통해 동시에 제 1 및 제 2 드레인전극(111P1, 111P2)으로 전달하고, 상기 화상신호를 제 1 및 제 2 화소부(P1, P2)에 각각 인가하게 된다. 따라서, 본 발명에 따른 액정표시소자는 단위 화소의 제 1 및 제 2 화소부(P1, P2)를 별도의 스위칭소자로 구동함으로써, 제 1 또는 제 2 스위칭소자(1T1, 1T2)에 불량 발생 시 단위 화소 전영역 즉, 제 1 및 제 2 화소부(P1, P2) 전체가 동시에 불량이 될 가능성을 줄일 수 있다.As described above, since the first and second switching devices 1T1 and 1T2 of the present invention share the gate electrode 104 and the source electrode 105, the semiconductor layer 107 is formed by the scan signal of the gate line 103. When activated, the same image signal is transferred from the data line 101 to the first and second drain electrodes 111P1 and 111P2 simultaneously through the source electrode 105, and the image signal is transferred to the first and second pixel portions ( P1, P2) respectively. Therefore, the liquid crystal display according to the present invention drives the first and second pixel units P1 and P2 of the unit pixel by using separate switching elements, thereby causing a failure in the first or second switching elements 1T1 and 1T2. The entire unit pixel area, that is, the entirety of the first and second pixel portions P1 and P2 can all be reduced at the same time.

실질적으로, 박막트랜지스터 등의 스위칭소자는 여러 번의 증착공정과 식각공정을 통해 제조되는데, 이러한 다수의 공정을 거치는 과정에서 여러가지 불량의발생이 가능하다. 예를 들어, 소스전극과 드레인전극 사이에 이물질이 삽입되어 소스전극과 게이트전극 사이에 전기적인 단락(Short) 상태가 발생하거나, 드레인전극이 이웃하는 데이터라인과 단락(short)되는 문제가 발생할 수 있다. 실제로 게이트라인 주변에서 발생하는 빛샘을 방지하기 위해 드레인 전극을 게이트라인과 나란하게 이웃하는 데이터라인 방향으로 연장하여 형성할 수 있는데, 이 과정에서 공정 불량으로 인해 드레인전극과 이웃하는 데이터라인이 단락(short)될 수도 있다. 이렇듯 소스전극 및 드레인전극, 또는 드레인전극 및 데이터라인이 단락되면 휘점 불량(brightness defect)이 발생하여 액정표시소자의 화질 저하가 야기될 수 있다. 또한, 데이터라인 하부 반도체층에 패턴 불량이 발생되어, 화소전극 하부까지 반도체층 패턴이 형성되면, 화소전극 구동에 악영향을 줌으로써, 휘점 불량이 발생될 수도 있다.Substantially, a switching device such as a thin film transistor is manufactured through a plurality of deposition processes and etching processes, and various defects may occur during such a plurality of processes. For example, foreign matter may be inserted between the source electrode and the drain electrode to generate an electrical short between the source electrode and the gate electrode, or may cause the drain electrode to short with the neighboring data line. have. In fact, in order to prevent light leakage around the gate line, the drain electrode may be formed to extend in the direction of the data line adjacent to the gate line. In this process, the drain electrode and the neighboring data line are short-circuited due to a process defect. may be short). As such, when the source electrode and the drain electrode, or the drain electrode and the data line are short-circuited, a brightness defect may occur, causing deterioration in image quality of the liquid crystal display. In addition, when a pattern defect occurs in the lower semiconductor layer of the data line, and a semiconductor layer pattern is formed below the pixel electrode, the bright point defect may be generated by adversely affecting the driving of the pixel electrode.

이러한 이유로 휘점 불량 문제를 해결하기 위해 스위칭소자 내 패턴에 이상이 있는 영역에 레이저 빔을 조사하여, 불량의 원인이 되는 부분을 제거하고자 하 는 시도도 있었다. 그러나, 휘점 불량 검출을 위해서는 액정표시소자 내의 모든 화소에 대해 검사가 필요하고, 패턴 불량이 2um 이하인 경우 검출장비의 검출력 저하로 인해 검출되지 않을 수 있다. 또한, 불량부분을 제거하기 위해 레이저 빔을 조사하는 별도의 공정이 추가되어 생산 수율이 감소하는 문제가 발생할 수 있다.For this reason, in order to solve the problem of bright spot defect, there have been attempts to remove the portion causing the defect by irradiating the laser beam to the region of the pattern in the switching element. However, in order to detect bright spot defects, all pixels in the liquid crystal display are required to be inspected, and when the pattern defects are 2 μm or less, they may not be detected due to a decrease in detection power of the detection equipment. In addition, a separate process of irradiating a laser beam may be added to remove the defective part, which may cause a problem in that the production yield is reduced.

하지만, 본 발명에 따른 화소 구조에서는 2 분할된 화소가 별도의 스위칭소자에 의해 각각 신호를 인가받게 되므로, 상기한 바와 같은 스위칭소자의 불량이 발생할 경우에도, 스위칭소자가 정상 동작하는 화소부는 정상적으로 구동될 수 있다. 즉, 단위 화소의 일 분할 영역의 불량만으로 불량 면적을 줄일 수 있고, 결과적으로 정상 작동하는 화소 영역이 상대적으로 증가하여, 화상이 표시될 때 화소의 불량으로 발견될 확률이 적어지는 효과를 얻을 수 있다.However, in the pixel structure according to the present invention, since the divided pixels receive signals by separate switching elements, the pixel unit in which the switching elements operate normally is operated even when a failure of the switching elements as described above occurs. Can be. That is, the defective area can be reduced only by the failure of one division area of the unit pixel, and as a result, the normal operating pixel area is relatively increased, so that an effect of reducing the probability of being found as a defective pixel when the image is displayed can be obtained. have.

한편, 본 발명의 제 1 실시예에 따른 제 1 및 제 2 화소부(P1, P2)에는 스트라이프(stripe) 형태를 갖고 일정한 간격으로 배치되는 제 1 및 제 2 화소전극(115P1, 115P2)이 각각 형성되어, 상기 제 1 및 제 2 스위칭소자(1T1, 1T2)의 제 1 및 제 2 드레인전극(111P1, 111P2)으로부터 전달되는 화상신호를 인가받게 된다. 여기서, 상기 화상신호는 상기 제 1 및 제 2 스위칭소자(1T1, 1T2)의 상부 보호막(110) 상에 형성된 제 1 및 제 2 컨택홀(109P1, 109P2)을 통해 상기 제 1 및 제 2 스위칭소자(1T1, 1T2)의 제 1 및 제 2 드레인전극(111P1, 111P2)으로부터 상기 제 1 및 제 2 화소전극(115P1, 115P2)으로 전달된다.Meanwhile, the first and second pixel electrodes P1 and P2 according to the first exemplary embodiment of the present invention have a stripe shape and are arranged at regular intervals, respectively. And the image signals transmitted from the first and second drain electrodes 111P1 and 111P2 of the first and second switching devices 1T1 and 1T2. Here, the image signal is transmitted through the first and second contact holes 109P1 and 109P2 formed on the upper passivation layer 110 of the first and second switching devices 1T1 and 1T2. The first and second drain electrodes 111P1 and 111P2 of 1T1 and 1T2 are transferred to the first and second pixel electrodes 115P1 and 115P2.

또한, 상기 제 1 및 제 2 화소부(P1, P2)에는 각각 스트라이프(stripe) 형태를 갖는 제 1 및 제 2 공통전극(113P1, 113P2)이 상기 제 1 및 제 2 화소전극 (115P1, 115P2)에 대해 소정 간격 이격된 채 교대로 배치되어, 상기 제 1 및 제 2 화소전극(115P1, 115P2)과 함께 제 1 기판(102)상에 횡전계를 발생시킨다. 이때, 상기 제 1 또는 제 2 공통전극(113P1, 113P2)에 전기적으로 접속되어 공통신호를 인가하는 공통라인(117)은 단위 화소의 양끝단에 배치되어 이웃하는 화소부의 제 1 또는 제 2 공통전극에 의해 공유된다. 즉, n번째 게이트라인(103)에 의해 결정되는 제 2 화소부의 제 2 공통전극(113P2)과 n+1번째 게이트라인에 의해 결정되는 제 1 화소부의 제 1 공통전극이 그 경계영역에 형성된 공통라인(117)으로부터 함께 분리 형성되어 공통신호를 인가받는 것이다. 따라서, 본 발명의 액정표시소자에서는 3 개의 화소당 2 개의 공통라인이 요구되는 구조로 형성되어, 공통라인의 개수를 감소시킬 수 있고, 이를 통해 액정표시소자의 개구율을 상승시킬 수 있다.In addition, the first and second common electrodes 113P1 and 113P2 having a stripe shape are formed in the first and second pixel units P1 and P2, respectively, and the first and second pixel electrodes 115P1 and 115P2. Are alternately spaced apart from each other by a predetermined interval to generate a transverse electric field on the first substrate 102 together with the first and second pixel electrodes 115P1 and 115P2. In this case, the common line 117 electrically connected to the first or second common electrodes 113P1 and 113P2 and applying a common signal is disposed at both ends of the unit pixel so as to be adjacent to the first or second common electrode of the pixel unit. Is shared by. That is, the second common electrode 113P2 of the second pixel portion determined by the nth gate line 103 and the first common electrode of the first pixel portion determined by the n + 1th gate line are formed in the boundary region. It is formed separately from the line 117 to receive a common signal. Accordingly, in the liquid crystal display device of the present invention, two common lines are required per three pixels, thereby reducing the number of common lines, thereby increasing the aperture ratio of the liquid crystal display device.

상기 화소의 외곽에는 상기 데이터라인(101)과 평행하며, 복수의 제 1 공통전극(113P1)을 전기적으로 연결하는 제 1 공통전극연결라인(123P1)과 복수의 제 1 화소전극(115P1)을 전기적으로 연결하는 제 1 화소전극연결라인(125P1) 및 복수의 제 2 공통전극(113P2)을 전기적으로 연결하는 제 2 공통전극연결라인(123P2)과 복수의 제 2 화소전극(115P2)을 전기적으로 연결하는 제 2 화소전극연결라인(125P2)이 게이트절연막(106) 및 보호막(110)을 사이에 두고 각각 중첩되어 형성됨으로써, 스토리지 커패시터(storage capacitor)가 형성된다.The first common electrode connection line 123P1 and the plurality of first pixel electrodes 115P1, which are parallel to the data line 101 and electrically connect the plurality of first common electrodes 113P1, are formed outside the pixel. Electrically connecting the second common electrode connection line 123P2 and the plurality of second pixel electrodes 115P2 electrically connecting the first pixel electrode connection line 125P1 and the plurality of second common electrodes 113P2 to each other. The second pixel electrode connection line 125P2 is formed to overlap each other with the gate insulating layer 106 and the passivation layer 110 interposed therebetween, thereby forming a storage capacitor.

이때, 상기 제 1 및 제 2 공통전극연결라인(123P1, 123P2)은 제 1 및 제 2 화소부 (P1, P2)내에 액정을 구동시키기 위한 전계를 발생시키지는 않지만, 데이터라인(101)의 신호가 상기 제 1 및 제 2 화소전극(115P1, 115P2)에 미치는 영향을 차폐시킨다. 따라서, 상기 제 1 및 제 2 공통전극연결라인(123P1, 123P2)은 화소전극연결라인(125P1, 125P2)보다 데이터라인(101)과 더 가까운 위치에 배치되어야 데이터라인(101)의 신호를 효과적으로 차폐시킬 수 있다.At this time, the first and second common electrode connection lines 123P1 and 123P2 do not generate an electric field for driving the liquid crystal in the first and second pixel portions P1 and P2, but the signal of the data line 101 The influence on the first and second pixel electrodes 115P1 and 115P2 is shielded. Therefore, the first and second common electrode connection lines 123P1 and 123P2 should be disposed closer to the data line 101 than the pixel electrode connection lines 125P1 and 125P2 to effectively shield the signal of the data line 101. You can.

한편, 상기 제 1 및 제 2 화소전극(115P1, 115P2)은 각각 그 일측이 인접하는 게이트라인(103)의 일부와 중첩되어 형성됨으로써, 게이트라인(103) 근처에서의 빛 샘 발생을 방지하게 되며, 이를 통해 게이트라인(103) 상부에서의 차광층(Black Matrix) 선폭을 최소화하거나, 상기 영역에서 블랙매트릭스를 실질적으로 제거할 수 있다. 실제로, 게이트라인(103)과 화소전극(115P1, 115P2)의 중첩 구조는 상기 게이트라인(103)과의 화소전극(115P1, 115P2) 사이에 존재하는 유전체의 면적을 최소화하여 DC 성분의 축적을 감소시킴으로써, 잔류 DC 성분으로 인한 잔상유발을 억제한다. 또한, 본 발명의 단위화소에서는 게이트라인(103)이 인접하는 두 화소의 경계영역이 아닌 화소의 중앙라인에 배치되므로, 제 1 및 제 2 화소전극(115P1, 115P2)이 모두 해당 화소의 게이트라인(103)에만 중첩되며, 인접하는 화소가 주는 게이트라인(103)의 변동에 대해 영향을 받지 않게 된다. 따라서, 해당 화소 게이트 신호에 의한 화소전극의 전압변동이 감소하며, 인접하는 화소 간 경계영역에서 나타나는 전압 왜곡에 인한 빛 샘 현상 역시 방지되고, 플리커(flicker) 등의 불량이 최소화될 수 있다.On the other hand, the first and second pixel electrodes 115P1 and 115P2 are formed by overlapping portions of the gate line 103 adjacent to one side thereof, thereby preventing light leakage near the gate line 103. Through this, the line width of the black matrix on the gate line 103 may be minimized or the black matrix may be substantially removed from the region. In fact, the overlapping structure of the gate line 103 and the pixel electrodes 115P1 and 115P2 minimizes the area of the dielectric existing between the gate electrodes 103 and the pixel electrodes 115P1 and 115P2 to reduce accumulation of DC components. By doing so, afterimage induction due to residual DC components is suppressed. In addition, in the unit pixel of the present invention, since the gate line 103 is disposed on the center line of the pixel instead of the boundary area between two adjacent pixels, both the first and second pixel electrodes 115P1 and 115P2 are the gate lines of the pixel. Overlaid only to 103, and is not affected by variations in the gate line 103 given by adjacent pixels. Accordingly, voltage fluctuation of the pixel electrode due to the corresponding pixel gate signal is reduced, light leakage due to voltage distortion appearing in the boundary region between adjacent pixels is also prevented, and defects such as flicker can be minimized.

또한, 본 발명에 따른 액정표시소자에서는 제 1 및 제 2 공통전극(113P1, 113P2)과 제 1 및 제 2 화소전극(115P1, 115P2)이 데이터라인(101)에 대하여 0°~45°사이의 경사각을 갖도록 형성된다. 이는 상기 제 1 공통전극(113P1)과 제 1 화소전극(115P1) 및 제 2 공통전극(113P2)과 제 2 화소전극(115P2)에 의해 발생되는 전계의 방향이 데이터라인(101)에 대하여 실질적으로 0°~45°사이의 경사각을 갖게하여, 배향막의 러빙방향을 데이터라인(101)에 대하여 수직하게 형성할 수 있도록 구성한 것이다. 즉, 액정분자의 초기 배열을 유도하는 러빙 방향과 화소의 외곽부에서 데이터라인(101)과 제 1 및 제 2 화소전극라인(123P1, 123P2)간에 형성되는 전계방향을 동일하게 처리함으로써, 액정의 가로 배향을 가능하게 하고, 이로 인해, 전압이 인가되지 않을 경우에도 특히 데이터라인(101)에 인접한 액정분자가 잔류전압에 의해 왜곡되지 않도록 해준다. 따라서, 데이러타인(101) 근처에서의 빛샘 현상을 방지하여, 데이터라인(101) 상부의 블랙매트릭스 폭을 최소화시키거나, 블랙매트릭스를 제거할 수 있도록 해준다.Further, in the liquid crystal display according to the present invention, the first and second common electrodes 113P1 and 113P2 and the first and second pixel electrodes 115P1 and 115P2 are disposed between 0 ° and 45 ° with respect to the data line 101. It is formed to have an inclination angle. The direction of the electric field generated by the first common electrode 113P1, the first pixel electrode 115P1, the second common electrode 113P2, and the second pixel electrode 115P2 is substantially different with respect to the data line 101. The inclination angle between 0 ° and 45 ° is provided so that the rubbing direction of the alignment layer can be formed perpendicular to the data line 101. That is, the rubbing direction for inducing the initial arrangement of liquid crystal molecules and the electric field directions formed between the data line 101 and the first and second pixel electrode lines 123P1 and 123P2 in the outer portion of the pixel are processed in the same manner, thereby This allows for horizontal orientation, thereby preventing the liquid crystal molecules, particularly adjacent to the data line 101, from being distorted by the residual voltage even when no voltage is applied. Accordingly, the light leakage phenomenon in the vicinity of the data 101 may be prevented, thereby minimizing the width of the black matrix on the data line 101 or removing the black matrix.

결과적으로, 본 발명에 따른 액정표시소자는 게이트라인(103)과 제 1 및 제 2 화소전극(115P1, 115P2)의 중첩구조와 액정의 가로배향 구조를 통해 상기 게이트라인(103) 및 데이터라인(101) 근처에서 빛샘이 발생하는 것을 방지함으로써, 상기 영역에서의 블랙매트릭스를 제거할 수 있으며, 액정표시소자의 휘도 및 개구율을 향상시킬 수 있다.As a result, the liquid crystal display according to the present invention has a structure in which the gate line 103 and the data line are formed through an overlapping structure of the gate line 103 and the first and second pixel electrodes 115P1 and 115P2 and a horizontal alignment structure of the liquid crystal. By preventing light leakage from occurring in the vicinity of 101, the black matrix in the region can be removed, and the luminance and aperture ratio of the liquid crystal display can be improved.

아울러, 이와 같은 구성은 상기한 바와 같이, 게이트라인(103) 및 데이터라인(101) 상부에서의 블랙매트릭스를 요구하지 않아, 스위칭소자의 채널부분만 최소한의 블랙매트릭스를 필요로하므로, 제 1 기판(102) 또는 제 2 기판(132) 상에 컬럼 스페이서(column spacer, 134)를 형성함으로써, 스위칭 소자 상부에서의 블랙매트릭스를 대체할 수 있다. 즉, 컬럼 스페이서(134)가 블랙매트릭스의 차광 역할을 겸하도록 형성하는 것이다. 이는 종래 블랙매트릭스의 합착 마진 영역(margin area)이 액정표시소자에 미치는 영향(예를들어, 개구율 감소)을 최소화할 수 있는 구조(blackmatrix-free)를 가능하게 할 뿐 아니라, 종래 블랙매트릭스의 형성에서 요구되었던 별도의 마스크 공정을 생략하게 해주어, 액정표시소자의 제조에 필요한 마스크 공정 단계를 줄여주게 된다.In addition, such a configuration does not require the black matrix on the gate line 103 and the data line 101 as described above, so that only the channel portion of the switching element requires the minimum black matrix, and thus, the first substrate. By forming a column spacer 134 on the 102 or the second substrate 132, the black matrix on the switching element may be replaced. That is, the column spacer 134 is formed to serve as a light shielding function of the black matrix. This not only enables the structure (blackmatrix-free) that can minimize the influence of the margin margin of the conventional black matrix on the liquid crystal display (e.g., reduction of the aperture ratio), but also the formation of the conventional black matrix By eliminating the separate mask process that was required in the step, it reduces the mask process step required for manufacturing the liquid crystal display device.

한편, 본 발명의 제 2 기판(132)에는 컬러를 구현하기 위한 컬러필터층(136)외에 상기 제 1 및 제 2 스위칭소자(1T1, 1T2) 등의 상부로 광이 누설되는 것을 막아주는 컬럼 스페이서(블랙매트릭스 겸용, 134)가 형성될 수 있으며, 상기 제 1 기판(102) 및 제 2 기판(132)의 대향면에는 각각 액정의 초기 배향방향을 결정짓는 제 1 및 제 2 배향막(미도시)이 도포되고, 그 사이에 액정층(150)이 개재될 수 있다.On the other hand, the second substrate 132 of the present invention, in addition to the color filter layer 136 for realizing the color of the column spacer to prevent the light leakage to the top of the first and second switching elements (1T1, 1T2, etc.) A black matrix double layer 134 may be formed, and first and second alignment layers (not shown) for determining the initial alignment direction of the liquid crystal are formed on opposite surfaces of the first substrate 102 and the second substrate 132, respectively. The liquid crystal layer 150 may be interposed therebetween.

한편, 이상에서 기술한 바와 같은 제 1 실시예의 화소 구조는 단위 화소를 분할하고, 각각을 개별적으로 구동함으로써, 불량 발생 영역을 줄여주지만, 화소의 불량 가능성은 여전히 포함한다. 따라서, 본 발명의 제 2 실시예는 특히 이러한 점을 개선하여, 화소의 불량발생률을 최소화 할 수 있는 액정표시소자를 제공한다. 본 실시예의 구성은 제 1 실시예의 것과 유사하므로, 차이점만을 설명한다.On the other hand, the pixel structure of the first embodiment as described above reduces the defective area by dividing the unit pixels and driving each individually, but still includes the possibility of defective pixels. Accordingly, the second embodiment of the present invention particularly improves this point and provides a liquid crystal display device capable of minimizing the defective rate of pixels. Since the configuration of this embodiment is similar to that of the first embodiment, only differences are described.

도 3은 본 발명의 제 2 실시예에 따른 액정표시소자의 단위 화소를 나타낸 평면도로서, 본 실시예에서는 상기한 목적을 위하여, 제 1 화소부(P1)의 제 1 화소전극(215P1)과 제 2 화소부(P2)의 제 2 화소전극(215P2)을 게이트라인(203)의 상부에서 연결하여 일체로 구성한다. 다시 말해, 제 1 및 제 2 화소전극(215P1, 215P2) 을 전기적으로 연결시킴으로써, 제 1 스위칭소자(2T1) 또는 제 2 스위칭소자(2T2)에 불량이 발생하여 이에 연결된 화소전극(제 1 또는 제 2 화소전극(215P1, 215P2))에 신호가 인가될 수 없는 경우, 정상적으로 화상신호를 인가받은 화소전극이 나머지 화소전극과 상기 화상신호를 공유할 수 있도록 구성한 것이다.3 is a plan view illustrating a unit pixel of a liquid crystal display according to a second exemplary embodiment of the present invention. In the present exemplary embodiment, for the above-described purpose, the first pixel electrode 215P1 and the first pixel of the first pixel portion P1 are formed. The second pixel electrode 215P2 of the two pixel portion P2 is connected to the upper portion of the gate line 203 to be integrally formed. In other words, by electrically connecting the first and second pixel electrodes 215P1 and 215P2, a defect occurs in the first switching element 2T1 or the second switching element 2T2 and is connected to the pixel electrode (first or second). When a signal cannot be applied to the two pixel electrodes 215P1 and 215P2, the pixel electrode which is normally applied with the image signal can share the image signal with the other pixel electrodes.

이와 같은 구성은 특히 소스전극(205)과 제 1 드레인전극(211P1) 또는 소스전극(205)과 제 2 드레인전극(211P2) 사이에 단락 불량 등이 발생하여, 하나의 스위칭소자(제 1 또는 제 2 스위칭소자(2T1, 2T2))가 정상 작동할 수 없는 경우, 단위 화소를 구성하는 또하나의 스위칭소자가 제 1 및 제 2 화소전극(215P1, 215P2) 모두를 작동하게 함으로써, 단위 화소에 불량이 발생하는 것을 방지하고, 화소의 불량 가능성을 감소시키는 효과를 얻게 한다.In such a configuration, in particular, a short circuit failure or the like occurs between the source electrode 205 and the first drain electrode 211P1 or the source electrode 205 and the second drain electrode 211P2. If the two switching elements 2T1 and 2T2 cannot operate normally, another switching element constituting the unit pixel causes both of the first and second pixel electrodes 215P1 and 215P2 to fail, thereby causing a failure in the unit pixel. It is possible to prevent this from occurring and to reduce the possibility of defective pixels.

다음으로, 도 4a 및 도 4b는 본 발명의 제 3 실시예에 따른 액정표시소자의 단위 화소 및 B-B'선에 대한 단면을 나타내는 도면으로서, 본 실시예는 특히 고투과율 및 필드의 강화효과를 얻을 수 있는 액정표시소자를 제공한다. 본 실시예의 구성 및 효과 역시 제 1 실시예의 것과 유사하므로, 특징적인 구성의 차이 및 효과를 중심으로 설명한다.4A and 4B are cross-sectional views of unit pixels and lines B-B 'of the liquid crystal display according to the third embodiment of the present invention. It provides a liquid crystal display device that can be obtained. Since the configuration and effects of the present embodiment are also similar to those of the first embodiment, the following description will focus on the differences and effects of the characteristic configurations.

도면에 도시된 바와 같이, 본 실시예에서는 제 1 기판(302) 상에서 플레이트(plate) 형상을 갖도록 형성되는 제 1 및 제 2 공통전극(313P1, 313P2)과, 상기 제 1 및 제 2 공통전극(313P1, 313P2)과 서로 다른 층상에서 복수의 슬릿(slit)을 갖도록 형성되는 제 1 및 제 2 화소전극(315P1, 315P2)이 모두 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 또는 ITZO(Indium Tin Zinc Oxide) 또는 TO(Tin Oxide) 등의 투명도전체로 형성된다. 그리고, 상기 제 1 공통전극(313P1)과 제 1 화소전극(315P1)의 간격 및 상기 제 2 공통전극(313P2)과 제 2 화소전극(315P2)간의 간격이 셀갭보다 좁게 형성되어, 제 1 기판(302) 상부에 횡전계인 프린지 필드(Fringe Field, F)가 발생된다. 이때, 제 1 및 제 2 화소전극(315P1, 315P2)의 슬릿간 간격(즉, 제 1 및 제 2 화소전극의 폭, L1)은 충분히 좁게 형성되어, 양 전극 사이에 발생되는 횡전계(F)에 의하여 제 1 및 제 2 화소전극(315P1, 315P2) 상부를 포함하는 제 1 기판(302) 상의 모든 액정 분자(미도시)들이 실질적으로 동작될 수 있도록 구성한다. 따라서, 본 실시예의 액정표시소자는 제 1 및 제 2 실시예의 액정표시소자에 비하여 투과율 및 개구율이 크게 개선될 수 있다.As shown in the figure, in the present embodiment, the first and second common electrodes 313P1 and 313P2 formed on the first substrate 302 to have a plate shape, and the first and second common electrodes ( Indium Tin Oxide (ITO), Indium Zinc Oxide (IZO), or Indium Zinc Oxide (IZO) or ITZO (Indium Tin Oxide) are formed on the first and second pixel electrodes 315P1 and 315P2 formed to have a plurality of slits on different layers from 313P1 and 313P2. It is formed of a transparent conductor such as Tin Zinc Oxide) or TO (Tin Oxide). The gap between the first common electrode 313P1 and the first pixel electrode 315P1 and the gap between the second common electrode 313P2 and the second pixel electrode 315P2 are formed to be narrower than a cell gap, thereby forming a first substrate ( A fringe field (F), which is a transverse electric field, is generated at the top. At this time, the interval between the slits of the first and second pixel electrodes 315P1 and 315P2 (that is, the width of the first and second pixel electrodes L1) is sufficiently narrow, so that the transverse electric field F generated between both electrodes is formed. By doing so, all liquid crystal molecules (not shown) on the first substrate 302 including the first and second pixel electrodes 315P1 and 315P2 may be substantially operated. Accordingly, the liquid crystal display device of the present embodiment can have a significantly improved transmittance and aperture ratio compared to the liquid crystal display devices of the first and second embodiments.

또한, 상기한 바와 같이, 제 1 및 제 2 공통전극(313P1, 313P2)이 플레이트형으로 형성되고, 제 1 및 제 2 화소전극(315P1, 315P2)의 슬릿간 간격(전극폭, L1)이 상기 슬릿의 폭(L2)보다 넓게 형성되어, 양 전극간의 중첩영역이 증가됨으로써, 게이트절연막(306) 및 보호막(310)을 사이에 두고 발생되는 스토리지 커패시터의 값이 증가한다. 그리고, 이로 인해 제 1 및 제 2 화소전극(315P1, 315P2)의 전압강하(△Vp)가 감소되어, 필드의 강화효과를 얻을 수 있다.In addition, as described above, the first and second common electrodes 313P1 and 313P2 are formed in a plate shape, and the gap between the slits (electrode width, L1) of the first and second pixel electrodes 315P1 and 315P2 is defined as the above. It is formed wider than the width L2 of the slit, so that the overlap region between both electrodes is increased, thereby increasing the value of the storage capacitor generated between the gate insulating film 306 and the protective film 310. As a result, the voltage drop ΔVp of the first and second pixel electrodes 315P1 and 315P2 is reduced, thereby obtaining a field strengthening effect.

또한, 상기 제 1 및 제 2 공통전극(313P1, 313P2)은 해당 화소의 화소부(P1, P2)와 인접하는 화소의 화소부 전면에 일체로 형성될 수 있다. 즉, 해당 화소 제 2 화소부의 제 2 공통전극(313P2)과 이웃하는 화소 제 1 화소부의 제 1 공통전극(313P1')이 연결되어 형성되는 것이다. 따라서, 이웃하는 두 화소의 경계영역에 형성되는 금속층의 공통라인(317)이 n번째 게이트라인에 의해 결정되는 제 2 화소부 의 제 2 공통전극(313P2)과 n+1번째 게이트라인에 의해 결정되는 제 1 화소부의 제 1 공통전극(313P1')에 의해 공유되어 상기 제 1 및 제 2 공통전극(313P1', 313P2)에 공통신호를 인가하게 된다. 이에 따라, 본 발명의 액정표시소자에서는 3개의 화소당 2 개의 공통라인이 요구되므로, 공통라인의 개수를 감소시킬 수 있고, 이를 통해 액정표시소자의 개구율을 상승시킬 수 있다.In addition, the first and second common electrodes 313P1 and 313P2 may be integrally formed on the entire pixel portion of the pixel adjacent to the pixel portions P1 and P2 of the corresponding pixel. That is, the second common electrode 313P2 of the pixel second pixel portion is connected to the first common electrode 313P1 ′ of the neighboring pixel first pixel portion. Accordingly, the common line 317 of the metal layer formed in the boundary region of two neighboring pixels is determined by the second common electrode 313P2 and the n + 1 th gate line of the second pixel portion determined by the n th gate line. The common signal is shared by the first common electrode 313P1 ′ of the first pixel unit to be applied to the first and second common electrodes 313P1 ′ and 313P2. Accordingly, in the liquid crystal display of the present invention, since two common lines are required per three pixels, the number of common lines can be reduced, thereby increasing the aperture ratio of the liquid crystal display.

이때, 상기 공통라인(317)은 도면에 도시된 바와 같이, 별도의 금속층으로 형성될 수도 있지만, 또한, 투명도전체로 형성되어 n번째 게이트라인(103)에 의해 결정되는 제 2 화소부의 제 2 공통전극(313P2) 및 n+1번째 게이트라인에 의해 결정되는 제 1 화소부의 제 1 공통전극(313P1')과 일체로 형성될 수도 있다.In this case, the common line 317 may be formed of a separate metal layer, as shown in the drawing, but also, the second common part of the second pixel portion determined by the n-th gate line 103 is formed of a transparent conductor. The first common electrode 313P1 ′ of the first pixel portion determined by the electrode 313P2 and the n + 1 th gate line may be integrally formed.

한편, 단위 화소 내 제 1 및 제 2 공통전극(313P1, 313P2)이 해당 화소 게이트라인(303)과 단락되는 것을 방지하기 위해, 상기 제 1 및 제 2 공통전극(313P1, 313P2)의 일측은 각각 상기 게이트라인(303)으로부터 10㎛이상의 간격을 두고 형성하는 것이 바람직하다.Meanwhile, in order to prevent the first and second common electrodes 313P1 and 313P2 in the unit pixel from being short-circuited with the corresponding pixel gate line 303, one side of the first and second common electrodes 313P1 and 313P2 may be formed. The gate line 303 is preferably formed at intervals of 10 μm or more.

상기 제 1 및 제 2 화소전극(315P1, 315P2)은 화소의 중앙라인에 위치한 게이트라인(303)의 상하단 모서리에 각각 약간씩 중첩되도록 형성되어, 제 2 기판(미도시)상에 빛 샘 방지를 위해 형성하는 블랙매트릭스(미도시)의 선폭을 최소화하거나 제거할 수 있어, 액정표시소자의 개구율 및 휘도를 향상시킨다. 동시에, 상기와 같은 구조는 제 1 및 제 2 화소전극(315P1, 315P2)과 게이트라인(303)이 중첩되지 않는 구조에 비하여 상기 제 1 및 제 2 화소전극(315P1, 315P2)과 게이트라인(303) 사이의 유전체 면적을 줄일 수 있고, 이에 따라, 상기 유전체 내에 축적되는 잔류 전압 성분을 감소시켜, 잔류전압에 의한 잔상유발을 억제하게 된다.The first and second pixel electrodes 315P1 and 315P2 are formed so as to overlap each of the upper and lower edges of the gate line 303 positioned at the center line of the pixel to prevent light leakage on the second substrate (not shown). In order to minimize or eliminate the line width of the black matrix (not shown) formed in order to improve the aperture ratio and luminance of the liquid crystal display device. At the same time, the structure of the first and second pixel electrodes 315P1 and 315P2 and the gate line 303 does not overlap with the structure of the first and second pixel electrodes 315P1 and 315P2. It is possible to reduce the dielectric area between the layers), thereby reducing the residual voltage component accumulated in the dielectric, thereby suppressing the afterimage induced by the residual voltage.

그리고, 상기 구조에서는 게이트라인(303)의 위치가 인접하는 두 화소의 경계영역이 아닌 화소의 중앙라인에 오게되므로, 제 1 및 제 2 화소부(P1, P2)에 형성되는 제 1 및 제 2 화소전극(315P1, 315P2) 모두가 해당 화소의 게이트라인(303)에만 중첩되어, 인접하는 화소가 주는 게이트신호의 변동에 대해 영향을 받지 않는다. 결국, 상기 제 1 및 제 2 화소전극(315P1, 315P2)은 모두 해당 화소 게이트라인(303)의 변동에만 영향을 받게 되어, 인접하는 화소 간 경계영역에서의 전압 왜곡에 인한 빛 샘 현상이 방지되고, 플리커 등의 불량이 최소화된다.In the above structure, since the position of the gate line 303 is not in the boundary region between two adjacent pixels, the first and second pixels formed in the first and second pixel portions P1 and P2 are located in the center line of the pixel. All of the pixel electrodes 315P1 and 315P2 overlap only the gate lines 303 of the corresponding pixel, so that the pixel electrodes 315P1 and 315P2 are not affected by variations in the gate signals given by adjacent pixels. As a result, both of the first and second pixel electrodes 315P1 and 315P2 are affected only by the variation of the corresponding pixel gate line 303, thereby preventing light leakage due to voltage distortion in adjacent boundary areas between pixels. , Defects such as flicker are minimized.

또한, 상기 제 1 및 제 2 화소전극(315P1, 315P2)의 타측은 각각 단위 화소의 경계영역에 배치되는 공통라인(317)에 중첩되어 빛샘 영역을 최소화시키도록 구성되는데, 이때, 상기 제 1 및 제 2 화소전극(315P1, 315P2)과 상기 공통라인(317)의 중첩구간이 너무 커지게 되면, 스토리지 커패시터의 값이 지나치게 심하게 형성되어 잔류 기생 커패시터에 의해 신호가 지연될 수 있는 문제가 발생할 수 있다. 따라서, 상기 제 1 및 제 2 화소전극(315P1, 315P2)이 상기 공통라인(317)의 일부 모서리에만 중첩될 수 있도록 형성한다.In addition, the other sides of the first and second pixel electrodes 315P1 and 315P2 are respectively overlapped with the common line 317 disposed in the boundary region of the unit pixel so as to minimize the light leakage region. If the overlapping interval between the second pixel electrodes 315P1 and 315P2 and the common line 317 becomes too large, the value of the storage capacitor may be excessively formed, which may cause a problem in that a signal may be delayed by the residual parasitic capacitor. . Accordingly, the first and second pixel electrodes 315P1 and 315P2 may be formed to overlap only some edges of the common line 317.

한편, 본 실시예에 따른 액정표시소자에서는 제 1 및 제 2 공통전극(313P1, 313P2)과 제 1 및 제 2 화소전극(315P1, 315P2)이 화소 전면에 걸쳐 ITO 등 투명도전체로 형성되므로 단차에 의한 러빙불량 가능성을 최소화하여 게이트라인(303) 위, 아래에서 발생할 수 있는 빛 샘을 최소화하는 것 역시 가능하다.On the other hand, in the liquid crystal display according to the present embodiment, since the first and second common electrodes 313P1 and 313P2 and the first and second pixel electrodes 315P1 and 315P2 are formed of a transparent conductor such as ITO over the entire surface of the pixel, It is also possible to minimize light leakage that may occur above and below the gate line 303 by minimizing the possibility of rubbing defects.

아울러, 제 3 실시예에 따른 단위 화소 역시 화소의 중앙라인에 위치하는 게 이트라인(303)을 중심으로 제 1 및 제 2 화소부(P1, P2)로 2 분할되며, 각각에 제 1 및 제 2 스위칭소자(3T1, 3T2)를 구비하여, 제 1 및 제 2 컨택홀(309P1, 309P2)을 통해 상기 제 1 및 제 2 화소전극(315P1, 315P2)에 신호를 인가한다. 이때, 상기 제 1 및 제 2 스위칭소자(3T1, 3T2)는 1-게이트-2-박막트랜지스터 구조를 이루며, 게이트라인(303)을 중심으로 대칭형태로 형성된다. 그리고, 상기 제 1 및 제 2 스위칭소자(3T1, 3T2)는 게이트전극(미도시) 및 소스전극(305)을 공유하므로, 게이트라인(303)에 주사신호가 인가될 경우, 화상신호를 제 1 및 제 2 드레인전극(311P1, 311P2)을 거쳐 제 1 및 제 2 화소전극(315P1, 315P2)으로 각각 전달한다. 따라서, 본 실시예에 따른 액정표시소자 역시 단위 화소를 구성하는 제 1 및 제 2 화소부(P1, P2)가 별도의 스위칭소자(제 1 및 제 2 스위칭소자(3T1, 3T2))에 의해 개별적으로 구동되므로, 제 1 또는 제 2 스위칭소자(3T1, 3T2)에 불량 발생 시 단위 화소 전영역 즉, 제 1 및 제 2 화소부(P1, P2) 전체가 동시에 불량이 될 가능성을 줄일 수 있다.In addition, the unit pixel according to the third exemplary embodiment is also divided into two first and second pixel units P1 and P2 with respect to the gate line 303 positioned at the center line of the pixel, respectively. A second switching device 3T1 and 3T2 are provided to apply a signal to the first and second pixel electrodes 315P1 and 315P2 through the first and second contact holes 309P1 and 309P2. In this case, the first and second switching devices 3T1 and 3T2 form a 1-gate-2- thin film transistor structure and are formed symmetrically with respect to the gate line 303. In addition, since the first and second switching devices 3T1 and 3T2 share a gate electrode (not shown) and a source electrode 305, when a scan signal is applied to the gate line 303, the image signal may be firstly transmitted. And the second drain electrodes 311P1 and 311P2 to the first and second pixel electrodes 315P1 and 315P2, respectively. Therefore, the liquid crystal display device according to the present embodiment also has the first and second pixel parts P1 and P2 constituting the unit pixel separately by separate switching devices (first and second switching devices 3T1 and 3T2). As a result, when the defect occurs in the first or second switching elements 3T1 and 3T2, the possibility that all the unit pixel regions, that is, the entire first and second pixel portions P1 and P2, become defective at the same time can be reduced.

다음은 본 발명의 제 4 실시예에 따른 액정표시소자로서, 도 5에 도시된 바와 같이, 본 실시예의 단위 화소는 제 1 및 제 2 화소전극(415P1, 415P2)을 게이트라인(403) 상부에서 연결한 구조를 형성된다. 본 실시예의 구성은 제 3 실시예의 것과 유사하므로, 차이점만을 설명한다.Next, as a liquid crystal display device according to a fourth exemplary embodiment of the present invention, as shown in FIG. 5, the unit pixel of the present exemplary embodiment includes first and second pixel electrodes 415P1 and 415P2 on the gate line 403. The structure that connected is formed. Since the configuration of this embodiment is similar to that of the third embodiment, only differences are described.

도면에 나타난 바와 같이, 본 실시예는 제 1 화소부(P1)의 제 1 화소전극(415P1)과 제 2 화소부(P2)의 제 2 화소전극(415P2)을 게이트라인(403)의 상부에서 연결하여 일체로 구성한다. 다시 말해, 제 1 및 제 2 화소전극(415P1, 415P2)을 전 기적으로 연결시킴으로써, 제 1 스위칭소자(4T1) 또는 제 2 스위칭소자(4T2)에 불량이 발생하여 이에 연결된 화소전극(제 1 또는 제 2 화소전극(415P1, 415P2))에 신호가 인가될 수 없는 경우, 정상적으로 화상신호를 인가받은 화소전극이 나머지 화소전극과 상기 화상신호를 공유할 수 있도록 구성한 것이다.As shown in the drawing, in the present exemplary embodiment, the first pixel electrode 415P1 of the first pixel portion P1 and the second pixel electrode 415P2 of the second pixel portion P2 are disposed above the gate line 403. Connect to form one piece. In other words, by electrically connecting the first and second pixel electrodes 415P1 and 415P2, a defect occurs in the first switching element 4T1 or the second switching element 4T2, and the pixel electrode (first or When the signal cannot be applied to the second pixel electrodes 415P1 and 415P2, the pixel electrode which is normally applied with the image signal can share the image signal with the other pixel electrodes.

이와 같은 구조는 단위 화소 내 하나의 스위칭소자(제 1 또는 제 2 스위칭소자(4T1, 4T2))가 정상 작동할 수 없는 경우, 단위 화소를 구성하는 또하나의 스위칭소자가 제 1 및 제 2 화소전극(415P1, 415P2) 모두를 작동하게 함으로써, 단위 화소에 불량이 발생하는 것을 방지하고, 화소의 불량 가능성을 감소시키는 효과를 발생시킨다.In this structure, when one switching element (first or second switching elements 4T1 and 4T2) in the unit pixel cannot operate normally, another switching element constituting the unit pixel is the first and second pixels. By activating both the electrodes 415P1 and 415P2, it is possible to prevent the occurrence of a defect in the unit pixel and to reduce the possibility of the defective pixel.

한편, 본 발명에 따른 액정표시소자는 제 1 ~ 4 실시예에 걸쳐 모두 제 1 및 제 2 스위칭소자를 단위 화소의 중앙라인 상에 배치하고, 제 1 및 제 2 화소부를 대칭적으로 형성하여, 화소내에서 스위칭소자와 전극과의 거리에 따른 신호 지연을 최소화하고, 이를 통해 잔상현상을 개선한다. 더불어, 상하 대칭의 전극구조는 컬러 쉬프트 현상도 방지하여, 고투과율, 고개구율, 잔상특성, 광시야각 등 우수한 화면품위가 실현되도록 한다.Meanwhile, in the liquid crystal display device according to the present invention, the first and second switching devices are disposed on the center line of the unit pixel, and the first and second pixel parts are symmetrically formed over the first to fourth embodiments. The signal delay according to the distance between the switching element and the electrode is minimized in the pixel, thereby improving the afterimage phenomenon. In addition, the vertically symmetric electrode structure prevents color shift, thereby realizing excellent screen quality such as high transmittance, high aperture ratio, afterimage property, and wide viewing angle.

또한, 본 발명의 제 1 및 제 2 공통전극과 제 1 및 제 2 화소전극은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 또는 ITZO(Indium Tin Zinc Oxide) 또는 TO(Tin Oxide) 등의 투명도전체로 이루어져야하는 것은 아니며, 경우에 따라 불투명한 금속층을 이용하는 등 다양한 부재로 구성될 수 있다.In addition, the first and second common electrodes and the first and second pixel electrodes of the present invention may be formed of indium tin oxide (ITO) or indium zinc oxide (IZO) or indium tin zinc oxide (ITZO) or tin oxide (TO). It does not have to be made of a transparent conductor, and in some cases, it may be composed of various members such as using an opaque metal layer.

이하, 첨부된 도면을 통해 본 발명에 의한 액정표시소자의 제조방법을 설명 하도록 한다.Hereinafter, a method of manufacturing a liquid crystal display device according to the present invention will be described with reference to the accompanying drawings.

도 6a∼도 6i는 도 2a의 A-A'선의 절단면에 대한 공정순서도로서, 본 실시예에서는 본 발명에 따른 차광 및 셀갭 유지용 컬럼 스페이서가 박막트랜지스터 기판인 제 1 기판 상부에 형성되는 예를 제시하고 있다.FIG. 6A to FIG. 6I are process flow charts showing the cutting plane of the line AA ′ of FIG. 2A. In the present embodiment, an example in which the light shielding and cell gap maintaining column spacer according to the present invention is formed on the first substrate as the thin film transistor substrate is shown in FIG. Suggesting.

먼저, 도 6a에 도시된 바와 같이, 유리 또는 석영 등으로 이루어진 투명한 제 1 기판(102) 및 제 2 기판(미도시)을 준비한 다음, 상기 제 1 기판(102)의 상부에 몰리브덴(Mo), 몰리브덴합금(Mo alloy), 알루미늄(Al), 알루미늄합금(Al alloy), 티타늄(Ti), 티타늄합금(Ti alloy), 탄탈륨(Ta), 탄탈륨합금(Ta alloy), 코발트(Co), 코발트합금(Co alloy), 니켈(Ni), 니켈 합금(Ni alloy), 구리(Cu) 또는 구리합금(Cu alloy)과 같은 제 1 금속물질을 형성한다. 이후, 제 1 마스크를 이용하여 패터닝함으로써, 게이트라인(미도시), 게이트전극(104), 제 1 및 제 2 공통전극(113P1, 113P2) 및 공통라인(미도시)을 형성한다. 이어서, 상기 게이트전극(104) 및 제 1 및 제 2 공통전극(113P1, 113P2)을 포함하는 제 1 기판(102) 전면에 질화실리콘(SiNx)이나 산화실리콘(SiOx)과 같은 무기물질을 플라즈마 CVD (Chemical Vapor Deposition)방법으로 증착하여 게이트절연막(106)을 형성한다.First, as shown in FIG. 6A, a transparent first substrate 102 and a second substrate (not shown) made of glass, quartz, or the like are prepared, and then molybdenum (Mo) is formed on the first substrate 102. Molybdenum alloy (Mo alloy), aluminum (Al), aluminum alloy (Al alloy), titanium (Ti), titanium alloy (Ti alloy), tantalum (Ta), tantalum alloy (Ta alloy), cobalt (Co), cobalt alloy And a first metal material such as (Co alloy), nickel (Ni), nickel alloy (Ni alloy), copper (Cu) or copper alloy (Cu alloy). Thereafter, the gate line (not shown), the gate electrode 104, the first and second common electrodes 113P1 and 113P2 and the common line (not shown) are patterned by using a first mask. Form. Subsequently, an inorganic material such as silicon nitride (SiNx) or silicon oxide (SiOx) is plasma CVD onto the entire surface of the first substrate 102 including the gate electrode 104 and the first and second common electrodes 113P1 and 113P2. The gate insulating film 106 is formed by vapor deposition by a chemical vapor deposition method.

그 다음, 도 6b에 도시된 바와 같이, 상기 게이트절연막(106) 상부에 비정질 실리콘, n+ 비정질 실리콘을 형성한 후, 제 2 마스크를 이용해 패터닝함으로써, 게이트전극(104) 상부에 반도체층(107) 및 오믹컨택층(108)을 형성한다. 그리고, 상기 오믹컨택층(108)을 포함하는 제 1 기판(102) 전면에 몰리브덴(Mo), 몰리브덴합금(Mo alloy), 알루미늄(Al), 알루미늄합금(Al alloy), 티타늄(Ti), 티타늄합금(Ti alloy), 탄탈륨(Ta), 탄탈륨합금(Ta alloy), 코발트(Co), 코발트합금(Co alloy), 니켈(Ni) 또는 니켈 합금(Ni alloy), 구리(Cu) 또는 구리합금(Cu alloy)과 같은 제 2 금속물질을 증착한 후, 제 3 마스크를 이용해 패터닝함으로써, 상기 게이트라인과 수직으로 배치되어 상기 게이트라인과 함께 화소를 정의하며, 상기 화소를 제 1 및 제 2 화소부(P1, P2)로 분할하는 데이터라인(미도시)과, 상기 데이터라인으로부터 분리되어 형성되는 소스전극(105) 및 상기 반도체층(107) 상에서 각각 상기 소스전극(105)에 소정간격 이격하여 배치되는 제 1 및 제 2 드레인전극(111P1, 111P2)을 형성한다.Next, as shown in FIG. 6B, amorphous silicon and n + amorphous silicon are formed on the gate insulating layer 106, and then patterned using a second mask to form the semiconductor layer 107 on the gate electrode 104. And an ohmic contact layer 108. In addition, molybdenum (Mo), molybdenum alloy (Mo alloy), aluminum (Al), aluminum alloy (Al alloy), titanium (Ti), and titanium are disposed on the entire surface of the first substrate 102 including the ohmic contact layer 108. Ti alloy, tantalum (Ta), tantalum alloy (Ta alloy), cobalt (Co), cobalt alloy (Co alloy), nickel (Ni) or nickel alloy (Ni alloy), copper (Cu) or copper alloy ( By depositing a second metal material such as a Cu alloy, and patterning the same using a third mask to define a pixel along the gate line, the pixel being disposed perpendicular to the gate line, and defining the pixel as the first and second pixel portions. Data lines (not shown) divided into (P1, P2), the source electrode 105 and the semiconductor layer 107 formed separately from the data line are disposed at predetermined intervals from the source electrode 105, respectively First and second drain electrodes 111P1 and 111P2 are formed.

이후, 도 6c에 도시된 바와 같이, 소스전극(105)과 제 1 및 제 2 드레인전극(111P1, 111P2)을 포함하는 제 1 기판(102) 전면에 벤조사이클로부텐(benzocyclobutene)이나 아크릴과 같은 저유전율의 투명 유기물질을 도포하여 보호막(110)을 형성한다. 이어서, 제 4 마스크를 이용해 상기 보호막(110)을 패터닝함으로써, 상기 제 1 드레인전극(111P1)의 일부를 노출시키는 제 1 컨택홀(109P1) 및 제 2 드레인전극(111P2)의 일부를 노출시키는 제 2 컨택홀(109P2)을 형성한다.Thereafter, as illustrated in FIG. 6C, the low substrate such as benzocyclobutene or acryl is disposed on the entire surface of the first substrate 102 including the source electrode 105 and the first and second drain electrodes 111P1 and 111P2. A protective film 110 is formed by coating a transparent organic material having a dielectric constant. Subsequently, the passivation layer 110 is patterned using a fourth mask to expose portions of the first contact hole 109P1 and the second drain electrode 111P2 exposing a part of the first drain electrode 111P1. Two contact holes 109P2 are formed.

그 다음, 상기 보호막(110) 상부에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 또는 ITZO(Indium Tin Zinc Oxide) 또는 TO(Tin Oxide) 등의 투명도전체를 증착한 다음, 제 5 마스크를 이용해 패터닝함으로써, 상기 제 1 및 제 2 공통전극(113P1, 113P2)과 함께 제 1 기판(102) 상에 횡전계를 발생시키는 제 1 및 제 2 화소전극(115P1, 115P2)을 형성한다. 이때, 상기 제 1 및 제 2 화소전극(115P1, 115P2)은 각각 제 1 및 제 2 컨택홀(109P1, 109P2)을 통해 제 1 및 제 2 스위칭소 자(1T1, 1T2)를 구성하는 제 1 및 제 2 드레인전극(111P1, 111P2)에 접속되어 데이터신호를 인가받을 수 있다.Next, a transparent mask such as indium tin oxide (ITO) or indium zinc oxide (IZO) or indium tin zinc oxide (ITZO) or tin oxide (TO) is deposited on the passivation layer 110, and then a fifth mask is deposited. By using the patterning method, the first and second pixel electrodes 115P1 and 115P2 are formed on the first substrate 102 together with the first and second common electrodes 113P1 and 113P2. In this case, the first and second pixel electrodes 115P1 and 115P2 form first and second switching elements 1T1 and 1T2 through the first and second contact holes 109P1 and 109P2, respectively. It may be connected to the second drain electrodes 111P1 and 111P2 to receive a data signal.

다음으로, 상기 제 1 및 제 2 화소전극(115P1, 115P2) 및 보호막(110)이 형성된 제 1 기판(102) 상부에 감광성수지와 같은 유기물질을 이용하여 셀갭 유지를 위한 컬럼 스페이서 형성용 유기막(미도시)을 증착한 다음, 그 상부에 빛에 대한 투과영역과 비투과영역이 선택적으로 형성된 제 6 마스크를 배치시키고, 상기 투과영역을 통해 컬럼 스페이서 형성용 유기막에 부분적으로 자외선을 조사한다. 이어서, 자외선이 조사된 컬럼 스페이서 형성용 유기막을 현상함으로써, 도 6d에 도시된 바와 같이, 제 1 및 제 2 스위칭소자(1T1, 1T2) 상부에 컬럼 스페이서(134)를 형성한다. 이때, 상기 컬럼 스페이서(134)는 제 1 기판(102) 및 제 2 기판 사이의 셀갭을 유지할 뿐 아니라, 제 1 및 제 2 스위칭소자(1T1, 1T2) 상부로 광누설이 발생되는 것을 방지함으로써, 블랙매트릭스의 역할을 수행하게 되며, 결과적으로 액정표시소자의 제조에 있어서, 별도의 블랙매트릭스를 형성하기 위한 마스크 공정단계를 생략 가능하게 해준다.Next, an organic layer for forming a column spacer for maintaining a cell gap using an organic material such as a photosensitive resin on the first substrate 102 on which the first and second pixel electrodes 115P1 and 115P2 and the passivation layer 110 are formed. After depositing (not shown), a sixth mask selectively formed with a transmissive region and a non-transmissive region for light is disposed thereon, and ultraviolet rays are partially irradiated onto the organic layer for column spacer formation through the transmissive region. Subsequently, by developing the column spacer forming organic film irradiated with ultraviolet rays, the column spacer 134 is formed on the first and second switching devices 1T1 and 1T2 as shown in FIG. 6D. In this case, the column spacer 134 not only maintains a cell gap between the first substrate 102 and the second substrate, but also prevents light leakage from occurring on the first and second switching devices 1T1 and 1T2. As a result of the black matrix, the mask process step for forming a separate black matrix can be omitted in the manufacturing of the liquid crystal display device.

이어서, 도면에 도시되지는 않았지만, 상기한 바와 같은 제 1 기판(102) 상의 결과물 상부에는 액정의 초기배향방향을 결정하는 제 1 배향막이 도포되고 러빙되며, 상기 제 1 기판의 제조와 별도로 액정패널을 구성하는 제 2 기판(132) 상에는 컬러필터층(136)이 형성되고, 상기 컬러필터층(136) 상부에 제 2 배향막이 도포된 후 러빙된다. 그리고, 상기 제 1 기판(102) 및 제 2 기판(132)은 각각 제 1 및 제 2 배향막이 대향되도록 합착되며, 상기 제 1 기판(102) 및 제 2 기판(132)이 합 착된 이격공간 내에 액정층(150)이 충진되어, 액정표시소자를 완성한다.Subsequently, although not shown in the drawing, a first alignment layer that determines the initial alignment direction of the liquid crystal is coated and rubbed on the upper part of the resultant on the first substrate 102 as described above, and separately from the manufacture of the first substrate. The color filter layer 136 is formed on the second substrate 132 constituting the second substrate, and a second alignment layer is coated on the color filter layer 136 and then rubbed. In addition, the first substrate 102 and the second substrate 132 are bonded to each other so that the first and second alignment layers face each other, and within the space where the first substrate 102 and the second substrate 132 are joined. The liquid crystal layer 150 is filled to complete the liquid crystal display device.

한편, 본 발명에 따른 차광용 컬럼 스페이서는 컬러필터 기판인 제 2 기판 상부에 형성될 수도 있는데, 이 경우, 먼저 투명한 제 2 기판이 준비되고, 상기 제 2 기판 상에 R(red), G(green), B(blue) 등의 컬러필터로 구성되는 컬러필터층이 형성된 후, 상기한 바와 같은 방법으로 형성된 제 1 기판 상의 제 1 및 제 2 스위칭소자에 대응되는 제 2 기판 상의 영역에 컬럼 스페이서가 형성된다.Meanwhile, the light blocking column spacer according to the present invention may be formed on the second substrate which is the color filter substrate. In this case, a transparent second substrate is prepared first, and R (red), G ( After the color filter layer formed of color filters such as green) and B (blue) is formed, the column spacer is formed in a region on the second substrate corresponding to the first and second switching elements on the first substrate formed by the above-described method. Is formed.

결론적으로, 본 발명에 따른 액정표시소자의 제조방법은 제 1 기판 또는 제 2 기판 상에 블랙매트릭스를 형성하기 위한 별도의 마스크 공정을 요구하지 않기 때문에, 액정표시소자의 전체적인 제조공정이 단순화되고 그 제조비용도 절감될 수 있게 된다.In conclusion, the manufacturing method of the liquid crystal display device according to the present invention does not require a separate mask process for forming a black matrix on the first substrate or the second substrate, the overall manufacturing process of the liquid crystal display device is simplified and Manufacturing costs can also be reduced.

다음으로, 도 4b를 참조하여, 본 발명의 제 3 실시예에 따른 액정표시소자의 제조방법을 설명한다.Next, a method of manufacturing a liquid crystal display device according to a third embodiment of the present invention will be described with reference to FIG. 4B.

우선, 유리 또는 석영 등으로 이루어진 투명한 제 1 기판(302) 및 제 2 기판(미도시)을 준비한 다음, 상기 제 1 기판(302)의 상부에 몰리브덴(Mo), 몰리브덴합금(Mo alloy), 알루미늄(Al), 알루미늄합금(Al alloy), 티타늄(Ti), 티타늄합금(Ti alloy), 탄탈륨(Ta), 탄탈륨합금(Ta alloy), 코발트(Co), 코발트합금(Co alloy), 니켈(Ni), 니켈 합금(Ni alloy), 구리(Cu) 또는 구리합금(Cu alloy)과 같은 제 1 금속물질을 형성한다. 이후, 제 1 마스크를 이용하여 패터닝함으로써, 게이트라인(303), 게이트전극(미도시) 및 공통라인(317)을 형성한다. 그런데, 이때, 상기 공통라인(317)은 상기 제 1 금속물질로 형성되지 않고, 후술될 제 1 및 제 2 공통전 극(313P1', 313P2)과 제 2 마스크 공정을 통해 일체의 투명도전물질로 형성될 수도 있다.First, a transparent first substrate 302 and a second substrate (not shown) made of glass or quartz are prepared, and then molybdenum (Mo), molybdenum alloy (Mo alloy), and aluminum are formed on the first substrate 302. (Al), aluminum alloy (Al alloy), titanium (Ti), titanium alloy (Ti alloy), tantalum (Ta), tantalum alloy (Ta alloy), cobalt (Co), cobalt alloy (Co alloy), nickel (Ni ), A first metal material such as nickel alloy (Ni alloy), copper (Cu) or copper alloy (Cu alloy). Thereafter, the gate line 303, the gate electrode (not shown), and the common line 317 are formed by patterning using the first mask. However, at this time, the common line 317 is not formed of the first metal material, but is formed as a transparent conductive material through the first and second common electrodes 313P1 ′ and 313P2 and a second mask process to be described later. It may be formed.

이어서, 상기 게이트라인(303) 및 게이트전극(미도시)을 포함하는 제 1 기판(302) 전면에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 또는 ITZO(Indium Tin Zinc Oxide) 또는 TO(Tin Oxide) 등의 투명도전물질을 형성한 다음, 제 2 마스크를 이용하여, 제 1 및 제 2 공통전극(313P1', 313P2)를 형성한다. 이때, 상기한 바와 같이, 공통라인(317)이 제 1 및 제 2 공통전극(313P1', 313P2)과 동일층에 일체의 투명도전물질로 형성될 수도 있다.Subsequently, indium tin oxide (ITO) or indium zinc oxide (IZO), indium tin zinc oxide (ITZO), or TO (ITO) is disposed on the entire surface of the first substrate 302 including the gate line 303 and the gate electrode (not shown). After forming a transparent conductive material such as Tin Oxide), first and second common electrodes 313P1 ′ and 313P2 are formed using a second mask. In this case, as described above, the common line 317 may be formed of an integral transparent conductive material on the same layer as the first and second common electrodes 313P1 ′ and 313P2.

이어서, 상기 공통라인(317) 및 제 1 및 제 2 공통전극(313P1', 313P2)을 포함하는 제 1 기판(302) 전면에 질화실리콘(SiNx)이나 산화실리콘(SiOx)과 같은 무기물질을 플라즈마 CVD (Chemical Vapor Deposition)방법으로 증착하여 게이트절연막(306)을 형성한다.Subsequently, an inorganic material such as silicon nitride (SiNx) or silicon oxide (SiOx) is plasma-deposited on the entire surface of the first substrate 302 including the common line 317 and the first and second common electrodes 313P1 ′ and 313P2. The gate insulating film 306 is formed by depositing by a chemical vapor deposition (CVD) method.

그 다음, 상기 게이트절연막(306) 상부에 비정질 실리콘, n+ 비정질 실리콘을 형성한 후, 제 3 마스크를 이용해 패터닝함으로써, 게이트전극 상부에 반도체층 및 오믹컨택층을 형성한다. 그리고, 상기 오믹컨택층을 포함하는 제 1 기판(302) 전면에 몰리브덴(Mo), 몰리브덴합금(Mo alloy), 알루미늄(Al), 알루미늄합금(Al alloy), 티타늄(Ti), 티타늄합금(Ti alloy), 탄탈륨(Ta), 탄탈륨합금(Ta alloy), 코발트(Co), 코발트합금(Co alloy), 니켈(Ni) 또는 니켈 합금(Ni alloy), 구리(Cu) 또는 구리합금(Cu alloy)과 같은 제 2 금속물질을 증착한 후, 제 4 마스크를 이용해 패터닝함으로써, 상기 게이트라인과 수직으로 배치되어 상기 게이트라인과 함께 화소를 정의하며, 상기 화소를 제 1 및 제 2 화소부(P1, P2)로 분할하는 데이터라인(미도시)과, 상기 데이터라인으로부터 분리되어 형성되는 소스전극 및 상기 반도체층 상에서 각각 상기 소스전극에 소정간격 이격하여 배치되는 제 1 및 제 2 드레인전극을 형성한다.Next, after forming amorphous silicon and n + amorphous silicon on the gate insulating film 306, patterning is performed using a third mask, thereby forming a semiconductor layer and an ohmic contact layer on the gate electrode. Molybdenum (Mo), molybdenum alloy (Mo alloy), aluminum (Al), aluminum alloy (Al alloy), titanium (Ti), titanium alloy (Ti) on the entire surface of the first substrate 302 including the ohmic contact layer alloy, tantalum (Ta), tantalum alloy (Ta alloy), cobalt (Co), cobalt alloy (Co alloy), nickel (Ni) or nickel alloy (Ni alloy), copper (Cu) or copper alloy (Cu alloy) After depositing a second metal material such as a pattern, a pattern is formed using a fourth mask, which is disposed perpendicular to the gate line to define a pixel together with the gate line, and defines the pixel as the first and second pixel units P1,. A data line (not shown) divided by P2), a source electrode formed separately from the data line, and first and second drain electrodes disposed on the semiconductor layer and spaced apart from the source electrode by a predetermined distance, respectively.

이후, 상기 소스전극과 제 1 및 제 2 드레인전극을 포함하는 제 1 기판(302) 전면에 벤조사이클로부텐(benzocyclobutene)이나 아크릴과 같은 저유전율의 투명 유기물질을 도포하여 보호막(310)을 형성한다. 이어서, 제 5 마스크를 이용해 상기 보호막(310)을 패터닝함으로써, 상기 제 1 드레인전극의 일부를 노출시키는 제 1 컨택홀 및 제 2 드레인전극의 일부를 노출시키는 제 2 컨택홀을 형성한다.Thereafter, a protective film 310 is formed by coating a transparent dielectric material having a low dielectric constant such as benzocyclobutene or acryl on the first substrate 302 including the source electrode and the first and second drain electrodes. . Subsequently, the passivation layer 310 is patterned using a fifth mask to form a first contact hole exposing a part of the first drain electrode and a second contact hole exposing a part of the second drain electrode.

그 다음, 상기 보호막(310) 상부에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 또는 ITZO(Indium Tin Zinc Oxide) 또는 TO(Tin Oxide) 등의 투명도전물질을 형성한 다음, 제 6 마스크를 이용해 패터닝함으로써, 상기 제 1 및 제 2 공통전극(313P1', 313P2)과 함께 제 1 기판(302) 상에 횡전계를 발생시키는 제 1 및 제 2 화소전극(315P1, 315P2)을 형성한다. 이때, 상기 제 1 및 제 2 화소전극(315P1, 315P2)은 각각 제 1 및 제 2 컨택홀을 통해 제 1 및 제 2 스위칭소자를 구성하는 제 1 및 제 2 드레인전극에 접속되어 데이터신호를 인가받을 수 있다.Next, a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO) or indium tin zinc oxide (ITZO) or tin oxide (TO) is formed on the passivation layer 310, and then a sixth mask The first and second pixel electrodes 315P1 and 315P2 for generating a transverse electric field are formed on the first substrate 302 together with the first and second common electrodes 313P1 ′ and 313P2. In this case, the first and second pixel electrodes 315P1 and 315P2 are connected to the first and second drain electrodes constituting the first and second switching elements through first and second contact holes, respectively, to apply a data signal. I can receive it.

다음으로, 상기 제 1 및 제 2 화소전극(315P1, 315P2) 및 보호막(310)이 형성된 제 1 기판(302) 상부에 감광성수지와 같은 유기물질을 이용하여 셀갭 유지를 위한 컬럼 스페이서 형성용 유기막(미도시)을 증착한 다음, 그 상부에 빛에 대한 투과영역과 비투과영역이 선택적으로 형성된 제 7 마스크를 배치시키고, 상기 투과 영역을 통해 스페이서 형성용막에 부분적으로 자외선을 조사한다. 이어서, 자외선이 조사된 스페이서 형성용 유기막을 현상함으로써, 제 1 및 제 2 스위칭소자 상부에 스페이서를 형성한다. 이때, 상기 스페이서는 제 1 기판(302) 및 제 2 기판 사이의 셀갭을 유지할 뿐 아니라, 제 1 및 제 2 스위칭소자 상부로 광누설이 발생되는 것을 방지함으로써, 블랙매트릭스의 역할을 수행하게 되며, 결과적으로 액정표시소자의 제조에 있어서, 별도의 블랙매트릭스를 형성하기 위한 마스크 공정단계를 생략 가능하게 해준다.Next, an organic layer for forming a column spacer for maintaining a cell gap by using an organic material such as a photosensitive resin on the first substrate 302 on which the first and second pixel electrodes 315P1 and 315P2 and the protective layer 310 are formed. After depositing (not shown), a seventh mask selectively formed with a transmission region and a non-transmission region for light is disposed thereon, and the ultraviolet rays are partially irradiated onto the spacer forming film through the transmission region. Subsequently, the spacer film is formed on the first and second switching elements by developing the organic film for spacer formation irradiated with ultraviolet rays. In this case, the spacer not only maintains a cell gap between the first substrate 302 and the second substrate, but also prevents light leakage from occurring on the first and second switching devices, thereby serving as a black matrix. As a result, in the manufacture of the liquid crystal display device, the mask process step for forming a separate black matrix can be omitted.

이어서, 상기한 바와 같은 제 1 기판(302) 상의 결과물 상부에는 액정의 초기배향방향을 결정하는 제 1 배향막이 도포되고 러빙되며, 상기 제 1 기판의 제조와 별도로 액정패널을 구성하는 제 2 기판 상에는 컬러필터층이 형성되고, 상기 컬러필터층 상부에 제 2 배향막이 도포된 후 러빙된다. 그리고, 상기 제 1 기판(302) 및 제 2 기판은 각각 제 1 및 제 2 배향막이 대향되도록 합착되며, 상기 제 1 기판(302) 및 제 2 기판이 합착된 이격공간 내에 액정층이 충진되어, 액정표시소자를 완성한다.Subsequently, a first alignment layer that determines the initial alignment direction of the liquid crystal is coated and rubbed on the resultant on the first substrate 302 as described above, and on the second substrate constituting the liquid crystal panel separately from the manufacture of the first substrate. A color filter layer is formed, and a second alignment layer is coated on the color filter layer and then rubbed. The first substrate 302 and the second substrate are bonded to each other so that the first and second alignment layers face each other, and the liquid crystal layer is filled in the separation space where the first substrate 302 and the second substrate are bonded to each other. Complete the liquid crystal display device.

한편, 본 발명에 따른 차광용 스페이서는 컬러필터 기판인 제 2 기판 상부에 형성될 수도 있는데, 이 경우, 먼저 투명한 제 2 기판이 준비되고, 상기 제 2 기판 상에 R(red), G(green), B(blue) 등의 컬러필터로 구성되는 컬러필터층이 형성된 후, 상기한 바와 같은 방법으로 형성된 제 1 기판 상의 제 1 및 제 2 스위칭소자에 대응되는 제 2 기판 상의 영역에 스페이서가 형성된다.Meanwhile, the light shielding spacer according to the present invention may be formed on the second substrate which is the color filter substrate. In this case, a transparent second substrate is prepared first, and R (red) and G (green) are formed on the second substrate. After the color filter layer composed of color filters such as B) and blue (B) is formed, a spacer is formed in a region on the second substrate corresponding to the first and second switching elements on the first substrate formed by the above-described method. .

이상에서 기술된 실시예들은 본 발명을 설명하기 위해 예시된 것으로, 본 발 명의 권리 범위를 한정하는 것은 아니다. 도면에는 도시되지 않았지만, 본 발명은 액정표시소자의 다양한 모드와 화소구조, 배치 및 제조방법을 포함한다.The embodiments described above are illustrated to illustrate the present invention, but do not limit the scope of the present invention. Although not shown in the drawings, the present invention includes various modes, pixel structures, arrangements and manufacturing methods of the liquid crystal display.

따라서, 본 발명의 권리의 범위는 상술한 상세한 설명에 의해 결정되는 것이 아니라 첨부한 특허청구범위에 의해 결정되어야만 할 것이다.Accordingly, the scope of the invention should be determined by the appended claims rather than by the foregoing description.

상술한 바와 같이, 본 발명은 액정표시소자의 단위 화소를 분할 구동함으로써, 화소의 생산 불량 가능성을 줄이며, 전극구조를 상하 대칭적으로 형성하여 컬러쉬프트를 방지하고, 잔상을 방지하는 등 화면품위를 개선한다.As described above, according to the present invention, by dividing and driving the unit pixels of the liquid crystal display device, the possibility of defective production of pixels is reduced, and the electrode structure is formed up and down symmetrically to prevent color shift and to prevent afterimages. Improve.

또한, 게이트라인과 화소전극의 중첩구조 및 액정의 가로배향 구조 등을 통해 게이트라인 및 데이터라인 상부의 차광 영역을 최소화하여, 휘도 및 개구율을 향상시킨다.In addition, the light shielding area on the gate line and the data line is minimized through the overlapping structure of the gate line and the pixel electrode and the horizontal alignment structure of the liquid crystal, thereby improving luminance and aperture ratio.

아울러, 스위칭소자 상부에만 블랙매트릭스를 컬럼 스페이서 높이로 형성하고, 이외의 부분에서는 블랙매트릭스를 완전히 제거함으로써, 제조과정에서 마스크 공정수를 줄이고, 종래 블랙매트릭스의 합착 마진 영역(margin area)이 주는 영향을 최소화한다.In addition, by forming the black matrix at the height of the column spacer only on the upper portion of the switching element, and removing the black matrix completely in the other parts, the number of mask process is reduced during the manufacturing process, the effect of the margin margin of the conventional black matrix (margin area) Minimize.

Claims (40)

제 1 기판 및 제 2 기판;A first substrate and a second substrate; 상기 제 1 기판 상에 교차 배치되어 단위 화소를 정의하며, 상기 단위 화소를 제 1 및 제 2 화소부로 2 분할하는 게이트라인 및 데이터라인;A gate line and a data line intersecting the first substrate to define a unit pixel, and dividing the unit pixel into two first and second pixel units; 상기 제 1 및 제 2 화소부에 각각 구비되며, 동일한 주사신호를 인가받는 제 1 및 제 2 스위칭소자;First and second switching elements respectively provided in the first and second pixel units and receiving the same scan signal; 상기 제 1 및 제 2 화소부에 대응적으로 형성되는 복수의 제 1 및 제 2 공통전극;A plurality of first and second common electrodes formed corresponding to the first and second pixel units; 상기 제 1 및 제 2 화소부에 대응적으로 형성되는 복수의 제 1 및 제 2 화소전극;A plurality of first and second pixel electrodes formed corresponding to the first and second pixel units; 상기 단위 화소와 인접하는 단위 화소에 공유되어 공통적으로 신호를 인가하는 공통라인; 및A common line shared by the unit pixels adjacent to the unit pixels and commonly applying a signal; And 상기 제 1 및 제 2 기판 사이에 형성된 액정층을 포함하여 구성됨을 특징으로 하는 액정표시소자.And a liquid crystal layer formed between the first and second substrates. 제 1 항에 있어서, 상기 제 1 및 제 2 스위칭소자는 게이트전극, 소스전극 및 반도체층을 공유하여 형성됨을 특징으로 하는 액정표시소자.The liquid crystal display of claim 1, wherein the first and second switching elements are formed by sharing a gate electrode, a source electrode, and a semiconductor layer. 제 2 항에 있어서, 상기 게이트전극은 하나의 게이트라인의 일부로 형성됨을 특징으로 하는 액정표시소자.The liquid crystal display of claim 2, wherein the gate electrode is formed as part of one gate line. 제 2 항에 있어서, 상기 소스전극은 하나의 데이터라인으로부터 분리되어 형성됨을 특징으로 하는 액정표시소자.The liquid crystal display of claim 2, wherein the source electrode is formed separately from one data line. 제 2 항에 있어서, 상기 제 1 스위칭소자는 제 1 드레인전극을 더 포함하고, 상기 제 2 스위칭소자는 제 2 드레인전극을 더 포함함을 특징으로 하는 액정표시소자.The liquid crystal display device of claim 2, wherein the first switching device further comprises a first drain electrode, and the second switching device further comprises a second drain electrode. 제 1 항에 있어서, 상기 제 1 및 제 2 화소부는 상기 게이트라인을 중심으로 대칭으로 형성됨을 특징으로 하는 액정표시소자.The liquid crystal display of claim 1, wherein the first and second pixel units are symmetrically formed with respect to the gate line. 제 1 항에 있어서, 상기 제 1 공통전극과 제 1 화소전극은 교대로 배치되어 상기 제 1 화소부내에 횡전계를 발생시키고, 상기 제 2 공통전극과 제 2 화소전극은 교대로 배치되어 상기 제 2 화소부 내에 횡전계를 발생시킴을 특징으로 하는 액정표시소자.The display device of claim 1, wherein the first common electrode and the first pixel electrode are alternately disposed to generate a transverse electric field in the first pixel portion, and the second common electrode and the second pixel electrode are alternately disposed to form the first common electrode. A transverse electric field is generated in the two pixel portion. 제 7 항에 있어서, 상기 제 1 공통전극과 제 1 화소전극 및 상기 제 2 공통전극과 제 2 화소전극은 상기 데이터라인에 대하여 실질적으로 0°~45°사이의 경사각을 갖는 횡전계를 발생시킴을 특징으로 하는 액정표시소자.8. The transverse electric field of claim 7, wherein the first common electrode, the first pixel electrode, and the second common electrode and the second pixel electrode generate a transverse electric field having an inclination angle of substantially 0 ° to 45 ° with respect to the data line. Liquid crystal display device characterized in that. 제 8 항에 있어서, 상기 제 1 및 제 2 기판에 액정의 초기 배향을 유도하는 배향막을 더 포함함을 특징으로 하는 액정표시소자.The liquid crystal display device of claim 8, further comprising an alignment layer on the first and second substrates to induce an initial alignment of the liquid crystal. 제 9 항에 있어서, 상기 배향막의 러빙방향은 상기 데이터라인에 대하여 수직하게 형성됨을 특징으로 하는 액정표시소자. 10. The liquid crystal display device according to claim 9, wherein the rubbing direction of the alignment layer is formed perpendicular to the data line. 제 1 항에 있어서, 상기 제 1 및 제 2 화소전극은 각각 상기 게이트라인의 일부 모서리에 중첩됨을 특징으로 하는 액정표시소자.The liquid crystal display of claim 1, wherein each of the first and second pixel electrodes overlaps some edge of the gate line. 제 1 항에 있어서, 상기 제 1 및 제 2 화소전극은 각각 인접하는 상기 공통라인의 모서리에 중첩됨을 특징으로 하는 액정표시소자.The liquid crystal display of claim 1, wherein the first and second pixel electrodes overlap each other at edges of the common line adjacent to each other. 제 1 항에 있어서, 상기 공통라인은 인접하는 단위 화소들의 경계영역에 형성되어, n 번째 게이트라인에 의해 결정되는 단위 화소의 제 2 공통전극과 n+1 번째 게이트라인에 의해 결정되는 단위 화소의 제 1 공통전극에 동시에 공통신호를 인가함을 특징으로 하는 액정표시소자.The method of claim 1, wherein the common line is formed in a boundary area between adjacent unit pixels, and the common line is formed of the second common electrode of the unit pixel determined by the nth gate line and the unit pixel determined by the n + 1 th gate line. A liquid crystal display device characterized by simultaneously applying a common signal to the first common electrode. 제 13 항에 있어서, 상기 공통라인은 금속층으로 형성됨을 특징으로 하는 액정표시소자.The liquid crystal display device of claim 13, wherein the common line is formed of a metal layer. 제 1 항에 있어서, 상기 제 1 및 제 2 스위칭소자에 대응되는 상기 제 1 기판 또는 제 2 기판 상의 영역에 블랙매트릭스를 더 포함함을 특징으로 하는 액정표시소자.The liquid crystal display of claim 1, further comprising a black matrix in a region on the first substrate or the second substrate corresponding to the first and second switching elements. 제 15 항에 있어서, 상기 블랙매트릭스는 컬럼 스페이서인 것을 특징으로 하는 액정표시소자.16. The liquid crystal display device according to claim 15, wherein the black matrix is a column spacer. 제 16 항에 있어서, 상기 게이트라인 및 데이터라인에 대응되는 제 1 기판 또는 제 2 기판 상 영역에는 블랙매트릭스가 형성되지 않음을 특징으로 하는 액정표시소자.The liquid crystal display of claim 16, wherein a black matrix is not formed in a region on the first substrate or the second substrate corresponding to the gate line and the data line. 제 1 항에 있어서, 상기 복수의 제 1 공통전극을 전기적으로 연결하는 제 1 공통전극연결라인 및 상기 복수의 제 2 공통전극을 전기적으로 연결하는 제 2 공통전극연결라인을 더 포함함을 특징으로 하는 액정표시소자.The method of claim 1, further comprising: a first common electrode connection line electrically connecting the plurality of first common electrodes and a second common electrode connection line electrically connecting the plurality of second common electrodes. A liquid crystal display device. 제 18 항에 있어서, 상기 복수의 제 1 화소전극을 전기적으로 연결하는 제 1 화소전극연결라인 및 상기 복수의 제 2 화소전극을 전기적으로 연결하는 제 2 화소전극연결라인을 더 포함함을 특징으로 하는 액정표시소자.19. The method of claim 18, further comprising a first pixel electrode connection line electrically connecting the plurality of first pixel electrodes and a second pixel electrode connection line electrically connecting the plurality of second pixel electrodes. A liquid crystal display device. 제 19 항에 있어서, 상기 제 1 공통전극연결라인과 제 1 화소전극연결라인은 오버랩되어 제 1 스토리지커패시터를 형성하고, 상기 제 2 공통전극연결라인과 제 2 화소전극연결라인은 오버랩되어 제 2 스토리지커패시터를 형성함을 특징으로 하는 액정표시소자.20. The display device of claim 19, wherein the first common electrode connection line and the first pixel electrode connection line overlap each other to form a first storage capacitor, and the second common electrode connection line and the second pixel electrode connection line overlap each other. A liquid crystal display device comprising forming a storage capacitor. 제 1 항에 있어서, 상기 제 1 및 제 2 화소전극은 상기 게이트라인 상부에서 연결됨을 특징으로 하는 액정표시소자.The liquid crystal display of claim 1, wherein the first and second pixel electrodes are connected to an upper portion of the gate line. 제 1 항에 있어서, 상기 제 1 및 제 2 공통전극은 상기 제 1 기판 상에 플레이트(plate) 형상으로 형성되고, 상기 제 1 및 제 2 화소전극은 상기 제 1 및 제 2 공통전극과 서로 다른 층상에 복수의 슬릿(slit)을 포함하는 형태로 형성됨을 특징으로 하는 액정표시소자.The display device of claim 1, wherein the first and second common electrodes are formed in a plate shape on the first substrate, and the first and second pixel electrodes are different from the first and second common electrodes. And a plurality of slits on the layer. 제 22 항에 있어서, 상기 슬릿(slit) 간 간격은 상기 제 1 공통전극 및 제 1 화소전극과 상기 제 2 공통전극 및 제 2 화소전극이 전계를 발생시킬 수 있을 만큼 좁게 형성됨을 특징으로 하는 액정표시소자.23. The liquid crystal of claim 22, wherein the interval between the slits is narrow enough to generate an electric field between the first common electrode, the first pixel electrode, and the second common electrode and the second pixel electrode. Display element. 제 23 항에 있어서, 상기 제 1 공통전극과 제 1 화소전극간의 거리 및 상기 제 2 공통전극과 제 2 화소전극간의 거리는 상기 제 1 기판 및 제 2 기판 사이의 거리보다 좁게 형성됨을 특징으로 하는 액정표시소자.The liquid crystal of claim 23, wherein a distance between the first common electrode and the first pixel electrode and a distance between the second common electrode and the second pixel electrode are smaller than a distance between the first substrate and the second substrate. Display element. 제 24 항에 있어서, 상기 제 1 공통전극과 제 1 화소전극 및 상기 제 2 공통전극과 제 2 화소전극은 상기 데이터라인에 대하여 실질적으로 0°~45°사이의 경사각을 갖는 횡전계를 발생시킴을 특징으로 하는 액정표시소자. 25. The transverse electric field of claim 24, wherein the first common electrode, the first pixel electrode, and the second common electrode and the second pixel electrode generate a transverse electric field having an inclination angle of substantially 0 ° to 45 ° with respect to the data line. Liquid crystal display device characterized in that. 제 25 항에 있어서, 상기 제 1 및 제 2 기판에 액정의 초기 배향을 유도하는 배향막을 더 포함함을 특징으로 하는 액정표시소자. 26. The liquid crystal display device according to claim 25, further comprising an alignment film for inducing initial alignment of the liquid crystal on the first and second substrates. 제 26 항에 있어서, 상기 배향막의 러빙방향은 상기 데이터라인에 대하여 수직하게 형성됨을 특징으로 하는 액정표시소자. 27. The liquid crystal display device according to claim 26, wherein the rubbing direction of the alignment layer is formed perpendicular to the data line. 제 24 항에 있어서, 상기 제 1 화소전극과 제 2 화소전극은 상기 게이트라인 상부에서 연결됨을 특징으로 하는 액정표시소자.The liquid crystal display of claim 24, wherein the first pixel electrode and the second pixel electrode are connected to an upper portion of the gate line. 제 22 항에 있어서, 상기 제 1 및 제 2 공통전극과 제 1 및 제 2 화소전극은 모두 투명도전체로 형성됨을 특징으로 하는 액정표시소자.The liquid crystal display of claim 22, wherein the first and second common electrodes and the first and second pixel electrodes are all formed of a transparent conductor. 제 22 항에 있어서, 상기 공통라인은 인접하는 단위 화소들의 경계영역에 형성되어, n 번째 게이트라인에 의해 결정되는 단위 화소의 제 2 공통전극 및 n+1 번째 게이트라인에 의해 결정되는 단위 화소의 제 1 공통전극과 일체의 투명도전체로 형성됨을 특징으로 하는 액정표시소자.The method of claim 22, wherein the common line is formed in a boundary area between adjacent unit pixels, and the common line is formed by the second common electrode and the n + 1 th gate line of the unit pixel determined by the n-th gate line. And a transparent conductor integral with the first common electrode. 제 1 항에 있어서, 상기 제 2 기판은 컬러필터를 더 포함하여 구성된 것을 특징으로 하는 액정표시소자.The liquid crystal display device of claim 1, wherein the second substrate further comprises a color filter. 제 1 기판 및 제 2 기판을 준비하는 단계;Preparing a first substrate and a second substrate; 상기 제 1 기판 상에 제 1 금속물질을 형성하는 단계;Forming a first metal material on the first substrate; 제 1 마스크를 이용하여 상기 제 1 금속물질을 패터닝하여 게이트라인, 게이트전극, 공통전극 및 공통라인을 형성하는 단계;Patterning the first metal material using a first mask to form a gate line, a gate electrode, a common electrode, and a common line; 상기 제 1 기판 전면에 게이트절연막, 비정질 실리콘, n+비정질 실리콘을 형성하는 단계;Forming a gate insulating film, amorphous silicon, and n + amorphous silicon on the entire surface of the first substrate; 제 2 마스크를 이용하여 비정질 실리콘 및 n+비정질 실리콘을 패터닝하여 반도체층 및 오믹컨택층을 형성하는 단계;Patterning amorphous silicon and n + amorphous silicon using a second mask to form a semiconductor layer and an ohmic contact layer; 상기 제 1 기판 상에 제 2 금속물질을 형성하는 단계;Forming a second metal material on the first substrate; 제 3 마스크를 이용하여 상기 제 2 금속물질을 패터닝하여 데이터라인, 소스전극, 제 1 및 제 2 드레인전극을 형성하는 단계;Patterning the second metal material using a third mask to form a data line, a source electrode, and first and second drain electrodes; 상기 제 1 기판 전면에 보호막을 형성하는 단계;Forming a protective film on the entire surface of the first substrate; 제 4 마스크를 이용하여 상기 보호막을 패터닝하여 컨택홀을 형성하는 단계;Patterning the passivation layer using a fourth mask to form a contact hole; 상기 보호막 상에 투명도전물질을 형성하는 단계; 및Forming a transparent conductive material on the protective film; And 제 5 마스크를 이용하여, 상기 투명도전물질을 패터닝하여 화소전극을 형성 하는 단계를 포함하는 것을 특징으로 하는 액정표시소자의 제조방법.And forming a pixel electrode by patterning the transparent conductive material using a fifth mask. 제 32 항에 있어서, 상기 화소전극 상에 유기막을 형성하는 단계; 33. The method of claim 32, further comprising: forming an organic layer on the pixel electrode; 제 6 마스크를 이용하여 상기 유기막을 패터닝하여 스페이서를 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시소자의 제조방법.And forming a spacer by patterning the organic layer using a sixth mask. 제 32 항에 있어서, 상기 제 1 기판과 제 2 기판 사이에 액정층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시소자의 제조방법.33. The method of claim 32, further comprising forming a liquid crystal layer between the first substrate and the second substrate. 제 1 기판 및 제 2 기판을 준비하는 단계;Preparing a first substrate and a second substrate; 상기 제 1 기판 상에 제 1 금속물질을 형성하는 단계;Forming a first metal material on the first substrate; 제 1 마스크를 이용하여 상기 제 1 금속물질을 패터닝하여 게이트라인, 게이트전극 및 공통라인을 형성하는 단계;Patterning the first metal material using a first mask to form a gate line, a gate electrode, and a common line; 상기 제 1 기판 상에 투명도전물질을 형성하는 단계;Forming a transparent conductive material on the first substrate; 제 2 마스크를 이용하여 상기 투명도전물질을 패터닝하여 공통전극을 형성하는 단계;Patterning the transparent conductive material using a second mask to form a common electrode; 상기 제 1 기판 상에 게이트 절연막,비정질 실리콘,n+ 비정질 실리콘을 형성하는 단계;Forming a gate insulating film, amorphous silicon, and n + amorphous silicon on the first substrate; 제 3 마스크를 이용하여 비정질 실리콘 및 n+ 비정질 실리콘을 패터닝하여 반도체층 및 오믹콘택층을 형성하는 단계;Patterning amorphous silicon and n + amorphous silicon using a third mask to form a semiconductor layer and an ohmic contact layer; 상기 제 1 기판 상에 제 2 금속물질을 형성하는 단계;Forming a second metal material on the first substrate; 제 4 마스크를 이용하여 상기 제 2 금속물질을 패터닝하여 데이터라인, 소스전극, 제 1 및 제 2 드레인전극을 형성하는 단계;Patterning the second metal material using a fourth mask to form a data line, a source electrode, and first and second drain electrodes; 상기 제 1 기판 전면에 보호막을 형성하는 단계;Forming a protective film on the entire surface of the first substrate; 제 5 마스크를 이용하여 상기 보호막을 패터닝하여 컨택홀을 형성하는 단계Patterning the passivation layer using a fifth mask to form a contact hole 상기 보호막 상에 투명도전물질을 형성하는 단계;Forming a transparent conductive material on the protective film; 제 6 마스크를 이용하여 상기 투명도전물질을 패터닝하여 화소전극을 형성하는 단계를 포함하는 것을특징으로 하는 액정표시소자의 제조방법. And forming a pixel electrode by patterning the transparent conductive material using a sixth mask. 제 35 항에 있어서, 상기 화소전극 상에 유기막을 형성하는 단계; 36. The method of claim 35, further comprising: forming an organic layer on the pixel electrode; 제 6 마스크를 이용하여 상기 유기막을 패터닝하여 스페이서를 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시소자의 제조방법. And forming a spacer by patterning the organic layer using a sixth mask. 제 35 항에 있어서, 상기 제 1 기판과 제 2 기판 사이에 액정층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시소자의 제조방법.36. The method of claim 35, further comprising forming a liquid crystal layer between the first substrate and the second substrate. 제 1 기판 및 제 2 기판을 준비하는 단계;Preparing a first substrate and a second substrate; 상기 제 1 기판 상에 제 1 금속물질을 형성하는 단계;Forming a first metal material on the first substrate; 제 1 마스크를 이용하여 상기 제 1 금속물질을 패터닝하여 게이트 라인,게이트 전극을 형성하는 단계;Patterning the first metal material using a first mask to form a gate line and a gate electrode; 상기 제 1 기판 상에 투명도전물질을 형성하는 단계;Forming a transparent conductive material on the first substrate; 제 2 마스크를 이용하여 상기 투명도전물질을 패터닝하여 공통라인 및 공통전극을 형성하는 단계;Patterning the transparent conductive material using a second mask to form a common line and a common electrode; 상기 제 1 기판 상에 게이트 절연막, 비정질 실리콘, n+ 비정질 실리콘을 형성하는 단계;Forming a gate insulating film, amorphous silicon, and n + amorphous silicon on the first substrate; 제 3 마스크를 이용하여 비정질 실리콘 및 n+ 비정질 실리콘을 패터닝하여 반도체층 및 오믹콘택층을 형성하는 단계;Patterning amorphous silicon and n + amorphous silicon using a third mask to form a semiconductor layer and an ohmic contact layer; 상기 제 1 기판 상에 제 2 금속물질을 형성하는 단계;Forming a second metal material on the first substrate; 제 4 마스크를 이용하여 상기 제 2 금속물질을 패터닝하여 데이터라인, 소스전극, 제 1 및 제 2 드레인전극을 형성하는 단계;Patterning the second metal material using a fourth mask to form a data line, a source electrode, and first and second drain electrodes; 상기 제 1 기판 전면에 보호막을 형성하는 단계;Forming a protective film on the entire surface of the first substrate; 제 5 마스크를 이용하여 상기 보호막을 패터닝하여 컨택홀을 형성하는 단계;Patterning the passivation layer using a fifth mask to form a contact hole; 상기 보호막 상에 투명도전물질을 형성하는 단계;Forming a transparent conductive material on the protective film; 제 6 마스크를 이용하여 상기 투명도전물질을 패터닝하여 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시소자의 제조방법.And patterning the transparent conductive material using a sixth mask to form a pixel electrode. 제 38 항에 있어서, 상기 화소전극 상에 유기막을 형성하는 단계; 39. The method of claim 38, further comprising: forming an organic layer on the pixel electrode; 제 6 마스크를 이용하여 상기 유기막을 패터닝하여 스페이서를 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시소자의 제조방법.And forming a spacer by patterning the organic layer using a sixth mask. 제 38 항에 있어서, 상기 제 1 기판과 제 2 기판 사이에 액정층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시소자의 제조방법.39. The method of claim 38, further comprising forming a liquid crystal layer between the first substrate and the second substrate.
KR1020050045250A 2004-06-29 2005-05-27 Liquid crystal display device KR20060046241A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/167,131 US7557886B2 (en) 2004-06-29 2005-06-28 Liquid crystal display device and method of fabricating the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040049792 2004-06-29
KR20040049792 2004-06-29

Publications (1)

Publication Number Publication Date
KR20060046241A true KR20060046241A (en) 2006-05-17

Family

ID=35792560

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050045250A KR20060046241A (en) 2004-06-29 2005-05-27 Liquid crystal display device

Country Status (3)

Country Link
JP (1) JP4175482B2 (en)
KR (1) KR20060046241A (en)
CN (1) CN100374949C (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100865838B1 (en) * 2007-01-30 2008-10-29 전북대학교산학협력단 Fringe-Field Switching Liquid Crystal Display
KR101424004B1 (en) * 2007-03-08 2014-07-31 엘지디스플레이 주식회사 An array substrate for IPS mode LCD and method for fabricating of the same
KR20140129504A (en) * 2013-04-30 2014-11-07 엘지디스플레이 주식회사 Array substrate for fringe field switching mode liquid crystal display device
KR20150037302A (en) * 2013-09-30 2015-04-08 엘지디스플레이 주식회사 Array substrate for liquid crystal display device
KR20200136866A (en) * 2013-04-19 2020-12-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and electronic device
CN113867056A (en) * 2020-06-30 2021-12-31 京东方科技集团股份有限公司 Display substrate, display panel and display device

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101240644B1 (en) * 2005-08-09 2013-03-11 삼성디스플레이 주식회사 Thin film transistor array panel
KR101320494B1 (en) 2006-04-12 2013-10-22 엘지디스플레이 주식회사 In plane switching mode liquid crystal display device and method of fabricating the same
KR101244691B1 (en) 2006-05-12 2013-03-19 엘지디스플레이 주식회사 In-plane switching mode liquid crystal display device
TWI839708B (en) * 2006-05-16 2024-04-21 日商半導體能源研究所股份有限公司 Liquid crystal display device
KR100908357B1 (en) 2006-08-09 2009-07-20 엡슨 이미징 디바이스 가부시키가이샤 Transverse electric field liquid crystal display panel
JP2008083324A (en) * 2006-09-27 2008-04-10 Seiko Epson Corp Liquid crystal display and electronic equipment
JP5177984B2 (en) * 2006-09-28 2013-04-10 株式会社ジャパンディスプレイウェスト Liquid crystal device and electronic device
KR100855782B1 (en) * 2007-01-29 2008-09-01 비오이 하이디스 테크놀로지 주식회사 Fringe Field Switching mode Liquid Crystal Display and Manufacturing Method Thereof
US7897971B2 (en) * 2007-07-26 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2009092912A (en) 2007-10-09 2009-04-30 Hitachi Displays Ltd Liquid crystal display device
JP5106991B2 (en) * 2007-11-07 2012-12-26 株式会社ジャパンディスプレイウェスト Liquid crystal device and electronic device
US8760479B2 (en) * 2008-06-16 2014-06-24 Samsung Display Co., Ltd. Liquid crystal display
KR101046929B1 (en) * 2008-06-16 2011-07-06 삼성전자주식회사 Liquid crystal display
CN102323697A (en) * 2011-09-14 2012-01-18 深圳市华星光电技术有限公司 IPS (in-plane switch) pixel unit, liquid crystal display and image control method
CN103018982B (en) * 2011-09-22 2016-03-02 上海中航光电子有限公司 Transversely arranged dot structure
CN102789099A (en) * 2012-07-16 2012-11-21 北京京东方光电科技有限公司 Liquid crystal display pixel structure, array substrate and liquid crystal display device
JP5748731B2 (en) * 2012-12-05 2015-07-15 株式会社ジャパンディスプレイ Liquid crystal display
WO2014097979A1 (en) * 2012-12-21 2014-06-26 シャープ株式会社 Liquid crystal display device
JP6207264B2 (en) * 2013-07-03 2017-10-04 三菱電機株式会社 Liquid crystal display
CN104020617A (en) 2014-05-20 2014-09-03 京东方科技集团股份有限公司 Array substrate, driving method of array substrate, liquid crystal display panel and display device
CN203894515U (en) 2014-06-13 2014-10-22 京东方科技集团股份有限公司 Array substrate and display device
KR101719397B1 (en) * 2014-08-14 2017-03-24 엘지디스플레이 주식회사 Touch sensor integrated type liquid crystal display device
CN104155815B (en) * 2014-09-01 2017-03-01 友达光电股份有限公司 Dot structure
CN105093708A (en) * 2015-09-02 2015-11-25 深圳市华星光电技术有限公司 Liquid crystal display panel
CN105938282A (en) * 2016-06-22 2016-09-14 深圳市华星光电技术有限公司 Liquid crystal display pixel structure and liquid crystal display device
CN106502016A (en) * 2016-12-09 2017-03-15 惠科股份有限公司 Display panel and display device
CN106909001B (en) * 2017-03-20 2019-01-04 武汉华星光电技术有限公司 Liquid crystal display panel and its manufacturing method, array substrate
CN111580293B (en) * 2020-06-05 2021-07-09 厦门天马微电子有限公司 Array substrate, driving method thereof, display panel and display device
CN113835272B (en) * 2021-09-27 2022-11-25 Tcl华星光电技术有限公司 Display panel and display device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0830825B2 (en) * 1990-04-20 1996-03-27 シャープ株式会社 Active matrix display
US5459595A (en) * 1992-02-07 1995-10-17 Sharp Kabushiki Kaisha Active matrix liquid crystal display
JPH06317812A (en) * 1993-04-30 1994-11-15 Fuji Xerox Co Ltd Active matrix element and its production
JP3077959B2 (en) * 1993-11-25 2000-08-21 シャープ株式会社 Liquid crystal display device
JP3649635B2 (en) * 1995-11-14 2005-05-18 株式会社半導体エネルギー研究所 Active matrix display device
KR100293434B1 (en) * 1997-09-08 2001-08-07 구본준, 론 위라하디락사 In-plane switching mode liquid crystal display device
KR100620847B1 (en) * 2001-06-05 2006-09-13 엘지.필립스 엘시디 주식회사 Array Substrate of Liquid Crystal Display and Fabricating Method Thereof
JP4248306B2 (en) * 2002-06-17 2009-04-02 シャープ株式会社 Liquid crystal display
KR100439650B1 (en) * 2002-08-14 2004-07-12 엘지.필립스 엘시디 주식회사 Reflective Liquid Crystal Display Device using a Cholesteric Liquid Crystal Color Filter and method of manufacturing the same
JP4015908B2 (en) * 2002-08-29 2007-11-28 松下電器産業株式会社 Display device drive circuit and display device
JP4728654B2 (en) * 2004-02-09 2011-07-20 株式会社 液晶先端技術開発センター Liquid crystal pixel memory, liquid crystal display device and driving method thereof
JP2005352067A (en) * 2004-06-09 2005-12-22 International Display Technology Kk Liquid crystal display

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100865838B1 (en) * 2007-01-30 2008-10-29 전북대학교산학협력단 Fringe-Field Switching Liquid Crystal Display
KR101424004B1 (en) * 2007-03-08 2014-07-31 엘지디스플레이 주식회사 An array substrate for IPS mode LCD and method for fabricating of the same
KR20200136866A (en) * 2013-04-19 2020-12-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and electronic device
KR20210093812A (en) * 2013-04-19 2021-07-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and electronic device
KR20230044383A (en) * 2013-04-19 2023-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and electronic device
KR20140129504A (en) * 2013-04-30 2014-11-07 엘지디스플레이 주식회사 Array substrate for fringe field switching mode liquid crystal display device
KR20150037302A (en) * 2013-09-30 2015-04-08 엘지디스플레이 주식회사 Array substrate for liquid crystal display device
CN113867056A (en) * 2020-06-30 2021-12-31 京东方科技集团股份有限公司 Display substrate, display panel and display device
CN113867056B (en) * 2020-06-30 2023-01-10 京东方科技集团股份有限公司 Display substrate, display panel and display device

Also Published As

Publication number Publication date
JP4175482B2 (en) 2008-11-05
JP2006018287A (en) 2006-01-19
CN100374949C (en) 2008-03-12
CN1716067A (en) 2006-01-04

Similar Documents

Publication Publication Date Title
JP4175482B2 (en) Liquid crystal display element and manufacturing method thereof
US7557886B2 (en) Liquid crystal display device and method of fabricating the same
US9335600B2 (en) Liquid crystal display device and method for fabricating the same
TWI285781B (en) LCD device
US7349051B2 (en) In plane switching mode liquid crystal display device having particular common lines
KR101226711B1 (en) Liquid crystal display panel and fabricating method and repairing method theteof
KR101211087B1 (en) Thin film transistor substrate and display device having the same
JP2008180928A (en) Liquid crystal display and manufacturing method therefor
KR20020031455A (en) Inplain swiching mode liquid crystal display device and method for manufacturing the same
KR101622655B1 (en) Liquid crystal display device and method of fabricating the same
KR100532087B1 (en) Liquid crystal display device
JP2007114729A (en) Liquid crystal display device
KR20040062119A (en) In plane switching mode liquid crystal display device
KR20110076305A (en) Liquid crystal display device
KR102567714B1 (en) Display device
US8304768B2 (en) Thin film transistor array substrate and method for manufacturing the same
KR20130034744A (en) Liquid crystal display device and method for fabricating the same
WO2006126405A1 (en) Liquid crystal display device substrate, liquid crystal display device substrate manufacturing method, liquid crystal display device, and liquid crystal display device manufacturing method
KR20120015162A (en) Liquid crystal display device and method for fabricating the same
KR101327836B1 (en) Liquid Crystal Display Device
KR20070036915A (en) Liquid crystal display, thin film transistor panel and fabricating method of the same
JP2010217635A (en) Liquid crystal display panel
KR100652219B1 (en) In-plain switching mode liquid crystal display device
KR101888446B1 (en) Liquid crystal display device and method of fabricating the same
KR20090054277A (en) Liquid crystal display device and method of fabricating the same

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination