KR20060020893A - 다중 도메인 박막 트랜지스터 표시판 - Google Patents

Abstract

절연 기판 위에 게이트선 및 유지 전극을 포함하는 유지 전극선이 형성되어 있고, 이들을 덮는 게이트 절연막 상부에는 게이트선과 절연되어 교차하고 있는 데이터선 및 드레인 전극이 형성되어 있고, 드레인 전극과 연결되어 있으며 유지 전극과 중첩하는 결합 전극이 형성되어 있다. 이들을 덮는 보호막 상부에는 게이트선과 데이터선이 교차하여 정의하는 각 화소 영역마다 드레인 전극 및 결합 전극과 연결되어 있는 제1 부분과 결합 전극과 중첩되어 제1 부분과 용량성으로 결합되어 있는 제2 부분으로 이루어진 화소 전극이 형성되어 있다. 이때, 낮은 전압이 전달되는 제2 부분의 서브 화소 전극은 화소의 가장자리에 배치되어 게이트선과 중첩하고 있다.

액정표시장치, 기생용량, 화소 전극, 개구율, 시인성

Description

다중 도메인 박막 트랜지스터 표시판 {MULTI-DOMAIN THIN FILM TRANSISTOR ARRAY PANEL}

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고,

도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 대향 표시판의 구조를 도시한 배치도이고,

도 3 본 발명의 한 실시예에 따른 액정 표시 장치의 구조를 도시한 배치도이고,

도 4는 도 3의 액정 표시 장치를 IV-IV'선을 따라 잘라 도시한 단면도이고,

도 5는 본 발명의 실시예에 따른 액정 표시 장치의 회로도이고.

도 6은 본 발명의 다른 실시예에 따른 액정 표시 장치의 구조를 도시한 배치도이고,

도 7은 도 6의 액정 표시 장치를 VI-VI' 선을 따라 잘라 도시한 단면도이다.

본 발명은 박막 트랜지스터 표시판에 관한 것으로, 더욱 상세하게는 화소가 다중 도메인으로 분할되어 있는 액정 표시 장치에 사용되는 박막 트랜지스터 표시판에 관한 것이다.

액정 표시 장치는 일반적으로 공통 전극과 색필터(color filter) 등이 형성되어 있는 상부 표시판과 박막 트랜지스터와 화소 전극 등이 형성되어 있는 하부 표시판 사이에 액정 물질을 주입해 놓고 화소 전극과 공통 전극에 서로 다른 전압을 인가함으로써 전계를 형성하여 액정 분자들의 배열을 변경시키고, 이를 통해 빛의 투과율을 조절함으로써 화상을 표현하는 장치이다.

그런데 액정 표시 장치는 시야각이 좁은 것이 중요한 단점이다. 이러한 단점을 극복하고자 시야각을 넓히기 위한 다양한 방안이 개발되고 있는데, 그 중에서도 액정 분자를 상하 표시판에 대하여 수직으로 배향하고 화소 전극과 그 대향 전극인 공통 전극에 일정한 절개 패턴을 형성하거나 돌기를 형성하는 방법이 유력시되고 있다.

절개 패턴을 형성하는 방법으로는 화소 전극과 공통 전극에 각각 절개 패턴을 형성하여 이들 절개 패턴으로 인하여 형성되는 프린지 필드(fringe field)를 이용하여 액정 분자들이 눕는 방향을 조절함으로써 시야각을 넓히는 방법이 있다.

돌기를 형성하는 방법은 상하 표시판에 형성되어 있는 화소 전극과 공통 전극 위에 각각 돌기를 형성해 둠으로써 돌기에 의하여 왜곡되는 전기장을 이용하여 액정 분자의 눕는 방향을 조절하는 방식이다.

또 다른 방법으로는, 하부 표시판 위에 형성되어 있는 화소 전극에는 절개 패턴을 형성하고 상부 표시판에 형성되어 있는 공통 전극 위에는 돌기를 형성하여 절개 패턴과 돌기에 의하여 형성되는 프린지 필드를 이용하여 액정의 눕는 방향을 조절함으로써 도메인을 형성하는 방식이 있다.

이러한 다중 도메인 액정 표시 장치는 1:10의 대비비를 기준으로 하는 대비비 기준 시야각이나 계조간의 휘도 반전의 한계 각도로 정의되는 계조 반전 기준 시야각은 전 방향 80°이상으로 매우 우수하다. 그러나 정면의 감마(gamma)곡선과 측면의 감마 곡선이 일치하지 않는 측면 감마 곡선 왜곡 현상이 발생하여 좌우측면에서 열등한 시인성을 나타낸다. 예를 들어, 도메인 분할 수단으로 절개부를 형성하는 PVA(patterned vertically aligned) 모드의 경우에는 측면으로 갈수록 전체적으로 화면이 밝게 보이고 색은 흰색 쪽으로 이동하는 경향이 있으며, 심한 경우에는 밝은 계조 사이의 간격 차이가 없어져서 그림이 뭉그러져 보이는 경우도 발생한다. 그런데 최근 액정 표시 장치가 멀티 미디어용으로 사용되면서 그림을 보거나 동영상을 보는 일이 증가하면서 시인성이 점점 더 중요시되고 있다.

또한, 이러한 액정 표시 장치는 화소의 개구율을 극대화하는 것이 중요한 과제이며, 이를 해결하기 위해서는 화소 내에서 불투명막이 차지하는 면적을 최소화하는 것이 바람직하다.

또한, 화소의 개구율을 극대화하기 위해 박막 트랜지스터에 주사 신호와 데이터 신호를 전달하는 게이트선 및 데이터선과 중첩시켜 화소 전극을 배치한다. 하지만, 게이트선과 화소 전극의 중첩 면적이 증가하면 이들 사이에서 형성되는 기생 용량이 증가하여 화면의 깜박임 현상 또는 잔상 등의 문제점이 발생한다.

본 발명이 이루고자 하는 기술적 과제는 시인성을 안정적으로 확보할 수 있는 박막 트랜지스터 표시판을 제공하는 것이다.

본 발명이 이루고자 하는 다른 기술적 과제는 화면의 깜박임 현상 또는 잔상 등을 최소화할 수 있으며, 화소의 개구율을 극대화할 수 있는 박막 트랜지스터 표시판을 제공하는 것이다.

이러한 과제를 해결하기 위하여 본 발명에서는 화소 전극을 적어도 둘 이상의 서브 화소 전극으로 나누고 서브 화소 전극에 서로 다른 전위가 인가되도록 한다. 이때, 낮은 화소 전압이 인가되는 서브 화소 전극을 게이트선과 중첩하도록 배치한다.

본 발명의 실시예에 따른 박막 트랜지스터 표시판에는 절연 기판 상부에 다수의 게이트선 및 게이트선과 절연되어 교차하고 있는 다수의 데이터선이 형성되어 있으며, 게이트선과 데이터선이 교차하여 정의하는 다수의 화소에는 다수의 서브 화소 전극으로 분할되어 있는 화소 전극과 게이트선, 데이터선 및 화소 전극에 3단자가 각각 연결되어 있는 박막 트랜지스터가 형성되어 있다. 이때, 다수의 서브 화소 전극은 박막 트랜지스터와 직접 연결되어 있는 제1 부분과 제1 부분과 결합 용량으로 연결되어 있는 제2 부분으로 이루어져 있으며, 제2 부분의 서브 화소 전극은 화소의 가장자리에 배치되어 게이트선과 중첩한다.

이때, 제1 부분과 박막 트랜지스터를 연결하는 드레인 전극과 연결되어 있으며, 제2 부분과 중첩되어 있는 결합 전극을 더 포함하는 것이 바람직하며, 제2 부 분의 서브 화소 전극은 적어도 제1 부분의 서브 화소 전극을 사이에 두고 분리되어 있으며, 연결 부재를 통하여 연결되어 있는 것이 바람직하다.

제1 부분의 서브 화소 전극은 서로 분리되어 있어 박막 트랜지스터와 각각 연결되어 있을 수 있다.

드레인 전극 및 결합 전극과 중첩하여 유지 용량을 형성하는 유지 전극을 가지는 유지 전극선을 더 포함하는 것이 바람직하다.

드레인 전극 및 결합 전극과 화소 전극 사이에 형성되어 있으며, 드레인 전극을 드러내는 접촉 구멍을 가지는 보호막을 더 포함하며, 이러한 보호막은 결합 전극과 제2 부분과 중첩하는 일부가 다른 부분보다 얇은 두께를 가지는 것이 바람직하다.

화소 전극은 도메인 분할 수단을 가지는 것이 바람직하며, 게이트선에 대하여 45°를 이줄 수 있다.

본 실시예에 따른 박막 트랜지스터 표시판은 화소 전극과 동일한 층으로 이루어져 있으며, 게이트선 및 데이터선과 중첩하는 보조 전극을 더 포함하는 것이 바람직하다.

첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나 타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

그러면 도면을 참고로 하여 본 발명의 실시예에 따른 다중 도메인 액정 표시 장치에 대하여 설명한다.

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치용 대향 표시판의 구조를 도시한 배치도이고, 도 3은 본 발명의 도 1 및 도 2의 표시판을 정렬하여 완성한 한 실시예에 따른 액정 표시 장치의 구조를 도시한 배치도이고, 도 4는 도 3의 액정 표시 장치를 IV-IV'선을 따라 잘라 도시한 단면도이다.

액정 표시 장치는 하측의 박막 트랜지스터 표시판(100)과 이와 마주보고 있는 상측의 대향 표시판(200) 및 이들 사이에 형성되어 있으며, 두 표시판(100, 200)에 대하여 거의 수직으로 배향되어 있는 액정 분자(310)를 포함하는 액정층(3)으로 이루어진다. 이때, 각각의 표시판(100, 200)에는 배향막(11, 21)이 형성되어 있으며, 배향막(11, 21)은 액정층(3)의 액정 분자(310)를 표시판(100, 200)에 대하여 수직으로 배향되도록 하는 수직 배향 모드인 것이 바람직하나, 그렇지 않을 수도 있다. 또한, 상부 표시판(200)과 하부 표시판(100)의 바깥 면에는 각각 상부 및 하부 편광판(12. 22)이 부착되어 있다.

박막 트랜지스터 표시판(100)에는 ITO(indium tin oxide)나 IZO(indium zinc oxide) 등의 투명한 도전 물질로 이루어져 있으며 절개부(191, 192, 193, 194, 195, 196, 197, 198))를 가지고 있는 화소 전극(190)이 형성되어 있고, 각 화소 전극(190)은 박막 트랜지스터에 연결되어 화상 신호 전압을 인가 받는다. 이 때, 박막 트랜지스터는 주사 신호를 전달하는 게이트선(121)과 화상 신호를 전달하는 데이터선(171)에 각각 연결되어 주사 신호에 따라 화소 전극(190)을 온(on)오프(off)한다. 여기서, 화소 전극(190)은 반사형 액정 표시 장치인 경우 투명한 물질로 이루어지지 않을 수도 있고, 이 경우에는 하부 편광판(12)도 불필요하게 된다.

역시, 박막 트랜지스터 표시판(100)과 마주하는 대향 표시판(200)에는 화소의 가장자리에서 발생하는 빛샘을 방지하기 위한 블랙 매트릭스(220)와 적, 녹, 청의 색 필터(230) 및 ITO 또는 IZO 등의 투명한 도전 물질로 이루어져 있는 대향 전극(270)이 형성되어 있다. 블랙 매트릭스(220)는 화소 영역의 둘레 부분뿐만 아니라 대향 전극(270)의 절개부(271, 272, 273, 274, 275, 276, 277, 278)와 중첩하는 부분에도 형성할 수 있다. 이는 절개부(271, 272, 273, 274, 275, 276, 277, 278)로 인해 발생하는 빛샘을 방지하기 위함이다.

다음은 도 1, 도 3 및 도 4를 참조하여 박막 트랜지스터 표시판(100)에 대하여 좀 더 상세히 한다.

박막 트랜지스터 표시판(100)에는 하부 절연 기판(110) 위에 게이트 신호를 전달하는 복수의 게이트선(gate line)(121)이 형성되어 있다. 게이트선(121)은 주 로 가로 방향으로 뻗어 있으며, 각 게이트선(121)의 일부는 복수의 게이트 전극(gate electrode)(124)을 이룬다. 게이트선(121)에는 게이트 전극(124)은 돌기의 형태로 형성되어 있고, 본 실시예와 같이 게이트선(121)은 끝 부분(129)에 외부로부터의 게이트 신호를 게이트선(121)으로 전달하기 위한 접촉부를 가질 수 있으며, 게이트선(121)의 끝 부분(129)은 다른 부분보다 넓은 폭은 가지는 것이 바람직하다. 기판(110) 상부에 게이트 구동 회로가 형성되어 있는 실시예에서 게이트선(121)은 게이트 구동 회로의 출력단에 전기적으로 연결된다.

절연 기판(110) 위에는 게이트선(121)과 동일한 층으로 게이트선(121)과 전기적으로 분리된 복수의 유지 전극선(131)이 형성되어 있으며, 이러한 유지 전극선(131)은 드레인 전극(175)과 중첩시켜 유지 축전기를 만드는 유지 전극(133)을 포함한다. 유지 전극선(131)은 공통 전압 따위의 미리 정해진 전압을 외부로부터 인가 받으며, 화소 전극(190)과 게이트선(121)의 중첩으로 발생하는 유지 용량이 충분할 경우 유지 전극선(131)은 생략할 수도 있으며, 화소의 개구율을 극대화하기 위해 화소의 가장자리에 배치할 수도 있다.

각 유지 전극선(131)은 이후에 형성되는 화소 전극(190)의 절개부(191, 192, 193, 194, 195, 196, 197, 198)와 중첩하며 화소에서 누설되는 빛을 차단하는 유지 전극을 추가될 수 있다.

게이트선(121) 및 유지 전극선(131)은 Al, Al 합금, Ag, Ag 합금, Cr, Ti, Ta, Mo 등의 금속 따위로 만들어진다. 도 4에 나타난 바와 같이, 본 실시예의 게이트선(121) 및 유지 전극선(131)은 단일층으로 이루어지지만, 물리 화학적 특성이 우수한 Cr, Mo, Ti, Ta 등을 포함하는 금속층과 비저항이 작은 Al 계열 또는 Ag 계열 또는 Cu 계열의 금속층을 포함하는 다중층으로 이루어질 수도 있다. 이외에도 여러 다양한 금속 또는 도전체로 게이트선(121)과 유지 전극선(131)을 만들 수 있다.

게이트선(121)과 유지 전극선(131)이 측면은 경사져 있으며 수평면에 대한 경사각은 30-80°인 것이 바람직하다.

게이트선(121)과 유지 전극 배선(131)의 위에는 질화규소(SiNx) 등으로 이루어진 게이트 절연막(140)이 형성되어 있다.

게이트 절연막(140) 위에는 복수의 데이터선(171)을 비롯하여 복수의 드레인 전극(drain electrode, 175)이 형성되어 있다. 각 데이터선(171)은 주로 세로 방향으로 뻗어 있으며, 각 드레인 전극(175)을 향하여 복수의 분지를 내어 데이터선(171)으로부터 확장된 소스 전극(source electrode)(173)을 가진다. 데이터선(171)의 한쪽 끝 부분에 위치한 접촉부(179)는 외부로부터의 화상 신호를 데이터선(171)에 전달한다.

데이터선(171), 드레인 전극(175)도 게이트선(121)과 마찬가지로 크롬과 알루미늄 등의 도전 물질을 포함하는 금속으로 만들어지며, 단일층 또는 다중층으로 이루어질 수 있다.

데이터선(171), 드레인 전극(175)의 아래에는 데이터선(171)을 따라 주로 세로로 길게 뻗은 복수의 섬형 반도체(154)가 형성되어 있다. 비정질 규소 따위로 이루어진 각 섬형 반도체(154)는 각 게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)을 향하여 확장되어 있으며, 박막 트랜지스터의 채널이 형성되는 채널부를 가진다. 이때, 섬형 반도체(154)는 데이터선(171)과 교차하는 데이터선(171)을 덮고 있으며, 데이터선(171)의 모양을 따라 선형으로 형성될 수 있다. 또한, 섬형 반도체(154)의 대부분은 게이트 전극(124)의 경계선 안쪽에 위치하는 것이 바람직하다.

반도체(154)와 데이터선(171) 및 드레인 전극(175) 사이에는 둘 사이의 접촉 저항을 각각 감소시키기 위한 복수의 섬형 저항성 접촉 부재(ohmic contact)(163, 165)가 형성되어 있다. 저항성 접촉 부재(163, 165)는 실리사이드나 n형 불순물이 고농도로 도핑된 비정질 규소 따위로 만들어지며, 게이트 전극(124)을 중심으로 서로 마주한다.

또한, 데이터선(171)과 동일한 층의 결합 전극(176)이 형성되어 있으며, 이러한 결합 전극(176) 및 드레인 전극(175)은 유지 전극(133)과 중첩하여 게이트 절연막(140)을 사이에 두고 유지 축전기(Cst, 도 5 참조)를 이룬다. 본 실시예에서 결합 전극(176)은 드레인 전극(175)에 연결되어 있지만 드레인 전극(175)으로부터 분리되어 배치될 수 있다. 이때, 결합 전극(176)은 유지 전극(133)과 중첩되도록 배치하여, 화소의 개구율이 감소하는 것을 방지할 수 있으며, 유지 전극(133)의 경계는 결합 전극(176)의 경계 안에 위치할 수 있다.

데이터선(171), 드레인 전극(175) 및 결합 전극(176)은 게이트선(121)과 같이 크롬(Cr), 알루미늄(Al), 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta) 또는 이들의 도전 물질에 소자의 합금용 금속을 첨가한(예로, Al-Nd, Mo-N, Mo-Nb) 합금을 포함 하며, 이들의 단일막 또는 이들을 포함하는 다층막(예를 들면, Mo/Al-Nd/Mo, Cr/Al)으로 이루어질 수 있다.

데이터선(171), 드레인 전극(175) 및 결합 전극(176) 위에는 평탄화 특성이 우수하며 감광성을 가지는 유기 물질, 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질 또는 질화 규소 따위로 이루어진 보호막(180)이 형성되어 있다. 이때, 보호막(180)은 질화 규소 또는 산화 규소로 이루어진 제1 절연막(801)과 유기 절연 물질로 이루어진 제2 절연막(802)을 포함한다.

박막 트랜지스터 표시판(100)의 상부에 적, 녹, 청의 색 필터(230)를 형성하는 다른 실시예에서 제2 절연막(802)은 적, 녹, 청의 색 필터(230)를 포함하거나 대신할 수 있다.

보호막(180)에는 드레인 전극(175)의 적어도 일부와 데이터선(171)의 끝 부분(179)을 각각 노출시키는 복수의 접촉 구멍(185, 182)이 구비되어 있다. 한편, 게이트선(121)의 끝 부분(129)도 외부의 구동 회로와 연결되기 위한 접촉부를 가지데, 복수의 접촉 구멍(181)이 게이트 절연막(140)과 보호막(180)을 관통하여 게이트선(121)의 끝 부분을 드러낸다.

보호막(180) 위에는 절개부(191, 192, 193, 194, 195, 196, 197, 198)를 가지는 복수의 화소 전극(190)을 비롯하여 복수의 데이터 접촉 보조 부재(82, 81)가 형성되어 있다. 화소 전극(190)과 데이터 접촉 보조 부재(81, 82)는 ITO(indium tin oxide)나 IZO(indium zinc oxide) 등과 같은 투명 도전체나 알루미늄(Al)과 같 은 광 반사 특성이 우수한 불투명 도전체를 사용하여 형성한다.

화소 전극(190)에 형성되어 있는 절개부(191, 192, 193, 194, 195, 196, 197, 198)는 화소 전극(190)을 상하로 반분하는 가로 선에 대하여 대칭을 이루며, 각각 사선 방향으로 형성되어 있다. 절개부(194, 195)는 화소 전극(190)의 왼쪽 변에서 오른쪽 변을 향하여 파고 들어간 단부를 포함한다. 이러한 절개부(191, 192, 193, 194, 195, 196, 197, 198)를 포함하는 화소 전극(190)은 각각 게이트선(121)과 데이터선(171)이 교차하여 정의하는 화소를 상하로 이등분하는 선(게이트선과 나란한 선)에 대하여 실질적으로 거울상 대칭을 이루고 있다.

화소에서 상하의 절개부(191, 192, 193, 194, 195, 196, 197, 198)는 서로 수직을 이루고 있는데, 이는 프린지 필드의 방향을 4 방향으로 고르게 분산시키기 위함이다.

이때, 복수의 화소 전극(190)은 절개부(192, 194, 197)를 통하여 다섯의 서브 화소 전극(91, 92, 93, 94, 95)으로 나뉘어 있는데, 이들은 접촉 구멍(185)을 드레인 전극(175) 및 결합 전극(176)과 직접 연결되어 있는 제1 부분(92, 94)과 결합 전극(176)과 중첩하는 제2 부분(91, 93, 95)을 이룬다. 여기서, 제2 부분 중 화소의 중앙에 위치하는 일부(193)는 결합 전극(176)과 중첩하고 나머지 일부는 화소의 상부 및 하부에 배치되어 있으며, 제1 연결 부재(96)를 통하여 서로 연결되어 있고, 제2 연결 부재(97)를 통하여 중앙에 위치하는 화소 전극(93)에 연결되어 있다. 따라서, 결합 전극(176)과 화소 전극의 제2 부분(91, 93, 95) 사이에는 결합 용량(Ccp, 도 5 참조)이 형성되며, 이를 통하여 화소 전극의 제2 부분(91, 93, 95) 은 제1 부분(92, 94)에 전자기적으로 결합(용량성 결합)되어 있다.

또, 화소 전극(190)과 동일한 층에는 상부 표시판(200)의 대향 전극(270)에 전달되는 공통 전압이 전달되는 보조 전극(199)이 형성되어 있다. 보조 전극(199)가로 방향의 게이트선(121)과 세로 방향의 데이터선(191)과 중첩하여 그물 모양을 가지고 있는데, 게이트선(121)과 중첩하는 부분은 게이트선(121)의 경계선 안에 위치하며, 데이터선(171)과 중첩하는 부분은 데이터선(171)을 완전히 덮어 경계선이 데이터선(171)의 경계선 밖에 위치한다.

한편, 박막 트랜지스터 표시판(100)과 마주하는 대향 표시판(200)에는 상부의 절연 기판(210)에 화소 가장자리에서 빛이 새는 것을 방지하기 위한 블랙 매트릭스(220)가 형성되어 있다. 블랙 매트릭스(220)의 위에는 적, 녹, 청색의 색 필터(230)가 형성되어 있다. 색 필터(230)의 위에는 전면적으로 평탄화막(250)이 형성되어 있고, 그 상부에는 절개부(271, 272, 273, 274, 275, 276, 277, 278)를 가지는 기준 전극(270)이 형성되어 있다. 기준 전극(270)은 ITO 또는 IZO(indium zinc oxide) 등의 투명한 도전체로 형성한다.

공통 전극(270)의 한 벌의 절개부(271, 272, 273, 274, 275, 276, 277, 278)는 화소 전극(190)의 절개부(191, 192, 193, 194, 195, 196, 197, 198) 중 게이트선(121)에 대하여 45°를 이루는 부분과 교대로 배치되어 이와 나란한 사선부와 화소 전극(190)의 변과 중첩되어 있는 단부를 포함하고 있다. 이 때, 단부는 세로 방향 단부와 가로 방향 단부로 분류된다.

이상과 같은 구조의 박막 트랜지스터 기판과 대향 표시판을 정렬하여 결합하 고 그 사이에 액정 물질을 주입하여 수직 배향하면 본 발명에 따른 액정 표시 장치의 기본 구조가 마련된다.

박막 트랜지스터 표시판(100)과 대향 표시판(200)을 정렬했을 때 화소 전극(190)의 절개부(191, 192, 193, 194, 195, 196, 197, 198)와 대향 전극(270)의 절개부(271, 272, 273, 274, 275, 276, 277, 278)는 화소 영역을 다수의 도메인으로 분할한다. 이들 도메인은 그 내부에 위치하는 액정 분자의 평균 장축 방향에 따라 4개의 종류로 분류되며, 각각의 도메인은 길쭉하게 형성되어 폭과 길이를 가진다.

이 때, 화소 전극(190)의 절개부(191, 192, 193, 194, 195, 196, 197, 198)와 공통 전극(270)의 절개부(271, 272, 273, 274, 275, 276, 277, 278)는 액정 분자를 분할 배향하는 도메인 규제 수단으로서 작용하며, 도메인 규제 수단으로는 절개부 대신 화소 전극(190) 및 공통 전극(270)의 상부 또는 하부에 무기 물질 또는 유기 물질로 돌기를 형성하는 경우에는 폭을 5㎛에서 10㎛ 사이로 하는 것이 바람직하다.

이러한 본 발명의 실시예에 따른 액정 표시 장치에서는, 데이터선(171)보다 보조 전극(199)이 화소 전극(190)의 경계에 더욱 인접하게 배치되어 있어, 데이터선(171)과 화소 전극(190) 사이에 위치하는 액정 분자들은 보조 전극(199)과 화소 전극(190) 사이에 형성되는 전기장에 의해 구동되며, 이러한 전기장은 기판(110) 면에 대하여 거의 평행하게 형성된다. 따라서, 데이터선(171)과 화소 전극(190) 사이에 위치하는 액정 분자들은 두 표시판(100, 200)에 대하여 수직하게 배열된 상태를 유지하며, 이로 인하여 보조 전극(199)과 화소 전극(190) 사이는 어둡게 표시 되며, 누설되는 빛이 발생하지 않아 액정 표시 장치의 표시 특성을 향상시킬 수 있다. 또한, 이를 통하여 대향 표시판(200)에 형성되어 있는 블랙 매트릭스(220)의 폭을 최소의 폭으로 설계할 수 있어, 화소의 개구율을 극대화할 수 있다.

또한, 데이터선(171)보다 보조 전극(199)이 화소 전극(190)의 경계에 더욱 인접하게 배치되어 있어 데이터선(171)과 화소 전극(190) 사이에 형성되는 전기장은 차단되어, 데이터선(171)과 화소 전극(190) 사이에서 형성되는 커플링 용량을 발생하지 않으며, 이를 통하여 스티치 불량을 방지할 수 있다.

또한, 화소 전극(190)의 모서리는 모따기 구조를 취하고 있어, 제조 공정시 제조 공정시 패턴의 해상도를 극대화할 수 있으며, 보조 전극(199)과 화소 전극(190)의 단락 확률을 최소화할 수 있으며, 단락(short)이 발생하더라도 단락을 검출하기가 용이함과 동시에 단락을 수리하기도 용이하다.

또한, 보조 전극(199)과 공통 전극(270)에는 서로 동일한 전압이 인가되어, 액정 표시 장치의 구동시 화소 전극(190)에 구동 전압이 인가되더라도 보조 전극(199)과 공통 전극(270) 사이의 액정 분자들은 움직이지 않고 표시판(100, 200)에 수직하게 배열되어 있는 수직 배향 모드를 유지한다. 따라서, 보조 전극(199)에 대응하는 부분은 어둡게 표시되어, 서로 이웃하는 화소 영역 사이에서는 빛샘이 발생하지 않으며, 이를 통하여 액정 표시 장치의 표시 특정을 향상시킬 수 있다.

또한, 이러한 구조에서는 결합 전극(176)과 유지 전극(133)을 중첩시켜, 결합 전극(176)의 하부에서는 게이트 절연막(140)만을 사이에 두고 유지 전극(133)과 중첩하여 유지 용량을 형성하고, 결합 전극(176)의 상부에서는 보호막(180)을 사이 에 두고 보조 용량을 형성하므로 화소의 개구율을 극대화할 수 있다.

도메인 규제 수단인 절개부(191, 192, 193, 194, 195, 196, 197, 198, 271, 272, 273, 274, 275, 276, 277, 278)는 잘록하게 패인 노치를 포함할 수 있는데, 삼각형 또는 사각형 또는 사다리꼴 또는 반원형의 모양을 가질 수 있으며, 노치는 볼록하게 또는 오목하게 이루어질 수 있다. 이러한 노치는 절개부(191, 192, 193, 194, 195, 186, 197, 198, 271, 272, 273, 274, 275, 276, 277, 278)에 대응하는 도메인 경계에 위치하는 액정 분자(310)의 배열 방향을 결정해준다.

이러한 구조의 액정 표시 장치에서 화소 전극(190)의 제1 부분(92, 94)은 박막 트랜지스터를 통하여 화상 신호 전압을 직접 인가받음에 반하여 화소 전극(190)의 제2 부분(91, 93, 95)은 결합 전극(176)과의 용량성 결합에 의하여 전압이 변동하게 되며 제2 부분(91, 93, 95)의 전달되는 전압은 제1 화소 전극(190b)의 전압에 비하여 절대값이 항상 낮게 된다. 이와 같이, 하나의 화소 내에서 전압이 다른 두 부분으로 화소 전극을 배치하면 두 서브 화소 전극을 통하여 서로 다른 감마 곡선을 만들 수 있으며, 이러한 감마 곡선은 서로 보상하여 정면에서의 감마 곡선과 유사하게 측면 감마 곡선을 형성하여, 측면에서 감마 곡선이 왜곡되는 것을 줄일 수 있고, 이를 통하여 우수한 시인성을 확보할 수 있다.

또한, 개구율을 극대화하기 위해 화소 전극(190)을 게이트선(121)과 중첩시킬 때 낮은 전압이 전달되는 제2 부분(93, 95)을 화소의 상부 및 하부 가장자리에 배치하여 게이트선(121)과 중첩시킴으로써, 게이트선(121)과 화소 전극(190) 사이에서 기생 용량을 최소화함으로써 화면의 깜박임 현상 또는 잔상을 억제할 수 있 다.

그러면 제1 부분(92, 94)의 전압이 제2 부분(91, 93, 95)의 전압보다 낮게 유지되는 이유를 도 5를 참고로 하여 설명한다.

도 5는 본 발명의 실시예에 따른 액정 표시 장치를 회로도로 표현한 것이다.

도 5에서 Clca는 제1 부분(92, 94)과 공통 전극(270) 사이에서 형성되는 액정 용량을 나타내고, Cst는 제1 부분(92, 94)과 유지 전극선(131) 사이에서 형성되는 유지 용량을 나타낸다. Clcb는 제2 부분(91, 93, 95)과 공통 전극(270) 사이에서 형성되는 액정 용량을 나타내고, Ccp는 제1 부분(92, 94)에 연결된 결합 전극(176)과 제2 부분(91, 93, 95) 사이에서 형성되는 결합 용량을 나타낸다.

공통 전극(270) 전압에 대한 제1 부분(92, 94)의 전압을 Va라 하고, 제2 부분(91, 93, 95)의 전압을 Vb라 하면, 전압 분배 법칙에 의하여,

Va=Vb×[Ccp/(Ccp+Clcb)]

이고, Ccp/(Ccp+Clcb)는 항상 1보다 작으므로 Vb는 Va에 비하여 항상 작다.

한편, Ccp를 조절함으로써 Va에 대한 Vb의 비율을 조정할 수 있다. Ccp의 조절은 결합 전극(176)과 제2 부분(91, 93, 95)의 중첩 면적과 거리를 조절함으로써 가능하다. 중첩 면적은 결합 전극(176)의 면적을 변화시킴으로써 용이하게 조정할 수 있고, 거리는 보호막(180)의 두께를 변화시킴으로써 조정할 수 있다.

이때, Vb는 Va에 대하여 0.6 내지 0.8배인 것이 바람직하며, 제2 부분(91, 93, 94)의 면적은 제1 부분(92, 94)에 대하여 0.8 내지 1.5배인 것이 바람직하다.

한편, 본 발명의 실시예에서 박막 트랜지스터 표시판은 다른 모양을 가질 수 있으며, 하나의 실시예를 도면을 참조하여 구체적으로 설명하기로 한다.

도 6은 본 발명의 다른 실시예에 따른 액정 표시 장치의 배치도이고, 도 7은 도 6의 액정 표시 장치를 VII-VII' 선을 따라 잘라 도시한 단면도이다.

도 6 및 도 7에서 보는 바와 같이, 본 실시예에 따른 액정 표시 장치의 박막 트랜지스터 표시판의 층상 구조는 대개 도 1 내지 도 4에 도시한 액정 표시 장치의 박막 트랜지스터 표시판의 층상 구조와 동일하다. 즉, 기판(110) 위에 복수의 게이트 전극(124)을 포함하는 복수의 게이트선(121)과 유지 전극(133)을 가지는 유지 전극선(131)이 형성되어 있고, 게이트 절연막, 반도체(154) 및 저항성 접촉 부재(163, 165)가 형성되어 있다. 저항성 접촉 부재(163, 165) 및 게이트 절연막(140) 위에는 복수의 소스 전극(173)을 포함하는 복수의 데이터선(171) 및 복수의 드레인 전극(175)이 형성되어 있고 그 위에 보호막(180)이 형성되어 있다. 보호막(180) 및/또는 게이트 절연막(140)에는 복수의 접촉 구멍(182, 181, 185)이 형성되어 있으며, 그 상부에는 화소 전극(190)과 접촉 보조 부재(81, 82)가 형성되어 있다.

그러나, 게이트 절연막(140) 위에는 복수의 섬형 반도체(154)는 복수의 선형 반도체(151)와 연결되어 있고, 복수의 섬형 접촉 부재(163) 또한 복수의 선형 저항성 접촉 부재(161)와 연결되어 있다. 이때, 반도체(151)는 박막 트랜지스터가 위치하는 채널부(154)를 제외하면 데이터선(171), 드레인 전극(175) 및 그 하부의 저항성 접촉 부재(161, 165,)와 실질적으로 동일한 평면 형태를 가지고 있다. 구체적으로는, 선형 반도체(151)는 데이터선(171) 및 드레인 전극(175)과 그 하부의 저항성 접촉 부재(161, 165)의 아래에 존재하는 부분 외에도 소스 전극(173)과 드레 인 전극(175) 사이에 이들에 가리지 않고 노출된 부분을 가지고 있다.

또한, 보호막(180)에는 드레인 전극(175)을 드러내는 접촉 구멍(185)이 구비되어 있는데, 접촉 구멍(185)은 제1 절연막(801)에만 형성되어 있으며, 제2 절연막(802)에는 접촉 구멍(185)뿐아니라 결합 전극(176) 상부의 제1 절연막(801)을 드러내는 개구부(188)가 구비되어 있다. 이때, 결합 전극(176)과 중첩하는 제2 부분(93)은 개구부(188)를 통하여 드러난 제1 절연막(801)만을 사이에 두고 결합 전극(176)과 중합하고 있어, 이들(190b, 176) 사이에서는 좁은 중첩 면적으로 충분한 결합 용량을 형성할 수 있다. 따라서, 본 실시예와 같은 구조에서는 화소의 개구율을 감소시키지 않으면서 결합 용량과 유지 용량을 충분히 확보할 수 있다.

이러한 박막 트랜지스터 표시판의 제조 방법에서는 보호막(190)을 패터닝할 때와 마찬가지로 부분적으로 두께가 다른 감광막 패턴을 형성한다. 이러한 감광막 패턴은 두께가 점점 작아지는 제1 내지 제3 부분으로 이루어진다. 이때, 제1 부분은 데이터선(171) 및 드레인 전극(175)이 위치하는 "배선 영역"에 대응하며, 제2 부분은 소스 전극(173)과 드레인 전극(175) 사이의 "채널 영역"에 대응한다. 이어, 제1 부분과 제2 부분을 식각 마스크로 이용하여 일련의 식각 단계를 통하여"배선 영역" 및 "채널 영역"에는 복수의 돌출부(154)를 포함하는 복수의 선형 반도체(151)를 형성한다. 이어, 제2 부분을 제거하고, 제1 부분을 식각 마스크로 이용하여 "배선 영역"에는 복수의 소스 전극(173)을 각각 포함하는 복수의 데이터선(171), 복수의 드레인 전극(175) 및 결합 전극(176)과 그 하부에 위치하는 복수의 돌출부(163)를 각각 포함하는 복수의 선형 저항성 접촉 부재(161) 및 복수의 섬형 저항성 접촉 부재(165)를 형성한다.

이상과 같이 화소 전극을 분할하여 서로 다른 인가함으로써 액정 표시 장치의 측면 시인성을 향상시키고 이를 통하여 시야각을 확장할 수 있다.

또한, 유지 용량을 형성할 때 게이트 절연막만을 사이에 두고 유지 전극과 결합 전극을 중첩시키고, 결합 용량을 형성할 때 보호막의 일부만을 사이에 두고 서브 화소 전극과 결합 전극을 중첩시켜, 좁은 중첩 면적으로 유지 용량과 결합 용량을 충분히 확보함으로써 화소의 개구율을 확보할 수 있다.

또한, 화소 전극과 동일한 층으로 보조 전극을 형성함으로써 화소 사이에서 누설되는 빛을 차단하며, 스티치 불량이 발생하는 것을 방지하여 액정 표시 장치의 표시 특성을 향상시킬 수 있다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다. 특히, 화소 전극과 공통 전극에 형성하는 절개부의 배치는 여러 다양한 변형이 있을 수 있다.

Claims (10)

1. 절연 기판,

   상기 절연 기판 위에 형성되어 있는 다수의 게이트선,

   상기 게이트선과 절연되어 교차하고 있는 다수의 데이터선,

   상기 게이트선과 상기 데이터선이 교차하여 정의하는 다수의 화소마다 형성되어 있으며, 다수의 서브 화소 전극으로 분할되어 있는 화소 전극,

   각각의 상기 화소에 배치되어 있으며, 상기 게이트선, 상기 데이터선 및 상기 화소 전극에 3단자가 각각 연결되어 있는 박막 트랜지스터를 포함하고,

   다수의 상기 서브 화소 전극은 상기 박막 트랜지스터와 직접 연결되어 있는 제1 부분과 상기 제1 부분과 결합 용량으로 연결되어 있는 제2 부분으로 이루어져 있으며, 상기 제2 부분의 서브 화소 전극은 상기 화소의 가장자리에 배치되어 상기 게이트선과 중첩하는 박막 트랜지스터 표시판.
2. 제1항에서,

   상기 제1 부분과 상기 박막 트랜지스터를 연결하는 드레인 전극과 연결되어 있으며, 상기 제2 부분과 중첩되어 있는 결합 전극을 더 포함하는 박막 트랜지스터 표시판.
3. 제2항에서,

   상기 제2 부분의 서브 화소 전극은 적어도 상기 제1 부분의 서브 화소 전극을 사이에 두고 분리되어 있으며, 연결 부재를 통하여 연결되어 있는 박막 트랜지스터 표시판.
4. 제3항에서,

   상기 제1 부분의 서브 화소 전극은 서로 분리되어 있으며, 상기 박막 트랜지스터와 각각 연결되어 있는 박막 트랜지스터 표시판.
5. 제2항에서,

   상기 드레인 전극 및 결합 전극과 중첩하여 유지 용량을 형성하는 유지 전극을 가지는 유지 전극선을 더 포함하는 박막 트랜지스터 표시판.
6. 제2항에서,

   상기 드레인 전극 및 결합 전극과 상기 화소 전극 사이에 형성되어 있으며, 상기 드레인 전극을 드러내는 접촉 구멍을 가지는 보호막을 더 포함하는 박막 트랜지스터 표시판.
7. 제6항에서,

   상기 결합 전극과 상기 제2 부분과 중첩하는 상기 보호막 일부는 다른 부분보다 얇은 두께를 가지는 박막 트랜지스터 표시판.
8. 제1항에서,

   상기 화소 전극은 도메인 분할 수단을 가지는 박막 트랜지스터 표시판.
9. 제8항에서,

   상기 도메인 분할 수단은 상기 게이트선에 대하여 45°를 이루는 박막 트랜지스터 표시판.
10. 제1항에서,

    상기 화소 전극과 동일한 층으로 이루어져 있으며, 상기 게이트선 및 상기 데이터선과 중첩하는 보조 전극을 더 포함하는 박막 트랜지스터 표시판.

Images