KR20060019845A

KR20060019845A - 전자 방출 소자

Info

Publication number: KR20060019845A
Application number: KR1020040068519A
Authority: KR
Inventors: 황성연
Original assignee: 삼성에스디아이 주식회사
Priority date: 2004-08-30
Filing date: 2004-08-30
Publication date: 2006-03-06
Also published as: CN1744255A; JP2006066376A; US20060043873A1

Abstract

본 발명의 목적은 전자 방출부의 막 두께에 관계없이 적층 절연층 구조의 안정성을 확보하여 전자빔 집속 효율을 높일 수 있는 전자 방출 소자를 제공하는 것이다.

본 발명의 목적은 서로 대향하여 배치되는 제 1 기판과 제 2 기판; 제 1 기판 위에서 제 1 절연층을 사이에 두고 서로 절연된 상태로 배치되는 캐소드 전극 및 게이트 전극; 캐소드 전극에 전기적으로 연결되는 전자 방출부; 전자 방출부를 개방시키며 전자 방출부 위에 형성되는 집속 전극; 캐소드 전극 및 게이트 전극 중 어느 하나의 전극과 집속 전극 사이에 배치되는 제 2 절연층을 포함하며, 제 1 절연층과 제 2 절연층은 각각 1㎛ 이상의 두께를 가지고, 제 1 절연층이 제 2 절연층의 소성 온도보다 약 50℃ 이상 높은 소성 온도를 가지거나, 제 2 절연층의 연화점보다 약 30℃ 이상 높은 연화점을 가지는 전자 방출 소자에 의해 달성될 수 있다.

전자 방출 소자, FEA, 소성 온도, 연화점, 절연층, 집속 전극

Description

전자 방출 소자{ELECTRON EMISSION DEVICE}

도 1은 본 발명의 실시예에 따른 전자 방출 소자를 나타낸 부분 분해 사시도.

도 2는 도 1의 전자 방출 소자의 조립 상태를 나타낸 부분 단면도.

도 3은 본 발명의 다른 실시예에 따른 전자 방출 소자를 나타낸 부분 단면도.

도 4 내지 도 6은 전자 방출 소자의 제 1 및 제 2 절연층의 소성 온도에 따른 게이트 전극의 변형 정도를 나타낸 도면.

도 7a 내지 도 7d는 본 발명의 실시예에 따른 전자 방출 소자의 제조방법을 설명하기 위한 순차적 공정 단면도.

본 발명은 전자 방출 소자에 관한 것으로, 보다 상세하게는 전자빔 집속을 위한 집속 전극을 구비한 전자 방출 소자에 관한 것이다.

일반적으로, 전자 방출 소자는 전자원으로 열음극을 이용하는 방식과 냉음극을 이용하는 방식이 있다.

여기서, 냉음극을 이용하는 방식의 전자 방출 소자로는 전계 방출 어레이(Field Emitter Array; FEA)형, 표면 전도 방출(Surface Conduction Emitter; SCE)형, 금속-유전체-금속((Metal-Insulator-Metal; MIM)형, 금속-유전체-반도체(Metal-Insulator-Semiconductor; MIS)형 및 밸리스틱 전자 표면 방출(Ballistic electron Surface Emitting; BSE)형 등이 알려져 있다.

이러한 전자 방출 소자들은 그 종류에 따라 세부적인 구조가 상이하지만, 기본적으로는 진공 용기 내에 전자 방출을 위한 구조물을 형성하여 이로부터 전자를 방출시키며, 이 전자를 이용하는 대상물로서 형광층을 구비하는 경우 발광 또는 표시 작용을 하게 된다.

이 중 FEA형 전자 방출 소자는 일 함수(work function)가 낮거나 종횡비(aspect ratio)가 큰 물질을 전자원으로 사용할 경우 진공 중에서 전계에 의해 쉽게 전자가 방출되는 원리를 이용한 것으로서, 몰리브덴(Mo) 또는 실리콘(Si) 등을 주 재질로 하는 선단이 뽀죡한 팁 구조물이나 카본 나노튜브, 흑연, 다이아몬드상 카본과 같은 카본계 물질을 전자 방출부로 형성한 예가 개발되고 있다.

상기에서 팁 구조물은 알려진 바와 같이 반도체 제조 공정, 즉 ①팁 구조물이 배치되는 홀을 형성하기 위한 포토리소그라피 및 에칭 공정, ②팁 구조물을 형성하기 위한 몰리브덴의 증착 공정 등을 통해 제조되므로, 제조 공정이 복잡하고 고가의 장비를 사용해야 하며, 대면적 소자 제작에 불리한 단점이 있다.

이에 따라, 최근의 FEA형 전자 방출 소자 분야에서는 상술한 카본게 물질 또는 종횡비가 큰 나노미터(㎚) 사이즈 물질을 이용하여 스크린 인쇄와 같은 후막 공 정을 통해 전자 방출부를 형성하는 이른 바 후막형 전자 방출부를 연구 개발하고 있다.

FEA형 전자 방출 소자는 통상적으로 제 1 기판과 제 2 기판이 서로 대향하여 배치되고, 제 1 기판 위에는 캐소드 전극이 형성되고, 캐소드 전극에 전자 방출부가 형성되고, 캐소드 전극 위로 전자 방출부를 노출시키는 개구부가 각각 구비된 절연층과 게이트 전극이 형성되며, 제 2 기판 위에는 애노드 전극과 형광층이 형성된 구조로 이루어진다.

이로써 캐소드 전극과 게이트 전극에 소정의 구동 전압을 인가하면, 두 전극간 전위 차에 의해 전자 방출부 주위에 전계가 형성되어 이로부터 전자가 방출되고, 방출된 전자들은 애노드 전극에 인가된 고전압(대략, 수백∼수천 볼트)에 이끌려 제 2 기판으로 향하면서 형광층에 충돌하여 이를 발광시킨다.

그런데, FEA형 전자 방출 소자가 상술한 후막형 전자 방출부를 구비하는 경우에는 전자 방출부의 두께로 인해 절연층을 충분한 두께로 형성하는 것이 전자 방출 특성상 유리한 점이 있다. 이는 절연층이 충분한 두께로 형성되어 게이트 전극이 전자 방출부에 대해 충분한 높이를 두고 위치할 때에, 전자 방출부로부터 전자빔 퍼짐을 억제하면서 전자들을 양호하게 방출시킬 수 있기 때문이다.

그럼에도 불구하고, 상술한 전자 방출 소자에서는 제 1 기판의 전자 방출부에서 방출된 전자들이 제 2 기판으로 향할 때 전자들의 빔퍼짐이 발생하여, 방출된 전자들 중 일부가 해당 화소에 대응하는 형광층이 아닌 인접한 화소의 다른 형광층 에 도달하여 이를 발광시킴으로써 화면의 색 재현성을 저하시키는 문제가 있다.

이를 해결하기 위해 종래 전자 방출 소자에서는 제 1 기판의 게이트 전극 위에 절연층의 개재 하에 전자빔 제어를 위한 집속 전극을 형성한 구조를 적용하고 있다. 설명의 편의를 위해, 캐소드 전극과 게이트 전극 사이에 위치하는 절연층을 제 1 절연층이라 하고, 게이트 전극과 집속 전극 사이에 위치하는 절연층을 제 2 절연층이라고 할 때, 제 2 절연층은 게이트 전극과 집속 전극 사이를 절연시켜 두 전극간 통전을 방지하고 집속 전극이 전자 방출부에 대해 일정한 높이를 확보하도록 하는 역할을 하며, 집속 전극과 제 2 절연층에는 각각의 개구부가 형성되어 전자빔 이동 경로를 제공한다.

이에 따라, 전자 방출부에서 방출된 전자들이 제 2 절연층과 집속 전극의 개구부를 통과하면서 집속 전극의 전위에 의해 전자들의 발산각이 감소되어 빔퍼짐이 방지되므로 집속이 이루어지게 된다.

이와 같은 전자 방출 소자에서 보다 우수한 전자빔 집속 효율을 얻기 위해서는, 게이트 전극과 집속 전극을 절연하는 제 2 절연층을 충분한 두께를 가지는 후막으로 형성하여, 집속 전극이 전자 방출부에 대해 큰 높이를 확보하도록 해야 한다. 여기서, 후막은 1㎛ 이상의 두께를 갖는 막을 의미한다.

그러나, 절연층들을 모두 후막으로 형성하게 되면, 연속적으로 발생하는 후막의 형성 공정으로 인해 적층 절연층 구조의 안정성이 저하되어 전자빔 집속 효율을 높이는데 한계가 있다. 이는 하나의 절연층을 형성한 상태에서 다른 절연층을 형성하게 되면 나중에 형성되는 절연층의 소성 온도로 인해 먼저 형성된 절연층과 게이트 전극의 변형 내지는 붕괴가 야기되기 때문이다.

따라서, 본 발명은 상술한 바와 같은 종래의 문제점을 해결하기 위한 것으로, 전자 방출부의 막 두께에 관계없이 적층 절연층 구조의 안정성을 확보하여 전자빔 집속 효율을 높일 수 있는 전자 방출 소자를 제공하는데 그 목적이 있다.

상술한 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 본 발명의 목적은 서로 대향하여 배치되는 제 1 기판과 제 2 기판; 제 1 기판 위에서 제 1 절연층을 사이에 두고 서로 절연된 상태로 배치되는 캐소드 전극 및 게이트 전극; 캐소드 전극에 전기적으로 연결되는 전자 방출부; 전자 방출부를 개방시키며 전자 방출부 위에 형성되는 집속 전극; 캐소드 전극 및 게이트 전극 중 어느 하나의 전극과 집속 전극 사이에 배치되는 제 2 절연층을 포함하며, 제 1 절연층과 제 2 절연층은 각각 1㎛ 이상의 두께를 가지고, 제 1 절연층이 제 2 절연층의 소성 온도보다 약 50℃ 이상 높은 소성 온도를 가지거나, 제 2 절연층의 연화점보다 약 30℃ 이상 높은 연화점을 가지는 전자 방출 소자에 의해 달성될 수 있다.

여기서, 제 1 절연층은 제 2 절연층의 소성 온도보다 높은 연화점을 가지고, 제 2 절연층은 약 5㎛ 이상의 두께를 갖는다.

또한, 제 1 기판으로부터 캐소드 전극, 제 1 절연층 및 게이트 전극이 순차적으로 형성되고, 제 1 절연층과 게이트 전극이 캐소드 전극의 일부 표면을 노출시키는 각각의 개구부를 구비하며, 노출된 캐소드 전극 위로 전자 방출부가 위치할 수도 있고, 제 1 기판으로부터 게이트 전극, 제 1 절연층 및 캐소드 전극이 순차적 으로 형성되고, 전자 방출부가 캐소드 전극의 일측 가장자리와 접촉하여 위치할 수도 있다.

또한, 본 발명의 다른 측면에 따르면, 본 발명의 목적은 서로 대향하여 배치되는 제 1 기판과 제 2 기판; 제 1 기판 위에서 제 1 절연층을 사이에 두고 서로 절연된 상태로 배치되는 캐소드 전극 및 게이트 전극; 캐소드 전극에 전기적으로 연결되는 전자 방출부; 전자 방출부를 개방시키며 전자 방출부 위에 형성되는 집속 전극; 캐소드 전극 및 게이트 전극 중 어느 하나의 전극과 집속 전극 사이에 배치되는 제 2 절연층을 포함하며, 제 1 절연층과 제 2 절연층은 각각 1㎛ 이상의 두께를 가지고, 제 1 절연층이 상기 제 2 절연층의 소성 온도보다 약 50℃ 이상 높은 소성 온도와 제 2 절연층의 연화점보다 약 30℃ 이상 높은 연화점을 가지며, 제 1 절연층의 연화점이 제 2 절연층의 소성 온도보다 높은 전자 방출 소자에 의해 달성될 수 있다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.

먼저, 도 1 및 도 2를 참조하여 본 발명의 실시예에 따른 전자 방출 소자를 설명한다.

도면을 참조하면, 유리와 같은 투명한 재질로 이루어진 제 1 기판(10)과 제 2 기판(20)이 다수의 스페이서(30)에 의해 진공 영역을 사이에 두고 서로 대향하여 배치된다.

제 1 기판(10)에는 전계 형성으로 전자를 방출하는 구조가 제공되고, 제 2 기판(20)에는 전자에 의해 가시광을 내어 임의의 발광 또는 표시 작용을 하는 구조가 제공된다.

좀 더 구체적으로, 제 1 기판(10)에는 캐소드 전극(11)들이 제 1 방향(도면의 y 방향)을 따라 스트라이프 패턴으로 형성되고, 캐소드 전극(11)을 덮도록 제 1 기판(10) 전면에 제 1 절연층(12)이 형성되며, 제 1 절연층(12) 위에는 제 1 방향과 교차하는 제 2 방향을 따라 스트라이프 패턴으로 게이트 전극(13)들이 형성된다.

그리고, 캐소드 전극(11)과 게이트 전극(13)이 교차하는 부분을 화소 영역으로 정의하면, 화소 영역의 캐소드 전극(11) 위에는 적어도 하나의 전자 방출부(16)가 형성되고, 제 1 절연층(12)과 게이트 전극(13)에는 전자 방출부(16)에 대응하는 개구부(12a, 13a)가 각각 형성되어 전자 방출부(16)가 노출되도록 한다.

도 1에서는 화소 영역 마다 3개의 전자 방출부가 위치하고, 제 1 절연층과 게이트 전극의 개구부 형상이 사각인 경우를 도시하였으나, 전자 방출부의 개수와 제 1 절연층 및 게이트 전극의 개구부 형상은 도시한 예에 한정되지 않고 다양하게 변형 가능하다.

본 실시예에서 전자 방출부(16)는 카본 나노튜브, 그라파이트(graphit), 다이아몬드(Diamond), 다이아몬드상 카본(Diamond Liked Carbon), C₆₀(fulleren) 등의 카본계 물질과, 카본 나노튜브, 그라파이트 나노파이버(Nano fiber), 실리콘 나노와이어(Nano wire) 등의 나노미터 사이즈 물질 중 선택되는 어느 하나 또는 이들의 조합으로 이루어질 수 있다.

또한, 전자 방출부의 제조법으로는 상술한 전자 방출 물질에 비히클과 바인더 등의 유기물을 혼합하여 인쇄에 적합한 점도를 갖는 페이스트상 혼합물을 제작하고, 이 혼합물을 스크린 인쇄 후 건조 및 소성하는 과정이 적용될 수 있다. 전자 방출부는 이러한 후막형 이외에 박막형으로도 이루어질 수 있는데, 박막형 전자 방출부는 화학기상증착, 스퍼터링 또는 카본 나노튜브의 직접 성장법 등에 의해 제조될 수 있다.

게이트 전극(13)과 제 1 절연층(12) 위에는 제 2 절연층(14)과 집속 전극(15)이 형성되고, 제 2 절연층(14)과 집속 전극(15)에도 전자 방출부(16)가 노출되도록 개구부(14a, 15a)가 각각 형성된다. 제 2 절연층(14)과 집속 전극(15)은 도 1에 도시된 바와 같이 각 화소마다 하나의 개구부를 형성할 수 있으며, 다른 실시예로서 각각의 전자 방출부에 대응하는 개구부를 형성할 수 있다. 후자의 경우 제 2 절연층(14)과 집속 전극(15)의 개구부는 제 1 절연층(12) 및 게이트 전극(13)의 개구부(12a, 13a)와 일대일로 대응 배치된다.

여기서, 제 2 절연층(14)은 집속 전극(15)의 전자빔 집속 효율 향상을 위해 약 5㎛ 이상의 두께를 갖는 것이 바람직하다.

도면에서는 집속 전극(15)이 제 1 기판(10) 전체에 형성되는 경우를 나타내었지만, 집속 전극(15)이 임의의 패턴으로 구분되어 복수개로 구비될 수도 있는데, 이 경우에도 제 2 절연층(14)과 집속전극(15)에는 상술한 것과 동일한 개구부(14a, 15a)가 형성되어 제 1 기판(10) 상에 전자 방출부(16)가 노출되도록 한다.

한편, 상기에서는 게이트 전극(13)이 제 1 절연층(12)을 사이에 두고 캐소드 전극(11) 상부에 위치하는 경우를 설명하였으나, 도 3에 도시된 바와 같이 제 1 기판(10)으로부터 게이트 전극(13')이 제 1 절연층(12)을 사이에 두고 캐소드 전극(11') 하부에 위치하는 경우도 가능하며, 이 경우 전자 방출부(16)는 캐소드 전극(11')의 일측 가장자리와 접촉하여 형성된다.

도 3에 도시한 구조에 있어서도 제 1 절연층(12)과 캐소드 전극(11') 위로 제 2 절연층(14)과 집속 전극(15)이 형성되며, 제 2 절연층(14)과 집속 전극(15)에 전자 방출부(16)를 노출시키는 각각의 개구부(14a, 15a)가 형성된다.

본 실시예의 전자 방출 소자에서는 전자 방출부(16)에 대해 게이트 전극(13)과 집속 전극(15)이 충분한 높이를 확보하도록 제 1 및 제 2 절연층(12, 14)이 서로 다른 열 특성을 갖는 후막으로 이루어진다. 이때, 후막은 1㎛ 이상의 두께를 갖는 막을 의미한다.

특히, 본 실시예의 전자 방출 소자에서는 제 1 및 제 2 절연층(12, 14)의 적층 구조가 안정성을 갖도록 제 1 절연층(14)이 제 2 절연층(12)의 소성 온도 보다 약 50℃ 이상 높은 소성 온도를 가지는 절연물질로 이루어진다.

도 4 내지 도 6은 제 1 및 제 2 절연층(12, 14)의 소성 온도에 따른 게이트 전극(13)의 변형 정도를 나타낸 도면으로, 도 4는 제 1 및 제 2 절연층(12, 14)이 550℃로 동일한 소성 온도를 가지는 경우, 도 5는 제 1 절연층(12)이 550℃, 제 2 절연층(14)이 570℃의 소성 온도를 가지는 경우, 도 6은 제 1 절연층(12)이 520℃, 제 2 절연층(14)이 570℃의 소성 온도를 가지는 경우를 나타내는데, 제 2 절연층 (14)에 비해 제 1 절연층(12)의 소성 온도가 50℃ 높은 도 5의 경우에 게이트 전극의 변형이 가장 작게 나타남을 알 수 있다.

또한, 제 1 절연층(12)은 제 2 절연층(14)의 프릿(frit)이 녹기 시작하는 온도, 이른 바 연화점(softening temperature; Ts) 보다 약 30℃ 이상 높은 연화점을 가지는 절연물질로 이루어질 수도 있다. 이때, 물질의 소성 온도는 통상적으로 연화점 보다 약 50℃ 정도 높은 온도로 설정하나 물질에 따라 완전히 일치하는 것은 아니다.

또 다른 한편으로, 제 1 절연층(12)은 제 2 절연층(14)의 소성 온도 보다 50℃ 이상 높은 소성 온도를 가지고 제 2 절연층(14)의 연화점 보다 30℃ 이상 높은 연화점을 가지는 절연물질로 이루어질 수도 있는데, 이 경우에는 제 1 절연층(14)의 연화점이 제 2 절연층(14)의 소성 온도보다 높은 것이 바람직하다.

이러한 제 1 절연층(12)과 제 2 절연층(14)은 PbO, SiO₂, B₂O₃, Al₂O₃, TiO₂등과 같이 프릿을 주 성분으로 하는 산화물질로 각각 이루어지며, 각 물질의 조성 비율을 적절하게 변화시키면 상술한 바와 같은 소성 온도와 연화점이 서로 다른 제 1 절연층(12)과 제 2 절연층(14)을 형성할 수 있다.

다음으로, 제 1 기판(10)에 대향하는 제 2 기판(20)의 일면에는 형광층(21), 적색(R), 녹색(G), 청색(B) 형광체로 구성된 형광층(21)이 임의의 간격을 두고 형성되고, 형광층(21) 사이로 화면의 콘트라스트 향상 등을 위한 차광층으로서 흑색층(22)이 형성될 수 있다. 형광층(21)과 흑색층(22)을 덮으면서 제 2 기판(20)의 전면으로 알루미늄(Al)과 같은 금속 재질로 이루어진 애노드 전극(23)이 형성된다.

여기서, 애노드 전극(23)은 외부로부터 전자빔 가속에 필요한 전압을 인가 받으며, 메탈백(metal back) 효과에 의해 화면의 휘도를 높이는 역할을 한다.

이러한 애노드 전극(23)은 금속재질 대신 ITO와 같은 투명재질로 형성될 수도 있는데, 이 경우에는 애노드 전극(23)이 제 2 기판(20) 상에 먼저 형성되고 그 위로 형광층(21)과 흑색층(22)이 형성된다.

또 다른 한편으로는, 제 2 기판(20) 상에 투명재질의 애노드 전극과 메탈백(metal back)으로서의 금속박막이 모두 형성될 수도 있는데, 이 경우 투명재질의 애노드 전극은 제 2 기판(20) 전체에 형성되거나 소정의 패턴으로 구분되어 복수개로 형성될 수 있다.

이와 같이 구성되는 전자 방출 소자는, 캐소드 전극(11)과 게이트 전극(13)에 구동 전압을 인가하면, 두 전극간 전압차에 의해 전자 방출부(12) 주위에 전계가 형성되어 이로부터 전자가 방출되고, 방출된 전자들은 집속 전극(15)에 인가된 전압, 예컨대 수십 볼트의 (-) 전압에 의해 발산각이 감소되어 집속이 이루어지고, 집속된 전자들은 애노드 전극(22)에 인가된 고전압에 이끌려 제 2 기판(20)으로 향하면서 해당 화소의 형광층(21)에 도달하고 이를 발광시킨다.

이때, 제 1 및 제 2 절연층(12, 14)이 후막으로 이루어져 전자 방출부(16)에 대해 게이트 전극(13)과 집속 전극(15)이 충분한 높이를 가질 뿐만 아니라 제 1 및 제 2 절연층(12, 14)의 소성 온도 및/또는 연화점 차이로 인해 이들이 안정적인 적층 구조를 가지기 때문에, 전자빔의 집속 효율이 높아지는 장점이 예상된다.

다음으로, 도 7a 내지 도 7d를 참조하여 본 발명의 실시예에 따른 전자 방출 소자의 제조방법을 설명한다.

도 7a에 도시된 바와 같이, 제 1 기판(10) 위에 제 1 방향을 따라 스트라이프 패턴으로 캐소드 전극(11)을 형성하고, 캐소드 전극(11)을 덮으면서 제 1 기판(10)의 전면에 제 1 절연층(12)을 형성한다. 여기서, 제 1 절연층(12)은 스크린 인쇄, 라이네이팅 및 닥터 블레이드 등에 의해 후막으로 형성한다.

또한, 제 1 절연층(12)은 이후 형성될 제 2 절연층과 열 특성이 서로 다른 물질로 이루어지는데, 바람직하게는 제 2 절연층의 소성 온도보다 약 50℃ 이상 높은 소성 온도를 가지는 산화물질이나 제 2 절연층의 연화점보다 약 30℃ 이상 높은 연화점을 가지는 산화물질을 이용하여 형성할 수 있다.

또한, 제 1 절연층(12)은 제 2 절연층의 소성 온도 보다 50℃ 이상 높은 소성 온도를 가지고 제 2 절연층의 연화점 보다 30℃ 이상 높은 연화점을 가지는 절연물질을 이용하여 형성할 수도 있는데, 이 경우에 제 1 절연층(14)의 연화점이 제 2 절연층의 소성 온도보다 높은 것이 바람직하다.

그 다음, 제 1 절연층(12) 위에 예컨대 크롬(Cr)과 같은 금속재질로 이루어진 게이트 전극 물질층을 형성하고, 포토리소그라피 공정 및 에칭공정에 의해 게이트 전극 물질층을 패터닝하여, 캐소드 전극(11)과 교차하는 제 2 방향을 따라 스트라이프 패턴으로 형성되면서 캐소드 전극(11)과의 교차 영역, 즉 화소 영역에 개구부(13a)를 가지는 게이트 전극(13)을 형성한다.

도 7b에 도시된 바와 같이, 게이트 전극(13)을 덮도록 제 1 절연층(12) 위에 제 2 절연층(14)을 형성한다. 여기서, 제 2 절연층(14)은 제 1 절연층(12)과 마찬가지로 스크린 인쇄, 라이네이팅 및 닥터 블레이드 등에 의해 후막으로 형성하는데, 바람직하게는 약 5㎛ 이상의 두께로 형성한다.

그 다음, 제 2 절연층(14) 위에 집속 전극(15)을 형성하고, 포토리소그라피 공정 및 식각공정에 의해 게이트 전극(13)의 개구부(13a)에 대응하는 부분의 집속 전극(15)을 식각하여 집속 전극(15)에 개구부(15a)를 형성한다.

도 7c에 도시된 바와 같이, 집속 전극(15)의 개구부(15a)에 의해 노출된 제 2 절연층(14)을 식각하여 제 2 절연층(14)에 개구부(14a)를 형성하고, 게이트 전극(13)의 개구부(13a)에 의해 노출된 제 1 절연층(12)을 식각하여 제 1 절연층(12)에 개구부(12a)를 형성한다. 이로써 전자 방출부(16)가 형성될 캐소드 전극(11)의 일부 표면을 노출시킨다.

도 7d에 도시된 바와 같이, 노출된 캐소드 전극(11) 위로 후막형 또는 박막형의 전자 방출부(16)을 형성한다.

먼저, 후막형 전자 방출부(16)는 분말 상의 전자 방출 물질에 비히클과 바인더 등의 유기물을 혼합하여 인쇄에 의해 적합한 점도를 갖는 페이스트 상의 전자 방출 물질을 형성하고, 노출된 캐소드 전극(11) 위로 이 전자 방출 물질을 스크린 인쇄한 후 전조 및 소성하는 과정에 의해 형성할 수 있다.

다른 한편으로, 후막형 전자 방출부(16)는 ① 전술한 페이스트 상의 전자 방출 물질에 감광성 물질을 더욱 포함시키고, ② 제 1 기판(10)의 전면 상에 이 전자 방출 물질을 스크린 인쇄한 후, ③ 제 1 기판(10)의 후면에 노광 마스크(미도시)를 개재한 상태에서 제 1 기판(10)의 후면을 통해 자외선을 조사하여 캐소드 전극(11) 위에 채워진 전자 방출 물질을 선택적으로 경화시키고, ④ 현상을 통해 경화되지 않은 전자 방출 물질을 제거한 다음, 건조 및 소성하는 과정에 의해 형성할 수 있다.

이 경우, 제 1 기판(10)은 투명 기판으로 이루어지고, 캐소드 전극(11)은 ITO(Indium Tin Oxide)와 같은 투명 도전 물질로 이루어진다.

그리고, 박막형 전자 방출부는 화학기상증착, 스퍼터링 또는 카본 나노튜브의 직접 성장법 등에 의해 형성할 수 있다.

이와 같이 본 실시예의 제조 방법에서는 후막의 제 1 및 제 2 절연층(12, 14)을 소성 온도 및/또는 연화점이 다른 절연물질을 사용하여 형성하기 때문에, 나중에 형성되는 제 2 절연층(14)의 형성에 의해 제 1 절연층(12)과 게이트 전극(13)의 붕괴 내지 변형이 발생하지 않는다. 이에 따라, 후막의 제 1 및 제 2 절연층(12, 14)의 적층 구조를 안정적으로 형성하는 것이 가능해진다.

한편, 상기에서는 전자 방출부가 전계가 가해지면 전자를 방출하는 물질들로 이루어지고, 캐소드 전극과 게이트 전극으로 이루어진 구동 전극들이 전자 방출을 제어하는 FEA형에 대해서 설명하였지만, 본 발명은 이러한 FEA형에만 한정되지 않고 다양하게 변형이 가능하다.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범 위에 속하는 것은 당연하다.

이와 같이 본 발명에 따른 전자 방출 소자는 캐소드 전극과 게이트 전극을 절연하는 제 1 절연층과 게이트 전극과 집속 전극을 절연하는 제 2 절연층이 모두 후막으로 이루어지면서 소성 온도 및/또는 연화점 차이를 가지는 서로 다른 물질로 이루어지므로 전자 방출부의 막 두께에 관계없이 적층 구조의 안정성을 확보할 수 있다.

따라서, 본 발명에 따른 전자 방출 소자는 전자빔 집속 효율을 향상시킬 수 있으므로 화면의 색재현성을 개선할 수 있다.

Claims

서로 대향하여 배치되는 제 1 기판과 제 2 기판;

상기 제 1 기판 위에서 제 1 절연층을 사이에 두고 서로 절연된 상태로 배치되는 캐소드 전극 및 게이트 전극;

상기 캐소드 전극에 전기적으로 연결되는 전자 방출부;

상기 전자 방출부를 개방시키며 상기 전자 방출부 위에 형성되는 집속 전극;

상기 캐소드 전극 및 게이트 전극 중 어느 하나의 전극과 상기 집속 전극 사이에 배치되는 제 2 절연층을 포함하며,

상기 제 1 절연층과 제 2 절연층은 각각 1㎛ 이상의 두께를 가지고,

상기 제 1 절연층이 상기 제 2 절연층의 소성 온도보다 약 50℃ 이상 높은 소성 온도를 가지는 전자 방출 소자.
서로 대향하여 배치되는 제 1 기판 및 제 2 기판;

상기 제 1 기판 위에서 제 1 절연층을 사이에 두고 서로 절연된 상태로 배치되는 캐소드 전극 및 게이트 전극;

상기 캐소드 전극에 전기적으로 연결되는 전자 방출부;

상기 전자 방출부를 개방시키며 상기 전자 방출부 위에 형성되는 집속 전극;

상기 캐소드 전극 및 게이트 전극 중 어느 하나의 전극과 상기 집속 전극 사이에 배치되는 제 2 절연층을 포함하며,

상기 제 1 절연층과 제 2 절연층은 각각 1㎛ 이상의 두께를 가지고,

상기 제 1 절연층이 상기 제 2 절연층의 연화점보다 약 30℃ 이상 높은 연화점을 가지는 전자 방출 소자.
제 1 항 또는 제 2 항에 있어서,

상기 제 1 절연층이 상기 제 2 절연층의 소성 온도보다 높은 연화점을 가지는 전자 방출 소자.
제 1 항 또는 제 2 항에 있어서,

상기 제 2 절연층이 약 5㎛ 이상의 두께를 가지는 전자 방출 소자.
제 1 항 또는 제 2 항에 있어서,

상기 제 1 기판으로부터 상기 캐소드 전극, 제 1 절연층 및 게이트 전극이 순차적으로 형성되고, 상기 제 1 절연층과 게이트 전극이 상기 캐소드 전극의 일부 표면을 노출시키는 각각의 개구부를 구비하며, 상기 노출된 캐소드 전극 위로 상기 전자 방출부가 위치하는 전자 방출 소자.
제 1 항 또는 제 2 항에 있어서,

상기 제 1 기판으로부터 상기 게이트 전극, 제 1 절연층 및 캐소드 전극이 순차적으로 형성되고, 상기 전자 방출부가 상기 캐소드 전극의 일측 가장자리와 접 촉하여 위치하는 전자 방출 소자.
제 1 항 또는 제 2 항에 있어서,

상기 전자 방출부는 카본 나노튜브, 그라파이트, 다이아몬드, 다이아몬드상 카본, C₆₀, 그라파이트 나노파이버, 실리콘 나노와이어 중 선택되는 어느 하나 또는 이들의 조합으로 이루어지는 전자 방출 소자.
제 1 항 또는 제 2 항에 있어서,

상기 제 2 기판에 형성되는 적어도 하나의 애노드 전극과,

상기 애노드 전극의 어느 일면에 형성되는 형광층을 더욱 포함하는 전자 방출 소자.
서로 대향하여 배치되는 제 1 기판과 제 2 기판;

상기 제 1 기판 위에서 제 1 절연층을 사이에 두고 서로 절연된 상태로 배치되는 캐소드 전극 및 게이트 전극;

상기 캐소드 전극에 전기적으로 연결되는 전자 방출부;

상기 전자 방출부를 개방시키며 상기 전자 방출부 위에 형성되는 집속 전극;

상기 캐소드 전극 및 게이트 전극 중 어느 하나의 전극과 상기 집속 전극 사이에 배치되는 제 2 절연층을 포함하며,

상기 제 1 절연층과 제 2 절연층은 각각 1㎛ 이상의 두께를 가지고,

상기 제 1 절연층이 상기 제 2 절연층의 소성 온도보다 약 50℃ 이상 높은 소성 온도와, 상기 제 2 절연층의 연화점보다 약 30℃ 이상 높은 연화점을 가지며,

상기 제 1 절연층의 연화점이 상기 제 2 절연층의 소성 온도보다 높은 전자 방출 소자.