KR20050120344A - Self refresh current saving method of sdram using data backup - Google Patents
Self refresh current saving method of sdram using data backup Download PDFInfo
- Publication number
- KR20050120344A KR20050120344A KR1020040045660A KR20040045660A KR20050120344A KR 20050120344 A KR20050120344 A KR 20050120344A KR 1020040045660 A KR1020040045660 A KR 1020040045660A KR 20040045660 A KR20040045660 A KR 20040045660A KR 20050120344 A KR20050120344 A KR 20050120344A
- Authority
- KR
- South Korea
- Prior art keywords
- sdram
- data
- self
- sleep mode
- area
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40618—Refresh operations over multiple banks or interleaving
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C2211/406—Refreshing of dynamic cells
- G11C2211/4065—Low level details of refresh operations
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C2211/406—Refreshing of dynamic cells
- G11C2211/4067—Refresh in standby or low power modes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Dram (AREA)
Abstract
본 발명은 메모리에 관한 것으로, 특히 SDRAM을 사용하는 디바이스가 액티브 모드에서 슬립 모드로 전환시에 SDRAM에 저장된 데이터를 유지시키기 위해 실시하던 셀프 리프레쉬 동작을 줄여서 셀프 리프레쉬로 소모되는 전류의 양을 줄일 수 있고, SDRAM을 사용하는 디바이스의 사용시간을 연장시킬 수 있는 SDRAM의 셀프 리프레쉬 소모 전류 감소 방법에 관한 것이다.The present invention relates to a memory, and in particular, a device using the SDRAM reduces the amount of current consumed by the self refresh by reducing the self refresh operation performed to maintain the data stored in the SDRAM when the device transitions from the active mode to the sleep mode. The present invention relates to a method for reducing self-refresh current consumption of an SDRAM capable of extending the use time of a device using the SDRAM.
본 발명은 SDRAM을 사용하는 디바이스가 액티브 모드에서 슬립 모드로 전환시에 SDRAM과 항상 사용되는 비휘발성 메모리에 뱅크 3, 4영역에 저장된 스택과 히프 영역의 데이터를 일시 백업시켜 종래에 1~4뱅크 전체 영역에 대해 실시하던 셀프 리프레쉬 동작을 뱅크 1, 2 영역에서만 실시하도록 하여 소모되는 전류의 양을 줄일 수 있어서 SDRAM을 사용하는 휴대 장치 디바이스의 사용시간을 연장시킬 수 있다.According to the present invention, when a device using an SDRAM is switched from an active mode to a sleep mode, the data of stacks and heap regions stored in banks 3 and 4 are temporarily backed up to SDRAM and nonvolatile memory that is always used. The self-refresh operation performed on the entire area can be performed only in the bank 1 and 2 areas, thereby reducing the amount of current consumed, thereby extending the use time of the portable device device using the SDRAM.
Description
본 발명은 메모리에 관한 것으로, 특히 SDRAM을 사용하는 디바이스가 액티브 모드에서 슬립 모드로 전환시에 SDRAM에 저장된 데이터를 유지시키기 위해 실시하던 셀프 리프레쉬 동작을 줄여서 셀프 리프레쉬로 소모되는 전류의 양을 줄일 수 있고, SDRAM을 사용하는 디바이스의 사용시간을 연장시킬 수 있는 데이터 백업에 의한 SDRAM의 셀프 리프레쉬 전류 감소 방법에 관한 것이다.The present invention relates to a memory, and in particular, a device using the SDRAM reduces the amount of current consumed by the self refresh by reducing the self refresh operation performed to maintain the data stored in the SDRAM when the device transitions from the active mode to the sleep mode. The present invention relates to a method for reducing self-refresh current of an SDRAM by data backup that can extend the use time of a device using the SDRAM.
일반적으로, SDRAM(synchronous dynamic RAM)은 중앙 처리 장치(CPU)가 사용하는 주 클럭을 직접 받아서 동작하는 기억 장치로 64비트의 데이터 버스를 제공하고 각 램이 서로 동기되어 작동하므로 기존의 램보다 훨씬 빠른 속도로 작동한다. In general, synchronous dynamic RAM (SDRAM) is a memory device that operates by directly receiving the main clock used by the central processing unit (CPU). It works fast.
SDRAM은 클럭속도가 마이크로프로세서와 동기화되어 있는 DRAM(dynamic RAM)의 다양한 종류를 모두 일컫는다. 클럭속도의 동기화는 주어진 시간 내에 프로세서가 수행할 수 있는 명령어 개수를 증가시키는데 도움을 준다. SDRAM refers to all kinds of dynamic RAM (DRAM), whose clock speed is synchronized with the microprocessor. Synchronizing clock speeds helps to increase the number of instructions that a processor can perform within a given time.
히프(heap)는 기억 장소에서 그 일부분이 프로그램들에 할당되었다가 회수되는 작용이 되풀이되는 영역이며, 스택 영역은 엄격하게 후입 선출(LIFO) 방식으로 운영되는 데 비해 히프는 프로그램들이 요구하는 블록의 크기나 요구/횟수 순서가 일정한 규칙이 없다는 점이 다르다. 스택은 주로 어떤 내용을 기억시켰다가 다시 신속히 이용하고자 할 때 사용된다.A heap is an area in which a portion of the memory is allocated and retrieved from the storage area, and the stack area is operated strictly in the last-in, first-out (LIFO) manner, whereas the heap is the area of the block that the programs require. The difference is that there are no rules for size or request / count order. The stack is mainly used to remember something and then quickly use it again.
종래에는 SDRAM(synchronous dynamic RAM)을 사용하는 무선단말기 등의 디바이스의 경우, 디바이스가 액티브 모드에서 슬립 모드로 전화되면 SDRAM 전체 용량에 대해 셀프 리프레쉬를 동작을 하였다.Conventionally, in the case of a device such as a wireless terminal using synchronous dynamic RAM (SDRAM), when the device is switched from the active mode to the sleep mode, the self-refresh operation is performed for the entire capacity of the SDRAM.
다른 방법으로 하이버내이션 모드(Hibernation)는 디바이스가 슬립 모드로 전환시에 SDRAM과 같은 용량의 비휘발성(non volatile) 메모리를 추가로 구비하여 슬립 모드 진입시에 SDRAM에 저장되었던 데이터 전부를 비휘발성 메모리에 모두 백업 후 SDRAM에 전원공급을 차단하는 방법을 이용했다. Alternatively, Hibernation has an additional non-volatile memory of the same capacity as the SDRAM when the device enters sleep mode so that all of the data stored in the SDRAM at the time of entering the sleep mode is non-volatile memory. After backing up all the data, the SDRAM was powered off.
종래에는 슬립모드시 SDRAM 전체 용량에 대해 셀프 리프레쉬 동작을 실시하므로 데이터가 없는 영역도 셀프 리프레쉬 동작을 실시하여 불필요한 배터리가 소모되는 문제가 있으며, SRAM과 같은 용량의 비휘발성 메모리를 구비하여 슬립모드시에 데이터를 모두 비휘발성 메모리에 저장시키는 하이버내이션(Hibernation) 모드는 별도의 비휘발성 메모리를 추가해야 하는 문제점이 있다.Conventionally, the self-refresh operation is performed on the entire capacity of the SDRAM in the sleep mode. Thus, the self-refresh operation is performed even in an area without data, and unnecessary battery is consumed. In the sleep mode, the non-volatile memory having the same capacity as the SRAM is provided. Hibernation mode, which stores all data in a nonvolatile memory, has a problem of adding a separate nonvolatile memory.
상술한 문제점을 해결하기 위한 본 발명은 SDRAM을 사용하는 디바이스가 액티브모드에서 슬립 모드로 진입시 SDRAM의 4뱅크 영역에서 2뱅크 영역을 초과하여 데이터가 저장되었는지 파악하여 2뱅크 영역을 넘는 데이터가 없는 경우에는 스택부분만을 비휘발성 메모리에 백업시키고 SDRAM의 데이터가 저장된 2뱅크 영역만을 셀프 리프레쉬시키고, 만약 2뱅크를 넘어가는 데이터가 있는 경우에는 2뱅크를 초과한 데이터만 비휘발성 메모리에 백업하고 SDRAM의 2 뱅크만 셀프 리프레쉬시켜서 배터리의 소모를 줄일 수 있는 데이터 백업에 의한 SDRAM의 셀프 리프레쉬 사용 전류 절감 방법을 제공함을 그 목적으로 한다.According to the present invention to solve the above problems when the device using the SDRAM enters the sleep mode from the active mode to determine whether the data is stored in more than 2 bank area in the 4 bank area of the SDRAM when there is no data beyond the 2 bank area Backs up only the stack part to nonvolatile memory and self refreshes only the 2 bank area where SDRAM data is stored.If there is more than 2 banks, only the data exceeding 2 banks is backed up to the nonvolatile memory. The purpose of the present invention is to provide a method of reducing current of self-refreshing of the SDRAM by data backup, which can reduce battery consumption by only refreshing the bank.
상술한 목적을 달성하기 위한 본 발명은 디바이스가 슬립모드시 SDRAM의 뱅크 1, 2 영역만 셀프 리프레쉬 동작을 하도록 설정하는 단계, 디바이스가 액티브 모드로 동작중에 슬립 모드로 전환되는 단계, 디바이스에서 사용하는 상기 SDRAM에 뱅크 2 영역 이상을 점유하는 데이터가 있는 경우 상기 데이터를 비휘발성 메모리에 복사시키는 단계, 디바이스가 슬립 모드를 유지시에 상기 SDRAM의 뱅크 1, 2 영역에 대하여 셀프 리프레쉬 동작을 수행하는 단계, 디바이스가 슬립모드에서 액티브 모드로 전환시 상기 비휘발성 메모리에 복사시킨 데이터를 상기 SDRAM의 원래 위치로 다시 복사시키는 단계를 포함하는 것을 특징으로 한다.The present invention for achieving the above object is to set the device to perform the self-refresh operation only in the bank 1, 2 regions of the SDRAM in the sleep mode, the device is switched to the sleep mode while operating in the active mode, used in the device Copying the data to a nonvolatile memory if there is data occupying more than two banks in the SDRAM; and performing a self refresh operation on the banks 1 and 2 of the SDRAM when the device is in a sleep mode. And copying the data copied to the nonvolatile memory back to the original location of the SDRAM when the device switches from the sleep mode to the active mode.
이하, 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 SDRAM이 물리적으로 4개의 뱅크로 구분된 것을 나타낸 것이고, 도 2는 디바이스가 액티브 모드일 때 SDRAM(20)에 소프트웨어가 로드된 예를 나타낸 것이고, 도 3은 디바이스에서 SDRAM(30)을 사용시 슬립 모드일 때 소프트웨어가 로드된 예를 나타낸 것이고, 도 4는 SDRAM의 1~4 뱅크 영역에서 셀프리프레쉬 영역을 설정할 수 있는 EMRS(Extended mode register set) 표의 예를 나타낸 것이고, 도 5는 본 발명에 따른 데이터 백업에 의하여 SDRAM의 셀프 리프레쉬에 소모되는 전류를 절감하는 동작 순서도이다.Figure 1 shows that the SDRAM is physically divided into four banks, Figure 2 shows an example of software loaded in the SDRAM 20 when the device is in active mode, and Figure 3 shows the SDRAM 30 in the device. 4 shows an example in which software is loaded when in sleep mode. FIG. 4 shows an example of an extended mode register set (EMRS) table in which a cell refresh area can be set in an area of 1 to 4 banks of an SDRAM. This is an operation flowchart to reduce the current consumed in the self-refresh of the SDRAM by the data backup.
본 발명은 SDRAM을 사용하는 디바이스가 슬립 모드로 진입시에 이미 대부분의 어플리케이션들이 종료된 상태로 SDRAM의 2뱅크 영역을 초과 사용하는 경우가 거의 없는 것에 근거하고, SDRAM을 사용하는 디바이스는 비휘발성 메모리를 항상 가지고 있으며 비휘발성 메모리에 SDRAM의 2뱅크 영역 초과분 데이터를 저장할 여유공간을 일반적으로 가지고 있는 것을 이용한 것이다.The present invention is based on the fact that when the device using the SDRAM enters the sleep mode, almost no applications exceed the two bank area of the SDRAM with most applications already terminated, and the device using the SDRAM uses a nonvolatile memory. It is always used and has non-volatile memory that generally has free space to store data beyond the 2-bank area of SDRAM.
도 1은 SDRAM(10)이 물리적으로 4개의 균등한 크기를 가지는 뱅크로 구분된 것을 나타낸 것으로, SDRAM의 셀프 리프레쉬는 EMRS(Extended mode register set)에서 설정하여 뱅크 1 영역만 동작하거나, 뱅크 1, 2영역만 동작하거나, 뱅크 1~4 영역 모두 셀프 리프레쉬 동작을 실시하도록 선택하여 설정할 수 있다.FIG. 1 illustrates that the SDRAM 10 is physically divided into four equally sized banks. The self-refresh of the SDRAM is set in an extended mode register set (EMRS) to operate only the bank 1 region, or the bank 1, Only two areas can be operated, or the banks 1 to 4 can be selected and set to perform the self refresh operation.
통상 SDRAM은 1~4 뱅크 전체 영역에 대하여 셀프 리프레쉬 동작을 실시하도록 설정되어 있다.Normally, the SDRAM is set to perform a self refresh operation on the entire area of 1 to 4 banks.
도 2는 SDRAM(20)을 사용하는 디바이스가 액티브 모드일 때 SDRAM(20)에 소프트웨어가 로드된 예를 나타낸 것이다.2 illustrates an example in which software is loaded in the SDRAM 20 when the device using the SDRAM 20 is in an active mode.
디바이스가 액티브 모드로 동작시에는 사용자가 실행시키는 어플리케이션에 따라 SDRAM(20)의 히프(heap)(24)와 스택(stack)(22) 영역의 사용량이 증가하여 뱅크 3과 뱅크 4영역에 해당하는 영역을 거의 다 사용하는 것을 나타내고 있다.When the device is operating in the active mode, the usage of the heap 24 and the stack 22 areas of the SDRAM 20 increases according to the application executed by the user, corresponding to the bank 3 and bank 4 areas. It shows that the area is almost used up.
RO, RW, ZI 이외의 영역은 스택(22)과 히프(24) 영역으로 공통 사용되며 히프(24)는 데이터가 증가할 수록 ZI 바로 윗주소에서 상위주소로 증가하며 채워지고, 스택(22)은 데이터가 증가할 수록 최상위 주소에서 하위 주소로 증가하며 채워진다.Areas other than RO, RW, and ZI are commonly used as the stack 22 and the heap 24 areas, and the heap 24 is filled with the data increasing from the address immediately above ZI to the higher address as the data increases, and the stack 22 As the data increases, it is incremented and filled from the top address to the bottom address.
뱅크 1, 2 영역인 RO, RW, ZI 영역은 슬립모드시에도 셀프 리프레쉬 동작을 실시하여 데이터를 유지하여야 하며 도 2에 나타낸 바와 같이 스택(22), 히프(24) 영역 이외의 부분은 잃어버려도 되는 영역이다.The RO, RW, and ZI areas, which are the banks 1 and 2 areas, must be self-refreshed even in the sleep mode to retain data. As shown in FIG. 2, portions other than the stack 22 and the heap 24 areas are lost. It is an area.
도 3은 디바이스에서 SDRAM(30)을 사용시 슬립 모드일 때 소프트웨어가 로드된 예를 나타낸 것이다.3 shows an example in which the software is loaded in the sleep mode when using the SDRAM 30 in the device.
디바이스가 슬립 모드로 진입 전에는 대부분의 어플리케이션들은 종료된 상태로 디바이스를 관리하기 위한 최소한의 어플리케이션들만 남아있어 SDRAM(30)의 히프(34)와 스택(32) 영역의 사용량이 현저히 줄어들어 뱅크 3 영역에서의 최소부분 또는 뱅크 4 영역에서 일부의 스택(32) 영역만 사용되고 있는 것을 나타내고 있다.Before the device enters the sleep mode, most applications remain in a closed state with minimal applications to manage the device, which significantly reduces the usage of the heap 34 and stack 32 areas of the SDRAM 30. It shows that only a part of the stack 32 region is used in the minimum portion or bank 4 region of.
디바이스가 슬립모드시에는 도 2의 액티브 모드와는 달리 SDRAM의 뱅크 3, 4 영역에 보존되었던 유효 데이터가 액티브 모드일 때에 비하여 거의 없다.When the device is in the sleep mode, unlike in the active mode of Fig. 2, there is almost no valid data stored in the banks 3 and 4 of the SDRAM as in the active mode.
본 발명은 배터리로 구동되는 SDRAM을 사용하는 디바이스가 슬립 모드로 진입할 시점에는 일반적으로 SDRAM의 1/2 영역 이상은 사용되지 않는다는 특징을 이용하여 만약 1/2 영역을 넘어갈 경우는 초과된 데이터만 비휘발성 메모리에 백업 후 SDRAM의 RO, RW, ZI 영역인 1, 2뱅크만 셀프 리프레쉬해서 전류소모를 줄이는 것이다.According to the present invention, when a device using a battery-powered SDRAM enters a sleep mode, more than half the area of the SDRAM is generally not used. After backing up to non-volatile memory, only one and two banks, which are the RO, RW, and ZI regions of SDRAM, are refreshed to reduce current consumption.
도 4는 SDRAM의 1~4 뱅크 영역에서 셀프리프레쉬 영역을 설정할 수 있는 EMRS(Extended mode register set) 표의 예를 도시한 것으로, A0, A1, A2를 1, 0, 0(40)을 설정하면 디바이스가 슬립모드시에 1, 2 뱅크만을 셀프 리프레쉬 동작을 실시하도록 설정할 수 있다.FIG. 4 shows an example of an extended mode register set (EMRS) table in which a cell refresh area can be set in an area of 1 to 4 banks of an SDRAM. When 1, 0, and 0 (40) are set to A0, A1, and A2, In the sleep mode, only one or two banks can be set to perform the self refresh operation.
A0, A1, A2를 0, 1, 0으로 설정하면, 뱅크 1 영역만 셀프 리프레쉬 동작을 실시하도록 하는 것이고, A0, A1, A2를 0, 0, 0으로 설정하면 1~4뱅크 전영역에 대하여 셀프 리프레쉬 동작을 실시한다. If A0, A1, A2 is set to 0, 1, 0, only the bank 1 area will be self-refreshed. If A0, A1, A2 is set to 0, 0, 0, the entire area of 1-4 banks will be performed. Perform the self refresh operation.
도 5는 본 발명에 따른 데이터 백업에 의하여 SDRAM의 셀프 리프레쉬에 소모되는 전류를 절감하는 동작 순서도이다.5 is a flowchart illustrating an operation of reducing current consumed by self refresh of an SDRAM by data backup according to the present invention.
먼저, 도 4의 EMRS 표에서 설명한 바와 같이 A0, A1, A2를 1, 0, 0(40)로 설정하여 SDRAM의 뱅크 1과 뱅크 2 영역만을 셀프 리프레쉬하도록 설정한다(ST 50).First, as described in the EMRS table of FIG. 4, A0, A1, and A2 are set to 1, 0, and 0 (40) so that only the bank 1 and bank 2 regions of the SDRAM are self-refreshed (ST 50).
SDRAM을 사용하는 디바이스가 액티브 모드로 동작 후에 슬립 모드로 전환시에는 SDRAM에 저장된 데이터가 뱅크 2 영역 이상의 영역을 히프(34)가 사용하고 있는지 판단한다. 즉, 뱅크 3, 4 영역을 점유하는지 판단한다(ST 52, ST 54).When the device using the SDRAM switches to the sleep mode after operating in the active mode, it is determined whether the heap 34 uses an area of bank 2 or more for data stored in the SDRAM. That is, it is determined whether the banks 3 and 4 areas are occupied (ST 52 and ST 54).
SDRAM의 뱅크 2 영역 이상의 영역을 히프(34)가 사용할 경우 SDRAM의 히프(34)가 차지하는 영역을 비휘발성 메모리에 복사시킨다(ST 58).When the heap 34 uses an area equal to or larger than the bank two area of the SDRAM, the area occupied by the heap 34 of the SDRAM is copied to the nonvolatile memory (ST 58).
한편, SDRAM의 뱅크 2 이상의 영역을 히프(34)가 사용하지 않는 경우에는 사용하고 있는 스택 영역을 비휘발성 메모리에 복사한다(ST 60). 즉, SDRAM의 뱅크 3, 4 영역에 저장된 데이터를 비휘발성 메모리로 복사하여 저장시킨다.On the other hand, when the heap 34 does not use an area of bank two or more of the SDRAM, the used stack area is copied to the nonvolatile memory (ST 60). That is, data stored in the banks 3 and 4 of the SDRAM is copied and stored in the nonvolatile memory.
SDRAM은 슬립모드시에 뱅크 1과 뱅크 2 영역에 대해서만 셀프 리프레쉬 동작을 하여 데이터를 유지시킨다(ST 62).In the sleep mode, the SDRAM performs the self refresh operation only on the bank 1 and bank 2 areas to hold the data (ST 62).
디바이스가 슬립 모드를 유지하다가 액티브 모드로 전환시에는 단계 ST58~60에서 비휘발성 메모리에 데이터 백업을 한 경우 백업시킨 데이터를 다시 SDRAM으로 복사하여 액티브 모드로 동작한다.(ST 64~ST 68)When the device maintains the sleep mode and changes to the active mode, if the data is backed up to the nonvolatile memory in steps ST58 to 60, the device backs up the data back to the SDRAM to operate in the active mode. (ST 64 to ST 68)
한편, 액티브 모드에서 슬립 모드로 전환시 데이터가 뱅크 2영역을 초과한 데이터가 전혀 없어서 백업이 필요하지 않아 백업하지 않은 경우에는 바로 액티브 모드로 동작하도록 한다(ST 64, ST66).On the other hand, when switching from the active mode to the sleep mode, since the data does not have any data exceeding the bank 2 area at all and no backup is required, the backup mode is operated immediately in the active mode (ST 64 and ST66).
상술한 바와 같이 본 발명은 배터리를 사용하는 디바이스에서 SDRAM의 데이터 유지를 위한 셀프 리프레쉬에 소모되는 전류의 량을 줄일 수 있는 것으로, SDRAM의 사용 특성을 고려하여 SDRAM의 1~4 뱅크 전부를 셀프 리프레쉬하는 것보다 전류소모량이 1/2로 줄어들고, 종래의 하이버내이션 방식에서 요구되는 비휘발성 메모리 량이 줄어들며, SDRAM 전체 영역의 데이터를 백업하는데 드는 시간을 최소화할 수 있다.As described above, the present invention can reduce the amount of current consumed by the self-refresh for maintaining the data of the SDRAM in a battery-based device, and self-refreshes all 1 to 4 banks of the SDRAM in consideration of the use characteristics of the SDRAM. Current consumption is reduced by half, and the amount of nonvolatile memory required by the conventional hibernation method is reduced, and the time required to back up data in the entire area of the SDRAM can be minimized.
상술한 본 발명은 SDRAM을 사용하는 디바이스가 액티브 모드에서 슬립 모드로 전환시에 SDRAM과 항상 사용되는 비휘발성 메모리에 뱅크 3, 4영역에 저장된 스택과 히프 영역의 데이터를 일시 백업시켜 종래에 1~4뱅크 전체 영역에 대해 실시하던 셀프 리프레쉬 동작을 뱅크 1, 2 영역에서만 실시하도록 하여 소모되는 전류의 양을 줄일 수 있고, 따라서 SDRAM을 사용하는 디바이스의 사용시간을 연장시킬 수 있다. The present invention described above temporarily backs up the stack and heap regions stored in banks 3 and 4 to SDRAM and nonvolatile memory which is always used when the device using the SDRAM switches from the active mode to the sleep mode. The self-refresh operation performed for the entire 4-bank area can be performed only in the bank 1 and 2 areas, thereby reducing the amount of current consumed, thereby extending the usage time of the device using the SDRAM.
도 1은 SDRAM이 물리적으로 4개의 뱅크로 구분된 것을 나타낸 것이고, Figure 1 shows that the SDRAM is physically divided into four banks,
도 2는 디바이스가 액티브 모드일 때 SDRAM에 소프트웨어가 로드된 예를 나타낸 것이고,2 shows an example in which software is loaded in the SDRAM when the device is in an active mode.
도 3은 디바이스에서 SDRAM을 사용시 슬립 모드일 때 소프트웨어가 로드된 예를 나타낸 것이고, 3 shows an example in which the software is loaded in the sleep mode when using the SDRAM in the device,
도 4는 SDRAM의 셀프리프레쉬 영역을 설정할 수 있는 EMRS 표의 예를 나타낸 것이고, 4 shows an example of an EMRS table in which a cell refresh area of an SDRAM can be set.
도 5는 본 발명에 따른 데이터 백업에 의하여 SDRAM의 셀프 리프레쉬에 소모되는 전류를 절감하는 동작 순서도이다.5 is a flowchart illustrating an operation of reducing current consumed by self refresh of an SDRAM by data backup according to the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
10, 20, 30 : SDRAM 22, 32 : 스택(stack)10, 20, 30: SDRAM 22, 32: stack
24, 34 : 히프(Heap) 24, 34: Heap
Claims (2)
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040045660A KR20050120344A (en) | 2004-06-18 | 2004-06-18 | Self refresh current saving method of sdram using data backup |
| CNB2005100596398A CN1327311C (en) | 2004-06-18 | 2005-03-30 | Self-refreshing electricity consumption method of saving SDRAM through spare data |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040045660A KR20050120344A (en) | 2004-06-18 | 2004-06-18 | Self refresh current saving method of sdram using data backup |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050120344A true KR20050120344A (en) | 2005-12-22 |
Family
ID=35706768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040045660A KR20050120344A (en) | 2004-06-18 | 2004-06-18 | Self refresh current saving method of sdram using data backup |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR20050120344A (en) |
| CN (1) | CN1327311C (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105684089A (en) * | 2013-08-28 | 2016-06-15 | 慧与发展有限责任合伙企业 | Refresh rate adjustment |
| US9547360B2 (en) | 2012-11-30 | 2017-01-17 | Samsung Electronics Co., Ltd. | Systems having a maximum sleep mode and method of operating the same |
| US9570147B2 (en) | 2015-01-09 | 2017-02-14 | Samsung Electronics Co., Ltd. | Semiconductor package with PoP structure and refresh control method thereof |
| US9721643B2 (en) | 2012-11-30 | 2017-08-01 | Intel Corporation | Row hammer monitoring based on stored row hammer threshold value |
| CN104350546B (en) * | 2012-06-30 | 2017-08-25 | 英特尔公司 | row hammering refresh command |
| US10013371B2 (en) | 2005-06-24 | 2018-07-03 | Google Llc | Configurable memory circuit system and method |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7613941B2 (en) * | 2005-12-29 | 2009-11-03 | Intel Corporation | Mechanism for self refresh during advanced configuration and power interface (ACPI) standard C0 power state |
| US7613060B2 (en) * | 2007-05-21 | 2009-11-03 | Micron Technology, Inc. | Methods, circuits, and systems to select memory regions |
| US7929368B2 (en) * | 2008-12-30 | 2011-04-19 | Micron Technology, Inc. | Variable memory refresh devices and methods |
| US20110296095A1 (en) * | 2010-05-25 | 2011-12-01 | Mediatek Inc. | Data movement engine and memory control methods thereof |
| US9014749B2 (en) * | 2010-08-12 | 2015-04-21 | Qualcomm Incorporated | System and method to initiate a housekeeping operation at a mobile device |
| KR101307557B1 (en) * | 2012-03-09 | 2013-09-12 | 엘지디스플레이 주식회사 | Display device and method for controlling panel self refresh operation thereof |
| TWI506443B (en) | 2012-12-27 | 2015-11-01 | Mediatek Inc | Media peripheral interface and communication method between processor and peripheral device |
| US20160154454A1 (en) * | 2013-12-24 | 2016-06-02 | Mediatek Inc. | Storage apparatus, storage system, storage apparatus controlling method |
| US20190066765A1 (en) * | 2017-08-23 | 2019-02-28 | Nanya Technology Corporation | Dram and method for operating the same |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5689732A (en) * | 1994-06-21 | 1997-11-18 | Sony Corporation | Apparatus for recording and reproducing data having a single recording and reproducing unit and a plurality of detachable interfaces for connecting to different types of computer ports |
| US6212599B1 (en) * | 1997-11-26 | 2001-04-03 | Intel Corporation | Method and apparatus for a memory control system including a secondary controller for DRAM refresh during sleep mode |
| JP4152660B2 (en) * | 2002-04-05 | 2008-09-17 | 三菱電機株式会社 | Memory backup control device |
| CN1479209A (en) * | 2003-07-25 | 2004-03-03 | 北京港湾网络有限公司 | Method of maintaining stored information by synchronous dynamic random access memory |
-
2004
- 2004-06-18 KR KR1020040045660A patent/KR20050120344A/en not_active Application Discontinuation
-
2005
- 2005-03-30 CN CNB2005100596398A patent/CN1327311C/en not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10013371B2 (en) | 2005-06-24 | 2018-07-03 | Google Llc | Configurable memory circuit system and method |
| CN104350546B (en) * | 2012-06-30 | 2017-08-25 | 英特尔公司 | row hammering refresh command |
| US9747971B2 (en) | 2012-06-30 | 2017-08-29 | Intel Corporation | Row hammer refresh command |
| US9865326B2 (en) | 2012-06-30 | 2018-01-09 | Intel Corporation | Row hammer refresh command |
| US10210925B2 (en) | 2012-06-30 | 2019-02-19 | Intel Corporation | Row hammer refresh command |
| US9547360B2 (en) | 2012-11-30 | 2017-01-17 | Samsung Electronics Co., Ltd. | Systems having a maximum sleep mode and method of operating the same |
| US9721643B2 (en) | 2012-11-30 | 2017-08-01 | Intel Corporation | Row hammer monitoring based on stored row hammer threshold value |
| US10083737B2 (en) | 2012-11-30 | 2018-09-25 | Intel Corporation | Row hammer monitoring based on stored row hammer threshold value |
| CN105684089A (en) * | 2013-08-28 | 2016-06-15 | 慧与发展有限责任合伙企业 | Refresh rate adjustment |
| US10373667B2 (en) | 2013-08-28 | 2019-08-06 | Hewlett Packard Enterprise Development Lp | Refresh rate adjust |
| US9570147B2 (en) | 2015-01-09 | 2017-02-14 | Samsung Electronics Co., Ltd. | Semiconductor package with PoP structure and refresh control method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1327311C (en) | 2007-07-18 |
| CN1710519A (en) | 2005-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20110296095A1 (en) | Data movement engine and memory control methods thereof | |
| JP4765222B2 (en) | DRAM device | |
| US6647472B2 (en) | Fast suspend to disk | |
| KR20050120344A (en) | Self refresh current saving method of sdram using data backup | |
| US7010656B2 (en) | Method and apparatus for memory management | |
| EP1979818A1 (en) | Reducing power consumption by disabling refresh of unused portions of dram during periods of device inactivity | |
| KR101665611B1 (en) | Computer system and method of memory management | |
| CN104885034A (en) | Reducing power consumption of volatile memory via use of non-volatile memory | |
| JP2003122648A (en) | Semiconductor memory | |
| JP2010534897A (en) | System and method for reducing dynamic RAM power consumption through the use of valid data indicators | |
| US7180806B2 (en) | Memory device, refresh control circuit to be used for the memory device, and refresh method | |
| CN107369464B (en) | Memory module and system including the same | |
| JP4991160B2 (en) | Dynamic memory for mobile devices | |
| US7650472B2 (en) | Method for reducing memory power consumption | |
| CN101739359B (en) | Storage device, access method for mobile terminal and data, and frequency modulation method | |
| US20070006000A1 (en) | Using fine-grained power management of physical system memory to improve system sleep | |
| KR100594439B1 (en) | Battery saving method of handheld device using memory control | |
| WO2005069148A2 (en) | Memory management method and related system | |
| JP5330365B2 (en) | Integrated device and control method | |
| CN105824760B (en) | Storage device and power control method thereof | |
| US20170115879A1 (en) | Non-volatile ram system | |
| JP2000123568A (en) | Dram refresh control circuit and dram incorporating refresh control circuit | |
| US20200379547A1 (en) | Processing system and control method thereof | |
| US20210056032A1 (en) | Cache management method using object-oriented manner and associated microcontroller | |
| JP3867034B2 (en) | Memory control device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |