KR20050067759A - A semiconductor test device - Google Patents
A semiconductor test device Download PDFInfo
- Publication number
- KR20050067759A KR20050067759A KR1020030098773A KR20030098773A KR20050067759A KR 20050067759 A KR20050067759 A KR 20050067759A KR 1020030098773 A KR1020030098773 A KR 1020030098773A KR 20030098773 A KR20030098773 A KR 20030098773A KR 20050067759 A KR20050067759 A KR 20050067759A
- Authority
- KR
- South Korea
- Prior art keywords
- pogo
- wafer
- probe card
- semiconductor inspection
- pogo block
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
본 발명은 반도체 검사장치에 관한 것으로서, 구동수단으로 승, 하강 이동하는 테스터 헤드와, 테스터 헤드의 하면에 설치되는 포고블럭과, 포고블럭의 하단에 설치되어 전압이나 신호를 부여하기 위한 복수개의 포고핀과, 포고블럭의 저면에 결합수단으로 설치되어, 그 상면의 접촉단자는 포고핀에 접속되고, 하측의 니들은 웨이퍼에 접촉되어 전기적 특성을 측정할 수 있는 프로브카드 보드를 포함한다. 따라서 본 발명은 누전의 원인을 줄여 보다 정확한 측정 결과와 미세한 전류를 측정할 수 있으며, 구조의 단순화로 시그날 패스(signal pass)가 짧아져서 테스트의 시간을 단축되며, 비용 절감의 할 수 있는 효과를 가지고 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor inspection apparatus, comprising a tester head moving up and down by a driving means, a pogo block provided on a lower surface of a tester head, and a plurality of pogos provided at a lower end of the pogo block to impart a voltage or a signal. It is provided with a pin and a coupling means at the bottom of the pogo block, a contact terminal on the upper surface thereof is connected to the pogo pin, and the lower needle includes a probe card board that can contact the wafer to measure the electrical characteristics. Therefore, the present invention can reduce the cause of the short circuit to measure more accurate measurement results and minute currents, and by simplifying the structure, the signal pass is shortened, which shortens the test time and reduces the cost. Have.
Description
본 발명은 반도체 검사장치에 관한 것으로서, 더욱 상세하게는 반도체 특성 테스트 시 누전의 원인을 줄여 보다 정확한 측정 결과와 미세한 전류를 측정할 수 있는 반도체 검사장치.The present invention relates to a semiconductor inspection apparatus, and more particularly, a semiconductor inspection apparatus capable of measuring a more accurate measurement result and a fine current by reducing a cause of an electric leakage during semiconductor characteristic testing.
일반적으로 반도체장치의 제조에서는 웨이퍼(Wafer)상에 패턴(pattern)을 형성시키는 패브리케이션(Fabrication)공정과, 패턴이 형성된 웨이퍼를 각 단위 칩(Chip)으로 조립하는 어셈블리(Assembly) 공정이 수행된다.In general, in the manufacture of a semiconductor device, a fabrication process of forming a pattern on a wafer and an assembly process of assembling the wafer on which the pattern is formed into each unit chip are performed. .
그리고 공정들 사이에 웨이퍼를 구성하고 있는 각 단위 칩의 전기적 특성을 검사하는 이디에스(Electrical Die Sorting:이하 'EDS'라 한다) 공정이 수행된다.In addition, an electronic die sorting process (hereinafter, referred to as "EDS") is performed to inspect electrical characteristics of each unit chip constituting the wafer between the processes.
이러한 EDS공정은 웨이퍼를 구성하고 있는 단위 칩들 중에서 불량 칩을 판별하여 불량 칩을 재생시키거나 또는 조기에 제거시킴으로써, 어셈블리공정에서의 조립비용 및 검사비용 등을 절감하기 위해서 수행한다.The EDS process is performed in order to reduce assembly costs and inspection costs in the assembly process by identifying defective chips from the unit chips constituting the wafer and regenerating the defective chips or removing them early.
여기서 EDS공정은 웨이퍼의 단위 칩에 전기적 신호를 인가시켜 인가된 전기적 신호에 의해 출력되는 결과로써 불량을 판단하는 검사장치가 주로 이용된다.In the EDS process, an inspection apparatus for determining a defect as a result of applying an electrical signal to a unit chip of a wafer and outputting the electrical signal is mainly used.
프로브카드를 이용한 테스트의 결과가 양품으로 판정되는 반도체 디바이스는 패키징들의 후 공정에 의해서 완성품으로서 제작된다.The semiconductor device whose result of the test using the probe card is judged to be good is manufactured as a finished product by a post process of packagings.
반도체 웨이퍼의 전기적 특성검사는 통상 반도체 웨이퍼의 전극패드에 프로브카드의 니들을 접촉시키고, 이 니들을 통해 측정의 전류를 통전시킴으로써 그때의 전기적 특성을 측정하게 된다.In the electrical property inspection of the semiconductor wafer, the electrical characteristics of the semiconductor wafer are usually measured by contacting the needle of the probe card with the electrode pad of the semiconductor wafer, and energizing the current through the needle.
도 1은 종래의 반도체 검사장치를 개략적으로 도시한 구성도이다.1 is a configuration diagram schematically showing a conventional semiconductor inspection apparatus.
웨이퍼(W)를 흡착 유지시키는 웨이퍼척(20)과, 웨이퍼척(20)의 상부 측으로 위치하는 프로브카드 보드(40)와, 프로브카드 보드(40)의 상측으로 설치되는 퍼포먼스 보드(50)와, 구동수단(70)으로 승, 하강 가능하게 설치됨과 아울러 그 하면에 포고블록(62)이 설치된 테스트 헤드(60)로 구성된다.A wafer chuck 20 for holding and holding the wafer W, a probe card board 40 positioned on the upper side of the wafer chuck 20, a performance board 50 provided above the probe card board 40, and The test head 60 is installed to be capable of being moved up and down by the driving means 70 and the pogo block 62 is installed on the lower surface thereof.
웨이퍼척(20)은 수평(X축 Y축) 및 상하(Z축)방향으로 이동이 가능하며, 또 그 중심축 둘레로 (Θ)회전이 가능하게 구성된다.The wafer chuck 20 is movable in the horizontal (X-axis Y-axis) and vertical (Z-axis) directions, and is configured to be capable of rotating (Θ) about its central axis.
그리고 프로브카드 보드(40)는 크게 보드부(42)와 니들(44)로 구성되며, 보드부(42)는 매트릭스(matrix)와 니들(needle:44)을 연결하고 지지하여 주는 지지대 역할을 하며, 니들(44)은 소자를 테스트하게 된다.And the probe card board 40 is largely composed of the board portion 42 and the needle 44, the board portion 42 serves as a support for connecting and supporting the matrix and the needle (needle: 44) Needle 44 will test the device.
그리고 퍼포먼스 보드(50)는 웨이퍼(W)에 구현되는 칩의 패턴에 따라 그 구성을 달리하지만, 일반적으로 포고핀(64)에 접촉단자(52a)로 연결되는 연결상부보드(52)와, 프로브카드 보드(40)의 접촉단자(40a)에 연결되는 연결하부보드(54)와, 연결상부보드(52)와 연결하부보드(54)를 연결하는 연결봉(56)으로 구성된다.And the performance board 50 is different depending on the configuration of the chip implemented on the wafer (W), but in general, the upper connection board 52 and the probe connected to the pogo pin 64 by the contact terminal 52a, The connecting lower board 54 is connected to the contact terminal 40a of the card board 40, and the connecting rod 56 is connected to the connecting upper board 52 and the connecting lower board 54.
그리고 포고블럭(62)은 그 하면에 전압이나 신호를 부여하기 위한 다수의 포고핀(64)이 배설된다.The pogo block 62 is provided with a plurality of pogo pins 64 for applying a voltage or a signal to the lower surface thereof.
테스트헤드(60)는 구동수단(70)에 의해 승·하강 가능하게 설치된다.The test head 60 is installed by the driving means 70 so as to be lifted and lowered.
이와 같이 구성된 종래의 반도체 검사장치(10)는 먼저, 도시되지 않은 제어수단에 의해 구동신호가 출력되면 구동수단(70)이 동작되어 포고블럭(62)을 그 저면에 구비하는 테스트헤드(60)를 하강시킨다.In the conventional semiconductor inspection apparatus 10 configured as described above, first, when a driving signal is output by a control means (not shown), the driving means 70 is operated to provide a test head 60 having a pogo block 62 on the bottom thereof. Descend.
테스트헤드(60)는 소정의 위치상태로 하강하여 포고핀(64)과 퍼포먼스 보드(50)가 소정거리(예컨대 3㎜) 유지하는 위치에서 정지하여 대기상태를 이룬다.The test head 60 descends to a predetermined position state and stops at a position where the pogo pin 64 and the performance board 50 maintain a predetermined distance (for example, 3 mm) to achieve a standby state.
다음 테스트헤드(60) 측에 마련된 진공흡착기(미도시)가 동작되어 진공이 가해지면 프로브카드 보드(40)가 진공흡착에 의해 빨려 올라가 포고핀(64)이 퍼포먼스 보드(50)에 접촉되는 상태를 이루어 전기적 신호를 전달하게 된다.Next, when the vacuum adsorber (not shown) provided on the test head 60 is operated and a vacuum is applied, the probe card board 40 is sucked up by vacuum adsorption so that the pogo pin 64 is in contact with the performance board 50. To transmit electrical signals.
그러나, 이와 같은 종래의 구성에서 테스터 헤드(60)의 포고핀(64)과 연결상부보드(52)와의 접촉이 부정확하였을 경우, 테스트도중 프로버의 진동 등으로 연결상부보드(52)가 틀어져서 누전(leakage)이 발생하고, 따라서 잘못된 측정 결과를 얻을 수 있다. 또한, 전기적 신호를 전달하기 위한 매개 부품이 많아 테스트 시간이 많이 소요되는 문제점이 있었다.However, when the contact between the pogo pin 64 of the tester head 60 and the connecting upper board 52 in the conventional configuration is incorrect, the connecting upper board 52 is twisted due to the vibration of the prober during the test. Leakage occurs and thus incorrect measurement results can be obtained. In addition, there are a lot of intermediate components for transmitting the electrical signal has a problem that takes a lot of test time.
본 발명은 상술한 바와 같은 종래의 문제점을 해결하기 위한 것으로서, 테스터 헤드의 하면에 웨이퍼와 접촉될 수 있는 프로브카드 보드를 직접 설치함으로서, 누전의 원인을 줄여 보다 정확한 측정 결과와 미세한 전류를 측정할 수 있는 반도체 검사장치를 제공하는데 그 목적이 있다.The present invention is to solve the conventional problems as described above, by directly installing a probe card board that can be in contact with the wafer on the lower surface of the tester, it is possible to reduce the cause of the short circuit to measure more accurate measurement results and fine current It is an object of the present invention to provide a semiconductor inspection apparatus.
또한, 본 발명의 다른 목적으로 구조의 단순화로 시그날 패스(signal pass)가 짧아져서 테스트의 시간을 단축할 수 있는 반도체 검사장치를 제공하는데 그 목적이 있다. Another object of the present invention is to provide a semiconductor inspection apparatus capable of shortening a test time by shortening a signal pass by simplifying a structure.
상기의 목적을 달성하기 위하여 본 발명은, 웨이퍼 척에 흡착되어 상태 유지되는 웨이퍼(W)의 전기적 특성 검사를 하기 위한 반도체 검사장치에 있어서, 구동수단으로 승, 하강 이동하는 테스터 헤드와, 테스터 헤드의 하면에 설치되는 포고블럭과, 포고블럭의 하단에 설치되어 전압이나 신호를 부여하기 위한 복수개의 포고핀과, 포고블럭의 저면에 결합수단으로 설치되어, 그 상면의 접촉단자는 포고핀에 접속되고, 하측의 니들은 웨이퍼에 접촉되어 전기적 특성을 측정할 수 있는 프로브카드 보드를 포함하는 반도체 검사장치를 제공한다.In order to achieve the above object, the present invention is a semiconductor inspection device for inspecting the electrical characteristics of the wafer (W) that is adsorbed by the wafer chuck is maintained, the tester head to move up and down by the drive means, the tester head Pogo block is installed on the lower surface of the pogo block, a plurality of pogo pins are provided at the bottom of the pogo block to impart a voltage or signal, and a coupling means is installed on the bottom of the pogo block, the contact terminal of the upper surface is connected to the pogo pin The lower needle provides a semiconductor inspection apparatus including a probe card board which is in contact with a wafer to measure electrical characteristics.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예를 상세하게 설명한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명에 따른 반도체 검사장치의 분리된 구성도이고, 도 3은 본 발명에 따른 반도체 검사장치의 결합 구성도이다.2 is a separate configuration diagram of a semiconductor inspection apparatus according to the present invention, and FIG. 3 is a combined configuration diagram of the semiconductor inspection apparatus according to the present invention.
본 발명에 따른 반도체 검사장치(100)는, 도 2에 도시된 바와 같이, 웨이퍼(W)를 흡착 유지시키는 웨이퍼 척(110)이 설치된다.In the semiconductor inspection apparatus 100 according to the present invention, as shown in FIG. 2, a wafer chuck 110 for adsorbing and holding the wafer W is provided.
그리고 구동수단(140)으로 승, 하강 이동하는 테스터 헤드(130)가 설치되고, 테스터 헤드(130)의 하면에 포고블럭(132)이 설치되며, 포고블럭(132)의 하단에는 전압이나 신호를 부여하기 위한 복수개의 포고핀(134)이 설치된다.And the tester head 130 to move up and down to the driving means 140 is installed, the pogo block 132 is installed on the lower surface of the tester head 130, the lower end of the pogo block 132 to the voltage or signal A plurality of pogo pins 134 are provided to give.
여기서 본 발명의 특징으로 포고블럭(132)의 저면에 결합수단(150)으로 하여 프로브카드 보드(140)가 설치된다.As a feature of the present invention, the probe card board 140 is installed on the bottom surface of the pogo block 132 as a coupling means 150.
볼트(152)와 와셔(154)로 구성되는 결합수단(150)은 포고블록(132)의 결합홀(133)과 프로브카드 보드(140)에 관통 형성된 결합홀(145)에 나사체결되어 포고블록(132)에 프로브카드 보드(140)를 결합시키게 된다.The coupling means 150 including the bolt 152 and the washer 154 is screwed into the coupling hole 133 of the pogo block 132 and the coupling hole 145 formed through the probe card board 140 to form a pogo block. 132 is coupled to the probe card board 140.
따라서 프로브카드 보드(140)의 상면에 위치하는 접촉단자(142)는 포고핀(134)에 접속되고, 그 하측 다수개의 니들(144)은 웨이퍼(W)에 접촉되어 전기적 특성을 측정하게 된다.Therefore, the contact terminal 142 located on the upper surface of the probe card board 140 is connected to the pogo pin 134, the lower plurality of needles 144 are in contact with the wafer (W) to measure the electrical characteristics.
이와 같이 구성된 본 발명에 따른 반도체 검사장치의 작용은 다음과 같다.The operation of the semiconductor inspection apparatus according to the present invention configured as described above is as follows.
도 3을 참조하면, 테스트 헤드(130)의 포고블럭(132)에 직접 프로브카드 보드(140)가 결합수단(150)으로 하여 설치된다. 조립은, 포고블록(132)의 하면에 프로브카드 보드(140)를 위치시키고, 각 결합홀(133)(145)의 저면부터 볼트(152)와 와셔(154)를 나사 체결시킨다. 이와 같은 결합으로 프로브카드 보드(140)의 접촉단자(142)는 포고핀(134)에 연결되어 전기적 연결을 이루게 된다.Referring to FIG. 3, the probe card board 140 is directly installed on the pogo block 132 of the test head 130 as the coupling means 150. In the assembly, the probe card board 140 is positioned on the lower surface of the pogo block 132, and the bolt 152 and the washer 154 are screwed from the bottom of each coupling hole 133 and 145. By such a coupling, the contact terminal 142 of the probe card board 140 is connected to the pogo pin 134 to form an electrical connection.
한편, 구동수단(140)이 동작되어 프로브카드 보드(140)를 그 저면에 구비하는 테스트헤드(130)를 하강시킨다.On the other hand, the driving means 140 is operated to lower the test head 130 having the probe card board 140 on its bottom.
테스트헤드(130)의 하강으로 프로브카드 보드(140)의 니들(144)이 웨이퍼(W)에 접촉되어 반도체 소자 특성을 검사하게 된다.As the test head 130 descends, the needle 144 of the probe card board 140 contacts the wafer W to examine semiconductor device characteristics.
따라서 종래에 단순히 테스터헤드(130)와 프로브카드 보드(140)를 연결하는 퍼포먼스보드를 삭제함으로서, 퍼포먼스보드와 포고핀과의 불량 접촉에서 발생하는 누전 원인을 제거하였으며, 테스터 헤드(130) 부분의 포고핀과 퍼포먼스 보드의 접촉이 틀어지거나 부정확했을 경우 비정상적인 측정 결과를 방지할 수 있다. 또한, 부품의 삭제로 테스트 시간을 현저히 단축하는 의미가 있다.Therefore, by simply deleting the performance board connecting the tester head 130 and the probe card board 140 in the related art, the cause of the short circuit caused by the poor contact between the performance board and the pogo pin is eliminated, and the portion of the tester head 130 Incorrect or incorrect contact between the pogo pins and the performance board can prevent abnormal measurement results. In addition, the elimination of components significantly shortens the test time.
이상에서는 본 발명을 특정의 바람직한 실시 예에 대하여 도시하고 또한 설명하였으나, 본 발명은 상술한 실시 예에 한정되지 아니하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 이하 청구범위에 기재된 본 발명의 요지를 벗어남이 없이 다양한 변경실시가 가능할 것이다.Although the present invention has been illustrated and described with respect to certain preferred embodiments, the present invention is not limited to the above-described embodiments, and a person skilled in the art to which the present invention pertains has the present invention set forth in the claims below. Various modifications may be made without departing from the spirit of the invention.
이상에서 설명한 바와 같이 본 발명인 반도체 검사장치는, 테스터 헤드의 하면에 웨이퍼와 접촉될 수 있는 프로브카드 보드를 직접 설치함으로서, 누전의 원인을 줄여 보다 정확한 측정 결과와 미세한 전류를 측정할 수 있다. 또한, 구조의 단순화로 시그날 패스(signal pass)가 짧아져서 테스트의 시간을 단축되며, 비용 절감의 할 수 있는 효과를 가지고 있다.As described above, in the semiconductor inspection apparatus of the present invention, by directly installing a probe card board in contact with the wafer on the lower surface of the tester head, it is possible to reduce the cause of leakage and to measure more accurate measurement results and fine current. In addition, due to the simplification of the structure, the signal pass is shortened, thereby reducing the test time and reducing the cost.
도 1은 종래의 반도체 검사장치를 개략적으로 도시한 구성도이고,1 is a configuration diagram schematically showing a conventional semiconductor inspection apparatus,
도 2는 본 발명에 따른 반도체 검사장치의 분리된 구성도이고,2 is a separate configuration diagram of a semiconductor inspection apparatus according to the present invention;
도 3은 본 발명에 따른 반도체 검사장치의 결합 구성도이다.3 is a coupling configuration diagram of a semiconductor inspection apparatus according to the present invention.
＜도면의 주요부분에 대한 부호의 설명＞<Description of the code | symbol about the principal part of drawing>
100 : 검사장치 110 : 웨이퍼 척100: inspection device 110: wafer chuck
130 : 테스트 헤드 132 : 포고블록130: test head 132: pogo block
133, 145 : 결합홀 134 : 포고핀133, 145: coupling hole 134: pogo pin
140 : 프로브카드 보드 142 : 접촉단자140: probe card board 142: contact terminal
144 : 니들 150 : 결합수단144: needle 150: coupling means
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030098773A KR20050067759A (en) | 2003-12-29 | 2003-12-29 | A semiconductor test device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030098773A KR20050067759A (en) | 2003-12-29 | 2003-12-29 | A semiconductor test device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050067759A true KR20050067759A (en) | 2005-07-05 |
Family
ID=37258383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030098773A KR20050067759A (en) | 2003-12-29 | 2003-12-29 | A semiconductor test device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050067759A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100882512B1 (en) * | 2007-04-25 | 2009-02-10 | 윌테크놀러지(주) | Probe card |
| KR101704721B1 (en) | 2015-10-21 | 2017-02-08 | 주식회사 아이에스시 | Apparatus for testing a device-under-test |
| KR20180058173A (en) * | 2016-11-23 | 2018-05-31 | 주식회사 기가레인 | Apparatus for fastening screw of probe card and apparatus for assembling probe card comprising the same |
| WO2018097446A1 (en) * | 2016-11-23 | 2018-05-31 | 주식회사 기가레인 | Screw fastening device for probe card and probe card assembling device having same |
-
2003
- 2003-12-29 KR KR1020030098773A patent/KR20050067759A/en not_active Application Discontinuation
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100882512B1 (en) * | 2007-04-25 | 2009-02-10 | 윌테크놀러지(주) | Probe card |
| KR101704721B1 (en) | 2015-10-21 | 2017-02-08 | 주식회사 아이에스시 | Apparatus for testing a device-under-test |
| KR20180058173A (en) * | 2016-11-23 | 2018-05-31 | 주식회사 기가레인 | Apparatus for fastening screw of probe card and apparatus for assembling probe card comprising the same |
| WO2018097446A1 (en) * | 2016-11-23 | 2018-05-31 | 주식회사 기가레인 | Screw fastening device for probe card and probe card assembling device having same |
| CN109983347A (en) * | 2016-11-23 | 2019-07-05 | 吉佳蓝科技股份有限公司 | Probe card screw fastening device and the probe card assembling device for having it |
| CN109983347B (en) * | 2016-11-23 | 2021-07-02 | 吉佳蓝科技股份有限公司 | Screw fastening device for probe card and probe card assembling device provided with same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100712561B1 (en) | Wafer type probe card and method for fabricating the same and semiconductor test apparatus having wafer type probe card | |
| KR100652421B1 (en) | Doughnut type parallel probe card and method of wafer testing using the same | |
| JPH09318662A (en) | Inspecting device, inspecting probe and inspecting method | |
| KR20100069300A (en) | Probe card, and apparatus and method for testing semiconductor device | |
| KR20050067759A (en) | A semiconductor test device | |
| JP2003227860A (en) | Apparatus for scan testing printed circuit board | |
| KR20050067760A (en) | A semiconductor test device | |
| KR100744232B1 (en) | A semiconductor test device | |
| JP2005315775A (en) | Four-terminal inspection method and four-terminal inspection jig using single-sided transfer probe | |
| KR100532757B1 (en) | Prober system and method for distinguishing badness of a semiconductor wafer thereof | |
| JP2000214207A (en) | Scanning inspection device | |
| JPH0758168A (en) | Probing device | |
| KR20050067761A (en) | Probe card of a semiconductor test device | |
| JPH04315068A (en) | Apparatus for inspecting printed circuit board | |
| KR20040035215A (en) | Wafer inspection system having improved chuck leveling apparatus | |
| KR100718457B1 (en) | Semiconductor testing device and testing method therewith | |
| JP2591453B2 (en) | Burn-in board inspection apparatus and burn-in board inspection method | |
| JP2002100658A (en) | Semiconductor device inspection apparatus | |
| JPH10197590A (en) | Jig for multiple testing and multi-tester | |
| KR0127639B1 (en) | Probing test method and apparatus | |
| JPS63211642A (en) | Apparatus for testing semiconductor | |
| KR20030086000A (en) | Semiconductor testing device of pogo pin | |
| JP2717884B2 (en) | Semiconductor wafer measurement method | |
| CN115598493A (en) | Detection system of integrated circuit device, signal source and power supply device | |
| JPH07287042A (en) | In-circuit inspection method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |