KR20050066348A - Vertical alignment mode liquid crystal display device and method for fabricating the same - Google Patents
Vertical alignment mode liquid crystal display device and method for fabricating the same Download PDFInfo
- Publication number
- KR20050066348A KR20050066348A KR1020030097620A KR20030097620A KR20050066348A KR 20050066348 A KR20050066348 A KR 20050066348A KR 1020030097620 A KR1020030097620 A KR 1020030097620A KR 20030097620 A KR20030097620 A KR 20030097620A KR 20050066348 A KR20050066348 A KR 20050066348A
- Authority
- KR
- South Korea
- Prior art keywords
- liquid crystal
- field distortion
- distortion means
- pixel electrode
- crystal display
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/13363—Birefringent elements, e.g. for optical compensation
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
Abstract
본 발명은 전계가 형성되고 투명한 특성을 가지는 전계왜곡수단으로 도메인을 분할함으로써, 전계왜곡수단에서 발생하는 디스클리네이션을 방지하는 수직배향모드 액정표시소자 및 그 제조방법에 관한 것으로서, 특히 본 발명에 따른 수직배향모드 액정표시소자는 기판 상에서 수직교차되어 단위 픽셀을 정의하는 게이트 배선 및 데이터 배선과, 상기 게이트 배선 및 데이터 배선 교차부위에 형성된 박막트랜지스터와, 상기 박막트랜지스터와 연결되고 제 1 전계왜곡수단을 가지는 화소전극과, 상기 화소전극을 포함한 전면에 형성된 절연막과, 상기 절연막 상에서 상기 화소전극에 연결되어 상기 제 1 전계왜곡수단과 함께 상기 단위 픽셀의 도메인을 분할하는 제 2 전계왜곡수단과, 상기 기판과 이에 대향합착된 대향기판과의 사이에 형성된 액정층을 포함하여 구성되는 것을 특징으로 한다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a vertical alignment mode liquid crystal display device and a method for manufacturing the same in which an electric field is formed and the domain is divided into electric field distortion means having transparent properties, thereby preventing the declining occurring in the electric field distortion means. The vertical alignment mode liquid crystal display device includes a gate line and a data line vertically intersecting on a substrate to define a unit pixel, a thin film transistor formed at an intersection of the gate line and the data line, and a first field distortion means connected to the thin film transistor. A pixel electrode having a light source, an insulating film formed on the entire surface including the pixel electrode, second field distortion means connected to the pixel electrode on the insulating film and dividing a domain of the unit pixel together with the first field distortion means; The liquid crystal layer formed between the substrate and the opposite substrate bonded thereto Characterized in that it comprises a.
Description
본 발명은 액정표시소자(LCD ; Liquid Crystal Display Device)에 관한 것으로, 특히 투명도전막에 슬릿 또는 구조물 등을 형성함으로써 전계를 왜곡시켜 광시야각을 구현하는 수직배향모드 액정표시소자 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device (LCD), and more particularly, to a vertical alignment mode liquid crystal display device that realizes a wide viewing angle by distorting an electric field by forming a slit or a structure in a transparent conductive film, and a manufacturing method thereof. will be.
현재 주로 사용되고 있는 액정표시소자 중 하나로 비틀린 네마틱(TN : twisted nematic) 모드의 액정표시소자를 들 수 있다. One of the liquid crystal display devices currently used is a liquid crystal display device of twisted nematic (TN) mode.
상기 TN 모드 액정표시소자는 두 기판에 각각 전극을 형성하고, 그 사이에 채워진 액정 분자들이 기판에 평행하며 일정한 피치(pitch)를 가지고 나선상으로 꼬여 있도록 한 다음, 전극에 전압을 가하여 액정 방향자를 구동하는 방식이다. The TN mode liquid crystal display device forms electrodes on two substrates, and the liquid crystal molecules filled therebetween are parallel to the substrate, twisted in a spiral with a constant pitch, and then a voltage is applied to the electrodes to drive the liquid crystal director. That's the way it is.
그러나, 이러한 TN 모드 액정 표시 장치는 오프(off) 상태에서 빛이 완전히 차단되지 않기 때문에 콘트라스트비가 좋지 않을 뿐 아니라 콘트라스트비가 각도에 따라 변하며, 각도가 변화함에 따라 중간조의 휘도가 반전하는 등 안정적인 화상을 얻기 어렵다. 또한, 화질이 정면에 대해 대칭이 되지 않는 등의 시야각 문제를 가진다.However, since the TN mode liquid crystal display does not completely block the light in the off state, the contrast ratio is not good and the contrast ratio changes with the angle, and the brightness of the halftone is reversed as the angle changes. Hard to get In addition, there is a viewing angle problem such as that the image quality is not symmetrical with respect to the front face.
종래 이런 액정표시소자의 협소한 시야각 문제를 해결하기 위한 연구가 활발한데, 보상 필름으로 시야각을 보상하는 필름보상형 모드(Film-compensated Mode)와, 화소를 여러 도메인으로 나눠 각각의 도메인의 주시야각 방향을 달리하여 시야각을 보상하는 멀티도메인 모드(Multi-Domain Mode)와, 동일 기판상에 두 개의 전극을 위치시켜 수평 방향의 전계가 일어나도록 하는 횡전계(In-Plane Switching)모드 그리고, OCB(Optically Compensated Birefringence Mode)모드와 같은 기술이 있다. Conventionally, studies to solve the narrow viewing angle problem of the liquid crystal display device are active, and a film compensation mode (Film-compensated Mode) for compensating the viewing angle with a compensation film, and the viewing angle of each domain by dividing pixels into multiple domains Multi-Domain Mode for compensating viewing angles in different directions, In-Plane Switching mode for placing two electrodes on the same substrate to generate a horizontal electric field, and OCB ( There are techniques such as Optically Compensated Birefringence Mode.
한편, 수직배향(VA: Vertical Alignment) 모드 액정표시소자는 유전율 이방성이 음인 네가티브형 액정과 수직배향막을 이용하는 것으로써, 전압이 인가되지 않은 상태에서는 액정 분자의 장축이 배향막 평면에 수직 배열하게 하고 기판에 부착되어 있는 편광판의 편광축을 상기 액정분자의 장축과 수직하게 배치하여 흑색바탕모드(normally black mode)를 표시하도록 한다. 반면에, 전압이 인가되면 네가티브형 액정분자의 전계에 대해 비스듬하게 배향하는 성질에 의해, 액정 분자의 장축이 배향막 평면의 수직 방향에서 배향막 평면 쪽으로 움직이게 하여 빛을 투과시킨다. On the other hand, the vertical alignment (VA) mode liquid crystal display uses a negative liquid crystal having a negative dielectric anisotropy and a vertical alignment layer. In the state where no voltage is applied, the long axis of the liquid crystal molecules is vertically aligned with the plane of the alignment layer. The polarization axis of the polarizer attached to the vertical axis of the liquid crystal molecule is arranged perpendicularly to display a black mode (normally black mode). On the other hand, when a voltage is applied, the long axis of the liquid crystal molecules moves toward the alignment layer plane in the vertical direction of the alignment layer plane due to the property of being oriented obliquely with respect to the electric field of the negative liquid crystal molecule to transmit light.
이와 같은 수직배향 액정 표시 장치는 비틀린 네마틱 방식에 비해 콘트라스트비, 응답 속도 등의 여러 가지 면에서 우수하다. 또한, 액정 분자의 배향 방향을 다수의 방향으로 분할해 주고 보상 필름을 사용하는 경우, 효과적으로 광시야각을 구현할 수 있다는 장점이 있다.Such a vertically aligned liquid crystal display device is superior in various aspects, such as contrast ratio and response speed, compared to the twisted nematic method. In addition, when the alignment direction of the liquid crystal molecules are divided into a plurality of directions and a compensation film is used, there is an advantage in that a wide viewing angle can be effectively realized.
최근에는 배향 처리 대신, 기판에 부수전극(side-electrode), 돌기(rib) 등의 구조물 또는 슬릿(slit)을 형성함으로써 액정층에 인가되는 전기장을 왜곡시켜 액정분자의 방향자를 원하는 방향으로 위치시키기도 한다.Recently, instead of the alignment process, structures such as side-electrodes, ribs, or slits are formed on the substrate, thereby distorting the electric field applied to the liquid crystal layer to position the director of the liquid crystal molecules in a desired direction. do.
상기 예로서는 공통전극에 립을 형성하는 MVA(Multi-domain Vertical Alignment)와, 공통전극에 슬릿을 형성하는 PVA(Patterned Vertical Alignment)와, BBVA(bias-bending Vertical Alignment) 등이 있다. Examples include multi-domain vertical alignment (MVA) for forming ribs on the common electrode, patterned vertical alignment (PVA) for forming slits in the common electrode, bias-bending vertical alignment (BBVA), and the like.
이하, 첨부된 도면을 참조하여 종래 기술의 수직배향모드 액정표시소자를 설명하면 다음과 같다.Hereinafter, a vertical alignment mode liquid crystal display device according to the related art will be described with reference to the accompanying drawings.
도1은 종래 기술에 의한 PVA 모드 액정표시소자의 평면도이고, 도 2는 도 1 의 Ⅰ-Ⅰ' 선상의 절단면도이고, 도 3은 종래 기술에 의한 PVA 모드 액정표시소자에서의 투과율 그래프이다.1 is a plan view of a PVA mode liquid crystal display device according to the prior art, FIG. 2 is a sectional view taken along line II ′ of FIG. 1, and FIG. 3 is a graph of transmittance in the PVA mode liquid crystal display device according to the prior art.
먼저, 종래의 PVA 모드 액정표시소자에 대해 도 1 및 도 2를 참고로 살펴보면, 상,하부 기판(21,11)과 그 사이에 형성된 액정층(10)으로 구성되는 액정표시소자에 있어서, 상기 하부 기판(11)에는 일렬로 교차 배열되어 화소영역을 정의하는 게이트 배선(12) 및 데이터 배선(15)과, 상기 화소영역에 형성된 화소전극(17)과, 상기 게이트 배선(12)과 데이터 배선(15)의 교차 지점에 형성되어 상기 게이트 배선(12)의 주사신호에 의해 선택적으로 스위칭되어 상기 데이터 배선의 데이터 신호를 상기 화소전극에 인가하는 박막트랜지스터(TFT:Thin Film Transistor)와, 상기 화소전극(17)의 소정 부위에 형성되어 전계 왜곡에 의해 액정 방향자를 제어하는 복수개의 제 1 전계왜곡수단(33)과, 상기 제 1 전계왜곡수단(33)을 가지는 화소전극(17)을 포함한 전면에 형성되어 액정분자의 배열을 제어하는 제 1 수직배향막(29)이 구비되어 있다.First, referring to FIG. 1 and FIG. 2 with reference to the conventional PVA mode liquid crystal display device, in the liquid crystal display device comprising the upper and lower substrates 21 and 11 and the liquid crystal layer 10 formed therebetween, The lower substrate 11 has a gate wiring 12 and a data wiring 15 intersecting in a row to define a pixel region, a pixel electrode 17 formed in the pixel region, the gate wiring 12 and a data wiring. A thin film transistor (TFT) formed at an intersection point of 15 and selectively switched by a scan signal of the gate line 12 to apply a data signal of the data line to the pixel electrode; A front surface including a plurality of first field distortion means 33 formed at a predetermined portion of the electrode 17 to control the liquid crystal director by electric field distortion, and a pixel electrode 17 having the first field distortion means 33. Formed of crystalline molecules A first vertical alignment film 29 for controlling heat is provided.
도 1 및 도 2에서는 상기 제 1 전계왜곡수단(33)을 화소전극(17)을 선택적으로 제거하여 형성된 슬릿(slit)으로 나타내었다.1 and 2, the first electric field distortion means 33 is represented as a slit formed by selectively removing the pixel electrode 17.
한편, 상기 박막트랜지스터(TFT)는 상기 게이트 배선(12)에서 분기된 게이트 전극과, 상기 게이트 전극 상부에 적층된 게이트 절연막과, 상기 게이트 전극 상부에 섬(island) 모양으로 형성된 반도체층과, 상기 데이터 배선(15)에서 분기되어 상기 반도체층 상부에 형성된 소스/드레인 전극으로 구성된다. The thin film transistor TFT may include a gate electrode branched from the gate line 12, a gate insulating layer stacked on the gate electrode, a semiconductor layer formed in an island shape on the gate electrode, It is composed of a source / drain electrode branched from the data line 15 formed on the semiconductor layer.
그리고, 도시하지는 않았으나 하부기판에는 상기 게이트 배선과 평행한 스토리지 커패시터(storage capacitor)가 더 형성되어 박막트랜지스터의 턴오프 구간에서 액정층에 충전된 전압을 유지시켜 기생용량에 의한 화질저하를 방지하는 역할을 한다. Although not shown, a storage capacitor parallel to the gate wiring is further formed on the lower substrate to maintain the voltage charged in the liquid crystal layer in the turn-off period of the thin film transistor, thereby preventing deterioration in image quality due to parasitic capacitance. Do it.
한편, 상부기판(21)에는 전계가 불안정하여 액정의 배향을 제어하기가 어려운 영역에서 발생하는 빛샘을 방지하기 위한 블랙 매트릭스층(22)과, 화면 상에 색상을 표현하기 위해 상기 블랙 매트릭스층(22) 사이에 형성되는 R,G,B의 컬러필터층(23)과, 상기 컬러필터층(23) 상부에 적층되어 하부기판(11)의 화소전극(17)에 대향하는 공통전극(24)과, 상기 공통전극(24)의 소정 부위에 형성되어 전계 왜곡으로 액정 방향자를 제어하는 복수개의 제 2 전계왜곡수단(31)과, 상기 제 2 전계왜곡수단(31)을 가지는 공통전극(24)을 포함한 전면에 형성되어 액정분자의 배열을 제어하는 제 2 수직배향막(30)이 구비되어 있다.On the other hand, the upper substrate 21 has a black matrix layer 22 for preventing light leakage occurring in an area where it is difficult to control the alignment of the liquid crystal due to an unstable electric field, and the black matrix layer ( 22, R, G, and B color filter layers 23 formed therebetween, a common electrode 24 stacked on the color filter layer 23 and facing the pixel electrode 17 of the lower substrate 11; A plurality of second field distortion means 31 formed at a predetermined portion of the common electrode 24 to control the liquid crystal director by electric field distortion, and having a common electrode 24 having the second field distortion means 31. A second vertical alignment layer 30 is formed on the front surface to control the arrangement of liquid crystal molecules.
도 2에서의 미설명 부호인 60은 위상차 필름을 나타낸 것이고, 61은 편광필름을 나타낸 것이다. 위상차 필름 및 편광필름은 상,하부 기판(21,11)의 외주면에 각각 부착된다.Reference numeral 60 in FIG. 2 denotes a retardation film, and 61 denotes a polarizing film. The retardation film and the polarizing film are attached to the outer circumferential surfaces of the upper and lower substrates 21 and 11, respectively.
한편, 도 1 및 도 2에서는 상기 제 2 전계왜곡수단(31)을 공통전극(24)을 선택적으로 제거하여 형성된 슬릿으로 나타내었다. 1 and 2, the second field distortion means 31 is shown as a slit formed by selectively removing the common electrode 24.
상기 제 2 전계왜곡수단(31)은 슬릿 형상 이외에, 공통전극 상에 별도의 유전물질을 증착하여 패터닝한 립(rib)으로 형성할 수 있다. 이 때, 공통전극(24)에 형성되는 전계왜곡수단이 슬릿일 때에는 통상, PVA 모드라 하고, 립인 때에는 MVA 모드라 한다. In addition to the slit shape, the second field distortion means 31 may be formed of ribs patterned by depositing a separate dielectric material on the common electrode. At this time, when the field distortion means formed in the common electrode 24 is a slit, it is usually called a PVA mode, and when it is a lip, it is called an MVA mode.
도면에 나타낸 상기 제 1 전계왜곡수단(33) 및 제 2 전계왜곡수단(31)은 서로 평행하는 사선모양으로 교번 배치되어 멀티도메인을 형성하는 것으로 나타내었으나, 전계왜곡수단의 모양은 사선모양에 한정되지 않고, 선모양, ×모양, +선모양 등 다양하게 변형 가능하다.The first electric field distortion means 33 and the second electric field distortion means 31 shown in the drawings are alternately arranged in parallel diagonal lines to form a multi-domain, but the shape of the electric field distortion means is limited to the diagonal shape. It is not possible to deform in various ways such as a line shape, a X shape, and a + line shape.
도시하지는 않았으나, 상기 화소전극(17) 및 공통전극(24) 내측면에는 액정 분자의 배열을 제어하기 위한 수직배향막이 더 구비된다.Although not shown, a vertical alignment layer is further provided on the inner surfaces of the pixel electrode 17 and the common electrode 24 to control the arrangement of liquid crystal molecules.
그리고, 상기 상, 하부 기판(11,21) 사이에는 액정층(10)이 더 형성되는데, VA 모드의 액정표시소자에는 유전율 이방성이 음인 네가티브 액정을 사용하여, 초기에 액정 분자의 장축이 기판 평면에 수직 배열되도록 한다.Further, the liquid crystal layer 10 is further formed between the upper and lower substrates 11 and 21. In the liquid crystal display of the VA mode, a negative liquid crystal having a negative dielectric anisotropy is used, and the long axis of the liquid crystal molecules is initially formed on the substrate plane. Make sure it is vertically aligned with.
이와 같이 형성된 액정표시소자는 하나의 단위 픽셀에 대해서, 하부기판(11)의 제 1 전계왜곡수단(33)과 상부기판(21)의 제 2 전계왜곡수단(31)에 의해 다수개의 영역으로 나뉘는 멀티-도메인(multi-domain)이 된다.The liquid crystal display device thus formed is divided into a plurality of regions by the first field distortion means 33 of the lower substrate 11 and the second field distortion means 31 of the upper substrate 21 with respect to one unit pixel. It becomes a multi-domain.
이러한 PVA 모드 액정표시소자에 일정한 전압을 걸어 온시켜 주면, 도 2에 도시된 바와 같은 등전위면(1)이 형성되고, 액정층(10)의 액정분자가 등전위면(1)에 따라 일정한 방향으로 눕게 된다. When a constant voltage is applied to the PVA mode liquid crystal display device, an equipotential surface 1 as shown in FIG. 2 is formed, and the liquid crystal molecules of the liquid crystal layer 10 are in a constant direction along the equipotential surface 1. I will lie down.
이처럼, VA액정은 네가티브 특성을 가지기 때문에, 수평방향으로 형성되는 등전위면에 나란하도록 수평으로 눕게 되는데, 다만, 전계왜곡수단 근처에서는 수직방향의 등전위면이 형성되므로 액정분자가 수직으로 서게된다. 따라서, VA 모드는 액정분자가 수평으로 누운 영역에서만 빛이 통과하므로, 액정분자가 수직으로 서는 영역인 전계왜곡수단 근처에서는 빛이 통과하지 못해 디스클리네이션이 발생한다. 상기 디스클리네이션은 원하는 방향으로 액정분자를 배열하지 못하기 때문에 발생하는 것이기도 하다. As described above, since the VA liquid crystal has negative characteristics, the liquid crystal molecules lie horizontally to lie parallel to the equipotential surfaces formed in the horizontal direction. However, since the equipotential surfaces in the vertical direction are formed near the field distortion means, the liquid crystal molecules stand vertically. Therefore, in the VA mode, light passes only in an area in which the liquid crystal molecules lie horizontally, so that light does not pass in the vicinity of the field distortion means, which is an area in which the liquid crystal molecules stand vertically, so that the disclination occurs. The disclination also occurs because the liquid crystal molecules cannot be arranged in a desired direction.
구체적으로, 화소전극(17)에 7V를 인가하고 공통전극(24)에 0V를 인가하여 화이트 레벨로 온 시킨 경우, 시간이 20ms일 때 도 3에서와 같은 투과율 그래프가 얻어지는데, 슬릿이나 립 등의 전계왜곡수단 근처에서는 투과율이 급격히 낮아져서, 빛이 투과되지 않고 블랙 색상이 구현되는 디스클리네이션(disclination)이 발생함을 알 수 있다.Specifically, when 7V is applied to the pixel electrode 17 and 0V is applied to the common electrode 24 to turn on the white level, when the time is 20ms, a transmittance graph as shown in FIG. 3 is obtained. It can be seen that near the field distortion means of the transmittance, the transmittance is sharply lowered, so that the disclination occurs without the light being transmitted and the black color is realized.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 단위 픽셀을 다수개의 도메인으로 분할하는 전계왜곡수단을, 전계가 형성되는 투명도전막으로 형성함으로써 전계왜곡수단에서의 디스클리네이션을 방지하는 수직배향모드 액정표시소자 및 그 제조방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and is a vertical field preventing means for preventing discretization in the field distortion means by forming an electric field distortion means for dividing a unit pixel into a plurality of domains with a transparent conductive film in which an electric field is formed. An object of the present invention is to provide an alignment mode liquid crystal display device and a method of manufacturing the same.
상기와 같은 목적을 달성하기 위한 본 발명의 수직배향모드 액정표시소자는 기판 상에서 수직교차되어 단위 픽셀을 정의하는 게이트 배선 및 데이터 배선과, 상기 게이트 배선 및 데이터 배선 교차부위에 형성된 박막트랜지스터와, 상기 박막트랜지스터와 연결되고 제 1 전계왜곡수단을 가지는 화소전극과, 상기 화소전극을 포함한 전면에 형성된 절연막과, 상기 절연막 상에서 상기 화소전극에 연결되어 상기 제 1 전계왜곡수단과 함께 상기 단위 픽셀의 도메인을 분할하는 제 2 전계왜곡수단과, 상기 기판과 이에 대향합착된 대향기판과의 사이에 형성된 액정층을 포함하여 구성되는 것을 특징으로 한다. In order to achieve the above object, the vertical alignment mode liquid crystal display device includes a gate wiring and a data wiring vertically intersecting on a substrate to define a unit pixel, a thin film transistor formed at an intersection of the gate wiring and the data wiring, A pixel electrode connected to the thin film transistor and having a first field distortion means, an insulating film formed on the entire surface including the pixel electrode, and connected to the pixel electrode on the insulating film to form a domain of the unit pixel together with the first field distortion means. And a liquid crystal layer formed between the second field distortion means for dividing and the opposite substrate bonded to the substrate.
그리고, 본 발명의 다른 목적을 달성하기 위한 수직배향모드 액정표시소자의 제조방법은 기판 상에 게이트 배선 및 데이터 배선을 수직교차 형성하고, 상기 게이트 배선 및 데이터 배선의 교차 지점에 박막트랜지스터를 형성하는 단계와, 상기 데이터 배선을 포함한 전면에 보호막을 형성하는 단계와, 상기 보호막 상에 상기 박막트랜지스터에 연결되는 화소전극을 형성함과 동시에, 상기 화소전극에 제 1 전계왜곡수단을 형성하는 단계와, 상기 화소전극을 포함한 전면에 절연막을 형성하는 단계와, 상기 절연막 상에 상기 화소전극에 연결되는 제 2 전계왜곡수단을 형성하는 단계와, 상기 기판에 대향기판을 대향합착하고, 두 기판 사이에 액정층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.In addition, a method of manufacturing a vertical alignment mode liquid crystal display device for achieving another object of the present invention is to vertically form a gate wiring and a data wiring on a substrate, and to form a thin film transistor at the intersection of the gate wiring and the data wiring. Forming a protective film on the entire surface including the data wiring, forming a pixel electrode connected to the thin film transistor on the protective film, and forming a first electric field distortion means on the pixel electrode; Forming an insulating film on the entire surface including the pixel electrode, forming a second electric field distortion means connected to the pixel electrode on the insulating film, opposing the opposing substrate to the substrate, and forming a liquid crystal between the two substrates. It characterized by comprising a step of forming a layer.
이하, 첨부된 도면을 참조하여 본 발명에 의한 수직배향모드 액정표시소자 및 그 제조방법을 상세히 설명하면 다음과 같다.Hereinafter, a vertical alignment mode liquid crystal display device and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings.
도 4는 본 발명에 의한 VA 모드 액정표시소자의 평면도이고, 도 5는 도 4 의 Ⅱ-Ⅱ' 선상의 절단면도이며, 도 6은 본 발명에 의한 VA 모드 액정표시소자에서의 투과율 그래프이다.4 is a plan view of a VA mode liquid crystal display device according to the present invention, FIG. 5 is a cross-sectional view taken along line II-II 'of FIG. 4, and FIG. 6 is a graph of transmittance in the VA mode liquid crystal display device according to the present invention.
그리고, 도 7a 내지 도 7d는 본 발명에 의한 VA 모드 액정표시소자의 공정평면도이다.7A to 7D are process plan views of the VA mode liquid crystal display device according to the present invention.
도 4 및 도 5에 도시된 바와 같이, 본 발명에 따른 수직배향모드 액정표시소자는 상부기판 및 하부기판(121, 111)과, 상기 상,하부 기판(121, 111) 사이에 주입되어 형성된 액정층(110)으로 구성되는데, 상기 액정층(110)의 액정으로는 전기적 이방성 Δε의 방향과 광학적 이방성 Δn 의 방향이 서로 수직이거나 또는 수직에 가까운 액정인 네가티브 액정을 사용한다.4 and 5, the vertical alignment mode liquid crystal display device according to the present invention is a liquid crystal formed by being injected between the upper substrate and the lower substrate (121, 111), and the upper and lower substrates (121, 111) The liquid crystal of the liquid crystal layer 110 is a liquid crystal of the layer 110, the direction of the electrical anisotropy Δε and the direction of the optical anisotropy Δn is a liquid crystal that is perpendicular or close to the vertical liquid crystals.
그리고, 상기 상부기판(121)에는 빛샘 방지를 위해 소정 부위에 형성된 블랙 매트릭스(122)와, 상기 블랙 매트릭스(122) 사이에 형성되어 색상을 구현하는 R,G,B의 컬러필터층(123)과, 상기 컬러필터층(123)을 포함한 전면에 일체형으로 형성되고 전혀 패터닝되지 않은 공통전극(124)과, 상기 공통전극(124)을 포함한 전면에 형성된 제 2 수직배향막(130)이 구비된다.In addition, the upper substrate 121 includes a black matrix 122 formed at a predetermined portion to prevent light leakage, and a color filter layer 123 of R, G, and B formed between the black matrix 122 to implement color. The common electrode 124 is integrally formed on the front surface including the color filter layer 123 and is not patterned at all, and the second vertical alignment layer 130 is formed on the front surface including the common electrode 124.
한편, 상기 하부 기판(111)에는 절연막인 게이트 절연막(113)을 사이에 두고 매트릭스 형태로 서로 교차 배열되어 서브 픽셀을 정의하는 게이트 배선(112) 및 데이터 배선(115)과, 상기 두 배선의 교차 부위에 형성된 박막트랜지스터(TFT)와, 절연막인 보호막(116)을 사이에 두고 상기 박막트랜지스터(TFT)와 연결되고 슬릿인 제 1 전계왜곡수단(133)을 가지는 화소전극(117)과, 상기 화소전극(117)을 포함한 전면에 형성된 절연막(118)과, 상기 절연막(118) 상에 형성되어 상기 제 1 전계왜곡수단(133)과 일정한 패턴을 이루어 상기 서브 픽셀을 다수개의 영역으로 분할하는 제 2 전계왜곡수단(131)과, 상기 제 2 전계왜곡수단(131)을 포함한 전면에 형성된 제 1 수직배향막(129)이 구비된다.On the other hand, the lower substrate 111 intersects each other in a matrix form with a gate insulating film 113 serving as an insulating film therebetween to define a subpixel, and a gate wiring 112 and a data wiring 115 intersecting each other. A pixel electrode 117 having a thin film transistor (TFT) formed at a portion, a first field distortion means 133 connected to the thin film transistor TFT and having a slit between the thin film transistor TFT having an insulating film therebetween, and the pixel An insulating film 118 formed on the front surface including the electrode 117 and a second film formed on the insulating film 118 to form a predetermined pattern with the first electric field distortion means 133 to divide the sub-pixel into a plurality of regions. The field distortion means 131 and the first vertical alignment layer 129 formed on the front surface including the second field distortion means 131 are provided.
이 때, 상기 제 1 전계왜곡수단(133)은 상기 화소전극(117)의 소정 부위를 제거하여 형성되고, 상기 제 2 전계왜곡수단(131)은 별도로 도전성 물질을 패터닝하여 형성된다. In this case, the first field distortion means 133 is formed by removing a predetermined portion of the pixel electrode 117, and the second field distortion means 131 is formed by separately patterning a conductive material.
특히, 상기 제 2 전계왜곡수단(131)은 상기 절연막(118)에 형성된 콘택홀(151)을 통해 상기 화소전극(117)에 연결되어 화소전극(117)과 동일한 전압을 인가받게 되는데, 이처럼, 제 2 전계왜곡수단(131)에도 전계가 형성되므로 상기 제 2 전계왜곡수단 근처의 액정분자를 원하는 방향으로 배열 가능하게 되어 디스클리네이션이 발생하지 않게 된다.In particular, the second electric field distortion means 131 is connected to the pixel electrode 117 through a contact hole 151 formed in the insulating film 118 and receives the same voltage as the pixel electrode 117. Since the electric field is also formed in the second electric field distortion means 131, the liquid crystal molecules near the second electric field distortion means can be arranged in a desired direction so that the disclination does not occur.
그리고, 상기 제 2 전계왜곡수단(131)은 상기 화소전극(117)과 같은 ITO 또는 IZO의 투명한 도전성 물질로 형성되므로 백라이트로부터 투입되는 빛의 투과율이 떨어지지 않게 된다.The second electric field distortion means 131 is formed of a transparent conductive material of ITO or IZO, such as the pixel electrode 117, so that the transmittance of light introduced from the backlight does not fall.
이러한, 액정표시소자는 하부기판(111)의 제 1 ,제 2 전계왜곡수단(133,131)에 의해 서브 픽셀내의 영역이 다수개의 영역으로 분할되어 각 영역의 액정분자가 서로 다른 방향으로 배향됨으로써 전체 시야각이 보상된다. 이 때, 상기 제 1 전계왜곡수단(133) 및 제 2 전계왜곡수단(131)은 선모양, ×모양, +선모양 등 다양한 패턴으로 형성할 수 있으며, 도 4에서는 서로 평행하는 사선형태로 교번 배치되는 것으로 나타내었다.In the liquid crystal display device, a region in a subpixel is divided into a plurality of regions by the first and second electric field distortion means 133 and 131 of the lower substrate 111 so that the liquid crystal molecules of each region are oriented in different directions so that the entire viewing angle is obtained. This is compensated. In this case, the first electric field distortion means 133 and the second electric field distortion means 131 may be formed in various patterns such as a line shape, a X shape, a + line shape, and alternately in a diagonal form parallel to each other in FIG. It is shown to be deployed.
이와 같이 본 발명에 의한 액정표시소자는 상부기판(121) 상에 전계왜곡수단을 형성하지 않는데, 종래에서와 같이, 상,하부 기판 각각에 전계왜곡수단을 형성하는 경우, 상,하부 기판의 합착공정에서의 미스-얼라인에 의해 상,하부 기판의 전계왜곡수단이 어긋나게 되어 광손실이 발생함에 비해, 본 발명에 의한 액정표시소자는 전계왜곡수단이 모두 하부 기판에 형성되므로 상,하부 기판의 미스-얼라인에 의한 광손실을 방지할 수 있다. As described above, the liquid crystal display device according to the present invention does not form the electric field distortion means on the upper substrate 121. When the electric field distortion means is formed on each of the upper and lower substrates as in the prior art, the upper and lower substrates are bonded together. While the field distortion means of the upper and lower substrates are misaligned due to the misalignment in the process, the optical loss occurs, whereas in the liquid crystal display device according to the present invention, the field distortion means are formed on the lower substrate. It is possible to prevent light loss due to misalignment.
한편, 상기의 액정표시소자에 전압을 인가하게 되면, 수직으로 초기 배열되어있던 액정분자들이 등전위면에 나란하게 수평으로 눕게 된다. 이 때, 도 5에 도시된 바와 같이, 제 1 전계왜곡수단(133)은 투명도전막이 제거된 부분이므로 주위보다 전위가 낮고, 제 2 전계왜곡수단(131)은 별도의 투명도전막이 형성되어 화소전극(117)으로부터 전압을 인가받으므로 전위가 높으며, 제 1 ,제 2 전계왜곡수단(133,131)이 없는 부분의 화소전극(117)은 유전층인 절연막(118)에 의해 방해를 받아 상기 제 2 전계왜곡수단(131)보다 전위가 낮아진다.On the other hand, when a voltage is applied to the liquid crystal display device, the liquid crystal molecules initially arranged vertically are horizontally laid side by side on the equipotential surface. In this case, as shown in FIG. 5, since the first electric field distortion means 133 is a portion where the transparent conductive film has been removed, the potential is lower than that of the surroundings, and the second electric field distortion means 131 has a separate transparent conductive film formed thereon. Since the voltage is applied from the electrode 117, the potential is high, and the pixel electrode 117 in the portion without the first and second electric field distortion means 133 and 131 is interrupted by the insulating film 118 which is a dielectric layer and the second electric field. The potential is lower than the distortion means 131.
이 때 형성되는 등전위면(101)에 따라 액정의 응답시간이 달라지므로 상기 절연막(118)의 유전율과 두께를 조절할 수 있다. Since the response time of the liquid crystal varies according to the equipotential surface 101 formed at this time, the dielectric constant and thickness of the insulating layer 118 may be adjusted.
여기서, 상기 절연막(118)은 3.5정도의 저유전율 특성의 BCB(Benzocyclobutene), 아크릴계 수지(acryl resin) 등의 유기절연물질 또는 7.2 정도의 유전율을 가지는 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등의 무기절연물질로 형성할 수 있다.Here, the insulating film 118 is an organic insulating material such as BCB (Benzocyclobutene), acrylic resin (acryl resin) having a low dielectric constant of about 3.5 or silicon nitride (SiNx), silicon oxide (SiOx) having a dielectric constant of about 7.2, etc. It can be formed of an inorganic insulating material.
구체적으로, 유전율이 6.7인 절연막(118)을 0.8㎛두께로 형성하고, 화소전극(117)에 7V를 인가하고 공통전극(124)에 0V를 인가하여 화이트 레밸로 온 시킨 경우, 시간이 20ms일 때 도 6에서와 같은 투과율 그래프가 얻어지는데, 슬릿인 제 1 전계왜곡수단(133) 근처에서는 투과율이 급격히 낮아져서, 빛이 투과되지 않고 블랙 색상이 구현되는 디스클리네이션(disclination)이 발생하지만, 투명도전막으로 형성된 제 2 전계왜곡수단(131) 에서는 투과율이 낮아지지 않고 전계가 형성되어 디스클리네이션이 발생하지 않는다. 따라서, 본 발명에 의한 액정표시소자는 투과특성 면에서도 유리함을 알 수 있다. Specifically, when the insulating film 118 having a dielectric constant of 6.7 is formed to have a thickness of 0.8 μm, 7 V is applied to the pixel electrode 117, and 0 V is applied to the common electrode 124, the time is 20 ms. When the transmittance graph as shown in FIG. 6 is obtained, near the first electric field distortion means 133, which is a slit, the transmittance is sharply lowered, so that the disclination occurs when light is not transmitted and black color is realized. In the second electric field distortion means 131 formed of the electric film, the transmittance is not lowered and an electric field is formed so that no disclination occurs. Therefore, it can be seen that the liquid crystal display device according to the present invention is advantageous in terms of transmission characteristics.
한편, 상기 상,하부 기판(121,111)의 외측면에는 위상차 필름(Phase Difference Film) 및 편광필름이 더 부착된다.Meanwhile, a phase difference film and a polarizing film are further attached to outer surfaces of the upper and lower substrates 121 and 111.
상기 위상차 필름은 하나의 축을 가지는 네가티브 일축성 필름(negative uniaxial film)으로서, 시야각을 보상한다.The retardation film is a negative uniaxial film having one axis and compensates for a viewing angle.
따라서, 그레이 반전이 없는 영역이 확대되고, 비스듬한 방향에서의 콘트라스트비가 커지고, 한 화소내에서의 멀티도메인이 구현됨으로써 좌,우측 방향에서의 시야각이 효과적으로 보상된다.Therefore, the area without gray inversion is enlarged, the contrast ratio in the oblique direction is increased, and the multi-domain in one pixel is realized, so that the viewing angles in the left and right directions are effectively compensated.
이와 같이 형성된 액정표시소자에 전계를 인가시켜 주면 기판 표면에 대해 세로로 세워져 있던 액정분자의 장축이 제 1 ,제 2 전계왜곡수단(133,131)을 중심으로 서로 다른 방향으로 기울어져 시야각을 보상하게 됨으로써 광시야각을 구현한다.When the electric field is applied to the liquid crystal display device formed as described above, the long axes of the liquid crystal molecules vertically aligned with respect to the substrate surface are inclined in different directions with respect to the first and second electric field distortion means 133 and 131 to compensate for the viewing angle. Wide viewing angle is achieved.
제조방법을 통해 좀 더 자세히 살펴보면, 먼저 도 7a에 도시된 바와 같이, 기판 상에 낮은 비저항을 가지는 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등의 금속을 증착한 후 패터닝하여 복수개의 게이트 배선(112)과 게이트 전극(112a)을 형성한다.Looking in more detail through the manufacturing method, first, as shown in Figure 7a, having a low resistivity on the substrate (Cu), aluminum (Al), aluminum alloy (AlNd: Aluminum Neodymium), molybdenum (Mo), chromium Metals such as (Cr), titanium (Ti), tantalum (Ta), and molybdenum-tungsten (MoW) are deposited and patterned to form a plurality of gate lines 112 and gate electrodes 112a.
계속하여, 상기 게이트 배선(112)을 포함한 전면에 상기 금속과의 밀착성이 우수하며 절연 내압이 높은 실리콘질화물(SiNx) 또는 실리콘산화물(SiOx) 등의 무기물을 플라즈마 화학 기상 증착방법(PECVD:Plasma Enhanced Chemical Vapor Deposition)으로 증착하여 게이트 절연막(도 5의 113)을 형성한다.Subsequently, an inorganic material such as silicon nitride (SiNx) or silicon oxide (SiOx) having excellent adhesion and high dielectric breakdown voltage on the entire surface including the gate wiring 112 may be deposited using a plasma enhanced chemical vapor deposition method (PECVD). Chemical Vapor Deposition) to form a gate insulating film (113 in FIG. 5).
그리고, 상기 게이트 절연막을 포함한 전면에 비정질 실리콘(a-Si:H)을 고온에서 증착한후 패터닝하여 게이트 전극(112a) 상부의 게이트 절연막 상에 반도체층(114)을 형성한다. In addition, amorphous silicon (a-Si: H) is deposited on the entire surface including the gate insulating layer at a high temperature and then patterned to form a semiconductor layer 114 on the gate insulating layer on the gate electrode 112a.
상기 반도체층(114) 상에는 이후 형성될 소스/드레인 전극과의 곤택저항을 낮추기 위해 비정질 실리콘에 불순물을 도핑한 오버코트층을 더 형성할 수 있다.An overcoat layer doped with an impurity in amorphous silicon may be further formed on the semiconductor layer 114 in order to reduce a corner resistance with a source / drain electrode to be formed later.
이후, 도 7b에 도시된 바와 같이, 상기 반도체층(114)을 포함한 전면에 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등의 저저항 금속을 증착한 후 패터닝하여 데이터 배선(115) 및 소스/드레인 전극(115a,115b)을 형성한다. Subsequently, as shown in FIG. 7B, copper (Cu), aluminum (Al), aluminum alloy (AlNd: Aluminum Neodymium), molybdenum (Mo), chromium (Cr), and titanium on the front surface including the semiconductor layer 114. Low-resistance metals such as (Ti), tantalum (Ta), and molybdenum-tungsten (MoW) are deposited and patterned to form the data lines 115 and the source / drain electrodes 115a and 115b.
상기 데이터 배선(115)은 상기 게이트 배선(112)에 교차하도록 형성하여 서브 픽셀을 정의하고, 상기 소스/드레인 전극(115a,115b)은 상기 반도체층(114) 양 끝에 각각 형성하여 게이트 전극(112a), 반도체층(114), 소스/드레인 전극(115a,115b)으로 구성되는 박막트랜지스터를 완성한다. The data line 115 is formed to cross the gate line 112 to define a subpixel, and the source / drain electrodes 115a and 115b are formed at both ends of the semiconductor layer 114 to form a gate electrode 112a. ), A thin film transistor composed of the semiconductor layer 114 and the source / drain electrodes 115a and 115b is completed.
이어서, 상기 데이터 배선(115)을 포함한 전면에 실리콘질화물질, 실리콘산화물질 등의 무기재료를 증착하거나 또는 BCB, 아크릴 수지 등의 유기재료를 도포하여 보호막(도 5의 116)을 형성하고, 상기 보호막의 소정 부위를 제거하여 상기 드레인 전극(115b)이 노출되는 제 1 콘택홀(150)을 형성한다.Subsequently, an inorganic material such as silicon nitride or silicon oxide is deposited on the entire surface including the data line 115, or an organic material such as BCB or acrylic resin is coated to form a protective film 116 of FIG. 5. A predetermined portion of the passivation layer is removed to form a first contact hole 150 through which the drain electrode 115b is exposed.
그 다음, 도 7c에 도시된 바와 같이, 상기 제 1 콘택홀(150)을 가지는 보호막 상에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명도전물질을 증착하고 패터닝하여 각 서브 픽셀 내의 영역을 대부분 차지하는 화소전극(117)을 형성한다. 이 때, 상기 화소전극(117)의 형성시, 화소전극(117)의 일부를 제거하여 슬릿인 제 1 전계왜곡수단(133)을 형성한다.Next, as shown in FIG. 7C, a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO) is deposited and patterned on the passivation layer having the first contact hole 150 to form each subpixel. The pixel electrode 117 which occupies most of the area | region inside is formed. At this time, when the pixel electrode 117 is formed, a part of the pixel electrode 117 is removed to form the first electric field distortion means 133 which is a slit.
상기 화소전극(117)은 제 1 콘택홀(150)을 통해 상기 박막트랜지스터의 드레인 전극(115b)에 도통된다.The pixel electrode 117 is electrically connected to the drain electrode 115b of the thin film transistor through the first contact hole 150.
이후, 상기 화소전극(117)을 포함한 전면에 3.5정도의 저유전율 특성의 BCB, 아크릴계 수지 등의 유기절연물을 도포하거나 또는 7.2 정도의 유전율을 가지는 실리콘 질화물, 실리콘 산화물 등의 무기절연물질을 증착하여 절연막(도 5의 118)을 형성한다.Thereafter, an organic insulator such as BCB and an acrylic resin having a low dielectric constant of about 3.5 is coated on the entire surface including the pixel electrode 117 or an inorganic insulating material such as silicon nitride or silicon oxide having a dielectric constant of about 7.2 is deposited. An insulating film (118 in FIG. 5) is formed.
절연막을 형성한 이후에는, 상기 절연막의 소정 부위를 제거하여 제 2 콘택홀(151)을 형성한다. 상기 제 2 콘택홀(151)을 형성하는 이유는, 후공정에서 형성될 제 2 전계왜곡수단이 상기 화소전극에 도통되도록 하기 위함이다.After forming the insulating film, a predetermined portion of the insulating film is removed to form the second contact hole 151. The reason for forming the second contact hole 151 is to allow the second electric field distortion means to be formed in the later process to be connected to the pixel electrode.
다음, 도 7d에 도시된 바와 같이, 상기 절연막(118)을 포함한 전면에 ITO 또는 IZO 등의 투명도전물질을 증착하고 패터닝하여 상기 제 2 콘택홀(151)을 통해 상기 화소전극(117)에 도통하는 제 2 전계왜곡수단(131)을 형성한다. Next, as illustrated in FIG. 7D, a transparent conductive material such as ITO or IZO is deposited and patterned on the entire surface including the insulating layer 118 to conduct the pixel electrode 117 through the second contact hole 151. The second field distortion means 131 is formed.
상기 제 2 전계왜곡수단(133, 131)은 선모양, ×모양, +선모양 등 다양한 형태로 형성할 수 있으나, 서브 픽셀 내에서 상기 제 1 전계왜곡수단(133)과 더불어 액정의 배열방향이 서로 다른 복수개의 영역을 분할할 수 있도록 상기 제 1 전계왜곡수단과 일정한 패턴을 이루도록 형성한다. 본 발명의 실시예에서는 도 7d에서와 같이, 사선모양으로 교차 형성하는 것으로 나타내었다. The second field distortion means 133 and 131 may be formed in various shapes such as a line shape, a X shape, and a + line shape, but the direction in which the liquid crystal is arranged together with the first field distortion means 133 in a subpixel is different. It is formed to form a predetermined pattern with the first electric field distortion means so as to divide a plurality of different areas. In the embodiment of the present invention, as shown in Figure 7d, it is shown to form an intersection in the shape of an oblique line.
이후, 상기 제 2 전계왜곡수단(131)을 포함한 전면에 폴리이미드(polyimide), 폴리아미드(polyamide), 광배향막인 폴리실록산-신나메이트, 셀룰로오스-신나메이트 등의 배향막 원료액을 인쇄하고, 상기 배향막 원료액을 60℃∼80℃ 정도의 온도로 가열하여 1차 경화한 다음, 좀더 높은 80℃∼200℃ 정도의 온도로 가열하여 2차 경화한 후, 배향막 원료액의 표면에 러빙 또는 광조사하여 제 1 수직배향막(129)을 형성한다. Subsequently, an alignment layer raw material solution such as polyimide, polyamide, or photo-alignment polysiloxane-cinnamate, cellulose-cinnamate is printed on the entire surface including the second field distortion means 131, and the alignment layer The raw material liquid was heated to a temperature of about 60 ° C. to 80 ° C. to be primarily cured, then heated to a higher temperature of about 80 ° C. to 200 ° C. to be secondary cured, and then rubbed or irradiated onto the surface of the alignment film raw material liquid. The first vertical alignment layer 129 is formed.
마지막으로, 블랙 매트릭스층, 컬러필터층, 공통전극 및 제 2 수직배향막이 형성된 상부기판을 상기 하부기판에 대향합착하고, 합착된 기판 내부를 진공 상태로 만든 뒤, 압력차를 이용해 두 기판 사이에 액정을 충진한다.Finally, the upper substrate on which the black matrix layer, the color filter layer, the common electrode, and the second vertical alignment layer are formed is bonded to the lower substrate, the inside of the bonded substrate is made into a vacuum state, and then a liquid crystal is formed between the two substrates using a pressure difference. To fill.
상기 액정은 유전율 이방성이 음인 액정으로서, 초기에 액정 분자의 장축이 기판 평면에 수직 배열되게 한다.The liquid crystal is a liquid crystal having a negative dielectric anisotropy, and initially causes the long axis of the liquid crystal molecules to be perpendicular to the substrate plane.
상기 액정에는 카이랄 도펀트(chiral dopant)를 포함할 수도 있다.The liquid crystal may include a chiral dopant.
이 때, 액정은 디스펜싱 방법(Dispensing Method)과 같은 드롭 방법(Drop Method)에 의해 주입될 수도 있다. 이는 하부기판의 가장자리에 접착제 역할을 하는 씨일 패턴을 형성하고, 디스펜싱 방법으로 상기 씨일 패턴 내부에 액정을 부분적으로 떨어뜨려 액정을 퍼지게 한 다음, 상,하부 기판을 합착시키는 방법이다. 참고로, 큰 면적의 기판에 드롭 방법을 적용할 경우 액정층 형성시간이 줄어들게 되고, 네가티브 액정을 사용할 경우 액정의 점도가 크기 때문에 액정 주입 시간이 단축된다. In this case, the liquid crystal may be injected by a drop method such as a dispensing method. This is a method of forming a seal pattern that acts as an adhesive on the edge of the lower substrate, and spreading the liquid crystal by partially dropping the liquid crystal inside the seal pattern by a dispensing method, and then bonding the upper and lower substrates. For reference, when the drop method is applied to a large area of the substrate, the liquid crystal layer formation time is reduced, and when the negative liquid crystal is used, the liquid crystal injection time is shortened because the viscosity of the liquid crystal is large.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.
상기와 같은 본 발명의 수직배향모드 액정표시소자 및 그 제조방법은 다음과 같은 효과가 있다. The vertical alignment mode liquid crystal display device and a method of manufacturing the same according to the present invention have the following effects.
첫째, 단위 픽셀을 다수개의 도메인으로 분할하는 전계왜곡수단을 전계가 형성되는 투명도전막으로 형성함으로써, 전계왜곡수단에 의해 투과율이 떨어지는 것을 방지함과 동시에 액정분자를 원하는 방향으로 제어가능하게 되므로 디스클리네이션이 발생하지 않게 된다.First, the field distortion means for dividing the unit pixel into a plurality of domains is formed of a transparent conductive film in which an electric field is formed, thereby preventing the drop in transmittance by the field distortion means and controlling liquid crystal molecules in a desired direction. Nation will not occur.
둘째, 전계왜곡수단이 모두 하부 기판에 형성되므로 상,하부 기판의 미스-얼라인에 의해 상,하부 기판의 전계왜곡수단이 어긋나는 것을 방지하고, 결국, 전계왜곡수단의 미스-얼라인에 의한 광손실을 방지할 수 있다. Second, since both the field distortion means are formed on the lower substrate, the field distortion means of the upper and lower substrates are prevented from being misaligned by the misalignment of the upper and lower substrates, and finally, the light due to the misalignment of the field distortion means. The loss can be prevented.
도 1은 종래 기술에 의한 PVA 모드 액정표시소자의 평면도.1 is a plan view of a PVA mode liquid crystal display device according to the prior art.
도 2는 도 1 의 Ⅰ-Ⅰ' 선상의 절단면도.FIG. 2 is a cross-sectional view taken along line II ′ of FIG. 1. FIG.
도 3은 종래 기술에 의한 PVA 모드 액정표시소자에서의 투과율 그래프.3 is a graph of transmittance in the PVA mode liquid crystal display device according to the prior art.
도 4는 본 발명에 의한 VA 모드 액정표시소자의 평면도.4 is a plan view of the VA mode liquid crystal display device according to the present invention.
도 5는 도 4 의 Ⅱ-Ⅱ' 선상의 절단면도.5 is a cross-sectional view taken along line II-II ′ of FIG. 4.
도 6은 본 발명에 의한 VA 모드 액정표시소자에서의 투과율 그래프.6 is a graph of transmittance in a VA mode liquid crystal display device according to the present invention.
도 7a 내지 도 7d는 본 발명에 의한 VA 모드 액정표시소자의 공정평면도.7A to 7D are process plan views of the VA mode liquid crystal display device according to the present invention.
*도면의 주요 부분에 대한 부호설명* Explanation of symbols on the main parts of the drawings
110 : 액정층 111 : 하부기판 110: liquid crystal layer 111: lower substrate
112 : 게이트 배선 112a : 게이트 전극 112: gate wiring 112a: gate electrode
113 : 게이트 절연막 114 : 반도체층 113: gate insulating film 114: semiconductor layer
115 : 데이터 배선 115a,115b : 소스,드레인 전극115: data wiring 115a, 115b: source, drain electrode
116 : 보호막 117 : 화소전극 116: protective film 117: pixel electrode
118 : 절연막 121 : 상부기판 118 insulating film 121 upper substrate
129, 130 : 제 1 ,제 2 수직배향막 129 and 130: first and second vertical alignment layers
133, 131 : 제 1 ,제 2 전계왜곡수단 133, 131: first and second electric field distortion means
150,151 : 제 1 ,제 2 콘택홀 150,151: first and second contact holes
160 : 위상차판 161 : 편광판 160: phase difference plate 161: polarizer
Claims (13)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030097620A KR20050066348A (en) | 2003-12-26 | 2003-12-26 | Vertical alignment mode liquid crystal display device and method for fabricating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030097620A KR20050066348A (en) | 2003-12-26 | 2003-12-26 | Vertical alignment mode liquid crystal display device and method for fabricating the same |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20050066348A true KR20050066348A (en) | 2005-06-30 |
Family
ID=37257434
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030097620A KR20050066348A (en) | 2003-12-26 | 2003-12-26 | Vertical alignment mode liquid crystal display device and method for fabricating the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20050066348A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101382480B1 (en) * | 2007-09-12 | 2014-04-09 | 삼성디스플레이 주식회사 | Liquid crystal display |
KR101529943B1 (en) * | 2013-11-18 | 2015-06-18 | 삼성디스플레이 주식회사 | Liquid crystal display |
-
2003
- 2003-12-26 KR KR1020030097620A patent/KR20050066348A/en active Search and Examination
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101382480B1 (en) * | 2007-09-12 | 2014-04-09 | 삼성디스플레이 주식회사 | Liquid crystal display |
KR101529943B1 (en) * | 2013-11-18 | 2015-06-18 | 삼성디스플레이 주식회사 | Liquid crystal display |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
USRE44167E1 (en) | Wide viewing angle liquid crystal display comprising at least one floating electrode in locations facing corresponding one or more pixel electrodes with liquid crystal layer therebetween | |
US7940359B2 (en) | Liquid crystal display comprising a dielectric layer having a first opening surrounding a patterned structure and exposing a portion of a first pixel electrode and a second pixel electrode formed on the dielectric layer | |
JP4171145B2 (en) | Multi-domain liquid crystal display device | |
US7295275B2 (en) | In-plane switching mode liquid crystal display device | |
KR101247698B1 (en) | Liquid crystal display | |
KR101074396B1 (en) | In-plane switching mode liquid crystal display device | |
US7649604B2 (en) | In-plane switching mode liquid crystal display device and method of fabricating thereof | |
US6445435B1 (en) | In-plane switching mode liquid cystal display device having common electrode on passivation layer | |
KR101137840B1 (en) | In-plane switching mode liquid crystal display device | |
US7304707B2 (en) | In-plane switching mode liquid crystal display device and method for fabricating the same | |
KR100587365B1 (en) | Multidomain Liquid Crystal Display Device | |
US6757040B1 (en) | Multi-domain liquid crystal display | |
KR100311531B1 (en) | In-plane switching mode liquid crystal display device and method of manufacturing thereof | |
KR101256660B1 (en) | In-Plane-Switching mode Liquid Crystal Display Device and the fabrication method thereof | |
US20010019389A1 (en) | Multi-domain liquid crystal display device | |
KR101137858B1 (en) | In-plane switching mode liquid crystal display device | |
KR101318247B1 (en) | Liquid crystal display device and method for manufacturing of the same | |
KR100698060B1 (en) | The in-plane switching mode liquid crystal display device | |
KR100504568B1 (en) | Multidomain Liquid Crystal Display Device | |
KR20050066348A (en) | Vertical alignment mode liquid crystal display device and method for fabricating the same | |
US20060146259A1 (en) | Multi-domain liquid crystal display device and manufacturing method thereof | |
KR20060001028A (en) | Multi-domain liquid crystal display device | |
KR20050025446A (en) | Liquid crystal display device | |
KR100268008B1 (en) | Liquid crystal display device | |
KR101297737B1 (en) | Liquid crystal display |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
J201 | Request for trial against refusal decision | ||
E801 | Decision on dismissal of amendment | ||
B601 | Maintenance of original decision after re-examination before a trial | ||
J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20060602 Effective date: 20070419 |