KR20050044799A - Wafer-level seal for non-silicon-based devices - Google Patents
Wafer-level seal for non-silicon-based devices Download PDFInfo
- Publication number
- KR20050044799A KR20050044799A KR1020057003297A KR20057003297A KR20050044799A KR 20050044799 A KR20050044799 A KR 20050044799A KR 1020057003297 A KR1020057003297 A KR 1020057003297A KR 20057003297 A KR20057003297 A KR 20057003297A KR 20050044799 A KR20050044799 A KR 20050044799A
- Authority
- KR
- South Korea
- Prior art keywords
- active region
- sealing
- based device
- wafer
- silicon
- Prior art date
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00277—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS
- B81C1/00293—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS maintaining a controlled atmosphere with processes not provided for in B81C1/00285
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
- H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
- H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/02535—Details of surface acoustic wave devices
- H03H9/02818—Means for compensation or elimination of undesirable effects
- H03H9/02921—Measures for preventing electric discharge due to pyroelectricity
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/02535—Details of surface acoustic wave devices
- H03H9/02984—Protection measures against damaging
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/05—Holders; Supports
- H03H9/10—Mounting in enclosures
- H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
- H03H9/1092—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a cover cap mounted on an element forming part of the surface acoustic wave [SAW] device on the side of the IDT's
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/01—Packaging MEMS
- B81C2203/0136—Growing or depositing of a covering layer
Landscapes
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
Description
관련문헌Related literature
본 출원은 "비실리콘계 소자용 웨이퍼-레벨 시일"이란 명칭으로 2002년 8월 28일에 출원된 미국 특허 출원 번호 제 10/231,357호, 및 "표면 탄성파 소자용 시일"이란 명칭으로 2002년 8월 28일에 출원된 미국 특허 출원 번호 제 10/231,356호를 우선권으로 주장한다.This application is filed on August 28, 2002, entitled "Wafer-Level Seals for Non-Silicon-Based Devices," and US Patent Application No. 10 / 231,357, filed on August 28, 2002, and entitled "Seal for Surface Acoustic Wave Devices." Priority is claimed in US Patent Application No. 10 / 231,356, filed on 28 May.
본 발명은 일반적으로 집적 회로에 관한 것이며, 보다 구체적으로 집적 회로 제조 방법 및 구조물에 관한 것이다.FIELD OF THE INVENTION The present invention generally relates to integrated circuits, and more particularly, to integrated circuit fabrication methods and structures.
다양한 비실리콘계 소자가 통신 및 다른 분야에 사용되기 위해 제조되고 있다. 이러한 소자는 종종 오염 및 이들이 작동되는 분위기에 민감하여, 제어된 분위기에서 작동시킬 필요가 있다. 이들 분위기에 민감한 비실리콘계 소자의 예로는 표면 탄성파(SAW) 소자, 전기 광학식 변조기(electro-optic modulator), 음향 광학 소자(acoustic-optic device) 등을 포함한다.Various non-silicon based devices are being manufactured for use in communications and other fields. Such devices are often sensitive to pollution and the atmosphere in which they operate, and therefore need to be operated in a controlled atmosphere. Examples of these atmosphere-sensitive non-silicon-based devices include surface acoustic wave (SAW) devices, electro-optic modulators, acoustic-optic devices, and the like.
예를 들어, SAW 소자를 보다 자세히 고려한다. SAW 소자는 예를 들어 이동전화 수화기 및 통신 네트워크 내의 고주파(RF) 필터와 같은 통신 소자에 사용된다. SAW 소자는 기판의 표면(또는 표면 부근)을 따라 전파하는 파(wave)를 이용한다. 본원에서 사용되는 것처럼, SAW 소자는 압전식으로 결합된 레일리(piezoelectrically-coupled Rayleigh)파를 이용하는 소자를 포함하고 비 레일리(스키밍(skimming) 또는 "리키"(leaky))파를 이용하는 소자를 포함할 수도 있다. 일반적인 SAW 필터는 예를 들어 리튬 탄탈레이트, 리튬 니오베이트, 또는 단결정 석영과 같은 비실리콘계 압전 기판 상에 형성된 입력 및 출력 변환기를 포함한다. 변환기는 금속 전극, 예를 들어 틈새있는(interleaved) 알루미늄 핑거일 수도 있다. 일반적인 SAW 소자의 크기의 예로서, 2.5GHz에서 작동하는 소자는 변환기의 알루미늄 핑거에 대해 약 0.4미크론의 최소 배선폭을 가질 수도 있다.For example, consider SAW devices in more detail. SAW devices are used in communication devices such as, for example, mobile telephone receivers and high frequency (RF) filters in communication networks. SAW devices utilize waves that propagate along (or near) the surface of the substrate. As used herein, SAW devices include devices that use piezoelectrically-coupled Rayleigh waves and may include devices that use non-Raleigh (skimming or "leaky" waves). It may be. Typical SAW filters include input and output transducers formed on non-silicon based piezoelectric substrates such as, for example, lithium tantalate, lithium niobate, or single crystal quartz. The transducer may be a metal electrode, for example an interleaved aluminum finger. As an example of the size of a typical SAW device, a device operating at 2.5 GHz may have a minimum wiring width of about 0.4 microns for the aluminum finger of the converter.
SAW 소자에서 발생되는 문제점은 음향파가 존재하는 소자의 영역이 파의 속도를 변경시키고 결국 소자 성능을 열화시키는 표면 오염물의 존재에 매우 민감할 수 있다는 것이다. 심지어 결정의 표면 상에 단일층의 오염물이 소자의 성능을 현저하게 변경시킬 수 있다. 또한, SAW 소자는 대기에서 보다는 저압(진공 부근) 분위기에서 작동하는 것이 바람직하다. 이러한 저압 분위기에서 작동하면 음향파의 점성 감쇠(viscous damping)가 감소될 수 있다. SAW 소자와 관련된 또다른 문제점은 음향파 속도의 변화가 온도에 의존한다는 것이다. 즉, 온도의 변화로 인해 음향파의 속도가 변할 수 있다. 이러한 온도 의존성은 SAW 소자의 작동가능한 온도 범위를 효율적으로 제한한다.The problem with SAW devices is that the area of the device where acoustic waves are present can be very sensitive to the presence of surface contaminants that change the speed of the wave and ultimately degrade device performance. Even a single layer of contaminants on the surface of the crystal can significantly alter the device's performance. In addition, the SAW element is preferably operated in a low pressure (near vacuum) atmosphere rather than in the atmosphere. Operating in this low pressure atmosphere can reduce the viscous damping of acoustic waves. Another problem associated with SAW devices is that the change in acoustic wave speed is temperature dependent. That is, the speed of the acoustic wave may change due to the change in temperature. This temperature dependency effectively limits the operational temperature range of the SAW device.
도 1a는 웨이퍼의 표면 상에 제조된 실링되지 않은 비실리콘계 소자(이 경우에, SAW 소자)를 도시하는 횡단면도이며,FIG. 1A is a cross-sectional view showing an unsealed non-silicon based device (SAW device in this case) fabricated on the surface of a wafer,
도 1b 내지 도 1i는 본 발명의 실시예에 따라 비실리콘계 소자를 실링하는 프로세스의 다양한 단계를 도시하는 횡단면도이며,1B-1I are cross-sectional views illustrating various stages of the process of sealing non-silicon based devices in accordance with an embodiment of the invention,
도 2는 본 발명의 실시예에 따라 웨이퍼 상의 비실리콘계 소자의 활성 영역(이 경우에, SAW 소자의 파 전파 영역)을 실링시키는 방법을 도시하는 흐름도이다.FIG. 2 is a flowchart illustrating a method of sealing an active region of a non-silicon based element on a wafer (in this case, a wave propagation region of a SAW element) in accordance with an embodiment of the invention.
다양한 도면에서 동일한 도면 부호는 동일한 또는 유사한 부재를 나타낸다. 도면은 달리 표현되지 않는 한 등축도가 아니다.Like reference symbols in the various drawings indicate the same or similar members. The drawings are not isometric unless otherwise indicated.
본 발명의 일 실시예는 웨이퍼 상에 있는 비실리콘계 소자의 활성 영역을 실링시키는 방법에 관한 것이다. 상기 방법은 비실리콘계 소자 중 적어도 활성 영역 상에 희생 재료를 제공하는 단계, 시일 코팅이 희생 재료를 피복하도록 시일 코팅을 웨이퍼 상에 증착시키는 단계, 및 희생 재료를 타겟 분위기로 대체하는 단계를 포함한다.One embodiment of the present invention is directed to a method of sealing an active region of a non-silicon based device on a wafer. The method includes providing a sacrificial material on at least an active region of a non-silicon based device, depositing a seal coating on the wafer such that the seal coating covers the sacrificial material, and replacing the sacrificial material with a target atmosphere. .
본 발명의 또다른 실시예는 웨이퍼 레벨(즉, 웨이퍼로부터 다이로 분리되기 전에)에서 실링되는 비실리콘계 소자에 관한 것이다. 상기 소자는 보호되어야 할 활성 영역, 및 적어도 활성 영역을 실링시키고 접촉 영역의 적어도 일부를 노출된 상태로 남게 하는 리소그래픽적으로 형성된 구조물을 포함한다.Yet another embodiment of the present invention is directed to non-silicon based devices that are sealed at the wafer level (ie, prior to separation from the wafer to the die). The device comprises an active region to be protected, and a lithographically formed structure that seals at least the active region and leaves at least a portion of the contact region exposed.
본 발명의 또다른 실시예는 웨이퍼 상에 있는 SAW 소자의 활성 영역을 실링시키는 방법에 관한 것이다. 상기 방법은 SAW 소자 중 적어도 활성 영역 위에 희생 재료를 제공하는 단계, 시일 코팅이 희생 재료를 피복하도록 웨이퍼 위에 시일 코팅을 증착하는 단계, 및 희생 재료를 타겟 분위기로 대체하는 단계를 포함한다.Yet another embodiment of the present invention is directed to a method of sealing an active region of a SAW device on a wafer. The method includes providing a sacrificial material over at least an active region of a SAW device, depositing a seal coating over the wafer such that the seal coating covers the sacrificial material, and replacing the sacrificial material with a target atmosphere.
본 발명의 또다른 실시예는 웨이퍼 레벨(즉, 웨이퍼로부터 다이로 분리되기 전에)에서 실링되는 SAW 소자에 관한 것이다. 상기 소자는 보호되어야 할 활성 영역, 전기적 접촉 영역, 및 적어도 활성 영역을 실링시키고 전기적 접촉 영역의 적어도 일부를 노출된 상태로 남게 하는 리소그래픽적으로 형성된 구조물을 포함한다.Yet another embodiment of the present invention is directed to SAW devices that are sealed at the wafer level (ie, before separation from the wafer to the die). The device includes an active region to be protected, an electrical contact region, and a lithographically formed structure that seals at least the active region and leaves at least a portion of the electrical contact region exposed.
본 발명의 특징들은 첨부 도면 및 청구범위를 포함하는 본 발명의 명세서 전체를 읽을 때 당업자에게 명백할 것이다.Features of the invention will be apparent to those skilled in the art upon reading the entirety of the specification, including the accompanying drawings and claims.
비실리콘계 소자가 갖는 전술한 문제점 및 난점은 소자가 작동하는 분위기를 제어함으로써 극복될 수도 있다.The foregoing problems and difficulties with non-silicon based devices may be overcome by controlling the atmosphere in which the devices operate.
이를 달성하는 일 방법은 개개 다이의 패키징 중에 패키징 레벨에서 소자를 실링시키는 것이다. 시일은 예를 들어 금속 또는 세라믹 패키지에서 형성될 수도 있다. 예를 들어, 금속 패키지는 소자를 시링시키기 위해 용접 또는 납땜될 수도 있고, 개개 리드는 금속으로부터 리드를 분리시키기 위해 별도의 유리 시일을 이용하여 실링될 수도 있다. 또다른 예로서, 세라믹 패키지에서, 유리질 재료에 부착된 금속 시일 밴드가 용접 또는 땜납에 의해 실링을 용이하게 하도록 사용될 수도 있고, 리드가 세라믹 자체에 내장될 수도 있다. 패키징 레벨에서 다른 형태의 패키지 및 다른 실링 기술이 또한 사용될 수도 있다.One way to achieve this is to seal the device at the packaging level during packaging of the individual die. The seal may be formed, for example, in a metal or ceramic package. For example, the metal package may be welded or soldered to seal the device, and the individual leads may be sealed using separate glass seals to separate the leads from the metal. As another example, in a ceramic package, a metal seal band attached to the glassy material may be used to facilitate sealing by welding or solder, and the leads may be embedded in the ceramic itself. Other types of packages and other sealing techniques may also be used at the packaging level.
본원에서 상세히 설명되는 것처럼, 비실리콘계 소자가 작동하는 분위기를 제어하는 다양하고 유리한 방법은 집적 회로 제조 기술을 이용하여 웨이퍼 레벨(즉 웨이퍼로부터 다이로 분리되기 전에)에서 시일을 제조하는 것이다. 웨이퍼 레벨에서 시일을 제조하는 것은 패키징 단계에서 수행하는 것보다 다양한 장점을 갖는다.As described in detail herein, various and advantageous methods of controlling the atmosphere in which non-silicon-based devices operate operate fabrication of the seal at the wafer level (ie, before separation from the wafer to the die) using integrated circuit fabrication techniques. Fabricating the seal at the wafer level has various advantages over that performed at the packaging step.
일 장점은 다이 상에 있는 실링된 비실리콘계 소자가 다이싱 전에 웨이퍼 상에서 테스트될 수 있다는 것이다. 예를 들어, 현재 SAW 소자용 다이 크기는 일반적으로 약 6000 내지 7000 다이가 단일의 4인치 웨이퍼 상에 제조되도록 1 내지 1.5mm 범위이다. SAW 소자의 웨이퍼 레벨에서의 실링을 통해 다이가 웨이퍼로부터 분리되기 전에 허가 테스트를 통과하는 소자의 선택 및 확인을 가능케 하며 다이싱 후에 개개 다이의 다소 성가신 테스트를 방지하고 현재 실행되는 후속적인 패키징을 방지할 수 있다.One advantage is that the sealed non-silicon based devices on the die can be tested on the wafer prior to dicing. For example, current die sizes for SAW devices generally range from 1 to 1.5 mm such that about 6000 to 7000 die are fabricated on a single 4-inch wafer. Sealing at the wafer level of SAW devices enables the selection and verification of devices that pass permit testing before the die is separated from the wafer, avoiding some cumbersome testing of individual die after dicing and subsequent packaging currently in place can do.
게다가, 잠재적인 장점은 웨이퍼 레벨에서 실링함으로써 제조된 다이가 또다른 패키징 없이 인쇄 회로 기판(PCB) 상에 장착될 수도 있다는 것이다. 이러한 PCB 상에의 직접적인 장착은 비실리콘계 소자가 제조 프로세스 중 웨이퍼 레벨에서 실링되기 때문에 가능하다. 이러한 직접적인 장착은 리드 프레임에의 장착, 와이어 본딩, 및 캡슐화와 관련된 프로세싱 시간 및 추가 비용을 방지할 것이다. 이로 인해 유리하게도 고품질, 높은 작업 처리량, 높은 수율, 및 저비용으로 소자를 제조할 수 있다.In addition, a potential advantage is that dies produced by sealing at the wafer level may be mounted on a printed circuit board (PCB) without further packaging. This direct mounting onto the PCB is possible because non-silicon based devices are sealed at the wafer level during the manufacturing process. This direct mounting will avoid the processing time and additional costs associated with mounting to the lead frame, wire bonding, and encapsulation. This advantageously makes it possible to manufacture devices with high quality, high throughput, high yield, and low cost.
또다른 잠재적인 장점은 비실리콘 결정의 열팽창의 보상에 관한 것이다. 시일 구조물을 이용하여 결정 내에 변형을 야기함으로써 열팽창을 보상할 수 있다. 웨이퍼 레벨의 시일에 사용되는 재료 및 구조 설계는 이러한 변형을 야기하도록 사용될 수도 있다. 시일 재료는 결정과 열팽창 계수(TCE) 부정합을 갖도록 선택될 것이다. 구조물은 TCE 부정합이 결정의 정상 열팽창에 대한 대항력으로서 변형을 효과적으로 생성하도록 설계될 것이다.Another potential advantage relates to the compensation of thermal expansion of non-silicon crystals. The seal structure can be used to compensate for thermal expansion by causing strain in the crystal. The material and structural design used for the wafer level seals may be used to cause this deformation. The seal material will be chosen to have a crystal and coefficient of thermal expansion (TCE) mismatch. The structure will be designed such that the TCE mismatch effectively creates deformation as a counter force to the normal thermal expansion of the crystal.
본 명세서에서, 본 발명의 실시예를 철저하게 이해하도록 장치, 프로세스 변수, 재료, 프로세스 단계, 및 구조물의 예와 같은 수많은 상세한 설명이 제공된다. 그러나, 당업자는 본 발명이 하나 이상의 특정 상세한 설명 없이 실행될 수 있음을 인식할 것이다. 다른 경우에는, 본 발명의 불명료한 측면을 방지하기 위해 공지된 사항은 도시되지 않거나 설명되지 않는다.In this specification, numerous details are provided, such as examples of devices, process variables, materials, process steps, and structures, to provide a thorough understanding of embodiments of the present invention. However, one skilled in the art will recognize that the invention may be practiced without one or more specific details. In other instances, well known details are not shown or described in order to avoid unclear aspects of the present invention.
도 1a는 웨이퍼의 표면 상에 제조된 실링되지 않은 비실리콘계 소자(이 경우에, SAW 소자)를 도시하는 횡단면도이다. 실링되지 않은 SAW 소자는 기판(2)과 변환기 구조물(4)을 포함하고 종래의 기술을 이용하여 제조될 수도 있다. 기판(2)은 일반적으로 리튬 탄탈레이트, 리튬 니오베이트, 또는 단결정 석영의 웨이퍼이다. 이러한 재료는 음향파가 기판의 표면을 가로질러 실질적으로 탄성적으로 이동하게 할 수 있다. 변환기 구조물(4)은 일반적으로 전류를 구조물(4)에 그리고 구조물(4)로부터 전도시키는 콘택과 서로 얽힌 전극 "핑거"로 패턴화되는 알루미늄으로 구성된다. 일반적으로, 변환기 구조물 중 하나는 입력용이고 다른 하나는 출력용이다. 관심의 대상이 되는 파 전파는 변환기 구조물(4) 자체 내의 기판(2)의 표면 상에서 그리고 변환기 구조물(4) 사이의 영역에서 발생한다. SAW 소자는 예를 들어 고주파(RF) 필터로서 사용될 수도 있다. 많은 상이한 소자 구성이 사용될 수도 있다.FIG. 1A is a cross sectional view showing an unsealed non-silicon based device (SAW device in this case) fabricated on the surface of the wafer. The unsealed SAW device includes the substrate 2 and the converter structure 4 and may be manufactured using conventional techniques. The substrate 2 is generally a wafer of lithium tantalate, lithium niobate, or single crystal quartz. Such materials may allow acoustic waves to move substantially resiliently across the surface of the substrate. The transducer structure 4 is generally composed of aluminum which is patterned with electrodes “fingers” intertwined with contacts which conduct current to and from the structure 4. In general, one of the transducer structures is for input and the other for output. The wave propagation of interest occurs on the surface of the substrate 2 in the transducer structure 4 itself and in the region between the transducer structures 4. The SAW element may for example be used as a high frequency (RF) filter. Many different device configurations may be used.
도 1b 내지 도 1i는 본 발명의 실시예에 따른 비실리콘계 소자를 실링시키는 방법의 다양한 단계를 도시하는 횡단면도이다.1B-1I are cross-sectional views illustrating various steps of a method for sealing a non-silicon based device according to an embodiment of the invention.
도 1b는 희생 재료(6)를 증착한 후의 구조물을 도시하는 횡단면도이다. 일 실시예에서, 희생 재료는 (거의) 균일한 폴리실리콘 코팅으로서 증착될 수도 있다. 희생 재료(6)로서 폴리실리콘을 이용하면 증착이 리튬 니오베이트 또는 리튬 탄탈레이트와 같은 SAW 재료의 벌크 또는 표면 전도도를 증가시키는데 이용될 수 있는 장점이 있다. 이는 이들 기판이 진공 내에서 가열될 때 발생한다고 공지된 화학적 환원 프로세스 때문이다. 또한 이러한 화학적 환원 프로세스는 실리콘과 같은 용이하게 산화되는 재료 사이의 계면에서 발생함으로써, 증가된 전도도를 갖는 화학적으로 환원된 재료의 얇은 표피를 생성시킨다. 이러한 증가된 전도도는 압전 효과로 인해 발생하는 이들 실질적으로 절연성인 기판 상에의 전하의 축적을 억제하는데 중요할 수 있다. 종래의 리튬 탄탈레이트는 온도 변화 중에 수 천 볼트의 압전 유도된 전하를 축적할 수 있고, 이러한 축적 전하는 SAW 활성 영역 내에서 역전된 결정 방위의 미시적 도메인의 형성 또는 변환기 구조물의 손상을 통해 SAW 성능을 잠재적으로 열화시키거나, 민감한 전자 부품 또는 웨이퍼를 잠재적으로 손상시키고, 심지어 파단(압전 유도 전압이 웨이퍼 재료의 파괴 전압을 초과할 수도 있기 때문)시킬 수 있다. 결국, SAW 소자를 제조할 때 폴리실리콘 희생층을 이용함으로써 소자가 이들 유해한 압전 효과에 대해 우수한 내성을 가질 수도 있다.FIG. 1B is a cross-sectional view illustrating the structure after depositing the sacrificial material 6. In one embodiment, the sacrificial material may be deposited as a (nearly) uniform polysilicon coating. The use of polysilicon as the sacrificial material 6 has the advantage that deposition can be used to increase the bulk or surface conductivity of SAW materials such as lithium niobate or lithium tantalate. This is due to chemical reduction processes known to occur when these substrates are heated in a vacuum. This chemical reduction process also occurs at the interface between easily oxidized materials such as silicon, creating a thin skin of chemically reduced material with increased conductivity. Such increased conductivity can be important in suppressing the accumulation of charge on these substantially insulating substrates resulting from the piezoelectric effect. Conventional lithium tantalates can accumulate thousands of volts of piezoelectric induced charge during temperature changes, and these accumulate charges improve SAW performance through formation of microscopic domains of inverted crystal orientations or damage to the transducer structure within the SAW active region. It can potentially degrade, potentially damage sensitive electronic components or wafers, and even break (because the piezoelectric induced voltage may exceed the breakdown voltage of the wafer material). As a result, by using a polysilicon sacrificial layer when manufacturing SAW devices, the devices may have excellent resistance to these harmful piezoelectric effects.
또다른 실시예에서, 희생 재료는 비정질 실리콘을 포함할 수도 있다. 유리하게도, 비정질 실리콘은 폴리실리콘 보다 낮은 온도에서 증착될 수도 있다.In another embodiment, the sacrificial material may include amorphous silicon. Advantageously, amorphous silicon may be deposited at lower temperatures than polysilicon.
또다른 실시예에서, 희생 재료(6)는 폴리이미드, 포토레지스트, 또는 폴리메틸 메타크릴레이트(PMMA)와 같은 폴리머 재료일 수도 있다. 이들 폴리머 희생 재료는 저온 프로세싱이 실링 프로세스를 통해 요구될 때 유리할 수도 있다. 그러나, 이들은 다음과 같은 단점을 갖는데 이는 (a) 플라즈마 에칭의 방향성으로 인해 상당한 측면 치수를 갖는 포켓 내에서부터 재료를 제거하는 난점; (b) 반응하지 않아서 잔류물로 남는 불순물(PMMA에서의 문제점이 아닐 수도 있음); 및 (c) 포켓 내부의 표면에 흡수되어 수분으로 인해 밀폐성(hermeticity)을 방지할 수도 있는 물 분자의 형성이다.In another embodiment, the sacrificial material 6 may be a polymeric material such as polyimide, photoresist, or polymethyl methacrylate (PMMA). These polymer sacrificial materials may be advantageous when low temperature processing is required through the sealing process. However, they have the following disadvantages: (a) the difficulty of removing material from within pockets with significant lateral dimensions due to the directionality of plasma etching; (b) impurities that do not react and remain as a residue (may not be a problem with PMMA); And (c) the formation of water molecules that may be absorbed by the surface inside the pocket and thus prevent hermeticity due to moisture.
폴리실리콘은 리튬 탄탈레이트의 퀴리 온도 이하인, 550℃ 부근의 온도에서 증착될 수도 있어서, 희생 재료로서 사용될 수 있는 후보 재료이다. 기판의 퀴리 온도 이상의 증착 온도(합치(congruent) 리튬 탄탈레이트에 대해 약 600℃ 또는 화학양론적 리튬 탄탈레이트에 대해 약 695℃)를 갖는 재료는 이들의 높은 온도가 기판 재료에 악영향을 주기 때문에 희생 재료로서 바람직한 재료가 아니다. 비정질 실리콘은 150℃의 낮은 온도에서 증착될 수 있고 크세논 디플루오라이드 가스를 이용하여 높은 선택적인 방식으로 건식 에칭될 수도 있다.Polysilicon may be deposited at a temperature near 550 ° C., which is below the Curie temperature of lithium tantalate, and is therefore a candidate material that can be used as a sacrificial material. Materials having a deposition temperature above the Curie temperature of the substrate (about 600 ° C. for congruent lithium tantalate or about 695 ° C. for stoichiometric lithium tantalate) are sacrificed because their high temperature adversely affects the substrate material. It is not a preferred material as a material. Amorphous silicon may be deposited at a low temperature of 150 ° C. and may be dry etched in a high selective manner using xenon difluoride gas.
도 1c는 희생 재료(6)의 리소그래픽 패턴화 후의 구조물을 도시하는 횡단면도이다. 패턴화는 희생 재료 중 원치 않는 부분(8)을 제거하고 희생 재료 중 나머지 부분(10)을 남긴다. 나머지 희생 재료(10)는 실링될 SAW 소자의 일부를 피복한다. 특히, 나머지 희생 부분(10)은 SAW 소자 중 적어도 파 전파 영역을 피복해야 하는데 이는 상기 영역이 오염 없이 유지되어야 하기 때문이다. 파 전파 영역은 일반적으로 두 변환기 구조물(4, 도 1a에 도시됨) 사이 뿐만 아니라 이들 구조물(4)의 상당 부분의 내부에 있어서, 도 1c는 변환기 구조물(4) 사이의 영역과 이들 구조물(4) 내부의 파 전파 영역을 피복하는 나머지 희생 재료(10)를 도시한다.1C is a cross-sectional view showing the structure after lithographic patterning of the sacrificial material 6. Patterning removes the unwanted portion 8 of the sacrificial material and leaves the remaining portion 10 of the sacrificial material. The remaining sacrificial material 10 covers a portion of the SAW device to be sealed. In particular, the remaining sacrificial portion 10 must cover at least the wave propagation area of the SAW element since the area must remain free of contamination. The wave propagation region is generally not only between two transducer structures 4 (shown in FIG. 1A) but also inside a substantial part of these structures 4, FIG. 1C shows the region between the transducer structures 4 and these structures 4. ) Shows the remaining sacrificial material 10 covering the wave propagation region therein.
도 1d는 시일 코팅(12)의 증착 후의 구조물을 도시하는 횡단면도이다. 시일 코팅(12)은 전체 웨이퍼 상에 증착될 수도 있고 예를 들어 상당히 두꺼운 층의 유리질 재료를 포함할 수도 있다. 유리질 재료는 예를 들어 스핀-온-유리 또는 스퍼터링된 유리일 수도 있다. 재료는 실리콘 디옥사이드를 포함할 수도 있다. 대안적으로, 재료는 실리콘 나이트라이드 또는 금속을 포함할 수도 있다. 시일 코팅(12)은 원치 않는 오염물에 불침투성이 되는 재료 및 두께이어야 한다. 이들 코팅의 입수 용이성(proximity) 및 전기적 특성은 SAW 소자의 설계에서 고려되어야 한다.1D is a cross-sectional view illustrating the structure after deposition of the seal coating 12. Seal coating 12 may be deposited on the entire wafer and may comprise, for example, a fairly thick layer of glassy material. The glassy material may be, for example, spin-on-glass or sputtered glass. The material may comprise silicon dioxide. Alternatively, the material may comprise silicon nitride or metal. Seal coating 12 should be of a material and thickness that is impermeable to unwanted contaminants. The availability and electrical properties of these coatings should be considered in the design of SAW devices.
도 1e는 시일 코팅(12)의 리소그래픽 패턴화 후의 구조물을 도시하는 횡단면도이다. 패턴화는 시일 코팅의 부분(14)을 제거하여 변환기(4)의 전기적 접촉 패드부를 노출시킨다. 게다가, 패턴화는 시일 코팅의 부분(16)을 제거하여 시일 코팅을 통해 희생 재료 아래로 비어(홀)를 생성시킨다. 바람직한 실시예에서, 비어는 SAW 소자의 파 전파 영역을 방지하도록 위치된다.1E is a cross-sectional view illustrating the structure after lithographic patterning of the seal coating 12. Patterning removes the portion 14 of the seal coating to expose the electrical contact pad portion of the transducer 4. In addition, the patterning removes portions 16 of the seal coating to create vias under the sacrificial material through the seal coating. In a preferred embodiment, the via is positioned to prevent the wave propagation area of the SAW device.
도 1f는 시일 코팅의 구조물(20)로 둘러싸인 포켓(18)을 생성시키기 위해 비어에 의해 나머지 희생 재료(10)를 에칭한 후의 구조물을 도시하는 횡단면도이다. 에칭은 원치 않는 잔류물을 남기지 않는 건식 에칭 프로세스에 의해 수행될 수도 있다.FIG. 1F is a cross-sectional view illustrating the structure after etching the remaining sacrificial material 10 with a via to create a pocket 18 surrounded by the structure 20 of the seal coating. Etching may be performed by a dry etch process that leaves no unwanted residue.
예를 들어, 일 실시예에서 실리콘 디옥사이드(또는 실리콘 나이트라이드 또는 금속)의 실링층을 갖는 리튬 탄탈레이트(또는 리튬 니오베이트 등) 웨이퍼 상에서 폴리실리콘(또는 비정질 실리콘) 희생 재료의 에칭은 웨이퍼를 크세논-디플루오라이드 분위기 내에 위치시킴으로써 수행될 수도 있다. 크세논 디플루오라이드는 비어로 유입되어 희생 재료를 높은 선택비(즉, 기판 및 실링 코팅을 실질적으로 에칭되지 않게 남김)로 가격한다. 크세논 디플루오라이드는 또한 웨이퍼의 표면 상에 실질적인 잔류물을 남기지 않고 희생 재료를 제거한다. 표면 잔류부의 음향적 활성부를 남기지 않는 것은 소자의 파 전파 특성에 반대 변경을 방지한다. 이에 의해 포켓은 나머지 희생 재료(10)가 이전에 차지했던 영역에서 시일 코팅 표면(20)과 웨이퍼의 표면 사이에서 형성된다. 대안적으로, 크세논 디플루오라이드와 유사한 특성을 갖는 상이한 가스가 희생 재료를 건식 에칭하기 위해 사용될 수도 있다.For example, in one embodiment etching of a polysilicon (or amorphous silicon) sacrificial material on a lithium tantalate (or lithium niobate, etc.) wafer with a sealing layer of silicon dioxide (or silicon nitride or metal) may cause the wafer to be xenon. It may also be carried out by positioning in a difluoride atmosphere. Xenon difluoride enters the vias to strike the sacrificial material at a high selectivity (ie, leaving the substrate and sealing coating substantially unetched). Xenon difluoride also removes sacrificial material without leaving substantial residue on the surface of the wafer. Not leaving an acoustically active portion of the surface residue prevents a reverse change in the wave propagation characteristics of the device. The pocket is thereby formed between the seal coating surface 20 and the surface of the wafer in the region previously occupied by the remaining sacrificial material 10. Alternatively, different gases having properties similar to xenon difluoride may be used to dry etch the sacrificial material.
도 1g는 웨이퍼가 타겟 분위기에 장착된 후의 구조물을 도시하는 횡단면도이다. 이는 타겟 분위기로 펌핑된 스퍼터링, 증착 또는 다른 진공 챔버 내에 웨이퍼를 장착함으로써 수행될 수도 있다. 타겟 분위기는 하나 이상의 타겟 가스의 분압을 포함할 수도 있다. 챔버 내의 가스 압력은 챔버 내부와 동일한 포켓(22) 내의 가스 압력을 달성하도록 비어를 가로질러 평형에 이른다.1G is a cross-sectional view illustrating the structure after the wafer is mounted in the target atmosphere. This may be done by mounting the wafer in a sputtered, deposited or other vacuum chamber pumped into the target atmosphere. The target atmosphere may comprise a partial pressure of one or more target gases. The gas pressure in the chamber is equilibrated across the via to achieve the gas pressure in the same pocket 22 as in the chamber.
도 1h는 포켓 내의 타겟 분위기(22)를 실링하기 위해 비어(16)를 채운 후의 구조물을 도시하는 횡단면도이다. 코팅 구조물(20)을 관통한 비어(홀, 16)는 예를 들어 실리콘 디옥사이드 또는 금속의 스퍼터링 또는 증착에 의해 도면 부호 24에서 채워질 수도 있다.FIG. 1H is a cross-sectional view illustrating the structure after filling the via 16 to seal the target atmosphere 22 in the pocket. Vias (holes) 16 penetrating through the coating structure 20 may be filled at 24 by, for example, sputtering or deposition of silicon dioxide or metal.
스퍼터링은 등방성으로 구성될 때, 비어(16)가 실링될 때까지 홀의 림(rim)을 코팅하고 림으로부터 재료를 축적함으로써 비어(16)를 채울 것이다. 스퍼터링의 등방성으로 인해 실리콘 디옥사이드 또는 금속의 일부가 포켓 내로 유입될 것이다. 스퍼터링된 재료가 표면 탄성파에 의해 차지된 영역에 놓이면, 음향파의 전파 특성은 유해한 방식으로 변할 것이다. 이러한 유해한 효과를 방지하기 위해, 코팅 구조물(20)은 비어(16)가 파 전파 영역 위에 또는 부근에 있지 않도록 설계될 수도 있다. 이는 파 전파 영역 상에 놓이는 스퍼터링된 재료의 양이 표면 탄성파의 전파에 영향을 주지 않는 소량으로 최소화되거나 감소되게 하기 위함이다.When sputtering is configured to be isotropic, it will fill the via 16 by coating the rim of the hole and accumulating material from the rim until the via 16 is sealed. The isotropy of sputtering will introduce some of the silicon dioxide or metal into the pocket. If the sputtered material is placed in the area occupied by the surface acoustic waves, the propagation properties of the acoustic waves will change in a detrimental manner. To prevent this detrimental effect, the coating structure 20 may be designed such that the via 16 is not above or near the wave propagation region. This is to ensure that the amount of sputtered material lying on the wave propagation region is minimized or reduced in small amounts that do not affect the propagation of surface acoustic waves.
대안적으로, 실리콘 디옥사이드 또는 금속 빔이 웨이퍼에 소정의 각도로 위치되는 증착이 사용될 수도 있다. 증착은 방향성이 큰 경향이 있다. 빔을 웨이퍼에 상당한 각도로 위치시킴으로써, 고도의 방향성 빔이 포켓 내에 상당량의 증착된 재료가 유입됨이 없이 비어(16)를 도면 부호 24에서 채울 수 있다. 증착의 추가적인 장점은 스퍼터링 챔버와 비교할 때 고도의 진공 상태가 증착 챔버 내에 달성될 수도 있다는 것이다.Alternatively, deposition may be used in which the silicon dioxide or metal beam is positioned at a predetermined angle on the wafer. Deposition tends to be highly directional. By positioning the beam at a significant angle to the wafer, a highly directional beam can fill via 16 at 24 without introducing significant amounts of deposited material into the pocket. An additional advantage of the deposition is that a high degree of vacuum may be achieved in the deposition chamber as compared to the sputtering chamber.
도 1h에 도시된 바와 같이, 선택된 가스와 압력은 현재 도면 부호 24에서 실링된 포켓 내에 갖히게 된다. 이는 유리하게도 소자의 음향 활성부를 위한 제어된 분위기를 제공하고 바람직하지 않은 오염으로부터 상기 부분을 보호한다. 전술한 것처럼 형성된 실링된 구조물은 기밀 시일(hermetic seal)을 제공해야 한다. 기밀 시일은 공기 또는 가스가 내부 또는 외부로 유입/유출되는 것을 실질적으로 방지한다는 점에서 실질적으로 밀폐식이다. 그러나, 심지어 기밀 시일에 있어서도, 소량의 가스 분자가 확산 및 침투를 통해 시간에 따라 서서히 통과할 것이다. 시일의 밀폐성은 플라즈마 향상 화학 기상 증착(PECVD)을 이용하여 증착된 실리콘 나이트라이드 필름으로 코팅함으로써 상당히 개선될 수 있다.As shown in FIG. 1H, the selected gas and pressure are now contained within the sealed pocket at 24. This advantageously provides a controlled atmosphere for the acoustically active part of the device and protects the part from undesirable contamination. Sealed structures formed as described above should provide a hermetic seal. The hermetic seal is substantially enclosed in that it substantially prevents air or gas from entering / outflowing into or out of it. However, even in hermetic seals, small amounts of gas molecules will pass slowly over time through diffusion and penetration. Sealability of the seal can be significantly improved by coating with a silicon nitride film deposited using plasma enhanced chemical vapor deposition (PECVD).
도 1i는 전극(26, 범프)이 변환기 구조물(4)의 접촉 부분 상에 형성된 후의 구조물을 도시하는 횡단면도이다. 전극(26)은 종래의 리소그래픽 기술을 이용하여 형성될 수도 있다. 도 1i에 도시된 바와 같이, 전극(26)은 실링 구조물의 높이 보다 큰 높이로 형성된다. 이는 실링된 표면이 표면-장착 땜납용으로 적절하게 한다.FIG. 1I is a cross-sectional view showing the structure after the electrode 26 (bump) is formed on the contact portion of the transducer structure 4. Electrode 26 may be formed using conventional lithographic techniques. As shown in FIG. 1I, the electrode 26 is formed at a height greater than the height of the sealing structure. This makes the sealed surface suitable for surface-mount solder.
실링된 소자를 PCB 보드 상에 장착하기 전에, 소자는 개별적으로 웨이퍼 상에서 테스트되고 허가 또는 거절로 선택될 수도 있다. 그 후, 웨이퍼는 다이싱되어 그 위에 소자를 갖는 개개 다이를 생성한다 허가된 다이는 그 후 인쇄 회로 기판 상에 후속적인 표면-장착 땜납을 위해 표면-장착 소자 테이프 및 리일(reel) 내에 장착될 수도 있다.Prior to mounting the sealed device on the PCB board, the device may be individually tested on the wafer and selected for approval or rejection. The wafer is then diced to create an individual die with the device thereon. The licensed die is then mounted in a surface-mount device tape and reel for subsequent surface-mount solder on the printed circuit board. It may be.
도 2는 본 발명의 실시예에 따라 웨이퍼 상에 있는 비실리콘계 소자(이 경우에, SAW 소자의 파 전파 영역)의 활성 영역을 실링시키는 방법을 도시하는 흐름도이다. 도 2에 도시된 바와 같이, 방법(100)은 9개의 단계(102, 104, 106, 108, 110, 112, 114, 116, 및 118)를 포함한다.2 is a flow chart illustrating a method of sealing an active region of a non-silicon based device (in this case, a wave propagation area of a SAW device) on a wafer in accordance with an embodiment of the present invention. As shown in FIG. 2, the method 100 includes nine steps 102, 104, 106, 108, 110, 112, 114, 116, and 118.
제 1 단계(102)에서, 실링되지 않은 소자가 웨이퍼 상에 제조된다. 실링되기 전에 제조된 SAW 소자의 횡단면은 도 1a에 도시된다. 도 1a와 관련하여 설명된 것처럼, 실링되지 않은 소자는 종래 기술을 이용하여 리튬 탄탈레이트, 리튬 니오베이트, 또는 석영과 같은 기판 상에 제조될 수도 있다.In a first step 102, an unsealed device is fabricated on the wafer. The cross section of the SAW device fabricated before sealing is shown in FIG. 1A. As described in connection with FIG. 1A, an unsealed device may be fabricated on a substrate such as lithium tantalate, lithium niobate, or quartz using conventional techniques.
제 2 단계(104)에서, 희생 재료가 웨이퍼 상에 증착된다. 희생층의 증착 후의 횡단면은 도 1b에 도시된다. 도 1b와 관련하여 설명된 것처럼, 희생층은 폴리실리콘, 또는 비정질 실리콘, 또는 가능한 폴리머 재료를 포함할 수도 있다.In a second step 104, sacrificial material is deposited on the wafer. The cross section after deposition of the sacrificial layer is shown in FIG. 1B. As described in connection with FIG. 1B, the sacrificial layer may comprise polysilicon, amorphous silicon, or a possible polymeric material.
제 3 단계(106)에서, 희생층은 리소그래피를 이용하여 패턴화된다. 희생층의 패턴화 후의 횡단면은 도 1c에 도시된다. 도 1c와 관련하여 설명된 것처럼, 나머지 희생 재료는 SAW 소자 중 적어도 파 전파 영역을 피복해야 하는데 이는 상기 영역이 실링되어야 하는 영역이기 때문이다.In a third step 106, the sacrificial layer is patterned using lithography. The cross section after patterning of the sacrificial layer is shown in FIG. 1C. As described in connection with FIG. 1C, the remaining sacrificial material must cover at least the wave propagation area of the SAW element since it is the area to be sealed.
제 4 단계(108)에서, 시일 코팅이 웨이퍼 상에 증착된다. 시일 코팅 증착 후의 횡단면은 도 1d에 도시된다. 도 1d와 관련하여 설명된 것처럼, 시일 코팅은 스핀-온 또는 스퍼터링에 의해 증착된 유리질 재료를 포함할 수도 있다. 상기 재료는 실리콘 디옥사이드를 포함할 수도 있다. 대안적으로, 상기 재료는 실리콘 나이트라이드 또는 금속을 포함할 수도 있다.In a fourth step 108, a seal coating is deposited on the wafer. The cross section after seal coating deposition is shown in FIG. 1D. As described in connection with FIG. 1D, the seal coating may include a glassy material deposited by spin-on or sputtering. The material may comprise silicon dioxide. Alternatively, the material may comprise silicon nitride or metal.
제 5 단계(110)에서, 시일층은 리소그래피를 이용하여 패턴화된다. 시일층의 패턴화 후의 횡단면은 도 1e에 도시된다. 도 1e와 관련하여 설명된 것처럼, 패턴화는 변환기(4)의 전기적 접촉 패드부를 노출시킨다. 게다가, 패턴화는 시일 코팅을 통해 희생 재료 아래로 관통하는 비어(홀)를 생성시킨다.In a fifth step 110, the seal layer is patterned using lithography. The cross section after patterning of the seal layer is shown in FIG. 1E. As described in connection with FIG. 1E, the patterning exposes the electrical contact pad portion of the transducer 4. In addition, the patterning creates vias that penetrate under the sacrificial material through the seal coating.
제 6 단계(112)에서, 희생 재료는 비어에 의해 에칭되어 소자 상에 포켓을 생성시킨다. 희생 재료의 에칭 후의 횡단면은 도 1f에 도시된다. 도 1f와 관련하여 설명된 것처럼, 에칭은 원치 않는 잔류물을 남기지 않는 건식 에칭 프로세스에 의해 수행될 수도 있다.In a sixth step 112, the sacrificial material is etched by the vias to create pockets on the device. The cross section after etching of the sacrificial material is shown in FIG. 1F. As described in connection with FIG. 1F, the etching may be performed by a dry etch process that leaves no unwanted residue.
제 7 단계(114)에서, 기판은 타겟 분위기 내에 장착되고 평형 상태로 된다. 타겟 분위기 내의 장착 후의 횡단면은 도 1g에 도시된다. 도 1g와 관련하여 설명된 것처럼, 챔버 내의 가스 압력은 챔버 내부와 동일한 포켓 내부의 가스 압력을 달성하기 위해 비어를 가로질러 평형 상태로 된다.In a seventh step 114, the substrate is mounted in a target atmosphere and is in equilibrium. The cross section after mounting in the target atmosphere is shown in FIG. 1G. As described in connection with FIG. 1G, the gas pressure in the chamber is equilibrated across the via to achieve gas pressure inside the same pocket as the chamber interior.
제 8 단계(116)에서, 비어(홀)는 포켓을 실링하기 위해 채워진다. 상기 단계는 웨이퍼가 여전히 타겟 분위기 내에 있는 상태에서 수행된다. 비어가 채워진 후의 횡단면은 도 1h에 도시된다. 도 1h와 관련하여 설명된 것처럼, 비어는 예를 들어 실리콘 디옥사이드 또는 금속의 스퍼터링 또는 증착에 의해 채워질 수도 있다.In an eighth step 116, the vias are filled to seal the pockets. The step is performed while the wafer is still in the target atmosphere. The cross section after the via is filled is shown in FIG. 1H. As described in connection with FIG. 1H, the via may be filled, for example, by sputtering or deposition of silicon dioxide or metal.
마지막으로, 제 9 단계(118)에서, 전극(26)이 접촉부 상에 형성된다. 비어가 채워진 후의 횡단면은 도 1i에 도시된다. 도 1i와 관련하여 설명된 것처럼, 전극(26)은 실링된 소자가 표면 장착 땜납용으로 적절하도록 하기 위해 실링 구조물의 높이 보다 큰 높이로 형성된다.Finally, in a ninth step 118, an electrode 26 is formed on the contact. The cross section after the via is filled is shown in FIG. 1I. As described with respect to FIG. 1I, the electrode 26 is formed at a height greater than the height of the sealing structure in order to make the sealed element suitable for surface mount solder.
제 9 단계(118)에 후속하여, 다른 단계들이 소자를 인쇄 회로 기판(PCB) 상에 장착하도록 수행될 수도 있다. 예를 들어, 소자는 웨이퍼 상에서 개별적으로 테스트되고, 웨이퍼는 다이싱되어 개별적인 다이를 생성하며, 허가된 다이는 그 후 PCB 상에 후속적인 표면-장착 땜납을 위해 표면-장착 소자 테이프 및 리일(reel) 내에 장착될 수도 있다.Subsequent to ninth step 118, other steps may be performed to mount the device on a printed circuit board (PCB). For example, the devices are individually tested on the wafer, the wafer is diced to create individual dies, and the licensed die is then surface-mounted device tape and reel for subsequent surface-mounted solder on the PCB. It may be mounted in the).
전술한 설명은 SAW 소자에 있어서 웨이퍼 레벨의 시일을 중심으로 하였지만, 보호될 활성 영역을 갖는 비실리콘계 재료를 이용하는 다른 소자를 웨이퍼 레벨에서 보호하기 위한 기술이 적용될 수도 있다. 이러한 적용 분야로는 강유전체(리튬 탄탈레이트 또는 리튬 니오베이트와 같은) 내의 도메인 패턴화를 위한 고 절연 내력 진공 절연, 전기 광학식 변조기(예를 들어, 리튬 탄탈레이트 또는 리튬 니오베이트에 기초), 및 집적 광 구조물을 포함한다. 이들 각각의 적용 분야에서, 비실리콘계 소자는 전기적 형태의 신호를 수신하는 수단, 기판의 활성 영역에 신호를 인가하는 수단, 및 전기적 신호를 수신하는 것을 방해하지 않고 활성 영역을 기밀식으로 실링하는 수단을 포함하도록 리소그래픽적으로 구성될 수도 있다. SAW 소자에 있어서, 보호되어야 할 활성 영역은 물론 파 전파 영역과 일치할 것이다. 상기 기술은 다른 표면 근처(near surface) 소자에 적용가능할 수도 있다. 표면 근처 소자로는 예를 들어 음향식, 광학식, 비선형 광학식, 전기 광학식, 음향 광학식, 및 다른 소자들을 포함한다.While the foregoing description revolves around wafer-level seals in SAW devices, techniques for wafer level protection of other devices using non-silicon based materials having active regions to be protected may be applied. Such applications include high dielectric strength vacuum isolation, electro-optic modulators (eg, based on lithium tantalate or lithium niobate), and integration for domain patterning in ferroelectrics (such as lithium tantalate or lithium niobate). It includes a light structure. In each of these applications, non-silicon-based devices include means for receiving signals in electrical form, means for applying signals to active regions of the substrate, and means for hermetically sealing the active regions without disturbing the reception of electrical signals. It may be lithographically configured to include. For SAW devices, the active area to be protected will of course coincide with the wave propagation area. The technique may be applicable to other near surface devices. Elements near the surface include, for example, acoustic, optical, nonlinear optical, electro-optical, aco-optic, and other devices.
본 발명의 특정 실시예가 제공되었지만, 이들 실시예는 단지 설명의 목적이지 본 발명을 제한하려는 의도가 아님을 이해해야 한다. 많은 추가적인 실시예는 본원을 읽는 당업자에게 명백할 것이다. 그러므로, 본 발명은 다음의 청구범위에 의해 제한된다.While specific embodiments of the invention have been provided, it is to be understood that these embodiments are for illustrative purposes only and are not intended to limit the invention. Many additional embodiments will be apparent to those of skill in the art upon reading this application. Therefore, the present invention is limited by the following claims.
Claims (40)
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/231,356 US6877209B1 (en) | 2002-08-28 | 2002-08-28 | Method for sealing an active area of a surface acoustic wave device on a wafer |
US10/231,357 | 2002-08-28 | ||
US10/231,357 US6846423B1 (en) | 2002-08-28 | 2002-08-28 | Wafer-level seal for non-silicon-based devices |
US10/231,356 | 2002-08-28 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20050044799A true KR20050044799A (en) | 2005-05-12 |
Family
ID=31980954
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020057003297A KR20050044799A (en) | 2002-08-28 | 2003-06-09 | Wafer-level seal for non-silicon-based devices |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP1540736A4 (en) |
JP (1) | JP2005537661A (en) |
KR (1) | KR20050044799A (en) |
AU (1) | AU2003243451A1 (en) |
WO (1) | WO2004021398A2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7750420B2 (en) | 2004-03-26 | 2010-07-06 | Cypress Semiconductor Corporation | Integrated circuit having one or more conductive devices formed over a SAW and/or MEMS device |
US9021669B2 (en) | 2006-08-07 | 2015-05-05 | Kyocera Corporation | Method for manufacturing surface acoustic wave apparatus |
EP2316789B1 (en) | 2009-11-03 | 2013-01-09 | Nxp B.V. | Device with microstructure and method of forming such a device |
US8735219B2 (en) | 2012-08-30 | 2014-05-27 | Ziptronix, Inc. | Heterogeneous annealing method and device |
US11664357B2 (en) | 2018-07-03 | 2023-05-30 | Adeia Semiconductor Bonding Technologies Inc. | Techniques for joining dissimilar materials in microelectronics |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS558191A (en) * | 1978-07-05 | 1980-01-21 | Nec Corp | Elastic surface wave device |
JPH01213018A (en) * | 1988-02-22 | 1989-08-25 | Fujitsu Ltd | Structure of surface acoustic wave device |
JP3205981B2 (en) * | 1995-09-29 | 2001-09-04 | 住友電気工業株式会社 | Surface acoustic wave device |
JPH09172339A (en) * | 1995-12-19 | 1997-06-30 | Kokusai Electric Co Ltd | Surface acoustic wave device and manufacture of the same |
DE19548048C2 (en) * | 1995-12-21 | 1998-01-15 | Siemens Matsushita Components | Electronic component, in particular component working with surface acoustic waves (SAW component) |
JP2000114918A (en) * | 1998-10-05 | 2000-04-21 | Mitsubishi Electric Corp | Surface acoustic wave device and its manufacture |
JP2001053178A (en) * | 1999-06-02 | 2001-02-23 | Japan Radio Co Ltd | Electronic component with electronic circuit device sealed and mounted on circuit board, and manufacture of the electronic component |
ATE340761T1 (en) * | 1999-12-15 | 2006-10-15 | Asulab Sa | HERMETIC IN-SITU ENCLOSURE METHOD OF MICROSYSTEMS |
US6509623B2 (en) * | 2000-06-15 | 2003-01-21 | Newport Fab, Llc | Microelectronic air-gap structures and methods of forming the same |
-
2003
- 2003-06-09 JP JP2004532581A patent/JP2005537661A/en active Pending
- 2003-06-09 AU AU2003243451A patent/AU2003243451A1/en not_active Abandoned
- 2003-06-09 KR KR1020057003297A patent/KR20050044799A/en not_active Application Discontinuation
- 2003-06-09 EP EP03791559A patent/EP1540736A4/en not_active Withdrawn
- 2003-06-09 WO PCT/US2003/018103 patent/WO2004021398A2/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2004021398A2 (en) | 2004-03-11 |
AU2003243451A8 (en) | 2004-03-19 |
EP1540736A2 (en) | 2005-06-15 |
WO2004021398A3 (en) | 2004-06-03 |
AU2003243451A1 (en) | 2004-03-19 |
EP1540736A4 (en) | 2006-03-08 |
JP2005537661A (en) | 2005-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6877209B1 (en) | Method for sealing an active area of a surface acoustic wave device on a wafer | |
US7750420B2 (en) | Integrated circuit having one or more conductive devices formed over a SAW and/or MEMS device | |
US7638429B2 (en) | Thin film encapsulation of MEMS devices | |
EP2267895B1 (en) | Electronic component, circuit board, electronic apparatus, and method for manufacturing the electronic component | |
JP4212137B2 (en) | Bulk acoustic wave (BAW) filter having a top including a protective acoustic mirror | |
US7351641B2 (en) | Structure and method of forming capped chips | |
CN1741378B (en) | Surface acoustic wave device and manufacturing method therefor, and communications equipment | |
US7466022B2 (en) | Wafer-level seal for non-silicon-based devices | |
US20060234476A1 (en) | Electronic component and method for its production | |
KR100891418B1 (en) | Acoustic wave device and method of manufacturing the same | |
JP2002016466A (en) | Surface acoustic wave device and producing method therefor | |
CN105247785A (en) | Surface acoustic wave device | |
KR20050044799A (en) | Wafer-level seal for non-silicon-based devices | |
CN100525097C (en) | Electronic component and method for manufacturing the same | |
US6495398B1 (en) | Wafer-scale package for surface acoustic wave circuit and method of manufacturing the same | |
US6639150B1 (en) | Hermetic package for surface acoustic wave device having exposed device substrate contacts and method of manufacturing the same | |
KR20050119154A (en) | Process for fabricating micromachine | |
CN111326482A (en) | Packaging structure of surface acoustic wave device and wafer level packaging method thereof | |
JP3064679B2 (en) | Surface acoustic wave device and method of manufacturing the same | |
CN115001443B (en) | Packaging structure and packaging method of resonance device | |
JP2004200956A (en) | Piezoelectric device and its manufacturing method | |
JPH04207308A (en) | Surface acoustic wave element | |
KR20050095495A (en) | Saw filter package | |
JP2012084705A (en) | Package structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |