KR20050000757A - Crystallization method for poly-silicon tft and the device for flat of crystallized poly-silicon - Google Patents
Crystallization method for poly-silicon tft and the device for flat of crystallized poly-silicon Download PDFInfo
- Publication number
- KR20050000757A KR20050000757A KR1020030041263A KR20030041263A KR20050000757A KR 20050000757 A KR20050000757 A KR 20050000757A KR 1020030041263 A KR1020030041263 A KR 1020030041263A KR 20030041263 A KR20030041263 A KR 20030041263A KR 20050000757 A KR20050000757 A KR 20050000757A
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon
- substrate
- crystallized
- layer
- amorphous silicon
- Prior art date
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 99
- 238000002425 crystallisation Methods 0.000 title claims abstract description 23
- 229920005591 polysilicon Polymers 0.000 claims abstract description 96
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 239000010409 thin film Substances 0.000 claims abstract description 27
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 43
- 238000000034 method Methods 0.000 claims description 34
- 239000013078 crystal Substances 0.000 claims description 23
- 238000004140 cleaning Methods 0.000 claims description 15
- 238000005224 laser annealing Methods 0.000 claims description 7
- 230000008025 crystallization Effects 0.000 claims description 5
- 239000004744 fabric Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 230000001678 irradiating effect Effects 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 19
- 239000011521 glass Substances 0.000 description 22
- 239000010408 film Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02686—Pulsed laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Description
본 발명은 폴리실리콘 박막트랜지스터의 결정화 방법 및 그 결정화된 폴리실리콘의 평탄화 장치에 관한 것으로서, 특히 결정화된 폴리실리콘의 결정립계가 돌출되어 거칠어진 표면을 평탄화하여 반도체층의 전기적 특성을 향상시킬 수 있는 폴리실리콘 박막트랜지스터의 결정화 방법 및 그 결정화된 폴리실리콘의 평탄화 장치에 관한 것이다.The present invention relates to a crystallization method of a polysilicon thin film transistor and a planarization device of the crystallized polysilicon, and particularly, a poly that can improve the electrical properties of a semiconductor layer by flattening a roughened surface by protruding grain boundaries of the crystallized polysilicon. A crystallization method of a silicon thin film transistor and a planarization device of the crystallized polysilicon thereof.
일반적으로, 박막트랜지스터(Thin Film Transistor ; 이하, TFT라고 칭함)를 구성하는 요소중 활성층(Active layer)인 반도체층은 그 결정상태에 따라 격자의 주기성이 없는 수소를 포함한 비정질 실리콘(amorphous silicon)을 사용하거나, 다결정 고체인 폴리실리콘(crystalline silicon)을 사용한다.In general, the semiconductor layer, which is an active layer among the elements constituting a thin film transistor (hereinafter referred to as TFT), includes amorphous silicon containing hydrogen having no lattice periodicity according to its crystal state. Or polysilicon (crystalline silicon), which is a polycrystalline solid, is used.
상기 비정질 실리콘은 낮은 온도에서 증착하여 박막(thin film)을 형성하는 것이 가능하여, 주로 낮은 용융점을 가지는 유리를 기판으로 사용하는 액정패널(liquid crystal panel)의 스위칭 소자(switching device)에 많이 사용한다.The amorphous silicon can be deposited at a low temperature to form a thin film, and thus is mainly used for a switching device of a liquid crystal panel using glass having a low melting point as a substrate. .
이때, 상기 수소를 포함한 비정질 실리콘의 반도체층을 스위칭소자로 사용할 경우에 특히 빛에 노출된다면 광전변환에 의해 포토 커런트가 발생하여 스위칭소자의 동작에 치명적인 오프상태에서 누설전류로 작용을 하게 된다.In this case, when the semiconductor layer of amorphous silicon including hydrogen is used as a switching device, especially when exposed to light, photocurrent is generated by photoelectric conversion to act as a leakage current in an off state, which is fatal to the operation of the switching device.
또한, 반도체층이 빛에 노출되지 않도록 하여도 비정질 실리콘 특유의 비 주기적 격자특성인 댕글링 본드(Danglingbond)와 같은 디펙트(defect)가 많이 형성되고 전자의 흐름이 원활하지 못하여 소자의 동작특성이 좋지 않다.In addition, even when the semiconductor layer is not exposed to light, many defects such as danglingbond, which is a non-periodic lattice characteristic of amorphous silicon, are formed, and the operation characteristics of the device are poor because the flow of electrons is not smooth. Not good.
따라서, 상기 비정질 실리콘 박막은 상기 액정패널 구동소자의 전기적 특성과 신뢰성 저하 및 표시소자 대면적화에 어려움이 있다.Accordingly, the amorphous silicon thin film has difficulty in deteriorating electrical characteristics and reliability of the liquid crystal panel driving device and increasing the display device large area.
일반적으로 대면적, 고정세 및 패널 영상구동회로, 일체형 랩탑컴퓨터(laptop computer), 벽걸이 TV용 액정표시소자의 상용화는 우수한 전기적 특성(예를 들면 높은 전계효과 이동도(30㎠/VS)와 고주파 동작특성 및 낮은 누설전류(leakage current))의 화소 구동소자가 요구된다.In general, commercialization of large-area, high-definition and panel image driving circuits, integrated laptop computers, and wall-mounted liquid crystal displays for TVs has excellent electrical characteristics (for example, high field effect mobility (30 cm2 / VS) and high frequency). There is a need for a pixel driving element having an operating characteristic and a low leakage current.
이에 반해, 상기 폴리실리콘을 반도체층으로 사용할 경우 표면에 디펙트가 적게 발생되며 박막트랜지스터의 동작속도는 상기 비정질 실리콘의 반도체층에 비해 약 100 ∼200배 빠르다.On the other hand, when the polysilicon is used as a semiconductor layer, fewer defects are generated on the surface, and the operation speed of the thin film transistor is about 100 to 200 times faster than that of the semiconductor layer of amorphous silicon.
이러한 폴리실리콘층을 반도체층으로 사용한 박막트랜지스터는 굉장히 빠른 동작특성을 보임으로 외부의 고속구동집적회로와 연동하여 충분히 동작할 수 있음으로 대면적의 액정표시소자와 같은 실시간의 화상정보를 표시하는 장치에 알맞은 스위칭 소자가 된다.The thin film transistor using the polysilicon layer as a semiconductor layer has a very fast operation characteristic and can operate in conjunction with an external high-speed driving integrated circuit to display real-time image information such as a large area liquid crystal display device. It is suitable for the switching element.
도 1a 내지 도 1c는 종래에 따른 폴리실리콘 박막트랜지스터의 결정화 방법의 순서를 도시한 도면이다. 종래에 따른 폴리실리콘 결정화 방법은, 먼저 도 1a에 도시된 바와 같이, 기판(101)의 전면에 SiO2를 증착하여 버퍼층(102)을 형성하고, 상기 버퍼층(102)상에 500Å 두께의 비정질 실리콘을 플라즈마 기상증착법(Plasma chemical vapor deposition)이나 LPCVD(Low pressure CVD)을 이용하여 비정질 실리콘층(103)을 형성한다.1A to 1C are diagrams illustrating a procedure of a crystallization method of a polysilicon thin film transistor according to the related art. In the conventional polysilicon crystallization method, first, as shown in FIG. 1A, SiO 2 is deposited on the entire surface of the substrate 101 to form a buffer layer 102, and 500 Å thick amorphous silicon is formed on the buffer layer 102. The amorphous silicon layer 103 is formed using plasma chemical vapor deposition or low pressure CVD.
그 다음, 도 1b에 도시된 바와 같이, 상기 비정질 실리콘층(103)에 레이저를 조사하여 비정질실리콘층(103)을 폴리실리콘층(104)으로 결정화한다.Next, as shown in FIG. 1B, the amorphous silicon layer 103 is irradiated with a laser to crystallize the amorphous silicon layer 103 into a polysilicon layer 104.
일반적으로 상기 비정질 실리콘층을 폴리실리콘으로 결정화하는 방법은 다음과 같이 크게 세 가지로 분류될 수 있다.In general, the method of crystallizing the amorphous silicon layer with polysilicon may be classified into three types as follows.
첫째, 고상 결정화(solid phase crystallization : 이하 SPC라 칭한다) 방법은 비정질 실리콘을 고온에서 장시간 열처리하여 폴리실리콘을 형성하는 방법이다.First, the solid phase crystallization (hereinafter referred to as SPC) method is a method of forming polysilicon by heat-treating amorphous silicon at a high temperature for a long time.
둘째, 금속유도 결정화(metal induced crystallization : MIC) 방법은 비정질 실리콘 상에 금속을 증착하여 폴리실리콘을 형성하는 방법으로, 대면적의 유리기판을 사용할 수 있다.Second, the metal induced crystallization (MIC) method is a method of forming polysilicon by depositing a metal on amorphous silicon. A large area glass substrate may be used.
셋째, 레이저 열처리(laser annealing) 방법은 비정질 실리콘 박막이 증착된 기판에 레이저를 가해서 폴리실리콘을 성장하는 방법이다.Third, laser annealing is a method of growing polysilicon by applying a laser to a substrate on which an amorphous silicon thin film is deposited.
상기 레이저 열처리는 현재 널리 연구되고 있는 폴리실리콘 형성 방법으로, 비정질 실리콘이 증착된 기판에 순간적으로(수십 내지 수백 nano second) 레이저에너지를 공급하여 상기 비정질 실리콘을 용융상태로 만든 후 냉각에 의해 폴리실리콘을 형성하는 방법이다.The laser heat treatment is a polysilicon forming method that is currently widely studied, and supplies the laser energy instantaneously (several to several hundred nanoseconds) to a substrate on which amorphous silicon is deposited to make the amorphous silicon in a molten state and then polysilicon by cooling How to form.
이어서, 도 1c에 도시된 바와 같이, 상기 결정화된 폴리실리콘층(104)을 DI 및 HF 세정을 하게 된다.Subsequently, as shown in FIG. 1C, the crystallized polysilicon layer 104 is subjected to DI and HF cleaning.
보다 상세히 설명하면, 상기 DI(Deionize Water : 이하 'DI'라 함)세정은 이온화되지 않은 물을 강한 압력으로 분사시켜 기판을 세정하고, 상기 HF 세정은 기판 상의 옥사이드(oxide)층을 제거하거나, 공정 상의 콘택(contact) 저항을 개선하기 위한 목적의 세정이다.In more detail, the DI (Deionize Water) cleaning is used to clean the substrate by spraying unionized water with a strong pressure, and the HF cleaning removes an oxide layer on the substrate, Cleaning for the purpose of improving contact resistance in the process.
계속하여, 도시하지는 않았지만 폴리실리콘 박막트랜지스터의 추후 공정에 대하여 설명하기로 한다.Subsequently, although not shown, a subsequent process of the polysilicon thin film transistor will be described.
상기 결정화가 끝난 상기 폴리실리콘층(104)을 패터닝하여 반도체층을 형성하고, 상기 반도체층을 포함한 전면에 제 1 절연막을 형성한다.The crystallized polysilicon layer 104 is patterned to form a semiconductor layer, and a first insulating film is formed on the entire surface including the semiconductor layer.
이 후, 상기 제 1 절연막 상에 금속을 증착한 후 패터닝하여 게이트전극을 형성하고, 상기 게이트 전극을 마스크로 하여 상기 반도체층에 불순물을 이온주입함으로써 소스/드레인 영역을 형성한다.Thereafter, a metal is deposited on the first insulating film and then patterned to form a gate electrode, and source / drain regions are formed by ion implanting impurities into the semiconductor layer using the gate electrode as a mask.
한편, 상기 소스 영역과 드레인 영역 사이의 경로는 채널영역이 된다.Meanwhile, a path between the source region and the drain region becomes a channel region.
그리고, 상기 게이트 전극을 포함한 전면에 제 2 절연막을 형성하고, 상기 제 2 절연막 상에 저항의 금속을 증착한 후 패터닝하여 소스/드레인 전극을 형성한다. 이 때, 상기 소스/드레인 영역과 소스/드레인 전극은 서로 상기 제 1 , 제 2 절연막을 관통하여 서로 연결된다.In addition, a second insulating film is formed on the entire surface including the gate electrode, and a metal is deposited on the second insulating film, and then patterned to form a source / drain electrode. In this case, the source / drain region and the source / drain electrode are connected to each other through the first and second insulating layers.
이로써, 폴리실리콘을 반도체층으로 하는 폴리실리콘 박막트랜지스터가 완성된다.As a result, a polysilicon thin film transistor having polysilicon as a semiconductor layer is completed.
한편, 상기 비정질 실리콘을 결정화하는 과정에서 엑시머 레이저 어닐링(Eximer laser annealing)을 통해 비정질실리콘층을 결정화하는 경우, 비정질실리콘층이 용융한 후 결정화되면서 취약한 실리콘층의 표면으로 결정립계가 돌출하여 표면이 거칠어지게 된다.On the other hand, when the amorphous silicon layer is crystallized through the excimer laser annealing in the process of crystallizing the amorphous silicon, the amorphous silicon layer is melted and then crystallized as the crystal grain boundary protrudes to the surface of the weak silicon layer rough surface You lose.
도 2는 결정화된 폴리실리콘층의 표면을 나타낸 도면이다. 이에 도시된 바와 같이, 결정화된 폴리실리콘층은 돌출된 결정립(Grain)에 의해 표면이 거칠어진 것을 볼 수 있다. 이러한 현상이 나타나는 이유는 상기 비정질 실리콘이 결정화되기전 용융된 실리콘의 밀도가 고상화된 실리콘보다 높기 때문이다.2 is a view showing the surface of the crystallized polysilicon layer. As shown here, it can be seen that the crystallized polysilicon layer is roughened by protruding grains. This phenomenon occurs because the density of molten silicon is higher than that of the solidified silicon before the amorphous silicon is crystallized.
상기 결정립계는 소자 구동시 전류를 국부적으로 집중시켜 소자의 불량을 초래한다.The grain boundary locally concentrates the current when driving the device, resulting in device failure.
따라서, 상기 결정화된 폴리실리콘의 표면을 상기 DI 및 HF 세정을 거쳐 돌출된 결정립계가 평탄화되도록 기대하였으나, 별다른 개선이 되지 않은 문제가 발생된다.Therefore, the crystallized polysilicon surface is expected to have a grain boundary protruding through the DI and HF cleaning, but the problem is not improved.
본 발명은, 결정화된 폴리실리콘의 결정립계가 돌출되어 거칠어진 표면을 평탄화하여 반도체층의 전기적 특성을 향상시킬 수 있는 폴리실리콘 박막트랜지스터의 결정화 방법 및 그 결정화된 폴리실리콘의 평탄화 장치를 제공함에 그 목적이 있다.The present invention provides a crystallization method of a polysilicon thin film transistor that can improve the electrical properties of the semiconductor layer by planarizing the roughened surface of the crystallized polysilicon protruding grains and its object to planarize the crystallized polysilicon There is this.
도 1a 내지 도 1c는 종래에 따른 폴리실리콘 박막트랜지스터의 결정화 방법의 순서를 도시한 도면.1A to 1C are views illustrating a procedure of a crystallization method of a polysilicon thin film transistor according to the related art.
도 2는 결정화된 폴리실리콘층의 표면을 나타낸 도면.2 shows a surface of a crystallized polysilicon layer.
도 3a 내지 도 3b는 본 발명에 따른 폴리실리콘 박막트랜지스터의 결정화 방법의 순서를 도시한 도면.3a to 3b is a view showing a procedure of a crystallization method of a polysilicon thin film transistor according to the present invention.
도 4는 일반적인 엑시머 레이저 어닐링을 사용하여 결정화하는 것을 도시한 도면.4 shows crystallization using a typical excimer laser annealing.
도 5는 본 발명에 따른 결정화된 폴리실리콘 기판의 결정립 제거 공정을 도시한 순서도.5 is a flow chart illustrating a grain removal process of the crystallized polysilicon substrate according to the present invention.
도 6는 본 발명에 따른 결정화된 폴리실리콘의 평탄화 장치의 구조를 개략적으로 도시한 도면.Figure 6 schematically shows the structure of the planarization apparatus of crystallized polysilicon according to the present invention.
도 7은 본 발명에 따른 기판 세정 장치를 도시한 도면.7 shows a substrate cleaning apparatus according to the present invention.
도 8은 본 발명에 따른 결정화된 폴리실리콘의 평탄화 장치를 이용하여 결정립이 제거된 것을 나타낸 도면.8 is a view showing that the crystal grains are removed by using the flattening device of the crystallized polysilicon according to the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
301 --- 기판 302 --- 버퍼층301 --- Substrate 302 --- Buffer Layer
303 --- 비정질 실리콘층 304 --- 폴리실리콘층303 --- Amorphous Silicon Layer 304 --- Polysilicon Layer
601 --- 폴리실리콘 기판 602 --- 노즐601 --- polysilicon substrate 602 --- nozzle
603 --- 러프 패드 604a, 604b --- 분사기603 --- Rough Pad 604a, 604b --- Sandblast
상기의 목적을 달성하기 위하여 본 발명에 따른 폴리실리콘 박막트랜지스터의 결정화방법은,Crystallization method of the polysilicon thin film transistor according to the present invention to achieve the above object,
폴리실리콘으로 결정화된 기판을 로딩하는 단계와;Loading a substrate crystallized with polysilicon;
상기 로딩된 기판을 얼라인 하는 단계와;Aligning the loaded substrate;
상기 얼라인 된 기판의 결정립을 마찰에 의해 제거하는 단계와;Frictionally removing the grains of the aligned substrate;
상기 결정립이 제거된 기판을 세정하는 단계와;Cleaning the substrate from which the grains have been removed;
상기 세정된 기판을 반전하는 단계와;Inverting the cleaned substrate;
상기 반전된 기판을 업로딩하는 단계를 포함하는 점에 그 특징이 있다.It is characterized in that it comprises the step of uploading the inverted substrate.
또한, 상기의 목적을 달성하기 위하여 본 발명에 따른 폴리실리콘 박막트랜지스터의 결정화방법은,In addition, the crystallization method of the polysilicon thin film transistor according to the present invention in order to achieve the above object,
기판상에 버퍼층을 증착한 후, 상기 버퍼층상에 비정질 실리콘층을 형성하는 단계와;After depositing a buffer layer on the substrate, forming an amorphous silicon layer on the buffer layer;
상기 비정질 실리콘층에 레이저를 조사하여 폴리실리콘층으로 결정화하는 단계와;Irradiating the amorphous silicon layer with a laser to crystallize the polysilicon layer;
상기 결정화된 폴리실리콘의 표면에 돌출된 결정립을 제거하는 단계와;Removing grains protruding from the surface of the crystallized polysilicon;
상기 폴리실리콘의 결정립이 제거된 폴리실리콘층을 DI 및 HF 세정하는 단계를 포함하는 점에 그 특징이 있다.It is characterized in that it comprises the step of DI and HF cleaning the polysilicon layer from which the grains of the polysilicon has been removed.
여기서, 특히 상기 비정질 실리콘층에 레이저를 조사하여 폴리실리콘층으로 결정화하는 단계에서 엑시머 레이저 어닐링법을 사용하여 결정화하는 점에 그 특징이 있다.Here, in particular, the amorphous silicon layer is characterized in that it is crystallized using an excimer laser annealing method in the step of crystallizing the polysilicon layer by irradiating a laser.
여기서, 특히 상기 결정화된 폴리실리콘의 표면에 돌출된 결정립을 제거하는 단계에서 천 또는 고무소재를 구비한 장치의 마찰, 연마방식을 이용하여 결정립을 제거하는 점에 그 특징이 있다.Here, in particular, in the step of removing the crystal grains protruding on the surface of the crystallized polysilicon is characterized in that the crystal grains are removed using a friction, polishing method of the device having a cloth or rubber material.
또한, 상기의 목적을 달성하기 위하여 본 발명에 따른 결정화된 폴리실리콘의 평탄화 장치는, 표면에 돌출된 결정립이 생성되어 결정화된 폴리실리콘 기판에 있어서,In addition, in order to achieve the above object, in the planarization apparatus of the crystallized polysilicon according to the present invention, in the polysilicon substrate in which crystal grains protruding from the surface are generated and crystallized,
상기 결정화된 폴리실리콘 기판의 소정 방향으로 진행되는 실린더 형태의 구조를 갖는 노즐과;A nozzle having a structure of a cylinder shape extending in a predetermined direction of the crystallized polysilicon substrate;
상기 노즐의 양측에 구비되어 DI를 분사시키는 분사기과;Injectors provided on both sides of the nozzle to inject DI;
상기 노즐의 밑면에 구비된 러프 패드를 포함하는 점에 그 특징이 있다.It is characterized in that it includes a rough pad provided on the bottom surface of the nozzle.
여기서, 특히 상기 노즐의 밑면에 구비된 러프 패드는 천 또는 고무재질로 형성되는 점에 그 특징이 있다.Here, in particular, the rough pad provided on the bottom surface of the nozzle is characterized in that it is formed of a cloth or rubber material.
여기서, 특히 상기 노즐은 업/다운 기능을 수행하여 그 높이를 조절함으로써 표면에 마찰을 일으키는 강도가 조절되는 점에 그 특징이 있다.Here, in particular, the nozzle is characterized in that the strength that causes friction on the surface by adjusting the height by performing the up / down function.
이와 같은 본 발명에 의하면, 결정화된 폴리실리콘의 결정립계가 돌출되어 거칠어진 표면을 평탄화하여 반도체층의 전기적 특성을 향상시킬 수 있다.According to the present invention, it is possible to planarize the surface of the crystallized polysilicon protruding grain boundary to improve the electrical properties of the semiconductor layer.
이하 첨부된 도면을 참조하면서 본 발명의 실시 예를 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 3a 내지 도 3b는 본 발명에 따른 폴리실리콘 박막트랜지스터의 결정화방법을 도시한 도면이다.3A to 3B are views illustrating a crystallization method of a polysilicon thin film transistor according to the present invention.
먼저, 본 발명에 따른 폴리실리콘 박막트랜지스터의 결정화방법은, 도 3a에 도시된 바와 같이, 기판(301)의 전면에 추후 공정에서 발생하게 되는 불순물의 확산을 방지하기 위하여 소정의 두께를 가진 버퍼층(buffer layer)(302)을 형성하고, 상기 버퍼층(302)을 가진 기판의 전면에 300Å∼1000Å 정도의 두께를 갖는 비정질실리콘을 플라즈마 기상증착법(plasma chemical vapor deposition)이나 LPCVD(low pressure CVD) 방법을 사용하여 박막의 형태로 증착한다.First, the crystallization method of the polysilicon thin film transistor according to the present invention, as shown in Figure 3a, the buffer layer having a predetermined thickness to prevent the diffusion of impurities generated in a later process on the entire surface of the substrate 301 ( A buffer layer 302 is formed, and amorphous silicon having a thickness of about 300 to 1000 mW is formed on the entire surface of the substrate having the buffer layer 302 by using plasma chemical vapor deposition (LPCVD) or low pressure CVD (LPCVD). To deposit in the form of a thin film.
이어서, 도 3b에 도시된 바와 같이, 상기 증착된 비정질 실리콘층(303)을 레이저 열처리 결정화 방법을 사용하여 다수개의 결정립을 가진 폴리실리콘층(304)으로 결정화한다.3B, the deposited amorphous silicon layer 303 is crystallized into a polysilicon layer 304 having a plurality of grains using a laser heat treatment crystallization method.
일반적으로 레이저 열처리는 현재 널리 연구되고 있는 폴리실리콘 형성 방법으로, 비정질 실리콘이 증착된 기판에 순간적으로(수십 내지 수백 nano second) 레이저 에너지를 공급하여 상기 비정질 실리콘을 용융상태로 만든 후 냉각에 의해 폴리실리콘을 형성하는 방법이다.In general, laser heat treatment is a polysilicon formation method that is currently widely studied. The laser is thermally supplied to a substrate on which amorphous silicon is deposited (several to hundreds of nanoseconds) to make the amorphous silicon molten and then cooled by poly It is a method of forming silicon.
도 4는 일반적인 엑시머 레이저 어닐링을 사용하여 결정화하는 것을 도시한 도면이다. 이에 도시된 바와 같이, 좀더 자세히 설명하면 상기 비정질 실리콘층(303)이 증착된 기판 전체를 이동시키면서 에너지 빔을 조사하여 비정질 실리콘층(303)을 융용한다.4 is a diagram illustrating crystallization using a typical excimer laser annealing. As described above, in more detail, the amorphous silicon layer 303 is melted by irradiating an energy beam while moving the entire substrate on which the amorphous silicon layer 303 is deposited.
이때 사용되는 에너지 빔으로 바람직하게는 펄스화 된 자외선(UV beam)인 엑시머 레이저(eximer laser)가 사용되며, 이는 비정질 실리콘이 융용되는 온도가 높음에도 불구하고 엑시머 레이저를 사용하면 수십 nsec의 짧은 시간에 열처리되기때문에 기판에 손상을 주지 않는 장점을 가지고 있기 때문이다.In this case, an excimer laser, which is preferably a pulsed UV beam, is used as an energy beam, which is a short time of several tens of nsec when the excimer laser is used despite the high temperature at which amorphous silicon is melted. This is because it does not damage the substrate because it is heat treated.
이러한 엑시머 레이저를 소정의 반복률을 가지고 반복하여 기판에 형성된 상기 비정질실리콘층(303)에 주사(scan)방식으로 조사하는데, 이와 같이 비정질 실리콘층(303)에 엑시머 레이저를 주사하면서 기판 전면을 스캐닝하면 비정질실리콘 층(303)의 상단부부터 용융된다.The excimer laser is repeatedly irradiated with a predetermined repetition rate to the amorphous silicon layer 303 formed on the substrate by a scan method. When the excimer laser is scanned on the amorphous silicon layer 303, the entire surface of the substrate is scanned. It melts from the top of the amorphous silicon layer 303.
이때 엑시머 레이저의 에너지를 적절하게 조절하여 기판 전면에 증착된 비정질실리콘층(303)이 거의 용융되고, 상기 버퍼층(302)과 상기 비정질실리콘층(303)의 계면에서만 일부 녹지 않는 부분, 즉 이후 결정화 공정에서 씨드(seed)가 될수 있는 부분이 존재하도록 하게 한다.At this time, the energy of the excimer laser is properly adjusted so that the amorphous silicon layer 303 deposited on the entire surface of the substrate is almost melted, and only a portion of the amorphous silicon layer 303 which is partially melted, that is, crystallized thereafter. Ensure that there is a seed in the process that can be seeded.
한편, 상기 비정질 실리콘층(303)을 결정화하는 과정에서 엑시머 레이저 어닐링(Eximer laser annealing)을 통해 비정질실리콘층을 결정화하는 경우, 상기 비정질실리콘층(303)이 용융한 후 결정화되면서 기판의 상기 버퍼층(302)과 비정질 실리콘층(303)의 계면에 존재하는 씨드가 결정핵이 되어 고화되면서 다수의 결정립으로 구성되고, 취약한 실리콘층의 표면으로 결정립계가 돌출하여 표면이 거칠어지게 된다.Meanwhile, when the amorphous silicon layer is crystallized through excimer laser annealing in the process of crystallizing the amorphous silicon layer 303, the amorphous silicon layer 303 is melted and then crystallized to form the buffer layer ( As the seed present at the interface between the 302 and the amorphous silicon layer 303 becomes a crystal nucleus and solidifies, the seed is composed of a plurality of crystal grains, and the grain boundaries protrude to the surface of the weak silicon layer, resulting in a rough surface.
따라서, 상기 결정화된 폴리실리콘층의 표면에 돌출된 결정립을 제거하기 위한 추후 공정을 실시한다.Therefore, a subsequent process for removing the crystal grains protruding from the surface of the crystallized polysilicon layer is carried out.
도 5는 본 발명에 따른 결정화도니 폴리실리콘 기판의 결정립 제거 장비를 개략적으로 도시한 도면이다. 이에 도시된 바와 같이 결정립 제거 장비는, 결정화된 글래스가 로딩되는 글래스 로딩부(501)와, 상기 글래스 로딩부(501)로부터 로딩된 글래스를 정렬하는 글래스 얼라인부(502)와, 상기 글래스 얼라인부(502)에 의해 정렬된 글래스를 노즐로 정밀하게 문지르는 글래스 노즐부(503)와, 상기 글래스 노즐부(503)에 의해 문지른 글래스를 다시 정밀하게 세정하는 글래스 스핀/세정부(504)와, 상기 세정된 글래스를 180도 반전하는 글래스 반전/비반전부(505)와, 상기 반전된 글래스를 업로딩하는 글래스 업로딩부(506)를 포함하여 구성된다.5 is a view schematically showing the grain removal equipment of the crystallized polysilicon substrate according to the present invention. As shown therein, the grain removal equipment includes a glass loading unit 501 loaded with crystallized glass, a glass alignment unit 502 for aligning the glass loaded from the glass loading unit 501, and the glass alignment unit. A glass nozzle portion 503 for precisely rubbing the glass aligned by the nozzle 502, a glass spin / washer 504 for precisely cleaning the glass rubbed by the glass nozzle portion 503 again, and And a glass inverting / non-inverting portion 505 for inverting the cleaned glass by 180 degrees, and a glass uploading portion 506 for uploading the inverted glass.
도 6은 본 발명에 따른 결정화된 폴리실리콘 기판의 결정립 제거 공정을 도시한 순서도이다. 이에 도시된 바와 같이, 먼저 상기 결정화된 기판은 글래스 로딩부에 의해 기판을 로딩시킨다(S501).6 is a flowchart illustrating a grain removal process of the crystallized polysilicon substrate according to the present invention. As shown therein, first, the crystallized substrate is loaded with the glass loading unit (S501).
그리고, 상기 글래스 로딩부에 의해 로딩된 기판은 글래스 얼라인부에 의해 기판을 정렬하게 된다(S502). 이는 정확하게 결정화된 기판을 정렬시킴으로써 결정립 제거장치에 의해 결정화된 기판의 결정립을 제거하기 위함이다.Then, the substrate loaded by the glass loading unit is to align the substrate by the glass alignment unit (S502). This is to remove grains of the crystallized substrate by the grain removing apparatus by aligning the crystallized substrate accurately.
그 다음, 상기 결정화된 폴리실리콘층의 표면에 돌출된 결정립을 제거하기 위해 노즐 형태의 장치로 결정화된 표면을 스캔하듯이 문질러 돌출된 결정립을 제어한다(S503).Next, to remove the crystal grains protruding from the surface of the crystallized polysilicon layer, the crystal grains are controlled by rubbing like scanning the crystallized surface with a nozzle type device (S503).
도 7은 본 발명에 따른 결정화된 폴리실리콘의 평탄화 장치의 구조를 개략적으로 도시한 도면이다. 이에 도시된 바와 같이, 폴리실리콘의 평탄화 장치는, 표면에 돌출된 결정립이 생성되어 결정화된 폴리실리콘 기판에 있어서, 상기 결정화된 폴리실리콘 기판(701)의 소정 방향으로 진행되는 실린더 형태의 구조를 갖는 노즐(702)과; 상기 노즐(702)의 양측에 구비되어 DI를 분사시키는 분사기(704a,704b)과; 상기 노즐(702)의 밑면에 구비된 러프 패드(703)를 포함하여 구성된다.7 is a view schematically showing the structure of the planarization apparatus of crystallized polysilicon according to the present invention. As shown in the drawing, the planarization apparatus of polysilicon has a cylindrical structure in which crystal grains protruding from a surface thereof are formed and crystallized in a polysilicon substrate, which proceeds in a predetermined direction of the crystallized polysilicon substrate 701. A nozzle 702; Injectors (704a, 704b) provided on both sides of the nozzle (702) for injecting DI; It is configured to include a rough pad 703 provided on the bottom surface of the nozzle 702.
여기서, 실린더 형태의 구조를 갖는 상기 노즐(702)을 상기 결정화된 폴리실리콘층상에서 일방향으로 진행시키면, 상기 노즐(702)의 밑면에 구비된 러프 패드(703)는 결정화된 폴리실리콘의 결정립과 마찰을 일으키면서 돌출된 결정립이 제거된다.Here, when the nozzle 702 having a cylindrical structure is moved in one direction on the crystallized polysilicon layer, the rough pad 703 provided on the bottom surface of the nozzle 702 rubs against crystal grains of crystallized polysilicon. The protruding grains are removed while causing.
따라서, 상기 노즐은 일방향으로 반복시키면서 상기 결정화된 폴리실리콘의 결정립과 마찰을 일으킨다.Thus, the nozzle is in friction in the crystal grains of the crystallized polysilicon while repeating in one direction.
또한, 상기 노즐은 업/다운(up/down) 기능이 있어 그 높이를 조절함으로써 표면에 마찰을 일으키는 강도를 조절하게 된다.In addition, the nozzle has an up / down function to adjust the height of the friction causing the surface by adjusting the height.
이때, 상기 노즐(702)의 양측에 구비된 분사기(704a, 704b)에서는 소량의 DI(Deionize Water)가 분사되면서 상기 폴리실리콘 기판상에 마찰로 인해 제거된 결정립의 잔재를 세정한다.At this time, injectors 704a and 704b provided at both sides of the nozzle 702 are sprayed with a small amount of DI (Deionize Water) to clean the residue of crystal grains removed by friction on the polysilicon substrate.
상기 러프 패드(703)는 상기 폴리실리콘 기판과 마찰을 일으킬 수 있는 천이나 고무 재질을 사용한다.The rough pad 703 uses a cloth or rubber material that may cause friction with the polysilicon substrate.
이어서, 도 8은 본 발명에 따른 기판 세정 장치를 도시한 도면이다. 도 8에 도시된 바와 같이, 상기 폴리실리콘의 결정립이 제거된 폴리실리콘층을 다시 DI 및 HF 세정을 하여 잔존하는 폴리실리콘을 제거하게 된다(S504).8 shows a substrate cleaning apparatus according to the present invention. As shown in FIG. 8, the polysilicon layer from which the crystal grains of the polysilicon have been removed is again DI and HF cleaned to remove the remaining polysilicon (S504).
보다 상세히 설명하면, 상기 DI(Deionize Water : 이하 'DI'라 함) 세정은 이온화되지 않은 물을 강한 압력으로 분사시켜 기판을 세정하고, 상기 HF 세정은 기판 상의 옥사이드(oxide)층을 제거하거나, 공정 상의 콘택(contact) 저항을 개선하기 위한 목적의 세정이다.In more detail, the DI (Deionize Water: hereinafter referred to as 'DI') cleaning may be performed by spraying unionized water with a strong pressure to clean the substrate, and the HF cleaning may remove an oxide layer on the substrate, Cleaning for the purpose of improving contact resistance in the process.
그리고, 상기 세정된 기판은 글래스 반전/비반전부에 의해 180도 반전하게 된다(S505).In addition, the cleaned substrate is inverted by 180 degrees by the glass inversion / non-inversion portion (S505).
그 다음, 상기 글래스 업로드부에 의해 공정이 끝난 기판은 추후 공정을 진행하기 위해 업로딩하게 된다(S506).Subsequently, the substrate finished by the glass uploading unit is uploaded to proceed with a later process (S506).
계속하여, 도시하지는 않았지만 폴리실리콘 박막트랜지스터의 추후 공정에 대하여 설명하기로 한다.Subsequently, although not shown, a subsequent process of the polysilicon thin film transistor will be described.
상기 결정화가 끝난 폴리실리콘층을 패터닝하여 반도체층을 형성하고, 상기 반도체층을 포함한 전면에 제 1 절연막을 형성한다.The crystallized polysilicon layer is patterned to form a semiconductor layer, and a first insulating film is formed on the entire surface including the semiconductor layer.
이 후, 상기 제 1 절연막 상에 금속을 증착한 후 패터닝하여 게이트전극을 형성하고, 상기 게이트 전극을 마스크로 하여 상기 반도체층에 불순물을 이온주입함으로써 소스/드레인 영역을 형성한다.Thereafter, a metal is deposited on the first insulating film and then patterned to form a gate electrode, and source / drain regions are formed by ion implanting impurities into the semiconductor layer using the gate electrode as a mask.
한편, 상기 소스 영역과 드레인 영역 사이의 경로는 채널영역이 된다.Meanwhile, a path between the source region and the drain region becomes a channel region.
그리고, 상기 게이트 전극을 포함한 전면에 제 2 절연막을 형성하고, 상기 제 2 절연막 상에 저항의 금속을 증착한 후 패터닝하여 소스/드레인 전극을 형성한다. 이 때, 상기 소스/드레인 영역과 소스/드레인 전극은 서로 상기 제 1 , 제 2 절연막을 관통하여 서로 연결된다.In addition, a second insulating film is formed on the entire surface including the gate electrode, and a metal is deposited on the second insulating film, and then patterned to form a source / drain electrode. In this case, the source / drain region and the source / drain electrode are connected to each other through the first and second insulating layers.
이로써, 폴리실리콘을 반도체층으로 하는 폴리실리콘 박막트랜지스터가 완성된다.As a result, a polysilicon thin film transistor having polysilicon as a semiconductor layer is completed.
한편, 도 9는 본 발명에 따른 결정화된 폴리실리콘의 평탄화 장치를 이용하여 결정립이 제거된 것을 나타낸 도면이다. 이에 도시된 바와 같이, 상기와 같은 방법에 의해 상기 결정화된 폴리실리콘의 돌출된 결정립이 제거된 것을 볼 수 있다.On the other hand, Figure 9 is a view showing that the crystal grains are removed by using the flattening device of the crystallized polysilicon according to the present invention. As shown therein, it can be seen that the protruding grains of the crystallized polysilicon are removed by the above method.
따라서, 상기 폴리실리콘의 결정립이 제거되면 소자특성이 좋은 폴리실리콘 박막트랜지스터를 형성할 수 있다.Therefore, when the crystal grains of the polysilicon are removed, a polysilicon thin film transistor having good device characteristics may be formed.
본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.Although the present invention has been described with reference to the embodiments illustrated in the drawings, this is merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.
이상의 설명에서와 같이 본 발명에 따른 폴리실리콘 박막트랜지스터의 결정화 방법 및 그 결정화된 폴리실리콘의 평탄화 장치는, 결정화된 폴리실리콘의 결정립계가 돌출되어 거칠어진 표면을 평탄화하여 반도체층의 소자특성을 향상시킬 수 있다.As described above, the crystallization method of the polysilicon thin film transistor and the planarization apparatus of the crystallized polysilicon according to the present invention may improve the device characteristics of the semiconductor layer by planarizing the roughened surface of the crystal grains of the crystallized polysilicon. Can be.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030041263A KR20050000757A (en) | 2003-06-24 | 2003-06-24 | Crystallization method for poly-silicon tft and the device for flat of crystallized poly-silicon |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030041263A KR20050000757A (en) | 2003-06-24 | 2003-06-24 | Crystallization method for poly-silicon tft and the device for flat of crystallized poly-silicon |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050000757A true KR20050000757A (en) | 2005-01-06 |
Family
ID=37216656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030041263A KR20050000757A (en) | 2003-06-24 | 2003-06-24 | Crystallization method for poly-silicon tft and the device for flat of crystallized poly-silicon |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050000757A (en) |
-
2003
- 2003-06-24 KR KR1020030041263A patent/KR20050000757A/en not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7635640B2 (en) | Method of fabricating polycrystalline silicon thin film for improving crystallization characteristics and method of fabricating liquid crystal display device using the same | |
| KR100618184B1 (en) | Method of crystallization | |
| TWI402989B (en) | Method of forming polycrystalline silicon thin film and method of manufacturing thin film transistor using the method | |
| JP4137460B2 (en) | Method for manufacturing semiconductor device | |
| KR100322655B1 (en) | Manufacturing method of semiconductor device and crystalline silicon semiconductor | |
| US6825493B2 (en) | Silicon crystallization method | |
| KR20060100602A (en) | Method for fabricating poly silicon thin film transistor and liquid crystal display comprising poly silicon thin film transistor fabricated by the same | |
| US20040137671A1 (en) | Method of crystallizing amorphous silicon for use in thin film transistor | |
| JP2004214615A (en) | Method for amorphous silicon film crystallization, mask for amorphous silicon crystallization, and method for manufacturing array substrate | |
| US7560365B2 (en) | Method of semiconductor thin film crystallization and semiconductor device fabrication | |
| US6847069B2 (en) | Thin-film semiconductor device, manufacturing method of the same and image display apparatus | |
| US7767558B2 (en) | Method of crystallizing amorphous silicon and device fabricated using the same | |
| JP2007281423A (en) | Thin-film semiconductor device and manufacturing method of thin-film semiconductor device | |
| KR100947180B1 (en) | Fabrication method for poly-silicon tft | |
| KR101402261B1 (en) | Method of manufacturing thin film transistor | |
| JP2005064453A (en) | Thin film transistor and its manufacturing method | |
| KR100782769B1 (en) | Align key, method of forming align key and laser crystalization method using the same | |
| KR20050000757A (en) | Crystallization method for poly-silicon tft and the device for flat of crystallized poly-silicon | |
| KR100304123B1 (en) | A method of fabricating thin film transistor using trench structure and capping layer | |
| KR100719919B1 (en) | Method for forming polycrystalline silicon thin film transistor | |
| KR100675640B1 (en) | Method for fabricating liquid crystal display device by using alternating magnetic field crystallization | |
| KR20020032196A (en) | Polysilicon-thin film transistor device and method of fabricating the same | |
| JP3425399B2 (en) | Method for manufacturing semiconductor device | |
| JP4137461B2 (en) | Method for manufacturing semiconductor device | |
| JP2011216665A (en) | Method of forming crystalline semiconductor film, and method of manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |