Nothing Special   »   [go: up one dir, main page]

KR20040079345A - 플라즈마 디스플레이 패널과 그 구동 방법 - Google Patents

플라즈마 디스플레이 패널과 그 구동 방법 Download PDF

Info

Publication number
KR20040079345A
KR20040079345A KR1020040057075A KR20040057075A KR20040079345A KR 20040079345 A KR20040079345 A KR 20040079345A KR 1020040057075 A KR1020040057075 A KR 1020040057075A KR 20040057075 A KR20040057075 A KR 20040057075A KR 20040079345 A KR20040079345 A KR 20040079345A
Authority
KR
South Korea
Prior art keywords
electrode
electrodes
discharge
data
sustain
Prior art date
Application number
KR1020040057075A
Other languages
English (en)
Other versions
KR100499761B1 (ko
Inventor
미조바타에이시
Original Assignee
닛뽄덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛뽄덴끼 가부시끼가이샤 filed Critical 닛뽄덴끼 가부시끼가이샤
Publication of KR20040079345A publication Critical patent/KR20040079345A/ko
Application granted granted Critical
Publication of KR100499761B1 publication Critical patent/KR100499761B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G09G3/2932—Addressed by writing selected cells that are in an OFF state
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0228—Increasing the driving margin in plasma displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

구동될 PDP의 X 전극의 수는 m이고, 구동될 PDP의 Y 전극의 수는 m+1이며, 이들은 동일한 간격으로 교대로 배치된다. 모든 X 전극과 Y 전극과 데이터 전극(n) 사이의 교차점(2m)은 각각의 셀을 형성하고, 전체 2m×n 픽셀이 존재하게 된다. X 전극과 Y 전극 사이에서 면방전이 발생하는 동안 동일한 극성 및 동일한 양을 갖는 벽전하가 한 셀 내의 X 전극과 Y 전극 상에 형성되고, 점등 및 비점등은 벽전하량에 기초하여 구별된다. 면방전은 X 전극 또는 Y 전극의 어느 하나가 그들 전압을 변경할 때 발생하지 않도록 설정된다. 따라서, 여러 개의 X 전극과 여러 개의 Y 전극은 각각 하나의 드라이버를 공유하게 된다. 이렇게 하여, 2m 라인의 스크린이 m개의 X 전극 드라이버와 두 개의 Y 전극 드라이버에 의해 프로그레시브하게 디스플레이된다. 이에 의해, PDP의 프로그레시브(비-비월) 구동에서 주사 드라이버의 수 또는 X 전극 드라이버와 Y 전극 드라이버의 전체 수는 감소될 수 있다.

Description

플라즈마 디스플레이 패널과 그 구동 방법{PLASMA DISPLAY PANEL AND DRIVE METHOD FOR THE SAME}
발명의 배경
발명의 분야
본 발명은 플라즈마 디스플레이 패널과 그 구동 방법에 관한 것이다.
관련 기술의 설명
일반적으로, 플라즈마 디스플레이 패널(이하, 간략히 PDP라 칭함)은 얇고 큰 스크린 디스플레이가 쉽게 구현될 수 있고, 시야각이 넓으며, 응답 속도(response speed)가 높다는 등의 많은 이점을 가지고 있다. 따라서, 최근, PDP는 평판 디스플레이로서 벽걸이형 텔레비젼, 공공 게시판 등의 형태로 사용되고 있다. PDP는 동작 방법에 따라 직류 방전형(DC형)과 교류 방전형(AC형)으로 분류되는데, 직류 방전형은 전극이 방전 공간(방전 가스)에 노출된 직류 방전 상태에서 동작하고, 교류 방전형은 전극이 유전체로 피복되어 방전 가스에 직접적으로 누출되는 것이 방지된 교류 방전 상태에서 동작한다.
DC형에 있어서는 전압이 인가되는 기간동안 방전이 발생하고, AC형에서는 전압의 극성을 반전시킴으로써 방전이 유지된다. 또한, AC형은 하나의 셀에 두 개의 전극을 갖는 형태와 하나의 셀에 세 개의 전극을 갖는 형태로 나누어진다.
여기서, 종래의 3-전극 AC형 플라즈마 디스플레이 패널의 구조와 그 구동 방법이 설명된다. 도 2는 종래의 플라즈마 디스플레이 패널의 일 예를 도시하는 셀 단면도이다.
3-전극 AC형 플라즈마 디스플레이 패널은 서로 대향하는 전면 기판(20) 및 배면 기판(21), 다수의 X 전극(22) 및 Y 전극(23), 및 기판(20 및 21) 사이에 배치된 데이터 전극(29), 및 X 전극(22) 및 Y 전극(23)과 데이터 전극(29) 사이의 교차점에 매트릭스 형태로 배치된 디스플레이 셀을 포함한다.
전면 기판(20)에 대해 유리판 등이 사용되고, X 전극(22) 및 Y 전극(23)은 소정의 간격으로 마련된다. X 전극(22)과 Y 전극(23) 상에 금속 전극(32)이 적층되어 배선 저항을 낮춘다. 이들 전극 상에, 투명 유전체층(24)과 투명 유전체층(24)을 방전으로부터 보호하기 위한 MgO 등으로 이루어진 보호층(25)이 형성된다. 한편, 배면 기판(21)에 대해 유리판이 사용되고, X 전극(22) 및 Y 전극(23)에 수직이 되도록 데이터 전극(29)이 마련된다. 또한, 데이터 전극(29) 상에는, 백색 유전체층(28)과 형광체층(27)이 마련된다. 두 유리 기판 사이에서는, 파티션(partitions)이 종이 표면과 평행하게 소정의 간격으로 형성된다. 파티션은 방전 공간을 형성하고 픽셀을 구획 또는 정의한다. 방전 공간(26) 내에는, He, Ne, Xe 등의 혼합 가스가 밀봉된다. 이러한 구조는 "Society for Information Display 98 Digest"의 1998년 5월호 279 내지 281 페이지에 언급되어 있다.
도 1은 종래의 3-전극 AC형 플라즈마 디스플레이 패널의 평면도를 도시한다. X 전극(22)의 Xi 및 Y 전극(23)의 Yi(여기서 i는 1 내지 m)와 데이터 전극(29)의 Dj(j는 1 내지 n) 사이의 교차점에는, 디스플레이 셀(31)이 매트릭스 형태로 정렬된다.
다음에, PDP 구동 방법이 설명된다. 현재 주류를 이루고 있는 방법은 어드레스 디스플레이 분리 방법(address display separation method)(ADS 방법)으로서 주사 기간과 유지 기간(sustaining periods)이 분리된다. 이하, 이 ADS 방법용 구동 방법이 설명된다. 도 3은 3-전극 AC형 플라즈마 디스플레이 패널의 하나의 서브필드(subfield)(이하, 간략히 SF로 칭함)(1)의 구동 파형도의 일 예를 도시한다. 하나의 서브필드(1)는 세 기간, 즉 예비 방전 기간(2), 주사 기간(3), 및 유지 기간(4)으로 구성된다.
먼저, 예비 방전 기간(2)이 설명된다. 양의 예비 방전 펄스(5)가 X 전극(2)에 인가되고, 음의 예비 방전 펄스(6)가 Y 전극(23)에 인가된다. 이에 의해, 이전의 SF의 방출 상태에 의한 이전의 SF의 최종 시점에서의 벽전하(wall charge)의 형성에서의 차이는 리셋되어 초기화되고, 동시에, 모든 픽셀은 강제적으로 방전되어, 낮은 전압에서의 후속하는 기록 방전용 프라이밍 효과(priming effect)가 얻어진다. 도 3에 있어서는, 양 및 음의 예비 방전 펄스(5 및 6) 각각이 한 차례 생성되지만, 이전 SF 상태를 리셋하기 위한 유지 제거 펄스가 인가된 후 모든 픽셀을 방전시킴으로써 프라이밍 효과를 생성하기 위한 프라이밍 펄스가 인가되는 것과 같이, 두 역할을 분리하여 펄스를 인가하는 경우도 있다. 이 때, 유지 제거 펄스의 횟수는 일 회로 제한되지 않으며, 다른 펄스가 여러 번 인가될 수도 있다. 프라이밍 효과가 각각의 SF에 대해 필요한 것은 아니며, 여러 SF마다 오직 한 번만 프라이밍 펄스가 인가되는 다른 방법도 있다. 프라이밍 펄스는 디스플레이에 상관없이 모든 픽셀이 발광하도록 한다. 따라서, 인가되는 프라이밍 펄스의 수를 감소함으로써, 블랙 디스플레이에 대한 휘도(luminance)가 낮게 억제될 수 있다. 도 3의 종래의 예에서와 같이, 예비 방전 펄스(5 및 6)가 사용되는 경우, 모든 픽셀을 강제적으로 방전하기 위한 프라이밍 효과가 여러 SF마다 한 번이 되도록 설정하기 위해서, 예비 방전 펄스(5 및 6)는 리셋만을 수행하도록 도 3 이외의 SF에서 낮아질 수도 있다. 이 때, 리셋을 안전하게 하기 위해서, 상이한 펄스가 예비 방전 펄스 대신 여러 번 인가될 수도 있다.
다음에, 주사 기간(3)으로 들어간다. 주사 기간(3)에서는, 주사 펄스(13)가 X 전극(22)의 X1 내지 Xm에 순서대로 인가된다. 주사 펄스(13)와 일치하여, 데이터 펄스(9)가 디스플레이 패턴에 따라 데이터 전극(29)의 D1 내지 Dn으로 인가된다. 데이터 펄스(9)가 인가된 픽셀에서는, X 전극(22)과 데이터 전극(29) 사이에 고전압이 인가되어, 기록 방전이 발생하고, 큰 양의 벽전하가 X 전극(22) 측에 형성되고, 음의 벽전하가 데이터 전극(29) 측에 형성된다. 한편, 데이터 펄스(9)가 인가되지 않은 픽셀에서는, 인가되는 전압이 낮기 때문에, 방전은 발생하지 않고, 벽전하의 상태는 변경되지 않는다. 따라서, 데이터 펄스(9)의 존재에 따라, 벽전하의 두 상태가 생성될 수 있다. 도면에서 데이터 펄스(9)이 대각선은 데이터 펄스(9)의 존재가 디스플레이 데이터에 따라 변화함을 나타낸다.
모든 라인으로의 주사 펄스(13)의 인가가 완료되면, 유지 기간(4)으로 들어간다. 유지 펄스(10)는 모든 X 전극(22)과 모든 Y 전극(23)에 교대적으로 인가된다. 유지 펄스(10)의 전압값은 그들 자체에 의해 방전이 발생하지 않도록 설정된다. 따라서, 기록 방전의 발생이 없는 픽셀에서는, 벽전하가 거의 없기 때문에, 유지 펄스가 인가되는 경우에도 방전은 발생하지 않는다. 한편, 기록 방전이 발생된 픽셀에서는, X 전극(22) 측에 큰 양의 벽전하가 존재하며, 이 양의 벽전하는 X 전극(22)에 인가되는 제 1의 양의 유지 펄스(이하, 제 1의 유지 펄스로 칭함)에 중첩되어, 방전 개시 전압보다 더 높은 전압이 방전 공간에 인가되어, 유지 방전(sustaining discharge)이 발생한다. 이 방전에 의해, X 전극(22) 측에 음의 벽전하가 축적되고, Y 전극(23) 측에 양의 벽전하가 축적된다. 다음의 유지 펄스(이하, 제 2의 유지 펄스)는 Y 전극(23) 측에 인가되고, 벽전하의 중첩에 응답하여, 유지 방전이 여기에서도 발생하여, 제 1의 유지 펄스의 극성과 반대인 극성을 갖는 벽전하가 X 전극(22) 측과 Y 전극(23) 측에 축적된다. 그 후, 방전은 동일한 원칙에 기초하여 계속해서 연속적으로 발생한다. 즉, x번째 유지 방전에 의해 생성된 벽전하에 의한 전위차가 x+1번째 유지 펄스에 중첩하여 유지 방전이 계속된다. 발광량은 유지 방전의 유지 횟수에 의해 결정된다.
상기 언급된 예비 방전 기간(2), 주사 기간(3), 및 유지 기간(4) 전체는 서브필드로 언급된다. 계조 디스플레이(gradation display)가 수행되는 경우, 하나의 스크린에 대해 이미지 정보를 디스플레이하는 기간인 하나의 필드는 다수의 서브필드로 구성된다. 계조 디스플레이는 각 서브필드의 유지 펄스의 수를 변경하고 각각의 서브필드를 온/오프함으로써 달성될 수 있다.
따라서, m 라인을 갖는 디스플레이 스크린은 m개의 X 전극 드라이버와 하나의 Y 전극 드라이버를 사용함으로써 프로그레시브(비-비월(non-interlace)) 방식으로 구동된다.
그러나, 상기 언급된 구조와 구동 방법에서, X 전극과 그 다음 셀의 Y 전극과 사이의 간격인 비-방전 갭(non-discharge gap; 38)은 방전 갭(37)보다 더 커야만 하는데, 이것은 고정밀 패널에 적합하지 않다. 따라서, 고정밀에 적합한 패널 구조와 구동 방법의 일반적으로 공지된 예로서, 일본 특허 공개 1997-160525호에 개시된 플라즈마 디스플레이 패널 구동 방법과 플라즈마 디스플레이 패널 장치가 있다.
도 4는 상기 패널의 평면도를 도시한다. 도 1의 종래의 패널과의 차이는 하나의 Y 전극이 상부에 부가되고, 모든 X 및 Y 전극이 동일한 간격으로 배치된다는 점이다. 도 4의 종래예에 있어서, 모든 X 및 Y 전극 사이의 전극 갭은 픽셀이며, 이것은 고정밀 스크린에 대처할 수 있다.
도 5 및 도 6은 구동 방법을 도시한다. 도 5는 도 4의 종래예의 홀수 필드의 구동 파형을 도시한다. 도 6은 도 4의 종래예의 짝수 필드의 구동 파형을 도시한다. 예비 방전 기간(2)은 도 3의 종래예에서의 것과 동일하다. 다음에, 주사 기간(3)으로 들어간다. 주사 기간(3)에서, 주사 펄스(13)가 X 전극(22)의 X1 내지 Xm으로 순서대로 인가된다.
데이터 펄스(9)는 주사 펄스(13)에 응답하여 디스플레이 패턴에 따라 데이터 전극(29)의 D1 내지 Dn으로 인가된다. 이 때 데이터 펄스(9)를 인가하는 방법은 도 7에 도시되어 있다. 도 7에서, 도 4의 소정의 데이터 전극 상의 Y1 내지 X3는 수평으로 정렬된다. 도 7의 예에 있어서, 온/오프에 의한 디스플레이는 도면의 상부에서와 같이 나타난다. 이 구동 방법은 비월 구동으로서, 홀수 필드에서는 왼쪽에서부터 순서대로 첫 번째, 세 번째, 및 다섯 번째 픽셀이 디스플레이되고, 짝수 필드에서는 두 번째 및 네 번째 픽셀이 디스플레이된다.
먼저, 홀수 필드의 경우가 설명된다. 첫 번째, 세 번째, 및 다섯 번째 픽셀 중에서, 첫 번째 픽셀만이 점등 픽셀(lighting pixel)이다. 따라서, 주사 펄스(13)가 첫 번째 픽셀의 X 전극(22)인 X1에 인가될 때에만, 데이터 펄스(9)가 인가된다. 모든 라인으로의 주사 펄스(8)의 인가가 종료되면, 유지 기간(4)으로 들어간다. 홀수 필드에 있어서, 홀수 X 전극과 짝수 Y 전극은 동일한 위상을 가지며, 짝수 X 전극과 홀수 Y 전극은 동일한 위상을 갖는다. 따라서, 주사 기간에 벽전하가 형성된 픽셀에서, 홀수 X 전극과 홀수 Y 전극 사이 및 짝수 X 전극과 짝수 Y 전극 사이에서 유지 방전이 발생한다. 도 7의 종래예에 있어서, 첫 번째 유지동안 유지 방전이 발생하지 않지만, 두 번째 유지부터 유지 방전이 발생하여, 그 후 유지 방전은 계속된다. 만약 벽전하가 주사 기간에서 형성되지 않았다면, 홀수 필드와 짝수 필드 어디에서도 유지 방전이 발생하지 않는다.
다음에, 짝수 필드의 경우에 대해서 설명한다.
두 번째 및 네 번째 픽셀이 점등 픽셀이기 때문에, 주사 펄스(13)가 두 번째 픽셀의 X 전극(22)인 X1에 인가되는 경우와, 주사 펄스(13)가 네 번째 픽셀의 X 전극(22)인 X2에 인가되는 두 경우 모두에 데이터 펄스(9)가 인가된다. 모든 라인으로의 주사 펄스(13)의 인가가 종료되면, 유지 기간(4)으로 들어간다. 짝수 필드에 있어서, 홀수 X 전극과 홀수 Y 전극은 동일한 위상을 가지며, 짝수 X 전극과 짝수 Y 전극은 동일한 위상을 갖는다. 따라서, 주사 기간에 벽전하가 형성된 픽셀에서, 홀수 X 전극과 짝수 Y 전극 사이 및 짝수 X 전극과 홀수 Y 전극 사이에서 유지 방전이 발생한다. 여기에서도, 두 번째 픽셀에서는, 홀수 필드에와 같이, 첫 번째 유지동안 유지 방전이 발생하지 않지만, 두 번째 유지부터 유지 방전이 시작하여 그 후 계속된다.
상기 언급된 바와 같이, 두 홀수 및 짝수 필드가 서로 결합되면, 모든 X 전극과 Y 전극 사이에서 디스플레이가 수행될 수 있기 때문에, 고정밀 디스플레이가 실현될 수 있다.
따라서, m개의 X 전극 드라이버와 두 개의 Y 전극 드라이버를 사용함으로써, 종래예의 라인의 두 배인 2m 라인을 갖는 디스플레이 스크린이 디스플레이될 수 있다. 그러나, 이 경우에 있어서, 비월 구동이 채용된다.
그러나, 고정밀 패널을 실현하기 위해서는 주사 라인의 수가 증가하며, 그에 따라 주사 드라이버의 수도 증가되어, 제조 비용이 증가하게 된다. 한편, 종래 기술에서 나타난 바와 같이, 비월 구동이 채용되면 주사 드라이버의 수가 감소될 수있는 방법이 사용될 수도 있다. 그러나, 비월 구동으로 인해 화질이 저하된다.
본 발명의 목적은 주사 드라이버의 수 또는 X 전극 드라이버와 Y 전극 드라이버의 전체 수가 프로그레시브(비-비월) 구동을 채용함으로써 감소될 수 있는 플라즈마 디스플레이 패널과 그 구동 방법을 제공하는 것이다.
본 발명의 플라즈마 디스플레이 패널(PDP)은 AC형 플라즈마 디스플레이 패널(PDP)로서, 다수의 X 전극과 다수의 Y 전극은 서로 대향하는 두 절연 기판 중 하나 상에서 서로 평행하게 정렬되며, 다수의 데이터 전극은 상기 X 전극과 상기 Y 전극에 직각이 되도록 상기 두 기판 중 나머지 기판 상에 정렬되며, X 전극과 상기 X 전극에 인접한 Y 전극 사이의 갭은 방전 갭으로서 형성되며, 상기 X 전극과 상기 X 전극에 인접한 다른 Y 전극 사이의 갭은 비방전 갭으로서 형성되며, 매트릭스 형태로 정렬된 픽셀은 방전 갭과 데이터 전극 사이의 교차점에 위치되며, 여러 개의 X 전극과 여러 개의 Y 전극이 하나의 드라이버를 각각 공유하게 된다. 상기 언급된 PDP를 구동하기 위해서, 벽전하를 형성하기 위해 각 픽셀에 기록시, 한 픽셀의 X 전극과 Y 전극으로 동일한 양의 벽전하를 기록함으로써, 점등과 비점등은 벽전하량에 따라 제어될 것이다. 또한, PDP를 구동하기 위해서, 디스플레이 데이터에 기초하여 각 픽셀에 벽전하를 형성하기 위한 기록시, 벽전하는 한 픽셀의 X 전극과 Y 전극의 전위를 서로 동일하게 함으로써 기록될 수 있을 것이며, 점등 및 비점등은 벽전하량에 기초하여 제어될 것이다. 또한, PDP를 구동하기 위해서, 디스플레이 데이터에 기초하여 각 픽셀에 벽전하를 형성하기 위한 기록시, 상기 언급된 하나의픽셀 내의 X 전극과 Y 전극에 형성된 벽전하의 전압은 유지 펄스 전압이 서로 결합되는 경우에도 X 전극과 Y 전극 사이에서 면방전(surface discharge)이 발생하지 않는 레벨로 설정될 것이다.
본 발명에 따른 PDP는 AC형 플라즈마 디스플레이 패널(PDP)로서, 서로 대향된 두 절연 기판 중 한 기판 상에 다수의 X 전극과 다수의 Y 전극이 서로 평행하게 교대적으로 배치되고, 다수의 데이터 전극이 상기 X 전극과 Y 전극에 직각이 되도록 두 절연 기판 중 나머지 절연 기판 상에 정렬되며, X 전극과 Y 전극 사이의 모든 갭은 방전 갭으로서 형성되고, 매트릭스 형태로 정렬된 픽셀은 방전 갭과 데이터 전극 사이의 교차점에 형성되며, 데이터 전극 방향으로의 인접 픽셀과 전극 사이의 경계부에서의 X 전극과 Y 전극 사이의 면방전(surface discharge)을 구분하기 위한 수단이 X 전극과 Y 전극 상에 마련되며, 여러 개의 X 전극 또는 Y 전극이 하나의 드라이버를 공유하도록 구성된다. 이 PDP를 구동하기 위해서, 디스플레이 데이터에 기초하여 각 픽셀에 벽전하의 기록 및 형성시, 동일한 양의 벽전하가 한 픽셀 내의 X 전극과 Y 전극에 기록되며, 픽셀의 점등 및 비점등은 벽전하량에 따라 제어될 것이다. 또한, 이 PDP를 구동하기 위해서, 디스플레이 데이터에 기초하여 각 픽셀에 벽전하의 기록 및 형성시, 벽전하는 한 픽셀 내의 X 전극과 Y 전극의 전위를 서로 동일하게 설정함으로써 기록될 것이고, 픽셀의 점등 및 비점등은 벽전하량에 따라 제어될 것이다. 또한, 이 PDP를 구동하기 위해서, 디스플레이 데이터에 기초하여 각 픽셀에 벽전하의 기록 및 형성시, 한 픽셀 내의 X 전극과 Y 전극 내에 형성될 벽전하의 전압은 유지 펄스 전압이 이들에 부가되는 경우에도 X 전극과 Y전극 사이에서 면방전이 발생하지 않는 전압으로 설정될 것이다.
본 발명의 플라즈마 디스플레이 패널은 AC형 플라즈마 디스플레이 패널로서, 다수의 X 전극과 다수의 Y 전극은 서로 대향하는 두 개의 절연 기판 중 한 기판 상에서 서로 평행하게 교대적으로 정렬되며, 다수의 데이터 전극은 상기 X 전극 및 Y 전극에 직각이 되도록 상기 두 절연 기판 중 나머지 절연 기판 상에 정렬되며, X 전극과 Y 전극 사이의 모든 갭은 방전 갭으로서 형성되며, 매트릭스 형태로 정렬된 팩셀은 방전 갭과 데이터 전극 사이의 교차점에 배치되며, 데이터 전극 방향으로의 인접 픽셀과 전극과의 경계부에서의 X 전극과 Y 전극 사이의 면방전을 구분하기 위한 수단은 X 전극 및 Y 전극 상에 마련되며, 여러 개의 X 전극 또는 Y 전극은 하나의 드라이버를 공유한다. 또한, 이 패널을 구동하기 위해서, X 전극 및 Y 전극 상에 마련되며, 데이터 전극 방향으로의 인접 픽셀과 전극과의 경계부에서의 X 전극과 Y 전극 사이의 면방전을 구분하는 수단은 X 전극 및 Y 전극을 따르도록 X 전극 및 Y 전극을 갖는 절연 기판 상에 마련된 셀 파티션이다.
도 1은 종래의 3-전극 AC형 플라즈마 디스플레이 패널의 평면도.
도 2는 종래의 3-전극 AC형 플라즈마 디스플레이 패널의 셀 단면도.
도 3은 종래의 3-전극 AC형 플라즈마 디스플레이 패널의 구동 파형을 도시하는 도면.
도 4는 종래의 3-전극 AC형 플라즈마 디스플레이 패널의 평면도.
도 5는 종래의 3-전극 AC형 플라즈마 디스플레이 패널의 구동 파형을 도시하는 도면.
도 6은 종래의 3-전극 AC형 플라즈마 디스플레이 패널의 구동 파형을 도시하는 도면.
도 7은 종래의 3-전극 AC형 플라즈마 디스플레이 패널의 기록 및 유지에서의 벽전하와 방전의 개념도.
도 8은 본 발명의 제 1의 실시예의 패널의 평면도.
도 9는 본 발명의 제 1의 실시예의 한 셀의 평면도.
도 10은 본 발명의 제 1의 실시예의 한 셀의 단면도.
도 11은 본 발명의 제 1의 실시예에서의 구동 파형을 도시하는 도면.
도 12는 본 발명의 제 2의 실시예에서의 구동 파형을 도시하는 도면.
도 13은 본 발명의 제 3의 실시예에서의 구동 파형을 도시하는 도면.
도 14는 본 발명의 제 4의 실시예에서의 구동 파형을 도시하는 도면.
도 15는 본 발명의 제 5의 실시예에서의 구동 파형을 도시하는 도면.
도 16은 본 발명의 제 6의 실시예에서의 구동 파형을 도시하는 도면.
도 17은 본 발명의 제 4 및 제 5의 실시예에서의 패널 전극 배선 평면도.
도 18은 본 발명의 제 7의 실시예에서의 패널 전극 배선 평면도.
도 19는 본 발명의 제 8의 실시예에서의 패널 전극 배선 평면도.
도 20은 본 발명의 제 9의 실시예에서의 한 셀의 단면도.
도 21은 본 발명의 제 10의 실시예에서의 한 셀의 단면도.
도 22a 내지 도 22d는 본 발명의 구동에 있어서의 벽전하의 변화를 도시하는 개념도.
♥도면의 주요 부분에 대한 부호의 설명♥
1 : 서브필드 2 : 예비 방전 기간
3 : 주사 기간 4 : 유지 기간
5 : 양의 예비 방전 펄스 6 : 음의 예비 방전 펄스
8, 13 : 주사 펄스 9 : 데이터 펄스
10 : 유지 펄스 12 : 유지 방전 시작 제어 펄스
20 : 전면 기판 21 : 배면 기판
22 : X 전극 23 : Y 전극
24 : 투명 유전체층 25 : 보호층
26 : 방전 공간 27 : 형광체층
28 : 백색 유전체층 29 : 데이터 전극
31 : 1셀 32 : 금속 전극
33, 34 : 셀 파티션 35, 36 : 수직 라인 파티션
37 : 방전 갭 38 : 비방전 갭
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
도 8은 본 발명의 제 1의 실시예에 따른 3-전극 AC형 플라즈마 디스플레이 패널의 평면도이다. 패널에서의 전극 배치는 도 4와 동일하다. m개의 X 전극(22)과 m+1개의 Y 전극(23)이 마련되어 동일한 간격으로 교대로 정렬된다. 하나의 셀(31)은 X 전극과 Y 전극 사이의 2m개의 공간과 n개의 데이터 전극 사이의 각 교차점에 위치되며, 전체 2m)×n개의 픽셀이 존재한다. 다음에, 한 필셀의 평면도가 도 9에도시된다. 도 9의 A-A' 라인을 따른 단면도는 도 10에 도시된다. 두 개의 상부 및 하부 절연 기판(1 및 2)으로서, 2 내지 5㎜의 두께를 갖는 소다석회 유리 기판이 사용된다. 상부 절연 기판(20) 상에, 산화주석 또는 산화인듐으로 이루어지며 100㎚ 내지 500㎚의 막두께를 갖는 투명 전극이 X 전극(22) 및 Y 전극(23)으로서 쌍으로 마련된다. 예를 들면, 셀 피치가 0.6㎜로 설정되면, X 전극(22)과 Y 전극(23)의 선폭은 500 내지 550㎛로 설정되고, 두 전극 사이의 갭은 대략 50 내지 100㎛로 설정된다. Ag 등의 금속 전극(32)이 대략 2 내지 7㎛의 두께로 각 투명 전극의 일부 상에 마련되어 배선 저항을 낮춘다. 금속 전극 상에는, 10 내지 25의 비유전율(relative dielectric constant)을 갖는 PbO-B2O3-SiO2계 저융점 유리 페이스트를 사용함으로써 대략 10 내지 50㎛의 두께를 갖는 투명 유전체층이 형성되고, 500 내지 600℃로 소성된다. 그 위에는, MgO를 퇴적함으로써 유전체층(24)을 보호하기 위한 보호층(25)이 0.5 내지 2㎛의 두께로 또한 형성된다. 또한, 금속 전극(32)을 따라, 50 내지 200㎛의 폭을 갖는 셀 파티션(33)이 셀 갭의 높이(100 내지 130㎛)의 약 절반(40 내지 50㎛)의 높이로 마련된다. 셀 파티션(33)과 상부 절연 기판(20)측에 위치되며 셀 파티션(33)의 높이와 동일한 높이를 갖는 수직 라인 파티션(35)(폭: 대략 50 내지 70㎛)이 샌드블래스트에 의해 동시에 형성된다.
한편, 데이터 전극(29)은 하부 절연 기판(21) 상에서 약 2 내지 4㎛의 두께로 Ag 등으로부터 형성된다. 그 위에, 백색 유전체층(28)이 마련된다. 백색 유전체층(28)은 대략 20 내지 25의 비유전율을 갖는 PbO-B2O3-SiO2계 저융점 유리 페이스트와 TiO2를 10:1의 비율로 혼합하여 얻어지는 백색 유리 페이스트를 사용함으로써 대략 5 내지 40㎛의 두께로 형성되고, 그 후 500 내지 600℃에서 소성된다. 그 위에는, 백색 유리 페이스트를 프린트하고 이것을 500 내지 600℃에서 소성함으로써 셀 파티션(34)이 대략 40 내지 50㎛의 높이로 형성된다. 그 다음, 하부 절연 기판(21)측의 수직 라인 파티션(36)은 페이스트를 도포한 뒤 샌드블라스트를 적용함으로써 형성된다. 이 때, 두 절연 기판(20 및 21)이 서로 부착될 때 배출 경로로서의 갭이 셀 파티션(33 및 34) 사이에 형성되도록 수직 라인 파티션(36)의 높이는 셀 파티션(34)의 높이보다 대략 20㎛ 더 높게 되도록 증가된다. 마지막으로, 형광체(9)가 대략 10 내지 15㎛의 두께로 도포된다. 이 때, 이 때 셀마다 형광체의 종류를 RGB(레드, 그린, 블루)으로 나누어 칠하면, 풀칼라 디스플레이가 가능해진다. R(레드) 형광체에 대해서 (Y.Gd)BO3:Eu가 사용되고, G(그린) 형광체에 대해서 Zn2SiO4:Mn이 사용되며, B(블루) 형광체에 대해서 BaMgAl10O17:Eu가 사용된다.
두 절연 기판은 서로 부착되어 350 내지 500℃에서 소성되며, 그 후 셀 내부의 가스가 배기되고, He, Ne, 및 Xe의 혼합 가스가 방전 가스로서 200 내지 600 Torr만큼 셀 내에 밀봉되어, 패널이 완성된다.
다음에, 본 발명의 제 1의 실시예의 구동 방법을 도 11을 참조하여 설명한다. 예비 방전 기간(2)에 있어서, 양의 예비 방전 펄스가 X 전극(22)에 인가되고, 음의 예비 방전 펄스가 Y 전극(23)에 인가된다. 양의 예비 방전 펄스(5)의 전압은 160V로 설정되고, 음의 예비 방전 펄스(6)의 전압은 -160V로 설정된다. 펄스 폭은4 내지 10μsec로 설정된다.
다음에, 주사 기간(3)으로 들어간다. X 전극에 인가되는 전압은 순서대로 0V로 떨어진다. 도 11의 "ts"(s는 정수)는 모두 동일한 간격이며, t2-t1=Δt이고, Δt=1.5 내지 3μsec로 설정된다. 한편, 홀수 라인과 짝수 라인 사이에서 반주기를 이동하는 구형파는 Y 전극에 인가된다. 바람직하게는, Y2k-1 전극의 전위가 0V로 떨어지기 이전에 ts(s는 홀수)의 타이밍에서 Y2k 전극은 -180V에 있을 필요가 있기 때문에, Y2k의 파형의 위상이 약간 더 앞서게 될 수도 있다. 구형파의 전압값은 0V 및 -180V로 설정된다. 이미지 신호에 대응하는 데이터 펄스(9)는 전압이 변화하는 타이밍인 Δt마다 인가된다. 데이터 펄스 전압은 -80V로 설정된다. 모든 X 전극의 전위가 0V로 떨어진 후, 유지 기간(4)으로 들어간다. 유지 기간(4)에 X 전극(22)과 Y 전극(23)에 인가될 유지 펄스(10)는 음의 전압 펄스를 교대적으로 인가함으로써 구성된다. 전압값은 -160V로 설정되고, 펄스폭은 3 내지 10μsec로 설정된다.
다음에, 이 시점에서의 동작이 도 22a 내지 도 22d의 벽전하 형성 상태를 도시하는 도면을 참조하여 설명된다. 도 22a 내지 도 22d는 도 9의 A-A' 라인을 따른 단면도로서, 각 전극 상의 벽전하량을 개략적으로 도시한다.
예비 방전 기간(2)에 있어서, X 전극(22)과 Y 전극(23) 사이에서 면방전이 발생하여, X 전극(22) 상에 음의 벽전하가 형성되고, Y 전극(23) 상에 양의 벽전하가 형성된다. 이 때 벽전하 형성 상태는 도 22a에 도시된 바와 같다. 도 22a 내지 22d에 있어서, 벽전하는 각 전극상에 균등하게 형성되는 것처럼 개략적으로 도시되어 있지만, 실제로 벽전하는 분포를 가지고 형성되는 것으로 여겨진다.
예비 방전 기간(2)이 종료된 후, 주사 기간(3)으로 들어간다. 주사 기간(3)의 t1 타이밍에서 X1 전극의 전위가 0V로 떨어진다. 동시에, 홀수 라인 Y 전극도 0V로 떨어진다. 따라서, X1 전극 상의 음의 벽전하와 Y1 전극 상의 양의 벽전하로 인해, X1 전극과 Y1 전극 사이에서 면방전이 발생한다. 이 때, Y1 전극 이외의 홀수 라인 Y 전극의 전위도 변하지만, 이들에 인접한 X 전극의 전위가 변하지 않기 때문에, 면방전은 발생하지 않는다. 즉, X 전극과 Y 전극 둘 다의 전위가 0V로 떨어지고, 주사 기간(3) 중에 아직 면방전이 발생하지 않고, 예비 방전 기간(2)에 형성된 벽전하가 여전히 남아 있는 위치에서만 면방전이 발생한다. 이 t1의 타이밍에서, 이미지 신호에 대응하는 데이터 펄스(9)가 인가된다. 본 실시예에 있어서, 점등 셀의 경우에 음의 데이터 펄스가 인가된다. t1의 타이밍에서, X1 전극과 Y1 전극은 동일한 위상을 갖기 때문에, 동일한 양의 벽전하가 이들 상에 형성된다. 이 때, X 전극(22)과 Y 전극(23)의 중심에서 인접한 셀 사이에 셀 파티션(33)이 형성되기 때문에, 벽전하의 형성은 X1 전극 상의 셀 파티션(33)과 Y1 전극 상의 셀 파티션(33)에 끼인 영역으로 제한되며, 셀 파티션(33)의 대향측의 X1 전극과 Y1 전극 상의 벽전하는 변화하지 않는다. 데이터 펄스(9)가 이 타이밍에서 인가되면, 양의 벽전하가 데이터 전극(29) 상에 형성되고, 음의 벽전하가 X1 전극과 Y1 전극 상에 형성된다. 한편, 데이터 펄스(9)가 인가되지 않으면, X1 전극, Y1 전극, 및 데이터 전극(29)의 모든 전위는 0V로 떨어지기 때문에, 벽전하는 사라지게 된다. 이 때의 벽전하 형성 상태가 도 22b에 도시되어 있다. 도 22b와 그 이후의 도면에서는, 단지 한 셀의 벽전하의 상태가 도시되어 있으며, 인접한 셀의 X 전극(22), Y 전극(23), 및 데이터 전극(29) 상의 벽전하는 이들이 디스플레이 데이터에 따라 변하기 때문에 도시되지 않았다. 다음의 t2의 타이밍에서, 짝수 라인 Y 전극의 전위가 0V로 떨어진다. X1 전극의 전위가 이미 0V로 떨어졌기 때문에, 인접한 Y2 전극의 전위가 0V로 떨어지는 것에 응답하여, X1 전극과 Y2 전극 사이에서 면방전이 발생한다. 동시에 데이터 펄스(9)가 인가되면, t1의 타이밍의 경우에서와 같이, 데이터 펄스(9)의 존재에 따라, 벽전하 형성 상태는 도 22b에 도시된 바와 같이 변화될 수 있다. t3의 타이밍에서, X2 전극의 전위는 0V로 된다. 이 때, 인접한 Y2 전극과 Y3 전극 중에서, Y3 전극만이 0V이기 때문에, X2 전극과 Y3 전극 사이에서만 면방전이 발생한다. 이 때, t1 타이밍 및 t2의 타이밍의 경우에서와 같이, 벽전하 상태는 데이터 펄스(9)의 존재에 따라 변화될 수 있다. 이후의 전극에서도 마찬가지로, X 전극(22)의 전위는 연속적으로 0V로 떨어지고, 각각의 X 전극이 0V인 상태에서, 홀수 라인 Y 전극과 짝수 라인 Y 전극의 전위는 교대적으로 0V로 떨어지게 되어, X 전극과 홀수 라인 Y 전극 사이 또는 X 전극과 짝수 라인 Y 전극 사이 중 어디에서 면방전이 발생될 것인지가 선택될 수 있다. 따라서, 도 22b에 도시된 벽전하 상태는 모든 셀에서 생성된다.
그 다음, 유지 기간(4)으로 들어간다. 유지 기간(4)에 있어서, 음의 극성을 갖는 유지 펄스(10)가 X 전극(22)과 Y 전극(23)에 교대적으로 인가된다. 본 실시예에 있어서, 유지 펄스(10)는 먼저 Y 전극(23)에 인가되지만, 유지 펄스는 어디든지 먼저 인가될 수 있다. 이 유지 펄스(10)의 전압은 그 자체로서 면방전을 야기시키지 않도록 설정된다(본 실시예에서는 -160V). 주사 기간(3)의 끝에서, 점등 및 비점등 셀 둘 다의 X 전극과 Y 전극 상에 형성된 벽전하의 양은 동일하다. 따라서, 유지 펄스(10)에 벽전압이 중첩되는 경우에도, 면전극 사이의 전위차는 거의 160V인데, 이것은 방전이 시작되는 전압에 미치지 못한다. 그러나, 점등 셀에서, Y 전극에 음의 벽전하가 형성되고 데이터 전극에 양의 벽전하가 형성되기 때문에, Y 전극과 데이터 전극 사이에 대향 방전(opposed discharge)이 발생한다. 이 대향 방전으로 인해, 도 22c에 도시된 바와 같이, 큰 양의 벽전하가 Y 전극 상에 형성된다. 이에 의해, 다음 번 유지 펄스(10)가 X 전극에 인가되면, X 전극 상의 음의 벽전하와 Y 전극 상의 양의 벽전하는 유지 펄스(10)에 중첩되어, X 전극과 Y 전극 사이에서 면방전이 발생하고, 도 22d에 도시된 바와 같이, X 전극 및 Y 전극 상의 벽전하량은 도 22c의 벽전하량과 반대로 된다. 이후, 종래의 플라즈마 디스플레의 구동에서와 같이, 유지 펄스(10)의 매반전마다 면전극 사이에서 유지 방전이 발생하여 점등 표시를 수행한다. 한편, 비점등 셀의 경우에 있어서, 주사 기간(3)의 끝에서 X 및 Y 전극 상에 벽전하가 형성되지 않기 때문에, 점등 셀과는 달리, 제 1의 유지 펄스의 인가에 응답하여 대향 방전이 발생하지 않는다. 후속 유지 펄스가 인가되는 경우에도, 유지 방전은 발생하지 않기 때문에, 비점등 표시가 수행된다.
따라서, 2m 라인 디스플레이 스크린은 m개의 X 전극 드라이버와 두 개의 Y 전극 드라이버에 의해 프로그레시브하게 디스플레이될 수 있다.
도 12의 구동 파형 및 도 22a 내지 도 22d의 벽전하 형성 상태를 도시하는 도면을 참조하여 본 발명의 제 2의 실시예가 설명될 것이다. 도 22a 내지 도 22d는 도 9의 A-A' 라인을 따른 단면도로서, 각 전극 상의 벽전하량을 개략적으로 도시하고 있다. 셀 구조와 패널 전극 배치는 제 1의 실시예의 것과 동일하다. 본 실시예의 구동 파형은 주사 기간(3)에서의 Y 전극(23)의 파형을 제외하면 본 발명의 제 1의 실시예의 구동 파형과 동일하다. 예비 방전 기간(2)에 있어서, 본 발명의 제 1의 실시예에서와 같이, 도 22a에 도시된 벽전하 배치가 활용된다. 다음에, 주사 기간(3)으로 들어간다. 디스플레이 이미지에 기초한 기본적인 벽전하 기록 방법은 본 발명의 제 1의 실시예의 것과 동일하다. X 전극과 Y 전극 둘 다의 전위가 0V이고, 주사 기간 중에 면방전이 아직 발생하지 않았으며, 예비 방전 기간(2)에 형성된 벽전하가 남아 있는 부분에서만 면방전이 발생한다. 면방전의 발생하는 타이밍에 맞추어, 디스플레이 데이터에 대응하는 데이터 펄스(9)가 인가되고, 이에 의해 도 22b에 도시된 바와 같은 점등 및 비점등 벽전하 상태가 구별되어 형성될 수 있다.
본 발명의 제 1의 실시예에 있어서, 모든 X 전극에 대해서, 인접한 홀수 라인 Y 전극과 X 전극 사이의 면방전에 의한 기록이 우선되고, 그 후, 짝수 라인 Y 전극과 X 전극 사이의 면방전에 의한 기록이 수행된다. 한편, 본 실시예에 있어서는, 홀수 라인 X 전극에 대해서는, 홀수 라인 Y 전극과 짝수 라인 Y 전극의 순으로 기록이 수행되고, 짝수 라인 X 전극에 대해서는, 짝수 라인 Y 전극과 홀수 라인 Y 전극의 순으로 기록이 수행된다. 시간에 따라 차례로 설명한다. t1의 타이밍에서, X1 전극의 전위는 0V로 떨어지고, 동시에, 홀수 라인 Y 전극도 0V로 떨어지기 때문에, X1 전극 상의 음의 벽전하와 Y1 전극 상의 양의 벽전하로 인해, X1 전극과 Y1 전극 사이에서 면방전이 발생하여, 기록이 수행된다. 이 때, Y1 전극 이외의 홀수 라인 Y 전극도 그들의 전위를 변경하지만, 인접한 X 전극의 전위가 변경되지 않기때문에, 면방전은 발생하지 않는다. 다음에, t2의 타이밍에서, 짝수 라인 Y 전극이 0V로 떨어지기 때문에, X1 전극과 Y2 전극 사이에서 면방전이 발생하고, 이들 전극 사이에서, 기록용 벽전하가 형성된다. 따라서, X1(홀수 라인) 전극에 대해서는, 전극과 Y1(홀수 라인) 전극 사이에서 기록이 먼저 수행되고, 그 다음, 전극과 Y2(짝수 라인) 전극 사이에서 기록이 수행된다. 다음에 t3의 타이밍에서, X2 전극의 전위는 0V로 떨어진다. 이 때, 홀수 라인 Y 전극은 그들의 전위를 0V에서 -160V로 변화시키지만, X2의 전위가 0V가 되는 위치에서, 홀수 라인 Y 전극의 전위는 -160V가 되어야만 한다. 따라서, Y2k-1 펄스의 위상이 약간 앞서는 것이 바람직하다. X2 전극과 X2 전극에 인접한 Y 전극 사이에서, Y2 전극이 0V이기 때문에 X2와 Y2 전극 사이에서 면방전이 발생하지만, Y3 전극이 -160V이기 때문에 X2 및 Y3 전극 사이에서는 면방전이 발생하지 않는다. 계속해서, t4의 타이밍에서, 홀수 라인 Y 전극이 0V에 도달하기 때문에, X2 및 Y3 사이에서 기록을 위한 면방전이 발생한다. 따라서, X2(짝수 라인) 전극에 대해서는, X2 및 Y2(짝수 라인) 전극 사이에서 기록이 먼저 수행되고, 그 후, X2 및 Y3(홀수 라인) 전극 사이에서 기록이 수행된다. t5의 타이밍 이후에, t1 내지 t5가 Y 전극에 대해 반복되고, X 전극의 전위가 연속적으로 0V로 떨어져서, 상측에서부터 하측으로 순서대로 기록 방전이 발생한다. 따라서, 모든 라인에 대해 기록이 수행된다. 유지 기간(4)의 상세한 사항은 본 발명의 제 1의 실시예에서의 것과 동일하다.
따라서, 본 발명의 제 1의 실시예에서와 같이, 2m 라인 디스플레이 스크린이 m개의 X 전극 드라이버와 두 개의 Y 전극 드라이버에 의해 프로그레시브하게 디스플레이될 수 있다.
본 발명의 제 3의 실시예는 도 13의 구동 파형과 도 22a 내지 도 22d의 벽전하 형성 상태를 도시하는 도면을 참조하여 설명될 것이다. 도 22a 내지 도 22d는 도 9의 A-A' 라인을 따른 단면도로서, 전극 상의 벽전하량을 개략적으로 도시하고 있다.
셀 구조와 패널 전극 배치는 본 발명의 제 1의 실시예의 것과 동일하다. 본 실시예의 구동 파형은 홀수 라인 Y 전극의 주사 기간(3)에서의 파형을 제외하면 본 발명의 제 1의 실시예의 것과 동일하다. 예비 방전 기간(2)에 있어서, 본 발명의 제 1의 실시예에서와 같이, 도 22a에 도시된 벽전하 배치가 취해진다. 다음에, 주사 기간(3)으로 들어간다. 디스플레이 이미지 데이터에 기초한 기본적인 벽전하 기록 방법은 본 발명의 제 1의 실시예에서의 방법과 동일하다. X 전극과 Y 전극 둘 다의 전위가 0V이고, 주사 기간(3) 중 면방전이 아직 발생하지 않았으며, 예비 방전 기간(2)에서 형성된 벽전하가 남아 있는 위치에서만 면방전이 발생한다. 면방전의 발생과 정확한 타이밍에서, 디스플레이 데이터에 대응하는 데이터 펄스(9)가 인가되고, 이에 의해 점등 및 비점등 벽전하 상태가 도 22b에 도시된 바와 같이 구별되어 생성될 수 있다.
기록을 위한 면방전의 발생 순서는 제 1의 실시예에서의 것과 동일하다. 즉, 본 발명의 제 1 및 제 3의 실시예에서, 모든 X 전극에 대해서, 인접한 홀수 라인 Y 전극과 X 전극 사이의 면방전에 의한 기록이 선행하고, 다음에, 짝수 라인 Y 전극과 X 전극 사이의 면방전에 의한 기록이 수행된다. t1 및 t2의 타이밍은 본 발명의제 2의 실시예에서의 것과 동일하며, t1의 타이밍에서, X1 전극과 Y1 전극 사이에서 기록을 위한 면방전이 발생하고, t2의 타이밍에서, X1 전극과 Y2 전극 사이에서 기록을 위한 면방전이 발생한다. 이 t2의 타이밍에서, 면방전은 X1 전극과 Y1 전극사이에서 이미 발생하였고, 동일한 벽전하량이 형성되었기 때문에, 더 이상 방전은 발생하지 않는다. 따라서, Y1, 즉, 홀수 라인 Y 전극의 전위는 0V 또는 -160V 어느 것이나 될 수 있다. 따라서, 본 실시예에 있어서, t2의 타이밍에서의 홀수 라인 Y 전극의 전위는 0V로 남게 된다. t2 이후의 ts(s: 짝수)의 타이밍에 대해서도 동일하기 때문에, 주사 기간(3)에서의 홀수 라인 Y 전극의 전위는 0V로 고정된다.
따라서, 본 발명의 제 1의 실시예에의 순서와 동일한 순서로 모든 라인에 대해서 기록이 수행된다. 유지 기간(4)의 상세는 본 발명의 제 1의 실시예에서의 상세와 동일하다.
따라서, 본 발명의 제 1의 실시예에서와 같이, m개의 X 전극 드라이버와 두 개의 Y 전극 드라이버에 의해 2m 라인 디스플레이 스크린이 프로그레시브하게 디스플레이될 수 있다.
본 발명의 제 4의 실시예가 도 14의 구동 파형과 도 17의 패널 평면도와, 도 22a 내지 도 22d의 벽전하 형성 상태를 참조하여 설명될 것이다. 도 22a 내지 도 22d는 도 9의 A-A' 라인을 따른 단면도로서, 전극 상의 벽전하량을 개략적으로 도시하고 있다.
셀 구조는 본 발명의 제 1의 실시예의 것과 동일하다. 전극의 배치에 관해선는, 본 발명의 제 1의 실시예에서와 같이, X 전극(22)과 Y 전극(23)이 동일한 간격으로 교대로 배치된다. 본 실시예에 있어서, 스크린은 Y1에서 Xm 전극까지의 상부 스크린과 Ym+1에서 Y2m+1 전극까지의 하부 스크린으로 나누어지고, 이들 스크린은 본 발명의 제 1의 실시예와 동일한 방식으로 각각 구동된다. 즉, 각각의 상부 및 하부 스크린에 대해서, 모두 독립적인 구동 파형이 X 전극(22)에 인가되고, 홀수 라인 Y 전극과 짝수 라인 Y 전극 사이에서 상이한 구동 파형이 Y 전극(23)에 인가된다. 상부 및 하부 스크린에서 동일 번째의 X 전극은 공유되고 동일한 X 전극 드라이버에 의해 구동된다. 즉, 도 17에 도시된 바와 같이, X1 전극과 Xm+1 전극이 P1 드라이버에 의해 구동되고, X2 전극 및 Xm+2 전극이 P2 드라이버에 의해 구동되도록 위쪽에서부터 순서대로 하나의 드라이버를 전극이 공유하게 되어, 전체 m개의 드라이버로 구동이 수행된다. 한편, Y 전극에 관해서는, 상부 스크린과 하부 스크린이 서로 독립적인데, 상부 스크린에서 홀수 라인 Y 전극은 Q1 드라이버에 의해 구동되고, 짝수 라인 Y 전극은 Q2 드라이버에 의해 구동되며, 하부 스크린에서 홀수 라인 Y 전극은 Q3 드라이버에 의해 구동되고, 짝수 라인 Y 전극은 Q4 드라이버에 의해 구동된다.
다음에, 동작이 설명될 것이다. 예비 방전 기간(2)과 유지 기간(4)은 본 발명의 제 1의 실시예의 것과 동일하다. 예비 방전 기간(2)에 있어서, 도 22a에 도시된 벽전하가 형성된다. 다음에, 주사 기간(3)으로 들어간다. 디스플레이 이미지 데이터에 기초한 기본적인 벽전하 기록 방법은 본 발명의 제 1의 실시예의 것과 동일하다. X 전극과 Y 전극 둘 다의 전위가 0V이고, 주사 기간(3) 중 아직 면방전이 발생하지 않았으며, 예비 방전 기간(2)에서 형성된 벽전하가 남아 있는 부분에서만면방전이 발생한다. 면방전이 발생하는 타이밍에 맞추어, 디스플레이 데이터에 대응하는 데이터 펄스(9)가 인가되고, 이에 의해 점등 및 비점등 벽전하 상태는 도 22b에 도시된 바와 같이 구별하여 형성될 수 있다. t1의 타이밍에서, P1 드라이버의 전위는 0V로 되고, X1 전극과 Xm+1 전극의 전위는 0V로 된다. 이들 X 전극에 인접한 Y 전극은 Y1, Y2, Ym+1, 및 Ym+2 전극이며, 오직 Q1 드라이버만이 0V이기 때문에, Y1 전극만이 0V로 된다. 따라서, X1 전극과 Y1 전극 사이에서 기록용 면방전이 발생한다. 면방전이 발생하면, 면방전이 발생한 X 전극과 Y 전극에는 동일한 벽전하가 형성되기 때문에, 이후는 X 전극이 0V인데 대하여, Y 전극은 0V라도 -160V라도 면방전은 발생하지 않다. 그래서, 본 실시예에서는 방전이 발생한 후 바로 △t 후에 Y 전극의 전위를 -160V로 되돌리고 있지만, 거기서는 방전은 발생하지 않고, 벽전하는 기록시에 형성된 상태를 유지하고 있다. 다음에, t2, t3, 및 t4의 타이밍에서, 차례로 Q2, Q3, Q4가 0V로 되고, t2의 타이밍에서는 X1 전극과 Y2 전극의 사이, t3의 타이밍에서는 Xm+1 전극과 Ym+1 전극의 사이, t4의 타이밍에서는 Xm+1 전극과 Ym+2 전극 사이에서 기록용 면방전이 발생한다. 다음에 t5의 타이밍에서, P2 드라이버의 전위가 0V로 된다. 이로써, X2 전극과 Xm+2 전극의 전위가 0V로 된다. 이 때, P1 드라이버의 전위가 0V로 된 경우와 같이, Q1로부터 Q4의 드라이버의 전위가 0V로 되고, 이에 의해 X2와 Xm+2 전극과 인접하는 4개의 Y 전극 사이에서 차례로 기록용 면방전이 행하여진다. 이상과 같이 하여, 모든 라인에 대해 기록이 행하여진다. 유지 기간(4)의 상세는 본 발명의 제 1의 실시예에서의 것과 같다.
이렇게 하여, m개의 X 전극 드라이버와 4개의 Y 전극 드라이버에 의해 4m 라인의 스크린이 프로그레시브하게 디스플레이될 수 있다. 본 실시예에서는 스크린이 상부 및 하부 스크린으로 분할되었지만, 더 많은 스크린으로 분할될 수도 있다. 스크린이 r스크린으로 분할되면, 2r개의 Y 전극 드라이버가 필요하게 된다. 따라서, 2mr 라인 스크린이 m개의 X 전극 드라이버와 2r개의 Y 전극 드라이버에 의해 디스플레이될 수 있다. 예를 들면, X 전극 드라이버와 Y 전극 드라이버의 수가 각각 32개라고 가정하면, m=32이고 r=16이기 때문에, 1024 라인의 스크린이 디스플레이될 수 있다. 따라서, 디스플레이 라인의 수는 X 전극 드라이버의 수와 Y 전극 드라이버의 수를 곱함으로써 결정될 수 있다. 그러므로, X 전극 드라이버와 Y 전극 드라이버의 전체 수를 줄이기 위해서, X 전극 드라이버의 수와 Y 전극 드라이버의 수는 서로 같아진다.
본 발명의 제 5의 실시예는 도 5의 구동 파형과 도 17의 평면도를 참조하여 설명될 것이다. 셀 구조, 전극 배치, 및 드라이버 접속은 본 발명의 제 4의 실시예의 것과 동일하다. 주사 기간(3)에서의 Y 전극 드라이버의 구동 파형 이외의 구동 파형은 본 발명의 제 4의 실시예의 것과 동일하다. 기록용 면방전이 발생한 후, Y 전극의 0V 전위와 -160V의 전위 어느 쪽에서도 면방전이 발생하지 않는다. 따라서, 본 발명의 제 4의 실시예에서는, 기록용 면방전의 발생 후 Δt 이후에 Y 전극의 전위가 -160V로 복원된다. 한편, 본 실시예에서는, 2Δt후에, -160V로 전위가 복원된다. 어느 경우에서도 면방전이 발생하지 않기 때문에, 벽전하의 형성은 본 발명의 제 4의 실시예의 것과 동일하다.
따라서, 2m+1 라인의 디스플레이 스크린이 m개의 X 전극 드라이버와 4개의 Y전극 드라이버에 의해 프로그레시브하게 디스플레이될 수 있다. 또한 본 실시예에서, 분할된 스크린의 수는 본 발명의 제 4의 실시예에서와 같이 증가될 수 있다.
본 발명의 제 6의 실시예가 도 16의 구동 파형을 참조하여 설명될 것이다. 셀 구조, 패널 전극 배치, 및 X 전극 및 Y 전극에 인가될 구동 파형은 본 발명의 제 1의 실시예의 것과 동일하다. 따라서, 기록 순서는 제 1의 실시예의 것과 동일하다. 주사 기간(3)에서, 데이터 전극에 인가될 데이터 펄스(9)의 전압은 디스플레이 신호에 대응하여 세 단계로 변화된다. 본 실시예에 있어서, 이 전압은 0V, -40V, 및 -80V로 변경된다. 유지 기간(4)의 중간에, 유지 방전 시작 제어 펄스(12)가 인가된다.
다음에, 도 22a 내지 도 22d를 부가적으로 참조하면서 동작이 설명될 것이다. 예비 방전 기간(2)에, 본 발명의 제 1의 실시예에서와 같이, 도 22a에 도시된 벽전하 배치가 취해진다. 다음에, 주사 기간(3)으로 들어간다. 디스플레이 이미지 데이터에 기초한 기본적인 벽전하 기록 방법은 본 발명의 제 1의 실시예의 것과 동일하다. 본 실시예에 있어서, 데이터 펄스 전압은 디스플레이 신호의 계조에 따라 변화되며, 도 22b에 도시된 기록 후에 X 전극과 Y 전극 상에 축적된 벽전하량은 데이터 펄스 전압에 따라 변화한다. 다음에, 유지 기간(4)으로 들어간다. 주사 기간(3)에서, 데이터 펄스 전압이 -80V인 경우, 가장 큰 음의 벽전하가 X 전극과 Y 전극에 축적되고, 유지 펄스(10)에 중첩되어, 이에 의해 대향 방전이 발생한다. 그러나, 데이터 펄스 전압이 -40V 또는 0V인 경우, 음의 벽전하량은 이 전압보다 작기 때문에, 벽전하가 유지 펄스(10)에 중첩되는 경우에도 대향 방전은 발생하지 않는다. 대향 방전이 발생하면, 상이한 양의 큰 벽전하와 음의 큰 벽전하가 X 전극과 Y 전극 상에 형성되고, 그 후, 유지 면방전이 계속된다. 이것은 본 발명의 제 1의 실시예에서의 것과 동일하다. 다음에, 데이터 펄스 전압이 -40V인 경우, 유지 방전 시작 제어 펄스(12)가 유지 기간(4)의 중간에 인가되는 타이밍에서, 유지 펄스(10), 유지 방전 시작 제어 펄스(12), 및 면전극 상의 음의 벽전하가 중첩되어 대향 방전이 발생한다. 이 때, 데이터 펄스 전압이 0V인 경우, 이 전압은 대향 방전이 아직 발생하지 않은 전압이다. 대향 방전이 발생하면, 면 유지 방전은 그 이후 유지한다. 마지막으로, 데이터 펄스 전압이 0V인 경우, 유지 방전은 끝까지 발생하지 않는다. 따라서, 본 실시예에 따르면, 3-계조 디스플레이가 하나의 주사(기록)에 의해 가능하기 때문에, 계조를 디스플레이하기 위한 서브필드의 수는 감소될 수 있다. 또한, 본 발명의 제 1의 실시예에서와 같이, 2m 라인의 디스플레이 스크린은 m개의 X 전극 드라이버와 2 개의 Y 전극 드라이버에 의해 프로그레시브하게 디스플레이될 수 있다.
본 실시예에 있어서, 데이터 펄스 전압은 3 단계로 변하지만, 단계의 수를 증가시킴으로써, 더 많은 계조가 하나의 주사에 의해 디스플레이될 수 있으며, 서브필드의 수가 더 감소될 수 있다. 서브필드의 수가 감소되면, 한 필드에서의 주사 기간(3)의 수는 감소될 수 있고, 따라서, 유지 기간(4)은 연장될 수 있다. 이 때, 유지 방전 시작 제어 펄스(12)에 관해서는, 상이한 전압을 갖는 펄스가 데이터 펄스 전압 단계의 수에 따라 증가된다. 여기서, 유지 방전 시작 제어 펄스는 유지 펄스(10)와의 전위차가 작은 펄스부터 순서대로 유지 기간(4)에 인가된다. 이것은 데이터 펄스 전압과 유지 방전 시작 타이밍이 1:1로 대응하도록 하기 위해서이다.
X 전극 및 Y 전극의 구동 파형으로서, 본 발명의 제 1의 실시에의 구동 파형이 본 실시예에서 활용되지만, 제 2 내지 제 5의 실시예 중 임의의 실시예의 다른 구동 파형이 활용되는 경우에도 동일한 구동을 행할 수 있다.
본 발명의 제 7의 실시예가 도 11의 구동 파형과 도 18의 평면도를 참조하여 설명될 것이다. 셀 구조는 도 2의 종래예에서의 것과 동일하다. 패널 전극은 방전 갭(37)과 비방전 갭(38)이 도 1의 종래예에서와 같이 교대로 존재하도록 정렬된다. 두 개씩의 X 전극마다 하나의 드라이버를 공유하게 된다. 구동 파형은 본 발명의 제 1의 실시예에서의 것과 동일하다. 먼저, 예비 방전 기간(2)에서, 모든 방전 갭(37) 사이에서 면방전이 발생하고, 음의 벽전하와 양의 벽전하가 X 전극(22)과 Y 전극(23) 상에 각각 형성된다. 본 실시예의 경우에 있어서, X 전극(22)과 Y 전극(23) 상에 어떠한 셀 파티션(33 또는 34)도 존재하지 않는다. 따라서, 기록용 면방전이 발생하는 경우, 전극의 전면 상에 벽전하가 형성된다. 기록 방법은 본 발명의 제 1의 실시예에서의 것과 동일하여, X 전극(22)과 Y 전극(23) 사이에서 기록용 면방전이 발생되고, 이것과 정확한 타이밍으로, 데이터 전극(29)의 전위는 벽전하 축적량을 변경하도록 변경되어, 점등 및 비점등 셀로의 기록이 변경된다. 기록 순서는 본 발명의 제 1의 실시예에서의 것과 동일하다. 즉, t1의 타이밍에서 X1 전극과 Y1 전극 사이의 셀에 대해서 기록이 수행되고, t2의 타이밍에서 X1과 Y2 전극 사이의 셀에 대해서 기록이 수행되며, t3의 타이밍에서 X2와 Y3 전극 사이의 셀에 대해서 기록이 수행된다. 기록이 연속적으로 수행된 후, 유지 기간(4)으로 들어간다.여기서의 동작도 본 발명의 제 1의 실시예에서의 동작과 동일한데, 점등 셀에서, 먼저 대향 방전이 발생하고, 그 다음 면 유지 방전이 계속된다. 본 실시예에 있어서, 제 1의 실시예의 구동 파형이 사용되지만, 제 2 내지 제 6의 구동 파형이 사용될 수도 있다.
이렇게 하여, m개의 X 전극 드라이버와 2개의 Y 전극 드라이버에 의해 2m 라인의 디스플레이 스크린이 프로그레시브하게 디스플레이될 수 있다.
본 발명의 제 8의 실시예는 도 14의 구동 파형과 도 19의 평면도를 참조하여 설명될 것이다. 셀 구조는 도 2의 종래예의 것과 동일하다. 패널 전극 배치에 관해서는, 도 1의 종래예에서와 같이 방전 갭(37)과 비방전 갭(38)이 교대로 존재한다. 본 실시예에 있어서, 네 개씩의 X 전극(22)이 동일한 드라이버(P)에 의해 구동되며, 전체 m개의 P 드라이버가 구동을 위해 사용된다. 한편, Y 전극(23)에 관해서는, Y4k-3, Y4k-2, Y4k-1, 및 Y4k(k는 정수)가 네 개의 Q 드라이버(Q1, Q2, Q3, 및 Q4)에 의해 구동된다. 동작에 있어서는, 본 발명의 제 4의 실시예에서의 순서와 동일한 순서로 수행된다. 본 실시예에서, 본 발명의 제 4의 실시예의 구동 파형이 사용되지만, 제 5의 실시예의 구동 파형이 사용될 수도 있다.
이렇게 하여, m개의 X 전극과 4개의 Y 전극 드라이버에 의해 4m 라인의 디스플레이 스크린이 프로그레시브하게 디스플레이될 수 있다. 본 실시예에 있어서, 내 개씩의 X 전극(22)이 동일한 드라이버(P)에 의해 구동되지만, 동일한 드라이버에 의해 구동될 전극의 수는 증가될 수도 있다. 매 r개의 X 전극(22)이 동일한 드라이버(P)에 의해 구동되는 경우, 필요되는 Y 전극 드라이버의 전체 수는 r이다. 따라서, mr 라인의 디스플레이 스크린은 m개의 X 전극 드라이버와 r 개의 Y 전극 드라이버에 의해 디스플레이될 수 있다. 예를 들면, X 전극 드라이버와 Y 전극 드라이버의 수가 각각 32인 경우, m=32이고 r=32이며, 1024 라인의 스크린이 디스플레이될 수 있다. 따라서, X 전극 드라이버의 수와 Y 전극 드라이버의 수를 곱함으로써 얻어지는 수는 디스플레이될 라인의 수이다. 따라서, X 전극 드라이버와 Y 전극 드라이버의 전체 수를 감소하기 위해서, X 전극 드라이버의 수와 Y 전극 드라이버의 수는 서로 동일하게 설정되어야 한다.
본 발명의 제 9의 실시예는 도 9의 셀 평면도와 도 20의 셀 단면도를 참조하여 설명될 것이다. 도 9에서 점선에 의해 둘러싸인 영역은 하나의 셀을 나타낸다. 도 20의 셀 단면도는 도 9의 A-A' 라인을 따른 단면도를 도시한다. 패널 전극 배치와 구동 파형은 본 발명의 제 1의 실시예에서의 것과 동일하다. 셀 구조는 하부 절연 기판(21) 상에 형성된 셀 파티션(34)이 상부 절연 기판(20)에 도달하는 점을 제외하면 제 1의 실시예의 구조와 동일하다. 따라서, 구동 동작은 본 발명의 제 1의 실시예의 것과 동일하다. 도 10에 도시된 제 1의 실시예에 있어서, 셀 파티션은 상부 절연 기판(20)과 하부 절연 기판(21) 상에 개별적으로 형성된 셀 파티션(33 및 34)으로 분리된다. 이들 두 셀 파티션(33 및 34) 사이에, 배기 경로가 마련된다. 한편, 본 실시예에 있어서, 셀 파티션(34)은 하부 절연 기판(21) 상에만 형성되고, 각 셀 마다 밀폐된 구조로 되어 있다. 따라서, 패널 제조 공정에서 배기에 필요한 시간은 3배가 필요하지만, 하나의 셀에서 방전에 의해 생성된 하전 입자는 셀 내에 확실히 가두어지기 때문에, 인접한 셀의 잘못된 점등은 방지될 수 있다. 또한, 형광 재료가 인가되는 하부 절연 기판(21) 측에서의 파티션의 높이가 증가하기 때문에, 형광 재료가 인가될 수 있는 파티션 면적이 넓게 되어, 휘도와 효율이 증가하게 된다.
본 발명의 제 1의 실시에의 구동 파형이 본 실시예에서 사용되었지만, 제 2 내지 제 6의 실시예의 구동 파형과 패널 전극 배치가 활용될 수도 있다.
본 발명의 제 10의 실시예는 도 21의 셀 평면도와 도 10의 셀 단면도를 참조하여 설명될 것이다. 도 21에서, 점선에 의해 둘러싸인 영역은 하나의 셀을 나타낸다. 도 10은 도 9의 A-A' 라인을 따라 취해진 단면도이다. 패널 전극 배치와 구동 파형은 제 1의 실시예의 것과 동일하다. 셀 구조는 하부 절연 기판(21) 상에 형성된 데이터 전극(29)의 형태를 제외하면 제 1의 실시예의 것과 동일하다. 따라서, 구동 동작은 본 발명의 제 1의 실시예의 것과 동일하다. 셀 파티션(34)의 하부의 데이터 전극의 폭을 줄임으로써, 인접한 셀에 대한 벽전하의 영향은 감소된다.
본 실시예에 있어서, 본 발명의 제 1의 실시예의 구동 파형이 사용되었지만, 제 2 내지 제 6의 실시예의 구동 파형과 패널 전극 배치가 사용될 수도 있다.
상기 상술된 본 발명에 따르면, 종래에는 m 개의 X 전극 드라이버와 하나의 Y 전극 드라이버를 포함하는 전체 m+1개의 드라이버를 사용함으로써 단지 m라인의 스크린이 디스플레이될 수 있었지만, m개의 X 전극 드라이버와 두 개의 Y 전극 드라이버를 사용함으로써 2m 라인의 스크린의 디스플레이가 가능하게 된다. 모니터 또는 TV 디스플레이로서는, m이 480 이상이기 때문에, 동일한 드라이버의 수로 두배의 디스플레이 용량을 실현할 수 있다. 또한, 다수의 X 전극이 하나의 드라이버를 공유하기 때문에, 드라이버의 수가 더 감소될 수 있고, 32개의 X 전극 드라이버와 Y 전극 드라이브를 사용함으로써 1024 라인이 디스플레이될 수 있다.

Claims (31)

  1. 다수의 X 전극과 다수의 Y 전극이 서로 대향하는 두 절연 기판 중 하나 상에서 서로 평행하게 교대로 정렬되며, 다수의 데이터 전극이 상기 X 전극과 상기 Y 전극에 직각이 되도록 상기 두 기판 중 나머지 기판 상에 정렬되며, 하나의 X 전극과 상기 X 전극의 한 측에 인접한 Y 전극 사이의 갭이 방전 갭으로서 형성되며, 상기 X 전극과 Y 전극 사이의 모든 갭은 방전 갭으로서 형성되며, 매트릭스 형태로 정렬된 픽셀이 상기 방전 갭과 데이터 전극 사이의 교차점에 위치되며, 상기 픽셀과 상기 인접한 픽셀 사이의 경계에서 상기 X 전극과 Y 전극 상에 상기 X 전극과 Y 전극 사이에서 발생하는 면방전을 분할하기 위한 수단이 형성되며, 여러 개의 X 전극 또는 여러 개의 Y 전극이 하나의 드라이버를 공유하게 되는 AC형 플라즈마 디스플레이 패널 구동 방법에 있어서,
    예비방전기간에서 주어진 상기 X 전극의 전위가 전극의 배열순서에 따라 순차적으로 0V가 되도록 상기 X 전극의 전위를 제어하면서 상기 X 전극과 상기 Y 전극 사이에 형성된 픽셀에 면방전이 발생하도록 상기 Y 전극의 전위를 제어하고, 상기 X 전극과 상기 Y 전극 사이에 발생하는 면방전의 타이밍에 맞추어 표시 데이터에 대응하는 데이터 펄스를 상기 데이터 전극에 인가함으로써 동일한 양의 벽전하를 상기 X 전극과 상기 Y 전극에 기록하여 유지방전기간에서 점등될 셀과 비점등될 셀을 구별하는 벽전하의 상태를 형성하는 주사기간을 포함하는 것을 특징으로 하는 AC형 플라즈마 디스플레이 패널 구동 방법.
  2. 다수의 X 전극과 다수의 Y 전극이 서로 대향하는 두 절연 기판 중 하나 상에서 서로 평행하게 교대로 정렬되며, 다수의 데이터 전극이 상기 X 전극과 상기 Y 전극에 직각이 되도록 상기 두 기판 중 나머지 기판 상에 정렬되며, 하나의 X 전극과 상기 X 전극의 한 측에 인접한 Y 전극 사이의 갭이 방전 갭으로서 형성되며, 상기 X 전극과 Y 전극 사이의 모든 갭은 방전 갭으로서 형성되며, 매트릭스 형태로 정렬된 픽셀이 상기 방전 갭과 데이터 전극 사이의 교차점에 위치되며, 상기 픽셀과 상기 인접한 픽셀 사이의 경계에서 상기 X 전극과 Y 전극 상에 상기 X 전극과 Y 전극 사이에서 발생하는 면방전을 분할하기 위한 수단이 형성되며, 여러 개의 X 전극 또는 여러 개의 Y 전극이 하나의 드라이버를 공유하게 되는 AC형 플라즈마 디스플레이 패널 구동 방법에 있어서,
    예비방전기간에서 주어진 상기 X 전극의 전위가 전극의 배열순서에 따라 순차적으로 0V가 되도록 상기 X 전극의 전위를 제어하면서, 상기 Y 전극의 전위가 상기 X 전극의 전위와 동일하게 되어 상기 X 전극과 상기 Y 전극 사이에 형성된 픽셀에 면방전이 발생하도록 상기 Y 전극의 전위를 제어하고, 상기 X 전극과 상기 Y 전극 사이에 발생하는 면방전의 타이밍에 맞추어 표시 데이터에 대응하는 데이터 펄스를 상기 데이터 전극에 인가함으로써 동일한 양의 벽전하를 상기 X 전극과 상기 Y 전극에 기록하여 유지방전기간에서 점등될 셀과 비점등될 셀을 구별하는 벽전하의 상태를 형성하는 주사기간을 포함하는 것을 특징으로 하는 AC형 플라즈마 디스플레이 패널 구동 방법.
  3. 다수의 X 전극과 다수의 Y 전극이 서로 대향하는 두 절연 기판 중 하나 상에서 서로 평행하게 교대로 정렬되며, 다수의 데이터 전극이 상기 X 전극과 상기 Y 전극에 직각이 되도록 상기 두 기판 중 나머지 기판 상에 정렬되며, 하나의 X 전극과 상기 X 전극의 한 측에 인접한 Y 전극 사이의 갭이 방전 갭으로서 형성되며, 상기 X 전극과 Y 전극 사이의 모든 갭은 방전 갭으로서 형성되며, 매트릭스 형태로 정렬된 픽셀이 상기 방전 갭과 데이터 전극 사이의 교차점에 위치되며, 상기 픽셀과 상기 인접한 픽셀 사이의 경계에서 상기 X 전극과 Y 전극 상에 상기 X 전극과 Y 전극 사이에서 발생하는 면방전을 분할하기 위한 수단이 형성되며, 여러 개의 X 전극 또는 여러 개의 Y 전극이 하나의 드라이버를 공유하게 되는 AC형 플라즈마 디스플레이 패널 구동 방법에 있어서,
    예비방전기간에서 주어진 상기 X 전극의 전위가 전극의 배열순서에 따라 순차적으로 0V가 되도록 상기 X 전극의 전위를 제어하면서 상기 X 전극과 상기 Y 전극 사이에 형성된 픽셀에 면방전이 발생하도록 상기 Y 전극의 전위를 제어하고, 상기 X 전극과 상기 Y 전극 사이에 발생하는 면방전의 타이밍에 맞추어 표시 데이터에 대응하는 데이터 펄스를 상기 데이터 전극에 인가함으로써 동일한 양의 벽전하를 상기 X 전극과 상기 Y 전극에 기록하여 유지방전기간에서 점등될 셀과 비점등될 셀을 구별하는 벽전하의 상태를 형성하는 주사기간을 포함하며,
    표시 데이터에 기초하여 각 픽셀에 벽전하를 형성하는 기록시에, 상기 한 픽셀의 상기 X 전극과 상기 Y 전극 상에 형성되는 상기 벽전하의 전압은 유지펄스전압이 부가되는 경우에도 상기 X 전극과 상기 Y 전극 사이에서 면방전이 발생하지 않는 레벨에 있는 것을 특징으로 하는 AC형 플라즈마 디스플레이 패널 구동 방법.
  4. 제1항 내지 제3항에 있어서,
    디스플레이용 유지 방전은 최초 대향 방전에 의해 시작되는 것을 특징으로 하는 AC형 플라즈마 디스플레이 패널 구동 방법.
  5. 제4항에 있어서,
    상기 대향 방전은 양의 전극으로서 상기 데이터 전극을 사용하는 것을 특징으로 하는 AC형 플라즈마 디스플레이 패널 구동 방법.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 주사기간 이전에, 서로 반대 극성을 갖는 벽전하가 상기 X 전극과 Y 전극 상에 각각 형성되며, 상기 데이터 펄스를 인가할 때 상기 벽전하가 조정되는 소거 및 기록에 의해 기록 방전이 행해지는 것을 특징으로 하는 AC형 플라즈마 디스플레이 패널 구동 방법.
  7. 제6항에 있어서,
    상기 소거 및 기록은 상기 X 전극과 Y 전극 사이에서 유발되는 것을 특징으로 하는 AC형 플라즈마 디스플레이 패널 구동 방법.
  8. 제6항에 있어서,
    상기 X 전극과 Y 전극 상에 각각 형성되는 반대 극성을 갖는 벽전하는 상기 주사기간 이전에 상기 X 전극과 Y 전극 사이의 면방전에 의해 형성되는 것을 특징으로 하는 AC형 플라즈마 디스플레이 패널 구동 방법.
  9. 제8항에 있어서,
    상기 X 전극과 Y 전극 상에 형성되는 반대 극성을 갖는 벽전하는 상기 X 전극 그룹과 Y 전극 그룹의 다른 X 전극과 Y 전극에 기록이 행해될 때 형성되는 것을 특징으로 하는 AC형 플라즈마 디스플레이 패널 구동 방법.
  10. 제4항에 있어서,
    상기 기록이 수행되는 주사 기간과 유지 방전이 야기되는 유지 기간이 시간적으로 분리되는 주사 유지 분리 방법이 활용되는 것을 특징으로 하는 AC형 플라즈마 디스플레이 패널 구동 방법.
  11. 제10항에 있어서,
    기록시 상기 X 전극과 Y 전극 상에 형성되는 반대 극성을 갖는 벽전하는 상기 X 전극 및 Y 전극 사이의 면방전에 의해 형성되고, 상기 주사 기간 이전에, 동일한 펄스가 모든 상기 X 전극에 인가되고 상기 X 전극에 인가되는 펄스와 반대 극성을 갖는 동일한 펄스가 모든 상기 Y 전극에 인가되며, 이에 의해 반대 극성을 갖는 벽전하가 일회의 펄스 인가에 의해 모든 상기 X 전극과 Y 전극 상에 형성되는 것을 특징으로 하는 AC형 플라즈마 디스플레이 패널 구동 방법.
  12. 제11항에 있어서,
    기록시 상기 X 전극과 Y 전극 상에 형성되는 반대 극성을 갖는 벽전하는 상기 X 전극 및 Y 전극 사이의 면방전에 의해 형성되고, 상기 주사 기간 이전에, 동일한 펄스가 모든 상기 X 전극에 인가되고 상기 X 전극에 인가되는 펄스와 반대 극성을 갖는 동일한 펄스가 모든 상기 Y 전극에 인가되며, 이에 의해 반대 극성을 갖는 벽전하가 일회의 펄스 인가에 의해 모든 상기 X 전극과 Y 전극 상에 형성되는 것을 특징으로 하는 AC형 플라즈마 디스플레이 패널 구동 방법.
  13. 제12항에 있어서,
    상기 주사 기간에서 기록시에 상기 데이터 전극에 인가되는 데이터 펄스 전압은 디스플레이되는 계조에 따라 변경되어 기록 방전에 의해 형성되는 벽전하량을 조정하고 상기 유지 기간에서 상기 데이터 전극 전위를 변경하며, 이에 의해 유지 방전 타이밍은 계조에 따라 변경되고 계조 디스플레이가 수행되는 것을 특징으로 하는 AC형 플라즈마 디스플레이 패널 구동 방법.
  14. 제13항에 있어서,
    상기 유지 기간에서, 계조에 따라, 유지 방전 시작 타이밍에서의 방전은 상기 X 전극과 데이터 전극 또는 상기 Y 전극과 데이터 전극 사이의 대향 방전이 되는 것을 특징으로 하는 AC형 플라즈마 디스플레이 패널 구동 방법.
  15. 제14항에 있어서,
    상기 데이터 전극은 대향 방전에서 양의 전극이 되는 것을 특징으로 하는 AC형 플라즈마 디스플레이 패널 구동 방법.
  16. 제15항에 있어서,
    상기 유지 방전의 시작 타이밍에서 상기 대향 방전이 발생하는 위치의 전극간 전위차는 상기 유지 기간에서 점차 증가되는 것을 특징으로 하는 AC형 플라즈마 디스플레이 패널 구동 방법.
  17. 제16항에 있어서,
    상기 유지 펄스 전압은 고정되고, 상기 유지 기간에서의 상기 데이터 전극의 전위를 변경함으로써, 상기 유지 방전 시작 타이밍에서 대향 방전이 발생하는 부분에서의 전극간의 상기 전위차는 상기 유지 기간에서 점차 증가되는 것을 특징으로 하는 AC형 플라즈마 디스플레이 패널 구동 방법.
  18. 제16항에 있어서,
    상기 유지 기간에서 상기 데이터 전극의 전위를 단계적으로 변경함으로써, 상기 유지 방전 시작 타이밍에서 대향 방전이 발생하는 부분에서의 전극간의 상기 전위차는 점차 증가되는 것을 특징으로 하는 AC형 플라즈마 디스플레이 패널 구동 방법.
  19. 제18항에 있어서,
    상기 유지 방전 시작 타이밍 이외의 타이밍에서의 상기 데이터 전극의 전위는 상기 유지 기간에서 제 1의 유지 방전의 시작 타이밍에서의 유지 펄스 전위와 상기 데이터 전극 전위 사이에 있도록 설정되는 것을 특징으로 하는 AC형 플라즈마 디스플레이 패널 구동 방법.
  20. 제18항에 있어서,
    단계적으로 변경되는 상기 데이터 전극 전위는 상기 주사 기간에서 인가될 상기 데이터 펄스 전위와 공통이 되는 것을 특징으로 하는 AC형 플라즈마 디스플레이 패널 구동 방법.
  21. 제20항에 있어서,
    상기 유지 기간에서 벽전하의 상태가 리셋되는 예비 방전 기간과, 상기 주사 기간, 및 상기 유지 기간은 전체적으로 하나의 서브필드로서 간주되고, 다수의 서브필드는 서로 결합되어 하나의 스크린을 디스플레이하기 위한 하나의 필드를 형성하는 것을 특징으로 하는 AC형 플라즈마 디스플레이 패널 구동 방법.
  22. 제21항에 있어서,
    상기 유지 방전의 시작 타이밍에서의 유지 펄스폭은 다른 유지 펄스의 폭보다 더 큰 것을 특징으로 하는 AC형 플라즈마 디스플레이 패널 구동 방법.
  23. 서로 대향하는 두 절연 기판 중 한 기판 상에 서로 평행하게 교대로 배치된 다수의 X 전극 및 다수의 Y 전극과;
    상기 X 전극 및 Y 전극에 수직이 되도록 상기 절연 기판 중 나머지 한 기판 상에 서로 평행하게 배치된 다수의 데이터 전극과;
    매트릭스 형태로 정렬되며 상기 X 전극과 상기 Y 전극 사이의 모든 갭으로 이루어진 방전 갭과 상기 데이터 전극 사이의 교차점에 형성되는 픽셀; 및
    상기 X 전극 및 Y 전극을 갖는 상기 절연 기판 상에서 상기 X 전극 및 Y 전극 상에 위치하도록 마련되고, 상기 X 전극 및 Y 전극 사이에서 발생하는 면방전을 분할하기 위한 셀 파티션을 포함하고
    상기 셀 파티션은 상기 데이터 전극 방향에서 인접한 픽셀과 데이터 전극 사이의 경계에서 상기 X 전극 및 Y 전극 상에 마련되며, 적어도 여러 개의 X 전극 또는 Y 전극은 하나의 드라이버를 공유하며,
    주사기간에 있어서, 예비방전기간에서 주어진 상기 X 전극의 전위가 전극의 배열순서에 따라 순차적으로 0V가 되도록 상기 X 전극의 전위를 제어하면서 상기 X전극과 상기 Y 전극 사이에 형성된 픽셀에 면방전이 발생하도록 상기 Y 전극의 전위를 제어하고, 상기 X 전극과 상기 Y 전극 사이에 발생하는 면방전의 타이밍에 맞추어 표시 데이터에 대응하는 데이터 펄스를 상기 데이터 전극에 인가함으로써 동일한 양의 벽전하를 상기 X 전극과 상기 Y 전극에 기록하여 상기 유지방전기간에서 점등될 셀과 비점등될 셀을 구별하는 벽전하의 상태를 형성시키는 것을 특징으로 하는 AC형 플라즈마 디스플레이 패널.
  24. 제23항에 있어서,
    상기 셀 파티션은 상기 X 전극 및 Y 전극 각각의 중심 라인을 따라 배치되는 것을 특징으로 하는 AC형 플라즈마 디스플레이 패널.
  25. 제23항에 있어서,
    상기 X 전극 및 Y 전극은 상기 절연 기판 상에 형성된 투명 전극으로 이루어지고, 상기 투명 전극의 폭보다 폭이 더 작은 금속 전극이 이들 투명 전극 상에 마련되는 것을 특징으로 하는 AC형 플라즈마 디스플레이 패널.
  26. 제25항에 있어서,
    상기 셀 파티션은 상기 금속 전극에 대향하는 위치에 배치되는 것을 특징으로 하는 AC형 플라즈마 디스플레이 패널.
  27. 제26항에 있어서,
    상기 셀 파티션에 대향하는 위치에서 상기 데이터 전극을 구비하는 상기 절연 기판 상에 데이터측 셀 파티션이 또한 마련되는 것을 특징으로 하는 AC형 플라즈마 디스플레이 패널.
  28. 제27항에 있어서,
    상기 셀 파티션과 상기 데이터측 셀 파티션은 셀 내에서 분리되는 것을 특징으로 하는 AC형 플라즈마 디스플레이 패널.
  29. 제28항에 있어서,
    상기 셀 파티션에 대향하는 상기 데이터 전극의 폭은 상기 X 전극 및 Y 전극에 대향하는 위치의 상기 데이터 전극의 폭보다 더 작은 것을 특징으로 하는 AC형 플라즈마 디스플레이 패널.
  30. 제29항에 있어서,
    상기 인접한 데이터 전극 사이에 스트라이프 파티션(stripe partitions)이 마련되어 픽셀을 분할하는 것을 특징으로 하는 AC형 플라즈마 디스플레이 패널.
  31. 제30항에 있어서,
    상기 셀 파티션에 대향하는 위치의 상기 데이터 전극은 상기 스트라이프 파티션 아래에 위치되는 것을 특징으로 하는 AC형 플라즈마 디스플레이 패널.
KR10-2004-0057075A 2000-12-21 2004-07-22 플라즈마 디스플레이 패널과 그 구동 방법 KR100499761B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000388882A JP4498597B2 (ja) 2000-12-21 2000-12-21 プラズマディスプレイパネル及びその駆動方法
JPJP-P-2000-00388882 2000-12-21

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0082349A Division KR100482023B1 (ko) 2000-12-21 2001-12-21 플라즈마 디스플레이 패널과 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20040079345A true KR20040079345A (ko) 2004-09-14
KR100499761B1 KR100499761B1 (ko) 2005-07-07

Family

ID=18855547

Family Applications (2)

Application Number Title Priority Date Filing Date
KR10-2001-0082349A KR100482023B1 (ko) 2000-12-21 2001-12-21 플라즈마 디스플레이 패널과 그 구동 방법
KR10-2004-0057075A KR100499761B1 (ko) 2000-12-21 2004-07-22 플라즈마 디스플레이 패널과 그 구동 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR10-2001-0082349A KR100482023B1 (ko) 2000-12-21 2001-12-21 플라즈마 디스플레이 패널과 그 구동 방법

Country Status (4)

Country Link
US (1) US6882327B2 (ko)
EP (1) EP1217597A3 (ko)
JP (1) JP4498597B2 (ko)
KR (2) KR100482023B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4144665B2 (ja) * 2002-08-30 2008-09-03 株式会社日立プラズマパテントライセンシング プラズマディスプレイパネルの駆動方法
EP1477958A3 (en) * 2003-05-16 2008-03-26 Thomson Plasma S.A.S. Method for driving a plasma display by matrix triggering of the sustain discharges
KR100692095B1 (ko) * 2005-02-04 2007-03-12 엘지전자 주식회사 플라즈마 디스플레이 패널의 격벽, 플라즈마 디스플레이 패널 및 그의 제조방법
TWI484466B (zh) * 2013-05-24 2015-05-11 Au Optronics Corp 顯示面板的驅動方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2629944B2 (ja) * 1989-02-20 1997-07-16 富士通株式会社 ガス放電パネルとその駆動方法
JP2971609B2 (ja) * 1991-03-27 1999-11-08 日本放送協会 メモリー型放電表示パネル
JPH052993A (ja) * 1991-06-26 1993-01-08 Fujitsu Ltd 面放電型プラズマデイスプレイパネル及びその駆動方法
JP2692692B2 (ja) * 1991-12-20 1997-12-17 富士通株式会社 表示パネルの駆動方法および装置
DE69318196T2 (de) * 1992-01-28 1998-08-27 Fujitsu Ltd Plasma Farbanzeige-Vorrichtung von Oberflächenentladungs-Typ
JP2962039B2 (ja) * 1992-04-23 1999-10-12 日本電気株式会社 プラズマディスプレイパネル
JP2581465B2 (ja) * 1994-09-28 1997-02-12 日本電気株式会社 プラズマディスプレイパネルとその駆動方法
JP3442509B2 (ja) * 1994-12-06 2003-09-02 富士通株式会社 プラズマ表示装置及びその制御方法
JP2801893B2 (ja) * 1995-08-03 1998-09-21 富士通株式会社 プラズマディスプレイパネル駆動方法及びプラズマディスプレイ装置
US6373452B1 (en) * 1995-08-03 2002-04-16 Fujiitsu Limited Plasma display panel, method of driving same and plasma display apparatus
JP3578543B2 (ja) * 1996-03-06 2004-10-20 富士通株式会社 Ｐｄｐの駆動方法
JP2914494B2 (ja) * 1996-09-30 1999-06-28 日本電気株式会社 交流放電メモリ型プラズマディスプレイパネルの駆動方法
JPH10247456A (ja) * 1997-03-03 1998-09-14 Fujitsu Ltd プラズマディスプレイパネル、プラズマディスプレイ装置、及びプラズマディスプレイパネルの駆動方法
RU2120154C1 (ru) * 1997-03-28 1998-10-10 Совместное закрытое акционерное общество "Научно-производственная компания "ОРИОН-ПЛАЗМА" Газоразрядная индикаторная панель переменного тока с поверхностным разрядом и способ управления ею
KR100515821B1 (ko) * 1997-05-20 2005-12-05 삼성에스디아이 주식회사 플라즈마 방전 표시 소자 및 그 구동 방법
JP3331918B2 (ja) * 1997-08-27 2002-10-07 日本電気株式会社 放電表示パネルの駆動方法
JP3423865B2 (ja) * 1997-09-18 2003-07-07 富士通株式会社 Ａｃ型ｐｄｐの駆動方法及びプラズマ表示装置
JP3972156B2 (ja) * 1998-02-23 2007-09-05 株式会社日立プラズマパテントライセンシング プラズマディスプレイパネル及びその駆動方法
JP3556097B2 (ja) * 1998-06-30 2004-08-18 富士通株式会社 プラズマディスプレイパネル駆動方法
JP2001350445A (ja) * 2000-06-02 2001-12-21 Nec Corp Ａｃ型プラズマディスプレイパネルの駆動方法
KR100377401B1 (ko) * 2000-11-14 2003-03-26 삼성에스디아이 주식회사 논리곱 및 라인 중첩 방법들을 포함하는 플라즈마디스플레이 패널의 구동방법

Also Published As

Publication number Publication date
KR20020050740A (ko) 2002-06-27
US20020070908A1 (en) 2002-06-13
EP1217597A2 (en) 2002-06-26
KR100482023B1 (ko) 2005-04-13
JP4498597B2 (ja) 2010-07-07
US6882327B2 (en) 2005-04-19
EP1217597A3 (en) 2002-11-27
KR100499761B1 (ko) 2005-07-07
JP2002189444A (ja) 2002-07-05

Similar Documents

Publication Publication Date Title
US8044888B2 (en) Surface discharge type plasma display panel divided into a plurality of sub-screens
JP5146410B2 (ja) プラズマディスプレイ装置の駆動方法
JP4076367B2 (ja) プラズマディスプレイパネル、プラズマ表示装置及びプラズマディスプレイパネルの駆動方法
KR100657384B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100337882B1 (ko) 플라즈마 표시 패널의 구동방법
KR100324262B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
EP1233396A2 (en) A plasma display panel driving method and apparatus
JPH11272232A (ja) プラズマディスプレイパネル及びそれを利用した装置
US6995735B2 (en) Drive method of AC type plasma display panel
KR100499761B1 (ko) 플라즈마 디스플레이 패널과 그 구동 방법
KR100511735B1 (ko) Ａｃ플라즈마표시패널 및 그 구동방법
US20040239589A1 (en) Plasma display panel apparatus and drive method thereof
JP2003157042A (ja) Ａｃ型プラズマディスプレイパネルの駆動方法
US7408532B2 (en) Plasma display device and drive method for use in plasma display device
KR100516640B1 (ko) 플라즈마 디스플레이 패널 구동방법
KR100359570B1 (ko) 플라즈마 디스플레이 패널
US20060028406A1 (en) AC plasma display panel and driving method therefor
JP2003114641A (ja) プラズマディスプレイパネル表示装置とその駆動方法
JP2002134031A (ja) プラズマディスプレイパネル
JP2007066722A (ja) プラズマディスプレイパネル及びプラズマディスプレイ装置
KR20040068416A (ko) 고속구동을 위한 플라즈마 디스플레이 패널 및 그 구동 방법
JP2005010424A (ja) プラズマディスプレイパネルの駆動方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
PA0107 Divisional application

Comment text: Divisional Application of Patent

Patent event date: 20040722

Patent event code: PA01071R01D

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20040922

Patent event code: PE09021S01D

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20041112

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20050107

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20050507

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20050628

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20050628

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20090509