KR20040001897A - Method for fabricating semiconductor device with W gate - Google Patents
Method for fabricating semiconductor device with W gate Download PDFInfo
- Publication number
- KR20040001897A KR20040001897A KR1020020037231A KR20020037231A KR20040001897A KR 20040001897 A KR20040001897 A KR 20040001897A KR 1020020037231 A KR1020020037231 A KR 1020020037231A KR 20020037231 A KR20020037231 A KR 20020037231A KR 20040001897 A KR20040001897 A KR 20040001897A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- insulating film
- spacer insulating
- sealing spacer
- temperature
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 125000006850 spacer group Chemical group 0.000 claims abstract description 59
- 238000007789 sealing Methods 0.000 claims abstract description 42
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 36
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 36
- 239000010937 tungsten Substances 0.000 claims abstract description 36
- 230000008016 vaporization Effects 0.000 claims abstract description 10
- 238000009834 vaporization Methods 0.000 claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 claims abstract description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 238000010926 purge Methods 0.000 claims 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims 1
- 238000005229 chemical vapour deposition Methods 0.000 claims 1
- 229910052801 chlorine Inorganic materials 0.000 claims 1
- 239000000460 chlorine Substances 0.000 claims 1
- 238000011109 contamination Methods 0.000 abstract description 6
- 239000000758 substrate Substances 0.000 abstract description 5
- 239000012212 insulator Substances 0.000 abstract 4
- 230000000452 restraining effect Effects 0.000 abstract 1
- 238000000151 deposition Methods 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 238000005530 etching Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 보다 상세하게는 트랜지스터의 게이트 물질로서 텅스텐을 사용하는 경우 게이트 측벽 스페이서 절연막을 형성하는 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming a gate sidewall spacer insulating film when using tungsten as the gate material of the transistor.
잘 알려진 바와 같이, 최근 모스펫(MOFET) 소자의 집적도가 급격히 증가함에 따라 이에 대응하는 게이트 선폭이 100nm 이하로 요구되고 있으며, 또한 게이트 저항 스펙도 매우 낮아지고 있다. 그러므로 기존의 금속-실리사이드 게이트(예를 들어, 텅스텐 폴리사이드 게이트 등)로는 더 이상 상기의 게이트 요구조건을 만족시킬 수 없는 한계에 이르렀다. 그 결과 이를 대체할 수 있는 새로운 게이트 물질에 대한 연구 및 개발이 진행되고 있는데, 현재로서는 금속 게이트의 적용이 가장 유력한 대안이라고 여겨지고 있다.As is well known, as the integration density of MOSFET devices increases rapidly, the corresponding gate line width is required to be 100 nm or less, and the gate resistance specification is also very low. Therefore, conventional metal-silicide gates (eg, tungsten polyside gates, etc.) have reached a limit where they can no longer meet the gate requirements. As a result, research and development of new gate materials that can replace them are underway, and the application of metal gates is currently considered the most viable alternative.
그러나 아직까지는 금속 게이트만을 사용하는 구조보다는 금속/폴리실리콘 적층구조로써 게이트에 적용하려는 연구가 진행되고 있는 실정이다. 이 경우 금속물질은 게이트 저항을 감소시키는 역할을 하고, 또한 폴리실리콘은 게이트 신뢰성을 향상시키는 측면에서 사용하고자 하는 목적을 가진다. 그리고 현재까지 연구 및 개발된 후보 금속물질중에서 텅스텐이 가장 우수한 게이트 특성을 나타내는 것으로 알려져 있다.However, research is being conducted to apply to a gate as a metal / polysilicon stack structure rather than a structure using only a metal gate. In this case, the metal material serves to reduce the gate resistance, and polysilicon has a purpose to be used in terms of improving the gate reliability. Tungsten is known to exhibit the best gate characteristics among the candidate metal materials studied and developed to date.
도 1은 종래기술에 따른 텅스텐/폴리실리콘 게이트(이하 "텅스텐 게이트"라 함) 및 그 측벽 스페이서 절연막의 단면도이다.1 is a cross-sectional view of a tungsten / polysilicon gate (hereinafter referred to as "tungsten gate") and its sidewall spacer insulating film according to the prior art.
도 1을 참조하면, 실리콘기판(1) 상에 게이트산화막(2), 게이트용 폴리실리콘막(3) 및 텅스텐막(4)과, 하드마스크절연막(5)이 적층되어 있다. 적층된 막들은 게이트 마스크 및 식각 공정에 의해 패턴닝 되어 게이트 스택(Gate stack)을 이룬다.Referring to FIG. 1, a gate oxide film 2, a gate polysilicon film 3, a tungsten film 4, and a hard mask insulating film 5 are stacked on a silicon substrate 1. The stacked films are patterned by a gate mask and an etching process to form a gate stack.
게이트 스택(2, 3, 4, 5)들의 측벽에는 게이트 밀봉(sealing) 스페이서 절연막(6)와 게이트 스페이서 외부 절연막(7)이 형성된다.A gate sealing spacer insulating layer 6 and a gate spacer outer insulating layer 7 are formed on sidewalls of the gate stacks 2, 3, 4, and 5.
게이트 스페이서 외부 절연막(7)은 단일막 구조외에 다층막 구조로도 적용되며, 두께는 반도체소자의 종류에 따라 달라지지만 일반적으로 1000Å 이하의 실리콘산화막 또는 실리콘질화막이 주로 이용된다.The gate spacer outer insulating film 7 is also applied to a multilayer film structure in addition to a single film structure. Although the thickness varies depending on the type of semiconductor device, a silicon oxide film or a silicon nitride film of 1000 Å or less is generally used.
게이트 밀봉 스페이서 절연막(6)은 후속 산화 공정시 텅스텐이 산화되는 것을 방지하기 위한 목적 또는 후속 셀프얼라인콘택(SAC) 식각시 베리어(barrier)로서 사용하기 위한 것이다.The gate sealing spacer insulating film 6 is for the purpose of preventing the tungsten from being oxidized in a subsequent oxidation process or for use as a barrier in subsequent self-aligned contact (SAC) etching.
게이트 밀봉 스페이서 절연막(6)은 통상적으로 300Å 이하 두께의 실리콘산화막(silicon oxide) 또는 실리콘질화막(silicon nitride)을 사용하며, 실리콘질화막이 텅스텐 게이트에서 널리 이용된다.The gate sealing spacer insulating film 6 typically uses a silicon oxide film or a silicon nitride film having a thickness of 300 GPa or less, and a silicon nitride film is widely used in a tungsten gate.
게이트 밀봉 스페이서 절연막(6)을 실리콘질화막으로 형성하는 경우, 그 증착 방법은 저압화학기상증착법(LPCVD : Low Pressure Chemical Vapor Deposition)이며, 증착시 온도는 700∼800℃이다.When the gate sealing spacer insulating film 6 is formed of a silicon nitride film, the deposition method is a low pressure chemical vapor deposition (LPCVD) method, and the deposition temperature is 700 to 800 ° C.
게이트 밀봉 스페이서 절연막(6)을 실리콘산화막으로 형성하는 경우, 그 증착 방법은 저압화학기상증착법(LPCVD)이며, 증착시 온도는 800∼900℃이다.When the gate sealing spacer insulating film 6 is formed of a silicon oxide film, the deposition method is low pressure chemical vapor deposition (LPCVD), and the deposition temperature is 800 to 900 占 폚.
도 2는 게이트 밀봉 스페이서 절연막 형성시 나타나는 문제점을 도시한 단면도이다.2 is a cross-sectional view illustrating a problem in forming a gate sealing spacer insulating layer.
도 2에 도시된 바와 같이, 적층막(2, 3, 4, 5)들이 식각된 다음에는 텅스텐막(4)이 외부로 노출된다. 이 상태에서 게이트 밀봉 스페이서 절연막(6)을 형성할 때 공정온도가 높으면 텅스텐이 일부 기화하면서 하드마스크절연막(5)을 오염시킨다. 일단 텅스텐이 오염된 상태에서 후속 공정이 진행되게 되면 공정상의 여러 문제점이 발생할뿐 아니라 반도체소자의 전기적 특성도 악 영향을 받게 된다.As shown in FIG. 2, after the stacked films 2, 3, 4, and 5 are etched, the tungsten film 4 is exposed to the outside. If the process temperature is high when the gate sealing spacer insulating film 6 is formed in this state, tungsten partially vaporizes and contaminates the hard mask insulating film 5. Once the tungsten is contaminated, subsequent processes may not only cause various problems in the process but also adversely affect the electrical properties of the semiconductor device.
따라서, 텅스텐 오염을 제거하기 위하여 적절한 습식 세정 공정을 실시하여야 하나, 이것만으로는 텅스텐 오염을 완벽하게 제거하기가 어렵고 세정 케미칼의 산, 염기 등에 의해 다른 부위에서 원하지 않는 식각 현상이 발생할 가능성이 있다.Therefore, an appropriate wet cleaning process must be performed to remove tungsten contamination, but it is difficult to completely remove tungsten contamination alone, and there is a possibility that unwanted etching occurs at other sites due to acid, base, etc. of the cleaning chemical.
따라서, 텅스텐 기화를 최소화하여 오염 발생을 줄일 수 있는 방법이 요구된다.Therefore, there is a need for a method capable of minimizing tungsten vaporization to reduce contamination.
본 발명은 낮은 온도에서 가급적 짧은 시간안에 게이트 밀봉 스페이서 절연막을 형성하여 텅스텐 기화에 의한 오염을 최소화하는 반도체 소자 제조 방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method for fabricating a semiconductor device in which a gate sealing spacer insulating film is formed at a low temperature as short as possible to minimize contamination by tungsten vaporization.
도 1은 종래기술에 따른 텅스텐/폴리실리콘 게이트(이하 "텅스텐 게이트"라 함) 및 그 측벽 스페이서 절연막을 나타낸 단면도.1 is a cross-sectional view showing a tungsten / polysilicon gate (hereinafter referred to as a “tungsten gate”) and a sidewall spacer insulating film according to the prior art.
도 2는 종래기술에 따른 게이트 밀봉 스페이서 절연막 형성시 나타나는 문제점을 도시한 단면도.Figure 2 is a cross-sectional view showing a problem appearing when forming a gate sealing spacer insulating film according to the prior art.
도 3은 본 발명에 따른 텅스텐 게이트 및 그 측벽 스페이서 절연막을 나타낸 단면도.3 is a cross-sectional view showing a tungsten gate and its sidewall spacer insulating film according to the present invention.
도 4a는 게이트 밀봉 스페이서 절연막 증착시의 공정 조건에 대한 일실시예를 보여주는 흐름도.4A is a flow chart showing one embodiment of process conditions upon deposition of a gate seal spacer insulating film.
도 4b는 게이트 밀봉 스페이서 절연막 증착시의 공정 조건에 대한 다른 실시예를 보여주는 흐름도.FIG. 4B is a flow chart showing another embodiment of process conditions when depositing a gate seal spacer insulating film. FIG.
< 도면의 주요부분에 대한 부호의 설명><Description of reference numerals for main parts of the drawings>
31 : 반도체기판 32 : 게이트절연막31 semiconductor substrate 32 gate insulating film
33 : 폴리실리콘막 34 : 텅스텐막33 polysilicon film 34 tungsten film
35 : 마스크절연막 36 : 제1 게이트 밀봉 스페이서 절연막35 mask insulating film 36 first gate sealing spacer insulating film
37 : 제2 게이트 밀봉 스페이서 절연막37: second gate sealing spacer insulating film
38 : 게이트 측벽 스페이서 외부 절연막38: gate sidewall spacer outer insulating film
상기 목적을 달성하기 위하여 본 발명의 게이트 제조 방법은, 텅스텐막을 포함하는 게이트 스택을 형성하는 단계와, 상기 게이트 스택 측벽에 게이트 밀봉 스페이서 절연막 및 게이트 측벽 스페이서 외부 절연막을 형성하는 단계를 포함하며, 상기 게이트 스택 측벽에 게이트 밀봉 스페이서 절연막을 형성하는 단계는, 상기 텅스텐의 기화를 억제하기 위한 제1온도에서 제1 게이트 밀봉 스페이서 절연막을 형성하는 단계; 및 공정시간을 짧게 하기 위하여 상기 제1온도보다 높은 제2온도에서 제2 게이트 밀봉 스페이서 절연막을 형성하는 단계를 포함하여 이루어진다.In order to achieve the above object, a gate manufacturing method of the present invention includes forming a gate stack including a tungsten film, and forming a gate sealing spacer insulating film and a gate sidewall spacer outer insulating film on the gate stack sidewalls, The forming of the gate sealing spacer insulating film on the gate stack sidewall comprises: forming a first gate sealing spacer insulating film at a first temperature for suppressing vaporization of the tungsten; And forming a second gate sealing spacer insulating film at a second temperature higher than the first temperature in order to shorten the process time.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.
도 3은 본 발명에 따른 텅스텐 게이트 및 그 측벽 스페이서 절연막을 나타낸 단면도이다.Figure 3 is a cross-sectional view showing a tungsten gate and its sidewall spacer insulating film according to the present invention.
도 3을 참조하여 본 발명에 따른 반도체 소자 제조 방법을 살펴본다.Referring to Figure 3 looks at the semiconductor device manufacturing method according to the present invention.
먼저, 게이트 절연막(32)이 형성된 반도체 기판(31) 상에 게이트용 폴리실리콘막(33) 및 텅스텐막(34)을 적층하고, 그 위에 하드마스크절연막(35)을 형성한다.First, a gate polysilicon film 33 and a tungsten film 34 are laminated on the semiconductor substrate 31 on which the gate insulating film 32 is formed, and a hard mask insulating film 35 is formed thereon.
이어서, 게이트 마스크를 사용하여 상기 적층된 막(32, 33, 34, 35)들을 식각한다. 구체적으로 게이트 마스크용 포토레지스트 패턴을 형성하고 이를 마스크로하여 하드마스크절연막을 식각한 다음, 포토레지스트 패턴을 스트립하고, 다시 하드마스크절연막을 식각마스크로하여 텅스텐 및 폴리실리콘막을 식각하는 방법이 이용된다.Subsequently, the stacked layers 32, 33, 34, and 35 are etched using a gate mask. Specifically, a method of forming a gate mask photoresist pattern and etching the hard mask insulating layer using the mask as a mask, stripping the photoresist pattern, and etching the tungsten and polysilicon layer using the hard mask insulating layer as an etching mask are used. .
이어서, 노출된 텅스텐막(4)으로부터 텅스텐이 기화되는 것을 억제하기 위하여 700℃ 이하의 저온에서 제1 게이트 밀봉 스페이서 절연막(36)을 형성한다. 이어서 공정 시간을 짧게 가져가기 위하여 700℃ 이상의 고온에서 제1 게이트 밀봉 스페이서 절연막(37)을 형성한다.Subsequently, in order to suppress tungsten vaporization from the exposed tungsten film 4, the first gate sealing spacer insulating film 36 is formed at a low temperature of 700 ° C or lower. Subsequently, in order to shorten a process time, the 1st gate sealing spacer insulating film 37 is formed at the high temperature of 700 degreeC or more.
즉, 본 발명은 저온에서 텅스텐 기화가 억제되나 공정시간이 길어지기 때문에, 게이트 밀봉 스페이서 절연막을 형성할 때 초기에는 텅스텐 기화가 최대한 억제되는 온도에서 공정을 실시하고, 그 다음에는 공정 시간이 과도하게 길어지는 것을 방지하기 위하여 증착 공정 시간이 짧은 고온에서 공정을 실시하는 것이다.That is, in the present invention, tungsten vaporization is suppressed at a low temperature, but the process time is long. Therefore, when the gate sealing spacer insulating film is formed, the process is initially performed at a temperature at which tungsten vaporization is suppressed as much as possible, and then the process time is excessively excessive. In order to prevent lengthening, the process is performed at a high temperature with a short deposition process time.
텅스텐막(34)이 다량 기화되어 기판을 오염시키므로서 소자의 특성이 크게 열화되는 온도는 700℃ 이상으로서, 본 발명에서는 700℃ 이하의 저온에서 제1 게이트 밀봉 스페이서 절연막(36)을 형성한다.The temperature at which the properties of the device are greatly deteriorated because the tungsten film 34 is largely vaporized to contaminate the substrate is 700 ° C. or higher. In the present invention, the first gate sealing spacer insulating film 36 is formed at a low temperature of 700 ° C. or lower.
전체적인 게이트 밀봉 스페이서 절연막의 두께를 300Å 이하로 가져가는 것이 바람직하다.It is preferable to bring the thickness of the whole gate sealing spacer insulating film below 300 kPa.
이어서, 게이트 스페이서 외부 절연막(7)은 형성한다. 게이트 스페이서 외부절연막(7)은 단일막 구조외에 다층막 구조로도 적용되며, 1000Å 두께 이하의 실리콘산화막 또는 실리콘질화막이 이용된다.Subsequently, a gate spacer outer insulating film 7 is formed. The gate spacer outer insulating film 7 is applied to a multilayer film structure in addition to a single film structure, and a silicon oxide film or a silicon nitride film having a thickness of 1000 Å or less is used.
도 4a는 게이트 밀봉 스페이서 절연막 증착시 공정 조건에 대한 일실시예를 보여준다. 도 4a를 참조하면, 제1 게이트 밀봉 스페이서 절연막(36)을 LPCVD법에 의해 실리콘질화막(Si3N4)으로 형성하되, 650∼700℃에서 30∼50Å 두께로 형성한다 (42). 이어서, 제2 게이트 밀봉 스페이서 절연막(37)을 LPCVD법에 의해 실리콘질화막(Si3N4)으로 형성하되, 700∼800℃에서 100∼250Å 두께로 형성한다 (44).4A shows an embodiment of the process conditions when depositing the gate seal spacer insulating film. Referring to FIG. 4A, a first gate sealing spacer insulating film 36 is formed of a silicon nitride film (Si 3 N 4 ) by LPCVD, but is formed to have a thickness of 30 to 50 kPa at 650 to 700 ° C (42). Subsequently, the second gate sealing spacer insulating film 37 is formed of a silicon nitride film (Si 3 N 4 ) by LPCVD, but is formed to have a thickness of 100 to 250 kPa at 700 to 800 ° C (44).
도 4b는 게이트 밀봉 스페이서 절연막 증착시 공정 조건에 대한 다른 실시예를 보여준다. 도 4b를 참조하면, 제1 게이트 밀봉 스페이서 절연막(36)을 플라즈마 화학기상증착법(PECVD : Plasma Enhanced Chemical Vapor Deposition)법에 의해 실리콘산화막(SiO2) 또는 실리콘질화막(Si3N4)으로 형성하되, 300∼500℃에서 50∼100Å으로 형성한다(46). 이어서, 제2 게이트 밀봉 스페이서 절연막(37)을 LPCVD법에 의해 실리콘산화막(SiO2) 또는 실리콘질화막(Si3N4)으로 형성하되, 700∼900℃에서 50∼100Å 두께로 형성한다 (48).4B shows another embodiment of process conditions for depositing a gate seal spacer insulating film. Referring to FIG. 4B, the first gate sealing spacer insulating layer 36 may be formed of a silicon oxide film (SiO 2 ) or a silicon nitride film (Si 3 N 4 ) by plasma enhanced chemical vapor deposition (PECVD). And 50 to 100 Pa at 300 to 500 ° C (46). Subsequently, the second gate sealing spacer insulating film 37 is formed of a silicon oxide film (SiO 2 ) or a silicon nitride film (Si 3 N 4 ) by LPCVD, and is formed to have a thickness of 50 to 100 kPa at 700 to 900 ° C. .
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.
본 발명은 공정시간이 크게 증가시키지 않고 텅스텐 기화에 의한 오염을 효율적으로 감소시켜 소자의 특성 및 공정 신뢰도를 향상시키는 효과가 있다.The present invention has the effect of improving the characteristics and process reliability of the device by efficiently reducing the contamination by tungsten vaporization without significantly increasing the process time.
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020037231A KR100845049B1 (en) | 2002-06-29 | 2002-06-29 | Method for fabricating semiconductor device with W gate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020037231A KR100845049B1 (en) | 2002-06-29 | 2002-06-29 | Method for fabricating semiconductor device with W gate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040001897A true KR20040001897A (en) | 2004-01-07 |
| KR100845049B1 KR100845049B1 (en) | 2008-07-09 |
Family
ID=37313629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020037231A KR100845049B1 (en) | 2002-06-29 | 2002-06-29 | Method for fabricating semiconductor device with W gate |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100845049B1 (en) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0175035B1 (en) * | 1995-12-29 | 1999-02-01 | 김광호 | Method of manufacturing metal silicide gate electrode using double spacer |
| KR20010008505A (en) * | 1999-07-01 | 2001-02-05 | 김영환 | Method of forming transistor provided with metal-gate electrode |
| KR20010059735A (en) * | 1999-12-30 | 2001-07-06 | 박종섭 | Mehtod of forming MOS transistor with metal gate electrode |
-
2002
- 2002-06-29 KR KR1020020037231A patent/KR100845049B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100845049B1 (en) | 2008-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100618895B1 (en) | Semiconductor device having polymetal gate electrode and method for manufacturing the saem | |
| US6501141B1 (en) | Self-aligned contact with improved isolation and method for forming | |
| KR19980064255A (en) | Selective Removal of ＴｉｘＮｙ | |
| JPH10189974A (en) | Method of dielectric sidewall for preventing oxidation of tungsten in polysilicon gate structure covered with tungsten | |
| KR100486248B1 (en) | Method of fabricating semiconductor device including silicon oxide layer | |
| KR100543207B1 (en) | Method for fabricating gate-electrode of semiconductor device using hardmask | |
| US7320919B2 (en) | Method for fabricating semiconductor device with metal-polycide gate and recessed channel | |
| KR100955679B1 (en) | Method for manufacturing transistor in semiconductor device | |
| US6221712B1 (en) | Method for fabricating gate oxide layer | |
| US7153780B2 (en) | Method and apparatus for self-aligned MOS patterning | |
| US7033960B1 (en) | Multi-chamber deposition of silicon oxynitride film for patterning | |
| KR100845049B1 (en) | Method for fabricating semiconductor device with W gate | |
| US6893982B2 (en) | Method for forming a thin film, methods for forming a gate electrode and transistor using the same, and a gate electrode manufactured using the same | |
| KR100555541B1 (en) | Forming method for cobalt silicide layer and manufacturing method for semiconductor device using the forming method | |
| US20060240678A1 (en) | Method of forming a LP-CVD oxide film without oxidizing an underlying metal film | |
| KR100942966B1 (en) | Method for fabricating semiconductor device with tungsten contained pattern | |
| US7135407B2 (en) | Method of manufacturing a semiconductor device | |
| US6919269B2 (en) | Production method for a semiconductor component | |
| US20130023100A1 (en) | Method of fabricating semiconductor device | |
| JPH0846188A (en) | Semiconductor device | |
| US6319806B1 (en) | Integrated circuit wiring and fabricating method thereof | |
| KR20020001381A (en) | Method of forming a gate electrode in a semiconductor device | |
| KR100811258B1 (en) | Method of fabricating the semiconductor device having WSix gate structure | |
| KR20050008050A (en) | Method for fabricating gate-electrode of semiconductor device using double hardmask | |
| US20030166335A1 (en) | Method of forming wiring in semiconductor devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |