Nothing Special   »   [go: up one dir, main page]

KR20030093925A - Display device with active-matrix transistor and method for manufacturing the same - Google Patents

Display device with active-matrix transistor and method for manufacturing the same Download PDF

Info

Publication number
KR20030093925A
KR20030093925A KR10-2003-0010341A KR20030010341A KR20030093925A KR 20030093925 A KR20030093925 A KR 20030093925A KR 20030010341 A KR20030010341 A KR 20030010341A KR 20030093925 A KR20030093925 A KR 20030093925A
Authority
KR
South Korea
Prior art keywords
silicon film
modified
active matrix
film
pixel
Prior art date
Application number
KR10-2003-0010341A
Other languages
Korean (ko)
Other versions
KR100531392B1 (en
Inventor
기꾸찌히로시
혼고미끼오
하따노무쯔꼬
오꾸라마꼬또
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20030093925A publication Critical patent/KR20030093925A/en
Application granted granted Critical
Publication of KR100531392B1 publication Critical patent/KR100531392B1/en

Links

Classifications

    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F24HEATING; RANGES; VENTILATING
    • F24CDOMESTIC STOVES OR RANGES ; DETAILS OF DOMESTIC STOVES OR RANGES, OF GENERAL APPLICATION
    • F24C15/00Details
    • F24C15/20Removing cooking fumes
    • F24C15/2035Arrangement or mounting of filters
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B01PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01DSEPARATION
    • B01D46/00Filters or filtering processes specially modified for separating dispersed particles from gases or vapours
    • B01D46/0002Casings; Housings; Frame constructions
    • B01D46/0005Mounting of filtering elements within casings, housings or frames
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B01PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01DSEPARATION
    • B01D46/00Filters or filtering processes specially modified for separating dispersed particles from gases or vapours
    • B01D46/10Particle separators, e.g. dust precipitators, using filter plates, sheets or pads having plane surfaces

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Combustion & Propulsion (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

표시 장치를 구성하는 액티브 매트릭스 기판(101)의 화소부의 비정질 실리콘막(104)에 선택적으로 레이저빔(208)을 조사하여 폴리실리콘막(105)으로 개질한다. 그리고, 개질된 폴리실리콘막(105)에 박막 트랜지스터 등의 화소 회로를 형성한다. 이와 같이 함으로써, 고성능의 박막 트랜지스터 회로를 갖는 액티브 매트릭스 기판을 구비한 표시 장치를 매우 경제적으로 실현할 수 있게 된다.The amorphous silicon film 104 of the pixel portion of the active matrix substrate 101 constituting the display device is selectively irradiated with a laser beam 208 to be modified into a polysilicon film 105. Then, pixel circuits such as thin film transistors are formed in the modified polysilicon film 105. In this manner, a display device having an active matrix substrate having a high performance thin film transistor circuit can be realized very economically.

Description

액티브 매트릭스형 표시 장치와 그 제조 방법{DISPLAY DEVICE WITH ACTIVE-MATRIX TRANSISTOR AND METHOD FOR MANUFACTURING THE SAME}Active matrix display device and manufacturing method therefor {DISPLAY DEVICE WITH ACTIVE-MATRIX TRANSISTOR AND METHOD FOR MANUFACTURING THE SAME}

본 발명은 표시 장치에 관한 것으로, 특히 절연 기판 상에 형성된 반도체막의 막질을 레이저광으로 개질하고, 개질된 반도체막으로 액티브 소자를 구성한 액티브 매트릭스형 표시 장치와 그 제조 방법에 관한 것이다. 또, 이하에서는 표시 장치를 디스플레이 장치 또는 간단히 디스플레이라고 하는 경우도 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display device, and more particularly, to an active matrix display device in which a film quality of a semiconductor film formed on an insulating substrate is modified by laser light, and an active element is formed of the modified semiconductor film, and a manufacturing method thereof. In addition, below, a display apparatus may be called a display apparatus or simply a display.

매트릭스 배열된 화소의 구동 소자로서 박막 트랜지스터 등의 액티브 소자를 이용한 액티브 매트릭스형 표시 장치(또는 액티브 매트릭스형 구동 방식의 표시 장치, 또는 디스플레이 장치라고도 함)가 널리 사용되고 있다. 당업자에게 잘 알려진 바와 같이, 현재 이러한 종류의 액티브 매트릭스형 표시 장치의 대부분은, 반도체막으로서 실리콘막을 이용하여 형성된 박막 트랜지스터 등의 액티브 소자로 구성된 다수의 화소 회로를 기판 상에 배치함으로써 양호한 품질의 화상을 표시할 수 있다. 여기서는 상기 액티브 소자로서, 그 전형적인 예인 박막 트랜지스터를 예로 들어 설명한다.As a driving element of a matrix array of pixels, an active matrix display device (or an active matrix display device or display device) using an active element such as a thin film transistor is widely used. As is well known to those skilled in the art, most of this kind of active matrix display devices are of good quality by arranging a plurality of pixel circuits composed of active elements such as thin film transistors formed using a silicon film as a semiconductor film on a substrate. Can be displayed. Here, as the active element, a thin film transistor which is a typical example thereof will be described as an example.

그러나, 반도체막으로서 지금까지 일반적으로 이용되어 온 비정질 실리콘 반도체막(이하, 실리콘 반도체막을 간단히 실리콘막이라고도 함)을 이용한 박막 트랜지스터에서는, 그 이동도로 대표되는 박막 트랜지스터의 성능에 한계가 있기 때문에, 고속, 고기능이 요구되는 회로를 구성하는 것은 곤란하였다. 보다 우수한 화상 품질을 제공하는 데 필요한 고이동도 박막 트랜지스터를 실현하기 위해서는, 비정질 실리콘막을 미리 폴리실리콘막으로 개질(결정화)하고, 결정화된 폴리실리콘막을 이용하여 박막 트랜지스터를 형성하는 것이 유효하다.However, in a thin film transistor using an amorphous silicon semiconductor film (hereinafter, referred to simply as a silicon film) that has been generally used as a semiconductor film, the performance of the thin film transistor represented by its mobility is limited, and therefore, It was difficult to construct a circuit requiring high functionality. In order to realize a high mobility thin film transistor necessary to provide better image quality, it is effective to form (crystallize) an amorphous silicon film into a polysilicon film in advance and form a thin film transistor using the crystallized polysilicon film.

이 개질(결정화) 및 이 결정성을 개선하기 위해서는, 엑시머 레이저광(또는 레이저빔, 또는 간단히 레이저광이라고도 함)을 조사하여 비정질 실리콘막을 폴리실리콘막으로 개질하는 방법이 이용되고 있다. 이러한 방법에 대해서는, 예를 들면 비 특허 문헌 1∼3 등에 상세하게 설명되어 있다.In order to improve this modification (crystallization) and this crystallinity, a method of modifying an amorphous silicon film into a polysilicon film by irradiating excimer laser light (or laser beam or simply laser light) is used. Such a method is explained in full detail, for example in Nonpatent Documents 1-3.

엑시머 레이저 광 조사를 사용하는 비정질 실리콘막의 결정화에 의한 개질 방법을 도 26에서 설명한다. 도 26은 가장 일반적인 엑시머 펄스 레이저광 조사를 주사함에 따른 결정화 방법의 설명도로서, 도 26의 (a)는 조사되는 반도체층을 형성한 유리 기판의 구성을 도시하고, 도 26의 (b)는 레이저광의 조사로 개질되는 상태를 도시한다. 이 기판에는 유리나 세라믹스가 이용되지만, 여기서는 유리 기판을 이용한 것으로서 설명한다. 유리 기판(301) 상에 기초막(SiN 등, 도시 생략)을 사이에 두고 퇴적한 비정질 실리콘막(302)에 폭이 수 ㎜ 내지 수 100㎜ 정도인 선 형상의 엑시머 레이저빔(303)을 조사하고, 화살표로 나타낸 바와 같이 일 방향(x 방향)을 따라 1 내지 수 펄스마다 조사 위치를 이동하는 주사를 행함으로써,기판(301) 전체의 비정질 실리콘막(302)을 폴리실리콘막(304)으로 개질한다. 이 방법으로 개질한 폴리실리콘막에 에칭, 배선 형성, 이온 주입 등의 다양한 가공을 실시하여, 각각의 화소부에 구동용 박막 트랜지스터 회로를 배치한 액티브 매트릭스 기판을 작성한다. 이 기판을 이용하여 액정 디스플레이나 유기 EL 등의 액티브 매트릭스 방식의 디스플레이를 제조한다.A modification method by crystallization of an amorphous silicon film using excimer laser light irradiation will be described with reference to FIG. 26. FIG. 26 is an explanatory view of a crystallization method by scanning the most common excimer pulsed laser light irradiation. FIG. 26A illustrates a structure of a glass substrate on which a semiconductor layer to be irradiated is formed, and FIG. The state modified by irradiation of a laser beam is shown. Although glass and ceramics are used for this board | substrate, it demonstrates here as using a glass board | substrate. Irradiation of the linear excimer laser beam 303 having a width of several mm to several 100 mm on the amorphous silicon film 302 deposited on the glass substrate 301 with the base film (SiN, etc. not shown) interposed therebetween. Then, as indicated by the arrow, scanning is performed to move the irradiation position every one to several pulses along one direction (x direction), thereby converting the amorphous silicon film 302 of the entire substrate 301 into the polysilicon film 304. Reform. The polysilicon film modified by this method is subjected to various processes such as etching, wiring formation, ion implantation, and the like to prepare an active matrix substrate in which a driving thin film transistor circuit is disposed in each pixel portion. This substrate is used to manufacture an active matrix display such as a liquid crystal display or an organic EL.

도 27은 도 26에서의 레이저광 조사부의 부분 평면도와 박막 트랜지스터부의 구성예를 설명하는 주요부 평면도이다. 도 27의 (a)에 도시한 바와 같이 레이저광 조사부에는 0.05㎛ 내지 0.5㎛ 정도의 결정화된 실리콘 입자의 다수가 면 내에 균일하게 성장한다. 각 실리콘 입자(즉, 실리콘 결정)의 입계는 각각이 닫혀 있다. 도 27의 (a)에 □로 둘러싼 부분을 개개의 박막 트랜지스터의 반도체막이 되는 트랜지스터부 TRA가 된다. 종래의 실리콘막의 개질은 이러한 결정화를 의미하므로, 본 발명의 개질과는 그 내용이 다른 것이 강조되어야 한다.FIG. 27 is a partial plan view of a laser light irradiation section and a principal part plan view illustrating a configuration example of the thin film transistor section in FIG. 26. As shown in Fig. 27A, many of the crystallized silicon particles having a diameter of about 0.05 µm to 0.5 µm grow uniformly in the plane in the laser light irradiation section. The grain boundary of each silicon particle (namely, silicon crystal) is closed. A portion enclosed by □ in FIG. 27A becomes a transistor portion TRA serving as a semiconductor film of each thin film transistor. Since the modification of the conventional silicon film means such crystallization, it should be emphasized that the contents are different from those of the present invention.

상기한 개질된 실리콘막(304)을 이용하여 화소 회로를 형성하기 위해서는, 도 27의 (b)에 도시한 바와 같이 결정화된 실리콘의 일부를 트랜지스터부로서 이용하기 위해서 도 27의 (a)의 트랜지스터부 TRA가 되는 부분을 제외한 불필요한 부분을 에칭으로 제거하여 아일런드 형상의 실리콘막의 부분을 형성하고, 이 아일런드 PSI 상에 게이트 절연막(도시 생략), 게이트 전극(도시 생략), 소스 전극 SD1, 드레인 전극 SD2를 배치하여 MIS 트랜지스터를 제조하는 것이다. 이러한 트랜지스터의 형성 기술은 당업자에게는 주지이다. 종래의 기술에서는 결정화를 위한 개질 조작을 화소부 전면에 실시하므로, 개질의 효율이 열화되는 것이었다.In order to form the pixel circuit using the modified silicon film 304 described above, the transistor of FIG. 27A is used to use a portion of the crystallized silicon as the transistor portion as shown in FIG. 27B. Unnecessary portions other than the portion to be the sub TRA are removed by etching to form portions of the island-shaped silicon film, and a gate insulating film (not shown), a gate electrode (not shown), a source electrode SD1, and a drain are formed on the island PSI. The electrode SD2 is arranged to manufacture a MIS transistor. Techniques for forming such transistors are well known to those skilled in the art. In the prior art, since the modification operation for crystallization is performed on the entire pixel portion, the efficiency of the modification is deteriorated.

[비 특허 문헌 1][Non-Patent Document 1]

T. C. Angelis et al; Effect of Excimer Laser Annealing on the Structural and Electrical Properties of Polycrystalline Silicon Thin-Film Transistor, J. Appl. Phy., Vol. 86, pp 4600-4606, 1999.T. C. Angelis et al; Effect of Excimer Laser Annealing on the Structural and Electrical Properties of Polycrystalline Silicon Thin-Film Transistor, J. Appl. Phy., Vol. 86, pp 4600-4606, 1999.

[비 특허 문헌 2][Non-Patent Document 2]

H. Kuriyama et al; Lateral Grain Growth of Poly-Si Films with a Specific Orientation by an Excimer Laser Annealing Method, Jpn. J. Appl. Phy., Vol. 32, pp 6190-6195, 1993.H. Kuriyama et al; Lateral Grain Growth of Poly-Si Films with a Specific Orientation by an Excimer Laser Annealing Method, Jpn. J. Appl. Phy., Vol. 32, pp 6190-6195, 1993.

[비 특허 문헌 3][Non-Patent Document 3]

K. Suzuki et al; Correlation between Power Density Fluctuation and Grain Size Distribution of Laser annealed Poly-Crystalline Silicon, SPIE Conference, Vol. 3618, pp 310-319, 1999.K. Suzuki et al; Correlation between Power Density Fluctuation and Grain Size Distribution of Laser annealed Poly-Crystalline Silicon, SPIE Conference, Vol. 3618, pp 310-319, 1999.

상기한 종래 기술에서는 기판 상에 개질된 실리콘막을 형성하여 성능이 좋은 박막 트랜지스터를 배치한 액티브 매트릭스 기판을 제조할 수 있는 이점은 있지만, 실리콘막을 개질하기 위한 경제적 비용이 많이 들어, 상기 이점을 충분히 활용할 수 없는 문제를 안고 있었다. 이러한 문제는 고액의 엑시머 레이저 장치를 사용하는 필요성 외에 엑시머 레이저 펄스의 강도, 펄스 간격이 부족하기 때문에 기판 전면의 실리콘막을 개질하기 위해서 필요한 시간도 많아져서 생기는 것이다.In the above-described prior art, there is an advantage in that an active matrix substrate having a high performance thin film transistor formed by forming a modified silicon film on a substrate can be manufactured. However, the economic cost for modifying the silicon film is high, and the above advantage is fully utilized. I could not have problems. Such a problem arises from the need for using a high-cost excimer laser device, and the time required for modifying the silicon film on the entire surface of the substrate due to the lack of the intensity and the pulse interval of the excimer laser pulse.

이러한 문제는 대형의 표시 장치를 구성하기 위한 기판을 다중으로 형성함으로써 디스플레이 장치를 염가로 제공하고자 하는 경우에는 현저한 것으로 된다.기판 사이즈를 대형화하여 실리콘막을 개질하는 경우에는, 매우 고액의 설비일 뿐만 아니라, 불충분한 처리량밖에 얻을 수 없어, 이러한 문제는 도저히 허용할 수 있는 것이 아니었다. 따라서, 큰 사이즈의 기판이어도 염가의 설비로 고속이면서, 고효율로 실리콘막의 개질을 실현할 수 있는 신규 기술의 제공이 강하게 요구되고 있었다.This problem becomes remarkable when the display device is to be provided at a low cost by forming multiple substrates for constituting a large display device. In the case of modifying the silicon film by increasing the substrate size, it is not only a very expensive facility. Inadequate throughput can only be achieved, and this problem is hardly acceptable. Therefore, there is a strong demand for the provision of a new technology that can realize modification of the silicon film at a high speed and at high efficiency with inexpensive equipment even for a large sized substrate.

상기한 과제를 고려하여 이루어진 본 발명의 제1 목적은, 매트릭스 형상으로 배치된 화소부에 고성능의 박막 트랜지스터 회로를 갖는 액티브 매트릭스 기판을 구비한 표시 장치를 경제적으로 제공하는 데 있으며, 또한 본 발명의 제2 목적은 이들 과제를 해결하기 위한 구체적인 제조 기술을 제공하는 데 있다. 또, 본 발명은 표시 장치를 위한 유리 기판 등에 형성된 반도체막의 개질에 한정되는 것이 아니고, 다른 기판, 예를 들면 실리콘 웨이퍼 상에 형성된 반도체막의 개질 등에도 마찬가지로 적용할 수 있다.SUMMARY OF THE INVENTION A first object of the present invention made in view of the above problem is to economically provide a display device having an active matrix substrate having a high performance thin film transistor circuit in a pixel portion arranged in a matrix shape. A second object is to provide a specific manufacturing technique for solving these problems. In addition, the present invention is not limited to the modification of the semiconductor film formed on a glass substrate or the like for a display device, and can be similarly applied to the modification of the semiconductor film formed on another substrate, for example, a silicon wafer.

도 1은 표시 장치의 제1 실시예에서의 액티브 매트릭스 기판의 구성 순서를 모식적으로 도시하는 단면도.BRIEF DESCRIPTION OF THE DRAWINGS It is sectional drawing which shows typically the structure sequence of the active matrix board | substrate in 1st Example of a display apparatus.

도 2는 표시 장치의 제1 실시예에서의 액티브 매트릭스 기판의 실리콘막을 개질하기 위한 레이저광 조사 패턴을 모식적으로 설명하는 평면도.FIG. 2 is a plan view schematically illustrating a laser light irradiation pattern for modifying a silicon film of an active matrix substrate in a first embodiment of a display device; FIG.

도 3은 표시 장치의 제1 실시예에서의 액티브 매트릭스 기판의 실리콘막을 개질하기 위한 레이저광 조사 장치의 모식적 구조도.3 is a schematic structural diagram of a laser light irradiation apparatus for modifying a silicon film of an active matrix substrate in a first embodiment of a display device;

도 4는 표시 장치의 제1 실시예에서의 액티브 매트릭스 기판의 실리콘막을 개질하기 위한 레이저광 조사 작업의 순서를 설명하는 흐름도.4 is a flowchart for explaining the procedure of a laser beam irradiation operation for modifying a silicon film of an active matrix substrate in the first embodiment of the display device;

도 5는 표시 장치의 제1 실시예에서의 액티브 매트릭스 기판의 실리콘막을 개질하기 위한 레이저광 조사의 입체적인 설명도.Fig. 5 is a three-dimensional explanatory diagram of laser light irradiation for modifying a silicon film of an active matrix substrate in the first embodiment of the display device.

도 6은 레이저광의 조사부와 박막 트랜지스터의 구성을 모식적으로 설명하는 도면.6 is a diagram schematically illustrating the configuration of a laser light irradiation unit and a thin film transistor.

도 7은 액티브 매트릭스 기판의 화소부와 레이저광 조사 영역의 관계를 설명하는 평면도.7 is a plan view illustrating a relationship between a pixel portion and a laser light irradiation area of an active matrix substrate.

도 8은 제1 실시예에서의 액티브 매트릭스 기판의 화소부와 레이저광 조사영역의 관계를 설명하는 평면도.Fig. 8 is a plan view for explaining a relationship between a pixel portion and a laser light irradiation area of an active matrix substrate in the first embodiment.

도 9는 표시 장치의 제3 실시예에서의 액티브 매트릭스 기판의 구성 순서를 모식적으로 도시하는 단면도.Fig. 9 is a sectional view schematically showing the construction procedure of an active matrix substrate in a third embodiment of the display device.

도 10은 제5 실시예를 설명하는 레이저광 조사부의 일 패턴예의 평면도.10 is a plan view of an example of a pattern of a laser beam irradiation unit for explaining the fifth embodiment;

도 11은 제5 실시예를 설명하는 레이저광 조사부의 다른 패턴예의 평면도.11 is a plan view of another pattern example of the laser light irradiation unit for explaining the fifth embodiment;

도 12는 제5 실시예를 설명하는 레이저광 조사부의 일 패턴예의 평면도.12 is a plan view of an example of a pattern of a laser beam irradiation unit for explaining the fifth embodiment;

도 13은 제5 실시예를 설명하는 레이저광 조사부의 다른 패턴예의 평면도.13 is a plan view of another pattern example of the laser light irradiation unit for explaining the fifth embodiment;

도 14는 제5 실시예를 설명하는 레이저광 조사부의 또 다른 패턴예의 평면도.14 is a plan view of still another pattern example of the laser light irradiation section for explaining the fifth embodiment;

도 15는 제5 실시예를 설명하는 레이저광 조사부의 또 다른 패턴예의 평면도.15 is a plan view of still another pattern example of the laser light irradiation section for explaining the fifth embodiment;

도 16은 제5 실시예에 비하여, 종래의 TN 액정의 화소부의 레이아웃을 설명하는 평면도.16 is a plan view for explaining the layout of a pixel portion of a conventional TN liquid crystal, as compared with the fifth embodiment;

도 17은 제5 실시예의 일례를 도시하는, 본 발명의 TN 액정의 화소부의 레이아웃을 설명하는 평면도.17 is a plan view illustrating a layout of a pixel portion of a TN liquid crystal of the present invention, showing an example of the fifth embodiment.

도 18은 제5 실시예의 다른 예를 도시하는, 본 발명의 TN 액정의 화소부의 레이아웃을 설명하는 평면도.18 is a plan view for explaining a layout of the pixel portion of the TN liquid crystal of the present invention, showing another example of the fifth embodiment.

도 19는 제5 실시예에 비교하는, 종래의 IPS 액정의 화소부의 레이아웃을 설명하는 평면도.Fig. 19 is a plan view for explaining a layout of a pixel portion of a conventional IPS liquid crystal compared with the fifth embodiment.

도 20은 제5 실시예의 일례를 도시하는, 본 발명의 IPS 액정의 화소부의 레이아웃을 설명하는 평면도.20 is a plan view for explaining the layout of the pixel portion of the IPS liquid crystal of the present invention, showing an example of the fifth embodiment.

도 21은 제5 실시예를 설명하는 화소부와 주변 회로부를 포함하는 레이저광 조사부의 패턴예의 평면도.21 is a plan view of a pattern example of a laser light irradiation section including a pixel section and a peripheral circuit section for explaining the fifth embodiment;

도 22는 제6 실시예를 설명하는, 액티브 매트릭스 기판의 평면도.22 is a plan view of an active matrix substrate, illustrating a sixth embodiment.

도 23은 제7 실시예의 액티브 매트릭스 기판에 갖는 박막 트랜지스터의 구조를 모식적으로 설명하는 단면도.Fig. 23 is a sectional view schematically illustrating the structure of a thin film transistor included in an active matrix substrate of a seventh embodiment.

도 24는 본 발명의 제조 방법을 실현하기 위한 레이저광 조사 설비의 보다 개량된 구성예의 설명도.24 is an explanatory diagram of a further improved structural example of a laser light irradiation apparatus for realizing the manufacturing method of the present invention.

도 25는 본 발명에 따른 표시 장치를 이용한 전자 기기 일례를 도시하는 외관도.25 is an external view showing an example of an electronic apparatus using the display device according to the present invention;

도 26은 일반적인 엑시머 펄스 레이저광 조사를 주사함에 따른 결정화 방법의 설명도.Fig. 26 is an explanatory diagram of a crystallization method according to scanning of a typical excimer pulse laser light irradiation;

도 27은 도 26에서의 레이저광 조사부의 부분 평면도와 박막 트랜지스터부의 구성예를 설명하는 주요부 평면도.FIG. 27 is a partial plan view of a laser light irradiation section and a principal part plan view illustrating a configuration example of the thin film transistor section in FIG. 26; FIG.

〈도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>

101 : 기판101: substrate

102 : SiN막102 SiN film

103 : SiO막103: SiO film

104 : 비정질 실리콘막104: amorphous silicon film

105 : 실리콘막105: silicon film

106 : 게이트 전극 (또는 게이트 배선)106: gate electrode (or gate wiring)

107 : 층간 절연막107: interlayer insulating film

108 : 소스/드레인 배선108: source / drain wiring

109 : 패시베이션막109: passivation film

110 : 투명 전극110: transparent electrode

상기한 과제를 해결하기 위한 수단으로서, 본 발명은 화소부의 실리콘막에 선택적으로 레이저빔(이하, 레이저광이라고도 함)을 조사하여, 해당 화소부의 개질된 실리콘막에 화소 회로를 형성한다. 이 화소 회로는 주로 박막 트랜지스터이다. 또한, 본 발명에 따른 액티브 매트릭스형 표시 장치의 제조에서는, 바람직하게는 왕복 동작을 이용하여 화소부의 실리콘막에 선택적으로 레이저빔을 조사하여, 해당 화소부의 개질된 실리콘막에 화소 회로를 형성한다. 보다 바람직하게는, 화소 회로부를 집약적으로 배치하고, 그 집약 부분에 왕복 동작을 이용하여 화소부의 실리콘막에 선택적으로 레이저빔을 조사하여, 해당 화소부의 개질된 실리콘막에 화소 회로를 형성한다.As a means for solving the above problems, the present invention selectively irradiates a laser beam (hereinafter also referred to as laser light) to the silicon film of the pixel portion to form a pixel circuit in the modified silicon film of the pixel portion. This pixel circuit is mainly a thin film transistor. In the manufacture of the active matrix display device according to the present invention, preferably, a laser beam is selectively irradiated to the silicon film of the pixel portion by using a reciprocating operation to form a pixel circuit on the modified silicon film of the pixel portion. More preferably, the pixel circuit portion is arranged intensively, and the laser beam is selectively irradiated to the silicon film of the pixel portion by using a reciprocating operation on the integrated portion to form a pixel circuit on the modified silicon film of the pixel portion.

본 발명에 따른 실리콘막의 개질과 종래 기술에서의 실리콘막의 개질은, 그 내용이 다르며, 차이에 대해서 설명하면 다음과 같다. 즉, 본 발명의 실리콘막의 개질에서는 개질에 의해 결정화된 실리콘막은 폭 0.1㎛ 내지 10㎛, 길이 1㎛ 내지 100㎛ 정도의 단결정의 집합체로 되어, 양호한 캐리어 이동도를 확보할 수 있다. 그 값은 전자 이동도로서 대략 300㎠/V·s 이상, 바람직하게는 500㎠/V·s 이상으로도 된다.The modification of the silicon film according to the present invention and the modification of the silicon film in the prior art have different contents, and the difference will be described as follows. In other words, in the modification of the silicon film of the present invention, the silicon film crystallized by the modification is an aggregate of single crystals having a width of 0.1 µm to 10 µm and a length of about 1 µm to 100 µm, thereby ensuring good carrier mobility. The value may be approximately 300 cm 2 / V · s or more, and preferably 500 cm 2 / V · s or more as the electron mobility.

한편, 종래의 엑시머 레이저를 이용한 실리콘막의 개질에서는, 레이저광 조사부에는 0.05㎛ 내지 0.5㎛ 정도의 결정화된 실리콘 입자의 다수가 균일하게 성장한다. 전자 이동도로서는 약 100㎠/V·s 이하, 평균적으로는 50㎠/V·s 정도의 실리콘막이 얻어진다. 이러한 종래의 실리콘막의 개질은, 비정질 실리콘막의 전자 이동도인 1㎠/V·s 이하에 비하면 성능은 향상되고 있지만, 본 발명에서는 이러한 종래의 개질보다 우수한 개질을 이용하는 것이 특징이므로, 본 발명의 개질과 종래 기술의 개질은 그 내용이 다르다는 것이 강조되어야 한다.On the other hand, in the modification of the silicon film using the conventional excimer laser, many of the crystallized silicon particles having a diameter of about 0.05 μm to 0.5 μm grow uniformly in the laser light irradiation part. As the electron mobility, a silicon film of about 100 cm 2 / V · s or less and on average about 50 cm 2 / V · s is obtained. Although the performance of such a conventional silicon film is improved compared to 1 cm 2 / V · s or less, which is the electron mobility of an amorphous silicon film, the present invention is characterized by using a modification superior to such a conventional modification. It should be emphasized that the contents of the and the prior art are different.

본 발명에 따른 표시 장치를 구성하는 액티브 매트릭스 기판에 갖는 화소부의 실리콘막은 CVD법으로 형성된 비정질 실리콘막(비정질 실리콘막)으로, 화소부의 개질된 실리콘막이 폴리실리콘막(다결정 실리콘막)인 것이 바람직하다. 그러나, 본 발명은 이에 한정되지 않고, 상기 화소부의 실리콘막이 비정질 실리콘막으로부터 개질된 폴리실리콘막이고, 화소부의 개질된 실리콘막이 보다 개질된 폴리실리콘막인 것도 가능하다. 여기서 말하는 「개질된 폴리실리콘막」은, 비정질 실리콘이 결정화한 실리콘막으로 변화한 것을 의미하고, 각각의 결정의 입계는 기본적으로는 닫혀 있는 상태에 있다. 또한, 「보다 개질된 폴리실리콘막」은, 그 입계가 소정 방향으로 연속되어 있는 결정 구조를 갖는 것으로 변화한 상태를 의미한다.The silicon film of the pixel portion of the active matrix substrate constituting the display device according to the present invention is an amorphous silicon film (amorphous silicon film) formed by the CVD method, and the modified silicon film of the pixel portion is preferably a polysilicon film (polycrystalline silicon film). . However, the present invention is not limited to this, and it is also possible that the silicon film of the pixel portion is a polysilicon film modified from an amorphous silicon film, and the modified silicon film of the pixel portion is a more modified polysilicon film. The term "modified polysilicon film" as used herein means that the silicon film is crystallized from amorphous silicon, and the grain boundaries of the respective crystals are basically closed. In addition, the "more modified polysilicon film" means the state which changed into what has the crystal structure in which the grain boundary is continuous in a predetermined direction.

또한, 본 발명은 상기 화소부의 실리콘막이 스퍼터법으로 형성된 폴리실리콘막으로, 화소부의 개질된 실리콘막이 보다 개질된 폴리실리콘막이도록 할 수도 있다. 또한, 상기 화소부의 실리콘막이 CVD법으로 형성된 폴리실리콘막이고, 화소부의 개질된 실리콘막이 보다 개질된 폴리실리콘막이도록 하는 조합도 가능한 것이다.Further, the present invention may be a polysilicon film in which the silicon film of the pixel portion is formed by the sputtering method, and the modified silicon film of the pixel portion may be a more modified polysilicon film. Further, the silicon film of the pixel portion is a polysilicon film formed by CVD, and a combination such that the modified silicon film of the pixel portion is a more modified polysilicon film is also possible.

본 발명에서는 기판 상의 화소부의 실리콘막에 선택적으로 레이저빔을 조사하기 때문에, 선택적으로 조사되는 영역, 즉 개질된 실리콘의 영역이 기판면을 따라 스트라이프 형상으로 형성되는 것을 특징으로 한다. 이러한 형상을 적극적으로 채용함으로써, 박막 트랜지스터를 형성하는 과정에서 에칭으로 제거하는 화소부 이외의 영역에는 레이저빔을 조사할 필요가 없어져, 불필요한 작업을 대폭 저감시킬 수 있다.In the present invention, since the laser beam is selectively irradiated to the silicon film of the pixel portion on the substrate, a region to be selectively irradiated, that is, a region of modified silicon is formed in a stripe shape along the substrate surface. By actively adopting such a shape, there is no need to irradiate a laser beam to a region other than the pixel portion removed by etching in the process of forming a thin film transistor, and unnecessary work can be greatly reduced.

본 발명에서 사용하는 레이저는 발진 파장 400㎚ 내지 2000㎚의 연속 발진 고체 레이저인 것이 바람직하다. 연속 발진 레이저광은 어닐링 대상인 비정질 또는 다결정 실리콘 박막에 대하여 흡수가 있는 파장, 즉 자외 파장으로부터 가시 파장이 바람직하고, 보다 구체적으로는 Ar 레이저 또는 Kr 레이저와 그 제2 고조파,Nd:YAG 레이저, Nd:YVO4레이저, Nd:YLF 레이저의 제2 고조파 및 제3 고조파 등이 적용 가능하다. 그러나, 출력의 크기 및 안정성을 고려하면, LD(레이저 다이오드) 여기 Nd:YAG 레이저의 제2 고조파(파장 532㎚) 또는 Nd:YVO4레이저의 제2 고조파(파장 532㎚)가 가장 바람직하다. 이 레이저 파장의 상한 및 하한은 실리콘막의 광 흡수가 효율적으로 생기는 범위와 경제적으로 입수할 수 있는 안정된 레이저 광원의 균형으로부터 정해지는 것이다.The laser used in the present invention is preferably a continuous oscillation solid laser having an oscillation wavelength of 400 nm to 2000 nm. The continuous oscillation laser beam preferably has a visible wavelength from an absorption wavelength, that is, an ultraviolet wavelength, to an amorphous or polycrystalline silicon thin film to be annealed, and more specifically, an Ar laser or Kr laser and its second harmonic, Nd: YAG laser, and Nd. The second harmonic and the third harmonic of the: YVO 4 laser and the Nd: YLF laser can be applied. However, considering the magnitude and stability of the output, the second harmonic (wavelength 532 nm) of LD (laser diode) excited Nd: YAG laser or the second harmonic (wavelength 532 nm) of Nd: YVO 4 laser is most preferred. The upper limit and the lower limit of the laser wavelength are determined from the balance between the range in which the light absorption of the silicon film occurs efficiently and a stable laser light source that can be obtained economically.

본 발명의 고체 레이저는 실리콘막에 흡수하는 레이저광을 안정적으로 공급할 수 있을 뿐만 아니라, 가스 레이저에 특유한 가스 교환 작업이나 발신부의 열화 등의 경제 부담이 적은 것이 특징이고, 경제적으로 실리콘막을 개질하는 수단으로서 바람직하다. 그러나, 본 발명에서는 해당 레이저가 파장 150㎚ 내지 400㎚의 엑시머 레이저인 것을 적극적으로 배제하는 것은 아니다.The solid-state laser of the present invention is not only capable of stably supplying laser light absorbed in the silicon film, but also has a low economic burden such as gas exchange work and deterioration of the transmitting part peculiar to the gas laser, and means for economically modifying the silicon film. It is preferable as. However, the present invention does not actively exclude that the laser is an excimer laser having a wavelength of 150 nm to 400 nm.

본 발명에서는 레이저광을 광학적으로 조정하고, 강도의 공간 분포를 균일화한 후에 렌즈계를 이용하여 집광하여 조사하는 것이 바람직하고, 또한 개질된 실리콘막의 결정성을 조정하기 위해서는 연속 발진 레이저광을 광학적으로 성형하여 펄스화한 후에 조사하는 것이 바람직하다. 이러한 경우의 레이저의 펄스 폭은 100㎱ 이상, 1㎳ 이하의 범위에서 선택되는 것이 바람직하다.In the present invention, it is preferable to optically adjust the laser beam, uniformize the spatial distribution of the intensity, and then focus and irradiate using a lens system, and in order to adjust the crystallinity of the modified silicon film, the continuous oscillation laser beam is optically molded. It is preferable to irradiate after making it pulse. In this case, the pulse width of the laser is preferably selected in the range of 100 mW or more and 1 mW or less.

본 발명에서는 기판에 스트라이프 형상으로 레이저광을 조사할 때의 조사 폭이 20㎛ 내지 100O㎛인 것이 바람직하다. 이러한 폭은 화소부 회로에 필요한 영역의 폭과 해당 폭이 화소 피치에 차지하는 비율의 양자로부터 경제성을 감안하여 정해지는 것이다. 조사부의 길이는 기판의 사이즈, 화소 영역의 사이즈를 감안하여 정해지는 것이다. 본 발명에서는 스테이지의 주사에 동기하여 레이저광의 조사를 단속적으로 행할 수도 있고, 이러한 경우에도 본 발명의 효과를 잃는 것은 아니다.In this invention, it is preferable that the irradiation width at the time of irradiating a laser beam in stripe shape to a board | substrate is 20 micrometers-100 micrometers. This width is determined in consideration of economical efficiency from both the width of the region required for the pixel portion circuit and the ratio of the width to the pixel pitch. The length of the irradiation section is determined in consideration of the size of the substrate and the size of the pixel region. In the present invention, laser beam irradiation may be intermittently carried out in synchronization with the scanning of the stage, and in this case, the effect of the present invention is not lost.

본 발명에서는 해당 레이저광 조사가 1㎜/s 내지 100Omm/s의 속도로 주사하는 것을 특징으로 한다. 이러한 주사 속도의 하한은 기판 내의 소정 영역을 주사하는 데 필요한 시간과 경제적 부담의 균형으로부터 정해지고, 상한은 주사에 필요한 기계 설비의 능력으로부터 제한된다.In this invention, the said laser beam irradiation is characterized by scanning at a speed | rate of 1 mm / s-100 mm / s. This lower limit of scanning speed is determined from the balance of time and economic burden required to scan a predetermined area within the substrate, and the upper limit is limited from the ability of the machine equipment required for scanning.

본 발명에서는 해당 레이저 조사가 레이저광을 광학계로 수속한 빔을 주사함으로써 이루어지는 것을 특징으로 하지만, 이 때, 단일의 레이저광을 단일의 빔으로 수속하는 광학계를 사용해도 된다. 그러나, 단일의 레이저광을 복수로 분할하여 조사함으로써, 복수의 화소부의 열에 동시 주사로 조사할 수 있기 때문에, 레이저광의 조사의 효율은 현저하게 향상된다. 레이저광을 복수로 분할하여 조사하는 것은 본 발명의 바람직한 형태이다. 이러한 레이저광의 주사 형태는 대형 사이즈의 기판을 단시간에 처리하는 경우에는 특히 바람직하다.In the present invention, the laser irradiation is performed by scanning a beam converging a laser beam into an optical system. In this case, an optical system converging a single laser beam into a single beam may be used. However, by dividing and irradiating a single laser beam into a plurality, it is possible to irradiate the columns of the plurality of pixel portions by simultaneous scanning, so that the efficiency of irradiation of the laser beam is remarkably improved. It is a preferable aspect of the present invention to irradiate a plurality of laser beams. Such a laser beam scanning mode is particularly preferable when a large size substrate is processed in a short time.

또한, 본 발명에서는 해당 레이저광 조사가 복수의 레이저 발진기를 병렬 동작하여 조사된 경우에 레이저 조사의 효율이 현저하게 향상된다. 이러한 형태도 대형 사이즈의 기판을 단시간에 처리하는 경우에는 특히 바람직하다.Moreover, in this invention, when the said laser beam irradiation was irradiated by operating a some laser oscillator in parallel, the efficiency of laser irradiation improves remarkably. This aspect is also particularly preferable when processing a large size substrate in a short time.

또한, 본 발명에서는 선택적으로 주사되는 레이저광 조사 영역이 화소 회로부에 그치지 않아, 주변 회로부를 형성할 수도 있다. 레이저광을 주변 회로의 형성 영역까지 조사하는 선택은 화소 회로부에 형성하는 박막 트랜지스터의 성능이주변 회로에 필요한 성능을 만족하는 경우에 추장된다. 이러한 경우에는 디스플레이의 구동에 필요한 구동 회로 칩(LSI 드라이버, 드라이버 IC)의 수를 대폭 저감시킬 수 있기 때문에, 경제적 효과도 크다.Further, in the present invention, the laser beam irradiation region selectively scanned is not limited to the pixel circuit portion, so that the peripheral circuit portion may be formed. The selection for irradiating the laser light to the formation region of the peripheral circuit is recommended when the performance of the thin film transistor formed in the pixel circuit portion satisfies the performance required for the peripheral circuit. In such a case, the number of driving circuit chips (LSI driver, driver IC) required for driving the display can be greatly reduced, so the economic effect is also great.

또한, 본 발명에서는 개질된 실리콘막으로 형성되는 회로가 일반적인 톱 게이트형 박막 트랜지스터 회로에 한정되지 않고 보텀 게이트형 박막 트랜지스터 회로로 할 수도 있다. N 채널 MIS 또는 P 채널 MIS만의 단채널 회로를 필요로 하는 경우에는 제조 공정의 간략화로부터 보텀 게이트형이 오히려 바람직한 경우도 있다. 이러한 경우에는 게이트 배선 상에 절연막을 통한 실리콘막을 레이저 조사로 개질하기 때문에, 게이트 배선 재료에는 고융점 금속의 채용이 바람직하고, 텅스텐(W) 또는 몰리브덴(Mo)을 주성분으로 하는 게이트 배선 재료의 사용이 본 발명의 특징의 하나가 된다.In the present invention, the circuit formed of the modified silicon film is not limited to a general top gate thin film transistor circuit, but may be a bottom gate thin film transistor circuit. In the case where a short-channel circuit only of the N-channel MIS or the P-channel MIS is required, the bottom gate type may be rather preferable from the simplification of the manufacturing process. In this case, since the silicon film through the insulating film is modified on the gate wiring by laser irradiation, it is preferable to employ a high melting point metal as the gate wiring material, and use a gate wiring material mainly composed of tungsten (W) or molybdenum (Mo). This is one of the characteristics of the present invention.

이상에서 설명한 본 발명의 수단을 이용하여 제조함으로써, 레이저광 조사의 효율을 대폭 개선한 결과, 화소 회로의 배치 피치가 화소 피치와 동등한 액티브 매트릭스 기판이 얻어진다.By manufacturing using the means of the present invention described above, the efficiency of laser light irradiation is greatly improved, and as a result, an active matrix substrate having an arrangement pitch of the pixel circuit equal to the pixel pitch is obtained.

그런데, 화소 회로의 배치를 고려하면, 놀랄만한 효과로서 레이저광 조사의 효율을 대폭 개선할 수 있다. 이러한 개량된 화소 회로의 배치에서는 등간격으로 배치된 2열분의 화소의 회로 부분을 열의 중앙 부분에 집약 배치하고, 이러한 집약 배치된 화소 영역에만 선택적으로 레이저광 조사하여 실리콘막을 개질함으로써, 레이저광 조사의 효율을 약 2배나 높일 수 있다. 이러한 본 발명에서는 화소 회로의 배치 피치가 화소 피치의 2배와 동등한 것이 특징이 된다.In consideration of the arrangement of the pixel circuits, however, as a surprising effect, the efficiency of laser light irradiation can be greatly improved. In the arrangement of such an improved pixel circuit, the circuit portions of two rows of pixels arranged at equal intervals are collectively arranged in the center portion of the column, and the laser film is irradiated by selectively irradiating laser light only to such concentrated pixel regions. Can increase the efficiency of about twice. In the present invention, the arrangement pitch of the pixel circuit is equivalent to twice the pixel pitch.

본 발명의 화소 회로, 또는 주변 회로의 반도체 구조를 갖는 액티브 매트릭스 기판을 사용함으로써 우수한 화질의 액정 표시 장치를 염가로 제공할 수 있다. 또한, 본 발명의 액티브 매트릭스 기판을 사용함으로써 우수한 화질의 유기 EL 디스플레이 장치도 염가로 제공할 수 있다. 또한, 본 발명에서는 액정 디스플레이 장치, 유기 EL 디스플레이 장치뿐만 아니라 마찬가지의 반도체 구조를 화소 회로나 주변 회로에 갖는 다른 방식의 액티브 매트릭스형 디스플레이 장치에도 적용 가능하다.By using the active matrix substrate having the semiconductor structure of the pixel circuit or the peripheral circuit of the present invention, it is possible to provide a liquid crystal display device of excellent image quality at low cost. In addition, by using the active matrix substrate of the present invention, an organic EL display device having excellent image quality can be provided at low cost. In addition, the present invention can be applied not only to a liquid crystal display device and an organic EL display device but also to an active matrix display device of another method having the same semiconductor structure in a pixel circuit or a peripheral circuit.

〈실시예〉<Example>

이하, 본 발명의 실시예에 대하여, 도면을 이용하여 상세히 설명한다.EMBODIMENT OF THE INVENTION Hereinafter, the Example of this invention is described in detail using drawing.

우선, 본 발명의 개요를 도 1∼도 7을 참조하여 설명한다. 또, 이들 도면의 설명은 후술하는 실시의 형태에서의 실시예의 기술과 중복되는 부분도 있다. 우선, 유리를 바람직한 것으로 하는 기판(이하, 유리 기판이라고 함)(101) 상에 배리어막으로서 기능하는 SiN막(102) 및 SiO막(103)을 CVD 등의 수단에 의해 얇게 퇴적하고, 그 위에 비정질 실리콘막(104)을 50㎚ 정도의 두께로 CVD법으로 퇴적한다(도 1의 (a)). 상기한 배리어막의 층 구성, 막 두께 및 실리콘막의 막 두께 등은 일례이고, 이 기술이 본 발명을 제한할만한 것이 아닌 것은 강조되어야 된다. 그 후, 본 발명의 레이저 조사법으로 화소부에만 조사하여, 화소 회로를 형성해야 할 부분의 실리콘막을 개질한다(도 1의 (b)).First, the outline | summary of this invention is demonstrated with reference to FIGS. In addition, description of these drawings may overlap with description of the Example in embodiment mentioned later. First, a SiN film 102 and a SiO film 103 functioning as a barrier film on a substrate (hereinafter, referred to as a glass substrate) 101 in which glass is preferred are thinly deposited by means of CVD or the like, and thereon. The amorphous silicon film 104 is deposited by the CVD method to a thickness of about 50 nm (Fig. 1 (a)). The above-described layer structure of the barrier film, the film thickness, the film thickness of the silicon film and the like are examples, and it should be emphasized that this technique does not limit the present invention. Thereafter, only the pixel portion is irradiated with the laser irradiation method of the present invention to modify the silicon film in the portion where the pixel circuit is to be formed (Fig. 1 (b)).

상기 기판 내의 조사 부분의 평면을 도 2에 모식적으로 도시하고 있다. 본 발명에서는 개질된 실리콘막(105)이 소정의 방향으로 병행하는 스트라이프 형상으로 형성할 수 있는 것을 나타내고 있다. 이러한 레이저광 조사를 실시하기 위한 장치의 일례를 도 3에 도시한다. 본 발명의 비정질 실리콘막(104)을 퇴적한 유리 기판(101)을 XY 방향으로 이동하는 구동 스테이지(201)에 설치하고, 기준 위치 측정용 카메라(202)를 이용하여 위치 정렬을 행한다. 기준 위치 측정용 카메라(202)로부터의 기준 위치 측정 신호(203)는 제어 장치(204)에 입력된다.The plane of the irradiation part in the said board | substrate is shown typically in FIG. The present invention shows that the modified silicon film 105 can be formed in a stripe shape parallel to a predetermined direction. An example of the apparatus for performing such laser beam irradiation is shown in FIG. The amorphous silicon film 104 of the present invention is provided on the drive stage 201 that moves the deposited glass substrate 101 in the XY direction, and the position alignment is performed using the reference position measuring camera 202. The reference position measurement signal 203 from the reference position measurement camera 202 is input to the control device 204.

구동 설비(205)는 제어 장치(204)로부터 입력된 제어 신호(206)에 기초하여 조사 위치의 미세 조정을 행하고, 소정의 속도로 구동 스테이지(201)를 이동시켜, 유리 기판을 일 방향으로 주사한다. 이 주사에 동기하여 조사 설비(207)로부터의 레이저광(208)을 비정질 실리콘막(104)에 조사하여, 해당 실리콘막(104)을 폴리실리콘막(105)으로 개질한다.The drive facility 205 finely adjusts the irradiation position based on the control signal 206 input from the control device 204, moves the drive stage 201 at a predetermined speed, and scans the glass substrate in one direction. do. In synchronism with this scanning, the laser light 208 from the irradiation facility 207 is irradiated to the amorphous silicon film 104, and the silicon film 104 is modified into the polysilicon film 105.

조사 설비(207) 내에는 레이저 광원(209), 호모게나이저 등의 광학계(210), 반사 미러(211), 집광 렌즈계(212)를 배치함으로써 원하는 조사 빔을 형성할 수 있다. 레이저광의 조사 시간, 조사 강도 등은 제어 장치(204)로부터의 온-오프(이하, ON-OFF) 신호(213), 제어 신호(214)로 조정한다. 이러한 조사 시퀀스를 흐름도로 도시한 것이 도 4이다. 본 발명에서는 상기 주사를 병렬로 행하는 복수의 조사 설비(207)를 병렬 동작시킴으로써 조사의 속도를 대폭 향상시킬 수 있는 것은 강조되어도 된다.In the irradiation facility 207, a desired irradiation beam can be formed by disposing an optical system 210 such as a laser light source 209, a homogenizer, a reflection mirror 211, and a condenser lens system 212. The irradiation time, irradiation intensity, and the like of the laser light are adjusted by the on-off (hereinafter, ON-OFF) signal 213 and control signal 214 from the control device 204. 4 shows a flowchart of this irradiation sequence. In the present invention, it may be emphasized that the speed of irradiation can be greatly improved by operating a plurality of irradiation facilities 207 that perform the scanning in parallel.

본 발명에서는 상기한 동작으로 기판 상을 일 방향(x 방향)으로 주사하면서 조사한 후, 조사 설비(207)와 유리 기판의 상대 위치를 상기 일 방향으로 교차하는 다른 방향(y 방향)으로 약간 이동시켜 역방향으로 주사하면서 조사하는 왕복 동작하는 조사법을 이용하는 것이 바람직하다. 이 왕복 동작은 스테이지의 주사 시간을 조사에 유효하게 이용할 수 있기 때문에, 유리 기판 상의 모든 화소부를 조사하는 데 필요한 시간을 대폭 저감시키는 효과가 있다.In the present invention, after irradiating the substrate onto the substrate in one direction (x direction) by the above-described operation, the relative position of the irradiation apparatus 207 and the glass substrate is moved slightly in another direction (y direction) intersecting in the one direction. It is preferable to use the irradiation method of the reciprocating operation which irradiates while scanning in the reverse direction. Since this reciprocating operation can effectively use the scanning time of a stage for irradiation, there exists an effect which significantly reduces the time required for irradiating all the pixel parts on a glass substrate.

본 발명의 레이저광 조사를 보다 상세하게 설명하면 도 5와 같이 된다. 본 발명에서는 도 5의 (a)에 도시하는 유리 기판(101) 상에 기초막(도시 생략)을 사이에 두고 형성한 비정질 실리콘막(104)에 도 5의 (b)에 도시한 바와 같이 집광한 레이저광(208)을 조사하면서 조사부를 x 방향으로 주사한다. 그 결과, 개질된 실리콘막(105)이 좁은 띠 형상(스트라이프 형상)으로 형성할 수 있는 것이다. 도 6은 본 발명의 레이저광의 조사부와 박막 트랜지스터의 구성을 모식적으로 설명하는 도면으로서, 도 6의 (a)는 레이저광 조사부의 평면도, 도 6의 (b)는 박막 트랜지스터의 구성을 예로 도시한 평면도이다.The laser beam irradiation of the present invention will be described in more detail as shown in FIG. 5. In the present invention, condensing is performed on the amorphous silicon film 104 formed on the glass substrate 101 shown in FIG. 5A with the base film (not shown) interposed therebetween as shown in FIG. 5B. The irradiation part is scanned in the x direction while irradiating one laser light 208. As a result, the modified silicon film 105 can be formed in a narrow band shape (stripe shape). FIG. 6 is a diagram schematically illustrating the configuration of the laser light irradiation unit and the thin film transistor of the present invention. FIG. 6A is a plan view of the laser light irradiation unit, and FIG. 6B is a view illustrating the structure of the thin film transistor. One floor plan.

도 6의 (a)에 도시한 바와 같이 유리 기판(101) 상의 비정질 실리콘막(104)에 레이저광을 주사하여 조사함으로써, 해당 레이저광 조사부에는 결정화한 실리콘이 레이저광의 주사 방향(도 6의 x 방향)을 따라 띠 형상으로 성장한다. 이 결정화한 실리콘의 성장 영역, 즉 폴리실리콘막의 영역에 점선으로 나타낸 트랜지스터부 TRA가 형성된다.As shown in FIG. 6A, laser light is irradiated onto the amorphous silicon film 104 on the glass substrate 101 to irradiate the laser light, so that crystallized silicon is scanned in the laser light irradiation part (x in FIG. 6). Along the direction of growth). The transistor portion TRA shown in dotted lines is formed in the growth region of the crystallized silicon, that is, in the region of the polysilicon film.

본 발명의 실리콘막의 개질은 이러한 결정화를 말하며, 결정화된 부분은 상기 띠 형상의 폭이 0.1㎛ 내지 10㎛이고, 길이가 1㎛ 내지 100㎛ 정도인 단결정의 집합체로 된다. 이러한 개질된 실리콘막(105)을 이용하여 화소 회로를 형성함으로써, 개질의 효율이 대폭 향상된다. 구체적으로는, 결정화된 실리콘막의 일부를 도6의 (a)에 도시한 트랜지스터부 TRA로서 이용하기 위해서 불필요한 부분을 에칭으로 제거하여 도 6의 (b)에 도시한 바와 같이 실리콘막의 아일런드 PSI를 형성하고, 이 아일런드 PSI 상에 게이트 절연막(도시 생략), 게이트 전극 GT, 소스 전극 SD1, 드레인 전극 SD2를 배치하여 MIS 트랜지스터를 제조하는 것이다. 또, 이러한 트랜지스터의 형성 기술은 당업자에게는 주지이다. 또한, 유리 기판 상에서의 레이저광 조사의 스폿 형상은 원형으로 성형하는 것 이외에도 타원형, 구형, 장방형 등의 형상으로 성형할 수도 있다. 이러한 형상은 광학계로 조정 가능한 범위이다.The modification of the silicon film of the present invention refers to such crystallization, and the crystallized portion is an aggregate of single crystals having a band width of 0.1 µm to 10 µm and a length of about 1 µm to 100 µm. By forming the pixel circuit using the modified silicon film 105, the efficiency of modification is greatly improved. Specifically, in order to use a portion of the crystallized silicon film as the transistor portion TRA shown in Fig. 6A, unnecessary portions are removed by etching to remove the island PSI of the silicon film as shown in Fig. 6B. The gate insulating film (not shown), the gate electrode GT, the source electrode SD1, and the drain electrode SD2 are disposed on the island PSI to form a MIS transistor. The technique for forming such a transistor is well known to those skilled in the art. In addition, the spot shape of laser beam irradiation on a glass substrate can also be shape | molded in shapes, such as ellipse, spherical shape, and rectangle, in addition to shape | molding circularly. This shape is the range which can be adjusted with an optical system.

본 발명에서는 상기한 바와 같이 형성한 개질된 실리콘막(105)을 도 1의 (c)에 도시한 바와 같이 소정의 회로가 되도록 에칭하여, 게이트 절연막(도시 생략), 게이트 전극(또는 게이트 배선)(106), 층간 절연막(107), 소스/드레인 배선(108), 패시베이션막(109), 화소 전극이 되는 투명 전극(110)을 순차적으로 형성한다. 이에 의해, 개질된 실리콘막(105)을 이용한 트랜지스터 회로를 화소에 배치한 액티브 매트릭스 기판을 형성할 수 있다. 이 트랜지스터 회로, 및 전극의 형성에 관련된 가공 기술의 상세는 당업자에게는 주지이다. 또한, 공정 도중에 이온 주입, 활성화 어닐링 등의 공정의 추가가 필요한 것도 주지이다.In the present invention, the modified silicon film 105 formed as described above is etched so as to be a predetermined circuit as shown in Fig. 1C, and the gate insulating film (not shown) and the gate electrode (or gate wiring) are 106, the interlayer insulating film 107, the source / drain wiring 108, the passivation film 109, and the transparent electrode 110 serving as the pixel electrode are sequentially formed. As a result, an active matrix substrate can be formed in which a transistor circuit using the modified silicon film 105 is disposed in a pixel. The details of the transistor circuit and the processing technology related to the formation of the electrode are well known to those skilled in the art. It is also well known that additional processes such as ion implantation and activation annealing are required during the process.

도 7은 본 발명의 액티브 매트릭스 기판의 화소부와 레이저광 조사 영역의 관계를 설명하는 평면도이다. 도 7은 반드시 실 치수와는 대응하지 않지만, 모식적으로 화소(401)와 화소 회로부(402)와 레이저광 조사부(403)의 관계를 도시하고 있다. 본 발명에서는 레이저 조사부(403)의 면적을 화소부 전체의 면적의 1/2부터 1/5 정도로 할 수 있는 것을 알 수 있다.7 is a plan view illustrating a relationship between a pixel portion and a laser light irradiation area of an active matrix substrate of the present invention. 7 does not necessarily correspond to the actual size, but schematically illustrates the relationship between the pixel 401, the pixel circuit portion 402, and the laser light irradiation portion 403. In the present invention, it can be seen that the area of the laser irradiation part 403 can be made about 1/2 to 1/5 of the area of the whole pixel part.

이하, 본 발명의 실시의 형태에 대하여, 실시예의 도면을 참조하여 상세히 설명한다.EMBODIMENT OF THE INVENTION Hereinafter, embodiment of this invention is described in detail with reference to drawings of an Example.

[제1 실시예][First Embodiment]

본 발명의 제1 실시예를 도 1∼도 5, 및 도 8을 참조하여 설명한다. 도 1은 본 발명에 따른 표시 장치의 제1 실시예에서의 액티브 매트릭스 기판의 구성 순서를 모식적으로 도시하는 단면도, 도 2는 본 발명에 따른 표시 장치의 제1 실시예에서의 액티브 매트릭스 기판의 실리콘막을 개질하기 위한 레이저광 조사 패턴을 모식적으로 설명하는 평면도, 도 3은 본 발명에 따른 표시 장치의 제1 실시예에서의 액티브 매트릭스 기판의 실리콘막을 개질하기 위한 레이저광 조사 장치의 모식적 구조도, 도 4는 본 발명에 따른 표시 장치의 제1 실시예에서의 액티브 매트릭스 기판의 실리콘막을 개질하기 위한 레이저광 조사 작업의 순서를 설명하는 흐름도, 도 5는 본 발명에 따른 표시 장치의 제1 실시예에서의 액티브 매트릭스 기판의 실리콘막을 개질하기 위한 레이저광 조사의 입체적인 설명도이다. 그리고, 도 8은 본 발명의 제1 실시예에서의 액티브 매트릭스 기판의 화소부와 레이저광 조사 영역의 관계를 설명하는 평면도이다.A first embodiment of the present invention will be described with reference to FIGS. 1 to 5 and 8. 1 is a cross-sectional view schematically showing a configuration procedure of an active matrix substrate in a first embodiment of a display device according to the present invention, and FIG. 2 is an active matrix substrate in a first embodiment of a display device according to the present invention. 3 is a plan view schematically illustrating a laser light irradiation pattern for modifying a silicon film, and FIG. 3 is a schematic structure of a laser light irradiation apparatus for modifying a silicon film of an active matrix substrate in a first embodiment of a display device according to the present invention. 4 is a flowchart for explaining a procedure of laser light irradiation operation for modifying a silicon film of an active matrix substrate in a first embodiment of the display device according to the present invention, and FIG. 5 is a first view of the display device according to the present invention. It is a three-dimensional explanatory drawing of laser light irradiation for modifying the silicon film of the active matrix substrate in the embodiment. 8 is a plan view for explaining the relationship between the pixel portion and the laser light irradiation area of the active matrix substrate in the first embodiment of the present invention.

우선, 도 1의 (a)에 도시한 바와 같이 두께가 0.3㎜ 내지 1.0㎜ 정도이며, 바람직하게는 400℃ 내지 600℃의 열 처리로 변형이나 수축이 적은 내열성의 유리 기판(101)을 준비한다. 이 유리 기판(101) 상에 열적, 화학적인 배리어막으로서 기능하는 약 50㎚ 두께의 SiN막(102) 및 약 50㎚ 두께의 SiO막(103)을 CVD법으로 연속적이고 균일하게 퇴적하고, 해당 배리어막 상에 비정질 실리콘막(104)을 50㎚정도의 두께로 CVD법으로 퇴적한다. 이러한 CVD법을 이용한 배리어막 및 비정질 실리콘막의 퇴적 방법은 당업자에게는 주지이다. 그 후, 본 발명의 레이저광 조사법으로 화소부에만 조사하여, 화소 회로를 형성해야 할 부분의 실리콘막을 레이저광 조사에 의해 비정질 실리콘막으로부터 폴리실리콘막(105)으로 개질한다.First, as shown to Fig.1 (a), the thickness is about 0.3 mm-about 1.0 mm, Preferably the heat resistant glass substrate 101 with little deformation | transformation and shrinkage is prepared by the heat processing of 400 degreeC-600 degreeC. . On this glass substrate 101, a SiN film 102 having a thickness of about 50 nm and a SiO film 103 having a thickness of about 50 nm that function as thermal and chemical barrier films are continuously and uniformly deposited by CVD. An amorphous silicon film 104 is deposited on the barrier film to a thickness of about 50 nm by the CVD method. The deposition method of a barrier film and an amorphous silicon film using such a CVD method is well known to those skilled in the art. Thereafter, only the pixel portion is irradiated with the laser light irradiation method of the present invention, and the silicon film of the portion where the pixel circuit is to be formed is modified from the amorphous silicon film to the polysilicon film 105 by laser light irradiation.

도 1의 (b)는 레이저광의 조사에 의해 소요 부분의 비정질 실리콘막을 폴리실리콘막으로 개질한 상태를 도시하는 단면도이다. 도 1의 (b)에 도시한 레이저광 조사를 실시하기 위한 장치로서 도 3에 도시하는 장치를 이용할 수 있다. 이 조사 장치를 이용하는 레이저광 조사의 개요에 대해서는 상기한 해결 수단의 항에서의 설명과 중복되지만, 본 실시예에서는 비정질 실리콘막(104)을 퇴적한 유리 기판(101)은 x-y 방향의 구동 스테이지(201) 상에 설치되고, 기준 위치 측정용 카메라(202)를 이용하여 위치 정렬을 행한다. 기준 위치 측정 신호(203)는 제어 장치(204)에 입력되고, 구동 설비(205)에 입력된 제어 신호(206)에 기초하여 조사 위치의 미세 조정을 행하여, 소정의 속도로 스테이지(201)를 이동시켜 일 방향(도 1의 x 방향)으로 주사한다. 이러한 주사에 동기하여 조사 설비(207)로부터의 레이저광(208)을 비정질 실리콘막(104)에 조사하여, 실리콘막을 개질한다.FIG. 1B is a cross-sectional view showing a state in which an amorphous silicon film of a required portion is modified into a polysilicon film by irradiation of laser light. The apparatus shown in FIG. 3 can be used as an apparatus for irradiating the laser beam shown to FIG. 1 (b). The outline of the laser light irradiation using this irradiation apparatus overlaps with the description in the above-described solution section, but in the present embodiment, the glass substrate 101 on which the amorphous silicon film 104 is deposited has a driving stage (in the xy direction). 201), and position alignment is performed using the camera 202 for reference position measurement. The reference position measurement signal 203 is input to the control device 204, and fine adjustment of the irradiation position is performed on the basis of the control signal 206 input to the drive device 205, thereby operating the stage 201 at a predetermined speed. It moves and scans in one direction (x direction of FIG. 1). In synchronization with such scanning, the laser light 208 from the irradiation facility 207 is irradiated to the amorphous silicon film 104 to modify the silicon film.

상기한 바와 같이 조사 설비(207) 내에는 일례로서 LD(레이저 다이오드) 여기의 Nd:YVO4레이저의 제2 고조파(파장 532㎚)로 이루어지는 1W의 레이저 광원(209), 호모게나이저 등의 광학계(210), 반사 미러(211), 집광 렌즈계(212)를 배치함으로써 원하는 조사 빔을 형성할 수 있다. 레이저광의 조사 시간, 조사 강도 등은 제어 장치(204)로부터의 ON-OFF 신호(213), 제어 신호(214)로 조정한다.As described above, in the irradiation facility 207, for example, an optical system such as a 1 W laser light source 209, a homogenizer, etc., which is composed of the second harmonic (wavelength 532 nm) of the Nd: YVO 4 laser of LD (laser diode) excitation. The desired irradiation beam can be formed by disposing the 210, the reflection mirror 211, and the condenser lens system 212. The irradiation time, irradiation intensity, and the like of the laser light are adjusted by the ON-OFF signal 213 and the control signal 214 from the control device 204.

도 4는 도 3의 조사 설비를 이용한 레이저광의 조사 시퀀스를 설명하는 흐름도이다. 본 실시예에서는 레이저광을 광학적으로 조정하고, 강도의 공간 분포를 균일화한 후에 렌즈계를 이용하여 집광하여 조사하는 것이 바람직하다. 또한, 개질된 실리콘막의 결정성을 조정하기 위해서는, 연속 발진 레이저광을 광학적으로 성형하여 펄스화한 후에 조사하는 것이 바람직하다. 이러한 경우의 레이저의 펄스 폭은 100㎱ 이상, 1㎳ 이하의 범위에서 선택되는 것이 바람직하고, 예를 들면 5㎛의 입경을 얻기 위해서 최적의 레이저 조건으로서, 펄스 폭이 10㎲로 선택된다.FIG. 4 is a flowchart for explaining an irradiation sequence of laser light using the irradiation apparatus of FIG. 3. In the present embodiment, it is preferable to optically adjust the laser light, uniformize the spatial distribution of the intensity, and then focus and irradiate the light using a lens system. In addition, in order to adjust the crystallinity of the modified silicon film, it is preferable to irradiate after the continuous oscillation laser light is optically molded and pulsed. In this case, the pulse width of the laser is preferably selected in the range of 100 mW or more and 1 mW or less. For example, in order to obtain a particle diameter of 5 m, the pulse width is selected to 10 mW as an optimal laser condition.

도 2에서는 기판 내의 조사 부분을 평면도로 모식적으로 도시하고 있으며, 본 실시예에서는 개질된 실리콘막(105)이 스트라이프 형상으로 형성할 수 있는 것을 나타내고 있다. 레이저광의 조사 빔 직경은 화소부의 회로 영역의 폭보다 큰 것이 요구되므로, 일례로서 30㎛가 선택된다.In FIG. 2, the irradiation part in a board | substrate is shown typically in plan view, and shows that the modified silicon film 105 can be formed in stripe form in this Example. Since the irradiation beam diameter of the laser light is required to be larger than the width of the circuit area of the pixel portion, 30 mu m is selected as an example.

본 실시예에서는 도 8에 도시한 바와 같이 상기한 동작으로 기판 상을 x 방향(A 방향=상기한 방향)으로 조사한 후, y 방향으로 약간 시프트시켜 상기 x 방향을 따라 역방향(B 방향)으로 주사하면서 조사하는 왕복 동작으로의 기판면을 2차원으로 조사하는 방법을 이용하는 것이 바람직하다. 주사 속도의 일례로서 300㎧가 선택된다. 이 왕복 동작을 반복함으로써, 모든 화소부의 실리콘막을 양호한 품질의 폴리실리콘막으로 개질할 수 있다. 개질된 폴리실리콘막은 레이저광의 조사 방향을 따라 단결정 영역은 도 6에 도시한 바와 같이 비대칭으로 일 방향으로 성장한 특징있는 결정 형태로 된다.In this embodiment, as shown in Fig. 8, the substrate is irradiated in the x direction (A direction = the above-described direction) by the above operation, and then shifted slightly in the y direction to scan in the reverse direction (B direction) along the x direction. It is preferable to use the method of irradiating a board | substrate surface to the reciprocation operation | movement irradiated in two dimensions. 300 Pa is selected as an example of the scanning speed. By repeating this reciprocating operation, the silicon films of all the pixel portions can be modified into polysilicon films of good quality. The modified polysilicon film has a characteristic crystal form in which a single crystal region grows in one direction asymmetrically as shown in Fig. 6 along the irradiation direction of the laser light.

상기한 바와 같이 형성한 개질된 실리콘막(105)을 도 1의 (c)에 도시한 바와 같은 소정의 회로가 되도록 에칭 처리하고, 게이트 절연막(도시 생략), 게이트 전극(도 6의 (b)의 게이트 전극 GT)(106), 층간 절연막(107), 소스/드레인 배선(108), 패시베이션막(109), 화소 전극이 되는 투명 전극(110)을 순차적으로 형성함으로써, 개질된 실리콘막(105)을 이용한 트랜지스터 회로를 화소 회로에 배치한 액티브 매트릭스 기판이 형성된다.The modified silicon film 105 formed as described above is etched to form a predetermined circuit as shown in Fig. 1C, and a gate insulating film (not shown) and a gate electrode (Fig. 6B). The modified silicon film 105 by sequentially forming the gate electrode GT 106, the interlayer insulating film 107, the source / drain wiring 108, the passivation film 109, and the transparent electrode 110 serving as the pixel electrode. ), An active matrix substrate having a transistor circuit arranged on the pixel circuit is formed.

이러한 트랜지스터 회로의 형성에서는 게이트부의 전자 또는 홀의 이동 방향이 결정의 성장 방향으로 병행하여 일치하는 배치로 하는 것이 바람직하다. 병행하여 일치한다는 것은 폴리실리콘막의 결정 성장 방향에 대한 각도가 0도 또는 180도를 의미한다. 이 각도에 허용되는 오차는 약 30도 이내이다. 그 이유를 표 1에 나타낸다.In the formation of such a transistor circuit, it is preferable that the arrangement of electrons or holes in the gate portion coincide in parallel with the crystal growth direction. The coincidence in parallel means that the angle with respect to the crystal growth direction of the polysilicon film is 0 degrees or 180 degrees. The allowable error for this angle is within about 30 degrees. The reason is shown in Table 1.

방향(deg)Direction (deg) 전자 이동도(㎠/Vs)Electron Mobility (㎠ / Vs) 00 520520 3030 500500 6060 260260 9090 150150 120120 220220 150150 510510 180180 580580

표 1은 전자 이동의 방향과 레이저광 조사의 주사 방향(각도: deg)과 전자 이동도(㎠/Vs)의 관계를 검증한 결과를 나타낸다. 표 1에 나타낸 바와 같이 레이저광 조사의 주사 방향으로 정의하는 결정 성장의 방향이 이루는 각도(절대값)와 전자 이동도의 관계는 0도 또는 180도에 대하여 약 30도 이하로 어긋난 경우에는 약 300㎠/V·s 이상을 충분히 확보할 수 있다. 이에 대하여, 상기 결정 성장의 방향과의 오차가 30도를 넘으면 전자 이동도는 저하되고, 직각인 방향(90도)에서는 전자 이동도는 극단적으로 저하되는 것을 알 수 있었다. 본 실시예는 이 지견에 기초하는 것이다. 또, 이것은 후술하는 다른 실시예에서도 마찬가지이다.Table 1 shows the results of verifying the relationship between the direction of electron movement, the scanning direction (angle: deg) and the electron mobility (cm 2 / Vs) of laser light irradiation. As shown in Table 1, the relationship between the angle (absolute value) formed by the direction of crystal growth defined by the scanning direction of laser light irradiation and the electron mobility is about 300 degrees when it is shifted to about 30 degrees or less with respect to 0 degrees or 180 degrees. 2 cm 2 / V · s or more can be sufficiently secured. On the other hand, when the error with the said direction of crystal growth exceeds 30 degree | times, it turned out that electron mobility falls and the electron mobility falls extremely in the perpendicular direction (90 degree | times). This embodiment is based on this knowledge. This also applies to other embodiments described later.

이러한 배치의 특징은 본 실시예(후술하는 다른 실시예도 포함한 본 발명 전체)가 레이저광 조사의 왕복 동작을 허용하기 때문에 생기는 것이다. 화소 회로의 레이아웃이 동일한 경우에는 왕로(往路)로부터 형성한 레이저광 조사부(403)에 형성되는 화소 회로부(도 8의 A 방향의 주사부)와 귀로(歸路)로부터 형성한 레이저 조사부(403)에 형성되는 화소 회로부(도 8의 B 방향의 주사부)에서는 캐리어의 이동 방향과 결정의 성장 방향에 0도 또는 180도의 차이가 생긴다. 본 실시예를 포함하는 본 발명에서는 이러한 차이가 트랜지스터 특성에 거의 영향주지 않는 것을 발견하였기 때문에, 0도와 180도의 2종의 배치를 허용할 수 있게 된 것이다. 이러한 자명하지 않은 결과에 기초하여 왕복 조사가 가능하게 된 것은 강조되어야 된다.The feature of this arrangement is that the present embodiment (the whole of the present invention including the other embodiments described later) allows the reciprocating operation of laser light irradiation. If the layout of the pixel circuits is the same, the pixel circuit portion (scanning portion in the A direction in Fig. 8) formed in the laser light irradiation portion 403 formed from the road and the laser irradiation portion 403 formed from the return path In the pixel circuit portion (scanning portion in the B direction in FIG. 8) formed in the gap, a difference of 0 degrees or 180 degrees occurs between the carrier movement direction and the crystal growth direction. In the present invention including the present embodiment, it has been found that such a difference hardly affects the transistor characteristics, thereby allowing two kinds of arrangements of 0 degrees and 180 degrees. It should be emphasized that round trip investigations are possible based on these nonobvious results.

상기한 바와 같이 적극적인 결정 방향의 배치에 의해 캐리어가 결정입계를 가로지르는 확률을 저감시킬 수 있기 때문에, 입계 산란에 기인하는 특성 열화를 최소한으로 억제할 수 있어, 최량의 트랜지스터 회로를 얻을 수 있게 된다. 이러한 종류의 트랜지스터 회로, 및 전극 형성에 관련된 가공 기술의 상세는 당업자에게는 주지이다. 또한, 공정 도중에 이온 주입, 활성화 어닐링 등의 공정의 추가가 필요한 것도 주지이다.As described above, the possibility of carriers crossing the grain boundaries can be reduced by the arrangement of the positive crystal directions, so that deterioration of characteristics due to grain boundary scattering can be minimized, thereby obtaining the best transistor circuit. . Details of this kind of transistor circuits and processing techniques related to electrode formation are well known to those skilled in the art. It is also well known that additional processes such as ion implantation and activation annealing are required during the process.

이러한 방법에 의해 화소부에 폴리실리콘 반도체막을 이용한 박막 트랜지스터 회로를 배치할 수 있다. 본 실시예에서 얻어지는 박막 트랜지스터의 성능은, 예를 들면 N 채널 MIS 트랜지스터를 작성하는 경우에, 전계 효과 이동도가 약 300㎠/V·s 이상이며, 또한 임계값 전압의 변동을 ±0.2V 이하로 억제할 수 있어, 고성능, 고신뢰로 동작하고, 디바이스 간의 균일성이 우수한 액티브 매트릭스 기판을 이용한 표시 장치를 제조할 수 있다.In this manner, a thin film transistor circuit using a polysilicon semiconductor film can be arranged in the pixel portion. The performance of the thin film transistor obtained in this embodiment is, for example, when an N-channel MIS transistor is produced, the field effect mobility is about 300 cm 2 / V · s or more, and the variation in the threshold voltage is ± 0.2 V or less. It can be suppressed, and it can operate with high performance and high reliability, and can manufacture the display apparatus using the active-matrix board | substrate excellent in the uniformity between devices.

또한, 본 실시예에서는 전자 캐리어를 부여하는 인의 이온 주입 대신에 홀 캐리어를 부여하는 붕소 주입에 의해 P 채널 MIS 트랜지스터를 제조할 수도 있고, 포토마스크의 배치를 바꿔 N형과 P형을 동일 기판에 형성하여, 소위 CMOS형 회로를 형성할 수도 있다. CMOS형 회로에서는 주파수 특성의 향상을 기대할 수 있어, 고속 동작에 적합하다. 그러나 반면, 마스크 수가 증가함에 따른 제조 공정의 증가가 배반하는 요인이 된다. 이러한 반도체 제조 기술 및 반도체 회로 기술의 상세에 대해서는 당업자에게는 주지이고, 어떠한 반도체 장치를 구성할지는 표시 장치에 필요한 특성과 제조하기 위한 비용을 감안한 후에 최적화하는 것이 요구된다.In this embodiment, a P-channel MIS transistor can be manufactured by boron implantation, which gives a hole carrier, instead of the ion implantation of phosphorus, which imparts an electron carrier, and the N-type and P-type are exchanged on the same substrate by changing the arrangement of the photomask. It is also possible to form a so-called CMOS circuit. In the CMOS circuit, the frequency characteristic can be improved, which is suitable for high speed operation. However, as the number of masks increases, an increase in the manufacturing process becomes a betrayal factor. The details of such semiconductor manufacturing technology and semiconductor circuit technology are well known to those skilled in the art, and it is required to optimize the semiconductor device in consideration of the characteristics required for the display device and the cost for manufacturing.

본 실시예의 액티브 매트릭스 기판을 이용하여 액정 표시 장치를 제조하기 위한 기술 방법은 당업자에게는 주지이다. 구체적으로는, 액티브 매트릭스 기판 상에 액정 배향막층을 형성하고, 여기에 러빙 등의 방법으로 배향 규제력을 부여하고, 화소부의 주변에 시일제를 형성한 후, 마찬가지로 배향막층을 형성한 컬러 필터 기판을 소정의 갭으로 대향 배치하고, 이 갭 내에 액정을 봉입하여, 시일제의 봉입구를 밀봉재로 폐쇄함으로써 액정 셀을 형성한다.The technical method for manufacturing a liquid crystal display device using the active matrix substrate of this embodiment is well known to those skilled in the art. Specifically, after forming a liquid crystal aligning film layer on an active-matrix board | substrate, giving an orientation control force to it by methods, such as a rubbing, and forming a sealing compound in the periphery of a pixel part, the color filter substrate which similarly formed the alignment film layer hereafter It arrange | positions in a predetermined gap and opposes a liquid crystal in this gap, and closes the sealing opening of a sealing compound with a sealing material, and forms a liquid crystal cell.

그 후, 이 액정 셀의 주변부에 게이트 드라이버 LSI 및 소스 드라이버 LSI를실장 탑재함으로써 액정 표시 모듈로 한다. 이 액정 표시 모듈에 편광판, 도광판, 백라이트 등을 실장함으로써 액정 표시 장치를 제조할 수 있다.Thereafter, the gate driver LSI and the source driver LSI are mounted on the periphery of the liquid crystal cell to form a liquid crystal display module. A liquid crystal display device can be manufactured by mounting a polarizing plate, a light guide plate, a backlight, etc. in this liquid crystal display module.

본 실시예의 액티브 매트릭스 기판을 사용한 액정 표시 장치는, 그 화소 회로에 상기한 우수한 폴리실리콘 박막 트랜지스터 회로를 배치함으로써, 전류 구동 능력이 우수하므로 고속 동작에 적합하다. 또한, 임계값 전압의 변동이 작기 때문에 화질의 균일성이 우수하고 액정 표시 장치를 염가로 제공할 수 있는 것이 특징이다.The liquid crystal display device using the active matrix substrate of the present embodiment is suitable for high-speed operation since the excellent polysilicon thin film transistor circuit is disposed in the pixel circuit, so that the current driving capability is excellent. In addition, since the variation of the threshold voltage is small, the uniformity of image quality is excellent and the liquid crystal display device can be provided at low cost.

또한, 본 실시예의 액티브 매트릭스 기판을 이용하여 유기 EL 표시 장치를 제조하는 유기 EL 기술 방법은 당업자에게는 주지이다. 구체적으로는, 액티브 매트릭스 기판 상에 유기 EL 소자 분리를 위한 뱅크 패턴을 형성하고, 투명 전극 표면으로부터 순차적으로 홀 수송층, 발광층, 전자 수송층, 음극 금속층 등을 증착하여 적층체를 구성한다. 이러한 적층층을 형성한 기판의 화소부의 주위에 시일재를 배치하여, 밀봉캔으로 밀봉한다. 이러한 밀봉 기술은 화소부의 유기 EL을 수분 등으로부터 보호한다. 유기 EL을 수분 등으로부터 보호하는 것은 화상 품질의 열화를 억제하기 위해서 필요하고, 밀봉캔 내에 건조제를 설치하는 것이 추장된다.Incidentally, an organic EL technology method of manufacturing an organic EL display device using the active matrix substrate of this embodiment is well known to those skilled in the art. Specifically, a bank pattern for separating organic EL elements is formed on an active matrix substrate, and a hole transport layer, a light emitting layer, an electron transport layer, a cathode metal layer, and the like are sequentially deposited from the transparent electrode surface to form a laminate. The sealing material is arrange | positioned around the pixel part of the board | substrate which formed such a laminated layer, and it seals with a sealing can. This sealing technique protects the organic EL of the pixel portion from moisture and the like. It is necessary to protect organic EL from moisture and the like in order to suppress deterioration of image quality, and it is recommended to provide a desiccant in a sealed can.

유기 EL 표시 장치용의 액티브 매트릭스 구동에서는, 유기 EL 소자가 전류 구동 발광 방식이므로 고성능의 화소 회로의 채용이 양호한 품질의 화상의 제공에는 필수적이며, 특히 CMOS형의 화소 회로를 이용하는 것이 바람직하다. 본 실시예의 액티브 매트릭스 기판은 이러한 요구에 보답하는 고성능의 액티브 매트릭스 기판으로서 적합하고, 본 실시예의 액티브 매트릭스 기판을 이용한 유기 EL 표시 장치는 본 실시예의 특징을 최대한으로 발휘하는 표시 장치의 하나인 것도 강조되어야 된다.In the active matrix drive for organic EL display devices, since the organic EL element is a current driven light emission system, the adoption of a high performance pixel circuit is essential for providing a good quality image, and it is particularly preferable to use a CMOS pixel circuit. It is emphasized that the active matrix substrate of this embodiment is suitable as a high performance active matrix substrate in response to such a requirement, and that the organic EL display device using the active matrix substrate of this embodiment is one of the display devices that exhibits the features of this embodiment to the maximum. Should be.

[제2 실시예]Second Embodiment

본 실시예에서는 레이저광을 조사하여 개질하는 대상이 되는 실리콘막은 비정질 실리콘막에 한정되지 않고, 비정질 실리콘막으로부터 개질된 폴리실리콘막이고, 화소부의 개질된 실리콘막이 보다 개질된 폴리실리콘막인 것도 가능하다. 또한, 본 실시예는 상기 화소부의 실리콘막이 스퍼터법으로 형성된 폴리실리콘막이고, 화소부의 개질된 실리콘막이 보다 개질된 폴리실리콘막이도록 할 수도 있다. 또한, 상기 화소부의 실리콘막이 CVD법으로 형성된 폴리실리콘막이고, 화소부의 개질된 실리콘막이 보다 개질된 폴리실리콘막이도록 하는 조합도 가능한 것이다. 상기한 제1 실시예와는 다른 실리콘막에 대하여 개질한 본 발명의 실시 형태를 상기한 각 도면을 참조하여 설명한다.In this embodiment, the silicon film to be modified by irradiating laser light is not limited to the amorphous silicon film, but may be a polysilicon film modified from the amorphous silicon film, and the modified silicon film of the pixel portion may be a more modified polysilicon film. Do. In this embodiment, the silicon film of the pixel portion may be a polysilicon film formed by sputtering, and the modified silicon film of the pixel portion may be a more modified polysilicon film. Further, the silicon film of the pixel portion is a polysilicon film formed by CVD, and a combination such that the modified silicon film of the pixel portion is a more modified polysilicon film is also possible. An embodiment of the invention in which a silicon film different from the first embodiment described above is modified will be described with reference to the above drawings.

제1 실시예와 마찬가지로, 두께가 0.3㎜ 내지 1.0㎜ 정도이고, 바람직하게는 400℃ 내지 600℃의 열 처리로 변형, 수축이 적은 내열성의 유리 기판(101)을 준비한다. 이 유리 기판 상에 열적, 화학적인 배리어막으로서 기능하는 약 50㎚ 두께의 SiN막(102) 및, 약 50㎚ 두께의 SiO막(103)을 CVD법으로 연속적으로 균일하게 퇴적하고, 해당 배리어막 상에 비정질 실리콘막(104)을 50㎚ 정도의 두께로 CVD법으로 퇴적한다(도 1의 (a) 참조).Similarly to the first embodiment, the heat resistant glass substrate 101 having a thickness of about 0.3 mm to 1.0 mm and preferably less deformation and shrinkage is prepared by heat treatment at 400 ° C to 600 ° C. On this glass substrate, a SiN film 102 having a thickness of about 50 nm and a SiO film 103 having a thickness of about 50 nm, which functions as a thermal and chemical barrier film, are continuously and uniformly deposited by CVD. The amorphous silicon film 104 is deposited on the film by a CVD method to a thickness of about 50 nm (see Fig. 1A).

이 비정질 실리콘막에 대하여, 엑시머 펄스 레이저광 조사를 주사하는 결정화 방법을 상기한 도 26도 참조하여 설명한다. 도 26의 (a)와 같이 유리기판(301) 상에 기초막(도시 생략)을 사이에 두고 퇴적한 비정질 실리콘막(302)에 폭이 수 ㎜ 내지 수 100㎜ 정도인 선 형상의 엑시머 레이저빔(303)을 조사하고, 1 내지 수 펄스매에 조사 위치를 이동하는 주사에 의해, 넓은 영역의 비정질 실리콘막(302)이 개질된 실리콘막(304)으로 된다. 이러한 광역 조사를 기판 전면에 실시함으로써 비정질 실리콘막을 폴리실리콘막으로 개질할 수 있다.The crystallization method of scanning the excimer pulse laser light irradiation with respect to this amorphous silicon film will be described with reference to FIG. 26 described above. A linear excimer laser beam having a width of several mm to several 100 mm in an amorphous silicon film 302 deposited on a glass substrate 301 with a base film (not shown) interposed therebetween as shown in FIG. 26A. By irradiating 303 and moving the irradiation position to one to several pulses, a large area of the amorphous silicon film 302 becomes a modified silicon film 304. By performing such wide area irradiation on the entire substrate, the amorphous silicon film can be modified into a polysilicon film.

이러한 엑시머 펄스 레이저광으로 개질된 실리콘막에 대하여 본 실시예의 레이저광 조사에 의한 개질을 제1 실시예와 마찬가지로 실시하여 폴리실리콘의 결정성을 보다 향상시킬 수 있다. 본 실시예의 실시 형태에서는 본 실시예의 레이저광 조사에 의한 개질 후, 제1 실시예와 완전히 동일한 순서로 본 발명의 액티브 매트릭스 기판과 액티브 매트릭스 기판을 이용한 액정 표시 장치를 작성할 수 있다.The crystallinity of the polysilicon can be further improved by modifying the silicon film modified by the excimer pulsed laser light by the laser light irradiation of the present embodiment as in the first embodiment. In the embodiment of the present embodiment, after the modification by the laser light irradiation of the present embodiment, the liquid crystal display device using the active matrix substrate and the active matrix substrate of the present invention can be produced in the exact same procedure as in the first embodiment.

본 실시예의 특히 유의해야 할 특징점은, 미리 엑시머 펄스 레이저광 조사에 의한 미세 결정이 생성되어 있는 실리콘막을 이용했음에도 불구하고, 레이저광 조사로 생성된 폴리실리콘막은 비정질 실리콘막으로부터 출발하여 생성된 폴리실리콘막과 다른 것이 없다는 점이다. 즉, 엑시머 펄스 레이저광 조사를 실시한 경우라도, 본 실시예에서 얻어진 폴리실리콘막을 이용한 박막 트랜지스터에서는, 예를 들면 N 채널 MIS 트랜지스터를 작성하는 경우에, 전계 효과 이동도가 약 300㎠/V·s 이상이며, 또한 임계값 전압의 변동을 ±0.2V 이하로 억제할 수 있어, 고성능, 고신뢰로 동작하고, 디바이스 간의 균일성이 우수한 액티브 매트릭스 기판을 제조할 수 있으며, 또한 이 기판을 이용함으로써 고품질의 표시 장치를 얻을 수 있다.Particularly noteworthy feature of this embodiment is that the polysilicon film produced by the laser light irradiation is produced from the amorphous silicon film even though the silicon film in which the microcrystals are generated in advance by excimer pulsed laser light irradiation is used. There is nothing different from the act. That is, even when the excimer pulse laser light irradiation is performed, in the thin film transistor using the polysilicon film obtained in the present embodiment, for example, when an N-channel MIS transistor is produced, the field effect mobility is about 300 cm 2 / V · s As described above, the variation of the threshold voltage can be suppressed to ± 0.2 V or less, so that an active matrix substrate can be manufactured with high performance and high reliability, and excellent in uniformity between devices. A display device can be obtained.

해당 기술 분야에서의 주지의 지견으로는 엑시머 펄스 레이저광 조사를 이용하여 비정질 실리콘막을 결정화할 수 있다. 이러한 결정화에서는 약 1㎛ 이하의 미세 결정으로 이루어지는 폴리실리콘막이 얻어지고, 이 폴리실리콘막으로 형성한 박막 트랜지스터에서는, 예를 들면 N 채널 MIS 트랜지스터를 작성하는 경우에, 전계 효과 이동도가 약 100㎠/V·s 정도 이하이며, 또한 임계값 전압의 변동도 크다. 이러한 주지의 지견과 비교해도, 본 실시예의 우수한 효과의 일단을 알 수 있다.As known in the art, it is possible to crystallize an amorphous silicon film using excimer pulsed laser light irradiation. In such crystallization, a polysilicon film made of fine crystals of about 1 μm or less is obtained. In the thin film transistor formed of this polysilicon film, for example, when an N-channel MIS transistor is produced, the field effect mobility is about 100 cm 2. It is about / V * s or less, and the variation of a threshold voltage is also large. Even when compared with such well-known knowledge, one end of the outstanding effect of a present Example can be seen.

[제3 실시예]Third Embodiment

본 실시예에서는 레이저광을 조사하여 개질하는 대상이 되는 실리콘막은 비정질 실리콘막에 한정되지 않는다. 상기한 제2 실시예에서 설명한 실시 형태에도 설명된 바와 같이, 본 실시예의 실리콘막은 비정질 실리콘막으로부터 개질된 폴리실리콘막, 화소부의 개질된 실리콘막이 보다 개질된 폴리실리콘막인 것도 가능하다. 또한, 본 실시예는 상기 화소부의 실리콘막이 스퍼터법으로 형성된 폴리실리콘막이고, 화소부의 개질된 실리콘막이 보다 개질된 폴리실리콘막이도록 할 수도 있다. 또한, 상기 화소부의 실리콘막이 CVD법으로 형성된 폴리실리콘막이고, 화소부의 개질된 실리콘막이 보다 개질된 폴리실리콘막이도록 하는 조합도 가능한 것이다. 상기 실시예와는 다른 실리콘막에 대하여 개질한 본 발명의 다른 실시예를 도 9를 참조하여 이하에 설명한다.In this embodiment, the silicon film to be modified by irradiating laser light is not limited to the amorphous silicon film. As also described in the embodiment described in the above-described second embodiment, the silicon film of this embodiment may be a polysilicon film modified from an amorphous silicon film, or a polysilicon film further modified with a modified silicon film in the pixel portion. In this embodiment, the silicon film of the pixel portion may be a polysilicon film formed by sputtering, and the modified silicon film of the pixel portion may be a more modified polysilicon film. Further, the silicon film of the pixel portion is a polysilicon film formed by CVD, and a combination such that the modified silicon film of the pixel portion is a more modified polysilicon film is also possible. Another embodiment of the present invention modified for a silicon film different from the above embodiment will be described below with reference to FIG.

도 9는 본 발명에 따른 표시 장치의 제3 실시예에서의 액티브 매트릭스 기판의 구성 순서를 모식적으로 도시하는 단면도이다. 제1 실시예와 마찬가지로, 두께가 0.3㎜ 내지 1.0㎜ 정도이고, 바람직하게는 400℃ 내지 600℃의 열 처리로 변형, 수축이 적은 내열성의 유리 기판(501)을 준비한다. 이 유리 기판(501) 상에 열적,화학적인 배리어막으로서 기능하는 약 50㎚ 두께의 SiN막(502) 및 약 50㎚ 두께의 SiO막(503)을 CVD법으로 연속적으로 균일하게 퇴적한다. 해당 배리어막 상에 스퍼터법으로 실리콘막(504)을 50㎚ 정도의 두께로 CVD법으로 퇴적한다(도 9의 (a) 참조).9 is a cross-sectional view schematically showing the configuration procedure of an active matrix substrate in a third embodiment of the display device according to the present invention. Similarly to the first embodiment, the heat resistant glass substrate 501 having a thickness of about 0.3 mm to 1.0 mm, preferably less deformation and shrinkage by heat treatment at 400 ° C to 600 ° C is prepared. On this glass substrate 501, a SiN film 502 having a thickness of about 50 nm and a SiO film 503 having a thickness of about 50 nm that function as thermal and chemical barrier films are continuously and uniformly deposited by CVD. A silicon film 504 is deposited on the barrier film by a CVD method with a thickness of about 50 nm by sputtering (see FIG. 9A).

그 후, 상기 제1 실시예에서 설명한 것과 마찬가지의 장치를 이용한 레이저광 조사법으로 화소부에만 조사하여, 화소 회로를 형성해야 할 부분의 실리콘막을 레이저광 조사에 의해 비정질 실리콘막(504)으로부터 폴리실리콘막(505)으로 개질한다(도 9의 (b) 참조). 이와 같이 하여 개질된 실리콘막(505)을 도 9의 (c)에 도시한 바와 같이 소정의 회로가 되도록 에칭 처리하여, 게이트 절연막(도시 생략), 게이트 배선(게이트 전극으로 됨)(506), 층간 절연막(507), 소스/드레인 배선(508), 패시베이션막(509), 화소 전극이 되는 투명 전극(510)을 순차적으로 형성한다. 이에 의해, 개질된 실리콘막(505)을 이용한 트랜지스터 회로를 화소에 배치한 액티브 매트릭스 기판이 형성된다.Thereafter, only the pixel portion is irradiated to the pixel portion by the laser light irradiation method using the same device as described in the first embodiment, and the silicon film of the portion where the pixel circuit is to be formed is irradiated with polysilicon from the amorphous silicon film 504 by laser light irradiation. The film 505 is modified (see FIG. 9B). The silicon film 505 modified in this manner is etched to form a predetermined circuit as shown in Fig. 9C, so as to form a gate insulating film (not shown), a gate wiring (which becomes a gate electrode) 506, The interlayer insulating film 507, the source / drain wiring 508, the passivation film 509, and the transparent electrode 510 serving as the pixel electrode are sequentially formed. As a result, an active matrix substrate in which a transistor circuit using the modified silicon film 505 is arranged in a pixel is formed.

이러한 트랜지스터 회로의 형성에서는 게이트부의 전자 또는 홀의 이동 방향이 실리콘막의 결정의 성장 방향에 병행하여 일치하는 배치로 하는 것이 바람직한 것도 제1 실시예와 마찬가지이다.In the formation of such a transistor circuit, it is also the same as in the first embodiment that it is preferable that the movement direction of electrons or holes in the gate portion coincide in parallel with the growth direction of the crystal of the silicon film.

본 실시예에서도 레이저광 조사의 왕복 동작에 기초한 결정 성장 방향의 차이에 의해, 화소부의 박막 트랜지스터의 캐리어의 이동 방향과 결정의 성장 방향에 0도 또는 180도의 차이가 생긴다. 주목해야 할 것은, 이 경우에도, 이러한 차이가 트랜지스터 특성에 거의 영향을 주지 않는다는 것이다. 전자 이동의 방향과 본 발명의 레이저 주사 방향으로 정의하는 결정 성장의 방향이 이루는 각도(절대값)와 전자 이동도와의 관계는 제1 실시예에서 표 1을 이용하여 설명한 바와 같다.Also in this embodiment, the difference in the crystal growth direction based on the reciprocating operation of the laser light irradiation causes a difference of 0 degrees or 180 degrees between the carrier movement direction and the crystal growth direction of the thin film transistor in the pixel portion. It should be noted that even in this case, this difference hardly affects transistor characteristics. The relationship between the angle (absolute value) formed by the direction of electron movement and the direction of crystal growth defined by the laser scanning direction of the present invention and the electron mobility is as described using Table 1 in the first embodiment.

본 실시예에서 얻어지는 액티브 매트릭스 기판에 갖는 박막 트랜지스터의 성능은 제1 실시예나 제2 실시예와 마찬가지로 우수한 것으로 된다. 예를 들면, N 채널 MIS 트랜지스터를 작성하는 경우에, 전계 효과 이동도가 약 300㎠/V·s 이상이며, 또한 임계값 전압의 변동을 ±0.2V 이하로 억제할 수 있다.The performance of the thin film transistor included in the active matrix substrate obtained in the present embodiment is superior to that of the first and second embodiments. For example, in the case of producing an N-channel MIS transistor, the field effect mobility is about 300 cm 2 / V · s or more, and the variation in the threshold voltage can be suppressed to ± 0.2 V or less.

본 실시예에 의한 액티브 매트릭스 기판을 이용하여 액정 표시 장치를 제조하는 방법은 상기 제1 실시예 및 제2 실시예에서 설명한 것과 마찬가지로 주지이고, 액정 표시 장치에 이용함으로써 그 고속 표시 동작이 얻어져, 화질의 균일성이 우수한 표시 장치를 염가로 제공할 수 있다.The method for manufacturing a liquid crystal display device using the active matrix substrate according to the present embodiment is well known as described in the first and second embodiments, and the high speed display operation is obtained by using the liquid crystal display device. A display device excellent in uniformity of image quality can be provided at low cost.

[제4 실시예][Example 4]

본 실시예에서는 레이저광을 조사하여 개질하는 대상이 되는 실리콘막은 비정질 실리콘막에 한정되지 않고, 상기 실시예의 실시 형태에서 설명한 바와 같이 비정질 실리콘막으로부터 개질된 폴리실리콘막, 또한 화소부의 개질된 실리콘막이 보다 개질된 폴리실리콘막인 것도 가능하다. 또한, 본 실시예는 상기 화소부의 실리콘막이 스퍼터법으로 형성된 폴리실리콘막, 화소부의 개질된 실리콘막이 보다 개질된 폴리실리콘막이도록 할 수도 있다. 또한, 상기 화소부의 실리콘막이 CVD법으로 형성된 폴리실리콘막이고, 화소부의 개질된 실리콘막이 보다 개질된 폴리실리콘막이도록 하는 조합도 가능하다.In this embodiment, the silicon film to be modified by irradiating laser light is not limited to the amorphous silicon film. As described in the above embodiment, the polysilicon film modified from the amorphous silicon film and the modified silicon film of the pixel portion are It is also possible to be a more modified polysilicon film. Further, the present embodiment may be such that the silicon film of the pixel portion is formed by the sputtering method, and the modified silicon film of the pixel portion is a more modified polysilicon film. In addition, a combination is also possible in which the silicon film of the pixel portion is a polysilicon film formed by CVD, and the modified silicon film of the pixel portion is a more modified polysilicon film.

제1 실시예와 마찬가지로, 두께가 0.3㎜ 내지 1.0㎜ 정도이고, 바람직하게는400℃ 내지 600℃의 열 처리로 변형, 수축이 적은 내열성의 유리 기판을 준비한다. 이 유리 기판 상에 열적, 화학적인 배리어막으로서 기능하는 약 50㎚ 두께의 SiN막(502) 및 약 50㎚ 두께의 SiO막(503)을 CVD법으로 연속적으로 균일하게 퇴적한다. 해당 배리어막 상에 CVD법으로 폴리실리콘막을 50㎚ 정도의 두께로 퇴적한다.Similarly to the first embodiment, the thickness is about 0.3 mm to 1.0 mm, and a heat resistant glass substrate having less deformation and shrinkage is preferably prepared by heat treatment at 400 ° C to 600 ° C. About 50 nm thick SiN film 502 and about 50 nm thick SiO film 503 functioning as a thermal and chemical barrier film are continuously and uniformly deposited on this glass substrate. A polysilicon film is deposited to a thickness of about 50 nm on the barrier film by CVD.

CVD법으로 폴리실리콘막을 퇴적하는 기술도 당업자에게는 주지이고, 본 실시예의 방법을 채용함으로써, CVD법으로 얻어진 폴리실리콘막의 결정성을 대폭 개선할 수 있다. 본 실시예의 효과는 레이저광을 조사하는 대상이 되는 실리콘막의 막질에 의존하지 않고, 조사 후에 안정된 폴리실리콘막이 얻어지는 것을 나타내고 있으며, 이것이 본 실시예의 특징이기도 하다.The technique for depositing a polysilicon film by the CVD method is also well known to those skilled in the art, and by adopting the method of this embodiment, the crystallinity of the polysilicon film obtained by the CVD method can be greatly improved. The effect of this embodiment shows that a stable polysilicon film is obtained after irradiation without depending on the film quality of the silicon film to be irradiated with laser light, which is also a feature of this embodiment.

본 실시예에 의한 액티브 매트릭스 기판을 이용하여 액정 표시 장치를 제조하는 방법은, 상기 제1 실시예 내지 제3 실시예에서 설명한 것과 마찬가지로 주지이고, 액정 표시 장치에 이용함으로써 그 고속 표시 동작이 얻어져, 화질의 균일성이 우수한 표시 장치를 염가로 제공할 수 있다.The method of manufacturing the liquid crystal display device using the active matrix substrate according to the present embodiment is well known as described in the first to third embodiments, and the high speed display operation is obtained by using the liquid crystal display device. The display device excellent in the uniformity of image quality can be provided at low cost.

[제5 실시예][Example 5]

본 실시예를 도 10, 도 11, 도 12, 도 13, 도 14 및 도 15를 참조하여 설명한다. 본 실시예는 본 발명의 실시 형태의 하나로서 액티브 매트릭스 기판 상의 화소 회로의 배치를 고려한 것으로, 본 발명의 레이저 조사의 효율을 대폭 개선하는 것을 가능하게 한 것이다.This embodiment will be described with reference to FIGS. 10, 11, 12, 13, 14, and 15. This embodiment considers the arrangement of the pixel circuit on the active matrix substrate as one of the embodiments of the present invention, and makes it possible to greatly improve the efficiency of laser irradiation of the present invention.

도 10은 본 발명의 제5 실시예를 설명하는 레이저광 조사부의 일 패턴예의평면도, 도 11은 본 발명의 제5 실시예를 설명하는 레이저광 조사부의 다른 패턴예의 평면도, 도 12는 본 발명의 제5 실시예를 설명하는 레이저광 조사부의 다른 패턴예의 평면도, 도 13은 본 발명의 제5 실시예를 설명하는 레이저광 조사부의 다른 패턴예의 평면도, 도 14는 본 발명의 제5 실시예를 설명하는 레이저광 조사부의 또 다른 패턴예의 평면도, 도 15는 본 발명의 제5 실시예를 설명하는 레이저광 조사부의 또 다른 패턴예의 평면도이다.10 is a plan view of an example of a pattern of a laser light irradiation unit for explaining a fifth embodiment of the present invention, FIG. 11 is a plan view of another pattern example of a laser light irradiation unit for explaining a fifth embodiment of the present invention, and FIG. 12 is an embodiment of the present invention. 13 is a plan view of another pattern example of the laser light irradiation section explaining the fifth embodiment, FIG. 13 is a plan view of another pattern example of the laser light irradiation section explaining the fifth embodiment of the present invention, and FIG. 14 is a description of the fifth embodiment of the present invention. Fig. 15 is a plan view of yet another example of the pattern of the laser light irradiation section, and Fig. 15 is a plan view of another pattern example of the laser light irradiation section for explaining the fifth embodiment of the present invention.

도 10, 도 11, 도 12, 도 13, 도 14 및 도 15에 도시한 레이저광 조사부의 패턴에서는 화소 회로의 배치의 어느 것이나 x 방향으로 등간격으로 배치된 2열분의 화소(601)의 회로 부분(602)으로 이루어지는 화소 영역의 열이 y 방향에서 인접하는 중앙 부분에 집약적으로 배치되어 있다.In the patterns of the laser beam irradiator shown in FIGS. 10, 11, 12, 13, 14, and 15, a circuit of two columns of pixels 601 arranged at equal intervals in the x direction in any of the arrangements of the pixel circuits. Columns of the pixel region consisting of the portions 602 are intensively arranged in adjacent central portions in the y direction.

그리고, 집약 배치된 화소 영역만을 선택적인 레이저 조사 영역(603)으로 함으로써, 레이저 조사의 효율을 약 2배나 높인 것이다. 이들 레이저광 조사부의 패턴은 화소 회로의 배치 피치가 화소 피치의 2배로 동등한 것이 특징이 된다.By only using the collectively arranged pixel areas as the selective laser irradiation area 603, the efficiency of laser irradiation is increased by about twice. The pattern of these laser light irradiation sections is characterized in that the arrangement pitch of the pixel circuit is equal to twice the pixel pitch.

화소 배치의 방법에는, 상기한 도 10, 도 11, 도 12, 도 13, 도 14 및 도 15에 도시한 예 이외에도 있지만, 화소 회로의 배치 피치가 화소 피치의 2배와 동등한 배치는 모두 본 실시예에 포함되는 것이 강조되어야 된다. 또한, 이들 배치 중에서 어떠한 배치를 선택할지는 형성하는 박막 트랜지스터의 게이트측 및 소스측의 배선 설계와 화소 회로의 레이아웃(화소 배치), 화소 회로의 구동법을 고려하여 최적화되어야 한다.In the pixel arrangement method, in addition to the examples shown in FIGS. 10, 11, 12, 13, 14, and 15 described above, the arrangement pitch of the pixel circuit is equal to twice the pixel pitch. Inclusion in the examples should be emphasized. In addition, the selection of any of these arrangements should be optimized in consideration of the wiring design on the gate side and the source side of the thin film transistor to be formed, the layout (pixel arrangement) of the pixel circuit, and the driving method of the pixel circuit.

또, 구체적인 액티브 매트릭스 기판의 제조 방법은 제1 실시예에서 설명한방법과 마찬가지이면 되고, 레이저광 조사 폭을 화소의 집약 배치에 맞게, 예를 들면 약 70㎛을 선택함으로써 조사 효율을 제1 실시예의 경우의 약 2배나 높일 수 있다. 이러한 배치의 경우에도 레이저 조사는 왕복 주사를 적용할 수 있는 것도 강조되어도 된다.In addition, the manufacturing method of the specific active matrix substrate may be the same as the method described in the first embodiment, and the irradiation efficiency of the first embodiment is selected by selecting, for example, about 70 μm in accordance with the laser beam irradiation width in accordance with the pixel-intensive arrangement. That's about twice as high. It is also emphasized that laser irradiation can apply reciprocal scanning even in such an arrangement.

다음으로, 본 실시예를 구체적으로 액정 표시 장치에 적용하는 경우의 화소부의 배치(레이아웃)에 대하여 도 16, 도 17, 도 18, 도 19, 도 20, 도 21을 참조하여 설명한다. 도 16은 본 발명의 제5 실시예를 비교 설명하기 위한 종래의 TN형 액정 표시 장치의 화소부의 화소 배치의 평면도, 도 17은 본 발명의 제5 실시예의 일례를 도시하는 TN형 액정 표시 장치의 화소부의 화소 배치의 평면도, 도 18은 본 발명의 제5 실시예의 다른 예를 설명하기 위한 TN형 액정 표시 장치의 화소부의 화소 배치의 평면도, 도 19는 본 발명의 제5 실시예를 비교 설명하기 위한 종래의 IPS 형 액정 표시 장치의 화소부의 화소 배치의 평면도, 도 20은 본 발명의 제5 실시예의 일례를 도시하는 IPS형 액정 표시 장치의 화소부의 화소 배치의 평면도, 도 21은 본 발명의 제5 실시예를 설명하는 표시 장치의 화소부와 주변 회로부를 포함하는 레이저광 조사부의 패턴예의 평면도이다.Next, the arrangement (layout) of the pixel portion in the case where the present embodiment is specifically applied to the liquid crystal display device will be described with reference to FIGS. 16, 17, 18, 19, 20, and 21. 16 is a plan view of a pixel arrangement of a pixel portion of a conventional TN type liquid crystal display device for comparing and explaining a fifth embodiment of the present invention, and FIG. 17 is a TN type liquid crystal display device showing an example of a fifth embodiment of the present invention. 18 is a plan view of a pixel arrangement of a pixel portion, FIG. 18 is a plan view of a pixel arrangement of a pixel portion of a TN type liquid crystal display device for explaining another example of the fifth embodiment of the present invention, and FIG. 19 is a comparative description of a fifth embodiment of the present invention. 20 is a plan view of a pixel arrangement of a pixel portion of a conventional IPS type liquid crystal display device, FIG. 20 is a plan view of a pixel arrangement of a pixel portion of an IPS type liquid crystal display device showing an example of a fifth embodiment of the present invention, and FIG. It is a top view of the pattern example of the laser beam irradiation part containing the pixel part and the peripheral circuit part of the display apparatus explaining 5th Example.

종래의 TN(트위스트 네마틱)형 액정 표시 장치의 화소 배치는, 대표적으로 도 16에 도시한 바와 같은 것으로, 상기한 도 7과 등가인 배치이다. 도 16에 도시한 화소 배치에서는 격자 형상으로 배치한 게이트 배선(1006)과 데이터 배선(1008)의 교차부에 폴리실리콘(1002)을 구비한 게이트(1004)를 갖는 구동 트랜지스터를 배치하여 컨택트홀(1111)을 통하여 접속을 취하여, 화소 전극인 투명 전극(1010)의전압을 제어한다. 표시 전압을 유지하기 위한 스토리지(용량)부(1110)는 투명 전극(1010)과 전단의 게이트 배선(1006)과의 중첩부에 구성되는 것이 일반적이다.The pixel arrangement of the conventional TN (twist nematic) type liquid crystal display device is typically as shown in FIG. 16 and is equivalent to the above-described FIG. In the pixel arrangement shown in FIG. 16, a driving transistor having a gate 1004 having a polysilicon 1002 is arranged at an intersection of the gate wiring 1006 and the data wiring 1008 arranged in a lattice shape to form a contact hole ( The connection is made through 1111 to control the voltage of the transparent electrode 1010 that is the pixel electrode. The storage (capacitance) portion 1110 for holding the display voltage is generally configured at an overlapping portion between the transparent electrode 1010 and the gate wiring 1006 at the front end.

본 발명의 TN형 액정 디스플레이의 화소 배치는, 대표적으로 도 17에 도시한 바와 같은 것으로, 도 16과 등가인 배치이다. 즉, 등간격의 데이터 배선(1008)에 대하여, 2화소분의 게이트 배선(1006)을 집약적으로 배치함으로써 집약한 박막 트랜지스터의 배치를 실현할 수 있다. 단, 도 16에 도시한 종래의 화소 배치와 같이 전단의 게이트 배선의 일부를 이용하여 스토리지부를 구성할 수는 없다. 그 때문에, 별도로 스토리지 배선(1113)을 형성하고, 투명 전극(1010)과의 중첩부에 스토리지부를 구성할 필요가 있다. 이러한 화소 배치를 이용한 경우에는 노광 마스크의 레이아웃을 변경하는 것만으로, 개구율도 저하되지 않고, 종래의 제조 공정과 마찬가지의 공정 수로 TN형의 액정 표시 장치 제조할 수 있다.The pixel arrangement of the TN type liquid crystal display of the present invention is typically as shown in FIG. 17 and is equivalent to FIG. 16. That is, by intensively arranging the gate wirings 1006 for two pixels with respect to the data wirings 1008 at equal intervals, the arrangement of the integrated thin film transistors can be realized. However, as in the conventional pixel arrangement shown in Fig. 16, it is not possible to construct the storage unit by using a part of the gate wiring at the front end. Therefore, it is necessary to form the storage wiring 1113 separately and to configure the storage portion in the overlapping portion with the transparent electrode 1010. When such a pixel arrangement is used, only by changing the layout of the exposure mask, the aperture ratio does not decrease, and a TN type liquid crystal display device can be manufactured by the same number of steps as in the conventional manufacturing process.

본 발명의 다른 TN형 액정 디스플레이의 대표적인 화소 배치를 도 18에 도시한다. 이 화소 배치는 상기 도 15에 도시한 것과 등가인 배치이다. 이러한 화소 배치에서도, 노광 마스크의 레이아웃을 변경하는 것만으로, 개구율도 저하되지 않고, 종래의 제조 공정과 마찬가지의 공정 수로 TN형 액정 표시 장치를 제조할 수 있다.18 shows a representative pixel arrangement of another TN type liquid crystal display of the present invention. This pixel arrangement is an arrangement equivalent to that shown in FIG. Even in such a pixel arrangement, only by changing the layout of the exposure mask, the aperture ratio does not decrease, and the TN type liquid crystal display device can be manufactured by the same number of steps as in the conventional manufacturing process.

또한, 종래의 임플레인 스위칭(IPS)형 액정 표시 장치의 화소 배치는 대표적으로 도 19에 도시한 바와 같은 것이다. 이것은 도 7과 등가인 화소 배치이다. 도 19에 도시한 화소 배치에서는 격자 형상으로 배치한 게이트 배선(1006)과 데이터 배선(1008)의 교차부에 폴리실리콘(1002)을 구비한 게이트(1004)를 갖는 박막트랜지스터를 배치하고, 화소 전극(1114)을 컨택트홀(1111)을 통하여 박막 트랜지스터의 소스 전극과 접속을 취하여 공통 전극(대향 전극)(1115)과 화소 전극(1114) 사이의 전압을 제어한다. 이 전압을 유지하기 위한 스토리지(용량)는 게이트 배선(1006)과 병행하여 배치한 스토리지 배선(1113)에 스토리지 전극(1115)을 형성하여 구성되는 것이 일반적이다.In addition, the pixel arrangement of the conventional in-plane switching (IPS) type liquid crystal display device is typically as shown in FIG. This is a pixel arrangement equivalent to FIG. In the pixel arrangement shown in Fig. 19, a thin film transistor having a gate 1004 having polysilicon 1002 is arranged at an intersection of the gate wiring 1006 and the data wiring 1008 arranged in a lattice shape, and the pixel electrode is arranged. 1114 is connected to the source electrode of the thin film transistor through the contact hole 1111 to control the voltage between the common electrode (counter electrode) 1115 and the pixel electrode 1114. The storage (capacitance) for holding this voltage is generally formed by forming the storage electrode 1115 in the storage wiring 1113 arranged in parallel with the gate wiring 1006.

본 발명의 IPS형 액정 표시 장치의 화소 배치는, 대표적으로 도 20에 도시한 바와 같은 것으로, 도 10과 등가인 화소 배치이다. 등간격의 데이터 배선(1008)에 대하여, 2화소분의 게이트 배선(1006)을 집약적으로 배치함으로써 집약된 박막 트랜지스터의 배치를 실현할 수 있다. 이 경우에도, 게이트 배선(1006)과 병행하여 스토리지 배선(1113)을 형성하여, 스토리지부를 구성할 필요가 있다. 이러한 화소 배치를 이용한 경우에도, 노광 마스크의 레이아웃을 변경하는 것만으로, 개구율도 저하하지 않고, 종래의 제조 공정과 마찬가지의 공정 수로 IPS형 액정 표시 장치를 제조할 수 있다.The pixel arrangement of the IPS type liquid crystal display device of the present invention is typically as shown in FIG. 20 and is equivalent to the arrangement of FIG. 10. By intensively arranging the gate wirings 1006 for two pixels with respect to the data wirings 1008 at equal intervals, the arrangement of the integrated thin film transistors can be realized. Also in this case, it is necessary to form the storage wiring 1113 in parallel with the gate wiring 1006 to configure the storage portion. Even when such pixel arrangement is used, the IPS type liquid crystal display device can be manufactured by the same number of steps as the conventional manufacturing process without changing the aperture ratio only by changing the layout of the exposure mask.

상기한 실시예에 설명한 바와 같이 본 발명을 이용하여 용이하게 액정 표시 장치를 제조할 수 있다. 또한, 마찬가지로 하여 유기 EL 표시 장치도 제조할 수 있다.As described in the above embodiments, the liquid crystal display device can be easily manufactured using the present invention. Similarly, an organic EL display device can also be manufactured.

또한, 상기한 실시예에서는 전부 싱글 게이트의 박막 트랜지스터를 이용한 예를 설명하였지만, 본 발명은 이에 한정되지 않는 것은 물론이다. 즉, 소위 더블 게이트의 박막 트랜지스터를 이용한 경우에도 완전히 동일한 화소 배치로 표시 장치를 제조할 수 있다. 이러한 경우에는 박막 트랜지스터 부분의 면적은 약간 증가하는 반면, 오프 누설 전류의 억제나 내압의 향상 효과 등의 이점이 크기 때문에 제조 수율을 향상시킬 수 있어, 실제 제품에 채용하는 것이 보다 바람직하다.In the above embodiment, all of the examples using the single-gate thin film transistor have been described, but the present invention is not limited thereto. In other words, even when a so-called double gate thin film transistor is used, the display device can be manufactured with the exact same pixel arrangement. In this case, while the area of the thin film transistor portion is slightly increased, the production yield can be improved since the advantages such as the suppression of off-leakage current and the improvement of breakdown voltage are large, and therefore, it is more preferable to employ in actual products.

또, 본 발명에 따른 화소 배치에서는, 화소 영역의 주변에 형성하는 주변 회로부(구동 회로부)의 게이트 구동 회로의 배치도 화소부의 박막 트랜지스터의 배치 피치와 동등하게 함으로써 화소부와 주변 회로부를 본 발명의 방법으로 동시에 형성할 수 있다. 즉, 도 21에 도시한 바와 같이 화소(601)를 형성하는 화소부의 레이저 조사 영역(603)을 주변 회로부인 게이트 구동 회로부(1200)에까지 연장하여, 해당 연장 영역 내에 주변 회로를 형성함으로써 액티브 매트릭스 기판의 생산성을 대폭 향상시킬 수 있다. 이 레이저 조사 영역(603)의 연장 영역에 게이트 구동 회로(1200)를 배치하는 경우에는 본 발명의 개질된 실리콘막으로 형성한 박막 트랜지스터를 이용하여 전압 변환, 임피던스 변환, 시프트 레지스터, 각종 스위치, 보호 회로 등을 포함하는 게이트 구동 회로부(1200)를 실현할 수 있다. 이러한 배치의 경우에는 화소 회로부의 배치 피치와 주변 회로부의 배치 피치가 동등하게 되는 것이 본 발명의 큰 특징이다.Further, in the pixel arrangement according to the present invention, the arrangement of the gate driving circuit of the peripheral circuit portion (drive circuit portion) formed around the pixel region is equal to the arrangement pitch of the thin film transistor of the pixel portion, so that the pixel portion and the peripheral circuit portion are the method of the present invention. Can be formed simultaneously. That is, as shown in FIG. 21, the laser irradiation region 603 of the pixel portion forming the pixel 601 extends to the gate driving circuit portion 1200, which is the peripheral circuit portion, and forms a peripheral circuit in the extended region to form an active matrix substrate. Can greatly improve the productivity. In the case where the gate driving circuit 1200 is disposed in the extended region of the laser irradiation area 603, voltage conversion, impedance conversion, shift registers, various switches, protection using a thin film transistor formed of the modified silicon film of the present invention. The gate driving circuit 1200 including the circuit and the like can be realized. In the case of such an arrangement, it is a great feature of the present invention that the arrangement pitch of the pixel circuit portion is equal to the arrangement pitch of the peripheral circuit portion.

[제6 실시예][Example 6]

본 실시예의 레이저광의 조사는 액티브 매트릭스 기판 상의 화소부에 레이저광을 조사하여, 화소 회로를 형성해야 할 부분의 실리콘막을 레이저광 조사에 의해 양호한 품질의 폴리실리콘막으로 개질하는 것과 동일한 방법으로 화소부의 주변에 배치한 주변 회로부의 실리콘막도 개질하여, 주변 회로를 화소부와 마찬가지의 박막 트랜지스터로 형성하도록 한 것이다.In the laser irradiation of this embodiment, the pixel portion is irradiated with a laser beam on a pixel portion on the active matrix substrate, and the silicon portion of the portion where the pixel circuit should be formed is modified into a polysilicon film of good quality by laser light irradiation. The silicon film of the peripheral circuit portion disposed at the periphery is also modified, so that the peripheral circuit is formed of the same thin film transistor as the pixel portion.

도 22는 본 발명의 제6 실시예를 설명하는 액티브 매트릭스 기판의 평면도이다. 본 실시예는 제1 실시예와 마찬가지로 유리 기판 상에 퇴적한 비정질 실리콘막(701)의 화소부에만 x 방향을 따라 스트라이프 형상으로 레이저광을 조사하여 폴리실리콘막(702)으로 개질한 영역을 형성한다. 또한, 화소부의 주변에 배치한 주변 회로부(703, 704)에도 제1 실시예에서 설명한 방법으로 레이저광을 조사한 영역을 형성하는 것이다. 도 22에서는 주변 회로부(703)의 영역은 소스측의 주변 회로부, 주변 회로부(704)는 게이트측의 주변 회로부로 하고 있다.22 is a plan view of an active matrix substrate for explaining a sixth embodiment of the present invention. In this embodiment, as in the first embodiment, a region modified by the polysilicon film 702 is formed by irradiating a laser beam in a stripe shape along the x direction only to the pixel portion of the amorphous silicon film 701 deposited on the glass substrate. do. The peripheral circuit portions 703 and 704 arranged around the pixel portion are also formed with a region irradiated with laser light by the method described in the first embodiment. In Fig. 22, the peripheral circuit portion 703 is the peripheral circuit portion on the source side, and the peripheral circuit portion 704 is the peripheral circuit portion on the gate side.

그 후, 제1 실시예와 마찬가지의 방법으로 화소 회로와 동시에 주변 회로에 박막 트랜지스터를 형성한다. 본 실시예에 따르면, 표시 장치의 구동에 필요한 구동용 집적 회로(드라이버 IC:LSI)를 대폭 저감시킬 수 있다. 대형 표시 장치(대형 패널)로서 대표적인 SXGA 패널(1280×1024)을 예로 들면, 시판 패널의 드라이버 IC수가 약 14개인 것에 대하여, 본 발명을 이용한 경우에는 IC수를 적어도 2개 이하, 바람직하게는 0개로도 저감시킬 수 있는 것이다. 그리고, 본 실시예에 의해 액정 표시 장치를 제조하면, 드라이버 IC의 저감 외에 해당 IC의 실장에 수반하는 제조 프로세스의 부담도 저감시킬 수 있기 때문에, 양호함 품질이면서 염가인 액정 디스플레이를 제공할 수 있다. 이러한 실시예가 가능하게 되는 것은 본 실시예에서 얻어진 액티브 매트릭스 기판의 성능이 주변 회로의 구동에 필요한 높은 성능을 만족한 결과이다.After that, a thin film transistor is formed in the peripheral circuit simultaneously with the pixel circuit in the same manner as in the first embodiment. According to the present embodiment, the driving integrated circuit (driver IC: LSI) required for driving the display device can be greatly reduced. Using a typical SXGA panel (1280 x 1024) as a large display device (large panel) as an example, the number of driver ICs in a commercial panel is about 14, but the number of ICs is at least 2 or less, preferably 0 when using the present invention. It can also be reduced by opening. In addition, if the liquid crystal display device is manufactured according to the present embodiment, the burden of the manufacturing process accompanying mounting of the IC can be reduced in addition to the reduction of the driver IC, so that a liquid crystal display with good quality and inexpensiveness can be provided. . This embodiment becomes possible result of the performance of the active matrix substrate obtained in this embodiment satisfying the high performance required for driving the peripheral circuit.

[제7 실시예][Example 7]

본 실시예는 개질된 실리콘막으로 형성되는 회로가 일반적인 톱 게이트형 박막 트랜지스터 회로에 한정되지 않고 보텀 게이트형 박막 트랜지스터 회로로 하는 것도 가능하게 한 것이다. N 채널 MIS 또는 P 채널 MIS만의 단채널 회로를 필요로 하는 경우에는 제조 공정의 간략화로부터 보텀 게이트형이 오히려 바람직한 경우도 있다. 본 실시예에 대하여, 본 발명을 보텀 게이트형 박막 트랜지스터 회로에 적용하는 경우의 실시예를 도 23을 참조하여 이하에 설명한다.In this embodiment, the circuit formed of the modified silicon film is not limited to the general top gate thin film transistor circuit, but it is also possible to use a bottom gate thin film transistor circuit. In the case where a short-channel circuit only of the N-channel MIS or the P-channel MIS is required, the bottom gate type may be rather preferable from the simplification of the manufacturing process. This embodiment is described below with reference to FIG. 23 in the case where the present invention is applied to a bottom gate type thin film transistor circuit.

도 23은 본 발명의 제7 실시예의 액티브 매트릭스 기판에 갖는 박막 트랜지스터의 구조를 모식적으로 설명하는 단면도이다. 도 23에서, 유리 기판(801) 상에 배리어막으로서 기능하는 SiN막(802) 및 SiO막(803)을 CVD 등의 수단에 의해 얇게 퇴적한다. 그 위에 게이트 전극(804)을 소정의 형상으로 형성한다. 그리고, 게이트 전극(804)을 피복하도록 게이트 절연막(805)을 형성한다. 계속해서, 비정질 실리콘막을 100㎚ 정도의 두께로 CVD법으로 퇴적한다. 이 비정질 실리콘막의 성막으에서는 N형의 MIS 트랜지스터를 구성하기 위해서 실란 가스와 함께 소정량의 포스핀을 공존함으로써 N형의 비정질 실리콘막을 퇴적하면 된다.Fig. 23 is a sectional view schematically illustrating the structure of a thin film transistor included in an active matrix substrate of a seventh embodiment of the present invention. In Fig. 23, the SiN film 802 and the SiO film 803 functioning as barrier films are deposited thinly on the glass substrate 801 by means of CVD or the like. The gate electrode 804 is formed on it in a predetermined shape. The gate insulating film 805 is formed to cover the gate electrode 804. Subsequently, an amorphous silicon film is deposited by CVD to a thickness of about 100 nm. In forming the amorphous silicon film, an N-type amorphous silicon film may be deposited by coexisting a predetermined amount of phosphine with silane gas in order to form an N-type MIS transistor.

그 후, 상기한 레이저광 조사법으로 게이트 전극(806) 상에만 레이저광을 조사하여, 화소 회로를 형성해야 할 부분을 폴리실리콘막으로 개질한다. 계속해서 실리콘막 상에 포스핀량을 증가한 CVD법으로 N+층을 20㎚ 정도의 두께로 퇴적하여, 적층막을 형성한다. 이와 같이 형성한 적층막을 소정 위치에서 소정 형상으로 되도록 드라이 에칭하여, 아일런드(806)를 형성한다. 형성된 아일런드(806)에 소스/드레인 배선(807)을 형성하고, 소스와 드레인 배선부 이외에 노출된 N+층을 드라이에칭으로 제거한다.Thereafter, the laser beam is irradiated only on the gate electrode 806 by the above-described laser beam irradiation method, and the portion where the pixel circuit is to be formed is modified with a polysilicon film. Subsequently, an N + layer is deposited to a thickness of about 20 nm by the CVD method in which the amount of phosphine is increased on the silicon film to form a laminated film. The laminated film thus formed is dry etched to have a predetermined shape at a predetermined position to form an island 806. A source / drain wiring 807 is formed in the formed island 806, and the exposed N + layers other than the source and drain wiring portions are removed by dry etching.

다음으로, 패시베이션막(808), 투명 전극(809)을 순차적으로 형성함으로써 비정질 실리콘으로부터 폴리실리콘으로 개질된 실리콘막을 이용한 트랜지스터 회로를 화소에 배치한 액티브 매트릭스 기판이 제작된다. 이러한 회로 형성, 전극 형성에 관련된 가공 기술의 개요는 당업자에게는 주지이다. 또한, 제조 공정 도중에 활성화 어닐링 등의 공정의 추가가 필요한 것도 주지이다.Next, by forming the passivation film 808 and the transparent electrode 809 sequentially, an active matrix substrate in which a transistor circuit using a silicon film modified from amorphous silicon to polysilicon is arranged in a pixel is produced. The outline of the processing technology related to such circuit formation and electrode formation is well known to those skilled in the art. It is also well known that addition of processes such as activation annealing is necessary during the manufacturing process.

상기한 제조 공정에서는 CVD에 의한 성막 시에 불순물 캐리어를 도핑할 수 있기 때문에, 고가이며 번거로운 이온 주입을 생략할 수 있어, 매우 경제적이다. 또한, P형의 캐리어가 되도록 보란 가스를 이용한 도핑에 의해 P형의 MIS를 제조할 수도 있다. 따라서, 보텀 게이트형의 채용은 단채널형의 반도체 장치를 경제적으로 제공하는 데 우수한 방법이 된다.In the above manufacturing process, the impurity carrier can be doped at the time of film formation by CVD, so that expensive and troublesome ion implantation can be omitted, which is very economical. Further, the P-type MIS may be produced by doping with borane gas so as to be a P-type carrier. Therefore, the adoption of the bottom gate type is an excellent method for economically providing a short channel type semiconductor device.

본 실시예와 같이 본 발명에 의해 보텀 게이트형 박막 트랜지스터를 제조하는 경우에는 게이트 배선 상에서, 절연막을 사이에 두고 실리콘막에 레이저광을 조사하기 때문에, 게이트 배선 재료에는 고융점 금속을 채용하는 것이 바람직하다. 따라서, 본 실시예의 특징의 하나는 게이트 배선 재료로서 텅스텐(W) 또는 몰리브덴(Mo)을 주성분으로 하는 배선 재료를 사용하는 점에 있다.In the case of manufacturing the bottom gate thin film transistor according to the present invention as in the present embodiment, since the laser beam is irradiated to the silicon film on the gate wiring with the insulating film interposed therebetween, it is preferable to employ a high melting point metal as the gate wiring material. Do. Therefore, one of the features of this embodiment is that a wiring material mainly composed of tungsten (W) or molybdenum (Mo) is used as the gate wiring material.

[제8 실시예][Example 8]

도 24는 본 발명의 제조 방법을 실현하기 위한 레이저광 조사 설비의 보다 개량된 구성예의 설명도이다. 본 발명에서는 화소부의 실리콘막에 선택적으로 레이저빔을 조사하여, 상기 화소부의 개질된 실리콘막에 화소 회로를 형성하기 때문에 레이저빔을 복수화하여 병렬 동작으로 조사하는 것이 생산성을 향상시키는 요인이 된다. 이러한 레이저광 조사의 병렬화에는 상기 도 3에 도시한 바와 같은 레이저 조사 장치의 복수대를 병렬 배치하는 것이 유효하다. 그러나, 이하에 설명하는 바와 같이 1대의 레이저 광원으로부터 발진한 빔을 복수로 분할하여 병렬화하는 것도 매우 유효한 방법이다. 덧붙여 말하면, 레이저광 조사 장치의 병렬 설치에서는 그 대 수를 m으로 하면 조사 시간은 1대1일 때에 비하여 약 1/m로 단축할 수 있다.It is explanatory drawing of the further improved structural example of the laser beam irradiation apparatus for implementing the manufacturing method of this invention. In the present invention, since the laser beam is selectively irradiated to the silicon film of the pixel portion and the pixel circuit is formed on the modified silicon film of the pixel portion, plural laser beams are irradiated in parallel operation to increase productivity. It is effective to arrange a plurality of laser irradiation apparatuses in parallel as shown in FIG. 3 for parallelizing such laser light irradiation. However, as described below, it is also a very effective method to divide the beam oscillated from one laser light source into a plurality and parallelize it. In addition, in parallel installation of a laser beam irradiation apparatus, when the number is set to m, irradiation time can be shortened to about 1 / m compared with 1-to-1.

레이저광의 복수 분할은 도 24에 도시한 바와 같이 레이저 광원(901)으로부터 발진한 레이저빔(902)을 호모게나이저 등의 광학계(903)의 내부에서 분할한다. 분할한 레이저빔을 광 파이버(904) 등의 복수의 도광로를 통해 복수의 집광 렌즈계(905)에 도입하여 복수의 조사 빔(906)으로 하는 것이 유효하다. 이러한 빔 분할, 도광로의 작성 기술 자체는 광학 기술의 범위 내에 있지만, 본 발명에 따른 기술을 이용하면 실리콘막의 개질에 필요한 시간이 놀랄 정도로 단축할 수 있는 것은 강조되어야 된다. 레이저광의 분할수를 n으로 하면, 조사 시간은 1대1일 때에 비하여, 약 1/n로 단축할 수 있다. 또한, 레이저빔 분할과 병렬 설치를 병용하면 조사 시간은 약 1/㎚로도 단축할 수 있어, 이러한 종류의 액티브 매트릭스 기판의 생산성을 비약적으로 향상시킬 수 있으며, 또한 이러한 액티브 매트릭스 기판에 한정되지 않고, 각종 반도체 장치의 제조에 적용하면 그 생산성을 상당히 향상시킬 수 있다.In the plural division of the laser light, as shown in Fig. 24, the laser beam 902 oscillated from the laser light source 901 is divided into an optical system 903 such as a homogenizer. It is effective to introduce the divided laser beam into the plurality of condensing lens systems 905 through a plurality of light guide paths such as the optical fiber 904 to form the plurality of irradiation beams 906. Although the beam splitting and light guide path creation technology itself is within the scope of optical technology, it should be emphasized that the time required for the modification of the silicon film can be surprisingly shortened using the technology according to the present invention. When the number of divisions of the laser light is n, the irradiation time can be shortened to about 1 / n as compared to when one to one. In addition, when the laser beam splitting and parallel installation are used in combination, the irradiation time can be shortened to about 1 / nm, which can dramatically improve the productivity of this type of active matrix substrate, and is not limited to such an active matrix substrate. When applied to the manufacture of various semiconductor devices, the productivity can be significantly improved.

도 25는 본 발명에 따른 표시 장치를 이용한 전자 기기 일례를 도시하는 외관도이다. 이 전자 기기는 텔레비전 수상기로, 그 표시부에 상기 실시예 중 어느하나의 구성을 갖는 패널 PNL을 실장하고, 스탠드부로 직립시키고 있다. 패널 PNL은 액정 표시 장치에서도, 또는 유기 EL 표시 장치, 또는 다른 액티브 매트릭스형의 표시 장치이다. 또, 스탠드부는 착탈 가능하게 할 수도 있다.25 is an external view showing an example of an electronic apparatus using the display device according to the present invention. This electronic device is a television receiver, and a panel PNL having the configuration of any of the above embodiments is mounted on the display unit, and the stand is placed upright. The panel PNL is also a liquid crystal display device, an organic EL display device, or another active matrix display device. Moreover, a stand part can also be made removable.

또, 본 발명은 특허 청구의 범위에 기재된 구성 및 실시예에 기재된 구성에 한정되는 것이 아니라, 본 발명의 기술 사상을 일탈하지 않고 여러가지의 변형이 가능한 것은 물론이다.In addition, this invention is not limited to the structure described in the claim and the structure described in the Example, Of course, a various deformation | transformation is possible without deviating from the technical idea of this invention.

이상, 본 발명에 따른 실시예에 대하여 설명했지만, 본 기술 분야의 숙련된 자는 상술한 특징 및 이점 이외에 추가의 이점 및 변경이 가능함을 용이하게 이해할 수 있을 것이다. 따라서, 본 발명은 상술한 특정한 실시예 및 대표적인 실시예만으로 한정되는 것이 아니며, 첨부한 특허 청구의 범위에 의해 정의된 일군의 발명 개념의 정신 또는 영역과 그들의 등가물로부터 벗어남없이 다양한 변경이 이루어질 수 있다.While the embodiments of the present invention have been described above, those skilled in the art will readily understand that additional advantages and modifications are possible in addition to the above-described features and advantages. Accordingly, the invention is not limited to the specific embodiments and representative embodiments described above, and various changes may be made without departing from the spirit or scope of the group of inventive concepts as defined by the appended claims and their equivalents. .

이상 설명한 바와 같이 본 발명은 화소부의 실리콘막에 선택적으로 효율적으로 레이저빔을 조사하여 실리콘막을 개질하고, 개질된 실리콘막에 화소 회로를 형성하여 액티브 매트릭스 기판을 얻고, 이것을 이용하여 표시 장치를 구성하는 것이므로, 현저히 고성능의 표시 장치를 염가로 제공할 수 있어, 그 기술적, 경제적 효과를 대폭 높일 수 있다.As described above, the present invention selectively irradiates a silicon film on the silicon film of the pixel portion to modify the silicon film, forms a pixel circuit on the modified silicon film, obtains an active matrix substrate, and forms a display device using the same. As a result, a remarkably high performance display device can be provided at a low cost, and the technical and economic effects thereof can be significantly increased.

Claims (21)

절연 기판 상에 성막한 실리콘막에 선택적으로 레이저광을 조사하여 개질된 개질 영역을 갖고, 그 개질 영역에 액티브 회로를 갖는 액티브 매트릭스 기판을 구비한 것을 특징으로 하는 액티브 매트릭스형 표시 장치.An active matrix display device comprising: an active matrix substrate having a modified region modified by selectively irradiating laser light onto a silicon film formed on an insulating substrate, and having an active circuit in the modified region. 제1항에 있어서,The method of claim 1, 상기 액티브 회로가 상기 액티브 매트릭스 기판의 표시 영역에 갖는 화소 회로인 것을 특징으로 하는 액티브 매트릭스형 표시 장치.And the active circuit is a pixel circuit in the display region of the active matrix substrate. 제1항에 있어서,The method of claim 1, 상기 액티브 회로가 상기 액티브 매트릭스 기판의 주변 영역에 갖는 구동 회로인 것을 특징으로 하는 액티브 매트릭스형 표시 장치.An active matrix display device, wherein said active circuit is a drive circuit provided in a peripheral region of said active matrix substrate. 제1항에 있어서,The method of claim 1, 상기 액티브 회로가 보텀 게이트형 박막 트랜지스터로 형성된 것을 특징으로 하는 액티브 매트릭스형 표시 장치.And the active circuit is formed of a bottom gate type thin film transistor. 제1항에 있어서,The method of claim 1, 상기 액티브 회로가 박막 트랜지스터이고, 그 박막 트랜지스터의 게이트가텅스텐 또는 몰리브덴을 주성분으로 하는 배선 재료로 형성된 것을 특징으로 하는 액티브 매트릭스형 표시 장치.And the active circuit is a thin film transistor, and the gate of the thin film transistor is formed of a wiring material mainly composed of tungsten or molybdenum. 제2항에 있어서,The method of claim 2, 상기 화소 회로의 배치 피치가 화소 피치와 동등한 것을 특징으로 하는 액티브 매트릭스형 표시 장치.And an arrangement pitch of the pixel circuit is equal to a pixel pitch. 제2항에 있어서,The method of claim 2, 상기 화소 회로의 배치 피치가 화소 피치의 2배와 동등한 것을 특징으로 하는 액티브 매트릭스형 표시 장치.And an arrangement pitch of the pixel circuit is equal to twice the pixel pitch. 제7항에 있어서,The method of claim 7, wherein 상기 화소 회로의 배치 피치와 주변 회로의 배치 피치가 동등한 것을 특징으로 하는 액티브 매트릭스형 표시 장치.And an arrangement pitch of the pixel circuit and an arrangement pitch of the peripheral circuit are the same. 절연 기판 상에 성막한 실리콘막에 선택적으로 레이저광을 조사하여 개질된 개질 영역을 갖고, 그 개질 영역에 화소 회로부를 갖는 액티브 매트릭스 기판을 구비한 액티브 매트릭스형 표시 장치의 제조 방법으로서,A method of manufacturing an active matrix display device comprising an active matrix substrate having a modified region selectively modified by irradiating laser light onto a silicon film formed on an insulating substrate and having a pixel circuit portion in the modified region, 상기 화소 회로부를 상기 액티브 매트릭스 기판에 집약적으로 배치하고, 그 집약적으로 배치된 부분에 왕복 주사를 이용하여 상기 화소 회로부의 실리콘막에선택적으로 레이저광을 조사하여 개질하고, 개질된 실리콘막에 화소 회로를 형성하는 것을 특징으로 하는 액티브 매트릭스형 표시 장치의 제조 방법.The pixel circuit portion is intensively disposed on the active matrix substrate, and the laser circuit is selectively irradiated and modified to the silicon film of the pixel circuit portion by reciprocating scanning on the intensively arranged portion, and the pixel circuit is applied to the modified silicon film. Forming an active matrix display device. 제9항에 있어서,The method of claim 9, 상기 화소 회로부의 실리콘막이 CVD법으로 형성된 비정질 실리콘막이고, 상기 개질된 실리콘막이 폴리실리콘막인 것을 특징으로 하는 액티브 매트릭스형 표시 장치의 제조 방법.And the silicon film of the pixel circuit portion is an amorphous silicon film formed by a CVD method, and the modified silicon film is a polysilicon film. 제9항에 있어서,The method of claim 9, 상기 화소 회로부의 실리콘막이 비정질 실리콘막으로부터 개질된 폴리실리콘막이고, 개질된 실리콘막이 보다 개질된 폴리실리콘막인 것을 특징으로 하는 액티브 매트릭스형 표시 장치의 제조 방법.And the silicon film of the pixel circuit portion is a polysilicon film modified from an amorphous silicon film, and the modified silicon film is a more modified polysilicon film. 제9항에 있어서,The method of claim 9, 상기 화소 회로부의 실리콘막이 스퍼터법으로 형성된 폴리실리콘막이고, 개질된 실리콘막이 보다 개질된 폴리실리콘막인 것을 특징으로 하는 액티브 매트릭스형 표시 장치의 제조 방법.And the silicon film of the pixel circuit portion is a polysilicon film formed by a sputtering method, and the modified silicon film is a more modified polysilicon film. 제9항에 있어서,The method of claim 9, 상기 화소 회로부의 실리콘막이 CVD법으로 형성된 폴리실리콘막이고, 개질된실리콘막이 보다 개질된 폴리실리콘막인 것을 특징으로 하는 액티브 매트릭스형 표시 장치의 제조 방법.And wherein the silicon film of the pixel circuit portion is a polysilicon film formed by CVD, and the modified silicon film is a more modified polysilicon film. 제9항에 있어서,The method of claim 9, 상기 선택적으로 레이저광이 조사되는 영역을, 상기 액티브 매트릭스 기판 상에 스트라이프 형상으로 형성하는 것을 특징으로 하는 액티브 매트릭스형 표시 장치의 제조 방법.And selectively forming a region in which the laser light is irradiated on the active matrix substrate in a stripe shape. 제9항에 있어서,The method of claim 9, 상기 액티브 매트릭스 기판에 성막한 실리콘막에 대하여, 왕복 동작을 이용하여 상기 화소 회로부의 실리콘막에 선택적으로 레이저광을 조사하여 개질하고, 그 개질된 실리콘막에 화소 회로를 형성하는 것을 특징으로 하는 액티브 매트릭스형 표시 장치의 제조 방법.The silicon film deposited on the active matrix substrate is selectively irradiated with laser light to the silicon film of the pixel circuit portion using a reciprocating operation, and the pixel circuit is formed on the modified silicon film. Method of manufacturing a matrix display device. 제9항에 있어서,The method of claim 9, 상기 레이저광의 파장이 400㎚ 내지 2000㎚의 고체 레이저인 것을 특징으로 하는 액티브 매트릭스형 표시 장치의 제조 방법.A wavelength of the laser beam is a solid state laser of 400 nm to 2000 nm. 제9항에 있어서,The method of claim 9, 상기 레이저광을 생성하는 레이저가 엑시머 레이저인 것을 특징으로 하는 액티브 매트릭스형 표시 장치의 제조 방법.And a laser for generating the laser light is an excimer laser. 제9항에 있어서,The method of claim 9, 상기 액티브 매트릭스 기판 상을 주사하는 상기 레이저광의 조사 폭이 20㎛ 내지 1000㎛인 것을 특징으로 하는 액티브 매트릭스형 표시 장치의 제조 방법.A method of manufacturing an active matrix display device, wherein the laser beam scanning the active matrix substrate has an irradiation width of 20 µm to 1000 µm. 제18항에 있어서,The method of claim 18, 상기 레이저광의 주사 속도가 1㎜/s 내지 1000㎜/s인 것을 특징으로 하는 액티브 매트릭스형 표시 장치의 제조 방법.The scanning speed of the said laser beam is 1 mm / s-1000 mm / s, The manufacturing method of the active matrix display device characterized by the above-mentioned. 제18항에 있어서,The method of claim 18, 상기 액티브 매트릭스 기판 상을 주사하는 레이저광이 단일의 레이저광을 분할한 복수의 레이저광이고, 상기 복수의 레이저광을 이용하여 병렬로 주사하는 것을 특징으로 하는 액티브 매트릭스형 표시 장치의 제조 방법.The laser beam scanning the active matrix substrate is a plurality of laser beams obtained by dividing a single laser beam, and is scanned in parallel using the plurality of laser beams. 제18항에 있어서,The method of claim 18, 상기 액티브 매트릭스 기판 상을 주사하는 레이저광이 복수의 레이저 발진기를 병렬 동작시킨 복수의 레이저광이고, 상기 복수의 레이저광을 이용하여 병렬로 주사하는 것을 특징으로 하는 액티브 매트릭스형 표시 장치의 제조 방법.The laser beam scanning the active matrix substrate is a plurality of laser beams in which a plurality of laser oscillators are operated in parallel, and scans in parallel using the plurality of laser beams.
KR10-2003-0010341A 2002-06-05 2003-02-19 Display device with active-matrix transistor and method for manufacturing the same KR100531392B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00164134 2002-06-05
JP2002164134 2002-06-05

Publications (2)

Publication Number Publication Date
KR20030093925A true KR20030093925A (en) 2003-12-11
KR100531392B1 KR100531392B1 (en) 2005-11-28

Family

ID=29996402

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0010341A KR100531392B1 (en) 2002-06-05 2003-02-19 Display device with active-matrix transistor and method for manufacturing the same

Country Status (3)

Country Link
KR (1) KR100531392B1 (en)
CN (1) CN1310199C (en)
TW (1) TW575866B (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100698691B1 (en) * 2005-12-21 2007-03-23 삼성에스디아이 주식회사 Crystallization of amorphous-Silicon film using an Excimer-Laser and Method for fabricating of poly Transparent Thin Film Transistor
WO2010044558A2 (en) * 2008-10-15 2010-04-22 주식회사 인포비온 Method for manufacturing a silicon thin film using energy beam irradiation
KR101042636B1 (en) * 2008-10-15 2011-06-20 김용환 Methods for silicon thin film deposition with energetic beam irradiation

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4567984B2 (en) * 2004-01-30 2010-10-27 株式会社 日立ディスプレイズ Flat panel display manufacturing equipment
EP2479604B1 (en) 2005-12-05 2015-07-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR101739019B1 (en) * 2010-11-01 2017-05-24 삼성디스플레이 주식회사 Laser crystallization system and method of manufacturing display apparatus using the same
CN110832626B (en) * 2017-06-30 2024-03-12 夏普株式会社 Flexible display device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01290219A (en) * 1988-05-18 1989-11-22 Fuji Electric Co Ltd Manufacture of semiconductor device
KR100269350B1 (en) * 1991-11-26 2000-10-16 구본준 Manufacturing Method of Thin Film Transistor
CN100442532C (en) * 1992-07-06 2008-12-10 株式会社半导体能源研究所 Semiconductor device and method for forming the same
JP3196132B2 (en) * 1992-11-16 2001-08-06 東京エレクトロン株式会社 Method for manufacturing liquid crystal display substrate, method for evaluating semiconductor crystal, method for manufacturing semiconductor crystal thin film, and apparatus for manufacturing semiconductor crystal thin film
CN1088002A (en) * 1992-11-16 1994-06-15 东京电子株式会社 Make the method and apparatus of liquid crystal display substrate and evaluating semiconductor crystals
JP3403810B2 (en) * 1993-05-26 2003-05-06 株式会社半導体エネルギー研究所 Semiconductor device and manufacturing method thereof
JPH10189450A (en) * 1996-12-27 1998-07-21 Sony Corp Manufacture of semiconductor device
JPH11298005A (en) * 1998-04-08 1999-10-29 Toshiba Corp Thin-film transistor and manufacture of liquid crystal display device
JP2000022165A (en) * 1998-07-07 2000-01-21 Semiconductor Energy Lab Co Ltd Thin-film transistor and its manufacture
JP2001051301A (en) * 1999-08-13 2001-02-23 Sony Corp Production of liquid crystal display panel
WO2001078045A1 (en) * 2000-04-11 2001-10-18 Sony Corporation Production method for flat panel display

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100698691B1 (en) * 2005-12-21 2007-03-23 삼성에스디아이 주식회사 Crystallization of amorphous-Silicon film using an Excimer-Laser and Method for fabricating of poly Transparent Thin Film Transistor
WO2010044558A2 (en) * 2008-10-15 2010-04-22 주식회사 인포비온 Method for manufacturing a silicon thin film using energy beam irradiation
WO2010044558A3 (en) * 2008-10-15 2010-07-29 주식회사 인포비온 Method for manufacturing a silicon thin film using energy beam irradiation
KR101042636B1 (en) * 2008-10-15 2011-06-20 김용환 Methods for silicon thin film deposition with energetic beam irradiation

Also Published As

Publication number Publication date
KR100531392B1 (en) 2005-11-28
CN1467694A (en) 2004-01-14
CN1310199C (en) 2007-04-11
TW200307903A (en) 2003-12-16
TW575866B (en) 2004-02-11

Similar Documents

Publication Publication Date Title
US6770545B2 (en) Amorphous silicon crystallization method
US7192852B2 (en) Method for fabricating image display device
US7253864B2 (en) Active matrix display device with active element including a semiconductor film formed of an aggregate of single crystals each extending in the same direction
US6736895B2 (en) Silicon crystallization method
US6726768B2 (en) Method of crystallizing amorphous silicon
JP4413569B2 (en) Display panel manufacturing method and display panel
US6825493B2 (en) Silicon crystallization method
JP2004054168A (en) Image display device
KR20050068226A (en) Laser mask formed periodic pattern and method of crystallization using thereof
KR20050068223A (en) Laser mask formed periodic pattern and method of crystallization using thereof
KR100531392B1 (en) Display device with active-matrix transistor and method for manufacturing the same
JP2007281423A (en) Thin-film semiconductor device and manufacturing method of thin-film semiconductor device
US8278163B2 (en) Semiconductor processing apparatus and semiconductor processing method
JP4169071B2 (en) Display device
JP2004165598A (en) Active matrix type display device and manufacturing method therefor
US9343306B2 (en) Method of fabricating thin film transistor array substrate having polysilicon with different grain sizes
JP2005347764A (en) Method of manufacturing image display device
JPH0566422A (en) Production of liquid crystal display device and production of sensor
JP2005116558A (en) Method of crystallizing semiconductor thin film and crystallization apparatus thereof, semiconductor device and its manufacturing method, and display

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121114

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141103

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20161019

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20181030

Year of fee payment: 14