Nothing Special   »   [go: up one dir, main page]

KR20030072228A - 리드 프레임의 제조 방법 - Google Patents

리드 프레임의 제조 방법 Download PDF

Info

Publication number
KR20030072228A
KR20030072228A KR10-2003-0012399A KR20030012399A KR20030072228A KR 20030072228 A KR20030072228 A KR 20030072228A KR 20030012399 A KR20030012399 A KR 20030012399A KR 20030072228 A KR20030072228 A KR 20030072228A
Authority
KR
South Korea
Prior art keywords
lead
crimping
width
metal plate
portions
Prior art date
Application number
KR10-2003-0012399A
Other languages
English (en)
Inventor
이나츠구다츠야
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20030072228A publication Critical patent/KR20030072228A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

리드리스 패키지에 이용되는 원하는 단면 형상의 리드부를 구비한 리드 프레임을 결점이 전혀 발생하지 않도록 프레스 가공에 의해 제조할 수 있는 리드 프레임의 제조 방법을 제공한다.
금속판(20)의 소정부를 펀칭하여 개구부(20a)를 형성하는 공정과, 금속판(20)의 개구부(20a)의 양측 에지부 근방에 구획되는 압착 마진부를 가압하여 두께를 얇게 함으로써 압착부를 형성하는 공정과, 압착부의 양측 소정부를 제외한 중앙부와, 금속판(20)의 개구부(20a)의 압착부(21)가 존재하지 않는 주변부 근방 부분을 펀칭함으로써, 측면부(30c) 및 중앙부(30b)의 폭 W3을 획정하여 리드부(30)끼리의 간격 W6을 확보하는 동시에, 선단부(30a)의 폭 W2와 베이스(30d)의 폭 W4를 획정하는 공정과, 선단부(30a)의 소정부를 펀칭함으로써 선단부(30a)를 획정하는 공정을 포함한다.

Description

리드 프레임의 제조 방법{LEAD FRAME MANUFACTURING METHOD}
본 발명은 리드 프레임의 제조 방법에 관한 것이며, 보다 상세하게는, QFN 또는 SON 등의 리드리스 패키지에 이용되는 리드 프레임의 제조 방법에 관한 것이다.
최근, 멀티미디어 기기를 실현하기 위한 핵심 기술인 LSI 기술은 데이터 전송의 고속화 및 대용량화를 향하여 착실하게 개발이 진행되고 있다. 이에 따라, LSI와 전자기기의 인터페이스로 되는 실장 기술의 고밀도화가 진행되고 있다.
고밀도 실장에 대응하는 패키지로서, 다양한 것이 개발되고 있다. 리드 프레임을 이용한 고밀도 실장용 패키지로서는, 예를 들어, QFN(Quad Flat Non-leaded Package) 또는 SON(Small Outline Non-leaded Package) 등의 리드가 외측으로 연장되어 있지 않은 리드리스 패키지가 알려져 있다.
도 6의 (a)는 리드리스 패키지에 IC 칩이 탑재된 반도체 장치의 일례를 나타내는 단면도, 도 6의 (b)는 (a)의 II-II에 따른 확대 단면도, 도 7의 (a)는 리드리스 패키지에 이용되는 리드 프레임의 리드부의 일례를 나타내는 평면도, 도 7의 (b)는 (a)의 III-III에 따른 단면도이다.
도 6의 (a)에 나타낸 바와 같이, QFN 구조를 갖는 반도체 장치(110)에서는, 다이 패드(102) 위에 IC 칩(104)이 탑재되고, 이 IC 칩(104)의 접속 전극과 리드부(100)가 와이어를 통하여 전기적으로 접속되어 있다. 그리고, 이 IC 칩(104)은, 리드부(100)의 선단부까지 피복하는 몰드 수지(106)에 의해 밀봉되어 있다.
이와 같이, QFN 구조를 갖는 반도체 장치(110)는, 리드부(100)의 상면 및 측면이 몰드 수지(106)에 의해 피복되기 때문에, 이 리드부(100)의 단면이 수직 형상인 경우, 몰드 수지(106) 중에 매립된 리드부(100)가 몰드 수지(106)로부터 빠질 우려가 있다.
따라서, 도 7의 (a) 및 (b)에 나타낸 바와 같이, 리드 프레임의 리드부(100) 단면 구조를 앞면(IC 칩의 접속 전극과 접속되는 면)의 폭이 뒷면(배선 기판 등과 접속되는 면)의 폭보다 넓은 계단 형상 등으로 한다.
이것에 의해, 도 6의 (b)에 나타낸 바와 같이, 몰드 수지(106)가 리드부(100)의 측면에 들어가도록 하여 매립되기 때문에, 소위 앵커(anchor) 효과에 의해 리드부(100)가 몰드 수지(106)로부터 빠지는 것을 방지할 수 있다.
종래, 상기한 바와 같은 단면 구조를 갖는 리드부(100)를 형성하는 방법으로서, 습식 에칭이 주로 이용되었다. 습식 에칭을 이용할 경우는, 금속판의 양면에대략 동일한 레지스트막의 패턴을 형성하고, 이 레지스트막의 패턴을 마스크로 하여 금속판을 양면으로부터 약품에 의해 에칭한다. 이 때, 금속판의 표리(表裏) 에칭을 동일 조건에서 행하지 않고 뒷면의 에칭이 과도해지는 것과 같은 조건으로 설정하거나 하여, 앞면의 폭이 뒷면의 폭보다 넓은 리드부를 형성할 수 있다.
그러나, 습식 에칭에 의해 금속판을 가공하는 방법은, 비용이 높으며 가공 속도가 느리다는 결점이 있기 때문에, 비용이 저렴하며 가공 속도가 빠른 금형을 사용한 프레스 가공이 이용되게 되었다.
도 8은 종래의 프레스 가공에 의해 리드부에 계단 형상 등을 형성하는 방법을 나타내는 도면이다. 도 8의 (a)는 (b)의 IV-IV에 따른 단면도이다.
종래의 프레스 가공에 의해 리드부에 계단 형상 등을 형성하는 방법은, 도 8의 (a) 및 (2a)에 나타낸 바와 같이, 우선, 금속판의 소정부를 프레스 가공에 의해 펀칭함으로써, 양 측면 소정부에 압착 마진부(100a)를 갖는 리드부(100)를 형성한다. 그 후, 도 8의 (b)에 나타낸 바와 같이, 펀치(112)와 다이(114)를 구비한 금형을 사용하여, 리드부(100)의 압착 마진부(100a)를 금형의 펀치(112)로 가압하여 두께를 얇게 함으로써, 리드부(100)의 양 측면부로부터 중앙부에 걸쳐 계단 형상을 형성한다.
이와 같이, 종래 기술에서는, 리드부(100)의 양 측면 소정부에 압착 마진부(100a)를 마련하여 두고, 이 압착 마진부(100a)를 금형의 펀치(112)로 가압하여 압착시킴으로써 리드부를 계단 형상 등으로 성형했다.
도 9는 종래의 프레스 가공에 의해 리드부에 계단 형상 등을 형성하는 방법의 문제점을 나타내는 도면이다. 도 9의 (a) 및 (2a)에 나타낸 바와 같이, 압착 마진부(100a)를 펀치(112)로 압착시키는 깊이를 얕게(예를 들어, 금속판 두께의 1/3 정도) 설정하여 압착부(100b)를 형성할 경우, 리드부(100)의 표면 S(IC 칩의 접속 전극과 접속되는 면) 측에서는 금속의 연신(延伸)이 적기 때문에, 충분한 본딩 영역을 확보할 수 없다. 또한, 도 9의 (a)의 A부에 나타낸 바와 같이, 압착시키는 깊이가 얕으면 압착부(100b)의 상부만이 횡방향으로 연장된 셰이빙(shaving) 형상으로 되어 원하는 앵커 효과를 갖는 형상을 얻을 수 없다.
한편, 도 9의 (b) 및 (2b)에 나타낸 바와 같이, 압착 마진부(100a)를 펀치(112)로 압착시키는 깊이를 깊게(예를 들어, 금속판 두께의 1/2 정도 이상) 설정하여 압착부(100c)를 형성할 경우에는, 리드부(100)의 표면 S에 충분한 본딩 영역을 확보할 수 있지만, 펀치(112)로 가압되어 연장된 압착부(100c)가 지나치게 연장되어 서로 접촉할 우려가 있다.
이 대책으로서, 복수 리드부(100)가 서로 접촉 또는 접근하는 깊이까지 압착 마진부(100a)를 가압하여 압착부(100c)를 형성하고, 그 후, 복수 리드부(100)가 원하는 간격을 확보할 수 있도록 인접하는 복수 압착부(100c)의 선단부(도 9의 (2b)의 쇄선으로 둘러싸인 부분)를 금형의 펀치로 펀칭하는 방법이 있다.
그러나, 펀치로 펀칭하는 부분이 일체화되어 있지 않기 때문에 펀칭된 후에 금속 잔여물이 2개로 분리되어 자유로운 상태로 된다. 따라서, 금속 잔여물이 금형의 다이 측면에 고착할 수 없어 펀치에 부착되는 소위 「잔여물 리프팅」이 발생하는 문제가 있다.
더 나아가서는, 도 8의 (a) 및 (2a)의 리드부(100)의 압착 마진부(100a) 폭에 관하여 언급하면, 이 압착 마진부(100a)의 폭이 좁으면 압착부의 선단부가 상기한 셰이빙 형상으로 되기 쉬우며, 압착 마진부(100a)의 폭이 넓으면 리드부의 피치가 정해져 있기 때문에 인접하는 리드부(100)의 간격을 충분히 확보할 수 없게 된다. 즉, 원하는 단면 형상의 리드부(100)를 얻을 수 있는 압착 마진부(100a)의 폭을 설정하는 것은 매우 곤란하다.
본 발명은 이러한 종래 기술의 과제를 감안하여 창작된 것이며, 리드리스 패키지에 이용되는 원하는 단면 형상의 리드부를 구비한 리드 프레임을 결점이 전혀 발생하지 않도록 프레스 가공에 의해 제조할 수 있는 리드 프레임의 제조 방법을 제공하는 것을 목적으로 한다.
도 1은 본 발명의 제 1 실시형태의 리드 프레임의 제조 방법을 나타내는 제 1 부분 평면도 및 부분 단면도.
도 2는 본 발명의 제 1 실시형태의 리드 프레임의 제조 방법을 나타내는 제 2 부분 평면도 및 부분 단면도.
도 3은 본 발명의 제 1 실시형태의 리드 프레임의 제조 방법에 의해 제조된 리드 프레임을 나타내는 부분 평면도.
도 4는 본 발명의 제 1 실시형태의 리드 프레임의 제조 방법에 의해 제조된 리드 프레임의 변형예를 나타내는 부분 평면도.
도 5는 본 발명의 제 2 실시형태의 리드 프레임의 제조 방법을 나타내는 부분 평면도 및 부분 단면도.
도 6의 (a)는 리드리스(leadless) 패키지에 IC 칩이 탑재된 반도체 장치의 일례를 나타내는 단면도, 도 6의 (b)는 (a)의 II-II에 따른 확대 단면도.
도 7의 (a)는 리드리스 패키지에 이용되는 리드 프레임의 리드부의 일례를 나타내는 평면도, 도 7의 (b)는 (a)의 III-III에 따른 단면도.
도 8은 종래의 프레스 가공에 의해 리드부에 계단 형상 등을 형성하는 방법을 나타내는 도면.
도 9는 종래의 프레스 가공에 의해 리드부에 계단 형상 등을 형성하는 방법의 문제점을 나타내는 도면.
*도면의 주요 부분에 대한 부호의 설명*
20 : 금속판
20a : 예비 펀칭부(개구부)
20b, 20c : 펀칭부
20x : 압착 마진부
21 : 압착부
21a, 21x : 굵은 프레임 영역
22, 22a, 22b, 22x : 금형
24 : 제 1 펀치
24a : 제 2 펀치
24b, 24x : 제 3 펀치
24s : 가압면
26, 26a, 26b, 26x : 누름부재
28, 28a, 28b : 다이
30 : 리드부
30a : 선단부
30b : 중앙부
30c : 측면부
30d : 베이스
40, 40x : 리드 프레임
40a : 프레임부
40b : 다이 패드
40c : 서포트 바(support bar)
40e : 공동 영역의 중심부
상기 문제를 해결하기 위해, 본 발명은 리드 프레임의 제조 방법에 관한 것이며, 프레임부로부터 내측을 향하여 빗살 형상으로 연장되고, 상기 프레임부에 연결되는 베이스, 상기 베이스에 연결되는 중앙부, 상기 중앙부의 양 측면에 연결되고, 다른 부분보다 두께가 얇은 측면부를 갖는 리드부를 구비한 리드 프레임을 프레스 성형에 의해 제조하는 리드 프레임의 제조 방법으로서, 금속판의 소정부를 상기 프레스 성형에 의해 펀칭함으로써, 상기 리드부 연장 방향으로 연장되는 복수의 개구부를 형성하는 공정과, 상기 개구부 근방의 상기 금속판의 소정부에 구획되는 압착 마진부를 상기 프레스 성형에 의해 가압하여 두께를 얇게 함으로써, 상기 압착 마진부로부터 상기 개구부의 내측으로 연장되는 압착부를 형성하는 공정과, 상기 압착부 중의 양측 소정부를 제외한 중앙부와 상기 개구부의 상기 압착부가 존재하지 않는 주변부 근방의 상기 금속판의 소정 부분을 상기 프레스 성형에 의해 펀칭함으로써, 상기 측면부 및 중앙부의 폭을 획정하여 상기 리드부끼리의 간격을 확보하는 동시에, 상기 중앙부에 연결되는 선단부의 폭과 상기 베이스의 폭을 획정하는 공정과, 상기 선단부의 소정부를 상기 프레스 성형에 의해 펀칭함으로써, 상기 선단부를 획정하는 공정을 갖는 것을 특징으로 한다.
상술한 바와 같이, 종래 기술에서는, 미리 중앙 양 측면부에 압착 마진부를 갖는 리드부를 형성하여 두고, 이 압착 마진부를 압착시킴으로써 계단 형상 등을 형성하기 때문에, 압착 깊이를 얕게 설정하면 원하는 형상을 얻을 수 없으며, 압착 깊이를 깊게 설정하면 복수 리드부의 원하는 간격을 확보할 수 없다는 문제가 있다.
본 발명에서는, 도 1 및 도 2에 예시하는 바와 같이, 우선, 금속판(20)의 소정부가 프레스 성형에 의해 펀칭되어, 리드부 연장 방향으로 가늘고 길게 연장된 복수의 개구부(20a)가 형성된다. 그 후, 예를 들어, 금속판(20) 중의 개구부(20a)의 중앙부 양 에지부 근방에 구획된 압착 마진부(20x)가 프레스 성형에 의해 가압되어 개구부(20a)의 양 에지부로부터 내측으로 연신되어 압착부(21)가 형성된다.
이어서, 압착부(21) 중의 중앙 소정부와 금속판(20) 중의 압착부(21)가 존재하지 않는 개구부(20a)의 주변부 근방의 소정 부분이 프레스 성형에 의해 펀칭됨으로써, 리드부의 선단부(30a)의 폭 W2, 측면부(30c)를 갖는 중앙부(30b)의 폭 W3 및베이스(30d)의 폭 W4가 획정되는 동시에, 인접하는 복수 리드부의 간격 W6이 확보된다. 그 후, 선단부(30a)의 소정부가 프레스 성형에 의해 펀칭되어 금속판(20)으로부터 분리되어 리드 프레임(40)이 제조된다.
이와 같이, 본 발명에서는, 금속판(20)에 소정의 개구부(20a)를 형성하고, 개구부(20a)의 양 에지부 근방에 구획된 압착 마진부(20x)를 압착시켜 개구부(20a)의 내측으로 연신시켜 압착부(21)를 형성한다. 그 후, 금속판의 소정부를 프레스 성형에 의해 펀칭하여 리드부(30) 각 부의 폭을 획정하며, 복수 리드부의 간격을 확보하도록 한다.
이것에 의해, 베이스(30d)와 양 측면에 측면부(30c)를 갖는 중앙부(30b)와 선단부(30a)에 의해 구성되는 리드부(30)가 형성되며, 압착부(21)의 일부분이 리드부(30)의 측면부(30c)로 되기 때문에, 측면부(30c)로부터 중앙부(30b)에 걸쳐, 예를 들어, 계단 형상으로 된다.
이렇게 함으로써, 금속판(20)의 압착 마진부(20x)를 압착시킬 때는, 복수 리드부의 간격을 확보하는 것을 전혀 고려할 필요가 없기 때문에, 압착 마진부(20x)를 압착시키는 깊이를 깊게 설정하여 압착부(21)의 면적을 크게 할 수 있다. 따라서, 리드부(30)에 충분한 본딩 영역을 확보할 수 있는 동시에, 리드부(30)의 중앙부(30b)로부터 측면부(30c)에 걸쳐 충분한 앵커 효과를 갖는 계단 형상 등을 용이하게 형성할 수 있게 된다. 또한, 압착부(21)를 형성한 후에, 금속판의 소정부를 펀칭하여 복수 리드부의 원하는 간격을 확보하도록 했기 때문에, 복수 리드부가 서로 접촉할 우려가 없다.
상기한 리드 프레임의 제조 방법에 있어서, 상기 측면부 및 중앙부의 폭을 획정하여 상기 리드부끼리의 간격을 확보하는 동시에, 상기 선단부의 폭과 상기 베이스의 폭을 획정하는 공정에서는, 상기 프레스 성형은 펀치와 다이를 구비한 금형에 의해 실행되고, 상기 펀치에 의해 펀칭되는 금속 잔여물은 상기 금속 잔여물의 주변 측면부가 전체에 걸쳐 상기 금형의 다이 측면부에 접촉하는 형상을 갖는 것이 바람직하다.
이와 같이, 개구부(20a) 및 압착부(21)를 형성한 후, 금속판(20)의 소정부를 금형의 펀치로 펀칭하여 리드부 각 부의 폭이나 복수 리드부의 간격을 획정하는 공정에서, 금속 잔여물이 그 주변 측면부의 전체에 걸쳐 금형(22b)의 다이(28b) 측면과 접촉하는 것과 같은 형상(예를 들어, 도 2의 굵은 프레임 영역(21a))으로 펀칭되도록 함으로써, 잔여물 리프팅이 발생할 우려가 없어진다. 따라서, 리드 프레임의 압흔(indentation) 불량 발생이 방지되어, 신뢰성이 높은 리드 프레임을 제조할 수 있게 된다.
또한, 상기한 도면 번호 및 부호는 본 발명의 이해를 용이하게 하기 위해 인용된 것으로서, 본 발명을 한정하지는 않는다.
본 발명의 실시형태에 대해서 도면을 참조하면서 설명한다.
(제 1 실시형태)
도 1 및 도 2는 본 발명의 제 1 실시형태의 리드 프레임의 제조 방법을 나타내는 부분 평면도 및 부분 단면도이다.
본 발명의 제 1 실시형태의 리드 프레임의 제조 방법은, 도 1의 (a-1), (a-2) 및 (2a)에 나타낸 바와 같이, 우선, Fe-Ni 합금판이나 Cu 합금판 등의 두께가, 예를 들어, 0.2㎜ 정도인 금속판(20)과 금형(22)을 준비한다. 이 금형(22)은 제 1 펀치(24)와 누름부재(26)와 다이(28)로 기본 구성되어 있다.
그리고, 누름부재(26)와 다이(28) 사이에 금속판(20)이 삽입되고, 이 금속판(20)의 소정 부분을 제 1 펀치(24)에 의해 가압함으로써 금속판(20)을 펀칭하거나, 그 두께를 얇게 하여 리드 프레임을 제조할 수 있다. 제 1 펀치(24)는, 리드 프레임의 리드부 중앙부와 그 양 측면부의 폭을 대략 획정하는 예비 펀칭부를 형성하기 위한 것이다.
이 금형(22)에 금속판(20)을 삽입하여, 제 1 펀치(24)에 의해 금속판(20)을 가압하여 펀칭함으로써, 도 1의 (a-1)에 나타낸 바와 같이, 금속판(20)의 리드부가 연장되는 방향으로 가늘고 길게 연장되고, 서로 대략 평행한 복수의 예비 펀칭부(20a)(개구부)를 형성한다. 이것에 의해, 리드부 중의 양 측면부를 갖는 중앙부의 대략적인 폭 W1이 획정된다.
또는, 도 1의 (a-2)에 나타낸 바와 같이, 금속판(20)의 리드부가 연장되는 방향으로 가늘고 길게 연장되고, 서로 평행하지 않은 복수의 예비 펀칭부(20I)(개구부)를 형성하도록 할 수도 있다.
도 1의 (a-1)에 있어서, 예를 들어, 예비 펀칭부(20a)의 폭은 0.1㎜ 정도, 길이는 1㎜ 정도, 피치가 0.3㎜ 정도로서, W1은 0.20㎜ 정도로 된다. 또한, 도 1의 (2a)는 금속판(20)을 제 1 펀치(24)로 펀칭하여 예비 펀칭부(20a)를 형성한 후의 상태를 나타낸다.
또한, 도 1의 (a-1) 및 (a-2)의 쇄선으로 도시되는 형상은 최종적으로 형성되는 리드부의 개략적인 형상을 나타내고 있으며, 도 1의 (a-1)에서는 서로 평행한 리드부가 형성되고, 도 1의 (a-2)에서는 서로 평행하지 않은 리드부가 형성된다.
이어서, 도 1의 (b)에 나타낸 바와 같이, 금속판(20) 중의 예비 펀칭부(20a)의 중앙 양 에지부 근방에 압착 마진부(도 1의 (b)의 사선부)(20x)를 구획하여 둔다. 예를 들면, 압착 마진부(20x)의 치수 a를 0.06㎜ 정도, 치수 b를 0.04㎜ 정도로 하면 된다. 압착 마진부(20x) 영역의 형상이나 치수는 이것에 한정되는 것이 아니라, 각종 리드 프레임에 대응하여 그 형상이나 치수는 적절히 조정되고, 예를 들어, 사다리꼴 등으로 할 수도 있다.
이어서, 도 1의 (2c)에 나타낸 바와 같이, 제 2 펀치(24a)와 이것에 대응하는 개구부를 갖는 누름부재(26a)와 개구부가 없는 다이(28a)를 구비한 금형(22a)을 준비한다. 또한, 도 1의 (2c)는 제 2 펀치(24a)로 금속판(20)을 가압한 후의 상태를 나타낸다. 이 금형(22a)의 제 2 펀치(24a)는, 도 1의 (b)의 압착 마진부(20x)를 가압하여 두께를 얇게 하여 예비 펀칭부(20a)의 내측으로 연신시키기 위한 것으로서, 평면적으로 보면, 2개의 압착 마진부(20x)를 포함하는 사변형 등으로 되어 있다.
이어서, 도 1의 (c) 및 (2c)에 나타낸 바와 같이, 예비 펀칭부(20a)가 형성된 금속판(20)을 금형(22a)에 삽입하고, 상기한 금속판(20)의 압착 마진부(20x)를 제 2 펀치(24a)에 의해 가압한다. 이것에 의해, 예비 펀칭부(20a)의 양 에지부 근방의 2개의 압착 마진부(20x)는, 그 두께가 반분 정도(예를 들어, 0.1㎜ 정도)로되는 동시에, 서로 예비 펀칭부(20a)의 내측으로 연신되어 그 단부가 접촉하게 된다.
이렇게 하여, 예비 펀칭부(20a)의 중앙 소정부 및 그 근방부에 다른 부분보다 두께가 얇은 압착부(21)(도 1의 (c)의 사선부)가 형성된다. 또한, 금속판(20)의 압착 마진부(20x)를 압착시키는 깊이를 예비 펀칭부(20a)의 양 에지부가 접촉하지 않을 정도의 깊이(금속판(20)의 두께의 반분 이하)로 설정하도록 할 수도 있다.
이 공정에서 형성된 압착부(21)의 일부가 나중에 리드부의 중앙부 양 측면부로 되고, 이 양 측면부가 중앙부보다 두께가 얇아짐으로써 계단 형상 등으로 된다. 또한, 후술하는 바와 같이, 제 2 펀치(24a)의 압착 마진부(21)에 접촉하는 누름면(24s)을 3차원적인 형상 등으로 함으로써 다양한 단면 형상을 갖는 리드부를 성형할 수 있다.
이와 같이, 금속판(20)의 소정부에 예비 펀칭부(20a)를 형성하여 두고, 그 후, 압착 마진부(20x)를 제 2 펀치(24a)로 가압하여 연신시켜 압착부(21)를 형성한다. 이 압착부(21)의 소정 부분은 나중의 공정에서 펀칭되어 인접하는 복수 리드부의 간격 등이 확보되기 때문에, 이 공정에서 인접하는 복수 리드부의 간격을 확보하는 것을 고려할 필요가 없다.
즉, 압착부(21)의 압착 깊이를 깊게 설정하여도 전혀 결점이 발생하지 않아, 충분한 본딩 영역을 확보할 수 있게 되는 동시에, 압착부(21)에 관계되는 단면 형상을 충분한 앵커 효과를 갖는 계단 형상 등의 형상으로 할 수 있게 된다.
이어서, 도 2의 (2a)에 나타낸 바와 같이, 제 3 펀치(24b)와 이것에 대응하는 개구부를 갖는 누름부재(26b) 및 다이(28b)를 구비한 금형(22b)을 준비한다. 또한, 도 2의 (2a)는 제 3 펀치(24b)로 금속판(20)을 가압하여 펀칭한 후의 상태를 나타낸다. 제 3 펀치(24b)는, 평면적으로 보면, 도 2의 (a)의 굵은 프레임 영역(21a)으로 도시되는 형상을 갖고 있으며, 리드부의 선단부의 폭 W2, 양 측면부를 갖는 중앙부의 폭 W3, 베이스의 폭 W4를 획정하는 동시에, 인접하는 복수 리드부에서의 선단부의 간격 W5, 측면부를 갖는 중앙부의 간격 W6 및 베이스의 간격 W7을 획정하는 것이다.
이어서, 도 2의 (2a)에 나타낸 바와 같이, 이 금형(22b)에 상기한 도 1의 (c)의 형상으로 성형된 금속판(20)을 삽입하고, 제 3 펀치(24b)에 의해 이 금속판(20)의 굵은 프레임 영역(21a)을 펀칭한다. 이것에 의해, 도 2의 (b)에 나타낸 바와 같이, 금속판(20)에 펀칭부(20b)가 형성되고, 리드부의 선단부(30a), 측면부(30c), 측면부(30c)를 갖는 중앙부(30b) 및 베이스(30d)가 획정되는 동시에, 인접하는 복수 리드부에서의 선단부(30a)의 간격 W5, 측면부(30c)를 포함하는 중앙부(30b)의 간격 W6 및 베이스(30d)의 간격 W7이 획정된다. 또한, 이 때, 리드부의 측면부(30c)는 이미 가압되어 그 두께가 중앙부(30b)보다 얇아져 있기 때문에, 측면부(30c)로부터 중앙부(30b)에 걸쳐 계단 형상 등이 형성된다.
예를 들면, 리드부의 선단부(30a) 및 베이스(30d)의 폭 W2, W4는 0.15㎜ 정도, 측면부(30c)와 중앙부(30b)를 합친 폭 W3은 0.20㎜ 정도(측면부(30c)의 폭이 0.04㎜ 정도)로 형성된다. 또한, 복수의 인접하는 리드부의 선단부(30a) 및 베이스(30d)의 간격 W5, W7이 0.24㎜ 정도, 측면부(30c)의 간격 W6이 0.16㎜ 정도로 형성된다.
이와 같이, 두께를 얇게 한 압착부(21)(도 1의 (c)의 사선부)의 소정 부분을 펀칭함으로써, 인접하는 복수 리드부의 간격 중의 최단부 간격(측면부(30c)끼리의 간격 W6)이 원하는 치수로 확보된다. 따라서, 상술한 바와 같이, 압착부(21)의 압착 깊이를 깊게 설정할 수 있게 되기 때문에, 충분한 본딩 영역을 확보할 수 있는 동시에, 복수의 리드부 사이에서도 원하는 간격을 확보할 수 있게 된다.
또한, 리드부의 측면부(30c)로부터 중앙부(30b)에 걸친 단면 형상(도 2의 (b)의 I-I에 따른 단면 형상)은, 예를 들어, 도 2의 (2b)에 나타낸 바와 같이, 중앙부(30b)로부터 측면부(30c)에 걸쳐 계단 형상 등으로 되어, 몰드 수지로부터의 리드부(30) 탈락을 방지하기 위해 적합한 형상으로 된다.
이상의 예에서는, 금속판(20)과 접촉하는 누름면(24s)이 평탄한 제 2 펀치(24a)(도 1의 (2c))를 사용하여 측면부(30c)로부터 중앙부(30b)에 걸쳐 계단 형상으로 되도록 성형하는 형태를 예시했으나, 제 2 펀치(24a)의 누름면(24s)을 3차원적인 형상으로 함으로써 다양한 단면 형상의 리드부를 얻을 수 있다.
즉, 예를 들어, 제 2 펀치(24a)의 누름면(24s) 소정부를 계단 형상으로 함으로써, 도 2의 (3b)에 나타낸 바와 같이, 측면부(30c)로부터 중앙부(30b)에 걸쳐 3단 형상으로 된 형상으로 성형할 수 있다. 또한, 마찬가지로 하여, 제 2 펀치(24a)의 누름면(24s)을 소정 형상으로 함으로써, 도 2의 (4b)에 나타낸 바와 같이, 측면부(30c)로부터 중앙부(30b)에 걸쳐 테이퍼면을 통하여 계단 형상으로 된 것이나 측면부(30c)가 그 에지부 측으로 될수록 두께가 두꺼워진 2단 형상 등을 성형할 수 있다. 이상 예시한 형상 이외에도 앵커 효과를 갖는 다양한 형상으로 성형할 수 있다.
또한, 예비 펀칭부(20a)(도 1의 (a)), 압착부(21)(도 1의 (c)) 및 펀칭부(20b)(도 2의 (b))의 각 치수를 적절히 조정하여 조합시킴으로써, 리드부 각 부의 폭, 복수 리드부의 간격 또는 리드부의 단면 형상을 용이하게 조정할 수 있다. 따라서, 종래 기술과는 달리, 리드부의 단면을 원하는 형상으로 하기 위한 압착 마진부의 치수 등을 용이하게 설정할 수 있게 된다.
더 나아가서는, 제 3 펀치(24b)로 금속판(20)을 펀칭할 때, 펀칭된 금속 잔여물은 도 2의 (a)의 굵은 프레임 영역(21a)의 형상, 즉, 금속 잔여물의 주변 측면부가 전체에 걸쳐 다이(28b)의 측면에 접촉하는 형상이기 때문에, 다이(28b)의 측면에 강하게 고착된다. 이것에 의해, 금속 잔여물이 제 3 펀치(24b)에 부착될 우려가 없어지므로 잔여물 리프팅의 발생이 방지된다. 이 때, 제 3 펀치(24b)로서 중앙부 부근에서 분할된 것을 사용할 경우에도 마찬가지로 잔여물 리프팅의 발생이 방지된다.
그 후, 선단부(30a)의 소정부를 펀칭하기 위한 제 4 펀치를 구비한 금형(도시 생략)을 준비하고, 이 금형의 제 4 펀치에 의해 선단부(30a)의 소정부를 펀칭함으로써 금속판(20)으로부터 선단부(30a)를 분리시킨다. 이것에 의해, 도 2의 (c)에 나타낸 바와 같이, 프레임부(40a)에 연결되는 베이스(30d), 측면부(30c)를 갖는 중앙부(30b) 및 선단부(30a)에 의해 구성되는 리드부(30)를 구비한 리드 프레임(40)이 완성된다.
또한, 중앙부(30b)와 선단부(30a)의 경계부에서 절단하여 선단부(30a)를 모두 제거하도록 할 수도 있다. 또한, 선단부(30a)를 금속판(20)으로부터 분리시키기 전 또는 후에, 선단부(30a)를 코이닝(coining) 처리함으로써 IC 칩과 접속되는 본딩 영역의 면적을 넓히도록 할 수도 있다.
이상과 같이, 본 실시형태의 리드 프레임의 제조 방법에서는, 금속판(20)의 소정부에 예비 펀칭부(20a)가 형성되고, 금속판(20) 중의 예비 펀칭부(20a)의 양 에지부 근방의 압착 마진부(20x)가 가압되어 예비 펀칭부(20a)의 내측으로 연신되어 압착부(21)가 형성된다.
이어서, 압착부(21)의 중앙 소정부와 금속판(20)의 소정부(압착부(21)가 존재하지 않는 예비 펀칭부(20a)의 주변부 근방)를 펀칭함으로써, 리드부(30)의 선단부(30a), 측면부(30c)를 갖는 중앙부(30b), 베이스(30d) 및 인접하는 복수 리드부의 간격이 획정된다. 그 후, 선단부(30a)를 금속판(20)으로부터 분리시킴으로써 리드 프레임(40)이 제조된다.
이렇게 함으로써, 압착부의 깊이를 깊게 설정할 수 있기 때문에 충분한 본딩 영역을 확보할 수 있는 동시에, 복수 리드부의 간격이 원하는 폭으로 펀칭되어 형성되기 때문에, 복수 리드부 사이에서 원하는 간격이 확보된다.
또한, 중앙부(30b)로부터 측면부(30c)에 걸쳐 원하는 계단 형상 등이 용이하게 얻어지게 되어, 몰드 수지로부터의 리드부(30) 탈락이 방지된다. 또한, 금속판(20)의 압착부(21)의 소정부를 펀치에 의해 펀칭하여 리드부의 간격을 획정하는 공정에서, 금속 잔여물이 그 주변 측면부 전체에 걸쳐 금형의 다이 측면과 접촉하는 것과 같은 형상으로 펀칭되도록 했기 때문에, 잔여물 리프팅이 발생할 우려가 없고, 리드 프레임의 압흔 불량 발생이 방지된다.
또한, 본 실시형태의 리드부(30)에서는, 리드부(30) 중의 측면부(30c)의 두께가 다른 부분의 두께보다 얇아짐으로써 계단 형상 등이 형성되고, 측면부(30c) 이외의 부분은 성형 전 금속판(20)의 판 두께와 동일하기 때문에, 리드부(30)의 강도를 향상시킨다는 관점에서도 바람직하다.
다음으로, 본 실시형태의 리드 프레임(40)의 전체적인 상태를 부분 평면도를 참조하면서 설명한다. 도 3은 본 발명의 제 1 실시형태의 리드 프레임을 나타내는 부분 평면도이다. 도 3에 나타낸 리드 프레임(40)은 도 2의 (c)의 리드부(30)를 뒤집은 상태의 것을 나타낸다. 도 3에 나타낸 바와 같이, 본 실시형태의 리드 프레임(40)은, 프레임부(40a)의 중앙부에는 IC 칩이 탑재되는 사변형의 다이 패드(40b)가 배치되고, 이 다이 패드(40b)는 프레임부(40a)의 코너로부터 연장되는 서포트 바(40c)에 의해 지지되어 있다. 또한, 도 2의 (c)에 나타낸 리드부(30)가 프레임부(40a)로부터 다이 패드(40b)를 향하여 빗살 형상으로 복수 연장되어 리드 프레임(40)을 구성한다.
본 실시형태의 리드 프레임(40)에서는, 다이 패드(40b)에 IC 칩이 탑재되고, IC 칩의 접속 전극과 리드부(30)의 중앙부(30b)가 와이어에 의해 전기적으로 접속된다. 그리고, 중앙부(30b)와 베이스(30d) 사이의 경계 부근까지 몰드 수지가 실행되고, 베이스(30d)와 중앙부(30b)의 연결부 부근에서 절단되어 반도체 장치가 제조된다.
도 4는 본 발명의 제 1 실시형태의 변형예의 리드 프레임을 나타내는 부분 평면도이다. 도 4에 나타낸 바와 같이, 제 1 실시형태의 변형예의 리드 프레임(40x)은 도 3에 나타낸 리드 프레임(40)에서 다이 패드(40b)가 없는 구조의 것이다. 그리고, 도 3에 나타낸 리드 프레임(40)과 마찬가지로, 도 2의 (c)에 나타낸 리드부(30)가 프레임부(40a)로부터 그 내측을 향하여 빗살 형상으로 복수 연장되어 리드 프레임(40x)을 구성한다.
본 실시형태의 변형예의 리드 프레임(40x)에서는, 프레임부(40a) 내측의 공동 영역의 중심부(40e) 위치에 IC 칩이 배치되어 반도체 장치가 제조된다. 즉, 우선, 도 4에 나타낸 리드 프레임(40x)의 뒷면에 테이프가 점착되고, 공동 영역 중심부(40e)의 테이프 위에 IC 칩이 탑재된다. 그 후, IC 칩의 접속 전극과 리드부(30)의 중앙부(30b)가 와이어에 의해 전기적으로 접속된다.
이어서, 리드부(30)의 중앙부(30b)와 베이스(30d) 사이의 경계 부근까지 몰드 수지가 실행된다. 이것에 의해, 리드부(30)뿐만 아니라, IC 칩도 몰드 수지에 의해 고정된다. 그 후, 테이프가 박리되고, 베이스(30d)와 중앙부(30c)의 연결부 부근에서 절단되어 반도체 장치가 제조된다.
이렇게 하여, 본 실시형태의 리드 프레임(40, 40x)을 이용하여 QFN이나 SON 등의 리드리스 패키지에 IC 칩이 실장된 반도체 장치를 제조할 수 있다. 본 실시형태의 리드 프레임(40, 40x)의 리드부(30) 뒷면(배선 기판 등에 접속되는 면)에서는, 중앙부(30b)로부터 측면부(30c)에 걸쳐 도 2의 (2b) 내지 (5b)에 나타낸 바와 같은 계단 형상 등으로 되어 있기 때문에, 충분한 앵커 효과를 얻을 수 있고, 리드부(30)가 몰드 수지로부터 빠지는 것이 방지된다.
(제 2 실시형태)
도 5는 본 발명의 제 2 실시형태의 리드 프레임의 제조 방법을 나타내는 부분 평면도이다. 제 2 실시형태가 제 1 실시형태와 상이한 점은, 리드부의 선단부와 측면부 사이, 및 측면부와 베이스 사이에 각각 네킹부(necking部)를 마련하도록 한 것이다. 도 5에 있어서, 도 1 또는 도 2와 동일한 요소에는 동일 부호를 첨부하여 그 설명을 생략한다.
제 1 실시형태의 제 3 펀치(24b)로 펀칭부(20b)를 형성하는 공정(도 2의 (a) 내지 (b))에 있어서, 펀칭부(20b)가 횡방향으로 어긋나게 형성될 경우, 선단부(30a) 및 베이스(30d)의 양 에지부의 라인과, 측면부(30c)와 중앙부(30b) 경계부의 압착 라인이 동일 직선으로 되지 않고 어긋나기 때문에, 외관이 나쁘다는 결점이 발생할 경우를 상정할 수 있다. 제 2 실시형태는 이러한 결점을 해소한 것이다.
본 발명의 제 2 실시형태의 리드 프레임의 제조 방법은, 우선, 제 1 실시형태와 동일한 방법에 의해, 도 1의 (c)에 나타낸 구조를 제조한다. 그 후, 도 5의 (2a)에 나타낸 바와 같이, 제 3 펀치(24x)와 이것에 대응하는 개구부를 갖는 누름부재(26x) 및 다이(28b)를 구비한 금형(22x)을 준비한다.
제 3 펀치(24x)는, 평면적으로 보면, 도 5의 (a)의 굵은 프레임 영역(21x)으로 도시되는 형상을 갖고 있으며, 제 1 실시형태와 동일하게 리드부 각 부의 폭이나 간격을 획정하는 동시에, 선단부와 측면부 사이 및 측면부와 베이스 사이에 각각 네킹부를 마련하기 위한 것이다.
그 후, 도 5의 (2a)에 나타낸 바와 같이, 이 금형(22x)에 상기한 도 1의 (c)의 형상으로 가공된 금속판(20)을 삽입하고, 제 3 펀치(24x)에 의해 이 금속판(20)의 굵은 프레임 영역(21x)을 펀칭한다. 이것에 의해, 도 5의 (b)에 나타낸 바와 같이, 금속판(20)에 펀칭부(20c)가 형성되고, 제 1 실시형태와 동일하게, 리드부의 선단부(30a), 측면부(30c), 측면부(30c)를 갖는 중앙부(30b) 및 베이스(30d)의 폭이 각각 획정되는 동시에, 인접하는 복수 리드부의 간격이 확보된다. 또한, 선단부(30a)와 측면부(30c)의 연결부에 제 1 네킹부(31)가 형성되며, 측면부(30c)와 베이스(30d)의 연결부에 제 2 네킹부(31a)가 형성된다.
그 후, 제 1 실시형태와 동일한 방법에 의해, 선단부(30a)의 소정부를 금형에 의해 펀칭하여 금속판(20)으로부터 분리시킨다. 또한, 제 1 실시형태와 동일하게, 선단부(30a)를 금속판(20)으로부터 분리시키기 전 또는 후에, 선단부(30a)를 코이닝 처리하여 그 면적을 넓히도록 할 수도 있다.
이것에 의해, 도 5의 (c)에 나타낸 바와 같이, 제 2 실시형태의 리드 프레임의 제조 방법에 의해 제조된 리드부(30x)를 구비한 리드 프레임(40x)이 완성된다.
제 2 실시형태의 리드 프레임(40x)은, 선단부(30a)와 측면부(30c)의 연결부에 제 1 네킹부(31)가 마련되며, 측면부(30c)와 베이스(30d)의 연결부에 제 2 네킹부(31a)가 마련된다.
따라서, 도 5의 (a) 내지 (b)의 공정에서 펀칭부(20c)가 횡방향으로 어긋남으로써 선단부(30a) 및 베이스(30d)의 양단부 라인과 압착 라인이 동일 직선 상에서 일치하지 않게 될 경우에도, 제 1 및 제 2 네킹부(31, 31a)에서 이들 라인이 중단됨으로써 라인의 어긋남이 두드러지게 나타나지 않기 때문에 외관이 나쁘다는 결점이 해소된다.
또한, 제 1 및 제 2 네킹부(31, 31a)를 형성하는 대신에, 이들의 위치에 리드부의 외측으로 돌출되는 돌기부를 형성하여도 동일한 효과를 얻을 수 있다. 또한, 제 2 실시형태의 리드 프레임에서도 제 1 실시형태와 동일하게, 다이 패드부를 구비한 리드 프레임일 수도 있고, 다이 패드부를 구비하지 않은 리드 프레임일 수도 있다.
상술한 바와 같이, 본 발명에 의하면, 우선, 금속판에 소정의 개구부를 형성하고, 금속판에서의 개구부의 양측 에지부 근방의 압착 마진부를 압착시켜 개구부의 내측으로 연신시켜 압착부를 형성한다. 그 후, 금속판의 소정부를 프레스 성형에 의해 펀칭하여 리드부 각 부의 폭을 획정하며, 복수 리드부의 간격을 확보하도록 한다.
이렇게 함으로써, 금속판의 압착 마진부를 압착시킬 때는, 복수 리드부의 간격을 확보하는 것을 전혀 고려할 필요가 없기 때문에, 압착 마진부를 압착시키는 깊이를 깊게 설정하여 압착부의 면적을 크게 할 수 있다. 따라서, 리드부에 충분한 본딩 영역을 확보할 수 있는 동시에, 리드부의 중앙부로부터 측면부에 걸쳐 충분한 앵커 효과를 갖는 계단 형상 등을 용이하게 형성할 수 있으며, 복수 리드부에는 원하는 간격이 확보된다.

Claims (4)

  1. 프레임부로부터 내측을 향하여 빗살 형상으로 연장되고, 상기 프레임부에 연결되는 베이스, 상기 베이스에 연결되는 중앙부, 상기 중앙부의 양 측면에 연결되고, 다른 부분보다 두께가 얇은 측면부를 갖는 리드부를 구비한 리드 프레임을 프레스 성형에 의해 제조하는 리드 프레임의 제조 방법으로서,
    금속판의 소정부를 상기 프레스 성형에 의해 펀칭함으로써, 상기 리드부 연장 방향으로 연장되는 복수의 개구부를 형성하는 공정과,
    상기 개구부 근방의 상기 금속판의 소정부에 구획되는 압착 마진부를 상기 프레스 성형에 의해 가압하여 두께를 얇게 함으로써, 상기 압착 마진부로부터 상기 개구부의 내측으로 연장되는 압착부를 형성하는 공정과,
    상기 압착부 중의 양측 소정부를 제외한 중앙부와 상기 개구부의 상기 압착부가 존재하지 않는 주변부 근방의 상기 금속판의 소정 부분을 상기 프레스 성형에 의해 펀칭함으로써, 상기 측면부 및 중앙부의 폭을 획정하여 상기 리드부끼리의 간격을 확보하는 동시에, 상기 중앙부에 연결되는 선단부의 폭과 상기 베이스의 폭을 획정하는 공정과,
    상기 선단부의 소정부를 상기 프레스 성형에 의해 펀칭함으로써, 상기 선단부를 획정하는 공정을 갖는 것을 특징으로 하는 리드 프레임의 제조 방법.
  2. 제 1 항에 있어서,
    상기 압착부를 형성하는 공정에서, 상기 압착 마진부의 두께를 상기 금속판 두께의 적어도 절반 정도까지 얇게 하여, 상기 개구부의 양단부로부터 연신(延伸)되는 금속 부분이 서로 접촉하도록 하는 것을 특징으로 하는 리드 프레임의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 측면부 및 중앙부의 폭을 획정하여 상기 리드부끼리의 간격을 확보하는 동시에, 상기 선단부의 폭과 상기 베이스의 폭을 획정하는 공정에서, 상기 프레스 성형은 펀치와 다이를 구비한 금형에 의해 실행하고, 상기 펀치에 의해 펀칭되는 금속 잔여물은, 상기 금속 잔여물의 주변 측면부가 전체에 걸쳐 상기 금형의 다이 측면부에 접촉하는 형상을 갖는 것을 특징으로 하는 리드 프레임의 제조 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 측면부 및 중앙부의 폭을 획정하여 상기 리드부끼리의 간격을 확보하는 동시에, 상기 선단부의 폭과 상기 베이스의 폭을 획정하는 공정에서, 상기 선단부와 상기 측면부의 연결부에 제 1 네킹부를 형성하며, 동시에 상기 측면부와 베이스의 연결부에 제 2 네킹부를 형성하는 것을 특징으로 하는 리드 프레임의 제조 방법.
KR10-2003-0012399A 2002-03-04 2003-02-27 리드 프레임의 제조 방법 KR20030072228A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00057897 2002-03-04
JP2002057897A JP2003258183A (ja) 2002-03-04 2002-03-04 リードフレームの製造方法

Publications (1)

Publication Number Publication Date
KR20030072228A true KR20030072228A (ko) 2003-09-13

Family

ID=27751043

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0012399A KR20030072228A (ko) 2002-03-04 2003-02-27 리드 프레임의 제조 방법

Country Status (6)

Country Link
US (1) US6821820B2 (ko)
EP (1) EP1343205A3 (ko)
JP (1) JP2003258183A (ko)
KR (1) KR20030072228A (ko)
CN (1) CN1442890A (ko)
TW (1) TW200305261A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200452267Y1 (ko) * 2008-07-17 2011-02-14 조남은 4단 절첩식 깔판

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6710246B1 (en) 2002-08-02 2004-03-23 National Semiconductor Corporation Apparatus and method of manufacturing a stackable package for a semiconductor device
US6781243B1 (en) * 2003-01-22 2004-08-24 National Semiconductor Corporation Leadless leadframe package substitute and stack package
JP4372508B2 (ja) * 2003-10-06 2009-11-25 ローム株式会社 リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびに半導体装置ならびにそれを備えた携帯機器および電子装置
TWI338358B (en) * 2003-11-19 2011-03-01 Rohm Co Ltd Method of fabricating lead frame and method of fabricating semiconductor device using the same, and lead frame and semiconductor device using the same
US20050148111A1 (en) * 2003-12-30 2005-07-07 Texas Instruments Incorporated Method and system for producing resilient solder joints
JP3994095B2 (ja) 2004-06-23 2007-10-17 ローム株式会社 面実装型電子部品
KR100674746B1 (ko) 2005-10-20 2007-01-25 엘에스전선 주식회사 압착부가 형성된 리드프레임 및 그 제조방법
KR100676003B1 (ko) 2005-10-27 2007-01-30 엘에스전선 주식회사 리드프레임 제조방법 및 그 장치
US9263315B2 (en) 2010-03-30 2016-02-16 Dai Nippon Printing Co., Ltd. LED leadframe or LED substrate, semiconductor device, and method for manufacturing LED leadframe or LED substrate
WO2012060336A1 (ja) 2010-11-02 2012-05-10 大日本印刷株式会社 Ｌｅｄ素子搭載用リードフレーム、樹脂付リードフレーム、半導体装置の製造方法、および半導体素子搭載用リードフレーム
TW201220455A (en) * 2010-11-10 2012-05-16 Raydium Semiconductor Corp Semiconductor device
JP6026397B2 (ja) * 2013-12-10 2016-11-16 大日本印刷株式会社 樹脂付リードフレームの製造方法
JP6608672B2 (ja) * 2015-10-30 2019-11-20 新光電気工業株式会社 半導体装置及びその製造方法、リードフレーム及びその製造方法
CN107799498A (zh) * 2016-09-06 2018-03-13 精工半导体有限公司 半导体装置的制造方法
JP2018041956A (ja) * 2016-09-06 2018-03-15 エイブリック株式会社 半導体装置の製造方法
JP7338204B2 (ja) 2019-04-01 2023-09-05 富士電機株式会社 半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6077449A (ja) * 1983-10-04 1985-05-02 Toshiba Corp 半導体リ−ドフレ−ム用金型
US4862246A (en) * 1984-09-26 1989-08-29 Hitachi, Ltd. Semiconductor device lead frame with etched through holes
JP3018542B2 (ja) * 1991-04-03 2000-03-13 セイコーエプソン株式会社 リードフレーム及びその製造方法
JP3257904B2 (ja) * 1994-08-11 2002-02-18 新光電気工業株式会社 リードフレームとその製造方法
EP0895287A3 (en) * 1997-07-31 2006-04-05 Matsushita Electric Industrial Co., Ltd. Semiconductor device and lead frame for the same
JPH1197605A (ja) * 1997-09-17 1999-04-09 Hitachi Cable Ltd リードフレームの打ち抜き金型及びリードフレームの製造方法
JP2951308B1 (ja) * 1998-03-13 1999-09-20 松下電子工業株式会社 リードフレームの製造方法
MY133357A (en) * 1999-06-30 2007-11-30 Hitachi Ltd A semiconductor device and a method of manufacturing the same
EP1207554A4 (en) * 1999-07-02 2008-07-02 Rohm Co Ltd ELECTRONIC COMPONENT
JP4390317B2 (ja) * 1999-07-02 2009-12-24 株式会社ルネサステクノロジ 樹脂封止型半導体パッケージ
US6294409B1 (en) * 2000-01-27 2001-09-25 Siliconware Precisionware Industries Co., Ltd. Method of forming a constricted-mouth dimple structure on a leadframe die pad
US6355502B1 (en) * 2000-04-25 2002-03-12 National Science Council Semiconductor package and method for making the same
JP2002368176A (ja) 2001-06-11 2002-12-20 Rohm Co Ltd 半導体電子部品のリードフレーム
US6624007B2 (en) * 2001-07-26 2003-09-23 Rohm Co., Ltd. Method of making leadframe by mechanical processing
JP3696820B2 (ja) * 2001-10-10 2005-09-21 新光電気工業株式会社 リードフレーム及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200452267Y1 (ko) * 2008-07-17 2011-02-14 조남은 4단 절첩식 깔판

Also Published As

Publication number Publication date
JP2003258183A (ja) 2003-09-12
US6821820B2 (en) 2004-11-23
TW200305261A (en) 2003-10-16
EP1343205A2 (en) 2003-09-10
US20030164535A1 (en) 2003-09-04
CN1442890A (zh) 2003-09-17
EP1343205A3 (en) 2004-09-08

Similar Documents

Publication Publication Date Title
KR20030072228A (ko) 리드 프레임의 제조 방법
US6800507B2 (en) Semiconductor device and a method of manufacturing the same
KR100857161B1 (ko) 반도체장치 및 그 제조방법
KR101317301B1 (ko) 리드 프레임과 그 제조 방법 및 반도체 장치
US7247931B2 (en) Semiconductor package and leadframe therefor having angled corners
KR20040057928A (ko) 반도체 장치 및 그 제조방법
JP3696820B2 (ja) リードフレーム及びその製造方法
US5633205A (en) Lead frame and process of producing such a frame
US11251110B2 (en) Semiconductor device and method of manufacturing the semiconductor device
JP4334364B2 (ja) 半導体装置及び半導体装置の製造方法
KR20050048527A (ko) 리드 프레임의 제조 방법 및 이를 이용한 반도체 장치의제조 방법과, 리드 프레임 및 이를 이용한 반도체 장치
KR20050033498A (ko) 리드 프레임의 제조 방법과 이를 이용한 반도체 장치의제조 방법, 및 반도체 장치와 이를 구비하는 휴대 기기 및전자 장치
JP2006073570A (ja) 半導体装置及びその製造方法
US5521430A (en) Semiconductor apparatus and its manufacturing method
JP4889169B2 (ja) 半導体装置およびその製造方法
JP2580740B2 (ja) リードフレーム
JP2700902B2 (ja) リードフレームの製造方法
JPH0766350A (ja) 半導体装置用リードフレーム
JPH06151681A (ja) 半導体装置の製造方法およびその製造において用いるリードフレーム
JPH0444255A (ja) リードフレームの製造方法
JPS58124256A (ja) 半導体装置の製造方法
JP4018595B2 (ja) 半導体装置、半導体装置に用いるリードフレーム及びその製造方法
JP2004039709A (ja) リードフレームおよびその製造方法
JPH11340399A (ja) 半導体装置用リードフレーム及びその製造方法
JPH06163781A (ja) リードフレーム及びその製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid