KR20030000655A - A fabricating method of capacitor - Google Patents
A fabricating method of capacitor Download PDFInfo
- Publication number
- KR20030000655A KR20030000655A KR1020010036711A KR20010036711A KR20030000655A KR 20030000655 A KR20030000655 A KR 20030000655A KR 1020010036711 A KR1020010036711 A KR 1020010036711A KR 20010036711 A KR20010036711 A KR 20010036711A KR 20030000655 A KR20030000655 A KR 20030000655A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- capacitor
- film
- diffusion barrier
- tin
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
본 발명은 반도체소자 형성 방법에 관한 것으로, 특히 고유전막 MIM(Metal Insulator Metal) 캐패시터에 관한 것으로 더욱 상세하게는 TaN 확산방지막을 갖는 Ta2O5고유전막 캐패시터 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a semiconductor device, and more particularly, to a method of forming a Ta 2 O 5 high dielectric film capacitor having a TaN diffusion barrier layer, in particular, a high dielectric film metal insulator metal (MIM) capacitor.
FeRAM(Ferroelectric Random Access Memory) 소자나 1G DRAM(Dynamic Random Access Memory)급 이상의 반도체 장치에서 집적도가 높아짐에 따라 좁은 공간에서 높은 전극용량을 갖고 누설전류의 영향이 적어 전기적 특성이 우수한 캐패시터가 필요하게 되었다. 이를 위해 BST, PZT, BLT, SBT, SBTN 등의 고유전물질인 산화물 유전체을 사용하게 되었으며, 전기적 특성이 우수한 Pt, Ru, Ir 등의 귀금속(Noble metal) 또는 이들의 산화물질이 전극물질로 각광을 받게 되었다.As the degree of integration increases in FeRAM (Ferroelectric Random Access Memory) devices or 1G DRAM (Dynamic Random Access Memory) class or higher semiconductor devices, capacitors that have high electrode capacity in a narrow space and less influence of leakage current are required. . For this purpose, oxide dielectrics such as BST, PZT, BLT, SBT, and SBTN are used.Noble metals such as Pt, Ru, and Ir, or their oxides, which have excellent electrical properties, are used as electrode materials. I got it.
한편, Pt 등의 귀금속 등을 하부전극으로 이용 시 BST, PZT, BLT, SBT, SBTN 등의 페르브스카이트(Perovskite)형 산화물 유전체와는 격자상수 불일치에 따른 유전특성의 확보에 문제가 있으며, 페로브스카이트 또는 비스무스 층산 구조를 갖는 고유전막은 물질 자체의 불안정성에 기인하여 고유전막으로서의 상용화에 커다란 문제점이 있다.On the other hand, when using precious metals such as Pt as the lower electrode, there is a problem in securing dielectric properties due to lattice constant mismatch with Perovskite oxide dielectrics such as BST, PZT, BLT, SBT, SBTN, etc. The high dielectric film having a perovskite or bismuth layered structure has a great problem in commercialization as a high dielectric film due to the instability of the material itself.
따라서, 유전율이 25 이상으로 7 정도의 유전율을 갖는 SiON 보다 3 내지 4배 이상 높은 Ta2O5가 현재 256M DRAM 이상의 고집적 소자에서 셀 내 캐패시터의 유전물질로 사용되고 있다.Accordingly, Ta 2 O 5, which is 3 to 4 times higher than SiON having a dielectric constant of 25 or more and 7 or more, is currently used as a dielectric material of a capacitor in a cell in a high density device of 256M DRAM or more.
그러나, Ta2O5는 상기와 같은 고유전 특성을 가지고 있음에도 불구하고 실제 캐패시터 구조에 적용함에 있어서 다음과 같은 문제점이 드러난다. 즉, Ta2O5의 유전율 확보를 위한 후속 열처리 과정에서 하부전극과의 계면 반응을 통해 유전율이 낮은 막, 저유전막이 형성되어, 직렬 연결된 캐패시턴스 구조에 의해 전체 전극 용량이 크게 저하된다.However, although Ta 2 O 5 has the above high dielectric properties, the following problems appear in the application to the actual capacitor structure. That is, in the subsequent heat treatment process for securing the dielectric constant of Ta 2 O 5 , a low dielectric constant film and a low dielectric film are formed through interfacial reaction with the lower electrode, and the total electrode capacity is greatly reduced by the series-connected capacitance structure.
이러한, 후속 열처리는 통상 O2플라즈마 분위기 또는 자외선-오존의(UV-O3) 저온 열처리 및 노(Furnace) 열처리 또는 급속열처리(Rapid Thermal Process; 이하 RTP라 함) 등의 고온 열처리를 병행하여 이루어지는 바, 이러한 후속 열처리가 진행될 수록 Ta2O5박막 자체의 유전 특성은 향상될 수 있으나, 하부 박막 예컨대, 하부전극과의 계면은 열화된다. 따라서, 전체 전극 용량의 감소 및 누설전류의 증가를 초래하게 된다.Such a subsequent heat treatment is usually performed in parallel with a high temperature heat treatment such as an O 2 plasma atmosphere or an ultraviolet-ozone (UV-O 3 ) low temperature heat treatment and a furnace heat treatment or a rapid thermal process (hereinafter referred to as RTP). As the subsequent heat treatment progresses, the dielectric property of the Ta 2 O 5 thin film itself may be improved, but the interface with the lower thin film, for example, the lower electrode, is degraded. Therefore, the total electrode capacitance is reduced and leakage current is increased.
따라서, 비교적 내산화성 및 내열성이 우수한 TiN 등을 하부전극 물질로 이용하고 있으나, 현재 공정 진행시 하부전극과의 반응을 완전히 억제하지는 못하는 실정이므로, 계면 반응을 억제시키며 Ta2O5의 유전율을 극대화시키기 위한 연구가 지속되고 있다.Thus, relatively within Although the use of oxidation resistance and excellent heat resistance TiN, etc. as a lower electrode material, since the situation does not completely inhibit the reaction between the lower electrode when proceeding the current phase, sikimyeo suppress the interface reaction to maximize the dielectric constant of Ta 2 O 5 Research continues to make this happen.
특히, 기가급 이상의 고집적 메모리 소자에서는 하부전극과 Ta2O5유전막 사이의 계면 반응을 억제하기 위해 불가피하게 하부전극으로 고융점을 가진 TiN 또는 Ru 등의 금속전극을 사용하고 있다.In particular, in order to suppress the interfacial reaction between the lower electrode and the Ta 2 O 5 dielectric layer, a metal electrode such as TiN or Ru having a high melting point is inevitably used as the lower electrode in the giga class or higher integrated memory device.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로서, TiN 하부전극 상에 Ta2O5와 소스물질이 동일한 TaN 확산방지막을 사용하여 계면 접착력을 증대시키며, 나노 결정체(Nano-crystalline)로 조밀한 구조를 가지며 내열성과 내산화성이 우수한 TaN 확산방지막에 의해 산소 확산에 의한 하부전극의 산화를 효과적으로 막을 수 있으며, 누설 전류를 감소시켜 전극 용량을 증대시킬 수 있는 TaN 확산방지막을 갖는 Ta2O5고유전막 캐패시터 형성 방법을 제공하는데 그 목적이 있다.The present invention is to solve the problems of the prior art as described above, by using a TaN diffusion barrier film with the same Ta 2 O 5 source material on the TiN lower electrode to increase the interfacial adhesion, nano-crystalline (Nano-crystalline) The TaN diffusion barrier that has a compact structure and excellent heat resistance and oxidation resistance can effectively prevent oxidation of the lower electrode by oxygen diffusion, and Ta 2 O having a TaN diffusion barrier that can increase the electrode capacity by reducing leakage current. to provide a unique conductive film capacitor 5, the method for forming it is an object.
도 1a 내지 도 1e는 본 발명의 일실시예에 따른 캐패시터 형성 공정을 도시한 단면도.1A to 1E are cross-sectional views illustrating a capacitor formation process according to an embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
10 : 기판10: substrate
11 : 불순물 접합층11: impurity junction layer
12 : 층간절연막12: interlayer insulating film
13 : 플러그13: plug
14 : 배리어막14: barrier film
15 : TiN 하부전극15 TiN lower electrode
16b : TaN 확산방지막16b: TaN diffusion barrier
17 : Ta2O5유전막17: Ta 2 O 5 dielectric film
18 : TiN 상부전극18 TiN upper electrode
상기 목적을 달성하기 위하여 본 발명은, 소정 공정이 완료된 기판 상에 TiN 하부전극을 형성하는 제1단계; 상기 TiN 하부전극 상에 TaN 확산방지막을 형성하는 제2단계; 상기 TaN 확산방지막의 조밀화를 위해 플라즈마 처리하는 제3단계; 상기 TaN 확산방지막 상에 Ta2O5유전막을 형성하는 제4단계; 및 상기 Ta2O5유전막 상에 상부전극을 형성하는 제5단계를 포함하여 이루어지는 캐패시터 형성 방법을 제공한다.In order to achieve the above object, the present invention, the first step of forming a TiN lower electrode on a substrate is completed a predetermined process; Forming a TaN diffusion barrier layer on the TiN lower electrode; Performing a plasma treatment to densify the TaN diffusion barrier film; Forming a Ta 2 O 5 dielectric layer on the TaN diffusion barrier layer; And a fifth step of forming an upper electrode on the Ta 2 O 5 dielectric layer.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention.
먼저 본 발명의 기술적 배경이 되는 TaN의 특성에 대해 TiN과의 비교를 통한 아래의 표 1을 참조하여 설명한다.First, the characteristics of TaN, which is a technical background of the present invention, will be described with reference to Table 1 below through comparison with TiN.
표 1에 도시된 바와 같이, TaN막은 TiN막에 비해 녹는점이 높고 일함수 값도 커서, 유전막으로 사용되는 Ta2O5과 소스물질이 동일하므로 인-시튜에 의해 형성이 가능하며, Ta2O5와 접하는 계면에서의 누설전류 특성이 우수하다. 또한, 결정립 크기가 30Å ∼ 40Å 정도인 나노 결정체로서 매우 치밀한 결정 구조로 인하여 산소 등에 의한 확산을 효과적으로 방지할 수 있다. 따라서, 본 발명은 TiN 하부전극과 Ta2O5유전막 사이에 TaN을 확산방지막으로 이용함으로써, 상술한 TaN을 장점을 최대한 이용하여 누설전류 특성 및 전극 용량을 향상시키도록 한 것이다.As shown in Table 1, TaN film is a high melting point compared to the TiN film, the work function value is also large, the Ta 2 O 5 and the source material is the same, is used as the dielectric film - can be formed in situ and, Ta 2 O Excellent leakage current characteristics at the interface in contact with 5 . In addition, the nanocrystals having a grain size of about 30 GPa to 40 GPa can be effectively prevented from diffusion due to oxygen or the like due to the very dense crystal structure. Accordingly, the present invention uses TaN as a diffusion barrier between the TiN lower electrode and the Ta 2 O 5 dielectric layer to improve leakage current characteristics and electrode capacity by utilizing TaN as described above.
도 1a 내지 도 1e는 본 발명의 일실시예에 따른 캐패시터 형성 공정을 나타내는 단면도로서 이하, 이를 참조하여 상세히 설명한다.1A to 1E are cross-sectional views illustrating a capacitor forming process according to an embodiment of the present invention.
먼저, 도 1a에 도시된 바와 같이, 소정 공정이 완료된 구조물 상에 캐패시터TiN 하부전극(15)을 형성한다.First, as shown in FIG. 1A, a capacitor TiN lower electrode 15 is formed on a structure in which a predetermined process is completed.
구체적으로, 이온주입 등을 통해 기판(10) 내부에 소스/드레인 등의 불순물 접합층(11)을 형성한 다음, 게이트전극(도시하지 않음)을 형성한 다음, 전체 구조 상부에 평탄화된 층간절연막(12)을 형성한 다음, 층간절연막(12)을 선택적으로 식각하여 스토리지 콘택을 위해 불순물 접합층(11) 상부를 노출시킨 후, 폴리실리콘 등을 이용하여 상기 콘택 내부에 리세스(Recess)된 플러그(13)를 형성한다. 이어서, Ti, TiN, TiSi2등의 배리어막(14)을 형성한 다음, 하부전극 물질인 TiN 등을 증착한 후 화학 기계적 연마(Chemical Mechanical Polishing; 이하 CMP라 함) 등의 평탄화 공정을 실시한 다음, 층간절연막(12) 또는 층간절연막(12) 상의 또 다른 절연막을 제거하여 TiN 하부전극(15)을 형성한다.Specifically, an impurity junction layer 11 such as a source / drain is formed in the substrate 10 through ion implantation, and then a gate electrode (not shown) is formed, and then the planarized interlayer insulating film is formed over the entire structure. (12) and then selectively etch the interlayer insulating film 12 to expose the upper part of the impurity bonding layer 11 for storage contact, and then recessed inside the contact using polysilicon or the like. The plug 13 is formed. Subsequently, after forming the barrier layer 14 such as Ti, TiN, TiSi 2 , and then depositing TiN, which is a lower electrode material, a planarization process such as chemical mechanical polishing (hereinafter referred to as CMP) is performed. The TiN lower electrode 15 is formed by removing the interlayer insulating film 12 or another insulating film on the interlayer insulating film 12.
다음으로 도 1b에 도시된 바와 같이, TiN 하부전극(15) 상에 10Å 내지 50Å의 두께의 얇은 TaN 확산방지막(16a)을 형성한다.Next, as shown in FIG. 1B, a thin TaN diffusion barrier layer 16a having a thickness of 10 μs to 50 μs is formed on the TiN lower electrode 15.
이하 TaN 확산방지막(16a) 형성 과정을 구체적으로 설명하면, TaN 확산방지막(16a)의 형성은, PDEAT(Pentakis Diethyl Amino Tantalum) 즉, Ta(N(C2H5)2)5를 소스물질을 이용한 금속유기 화학기상 증착법(Metal Organic Chemical Vapor Deposition; 이하 MOCVD라 함) 또는 원자층 증착법(Atomic Layer Deposition; 이하 ALD라 함) 등을 이용하는 바, MOCVD를 이용하는 경우의 일예를 들어 설명하면, 반응성이 적은 He, Ne, Ar 또는 Xe 등의 비활성 가스를 운반가스로 하여 Ta(N(C2H5)2)5를 챔버 내로 주입시킨 후, 반응가스인 NH3와의 반응을 통해 TaN 확산방지막(16a)을형성시킨다. 이 때, 챔버 내의 온도는 200℃ 내지 400℃의 저온으로 유지하는 바, TaN 확산방지막(16a)은 비정질 구조를 갖는다.Hereinafter, the formation process of the TaN diffusion barrier layer 16a will be described in detail. The formation of the TaN diffusion barrier layer 16a includes PDEAT (Pentakis Diethyl Amino Tantalum), that is, Ta (N (C 2 H 5 ) 2 ) 5 as a source material. When the metal organic chemical vapor deposition method (hereinafter referred to as MOCVD) or atomic layer deposition (hereinafter referred to as ALD) is used, the reactivity is described as an example of using MOCVD. After injecting Ta (N (C 2 H 5 ) 2 ) 5 into the chamber using a small amount of inert gas such as He, Ne, Ar, or Xe as a carrier gas, the TaN diffusion barrier layer 16a was reacted with NH 3 as a reaction gas. ). At this time, the temperature in the chamber is kept at a low temperature of 200 ° C to 400 ° C, and the TaN diffusion barrier film 16a has an amorphous structure.
다음으로 도 1c에 도시된 바와 같이, 상기 TaN 확산방지막(16a)를 조밀화시켜 결정화된 구조를 이루기 위해 플라즈마 처리하는 바, NH3가스를 이용하여 200℃ 내지 400℃ 온도 하에서 실시한다. 따라서, 도면부호 '16b'와 같이 조밀화된 TaN 확산방지막이 형성된다.As next shown in Figure 1c, the TaN using a bar, NH 3 gas plasma treatment in order to achieve a crystallized structure densified by a diffusion barrier (16a) is carried out under 200 ℃ to 400 ℃ temperature. Therefore, a dense TaN diffusion barrier film is formed as shown by reference numeral 16b.
다음으로 도 1d에 도시된 바와 같이, TaN 확산방지막(16b) 상에 100Å 내지 120Å 두께의 Ta2O5유전막(17)을 형성한다.Next, as shown in FIG. 1D, a Ta 2 O 5 dielectric film 17 having a thickness of 100 μs to 120 μs is formed on the TaN diffusion barrier 16b.
Ta2O5유전막(17)은, 상기 TaN 확산방지막(16b)의 형성과 실질적으로 동일한 방법으로 이루어지는 바, Ta(N(C2H5)2)5소스물질을 이용한 ALD 또는 MOCVD를 이용하며, MOCVD를 이용한 방법을 일예로 하여 구체적으로 설명한다.The Ta 2 O 5 dielectric film 17 is formed in substantially the same manner as the formation of the TaN diffusion barrier film 16b, using ALD or MOCVD using Ta (N (C 2 H 5 ) 2 ) 5 source material. The method using MOCVD will be described in detail as an example.
먼저, TaN 확산방지막(16b) 상에 50Å 내지 60Å 두께의 제1 Ta2O5막을 형성한 후, 상기 제1 Ta2O5막의 조밀화를 위해 200℃ 내지 400℃의 온도의 저온 열처리를 실시한 다음, 50Å 내지 60Å 두께의 제2 Ta2O5막를 형성한다.First, a first Ta 2 O 5 film having a thickness of 50 kPa to 60 kPa is formed on the TaN diffusion barrier layer 16b, and then a low temperature heat treatment is performed at a temperature of 200 ° C. to 400 ° C. for densification of the first Ta 2 O 5 film. To form a second Ta 2 O 5 film having a thickness of 50 kPa to 60 kPa.
상기 제1, 2 Ta2O5막의 형성은, He, Ne, Ar 또는 Xe 등의 비활성 가스를 이용하여 소스가스를 챔버내로 운반한 다음 이 때, 반응가스인 O2와의 반응에 의해 이루어지며, 200℃ 내지 400℃의 온도를 유지하며 실시한다.The first and second Ta 2 O 5 film is formed by transporting the source gas into the chamber using an inert gas such as He, Ne, Ar, or Xe, and then reacting with O 2 as a reaction gas. It is carried out while maintaining a temperature of 200 ℃ to 400 ℃.
한편, 상기 열처리는, O2및 N2의 가스 분위기에서 30초 내지 150초 동안 실시함으로써, 조밀해진 Ta2O5유전막(17)을 형성할 수 있다.On the other hand, the heat treatment, O2And N2In the gas atmosphere Dense Ta by performing for 30 to 150 seconds2O5The dielectric film 17 may be formed.
한편, TaN 확산방지막(16b)와 Ta2O5유전막(17)은 소스물질이 동일하므로 동일 챔버 내에서 인-시튜(In-situ) 공정에 의해 이루어지므로 대기 중 노출에 따른 오염 문제를 근본적으로 방지할 수 있을 뿐만아니라 동일 구성 원소를 포함하고 있으므로, 두 층간의 접착력은 상당히 우수하게 된다.Meanwhile, since the TaN diffusion barrier layer 16b and the Ta 2 O 5 dielectric layer 17 are made of the same source material, the TaN diffusion barrier layer 16b and the Ta 2 O 5 dielectric layer 17 are formed by an in-situ process in the same chamber. Not only can it be prevented, but also contains the same constituent elements, so that the adhesion between the two layers is quite excellent.
다음으로 도 1e에 도시된 바와 같이, Ta2O5유전막(17) 상에 400Å 내지 1000Å 두께의 TiN 등의 상부전극(18)을 형성하는 바, TiN 상부전극(17)의 형성 공정은 다음과 같다.Next, as shown in FIG. 1E, the upper electrode 18, such as TiN, having a thickness of 400 μm to 1000 μm is formed on the Ta 2 O 5 dielectric layer 17. The formation process of the TiN upper electrode 17 is as follows. same.
먼저, Ta2O5유전막(17) 상에 단차피복성 등이 우수한 화학기상 증착법(Chemical Vapor Deposition; 이하 CVD라 함)을 이용하여 200Å 내지 500Å 두께의 제1 TiN막을 형성한 다음, 상기 제1 TiN막 상에 물리기상 증착법(Physical Vapor Deposition; 이하 PVD라 함)을 이용하여 200Å 내지 500Å 두께의 제2 TiN막를 형성하는 바, CVD에 의한 상기 제1 TiN막의 형성은, TiCl4및 NH3를 소스가스로 하여 500℃ 내지 700℃의 온도 하에서 실시함으로써, TiN 상부전극(18)/Ta2O5유전막(17)/TaN 확산방지막(16b)/TiN 하부전극(15)으로 이루어진 캐패시터가 완성된다.First, a first TiN film having a thickness of 200 μs to 500 μs is formed on the Ta 2 O 5 dielectric layer 17 by using chemical vapor deposition (CVD). A second TiN film having a thickness of 200 mV to 500 mV is formed on the TiN film by using physical vapor deposition (PVD), and the formation of the first TiN film by CVD forms TiCl 4 and NH 3 . By carrying out the source gas at a temperature of 500 ° C. to 700 ° C., a capacitor including the TiN upper electrode 18 / Ta 2 O 5 dielectric film 17 / TaN diffusion barrier film 16b / TiN lower electrode 15 is completed. .
전술한 바와 같은 본 발명은, TiN과 유전막인 Ta2O5사이에 산소에 대한 확산방지막으로서 TaN막을 사용함으로써, TaN의 조밀한 결정 구조에 의해 TiN 하부전극의 산화방지를 효과적으로 할 수 있어 누설전류를 감소시킬 수 있으며, 유전막인 Ta2O5막 형성 공정에서 보다 고온의 열처리를 할 수 있어 전체 전극 용량을 증가시킬 수 있으며, 이로 인해 종래와 동일한 전극 용얄을 유지할 수 있는 수준에서 유전막인 Ta2O5의 두께를 상향 조절할 수 있어, Ta2O5의 파괴전압(Breakdown voltage)를 증가시킬 수 있음을 실시예를 통해 알아 보았다.According to the present invention as described above, by using a TaN film as a diffusion barrier against oxygen between TiN and a dielectric film Ta 2 O 5 , oxidation prevention of the TiN lower electrode can be effectively prevented by the densified crystal structure of TaN, which leads to leakage current. It is possible to reduce the temperature, and to increase the total electrode capacity by performing a higher temperature heat treatment in the Ta 2 O 5 film forming process, which is a dielectric film, thereby increasing the Ta 2 , a dielectric film at a level capable of maintaining the same electrode flux as before. The thickness of O 5 can be adjusted upward, and the breakdown voltage of Ta 2 O 5 can be increased through the examples.
한편, 본 발명의 일실시예에서는 실린더 형의 캐패시터 구조를 예로 제시하였으나, 본 발명의 캐패시터는 상기 실린더 형 뿐만이 아닌 오목형 또는 스택형 등 모든 캐패시터 구조에 적용이 가능하다.Meanwhile, in one embodiment of the present invention, a cylindrical capacitor structure is shown as an example, but the capacitor of the present invention may be applied to all capacitor structures such as concave or stacked types as well as the cylindrical type.
이상에서 본 발명의 기술 사상을 바람직한 실시예에 따라 구체적으로 기술하였으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention has been described in detail according to a preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.
본 발명은 캐패시터 형성 방법에 있어서, 고유전막 캐패시터의 전극용량의 증가와 누설전류 감소를 이룰 수 있어, 궁극적으로 소자의 전기적 특성 및 수율을 향상시킬 수 있는 탁월한 효과를 기대할 수 있다.According to the present invention, in the method of forming a capacitor, an increase in electrode capacity and a decrease in leakage current of the high-k dielectric capacitor can be achieved, and thus, an excellent effect of ultimately improving the electrical characteristics and yield of the device can be expected.
Claims (18)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010036711A KR100772685B1 (en) | 2001-06-26 | 2001-06-26 | A fabricating method of capacitor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010036711A KR100772685B1 (en) | 2001-06-26 | 2001-06-26 | A fabricating method of capacitor |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030000655A true KR20030000655A (en) | 2003-01-06 |
KR100772685B1 KR100772685B1 (en) | 2007-11-02 |
Family
ID=27711257
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020010036711A KR100772685B1 (en) | 2001-06-26 | 2001-06-26 | A fabricating method of capacitor |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100772685B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100794718B1 (en) * | 2006-12-04 | 2008-01-21 | 한양대학교 산학협력단 | Method of forming mim capacitor |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0766369A (en) * | 1993-08-26 | 1995-03-10 | Nec Corp | Manufacture of semiconductor device |
KR20000024712A (en) * | 1998-10-01 | 2000-05-06 | 김영환 | Method for fabricating capacitor having tantalum oxide film as dielectric film |
JP2000208720A (en) * | 1999-01-13 | 2000-07-28 | Lucent Technol Inc | Electronic device, mom capacitor, mos transistor, and diffusion barrier layer |
KR20010008502A (en) * | 1999-07-01 | 2001-02-05 | 김영환 | Method for forming capacitor of semiconductor device |
-
2001
- 2001-06-26 KR KR1020010036711A patent/KR100772685B1/en not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100794718B1 (en) * | 2006-12-04 | 2008-01-21 | 한양대학교 산학협력단 | Method of forming mim capacitor |
Also Published As
Publication number | Publication date |
---|---|
KR100772685B1 (en) | 2007-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100415538B1 (en) | Capacitor with double dielectric layer and method for fabricating the same | |
JP4160638B2 (en) | Semiconductor device | |
US6673668B2 (en) | Method of forming capacitor of a semiconductor memory device | |
US8092862B2 (en) | Method for forming dielectric film and method for forming capacitor in semiconductor device using the same | |
KR100604845B1 (en) | Metal-Insulator-Metal capacitor having insulating layer with nitrogen and method for manufacturing the same | |
US20020125524A1 (en) | Semiconductor device and method of manufacturing same | |
KR100500940B1 (en) | Method for fabricating capacitor in semiconductor device | |
KR100504430B1 (en) | How to form the bottom electrode of a capacitor with a plug | |
US20030059959A1 (en) | Method for fabricating capacitor | |
KR100772531B1 (en) | Method for fabricating capacitor | |
KR100809336B1 (en) | Method for fabricating semiconductor device | |
JP4109304B2 (en) | Semiconductor device and manufacturing method thereof | |
KR100772685B1 (en) | A fabricating method of capacitor | |
KR100342873B1 (en) | Method for forming capacitor of semiconductor device | |
KR20010008586A (en) | Method of forming capacitor provied with TaON dielectric layer | |
KR100414868B1 (en) | Method for fabricating capacitor | |
KR100533981B1 (en) | Method for fabricating capacitor in semiconductor device | |
KR100422596B1 (en) | Method for fabricating capacitor | |
KR100604664B1 (en) | Capacitor with double dielectric and method for manufacturing the same | |
KR100448242B1 (en) | Method for fabricating capacitor top electrode in semiconductor device | |
US20030203567A1 (en) | Method of fabricating capacitor with two step annealing in semiconductor device | |
KR100268792B1 (en) | Capacitor forming method of semiconductor device | |
KR20010045566A (en) | Method for forming thin film using atomic layer deposition | |
KR100761406B1 (en) | Method for fabricating capacitor with tantalum oxide | |
KR100611386B1 (en) | Method For Treating The High Temperature Of Tantalium Oxide Capacitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Publication of correction | ||
FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |