KR200225270Y1 - Vacuum fluorescent display - Google Patents
Vacuum fluorescent display Download PDFInfo
- Publication number
- KR200225270Y1 KR200225270Y1 KR2019990009479U KR19990009479U KR200225270Y1 KR 200225270 Y1 KR200225270 Y1 KR 200225270Y1 KR 2019990009479 U KR2019990009479 U KR 2019990009479U KR 19990009479 U KR19990009479 U KR 19990009479U KR 200225270 Y1 KR200225270 Y1 KR 200225270Y1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- anode electrode
- fluorescent
- wiring layer
- wiring
- Prior art date
Links
Landscapes
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
Abstract
형광층 내부의 휘도 차이를 방지하면서 전체적인 휘도를 향상시키기 위한 형광 표시관으로서, 형광 표시관은 후면 기판에 형성되며 그 표면으로 형광층이 위치하는 애노드 전극과, 애노드 전극 아래에서 애노드 전극으로의 전압 인가를 위한 회로도를 구성하는 배선층과, 배선층과 애노드 전극 사이에서 후면 기판 전체에 걸쳐 형성되며 배선층과 애노드 전극 사이로 통전홀을 형성하여 통전홀 내부에 도트층을 형성하는 절연층을 포함하며, 상기한 배선층은 통전홀에 의해 접속되는 애노드 전극 하부에서 이 애노드 전극과 동일한 폭으로 확장 형성된다. 그리고 절연층의 배선홀 또한 확장된 배선층과 동일한 폭으로 형성되어 배선층을 노출시키며, 상기 배선홀 내부에 도트층이 형성된다. 이로서 확장된 배선층과 도트층에 의해 통전성을 높여 형광층의 휘도를 향상시키며, 각 인쇄층의 두께 산포를 최소화하여 형광층의 얼룩을 방지하는 등, 표시 품질을 향상시킨다.A fluorescent display tube for improving the overall luminance while preventing the difference in luminance inside the fluorescent layer, wherein the fluorescent display tube is formed on the rear substrate and the anode electrode where the fluorescent layer is located on the surface thereof, and the voltage from the anode to the anode electrode below the anode electrode. A wiring layer constituting a circuit diagram for application, and an insulating layer formed over the entire rear substrate between the wiring layer and the anode electrode and forming a conduction hole between the wiring layer and the anode electrode to form a dot layer inside the conduction hole. The wiring layer is formed to extend in the same width as the anode electrode under the anode electrode connected by the conduction hole. The wiring hole of the insulating layer is also formed to have the same width as the extended wiring layer to expose the wiring layer, and a dot layer is formed inside the wiring hole. As a result, the wiring layer and the dot layer can be used to increase the conductance, thereby improving the luminance of the fluorescent layer, and minimizing the thickness distribution of each printed layer to prevent staining of the fluorescent layer, thereby improving display quality.
Description
본 고안은 형광 표시관에 관한 것으로서, 보다 상세하게는 각 인쇄층의 두께 산포에 의한 얼룩을 방지하고 휘도를 향상시켜 표시 품질을 높일 수 있는 형광 표시관에 관한 것이다.The present invention relates to a fluorescent display tube, and more particularly, to a fluorescent display tube that can improve display quality by preventing unevenness due to thickness distribution of each printed layer and improving luminance.
일반적으로 형광 표시관(VFD)은 필라멘트에서 방출되는 전자를 그리드 전극과 애노드 전극의 제어에 의해 형광층에 선택적으로 충돌시켜 발광시키는 자발광 표시소자이다. 이러한 형광 표시관은 시인성이 뛰어나고 시야각이 넓으며, 저전압으로 구동이 가능하여 반도체 부품의 적용이 쉽고, 신뢰성이 높아 여러 분야에서 다양한 용도로 사용되고 있다.In general, the fluorescent display tube (VFD) is a self-luminous display device that emits electrons emitted from the filament by selectively colliding with the fluorescent layer under the control of the grid electrode and the anode electrode. Such fluorescent display tubes have excellent visibility, wide viewing angles, and can be driven at low voltages, making it easy to apply semiconductor components and having high reliability.
이러한 형광 표시관은 구조에 따라 2극관, 3극관 및 4극관으로 분류되며, 일반적으로 필라멘트와 애노드 전극 및 그리드 전극을 구비하는 3극관 구조가 널리 사용되고 있다.Such fluorescent display tubes are classified into dipoles, triodes, and quadrupoles according to their structure. In general, a triode structure having a filament, an anode electrode, and a grid electrode is widely used.
도 4는 일반적인 형광 표시관의 단면도로서, 전면 기판(1)과 후면 기판(3)은 사이드 글래스(5)에 의해 밀봉되어 진공 용기를 구성하며, 후면 기판(3)의 표면으로 소정 패턴의 애노드 전극(7)과 형광층(9)이 위치한다. 그리고 전면 기판(1)의 아래쪽으로 다수개의 필라멘트(11)가 일정한 간격을 두고 고정되며, 애노드 전극(7)과 필라멘트(11) 사이로 필라멘트(11)에서 방출된 열전자를 가속 또는 차단시키는 그리드 전극(13)이 설치된다.4 is a cross-sectional view of a general fluorescent display tube, wherein the front substrate 1 and the rear substrate 3 are sealed by the side glass 5 to form a vacuum container, and the anode of a predetermined pattern is formed on the surface of the rear substrate 3. The electrode 7 and the fluorescent layer 9 are located. A plurality of filaments 11 are fixed to the bottom of the front substrate 1 at regular intervals, and grid electrodes for accelerating or blocking hot electrons emitted from the filaments 11 between the anode electrode 7 and the filaments 11 ( 13) is installed.
각각의 리드선(15)을 통하여 필라멘트(11)와 그리드 전극(13) 및 애노드 전극(7)에 전압을 인가하면, 필라멘트(11)가 가열되면서 열전자를 방출시키고, 방출된 열전자는 그리드 전극(13)에 의해 가속 및 확산되어 애노드 전극(7)에 형성된 형광층(9)을 발광시키게 된다.When a voltage is applied to the filament 11, the grid electrode 13, and the anode electrode 7 through each lead wire 15, the filament 11 is heated to emit hot electrons, and the emitted hot electrons are grid electrodes 13. Is accelerated and diffused to cause the fluorescent layer 9 formed on the anode 7 to emit light.
한편, 그리드 전극(13)과 애노드 전극(7)에 마이너스 전압이 인가되면, 필라멘트(11)에서 방출된 열전자는 형광층(9)으로의 흐름이 차단되어 해당 형광층(9)을 발광시키지 못하게 된다. 이로서 도트 또는 세그먼트 포맷을 구성하는 다수개의 형광층(9)들은 각각 개별 구동되어 특정의 문자나 숫자를 표현할 수 있는 것이다.On the other hand, when a negative voltage is applied to the grid electrode 13 and the anode electrode 7, hot electrons emitted from the filament 11 are blocked from flowing to the fluorescent layer 9 so that the fluorescent layer 9 cannot emit light. do. As a result, the plurality of fluorescent layers 9 constituting the dot or segment format are individually driven to represent specific letters or numbers.
이와 같이 그리드 전극(13)과 더불어 형광층(9)의 발광을 제어하는 애노드 전극(7)은 절연층(17)의 통전홀(17a)에 형성된 도트층(19)에 의해 배선층(21)과 접속되어 구동에 필요한 펄스 전압을 인가받는데, 이러한 도트층(19)이 형성되는 통전홀(17a)은 도 5에서 도시하는 바와 같이, 형광층(9)의 외곽으로 형성되는 것이 일반적이다.As described above, the anode electrode 7 which controls the emission of the fluorescent layer 9 together with the grid electrode 13 is connected to the wiring layer 21 by the dot layer 19 formed in the conduction hole 17a of the insulating layer 17. When the pulse voltage necessary for driving is connected and applied, the conduction hole 17a in which the dot layer 19 is formed is generally formed in the outer part of the fluorescent layer 9, as shown in FIG.
이는 후면 기판(3)에 형성되는 다수개의 층들이 대부분 페이스트를 이용한 인쇄법으로 형성되므로, 두께 산포로 인하여 형광층(9)이 균일하게 형성되지 못할 경우, 표시 패턴에 얼룩이 발생하여 표시 품질을 저하시키기 때문이다.This is because a plurality of layers formed on the rear substrate 3 are mostly formed by a printing method using a paste. When the fluorescent layer 9 is not uniformly formed due to the thickness distribution, staining occurs in the display pattern, thereby degrading display quality. Because it is.
그러나 상기와 같은 구조에서는 통전홀(17a)에서 멀어질수록 애노드 전극(7)과 형광층(7)의 저항이 증가하므로, 동일한 형광층(7)내에서 통전홀(17a)과 가까운 부분과 멀리 떨어진 부분 사이에 휘도 차이가 발생하게 된다.However, in the above structure, since the resistance of the anode electrode 7 and the fluorescent layer 7 increases as the distance from the conduction hole 17a increases, the distance from the portion close to the conduction hole 17a in the same fluorescent layer 7 is increased. The luminance difference occurs between the separated parts.
그리고 패턴과 패턴 사이가 협소하여 이를 감싸는 그리드 전극들이 밀착 배치될 때, 그리드 전극의 오프(off)시 인가되는 마이너스 전압이 인접한 온(on) 상태의 그리드 전극 안에 형성된 형광층의 발광을 방해하여, 오프 상태의 그리드 전극과 마주하는 형광층 일부의 휘도를 저하시킴으로써 형광층 내부의 휘도 차이를 더욱 유발하게 된다.When the grid electrodes are arranged in close contact with each other because the pattern is narrow between the patterns, a negative voltage applied when the grid electrodes are turned off prevents the light emitting of the fluorescent layer formed in the adjacent grid electrodes. By lowering the luminance of a portion of the fluorescent layer facing the off-grid grid electrode, the luminance difference inside the fluorescent layer is further induced.
그러나, 이를 방지하고자 통전홀(17a)을 형광층(9)의 아래쪽에 형성하면, 형광층(9)을 포함하는 각 층들의 두께 산포가 증가되어 표시 품질을 저하시키게 된다.However, if the conduction hole 17a is formed below the fluorescent layer 9 to prevent this, the thickness distribution of each layer including the fluorescent layer 9 is increased, thereby degrading display quality.
또한 상기와 같은 구조에서는 절연층(17)의 전체 면적에서 통전홀(17a)이 차지하는 부분이 극히 작은 관계로, 도트층(19)을 통한 애노드 전극(7)으로의 통전 기능에 한계가 있으므로, 형광층(9)의 휘도 상승에도 일정한 한계를 갖게 된다.In addition, in the above structure, since the portion occupied by the conduction hole 17a in the entire area of the insulating layer 17 is extremely small, the conduction function of the anode electrode 7 through the dot layer 19 is limited. The luminance rise of the fluorescent layer 9 also has a certain limit.
따라서 본 고안은 상기한 문제점을 해소하기 위하여 고안된 것으로서, 본 고안의 목적은 배선층과 도트층의 면적을 확대시켜 형광층의 휘도를 효과적으로 상승시키며, 각 인쇄층들의 두께 산포와 인접한 그리드 전극의 컷-오프 전압에 의한 부분적인 휘도 차이를 방지하여 막 품질을 향상시킬 수 있는 형광 표시관을 제공하는데 있다.Therefore, the present invention is designed to solve the above problems, and an object of the present invention is to increase the area of the wiring layer and the dot layer to effectively increase the luminance of the fluorescent layer, and to cut the thickness of the grid electrode adjacent to the thickness distribution of each printed layer. The present invention provides a fluorescent display tube that can improve film quality by preventing partial luminance difference due to an off voltage.
도 1은 본 고안에 의한 형광 표시관의 분해 사시도.1 is an exploded perspective view of a fluorescent display tube according to the present invention.
도 2는 본 고안에 의한 형광 표시관 중 후면 기판의 세부 단면도.Figure 2 is a detailed cross-sectional view of the rear substrate of the fluorescent display tube according to the present invention.
도 3a ∼ 도 3d는 형광 표시관의 애노드부 제조 방법을 개략적으로 나타낸 사시도.3A to 3D are perspective views schematically showing an anode part manufacturing method of a fluorescent display tube.
도 4는 종래 기술에 의한 형광 표시관의 단면도.4 is a cross-sectional view of a fluorescent display tube according to the prior art.
도 5는 종래 기술에 의한 형광 표시관 중 후면 기판의 세부 평면도.5 is a detailed plan view of a rear substrate of a fluorescent display tube according to the prior art;
상기의 목적을 달성하기 위하여 본 고안은,The present invention to achieve the above object,
사이드 글래스와 더불어 진공 용기를 구성하는 한쌍의 기판과,In addition to the side glass, a pair of substrates constituting the vacuum vessel,
진공 용기 내부에 장착되며 열전자를 방출하는 필라멘트와,A filament mounted inside the vacuum chamber and emitting hot electrons,
상기한 필라멘트에서 방출된 열전자를 가속 또는 차단시키는 그리드 전극과,A grid electrode for accelerating or blocking hot electrons emitted from the filament;
후면 기판에 형성되며 그 표면으로 형광층이 위치하는 애노드 전극과,An anode electrode formed on the rear substrate and having a fluorescent layer on the surface thereof;
상기한 애노드 전극 아래에서 애노드 전극으로의 전압 인가를 위한 회로도를 구성하는 배선층과,A wiring layer constituting a circuit diagram for applying a voltage to the anode electrode under the anode electrode;
상기한 배선층과 애노드 전극 사이에서 후면 기판 전체에 걸쳐 형성되며, 배선층과 애노드 전극 사이로 통전홀을 형성하여 통전홀 내부에 도트층을 형성하는 절연층을 포함하며,It is formed between the wiring layer and the anode electrode over the entire back substrate, and includes an insulating layer to form a conductive layer between the wiring layer and the anode electrode to form a dot layer inside the conductive hole,
상기한 배선층은 통전홀에 의해 접속되는 애노드 전극 하부에서 이 애노드 전극과 동일한 폭으로 확장 형성됨을 특징으로 하는 형광 표시관을 제공한다.The wiring layer is provided below the anode electrode connected by the conduction hole to extend to the same width as the anode electrode.
이 때, 절연층의 통전홀은 배선층과 동일한 폭으로 형성된다.At this time, the conduction hole of the insulating layer is formed to the same width as the wiring layer.
이로서 확대된 면적의 배선층과 도트층에 의해 형광층의 휘도를 효과적으로 향상시키며, 각 인쇄층들의 두께 산포를 최소화하여 두께 산포에 의한 부분 얼룩을 방지하는 등, 막 품질을 향상시킬 수 있는 장점을 갖는다.As a result, the luminance of the fluorescent layer is effectively improved by the wiring layer and the dot layer having an enlarged area, and the film quality can be improved by minimizing the thickness distribution of each printed layer to prevent partial spots due to the thickness distribution. .
이하, 첨부된 도면을 참고하여 본 고안의 바람직한 일실시예를 보다 상세하게 설명하면 다음과 같다.Hereinafter, a preferred embodiment of the present invention with reference to the accompanying drawings in more detail.
도 1은 본 고안에 의한 형광 표시관의 분해 사시도이고, 도 2는 상기 형광 표시관 가운데 후면 기판의 세부 단면도이다.1 is an exploded perspective view of a fluorescent display tube according to the present invention, and FIG. 2 is a detailed cross-sectional view of a rear substrate of the fluorescent display tube.
도 1에서 도시하는 바와 같이, 형광 표시관은 사이드 글래스(2)에 의해 접착되는 전면 기판(4) 및 후면 기판(6)과, 이들 기판이 형성하는 용기 내부를 가로지르도록 필라멘트 지지체(8)에 의해 양끝단이 고정되는 다수개의 필라멘트(10)와, 후면 기판(6)의 표면에 형성되는 애노드부와, 상기한 필라멘트(10)와 애노드부 사이에서 특정의 애노드부 패턴을 감싸도록 고정되는 금속 매쉬(mesh) 형태의 그리드 전극(12)을 포함한다.As shown in FIG. 1, the fluorescent display tube includes a front substrate 4 and a rear substrate 6 bonded by side glass 2, and a filament support 8 to cross the inside of a container formed by these substrates. A plurality of filaments 10 fixed at both ends thereof, an anode portion formed on the surface of the rear substrate 6, and fixed to surround a specific anode portion pattern between the filament 10 and the anode portion It includes a grid electrode 12 in the form of a metal mesh.
상기한 애노드부는 도 2에서 도시하는 바와 같이, 외부 리드(14)와 애노드 전극(16)을 전기적으로 연결시키기 위하여 회로도를 구성하는 배선층(18)과, 상기한 배선층(18) 위로 통전홀(20a)을 형성하면서 후면 기판(6) 전체에 걸쳐 형성되는 절연층(20)과, 상기한 통전홀(20a)에 형성되는 도트층(22)과, 상기한 도트층(22)과 접촉하면서 절연층(20) 위로 형성되는 애노드 전극(16) 및 애노드 전극(16)의 표면에 형성되는 형광층(24)을 포함한다.As shown in FIG. 2, the anode part includes a wiring layer 18 constituting a circuit diagram for electrically connecting the external lead 14 and the anode electrode 16, and a conduction hole 20a over the wiring layer 18. ), The insulating layer 20 formed over the entire rear substrate 6, the dot layer 22 formed in the conduction hole 20a, and the insulating layer while contacting the dot layer 22. An anode electrode 16 formed over the 20 and a fluorescent layer 24 formed on the surface of the anode electrode 16 are included.
상기한 도트층(22)은 애노드 전극(16)의 함몰을 방지하면서 배선층(18)과 애노드 전극(16)을 연결하여 통전성을 높이며, 상기한 절연층(20)은 애노드 전극(16) 사이를 절연시켜 인접한 애노드 전극과의 쇼트를 방지하는 역할을 한다.The dot layer 22 connects the wiring layer 18 and the anode electrode 16 while preventing the depression of the anode electrode 16 to increase the electrical conductivity. The insulating layer 20 is formed between the anode electrodes 16. It insulates and serves to prevent shorts with adjacent anode electrodes.
이로서 외부 리드(14)에 의해 배선층(18)으로 인가된 전압은 도트층(22)을 거쳐 애노드 전극(16)에 전달되며, 애노드 전극(16)과 그리드 전극(12)의 제어에 의해 필라멘트(10)에서 방출된 열전자를 제공받아 형광층(24)을 발광시키게 된다.As a result, the voltage applied to the wiring layer 18 by the external lead 14 is transmitted to the anode electrode 16 via the dot layer 22, and under the control of the anode electrode 16 and the grid electrode 12, the filament ( The fluorescent layer 24 is emitted by receiving the hot electrons emitted by 10).
이 때, 본 실시예에 의한 형광 표시관은 배선층(18)과 애노드 전극(16)을 접속시키기 위한 통전홀(20a)이 애노드 전극(16)의 하부에 위치하며, 특히 애노드 전극(16)의 하부에서 상기한 배선층(18)은 이 애노드 전극(16)과 동일한 폭으로 형성된다.At this time, in the fluorescent display tube according to the present embodiment, a conduction hole 20a for connecting the wiring layer 18 and the anode electrode 16 is located under the anode electrode 16, and in particular, the anode electrode 16 The wiring layer 18 described above is formed to have the same width as the anode electrode 16.
그리고 상기한 절연층(20)의 통전홀(20a) 또한 배선층(18)과 동일하거나 보다 작은 폭으로 형성되어 상기한 배선층(18)을 노출시키며, 이러한 통전홀(20a) 내부로 도트층(22)이 위치하여 애노드 전극(16)과 배선층(18)을 전기적으로 연결시킨다.In addition, the conduction hole 20a of the insulating layer 20 is also formed to have the same or smaller width than the interconnection layer 18 to expose the interconnection layer 18, and the dot layer 22 into the conduction hole 20a. ) Is positioned to electrically connect the anode electrode 16 and the wiring layer 18.
이를 보다 상세하게 설명하면, 상기 배선층(18)은 스크린 인쇄법 또는 스퍼터링법으로 후면 기판(6)의 표면에 대략 50∼200㎛의 폭으로 형성되는데, 상기한 배선층(18)은 특히 애노드 전극(16)이 위치할 부분에서 상기 애노드 전극(16)과 동일한 형상으로 이루어지도록 보다 확장된 폭으로 형성된다. (도 3a 참고)In more detail, the wiring layer 18 is formed on the surface of the rear substrate 6 by a screen printing method or a sputtering method with a width of approximately 50 to 200 μm. The wiring layer 18 is particularly preferably an anode electrode ( At the portion 16 is to be positioned, it is formed to have a wider width so as to have the same shape as the anode electrode 16. (See Figure 3A)
그리고 배선층(18)이 형성된 후면 기판(6) 위로 절연층(20)이 위치하며, 절연층(20)은 배선층(18)의 확장된 부분을 노출시킬 수 있도록 배선층(18)과 동일한 폭의 통전홀(20a)을 형성한다. (도 3b 참고)In addition, the insulating layer 20 is positioned on the rear substrate 6 on which the wiring layer 18 is formed, and the insulating layer 20 has the same width as that of the wiring layer 18 so as to expose the extended portion of the wiring layer 18. The hole 20a is formed. (See Figure 3b)
그리고 상기한 통전홀(20a) 내부에 도트층(22)이 위치하며, 도트층(22) 표면으로 애노드 전극(16)과 표시 패턴 형상으로 이루어지는 형광층(24)이 차례대로 위치한다. (도 3c 및 도 3d 참고)The dot layer 22 is positioned inside the conduction hole 20a, and the anode layer 16 and the fluorescent layer 24 having a display pattern shape are sequentially positioned on the surface of the dot layer 22. (See Figures 3C and 3D)
이와 같이 애노드 전극(16)의 하부에서 배선층(18)과 도트층(22)이 애노드 전극(16)과 동일한 형상으로 이루어짐으로써 본 실시예는 다음과 같은 장점을 갖는다.As such, since the wiring layer 18 and the dot layer 22 are formed in the same shape as the anode electrode 16 under the anode electrode 16, the present embodiment has the following advantages.
첫째, 각 인쇄층들의 두께 산포가 최소화되어 형광층(24)이 보다 균일하게 형성된다. 이로서 형광층(24)의 불균일한 표면에 의해 발생하는 부분적인 얼룩 및 휘도 저하를 효과적으로 방지할 수 있다.First, the thickness distribution of each printed layer is minimized, so that the fluorescent layer 24 is formed more uniformly. As a result, partial unevenness and lowering of luminance caused by the uneven surface of the fluorescent layer 24 can be effectively prevented.
둘째, 배선층(18)과 도트층(22) 및 애노드 전극(16) 사이의 접촉 면적이 최대화되어 통전성이 향상된다. 이로서 애노드 전극(16)은 필라멘트(10)에서 방출된 열전자를 보다 많이 제공받을 수 있으므로 형광층(24)의 전체적인 휘도를 향상시킨다.Second, the contact area between the wiring layer 18 and the dot layer 22 and the anode electrode 16 is maximized, so that the electrical conductivity is improved. As a result, the anode electrode 16 may receive more hot electrons emitted from the filament 10, thereby improving the overall brightness of the fluorescent layer 24.
또한 기존 구조에서처럼 통전홀에서 멀어질수록 저항 증가에 의해 발생하는 휘도 저하를 근본적으로 방지할 수 있으므로, 형광층(24) 내부의 휘도 차이를 효과적으로 방지할 수 있다.In addition, as in the conventional structure, as the further away from the conduction hole, it is possible to fundamentally prevent the luminance deterioration caused by the increase in resistance, thereby effectively preventing the luminance difference inside the fluorescent layer 24.
따라서 상기한 구조에서는 인접한 그리드 전극(12)에 컷-오프 전압이 인가되어도 상기 컷-오프 전압에 의한 형광층의 휘도 저하가 최소화되어, 형광층의 컷-오프성 얼룩 및 부분적인 휘도 저하를 최소화할 수 있다.Therefore, in the above structure, even when the cut-off voltage is applied to the adjacent grid electrode 12, the luminance deterioration of the fluorescent layer due to the cut-off voltage is minimized, thereby minimizing the cut-off unevenness and partial luminance deterioration of the fluorescent layer. can do.
이와 같이 본 실시예는 애노드 전극과 동일한 폭으로 형성되는 배선층과 도트층에 의해 형광층의 휘도를 상승시키면서, 형광층 내부의 휘도 차이를 방지하여 형광 표시관의 표시 품질을 향상시킨다.As described above, the present embodiment improves the display quality of the fluorescent display tube by preventing the luminance difference inside the fluorescent layer while increasing the luminance of the fluorescent layer by the wiring layer and the dot layer having the same width as the anode electrode.
상기에서는 본 고안의 바람직한 실시예에 대하여 설명하였지만, 본 고안은 이에 한정되는 것이 아니고 실용신안등록청구범위와 고안의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 고안의 범위에 속하는 것은 당연하다.In the above description of the preferred embodiment of the present invention, the present invention is not limited to this, but can be carried out in various ways within the scope of the utility model registration claim and the detailed description of the invention and the scope of the accompanying drawings. Naturally, it belongs to the scope of the present invention.
이와 같이 본 고안에 의한 형광 표시관은 배선층과 도트층 및 애노드 전극 사이의 접촉 면적을 최대화함으로써 형광층의 휘도를 향상시키며, 각 인쇄층의 두께 산포와 인접한 그리드 전극의 컷-오프 전압에 의한 휘도 차이를 방지하여 형광 표시관의 표시 품질을 효과적으로 향상시킬 수 있다.As such, the fluorescent display tube according to the present invention improves the luminance of the fluorescent layer by maximizing the contact area between the wiring layer, the dot layer, and the anode electrode, and the luminance due to the thickness distribution of each printed layer and the cut-off voltage of the adjacent grid electrode. By preventing the difference, the display quality of the fluorescent display tube can be effectively improved.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019990009479U KR200225270Y1 (en) | 1999-05-31 | 1999-05-31 | Vacuum fluorescent display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019990009479U KR200225270Y1 (en) | 1999-05-31 | 1999-05-31 | Vacuum fluorescent display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000021593U KR20000021593U (en) | 2000-12-26 |
| KR200225270Y1 true KR200225270Y1 (en) | 2001-05-15 |
Family
ID=54763543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019990009479U KR200225270Y1 (en) | 1999-05-31 | 1999-05-31 | Vacuum fluorescent display |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200225270Y1 (en) |
-
1999
- 1999-05-31 KR KR2019990009479U patent/KR200225270Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000021593U (en) | 2000-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR200225270Y1 (en) | Vacuum fluorescent display | |
| KR100362440B1 (en) | Dual layer vacuum fluorescent display | |
| CN217562588U (en) | Miniature LED chip and display module | |
| US6535184B1 (en) | Dynamic driving vacuum fluorescent display | |
| KR100291785B1 (en) | Vacuum Fluorescent Display | |
| KR200258250Y1 (en) | Field Emission Display | |
| KR100224743B1 (en) | Field emission display device with an improved horisontal resistance layer | |
| KR100338028B1 (en) | Vacuum fluorescent display | |
| KR100334014B1 (en) | Front emission fluorescent display tube | |
| KR100362439B1 (en) | Chip in glass type vacuum fluorescent display device | |
| KR100612226B1 (en) | Vacuum fluorescent display device | |
| JPH021805Y2 (en) | ||
| KR100778498B1 (en) | Vacuum fluorescent display | |
| KR100362537B1 (en) | Vacuum fluorescent display device | |
| KR100362536B1 (en) | Vacuum fluorescent display | |
| KR100277645B1 (en) | Vacuum fluorescent display | |
| KR100717779B1 (en) | Vacuum fluorescent display device | |
| KR100329574B1 (en) | Flat panel display having non-luminecent region with small area | |
| KR100312692B1 (en) | Vacuum fluorescent display | |
| KR100291784B1 (en) | Vacuum Fluorescent Display and Production Method of The Same | |
| KR100307166B1 (en) | Dual layer vacuum fluorescent display | |
| KR940004694Y1 (en) | Fluorescent display tube | |
| KR100300337B1 (en) | Vacuum fluorescent display | |
| KR100346551B1 (en) | Vacuum fluorescent display device | |
| KR20020068931A (en) | Vacuum fluorescent display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| LAPS | Lapse due to unpaid annual fee |