Nothing Special   »   [go: up one dir, main page]

KR20010021494A - 에피택셜 증착에 의한 프리 스탠딩 기판의 제조를 위한열적 부정합 보정 - Google Patents

에피택셜 증착에 의한 프리 스탠딩 기판의 제조를 위한열적 부정합 보정 Download PDF

Info

Publication number
KR20010021494A
KR20010021494A KR1020007000016A KR20007000016A KR20010021494A KR 20010021494 A KR20010021494 A KR 20010021494A KR 1020007000016 A KR1020007000016 A KR 1020007000016A KR 20007000016 A KR20007000016 A KR 20007000016A KR 20010021494 A KR20010021494 A KR 20010021494A
Authority
KR
South Korea
Prior art keywords
substrate
layer
semiconductor material
epitaxial
epitaxy
Prior art date
Application number
KR1020007000016A
Other languages
English (en)
Inventor
글렌 에스. 솔로몬
Original Assignee
추후제출
씨비엘 테크놀러지스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 추후제출, 씨비엘 테크놀러지스 filed Critical 추후제출
Publication of KR20010021494A publication Critical patent/KR20010021494A/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/46—Sulfur-, selenium- or tellurium-containing compounds
    • C30B29/48—AIIBVI compounds wherein A is Zn, Cd or Hg, and B is S, Se or Te
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/64—Flat crystals, e.g. plates, strips or discs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0137—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/913—Graphoepitaxy or surface modification to enhance epitaxy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/915—Separating from substrate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

에피택셜하게 증착된 막을 사용하고, 추가의 장치 또는 에피택셜 공정을 위한 기판 소재로서 사용되는 두꺼운, 고품질의 GaN 기판의 제조 방법. 막(11)이 처분성 기판(10)에 에피택셜 방법으로 증착된다. 상기 증착된 막은 충분히 두꺼우며, 따라서 냉각시에 열적 부정합이 새로 증착된 에피택시가 아닌 하부의 처분성 기판의 균열을 통해 제거된다. 상기 에피택셜막은 추가의 에피택셜 증착 또는 장치 공정을 위한 플랫폼이 된다.

Description

에피택셜 증착에 의한 프리 스탠딩 기판의 제조를 위한 열적 부정합 보정 {THERMAL MISMATCH COMPENSATION TO PRODUCE FREE STANDING SUBSTRATES BY EPITAXIAL DEPOSITION}
제조 공정의 범위가 반도체 및 세라믹 공정과 같은 기성 분야로부터 새로운 적용을 갖는 신규 소재 시스템으로 확장됨에 따라, 연구 및 개발 분야가 그 기술이 이미 빠르고 자연적으로 진행된 곳에서 현저한 병목이 되었다. 폭넓은 밴드갭(bandgap) 반도체, GaN의 경우가 그러하며, 여기서 상기 소재의 높은 녹는점 및 상기 온도 부근에서 N의 액체 또는 고체에 걸친 높은 증기압 때문에, 반도체 제조를 위한 가용 크기의 벌크 GaN 결정을 제조하는 것이 불가능하다. 이처럼, GaN 막이 인조 기판 소재, 일반적으로는 사파이어에 GaN을 증착시켜 제조되며, 여기에 커다란 격자 부정합 및 열적 부정합이 있다. 격자 부정합이란 기판과 에피택시 사이에서 적절한 기초 결정 길이(격자 상수)와 그 길이가 다른 것이다. 그 결과인 소재는 상기 막으로부터 제조된 전자 장비 및 광전자 장비의 성능을 제한하는 커다란 어긋남(dislocation) 밀도를 갖는다. 비록 기술자가 이러한 부정합 문제의 주변에서 작업하는데 있어 완만하게 성공하고 있으나, 산업의 진보는 유용한 천연 기판과 함께 향상될 것이다.
GaN의 에피택셜 증착조차 어려웠으며, GaAs와 같은 유사한 화합물과 병행하지 않았다. 에피택셜 공정을 완전하게 조사하기 위해 연구자들은, 예를 들어 하이드리드 기체상(HVPE) 에피택시와 같은 단순 에피택시 기법으로 복귀했다. 상기 기술에서, 커다란 GaN 성장율 및 두께가 생성될 수 있었다. 그러나, 상기 GaN 에피택시가 약 10 ㎛를 넘는 경우에, 상기 GaN 막은 냉각시에 균열(crack)을 만들었다. 이러한 균열은 GaN 에피택시 기판 시스템에서, GaN 막 및 기판 소재 사이의 열적 부정합 때문에 발생한 커다란 스트레인(strain)을 제거하기 위한 메카니즘이다.
Tischler 등의 미국 특허 제 5,679,152호는 성장 기판에 GaN을 에피택셜하게 증착시켜 단일 결정 GaN 기판을 제조하는 방법을 개시한다. 성장 온도에서 성장 기판은 GaN 증착의 완료 이전 또는 이후에 완전하게 에칭되어 제거, 즉 "희생" 된다. 다음 GaN 층이 냉각되는 경우에, 희생 기판이 더이상 존재하지 않기 때문에 열적 부정합은 없다. 그러나, 상기 방법은 몇가지 단점을 갖는다. 상기 방법은 희생 기판이 높은 성장 온도에서 완전히 제거될 것을 요구하므로, 증착 채임버는 두개로 나뉘어야 하며 증착이 한 채임버에서 수행되는 동안에 에칭 공정이 다은 채임버에서 수행되어야 한다. 이 방법에 필요한 부가의 에칭은 비용과 공정 복잡성을 상승시킨다. 추가로, 상기 두가지 공정을 조절하는 것과 그것들이 각각 적절하게 분리되었음을 담보하는 것은 공정의 어려움을 초래한다. 또한, 희생 기판이 에칭되어 제거된 이후에 GaN 층을 그 위치에 유지시키는 것도 어렵다.
추가의 선행기술이 있으며, 이는 하기 두개의 카테고리로 구분된다: 성장후에 다른 공정에서 원치 않는 기판을 제거하는 방법, 및 에피택시가 종종 유니버셜 컴플라이언트(compliant)로 명명되는 기판에서 스트레인 없이 성장되도록 하는 방법. 전자의 예로는 플립-칩(flip-chip) 결합법이 있고, 후자의 예로는 규소(SOI)에 증착시킨 산화규소(SiO2)에 증착된 규소막에서의 소재의 에피택셜 성장, 및 하부층(유니버셜 기판(Universal Substrate)으로 명명)위의 포스트 구조상의 막으로서 지지되는 가공된 얇은 막에서의 에피택셜 성장이다. 플립-칩 결합은 에피택셜하게 증착된 막의 기판이 냉각후에 기판 에피택시 구조를 상하로 마운팅시켜 기판을 제거시킴에 의해 제거되도록 한다. SOI위의 규소 박막은 에피택셜하게 증착된 소재가 증착 온도에서 산화물상에 부유하는 초박 규소 영역위에 응집하도록 한다. 그 효과는 유니버셜 기판의 경우와 유사하다: 격자 부정합 소재는 기판의 액체 산화물에 의해 기판의 나머지 부분과 분리된 초박 규소 영역에서 응집하고 성장할 수 있다. 상기 기판은 에피택시 소재의 특성을 신속하게 따른다. 그러나, 산화물이 완전히 냉각되기 전에 고체화되며, 따라서 효과적인 기판이 상당히 두꺼우며, 열적 부정합이 기판이 아닌 에피택시에서의 균열로 해소된다. 기판 또는 에피택시의 균열이 필연적이기 때문에, 유니버셜 기판은 열적 부정합 문제의 해결에 효과적으로 사용될 수 없다.
관련 출원에 대한 상호 참조
본원은 1997년 3월 7일자에 출원된 미국 가특허출원 제 60/051,816호 및 제 60/051,688호로부터 우선권을 주장하며, 상기 출원은 본원에 참고로서 통합된다.
기술분야
본 발명은 에피택셜 막 및 기판의 결정 성장 분야에 관한 것이다. 특히, 본 발명은 열적으로 부정합된 에피택시 및 기판의 결정 성장에 관한 것이며, 종래의 벌크(bulk) 성장 기술로는 제조될 수 없는 기판의 결정 성장에 관한 것이다.
발명의 요약
상기한 관점에서, 본 발명의 목적은 GaN 또는 관련 Ⅲ 내지 Ⅴ,Ⅱ 내지 Ⅵ, 또는 Ⅳ족 화합물 또는 합금의 두꺼운, 고품질의 기판을 제공하는 것 및 이를 쉽고 값싸게 제조하는 방법에 관한 것이다. 본 발명의 한 관점에서, GaN 기판이 에피택셜 증착법을 사용하는 처분성 기판에서 성장되며, 에피택셜이 충분히 두꺼워 냉각시에 전체 열적 부정합 스트레인 에너지가 에피택시의 소재 한계를 능가하기 전에 처분성 기판의 소재 한계를 능가한다. 따라서, 처분성 기판이 냉각시에 에피택시 대신에 플라스틱(plastic) 완화(relaxation)를 수행한다. 냉각시에 열적 부정합으로 인한 결함의 생성을 피하기 위해 처분성 기판을 제거할 필요가 없다는 것은 유의할만하다. 일반적으로, 에피택시의 두께는 기판과 같은 정도의 두께이다. 이와 대조적으로 선행 기술의 에피택시는 통상 기판 보다 10배 내지 20배 얇다. 본 발명에서 냉각시에 에피택시에서 보다는 기판에서 결함이 생성되도록, 기판과 에피택시의 상대적인 두께가 사용 소재에 따라 선택된다.
본 발명의 다른 관점에서, 처분성 기판에 편중된 균열을 촉진하기 위해 처분성 기판의 뒷면을 미리 가공하는 방법이 제공된다. 상기 가공은 얇은 기판의 표면을 정밀하게 패턴화하는 것을 포함한다.
본 발명의 다른 관점에서, 에피택셜 성장 표면으로서 적합한 적절하게 얇은 합성 기판이 제공된다. 상기 합성 기판은 두꺼운 기초 기판의 한면에 증착된 소재의 박층을 구성한다. 상기 예비 증착시킨 층은 층간물질층(interlayer)으로 명명되며, GaN 증착을 위한 응집 표면의 필수적인 특성을 포함한다. 상기 방법에서, 가장 쉽게 수득할 수 있는 기초 기판이 층간물질층막과 함께 사용될 수 있으며, 상기 층간물질층막이 두꺼운 에피택셜막을 위한 응집 표면으로서 보다 더 적합하다.
본 발명의 다른 관점에서, 기초 기판위에 얇은 매개층을 포함하는 합성 기판에 증착시켜 두꺼운 GaN 기판을 제조하는 방법이 제공된다. 냉각시키는 동안 매개층이 균열하여, 에피택셜 표면층에서의 열적 부정합 스트레인을 제거한다. 상기 층간물질층은 기판과 함께 패턴화될 수 있다.
본 발명의 다른 관점에서, 기체상 에피택시 방법을 사용하는 GaN 기판 또는 관련 화합물의 제조를 위한 방법이 제공된다. 관련 화합물은 화합물의 Ⅲ 내지 Ⅴ 족 및 그의 합금을 모두 포함한다.
본 발명은 기판-에피택시 시스템이 성장 온도로부터 냉각될 경우에, 에피택셜막의 균열을 유도하는 열적 부정합 문제를 해결한다. 본 발명은 그의 두께가 충분히 두꺼운 에피택셜막의 증착에 의존하며, 그 결과 냉각시 기판 내의 스트레인 에너지가 그의 균열이 생성될 때의 값을 초과하여 기판에 균열을 생성시키므로써, 에피택시에서 그러한 지점에 도달하기 이전에 상기 스트레인을 제거할 수 있다. 일단 스트레인 제거 균열이 기판에 형성되면, 에피택시 내의 스트레인이 제거되고 에피택시에 균열이 생성되지 않는다. 기판의 구조적 통합이 희생됨에 따라, 비록 균열된 기판을 에피택시로부터 제거할 실질적인 필요성은 없다고 하더라도, 기판은 처분성이며 에피택시의 구조적 통합성이 보존된다. 처분성 기판의 균열을 촉진하기 위한 발명의 변형은 균열을 촉진하기 위해 에칭한 패턴으로 기판의 뒷면에 있는 얇은 처분성 기판을 미리 가공하는 것을 포함한다. 에칭한 패턴은 기판에 훨씬 더 얇은 영역을 생성시키고, 기판의 균열을 촉진하는 스트레스 밀집 영역을 만든다.
본 발명의 구체예는 두 가지의 기초적인 기술을 사용한다. 제 1의 방법은 에피택셜 증착막으로서, 여기서 기판 두께 이상의 두께인 에피택셜 막을 증착시킨다. 제 2의 방법은 적절한 처분성 기판을 사용하며, 상기 처분성 기판은 얇게 제조된다. 효과적인 에피택셜의 두께가 기판의 두께를 초과하도록 한다. 현재의 방법을 사용하여 이러한 목적을 달성하는 것이 이제 가능하다; 그러나, 몇가지 예에서 적절하게 얇은 기판이 가독성으로 보다 더 유용할 수 있으나, 고품질의 에피택시를 위한 기판 소재로서의 용도로는 적합하지 않을 수 있다. 이러한 상황에서, 본 발명은 제 3의 방법을 사용한다. 즉, 얇은 기판에 부가의 소재를 예비 증착시킨다. 이러한 부가의 층간물질층은 고품질의 에피택시 성장에 보다 더 적합하며, 따라서 본 발명의 중요한 면이다. 본 발명자들은 상기 예비 증착시킨 층을 층간물질층이라 한다. 상기 부가의 층간물질층은 결정적인 에피택셜 성분 이전에 기판에 부가된 특별한 유형의 완충층이다. 따라서, 층간물질층-기판 조합은 목적하는 에피택시막의 증착에 있어서 기판이 되므로 또한 기판으로 호칭된다. 추가로, 본 발명은 몇가지 경우에 다른 유형의 층간물질층의 증착에 의해 보다 쉽게 수행될 수 있다. 이에 따라, 두꺼운 소재가 층간물질층위에 증착되고, 냉각되는 경우에, 층간물질층이 열적 부정합을 흡수하여 균열된다. 본 발명의 한 구체예에서, 층간물질층이 저품질의 에피택셜 소재를 생성할 수있는 우수한 처분성 기판 선택, 및 목적하는 두꺼운 에피택셜 소재 사이에서 특별한 완충층으로서 역할하는 것을 주목하라. 따라서, 상기 구체예에서는 특별한 층간물질층이 최종의 에피택셜 품질을 향상시키기 위해 사용된다. 다른 층간물질층의 구체예에서, 얇은 층간물질층이 기판 또는 에피택시로부터 충분히 분리되어 합성 기판의 층간물질층 성분이 냉각시에 균열되거나, 박리(delamination)되도록 한다. 본 발명의 중요한 면인 제 4의 방법은 패턴화한 기판을 사용하여 냉각시에 에피택시층 보다 기판으로의 균열의 편중을 촉진하는 것이다. 상기 방법은 합성 기판에도 적용될 수 있으며, 이 경우에 층간물질층, 기초 기판 또는 양자 모두가 패턴화되어 층간물질층 또는 기초 기판에의 편중된 균열을 촉진할 수 있다. 패턴화한 층간물질층의 경우에, 층간물질층 부근 및 패턴 사이의 에피택시 부분이 균열 편중을 겪을 수 있다. 반면에 에피택시의 나머지 벌크는 원상태로 존재한다.
도면의 간단한 설명
도 1a 및 도 1b는 선행기술에 따른 측면도로서, 도 1a는 성장 온도에서 균열이 없는 에피택시막 및 일반적인 기판을 도시하며, 도 1b는 동일한 소재로서 보다 더 얇은 에피택셜막이 냉각시에 열적 부정합으로 균열된 것을 도시한다.
도 2a 및 도 2b는 본 발명에 따른 측면도로서, 도 2a는 성장 온도에서 깨끗한, 균열이 없는 에피택시막 및 처분성 기판을 도시하며, 도 2b는 동일한 소재로서 냉각시에 보다 더 얇은 기판이 열적 부정합으로 균열되지만, 보다 더 두꺼운 에피택셜막은 균열이 없음을 도시한다.
도 3은 기존의 얇은 기판위에 층간물질층의 증착을 도시하며, 그 결과 층간물질층이 두꺼운 에피택시를 위한 적절한 응집층으로 작용하고, 반면에 보다 하부의 처분성 기판은 쉽게 얇게될 수 있는 소재로 제조된다.
도 4a 및 도 4b는 측면도로서, 도 4a는 규소에 GaN의 두꺼운 에피택시의 증착을 도시하며, 도 4b는 사파이어(우수한 응집 기판이다)에서의 증착을 도시한다.
도 5는 도 3과 마찬가지로, 우수한 응집성을 갖는 예비 증착시킨 층간물질층소재를 지닌 얇은 규소상의 두꺼운 에피택셜막에 대한 측면도이다.
도 6a 및 6b는 측면도로서, 도 6a는 성장 온도에서의 기판과 에피택시 사이에 증착된 층간물질층을 도시하며, 도 6b는 냉각된 결과 열적 부정합으로 인한 층간물질층의 균열(또는 박리)을 도시한다.
도 7a 및 7b는 바닥면에 날카로운 피트를 패턴화하여 결함을 생성시키고, 확장시키기 위해 가공처리된 기판의 측면도이다. 도 7a는 증착전에 패턴화한 기판을 도시한다. 도 7b는 증착된 에피택시를 지닌 열적 부정합으로 인한 균열후의 동일한 기판을 도시한다.
도 8a 및 도 8b는 도 7a 및 도 7b와 마찬가지로 균열을 만들기 위해 가공처리된 기판을 도시한 도면이다. 도 8a에서 에피택시는 증착되지 않았으나, 도 8b에서는 증착되었으며, 에피택시-기판은 냉각되었고, 기판은 균열되었다.
발명의 상세한 설명
본 발명은 기판에 소재를 에피택셜하게 증착시키는데 있어 오랜기간 문제점이었던, 에피택셜층과 기판사이의 열적 부정합이 에피택셜층에 부정합을 유도하는 문제를 해결하였다. 열적 부정합이란 온도 변화에 다른 두가지 소재의 격자 상수변화에서의 차이로서 정의된다. 이러한 분야의 선행 기술은 대체로 에피택셜층과 기판 사이에 커다란 격자 부정합을 지닌 소재를 증착하는 방법에 제한되었다. 상기 격자 부정합은 에피택시(또는 에피택시의 각 성분)와 기판과의 격자 상수의 차이로서 정의된다. 대부분의 기술에서, 격자 부정합의 효과를 없애기 위해 에피택셜층이 기판 보다 훨씬 더 얇았다. 본 발명은 그것이 해결하고자 하는 문제 및 그 해법에 있어서 상기 선행 기술과는 다르다. 본 발명은 격자 부정합이 아닌 열적 부정합과 관련하여 상기 문제를 해결하고자 하는데 중점이 있다. 부가하여, 본 발명은 기판 보다 더 얇은 에피택셜층을 사용하지는 않으며, 오히려 그것이 장착되는 기판 보다 훨씬 더 두꺼운 에피택셜층을 사용한다.
본 발명은 에피택셜층이 충분한 두께로 제조되어, 온도 변화시에 발생하는 열적 부정합이 에피택시가 아닌 기판에서의 결함 발생을 주로 수반하는 공정에 가장 바람직하게 적용될 수 있다. 합성 기판의 경우에, 상기 결함 생성이 기초 기판, 기초 기판에 증착된 층간물질층, 또는 양자 모두에서 발생할 수 있다. 본 발명은 처분성 기판에 두껍고, 에피택셜하게 증착된 막의 제조에 적용될 수 있다. GaN, InN, AIN 또는 다른 합금과 같은 소재의 시스템의 경우에, 상기 소재는 처분성 기판에 증착될 수 있으며, 추가의 장치 품질 에피택시를 위한 호모에피택셜 기판으로서 사용될 수 있다. 비록 상기 다양한 소재 시스템에 사용되지만, 예시를 위해 주로 GaN 기판의 제조와 관련하여 기술하며, 이는 다른 성분과 도프(dope)된 모든 GaN 변형물을 포함하는 것으로서 정의된다.
도 1a는 성장 온도, 즉 에피택셜 증착이 발생한 온도에서 상대적으로 두꺼운 기판(10)위에 에피택셜하게 증착된 공지의 얇은 막(11)의 단면을 도시한다. 통상, 상기 기판은 그 두께가 300 마이크론 정도이며, 에피택셜층은 1 내지 10 마이크론 정도의 두께이다(즉, 상기 기판이 에피택셜층 보다 30 내지 300 배 두껍다). 도 1b에서, 에피택셜층 및 기판이 냉각된다. 상기 증착된 층 및 기판은 성장 온도에서 스트레인이 없으나, 상기 두 소재 상이의 열적 부정합으로 인해 냉각시에 구조에 스트레인이 발생한다. 상기 스트레인은 스트레인과 관련된 에너지가 상기 스트레인을 제거할 구조적 변화를 야기하는데 필요한 에너지를 초과할 때 까지 에피택시 및 기판에 존재할 수 있다. 그러한 구조적 변화의 예는 균열 또는 어긋남이다 (12); 만약 기판 또는 에피택시에 축적된 스트레인 에너지가 균열 또는 어긋남을 생성시키는데 필요한 에너지를 초과하면, 균열 또는 어긋남이 생성되어, 확장되고, 스트레인을 제거한다. 축적된 스트레인 에너지가 에피택시 또는 기판에서의 결함의 생성을 위한 값을 초과하는 지의 여부는 두 소재의 강도, 각각의 소재에서 결함을 해소하는 스트레인의 생성, 및 최종적으로 각 소재의 두께에 의존한다.
도 2a는 성장 온도에서 기판(14)에 증착된 에피택셜층(13)을 보여준다. 본 발명의 교시에 따라, 에피택셜층(13)은 기판(14)과 같은 정도의 두께를 갖는다. 본 발명의 바람직한 실시예에서, 기판은 통상 20-100 마이크론 두께이고, 에피택셜층은 50-300 마이크론 두께이다. 예를 들어, 100 마이크론 두께의 사파이어층에 증착된 100-150 마이크론 두께의 GaN 에피택시층이 충분하다. 상기 에피택셜층은, 예를 들어 기체상 에피택시와 같은 표준 화학 증기 증착법을 사용하여 증착된다. 바람직한 실시예에서, 하이드리드 기체상 에피택시가 사용되며, 이는 빠른 성장 속도를 제공하고, 저렴하며, 안전하기 때문이다. 성장은 고압, 저압, 또는 대기압에서 수행될 수 있다. 상기 기술은 당업계에 잘 알려진 기술이며, 도 1a 및 도 1b에 도시한 바와 같이 증착층에 통상적으로 사용된다. 증착 완료후에, 에피택시 및 기판의 온도를 성장 온도로부터 낮추며, 소재 사이의 열적 부정합이 스트레인을 야기한다. 도 2b에 도시한 바와 같이, 기판(15)에 결함이 생성되는데 이는 기판이 에피택시에 비해 상대적으로 얇기 때문이다. 이로써 열적 부정합 스트레인이 제거되며, 에피택셜층(13)는 스트레인이 없다.
몇몇의 경우에, 우수한 품질의 응집층이고, 또한 우수한 구조적 특성을 지닌채 충분히 작은 두께로 제조될 수 있는 기판 소재를 발견하는 것이 어렵다. 이러한 상황에서, 추가의 기술이 사용될 수 있다. 도 3은 기초 기판(17), 및 얇은 층간물질층(16)으로 구성된 신규한 합성 기판을 도시한다. 상기한 것과 동일한 기판 (15)이 기초 기판(17)으로 사용될 수 있다. 층간물질층(16)은 일반적으로 1 마이크론 미만의 두께이며 기초 기판 소재의 선택하에 가요성을 제공하도록 고안되었다. 상기 층간물질층은 에피택시 공정에 대한 출발 성분으로서 증착된, 예비 증착이거나, 표면 반응으로 기초 기판에 형성될 수 있다. 상기 층간물질층(16)이 기판의 선택에 어느 정도 자유성을 부여하기 때문에, 열적 부정합에 의해 유도된 결함이 에피택셜층이 아닌 층간물질층 소재에서 생성되도록 할 수 있는 충분히 얇은 기판(17)의 제조에 보다 더 중점을 둘 수 있다. 층간물질층은, 예를 들어 산화규소, 질화규소, 틴화규소 또는 사파이어와 같은 다양한 다른 소재로 구성될 수 있다.
도 4a는 GaN의 에피택셜 증착용의 얇은 규소 기판(19)을 도시한다. 상기 규소는 매우 얇은 두께로 용이하게 제조될 수 있기 때문에 선택되었다. 그러나, GaN은 규소 기판에서 적절하게 성장할 수 없으며, 그 결과 거친 GaN 조직 형태(18)가 얻어진다. 이와 비교하면, 도 4b는 사파이어 기판(21)으로의 GaN의 일반적인 증착 (20)을 도시한다. 사파이어 기판이 GaN 에피택셜 증착용으로 보다 더 우수한 기판이나, 규소 기판(19) 보다 초박 기판으로 제조하기가 보다 더 어렵다. 따라서, 본 발명은 도 5에 제시한 것과 같은 해법을 제공한다. 얇은 층간물질층(23)이 얇은 규소 기판(24)에 증착된다. 이제 상기 결과로서, 층간물질층의 특성으로 인해 우수한 조직 형태를 지닌 합성 기판에 얇은 GaN 에피택셜층(22)이 증착될 수 있으며, 반면에 규소 기판 소재 선택으로 상기 기판이 GaN 에피택시에 비해 충분히 얇다.
본 발명의 추가의 관점은 냉각시에 균열 또는 박리를 위해 고안된 층간물질층의 사용이다. 그러한 경우에, 층간물질층이 기판의 얇은 처분성 부분으로 작용한다. 예를 들어, 도 6a에서 온도가 성장 온도이고, 층(25)이 에피택시이며, (26)은 층간물질층이고 (27)은 기초 기판이다. 도 6b에서, 샘플이 냉각되고, 열적 부정합이 층간물질층 소재 (28)에 의해 흡수된다. 여기서 층간물질층 소재가 균열되는 것으로 도시된 반면에, 박리하는 층간물질층 소재의 선택이 또한 장점이다.
본 발명의 다른 관점은 기판의 뒷면의 형태를 변경시키기 위한 공정 또는 패터닝의 부가이다. 도 7a는 기판의 뒷면을 도시하며, (28)은 날카로운 피트를 생성하도록 패턴화되었다. 기체상 에피택시와 같은 표준 화학 증기 증착법이 0.1 내지 수 마이크론 두께 정도의 얇은 패터닝층의 증착에 사용되었다. 상기 피트는 일반적으로, 10 내지 100 마이크론 떨어져 있으나, 특정 기판 소재 및 다른 변수에 따라 다른 공간 배치가 사용될 수 있다. 도 7b에서와 같이 상기 날카로운 피트가 결함의 개시자로서 사용된다. 에피택셜층 및 기판의 온도가 변하는 경우에, 상기 날카로운 피트가 기판의 바닥면에서 스트레인을 제거하는 결함(29)의 생성을 돕는다. 기판 뒷면의 패터닝을 뚜렷하게 하기 위한 대안적인 방법이 도 8a 및 도 8b에 도시된다. 도 8a에서, 기판의 뒷면(30)이 패턴화되어 기판이 부분적으로 얇게된다. 따라서, 기판 전체를 얇게할 필요가 없다. 도 8b에서, 두꺼운 에피택시(31)이 패턴화된 기판(29)에 증착되었다. 상기 샘플을 성장 온도로부터 냉각하여, 기판의 얇은 부위에 균열(31)이 생성되며, 그 결과 열적 부정합 스트레인을 감소시킨다. 다른 변형예에서, 기판을 곳곳을 통과하는 구멍이 결함의 개시자를 형성할 수 있다.
본 발명의 다른 관점은 기판의 바닥면에 대해 상기한 것과 유사한 방법으로 층간물질층의 표면을 처리하거나 패턴화하는 것이다. 그러한 패턴화는 냉각시 층간물질층에 편중된 균열을 초래한다. 상기한 경우에 비록 에피택시 부분이 균열될 수 있지만, 상기한 손상된 부분이 층간물질층의 패턴 사이의 매우 얇은 부분으로 제한되어 나머지 에피택시의 벌크는 원상태로 존재한다.

Claims (14)

  1. 에피택셜층이 기판 두께 정도의 두께를 가지며, 에피택셜층과 기판이 열적으로 부정합된, 반도체 소재의 에피택셜층을 성장 온도에서 화학 증기 증착법 (chemical vapor deposition technique)을 이용하여 기판에 증착시키는 단계; 및
    에피택셜층과 기판 사이의 열적 부정합이 냉각시에 에피택시가 아닌 기판에 결함을 생성시키는 에피택셜층 및 기판의 냉각 단계를 포함하여, 반도체 소재의 고품질의 두꺼운 층을 생성시키는 반도체 소재의 두꺼운 층의 제조 방법.
  2. 제 1항에 있어서, 기판이 규소, 사파이어, 또는 탄화규소(silicon carbide)로 구성된 기초 기판위에 증착된 얇은 층간물질층을 포함하는 합성 기판인 것을 특징으로 하는 제조 방법.
  3. 제 2항에 있어서, 얇은 층간물질층이 산화규소(silicon oxide), 질화규소 (silicon nitride), 또는 탄화규소로 구성된 것을 특징으로 하는 제조 방법.
  4. 제 2항에 있어서, 층간물질층이 냉각 중에 합성 기판 내에 결함이 생성되도록 패턴화된 것을 특징으로 하는 제조 방법.
  5. 제 1항에 있어서, 기판이 냉각 중에 기판 내에 결함이 생성되도록 패턴화된 것을 특징으로 하는 제조 방법.
  6. 제 1항에 있어서, 반도체 소재가 GaN 또는 관련 Ⅲ 내지 Ⅴ, Ⅱ 내지 Ⅵ, 또는 Ⅳ족 화합물 또는 합금인 것을 특징으로 하는 제조 방법.
  7. 제 1항의 방법에 따라 제조된 반도체 소재의 층.
  8. 반도체 소재의 층이 기판 두께 정도의 두께를 갖고, 에피택셜층과 기판이 열적 부정합되며, 열적 부정합에 의해 기판에 결함이 생성된, 기판에 에피택셜하게 증착된 반도체 소재의 층.
  9. 제 8항에 있어서, 반도체 소재가 GaN 또는 관련 Ⅲ 내지 Ⅴ, Ⅱ 내지 Ⅵ, 또는 Ⅳ족 화합물 또는 합금인 것을 특징으로 하는 반도체 소재의 층.
  10. 제 8항에 있어서, 기판이 규소, 사파이어, 또는 탄화규소로 구성된 기초 기판위에 증착된 얇은 층간물질층을 포함하는 합성 기판인 것을 특징으로 하는 반도체 소재의 층.
  11. 제 10항에 있어서, 결함이 기판의 층간물질층 부분에 생성된 것을 특징으로 하는 반도체 소재의 층.
  12. 제 10항에 있어서, 결함이 기판의 기초 기판 부분에 생성된 것을 특징으로 하는 반도체 소재의 층.
  13. 제 10항에 있어서, 층간물질층이 패턴화된 것을 특징으로 하는 반도체 소재의 층.
  14. 제 8항에 있어서, 기판이 패턴화된 것을 특징으로 하는 반도체 소재의 층.
KR1020007000016A 1997-07-03 1998-07-02 에피택셜 증착에 의한 프리 스탠딩 기판의 제조를 위한열적 부정합 보정 KR20010021494A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US5181697P 1997-07-03 1997-07-03
US5168897P 1997-07-03 1997-07-03
US60/051,816 1997-07-03
US60/051,688 1997-07-03
PCT/US1998/014002 WO1999001594A1 (en) 1997-07-03 1998-07-02 Thermal mismatch compensation to produce free standing substrates by epitaxial deposition

Publications (1)

Publication Number Publication Date
KR20010021494A true KR20010021494A (ko) 2001-03-15

Family

ID=26729719

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020007000016A KR20010021494A (ko) 1997-07-03 1998-07-02 에피택셜 증착에 의한 프리 스탠딩 기판의 제조를 위한열적 부정합 보정
KR1020007000018A KR20010021496A (ko) 1997-07-03 1998-07-02 에피택셜 필름의 결함 제거 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020007000018A KR20010021496A (ko) 1997-07-03 1998-07-02 에피택셜 필름의 결함 제거 방법

Country Status (5)

Country Link
US (2) US6146457A (ko)
EP (2) EP1007768A4 (ko)
JP (2) JP2002510275A (ko)
KR (2) KR20010021494A (ko)
WO (2) WO1999001593A2 (ko)

Families Citing this family (124)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679152A (en) * 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
US6958093B2 (en) * 1994-01-27 2005-10-25 Cree, Inc. Free-standing (Al, Ga, In)N and parting method for forming same
CN1131548C (zh) * 1997-04-04 2003-12-17 松下电器产业株式会社 半导体装置
JP4352473B2 (ja) * 1998-06-26 2009-10-28 ソニー株式会社 半導体装置の製造方法
JP2000349264A (ja) * 1998-12-04 2000-12-15 Canon Inc 半導体ウエハの製造方法、使用方法および利用方法
US6372041B1 (en) * 1999-01-08 2002-04-16 Gan Semiconductor Inc. Method and apparatus for single crystal gallium nitride (GaN) bulk synthesis
JP3587081B2 (ja) 1999-05-10 2004-11-10 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体発光素子
JP3555500B2 (ja) 1999-05-21 2004-08-18 豊田合成株式会社 Ｉｉｉ族窒化物半導体及びその製造方法
DE19929591A1 (de) * 1999-06-28 2001-01-04 Max Planck Gesellschaft Herstellung von epitaktischen GaN-Schichten auf Substraten
US6580098B1 (en) * 1999-07-27 2003-06-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
JP3591710B2 (ja) * 1999-12-08 2004-11-24 ソニー株式会社 窒化物系ｉｉｉ−ｖ族化合物層の成長方法およびそれを用いた基板の製造方法
US6380108B1 (en) 1999-12-21 2002-04-30 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby
JP4432180B2 (ja) * 1999-12-24 2010-03-17 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法、ｉｉｉ族窒化物系化合物半導体素子及びｉｉｉ族窒化物系化合物半導体
JP2001185493A (ja) 1999-12-24 2001-07-06 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
US6417077B1 (en) * 2000-02-07 2002-07-09 Motorola, Inc. Edge growth heteroepitaxy processes with reduced lattice mismatch strain between a deposited semiconductor material and a semiconductor substrate
US6596079B1 (en) * 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
US6447604B1 (en) * 2000-03-13 2002-09-10 Advanced Technology Materials, Inc. Method for achieving improved epitaxy quality (surface texture and defect density) on free-standing (aluminum, indium, gallium) nitride ((al,in,ga)n) substrates for opto-electronic and electronic devices
JP2001267242A (ja) * 2000-03-14 2001-09-28 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体及びその製造方法
US7141444B2 (en) * 2000-03-14 2006-11-28 Toyoda Gosei Co., Ltd. Production method of III nitride compound semiconductor and III nitride compound semiconductor element
JP3946427B2 (ja) * 2000-03-29 2007-07-18 株式会社東芝 エピタキシャル成長用基板の製造方法及びこのエピタキシャル成長用基板を用いた半導体装置の製造方法
TW518767B (en) * 2000-03-31 2003-01-21 Toyoda Gosei Kk Production method of III nitride compound semiconductor and III nitride compound semiconductor element
JP2001313259A (ja) * 2000-04-28 2001-11-09 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体基板の製造方法及び半導体素子
US7687888B2 (en) 2000-08-04 2010-03-30 The Regents Of The University Of California Method of controlling stress in gallium nitride films deposited on substrates
US7619261B2 (en) * 2000-08-07 2009-11-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US6673149B1 (en) * 2000-09-06 2004-01-06 Matsushita Electric Industrial Co., Ltd Production of low defect, crack-free epitaxial films on a thermally and/or lattice mismatched substrate
US6391748B1 (en) * 2000-10-03 2002-05-21 Texas Tech University Method of epitaxial growth of high quality nitride layers on silicon substrates
FR2835096B1 (fr) * 2002-01-22 2005-02-18 Procede de fabrication d'un substrat auto-porte en materiau semi-conducteur monocristallin
US7407869B2 (en) 2000-11-27 2008-08-05 S.O.I.Tec Silicon On Insulator Technologies Method for manufacturing a free-standing substrate made of monocrystalline semiconductor material
US6692568B2 (en) 2000-11-30 2004-02-17 Kyma Technologies, Inc. Method and apparatus for producing MIIIN columns and MIIIN materials grown thereon
WO2002043466A2 (en) 2000-11-30 2002-06-06 North Carolina State University Non-thermionic sputter material transport device, methods of use, and materials produced thereby
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
JP4534356B2 (ja) * 2001-01-16 2010-09-01 パナソニック株式会社 窒化物半導体層の製造方法および窒化物半導体基板の製造方法ならびに窒化物半導体基板製造用基体
DE10102315B4 (de) * 2001-01-18 2012-10-25 Aixtron Se Verfahren zum Herstellen von Halbleiterbauelementen und Zwischenprodukt bei diesen Verfahren
EP1367150B1 (en) 2001-02-14 2009-08-19 Toyoda Gosei Co., Ltd. Production method for semiconductor crystal and semiconductor luminous element
JP4084541B2 (ja) * 2001-02-14 2008-04-30 豊田合成株式会社 半導体結晶及び半導体発光素子の製造方法
JP2002280314A (ja) 2001-03-22 2002-09-27 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体の製造方法、及びそれに基づくｉｉｉ族窒化物系化合物半導体素子
WO2002080225A2 (en) * 2001-03-30 2002-10-10 Technologies And Devices International Inc. Method and apparatus for growing submicron group iii nitride structures utilizing hvpe techniques
WO2002082517A1 (en) 2001-03-30 2002-10-17 Toyoda Gosei Co., Ltd. Production method for semiconductor substrate and semiconductor element
US20040029365A1 (en) * 2001-05-07 2004-02-12 Linthicum Kevin J. Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
US6613143B1 (en) * 2001-07-06 2003-09-02 Technologies And Devices International, Inc. Method for fabricating bulk GaN single crystals
US20060011135A1 (en) * 2001-07-06 2006-01-19 Dmitriev Vladimir A HVPE apparatus for simultaneously producing multiple wafers during a single epitaxial growth run
US6616757B1 (en) 2001-07-06 2003-09-09 Technologies And Devices International, Inc. Method for achieving low defect density GaN single crystal boules
US20030205193A1 (en) * 2001-07-06 2003-11-06 Melnik Yuri V. Method for achieving low defect density aigan single crystal boules
US6936357B2 (en) * 2001-07-06 2005-08-30 Technologies And Devices International, Inc. Bulk GaN and ALGaN single crystals
US7501023B2 (en) * 2001-07-06 2009-03-10 Technologies And Devices, International, Inc. Method and apparatus for fabricating crack-free Group III nitride semiconductor materials
US20070032046A1 (en) * 2001-07-06 2007-02-08 Dmitriev Vladimir A Method for simultaneously producing multiple wafers during a single epitaxial growth run and semiconductor structure grown thereby
US7198671B2 (en) * 2001-07-11 2007-04-03 Matsushita Electric Industrial Co., Ltd. Layered substrates for epitaxial processing, and device
US6648966B2 (en) * 2001-08-01 2003-11-18 Crystal Photonics, Incorporated Wafer produced thereby, and associated methods and devices using the wafer
US7169227B2 (en) * 2001-08-01 2007-01-30 Crystal Photonics, Incorporated Method for making free-standing AIGaN wafer, wafer produced thereby, and associated methods and devices using the wafer
JP3690326B2 (ja) 2001-10-12 2005-08-31 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法
KR100811492B1 (ko) * 2002-02-26 2008-03-07 주식회사 엘지이아이 ＧａＮ계 전자소자 제조방법
TWI242796B (en) * 2002-09-04 2005-11-01 Canon Kk Substrate and manufacturing method therefor
JP2004103600A (ja) * 2002-09-04 2004-04-02 Canon Inc 基板及びその製造方法
US7261777B2 (en) * 2003-06-06 2007-08-28 S.O.I.Tec Silicon On Insulator Technologies Method for fabricating an epitaxial substrate
EP1484794A1 (en) * 2003-06-06 2004-12-08 S.O.I. Tec Silicon on Insulator Technologies S.A. A method for fabricating a carrier substrate
DE10334202A1 (de) * 2003-07-24 2005-02-17 Aixtron Ag CVD-Verfahren zum Abscheiden mindestens einer III-V-N-Schicht auf einem Substrat
FR2857983B1 (fr) * 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
US7538010B2 (en) * 2003-07-24 2009-05-26 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating an epitaxially grown layer
FR2857982B1 (fr) 2003-07-24 2007-05-18 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
US7135720B2 (en) 2003-08-05 2006-11-14 Nitronex Corporation Gallium nitride material transistors and methods associated with the same
FR2860248B1 (fr) * 2003-09-26 2006-02-17 Centre Nat Rech Scient Procede de realisation de substrats autosupportes de nitrures d'elements iii par hetero-epitaxie sur une couche sacrificielle
TWI236160B (en) * 2003-11-25 2005-07-11 Super Nova Optoelectronics Cor GaN light emitted diode with high luminescent efficiency and the manufacture method
US7071498B2 (en) * 2003-12-17 2006-07-04 Nitronex Corporation Gallium nitride material devices including an electrode-defining layer and methods of forming the same
US20050145851A1 (en) * 2003-12-17 2005-07-07 Nitronex Corporation Gallium nitride material structures including isolation regions and methods
US7229866B2 (en) 2004-03-15 2007-06-12 Velox Semiconductor Corporation Non-activated guard ring for semiconductor devices
US7417266B1 (en) 2004-06-10 2008-08-26 Qspeed Semiconductor Inc. MOSFET having a JFET embedded as a body diode
US7361946B2 (en) * 2004-06-28 2008-04-22 Nitronex Corporation Semiconductor device-based sensors
US7339205B2 (en) * 2004-06-28 2008-03-04 Nitronex Corporation Gallium nitride materials and methods associated with the same
US7687827B2 (en) * 2004-07-07 2010-03-30 Nitronex Corporation III-nitride materials including low dislocation densities and methods associated with the same
EP1831919A2 (en) * 2004-10-28 2007-09-12 Nitronex Corporation Gallium nitride/silicon based monolithic microwave integrated circuit
US7247889B2 (en) 2004-12-03 2007-07-24 Nitronex Corporation III-nitride material structures including silicon substrates
US7436039B2 (en) * 2005-01-06 2008-10-14 Velox Semiconductor Corporation Gallium nitride semiconductor device
KR100615146B1 (ko) * 2005-02-03 2006-08-22 엘지전자 주식회사 질화갈륨 박막을 리프트 오프시키는 방법
US7365374B2 (en) 2005-05-03 2008-04-29 Nitronex Corporation Gallium nitride material structures including substrates and methods associated with the same
DE102005041643A1 (de) * 2005-08-29 2007-03-01 Forschungsverbund Berlin E.V. Halbleitersubstrat sowie Verfahren und Maskenschicht zur Herstellung eines freistehenden Halbleitersubstrats mittels der Hydrid-Gasphasenepitaxie
KR101204029B1 (ko) 2005-09-14 2012-11-27 삼성코닝정밀소재 주식회사 질화갈륨 단결정 후막의 제조방법
KR20080072833A (ko) * 2005-10-04 2008-08-07 니트로넥스 코오포레이션 광대역 애플리케이션을 위한 갈륨 나이트라이드 물질트랜지스터 및 방법
US8026568B2 (en) 2005-11-15 2011-09-27 Velox Semiconductor Corporation Second Schottky contact metal layer to improve GaN Schottky diode performance
WO2007064689A1 (en) * 2005-12-02 2007-06-07 Nitronex Corporation Gallium nitride material devices and associated methods
US7566913B2 (en) 2005-12-02 2009-07-28 Nitronex Corporation Gallium nitride material devices including conductive regions and methods associated with the same
US7897490B2 (en) * 2005-12-12 2011-03-01 Kyma Technologies, Inc. Single crystal group III nitride articles and method of producing same by HVPE method incorporating a polycrystalline layer for yield enhancement
US20080035143A1 (en) * 2006-08-14 2008-02-14 Sievers Robert E Human-powered dry powder inhaler and dry powder inhaler compositions
TWI319893B (en) * 2006-08-31 2010-01-21 Nitride semiconductor substrate, method for forming a nitride semiconductor layer and method for separating the nitride semiconductor layer from the substrate
US8188573B2 (en) * 2006-08-31 2012-05-29 Industrial Technology Research Institute Nitride semiconductor structure
CN100454490C (zh) * 2006-09-30 2009-01-21 中国科学院合肥物质科学研究院 自剥离氮化镓衬底材料的制备方法
US9416464B1 (en) 2006-10-11 2016-08-16 Ostendo Technologies, Inc. Apparatus and methods for controlling gas flows in a HVPE reactor
US8157914B1 (en) 2007-02-07 2012-04-17 Chien-Min Sung Substrate surface modifications for compositional gradation of crystalline materials and associated products
US7939853B2 (en) * 2007-03-20 2011-05-10 Power Integrations, Inc. Termination and contact structures for a high voltage GaN-based heterojunction transistor
US7799600B2 (en) * 2007-05-31 2010-09-21 Chien-Min Sung Doped diamond LED devices and associated methods
US20080303033A1 (en) * 2007-06-05 2008-12-11 Cree, Inc. Formation of nitride-based optoelectronic and electronic device structures on lattice-matched substrates
US7745848B1 (en) 2007-08-15 2010-06-29 Nitronex Corporation Gallium nitride material devices and thermal designs thereof
WO2009063288A1 (en) * 2007-11-15 2009-05-22 S.O.I.Tec Silicon On Insulator Technologies Semiconductor structure having a protective layer
US8026581B2 (en) * 2008-02-05 2011-09-27 International Rectifier Corporation Gallium nitride material devices including diamond regions and methods associated with the same
KR101423718B1 (ko) * 2008-02-26 2014-08-04 서울바이오시스 주식회사 낮은 결함 밀도를 가지는 단결정 실리콘 카바이드 기판 및그 제조 방법
US8343824B2 (en) * 2008-04-29 2013-01-01 International Rectifier Corporation Gallium nitride material processing and related device structures
EP2439316A4 (en) * 2009-06-01 2014-01-29 Mitsubishi Chem Corp NITRIDE-SEMICONDUCTOR CRYSTAL AND MANUFACTURING METHOD THEREFOR
US8507304B2 (en) * 2009-07-17 2013-08-13 Applied Materials, Inc. Method of forming a group III-nitride crystalline film on a patterned substrate by hydride vapor phase epitaxy (HVPE)
US8148241B2 (en) * 2009-07-31 2012-04-03 Applied Materials, Inc. Indium surfactant assisted HVPE of high quality gallium nitride and gallium nitride alloy films
US20110027973A1 (en) * 2009-07-31 2011-02-03 Applied Materials, Inc. Method of forming led structures
US8580593B2 (en) 2009-09-10 2013-11-12 Micron Technology, Inc. Epitaxial formation structures and associated methods of manufacturing solid state lighting devices
US9012253B2 (en) * 2009-12-16 2015-04-21 Micron Technology, Inc. Gallium nitride wafer substrate for solid state lighting devices, and associated systems and methods
SG185547A1 (en) 2010-05-18 2012-12-28 Agency Science Tech & Res Method of forming a light emitting diode structure and a light emitting diode structure
CN102412356B (zh) * 2010-09-23 2015-05-13 展晶科技(深圳)有限公司 外延基板
EP2636075A1 (en) * 2010-11-02 2013-09-11 Koninklijke Philips Electronics N.V. Iii-nitride layer grown on a substrate
GB2485418B (en) * 2010-11-15 2014-10-01 Dandan Zhu Semiconductor materials
TWI523263B (zh) * 2011-02-01 2016-02-21 隆達電子股份有限公司 發光二極體及其製造方法
TW201237963A (en) * 2011-03-08 2012-09-16 Univ Nat Chiao Tung Method of semiconductor manufacturing process
CN102222734B (zh) * 2011-07-07 2012-11-14 厦门市三安光电科技有限公司 一种倒置太阳能电池制作方法
US8633094B2 (en) 2011-12-01 2014-01-21 Power Integrations, Inc. GaN high voltage HFET with passivation plus gate dielectric multilayer structure
US8940620B2 (en) 2011-12-15 2015-01-27 Power Integrations, Inc. Composite wafer for fabrication of semiconductor devices
CN102828239B (zh) * 2012-08-24 2015-02-18 东莞市中镓半导体科技有限公司 一种通过缺陷应力去除技术自分离氮化镓单晶材料制备自支撑衬底的方法
US8928037B2 (en) 2013-02-28 2015-01-06 Power Integrations, Inc. Heterostructure power transistor with AlSiN passivation layer
TWI588085B (zh) 2015-03-26 2017-06-21 環球晶圓股份有限公司 微奈米化晶片及其製造方法
US9673281B2 (en) 2015-09-08 2017-06-06 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation using rare-earth oxide and/or rare-earth nitride diffusion barrier regions
US20170069721A1 (en) 2015-09-08 2017-03-09 M/A-Com Technology Solutions Holdings, Inc. Parasitic channel mitigation using silicon carbide diffusion barrier regions
US10211294B2 (en) 2015-09-08 2019-02-19 Macom Technology Solutions Holdings, Inc. III-nitride semiconductor structures comprising low atomic mass species
US9627473B2 (en) 2015-09-08 2017-04-18 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation in III-nitride material semiconductor structures
US9806182B2 (en) 2015-09-08 2017-10-31 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation using elemental diboride diffusion barrier regions
US9704705B2 (en) 2015-09-08 2017-07-11 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation via reaction with active species
US9799520B2 (en) 2015-09-08 2017-10-24 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation via back side implantation
US9773898B2 (en) 2015-09-08 2017-09-26 Macom Technology Solutions Holdings, Inc. III-nitride semiconductor structures comprising spatially patterned implanted species
US11038023B2 (en) 2018-07-19 2021-06-15 Macom Technology Solutions Holdings, Inc. III-nitride material semiconductor structures on conductive silicon substrates
US11749758B1 (en) 2019-11-05 2023-09-05 Semiq Incorporated Silicon carbide junction barrier schottky diode with wave-shaped regions
US11469333B1 (en) 2020-02-19 2022-10-11 Semiq Incorporated Counter-doped silicon carbide Schottky barrier diode

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2653132C3 (de) * 1976-11-23 1979-09-13 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum Herstellen großflächiger Kristallscheiben
US5362682A (en) * 1980-04-10 1994-11-08 Massachusetts Institute Of Technology Method of producing sheets of crystalline material and devices made therefrom
US5328549A (en) * 1980-04-10 1994-07-12 Massachusetts Institute Of Technology Method of producing sheets of crystalline material and devices made therefrom
US4550014A (en) * 1982-09-09 1985-10-29 The United States Of America As Represented By The United States Department Of Energy Method for production of free-standing polycrystalline boron phosphide film
JPS62171167A (ja) * 1986-01-23 1987-07-28 Mitsubishi Electric Corp 太陽電池の製造方法
US5073230A (en) * 1990-04-17 1991-12-17 Arizona Board Of Regents Acting On Behalf Of Arizona State University Means and methods of lifting and relocating an epitaxial device layer
US5443032A (en) * 1992-06-08 1995-08-22 Air Products And Chemicals, Inc. Method for the manufacture of large single crystals
DE4317274A1 (de) * 1993-05-25 1994-12-01 Bosch Gmbh Robert Verfahren zur Herstellung oberflächen-mikromechanischer Strukturen
JP3360919B2 (ja) * 1993-06-11 2003-01-07 三菱電機株式会社 薄膜太陽電池の製造方法，及び薄膜太陽電池
US5512375A (en) * 1993-10-14 1996-04-30 Intevac, Inc. Pseudomorphic substrates
US5445107A (en) * 1993-11-22 1995-08-29 Motorola, Inc. Semiconductor device and method of formation
JP3169497B2 (ja) * 1993-12-24 2001-05-28 三菱電機株式会社 太陽電池の製造方法
JPH07202265A (ja) * 1993-12-27 1995-08-04 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体の製造方法
US5679152A (en) * 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
US5641381A (en) * 1995-03-27 1997-06-24 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Preferentially etched epitaxial liftoff of InP material
US5710057A (en) * 1996-07-12 1998-01-20 Kenney; Donald M. SOI fabrication method

Also Published As

Publication number Publication date
EP1007771A1 (en) 2000-06-14
US5919305A (en) 1999-07-06
JP2002510275A (ja) 2002-04-02
EP1007771A4 (en) 2003-03-05
WO1999001593A3 (en) 1999-09-30
WO1999001593A2 (en) 1999-01-14
EP1007768A4 (en) 2003-07-16
WO1999001594A1 (en) 1999-01-14
US6146457A (en) 2000-11-14
EP1007768A2 (en) 2000-06-14
KR20010021496A (ko) 2001-03-15
JP2002511831A (ja) 2002-04-16

Similar Documents

Publication Publication Date Title
KR20010021494A (ko) 에피택셜 증착에 의한 프리 스탠딩 기판의 제조를 위한열적 부정합 보정
EP1051737B1 (fr) PROCEDE DE REALISATION D'UNE STRUCTURE SiCOI
KR100825532B1 (ko) 에피택셜 성장층을 제조하는 방법
KR100798976B1 (ko) 에피택셜 성장층의 제조방법
KR100746182B1 (ko) 합성재료 웨이퍼의 제조 방법
KR101154747B1 (ko) 희생층 상에 헤테로에피택시에 의해 ⅲ족 질화물을포함하는 자립 기판을 제조하는 방법
US8048693B2 (en) Methods and structures for relaxation of strained layers
KR100746179B1 (ko) 에피택셜 기판의 준비 방법
US7256101B2 (en) Methods for preparing a semiconductor assembly
JP2003224042A (ja) 半導体薄層の移し換え方法とそれに使用するドナーウエハの製造方法
JP2003536257A (ja) 窒化ガリウムのコーティングの製造方法
US8481408B2 (en) Relaxation of strained layers
JP5713921B2 (ja) ひずみ材料層の緩和および転写
TWI310212B (en) Substrate assembly for stressed systems
CN116590687A (zh) AlN薄膜外延片和AlN薄膜的制备方法及应用
KR101216367B1 (ko) 변형층들의 이완을 위한 보강층들
KR20040070239A (ko) 비 ⅲ-ⅴ 기판상에 ⅲ-ⅴ 반도체층을 증착하는 방법
KR102688499B1 (ko) 압전 박막을 제조하는 방법 및 이 박막을 이용하는 소자
KR100451724B1 (ko) 반도체 기판 위에 ＧａＮ을 형성하는 방법

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20000103

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20030702

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20050425

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20050817

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20050425

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I