KR20000032032A - 정전 방전용 반도체장치 및 그의 제조방법 - Google Patents
정전 방전용 반도체장치 및 그의 제조방법 Download PDFInfo
- Publication number
- KR20000032032A KR20000032032A KR1019980048353A KR19980048353A KR20000032032A KR 20000032032 A KR20000032032 A KR 20000032032A KR 1019980048353 A KR1019980048353 A KR 1019980048353A KR 19980048353 A KR19980048353 A KR 19980048353A KR 20000032032 A KR20000032032 A KR 20000032032A
- Authority
- KR
- South Korea
- Prior art keywords
- impurity region
- region
- semiconductor substrate
- dummy gate
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 67
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 238000000034 method Methods 0.000 title abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 239000012535 impurity Substances 0.000 claims description 109
- 230000006378 damage Effects 0.000 abstract description 9
- 238000000926 separation method Methods 0.000 abstract description 2
- 239000002019 doping agent Substances 0.000 abstract 6
- 230000003647 oxidation Effects 0.000 abstract 1
- 238000007254 oxidation reaction Methods 0.000 abstract 1
- 230000003068 static effect Effects 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000000059 patterning Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 정전 방전용 반도체장치 및 그의 제조방법에 관한 것으로서 반도체기판과, 상기 반도체기판 상에 소자의 활성영역을 한정하는 필드산화막과, 상기 반도체기판 상의 상기 소자의 활성영역에 게이트절연막을 개재시켜 형성된 더미게이트와, 상기 반도체기판의 상기 활성영역의 상기 더미게이트 양측에 이격되게 형성된 제 1 도전형의 불순물영역과 제 2 도전형의 불순물영역을 포함한다. 따라서, 전류 통로를 더미게이트에 의해 제 1 및 제 2 불순물영역 사이에 수평 방향으로 한정되어 짧게되므로 저항이 감소되며, 또한, 제 1 불순물영역과 제 2 불순물영역을 더미게이트에 의해 격리하므로 반도체기판의 손상으로 인한 전류의 집중을 방지하여 신뢰성을 향상시킬 수 있다.
Description
본 발명은 반도체장치의 제조방법에 관한 것으로서, 특히, 외부로부터 인가되는 정전하(electrostatic charage)를 방전시켜 내부 회로의 손상을 방지하는 정전 방전용(electrostatic discharage) 반도체장치 및 그의 제조방법에 관한 것이다.
일반적으로, 반도체장치는 외부 회로로부터 순간적으로 과도한 정전하가 인가될 때 이를 방전시켜 내부 회로를 파괴 등의 손상으로부터 보호하기 위한 정전 방전 회로가 형성된다. 이러한 정전 방전 회로의 방전 특성을 향상시켜 인가되는 과도한 정전하를 빠르게 방전시켜 내부 회로를 보호하여 손상을 방지하여야 한다.
정전 방전 회로는 PN접합 다이오드로가 전원단(Vdd) 및 접지단(Vss) 사이, 또는, 전원단(Vdd) 및 접지단(Vss)와 입출력 패드(I/O pad) 사이에 역방향 바이어스(reverice bias)로 연결되게 형성된다. 즉, 정전 방전 회로는 P+형 영역과 N+형 영역이 접합을 이루며 형성되는 데, P+형 영역이 입출력 패드(I/O pad)와 연결되면 N+형 영역은 전원단(Vdd)에 연결되고, P+형 영역이 접지단(Vss)에 연결된면 N+형 영역은 입출력 패드(I/O pad)에 연결된다.
상기에서 PN접합 다이오드로를 이루는 P+형 영역과 N+형 영역이 직접 접합을 이루면 급격한 도핑 프로파일(doping profile)을 가지게 되어 항복 전압(breakdown voltage)이 매우 낮아지게 된다. 그러므로, P+형 영역과 N+형 영역이 직접 접합되지 않도록 사이에 P형 영역 또는 N형영역을 위치시켜 PN접합 다이오드로가 완만한 도핑 프로파일을 갖도록 하여야 한다.
도 1은 종래 기술에 따른 정전 방전용 반도체장치의 단면도이다.
종래 기술에 따른 정전 방전용 반도체장치는 반도체기판(11)의 소정 부분에 웰영역(13)이 형성되며, 이 웰영역(13)을 포함하는 반도체기판(11) 상의 소정 부분에 소자의 활성영역을 한정하는 제 1 필드절연막(15)이 형성된다. 웰영역(13)은 P형 또는 N형으로 형성되며 제 1 필드절연막(15)에 의해 한정된 활성영역 내에 PN 접합 다이오드를 형성하는 P+형의 제 1 불순물영역(21)과 N+형의 제 2 불순물영역(25)이 형성된다. 웰영역(13)의 제 1 불순물영역(21)과 제 2 불순물영역(25) 사이에 제 2 필드절연막(17)이 형성되어 제 1 불순물영역(21)과 제 2 불순물영역(25)이 직접 접합을 이루지 않도록 한다.
상기에서 제 1 및 제 2 필드절연막(15)(17)은 반도체기판(11)를 식각하여 형성하는 트렌치 내에 산화실리콘 또는 질화실리콘을 채워 형성하는 STI(Shallow Trench Ioslation) 방법 또는 LOCOS(Local Oxidation of Silicon) 방법으로 동시에 형성되는 것으로 제 1 및 제 2 불순물영역(21)(25) 보다 깊게 형성된다. 이에 의해 제 1 필드절연막(15)에 의해 PN 접합 다이오드가 인접하는 소자와 분리될 뿐만 아니라 제 2 필드절연막(17)에 의해 제 1 불순물영역(21)과 제 2 불순물영역(25)이 직접 접합을 이루지 않게 된다. 상기에서 웰영역(13)은 제 1 불순물영역(21)과 제 2 불순물영역(25) 사이의 도핑프로파일을 완만하도록 한다. 그리고, 웰영역(13)은 제 2 필드절연막(17)과 계면을 이루는 부분이 PN 접합 다이오드의 전류 통로를 이루는 것으로 외부로부터 과도한 정전하가 인가될 때 이를 통해 방전시킨다.
상술한 구조 상에 제 1 불순물영역(21)과 제 2 불순물영역(25)을 노출시키는 접촉창을 갖는 절연막(27)이 형성되고, 이 절연막(27) 상에 접촉창을 통해 제 1 불순물영역(21)과 제 2 불순물영역(25)에 각각 연결되는 제 1 및 제 2 전극(28)(29)이 형성된다. 상기에서 제 1 전극(28)은 제 1 불순물영역(21)을 접지단자(Vcc : 도시되지 않음) 또는 입출력 패드(I/O pad : 도시되지 않음)와 연결시키고, 제 2 전극(29)은 제 2 불순물영역(25)을 전원단(Vdd : 도시되지 않음) 또는 입출력 패드(I/O pad)와 연결시킨다.
상술한 구조의 정전 방전용 반도체장치는 외부로부터 제 1 전극(28)을 통해 과도한 정전하가 인가되면 제 1 불순물영역(21)과 제 2 불순물영역(25)으로 이루어진 PN 접합 다이오드를 "턴온(turn on)"시켜 제 2 전극(29)을 통해 방전하므로 내부 회로(도시되지 않음)이 손상되는 것을 방지한다.
도 2a 내지 도 2d는 종래 기술에 따른 정전 방전용 반도체장치의 제조공정도이다.
도 2a를 참조하면, 반도체기판(11)의 소정 부분에 P형 또는 N형의 불순물을 도핑하여 웰영역(13)을 형성한다. 그리고, 웰영역(13)을 포함하는 반도체기판(11) 상에 소자의 활성영역을 한정하는 제 1 필드절연막(15)을 형성한다. 이 때, 웰영역(13) 상의 활성영역 내에 제 2 필드절연막(17)도 형성한다. 상기에서 제 1 및 제 2 필드절연막(15)(17)은 STI(Shallow Trench Ioslation) 방법 또는 LOCOS(Local Oxidation of Silicon) 방법으로 형성된다.
도 2b를 참조하면, 반도체기판(11) 상에 제 1 감광막(19)을 도포한 후 패터닝하여 웰영역(13)의 제 1 필드절연막(17)의 일측 부분을 노출시킨다. 그리고, 웰영역(13)의 노출된 부분에 P형의 불순물을 높은 도우즈로 이온 주입하여 제 1 불순물영역(21)을 형성한다. 상기에서 제 1 불순물영역(21)을 CMOS 구조를 갖는 구동회로(도시되지 않음)의 PMOS의 소오스 및 드레인영역와 같이 형성하는 것으로 제 1 및 제 2 필드절연막(15)(17) 보다 얕게 형성한다.
도 2c를 참조하면, 제 1 감광막(19)을 제거한다. 그리고, 반도체기판(11) 상에 제 2 감광막(23)을 도포한 후 패터닝하여 웰영역(13)의 제 1 불순물영역(21)이 형성되지 않은 제 1 필드절연막(17)의 타측 부분을 노출시킨다. 웰영역(13)의 노출된 부분에 N형의 불순물을 높은 도우즈로 이온 주입하여 제 2 불순물영역(25)을 형성한다. 상기에서 제 1 불순물영역(21)을 CMOS 구조를 갖는 구동회로(도시되지 않음)의 NMOS의 소오스 및 드레인영역와 같이 형성하는 것으로 제 1 및 제 2 필드절연막(15)(17) 보다 얕게 형성한다.
상기에서 제 1 불순물영역(21)과 제 2 불순물영역(25)은 제 2 필드절연막(17)에 의해 직접 접합 되지 않고 사이에 웰영역(13)이 위치되므로 항복 전압이 낮아지는 것을 방지할 수 있다.
상기에서 제 1 불순물영역(21)을 형성한 후 제 2 불순물영역(25)을 형성하였으나 제 2 불순물영역(25)을 형성한 후 제 1 불순물영역(21)을 형성할 수도 있다.
도 2d를 참조하면, 제 2 감광막(23)을 제거한다. 그리고, 반도체기판(11) 상에 산화실리콘을 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 증착하여 절연막(27)을 형성한다. 절연막(27)을 포토리쏘그래피(photolithography) 방법으로 패터닝하여 제 1 불순물영역(21)과 제 2 불순물영역(25)을 노출시키는 접촉창을 형성한다.
절연막(27) 상에 도전성 금속을 접촉창을 통해 제 1 불순물영역(21)과 제 2 불순물영역(25)과 접촉되게 증착하고 포토리쏘그래피 방법으로 패터닝하여 제 1 및 제 2 전극(28)(29)을 형성한다. 상기에서 제 1 전극(28)은 제 1 불순물영역(21)을 접지단자(Vcc : 도시되지 않음) 또는 입출력 패드(I/O pad : 도시되지 않음)와 연결하고, 제 2 전극(29)은 제 1 불순물영역을 전원단(Vdd : 도시되지 않음) 또는 입출력 패드(I/O pad)와 연결하도록 패터닝하므로써 형성된다.
그러나, 상술한 종래 기술에 따른 정전 방전용 반도체장치는 제 1 불순물영역과 제 2 불순물영역을 격리하기 위한 제 2 필드절연막이 큰 면적을 차지하거나 제 1 및 제 2 불순물영역 보다 깊게 형성되므로 전류 통로가 길어져 저항이 증가되는 문제점이 있었다. 또한, 제 2 필드절연막을 STI 방법으로 형성하면 트렌치 형성시 바닥면이 식각에 의해 손상되므로 전류가 집중되어 쉽게 고장나는 문제점이 있었다.
따라서, 본 발명의 목적은 전류 통로를 짧게하여 저항이 감소되는 정전 방전용 반도체장치를 제공함에 있다.
본 발명의 다른 목적은 제 1 불순물영역과 제 2 불순물영역을 격리할 때 반도체기판이 손상되는 것을 방지하여 전류 집중으로 인한 고장을 방지할 수 있는 정전 방전용 반도체장치의 제조방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 정전 방전용 반도체장치는 반도체기판과, 상기 반도체기판 상에 소자의 활성영역을 한정하는 필드산화막과, 상기 반도체기판 상의 상기 소자의 활성영역에 게이트절연막을 개재시켜 형성된 더미게이트와, 상기 반도체기판의 상기 활성영역의 상기 더미게이트 양측에 이격되게 형성된 제 1 도전형의 불순물영역과 제 2 도전형의 불순물영역을 포함한다.
상기 다른 목적을 달성하기 위한 본 발명에 따른 정전 방전용 반도체장치의 제조방법은 반도체기판 상에 소자의 활성영역을 한정하는 필드산화막을 형성하는 공정과, 상기 반도체기판 상의 상기 소자의 활성영역에 게이트절연막을 개재시켜 더미게이트를 형성하는 공정과, 상기 반도체기판의 상기 활성영역의 상기 더미게이트 양측의 각각에 제 1 도전형의 불순물영역과 제 2 도전형의 불순물영역을 형성하는 공정을 포함한다.
도 1은 종래 기술에 따른 정전 방전용 반도체장치의 단면도
도 2a 내지 도 2d는 종래 기술에 따른 정전 방전용 반도체장치의 제조공정도
도 3은 본 발명에 따른 정전 방전용 반도체장치의 단면도
도 4a 내지 도 4e는 본 발명에 따른 정전 방전용 반도체장치의 제조 공정도
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 3은 본 발명에 따른 반도체장치의 단면도이다.
본 발명에 따른 정전 방전용 반도체장치는 반도체기판(31)의 소정 부분에 웰영역(33)이 형성되며, 이 웰영역(33)을 포함하는 반도체기판(31) 상의 소정 부분에 소자의 활성영역을 한정하는 필드절연막(35)이 형성된다. 상기에서 필드절연막(35)은 반도체기판(31)를 식각하여 형성하는 트렌치 내에 산화실리콘 또는 질화실리콘을 채워 형성하는 STI(Shallow Trench Ioslation) 방법 또는 LOCOS(Local Oxidation of Silicon) 방법으로 형성된다. 웰영역(33)은 P형 또는 N형으로 형성되며 필드절연막(35)에 의해 한정된 활성영역 내에 PN 접합 다이오드를 형성하는 P+형의 제 1 불순물영역(45)과 N+형의 제 2 불순물영역(49)이 형성된다.
반도체기판(31) 상의 제 1 불순물영역(45)과 제 2 불순물영역(49) 사이에 게이트절연막(37)을 개재시켜 더미게이트(39)가 형성된다. 상기에서 더미게이트(39)는 내부 회로(도시되지 않음)를 형성하는 트랜지스터의 게이트와 동시에 형성되는 것으로 제 1 불순물영역(45)과 제 2 불순물영역(49) 사이의 이격 거리를 한정한다. 그러므로, 제 1 불순물영역(45)과 제 2 불순물영역(49)은 직접 접합을 이루지 않고 웰영역(33)이 사이에 위치되어 도핑 프로파일을 완만하게하여 항복 전압이 낮아지는 것을 방지한다. 상기에서 더미게이트(39)는 전압이 인가되지 않는 플로팅(floating) 상태를 유지한다. 또한, 더미게이트(39) 하부의 웰영역(33)은 외부로부터 과도한 정전하가 인가될 때 이를 통해 방전시키는 PN 접합 다이오드의 전류 통로를 이룬다.
상술한 구조 상에 제 1 불순물영역(45)과 제 2 불순물영역(49)을 노출시키는 접촉창을 갖는 절연막(51)이 형성되고, 이 절연막(51) 상에 접촉창을 통해 제 1 불순물영역(45)과 제 2 불순물영역(49)에 각각 연결되는 제 1 및 제 2 전극(53)(55)이 형성된다. 상기에서 제 1 전극(53)은 제 1 불순물영역(45)을 접지단자(Vcc : 도시되지 않음) 또는 입출력 패드(I/O pad : 도시되지 않음)와 연결시키고, 제 2 전극(55)은 제 2 불순물영역(49)을 전원단(Vdd : 도시되지 않음) 또는 입출력 패드(I/O pad)와 연결시킨다. 즉, 본 발명에 따른 PN 접합 다이오드는 역방향 바이어스가 인가되도록 구성된다.
상술한 구조의 정전 방전용 반도체장치는 외부로부터 제 1 전극(53)을 통해 과도한 정전하가 인가되면 "턴오프(turn off)" 상태를 유지하던 제 1 불순물영역(45)과 제 2 불순물영역(49)으로 이루어진 PN 접합 다이오드를 "턴온(turn on)"시킨다. 그러므로, 웰영역(33)의 제 1 불순물영역(45)과 제 2 불순물영역(49) 사이의 전류 통로를 통해 전류가 흘르며, 이 전류를 제 2 전극(55)을 통해 방전하므로 내부 회로(도시되지 않음)이 손상되는 것을 방지한다. 상기에서 제 1 불순물영역(45)과 제 2 불순물영역(49) 사이의 전류 통로가 더미게이트(39)에 의해 수평 방향으로 한정되므로 길이가 감소되어 저항이 감소된다.
도 4a 내지 도 4e는 본 발명에 따른 정전 방전용 반도체장치의 제조공정도이다.
도 4a를 참조하면, 반도체기판(31)의 소정 부분에 P형 또는 N형의 불순물을 도핑하여 웰영역(33)을 형성한다. 그리고, 웰영역(33)을 포함하는 반도체기판(31) 상에 STI(Shallow Trench Ioslation) 방법 또는 LOCOS(Local Oxidation of Silicon) 방법으로 소자의 활성영역을 한정하는 필드절연막(35)을 형성한다.
도 4b를 참조하면, 웰영역(33) 상에 게이트절연막(37)을 개재시켜 더미게이트(39)를 형성한다. 상기에서 게이트절연막(37)을 반도체기판(31)의 표면을 열산화하여 형성하고, 더미게이트(39)를 게이트절연막(37) 상에 불순물이 도핑된 다결정실리콘을 CVD 방법으로 증착한 후 포토리쏘그래피(photolithography) 방법으로 패터닝하므로써 형성한다. 상기에서 더미게이트(39)는 내부 회로(도시되지 않음)를 형성하는 트랜지스터의 게이트와 동시에 형성된다.
도 4c를 참조하면, 반도체기판(31) 상에 제 1 감광막(43)을 더미게이트(39)를 덮도록 도포한 후 노광 및 현상에 의해 패터닝하여 웰영역(33)의 더미게이트(39)의 일측 부분을 노출시킨다. 그리고, 더미게이트(39) 및 제 1 감광막(43)을 마스크로 사용하여 웰영역(33)의 노출된 부분에 보론 등의 P형의 불순물을 높은 도우즈로 이온 주입하여 제 1 불순물영역(45)을 형성한다. 상기에서 제 1 불순물영역(45)은 CMOS 구조를 갖는 구동회로(도시되지 않음)의 PMOS의 소오스 및 드레인영역와 같이 형성된다.
도 4d를 참조하면, 제 1 감광막(43)을 제거한다. 그리고, 반도체기판(31) 상에 제 2 감광막(47)을 도포한 후 노광 및 현상에 의해 패터닝하여 웰영역(33)의 제 1 불순물영역(45)이 형성되지 않은 더미게이트(39)의 타측 부분을 노출시킨다. 더미게이트(39) 및 제 2 감광막(47)을 마스크로 사용하여 웰영역(33)의 노출된 부분에 인(P) 또는 아세닉(As) 등의 N형의 불순물을 높은 도우즈로 이온 주입하여 제 2 불순물영역(49)을 형성한다. 상기에서 제 2 불순물영역(49)은 CMOS 구조를 갖는 구동회로(도시되지 않음)의 NMOS의 소오스 및 드레인영역와 같이 형성된다.
상기에서 제 1 불순물영역(45)과 제 2 불순물영역(49)은 직접 접합 되지 않고 사이에 웰영역(33)이 위치되므로 항복 전압이 낮아지는 것을 방지할 수 있다. 또한, 더미게이트(39)에 의해 제 1 불순물영역(45)과 제 2 불순물영역(49)을 직접 접합되지 않고 이격시키므로 반도체기판(31)이 식각에 의한 손상을 방지하므로 전류의 집중으로 인한 고장을 방지할 수 있다.
상기에서 제 1 불순물영역(45)을 형성한 후 제 2 불순물영역(49)을 형성하였으나, 이와 반대로, 제 2 불순물영역(49)을 형성한 후 제 1 불순물영역(45)을 형성할 수도 있다.
도 4e를 참조하면, 제 2 감광막(47)을 제거한다. 그리고, 반도체기판(31) 상에 산화실리콘을 더미게이트(39)를 덮도록 CVD방법으로 증착하여 절연막(51)을 형성한다. 절연막(51)을 포토리쏘그래피(photolithography) 방법으로 패터닝하여 제 1 불순물영역(45)과 제 2 불순물영역(49)을 노출시키는 접촉창을 형성한다.
절연막(51) 상에 도전성 금속을 접촉창을 통해 제 1 불순물영역(45)과 제 2 불순물영역(49)과 접촉되게 증착하고 포토리쏘그래피 방법으로 패터닝하여 제 1 및 제 2 전극(53)(55)을 형성한다. 상기에서 제 1 전극(53)은 제 1 불순물영역(45)을 접지단자(Vcc : 도시되지 않음) 또는 입출력 패드(I/O pad : 도시되지 않음)와 연결하고, 제 2 전극(55)은 제 2 불순물영역(49)을 전원단(Vdd : 도시되지 않음) 또는 입출력 패드(I/O pad)와 연결하도록 패터닝하므로써 형성된다.
상술한 바와 같이 본 발명의 실시예에 따른 정전 방전용 반도체장치는 통상적인 벌크(bulk) 웨이퍼에 형성하였으나, 다른 실시예로 SOI(Silicon On Insulator) 웨이퍼에 형성할 수도 있다.
상술한 바와 같이 본 발명에 따른 정전 방전용 반도체장치는 웰영역 상에 더미게이트를 형성하고, 이 웰영역의 더미게이트 양측에 각각 다른 도전형의 불순물을 높은 도우즈로 이온 주입하여 제 1 및 제 2 불순물영역을 이격되게 형성한다.
따라서, 본 발명은 전류 통로를 더미게이트에 의해 제 1 및 제 2 불순물영역 사이에 수평 방향으로 한정되어 짧게되므로 저항이 감소되며, 또한, 제 1 불순물영역과 제 2 불순물영역을 더미게이트에 의해 격리하므로 반도체기판의 손상으로 인한 전류의 집중을 방지하여 신뢰성을 향상시킬 수 있는 잇점이 있다.
Claims (6)
- 반도체기판과,상기 반도체기판 상에 소자의 활성영역을 한정하는 필드산화막과,상기 반도체기판 상의 상기 소자의 활성영역에 게이트절연막을 개재시켜 형성된 더미게이트와,상기 반도체기판의 상기 활성영역의 상기 더미게이트 양측에 이격되게 형성된 제 1 도전형의 불순물영역과 제 2 도전형의 불순물영역을 포함하는 정전 방전용 반도체장치.
- 청구항 1에 있어서 상기 제 1 도전형의 불순물영역과 제 2 도전형의 불순물영역은 상기 반도체기판을 사이에 두고 PN 접합을 이루는 정전 방전용 반도체장치.
- 청구항 1에 있어서 상기 제 1 도전형의 불순물영역과 상기 제 2 도전형의 불순물영역은 역방향바이어스가 인가되는 정전 방전용 반도체장치.
- 청구항 1에 있어서 상기 더미게이트는 플로팅 상태를 유지하는 정전 방전용 반도체장치.
- 반도체기판 상에 소자의 활성영역을 한정하는 필드산화막을 형성하는 공정과,상기 반도체기판 상의 상기 소자의 활성영역에 게이트절연막을 개재시켜 더미게이트를 형성하는 공정과,상기 반도체기판의 상기 활성영역의 상기 더미게이트 양측의 각각에 제 1 도전형의 불순물영역과 제 2 도전형의 불순물영역을 형성하는 공정을 포함하는 정전 방전용 반도체장치의 제조방법.
- 청구항 1에 있어서 상기 제 1 도전형의 불순물영역과 제 2 도전형의 불순물영역의 이격 거리를 상기 더미게이트에 의해 한정하는 정전 방전용 반도체장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980048353A KR100292694B1 (ko) | 1998-11-12 | 1998-11-12 | 정전방전용반도체장치및그의제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980048353A KR100292694B1 (ko) | 1998-11-12 | 1998-11-12 | 정전방전용반도체장치및그의제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000032032A true KR20000032032A (ko) | 2000-06-05 |
| KR100292694B1 KR100292694B1 (ko) | 2001-07-12 |
Family
ID=19557964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980048353A KR100292694B1 (ko) | 1998-11-12 | 1998-11-12 | 정전방전용반도체장치및그의제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100292694B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111009522A (zh) * | 2018-10-08 | 2020-04-14 | 无锡华润上华科技有限公司 | 半导体器件的制造方法、半导体器件 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5547881A (en) * | 1996-03-06 | 1996-08-20 | Taiwan Semiconductor Manufacturing Company Ltd | Method of forming a resistor for ESD protection in a self aligned silicide process |
-
1998
- 1998-11-12 KR KR1019980048353A patent/KR100292694B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111009522A (zh) * | 2018-10-08 | 2020-04-14 | 无锡华润上华科技有限公司 | 半导体器件的制造方法、半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100292694B1 (ko) | 2001-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5420061A (en) | Method for improving latchup immunity in a dual-polysilicon gate process | |
| JP2965783B2 (ja) | 半導体装置およびその製造方法 | |
| KR100505619B1 (ko) | 반도체소자의정전하방전회로,그구조체및그구조체의제조방법 | |
| US20070194403A1 (en) | Methods for fabricating semiconductor device structures with reduced susceptibility to latch-up and semiconductor device structures formed by the methods | |
| US8022480B2 (en) | Semiconductor device and method for manufacturing the same | |
| KR20020076737A (ko) | 소이형 반도체 장치 및 그 형성 방법 | |
| KR100597123B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| GB2368456A (en) | Electrostatic discharge protection circuit | |
| JP3252790B2 (ja) | 半導体集積回路 | |
| JP2004072063A (ja) | 半導体装置及びその製造方法 | |
| KR100331844B1 (ko) | 씨모스소자 | |
| KR100292694B1 (ko) | 정전방전용반도체장치및그의제조방법 | |
| CN110137170B (zh) | 静电放电保护器件及其形成方法、静电放电保护结构 | |
| KR100289838B1 (ko) | 정전방전회로를 포함하는 반도체장치 및 그의 제조방법 | |
| JP3768198B2 (ja) | 半導体装置 | |
| KR100356827B1 (ko) | 반도체장치의 웰 및 그 형성방법 | |
| KR20000041462A (ko) | 핀드 포토다이오드를 갖는 이미지센서 제조방법 | |
| KR100748317B1 (ko) | 이미지센서의 제조 방법 | |
| KR100336559B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR100660846B1 (ko) | 반도체소자의 정전하 방전회로 및 그 구조체 | |
| KR100305641B1 (ko) | 에스오아이기판에형성되는반도체소자및그제조방법 | |
| KR100788368B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100388221B1 (ko) | 반도체장치의 제조방법 | |
| KR20030057613A (ko) | 이미지센서의 제조 방법 | |
| KR100252902B1 (ko) | 씨모스 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| FPAY | Annual fee payment |
Payment date: 20110222 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |