Nothing Special   »   [go: up one dir, main page]

KR19990060378A - Linearization device and method of power amplifier - Google Patents

Linearization device and method of power amplifier Download PDF

Info

Publication number
KR19990060378A
KR19990060378A KR1019970080602A KR19970080602A KR19990060378A KR 19990060378 A KR19990060378 A KR 19990060378A KR 1019970080602 A KR1019970080602 A KR 1019970080602A KR 19970080602 A KR19970080602 A KR 19970080602A KR 19990060378 A KR19990060378 A KR 19990060378A
Authority
KR
South Korea
Prior art keywords
signal
output
baseband signal
predistortion
generating
Prior art date
Application number
KR1019970080602A
Other languages
Korean (ko)
Other versions
KR100251385B1 (en
Inventor
하지원
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970080602A priority Critical patent/KR100251385B1/en
Publication of KR19990060378A publication Critical patent/KR19990060378A/en
Application granted granted Critical
Publication of KR100251385B1 publication Critical patent/KR100251385B1/en

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/102A non-specified detector of a signal envelope being used in an amplifying circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

통신시스템의 전력증폭기 선형화장치가, 기저대역 신호를 발생하는 수단과, 기저대역신호의 크기에 대응되는 어드레스를 발생하는 어드레스 발생기와, 어드레스에 대응되는 위치의 전치왜곡 데이타를 출력하는 전치왜곡 테이블과, 기저대역 신호와 전치왜곡 데이타를 혼합하는 혼합기와, 전치왜곡된 기저대역신호를 변조하여 송신신호를 발생하는 변조기와. 변조기의 출력을 전력 증폭하여 출력하는 전력증폭기와, 전력증폭기의 출력을 궤환하여 기저대역신호로 복조하는 복조기와, 기저대역신호를 지연하는 지연기와, 지연된 기저대역신호와 복조신호를 비교하여 그 차에 따른 갱신된 전치왜곡 데이타를 발생하여 전치왜곡 테이블에 저장하는 전치왜곡 갱신부로 구성된다.A power amplifier linearizer of a communication system includes a means for generating a baseband signal, an address generator for generating an address corresponding to the magnitude of the baseband signal, a predistortion table for outputting predistortion data at a position corresponding to the address; A mixer for mixing the baseband signal and the predistortion data, and a modulator for modulating the predistorted baseband signal to generate a transmission signal. A power amplifier for power amplifying and outputting the modulator output, a demodulator for feedback and demodulating the output of the power amplifier to a baseband signal, a delay for delaying the baseband signal, a delayed baseband signal and a demodulated signal, and comparing the difference And a predistortion updating unit generating the predistortion data updated according to the predistortion data and storing the predistortion data in the predistortion table.

Description

전력증폭기의 선형화장치 및 방법Linearization device and method of power amplifier

본 발명은 통신 시스템의 전력증폭기 선형화장치 및 방법에 관한 것으로, 특히 송신단에 포함된 능동소자의 비선형 특성을 적응적으로 보상하여 출력 스펙트럼의 왜곡현상 및 변복조기에서 발생하는 에러를 보상할 수 있는 장치 및 방법에 관한 것이다.The present invention relates to an apparatus and method for linearizing a power amplifier of a communication system, and more particularly, to an apparatus capable of compensating for the distortion of an output spectrum and an error generated in a modulator by adaptively compensating a nonlinear characteristic of an active element included in a transmitter. And to a method.

이동통신과 같은 무선 통신 시스템에서 아날로그 데이터나 디지털 데이터를 전송하기 위해 사용하는 고전력 증폭기(High Power Amplifier: HPA)는 높은 전력 효율과 함께 스팩트럼 효율을 높일 수 있는 방식을 요구하는데, 이것은 제한된 주파수 대역 내에서 적은 전력 소모로 시스템을 구성하기 위함이다. 이러한 이동통신 시스템의 일반적인 요구 사항을 만족시키기 위해 기저대역(baseband) 데이터의 변조방식으로는 QPSK(Quadrature Phase Shift Keying)나 QAM(Quadratue Amplitude Modulatior)과 같은 스팩트럼 효율이 높은 방식을 사용한다. 또한, 전력 효율을 높이기위해 등급(Class C)와 같은 고효율 전력 증폭기를 사용하는데, 이러한 고효율 증폭기는 일반적으로 비선형 특성이 매우 강하며, 특히 QPSK 나 QAM과 같이 일정한 크기의 엔벨로프(constant envelope) 특성을 가지지 않는 변조신호가 이러한 비선형 특성을 가지는 전력 증폭기를 통과할때는 출력스팩트럼에서 사이드로브(sidelobe) 재생과 같은 왜곡 현상을 일으킨다.High power amplifiers (HPAs), which are used to transmit analog data or digital data in wireless communication systems such as mobile communication, require a method of increasing spectrum efficiency with high power efficiency, which is within a limited frequency band. This is to configure the system with less power consumption. In order to satisfy the general requirements of such a mobile communication system, a baseband data modulation method using high-spectrum efficiency such as Quadrature Phase Shift Keying (QPSK) or Quadratue Amplitude Modulatior (QAM) is used. In addition, high efficiency power amplifiers, such as Class C, are used to increase power efficiency. These high efficiency amplifiers generally have very strong nonlinear characteristics, in particular constant envelope characteristics such as QPSK or QAM. Unmodulated signals pass through power amplifiers with these nonlinear characteristics, causing distortion such as sidelobe reproduction in the output spectrum.

상기와 같은 전력증폭기의 비선형 특성에 의한 출력 스팩트럼의 왜곡을 방지하기위한 방법으로 여러 가지 방법이 제안되었는데, 그 중에 하나가 전력증폭기의 비선형 특성을 적응적으로 추적하여 기저대역의 데이터를 전력증폭기의 비선형특성에 의해 왜곡되는 것과, 반대되는 방식으로 미리 신호를 사전 왜곡(predistortino)하여 고전력 증폭기의 비선형 특성을 보상하는 방법이다.Various methods have been proposed to prevent the distortion of the output spectrum caused by the nonlinear characteristics of the power amplifier, one of which adaptively tracks the nonlinear characteristics of the power amplifier to track the baseband data of the power amplifier. It is a method of compensating the nonlinear characteristics of a high power amplifier by predistorting a signal in advance in a manner opposite to that distorted by the nonlinear characteristics.

도 1은 상기와 같은 전력증폭기의 보상 방법 중에서 적응 전치왜곡(Adaptive predistortion) 방법을 채용한 종래의 전력증폭기의 선형화장치 구성을 도시하고 있다.FIG. 1 illustrates a configuration of a linearization apparatus of a conventional power amplifier employing an adaptive predistortion method among the power amplifier compensation methods.

상기 도 1을 참조하면, 도시되지 않은 부호기(encoder)에서 인코딩된 k 비트의 데이터는 쉬프트 레지스터 10과 변조선택 롬(modulation select ROM)52에 입력된다. 상기 쉬프트 레지스터10은 L-심볼 스판(L-symbol spon)의 길이를 가지고 있으며, 출력은 LK 비트의 크기를 가진다. 이때 시스템 필터링이 없다면 상기 쉬프트 레지스터10의 길이 L은 1 심볼의 길이로 충분하지만, 만약 시스템 내에 존재하는 필터링에 의한 선형 왜곡이 있다면 상기 쉬프트 레지스터10의 길이는 1 심볼 보다 더 길어야 한다. 상기 쉬프트 레지스터10의 LK 비트의 출력은 RF 전송부로 전송하기 위한 사전 왜곡된 데이터를 출력하는 전치왜곡 램(predistortion ram)12으로 입력된다.Referring to FIG. 1, k-bit data encoded by an encoder (not shown) is input to a shift register 10 and a modulation select ROM 52. The shift register 10 has a length of an L-symbol span and an output has a size of LK bits. In this case, the length L of the shift register 10 is sufficient if there is no system filtering, but the length of the shift register 10 should be longer than 1 symbol if there is a linear distortion caused by the filtering present in the system. The output of the LK bit of the shift register 10 is input to a predistortion ram 12 that outputs pre-distorted data for transmission to the RF transmitter.

상기 전치왜곡램12의 출력은 전송을 위해 각각 1-채널 D/A변환기(I-chnannel Digital to Analog converter)14, Q-채널 D/A변환기(Q-channel Digital to Analog converter)16에 인가되며, 상기 변환기14 및 16은 각각 입력되는 전치왜곡된 디지털 데이터를 아날로그 신호로 변환한다. 상기 D/A변환기14 및 D/A변환기16에 의해 변환된 신호들은 대응되는 저역여파기18 및 20에서 각각 저역 여파된 후 변조기(Quadrature modulator)22에서 중간주파수 신호로 변환된다. 이때 상기 변조기22에서 출력되는 중간 주파수는 IF발진기(intermediate Frequency oscillation)32에 의해 결정되며, 혼합기(mixer)24에서 최종 RF 전송주파수로 변환된다. 상기 혼합기24에서 출력되는 신호의 주파수는 Fc 발진기28에 의해 결정되며, 상기 혼합기24의 출력은 전력증폭기(Power Amp)26에 의해 최종 증폭된 후 안테나를 통하여 전송되게 된다.The output of the predistortion RAM 12 is applied to the 1-channel digital to analog converter 14 and the Q-channel digital to analog converter 16, respectively, for transmission. The converters 14 and 16 convert predistorted digital data into analog signals, respectively. The signals converted by the D / A converter 14 and the D / A converter 16 are low-pass filtered at the corresponding low-pass filters 18 and 20, respectively, and then converted into intermediate frequency signals by a quadrature modulator 22. At this time, the intermediate frequency output from the modulator 22 is determined by an intermediate frequency oscillation 32, and is converted to the final RF transmission frequency by the mixer 24. The frequency of the signal output from the mixer 24 is determined by the Fc oscillator 28, the output of the mixer 24 is finally amplified by a power amplifier (26) and then transmitted through the antenna.

상기 전력 증폭기26의 출력의 일부는 신호 커플러(coupler)54에 의해 다시 피드백되어 혼합기30에 입력된다. 상기 혼합기30은 상기 Fc발진기28과 최종 출력되는 RF신호를 혼합하여 1st 중간 주파수 신호로 변환된다. 상기 혼합기30에서 중간 주파수로 변환된 신호는 복조기(Quardrature demodulator)34에서 기저대역 데이터로 변환되는데, 이때 사용하는 국부발진 신호는 상기 IF발진기32이다. 상기 복조기34에 의해 기저대역으로 변환된 신호는 아날로그 가산기(Adder)40 및 42에서 에러 신호를 발생시키기 위한 기준신호로 쓰이는 D/A변환기48 및 50의 출력신호와 비교되며, 이때 상기 D/A변환기48 및 50의 입력신호는 상기 변조선택 롬(modulation select ROM)52의 출력이 되며, 상기 D/A변환기48 및 50의 출력은 상기 전치왜곡 램12의 값을 갱신(update )하기위해 피드백되는 신호와 비교하기 위한 기준신호로 사용된다. 상기 아날로그 가산기40 및 42에서 더해진 기준신호와 피드백 신호는 상기 전치왜곡 램12의 디지털 출력과 더해지는데, 이를 위해 A/D변환기38 및 44에 의해 각각 디지털 신호로 변환된다. 상기 디지털가산기36 및 46의 출력은 상기 전치왜곡 램12의 데이터버스로 입력되며, 상기 쉬프트 레지스터10에 의해 결정된 어드레스에 쓰여지게되어 최종적으로 기저대역 데이터에 대한 사전 왜곡처리가 완료되게 된다.Part of the output of the power amplifier 26 is fed back to the mixer 30 by being fed back by a signal coupler 54. The mixer 30 converts the Fc oscillator 28 and the final output RF signal into a 1st intermediate frequency signal. The signal converted to the intermediate frequency in the mixer 30 is converted into baseband data by a demodulator 34. The local oscillation signal used here is the IF oscillator 32. The signal converted to the baseband by the demodulator 34 is compared with the output signals of the D / A converters 48 and 50 which are used as reference signals for generating error signals in the analog adders 40 and 42, wherein the D / A The input signals of converters 48 and 50 are the outputs of the modulation select ROM 52, and the outputs of the D / A converters 48 and 50 are fed back to update the value of the predistortion RAM 12. Used as a reference signal for comparison with the signal. The reference and feedback signals added by the analog adders 40 and 42 are added to the digital output of the predistortion RAM 12, which are converted into digital signals by the A / D converters 38 and 44, respectively. The outputs of the digital adders 36 and 46 are input to the data bus of the predistortion RAM 12, and are written to the address determined by the shift register 10 to finally complete the predistortion process for the baseband data.

그러나 상기 도 1에 도시된 바와 같은 구조를 갖는 전치왜곡 방식은 어드레스 발생을 위해 쉬프트 레지스터10을 사용하여야 하며, 에러 신호를 발생시키기 위한 기준 신호를 얻기위해서 변조선택 롬52를 사용하여야 한다. 또한 상기 전치왜곡 램 12의 값을 갱신하기 위해 에러신호를 사용하는데, 이때 필요한 에러신호를 발생하기 위해 아날로그 신호를 사용하여야한다. 그러나 정밀한 에러신호를 얻기위해서는 고정밀도의 가산기40 및 42가 필요하게 되는데, 이것을 아날로그 회로로 구성하는 것은 까다로운 문제이며 정확성에 있어서도 한계가 있게 된다.However, the predistortion method having the structure as shown in FIG. 1 should use shift register 10 for address generation and modulation selection ROM 52 to obtain a reference signal for generating an error signal. In addition, an error signal is used to update the value of the predistortion RAM 12. In this case, an analog signal should be used to generate the necessary error signal. However, high accuracy adders 40 and 42 are required to obtain a precise error signal, which is difficult to configure as an analog circuit and has a limit in accuracy.

그리고 상기와 같은 전치왜곡 방식을 사용하여 전력증폭기의 선형화 기능을 개선하는 방법은 송신단과 수신단에 포함된 변복조기의 불완전성에 의한 이득 에러와 위상 에러에 의한 효과를 전혀 고려하지 않으므로 인해 전체 시스템의 성능향상에는 한계가 있게된다. 예를들면, 최근에 발표된 논문에 의하면 송신단에 포함된 변조기에서 발생되는 I, Q 각 단자의 이득 불균형과 위상 에러에 의한 전체 시스템의 성능저하는 비트에러율 측면에서 약 3.9dB 정도로 나타나있다.In addition, the method of improving the linearization function of the power amplifier using the predistortion method as described above does not consider the effects of the gain error and the phase error due to the incompleteness of the modulator included in the transmitter and the receiver. There is a limit to improvement. For example, according to a recently published paper, the performance degradation of the entire system due to the gain imbalance and phase error of each I and Q terminals generated by the modulator included in the transmitter is about 3.9dB in terms of bit error rate.

따라서 본 발명의 목적은 통신 시스템에서 송신단에 포함된 능동소자의 비선형 특성을 적응적으로 보상하여 출력 송신신호의 왜곡을 보상할 수 있는 전력증폭기의 선형화장치 및 방법을 제공함에 있다.Accordingly, an object of the present invention is to provide an apparatus and method for linearizing a power amplifier capable of compensating for distortion of an output transmission signal by adaptively compensating for nonlinear characteristics of an active element included in a transmitter in a communication system.

본 발명의 다른 목적은 통신 시스템에서 변조기의 에러를 보상하여 출력 송신신호의 왜곡을 보상할 수 있는 전력증폭기의 선형화장치 및 방법을 제공함에 있다.Another object of the present invention is to provide an apparatus and method for linearizing a power amplifier capable of compensating for a distortion of an output transmission signal by compensating for an error of a modulator in a communication system.

상기 목적을 달성하기 위한 본 발명의 실시예에 따른 통신시스템의 전력증폭기 선형화장치가, 기저대역 신호를 발생하는 수단과, 상기 기저대역신호의 크기에 대응되는 어드레스를 발생하는 어드레스 발생기와, 상기 어드레스에 대응되는 위치의 전치왜곡 데이타를 출력하는 전치왜곡 테이블과, 상기 기저대역 신호와 전치왜곡 데이타를 혼합하는 혼합기와, 상기 전치왜곡된 기저대역신호를 변조하여 송신신호를 발생하는 변조기와. 상기 변조기의 출력을 전력 증폭하여 출력하는 전력증폭기와, 상기 전력증폭기의 출력을 궤환하여 기저대역신호로 복조하는 복조기와, 상기 기저대역신호를 지연하는 지연기와, 상기 지연된 기저대역신호와 상기 복조신호를 비교하여 그 차에 따른 갱신된 전치왜곡 데이타를 발생하여 상기 전치왜곡 테이블에 저장하는 전치왜곡 갱신부로 구성된 것을 특징으로 한다.An apparatus for linearizing a power amplifier of a communication system according to an embodiment of the present invention for achieving the above object includes a means for generating a baseband signal, an address generator for generating an address corresponding to the magnitude of the baseband signal, and the address; A predistortion table for outputting predistortion data at a position corresponding to the predistortion table, a mixer for mixing the baseband signal and the predistortion data, and a modulator for modulating the predistorted baseband signal to generate a transmission signal. A power amplifier for power amplifying and outputting the output of the modulator, a demodulator for demodulating the output of the power amplifier to a baseband signal, a delay for delaying the baseband signal, the delayed baseband signal and the demodulation signal And a predistortion updater for generating updated predistortion data according to the difference and storing the predistortion data in the predistortion table.

도 1은 종래의 전력증폭기 선형화장치의 구성을 도시하는 도면1 is a diagram showing the configuration of a conventional power amplifier linearization device.

도 2는 본 발명의 실시예에 따른 전력증폭기의 선형화장치 구성을 도시하는 도면2 is a diagram illustrating a configuration of a linearization device of a power amplifier according to an embodiment of the present invention.

본 발명의 실시예에 따른 전력증폭기의 선형화 방식은 사전왜곡된 데이터를 발생시키기 위한 전치왜곡 데이타를 저장하는 테이블(lookup table)의 어드레싱방식에 있어서 쉬프트레지스터를 사용하지 않고 입력되는 디지털 데이터의 크기로부터 직접 어드레스를 발생시킨다. 그리고 피드백되는 신호와 이를 비교하기 위한 기준신호를 발생시키기 위해서, 필요한 변조선택 롬이나 D/A변환기들의 구성 없이, 입력되는 디지털 데이터를 알고리즘적인 지연을 사용하여 지연시간을 조정함으로써 피드백되는 수신신호와 동기를 맞추어 처리하는 방식을 취한다. 또한, 전체적인 시스템의 성능에 많은 영향을 미치는 송신단과 수신단의 변복조기의 불완전성에 의한 이득 불균형과 위상 에러에 의한 시스템의 성능저하를 보상하기 위해 변복조기 에러보상 회로를 부가한다.The linearization method of the power amplifier according to the embodiment of the present invention is based on the size of digital data input without using a shift register in the addressing method of a lookup table that stores predistortion data for generating predistorted data. Generate an address directly. In order to generate a feedback signal and a reference signal for comparing it, without inputting a modulation selection ROM or a D / A converter, the received digital signal is fed back by adjusting the delay time using an algorithmic delay. Take care of it in a synchronized manner. In addition, a modulator error compensation circuit is added to compensate for the performance imbalance of the system due to the phase imbalance and the gain imbalance due to the imperfections of the transmitter and receiver, which greatly affect the overall system performance.

도 2는 본 발명의 실시예에 따른 전력증폭기의 선형화장치 구성을 도시하는 도면이다.2 is a diagram illustrating a configuration of a linearization apparatus of a power amplifier according to an embodiment of the present invention.

상기 도 2를 참조하면, 디지탈 셰이핑 여파기(Digital Shaping Filter)100은 기저대역의 I신호(I-arm)와 Q신호(Q-arm)를 발생한다. 곱셈기102 및 104은 각각 대응되는 상기 디지탈 셰이핑 여파기100에서 출력되는 I 및 Q채널의 기저대역 신호들과 전치왜곡 룩업테이블138에서 출력되는 전치왜곡 데이타를 곱하여 출력한다. 변조보상기(Quadrature Modulator Compesation block: QMC)106은 변조기116의 이득 에러와 위상 에러를 보정하기 위한 직교변조기 보정데이타를 발생한다. D/A변환기108 및 112는 상기 변조보정기106에서 출력되는 대응되는 변조 보정데이타를 아날로그 신호로 변환한다. 저역여파기110 및 114는 각각 대응되는 상기 D/A변환기108 및 112의 출력에서 불필요한 고주파성분을 제거한다. 변조기(Quadrature modulator)116은 상기 저역여파기110 및 114의 출력을 직교 변조한다. 발진기122는 상기 변조기116과 직교복조기156의 국부발진 신호를 발생한다. 전력증폭기118은 상기 변조기116에서 출력되는 변조신호를 송신 전력 레벨로 증폭하여 출력한다.Referring to FIG. 2, the digital shaping filter 100 generates baseband I-signals and Q-arms. The multipliers 102 and 104 multiply the baseband signals of the I and Q channels output from the corresponding digital shaping filter 100 and the predistortion data output from the predistortion lookup table 138, respectively. The Quadrature Modulator Compesation block (QMC) 106 generates quadrature modulator correction data for correcting the gain error and the phase error of the modulator 116. The D / A converters 108 and 112 convert corresponding modulation correction data output from the modulation compensator 106 into analog signals. The low pass filters 110 and 114 remove unnecessary high frequency components from the corresponding outputs of the D / A converters 108 and 112, respectively. Quadrature modulator 116 quadrature modulates the outputs of the lowpass filters 110 and 114. Oscillator 122 generates a local oscillation signal of modulator 116 and quadrature demodulator 156. The power amplifier 118 amplifies and outputs a modulated signal output from the modulator 116 to a transmission power level.

방향성 결합기(directional coupler)120은 상기 전력 증폭기118의 출력 중에서 일부를 결합하여 피드백 경로를 형성한다. 감쇄기(attenuator)158은 상기 방향성 결합기120의 출력을 감쇄시킨다. 복조기(Quadrature demodulator)156은 상기 감쇄기158의 출력을 복조한다. 저역여파기150 및 154는 상기 복조기156에서 출력되는 I채널 및 Q채널의 복조신호를 저역 여파한다. A/D변환기148 및 152는 각각 대응되는 저역여파기150 및 154에서 출력되는 아날로그신호를 디지탈 데이타로 변환 출력한다. 복조보상기(Quadrature Demodulation Compensation Block: QDMC)146은 상기 A/D변환기148 및 152에서 출력되는 I 채널 및 Q채널의 데이타들을 입력하여 상기 직교복조기156에서 복조시 발생된 이득 에러와 위상 에러를 보정한다.A directional coupler 120 couples a portion of the output of the power amplifier 118 to form a feedback path. Attenuator 158 attenuates the output of the directional coupler 120. Quadrature demodulator 156 demodulates the output of attenuator 158. The low pass filters 150 and 154 low pass filter demodulated signals of the I and Q channels output from the demodulator 156. The A / D converters 148 and 152 convert the analog signals output from the corresponding low pass filters 150 and 154 into digital data, respectively. A Quadrature Demodulation Compensation Block (QDMC) 146 inputs data of I and Q channels output from the A / D converters 148 and 152 to correct gain and phase errors generated during demodulation in the quadrature demodulator 156. .

지연기(delay)142는 상기 디지탈 셰이핑 여파기100에서 출력되는 I채널 및 Q채널의 기저대역신호를 일정시간 지연한다. 전치왜곡갱신부(update calculation)144는 지연기142와 복조보상기146의 각각 대응되는 I채널 및 Q채널의 신호를 비교하여 상기 전치왜곡 테이블의 값을 보상하기 위한 데이타를 발생한다. 어드레스 발생기(address generator)140은 상기 디지탈 셰이핑 여파기100에서 출력되는 I채널 및 Q 채널 기저대역신호로 부터 상기 전치왜곡 테이블138의 어드레스를 생성한다. 상기 전치왜곡 테이블(Predistortion Lookup Table)138은 상기 어드레스 발생기140의 출력에 의해 지정된 어드레스 위치의 전치왜곡 데이타를 억세스하여 상기 혼합기102 및 104에 각각 출력하며, 상기 전치왜곡 갱신부144에서 출력되는 전치왜곡 갱신 정보를 저장한다.The delay unit 142 delays the baseband signals of the I and Q channels output from the digital shaping filter 100 for a predetermined time. The predistortion updater 144 compares the signals of the corresponding I and Q channels of the delay unit 142 and the demodulation compensator 146 to generate data for compensating the values of the predistortion table. An address generator 140 generates an address of the predistortion table 138 from the I and Q channel baseband signals output from the digital shaping filter 100. The predistortion lookup table 138 accesses the predistortion data at the address position designated by the output of the address generator 140 and outputs the predistortion data to the mixers 102 and 104, respectively, and is output from the predistortion updating unit 144. Save the update information.

제1변조 엔벨로프 검출기(1st modulation envelope detector)124는 상기 변조기116에서 출력되는 변조신호의 엔벨로프를 검출한다. A/D변환기126은 상기 제1변조 엔벨로프 검출기124에서 출력되는 엔벨로프를 디지탈 데이타로 변환한다. 직병렬 변환기(Serial to Parallel converter)160은 상기 A/D변환기126의 출력을 병렬 데이타로 변환하고 각각 I 및 Q 출력으로 분리 출력한다. 변조에러 발생기(modulation error generator)132는 각각 대응되는 상기 직병렬 변환기160의 I 및 Q 출력과 상기 혼합기102 및 104의 출력과 시간동기를 맞추기 위해 지연168에 의해 지연된 출력과 비교하여 변조 에러신호를 발생한다. 제2변조 엔벨로프 검출기(2nd modulation envelope detector)128은 상기 감쇄기158의 출력을 입력하여 최종 출력된 변조신호의 엔벨로프를 검출한다. A/D변환기130은 상기 제2변조 엔벨로프 검출기128에서 출력되는 엔벨로프를 디지탈 데이타로 변환한다. 직병렬 변환기162는 상기 A/D변환기130의 출력을 병렬 데이타로 변환하고 각각 I 및 Q 출력으로 분리 출력한다. 복조에러 발생기(demodulation error generator)134는 각각 대응되는 상기 직병렬 변환기162의 I 및 Q 출력과 상기 복조보상기146의 출력을 시간 동기시키기 위해 지연기170에 의해 지연된 출력과 상기 복조보상기146의 출력을 비교하여 복조 에러신호를 발생한다.A first modulation envelope detector 124 detects an envelope of the modulation signal output from the modulator 116. The A / D converter 126 converts the envelope output from the first modulation envelope detector 124 into digital data. The serial to parallel converter 160 converts the output of the A / D converter 126 into parallel data and separately outputs the I and Q outputs. The modulation error generator 132 compares the modulation error signal with the output delayed by the delay 168 to time-synchronize with the I and Q outputs of the corresponding serial-to-parallel converter 160 and the outputs of the mixers 102 and 104, respectively. Occurs. A second modulation envelope detector 128 inputs the output of the attenuator 158 to detect the envelope of the last output modulation signal. The A / D converter 130 converts the envelope output from the second modulation envelope detector 128 into digital data. The serial / parallel converter 162 converts the output of the A / D converter 130 into parallel data and separately outputs the I and Q outputs. The demodulation error generator 134 outputs the output delayed by the delay unit 170 and the output of the demodulation compensator 146 to time-synchronize the I and Q outputs of the serial-to-parallel converter 162 and the output of the demodulation compensator 146, respectively. In comparison, a demodulation error signal is generated.

보상 어드레스 발생기(compensation memory address generator)166은 상기 혼합기102 및 104에서 출력되는 전치왜곡된 I채널 및 Q채널의 기저대역신호로 부터 보상 메모리의 어드레스를 생성한다. 변조 보상메모리(Quadrature Modulation compensation RAM)136은 변조 에러를 보상하기 위한 데이타들을 저장하고 있으며, 상기 변조에러 발생기132의 출력과 상기 보상어드레스 발생기166의 출력에 의해 각 파라미터들을 적응적으로 변화시켜 상기 변조보상기106에 출력한다. 복조 보상메모리(Quadrature Demodulation compensation RAM)164는 복조 에러를 보상하기 위한 데이타들을 저장하고 있으며, 상기 복조에러 발생기134의 출력과 상기 보상어드레스 발생기166의 출력에 의해 각 파라미터들을 적응적으로 변화시켜 상기 복조보상기146에 출력한다.A compensation memory address generator 166 generates an address of the compensation memory from the baseband signals of the predistorted I and Q channels output from the mixers 102 and 104. The Quadrature Modulation compensation RAM 136 stores data for compensating for the modulation error. The modulation is adaptively changed by the output of the modulation error generator 132 and the output of the compensation address generator 166. Output to compensator 106. Quadrature Demodulation compensation RAM 164 stores data for compensating a demodulation error. The demodulation compensation memory 164 adaptively changes each parameter by the output of the demodulation error generator 134 and the output of the compensation address generator 166. Output to compensator 146.

상기 도 2를 참조하면, 상기 디지탈 셰이핑 여파기100은 기저대역의 I채널 및 Q채널 각각의 디지털 신호를 펄스 정형하는 기능을 수행하며, 기본적으로 오버샘플링(oversampling)된 신호가 입력된다. IS-95 방식의 CDMA 시스템의 경우, 상기 오버샘플링은 4배가 된다. 상기 디지탈 셰이핑 여파기100에 의해 업 샘플링(upsample)되고 펄스 정형된 신호는 입력 신호 속도의 4배가 된다. 상기 디지탈 셰이핑 여파기100에서 출력되는 I채널 및 Q채널의 기저대역신호 들은 각각 상기 곱셈기102 및 104에 인가되어 상기 전치왜곡 테이블138에서 출력되는 I채널 및 Q채널의 전치왜곡 데이타와 곱해진다. 또한, 상기 디지탈 셰이핑 여파기100의 출력은 어드레스 발생기140에 인가되어 상기 전치왜곡 테이블138의 어드레스를 발생시키기 위해 이용된다.Referring to FIG. 2, the digital shaping filter 100 performs a function of pulse shaping a digital signal of each of I and Q channels in a baseband, and an oversampled signal is basically input. In the case of the IS-95 CDMA system, the oversampling is quadrupled. The upsampled and pulse shaped signal by the digital shaping filter 100 is four times the input signal rate. Baseband signals of the I and Q channels output from the digital shaping filter 100 are applied to the multipliers 102 and 104, respectively, and multiplied with the predistortion data of the I and Q channels output from the predistortion table 138. The output of the digital shaping filter 100 is also applied to the address generator 140 and used to generate the addresses of the predistortion table 138.

또한, 상기 디지탈 셰이핑 여파기100의 출력은 피드백되는 신호와 비교하기 위한 기준신호를 만들기 위해 사용되는데, 이때 송신한 데이터와 같은 수신 데이터에 대해서 전치 왜곡 알고리즘을 적용하기 위해서는 송신한 데이터와 수신한 데이터의 비교시점이 일치해야 한다. 이를 위하여 송수신단에서 발생된 지연을 보상해주는 역할을 하는 적절한 지연시간이 필요한데, 이는 지연기142에 의해 구현가능한다. 상기와 같은 기능을 DSP(Digital Signal Processor)를 이용하는 경우에는 알고리즘에 의해 구현이 가능하다. 상기 지연기142에서 출력되는 각각의 I채널 및 Q채널 신호는 상기 전치왜곡 테이블138의 값을 갱신하기 위하여, 상기 복조보상기146의 출력과 비교하여 전치왜곡 데이타의 값을 결정하는 전치왜곡 갱신부144에 입력된다.In addition, the output of the digital shaping filter 100 is used to generate a reference signal for comparison with a signal fed back. In this case, in order to apply a predistortion algorithm to received data such as transmitted data, The point of comparison must match. To this end, an appropriate delay time is required, which serves to compensate for the delay generated at the transmitting and receiving end, which can be implemented by the delay unit 142. In the case of using a digital signal processor (DSP), the above functions can be implemented by an algorithm. Each I-channel and Q-channel signal output from the delay unit 142 is compared with the output of the demodulation compensator 146 in order to update the value of the predistortion table 138 to determine the value of the predistortion data 144 Is entered.

상기 변조기116의 이득에러와 위상에러를 보정하기 위한 기능을 수행하는 변조보상기106의 동작은 다음과 같다. 상기 변조기116의 출력은 반송파(carrier)가 실려있는 고주파 신호이며, 이것으로부터 직접 기저대역 신호의 진폭이나 위상을 복원할 수는 없으므로 변조된 신호로부터 기저대역 신호의 성분만 검출하기 위해 제1변조 엔벨로프 검출기124를 이용한다. 상기 제1변조 엔벨로프 검출기124는 저역통과 필터를 구비한다. 상기 변조된 신호로부터 다시 원래의 기저대역의 신호를 검출한 후, 이것을 디지털 신호로 변환하기 위해 상기 A/D 변환기126를 통과시키며, 상기 병렬데이터와의 비교를 위해 병렬데이터로 변환이 필요하며, 이는 직병렬변환기160에 의해 행해진다. 상기 직병렬변환기160에서 출력되는 신호는 변조에러 발생기132에서 전치왜곡된 기저대역 디지털 신호와 비교되는데, 이때 두 신호의 시간동기를 맞추기 위해 지연기168을 사용한다. 상기 변조에러 발생기132는 전치왜곡된 I채널 및 Q채널 신호와 변조기116의 출력에서 포락선 검출된 신호를 비교하여 차 신호를 발생한다. 상기 변조에러 발생기132는 입력되는 상기 I채널 및 Q 신호를 극좌표신호(Rectangular to Polar Coordinate )로 변환하기 위한 회로를 구비한다. 결국 상기 변조에러 발생기132는 내부적으로는 크기와 위상정보로 에러신호를 발생시켜 상기 변조보상 메모리136의 k,l 입력 단자로 입력된다.The operation of the modulation compensator 106 performing the function of correcting the gain error and the phase error of the modulator 116 is as follows. The output of the modulator 116 is a high frequency signal carrying a carrier, and since the amplitude or phase of the baseband signal cannot be directly restored therefrom, the first modulation envelope is used to detect only the components of the baseband signal from the modulated signal. Detector 124 is used. The first modulation envelope detector 124 includes a low pass filter. After detecting the original baseband signal from the modulated signal, it passes through the A / D converter 126 to convert it into a digital signal, and conversion to parallel data is necessary for comparison with the parallel data. This is done by the serial-to-parallel converter 160. The signal output from the serial-to-parallel converter 160 is compared with the baseband digital signal predistorted by the modulation error generator 132. In this case, the delay unit 168 is used to time-synchronize the two signals. The modulation error generator 132 generates a difference signal by comparing the predistorted I and Q channel signals with the envelope detected signal at the output of the modulator 116. The modulation error generator 132 includes a circuit for converting the input I-channel and Q-signal into a polar coordinate signal (Rectangular to Polar Coordinate). As a result, the modulation error generator 132 internally generates an error signal with magnitude and phase information and is input to the k, l input terminals of the modulation compensation memory 136.

또한, 상기 곱셈기102 및 104의 출력인 전치왜곡된 I신호 및 Q신호는 상기 변조보상 메모리136의 어드레스를 발생시키도록 상기 보상어드레스 발생기166에 인가된다. 상기 보상어드레스 발생기166의 어드레스 생성의 원리는 전치왜곡된 두 신호의 크기와 보상메모리136 및 164의 크기(size)에 의해 결정되며, 상기 보상어드레스 발생기166의 출력인 I어드레스 및 Q어드레스는 상기 변조보상 메모리136의 어드레스 단자 i,j로 입력된다. 상기 변조보상 메모리136의 출력신호는 QM_Gi(변조기 I_Arm의 이득제어신호), QM_Pi(변조기 I_Arm의 위상 제어신호), QM_Gq(변조기 Q_Arm의 이득제어 신호), QM_Pq(변조기 Q_Arm의 위상제어 신호)가 되며, 상기와 같은 제어신호들의 값들은 매 샘플 마다 변화하며, 이것이 결국 변조보상기106의 I 및 Q단자의 이득과 위상을 적응적으로 제어하게 된다. 상기 변조보상기106은 입력신호 I 및 Q의 이득과 위상을 제어단자로 입력되는 제어신호에 따라서 적응적으로 변환시키는 기능을 한다.Further, the predistorted I and Q signals, which are outputs of the multipliers 102 and 104, are applied to the compensation address generator 166 to generate an address of the modulation compensation memory 136. The principle of address generation of the compensation address generator 166 is determined by the magnitudes of the two predistorted signals and the sizes of the compensation memories 136 and 164, and the I addresses and the Q addresses, which are outputs of the compensation address generator 166, are modulated. It is input to the address terminals i, j of the compensation memory 136. The output signal of the modulation compensation memory 136 is QM_Gi (gain control signal of modulator I_Arm), QM_Pi (phase control signal of modulator I_Arm), QM_Gq (gain control signal of modulator Q_Arm), QM_Pq (phase control signal of modulator Q_Arm). The values of the control signals are changed every sample, which in turn adaptively controls the gain and phase of the I and Q terminals of the modulation compensator 106. The modulation compensator 106 functions to adaptively convert gains and phases of the input signals I and Q according to control signals input to the control terminals.

상기와 같이 입력신호 I 및 Q의 이득 및 위상을 적응적으로 변환하면, 변조기116에서 변조시 발생하는 이득에러와 위상에러를 보상할 수 있으며, 이로인해 시스템의 성능저하를 방지할 수 있다.By adaptively converting the gain and phase of the input signals I and Q as described above, it is possible to compensate for gain and phase errors generated during modulation in the modulator 116, thereby preventing performance degradation of the system.

복조단에서 발생하는 복조기156의 불완전성에 의한 이득에러와 위상에러도 비슷한 개념으로 설명될 수 있다. 즉, 상기 전력증폭기118에서 출력되는 송신신호의 일부가 방향성 결합기120에 의해 커플링되고, 감쇄기158에 의해 감쇄된다. 그리고 상기 감쇄기158에 의해 감쇄된 신호는 변조단에서 사용한 것과 같은 제2변조 엔벨로프 검출기128에 의해 신호의 포락선이 검출된다. 상기 제2변조 엔벨로프 검출기128에 의해 검출된 기저대역의 엔벨로프신호를 디지털 신호로 변환하기 위해 상기 A/D 변환기130을 통과시키며, 상기 병렬데이터와의 비교를 위해 병렬데이터로 변환이 필요하므로 직병렬변환기162에서 이런 변환 기능을 수행한다. 상기 직병렬변환기162에서 출력되는 신호는 복조에러 발생기134에서 복조된 기저대역 디지털 신호와 비교된다. 상기 복조에러 발생기134는 복조된 I신호 및 Q신호와 복조기156의 전단에서 포락선 검출된 후 병렬 데이타로 변환된 신호를 비교하여 차 신호를 발생하는데, 이때 두 신호의 시간 동기를 맞추기 위해 지연기170을 사용한다. 상기 복조에러 발생기134는 입력신호 단에 입력되는 I신호 및 Q신호를 극좌표 신호(Rectangular to Polar Coordinate)로 변환하는 회로를 구비한다. 결국 상기 복조에러 발생기134는 내부적으로 크기와 위상정보로 에러 신호를 발생시켜 상기 복조보상 메모리164의 m,n 입력단자에 인가한다. 상기 보상어드레스 발생기166의 출력인 I어드레스 및 Q어드레스는 상기 복조 보상메모리164의 어드레스 단자 i,j에 인가된다.The gain error and phase error caused by the imperfection of demodulator 156 occurring in the demodulation stage can be described in a similar concept. That is, a part of the transmission signal output from the power amplifier 118 is coupled by the directional coupler 120, and attenuated by the attenuator 158. The signal attenuated by the attenuator 158 detects an envelope of the signal by the second modulation envelope detector 128 as used in the modulation stage. The A / D converter 130 passes through the A / D converter 130 to convert the baseband envelope signal detected by the second modulation envelope detector 128 into a digital signal, and is required to be converted to parallel data for comparison with the parallel data. Transducer 162 performs this conversion function. The signal output from the serial-to-parallel converter 162 is compared with the baseband digital signal demodulated by the demodulation error generator 134. The demodulation error generator 134 generates a difference signal by comparing the demodulated I and Q signals with a signal detected by an envelope at the front end of the demodulator 156 and then converted into parallel data. Use The demodulation error generator 134 includes a circuit for converting an I signal and a Q signal input to an input signal terminal into a polar coordinate signal (Rectangular to Polar Coordinate). As a result, the demodulation error generator 134 internally generates an error signal with magnitude and phase information and applies it to the m and n input terminals of the demodulation compensation memory 164. The I addresses and the Q addresses, which are outputs of the compensation address generator 166, are applied to the address terminals i, j of the demodulation compensation memory 164.

상기 복조 보상메모리164의 출력신호는 QDM_Gi(복조기 I_Arm의 이득제어 신호), QDM_Pi(복조기 I_Arm의 위상제어신호), QDM_Gq(복조기 Q_Arm의 이득제어 신호), QDM_Pq(복조기 Q_Arm의 위상제어 신호)가 된다. 상기와 같은 제어신호 들의 값은 매 샘플 마다 변화하며, 이것이 결국 복조보상기146의 I 및 Q 단자의 이득과 위상을 적응적으로 제어하게 된다.The output signals of the demodulation compensation memory 164 are QDM_Gi (gain control signal of demodulator I_Arm), QDM_Pi (phase control signal of demodulator I_Arm), QDM_Gq (gain control signal of demodulator Q_Arm), and QDM_Pq (phase control signal of demodulator Q_Arm). . The value of the control signals as described above changes every sample, which in turn adaptively controls the gain and phase of the I and Q terminals of the demodulation compensator 146.

상기 복조보상기146에서는 입력신호 I 및 Q의 이득과 위상을 상기 복조보상기146의 제어단자로 입력되는 제어 신호에 따라서 적응적으로 변환시키는 기능을 수행하며, 이렇게 하면 복조기156에서 발생하는 이득에러와 위상에러에 의해 발생하는 시스템의 성능저하를 방지할 수 있다.The demodulation compensator 146 adaptively converts the gain and phase of the input signals I and Q according to a control signal input to the control terminal of the demodulation compensator 146. In this case, a gain error and a phase generated in the demodulator 156 are performed. The performance degradation of the system caused by the error can be prevented.

본 발명의 실시예에 따른 적응적 전치 왜곡 방식에 의한 송신단의 전력증폭기의 선형화 시스템은 이동 통신에서 주로 사용하는 QAM이나 QPSK와 같이 스펙트럼의 효율은 크지만 변조된 신호의 포락선의 진폭의 변화가 큰 변조시스템의 송신단에서 전력증폭기의 비선형성에 의해 주로 발생하는 출력 스펙트럼에서의 왜곡현상을 효과적으로 줄일수 있다. 또한, 전력증폭기의 비선형성만을 고려하는 선형화 방식과는 달리 변복조기 이득에러와 위상에러를 보상할 수 있는 알고리즘을 포함시킴으로써, 송신단과 수신단에 포함된 변복조기의 불완전성에 의해서 발생하는 이득에러와 위상에러를 효과적으로 보상할 수 있는 이점이 있다. 모든 데이터 처리를 기저대역의 디지털 데이터에 대해서 행하므로 잡음의 영향이나 정확도에 있어서도 아날로그 시스템을 이용하는 방식에 비해 유리한 잇점이 있으며, 알고리즘의 구현도 소프트웨어적으로 처리가능하므로 사용자가 원하는 성능을 얻기 위한 최적화를 이룰 수 있는 이점이 있다.In the linearization system of the power amplifier of the transmitter by the adaptive predistortion method according to the embodiment of the present invention, such as QAM and QPSK, which are mainly used in mobile communication, the efficiency of the spectrum is large but the amplitude of the envelope of the modulated signal is large. It is possible to effectively reduce distortion in the output spectrum which is mainly caused by nonlinearity of the power amplifier at the transmitting end of the modulation system. In addition, unlike the linearization method considering only the non-linearity of the power amplifier, by including an algorithm for compensating the modulator gain error and phase error, the gain error and phase caused by the incompleteness of the modulator included in the transmitter and the receiver are included. There is an advantage that can effectively compensate for the error. Since all data processing is performed on the baseband digital data, there is an advantage in terms of noise effect and accuracy over the method using an analog system, and the algorithm can be implemented in software, so it is optimized to obtain the desired performance. There is an advantage to achieve this.

Claims (8)

통신시스템의 전력증폭기 선형화장치에 있어서,In the power amplifier linearizer of the communication system, 기저대역 신호를 발생하는 수단과,Means for generating a baseband signal, 상기 기저대역신호의 크기에 대응되는 어드레스를 발생하는 어드레스 발생기와,An address generator for generating an address corresponding to the magnitude of the baseband signal; 상기 어드레스에 대응되는 위치의 전치왜곡 데이타를 출력하는 전치왜곡 테이블과,A predistortion table for outputting predistortion data at a position corresponding to the address; 상기 기저대역 신호와 전치왜곡 데이타를 혼합하는 혼합기와,A mixer for mixing the baseband signal and predistortion data; 상기 전치왜곡된 기저대역신호를 변조하여 송신신호를 발생하는 변조기와.And a modulator for modulating the predistorted baseband signal to generate a transmission signal. 상기 변조기의 출력을 전력 증폭하여 출력하는 전력증폭기와,A power amplifier configured to amplify and output the output of the modulator; 상기 전력증폭기의 출력을 궤환하여 기저대역신호로 복조하는 복조기와,A demodulator for feeding back the output of the power amplifier and demodulating the baseband signal; 상기 기저대역신호를 지연하는 지연기와,A delay unit for delaying the baseband signal; 상기 지연된 기저대역신호와 상기 복조신호를 비교하여 그 차에 따른 갱신된 전치왜곡 데이타를 발생하여 상기 전치왜곡 테이블에 저장하는 전치왜곡 갱신부로 구성된 것을 특징으로 하는 통신시스템의 전력증폭기 선형화 장치.And a predistortion updater which compares the delayed baseband signal with the demodulated signal and generates updated predistortion data according to the difference, and stores the predistortion data in the predistortion table. 통신시스템의 전력증폭기 선형화장치에 있어서,In the power amplifier linearizer of the communication system, 기저대역 신호를 발생하는 수단과,Means for generating a baseband signal, 상기 기저대역신호의 크기에 대응되는 어드레스를 발생하는 어드레스 발생기와,An address generator for generating an address corresponding to the magnitude of the baseband signal; 상기 어드레스에 대응되는 위치의 전치왜곡 데이타를 출력하는 전치왜곡 테이블과,A predistortion table for outputting predistortion data at a position corresponding to the address; 상기 기저대역 신호와 전치왜곡 데이타를 혼합하는 혼합기와,A mixer for mixing the baseband signal and predistortion data; 상기 혼합기의 출력을 입력한 후 이득 및 위상 제어신호에 의해 변조시 발생되는 상기 입력신호의 이득에러 및 위상에러를 보상하는 변조보상기와,A modulation compensator for compensating for gain and phase errors of the input signal generated when the output of the mixer is input and modulated by the gain and phase control signals; 상기 변조보상기의 출력을 변조하여 송신신호를 발생하는 변조기와.A modulator for modulating an output of the modulation compensator to generate a transmission signal; 상기 변조기의 출력을 전력 증폭하여 출력하는 전력증폭기와,A power amplifier configured to amplify and output the output of the modulator; 상기 전력증폭기의 출력을 궤환하여 기저대역신호로 복조하는 복조기와,A demodulator for feeding back the output of the power amplifier and demodulating the baseband signal; 상기 기저대역신호를 지연하는 지연기와,A delay unit for delaying the baseband signal; 상기 지연된 기저대역신호와 상기 복조신호를 비교하여 그 차에 따른 갱신된 전치왜곡 데이타를 발생하여 상기 전치왜곡 테이블에 저장하는 전치왜곡 갱신부로 구성된 것을 특징으로 하는 통신시스템의 전력증폭기 선형화 장치.And a predistortion updater which compares the delayed baseband signal with the demodulated signal and generates updated predistortion data according to the difference, and stores the predistortion data in the predistortion table. 제2항에 있어서, 상기 변조 이득 및 위상 제어신호를 발생하는 수단이,3. The apparatus of claim 2, wherein the means for generating the modulation gain and phase control signal, 상기 변조기의 출력에서 기저대역신호의 엔벨로프를 검출하는 엔벨로프 검출기와,An envelope detector for detecting the envelope of the baseband signal at the output of the modulator; 상기 엔벨로프 검출기의 출력과 상기 혼합기의 지연된 출력을 비교하여 변조에러신호를 발생하는 변조에러 발생기와,A modulation error generator for generating a modulation error signal by comparing the output of the envelope detector with the delayed output of the mixer; 상기 혼합기의 출력으로 부터 보상어드레스를 발생하는 보상어드레스 발생기와,A compensation address generator for generating a compensation address from an output of the mixer, 상기 변조에러 발생기 및 보상어드레스 발생기의 출력에 의해 상기 변조보상기의 이득 및 위상 제어데이타를 억세스하여 상기 변조보상기에 출력하는 변조보상 메모리로 구성된 것을 특징으로 하는 통신시스템의 선형화 장치.And a modulation compensation memory for accessing the gain and phase control data of the modulation compensator and outputting the modulated compensator to the modulation compensator by the outputs of the modulation error generator and the compensation address generator. 통신시스템의 전력증폭기 선형화장치에 있어서,In the power amplifier linearizer of the communication system, 기저대역 신호를 발생하는 수단과,Means for generating a baseband signal, 상기 기저대역신호의 크기에 대응되는 어드레스를 발생하는 어드레스 발생기와,An address generator for generating an address corresponding to the magnitude of the baseband signal; 상기 어드레스에 대응되는 위치의 전치왜곡 데이타를 출력하는 전치왜곡 테이블과,A predistortion table for outputting predistortion data at a position corresponding to the address; 상기 기저대역 신호와 전치왜곡 데이타를 혼합하는 혼합기와,A mixer for mixing the baseband signal and predistortion data; 상기 혼합기의 출력을 입력하며, 이득 및 위상 제어신호에 의해 변조시 발생되는 이득에러 및 위상에러를 보상하는 변조보상기와,A modulation compensator for inputting an output of the mixer and compensating for gain and phase errors generated during modulation by a gain and phase control signal; 상기 변조보상기의 출력을 변조하여 송신신호를 발생하는 변조기와.A modulator for modulating an output of the modulation compensator to generate a transmission signal; 상기 변조기의 출력을 전력 증폭하여 출력하는 전력증폭기와,A power amplifier configured to amplify and output the output of the modulator; 상기 전력증폭기의 출력을 궤환하는 방향성결합기와,A directional coupler for feeding back the output of the power amplifier; 상기 방향성 결합기의 출력을 감쇄하는 감쇄기와,An attenuator for attenuating the output of the directional coupler; 상기 감쇄기의 출력을 기저대역신호로 복조하는 복조기와,A demodulator for demodulating the output of the attenuator into a baseband signal; 상기 복조기의 이득에러 및 위상에러를 보상하는 복조보상기와,A demodulation compensator for compensating for gain and phase errors of the demodulator; 상기 기저대역신호를 지연하는 지연기와,A delay unit for delaying the baseband signal; 상기 지연된 기저대역신호와 상기 복조보상기의 출력을 비교하여 그 차에 따른 갱신된 전치왜곡 데이타를 발생하여 상기 전치왜곡 테이블에 저장하는 전치왜곡 갱신부로 구성된 것을 특징으로 하는 통신시스템의 전력증폭기 선형화 장치.And a predistortion updating unit for comparing the delayed baseband signal with the output of the demodulator and generating updated predistortion data according to the difference and storing the predistortion data in the predistortion table. 제4항에 있어서, 상기 변조 이득 및 위상 제어신호를 발생하는 수단이,The apparatus of claim 4, wherein the means for generating the modulation gain and phase control signal comprises: 상기 변조기의 출력에서 기저대역신호의 엔벨로프를 검출하는 제1엔벨로프 검출기와,A first envelope detector for detecting an envelope of a baseband signal at an output of said modulator, 상기 엔벨로프 검출기의 출력과 상기 혼합기의 지연된 출력을 비교하여 변조에러신호를 발생하는 변조에러 발생기와,A modulation error generator for generating a modulation error signal by comparing the output of the envelope detector with the delayed output of the mixer; 상기 혼합기의 출력으로 부터 보상어드레스를 발생하는 보상어드레스 발생기와,A compensation address generator for generating a compensation address from an output of the mixer, 상기 변조에러 발생기 및 보상어드레스 발생기의 출력에 의해 상기 변조보상기의 이득 및 위상 제어데이타를 억세스하여 상기 변조보상기에 출력하는 변조보상 메모리로 구성된 것을 특징으로 하는 통신시스템의 선형화 장치.And a modulation compensation memory for accessing the gain and phase control data of the modulation compensator and outputting the modulated compensator to the modulation compensator by the outputs of the modulation error generator and the compensation address generator. 제4항 또는 제5항에 있어서, 상기 복조 이득 및 위상제어신호를 발생하는 수단이,The apparatus according to claim 4 or 5, wherein the means for generating the demodulation gain and phase control signal, 상기 감쇄기의 출력 엔벨로프를 검출하는 제2엔벨로프 검출기와,A second envelope detector for detecting an output envelope of the attenuator; 상기 복조보상기 및 제2엔벨로프 검출기의 지연된 출력을 비교하여 복조에러신호를 발생하는 복조에러 발생기와,A demodulation error generator for generating a demodulation error signal by comparing the delayed outputs of the demodulation compensator and the second envelope detector; 상기 복조에러발생기 및 보상어드레스 발생기의 출력에 의해 상기 복조기의 이득 및 위상 제어데이타를 억세스하여 상기 복조보상기에 출력하는 복조보상 메모리로 구성된 것을 특징으로 하는 통신시스템의 전력증폭기 선형화 장치.And a demodulation compensation memory which accesses the gain and phase control data of the demodulator by the outputs of the demodulation error generator and the compensation address generator and outputs the demodulation compensator to the demodulation compensator. 통신시스템의 전력증폭기 선형화방법에 있어서,In the power amplifier linearization method of a communication system, 기저대역 신호를 발생하는 과정과,Generating a baseband signal, 상기 기저대역신호의 크기에 대응되는 어드레스를 발생하는 과정과,Generating an address corresponding to the magnitude of the baseband signal; 상기 어드레스에 대응되는 위치의 전치왜곡 데이타를 발생하여 상기 기저대역신호와 혼합하는 과정과,Generating predistortion data of a position corresponding to the address and mixing the predistortion data with the baseband signal; 상기 전치왜곡된 기저대역신호를 변조한 후 전력증폭하여 송신신호를 출력하는 과정과,Modulating the predistorted baseband signal and amplifying the power to output a transmission signal; 상기 송신신호를 궤환하여 기저대역신호로 복조하는 과정과,Demodulating the transmitted signal into a baseband signal; 지연된 상기 기저대역신호와 상기 복조신호를 비교하여 그 차에 따른 갱신된 전치왜곡 데이타를 발생하여 상기 전치왜곡 테이블에 저장하는 과정으로 이루어짐을 특징으로 하는 통신시스템의 전력증폭기 선형화 방법.And comparing the delayed baseband signal with the demodulated signal, generating updated predistortion data according to the difference, and storing the updated predistortion data in the predistortion table. 통신시스템의 전력증폭기 선형화방법에 있어서,In the power amplifier linearization method of a communication system, 기저대역 신호를 발생하는 과정과,Generating a baseband signal, 상기 기저대역신호의 크기에 대응되는 어드레스를 발생하는 과정과,Generating an address corresponding to the magnitude of the baseband signal; 상기 어드레스에 대응되는 위치의 전치왜곡 데이타를 발생하여 상기 기저대역신호와 혼합하는 과정과,Generating predistortion data of a position corresponding to the address and mixing the predistortion data with the baseband signal; 상기 전치왜곡된 기저대역신호를 변조에러를 예측하여 적응적으로 변조한 후 전력증폭하여 송신신호를 출력하는 과정과,Outputting a transmission signal by amplifying the predistorted baseband signal by adaptively modulating and predicting a modulation error; 상기 송신신호의 엔벨로프를 검출하는 과정과,Detecting an envelope of the transmission signal; 상기 검출된 엔벨로프와 상기 혼합신호를 비교하여 변조에러신호를 발생하는 과정과,Generating a modulation error signal by comparing the detected envelope with the mixed signal; 상기 혼합신호의 크기에 따른 보상어드레스를 발생한 후 상기 변조에러신호와 함께 변조 보상메모리의 출력을 선택하여 상기 이득 및 위상제어신호로 발생하는 과정과,Generating a compensation address according to the magnitude of the mixed signal and selecting an output of a modulation compensation memory together with the modulation error signal to generate the gain and phase control signals; 상기 송신신호를 궤환하여 기저대역신호로 복조하는 과정과,Demodulating the transmitted signal into a baseband signal; 지연된 상기 기저대역신호와 상기 복조신호를 비교하여 그 차에 따른 갱신된 전치왜곡 데이타를 발생하여 상기 전치왜곡 테이블에 저장하는 과정으로 이루어짐을 특징으로 하는 통신시스템의 전력증폭기 선형화 방법.And comparing the delayed baseband signal with the demodulated signal, generating updated predistortion data according to the difference, and storing the updated predistortion data in the predistortion table.
KR1019970080602A 1997-12-31 1997-12-31 Apparatus and method for linearizing power amp with adaptive predistortion and modem error compensation KR100251385B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970080602A KR100251385B1 (en) 1997-12-31 1997-12-31 Apparatus and method for linearizing power amp with adaptive predistortion and modem error compensation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970080602A KR100251385B1 (en) 1997-12-31 1997-12-31 Apparatus and method for linearizing power amp with adaptive predistortion and modem error compensation

Publications (2)

Publication Number Publication Date
KR19990060378A true KR19990060378A (en) 1999-07-26
KR100251385B1 KR100251385B1 (en) 2000-04-15

Family

ID=19530394

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970080602A KR100251385B1 (en) 1997-12-31 1997-12-31 Apparatus and method for linearizing power amp with adaptive predistortion and modem error compensation

Country Status (1)

Country Link
KR (1) KR100251385B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100445326B1 (en) * 2002-03-21 2004-08-21 학교법인 한양학원 Linear Power Amplifier using the Digital Signal Processor
KR100448892B1 (en) * 2002-06-04 2004-09-18 한국전자통신연구원 Apparatus and Method for Pre-distortion for Nonlinear Distortion of High Power Amplifier
KR100808336B1 (en) * 2002-07-20 2008-02-27 엘지노텔 주식회사 Method for producing dpd coefficients of pre-distorter system and pre-distorter system using the method

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000312154A (en) * 1999-04-27 2000-11-07 Matsushita Electric Ind Co Ltd Power controller and method therefor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100445326B1 (en) * 2002-03-21 2004-08-21 학교법인 한양학원 Linear Power Amplifier using the Digital Signal Processor
KR100448892B1 (en) * 2002-06-04 2004-09-18 한국전자통신연구원 Apparatus and Method for Pre-distortion for Nonlinear Distortion of High Power Amplifier
US7068980B2 (en) 2002-06-04 2006-06-27 Electronics And Telecommunications Research Institute Pre-distortion apparatus and method for recovering nonlinear distortion of high power amplifier
KR100808336B1 (en) * 2002-07-20 2008-02-27 엘지노텔 주식회사 Method for producing dpd coefficients of pre-distorter system and pre-distorter system using the method

Also Published As

Publication number Publication date
KR100251385B1 (en) 2000-04-15

Similar Documents

Publication Publication Date Title
KR100326176B1 (en) Apparatus and method for linearizing power amplification using predistortion and feedfoward method in rf communicaiton
US6647073B2 (en) Linearisation and modulation device
JP3570898B2 (en) Pre-distortion circuit
JP3766593B2 (en) Multi-frequency transmitter and transmission method using predistortion
US6072364A (en) Adaptive digital predistortion for power amplifiers with real time modeling of memoryless complex gains
US7020447B2 (en) Method and apparatus for compensating for distortion in radio apparatus
US6993091B2 (en) Correction of DC-offset of I/Q modulator
US8009765B2 (en) Digital polar transmitter
US6798844B2 (en) Correction of phase and amplitude imbalance of I/Q modulator
EP1282224B1 (en) Distortion compensation apparatus
US6654426B2 (en) Correction of nonlinearity of I/Q modulator
KR19990006256A (en) Transmitter Linearization Apparatus and Method in Digital Communication System
JPH1013160A (en) Method for correcting nonlinearity of amplifier and radio transmitter using the method
KR20030025620A (en) Predistortion type digital linearier with digital if circuit
EP1612933A1 (en) Distortion compensation device
JPH0773243B2 (en) Transmitter
JPH08251246A (en) Transmitter
KR100251385B1 (en) Apparatus and method for linearizing power amp with adaptive predistortion and modem error compensation
JP2001060883A (en) Transmitter and data transmission device
JP2000209294A (en) Circuit and method for supplying amplitude phase modulating signal
KR100251781B1 (en) Apparatus and method for linearizing power amplifier in digital communication system
JPH0865352A (en) Digital modulator
RU2172552C1 (en) Device and method for linearizing power amplifier in mobile radio communication system
KR19990002517A (en) Wireless Transmitter and Method Using Predistortion Method

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080102

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee