KR19990025085A - 트랜지스터 제조방법 - Google Patents
트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR19990025085A KR19990025085A KR1019970046546A KR19970046546A KR19990025085A KR 19990025085 A KR19990025085 A KR 19990025085A KR 1019970046546 A KR1019970046546 A KR 1019970046546A KR 19970046546 A KR19970046546 A KR 19970046546A KR 19990025085 A KR19990025085 A KR 19990025085A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- region
- semiconductor substrate
- forming
- low concentration
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 11
- 239000012535 impurity Substances 0.000 claims abstract description 34
- 239000004065 semiconductor Substances 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 abstract description 10
- 238000009826 distribution Methods 0.000 abstract description 5
- 238000005468 ion implantation Methods 0.000 description 12
- 230000007547 defect Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
- H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명에 의한 트랜지스터의 제작방법에 있어서 제 1 도전형의 반도체기판 상에 게이트 산화막과 상기 게이트산화막 상에 게이트를 형성하는 공정과, 상기 게이트를 마스크로 사용하여 상기 반도체기판의 노출된 부분에 제 2 도전형의 저농도영역을 형성하여 채널영역을 한정하는 공정과, 상기 게이트의 측면에 측벽을 형성하고 상기 게이트와 상기 측벽을 마스크로 사용하여 상기 반도체기판의 노출된 부분에 제 2 도전형의 고농도영역을 상기 저농도영역과 중첩되도록 형성하는 공정과, 상기 반도체기판에 상기 게이트를 관통하도록 제 1 도전형의 불순물을 주입하여 채널영역의 문턱전압을 조정하고 상기 저농도영역의 하부에 포켓을 형성하는 공정을 구비한다. 따라서, 본 발명에 따른 트랜지스터 제조방법은 LDD 구조를 이루는 저농도영역과 소오스 및 드레인영역으로 이용되는 고농도영역을 형성한 후 문턱 전압을 조정하는 공정을 수행하므로 불순물의 분포를 변화시키지 않아 문턱전압을 균일하게 할 수 있을 뿐만 아니라, 저농도영역의 하부에 포켓영역을 형성하므로 펀치쓰루를 방지할 수 있는 잇점이 있다.
Description
본 발명은 트랜지스터의 제조방법에 관한 것으로서, 특히, 채널길이가 감소되어도 안정된 문턱전압을 갖는 트랜지스터의 제조방법에 관한 것이다.
일반적으로 반도체소자가 고집적화 됨에 따라 단위소자의 크기 특히, 트랜지스터 소자의 크기가 미세해져서 집적도를 높이고 또한 동작속도를 빠르게 하기 위해 트랜지스터의 채널을 줄여 매우 적게 제조하고 있으나 이때 내부에 강전계가 형성된다. 이러한 강전계는 소자 동작시 드레인 부근의 공핍층에서 채널영역의 캐리어를 가속시켜서 게이트산화막으로 주입시키는 핫 캐리어 효과(hot-carrier effect)를 일으킨다. 그러므로, 소자의 크기가 작을 때 드레인에 강전계가 형성되는 것을 감소시키기 위해 채널부근의 소오스와 드레인영역에는 전계를 감소시키고, 열전자 효과를 감소시키기 위하여 저농도의 도핑을 하는 저도핑드레인(Lightly Doped Drain : 이하, LDD라 칭함) 구조를 사용한다.
도 1a 내지ㅣ 도 1d 는 종래 기술에 따른 트랜지스터의 제조방법을 도시한 공정도이다.
종래 기술에 따르면, 도 1a에 나타낸 바와 같이, P형의 반도체기판(11) 상에 이온주입에 의해 표면의 격자가 손상되는 것을 방지하기 위해 산화물이나 질화물을 사용하여 버퍼(Buffer)절연막(13)을 형성하고, 문턱전압을 조정하기 위해 반도체기판(11)과 동일한 도전형의 불순물, 즉, P형 불순물을 이온 주입하고, 어닐링(Annealing)하여 불순물영역(15)을 형성한다. 그런 후에, 버퍼산화막(13)을 제거한다.
그리고, 도 1b와 같이 열산화의 방법으로 게이트산화막(17)을 형성하고, 이 게이트산화막(17) 상에 불순물이 도핑된 폴리실리콘을 CVD 방법으로 증착한다. 그리고, 폴리실리콘층 및 게이트산화막(17)을 포토리쏘그래피(Photolithogrp) 방법으로 패터닝하여 게이트(19)를 한정한다.
다음에는 도 1c에 나타낸 바와 같이, 상기 게이트(19)를 마스크로 사용하여 반도체기판(11)에 LDD 구조를 형성하기 위해 이 반도체기판(11)과 반대 도전형의 불순물, 즉, N형의 불순물을 저농도로 이온주입한다. 그 다음, 반도체기판(11)을 어닐링하여 이온 주입시 생성된 격자결함을 제거하고 주입된 불순물을 확산시켜 LDD 구조를 형성하는 저농도영역(21)을 형성한다.
그리고, 도 1d와 같이 상기 게이트(19)와 저농도영역(21)이 형성된 반도체기판(11)상에 CVD 방법으로 두꺼운 산화막이나 질화막을 형성한 후 에치백(Etch-back) 공정을 행하여 게이트(19)의 측면에 측벽(Slidwall)(23)을 형성한다.
그리고, 게이트(19)와 측벽(23)을 마스크로 사용하여 반도체기판(11)의 노출된 부분에 저농도영역(21)과 동일한 도전형의 불순물, 즉, N형의 불순물을 고농도로 이온주입한다. 그 다음, 반도체기판(11)을 어닐링하여 이온 주입시 생성된 격자결함을 제거하며 주입된 불순물을 확산시켜 소오스 및 드레인영역으로 이용되는 고농도영역(25)을 형성한다. 상기에서, 게이트(19) 하부의 불순물이 도핑되지 않은 부분은 채널영역이 된다.
상술한 바와 같이 종래의 기술은 문턱전압을 조절하기 위한 반도체기판과 동일한 전도형을 이온주입한 후와, 반도체 기판과 다른 전도형의 불순물을 저농도와 고농도로 각각 이온주입한 후에 각각 세번의 어닐링의 실시로 인해 채널에 불순물의 분포가 변화가 생기고, 이런 채널의 불순물 분포변화는 채널길이의 변화에 따라 다른 형태를 갖게 됨으로서 역단채널효과(Reverse Short Channel Effect)등의 기생효과를 갖게 된다.
따라서, 본 발명은 불순물의 분포변호를 방지하여 채널길이에 따른 안정된 문턱전압을 얻기 위해 트랜지스터를 제조하는 방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 의한 트랜지스터의 제작방법에 있어서 제 1 도전형의 반도체기판 상에 게이트 산화막과 상기 게이트산화막 상에 게이트를 형성하는 공정과, 상기 게이트를 마스크로 사용하여 상기 반도체기판의 노출된 부분에 제 2 도전형의 저농도영역을 형성하여 채널영역을 한정하는 공정과, 상기 게이트의 측면에 측벽을 형성하고 상기 게이트와 상기 측벽을 마스크로 사용하여 상기 반도체기판의 노출된 부분에 제 2 도전형의 고농도영역을 상기 저농도영역과 중첩되도록 형성하는 공정과, 상기 반도체기판에 상기 게이트를 관통하도록 제 1 도전형의 불순물을 주입하여 채널영역의 문턱전압을 조정하고 상기 저농도영역의 하부에 포켓을 형성하는 공정을 구비한다.
도 1 은 종래 기술에 따른 트랜지스터 제조방법을 도시하는 공정도.
제 2 도는 본 발명의 실시예에 따른 트랜지스터의 제조방법을 도시하는 공정도.
*도면의 주요 부분에 대한 부호의 설명*
31 : 반도체기판35 : 게이트
37 : 저농도영역39 : 측벽
41 : 고농도영역45 : 포켓
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 2a 내지 도 2d는 본 발명의 바람직한 실시예에 따른 트랜지스터 제조방법을 도시하는 공정도이다.
본 방법은 도 2a에 나타낸 바와 같이, P형의 반도체기판(31) 상에 열산화의 방법으로 게이트 산화막(33)을 형성하고, 이 게이트 산화막(33) 상에 불순물이 도핑된 폴리실리콘을 CVD 방법으로 증착한다. 그리고, 폴리실리콘층 및 게이트 산화막(33)을 포토리쏘그래피 방법으로 패터닝하여 게이트(35)을 한정한다.
그리고, 도 2b와 같이 상기 게이트(35)를 마스크로 사용하여 반도체기판(31)에 LDD 구조를 형성하기 위해 이 반도체기판(31)과 반대 도전형의 불순물, 즉, N형의 불순물을 저농도로 이온주입한다. 그 다음, 반도체기판(31)을 어닐링하여 이온 주입시 생성된 격자결함을 제거하고 주입된 불순물을 확산시켜 LDD 구조를 형성하는 저농도영역(37)을 형성한다.
다음에는, 도 2c에 나타낸 바와 같이, 상기 게이트(35)와 저농도영역(37)이 형성된 반도체기판(31) 상에 CVD 방법으로 두꺼운 산화막이나 질화막을 형성한 후 에치백(Etch-back) 공정을 행하여 게이트(35)의 측면에 측벽(Sidewall)(39)을 형성한다.
그리고, 게이트(35)와 측벽(39)을 마스크로 사용하여 반도체기판(31)의 노출된 부분에 저농도영역(37)과 동일한 도전형의 불순물, 즉, N형의 불순물 고농도로 이온주입한다. 그 다음, 반도체기판(31)을 어닐링하여 이온 주입시 생성된 격자결함을 제거하여 주입된 불순물을 확산시켜 소오스 및 드레인영역으로 이용되는 고농도영역(41)을 형성한다. 상기에서, 게이트(35) 하부의 불순물이 도핑되지 않은 부분은 채널영역이 된다.
그리고, 도 2d와 같이 반도체기판(31)과 동일한 도전형의 불순물, 즉, P형의 불순물을 게이트(35)를 통과할 정도의 충분한 주입에너지로 이온 주입하여 채널영역에 불순물영역(43)을 형성하여 문턱전압을 조정한다. 이때 불순물영역(43)은 채널영역에 게이트(35)를 통과하여 반도체기판(31)의 상부에 위치되도록 주입된다.
또한, 이온 주입된 불순물은 게이트(35)가 형성되지 않은 부분에 측벽(39)의 두께에 따라 주입 프로파일을 갖게 된다. 그러므로, 측벽(39)을 관통하여 주입된 불순물은 저농도영역(37)의 하부에 위치되어 펀치쓰루(Punch-through)를 방지하는 포켓(45)이 형성된다.
따라서, 본 발명에 따른 트랜지스터 방법은 LDD 구조를 이루는 저농도영역과 소오스 및 드레인영역으로 이용되는 고농도영역을 형성한 후 문턱 전압을 조정하는 공정을 수행하므로 불순물의 분포를 변화시키지 않아 문턱전압을 균일하게 할 수 있을 뿐만 아니라, 저농도영역의 하부에 포켓영역을 형성하므로 펀치쓰루를 방지할 수 있는 잇점이 있다.
Claims (1)
- 제 1 도전형의 반도체기판 상에 게이트 산화막과 상기 게이트산화막 상에 게이트를 형성하는 공정과,상기 게이트를 마스크로 사용하여 상기 반도체기판의 노출된 부분에 제 2 도전형의 저농도영역을 형성하여 채널영역을 한정하는 공정과,상기 게이트의 측면에 측벽을 형성하고 상기 게이트와 상기 측벽을 마스크로 사용하여 상기 반도체기판의 노출된 부분에 제 2 도전형의 고농도영역을 상기 저농도영역과 중첩되도록 형성하는 공정과,상기 반도체기판에 상기 게이트를 관통하도록 제 1 도전형의 불순물을 주입하여 채널영역의 문턱전압을 조정하고 상기 저농도영역의 하부에 포켓을 형성하는 공정을 구비하는 반도체장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970046546A KR19990025085A (ko) | 1997-09-10 | 1997-09-10 | 트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970046546A KR19990025085A (ko) | 1997-09-10 | 1997-09-10 | 트랜지스터 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990025085A true KR19990025085A (ko) | 1999-04-06 |
Family
ID=66043814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970046546A KR19990025085A (ko) | 1997-09-10 | 1997-09-10 | 트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990025085A (ko) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100319449B1 (ko) * | 1999-04-12 | 2002-01-05 | 윤덕용 | 극소 채널 소자의 제조방법 |
| KR100390810B1 (ko) * | 2000-12-30 | 2003-07-10 | 주식회사 하이닉스반도체 | 포토다이오드의 용량을 증가시키면서 전하운송을 향상시킬수 있는 이미지 센서 제조 방법 |
| KR100607649B1 (ko) * | 2002-07-19 | 2006-08-01 | 주식회사 하이닉스반도체 | 삼중웰 구조를 갖는 반도체소자의 제조 방법 |
| KR100720507B1 (ko) * | 2004-12-29 | 2007-05-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 트랜지스터 및 그의 제조방법 |
| KR100794094B1 (ko) * | 2001-12-28 | 2008-01-10 | 주식회사 하이닉스반도체 | 반도체 소자의 트랜지스터 제조 방법 |
-
1997
- 1997-09-10 KR KR1019970046546A patent/KR19990025085A/ko not_active Application Discontinuation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100319449B1 (ko) * | 1999-04-12 | 2002-01-05 | 윤덕용 | 극소 채널 소자의 제조방법 |
| KR100390810B1 (ko) * | 2000-12-30 | 2003-07-10 | 주식회사 하이닉스반도체 | 포토다이오드의 용량을 증가시키면서 전하운송을 향상시킬수 있는 이미지 센서 제조 방법 |
| KR100794094B1 (ko) * | 2001-12-28 | 2008-01-10 | 주식회사 하이닉스반도체 | 반도체 소자의 트랜지스터 제조 방법 |
| KR100607649B1 (ko) * | 2002-07-19 | 2006-08-01 | 주식회사 하이닉스반도체 | 삼중웰 구조를 갖는 반도체소자의 제조 방법 |
| KR100720507B1 (ko) * | 2004-12-29 | 2007-05-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 트랜지스터 및 그의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR19990026905A (ko) | 반도체 소자의 제조 방법 | |
| KR19980047199A (ko) | 씨모스펫(cmosfet) 제조방법 | |
| KR100285995B1 (ko) | Mis트랜지스터의제조방법 | |
| KR19990025085A (ko) | 트랜지스터 제조방법 | |
| US20190115450A1 (en) | Semiconductor structure | |
| KR100257074B1 (ko) | 모스팻 및 이의 제조방법 | |
| KR19990026679A (ko) | 트랜지스터의 제조방법 | |
| KR100431324B1 (ko) | 반도체장치의 제조방법 | |
| KR100240095B1 (ko) | 반도체장치의 제조방법 | |
| KR19990073669A (ko) | 모스 트랜지스터 제조방법 및 구조 | |
| KR100334968B1 (ko) | 매몰 채널 ｐｍｏｓ 트랜지스터 제조 방법 | |
| KR960008736B1 (ko) | 모스펫트(mosfet) 및 그 제조방법 | |
| KR100247812B1 (ko) | 반도체 장치의 제조방법 | |
| KR100406591B1 (ko) | 반도체소자의제조방법 | |
| KR940002778B1 (ko) | Ldd 구조의 트랜지스터 제조방법 | |
| KR100254045B1 (ko) | 반도체소자의 제조 방법 | |
| KR100223994B1 (ko) | 고집적 엔형 전계효과 금속산화물반도체 구조 및 그 제조방법 | |
| KR0182029B1 (ko) | 모스 반도체 장치 및 그 제조 방법 | |
| KR0156158B1 (ko) | 반도체 소자의 제조방법 | |
| KR100192536B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR940010544B1 (ko) | 트랜지스터 제조방법 | |
| KR0156154B1 (ko) | 모스트랜지스터의 제조방법 | |
| KR970006219B1 (ko) | 반도체소자 제조방법 | |
| KR100421899B1 (ko) | 반도체소자제조방법 | |
| KR100249015B1 (ko) | 트랜지스터의 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19970910 |
|
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19970910 Comment text: Request for Examination of Application |
|
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 19991014 Patent event code: PE09021S01D |
|
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent |
Patent event date: 20000228 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 19991014 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |