Nothing Special   »   [go: up one dir, main page]

KR19990006318A - 강유전체막의 퇴적 방법 및 강유전체 커패시터 소자 - Google Patents

강유전체막의 퇴적 방법 및 강유전체 커패시터 소자 Download PDF

Info

Publication number
KR19990006318A
KR19990006318A KR1019970081865A KR19970081865A KR19990006318A KR 19990006318 A KR19990006318 A KR 19990006318A KR 1019970081865 A KR1019970081865 A KR 1019970081865A KR 19970081865 A KR19970081865 A KR 19970081865A KR 19990006318 A KR19990006318 A KR 19990006318A
Authority
KR
South Korea
Prior art keywords
film
ferroelectric
substrate
deposition
deposited
Prior art date
Application number
KR1019970081865A
Other languages
English (en)
Inventor
세슈 비 데스
딜립 피 비제이
Original Assignee
쯔지 하루오
샤프 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쯔지 하루오, 샤프 가부시끼가이샤 filed Critical 쯔지 하루오
Publication of KR19990006318A publication Critical patent/KR19990006318A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/65Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)
  • Inorganic Insulating Materials (AREA)

Abstract

본 발명은 고품질의 에피택셜 성장 또는 배향성장된 층상 구조 산화물 강유전체 박막을 높은 신뢰성으로 퇴적하는 방법을 제공한다.
기판 상에 금속화 층을 퇴적하는 공정과, 그 금속화 층 상에 층상 구조 산화물을 퇴적하는 공정을 포함하고 있고, 격자 부정합이 한정되도록, 상기 금속화 층 및 상기 기판이 각각 소정 범위내의 격자 파라미터를 갖고, 또 격자 부정합이 한정되도록 상기 층상 구조 산화물이 상기 금속화 층의 상기 소정 범위내의 격자 파라미터를 갖고 있으므로 상기 층상 구조 산화물이 소망의 성장 방위로 퇴적되는 강유전체막을 퇴적하는 방법을 제공한다.

Description

강유전체막의 퇴적 방법 및 강유전체 커패시터 소자
본 발명은 강유전체 막의 퇴적 방법 및 강유전체 커패시터 소자에 관한 것이며, 특히 에피택셜/배향 성장에 의한 박막 강유전체 층상 구조 산화물의 제조 방법에 관한 것이다.
강유전체 재료는 자발 분극을 갖는 것을 제 1의 특징으로 하고, 그 분극 방향은 전계에 의해 반전시킬 수 있다. 또, 이들 재료는 커패시터, 유전체 공진기, 열 센서, 트랜스듀서, 엑튜에이터, 비휘발성 메모리, 광도파로 및 디스플레이와 같은 다양한 장치에 응용되는 독특한 유전 특성, 압전 특성 및 전기-광학 특성을 갖는다. 그러나, 이러한 장치에 이용하기 위해, 강유전체 재료를 박막 형태로 제조함으로써 이와 같은 다양한 특성을 활용하고, 박막 구조의 설계 자유도를 높이는 것이 유효하다. 또, 강유전체 결정은 본래 이방성을 갖고 있고 퇴적된 막에서의 배향이 그 특성에 강한 영향을 미친다. 따라서, 강유전체 박막에 있어서, 여러 장치에 적용하는 데 필요한 재현 가능한 특성을 얻기 위해서는 결정 방위를 신중하게 제어하는 것이 좋다. 또, 강유전체 막에 요구되는 배향을 실현할 수 있는 박막 퇴적 기술을 사용하는 것도 필요하다. 더욱이, 성장시킬 막의 격자 파라미터에 근접한 격자 파라미터를 갖는 결정성 기판 재료상에 제어된 조건하에서 막을 퇴적시킴으로서 단결정 에피택셜 막을 성장시킬 수 있다.
배향된 막, 또는 에피택셜 막을 성장시키기 위해서는, 현재까지 여러 퇴적 기술이 이용되었지만, 비교적 낮은 온도에서 원하는 특성을 갖는 막을 성장시키는 기술은 현재 연구 단계에 있다. 그 때문에 이러한 목적을 달성하기 위해 몇몇 기술이 개발 중에 있다. 일반적으로, 박막 퇴적 기술은 두 개의 큰 카테고리로 분류될 수 있다. 즉 (1) 물리 기상 성장 (PVD) 및 (2) 화학적 공정(The Materials Science of Thin Films, Milton Ohring, Academic Press, 1992; S. L. Swartz, IEEE Transactions on Electrical Insulation, 25(5), 1990, 935; S. B. Krupanidhi, J. Vac. Sci. Technol. A, 10(4), 1992, 1569 참조). 화학적 공정은 두 개의 서브 그룹으로 더 분류될 수 있다. 즉 화학 기상 성장과 졸-겔 및 유기금속 분해(MOD)를 포함하는 습식 화학적 공정이다. PVD 기술 중에서 가장 통상적으로 사용하는 강유전체 박막 퇴적 방법은 전자선 증착, rf 다이오드 스퍼터링, rf 마그네트론 스퍼터링, dc 마그네트론 스퍼터링, 이온 빔 스퍼터링, 분자선 에피탁시 및 레이저 삭막이다. 박막 퇴적 기술로서는 졸-겔 공정 및 MOD 공정이 보급되어 있다. 왜냐하면, 상기 공정은 간단하기 때문이다. 또, 이들 공정에 의하면, 분자가 균일하고, 퇴적 속도가 빠르며, 스루풋(throughput)이 높고, 조성 제어가 우수하고, 그럼에도 비용(진공이 불필요)도 싼 잇점을 제공한다. 그러나, 강유전체 박막의 경우는, 퇴적 후 어닐링 중에 막의 완전도 문제 및 오염 위험성 문제가 있기 때문에 이러한 문제들은 반도체 공정에 호환성이 없는 등 제약을 받는다. CVD 기술에 의하면, 균일성이 우수한 막이 얻어지고, 조성 제어가 용이하고, 막 밀도 및 퇴적 속도가 모두 높고, 단차 피복성도 극히 양호하고, 그럼에도 대규모 공정이 가능하는 여러 가지 잇점을 제공한다. 그러나, 적합한 전구체의 선택은 매우 중요한 문제이고 또 퇴적에 필요한 반응 온도를 결정하게 된다. 더구나, 특히 강유전체 재료에서는 전형적으로 보듯이 복잡한 조성을 갖는 극히 복잡하며, 이 공정(예컨대 유기 금속 CVD)에 관련된 화학적 작용은 극히 복잡할 수 있다. 물리 기상 성장 공정, 특히 스퍼터링 공정은 박막 퇴적의 연구에 사용되어 왔다. PVD 기술은 건식 공정, 고순도 및 고청정도 및 반도체 집적 회로 공정과의 호환성에 있어서 명확한 잇점을 제공한다. 최근에 보다 진보된 가공 방법(몇몇 예를 들면, rf 마그네트론 스퍼터링, 복수의 타켓 원소를 이용하는 반응성 스퍼터링 및 이온-빔 스퍼터링)이 개발됨으로써, 현재는 품질이 높은(조성 및 미세 구조 균일성이 우수한) 막을 넓은 면적에 퇴적시킬 수 있다. 플라즈마를 기재로 하는 PVD 기술에서 막 성장 중에 진성종 또는 외인성 이온 충격(ion-bambardment)은 원하는 상에서의 막의 성장 온도를 저하시킬 수 있다. 레이저 삭막은 최근에 개발된 PVD 기술이고 화학양론적 다성분계 강유전체 박막을 비교적 낮은 성장 온도에서 퇴적하는 기술로서 매우 기대가 크다. 그러나, PVD에는 스루풋이 낮고, 퇴적 속도가 늦고, 퇴적 후 어닐링 온도를 높게 할 필요가 있고, 장치 비용이 높아지는 결점이 있다. 상술한 이들 기술은 박막을 에피택셜 또는 배향 성장시키는 데 사용될 수 있다. 그러나, 에피택셜 성장에 관해서는 액상 에피탁시, 기상 에피탁시 및 분자선 에피탁시와 같은 공정은 광범위하게 이용되고 있다.
초전성 검출기, 초음파 센서, 표면 탄성파 소자 및 각종 전기 광학 소자와 같은 그 효과를 입증하는 각종 강유전체 소자를 제조하기 위해 몇몇 기술이 이용되고 있지만, 최근의 강유전체 박막 연구 활동의 최대 원동력은 시판용 비휘발성 메모리에 대한 큰 수요가 있기 때문이다. 상술한 바와 같이, 강유전체 재료는 인가 전계의 반전에 의해 반전될 수 있는 자발 분극을 갖는 것을 특징으로 한다. 이 재료에서의 분극은 인가 전계에 따라 히스테리시스를 나타낸다; 도 1에 도시된 바와 같이 전계가 0인 상태에서는 안정한 2개의 동등한 분극 상태, + PR또는 - PR이 있다. 이와 같은 특징을 갖고 있기 때문에, 전기적으로 반전 가능한 강유전체 커패시터(금속-강유전체-금속)구조를 갖는 쌍안정 소자가 실현될 수 있다. 이들 2 상태 중 하나는 컴퓨터 메모리에서 「1」 또는 「0」과 같이 부호화될 수 있고, 또 소자의 이 상태를 유지하기 위해서는 외부 전계(전력)을 필요로 하지 않으므로, 이들 소자는 비휘발성 기억 소자로 볼 수 있다. 소자의 상태를 스위칭하기 위해서는, + Ec 또는 - Ec 를 초과하는 임계치 전계(항전계)가 필요하다. 필요한 인가 전압을 감소시키기 위해서는 강유전체 재료를 박막 형태로 처리할 필요가 있다. 강유전체 박막 커패시터를 종래의 VLSI 중에 집적화함으로써 진정한 비휘발성 랜덤 액세스 기억 장치를 얻는다[J.F. Scott 및 C.A. Paz de Araujo, Science, 246, (1989), 1400-1405 참조]. 비휘발성 이외에, 강유전성 랜덤 액세스 메모리(FRAM)는 높은 스위칭 속도, 낮은 동작 전압(5V 미만), 광범위한 동작 온도 범위 및 우수한 내방사선성 등 여러 잇점이 있다. 더욱이, 강유전체 박막, 전극 및 패시베이션 층은 별도로 설치한 소형 장치 내에 퇴적시킬 수 있으므로 종래의 온-라인 방식에 의한 Si 또는 GaAs의 VLSI 제조에 있어 어떠한 변경도 할 필요가 없다. 원리적으로는 몇몇 다른 적용예를 들면, FRAM는 캐시 메모리에서 스태틱 RAM (SRAM), 메인 시스템 메모리에서 다이나믹 RAM(DRAM) 및 룩업테이블에서 전기적 소거 가능 프로그램 가능한 독출 전형 메모리(EEP ROM)에 최종적으로 대체할 수 있다.
강유전체 박막을 이용함으로써 비휘발성 RAM에는 큰 잠재적 가능성이 얻어지지만 상품화에 크게 방해가 되는 것은 강유전체 디바이스의 수명에 악영향을 주는 피로, 누설 전류 및 노후 등의 심각한 열화의 문제이다. 강유전성 산화물의 특성을 열화시키는 공통의 원인은 재료 내 산소 공공(空孔)과 같은 흠결의 존재이다. 피로 문제를 고려할 때, 강유전체는 분극이 반전되면 강유전체가 분극의 일부를 상실하는 점이 주목되어야 한다. 이러한 현상은 피로 열화라고 알려져 있고 또 고품질의 강유전체 박막의 형성을 저해하는 주요한 장애 중 하나이다. 히스테리시스 루프는 피로에 의해 축소하며 결국 여러번 순환한 후, 기억 장치에서 「1」 및 「0」을 구별하기는 어렵게 되고, 기억 장치의 효율이 저하된다. 피로가 발생하는 원인[I.K. Yoo 및 S.B. Desu, Mat. Sci. and Eng., B13, (1992), 319; S.B. Desu 및 I.K. Yoo, J. Electrochem. Soc., 140, (1993), L133 참조]은 산소 공공의 상대적 이동과 그들이 전극/강유전체 계면(및/또는 결정 임계 및 도메인 경계)에서 트랩되는 것 때문에 발생한다. 이들의 흠결은 강유전체 막(원하는 강유전체 상이 준비된)의 처리 중에 발생한다. 외부의 인가 교류 전계(분극 반전을 일으키는 데 필요)하에서, 전극/강유전체 계면이 불안정하게 되는 결과, 산소 공공은 계면을 향해 이동하는 경향이 있다. 결국, 이러한 흠결은 계면에서 트랩되고 구조적 손상이 발생한다. 이러한 이유로, 재료 내의 분극이 상실되는 결과가 발생한다.
피로 및 다른 열화 문제를 극복하기 위한 가능한 해결책이 2개가 있다. 제 1 해결책은 전극/강유전체 계면의 특성을 변화시킴으로써 트랩하는 경향을 감소시키는 것이다. 산소 공공의 트랩을 최소화하는 RuO2와 같은 세라믹 전극을 사용하는 다층 전극 구조가 강유전성 산화물 중의 피로 문제를 최소화하는 데 사용되어 왔다(Desu 등에 의한 미국 특허 제 5,491,102호, Multilayer Electrodes for Ferrodelectric Devices 참조]. 제 2 해결책은 흠결 밀도의 제어에 관련된다. 비고유점 흠결 농도는 불손물 농도를 감소시키거나 또는 불순물의 보상을 통해 최소화시킬 수 있다. La 및 Nb 도핑은 공공을 보상하는 것에 의해 Pt 전극상에 PZT 박막의 피로 속도를 감소시키는 것으로 알려져 있다[S.B. Desu, D.P. Vijay 및 I.K. Yoo, Mat. Res. Soc. Symp., 335, (1994), 53 참조]. 고유 흠결 농도를 최소화하기 위한 방책은 예컨대 본질적으로 흠결 형성 에너지가 높은 화합물을 선별하거나 또는 강유전성을 나타내는 이들의 부격자에 있어서 비휘발성 성분을 갖는 화합물을 선정하는 것이 권장될 수 있다. 따라서, 피로 및 다른 열화 문재를 극복하기 위한 별도의 방책은 강유전성을 나타내는 부격자에서 임의의 휘발성 성분을 함유하지 않는 강유전체 화합물을 사용하는 것이 권장될 수 있다. 이러한 채용 기준을 만족시키는 층상 구조 강유전체 산화물은 다수 공지되어 있다.
층-구조 군에서, 일반형 (Bi2O2)2+(Mn-1RnO3n+1)2-, 식 중에서 M= Ba, Pb, Sr, Bi, K 이거나 또는 Na이고, n= 2,4 또는 5이며, 또 R= Ti, Nb 또는 Ta인 다수의 화합물이 강유전체성을 갖는 것으로 알려져 있다.[E.C. SubbaRao, J. Phys. Chem. Solid, 23, (1962), 665; B.Aurivillius, Arkiv Kemi, l[54],(1949), 463; E.C. SubbaRao, J. Chem. Phys., 34[2],(1961), 695; G.A. Smolenski, V.A. Isupov 및 A.I. Agranovskaya, Fiz Tverdogo Tela, 3[3], (1961), 895 참조]. 이들 화합물은 유사 정방형의 대칭성을 갖으며, 유사 정방형 결정의 c-축을 따라 Bi2O2층 사이에 명목상의 조성물 MRO3의 페로브스카이트-형 단위(단위 격자)가 적층된 구조를 갖는다. 이들 화합물 다수는 자발 분극을 나타내는 이들의 부격자에서 휘발성 성분을 전혀 포함하지 않는다. 따라서 산소 공공과 같은 흠결이 형성되는 경향 및 피로와 같은 열화 문제는 완화될 수 있다.
이들 물질에서 자발 분극은 a-축 및 c-축 양축을 따라 발생하는 것으로 알려져 있다. RO68면체로 구성된 페로브스카이트와 같은 층이 존재함으로써 이들 층의 면에서 자발 분극이 초래된다. c-축을 따라, 페로브스카이트-형 층의 연속성은 (Bi2O2)층의 존재에 의해 중단된다. 그러나, 이것도 c-축을 따른 자발 분극이 관찰되고 있기 때문에 (BiO2)층도 상기 재료가 강유전성을 갖는 원인으로 되는 협력 현상에 가담하고 있는 것을 알 수 있다. 그러나 a-축을 따라 측정된 자발 분극과 c-축을 따라 측정된 자발 분극은 상이하다. 벌크 형태 및 박막 형태에서도 나타나는 특성이 충분히 평가된 층상 구조 강유전체로는 Bi4Ti3O12가 있다[S.E. Cummins 및 L.E. Cross, Appl. Phys. Lett., 10,(1967), 14; N, Maffei 및 S.B. Krupanidhi, Appl. Phys. Lett., 60(6), (1992), 781 참조]. 상기 재료에서 자발 분극 및 항전계는 배향에 크게 의존하는 것이 알려져 있다. 분극 벡터는 a-b 면을 향한 작은 각(4°)만큼 기울어져 있는데, 하나는 a-축을 따르고 다른 하나는 c-축을 따르는 두 개의 상이한 분극 모멘트로 유도된다. 전형적으로 a-축 배향 막은 큰 분극 및 큰 Ec(항전계)값을 나타내는 반면, c-축 배향은 낮은 분극 및 Ec값을 나타낸다. 이러한 거동이 많은 혼합 비스무스 강유전성 산화물에 특징적으로 있다는 것은 당연하다. 따라서, 비휘발성 RAM에 적용하는 경우, c축을 따라 층상 구조 산화물 막을 성장시키는 것이 바람직하다. 따라서 소정의 두께를 가진 재료에 인가된 스위칭 전압을 낮추는 것이 필요하다. 그러나, c-축을 따라 잔류 분극 및 항전계 값이 비휘발성 메모리에 대해 작용하는 경우의 요건을 만족시켜야 한다. 또, 성장 기술은 열화를 최소화한 고품질의 막을 디바이스에 제공해야 한다. c-축 배향 SrBi2(TaxNb2-x)O9막(SBTN막)(0x2)의 성장에 대한 결과를 보고하였다. 이전에는 바람직한 c-축 배향 없이 성장시킨 SBTN 박막의 강유전성을 발표했다. 이들 재료는 양호한 강유전성(PR: 11μC/cm2및 Ec= 65kV/cm), 높은 저항율(5x10-12Ω-cm) 및 이들의 피로가 없는 거동의 결과로서 비휘발성 메모리 소자에 대한 유망한 후보라는 것을 보여주고 있다. 그러나, 수득한 분극 및 항전계 값은 특정한 바람직한 배향의 결여에 의한 a-축 분극 및 c-축 분극의 조합이다. c-축을 따라 이들 막을 바람직하게 성장시키면 이들 특성(특히 항전계 및 저항율)을 더 개선시킬 것으로 예상된다.
종래에는 다양한 방법에 의한 산화물 기판상에 강유전체 막을 에피택셜 형성시키는 광범위한 연구가 있었다: 몇몇 예를 들면 rf 마그네트론 스퍼터링에 의해 사파이어 상에서 PLZT를 성장시키는 방법, 이온 빔 스퍼터링에 의해 MgO상에서 KNbO3를 성장시키는 방법, 펄스화된 레이저 삭막에 의해 MgO상에서 BaTiO3를 성장시키는 방법, MOCVD에 의해 SrTiO3상에서 PbTiO3를 성장시키는 방법 및 졸-겔에 의해 사파이어 상에서 LiNbO3를 성장시키는 방법이 있다.[H. Adachi, T. Kawaguchi, M. Kitabatke, 및 K. Wasa, Jpn. J. Appl. Phys.22, Suppl. 22-2, 11, 1983; M.S. Ameen, T.M. Grattenginer, S.H. Rou, H.N. Al-shareef, K.D. Gifford, O. Auchiello, 및 A.I. Kingon, Mat. Res. Soc. Symp. 200, 65, 1990; M.G. Norton 및 C.B. Carter, J. Mater Res., 5,2762, 1990; M. de Keijser, G.J. Dormans, J.F. Cillessen, D.M. de Leeuw, 및 H.W.Zandbergen, Appl. Phys. Lett. 58, 2636, 1991; K. Nashimoto 및 M.J. Cima, Mater. Lett.10, 348, 1991 참조]. 대부분의 이들 연구는 페로브스카이트 형 강유전체를 주요한 연구 대상으로 하였고 지금까지는 층상 구조 산화물은 강유전체 소자에 대한 유력한 후보로서 보지 않았다. 그러나, 층상 구조 재료인 Bi4TiO12를 스위칭 메모리에 응용하는 트랜지스터의 게이트 재료로서 사용하였다(S.Y. Wu IEEE Transaction on Electron Devices, 1974년 8월 , 499-504쪽 참조). 이들 재료는 SrTiO3기판 상에 에피택셜 성장시키는 예도 있었다(R. Ramesh, K. Luther, B. Wilkerns, D.L. Hart, E. Wang 및 J.M. Tarascon, A. Inam, X.D. Wu 및 Venkatesan, Appl. Phys. Lett. 57, 1505, 1990 참조). 그러나, 이들 소자는 초기에 열화를 나타내므로 메모리에 응용하기에는 부적합하다[S.Y. Wu, Ferroelectrics, 1976, Vol. 11권. 379-383쪽 참조]. 층상 구조 산화물을 사용하여 실용화가 가능한 디바이스의 발전에 성공적인 예가 없었던 것은 이들 재료로부터 고품질 박막을 퇴적시킬 수 없기때문이라고 예상된다.
커패시터, 비휘발성 기억 장치, 초전성 적외선 센서, 광학 디스플레이, 광학 스위치, 압전 트랜스듀서 및 표면 탄성파 소자와 같은 여러 적용 분야에 있어 유용한 고품질 에피택셜 성장 또는 배향 성장시킨 층상 구조 산화물 강유전체 박막을 제조하는 신뢰성이 높은 방법을 제공하는 것이 본 발명의 과제이다.
도 1은 강유전체 재료의 전형적인 히스테리시스 루프를 나타낸 도면.
도 2는 전형적인 강유전체 커패시터의 개략도.
도 3은 완충 층을 구비한 강유전체 커패시터의 개략도.
도 4는 강유전체 재료를 성장시키는 데 사용되는 펄스 레이저 퇴적 시스템의 개략도.
도 5는 c축 배향 SBTN막(x=0.8)의 굴절률 및 소광 계수를 파장의 함수로 나타낸 도면.
도 6은 MgO(100) 기판 상에 퇴적된 Pt막의 XRD 패턴을 나타내는 도면.
도 7은 Pt막에 있어 소망의 강한(100) 배향을 나타내는 MgO(100) 기판 상에 퇴적된 Pt막의 로킹 커브 스캔을 나타낸 도면.
도 8은 MgO(100)/Pt(100) 기판 상에 퇴적되고, 강한(001) 배향을 나타내는 SBTN막(x=0.8)의 XRD 패턴을 나타낸 도면.
도 9는 MgO(100)/Pt(100) 기판 상의 c축 배향 SBTN막(x=0.8)의 히스테리시스 특성을 나타낸 도면.
도 10은 MgO(100)/Pt(100) 기판 상의 SBTN막(x=0.8)에 대해서 109싸이클 까지의 피로 거동을 나타낸 도면.
도 11은 싸이클 종료후, SBTN막(x=0.8)의 히스테리시스 특성을 나타낸 도면.
도 12는 MgO(100)/Pt(100) 기판 상의 c축 배향 SrBi2Nb2O9막의 히스테리시스 특성을 나타낸 도면.
도 13은 c축 배향 SBTN막(x=0.8)의 유전률 및 유전 손실을 주파수의 함수로 나타낸 도면.
본 발명의 목적은 상기 과제를 해결하기 위해 비휘발성 메모리에 있어 피로, 누설 전류 및 노후 등의 여러 열화 문제를 해결하기 위해 배향 성장시키거나 또는 에피택셜 성장시키는 층상 구조 산화물 강유전체 박막을 제조하는 신뢰성이 높은 퇴적 공정을 제공하는 것이다.
본 발명에 따른 강유전체 막을 퇴적하는 방법은 금속화층을 퇴적하는 공정, 각 금속화 층상에 층상 구조 산화물을 퇴적시키는 공정을 포함하고, 격자 부정합이 한정되는 결과로 되도록 상기 금속화 층 및 상기 기판이 각각 소정 범위내의 격자 파라미터를 갖고 또 격자 부정합이 한정되는 결과로 되도록 상기 층상 구조 산화물이 상기 금속화 층의 상기 소정 범위내의 격자 파라미터를 갖음으로써 상기 층상 구조 산화물이 원하는 성장 방향으로 퇴적시켜 상기 목적을 달성한다.
상기 기판은 실리콘 상에 퇴적시킨 MgO이고, 상기 금속화 층은 Pt이며, 상기 층상 구조 산화물은 SBTN 인 것도 좋다.
또는, MgO(100)으로 이루어진 기판, 각 기판 상에 퇴적시킨 Pt(100)로 이루어진 제 1 전극과 상기 제 1전극 상에 퇴적시킨 SBTN 막에 있어서 c축 배향을 갖는 SBTN 막 및 상기 SBTN 막 상에 퇴적시킨 제 2전극을 갖는 강유전체 커패시터 소자를 제공하여 상기 목적을 달성한다. 이하, 작용에 대해 설명한다.
본 발명에 따른 강유전체 막을 퇴적시키는 방법에서 층상 구조 산화물 재료는 바람직하게는 (Bi2O2)2+(Mn-1RnO3n+1)2-이며, 식중에서 M= Ba, Pb, Sr, Bi, K 또는 Na; n=2, 4, 또는 5이고, R= Ti, Nb 또는 Ta이다. 바람직하게는 기판 재료는 MgO/Pt, Pt/Ti/SiO2/Si, RuOx-피복된 실리콘 웨이퍼(RuOx/SiO/SiO2/Si), 사파이어 또는 MgO이다. 소자에서 금속화 재료는 바람직하게는 Pt, MOx, (식중에서 M= Ru, Ir, RH, Os, 등), YBCO(산화 이트륨 바륨 구리), LSCO(코발트산 란탄 스트론튬), Au, Pd, Al 또는 Ni이다. 상기 재료를 사용하는데 있어서 비휘발성 메모리에 있어 피로, 누설 전류 및 노후 등의 여러 열화 문제를 해결하기 위해 배향 성장시키거나 또는 에피택셜 성장시키는 층상 구조 산화물 강유전체 박막을 제조하는 신뢰성이 높은 퇴적 공정을 제공하는 것이 가능하다. 또, 본 발명에 따른 퇴적 방법은 커패시터, 비휘발성 기억 장치, 초전성 적외선 센서, 광학 디스플레이, 광학 스위치, 전압 트랜스듀서 및 표면 탄성파 소자와 같은 여러 응용 분야에서 유용하다.
'에피탁시'란 결정성 기판 상에, 확장되는 단결정 막을 형성하는 것을 나타낸다. 막과 기판과의 사이에 있는 격자 부정합의 정도에 따라서 2개의 상이한 형태의 에피탁시를 구별할 수 있다. '호모에피탁시'란 막과 기판이 동일한 재료로 이루어지는 경우를 나타낸다. 이 경우, 막 및 기판 재료의 격자 파라미터에는 차이가 발견되지 않기 때문에 계면 결합 왜곡이 없다. 이에 대하여, '헤테로에피탁시'란 막과는 다른 재료로 이루어지고, 막의 격자 파라미터 값에 가까운 격자 파라미터 값을 갖지만, 막의 격자 파라미터 값과는 필연적으로 부정합를 일으키는 기판 상에 단결정 막을 성장시키는 것을 나타낸다. 막과 기판의 사이에 있는 격자 부정합가 크면, 에피택셜 막을 성장시키지 못할 수 도 있다. 그러나, 적절한 박막 퇴적기술을 이용하면, 기판 상의 1개 이상의 결정면 상에 소망의 강한 배향을 갖는 다결정막을 성장시킬 수 있다. 또, 어떤 경우에는 이를테면 격자 파라미터가 동등하거나, 긴밀하게 일치하여도, 성장 조건이 기판 상에 에피택셜 막을 성장시키지 못할 수도 있다. 그러나, 그러한 조건하에서도, 소망의 강한 배향을 갖는 막을 형성하는 것은 가능하다. 소망의 강한 배향을 갖는 막은 디바이스에 응용하는 데 필요한 방향 특성을 제공할 수도 있다. 막의 퇴적 방법 및 기판 재료의 성질이, 얻어지는 막의 성질(배향) 제어에 중대한 영향을 미친다.
에피택셜 막을 퇴적하는 방법은 크게 나누어서 액상 에피탁시(LPE), 기상 에피탁시(VPE) 및 분자선 에피탁시(MBE)로 분류할 수 있다. LPE는 결정 막을 과포화 용융물로 부터 모(parent) 기판상으로 침전시킨다. 이 모 기판은 에피탁시의 템플레이트로서 또 헤테로 구조의 물리적 지지판으로서도 작용한다. 기상 에피탁시는 본질적으로는 CVD공정과 동일하고, 막의 성장은 제어된 조건하에 이루어진다. 분자선 에피탁시는 소망의 에피택셜막을 성장시키기 위해 높은 정확도로 배치시킨 단결정 기판 재료를 초고진공의 시스템 내에서 정밀하게 제어하여 증착시킨다. 최근에는, 단결정 다성분계 산화물 막을 수개 층 성장시키는데 레이저 삭마 공정이 이용되고 있다. 이들 기술과 함께 상술한 PVD공정 및 화학적 공정는 모든 막을 에피택셜 성장/배향 성장시키는 데 이용될 수 있다.
이하 설명에서는, 디바이스에 이용가능할 정도로 고품질인 에피택셜/배향성장된 층상 구조산화물 박막의 제조방법을 설명한다. 본 명세서에서는 본 발명의 공정을 각종 디바이스와 관련지어 설명한다. 본 발명에 의한 공정이 디바이스에 응용가능할 정도로 고품질인 배향/에피택셜 성장된 층상 구조산화물 막의 제조에 성공한 것은 특정 종류의 층상 구조 강유전체 재료[즉, SrBi2Ta2O9(SBT)- SrBi2Nb2O9(SBN) 고용체]를 사용하고, 어느 특정의 강유전체 디바이스(즉, 비휘발성 메모리에 응용되는 강유전체 커패시터)를 제조하는 것과 관련하여, 본 발명의 특정 실시 형태(즉, 레이저 삭마)를 설명함으로써 실증된다. 본원 도면 및 본원 명세서 중에 나타낸 특정 실시형태는 단지 예로서 나타낸 것이고, 본 발명은 전기 청구항에 의해서만 한정된다.
본 발명에 의한 어느 특정의 실시형태에서는, SBTN 으로 이루어진 c축 배향 박막을 엑시머 레이저 삭마법에 의해 MgO(100)/Pt(100)기판 상에 성장시켰다. 이 기술에 의해 다성분계 산화물 막에 대해 매우 양호한 화학양론 제어에 영향을 미칠 수 있다고 하는 특이한 효과가 얻어진다. 또, 이 기술을 이용하여 다성분계 고온 초전도성 산화물 박막의 인싸이츄(in situ) 퇴적에 성공한 이래, 이 기술은 특히 매력적인 것으로 되고 있다(D. Dijkkamp, T. Venkatesan, X.D.Wu, S.A. Saheen, N. Jisrawi, Y.H. Min-Lee, W.L.Mclean 및 M. Croft에 의한 Appl. Phys. Lett., 51,(1987), 619 참조). 이 기술은 다성분계 조성물을 반도체 기술을 원용하여 생성할 수 있고, 광범위하게 다양한 재료를 넓은 압력 범위로 퇴적할 수 있는 장점을 갖고 있다.
도2에서는, 강유전체 재료가 층상 구조 산화물인 강유전체 커패시터의 개략도가 나타내져 있다. 강유전체 커패시터는 MgO, 실리콘, 실리콘 칩 상에 퇴적된 이산화실리콘 층, 갈륨비소, 사파이어 등으로 존재할 수 있는 기판 재료(10) 상에 형성된다. 물론, 기판(10)을 이산화실리콘 층, 폴리실리콘 층, 이온 주입된 실리콘 층 등을 갖는, 실리콘 칩 상에 형성된 각종 회로 소자를 갖는 층상 구조로 함으로써 복잡한 퇴적회로를 형성해도 좋다. 기판 상에는 표준 PVD 공정 또는 전술한 박막 퇴적용 화학 공정의 어느 것을 이용하여 얇은 저부 전극층(12)을 퇴적한다. 저부 전극의 재료는 Pt, Au, Pb 또는 Pd 와 같은 금속, MOx(0<x<2)와 같은 도전성 산화물(여기서, M=Ru, Rh, Ir, Os 또는 Re 임), TiN 및 ZrN과 같은 도전성 질화물, 또는 YBa2Cu3O7-x, Bi2Sr2Ca2Cu3O10과 같은 초전도성 산화물일 수 있다. 필요하다면, 중간 템플레이트 층(11)을 기판과 저부 전극과의 사이에 설치함으로써 저부전극을 특정의 방위를 따라 성장시켜도 좋다. 그 후, 층상 구조 산화물인 강유전체 재료(13)를, 후술하는 본 발명의 공정에 의해 저부전극 상에 퇴적한다. 그 후, 섀도우 마스크를 통해 상부전극 재료(14)를 퇴적함으로써, 필요한 영역 상에 직접 전극을 형성하든 가, 또는 이 재료를 일단 강유전체 막의 전체 면에 퇴적하고, 적절히 마스킹한 후, 반응성 이온 에칭, 습윤 에칭, 이온 밀링, 플라즈마 에칭 등의 표준 VLSI 에칭 공정중 어느 것을 이용하여 에칭함으로써 웨이퍼 상에 커패시터를 몇 개 형성한다. 상부 전극 재료는 여기서도 저부 전극에 이용한 재료와 동일해도 좋고, 상술한 재료 또는 그들과 동등한 재료와는 별개 형태의 재료이어도 좋다. 필요한 경우에는 도3에 나타낸 바와같이, 완충층(15,16)을 강유전체 층과 저부 전극 사이, 및 강유전체 층과 상부 전극 사이에 각각 추가하여 적층해도 좋다.
이 공정은 우선 퇴적하는 타겟 재료(소스)의 제조로부터 시작된다. 종래의 분체 가공법 혹은 공침법과 같은 이용 가능한 벌크 화합물 제조방법중 어느 것을 이용하여 타겟 재료를 제조한다. 어느 특정의 실시 형태에서는 층상 구조 화합물에 포함되는 다성분계 산화물 또는 다성분계 탄산염을 메탄올과 같은 유기 용액 중에서, 지르코니아 또는 알루미나의 볼을 용매로 하여 사용하고, 종래의 볼밀중에서 혼합하였다. 그 유기 용액을 고온에서 건조시켜 소성하고, 각종 원소간의 반응을 완성시킴으로써 목표로 하는 분체상 재료를 형성하였다. 그 후, 기계적인 프레스를 이용하여, 그 분체를 고압, 고온의 조건하에서 원형의 다이중에서 압축함으로써 그린 보디로서 알려져 있는 것을 형성하였다. 그 그린 보디를 소결하여, 그린 보디중의 분체 입자의 결합을 촉진하고, 그에 의해 타겟 재료의 기계적 완전성을 개선하였다. 일례로서는 6시간 동안 알루미나의 볼을 분쇄매체로서 사용하고, 또한 메탄올을 용액으로 사용하여 종래의 볼밀 중에서 화학 양론비에 따라 측정된 SrCO3, Bi2O3, Ta2O5및 Nb2O5의 분체를 혼합함으로써 타겟 재료인 SrBi2Ta2O9- SrBi2Nb2O9의 고용체(SBTN)를 제조하였다. 그 후, 혼합한 분체를 건조로 중 150℃에서 3시간 건조시키고, 알코올을 제거하였다. 그 후, 혼합한 분체를 상자형 노중, 1000℃에서 1시간(공기중) 소성하고, 반응을 완성시켰다. 또, 소성한 분체를 1인치의 내경을 갖는 원형 다이중, 압력 10,000 psi, 실온의 조건하에서 압축하고, 그린 타겟을 형성하였다. 그 후, SBTN 재료의 그린 타겟을 상자형 노중, 1100℃에서 1시간(공기중) 소결하고, 삭마 목적의 타겟 재료를 형성하였다. 거의 모든 타겟 재료의 처리중, 최초의 분체는 화학 양론비에 따라 혼합되었다. 예외는, Pb 베이스의 화합물이었다. PbO의 휘발성을 보상하기 위해 PbO를 과잉으로(통상 0∼20%) 가하였다. 어느 경우에는, Bi2O3도 동일하게 0∼50%의 범위에서 과잉으로 가하였다. 타겟 처리를 하는 외에 가장 중요한 단계는 소성 온도 및 소결 온도의 설정이었다. 대략적으로, 각종 층상 구조 화합물에 대한 소성 온도는 700∼1600℃의 범위이고, 또 소결 온도는 각 화합물에 대한 소성 온도보다도 100℃ 고온 이었다.
층상 구조 산화물의 레이저 삭마에 사용하는 챔버의 개략도는 도4에 나타내져 있다. 이 공정은 본질적으로 기판 재료 상에 분사되는 고체 타겟을 이용한 레이저 조사에 의해 이온화된 재료의 플룸(plume)을 생성하게된다. 그 후, 타겟 재료로 이루어진 박막을 원자 레벨로 기판 상에 성장시킨다. 이 목적으로는, UV 엑시머 레이저를 이용하는 것이 가장 일반적이다. ArF(193nm), KrF(248nm), KCl(222nm), XeF(351nm) 및 XeCl(308nm)과 같은 조성이 다른 각종 가스를 이용함으로써 레이저 가스의 파장 및 이에 의한 에너지를 조정할 수 있다. KrF(248nm)는 박막 퇴적 공정용으로 가장 널리 사용되는 레이저 가스이다. 왜냐 하면, 이 가스에 의하면, 고에너지의 레이저 출력이 얻어지기 때문이다. 도4에 나타낸 바와 같이, 본 발명에 의한 어느 특정의 실시 형태에서는, KrF레이저(248nm) (20)은 50cm UV 그레이드의 평 볼록 렌즈(초점렌즈30)를 사용하고, 회전하는 개시 재료 타겟(28) 상에 초점이 맞추어졌다. 입사 빔의 에너지를 300mJ/펄스∼1000mJ/펄스의 범위, 바람직하게는 600mJ/펄스로 변화시키고, 이 레이저를 2∼500Hz의 주파수, 바람직하게는 10Hz의 주파수에서 동작시켰다. 이 빔을 15∼70°의 각도, 바람직하게는 45°의 각도에서 타겟(28) 상에 입사시켰다. 타겟(28)은 10∼13rpm의 속도로 회전시켰다. 기판(24)의 재료는 열적으로 활성화된 은 페이스트를 이용하여 스텐레스강 제의 블록 상에 설치되고, 4∼5cm의 간격을 두고 타겟과 평행하게 배치되었다. 기판홀더(22)도 또한 웨이퍼의 표면상에 균일한 퇴적을 확실히 실현하기 위해 마찬가지로 회전시켰다. 이 퇴적은 타겟 및 기판을 수용하고 있는 챔버(26)를 1m Torr∼100 Torr 범위내의 압력(바람직한 산소 압력은, 200mTorr임)으로 설정된 기준압으로 배기한 후에 행해졌다. 이는, 퇴적 재료를 확실하고도 적절하게 산화하기 위해 행하였다. 전형적으로 기판 온도는 실온∼900℃의 온도로 유지되었다. 바람직한 기판 온도 범위는 700∼800℃이다. 어느 경우에는 막을 퇴적한 후, 300℃∼900℃ 범위내의 온도에서 어닐링하고, 소망의 강유전체 상을 얻었다. 본 발명의 어느 특정의 실시 형태에서는, 엑시머 레이저 삭마 공정을 이용하고, 층상 구조 재료 SrBi2(TaxNb2-x)O9(0<x<2)를 퇴적시켰다. 이 공정에서 사용한 타겟은 전술한 종래의 분체의 가공법에 의해 제조되었다. 기판은, RF마그네트론 스퍼터링에 의해 Pt저부 전극(300nm)의 층에 코팅된 MgO(100)로 하였다. 이 Pt(100)막은, RF스퍼터링 챔버내에서, 제어된 조건하에 MgO(100)기판 상에 성장시켰다. 퇴적 조건은 3nm/min의 퇴적 속도를 실현하기 위해, 기판 온도=700℃, RF전력=50W, 및 공기 가스압=20mTorr로 하였다. 기판 및 타겟을 각각의 홀더에 설치한 후, 퇴적 챔버중에 삽입한 후, 챔버를 10-7Torr의 기준압으로 되도록 배기하였다. KrF(248nm)를 레이저 가스로서 사용하고, 펄스 에너지 600mJ/펄스, 주파수 10Hz, 타겟-기판 간 거리 5cm, 레이저 입사각45°, 챔버내의 산소분압 200mTorr, 및 기판 온도 700℃에서 퇴적하였다. SBTN 막을 두께가 200nm로 되도록 퇴적하였다. RF스퍼터 디바이스 내에서 섀도우 마스킹을 한 후, 원형 Pt 상부 전극(300nm)을 강유전체 막 상에 퇴적하고, 프로토 타입 웨이퍼 상에 몇 개의 커패시터를 형성하였다. 커패시터의 면적은 각각 2.1 x 10-4cm2로 하였다.
이와 같이 하여 제조된 강유전체 막 및 강유전체 디바이스의 품질에 대해서 시험하였다. 강유전체 막의 미세 구조, 조성, 및 결정상은 소자의 특성을 제어하는 데 결정적인 요인이다. 가변각 분광 엘립소메트리법(ellipsometry)을 이용하여, 퇴적한 막의 두께 및 굴절율을 구하였다. 이와 같이 하여 얻어진 굴절율의 값을 벌크의 경우에 대응하는 값과 비교함으로써 막의 충전밀도를 양호하게 나타태는 값이 얻어진다. 이들 막의 델타 및 프사이 계수는 각도 70°, 75° 및 80°에서 측정되었다. 다음에, 유전체 막의 실험식인, 코시이(Cauchy) 분산계수를 가정함으로써 두께 및 굴절율을 구하였다. 도5는 x=0.8에 가까운 조성을 갖는 SBTN 막에 대해서, 파장의 함수로서 굴절율 및 소광 계수를 나타내고 있다. 가시 범위에서는, 이들의 막은, 거의 2.0의 굴절율을 나타낸다. 이 굴절율은 벌크 형태의 고용체(타겟)로 관측된 값에 근접하고 있기 때문에, 양호한 막충전 밀도를 나타내고 있다. 이는, 퇴적에 사용한 타겟의 높은 밀도로 부터 직접 귀결되는 것이다. 이 기술에 의해 구해진 막의 두께는 200nm이었다. XPS(X선 광전자 분광)에 의해 구해진 막의 표면 조성은 대응하는 타겟의 화학양론비에 근접하였다. 이는 막을 퇴적하는 데 사용한 플루언스 레벨(fluence level)이 다성분계 산화물중 어느 1개의 성분이 우선하여 증발하지않는 비열적 삭마범위에 있는 것을 나타내고 있다. 이와 같이, 다성분계 산화물의 퇴적시에 조성을 긴밀하게 제어할 수 있다고 하는 것은, 레이저 삭마 공정의 독특한 성과이다.
퇴적된 막의 배향을 조사하기 위해, XRD(X선 회절)를 사용했다. 막을 성장시키는 동안 소망하는 배향의 발생은, 막 및 기판재료의 격자 파라미터에 의해 결정적으로 제어된다. c축배향 SBTN 박막의 경우, 강유전체 단위포(유닛셀)의 a의 파라미터에 가까운 격자 파라미터를 갖는 기판재료를 선택할 필요가 있다. SBTN 의사정방품 단위포의 a 파라미터값은 0.389 nm이다. FCC의 Pt도, SBTN막과 동일한 격자정수를 갖는다. 이는, c축을 따라 SBTN막을 소망하는 대로 성장시키기 위해서는, 그 하층의 Pt막을, (100) 배향으로 성장시킬 필요가 있다는 것을 나타낸다. (100)Pt막은, 스퍼터링에 의해 비교적 저온(550℃∼700℃)에서 MgO(100) 기판상에 퇴적시킬 수 있다. MgO는, 입방정 NaCl구조의 형상으로 결정화하고, FCC Pt와의 사이에는 불과 7.4%의 격자부정합(격자 파라미터=0.421nm)밖에 나타내지 않는다. 따라서, 본 발명에서는, MgO(100)을 기판재료로서 선택했다. 도 6은 MgO(100) 기판상에 퇴적된 Pt막의 XRD패턴을 나타낸다. 분석하면, 우위로 산란되고 있는 것은, (100)Pt에 유래하고 있는 것을 알수 있다. 그러나, 이들 퇴적온도에서는, 막에 있어서 검출되는 (111)산란의 양도 적다. 또한, 로킹커브스캔에 의해, Pt(100)막은, 반치폭(FWHM)이 불과 1.4로(도 7), 시료의 면위에서 높은 정확도로 배향하는 것이 실증된다. 도 8은, MgO(100)/Pt(100) 기판상에 퇴적된 SBTN박막의 전형적인 XRD스캔을 보여준다. 도 8에 도시되어 있는 스캔은, 조성이 x = 0.8에 가까운 SBTN막에 대한 것이다. (001)면으로 부터의 산란에 관한 수개의 눈에 띄는 회절피크가 관측된다. 또한, (115)상 및 (200)상으로 부터의 정도가 약한 회절피크도 보인다. 이들 결과는, 이들 강유전체막중에 소망의 c축배향이 있는 것을 명백히 보여준다. 기판재료의 성질을 고려하면, SBTN막을 c축을 따라 성장시키는 것이 바람직하나, 퇴적종에 높은 에너지를 부여하는 레이저 삭마 공정 본래의 역할을 무시할 수 없다. 펄스레이저 퇴적에 있어서의 퇴적종의 평균에너지는 전형적으로는, 10∼12 eV이다. 이 값은, 마그네트론 스퍼터링이나 열증착과 같은 기타의 박막퇴적기술에 비해 매우 높다. 바람직한 성장인 에피택셜 성장의 온도를 이와같이 하여 낮게할 수 있다. 그 이유는, 상기 에너지의 일부를 소망 상의 재결정화에 사용할수 있기 때문이다.
섀도우마스크를 통해 원형의 Pt대향전극을 2.1 x 10-4cm2의 면적위에 퇴적한 후, c축배향막의 전기적 특성을 측정했다. 도 9는 SrBi2Ta0.8Nb1.2O9(x=0.8)막의 히스테리시스 특성을 나타낸다. 5V의 인가전압으로, 히스테리시스 루프는 충분히 포화한다. 이 조성의 막은, 잔류분극이 11μC/cm2이고, 항전계가 45 kV/cm였다. 이들 막의 피로의 거동을, 펄스발진기에 의해 입력된 주파수 1 MHz의 5 V 쌍극방형파 신호를 사용하여 구했다. 도 10에 보인 바와 같이, 이들 막은 109테스트사이클까지 전혀 피로를 나타내지 않고, 이 사이클을 행한 후의 히스테리시스 루프는, 사이클을 행하기 전과 비슷했다(도 11). 비교를 위해, 동일하게 제조된 SrBi2Nb2O9막의 히스테리시스 특성을 도 12에 보였다. 이 경우, 막은, 잔류분극값가 8 μC/cm2이고, 항전계가 40 kV/cm 근방이다. 이들 막의 유전률 및 유전손실을, 주파수의 함수로서 측정했다. SrBi2Ta0.8Nb1.2O9막에 대한 결과는 도 13에 나타냈다. 이 조성에 의한 막은, 10 kHz에서 유전률 314를 나타내고, 측정된 주파수 범위에서는, 거의 일정한 탄젠트δ(유전손실)값 0.04를 나타냈다. 또한, 이들 막은 대단히 낮은 저항률 4 x 10-13Ω-cm를 나타냈다.
SBTN 고용체로 된 c축배향박막에 대해 측정된 히스테리시스 및 유전특성과 함께 피로가 없는 거동은, 본 발명의 공정에 의해 비휘발성 랜덤액세스메모리에 응용하는 데 적당한 고품질의 막을 제공할 수 있음을 나타낸다. 소망의 강한 c축배향을 갖지않은 막에서 얻어진 이전의 결과와, 상기 특성을 비교하면, 잔류분극의 값에는 큰차가 없지만, 항전계 및 저항률값는 크게 달라지게 되는 것을 알 수 있다. 구체적으로, 항전계값는 20 kV/cm만큼 낮은 값(45 kV/cm)으로 되고 막의 저항률은, c축배향막에서는 1자리 만큼 높은 값을 나타낸다. 이와같이 개선된 특성을 보면, 비휘발성메모리로의 응용에는, c축배향막을 성장시키는 편이 바람직함은 명백하다. 피로의 거동은 산소 공백부의 이동 및 다양한 계면(예컨대, 전극/유전체계면)에서의 트랩이 피로의 원인으로서 지목받는, 이전에 나타난 결함 트랩 모델을 이용하면 설명될 수 있다(I. K. Yoo 및 S. B. Desu에 의한 Mat. Sci. Eng., B13, (1992), 319; I. K. Yoo 및 S. B. Desu에 의한 Phys. Stat. Sol., a133(1992), 565; S. B. Desu 및 I. K. Yoo에 의한 J. Electrochem. Soc., 140(1993), 2640 참조). 부격자 내에는 휘발성성분이 존재하지 않아서(이는, SBTN 막에서 강유전특성을 나타냄), 강유전체 재료를 고온처리하는 동안에, SBTN 막에 산소 공백부와 같은 진성 결함이 형성되는 경향을 완화할 수 있다. 따라서, 강유전체막의 피로는 이들 결함의 형성을 제어함으로써 제어된다.
본 발명의 공정에 의하면, SBTN 고용체로 된 c축배향막에 대해 측정된 히스테리시스 및 유전특성과 함께 피로가 없는 거동은, 비휘발성 랜덤액세스메모리에 응용하는 데 적당한 고품질의 막을 제공할 수 있음을 나타낸다. 소망의 강한 c축배향을 갖지않는 막에 대해 얻어진 이전의 결과와, 상기 특성들을 비교하면, 잔류분극의 값에는 큰차가 없지만, 항전계 및 저항율값는 크게 달라지게 됨을 알 수 있다. 이와같이 개선된 특성을 보면, 비휘발성메모리로의 응용에는, c축배향막을 성장시키는 편이 바람직하다는 것은 명백하다.
이와 같이, 본 발명에 의하면, 커패시터, 비휘발성기억장치, 초전성적외선센서, 광학디스플레이, 광학스위치, 압전트랜스듀서 및 표면탄성파 소자와 같은 여러 응용분야에 유용한, 강유전체막의 퇴적방법 및 강유전체 커패시터소자를 제공할 수 있다.

Claims (3)

  1. 기판 상에 금속화 층을 퇴적하는 공정,
    상기 금속화 층상에 층상 구조 산화물을 퇴적하는 공정을 포함하는 강유전체 막의 퇴적 방법에 있어, 격자 부정합이 한정되도록 상기 금속화 층 및 상기 기판이 각각 소정 범위내의 격자 파라미터를 갖고, 격자 부정합이 한정되도록 상기 층상 구조 산화물이 상기 금속화 층의 상기 소정 범위내의 격자 파라미터를 갖음으로써 상기 층상 구조 산화물이 원하는 성장 방위로 퇴적되는 강유전체 막의 퇴적 방법.
  2. 제 1항에 있어서, 상기 기판이 실리콘 상에 퇴적된 MgO이고, 상기 금속화 층이 Pt이며, 또 상기 층상 구조 산화물이 SBTN인 강유전체 막의 퇴적 방법.
  3. MgO(100)로 이루어진 기판,
    상기 기판 상에 퇴적된 Pt(100)로 이루어진 제 1전극,
    상기 제 1 전극 상에 퇴적된 SBTN 막에 있어, c축 배향을 갖는 SBTN 막, 및
    상기 SBTN 막상에 퇴적된 제 2전극을 갖는 강유전체 커패시터 소자.
KR1019970081865A 1997-06-24 1997-12-31 강유전체막의 퇴적 방법 및 강유전체 커패시터 소자 KR19990006318A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US88141897A 1997-06-24 1997-06-24
US8/881,418 1997-06-24

Publications (1)

Publication Number Publication Date
KR19990006318A true KR19990006318A (ko) 1999-01-25

Family

ID=25378437

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970081865A KR19990006318A (ko) 1997-06-24 1997-12-31 강유전체막의 퇴적 방법 및 강유전체 커패시터 소자

Country Status (2)

Country Link
JP (1) JPH1117126A (ko)
KR (1) KR19990006318A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200083385A (ko) * 2018-12-27 2020-07-08 브이메모리 주식회사 변동 저저항 라인 비휘발성 메모리 소자 및 이의 동작 방법
KR20210013457A (ko) * 2019-07-25 2021-02-04 브이메모리 주식회사 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6332900B1 (en) * 1999-02-08 2001-12-25 Wilson Greatbatch Ltd. Physical vapor deposited electrode component and method of manufacture
JP2000305117A (ja) * 1999-02-19 2000-11-02 Fuji Xerox Co Ltd 光デバイス、光デバイスの駆動方法、及び光デバイスの製造方法
KR100333669B1 (ko) * 1999-06-28 2002-04-24 박종섭 레드니오비움지르코니움타이타니트 용액 형성 방법 및 그를 이용한 강유전체 캐패시터 제조 방법
JP3608459B2 (ja) * 1999-12-28 2005-01-12 株式会社村田製作所 薄膜積層体、強誘電体薄膜素子およびそれらの製造方法
GB2362976B (en) * 2000-05-31 2005-04-27 Seiko Epson Corp Memory device
GB2362989B (en) 2000-05-31 2004-03-24 Seiko Epson Corp Piezoelectric devices
JP4774666B2 (ja) * 2003-07-11 2011-09-14 富士ゼロックス株式会社 液滴吐出装置
JP4802469B2 (ja) * 2004-09-14 2011-10-26 富士ゼロックス株式会社 液滴吐出装置
JP5131447B2 (ja) * 2007-09-27 2013-01-30 日本電気株式会社 光学素子、光集積デバイスおよびその製造方法
JP4992791B2 (ja) 2008-03-28 2012-08-08 富士通株式会社 スキャン制御方法及び装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200083385A (ko) * 2018-12-27 2020-07-08 브이메모리 주식회사 변동 저저항 라인 비휘발성 메모리 소자 및 이의 동작 방법
KR20210013457A (ko) * 2019-07-25 2021-02-04 브이메모리 주식회사 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법

Also Published As

Publication number Publication date
JPH1117126A (ja) 1999-01-22

Similar Documents

Publication Publication Date Title
JP3436617B2 (ja) 強誘電体薄膜の製造方法
US5478610A (en) Metalorganic chemical vapor deposition of layered structure oxides
Izyumskaya et al. Processing, structure, properties, and applications of PZT thin films
US5753934A (en) Multilayer thin film, substrate for electronic device, electronic device, and preparation of multilayer oxide thin film
KR100296236B1 (ko) 하이브리드전극을사용한다결정강유전캐패시터헤테로구조물
US5830270A (en) CaTiO3 Interfacial template structure on semiconductor-based material and the growth of electroceramic thin-films in the perovskite class
Schwarzkopf et al. Epitaxial growth of ferroelectric oxide films
US5919515A (en) Ferroelectric thin film, electric device and method for preparing ferroelectric thin film
EP0747938B1 (en) Ferroelectric thin film coated substrate, producing method thereof and capacitor structure element using thereof
JPH09110592A (ja) 積層薄膜、電子デバイス用基板、電子デバイスおよび積層薄膜の製造方法
JPH10313097A (ja) 強誘電体薄膜、製造方法及び強誘電体薄膜を含んでなる素子
KR19990006318A (ko) 강유전체막의 퇴적 방법 및 강유전체 커패시터 소자
JP4401300B2 (ja) (001)配向したペロブスカイト膜の形成方法、およびかかるペロブスカイト膜を有する装置
JP3095944B2 (ja) 酸化物結晶薄膜の製造方法及び薄膜素子
KR0156044B1 (ko) 층상구조 산화물의 화학용액 처리방법
US6863726B2 (en) Vapor phase growth method of oxide dielectric film
Shoyama et al. Dielectric properties of alkoxy-derived Sr 2 Nb 2 O 7 thin films crystallized via rapid thermal annealing
KR100795664B1 (ko) (001) 배향된 페로브스카이트막의 형성 방법, 및 이러한페로브스카이트막을 갖는 장치
Kingon et al. Electroceramic thin films for microelectronics and microsystems
JPH10223847A (ja) 強誘電体薄膜素子の製造方法、強誘電体薄膜素子及び強誘電体メモリ装置
JPH07263775A (ja) 強誘電体薄膜と基体との複合構造体
Brodoceanu et al. Pulsed laser deposition of oxide thin films
JPH08181289A (ja) 強誘電体薄膜と基体との複合構造体およびその製造方法
JP3562120B2 (ja) 安定化ジルコニア薄膜と単結晶シリコン基体との複合構造体およびその製造方法
Yoon et al. Fabrication and characterization of ferroelectric oxide thin films

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application