KR19990003538A - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- KR19990003538A KR19990003538A KR1019970027419A KR19970027419A KR19990003538A KR 19990003538 A KR19990003538 A KR 19990003538A KR 1019970027419 A KR1019970027419 A KR 1019970027419A KR 19970027419 A KR19970027419 A KR 19970027419A KR 19990003538 A KR19990003538 A KR 19990003538A
- Authority
- KR
- South Korea
- Prior art keywords
- mask pattern
- trench
- spacer
- semiconductor substrate
- insulator
- Prior art date
Links
Landscapes
- Element Separation (AREA)
Abstract
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 구체적으로는, 미세한 폭의 트랜치 구조의 필드 산화막을 제조하는 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for producing a field oxide film having a fine width trench structure.
본 발명은, 반도체 기판 상에 소정 간격을 두고 마스크 패턴을 형성하는 단계와, 상기 마스크 패턴 양측에 스페이서를 형성하는 단계와, 상기 마스크 패턴과 스페이서를 마스크로 하여, 노출된 반도치 기판을 식각하여, 트랜치를 형성하는 단계와, 상기 트랜치내에 절연물을 매립하는 단계를 포함하는 것을 특징으로 한다.According to an embodiment of the present invention, a mask pattern is formed on a semiconductor substrate at predetermined intervals, spacers are formed on both sides of the mask pattern, and the mask pattern and the spacer are used as a mask to etch the exposed semi-conductive substrate. Forming a trench and embedding an insulator in the trench.
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 구체적으로는, 미세한 폭의 트랜치 구조의 필드 산화막을 제조하는 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for producing a field oxide film having a fine width trench structure.
반도체 기술의 진보와 더불어 더 나아가서는 반도체 소자의 고속화, 고집적화가 진행되고 있고, 이에 수반해서 패턴에 대한 미세화의 필요성이 점점 높아지고 있으며, 패턴의 칫수도 고정밀화가 요구되고 있다,In addition to the progress of semiconductor technology, the speed and integration of semiconductor devices are increasing, and the necessity of miniaturization of patterns is increasing, and the size of patterns is also required to be highly precise.
이는 반도체 소자에 있어서, 넓은 영역을 차지하는 소자 분리 영역에도 적용된다.This also applies to device isolation regions that occupy a wide area in semiconductor devices.
따라서, 종래에는 토폴로지가 높고, 넓은 면적을 차지하는 로코스(LOCOS) 기술에 의한 필드 산화막 대신 미세한 크기의 트랜치 구조의 필드 산화막이 이용된다.Accordingly, a field oxide film having a fine trench structure is used instead of a field oxide film by LOCOS technology having a high topology and occupying a large area.
이러한 종래의 트랜치 구조의 필드 산화막은, 반도체 기판 상에 노광한계의 폭으로 마스크 패턴을 형성하고, 이 마스크 패턴의 형태로 반도체 기판을 식각하여, 트랜치를 형성한다. 이어, 마스크 패턴을 제거한 다음, 이 트랜치내에 산화물을 매립하여, 필드 산화막을 형성한다.The field oxide film of such a conventional trench structure forms a mask pattern on a semiconductor substrate with a width of an exposure limit, and forms a trench by etching the semiconductor substrate in the form of this mask pattern. Subsequently, after removing the mask pattern, oxide is embedded in the trench to form a field oxide film.
그러나, 상술된 종래 기술에 의하여 트랜치 필드 산화막을 형성하여도, 고집적화된 반도체 소자에서도 상기 필드 산화막은 여전히 넓은 면적을 차지하게 된다.However, even when the trench field oxide film is formed by the above-described prior art, the field oxide film still occupies a large area even in highly integrated semiconductor devices.
이로 인하여, 고집적 반도체 소자의 필드 산화막으로는 충분히 높은 절연 특성을 요구하면서도, 미세한 폭을 갖는 필드 산화막이 요구된다.For this reason, a field oxide film having a fine width is required while requiring a sufficiently high insulating property as a field oxide film of a highly integrated semiconductor device.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 트랜치 필드 산화막의 폭을 노광 한계 이하로 형성하여, 고집적 반도체 소자에 적용할 수 있도록 하는 반도체 소자의 제조방법을 제공하는 것을 목적으로 한다.Accordingly, an object of the present invention is to provide a method for manufacturing a semiconductor device in which the width of a trench field oxide film is formed below an exposure limit, and thus can be applied to a highly integrated semiconductor device. .
도 1a 내지 도 1e는 본 발명의 일실시예를 설명하기 위한 반도체 소자의 공정 단면도1A to 1E are cross-sectional views of a semiconductor device for describing an embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 반도체 기판 2 : 마스크 패턴1 semiconductor substrate 2 mask pattern
3a : 스페이서 4 : 트랜치3a: spacer 4: trench
5 : 산화물5: oxide
상기한 본 발명의 목적을 달성하기 위하여, 본 발명은, 반도체 기판 상에 소정 간격을 두고 마스크 패턴을 형성하는 단계와, 상기 마스크 패턴 양측에 스페이서를 형성하는 단계와, 상기 마스크 패턴과 스페이서를 마스크로 하여, 노출된 반도체 기판을 식각하여, 트랜치를 형성하는 단계와, 상기 트랜치내에 절연물을 매립하는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above object of the present invention, the present invention, forming a mask pattern at a predetermined interval on the semiconductor substrate, forming a spacer on both sides of the mask pattern, masking the mask pattern and the spacer And etching the exposed semiconductor substrate to form trenches and embedding insulators in the trenches.
본 발명에 의하면, 트랜치를 형성하기 위한 마스크의 형성공정시, 마스크간의 간격을 노광한계의 폭으로 형성하고, 마스크의 양측벽에 스페이서를 형성한 다음, 이 마스크와 스페이서를 이용하여 트랜치를 형성하게 된다. 이에 따라, 트랜치의 폭은 노광한계 이하로 형성되어, 고집적화된 반도체 소자의 필드 산화막으로서 적용 가능하다.According to the present invention, in the process of forming a mask for forming a trench, a gap between the masks is formed to a width of an exposure limit, spacers are formed on both side walls of the mask, and then a trench is formed using the mask and the spacers. do. Accordingly, the width of the trench is formed below the exposure limit and can be applied as a field oxide film of a highly integrated semiconductor device.
[실시예]EXAMPLE
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
첨부한 도면 도 1a 내지 도 1e는 본 발명의 일실시예를 설명하기 위한 반도체 소자의 공정 단면도이다.1A to 1E are cross-sectional views illustrating a semiconductor device for describing an embodiment of the present invention.
먼저, 도 1a를 참조하여, 반도체 기판(1) 예를들어, 소정의 웰(well : 도시되지 않음)이 구비된 실리콘 기판 상에 마스크용 제 l 박막이 형성된다, 이때, 제 1 박막으로는 반도체 기판(l)과 식각율이 상이한 막, 예를들어, 실리콘 산화막, 실리콘 질화막 및 포트레지스트막이 형성된다. 그후, 제 l 박막은 소자 분리 예정 영역이 노출되도록 패터닝되어, 마스크 패턴(2)이 형성된다. 여기서, 제 1 박막이 실리콘 산화막 또는 실리콘 질화막인 경우에는 막 상부에 포토리소그라피 공정에 의하여, 레지스트 패턴을 형성한 다음, 소정 부분 식각하여 패턴(2)을 형성한다. 또한, 제 1 박막이 포토레지스트막일 경우에는, 마스크용 박막 자체를 소정 부분 노광 및 현상하여 마스크 패턴(2)을 형성한다.이때, 노출된 마스크 패턴(2)간의 폭(a)은 현재의 노광장비로서 형성할 수 있는 노광 한계 폭이다.First, referring to FIG. 1A, a first thin film for a mask is formed on a semiconductor substrate 1, for example, a silicon substrate having a predetermined well (not shown). A film having an etch rate different from that of the semiconductor substrate 1 is formed, for example, a silicon oxide film, a silicon nitride film and a photoresist film. Thereafter, the first thin film is patterned to expose the device isolation region, thereby forming a mask pattern 2. In this case, when the first thin film is a silicon oxide film or a silicon nitride film, a resist pattern is formed on the film by a photolithography process, and then a predetermined portion is etched to form the pattern 2. When the first thin film is a photoresist film, the mask thin film itself is partially exposed and developed to form a mask pattern 2. At this time, the width a between the exposed mask patterns 2 is the current exposure. It is the exposure limit width which can be formed as equipment.
이어, 도 1b에 도시된 바와 같이, 마스크 패턴(2)이 형성된 반도체 기판(1) 상부에 소정의 제 2 박막(3)이 소정 두께로 형성된다. 이 제 2 박막(3)은 제 1 박막과 동일하게 반도체 기판(1)과 식각율이 상이한 막이다.Subsequently, as shown in FIG. 1B, a predetermined second thin film 3 is formed on the semiconductor substrate 1 on which the mask pattern 2 is formed to have a predetermined thickness. The second thin film 3 is a film different in etching rate from the semiconductor substrate 1 similarly to the first thin film.
그후, 제 2 박막(3)은 마스크 패턴(2)의 표면이 노출되도록 전면 식각되어, 도 1c와 같이, 마스코 패턴(2) 양측에 스페이서(3a)가 형성된다. 이때, 마스크 패턴(2)이 양측벽에 소정 폭(b)을 갖는 스페이서(3a)가 형성되어, 실제적으로 기판이 노출되는 폭(c)은 마스크 패턴간의 폭(a)에서 양측외 스페이서의 폭(2×B)만큼을 뺀 값이 된다. 결과적으로, 노광한계 이하의 폭이 노출된다.Thereafter, the second thin film 3 is etched entirely so that the surface of the mask pattern 2 is exposed, and as shown in FIG. 1C, spacers 3a are formed on both sides of the masco pattern 2. At this time, the spacer pattern 3a having the predetermined width b is formed on both sidewalls of the mask pattern 2, and the width c of the substrate exposed is substantially the width of the non-lateral spacers in the width a between the mask patterns. The value is subtracted by (2 × B). As a result, a width below the exposure limit is exposed.
그리고 나서, 도 1d에 도시된 바와 같이, 노출된 반도체 기판(1)은 상기 마스크 패턴(2) 및 스페이서(3a)를 마스크로 하여 소정 깊이로 식각되어, 트랜치(4)가 형성된다. 이때, 반도체 기판(1)은 측면 퍼짐 식각이 발생되지 않도록 이방성 건식 식각 공정에 의하여 식각됨이 바람직하다.Then, as shown in FIG. 1D, the exposed semiconductor substrate 1 is etched to a predetermined depth using the mask pattern 2 and the spacer 3a as a mask to form a trench 4. At this time, the semiconductor substrate 1 is preferably etched by an anisotropic dry etching process so that side spread etching does not occur.
그후, 도 le를 참조하여, 반도체 기판(1) 상부에 형성된 마스크 패턴(2) 및 스페이서(3a)는 공지의 방식으로 제거되고, 반도체 기판(1)이 충분히 매립되도록 산화막(5)이 형성된다. 이어, 산화막(5)은 반도체 기판(1) 표면이 노출되도록 산화막이 제거되어, 트랜치(4)내에만 매립된다. 이때, 산화막의 제거 방법으로는 이방성 에치백 또는 화학적 기계적 연마 방식이 이용된다. 또한, 상기 마스크 패턴(2)과 스페이서(3a)가 실리콘 산화막으로 형성되는 경우에는, 별도의 제거 공정없이, 산화막(5)를 매립시키기 위한 산화막 제거 공정과 동시에 제거될 수 있다. 또한, 마스크 패턴(2)과 스페이서(3a)가 실리콘 산화막이 아니더라도, 상기 매립을 위한 산화막 제거에서 동시에 제거될 수 있다.Then, referring to FIG. Le, the mask pattern 2 and the spacer 3a formed on the semiconductor substrate 1 are removed in a known manner, and the oxide film 5 is formed so that the semiconductor substrate 1 is sufficiently buried. . Next, the oxide film 5 is removed so that the surface of the semiconductor substrate 1 is exposed, and the oxide film 5 is embedded only in the trench 4. At this time, an anisotropic etch back or chemical mechanical polishing is used as a method of removing the oxide film. In addition, when the mask pattern 2 and the spacer 3a are formed of a silicon oxide film, the mask pattern 2 and the spacer 3a may be removed at the same time as the oxide film removal process for embedding the oxide film 5 without a separate removal process. Further, even if the mask pattern 2 and the spacer 3a are not silicon oxide films, they can be removed at the same time in removing the oxide film for embedding.
상기한 본 발명은 본 실시예에 국한되는 것 만은 아니다.The present invention described above is not limited to this embodiment.
본 발명에서는 미세한 폭을 갖는 트랜치를 예를들어 설명하였지만, 그 밖의 노광한계 이하의 간격을 요구하는 공정이면, 본 발명이 적용될 수 있다.In the present invention, a trench having a fine width has been described as an example. However, the present invention can be applied to a process requiring an interval below the other exposure limit.
이상에서 자세히 설명한 바와 같이, 본 발명에 따르면, 트랜치를 형성하기 위한 마스크의 형성공정시, 마스크간의 간격을 노광한계의 폭으로 형성하고, 마스크의 양측벽에 스페이서를 형성한 다음, 이 마스크와 스페이서를 이용하여 트랜치를 형성하게 된다. 이에 따라, 트랜치의 폭은 노광한계 이하로 형성되어, 고집적화된 반도체 소자의 필드 산화막으로서 적용 가능하다.As described in detail above, according to the present invention, in the process of forming the mask for forming the trench, the gap between the masks is formed with the width of the exposure limit, and spacers are formed on both side walls of the mask, and then the mask and the spacers are formed. To form a trench. Accordingly, the width of the trench is formed below the exposure limit and can be applied as a field oxide film of a highly integrated semiconductor device.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.In addition, this invention can be implemented in various changes within the range which does not deviate from the summary.
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970027419A KR19990003538A (en) | 1997-06-25 | 1997-06-25 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970027419A KR19990003538A (en) | 1997-06-25 | 1997-06-25 | Manufacturing method of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19990003538A true KR19990003538A (en) | 1999-01-15 |
Family
ID=65986988
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970027419A KR19990003538A (en) | 1997-06-25 | 1997-06-25 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19990003538A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100319622B1 (en) * | 1999-05-14 | 2002-01-05 | 김영환 | Manufacturing method for isolation in semiconductor device |
KR20050031624A (en) * | 2003-09-30 | 2005-04-06 | 동부아남반도체 주식회사 | Method for manufacturing semiconductor devices |
KR100481557B1 (en) * | 2002-09-07 | 2005-04-07 | 동부아남반도체 주식회사 | Method for making narrow sti by using double nitride etch |
KR100595859B1 (en) * | 2003-09-30 | 2006-06-30 | 동부일렉트로닉스 주식회사 | Method For Manufacturing Semiconductor Devices |
-
1997
- 1997-06-25 KR KR1019970027419A patent/KR19990003538A/en not_active Application Discontinuation
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100319622B1 (en) * | 1999-05-14 | 2002-01-05 | 김영환 | Manufacturing method for isolation in semiconductor device |
KR100481557B1 (en) * | 2002-09-07 | 2005-04-07 | 동부아남반도체 주식회사 | Method for making narrow sti by using double nitride etch |
KR20050031624A (en) * | 2003-09-30 | 2005-04-06 | 동부아남반도체 주식회사 | Method for manufacturing semiconductor devices |
KR100595859B1 (en) * | 2003-09-30 | 2006-06-30 | 동부일렉트로닉스 주식회사 | Method For Manufacturing Semiconductor Devices |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6033980A (en) | Method of forming submicron contacts and vias in an integrated circuit | |
KR19990003538A (en) | Manufacturing method of semiconductor device | |
KR100289660B1 (en) | Trench Formation Method for Semiconductor Devices | |
KR100528797B1 (en) | Method of forming an isolation film in a semiconductor device | |
KR100273244B1 (en) | Method for fabricating isolation region of semiconductor device | |
KR100226795B1 (en) | Method of forming a device isolation film of semiconductor device | |
KR100408863B1 (en) | Method of forming a gate oxide in a semiconductor device | |
KR100247642B1 (en) | Method for forming a contact hole in semiconductor device | |
KR0144026B1 (en) | Forming method of element isolation | |
KR0148611B1 (en) | Formation method of element isolation layer for semiconductor devices | |
KR100532839B1 (en) | Method for manufacturing shallow trench of semiconductor device | |
KR100256809B1 (en) | Method for forming contact hole in semiconductor device | |
KR0161727B1 (en) | Element isolation method of semiconductor device | |
KR20030002702A (en) | Method of forming an isolation layer in a semiconductor device | |
KR100561513B1 (en) | Method of Shallow Trench Isolation In Semiconductor Device | |
KR19990081061A (en) | Method of forming fine contact hole in semiconductor device | |
KR0122508B1 (en) | Method for fabricating a fine contact hole | |
KR0137566B1 (en) | Contact hole fabrication method of semiconductor device | |
KR100413043B1 (en) | Gate electrode formation method of semiconductor device | |
KR100209279B1 (en) | Method for forming a contact of semiconductor device | |
KR100281147B1 (en) | Method for forming contact hole | |
KR100443123B1 (en) | Method for fabricating semiconductor device to improve reliability and correspond to high integrated semiconductor device | |
KR100481557B1 (en) | Method for making narrow sti by using double nitride etch | |
KR19980040647A (en) | Device Separation Method of Semiconductor Device | |
KR19980030446A (en) | Semiconductor substrate and formation method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |