KR19980703137A - 광센서 수단에 빛이 조사되는 빈도를 감지하는 광센서 수단 - Google Patents

Abstract

빛을 감지하기 위한 광센서 수단은 입사광 에너지에 의해 발생되는 전류를 출력하는 광 센서 요소(100)와 광 센서 요소(100)에 의해 발생되는 전류를 감지하는 감지회로와 광 센서요소(100)로 연결되는 리셋회로(106,108,110,112)로 구성되어 있다.

상기 리셋회로가 리셋신호(R)에 의해 구동될 때, 입사광 에너지에 의해 생성되는 전하 운반체는 리셋신호(R) 없을 때보다 더 높은 비율로 재결합된다. 리셋신호(R)는 감지회로에 의해 상기 리셋회로로 입력된다.

Description

광센서 수단에 빛이 조사되는 빈도를 감지하는 광센서 수단

도 1은 본 발명에 따른 광센서 수단의 제1실시예를 보여준다.

도 2는 본 발명에 따른 광센서수단의 제2실시예를 보여준다.

도 3은 본 발명에 따른 광센서 수단의 제3실시예를 보여준다.

도 4는 본 발명에 따른 광 센서 수단의 제4실시예를 보여준다.

도 5a 내지 도 5b는 본 발명에 따른 광센서 수단의 제5 내지 제6실시예를 보여준다.

본 발명은 광센서 수단에 관한 것으로써 특히, 빛이 상기 센서 수단에 조사되는 빈도를 감지하기 위한 광센서 수단에 관한 것이다.

종래 기술은 양자(量子)광 감지를 위해 사용되는 광센서 수단을 이미 발표했다. 그러한 센서의 단점은 비교적 가끔 일어나긴 하지만 미세 광 감지부와의 연결에 특별한 문제가 발생된다는 것이다.

낮은 발생 가능성 때문에, 센서 표면을 넓게 하여 빛을 감지할 수 있도록 할 필요가 있다. 한편 미세 광은 넓은 단면에 의해 평균선에 이르게 되고, 센서는 민감도를 잃게 되며 신호대 잡음비는 나빠진다.

이 문제는 매트릭스로 배열된 각 요소들을 복수개 사용함으로써 해결될 수 있다.

그러한, 이러한 매트릭스 구조는 근본적인 문제를 남긴다.

이러한 문제는 아주 희박하게 발생되는 미세 광을 감지해 낸다는 것이며 매트릭스 요소가 읽혀질 때 발생된다.

조직적 어드레싱 때문에, 전체 매트릭스에 대한 하나의 완전한 어드레싱 사이클이 각 개별적 경우에 요구된다. 얻어진 결과는 활성 매트릭스 요소의 값뿐만 아니라 일반적인 픽셀로 일컬어지는 어드레싱이다.

단순히 빛이 감지되는 곳에 사용할 경우 예를들면, 센서에 빛이 조사되는 빈도를 감지하기 위해 사용할 경우 특별한 단점이 있다. 이러한 경우에는, 이런 종류의 어드레싱에 의해 공급되는 정보의 대부분을 사용할 수 없다.

이러한 용도와 관련하여 발생하는 또다른 문제는 개별 센서 요소의 반응 속도가 전체 센서 요소 매트릭스를 위한 시스템 클럭을 훨씬 초과할 수 있다는 것이다. 이러한 관계에서, 반응 속도란 입사광에 의해 생성되는 전하 운반체가 광센서 요소에서 분해되는 속도를 의미한다. 일반적으로 이러한 분해는 재결합이라고 한다.

반응속도에 의해 결정되는 센서의 반응 시각이 이전의 빛 입사 후에도 나타나지 않는다면 시스템 클럭이 새로 생성되어 지나갈 때 문제가 생긴다.

이 경우, 센서에 조사되는 새로운 빛에 의해 발생된 것인지 아니면 전하 운반체가 완전히 재결합되지 않아서 발생된 것인지를 알 수 없는 신호를 출력할 것이다.

DE-4224358 C1은 높은 민감도와 높은 활동범위를 갖고 양자광을 감지해 내는 광센서를 설명한다. 이러한 종래의 광센서가 상기 센서에 빛이 조사되는 빈도를 감지하기 위해 사용될 때, 반응속도 및 시스템 클럭과 관련하여 위에서 설명한 문제들이 상기 광센서 수단이 읽혀질 때 발생된다.

DE 41 18 154 A1은 센서 매트릭스와 리셋 장치로 구성되는 어레이를 설명한다. 이 알려진 어레이는 매트릭스 형태로 배열되고 빛과 X-선에 민감한 다수개의 센서로 구성된다. 상기 센서는 빛의 입사량에 따라 전하를 생성한다. 각 센서는 전기 스위치로 구성된다.

센서의 각 라인을 위한 스위칭 라인이 제공되는데, 개별 스위치들을 구동시킴으로써 생성된 전하가 결속된 리드-아웃 라인을 통해 흐름이 차단되도록 배열된다.

리드-아웃 동작 후 잔류하는 전하를 제거하기 위해, 어레이는 리드-아웃 라인을 경유하여 리드-아웃 동작후 센서를 활성화시키는 리셋 장치로 구성된다. 이로써 센서의 전기 스위치가 동작되고, 이전의 리드-아웃 동작 후 센서에 저장된 잔류 전하가 결속된 리드-아웃 선을 경유하여 흐름이 차단된다. 리셋 클럭의 소정의 클럭수가 지난 후, 각 리드-아웃 선이 다시 비활성화된다.

이러한 종래 기술에서 시작하여, 더 좋은 반응 속도를 갖는 광센서를 개발하는 것이 본 발명의 목적이다.

이러한 목적은 청구항 1에 따른 광센서에 의해 달성된다.

본 발명은 입사광 에너지에 의해 발생되는 전류를 출력하는 최소 하나의 광센서 요소와; 광 센서 요소에 의해 생성되는 전류를 감지하는 감지회로와; 리셋 신호에 의해 리셋 회로가 구동될 때, 입사광 에너지에 의해 생성되는 전하 운반체가 리셋 신호 없을 때보다 더 높은 비율로 재결합되도록 광센서 요소에 연결되는 리셋 회로로 구성된다. 이때 리셋 신호는 감지 회로에 의해 상기 리셋 회로로 입력된다.

본 발명의 개선안에 따르면, 개별 매트리스 요소는 리드-아웃 결과와 사용되는 매트릭스 요소의 수에 따라 리셋된다. 이것은 감지 회로에 있어서, 광센서부의 출력과 접지 사이에 캐패시터가 연결되고; 스위치가 닫혀 있는 상태에서 캐패시터가 다리 놓여져 있으며; 입력이 광센서부의 출력으로 연결되는 버퍼와; 입력이 버퍼의 출력으로 연결되는 아날로그-디지탈 변환기와; 입력이 아날로그-디지탈 변환기의 출력으로 연결되고, 입력단의 입력 신호에 따라 제1 및 제2출력단에서 리셋 신호를 만들고, 제3출력단에서 출력 신호를 만들며, 리셋 회로와 제2출력단에 연결된 제1출력단은 스위치로 연결되는 구성을 갖는 논리회로와; 상기 논리 회로의 출력 신호 및 이전의 출력 신호값과 입력된 출력 신호의 비교치에 따라 플래그 상태를 세팅하고, 상기 플래그의 상태를 저장하며, 논리회로의 제3출력단에 연결된 플래그 저장부로 구성되는 구조를 가질 경우의 센서 수단에 의해 얻어진다.

본 발명의 다른 실시예에 따르면, 광센서 요소의 출력단과 접지 사이에 연결되고, 광센서 요소에 의해 공급되는 제1신호를 접지로 연결하며, 제1레벨을 갖는 제1수단과; 광센서 요소의 출력단으로 연결되고, 제1신호를 막아 제2신호가 통과하도록 하는 제2수단과; 상기 제2수단의 출력단으로 연결되고 감지 회로의 출력단으로 연결되는 버퍼로 구성되는 감지 회로를 갖는 광센서에 의해 인텔리전트 어드레싱이 얻어진다. 이때 상기 제1수단은 광센서 요소에 의해 공급되는 제2신호를 막으며 제2레벨을 갖고, 상기 제2레벨은 상기 제1레벨보다 높다.

본 발명의 또 다른 실시예를 종속항에서 정의된다.

본 발명의 바람직한 실시예는 첨부된 도면을 참고로 하여 다음에서 더 상세히 설명될 것이다.

도 1을 기초로 하여 본 발명의 제1실시예가 다음에서 상세히 설명될 것이다.

도 1에서 도시된 감지 수단은 통상 인용 부호 100으로 지정된 광센서 요소로 구성된다.

도 1에 도시된 실시예에서, 이 광센서 요소 100은 프로팅 웰을 갖는 MOS트랜지스터이다.

본 발명은 이런 형태의 광센서 요소에 국한되는 것이 아니라, JFET나 SOI 트랜지스터와 같은 수 많은 광 센서 요소들이 사용될 수 있다.

트랜지스터 100의 드레인-소오스 전류는 실질적으로 입사광 에너지에 비례한다. 트랜지스터 100의 소오스단 102는 공급전위 VDD로 입력된다. 그러므로 트랜지스터의 동작점은 동작점 조정 전압 V_B를 경유하여 조정될 수 있다. 트랜지스터 100에 의해 발생된 신호는 상기 트랜지스터 100의 드레인단자 104로 출력될 수 있다.

상기 드레인단자 104에서 끌어낸 출력 신호는 광센서 요소에 의해 발생된 전류를 감지하고 이후 과정을 처리하기 위한 감지 회로(도 1에는 도시되지 않음)로 공급된다.

도 1에 도시된 광센서 수단은 트랜지스터 100에 추가하여 리셋 회로가 구성되어 있으며, 상기 리셋회로는 도 1에 도시된 실시예에서 FET 스위치이다.

FET스위치는 게이트단자 106, 소오스단자 108, 드레인단자 110 및 상기 드레인단자 110으로 연결되는 기판단자 112로 구성된다.

소오스 단자 108는 공급 전위 VDD로 연결된다.

게이트 단자 106은 감지회로(도시되지 않음)에 의해 발생되는 리셋 신호 R를 입력받는다.

리셋신호가 FET스위치의 게이트로 입력될 때, 상기 FET스위치는 입사광 에너지에 의해 광 센서 요소에서 만들어진 전하 운반체가 리셋 신호 없을 때보다 더 높은 비율로 재결합되도록 동작된다.

광센서 요소에서의 재결합율 증가로 반응 시간이 감소되도록 광센서 요소의 반응 속도가 개선될 수 있다.

만약 광 센서 요소 100이 프로팅 웰을 가진 MOS 트랜지스터라면, 리셋 회로는 상기 웰에 배열될 수 있고 따라서 리셋회로가 광센서 수단의 활성 영역의 일부로 구성되지 못한다는 장점을 얻게 된다.

본 발명은 FET 스위치로 국한되는 것이 아니라 근본적으로, 리셋신호가 입력되지 않을 때의 재결합율과 비교하여, 리셋신호를 입력함으로써 재결합이 증가될 수 있기 때문에 어떤 형태의 리셋회로도 사용할 수 있다.

비록 도 1이 리셋회로가 있는 하나의 광센서 요소를 도시하고 있지만, 본 발명은 이러한 개별 요소만에 국한되지 않고, 매트릭스 형태의 리셋회로를 포함한 그러한 광센서 요소가 복수개로 상호 연결되어 구성되고 있다.

도 2에서 본 발명의 다른 실시예가 설명되며, 도 1에 이미 도시된 요소에는 동일한 인용부호가 사용된다. 이들 요소는 다시 설명되지 않는다.

리셋회로를 포함하고 도 1을 기초로 이미 설명되었던 광 센서 요소 100에 추가하여, 도 2는 통상 인용 부호 200으로 지정되는 감지 회로의 실시예를 보여준다.

이 감지 회로 200은 광센서 요소 100의 출력단 104와 접지 사이에 연결된 캐패시터 C로 구성된다. 스위치 S는 캐패시터 C와 병렬로 연결되고, 스위치가 닫혀진 상태에서 상기 캐패시터 C를 다리 놓는다. 도 2에 도시된 실시예에서, 상기 스위치는 S는 앞서 언급된 FET 스위치이다. 이 FET스위치는 단지 예로써 도시되었을 뿐이며, FET 스위치 대신 다른 스위치 수단이 사용될 수 있다.

광센서 요소 100의 출력단 104는 버퍼 202의 입력단으로 연결되고 버퍼 202의 출력단은 아날로그-디지탈 변환기 204의 입력단으로 연결된다. 논리 회로 206은 아날로그-디지탈 변환기 204의 출력단에 연결된 입력단 208과 세개의 출력단 210,212,214로 구성된다. 상기 입력단 208에 입력되는 신호에 따라 논리 회로 206이 제1출력단 210 및 제2출력단 212에서 리셋신호 R을 생성해낸다. 논리 회로 206의 출력단 210은 리셋회로의 게이트 단자 106으로 연결되며, 논리 회로 206의 출력단 212는 스위치 S의 게이트 단자로 연결된다. 논리 회로 206은 제3출력단 214에서 플래그 스토리지 216에 입력되는 출력 신호를 생성한다. 라인 214로 연결되는 논리 회로 206의 출력 신호 및 이전의 출력 신호값과 입력된 출력 신호의 비교치에 따라, 플래그 스토리지 216에서의 플래그 상태가 세트되고 저장된다. 출력신호의 이전 값과의 비교는 플래그 스토리지의 출력을 논리회로 206의 추가 입력단으로 연결시키기는 라인 218을 경유하여 실시된다.

논리 회로 206에 있어서, 결과가 유효하거나 이전 사이클에 있는 픽셀이 리셋되지 않았다면, 매트릭스 요소(픽셀)가 리셋된다. 다음의 표는 사용되는 알고리즘을 설명한다.

[표 1]

이 알고리즘에 의하면, 최소 하나의 시스템 기간이 경과하는 일-센서 요소에 빛이 조사되는 일-이 독립적으로 일어난다. 그러나 복수의 결과가 기대되지 않을 필요가 있다.

도 3을 기초로 하여, 본 발명의 제3실시예가 다음에 설명될 것이다.

도 1을 기초로 하여 이미 설명된 요소는 동일 인용부호를 적용하고 반복 설명되지 않을 것이다.

도 3은 칩 표면 위에 어드레싱을 모아둘 수 있기 때문에, 이른 바 인텔리전트 어드레싱을 보여준다. 근본적으로 감지면 위에만 활성 영역이 남아 있다는 것이 장점이다.

도 3에서 감지 회로의 일부가 도시된다.

비록 각각의 감지 회로를 가진 두 개의 광 센서 요소가 도 3에 도시되어 있지만, 상기 감지 회로들은 동일하기 때문에 이들 감지 회로 중 하나만이 설명될 것이다.

도 3에 도시된 감지 회로는 광 센서 요소 104에 연결된 제2트랜지스터 302로 구성된다.

트랜지스터 300,302는 리셋 위상 동안, 광 센서 요소 100의 출력단 104에 있는 신호가 접지 연결되도록 해준다.

측정 위상 동안, 최고 레벨을 갖는 신호가 출력단 304에 나타날 것이다.

도 3에 도시된 실시예는 각 출력단 304가 버퍼 306의 입력단으로 연결되어 있는 복수개의 감지회로로 구성된다. 이때 버퍼의 출력단은 도시되지 않은 감지 회로의 일부로 연결된다.

도시되지 않은 이 감지 회로를 경유하여, 리셋 신호가 제1트랜지스터로 입력될 수 있다.

이 인텔리전트 어드레싱에 의해, 신호를 입력한 픽셀이 출력 신호를 결정할 수 있다.

어떤 값이 리드 아웃되거나 소정이 시간이 경과되자 마자 리셋신호가 출력된다.

도 3에 도시된 실시예에서는 더 이상 각 픽셀을 개별적으로 불러낼 필요가 없다.

제1트랜지스터 300은 소오스가 광센서 요소 100의 출력단 104로 연결되고, 드레인이 접지로 연결되며, 게이트는 리셋 신호를 입력하도록 되어 있는 NMOS 트랜지스터로서 충족된다.

제2트랜지스터 302는 다이오드 연결로 이어지는 NMOS 트랜지스터이다.

방금 설명된 NMOS 트랜지스터에 추가하여, 또 다른 회로요소가 제1트랜지스터 300 및 제2트랜지스터 302을 실현시키기 위해 사용될 수 있다.

도 4를 기초로 하여 본 발명의 제4실시예가 다음에 설명될 것이다. 제4실시예에서, 도 1에 언급된 요소는 동일 인용부호를 적용하고 반복 설명되지 않을 것이다.

도 4에 따른 실시예에 있는 감지 회로 400은 제1단자 402가 광센서 요소 100의 출력단 104로 연결되고, 제2단자 404가 공급전압 Vss로 연결되는 제1스토리지 캐패시터 C₁로 구성된다.

제1리셋 스위치 R₁은 상기 제1스토리지 캐패시터와 병렬로 연결된다.

추가로 감지회로 400는 제1단자 406가 감지 회로 400의 출력단 408로 연결되고 제2단자 410가 공급전압 Vss로 연결되는 제2스토리지 캐패시터 C₂로 구성된다.

제2리셋 스위치 R₂는 상기 제2스토리지 캐패시터와 병렬로 연결된다.

리셋 스위치 R₁과 R₂는 본 실시예에서 FET 스위치이다.

비교기 K의 반전 입력단은 제1스토리지 캐패시터 C₁의 제1단자 402로 연결되며, 비교기 K의 비반전 입력단은 제2스토리지 캐패시터 C₂의 제1단자 406로 연결된다.

스위치 S1은 광센서 요소 100의 출력단 104와 감지회로 400의 출력단 408사이에 연결된다. 상기 스위치는 비교기 K의 출력단에서의 신호에 의해 제어되며, 단락상태에서 출력단 408과 출력단 104를 연결시킨다.

비교기의 출력단은 레지스터 REG의 입력단 412에 연결된다. 상기 레지스터 REG의 출력단 414는 상기 감지회로 400의 리드-아웃 단자 416에 연결된다. 레지스터 REG의 리셋입력단 418은 리셋입력단자 R3에 연결된다.

이하 감지회로 400의 동작을 상세히 설명한다.

t₀에서 광 센서 요소 100의 출력신호는 스토리지 캐패시터 C2에 저장된다. 이후 광센서 요소 100은 리셋된다.

측정주기동안, 광센서 요소 100의 출력신호는 스토리지 캐패시터 C1에 저장된다.

측정주기가 끝날 때, 상기 스토리지 캐패시터 C1은 제1리셋 스위치 R1에 의해 방전된다.

비교기에 의해, 스토리지 캐패시터 C1 및 C2의 전압이 비교된다. 만약 C1에 저장된 전압이 스토리지 캐패시터 C2에 저장된 것보다 크다면 비교기의 출력단에서 신호가 생성 및 출력된다.

상기 신호는 스위치 S1을 단락시키는 효과 를 가지며, 상기 스위치 S1는 측정주기의 시작부분에서 시작한다. 그리고 동시에 리드-아웃 비트는 상기 레지스터 REG에 기록된다.

만약 스토리지 캐패시터 C1의 전압이 스토리지 캐패시터 C2의 전압보다 낮다면 비교기 K는 아무런 신호도 출력하지 않을 것이다. 그리고 스위치 S1은 개방된 상태를 유지할 것이며, 리드-아웃 비트는 레지스터 REG에 쓰여지지 않을 것이다.

리드-아웃 비트가 세트되더라도 상기 감지회로 400으로부터 기록이 수행된다. 상기 리드-아웃이 종료되었을 때, 상기 리드-아웃 비트는 리셋단자 R3로 공급되는 리셋신호에 의해 리셋된다. 상기 리드-아웃은 감지회로 400의 출력단 408에 배치된 프로세싱회로(도시되지 않음)에 의해 제어된다.

측정기간이 종료되었을 때, 두 스토리지 캐패시터들은 새로운 측정이 수행되기 전에 상기 리셋 스위치들 R1,R2에 의해 리셋된다.

이하 본 발명의 제5 및 제6실시예를 도 5a 및 도 5b를 참조하여 상세히 설명한다. 이미 도 1을 참조하여 설명된 구성들은 동일 인용부호에 의해 지정될 것이며, 반복 설명을 피하기로 한다.

제5 및 제6실시예에서, 상기 광센서 요소 100의 자기-용량 Cn은 도 5a 및 도 5b에서 보여지는 것처럼 상기 광센서 요소 100에 떨어지는 빛을 저장하기 위해 사용된다.

도 5a 및 도 5b에서 도시된 실시예에서, 자기용량 Cn은 P-MOS 포토트랜지스터의 N-Well 용량이다. 발광에 의해 생성되어 N-well에서 수집된 상기 전하들은 비례 드레인-소스 전류(전하-전류 전환)를 생성한다.

상기 도 5a 에 도시된 실시예에서의 감지회로 500은 제1단자 502가 상기 광센서 요소의 출력단 104에 연결되며 제2단자가 504가 공급전압 Vss에 연결되는 레지스터 R1을 구비한다.

상기 레지스터 R1의 제1단자 502는 제1비교기 K1의 반전단자와 제2비교기 K2의 비반전단자에 연결된다. 상기 레지스터 R1의 제1단자 502는 제1스위치 S1을 통해 스토리지 캐패시터 C2의 제1단자 506에 연결된다.

상기 스토리지 캐패시터 C2의 제2단자는 공급전압 Vss에 연결되며, 제1단자는 제1비교기 K1의 비반전단자와 제2비교기 K2의 반전단자에 연결된다.

상기 스토리지 캐패시터 C2는 제1단자 506가 제2스위치 S2를 통해 감지회로 500의 출력단 510에 연결된다.

상기 비교기 K1,K2의 출력단들은 두 다이오드 D1 및 D2를 통해 상호연결된다. 상기 비교기 K1,K2의 출력신호는 상기 다이오드 D1 및 D2의 사이에서 출력된다. 상기 출력신호들에 의해, 상기 제1스위치 S1은 제어될 수 있다.

지연회로 12 및 논리회로 514를 통해, 상기 비교기 K1,K2의 출력신호는 제2스위치 S2를 제어하기 위해 상기 스위치 S2로 공급될 수 있다. 상기 논리회로 514는 단자 516을 통해 외부제어신호를 또한 공급한다.

상기 감지회로의 출력은 아나로그-디지탈 변환기 518을 통해 데이터버스(도시되지 않음)에 연결된다.

이하 도 5a의 실시예를 간략히 설명한다.

광센서 요소 100에 의해 생성된 전류는 전압강하로 레지스터 R1에서 저장된다. 두 비교기 K1,K2는 상기 레지스터 R1과 스토리지 캐패시터 C12에서의 전압들을 비교한다. 이후 상기기 두 전압들이 동일하면, 제1스위치 S1이 개방될 것이며, 상기 제2스위치 S2는 펄스진폭신호처리를 위해 어떠한 출력신호도 공급하지 않을 것이다.

만약 상기 전압이 비교기 차이값보다 낮거나 높거나 하면, 상기 제1스위치 S1은 단락될 것이며, 스토리지 캐패시터 C2는 레지스터 R1에 걸리는 전위로 충전될 것이다. 충전처리가 끝날 때까지의 짧은 지연으로, 상기 출력신호는 제2스위치 S2를 통해 아나로그-디지탈 변환기 518와 데이터버스로 공급된다.

A/D변환이 끝났을 때, 상기 제2스위치 S2 및 제1스위치 S1은 개방되며, 스토리지 캐패시터 C2는 전하를 축적한다.

상기 광 센서 요소 100 및 자기 용량 Cn은 리셋된다.

상술한 진행은 소정의 클럭싸이클 동안 처리된다.

도 5b에 도시된 제6실시예는 도 5a에 도시된 제5실시예에 거의 동일한 과정을 수행한다.

단지 레지스터 R1 대신에 제1스토리지 캐패시터 C1가 감지회로 500에서 본 실시예에 따라 사용되었다. 또한 리셋신호 Rrs를 공급하는 리셋스위치 RS는 상기 제1스토리지 캐패시터로 병렬로 연결된다.

추가로, 단일게인(unity gain)을 가지는 버퍼 P는 상기 비교기 K2의 비반전입력단 및 제1스위치 S1 사이에 제공된다.

소정의 클럭싸이클 동안, 상기 제1스토리지 캐패시터 C1은 입사된 광으로부터 생성된 전류에 의해 충전된다. 소정의 시간 동안에서, 상기 제1스토리지 캐패시터 C1 및 스토리지 캐패시터 C2의 전하들이 비교된다.

만약 두 전하들이 동일하다면, 출력단 510으로 아무런 출력신호도 출력되지 않을 것이다. 이러한 경우, 출력신호는 감지회로 500'의 외부에 연결된 처리장치로부터 요구될 것이며, 상기 출력신호는 논리회로 514를 구동할만큼 적당히 출력단 510으로 공급될 것이다. 그리고 제2스위치 S2는 단락될 것이다.

상기 전하들이 동일하지 않다면, 스위치 S1은 단락될 것이며, 버퍼 P 및 저-저항출력(low-ohmic output)을 통해 상기 제1스토리지 캐패시터 C1으로부터 제2스토리지 캐패시터 C2로 재충전될 것이다.

상기 스토리지 캐패시터 C2는 재충전처리가 종료되고 소정 시간 지연된 후, 상기 제2스위치 S2에 의해 상기 감지회로 500'의 출력단에 연결된다. 상기 소정지연시간은 지연회로 512에 의해 발생된다.

클럭사이클이 종료되었을 때, 상기 광센서 요소 100의 자기-용량 Cn은 제1스토리지 캐패시터 C1처럼 상기 리셋신호들 R 및 Rrs에 의해 리셋된다.

상술한 제5 및 제6실시예에 따라, 전체 감지회로 500,500'는 셀형태(일례로 픽셀)의 광센서 수단이 될 수 있다. 픽셀형태의 셀은 다양한 광센서 신호를 출력하고 처리하며 데이터를 정리한다.

광자열(photon s트랜지스터eams:light)의 경우에서, 정보의 단절된 전송 및 클럭 제어에 기인하여 매우 큰 범위를 수행할 수 있다. 입사된 광자열은 단위시간당 광자의 수에 대응한다.

적분시간을 가지는 알려진 시스템은 1ms 이상으로 길다. 제5 및 제6실시예에 따른 장치는 μs이하의 시간분해능을 추구하며, 또한 이후dml 처리시스템에서 개별적인 펄스들로 구성되는 펄스진폭정보 및 펄스진폭정보의 집합을 전송하도록 한다. 이러한 것은 높은 활동적인 범위에 도달하는 효과를 가진다. 즉 이후의 처리시스템에서 24비트 이상의 처리폭을 수행할 수 있으며, 광의 전가시영역범위에 대응하는 처리폭을 가질 수 있다.

이렇게 획득된 동력들은 처리되어 결정될 수 있으며, 얼마나 많은 양자화 픽셀신호들이 처리장치에서 데이터값을 주어질 수 있는가에 따라 결정될 수 있다. 이러한 방법에 따라서, 아나로그/디지탈 변환은 매우 단순하게 되며, 데이터 정리는 동시에 수행된다.

픽셀 매트릭스 및 처리장치사이의 인터페이스시스템은 데이터열(data s트랜지스터eam)에 대해 크기의 몇가지 순서에 의해 경감되어진다.

극히 빠른 이벤트 또는 제어처리를 위한 비디오 주파수를 가지는 새로운 비디오 시스템은 본 발명에 따라 실행될 수 있다. 동시에 격막시스템(diaphragm systems)이 덜어지므로 활동범위가 넓어진다.

Claims (13)

1. 입사광을 감지하기 위한 광센서 수단에 있어서:

   입사광의 에너지에 의해 발생되는 전류를 출력하며, 게이트, 소스, 드레인 및 기판단자를 가지는 트랜지스터임을 특징으로 하는 적어도 하나의 광센서 요소(100)와;

   상기 광센서 요소(100)로부터 발생되는 상기 전류를 감지하는 감지회로와;

   리셋신호가 공급될 때 상기 트랜지스터의 소스단자와 기판단자사이를 연결시켜, 상기 입사된 발광 에너지에 의해 만들어진 전하캐리어들이 상기 감지회로에 의해 리셋회로로 공급되어질 리셋신호(R)가 없을 때보다 높은 비율로 재결합하도록 하는 리셋회로(106,108,110,112)를 구비하는 것을 특징으로 하는 광센서 수단.
2. 제1항에 있어서,

   상기 광센서 요소(100)가 플로팅 웰(Floating well)을 가지는 모스 트랜지스터(MOS 트랜지스터 ansistor)임을 특징으로 하는 광센서 수단.
3. 제1항에 있어서,

   상기 광센서 요소(100)가 접합형 전계효과트랜지스터(JFET)임을 특징으로 하는 광센서 수단.
4. 제1항에 있어서,

   상기 광센서 요소(100)가 절연기판상의 반도체 트랜지스터(SOI 트랜지스터 ansistor)임을 특징으로 하는 광센서 수단.
5. 제2항에 있어서,

   상기 리셋 회로가 상기 웰(well)안에 형성된 것임을 특징으로 하는 광센서수단.
6. 제1항에서 제5항까지의 어느 한 항에 있어서,

   상기 리셋회로가 전계효과트랜지스터(FET)스위치를 구비하는 것을 특징으로 하는 광센서수단.
7. 제1항에서 제6항까지의 어느 한 항에 있어서,

   상기 광센서 요소(100)의 자기용량(self-capacitance; Cn)이 상기 입사광에 의해 발생되는 전하들을 저장하는 것임을 특징으로 하는 광센서 수단.
8. 제1항에서 제7항까지의 어느 한 항에 있어서, 상기 감지회로(200)가:

   상기 광센서 요소(100)의 출력과 접지 사이에 연결되는 캐패시터(C)와;

   단락상태에서 상기 캐패시터(C)에 브릿지 연결하는 스위치(S)와;

   입력단이 상기 광센서 요소(100)의 출력단에 연결되는 버퍼(202)와;

   입력단이 상기 버퍼(202)의 출력단에 연결되는 아나로그-디지탈변환기(204)와;

   상기 아나로그-디지탈변환기(204)의 출력단에 연결되는 입력단(208)과, 제1, 제2, 제3의 출력단(210,212,214)을 가지며, 상기 입력단(208)에 공급되는 신호에 응답하여 상기 제1 및 제2출력단에서 리셋신호(R)와 상기 제3출력단에서 출력신호를 출력하며, 상기 제1출력단이 리셋회로에 상기 제2출력단이 상기 스위치(S)로 연결되는 논리회로(206)와

   상기 논리회로(206)의 제3출력단에 연결되며, 상기 논리회로(206)의 출력신호에 대응하는 프래그상태를 셋팅하고, 상기 논리회로(206)의 출력신호와 출력신호의 처리값의 비교를 저장하는 프래그 저장수단(216)을 구비하는 것을 특징으로 하는 광센서 수단.
9. 제8항에 있어서,

   상기 스위치(S)가 전계효과트랜지스터(FET)임을 특징으로 하는 광센서 수단.
10. 제1항에서 제7항까지의 어느 한 항에 있어서, 상기 감지회로가;

    상기 광센서 요소(100)의 출력단(104)과 접지 사이에 연결되는 제1트랜지스터(300)와;

    상기 광센서 요소(100)의 출력단(104)에 연결되는 제2트랜지스터(302)와;

    상기 제2트랜지스터(302)의 출력단(304)에 연결되며, 출력단이 상기 감지회로의 출력단에 연결되는 버퍼(306)를 구비하며;

    상기 제1 및 제2트랜지스터(300,302)가 상호연결되어, 리셋위상동안 상기 광센서 요소(100)에 의해 출력되는 신호가 접지로 연결되며, 측정위상동안 최고레벨을 가지는 상기 신호가 상기 출력단(304)에 공급되는 것임을 특징으로 하는 광센서 수단.
11. 제10항에 있어서,

    상기 제1트랜지스터(300)가 상기 광센서 요소(100)의 출력단(104)에 소스가 연결되며, 접지에 드레인이 연결되고, 게이트로 리셋신호(R)를 공급받는 NMOS 트랜지스터이며;

    상기 제2트랜지스터(302)가 다이오드(diode)연결을 이루는 NMOS 트랜지스터임을 특징으로 하는 광센서 수단.
12. 제1에서 제7항까지의 어느 한 항에 있어서, 상기 감지회로가;

    제1단자가 상기 광센서 요소(100)의 출력단(104)에 연결되며, 제2단자가 공급전압(Vss)에 연결되는 제1스토리지 캐패시터(storage capacitor:C1)와;

    상기 제1스토리지 캐패시터(C1)와 병렬로 연결되는 제1리셋스위치(R1)와;

    제1단자가 상기 감지회로(400)의 출력단(408)에 연결되며, 제2단자가 상기 공급전압(Vss)에 연결되는 제2스토리지 캐패시터(C2)와;

    상기 제2스토리지 캐패시터(C2)와 병렬로 연결되는 제2리셋 스위치(R2)와;

    출력단 및 상기 제1스토리지 캐패시터(C1)의 제1단자(402)에 연결되는 반전입력단과, 상기 제2스토리지 캐패시터(C2)의 제1단자에 연결되는 비반전입력단을 구비하는 비교기(K)와;

    제1위치에서는 상기 비교기(K)의 출력단에 신호가 공급될 때, 광센서 요소(100)의 출력단(104)이 감지회로(400)의 출력단(408)을 연결되고, 제2위치에서는 상기 비교기(K)의 출력단에 신호가 입력되지 않을 때, 상기 출력단(408)로부터 상기 광센서 요소(100)의 출력단(104)을 분리시키는 스위치(S1)와;

    입력단(412)이 상기 비교기(K)의 출력단에 연결되고, 출력단(414)이 상기 감지회로(400)의 리드-아웃(read-out)단자(416)에 연결되며, 상기 레지스터(REG)는 리셋입력단(418)이 상기 감지회로(400)의 리셋단자(R3)에 연결되어, 비교기(K)의 출력단에 신호가 입력될 때 리드-아웃비트(read-out bit)를 저장하며, 리셋신호가 리셋입력단(418)에 입력될 때 상기 리드아웃비트가 리셋되는 레지스터(REG)을 구비하는 것을 특징으로 하는 광센서 수단.
13. 제12항에 있어서,

    상기 리셋스위치들(R1,R2)이 FET스위치임을 특징으로 하는 광센서 수단.