Nothing Special   »   [go: up one dir, main page]

KR102723591B1 - 고체 촬상 소자 및 전자 기기 - Google Patents

고체 촬상 소자 및 전자 기기 Download PDF

Info

Publication number
KR102723591B1
KR102723591B1 KR1020247001410A KR20247001410A KR102723591B1 KR 102723591 B1 KR102723591 B1 KR 102723591B1 KR 1020247001410 A KR1020247001410 A KR 1020247001410A KR 20247001410 A KR20247001410 A KR 20247001410A KR 102723591 B1 KR102723591 B1 KR 102723591B1
Authority
KR
South Korea
Prior art keywords
pixel
trench
phase difference
difference detection
pixels
Prior art date
Application number
KR1020247001410A
Other languages
English (en)
Other versions
KR20240010557A (ko
Inventor
아츠시 마사가키
유스케 타나카
Original Assignee
소니그룹주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니그룹주식회사 filed Critical 소니그룹주식회사
Priority to KR1020247035254A priority Critical patent/KR20240156435A/ko
Publication of KR20240010557A publication Critical patent/KR20240010557A/ko
Application granted granted Critical
Publication of KR102723591B1 publication Critical patent/KR102723591B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H01L27/1463—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/807—Pixel isolation structures
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B7/00—Mountings, adjusting means, or light-tight connections, for optical elements
    • G02B7/28—Systems for automatic generation of focusing signals
    • G02B7/34—Systems for automatic generation of focusing signals using different areas in a pupil plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L27/14621—
    • H01L27/14627—
    • H01L27/14641—
    • H01L27/14645—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/182—Colour image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H10F39/8023—Disposition of the elements in pixels, e.g. smaller elements in the centre of the imager compared to larger elements at the periphery
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H10F39/8027—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8053—Colour filters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8063—Microlenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/813—Electronic components shared by multiple pixels, e.g. one amplifier shared by two pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/621—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming
    • H04N25/623—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming by evacuation via the output or reset lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/199—Back-illuminated image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Element Separation (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Exposure Control For Cameras (AREA)

Abstract

본 기술은 화소 사이즈를 작게 할 수 있도록 하는 광검출 소자 및 그 제조 방법에 관한 것이다.
광검출 소자는 매트릭스형상으로 배치된 복수의 화소를 구비한다. 각 화소는 화소의 경계 근방의 외주부에 형성된 제1 도전형의 제1 반도체층과, 평면시에서 제1 반도체층의 내측에 형성된, 제1 도전형과 반대의 제2 도전형의 제2 반도체층을 구비하고, 역바이어스 전압이 인가된 때에 제1 반도체층과 제2 반도체층으로서 형성되는 고전계 영역이 기판의 깊이 방향으로 형성되도록 구성된다. 본 기술은 예를 들면, 포토 카운터 등에 적용할 수 있다.

Description

고체 촬상 소자 및 전자 기기{SOLID-STATE IMAGE CAPTURE ELEMENT AND ELECTRONIC DEVICE}
본 개시는, 고체 촬상 소자 및 전자 기기에 관한 것으로, 특히, 인접하는 화소 사이의 전하의 누입(漏れ入み)을 방지할 수 있도록 한 고체 촬상 소자 및 전자 기기에 관한 것이다.
종래, 디지털 스틸 카메라나 디지털 비디오 카메라 등의 촬상 기능을 구비한 전자 기기에서는, 예를 들면, CCD(Charge Coupled Device)나 CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서 등의 고체 촬상 소자가 사용되고 있다. 고체 촬상 소자는, 광전변환을 행하는 포토 다이오드(광전변환 소자)와 트랜지스터가 조합된 화소를 갖고 있고, 평면적으로 배치된 복수의 화소로부터 출력되는 화소 신호에 의거하여 화상이 구축된다.
예를 들면, 고체 촬상 소자에서는, 포토 다이오드(PD)에 축적된 전하가, PD와 증폭 트랜지스터의 게이트 전극과의 접속부에 마련되는 소정의 용량을 갖는 FD(플로팅 디퓨전)부에 전송된다. 그리고, FD부에 축적된 전하의 양에 응한 화소 신호가 화소로부터 판독되고, 콤퍼레이터를 갖는 AD(Analog Digital) 변환 회로에 의해 AD 변환되어 출력된다.
또한, 근래, CMOS 이미지 센서의 화소의 일부를 사용하여 위상을 검출하고, AF(오토 포커스) 속도를 향상시키는 기술, 이른바 상면(像面) 위상차 AF가 보급되고 있다. 상면 위상차 AF의 방식으로서는, PD 분할 방식 등이 있다(예를 들면, 특허 문헌 1 참조). PD 분할 방식에서는, 화소가 갖는 PD가 복수로 분할되고, 분할된 각 PD에 의해 얻어지는 화소 신호에 의거하여 위상 정보가 생성되고, 그 위상 정보에 의거하여 거리측정(測距)이 행하여진다.
특허 문헌 1 : 일본국 특개2000-292685호 공보
그런데, 화소에 강한 광이 입사된 경우, 그 화소의 PD에 축적되어 있는 전하가 포화해 넘쳐나와, 인접 화소에 누입되는, 혼색이라고 불리는 현상이 발생하는 일이 있다. 누입 혼색이 발생하면, 인접 화소로부터 판독되는 화소 신호에 대응하는 전하량은, 본래의 전하량보다 많아지기 때문에, 촬상 특성의 열화를 초래한다.
본 개시는, 이와 같은 상황을 감안하여 이루어진 것으로, 인접하는 화소 사이의 전하의 누입을 방지할 수 있도록 하는 것이다.
본 개시의 제1의 측면의 고체 촬상 소자는, 화소마다 다른 렌즈를 통하여 이면부터 입사된 광에 대해 광전변환을 행하는 복수의 상기 화소와, 인접하는 상기 화소 사이에 형성된 화소 분리벽과, 표면에 마련된 배선층을 구비하고, 상기 화소 분리벽은, 상기 표면에 형성된 트렌치인 표면 트렌치와, 상기 이면에 형성된 트렌치인 이면 트렌치에 의해 구성되도록 구성된 고체 촬상 소자이다.
본 개시의 제1의 측면에서는, 화소마다 다른 렌즈를 통하여 이면부터 입사된 광에 대해 광전변환을 행하는 복수의 상기 화소와, 인접하는 상기 화소 사이에 형성된 화소 분리벽과, 표면에 마련된 배선층이 구비되고, 상기 화소 분리벽은, 상기 표면에 형성된 트렌치인 표면 트렌치와, 상기 이면에 형성된 트렌치인 이면 트렌치에 의해 구성된다.
본 개시의 제2의 측면의 전자 기기는, 화소마다 다른 렌즈를 통하여 이면부터 입사된 광에 대해 광전변환을 행하는 복수의 상기 화소와, 인접하는 상기 화소 사이에 형성된 화소 분리벽과, 표면에 마련된 배선층을 구비하고, 상기 화소 분리벽은, 상기 표면에 형성된 트렌치인 표면 트렌치와, 상기 이면에 형성된 트렌치인 이면 트렌치에 의해 구성되도록 구성된 고체 촬상 소자를 갖는 전자 기기이다.
본 개시의 제2의 측면에서는, 화소마다 다른 렌즈를 통하여 이면부터 입사된 광에 대해 광전변환을 행하는 복수의 상기 화소와, 인접하는 상기 화소 사이에 형성된 화소 분리벽과, 표면에 마련된 배선층을 구비하고, 상기 화소 분리벽은, 상기 표면에 형성된 트렌치인 표면 트렌치와, 상기 이면에 형성된 트렌치인 이면 트렌치에 의해 구성된 고체 촬상 소자가 구비된다.
본 개시의 제1 및 제2의 측면에 의하면, 화상을 촬상할 수 있다. 또한, 본 개시의 제1 및 제2의 측면에 의하면, 인접하는 화소 사이의 전하의 누입을 방지할 수 있다.
또한, 여기에 기재된 효과는 반드시 한정되는 것이 아니고, 본 개시 중에 기재된 어느 하나의 효과라도 좋다.
도 1은 본 개시를 적용한 고체 촬상 소자로서의 CMOS 이미지 센서의 제1 실시의 형태의 구성례를 도시하는 블록도.
도 2는 도 1의 화소 영역에 배치된 화소군의 회로 구성례를 도시하는 도면.
도 3은 도 2의 화소군의 제1의 구조례를 CMOS 이미지 센서의 표면측에서 본 도면.
도 4는 도 4는, 도 3의 A-A' 단면도, B-B' 단면도, 및 C-C' 단면도.
도 5는 도 2의 PD에 축적된 전하가 오버플로우한 때의 전하의 흐름을 설명하는 도면.
도 6은 도 2의 화소군의 제2의 구조례를 도시하는 도면.
도 7은 본 개시를 적용한 고체 촬상 소자로서의 CMOS 이미지 센서의 제2 실시의 형태의 구성례를 도시하는 블록도.
도 8은 도 7의 화소 영역에 배치된 위상차 검출 화소의 회로 구성례를 도시하는 도면.
도 9는 도 8의 위상차 검출 화소의 구조례를 CMOS 이미지 센서의 표면측에서 본 도면.
도 10은 도 9의 A-A' 단면도, B-B' 단면도, 및 C-C' 단면도.
도 11은 도 11은, 도 9의 D-D' 단면도, 및 E-E' 단면도.
도 12는 도 7의 CMOS 이미지 센서의 동작을 설명하는 도면.
도 13은 도 7의 CMOS 이미지 센서의 동작을 설명하는 도면.
도 14는 도 7의 CMOS 이미지 센서의 동작을 설명하는 도면.
도 15는 본 개시를 적용한 CMOS 이미지 센서의 제3 실시의 형태의 위상차 검출 화소의 회로 구성례를 도시하는 도면.
도 16은 위상차 검출 화소(270)의 제1의 구조례를 CMOS 이미지 센서의 표면측에서 본 도면.
도 17은 도 16의 A-A' 단면도 및 B-B' 단면도.
도 18은, 도 16의 C-C' 단면도 및 D-D' 단면도.
도 19는 CMOS 이미지 센서의 제3 실시의 형태의 동작을 설명하는 도면.
도 20은 CMOS 이미지 센서의 제3 실시의 형태의 동작을 설명하는 도면.
도 21은 CMOS 이미지 센서의 제3 실시의 형태의 동작을 설명하는 도면
도 22는 CMOS 이미지 센서의 제3 실시의 형태의 동작을 설명하는 도면.
도 23은 도 15의 위상차 검출 화소의 제2의 구조례인 도 16의 B-B' 단면도 및 C-C' 단면도.
도 24는 도 15의 위상차 검출 화소의 제3의 구조례인 도 16의 E-E' 단면도.
도 25는 CMOS 이미지 센서의 제3 실시의 형태의 화각(畵角)의 단부(端部)의 위상차 검출 화소의 제4의 구조례인 도 16의 E-E' 단면도.
도 26은 도 25의 위상차 검출 화소의 PD의 제조 방법을 설명하는 도면.
도 27은 본 개시를 적용한 CMOS 이미지 센서의 제3 실시의 형태의 화각의 단부의 위상차 검출 화소의 제5의 구조례인 도 16의 E-E' 단면도.
도 28은 도 27의 위상차 검출 화소의 PD의 제조 방법을 설명하는 도면.
도 29는 도 27의 위상차 검출 화소의 PD의 제조 방법을 설명하는 도면.
도 30은 도 15의 위상차 검출 화소의 제6의 구조례를 도시하는 도면.
도 31은 도 15의 위상차 검출 화소의 제6의 구조례를 도시하는 도면.
도 32는 도 15의 위상차 검출 화소의 제7의 구조례를 도시하는 도면.
도 33은 도 15의 위상차 검출 화소의 제7의 구조례를 도시하는 도면.
도 34는 도 15의 위상차 검출 화소의 제8의 구조례를 도시하는 도면.
도 35는 도 15의 위상차 검출 화소의 제8의 구조례를 도시하는 도면.
도 36은 도 15의 위상차 검출 화소의 제9의 구조례를 도시하는 도면.
도 37은 위상차 검출 화소의 다른 구조례를 도시하는 도면.
도 38은 도 37의 이면 트렌치의 제조 방법을 설명하는 도면.
도 39는 도 37의 이면 트렌치의 다른 구조례를 도시하는 도면.
도 40은 화소 영역의 다른 구성 예의 CMOS 이미지 센서의 표면측에서 본 도면.
도 41은 본 개시를 적용한 전자 기기로서의 촬상 장치의 구성례를 도시하는 블록도.
도 42는 상술한 CMOS 이미지 센서를 사용하는 사용례를 도시하는 도면.
이하, 본 개시를 실시하기 위한 형태(이하, 실시의 형태라고 한다)에 관해 설명한다. 또한, 설명은 이하의 순서로 행한다.
1. 제1 실시의 형태 : CMOS 이미지 센서(도 1 내지 도 6)
2. 제2 실시의 형태 : CMOS 이미지 센서(도 7 내지 도 14)
3. 제3 실시의 형태 : CMOS 이미지 센서(도 15 내지 도 40)
4. 제4 실시의 형태 : 촬상 장치(도 41)
5. CMOS 이미지 센서의 사용례(도 42)
<제1 실시의 형태>
(CMOS 이미지 센서의 제1 실시의 형태의 구성례)
도 1은, 본 개시를 적용한 고체 촬상 소자로서의 CMOS 이미지 센서의 제1 실시의 형태의 구성례를 도시하는 블록도이다.
CMOS 이미지 센서(50)는, 화소 영역(51), 화소 구동선(52), 수직 신호선(53), 수직 구동부(54), 칼럼 처리부(55), 수평 구동부(56), 시스템 제어부(57), 신호 처리부(58), 및 메모리부(59)가, 도시하지 않은 실리콘 기판 등의 반도체 기판(칩)에 형성된 것이다. CMOS 이미지 센서(50)는, 광의 조사면이, 배선층이 마련된 표면에 대향하는 이면인 이면 조사형 CMOS 이미지 센서이다.
CMOS 이미지 센서(50)의 화소 영역(51)에는, 이면부터 입사된 광에 대해 광전변환을 행하고, 전하를 축적하는 PD를 갖는 복수의 화소가, 어레이형상으로 2차원 배치되어, 촬상을 행한다. 화소 영역(51)의 각 화소의 컬러 필터의 배열은 베이어 배열이다. 또한, 화소 영역(51)에는, 화소에 대해 2행마다 화소 구동선(52)이 형성되고, 2열마다 수직 신호선(53)이 형성된다.
수직 구동부(54)는, 시프트 레지스터나 어드레스 디코더 등에 의해 구성되고, 화소 영역(51)의 각 화소의 PD에 축적된 전하에 대응하는 화소 신호가, 홀수열, 짝수열의 순서로 행 단위로 위로부터 차례로 판독되도록, 화소 구동선(52)에 구동 신호를 공급한다.
칼럼 처리부(55)는, 화소 영역(51)의 화소의 2열마다 신호 처리 회로를 갖는다. 칼럼 처리부(55)의 각 신호 처리 회로는, 화소로부터 판독되어, 수직 신호선(53)을 통하여 공급되는 화소 신호에 대해, A/D 변환 처리, CDS(Correlated Double Sampling)(상관 이중 샘플링) 처리 등의 신호 처리를 행한다. 칼럼 처리부(55)는, 신호 처리 후의 화소 신호를 일시적으로 유지한다.
수평 구동부(56)는, 시프트 레지스터나 어드레스 디코더 등에 의해 구성되고, 칼럼 처리부(55)의 신호 처리 회로를 순번대로 선택한다. 이에 의해, 칼럼 처리부(55)의 각 신호 처리 회로에서 신호 처리된 화소 신호가 순번대로 신호 처리부(58)에 출력된다.
시스템 제어부(57)는, 각종의 타이밍 신호를 생성하는 타이밍 제너레이터 등에 의해 구성되고, 타이밍 제너레이터에서 생성된 각종의 타이밍 신호를 기초로 수직 구동부(54), 칼럼 처리부(55), 및 수평 구동부(56)를 제어한다.
신호 처리부(58)는, 칼럼 처리부(55)로부터 출력되는 화소 신호에 대해 여러가지의 신호 처리를 행한다. 이 때, 신호 처리부(58)는, 필요에 응하여, 신호 처리의 도중 결과 등을 메모리부(59)에 격납하고, 필요한 타이밍에서 참조한다. 신호 처리부(58)는, 신호 처리 후의 화소 신호를 출력한다.
메모리부(59)는, DRAM(Dynamic Random Access Memory)이나 SRAM(Static Random Access Memory) 등에 의해 구성된다.
(화소군의 회로 구성례)
도 2는, 도 1의 화소 영역(51)에 배치된 화소 중의 2(횡)×2(종)의 화소로 이루어지는 화소군의 회로 구성례를 도시하는 도면이다.
도 1의 화소 영역(51)에는, 도 2의 화소군(70)이 어레이형상으로 배치된다. 화소군(70)은, 2×2개의 화소(71-1 내지 71-4), FD(72), 리셋 트랜지스터(73), 증폭 트랜지스터(74), 선택 트랜지스터(75), 전원 전극(76), 및 웰 전극(77)을 갖는다.
화소(71-1 내지 71-4)는, 각각, PD와 전송 트랜지스터에 의해 구성된다. 구체적으로는, 화소(71-1)는, PD(91-1)와 전송 트랜지스터(92-1)에 의해 구성되고, 화소(71-2)는, PD(91-2)와 전송 트랜지스터(92-2)에 의해 구성된다. 또한, 화소(71-3)는, PD(91-3)와 전송 트랜지스터(92-3)에 의해 구성되고, 화소(71-4)는, PD(91-4)와 전송 트랜지스터(92-4)에 의해 구성된다.
또한, 이하에서는, 화소(71-1 내지 71-4)를 특히 구별할 필요가 없는 경우, 그들을 통합하여 화소(71)라고 한다. 마찬가지로, PD(91-1 내지 91-4)를 통합하여 PD(91)라고 하고, 전송 트랜지스터(92-1 내지 92-4)를 통합하여 전송 트랜지스터(92)라고 한다.
화소(71)의 PD(91)는, CMOS 이미지 센서(50)의 이면부터 입사된 광의 수광량에 응한 전하를 생성하여, 축적한다. PD(91)의 애노드 단자는, 전위가 VSS(예를 들면 GND)인 웰 전극(77)에 접속되고, 캐소드 단자는, 전송 트랜지스터(92)를 통하여 FD(72)에 접속되어 있다.
전송 트랜지스터(92-1)의 게이트 전극(92-1A)에는, 화소군(70)을 구성하는 화소(71)의 2행에 대응하는 화소 구동선(52) 중의, 화소(71-1)(71-2)의 행의 홀수열의 화소(71)에 대해 형성되는 선(TG1)이 접속된다. 또한, 전송 트랜지스터(92-2)의 게이트 전극(92-2A)에는, 화소군(70)을 구성하는 화소(71)의 2행에 대응하는 화소 구동선(52) 중의, 화소(71-1)(71-2)의 행의 짝수열의 화소(71)에 대해 형성되는 선(TG2)이 접속된다.
또한, 전송 트랜지스터(92-3)의 게이트 전극(92-3A)에는, 화소군(70)을 구성하는 화소(71)의 2행에 대응하는 화소 구동선(52) 중의, 화소(71-3)(71-4)의 행의 홀수열의 화소(71)에 대해 형성되는 선(TG3)이 접속된다. 또한, 전송 트랜지스터(92-4)의 게이트 전극(92-4A)에는, 화소군(70)을 구성하는 화소(71)의 2행에 대응하는 화소 구동선(52) 중의, 화소(71-3)(71-4)의 행의 짝수열의 화소(71)에 대해 형성되는 선(TG3)이 접속된다. 또한, 이하에서는, 게이트 전극(92-1A 내지 92-4A)를 특히 구별할 필요가 없는 경우, 그들을 통합하여 게이트 전극(92A)이라고 한다.
선(TG1 내지 TG4)에는, 도 1의 수직 구동부(54)로부터 구동 신호로서 전송 신호가 공급된다. 수직 구동부(54)는, 화소 신호의 판독 대상의 화소(71)의 행, 및, 홀수열 또는 짝수열에 응하여, 선(TG1 내지 TG4)의 전송 신호를 차례로 온으로 한다. 전송 트랜지스터(92)는, 게이트 전극(92A)에 입력되는 전송 신호가 온으로 된 경우, PD(91)에 축적된 전하를 FD(72)에 전송한다.
FD(72)는, PD(91)로부터 판독된 전하를 유지한다. FD(72)는, 리셋 트랜지스터(73)를 통하여, 전위가 VDD인 전원 전극(76)과 접속되어 있다.
리셋 트랜지스터(73)의 게이트 전극(73A)에는, 화소군(70)을 구성하는 화소(71)의 2행에 대응하는 화소 구동선(52) 중의, 그 2행의 화소(71)에 대해 형성되는 선(RST1)이 접속된다. 선(RST1)에는, 수직 구동부(54)로부터 구동 신호로서 리셋 신호가 공급된다. 수직 구동부(54)는, 새롭게 전송 신호를 온으로 하기 전에 리셋 신호를 온으로 한다.
리셋 트랜지스터(73)는, 게이트 전극(73A)에 입력되는 리셋 신호가 온으로 된 경우, FD(72)에 전송된 전하를 전원 전극(76)에 배출하여, FD(72)의 전위를 리셋한다.
전원 전극(76)과 수직 신호선(53)의 사이에는, 증폭 트랜지스터(74)와 선택 트랜지스터(75)가 직렬로 접속된다. 증폭 트랜지스터(74)의 게이트 전극(74A)은, FD(72)에 접속되고, 증폭 트랜지스터(74)는, 전원 전극(76)을 이용하여 FD(72)의 전위에 응한 화소 신호를 선택 트랜지스터(75)에 출력한다.
선택 트랜지스터(75)의 게이트 전극(75A)은, 화소군(70)을 구성하는 화소(71)의 2행에 대응하는 화소 구동선(52) 중의, 그 2행의 화소(71)에 대해 형성되는 선(SEL1)이 접속된다. 선(SEL1)에는, 수직 구동부(54)로부터 구동 신호로서 선택 신호가 공급된다. 수직 구동부(54)는, 전송 신호를 온으로 한 후 리셋 신호를 온으로 하기 전에, 선택 신호를 온으로 한다.
선택 트랜지스터(75)는, 게이트 전극(75A)에 입력되는 선택 신호가 온으로 된 경우, 증폭 트랜지스터(74)로부터 입력되는 화소 신호를, 수직 신호선(53)을 통하여 도 1의 칼럼 처리부(17)에 공급한다.
이상과 같이, CMOS 이미지 센서(50)에서는, 화소군(70)을 구성하는 2×2의 화소(71)의 사이에서, 하나의 FD(72)가 공유되어 있고, 화소(71)의 PD(91)에 축적된 전하가, 홀수열, 짝수열의 순서로, 행 단위로, 위로부터 차례로 FD(72)에 전송된다.
(화소군의 제1의 구조례)
도 3은, 도 2의 화소군(70)의 제1의 구조례를 CMOS 이미지 센서(50)의 표면측에서 본 도면이고, 도 4는, 도 3의 A-A' 단면도, B-B' 단면도, 및 C-C' 단면도이다.
도 3에 도시하는 바와 같이, PD(91-1)가 형성되는 웰인 P형 불순물(101-1)은, PD(91-2)가 형성되는 P형 불순물(101-2)과 수평 방향(도 3 중 좌우 방향)으로 나열하도록, 또한, PD(91-3)가 형성되는 P형 불순물(101-2)과 수직 방향(도 3 중 상하향)으로 나열하도록 배치된다. 또한, PD(91-4)가 형성되는 P형 불순물(101-4)은, P형 불순물(101-3)과 수평 방향으로 나열하도록, 또한, P형 불순물(101-2)과 수직 방향으로 나열하도록 배치되다. 또한, 이하에서는, P형 불순물(101-1 내지 101-4)을 특히 구별할 필요가 없는 경우, 그들을 통합하여 P형 불순물(101)이라고 한다.
동일한 화소군(70) 내의 인접하는 P형 불순물(101)의 사이에는, 도 4에 도시하는 바와 같이, 화소 분리벽(111)이 형성된다. 화소 분리벽(111)은, CMOS 이미지 센서(50)의 표면에 형성된 트렌치인 표면 트렌치(111A)와, 이면에 형성된 트렌치인 이면 트렌치(111B)가 접촉함에 의해 형성된다. 단, CMOS 이미지 센서(50)의 표면의 동일한 화소군(70) 내의 인접하는 P형 불순물(101) 사이의 영역 중의, FD(72)가 형성되는 P형 불순물(101-1 내지 101-4)의 중앙의 영역에는, 표면 트렌치(111A)는 형성되지 않는다.
즉, 화소 분리벽(111)은, 동일한 화소군(70) 내의 인접하는 P형 불순물(101) 사이의 표면의 영역 중의, FD(72)가 형성되지 않은 영역에 형성된 표면 트렌치(111A)와, 그 P형 불순물(101) 사이의 이면의 전 영역에 형성된 이면 트렌치(111B)가 접촉함에 의해 형성된다.
또한, 화소군(70)을 넘어(またいで) 수직 방향으로 인접하는 P형 불순물(101)의 사이에는 화소 분리벽(112)이 형성되고, 수평 방향으로 인접하는 P형 불순물(101)의 사이에는 화소 분리벽(113)이 형성된다.
화소 분리벽(112)은, N형 불순물(114 내지 117) 및 P형 불순물(118)을 끼우는 2개의 표면 트렌치(112A)와, 이면 트렌치(112B)에 의해 구성된다. 이면 트렌치(112B)는, 2개의 표면 트렌치(112A)와는 다른, N형 불순물(114 내지 117) 및 P형 불순물(118)에 대응하는 위치에 형성된다.
N형 불순물(114)은, FD(72)와 접속하여, 리셋 트랜지스터(73)의 소스를 구성한다. N형 불순물(115)은, 전원 전극(76)과 접속하여, 리셋 트랜지스터(73) 및 증폭 트랜지스터(74)의 드레인을 구성한다. N형 불순물(116)은, 증폭 트랜지스터(74)의 소스와 선택 트랜지스터(75)의 드레인을 구성한다. N형 불순물(117)은, 수직 신호선(53)과 접속하여, 선택 트랜지스터(75)의 소스를 구성한다. P형 불순물(118)은, 웰 전극(77)과 접속하는 웰이다.
게이트 전극(92A), 게이트 전극(73A), 및 게이트 전극(75A)에는, CMOS 이미지 센서(50)의 표면에 형성된 배선층(119)에 마련된 화소 구동선(52)에 접속된다. 게이트 전극(74A)에는, FD(72)가 접속된다.
또한, 각 P형 불순물(101)의 이면측에는, 각각, 대응하는 화소(71)의 적색(R), 녹색(G), 또는 청색(B)의 컬러 필터(121)가 형성되고, 각 컬러 필터(121)의 외측에는, 각각 온 칩 렌즈(122)가 형성된다. PD(91)는, 온 칩 렌즈(122)와 컬러 필터(121)를 통하여 CMOS 이미지 센서(50)의 이면부터 입사된 광에 대해, 광전변환을 행한다.
이상과 같이, 화소 분리벽(111)에서는, FD(72) 이외의 영역에서 표면 트렌치(111A)와 이면 트렌치(111B)가 접촉하기 때문에, FD(72) 이외의 영역에서는, 동일한 화소군(70) 내의 각 PD(91)는 전기적으로 완전히 차단된다. 또한, 화소 분리벽(113)에서는, 표면 트렌치(113A)와 이면 트렌치(113B)가 접촉하고 있기 때문에, 화소군(70)을 넘어 인접하는 PD(91)도 전기적으로 완전히 차단된다.
한편, 화소 분리벽(112)에서는, 표면 트렌치(112A)와 이면 트렌치(112B)의 위치가 다르고, 표면 트렌치(112A)와 이면 트렌치(112B)는 접촉하지 않는다. 따라서, PD(91)와 N형 불순물(114 내지 117) 및 P형 불순물(118)은 전기적으로 완전히 차단되지 않는다.
또한, 표면 트렌치(111A)(112A, 113A)와 이면 트렌치(111B)(112B, 113B)의, 이면에 수직한 깊이 방향의 길이는, 화소 분리벽(111)(112, 113)의 위치에 응하여 다르도록 하여도 좋다. 또한, 표면 트렌치(111A)(112A, 113A)와 이면 트렌치(111B)(112B, 113B)의 적어도 일방의 재질은, 화소 분리벽(111)(112, 113)의 위치에 응하여 다르도록 하여도 좋다.
또한, 온 칩 렌즈(122)는, 화소군(70)에 대해 1개 마련되도록 하여도 좋다.
(오버플로우시(時)의 전하의 흐름의 설명)
도 5는, PD(91)에 축적된 전하가 오버플로우한 때의 전하의 흐름을 설명하는 도면이다.
도 5의 A는, PD(91)에 축적된 전하가 오버플로우한 때의 화소군(70)을 표면측에서 본 도면이고, 도 5의 B는, 도 5의 A의 C-C' 단면도이다.
상술한 바와 같이, FD(72) 이외의 영역에서는, 각 PD(91)는 전기적으로 완전히 차단되기 때문에, PD(91)에 축적된 전하가 오버플로우한 경우에, 그 PD(91)로부터 인접하는 다른 PD(91)에 전하가 누입되는 것을 방지할 수 있다.
한편, 화소 분리벽(111)의 FD(72)의 영역에서는, 표면 트렌치(111A)가 형성되지 않는다. 따라서, PD(91)에 축적된 전하가 오버플로우한 경우, 오버플로우한 전하는, 도 5의 B의 경로(W1)로, P형 불순물(101)을 통하여 FD(72)에 누입된다. 그렇지만, FD(72)는, PD(91)로부터의 전하의 전송 전에 리셋되기 때문에, PD(91)로부터 FD(72)로의 전하의 누입이 촬상 특성에 주는 영향은 작다.
또한, 상술한 바와 같이, 화소 분리벽(112)에서는, 표면 트렌치(112A)와 이면 트렌치(112B)가 접촉하지 않기 때문에, PD(91)와 N형 불순물(114 내지 117) 및 P형 불순물(118)은 전기적으로 완전히 차단되지 않는다. 따라서, PD(91)에 축적된 전하가 오버플로우한 경우, 오버플로우한 전하를, 도 5의 B의 경로(W2)로, N형 불순물(115)을 통하여 전원 전극(76)에도 배출할 수 있다.
이에 의해, PD(91)로부터 오버플로우한 전하의 전하량이, FD(72)에 축적 가능한 전하량보다도 많은 경우라도, 그 전하를 전원 전극(76)에 배출함에 의해, 인접하는 PD(91)로의 전하의 누입을 방지할 수 있다. 그 결과, 인접하는 PD(91)로의 전하의 누입에 의한 촬상 특성의 열화를 방지할 수 있다.
이에 대해, 경로(W2)가 없는 경우, PD(91)로부터 오버플로우한 전하의 전하량이, FD(72)에 축적 가능한 전하량을 초과하기 전에, 리셋 신호를 온으로 함에 의해, FD(72)에 축적된 전하를 소출할(掃き出す) 필요가 있다. 따라서, 수직 구동부(54)의 처리가 복잡하게 된다.
또한, 경로(W1)에서는, 전하의 누입이 물리적인 배리어 없이 행하여지고, 경로(W2)에서는, 전하의 누입이 표면 트렌치(112A)와 이면 트렌치(112B)로 이루어지는 물리적인 배리어의 간극을 통하여 행하여진다. 따라서, 경로(W2)의 누입에 비하고, 경로(W1)의 누입이 우선적으로 행하여진다.
이상과 같이, CMOS 이미지 센서(50)에서는, 화소 분리벽(111)(112, 113)이, 표면 트렌치(111A)(112A, 113A)와 이면 트렌치(111B)(112B, 113B)에 의해 형성된다.
따라서 화소 분리벽(113)의 표면 트렌치(113A)와 이면 트렌치(113B)를 접촉시킴에 의해, CMOS 이미지 센서(50)에 대해 화소 분리벽(113)을 관통시킬 수 있다. CMOS 이미지 센서(50)의 표면 또는 이면의 일방부터 관통하는 관통 트렌치에 비하여, 표면 트렌치(113A) 및 이면 트렌치(113B)의 폭에 대한 깊이의 애스펙트비는 작다. 따라서, 관통 트렌치에 의해 화소 분리벽을 형성하는 경우에 비하여, 화소 분리벽(113)의 형성은 용이하다.
또한, 일반적인 반도체 프로세스인 마스크 패턴 형성에 의해, 표면 트렌치(111A 내지 113A)의 유무와 위치를 제어함으로써, 전하의 의도적인 누입 및 차단을 용이하게 실현할 수 있다.
또한, 표면측에 STI(Shallow Trench Isolation) 등의 소자 분리용의 트렌치가 형성되는 일반적인 CMOS 이미지 센서와의 친화성을 높일 수 있다. 그 결과, 예를 들면, 표면측에 STI 등의 소자 분리용의 트렌치가 형성되는 CMOS 이미지 센서에 본 기술을 적용하는 경우, 그 트렌치를 표면 트렌치(111A 내지 113A)의 적어도 하나로서 이용할 수 있다. 이에 의해, 화소 분리벽(111 내지 113)의 형성에 의한 제조 공정수의 증가를 억제할 수 있다.
(화소군의 제2의 구조례)
도 6은, 2×2의 화소군(70)의 제2의 구조례를 도시하는 도면이다. 도 6의 A는, 2×2의 화소군(70)의 제2의 구조례를, CMOS 이미지 센서(50)의 표면측에서 본 도면이고, 도 6의 B는, 이면측에서 본 도면이다. 도 6의 C는, 도 6의 A의 D-D' 단면도이다. 또한, 이후의 도면에서, 특히 단서가 없는 한, CMOS 이미지 센서의 이면측에서 본 도면에는, 컬러 필터(231)와 온 칩 렌즈(232)는 도시하지 않는다.
도 6에 도시하는 구성 중, 도 3 및 도 4의 구성과 같은 구성에는 같은 부호를 붙이고 있다. 중복되는 설명에 관해서는 적절히 생략한다.
도 6의 화소군(70)의 구조는, P형 불순물(118)이 2×2개의 화소군(70)의 교점에 위치하는 점이, 도 3 및 도 4의 구조와 다르다.
도 6의 C에 도시하는 바와 같이, 화소 분리벽(112)의 2개의 표면 트렌치(112A)는, P형 불순물(118)을 끼우도록 형성되고, 이면 트렌치(112B)는, P형 불순물(118)에 대응하는 위치에 형성된다. 즉, 표면 트렌치(112A)와 이면 트렌치(112B)는 접촉하지 않는다. 따라서, 하나의 P형 불순물(118)을 통하여, 주변의 P형 불순물(101)의 전위를 웰 전극(77)의 전위에 동시에 고정할 수 있다.
이에 대해, 화소 분리벽(112)의 표면 트렌치(112A)와 이면 트렌치(112B)가 접촉하고 있는 경우, 화소(71)마다 P형 불순물(118)을 형성할 필요가 있다. 그 결과, PD(91), 전송 트랜지스터(92), 리셋 트랜지스터(73), 증폭 트랜지스터(74), 선택 트랜지스터(75) 등에 할당 가능한 영역의 면적이 작아져서, 촬상 특성의 열화를 초래한다.
또한, 도 6의 예에서는, 도 6의 A에 도시하는 바와 같이, P형 불순물(118)이 2×2개의 화소군(70)의 교점에 위치하기 때문에, PD(91)로부터 N형 불순물(115)로의 경로(W2)(도 5)의 전하의 누입이 발생하기 쉽다.
<제2 실시의 형태>
(CMOS 이미지 센서의 제2 실시의 형태의 구성례)
도 7은, 본 개시를 적용한 고체 촬상 소자로서의 CMOS 이미지 센서의 제2 실시의 형태의 구성례를 도시하는 블록도이다.
도 7에 도시하는 구성 중, 도 1의 구성과 같은 구성에는 같은 부호를 붙이고 있다. 중복되는 설명에 관해서는 적절히 생략한다.
CMOS 이미지 센서(180)는, 화소 영역(181), 화소 구동선(182), 수직 신호선(183), 수직 구동부(184), 칼럼 처리부(185), 수평 구동부(56), 시스템 제어부(57), 신호 처리부(188), 및 메모리부(59)가, 도시하지 않은 실리콘 기판 등의 반도체 기판에 형성된 이면 조사형 CMOS 이미지 센서이다.
CMOS 이미지 센서(180)의 화소 영역(181)에는, 이면부터 입사된 광에 대해 광전변환을 행하고, 전하를 축적하는 2개의 PD를 갖는 복수의 위상차 검출 화소가, 어레이형상으로 2차원 배치되어, 촬상을 행한다. 화소 영역(181)의 각 위상차 검출 화소의 컬러 필터의 배열은 베이어 배열이다. 또한, 화소 영역(181)에는, 위상차 검출 화소에 대해 1행마다 화소 구동선(182)이 형성되고, 1열마다 수직 신호선(183)이 형성된다.
수직 구동부(184)는, 시프트 레지스터나 어드레스 디코더 등에 의해 구성되고, 화소 영역(181)의 각 위상차 검출 화소의 2개의 PD에 축적된 전하에 대응하는 화소 신호가 차례로, 행 단위로 위로부터 차례로 판독되도록, 화소 구동선(182)에 구동 신호를 공급한다.
칼럼 처리부(185)는, 화소 영역(181)의 위상차 검출 화소의 1열마다 신호 처리 회로를 갖는다. 칼럼 처리부(185)의 각 신호 처리 회로는, 위상차 검출 화소로부터 판독되고, 수직 신호선(183)을 통하여 공급되는 화소 신호에 대해, A/D 변환 처리, CDS 처리 등의 신호 처리를 행한다. 칼럼 처리부(185)는, 신호 처리 후의 화소 신호를 일시적으로 유지한다.
신호 처리부(188)는, 수평 구동부(56)의 선택에 의해 칼럼 처리부(185)로부터 출력되는 각 위상차 검출 화소의 2개의 PD의 화소 신호에 의거하여, 상면(像面) 위상차 AF 등을 행한다. 이때, 신호 처리부(188)는, 필요에 응하여, 처리의 도중 결과 등을 메모리부(59)에 격납하고, 필요한 타이밍에서 참조한다. 신호 처리부(188)는, 처리 결과 등을 출력한다.
(위상차 검출 화소의 회로 구성례)
도 8은, 도 7의 화소 영역(181)에 배치된 위상차 검출 화소의 회로 구성례를 도시하는 도면이다.
위상차 검출 화소(190)는, 분할화소(分割畵素)(191-1) 및 분할화소(191-2), FD(192), 리셋 트랜지스터(193), 증폭 트랜지스터(194), 선택 트랜지스터(195), 전원 전극(197), 및 웰 전극(198)을 갖는다.
분할화소(191-1)는, PD(201-1)와 전송 트랜지스터(202-1)에 의해 구성되고, 분할화소(191-2)는, PD(201-2)와 전송 트랜지스터(202-2)에 의해 구성된다.
또한, 이하에서는, 분할화소(191-1) 및 분할화소(191-2)를 특히 구별할 필요가 없는 경우, 그들을 통합하여 분할화소(191)라고 한다. 마찬가지로, PD(201-1) 및 PD(201-2)를 통합하여 PD(201)라고 하고, 전송 트랜지스터(202-1) 및 전송 트랜지스터(202-2)를 통합하여 전송 트랜지스터(202)라고 한다.
분할화소(191)의 PD(201)는, CMOS 이미지 센서(180)의 이면부터 입사된 광의 수광량에 응한 전하를 생성하여, 축적한다. PD(201)의 애노드 단자는, 전위가 VSS(예를 들면 GND)인 웰 전극(198)에 접속되고, 캐소드 단자는, 전송 트랜지스터(202)를 통하여 FD(192)에 접속되어 있다.
전송 트랜지스터(202-1)의 게이트 전극(202-1A)에는, 위상차 검출 화소(190)의 행에 대응하는 화소 구동선(182) 중의, 위상차 검출 화소(190)를 구성하는 일방의 분할화소(191-1)에 대해 형성되는 선(TG11)이 접속된다. 또한, 전송 트랜지스터(202-2)의 게이트 전극(202-2A)에는, 위상차 검출 화소(190)의 행에 대응하는 화소 구동선(182) 중의, 위상차 검출 화소(190)를 구성하는 타방의 분할화소(191-2)에 대해 형성되는 선(TG12)이 접속된다. 또한, 이하에서는, 게이트 전극(202-1A) 및 게이트 전극(202-2A)을 특히 구별할 필요가 없는 경우, 그들을 통합하여 게이트 전극(202A)이라고 한다.
선(TG11) 및 선(TG12)에는, 수직 구동부(184)로부터 구동 신호로서 전송 신호가 공급된다. 수직 구동부(184)는, 화소 신호의 판독 대상의 위상차 검출 화소(190)의 행의 선(TG1) 및 선(TG12)의 전송 신호를 차례로 온으로 한다. 전송 트랜지스터(202)는, 게이트 전극(202A)에 입력되는 전송 신호가 온으로 된 경우, PD(201)에 축적된 전하를 FD(192)에 전송한다.
FD(192)는, PD(201)로부터 판독된 전하를 유지한다. FD(192)는, 리셋 트랜지스터(193)를 통하여, 전위가 VDD인 전원 전극(197)과 접속되어 있다.
리셋 트랜지스터(193)의 게이트 전극(193A)에는, 위상차 검출 화소(190)의 행에 대응하는 화소 구동선(182) 중의, 그 행의 위상차 검출 화소(190)에 대해 형성되는 선(RST2)이 접속된다. 선(RST2)에는, 수직 구동부(184)로부터 구동 신호로서 리셋 신호가 공급된다. 수직 구동부(184)는, 새롭게 전송 신호를 온으로 하기 전에 리셋 신호를 온으로 한다.
리셋 트랜지스터(193)는, 게이트 전극(193A)에 입력되는 리셋 신호가 온으로 된 경우, FD(192)에 전송된 전하를 전원 전극(197)에 배출하여, FD(192)의 전위를 리셋한다.
전원 전극(197)과 수직 신호선(183)의 사이에는, 증폭 트랜지스터(194)와 선택 트랜지스터(195)가 직렬로 접속된다. 증폭 트랜지스터(194)의 게이트 전극(194A)은, FD(192)에 접속되고, 증폭 트랜지스터(194)는, 전원 전극(197)을 이용하여 FD(192)의 전위에 응한 화소 신호를 선택 트랜지스터(195)에 출력한다.
선택 트랜지스터(195)의 게이트 전극(195A)은, 위상차 검출 화소(190)의 행에 대응하는 화소 구동선(182) 중의, 그 행의 위상차 검출 화소(190)에 대해 형성되는 선(SEL2)이 접속된다. 선(SEL2)에는, 수직 구동부(184)로부터 구동 신호로서 선택 신호가 공급된다. 수직 구동부(184)는, 전송 신호를 온으로 한 후 리셋 신호를 온으로 하기 전에, 선택 신호를 온으로 한다.
선택 트랜지스터(195)는, 게이트 전극(195A)에 입력되는 선택 신호가 온으로 된 경우, 증폭 트랜지스터(194)로부터 출력되는 화소 신호를, 수직 신호선(183)을 통하여 칼럼 처리부(17)에 공급한다.
이상과 같이, CMOS 이미지 센서(180)에서는, 2(횡)×1(종)개의 분할화소(191)의 사이에서, 하나의 FD(192)가 공유되어 있다. 그리고, 각 분할화소(191)의 PD(201)에 축적된 전하가, 분할화소(191-1), 분할화소(191-2)의 순서로, 위상차 검출 화소(190)의 행 단위로, 위로부터 차례로 FD(192)에 전송된다.
(위상차 검출 화소의 구조례)
도 9는, 도 8의 위상차 검출 화소(190)의 구조례를 CMOS 이미지 센서(180)의 표면측에서 본 도면이고, 도 10은, 도 9의 A-A' 단면도, B-B' 단면도, 및 C-C' 단면도이고, 도 11은, 도 9의 D-D' 단면도, 및 E-E' 단면도이다.
도 9에 도시하는 바와 같이, 위상차 검출 화소(190)의 웰인 P형 불순물(210)은, P형 불순물(211-1)과 P형 불순물(211-2)로 분할된다. 도 10 및 도 11에 도시하는 바와 같이, P형 불순물(211-1)에는 PD(201-1)가 형성되고, P형 불순물(211-2)에는 PD(201-2)가 형성된다. 또한, 이하에서는, P형 불순물(211-1)과 P형 불순물(211-2)을 특히 구별할 필요가 없는 경우, 그들을 통합하여 P형 불순물(211)이라고 한다.
도 9 및 도 10에 도시하는 바와 같이, 동일한 위상차 검출 화소(190) 내의 P형 불순물(211-1)과 P형 불순물(211-2)의 사이에는, 분할화소 분리벽(221)이 형성된다. 도 10에 도시하는 바와 같이, 분할화소 분리벽(221)은, CMOS 이미지 센서(180)의 표면에 형성된 표면 트렌치(221A)와, 이면에 형성된 이면 트렌치(221B)가 접촉함에 의해 형성된다.
단, CMOS 이미지 센서(180)의 표면의 동일한 위상차 검출 화소(190) 내의 인접하는 P형 불순물(211) 사이의 영역 중의, FD(192)가 형성되는 영역과, FD(192)는 반대측의 수직 방향의 단부(端部)에는, 표면 트렌치(221A)는 형성되지 않는다. 즉, 분할화소 분리벽(221)은, 동일한 위상차 검출 화소(190) 내의 인접하는 P형 불순물(211) 사이의 표면의 영역 중의, FD(192)의 영역 및 FD(192)와는 반대측의 수직 방향의 단부 이외에 형성된 표면 트렌치(221A)와, 그 P형 불순물(211) 사이의 이면의 전 영역에 형성된 이면 트렌치(221B)가 접촉함에 의해 형성된다.
또한, 도 10에 도시하는 바와 같이, 분할화소 분리벽(221)의 FD(192)와는 반대측의 수직 방향의 단부의 표면측에는, 포텐셜이 깊은 불순물(212)이 형성된다. 이에 의해, PD(201-1) 또는 PD(201-2)의 일방에 축적된 전하가 오버플로우한 경우, 도 10의 경로(S1)로, 불순물(212)을 통하여 타방에 전하를 용이하게 누입시킬 수 있다.
위상차 검출 화소(190)를 넘어 수직 방향으로 인접하는 P형 불순물(211)의 사이에는 화소 분리벽(222)이 형성되고, 수평 방향으로 인접하는 P형 불순물(211)의 사이에는 화소 분리벽(223)이 형성된다.
화소 분리벽(222)은, N형 불순물(224 내지 228) 및 P형 불순물(229)을 끼우는 2개의 표면 트렌치(222A)와, 이면 트렌치(222B)에 의해 구성된다. 이면 트렌치(222B)는, 2개의 표면 트렌치(222A)와는 다른, N형 불순물(224 내지 228) 및 P형 불순물(229)에 대응하는 위치에 형성된다.
N형 불순물(224)은, 전원 전극(197)과 접속하여, 증폭 트랜지스터(194)의 드레인을 구성한다. N형 불순물(225)은, 증폭 트랜지스터(194)의 소스와 선택 트랜지스터(195)의 드레인을 구성한다. N형 불순물(226)은, 수직 신호선(183)과 접속하여, 선택 트랜지스터(195)의 소스를 구성한다.
N형 불순물(227)은, FD(192)와 접속하여, 리셋 트랜지스터(193)의 소스를 구성한다. N형 불순물(228)은, 전원 전극(197)과 접속하여, 리셋 트랜지스터(193)의 드레인을 구성한다. P형 불순물(229)은, 웰 전극(198)과 접속하는 웰이다.
게이트 전극(202A), 게이트 전극(193A), 및 게이트 전극(195A)에는, CMOS 이미지 센서(180)의 표면에 형성된 배선층(230)에 마련된 화소 구동선(182)이 접속된다. 게이트 전극(194A)에는, FD(192)가 접속된다.
또한, P형 불순물(210)의 이면측에는, 대응하는 위상차 검출 화소(190)의 적색(R), 녹색(G), 또는 청색(B)의 컬러 필터(231)가 형성되고, 컬러 필터(231)의 외측에는, 온 칩 렌즈(232)가 형성된다.
PD(201-1)는, 도 9 중 우측의 이면측부터 입사된 광을 온 칩 렌즈(232)와 컬러 필터(231)를 통하여 수광하고, 그 광에 대해 광전변환을 행한다. 또한, PD(201-2)는, 도 9 중 좌측의 이면측부터 입사된 광을 온 칩 렌즈(232)와 컬러 필터(231)를 통하여 수광하고, 그 광에 대해 광전변환을 행한다.
그 결과, 분할화소(191-1)로부터 판독되는 화소 신호는, 위상차 검출 화소(190)의 도 9 중 우측부터 입사되는 광에 대응하는 것이 되고, 분할화소(191-2)로부터 판독되는 화소 신호는, 위상차 검출 화소(190)의 도 10 중 좌측부터 입사되는 광에 대응하는 것이 된다. 따라서 신호 처리부(188)는, 분할화소(191-1)와 분할화소(191-2)로부터 판독되는 화소 신호의 차분(差分)에 의거하여, 수평 방향의 위상을 검출하고, 상면 위상차 AF 등을 행할 수가 있다.
이상과 같이, 분할화소 분리벽(221)에서는, FD(192)의 영역에 표면 트렌치(221A)가 형성되지 않는다. 따라서, PD(201)에 축적된 전하가 오버플로우한 경우, 오버플로우한 전하는, 도 10의 경로(S2)로, P형 불순물(211)을 통하여 FD(192)에 누입된다. 그렇지만, FD(192)는, PD(201)로부터의 전하의 전송 전에 리셋되기 때문에, PD(201)로부터 FD(192)로의 전하의 누입이 촬상 특성에 주는 영향은 작다.
한편, 화소 분리벽(223)에서는, 표면 트렌치(223A)와 이면 트렌치(223B)가 접촉하고 있기 때문에, 위상차 검출 화소(190)를 넘어 인접하는 PD(201)는 전기적으로 완전히 차단된다. 따라서, PD(201)에 축적된 전하가 오버플로우한 경우라도, 그 PD(201)와 위상차 검출 화소(190)를 넘어 인접하는 다른 PD(201)로의 전하의 누입은 일어나지 않는다.
또한, 도 11에 도시하는 바와 같이, 화소 분리벽(222)에서는, 표면 트렌치(222A)와 이면 트렌치(222B)의 위치가 다르고, 표면 트렌치(222A)와 이면 트렌치(222B)는 접촉하지 않는다. 따라서, PD(201)와 N형 불순물(224 내지 228) 및 P형 불순물(229)은 전기적으로 완전히 차단되지 않는다.
따라서, PD(201) 전체에 축적된 전하가 오버플로우한 경우, 오버플로우한 전하를, 도 11의 경로(S3)로, P형 불순물(211)과 N형 불순물(224)을 통하여 전원 전극(197)에도 배출할 수 있다. 또한, 도 11의 경로(E1)로, P형 불순물(211)(웰)의 전위를, P형 불순물(229)에 접속하는 웰 전극(198)의 전위에 고정할 수 있다.
또한, 표면 트렌치(221A)(222A, 223A)와 이면 트렌치(221B)(222B, 223B)의 깊이 방향의 길이 및 적어도 일방의 재질은, 분할화소 분리벽(221)(화소 분리벽(222, 223))의 위치에 응하여 다르도록 하여도 좋다. 또한, 화소 분리벽(222)(223)의 이면 트렌치(222B)(223B)와, 분할화소 분리벽(221)의 이면 트렌치(221B)의 깊이 방향의 길이 및 적어도 일방의 재질은 다르도록 하여도 좋다.
(CMOS 이미지 센서의 동작의 설명)
도 12 내지 도 14는, 도 7의 CMOS 이미지 센서(180)의 동작을 설명하는 도면이다.
도 12의 B 내지 도 14의 B에 도시하는 바와 같이, 경로(S1 내지 S3)의 배리어에서는, 경로(S1)가 가장 약하고, 경로(S2)가 2번째로 약하고, 경로(S3)가 가장 강하다.
신호 처리부(188)는, PD(201-1) 및 PD(201-2)의 어느 일방에 축적된 전하가 오버플로우할 때까지의 동안, 분할화소(191-1) 및 분할화소(191-2)로부터 차례로 판독된 화소 신호의 차분에 의거하여 수평 방향의 위상을 검출한다. 그리고, 신호 처리부(188)는, 검출된 위상에 의거하여 상면 위상차 AF를 행한다.
PD(201)에 더욱 전하가 축적되어, PD(201-1) 및 PD(201-2)의 어느 일방에 축적된 전하가 오버플로우하면, 도 12에 도시하는 바와 같이, 오버플로우한 전하는, 가장 배리어가 약한 경로(S1)로 타방에 누입되기 시작한다(Step 1). 이 경우, 신호 처리부(188)는, PD(201-1) 및 PD(201-2)로부터 차례로 판독된 화소 신호를 합산함에 의해, 위상차 검출 화소(190) 전체의 화소 신호를 취득할 수 있다.
PD(201)에 더욱 전하가 축적되어, PD(201) 전체의 전하가 오버플로우하면, 도 13에 도시하는 바와 같이, 오버플로우한 전하는, 2번째로 배리어가 약한 경로(S2)로 FD(192)에 누입 시작한다(Step 2). FD(192)는, PD(201)로부터의 전하의 전송 전에 리셋되기 때문에, PD(201)로부터 FD(192)로의 전하의 누입이 촬상 특성에 주는 영향은 작다.
PD(201)에 더욱 전하가 축적되어, PD(201) 전체로부터 오버플로우하는 전하가 많아지면, 도 14에 도시하는 바와 같이, 그 전하는, 가장 배리어가 강한 경로(S3)로 N형 불순물(224)과 N형 불순물(228)에 누입 시작한다(Step 3). N형 불순물(224)과 N형 불순물(228)은, 전원 전극(197)과 접속하기 때문에, PD(201)로부터 누입된 전하는 전원 전극(197)에 배출된다.
이상과 같이, CMOS 이미지 센서(180)에서는, 분할화소 분리벽(221)(화소 분리벽(222, 223))이, 표면 트렌치(221A)(222A, 223A)와 이면 트렌치(221B)(222B, 223B)에 의해 형성된다.
따라서 분할화소 분리벽(221)이 형성되는 영역 중의, FD(192)와는 반대측의 수직 방향의 단부와 FD(192)의 영역에서, 표면 트렌치(221A)를 형성하지 않고, FD(192)와는 반대측의 수직 방향의 단부에 불순물(212)을 형성할 수 있다. 또한, 화소 분리벽(222)의 표면 트렌치(222A)와 이면 트렌치(222B)의 위치가 대응하지 않도록 어긋내어, 표면 트렌치(222A)와 이면 트렌치(222B)가 접촉하지 않도록 할 수 있다.
이상에 의해, PD(201-1)와 PD(201-2) 사이의 전하의 누입, PD(201)로부터 FD(192)로의 전하의 누입, PD(201)에 축적된 전하의 전원 전극(197)에의 배출을, 단계적으로 발생시킬 수 있다.
또한, 화소 분리벽(223)의 표면 트렌치(223A)와 이면 트렌치(223B)를 접촉시킴에 의해, CMOS 이미지 센서(180)에 대해 화소 분리벽(223)을 관통시킬 수 있다. 그 결과, 인접하는 위상차 검출 화소(190) 사이의 전하의 누입을 방지할 수 있다.
CMOS 이미지 센서(180)의 표면 또는 이면의 일방부터 관통하는 관통 트렌치에 비하여, 표면 트렌치(223A) 및 이면 트렌치(223B)의 폭에 대한 깊이의 애스펙트비는 작다. 따라서, 관통 트렌치에 의해 화소 분리벽을 형성하는 경우에 비하여, 화소 분리벽(223)의 형성은 용이하다.
또한, 이상과 같은 누입의 단계적인 발생 및 방지를, 일반적인 반도체 프로세스의 마스크 패턴 형성에 의해 표면 트렌치(221A 내지 223A)의 유무와 위치를 제어함으로써, 실현할 수 있다.
<제3 실시의 형태>
(CMOS 이미지 센서의 제3 실시의 형태의 위상차 검출 화소의 회로 구성례)
본 개시를 적용한 CMOS 이미지 센서의 제3 실시의 형태의 구성은, 위상차 검출 화소가 2(횡)×2(종)의 분할화소에 의해 형성되는 점을 제외하고, 도 7의 CMOS 이미지 센서(180)의 구성과 동일하다. 따라서, 이하에서는, 위상차 검출 화소에 관해서만 설명한다.
도 15는, 본 개시를 적용한 CMOS 이미지 센서의 제3 실시의 형태의 위상차 검출 화소의 회로 구성례를 도시하는 도면이다.
도 15에 도시하는 구성 중, 도 8의 구성과 같은 구성에는 같은 부호를 붙이고 있다. 중복되는 설명에 관해서는 적절히 생략한다.
도 15의 위상차 검출 화소(270)의 구성은, 분할화소의 수가 2(횡)×2(종)인 점이, 도 8의 위상차 검출 화소(190)의 구성과 다르다.
구체적으로는, 위상차 검출 화소(270)는, 2×2개의 분할화소(271-1 내지 271-4), FD(192), 리셋 트랜지스터(193), 증폭 트랜지스터(194), 선택 트랜지스터(195), 전원 전극(197), 및 웰 전극(198)을 갖는다.
분할화소(271-1 내지 271-4)는, 각각, PD와 전송 트랜지스터에 의해 구성된다. 구체적으로는, 분할화소(271-1)는, PD(291-1)와 전송 트랜지스터(292-1)에 의해 구성되고, 분할화소(271-2)는, PD(291-2)와 전송 트랜지스터(292-2)에 의해 구성된다. 또한, 분할화소(271-3)는, PD(291-3)와 전송 트랜지스터(292-3)에 의해 구성되고, 분할화소(271-4)는, PD(291-4)와 전송 트랜지스터(292-4)에 의해 구성된다.
또한, 이하에서는, 분할화소(271-1 내지 271-4)를 특히 구별할 필요가 없는 경우, 그들을 통합하여 분할화소(271)라고 한다. 마찬가지로, PD(291-1 내지 291-4)를 통합하여 PD(291)라고 하고, 전송 트랜지스터(292-1 내지 292-4)를 통합하여 전송 트랜지스터(292)라고 한다.
분할화소(271)의 PD(291)는, CMOS 이미지 센서의 이면부터 입사된 광의 수광량에 응한 전하를 생성하여, 축적한다. PD(291)의 애노드 단자는, 웰 전극(198)에 접속되고, 캐소드 단자는, 전송 트랜지스터(292)를 통하여 FD(192)에 접속되어 있다.
전송 트랜지스터(292-1)의 게이트 전극(292-1A)에는, 위상차 검출 화소(270)의 행에 대응하는 화소 구동선(182) 중의, 위상차 검출 화소(270)를 구성하는 좌상의 분할화소(271-1)에 대해 형성되는 선(TG21)이 접속된다. 또한, 전송 트랜지스터(292-2)의 게이트 전극(292-2A)에는, 위상차 검출 화소(270)의 행에 대응하는 화소 구동선(182) 중의, 위상차 검출 화소(270)를 구성하는 우상의 분할화소(271-2)에 대해 형성되는 선(TG22)이 접속된다.
또한, 전송 트랜지스터(292-3)의 게이트 전극(292-3A)에는, 위상차 검출 화소(270)의 행에 대응하는 화소 구동선(182) 중의, 위상차 검출 화소(270)를 구성하는 좌하의 분할화소(271-3)에 대해 형성되는 선(TG23)이 접속된다. 전송 트랜지스터(292-4)의 게이트 전극(292-4A)에는, 위상차 검출 화소(270)의 행에 대응하는 화소 구동선(182) 중의, 위상차 검출 화소(270)를 구성하는 우하의 분할화소(271-4)에 대해 형성되는 선(TG24)이 접속된다. 또한, 이하에서는, 게이트 전극(292-1A 내지 292-4A)를 특히 구별할 필요가 없는 경우, 그들을 통합하여 게이트 전극(292A)이라고 한다.
선(TG21 내지 TG24)에는, 수직 구동부(184)로부터 구동 신호로서 전송 신호가 공급된다. 수직 구동부(184)는, 화소 신호의 판독 대상의 위상차 검출 화소(190)의 행의 선(TG21 내지 TG24)의 전송 신호를 차례로 온으로 한다. 전송 트랜지스터(292)는, 게이트 전극(292A)에 입력되는 전송 신호가 온으로 된 경우, PD(291)에 축적된 전하를 FD(192)에 전송한다.
이상과 같이, CMOS 이미지 센서의 제3 실시의 형태에서는, 2×2의 분할화소(271)의 사이에서, 하나의 FD(192)가 공유되어 있다. 그리고, 각 분할화소(271)의 PD(291)에 축적된 전하가, 분할화소(271-1), 분할화소(271-2), 분할화소(271-3), 분할화소(271-4)의 순서로, 위상차 검출 화소(270)의 행 단위로, 위로부터 차례로 FD(192)에 전송된다.
(위상차 검출 화소의 제1의 구조례)
도 16은, 위상차 검출 화소(270)의 제1의 구조례를 CMOS 이미지 센서의 표면측에서 본 도면이고, 도 17은, 도 16의 A-A' 단면도 및 B-B' 단면도이고, 도 18은, 도 16의 C-C' 단면도 및 D-D' 단면도이다.
도 16 내지 도 18에 도시하는 구성 중, 도 9 내지 도 11의 구성과 같은 구성에는 같은 부호를 붙이고 있다. 중복되는 설명에 관해서는 적절히 생략한다.
도 16에 도시하는 바와 같이, 위상차 검출 화소(270)의 P형 불순물(210)은, P형 불순물(301-1 내지 301-4)로 분할된다. 도 17 및 도 18에 도시하는 바와 같이, P형 불순물(301-1), P형 불순물(301-2), P형 불순물(301-3), P형 불순물(301-4)에는, 각각, PD(291-1), PD(291-2), PD(291-3), PD(291-4)가 형성된다. 또한, 이하에서는, P형 불순물(301-1 내지 301-4)을 특히 구별할 필요가 없는 경우, 그들을 통합하여 P형 불순물(301)이라고 한다.
도 16 내지 도 18에 도시하는 바와 같이, 동일한 위상차 검출 화소(270) 내의 각 P형 불순물(301)의 사이에는, 분할화소 분리벽(311)이 형성된다. 도 17 및 도 18에 도시하는 바와 같이, 분할화소 분리벽(311)은, CMOS 이미지 센서의 표면에 형성된 표면 트렌치(311A)와, 이면에 형성된 이면 트렌치(311B)가 접촉함에 의해 형성된다.
단, CMOS 이미지 센서의 표면의 동일한 위상차 검출 화소(270) 내의 인접하는 P형 불순물(301) 사이의 영역 중의, FD(192)가 형성되는 영역과, FD(192)와는 반대측의 수평 방향 또는 수직 방향의 단부에는, 표면 트렌치(311A)는 형성되지 않는다. 즉, 분할화소 분리벽(311)은, 동일한 위상차 검출 화소(270) 내의 인접하는 P형 불순물(301) 사이의 표면의 영역 중의, FD(192)의 영역 및 FD(192)와는 반대측의 수평 방향 또는 수직 방향의 단부 이외에 형성된 표면 트렌치(311A)와, 그 P형 불순물(301) 사이의 이면의 전 영역에 형성된 이면 트렌치(311B)가 접촉함에 의해 형성된다.
또한, 도 17에 도시하는 바와 같이, 수직 방향으로 인접하는 P형 불순물(301) 사이의 분할화소 분리벽(311)의 FD(192)와는 반대측의 수평 방향의 단부의 표면측에는, 포텐셜이 깊은 불순물(302)이 형성된다. 이에 의해, 동일한 위상차 검출 화소(270) 내의 수직 방향으로 인접하는 PD(291)끼리의 일방에 축적된 전하가 오버플로우한 경우, 도 17의 경로(S11)로, 불순물(302)을 통하여 타방에 전하를 용이하게 누입시킬 수 있다.
또한, 도 18에 도시하는 바와 같이, 수평 방향으로 인접하는 P형 불순물(301) 사이의 분할화소 분리벽(311)의 FD(192)와는 반대측의 수직 방향의 단부의 표면측에는, 불순물(302)과는 다른 농도의, 불순물(302)보다 포텐셜이 깊은 불순물(303)이 형성된다. 이에 의해, 동일한 위상차 검출 화소(270) 내의 수평 방향으로 인접하는 PD(291)끼리의 일방에 축적된 전하가 오버플로우한 경우, 도 18의 경로(S12)로, 불순물(303)을 통하여 타방에 전하를 용이하게 누입시킬 수 있다.
화소 분리벽(222)의 2개의 표면 트렌치(222A)는, N형 불순물(312 내지 315) 및 P형 불순물(316)을 끼운다. N형 불순물(312)은, FD(192)와 접속하여, 리셋 트랜지스터(193)의 소스를 구성한다. N형 불순물(313)은, 전원 전극(197)과 접속하여, 리셋 트랜지스터(193)와 증폭 트랜지스터(194)의 드레인을 구성한다.
N형 불순물(314)은, 증폭 트랜지스터(194)의 소스와 선택 트랜지스터(195)의 드레인을 구성한다. N형 불순물(315)은, 수직 신호선(183)과 접속하여, 선택 트랜지스터(195)의 소스를 구성한다. P형 불순물(316)은, 웰 전극(198)과 접속하는 웰이다. 도 17에 도시하는 바와 같이, 게이트 전극(292A)에는, CMOS 이미지 센서의 표면에 형성된 배선층(230)에 마련된 화소 구동선(182)이 접속된다.
PD(291-1)는, 도 16 중 우하로부터 입사된 광을, PD(291-2)는, 도 16 중 좌하로부터 입사된 광을, 각각 온 칩 렌즈(232)와 컬러 필터(231)를 통하여 수광하고, 그 광에 대해 광전변환을 행한다.
또한, PD(291-3)는, 도 16 중 우상으로부터 입사된 광을, PD(291-4)는, 도 16 중 좌상으로부터 입사된 광을, 각각 온 칩 렌즈(232)와 컬러 필터(231)를 통하여 수광하고, 그 광에 대해 광전변환을 행한다.
그 결과, 분할화소(271-1)로부터 판독되는 화소 신호는, 위상차 검출 화소(270)의 도 16 중 우하로부터 입사되는 광에 대응하는 것이 되고, 분할화소(271-2)로부터 판독되는 화소 신호는, 위상차 검출 화소(270)의 도 16 중 좌하로부터 입사되는 광에 대응하는 것이 된다. 또한, 분할화소(271-3)로부터 판독되는 화소 신호는, 위상차 검출 화소(270)의 도 16 중 우상으로부터 입사되는 광에 대응하는 것이 되고, 분할화소(271-4)로부터 판독되는 화소 신호는, 위상차 검출 화소(270)의 도 16 중 좌상으로부터 입사되는 광에 대응하는 것이 된다.
따라서 신호 처리부(188)는, 분할화소(271-1 내지 271-4)로부터 판독되는 화소 신호의 차분에 의거하여, 수평 방향 및 수직 방향의 위상을 검출하고, 상면 위상차 AF 등을 행할 수가 있다.
이상과 같이, 분할화소 분리벽(311)에서는, FD(192)의 영역에 표면 트렌치(311A)가 형성되지 않는다. 따라서, PD(291) 전체에 축적된 전하가 오버플로우한 경우, 오버플로우한 전하는, 도 18의 경로(S13)로, P형 불순물(301)을 통하여 FD(192)에 누입된다. 그렇지만, FD(192)는, PD(291)로부터의 전하의 전송 전에 리셋되기 때문에, PD(291)로부터 FD(192)로의 전하의 누입이 촬상 특성에 주는 영향은 작다.
한편, 화소 분리벽(223)에서는, 표면 트렌치(223A)와 이면 트렌치(223B)가 접촉하고 있기 때문에, 위상차 검출 화소(270)를 넘어 인접하는 PD(291)는 전기적으로 완전히 차단된다. 따라서, PD(291)에 축적된 전하가 오버플로우한 경우라도, 그 PD(291)와 위상차 검출 화소(270)를 넘어 인접하는 다른 PD(291)로의 전하의 누입은 일어나지 않는다.
또한, 도 17 및 도 18에 도시하는 바와 같이, 화소 분리벽(222)에서는, 표면 트렌치(222A)와 이면 트렌치(222B)는 접촉하지 않기 때문에, PD(291)와 N형 불순물(312 내지 315) 및 P형 불순물(316)은 전기적으로 완전히 차단되지 않는다.
따라서, PD(291) 전체에 축적된 전하가 오버플로우한 경우, 오버플로우한 전하를, 도 18의 경로(S14)로, P형 불순물(301)과 N형 불순물(313)을 통하여 전원 전극(197)에도 배출할 수 있다.
또한, 표면 트렌치(311A)와 이면 트렌치(311B)의 깊이 방향의 길이는, 분할화소 분리벽(311)의 위치에 응하여 다르도록 하여도 좋다. 또한, 화소 분리벽(222)(223)의 이면 트렌치(222B)(223B)와, 분할화소 분리벽(311)의 이면 트렌치(311B)의 깊이 방향의 길이는 다르도록 하여도 좋다.
(CMOS 이미지 센서의 동작의 설명)
도 19 내지 도 22는, CMOS 이미지 센서의 제3 실시의 형태의 동작을 설명하는 도면이다.
도 19의 B 내지 도 22의 B에 도시하는 바와 같이, 경로(S11 내지 S14)의 배리어에서는, 경로(S11)가 가장 약하고, 경로(S12)가 2번째로 약하고, 경로(S13)가 3번째로 약하고, 경로(S14)가 가장 강하다.
신호 처리부(188)는, PD(291-1 내지 291-4)의 어느 하나에 축적된 전하가 오버플로우할 때까지의 동안, 분할화소(271-1 내지 271-4)로부터 차례로 판독된 화소 신호의 차분에 의거하여 수평 방향 및 수직 방향의 위상을 검출한다. 그리고, 신호 처리부(188)는, 검출된 위상에 의거하여 상면 위상차 AF를 행한다.
PD(291)에 더욱 전하가 축적되어, PD(291-1) 내지 PD(291-4)의 어느 하나에 축적된 전하가 오버플로우하면, 도 19에 도시하는 바와 같이, 오버플로우한 전하는, 가장 배리어가 약한 경로(S11)로, 수직 방향으로 인접하는 PD(291)에 누입되기 시작한다(Step 11).
이 경우, 신호 처리부(188)는, 수직 방향으로 인접하는 PD(291)끼리로부터 판독된 화소 신호를 각각 합산함에 의해, 위상차 검출 화소(270)를 수평 방향으로 2분할한 때의 좌측과 우측의 영역의 화소 신호를 취득할 수 있다. 따라서, 신호 처리부(188)는, 좌측의 영역의 화소 신호와 우측의 영역의 화소 신호의 차분에 의거하여 수평 방향의 위상을 검출하고, 그 위상에 의거하여 상면 위상차 AF를 행한다.
PD(291)에 더욱 전하가 축적되어, 좌측의 PD(291) 전체 또는 우측의 PD(291) 전체의 어느 일방에 축적된 전하가 오버플로우하면, 도 20에 도시하는 바와 같이, 오버플로우한 전하는, 2번째로 배리어가 약한 경로(S12)로, 수평 방향으로 인접하는 PD(291)에 누입되기 시작한다(Step 12). 이 경우, 신호 처리부(188)는, 모든 PD(291)로부터 판독되는 화소 신호를 합산함에 의해, 위상차 검출 화소(270) 전체의 화소 신호를 취득할 수 있다.
PD(291)에 더욱 전하가 축적되어, PD(291) 전체의 전하가 오버플로우하면, 도 21에 도시하는 바와 같이, 오버플로우한 전하는, 3번째로 배리어가 약한 경로(S13)로, FD(192)에 누입 시작한다(Step 13). FD(192)는, PD(291)로부터의 전하의 전송 전에 리셋되기 때문에, PD(291)로부터 FD(192)로의 전하의 누입이 촬상 특성에 주는 영향은 작다.
PD(291)에 더욱 전하가 축적되어, PD(291) 전체로부터 오버플로우하는 전하가 많아지면, 도 22에 도시하는 바와 같이, 그 전하는, 가장 배리어가 강한 경로(S14)로 N형 불순물(313)에 누입된다(Step 14). N형 불순물(313)은, 전원 전극(197)과 접속하기 때문에, PD(291)로부터 누입된 전하는 전원 전극(197)에 배출된다.
이상과 같이, CMOS 이미지 센서의 제3 실시의 형태에서는, 분할화소 분리벽(311)이, 표면 트렌치(311A)와 이면 트렌치(311B)에 의해 형성된다. 따라서, 분할화소 분리벽(311)이 형성되는 영역 중의, FD(192)와는 반대측의 수평 방향 또는 수직 방향의 단부와 FD(192)의 영역에서 표면 트렌치(221A)를 형성하지 않고, 수평 방향의 단부에 불순물(302)을 형성하고, 수직 방향의 단부에 불순물(302)보다 포텐셜이 깊은 불순물(303)을 형성할 수 있다. 이에 의해, 수직 방향으로 인접하는 PD 사이의 전하의 누입과, 수평 방향으로 인접하는 PD 사이의 전하의 누입을 단계적으로 발생시킬 수 있다.
(위상차 검출 화소의 제2의 구조례)
도 23은, 도 15의 위상차 검출 화소(270)의 제2의 구조례인 도 16의 B-B' 단면도 및 C-C' 단면도이다.
도 23에 도시하는 구성 중, 도 16 내지 도 18의 구성과 같은 구성에는 같은 부호를 붙이고 있다. 중복되는 설명에 관해서는 적절히 생략한다.
도 23의 위상차 검출 화소(270)의 구조는, 불순물(302)과 불순물(303) 대신에 불순물(321)이 마련되는 점, 및, 새롭게 표면 트렌치(322)와 표면 트렌치(323)가 마련되는 점이, 도 16 내지 도 18의 구조와 다르다. 도 23의 위상차 검출 화소(270)에서는, 경로(S11)와 경로(S12)의 배리어의 강도가, 불순물 농도가 아니라, 표면 트렌치(322) 및 표면 트렌치(323)에 의해 제어된다.
구체적으로는, 도 23의 위상차 검출 화소(270)에서, 분할화소 분리벽(311)의 FD(192)와는 반대측의 수평 방향 또는 수직 방향의 단부의 표면측에는, 동일한 불순물 농도의 불순물(321)이 형성된다. 또한, 수평 방향의 단부의 표면측에는, 깊이 방향의 길이가 표면 트렌치(311A)에 비하여 짧은 표면 트렌치(322)가 형성된다. 수직 방향의 단부의 표면측에는, 깊이 방향의 길이가 표면 트렌치(322)에 비하여 길고, 또한, 표면 트렌치(311A)에 비하여 짧은 표면 트렌치(323)가 형성된다.
이에 의해, 표면 트렌치(322)와 이면 트렌치(311B), 및, 표면 트렌치(323)와 이면 트렌치(311B)는 각각 접촉하지 않고, 표면 트렌치(322)와 이면 트렌치(311B)의 간격은, 표면 트렌치(323)와 이면 트렌치(311B)의 간격에 비하여 넓다. 따라서, 동일한 위상차 검출 화소(270) 내의 PD(291) 사이는 전기적으로 차단되지 않고, 경로(S11)의 배리어는, 경로(S12)의 배리어에 비하여 약해진다.
(위상차 검출 화소의 제3의 구조례)
도 24는, 도 15의 위상차 검출 화소(270)의 제3의 구조례인 도 16의 E-E' 단면도이다.
도 24에 도시하는 구성 중, 도 16 내지 도 18의 구성과 같은 구성에는 같은 부호를 붙이고 있다. 중복되는 설명에 관해서는 적절히 생략한다.
도 24의 위상차 검출 화소(270)의 구조는, 위상차 검출 화소(270)의 화소 영역(181)상의 위치에 응하여, 분할화소 분리벽(311), 컬러 필터(231), 및 온 칩 렌즈(232)의 위상차 검출 화소(270)에서의 위치가 다른 점이, 도 16 내지 도 18의 구조와 다르다.
즉, 일반적으로, CMOS 이미지 센서의 화각(畵角)의 중심과, 화각의 단부(端部)에서는, 온 칩 렌즈로부터의 광의 입사각도가 다르다. 이에 의해, 단부의 화소에서는, 광이 충분히 PD에 입사되지 않고, 화소 신호가 저하된다.
따라서 도 24의 위상차 검출 화소(270)에서는, 위상차 검출 화소(270)의 화소 영역(181)상의 위치에 응하여, 분할화소 분리벽(311), 컬러 필터(231), 및 온 칩 렌즈(232)의 위상차 검출 화소(270)에서의 위치를 변화시킨다.
구체적으로는, 위상차 검출 화소(270)의 화소 영역(181)상의 위치가, CMOS 이미지 센서의 화각의 중심인 경우, 도 24의 A에 도시하는 바와 같이, 컬러 필터(231)와 온 칩 렌즈(232)는, P형 불순물(210)의 중심이 중심이 되도록 배치된다. 또한, 분할화소 분리벽(311)은, P형 불순물(210)의 수평 방향 또는 수직 방향의 중심에 형성된다.
한편, 위상차 검출 화소(270)의 화소 영역(51)상의 위치가, CMOS 이미지 센서의 화각의 단부인 경우, 도 24의 B에 도시하는 바와 같이, 컬러 필터(231)와 온 칩 렌즈(232)의 중심이, P형 불순물(210)의 중심으로부터 어긋나도록 배치된다. 또한, 분할화소 분리벽(311)은, P형 불순물(210)의 수평 방향 또는 수직 방향의 중심으로부터 어긋난 위치에 형성된다. 즉, P형 불순물(210)은, 불균등하게 P형 불순물(301-1 내지 301-4)로 분할된다. 도 24의 예에서는, P형 불순물(301)의 사이즈에 응하여, PD(291)의 사이즈도 다르다.
이상에 의해, 위상차 검출 화소(270)의 광학 중심을, 위상차 검출 화소(270)의 중심에 접근하는 동보정(瞳補正)을 행할 수가 있다. 그 결과, 위상차 검출 화소(270)의 화소 영역(181)상의 위치에 응하여 발생한 화소 신호의 차를 억제할 수 있다. 또한, 컬러 필터(231)와 온 칩 렌즈(232)의 위치뿐만 아니라, 분할화소 분리벽(311)의 위치도 변화시키기 때문에, 화각의 단부의 입사각도가 큰 경우라도, 화소 신호의 차를 억제할 수 있다.
또한, 도 24의 예에서는, 컬러 필터(231)와 온 칩 렌즈(232)의 위치와, 분할화소 분리벽(311)의 위치의 양쪽을, 위상차 검출 화소(270)의 화소 영역(181)상의 위치에 응하여 변화시켰지만, 어느 일방만을 변화시키도록 하여도 좋다.
(위상차 검출 화소의 제4의 구조례)
도 25는, CMOS 이미지 센서의 제3 실시의 형태의 화각의 단부의 위상차 검출 화소(270)의 제4의 구조례인 도 16의 E-E' 단면도이다.
도 25에 도시하는 구성 중, 도 24의 구성과 같은 구성에는 같은 부호를 붙이고 있다. 중복되는 설명에 관해서는 적절히 생략한다.
도 25의 위상차 검출 화소(270)의 구조는, P형 불순물(301)의 사이즈에 의하지 않고 PD(291)의 사이즈가 일정한 점이, 도 24의 구조와 다르다.
구체적으로는, 도 25의 위상차 검출 화소(270)에서는, P형 불순물(301)의 최소 사이즈에 응한 사이즈의 PD(291)가, 위상차 검출 화소(270)의 경계측에 형성된다. 이에 의해, 각 PD(291)의 사이즈가 동일하게 되고, 각 분할화소(271)의 축적 전하의 포화량이 동일하게 된다.
(위상차 검출 화소의 제4의 구조례의 제조 방법)
도 26은, 도 25의 위상차 검출 화소(270)의 PD(291)의 제조 방법을 설명하는 도면이다.
도 26의 A에 도시하는 바와 같이, 우선, 위상차 검출 화소(270)의 사이즈에 응한 간격으로 표면 트렌치(223A)가 P형 불순물(210)에 형성된다. 또한, 인접하는 2개의 표면 트렌치(223A)를, 인접하는 다른 위상차 검출 화소(270)와의 경계로 하는 위상차 검출 화소(270)의 화소 영역(181)상의 위치에 응하여, 그 2개의 표면 트렌치(223A) 사이의 위치에 표면 트렌치(311A)가 형성된다.
다음에, 도 26의 B에 도시하는 바와 같이, 표면 트렌치(223A)의 중심이 중심이 되도록, 위상차 검출 화소(270)를 넘어 인접하는 2개의 분할화소(271)분의 PD(291)에 대응하는 패턴이 형성된다. 그리고, 형성된 패턴에 응하여 N형 불순물이 주입됨에 의해, 위상차 검출 화소(270)를 넘어 인접하는 2개의 분할화소(271)분의 PD(291)가 형성된다.
최후에, 도 26의 C에 도시하는 바와 같이, 표면 트렌치(223A)와 접촉하도록 이면 트렌치(223B)가 형성된다. 이에 의해, 인접하는 2개의 분할화소(271)분의 PD(291)가 분할되고, 각 분할화소(271)의 PD(291)가, 화소 분리벽(223)측, 즉 위상차 검출 화소(270)의 경계측에 형성된다.
또한, 표면 트렌치(311A)와 접촉하도록 이면 트렌치(311B)가 형성되고, 컬러 필터(231)와 온 칩 렌즈(232)가, 위상차 검출 화소(270)의 화소 영역(181)상의 위치에 응한 위치에 형성된다.
이상과 같이, 도 26의 제조 방법에서는, 2개의 분할화소(271)분의 PD(291)가 일단 형성되고, 그 2개의 분할화소(271)분의 PD(291)가 화소 분리벽(223)에 의해 각 분할화소(271)의 PD(291)로 분할된다. 따라서, 각 분할화소(271)의 PD(291)가 개별적으로 형성되는 경우에 비하여, PD(291) 형성시의 패턴 형성을 용이하게 행할 수 있다.
이에 대해, 각 분할화소(271)의 PD(291)를 개별적으로 형성하는 경우, PD(291) 형성시에, 통상의 사이즈보다 작은, P형 불순물(301)의 최소 사이즈에 응한 사이즈의 PD(291)에 대응하는 패턴을 형성할 필요가 있다. 따라서, PD(291) 형성시의 패턴 형성의 난이도가 높다.
(위상차 검출 화소의 제5의 구조례)
도 27은, 본 개시를 적용한 CMOS 이미지 센서의 제3 실시의 형태의 화각의 단부의 위상차 검출 화소(270)의 제5의 구조례인 도 16의 E-E' 단면도이다.
도 27에 도시하는 구성 중, 도 25의 구성과 같은 구성에는 같은 부호를 붙이고 있다. 중복되는 설명에 관해서는 적절히 생략한다.
도 27의 위상차 검출 화소(270)의 구조는, 위상차 검출 화소(270)의 화소 영역(181)상의 위치에 의하지 않고, 표면 트렌치(311A)가 위상차 검출 화소(270)의 중앙에 형성되는 점, PD(291)의 표면측의 사이즈가 이면측의 사이즈에 비하여 큰 점, 및, PD(291)의 표면측의 포텐셜이 이면측에 비하여 깊은 점이, 도 25의 구조와 다르다.
구체적으로는, 도 27의 위상차 검출 화소(270)에서는, 이면 트렌치(311B)의 위치가, 위상차 검출 화소(270)의 화소 영역(181)상의 위치에 응하여 다르다. 한편, 표면 트렌치(311A)의 위치는, 위상차 검출 화소(270)의 화소 영역(181)상의 위치에 의하지 않고, 위상차 검출 화소(270)의 중앙에 형성된다.
따라서 도 27에 도시하는 바와 같이, 화각의 단부의 위상차 검출 화소(270)에서는, 표면 트렌치(311A)와 이면 트렌치(311B)의 위치는 다르고, 표면 트렌치(311A)와 이면 트렌치(311B)는 접촉하지 않는다.
또한, PD(291)의 이면측의 수평 방향 및 수직 방향의 사이즈는, 각각, P형 불순물(301)의 수평 방향, 수직 방향의 최소 사이즈에 응한 사이즈이다. 한편, PD(291)의 표면측의 수평 방향 및 수직 방향의 사이즈는, 각각, 위상차 검출 화소(270)의 P형 불순물(210)의 수평 방향, 수직 방향의 반분의 사이즈에 대응한다. 모든 PD(291)의 사이즈는 동일하다. 또한, PD(291)의 표면측의 포텐셜은, 이면측에 비하여 깊다.
이상과 같이, 도 27의 위상차 검출 화소(270)에서는, 표면 트렌치(311A)가, 위상차 검출 화소(270)의 화소 영역(181)상의 위치에 의하지 않고, 위상차 검출 화소(270)의 중앙에 형성된다. 따라서, PD(291)의 표면측의 수평 방향 및 수직 방향의 사이즈를, 각각, 위상차 검출 화소(270)의 P형 불순물(210)의 수평 방향, 수직 방향의 반분의 사이즈에 대응하는 사이즈로 할 수 있다. 그 결과, 도 26의 경우와 비교하여 PD(291)의 사이즈가 커지고, PD(291)에 축적 가능한 전하량이 증가한다.
또한, PD(291)의 표면측의 사이즈가 충분히 크고, 포텐셜이 깊기 때문에, PD(291)의 포화 전하량은 크다.
(위상차 검출 화소의 제5의 구조례의 제조 방법)
도 28 및 도 29는, 도 27의 위상차 검출 화소(270)의 PD(291)의 제조 방법을 설명하는 도면이다.
도 28의 A에 도시하는 바와 같이, 우선, 위상차 검출 화소(270)의 사이즈에 응한 간격으로 표면 트렌치(223A)가 P형 불순물(210)에 형성된다. 또한, 인접하는 2개의 표면 트렌치(223A) 사이의 중앙에 표면 트렌치(311A)가 형성된다.
다음에, 도 28의 B에 도시하는 바와 같이, 표면 트렌치(223A)의 중심이 중심이 되도록, 위상차 검출 화소(270)를 넘어 인접하는 2개의 분할화소(271)분의 PD(291)의 이면측에 대응하는 패턴이 형성된다. 그리고, 형성된 패턴에 응하여 이면측에 N형 불순물이 주입됨에 의해, 위상차 검출 화소(270)를 넘어 인접하는 2개의 분할화소(271)분의 PD(291)의 이면측이 형성된다.
그리고, 도 29의 A에 도시하는 바와 같이, 각 분할화소(271)의 PD(291)의 표면측에 대응하는 패턴이 형성된다. 그리고, 형성된 패턴에 응하여 표면측에 N형 불순물이 주입됨에 의해, 각 분할화소(271)의 PD(291)의 표면측이, 그 분할화소(271)에 대응하는, 2개의 분할화소(271)분의 PD(291)의 이면측에 접속하도록 형성된다.
최후에, 도 29의 B에 도시하는 바와 같이, 표면 트렌치(223A)와 접촉하도록 이면 트렌치(223B)가 형성된다. 이에 의해, 인접하는 2개의 분할화소(271)분의 PD(291)의 이면측이 분할되고, 각 분할화소(271)의 PD(291)의 이면측이, 화소 분리벽(223)측, 즉 위상차 검출 화소(270)의 경계측에 형성된다.
또한, 인접하는 2개의 표면 트렌치(223A)를, 인접하는 다른 위상차 검출 화소(270)와의 경계로 하는 위상차 검출 화소(270)의 화소 영역(181)상의 위치에 응하여, 이면 트렌치(311B)가 형성된다. 또한, 컬러 필터(231)와 온 칩 렌즈(232)가, 위상차 검출 화소(270)의 화소 영역(181)상의 위치에 응한 위치에 형성된다.
이상과 같이, 도 28 및 도 29의 제조 방법에서는, 2개의 분할화소(271)분의 PD(291)의 이면측이 일단 형성되고, 그 2개의 분할화소(271)분의 PD(291)의 이면측이 화소 분리벽(223)에 의해 각 분할화소(271)의 PD(291)의 이면측에 분할된다. 따라서, 도 26의 경우와 마찬가지로, 각 분할화소(271)의 PD(291)의 이면측이 개별적으로 형성되는 경우에 비하여, PD(291)의 이면측의 형성시의 패턴 형성을 용이하게 행할 수 있다.
또한, 도 27의 위상차 검출 화소(270)에서는, 표면 트렌치(311A)가 형성되었지만, 표면 트렌치(311A)는 형성되지 않아도 좋다.
(위상차 검출 화소의 제6의 구조례)
도 30 및 도 31은, 도 15의 위상차 검출 화소(270)의 제6의 구조례를 도시하는 도면이다.
도 30 및 도 31에 도시하는 구성 중, 도 16 내지 도 18의 구성과 같은 구성에는 같은 부호를 붙이고 있다. 중복되는 설명에 관해서는 적절히 생략한다.
도 30 및 도 31의 위상차 검출 화소(270)의 구조는, 화소 분리벽(222)이, N형 불순물(312 내지 315) 및 P형 불순물(316)을 끼우는 2개의 표면 트렌치(222A)와, 그 2개의 표면 트렌치(222A)와 각각 접촉하는 2개의 이면 트렌치(222B)에 의해 형성되는 점, 및, P형 불순물(210)이 웰 전극(198)과 접속되는 점이, 도 16 내지 도 18의 구조와 다르다.
도 30의 A와 도 30의 B는, 각각, 위상차 검출 화소(270)를 CMOS 이미지 센서의 표면측, 이면측에서 본 도면이고, 도 31의 A 및 도 31의 B는, 각각, 도 30의 A의 A-A' 단면도, B-B' 단면도이다.
도 30 및 도 31의 위상차 검출 화소(270)에서는, 화소 분리벽(223)은, N형 불순물(312 내지 315) 및 P형 불순물(316)을 끼우는 2개의 표면 트렌치(222A)와, 그 2개의 표면 트렌치(222A)와 각각 접촉하는 2개의 이면 트렌치(222B)에 의해 형성된다. 이에 의해, 리셋 트랜지스터(193), 증폭 트랜지스터(194), 선택 트랜지스터(195), 전원 전극(197), 및 웰 전극(198)과, P형 불순물(210)과의 사이를 전기적으로 완전히 분리할 수 있다.
그 결과, 전원 전극(197)을 PD(291)와 분리할 수 있다. 또한, PD(291)로부터의 전하의 리셋 트랜지스터(193), 증폭 트랜지스터(194), 선택 트랜지스터(195), 전원 전극(197), 또는 웰 전극(198)에의 누입에 의한 촬상 특성의 열화를 억제할 수 있다. 또한, P형 불순물(210)은, 웰 전극(198)과 직접 접속되기 때문에, P형 불순물(210)의 전위는 웰 전극(198)의 전위에 고정할 수 있다.
또한, 표면 트렌치(222A) 및 이면 트렌치(222B)의 재료로서, 금속이나 투과율이 낮은 재료를 사용하는 경우, 리셋 트랜지스터(193), 증폭 트랜지스터(194), 선택 트랜지스터(195), 전원 전극(197), 및 웰 전극(198)과, P형 불순물(210)과의 사이를 광학적으로도 완전히 분리시킬 수 있다.
(위상차 검출 화소의 제7의 구조례)
도 32 및 도 33은, 도 15의 위상차 검출 화소(270)의 제7의 구조례를 도시하는 도면이다.
도 32 및 도 33에 도시하는 구성 중, 도 16 내지 도 18의 구성과 같은 구성에는 같은 부호를 붙이고 있다. 중복되는 설명에 관해서는 적절히 생략한다.
도 32 및 도 33의 위상차 검출 화소(270)의 구조는, 화소 분리벽(222) 대신에 화소 분리벽(351)이 형성되는 점, 및, 새롭게 표면 트렌치(352)와 더미의 표면 트렌치(353)가 형성되는 점이, 도 16 내지 도 18의 구조와 다르다.
도 32의 A와 도 32의 B는, 각각, 위상차 검출 화소(270)를 CMOS 이미지 센서의 표면측, 이면측에서 본 도면이고, 도 33의 A 및 도 33의 B는, 각각, 도 32의 A의 A-A' 단면도, B-B' 단면도이다.
도 32 및 도 33의 위상차 검출 화소(270)에서는, 위상차 검출 화소(270)를 넘어 수직 방향으로 인접하는 P형 불순물(301)의 사이에 화소 분리벽(351)이 형성된다. 화소 분리벽(351)은, 표면 트렌치(351A)와 이면 트렌치(351B)가 접촉함에 의해 형성된다. 이에 의해, 위상차 검출 화소(190)를 넘어 수직 방향으로 인접하는 PD(291) 사이의 전하의 누입을 방지할 수 있다.
또한, 표면 트렌치(351A)와의 사이에, N형 불순물(312 내지 315) 및 P형 불순물(316)을 끼우도록, 표면 트렌치(352)(전극용 트렌치)가 형성된다. 또한, 표면 트렌치(352)에 가장 가까운 분할화소 분리벽(311)에 대해, 표면 트렌치(352)와 대칭이 되는 위치에, 더미의 표면 트렌치(353)가 형성된다. 이에 의해, 각 PD(291)의 사이즈를 동일하게 할 수 있다.
즉, 표면 트렌치(352)가 형성되는 P형 불순물(301)에서는, 표면 트렌치(352)의 영역에 PD(291)를 형성할 수가 없다. 따라서, 표면 트렌치(352)가 형성되는 P형 불순물(301)에 형성된 PD(291)의 사이즈는, 표면 트렌치(352)가 형성되지 않는 P형 불순물(301)에 형성된 PD(291)의 사이즈에 비하여 작아진다.
따라서, 도 32 및 도 33의 위상차 검출 화소(270)에서는, 표면 트렌치(352)가 형성되지 않는 P형 불순물(301)에서, 표면 트렌치(352)에 대응하는 위치에 더미의 표면 트렌치(353)가 형성된다. 이에 의해, 표면 트렌치(352)의 유무에 의하지 않고, 각 P형 불순물(301)에 형성되는 PD(291)의 사이즈는 동일하게 된다. 또한, PD(291)의 형상이 대칭성을 갖는다.
또한, P형 불순물(301) 중의, 표면 트렌치(352) 또는 표면 트렌치(353)가 형성되는 영역의 이면측에는 PD(291)를 형성할 수 있기 때문에, PD(291)의 개구율은 크다. 따라서, 감도는 좋다.
(위상차 검출 화소의 제8의 구조례)
도 34 및 도 35는, 도 15의 위상차 검출 화소(270)의 제8의 구조례를 도시하는 도면이다.
도 34 및 도 35에 도시하는 구성 중, 도 32 및 도 33의 구성과 같은 구성에는 같은 부호를 붙이고 있다. 중복되는 설명에 관해서는 적절히 생략한다.
도 34 및 도 35의 위상차 검출 화소(270)의 구조는, 표면 트렌치(352) 대신에 표면 트렌치(371)가 형성되는 점, 및, 표면 트렌치(353)가 형성되지 않는 점이, 도 32 및 도 33의 구조와 다르다.
도 34의 A와 도 34의 B는, 각각, 위상차 검출 화소(270)를 CMOS 이미지 센서의 표면측, 이면측에서 본 도면이고, 도 35의 A 및 도 35의 B는, 각각, 도 34의 A의 A-A' 단면도, B-B' 단면도이다.
도 34 및 도 35의 위상차 검출 화소(270)에서는, 표면 트렌치(351A)와의 사이에, N형 불순물(312 내지 315) 및 P형 불순물(316)을 끼우도록, 표면 트렌치(371)(전극용 트렌치)가 형성된다. 표면 트렌치(371)의 깊이 방향의 길이는, 표면 트렌치(351A)에 비하여 충분히 작다.
따라서 P형 불순물(301)에 표면 트렌치(371)가 형성되는 경우라도, 표면측의 전 영역에 PD(291)를 형성할 수 있다. 따라서, 표면 트렌치(371)의 유무에 의하지 않고, 각 P형 불순물(301)에 형성된 PD(291)의 사이즈를 동일하게 할 수 있다. 또한, PD(291)의 사이즈를 충분히 크게 할 수 있다.
또한, 표면 트렌치(371)는, 예를 들면, CION, STI, II 분리 등에 의해 형성할 수 있다.
(위상차 검출 화소의 제9의 구조례)
도 36은, 도 15의 위상차 검출 화소(270)의 제9의 구조례를 도시하는 도면이다.
도 36에 도시하는 구성 중, 도 32 및 도 33의 구성과 같은 구성에는 같은 부호를 붙이고 있다. 중복되는 설명에 관해서는 적절히 생략한다.
도 36의 위상차 검출 화소(270)의 구조는, 인접하는 위상차 검출 화소(270)의 사이즈가 다른 점이, 도 32 및 도 33의 구조와 다르다.
도 36의 A는, 3(횡)×3(종)의 위상차 검출 화소(270)를 CMOS 이미지 센서의 표면측에서 본 도면이고, 도 36의 B는, 도 36의 A의 A-A' 단면도이다. 또한, 도 36의 A에서는, 설명의 편의상, 이면측에 형성된 온 칩 렌즈(232)를 도시하고 있다.
도 36에서는, 녹색의 컬러 필터(231)를 갖는 위상차 검출 화소(270)가, 그 위상차 검출 화소(270)와 인접하는 청색 또는 적색의 컬러 필터(231)를 갖는 위상차 검출 화소(270)와 자신의 양쪽의 N형 불순물(312 내지 315) 및 P형 불순물(316)을 포함한다. 따라서, 녹색의 컬러 필터(231)를 갖는 위상차 검출 화소(270)를 구성하는 모든 P형 불순물(301)에는, 자신 또는 자신과 인접하는 위상차 검출 화소(270)의 표면 트렌치(352), N형 불순물(312 내지 315), 및 P형 불순물(316)이 형성된다.
따라서, 모든 P형 불순물(301)에서, 표면측의 표면 트렌치(352)의 영역에 PD(291)가 형성되지 않고, 각 P형 불순물(301)에 형성된 PD(291)의 사이즈는 동일하게 된다. 또한, 각 PD(291)의 형상은 대칭성을 갖는다.
한편, 청색 및 적색의 컬러 필터(231)를 갖는 위상차 검출 화소(270)는, N형 불순물(312 내지 315) 및 P형 불순물(316)을 포함하지 않는다. 따라서, 청색 및 적색의 컬러 필터(231)를 갖는 위상차 검출 화소(270)를 구성하는 모든 P형 불순물(301)에는, 표면 트렌치(352)가 형성되지 않는다.
따라서, 모든 P형 불순물(301)에서, 표면측의 전 영역에 PD(291)를 형성할 수 있다, 각 P형 불순물(301)에 형성된 PD(291)의 사이즈는 동일하게 된다. 또한, 각 PD(291)의 형상은 대칭성을 갖는다.
이상에 의해, 녹색의 컬러 필터(231)를 갖는 위상차 화소(270)의 PD(291)의 사이즈를, 적색이나 청색의 컬러 필터(231)를 갖는 위상차 검출 화소(270)의 PD(291)의 사이즈에 비하여 크게 하여, 감도를 향상시키는 것이 가능하다.
그 결과, 예를 들면, 감도가 높고, 수가 많은, 녹색의 컬러 필터(231)를 갖는 위상차 검출 화소(270)만 SN비가 큰 화소 신호를 취득함에 의해, 광(廣)다이내믹 레인지의 컬러 화상을 얻을 수 있다. 즉, 녹색의 컬러 필터를 갖는 위상차 검출 화소(270)의 SN비가 큰 화소 신호로부터 얻어지는 다이내믹 레인지가 넓은 휘도 정보와, 다른 위상차 검출 화소(270)의 색정보를 처리함으로써 얻어지는 컬러 정보를 합성하여, 광다이내믹 레인지의 컬러 화상을 얻을 수 있다.
또한, 도 36의 예에서는, 각 위상차 검출 화소(270)에 대응하는 표면의 영역에 컬러 필터(231)와 온 칩 렌즈(232)가 형성되었지만, 컬러 필터(231)와 온 칩 렌즈(232)의 사이즈는, 모든 위상차 검출 화소(270)에서 동일하게 하여도 좋다.
상술한 하나의 화소 분리벽(111)(112, 113, 222, 223, 351) 또는 분할화소 분리벽(221)(311)을 구성하는 표면 트렌치(111A)(112A, 113A, 221A, 222A, 223A, 311A, 322, 323, 351A)와 이면 트렌치(111B)(112B, 113B, 221B, 222B, 223B, 311B, 351B)의 재질이나 구조는, 동일하여도 좋고, 달라도 좋다.
또한, 화소 분리벽(111)(112, 113, 222, 223, 351)을 구성하는 표면 트렌치(111A)(112A, 113A, 222A, 223A, 351A)와 이면 트렌치(111B)(112B, 113B, 222B, 223B, 351B)의 재질이나 구조와, 분할화소 분리벽(221)(311)을 구성하는 표면 트렌치(221A)(311A, 322, 323)와 이면 트렌치(221B)(311B)의 재질이나 구조는, 달라도 좋다. 이들의 재질이나 구조는, 광의 입사각도나 화소(71)(위상차 검출 화소(190, 270))의 사이즈 등에 의해 결정할 수 있다. 예를 들면, 이면 트렌치(223B)와 이면 트렌치(311B)의 재료는, 굴절율 등이 다르도록 하여도 좋다.
또한, 예를 들면, 도 37에 도시하는 바와 같이, 이색(異色)의 컬러 필터(231)를 갖는, 인접하는 위상차 검출 화소(270)의 PD(291) 사이의 이면 트렌치(223B)는, 금속(382)으로 형성되도록 하여도 좋다. 이면 트렌치(223B)가, 금속(382)나 불순물 도펀트된 Poly 등의 도체로 형성되는 경우에는, 도체와 반도체 기판(P형 불순물(301))이 쇼트하는 것을 방지하기 위해, 도체와 반도체 기판(P형 불순물(301))의 사이에 산화막이나 질화막 등의 절연막(381)이 형성된다. 한편, 같은 색의 컬러 필터(231)를 갖는, 동일한 위상차 검출 화소(270) 내의 PD(291) 사이의 이면 트렌치(311B)는, 산화막 등의 투과율이 높은 재료로, 이면 트렌치(223B)에 비하여 가늘게 형성되도록 하여도 좋다.
또한, 도 37의 A는, 위상차 검출 화소(270)의 도 16의 E-E' 단면도이다. 또한, 도 37의 B는, CMOS 이미지 센서(180)의 이면측에서 본 도면이다.
이면 트렌치(223B)와 이면 트렌치(311B)가, 도 37에 도시하는 바와 같이 구성됨에 의해, 비스듬하게 입사하여, 이면 트렌치(223B)의 주변에 집광되는 광은, P형 불순물(301)을 통과하여 이면 트렌치(223B)의 금속(382)에 의해 반사된다. 따라서, 혼색을 억제할 수 있다. 또한, 이면 트렌치(311B)의 주변에 집광된 광은 이면 트렌치(311B)에 의해 반사하지 않고, PD(291)에 입사한다. 따라서, 감도의 로스의 발생을 억제할 수 있다.
이에 대해, 이면 트렌치(311B)가, 이면 트렌치(223B)와 마찬가지로 금속을 포함하는 경우, 이면 트렌치(311B)의 주변에 집광된 광은 이면 트렌치(311B)에서 반사하고, PD(291)에는 입사되지 않는다. 따라서, 감도의 로스가 발생한다.
또한, 이면 트렌치(311B)의 폭(반도체 기판에 수평한 방향의 길이)은, 입사광의 파장에 대해 충분히 작은 폭으로 하는 것이 바람직하다. 이면 트렌치(311B)의 폭이, 입사광에 대해 충분히 작은 폭인 경우, 반도체 기판의 재료인 실리콘(Si)과는 굴절율이 다른 산화막 등으로 형성되는 이면 트렌치(311B)에 입사된 광은, 회절되고, 각 PD(291)에 분할되어 입사된다. 따라서, 보다 감도의 로스의 발생을 억제할 수 있다.
또한, 이면 트렌치(223B)는, 금속이 아니라, 폴리실리콘 등의 다른 투과율이 낮은 재료를 포함하도록 하여도 좋다.
도 38은, 도 37의 이면 트렌치(223B)와 이면 트렌치(311B)의 제조 방법을 설명하는 도면이다.
도 38에 도시하는 바와 같이, 제1의 공정에서는, P형 불순물(210)의 위에 레지스트 패턴(391)이 형성되고, 이면 트렌치(223B)와 이면 트렌치(311B)에 대응하는 영역의 P형 불순물(210)의 에칭이 행하여진다. 그리고, 레지스트 패턴(391)이 박리된다.
제2의 공정에서는, P형 불순물(210)의 위에 산화막 등의 얇은 절연막(392)이 형성된다. 여기서, 상술한 바와 같이, 이면 트렌치(311B)는, 이면 트렌치(223B)에 비하여 가늘다. 즉, 에칭된 이면 트렌치(311B)에 대응하는 영역의 폭은, 에칭된 이면 트렌치(223B)에 대응하는 영역의 폭에 비하여 좁다. 따라서, 에칭된 이면 트렌치(311B)에 대응하는 영역은, 절연막(392)으로 채워지지만, 에칭된 이면 트렌치(223B)에 대응하는 영역은, 절연막(392)으로 채워지지 않는다.
제3의 공정에서는, 절연막(392)의 위에 금속막(메탈)(393)이 형성된다. 이때, 이면 트렌치(311B)에 대응하는 영역은, 절연막(392)으로 채워져 있기 때문에, 이면 트렌치(311B)에 대응하는 영역에 금속막(393)은 매입되지 않는다. 그렇지만, 이면 트렌치(223B)에 대응하는 영역은, 절연막(392)으로 채워져 있지 않기 때문에, 금속막(393)도 매입된다.
제4의 공정에서는, 여분의 금속막(393)이 에칭되어, 이면 트렌치(223B)의 금속(382)이 형성된다. 이 후, 여분의 산화막(392)이 에칭되어, 이면 트렌치(223B)의 절연막(381)과 이면 트렌치(311B)가 형성된다.
이상과 같이, 이면 트렌치(223B)와 이면 트렌치(311B)의 폭이 다르기 때문에, 산화막(392)의 형성 후에 금속막(393)을 형성하는 것만으로, 이면 트렌치(223B)와 이면 트렌치(311B)의 재질을 다르게 할 수 있다. 그 결과, 이면 트렌치(223B)와 이면 트렌치(311B)의 재질이 다름에 의한 제조 공정의 대폭적인 증가를 억제할 수 있다.
또한, 도 37의 예에서는, 이면 트렌치(223B)(311B)는, 표면 트렌치(223A)(311A)와 접촉하도록 하였지만, 도 39의 A에 도시하는 바와 같이, 접촉하지 않도록 하여도 좋다. 도 39의 A에 도시하는 바와 같이, 이면 트렌치(223B) 및 이면 트렌치(311B)의 이면에 수직한 깊이 방향의 길이가 짧은 경우, 제조가 용이하고, 반도체 기판에 대한 데미지도 적다. 또한, 도 39의 A에서, 표면 트렌치(223A) 및 표면 트렌치(311A)는 형성되지 않아도 좋다.
또한, 도 39의 B에 도시하는 바와 같이, 표면 트렌치(223A) 및 표면 트렌치(311A)는 형성되지 않고, 이면 트렌치(223B)와 이면 트렌치(311B)의 깊이 방향의 길이는 다르도록 하여도 좋다. 이 경우, 이면 트렌치(223B)와 이면 트렌치(311B)의 분리 성능을 다르게 할 수 있다.
또한, 도 39의 C에 도시하는 바와 같이, 표면 트렌치(311A)는 형성되지 않아도 좋다. 이 경우, 같은 색의 컬러 필터(231)를 갖는, 동일한 위상차 검출 화소(270) 내의 PD(291) 사이는 완전히 분리되지 않는다. 또한, 표면 트렌치(223A)뿐만 아니라, 표면 트렌치(331A)도 형성되지 않도록 할 수도 있다.
또한, 도 39의 D에 도시하는 바와 같이, 표면 트렌치(223A)와 표면 트렌치(311A)가 금속에 의해 형성되도록 하여도 좋다. 이 경우, 이면 트렌치(223B)(311B)의 산화막을 투과한 광이 표면 트렌치(223A)(311A)에서 반사되어, 보다 감도의 로스의 발생이 억제된다.
또한, 표면 트렌치(111A)(112A, 113A, 222A, 223A, 351A)와 이면 트렌치(111B)(112B, 113B, 222B, 223B, 351B)가, 금속계의 재료나 폴리실리콘 등의 투과율이 낮은 재료로 형성되는 경우, 표면 트렌치(111A)(112A, 113A, 222A, 223A, 351A)와 이면 트렌치(111B)(112B, 113B, 222B, 223B, 351B)에는, 전위를 고정한 접속부가 마련된다.
또한, 제2 및 제3 실시의 형태에서는, 화소 영역(181)에 위상차 검출 화소(190)(270)가 어레이형상으로 배치되는 것으로 하였지만, 위상차 검출 화소(190)(270)뿐만 아니라, 통상의 화소도 배치되도록 하여도 좋다.
예를 들면, 도 40에 도시하는 바와 같이, 화소 영역(181)의 중심에만 위상차 검출 화소(270)가 배치되고, 다른 영역에는, 통상의 화소(400)가 배치되도록 하여도 좋다. 또한, 도 40은, 화소 영역(181)의 중심을 중심으로 한 3×3의 화소(400) 또는 위상차 검출 화소(270)의 영역을 CMOS 이미지 센서의 표면측에서 본 도면이다.
통상의 화소(400)의 웰인 P형 불순물(401)에는, PD가 형성된다. P형 불순물(401)은, 전송 트랜지스터의 게이트 전극(402)을 통하여, N형 불순물로 이루어지는 FD(403)와 접속된다. FD(403)는, 리셋 트랜지스터의 게이트 전극(404)을 통하여, 전원 전극과 접속된 N형 불순물(405)과 접속됨과 함께, 증폭 트랜지스터의 게이트 전극(406)과 접속된다.
N형 불순물(405)은, 증폭 트랜지스터의 게이트 전극(406)을 통하여, 선택 트랜지스터의 드레인을 형성하는 N형 불순물(407)과 접속되고, N형 불순물(407)은, 선택 트랜지스터의 게이트 전극(408)을 통하여, 수직 신호선(183)과 접속하는 N형 불순물(409)과 접속된다. 또한, 화소(400)에는, 웰 전극과 접속하는 P형 불순물(410)이 형성된다.
화소(400)를 넘어 수직 방향으로 인접하는 P형 불순물(401)의 사이에는, FD(403), N형 불순물(405), N형 불순물(407), N형 불순물(409), 및 P형 불순물(410)을 끼우는 화소 분리벽(411)이 형성된다. 또한, 수평 방향으로 인접하는 P형 불순물(401)의 사이에는, 화소 분리벽(412)이 형성된다.
화소 분리벽(411)은, 예를 들면, 상술한 화소 분리벽(112)(222, 351)과 마찬가지로 구성되고, 화소 분리벽(412)은, 예를 들면, 상술한 화소 분리벽(113)(223)과 마찬가지로 구성된다.
위상차 검출 화소(270)의 판독은, 그 위상차 검출 화소(270)의 행의 다른 화소(400)의 판독과 함께, PD(291) 단위로 행하여진다. 따라서, 화소(400)의 화소 신호의 취득시에, 각 PD(291)의 화소 신호에 의거하여 상면 위상차 AF를 행함과 함께, 모든 PD(291)의 화소 신호를 합산함에 의해, 위상차 검출 화소(270) 전체의 화소 신호를 취득할 수 있다.
여기서, P형 불순물(210)과 P형 불순물(401)의 사이즈는 동일하다. 그리고, 위상차 검출 화소(270)에서는, PD(291)는, P형 불순물(210)이 4분할된 영역마다 형성되고, 화소(400)에서는, PD는, P형 불순물(210)에 그대로 형성된다.
따라서 위상차 검출 화소(270)의 PD(291) 전체의 사이즈는, 화소(400)의 PD의 사이즈에 비하여 작아지고, 위상차 검출 화소(270)에서는, 화소(400)와 비교하여 포화 전하량이 적어진다. 따라서, 위상차 검출 화소(270)에서는, 화소(400)에 비하여 혼색이 발생하기 쉽지만, 화소 분리벽(222) 및 화소 분리벽(223)에 의해, 그 혼색이 방지된다.
<제4 실시의 형태>
(촬상 장치의 한 실시의 형태의 구성례)
도 41은, 본 개시를 적용한 전자 기기로서의 촬상 장치의 한 실시의 형태의 구성례를 도시하는 블록도이다.
도 41의 촬상 장치(1000)는, 비디오 카메라나 디지털 스틸 카메라 등이다. 촬상 장치(1000)는, 렌즈군(1001), 고체 촬상 소자(1002), DSP 회로(1003), 프레임 메모리(1004), 표시부(1005), 기록부(1006), 조작부(1007), 및 전원부(1008)로 이루어진다. DSP 회로(1003), 프레임 메모리(1004), 표시부(1005), 기록부(1006), 조작부(1007), 및 전원부(1008)는, 버스 라인(1009)을 통하여 상호 접속되어 있다.
렌즈군(1001)은, 피사체로부터의 입사광(상광)을 취입하여 고체 촬상 소자(1002)의 촬상면상에 결상한다. 고체 촬상 소자(1002)는, 상술한 CMOS 이미지 센서의 제1 내지 제3 실시의 형태로 이루어진다. 고체 촬상 소자(1002)는, 렌즈군(1001)에 의해 촬상면상에 결상된 입사광의 광량을 화소 단위로 전기 신호로 변환하여 화소 신호로서 DSP 회로(1003)에 공급한다.
DSP 회로(1003)는, 고체 촬상 소자(1002)로부터 공급되는 화소 신호에 대해 소정의 화상 처리를 행하고, 화상 처리 후의 화상 신호를 프레임 단위로 프레임 메모리(1004)에 공급하여, 일시적으로 기억시킨다.
표시부(1005)는, 예를 들면, 액정 패널이나 유기 EL(Electro Luminescence) 패널 등의 패널형 표시 장치로 이루어지고, 프레임 메모리(1004)에 일시적으로 기억된 프레임 단위의 화소 신호에 의거하여, 화상을 표시한다.
기록부(1006)는, DVD(Digital Versatile Disk), 플래시 메모리 등으로 이루어지고, 프레임 메모리(1004)에 일시적으로 기억된 프레임 단위의 화소 신호를 판독하고, 기록한다.
조작부(1007)는, 유저에 의한 조작하에, 촬상 장치(1000)가 갖는 다양한 기능에 관해 조작 지령을 발한다. 전원부(1008)는, 전원을, DSP 회로(1003), 프레임 메모리(1004), 표시부(1005), 기록부(1006), 및 조작부(1007)에 대해 적절히 공급한다.
본 기술을 적용하는 전자 기기는, 화상 취입부(광전변환부)에 CMOS 이미지 센서를 사용하는 장치라면 좋고, 촬상 장치(1000) 외에, 촬상 기능을 갖는 휴대 단말 장치, 화상 판독부에 CMOS 이미지 센서를 사용하는 복사기 등이 있다.
<CMOS 이미지 센서의 사용례>
도 42는, 상술한 CMOS 이미지 센서를 사용하는 사용례를 도시하는 도면이다.
상술한 CMOS 이미지 센서는, 예를 들면, 이하와 같이, 가시광이나, 적외광, 자외광, X선 등의 광을 센싱하는 다양한 케이스에 사용할 수 있다.
·디지털 카메라나, 카메라 기능 부착의 휴대 기기 등의, 감상용으로 제공되는 화상을 촬영하는 장치
·자동 정지 등의 안전운전이나, 운전자의 상태의 인식 등을 위해, 자동차의 전방이나 후방, 주위, 차내 등을 촬영하는 차량탑재용 센서, 주행 차량이나 도로를 감시하는 감시 카메라, 차량 사이 등의 거리측정(測距)을 행하는 거리측정 센서 등의, 교통용으로 제공되는 장치
·유저의 제스처를 촬영하고, 그 제스처에 응한 기기 조작을 행하기 위해, TV나, 냉장고, 에어 컨디셔너 등의 가전에 제공되는 장치
·내시경이나, 적외광의 수광에 의한 혈관 촬영을 행하는 장치 등의, 의료나 건강 관리용으로 제공되는 장치
·방범 용도의 감시 카메라나, 인물 인증 용도의 카메라 등의, 시큐리티용으로 제공되는 장치
·피부를 촬영하는 피부 측정기나, 두피를 촬영하는 마이크로스코프 등의, 미용용으로 제공되는 장치
·스포츠 용도 등 용의 액션 카메라나 웨어러블 카메라 등의, 스포츠용으로 제공되는 장치
·밭이나 작물의 상태를 감시하기 위한 카메라 등의, 농업용으로 제공되는 장치
또한, 본 명세서에 기재된 효과는 어디까지나 예시이고 한정되는 것이 아니고, 다른 효과가 있어도 좋다.
또한, 본 개시의 실시의 형태는, 상술한 실시의 형태로 한정되는 것이 아니고, 본 개시의 요지를 일탈하지 않는 범위에서 여러가지의 변경이 가능하다.
예를 들면, 본 명세서에서는, 웰이 P형 불순물이도록 하였지만, N형 불순물이라도 좋다.
또한, 제1 실시의 형태에서의 화소 분리벽(111 내지 113)은, 각각, 제2 또는 제3 실시의 형태에서의 분할화소 분리벽(221)(311), 화소 분리벽(222)(351), 화소 분리벽(223)과 마찬가지로 구성되도록 하여도 좋다.
또한, 본 개시는, 이하와 같은 구성도 취할 수 있다.
(1)
화소마다 다른 렌즈를 통하여 이면부터 입사된 광에 대해 광전변환을 행하는 복수의 상기 화소와,
인접하는 상기 화소 사이에 형성된 화소 분리벽과,
표면에 마련된 배선층을 구비하고,
상기 화소 분리벽은, 상기 표면에 형성된 트렌치인 표면 트렌치와, 상기 이면에 형성된 트렌치인 이면 트렌치에 의해 구성되는 고체 촬상 소자.
(2)
적어도 일부의 상기 화소 분리벽의 상기 표면 트렌치와 상기 이면 트렌치는 접촉하도록 구성된 상기 (1)에 기재된 고체 촬상 소자.
(3)
상기 표면 트렌치와 상기 이면 트렌치의 상기 이면에 수직한 방향의 길이는, 그 표면 트렌치와 이면 트렌치에 의해 구성되는 상기 화소 분리벽의 위치에 응하여 다르도록 구성된 상기 (1) 또는 (2)에 기재된 고체 촬상 소자.
(4)
상기 표면 트렌치와 상기 이면 트렌치의 적어도 일방의 재질은, 그 표면 트렌치와 이면 트렌치에 의해 구성되는 상기 화소 분리벽의 위치에 응하여 다르도록 구성된 상기 (1) 내지 (3)의 어느 하나에 기재된 고체 촬상 소자.
(5)
소정의 방향으로 인접하는, 플로팅 디퓨전을 공유하지 않는 상기 화소 사이의 상기 화소 분리벽은, 웰 전극을 끼우는 2개의 상기 표면 트렌치와 상기 이면 트렌치에 의해 구성되고, 그 이면 트렌치의 상기 이면상의 위치는, 상기 웰 전극에 대응하는 위치가 되도록 구성된 상기 (1) 내지 (4)의 어느 하나에 기재된 고체 촬상 소자.
(6)
소정의 방향으로 인접하는, 플로팅 디퓨전을 공유하지 않는 상기 화소 사이의 상기 화소 분리벽은, 전원 전극을 끼우는 2개의 상기 표면 트렌치와 상기 이면 트렌치에 의해 구성되고, 그 이면 트렌치의 상기 이면상의 위치는, 상기 전원 전극에 대응하는 위치가 되도록 구성된 상기 (1) 내지 (4)의 어느 하나에 기재된 고체 촬상 소자.
(7)
플로팅 디퓨전을 공유한 상기 화소 사이의 상기 화소 분리벽은, 그 화소 사이의 상기 표면의 영역 중의, 상기 플로팅 디퓨전이 형성되지 않은 영역에 형성된 상기 표면 트렌치와, 그 화소 사이의 상기 이면의 전 영역에 형성된 상기 이면 트렌치에 의해 구성되고, 그 표면 트렌치와 이면 트렌치는 접촉하도록 구성된 상기 (1) 내지 (4)의 어느 하나에 기재된 고체 촬상 소자.
(8)
상기 복수의 화소 중의 적어도 일부는, 상기 화소마다, 동일한 상기 렌즈를 통하여 상기 이면부터 입사된 광에 대해 광전변환을 행하는 광전변환 소자를 각각 갖는 복수의 분할화소로 분할되고,
인접하는 상기 분할화소 사이에는, 상기 표면에 형성된 트렌치인 표면 트렌치와, 상기 이면에 형성된 트렌치인 이면 트렌치에 의해 구성된 분할화소 분리벽이 형성되도록 구성된 상기 (1)에 기재된 고체 촬상 소자.
(9)
상기 표면 트렌치와 상기 이면 트렌치의 상기 이면에 수직한 방향의 길이는, 그 표면 트렌치와 이면 트렌치에 의해 구성되는 상기 화소 분리벽 또는 상기 분할화소 분리벽의 위치에 응하여 다르도록 구성된 상기 (8)에 기재된 고체 촬상 소자.
(10)
상기 화소 분리벽의 이면 트렌치와 상기 분할화소 분리벽의 이면 트렌치의 상기 이면에 수직한 방향의 길이는 다르도록 구성된 상기 (8) 또는 (9)에 기재된 고체 촬상 소자.
(11)
상기 표면 트렌치와 상기 이면 트렌치의 적어도 일방의 재질은, 그 표면 트렌치와 이면 트렌치에 의해 구성되는 상기 화소 분리벽 또는 상기 분할화소 분리벽의 위치에 응하여 다르도록 구성된 상기 (8) 내지 (10)의 어느 하나에 기재된 고체 촬상 소자.
(12)
상기 화소 분리벽과 상기 분할화소 분리벽의 이면 트렌치의 재질은 다르도록 구성된 상기 (8) 내지 (11)의 어느 하나에 기재된 고체 촬상 소자.
(13)
상기 분할화소 분리벽의 상기 표면 트렌치는, 인접하는 상기 분할화소 사이의 상기 표면의 영역 중의 일부의 영역에만 형성되고, 상기 이면 트렌치는, 그 인접하는 분할화소 사이의 상기 이면의 전 영역에 형성되고,
상기 분할화소 분리벽의 상기 이면 트렌치와 상기 표면 트렌치는 접촉하고,
인접하는 상기 분할화소 사이의 상기 표면의 영역 중의 상기 표면 트렌치가 형성되지 않은 영역에는, 플로팅 디퓨전이 형성되도록 구성된 상기 (8) 내지 (12)의 어느 하나에 기재된 고체 촬상 소자.
(14)
상기 분할화소 분리벽의 상기 표면 트렌치는, 인접하는 상기 분할화소 사이의 상기 표면의 영역 중의 플로팅 디퓨전이 형성되지 않은 영역에 형성되고, 상기 이면 트렌치는, 그 인접하는 분할화소 사이의 상기 이면의 전 영역에 형성되고,
상기 분할화소 분리벽의 상기 이면 트렌치의 일부와 상기 표면 트렌치는 접촉하고,
상기 분할화소 분리벽의 상기 이면 트렌치의 타부의 상기 이면에 수직한 방향의 길이는, 상기 이면 트렌치의 일부에 비하여 짧도록 구성된 상기 (8) 내지 (12)의 어느 하나에 기재된 고체 촬상 소자.
(15)
소정의 방향으로 인접하는 상기 화소 사이의 상기 화소 분리벽은, 전원 전극을 끼우는 2개의 상기 표면 트렌치와, 그 표면 트렌치와 각각 접촉하는 2개의 상기 이면 트렌치에 의해 구성되도록 구성된 상기 (8) 내지 (14)의 어느 하나에 기재된 고체 촬상 소자.
(16)
소정의 방향으로 인접하는 상기 화소 사이의 상기 화소 분리벽의 상기 표면 트렌치와의 사이에 전원 전극을 끼우도록 형성된 표면 트렌치인 전극용 트렌치와,
상기 전극용 트렌치에 가장 가까운 상기 분할화소 분리벽에 대해, 상기 전극용 트렌치와 대칭이 되는 위치에 형성된 더미의 표면 트렌치인 더미 트렌치를 또한 구비하고,
상기 화소 분리벽은, 상기 표면 트렌치와 상기 이면 트렌치가 접촉함에 의해 형성되도록 구성된 상기 (8) 내지 (14)의 어느 하나에 기재된 고체 촬상 소자.
(17)
상기 분할화소 분리벽이 형성되는 상기 화소에서의 상기 분할화소 분리벽의 위치는, 그 화소의 위치에 응하여 다르도록 구성된 상기 (8) 내지 (16)의 어느 하나에 기재된 고체 촬상 소자.
(18)
상기 분할화소 분리벽이 형성되는 상기 화소에서의 상기 분할화소 분리벽의 상기 이면 트렌치의 위치는, 그 화소의 위치에 응하여 다르고,
상기 분할화소 분리벽이 형성되는 상기 화소에서의 상기 분할화소 분리벽의 상기 표면 트렌치의 위치는, 그 화소의 위치에 의하지 않고 동일하고,
상기 분할화소의 상기 광전변환 소자의 상기 표면측의 사이즈는, 상기 이면측의 사이즈에 비하여 크도록 구성된 상기 (17)에 기재된 고체 촬상 소자.
(19)
소정의 방향으로 인접하는 상기 화소 사이의 상기 화소 분리벽의 상기 표면 트렌치와의 사이에 전원 전극을 끼우도록 형성된 표면 트렌치인 전극용 트렌치를 또한 구비하고,
인접하는 상기 화소 중의 일방의 화소가, 자신과 타방의 화소의 상기 전극용 트렌치를 가지며,
상기 화소 분리벽은, 상기 표면 트렌치와 상기 이면 트렌치가 접촉함에 의해 형성되도록 구성된 상기 (8) 내지 (14)의 어느 하나에 기재된 고체 촬상 소자.
(20)
화소마다 다른 렌즈를 통하여 이면부터 입사된 광에 대해 광전변환을 행하는 복수의 상기 화소와,
인접하는 상기 화소 사이에 형성된 화소 분리벽과,
표면에 마련된 배선층을 구비하고,
상기 화소 분리벽은, 상기 표면에 형성된 트렌치인 표면 트렌치와, 상기 이면에 형성된 트렌치인 이면 트렌치에 의해 구성되는 고체 촬상 소자를 갖는 전자 기기.
50 : CMOS 이미지 센서
71-1 내지 71-4 : 화소
72 : FD
76 : 전원 전극
77 : 웰 전극
111 내지 113 : 화소 분리벽
111A 내지 113A : 표면 트렌치
111B 내지 113B : 이면 트렌치
119 : 배선층
122 : 온 칩 렌즈
180 : CMOS 이미지 센서
190 : 위상차 검출 화소
191-1, 191-2 : 분할화소
192 : FD
197 : 전원 전극
198 : 웰 전극
201-1, 201-2 : PD
221 : 분할화소 분리벽
221A : 표면 트렌치
221B : 이면 트렌치
222, 223 : 화소 분리벽
222A, 223A : 표면 트렌치
222B, 223B : 이면 트렌치
230 : 배선층
232 : 온 칩 렌즈
271-1 내지 271-4 : 화소
291-1 내지 291-4 : PD
311 : 분할화소 분리벽
311A : 표면 트렌치
311B : 이면 트렌치
322, 323 : 표면 트렌치
351 : 화소 분리벽
351A : 표면 트렌치
352 : 표면 트렌치
352, 353 : 표면 트렌치

Claims (7)

  1. 반도체 기판 내에 배치된 제1 포토다이오드 및 제2 포토다이오드;
    상기 반도체 기판 내에 배치되고, 상기 제1 포토다이오드와 상기 제2 포토다이오드 사이에 배치되는 분할화소 분리벽; 및
    상기 반도체 기판 내에 배치되고, 상기 제1 포토다이오드와 상기 제2 포토다이오드 사이에 배치되는 불순물, 및
    온칩 렌즈를 포함하고,
    상기 제1 포토다이오드와 상기 제2 포토다이오드는 상기 온칩 렌즈를 통해 광을 수광하고,
    상기 분할화소 분리벽은 상기 반도체 기판의 제1 면 및 제2 면에 각각 도달하고,
    상기 제1 면은 상기 제2 면과 대향하는 것을 특징으로 하는 광검출 장치.
  2. 제1항에 있어서,
    상기 제1 포토다이오드와 상기 제2 포토다이오드 중 하나에 저장된 전하가 오버플로우되는 경우, 오버플로우된 상기 전하는 상기 불순물을 통해 상기 제1 포토다이오드와 상기 제2 포토다이오드 중 다른 하나에 누설되는 것을 특징으로 하는 광검출 장치.
  3. 제1항에 있어서,
    제1 단면으로 보아 상기 분할화소 분리벽은 상기 제1 포토다이오드와 상기 제2 포토다이오드 사이에 배치되고, 제2 단면으로 보아 상기 불순물은 상기 제1 포토다이오드와 상기 제2 포토다이오드 사이에 배치되는 것을 특징으로 하는 광검출 장치.
  4. 제1항에 있어서,
    상기 제1 포토다이오드, 상기 제2 포토다이오드, 및 상기 온칩 렌즈는 위상차 검출 화소의 일부인 것을 특징으로 하는 광검출 장치.
  5. 제1항에 있어서,
    상기 반도체 기판 위에 배치된 컬러필터를 더 포함하고,
    상기 제1 포토다이오드와 상기 제2 포토다이오드는 상기 컬러 필터를 통해 광을 수광하도록 구성되는 것을 특징으로 하는 광검출 장치.
  6. 렌즈;
    디지털 신호 처리 회로; 및
    제1항에 따른 광검출 장치를 포함하는 것을 특징으로 하는 전자 기기.
  7. 삭제
KR1020247001410A 2016-01-27 2017-01-13 고체 촬상 소자 및 전자 기기 KR102723591B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020247035254A KR20240156435A (ko) 2016-01-27 2017-01-13 고체 촬상 소자 및 전자 기기

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2016-013613 2016-01-27
JP2016013613 2016-01-27
PCT/JP2017/000923 WO2017130723A1 (ja) 2016-01-27 2017-01-13 固体撮像素子および電子機器
KR1020177026369A KR102626441B1 (ko) 2016-01-27 2017-01-13 고체 촬상 소자 및 전자 기기

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020177026369A Division KR102626441B1 (ko) 2016-01-27 2017-01-13 고체 촬상 소자 및 전자 기기

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020247035254A Division KR20240156435A (ko) 2016-01-27 2017-01-13 고체 촬상 소자 및 전자 기기

Publications (2)

Publication Number Publication Date
KR20240010557A KR20240010557A (ko) 2024-01-23
KR102723591B1 true KR102723591B1 (ko) 2024-10-30

Family

ID=59398020

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020247001410A KR102723591B1 (ko) 2016-01-27 2017-01-13 고체 촬상 소자 및 전자 기기
KR1020247035254A KR20240156435A (ko) 2016-01-27 2017-01-13 고체 촬상 소자 및 전자 기기
KR1020177026369A KR102626441B1 (ko) 2016-01-27 2017-01-13 고체 촬상 소자 및 전자 기기

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020247035254A KR20240156435A (ko) 2016-01-27 2017-01-13 고체 촬상 소자 및 전자 기기
KR1020177026369A KR102626441B1 (ko) 2016-01-27 2017-01-13 고체 촬상 소자 및 전자 기기

Country Status (8)

Country Link
US (7) US10431619B2 (ko)
EP (2) EP3410487B1 (ko)
JP (3) JP6907945B2 (ko)
KR (3) KR102723591B1 (ko)
CN (4) CN114695411A (ko)
DE (1) DE112017000216B4 (ko)
TW (4) TWI841030B (ko)
WO (1) WO2017130723A1 (ko)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI841030B (zh) 2016-01-27 2024-05-01 日商新力股份有限公司 固體攝像元件及電子機器
JP7490543B2 (ja) * 2016-04-28 2024-05-27 キヤノン株式会社 光電変換装置およびカメラ
JP6808348B2 (ja) 2016-04-28 2021-01-06 キヤノン株式会社 光電変換装置およびカメラ
JP2019080141A (ja) 2017-10-24 2019-05-23 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
US10498947B2 (en) 2017-10-30 2019-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor including light shielding layer and patterned dielectric layer
JP2019114602A (ja) * 2017-12-21 2019-07-11 ソニーセミコンダクタソリューションズ株式会社 電磁波処理装置
KR102507474B1 (ko) 2018-01-09 2023-03-10 삼성전자주식회사 이미지 센서
CN108259792A (zh) * 2018-01-16 2018-07-06 德淮半导体有限公司 图像传感器单元
JP7250427B2 (ja) * 2018-02-09 2023-04-03 キヤノン株式会社 光電変換装置、撮像システム、および移動体
JP2019140219A (ja) * 2018-02-09 2019-08-22 ソニーセミコンダクタソリューションズ株式会社 半導体装置および半導体装置の製造方法
JP2019165066A (ja) 2018-03-19 2019-09-26 ソニーセミコンダクタソリューションズ株式会社 撮像素子、電子機器
WO2019194289A1 (ja) * 2018-04-06 2019-10-10 キヤノン株式会社 撮像装置及び撮像システム
JP7446061B2 (ja) * 2018-04-06 2024-03-08 キヤノン株式会社 撮像装置及び撮像システム
JP7182968B2 (ja) * 2018-09-12 2022-12-05 キヤノン株式会社 光電変換装置および機器
US10790326B2 (en) * 2018-09-26 2020-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Pixel device on deep trench isolation (DTI) structure for image sensor
JP7175159B2 (ja) * 2018-11-05 2022-11-18 ソニーセミコンダクタソリューションズ株式会社 撮像素子および製造方法、並びに電子機器
US10854647B2 (en) * 2018-11-30 2020-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Photo diode with dual backside deep trench isolation depth
US12183755B2 (en) 2019-01-31 2024-12-31 Sony Semiconductor Solutions Corporation Imaging device and electronic apparatus
TWI842804B (zh) 2019-02-01 2024-05-21 日商索尼半導體解決方案公司 受光元件、固體攝像裝置及測距裝置
JP7555703B2 (ja) * 2019-02-25 2024-09-25 キヤノン株式会社 光電変換装置、撮像システム及び移動体
TWI858001B (zh) * 2019-02-25 2024-10-11 日商索尼半導體解決方案公司 固態攝像裝置及電子機器
US11056519B2 (en) * 2019-02-25 2021-07-06 Canon Kabushiki Kaisha Photoelectric conversion device, imaging system, and mobile apparatus
JP7398215B2 (ja) * 2019-06-25 2023-12-14 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の製造方法、および電子機器
KR102710378B1 (ko) 2019-07-25 2024-09-26 삼성전자주식회사 자동 초점 이미지 센서의 픽셀 어레이 및 이를 포함하는 자동 초점 이미지 센서
CN114175622B (zh) * 2019-09-17 2024-11-19 索尼半导体解决方案公司 摄像元件和摄像装置
TW202114241A (zh) * 2019-09-25 2021-04-01 日商索尼半導體解決方案公司 光接收元件、距離測量模組及電子儀器
JP2021068788A (ja) 2019-10-21 2021-04-30 キヤノン株式会社 光電変換装置、光電変換装置の製造方法、および撮像システム
KR20210047738A (ko) 2019-10-22 2021-04-30 삼성전자주식회사 복수의 af 픽셀 그룹들을 포함하는 이미지 센서
JP7433863B2 (ja) * 2019-11-27 2024-02-20 キヤノン株式会社 光電変換装置、撮像システム、および移動体
KR102716631B1 (ko) 2019-12-05 2024-10-15 삼성전자주식회사 이미지 센서
KR20210076286A (ko) * 2019-12-13 2021-06-24 삼성전자주식회사 이미지 센서
JP7629867B2 (ja) 2019-12-24 2025-02-14 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
JP7504630B2 (ja) * 2020-03-09 2024-06-24 キヤノン株式会社 撮像素子、撮像装置、コンピュータプログラム及び記憶媒体
JP7620005B2 (ja) 2020-03-27 2025-01-22 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器
KR20210121852A (ko) * 2020-03-31 2021-10-08 에스케이하이닉스 주식회사 이미지 센싱 장치
US20230215901A1 (en) * 2020-04-20 2023-07-06 Sony Semiconductor Solutions Corporation Solid-state imaging element
WO2021261093A1 (ja) * 2020-06-24 2021-12-30 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び電子機器
KR20220045476A (ko) 2020-10-05 2022-04-12 삼성전자주식회사 이미지 센서 및 이를 포함하는 전자 시스템
US20230395617A1 (en) 2020-10-20 2023-12-07 Sony Semiconductor Solutions Corporation Solid-state imaging device
KR20220086732A (ko) 2020-12-16 2022-06-24 삼성전자주식회사 이미지 센서 및 그 제조 방법
CN116648923A (zh) 2020-12-16 2023-08-25 索尼半导体解决方案公司 成像装置
JP2022096525A (ja) * 2020-12-17 2022-06-29 ソニーセミコンダクタソリューションズ株式会社 撮像装置
JP2022107201A (ja) * 2021-01-08 2022-07-21 ソニーセミコンダクタソリューションズ株式会社 撮像装置および電子機器
TW202236656A (zh) * 2021-02-18 2022-09-16 日商索尼半導體解決方案公司 固態攝像裝置及電子機器
DE112022001302T5 (de) * 2021-02-24 2023-12-28 Ams-Osram Asia Pacific Pte. Ltd. Gestiftetes photodiodenpixel
JP2021103793A (ja) * 2021-03-31 2021-07-15 ソニーセミコンダクタソリューションズ株式会社 受光素子及び電子機器
KR20220145442A (ko) * 2021-04-21 2022-10-31 삼성전자주식회사 이미지 센서
US20240363663A1 (en) * 2021-05-07 2024-10-31 Sony Semiconductor Solutions Corporation Sensor device and manufacturing method
KR20240087828A (ko) * 2021-10-27 2024-06-19 소니 세미컨덕터 솔루션즈 가부시키가이샤 촬상 장치
US12101554B2 (en) * 2021-11-26 2024-09-24 Samsung Electronics Co., Ltd. Method and apparatus for performing autofocusing using summed signals
WO2023132052A1 (ja) * 2022-01-07 2023-07-13 ソニーセミコンダクタソリューションズ株式会社 光検出素子
WO2023153245A1 (ja) * 2022-02-08 2023-08-17 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
CN119325752A (zh) * 2022-07-14 2025-01-17 索尼半导体解决方案公司 光检测器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013016675A (ja) * 2011-07-05 2013-01-24 Sony Corp 固体撮像装置、電子機器、及び、固体撮像装置の製造方法
JP2015065269A (ja) * 2013-09-25 2015-04-09 ソニー株式会社 固体撮像素子及びその駆動方法、並びに電子機器
JP2015146465A (ja) * 2015-04-30 2015-08-13 キヤノン株式会社 光電変換装置

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5159419A (en) * 1988-03-15 1992-10-27 Texas Instruments Incorporated CCD imager responsive to long wavelength radiation
JP4077577B2 (ja) 1999-04-01 2008-04-16 オリンパス株式会社 撮像素子
JP4507769B2 (ja) * 2004-08-31 2010-07-21 ソニー株式会社 固体撮像素子、カメラモジュール及び電子機器モジュール
JP4561265B2 (ja) * 2004-09-14 2010-10-13 ソニー株式会社 裏面照射型固体撮像装置及びその製造方法
KR100846609B1 (ko) * 2007-08-03 2008-07-16 삼성에스디아이 주식회사 신호 접속부와, 이를 이용한 플라즈마 표시장치
EP2109143B1 (en) 2008-04-09 2013-05-29 Sony Corporation Solid-state imaging device, production method thereof, and electronic device
JP2009272596A (ja) 2008-04-09 2009-11-19 Sony Corp 固体撮像装置とその製造方法、及び電子機器
KR101776955B1 (ko) * 2009-02-10 2017-09-08 소니 주식회사 고체 촬상 장치와 그 제조 방법, 및 전자 기기
JP5558857B2 (ja) * 2009-03-09 2014-07-23 キヤノン株式会社 光電変換装置およびそれを用いた撮像システム
JP2010258157A (ja) * 2009-04-23 2010-11-11 Panasonic Corp 固体撮像装置およびその製造方法
JP5552768B2 (ja) * 2009-07-27 2014-07-16 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5564874B2 (ja) * 2009-09-25 2014-08-06 ソニー株式会社 固体撮像装置、及び電子機器
JP2011082253A (ja) 2009-10-05 2011-04-21 Sony Corp 固体撮像装置、および、その製造方法、電子機器
JP2012015160A (ja) * 2010-06-29 2012-01-19 Panasonic Corp 固体撮像装置及びその製造方法
KR101788124B1 (ko) * 2010-07-07 2017-10-20 삼성전자 주식회사 후면 조사형 이미지 센서 및 그 제조 방법
JP6299058B2 (ja) * 2011-03-02 2018-03-28 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法及び電子機器
US8610229B2 (en) * 2011-04-14 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Sidewall for backside illuminated image sensor metal grid and method of manufacturing same
JP2013016676A (ja) * 2011-07-05 2013-01-24 Sony Corp 固体撮像装置及びその製造方法、電子機器
JP5999402B2 (ja) * 2011-08-12 2016-09-28 ソニー株式会社 固体撮像素子および製造方法、並びに電子機器
JP5864990B2 (ja) * 2011-10-03 2016-02-17 キヤノン株式会社 固体撮像装置およびカメラ
JP5710510B2 (ja) * 2012-01-12 2015-04-30 株式会社東芝 固体撮像装置
CN104067393B (zh) * 2012-01-23 2018-06-12 索尼公司 固态图像拾取装置及其制造方法、以及电子设备
JP2014096490A (ja) 2012-11-09 2014-05-22 Sony Corp 撮像素子、製造方法
JP6231741B2 (ja) 2012-12-10 2017-11-15 キヤノン株式会社 固体撮像装置およびその製造方法
JP2014165907A (ja) * 2013-02-28 2014-09-08 Panasonic Corp 固体撮像装置及び撮像装置
KR102034482B1 (ko) * 2013-03-04 2019-10-21 삼성전자주식회사 이미지 센서 및 이의 형성 방법
JP6238546B2 (ja) * 2013-04-08 2017-11-29 キヤノン株式会社 光電変換装置および撮像システム
JP6162999B2 (ja) * 2013-04-15 2017-07-12 キヤノン株式会社 固体撮像装置およびカメラ
JP6119432B2 (ja) * 2013-05-31 2017-04-26 ソニー株式会社 固体撮像素子、電子機器、および製造方法
JP2015012127A (ja) * 2013-06-28 2015-01-19 ソニー株式会社 固体撮像素子および電子機器
JP2015023259A (ja) * 2013-07-23 2015-02-02 株式会社東芝 固体撮像装置およびその製造方法
JP2015053411A (ja) * 2013-09-09 2015-03-19 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、および電子機器
JP2015076569A (ja) * 2013-10-11 2015-04-20 ソニー株式会社 撮像装置およびその製造方法ならびに電子機器
KR102209097B1 (ko) 2014-02-27 2021-01-28 삼성전자주식회사 이미지 센서 및 이의 제조 방법
KR102268712B1 (ko) * 2014-06-23 2021-06-28 삼성전자주식회사 자동 초점 이미지 센서 및 이를 포함하는 디지털 영상 처리 장치
KR20160008385A (ko) * 2014-07-14 2016-01-22 삼성전자주식회사 위상차 검출 픽셀 및 이를 갖는 이미지 센서
KR102363433B1 (ko) * 2015-01-15 2022-02-16 삼성전자주식회사 이미지 센서
KR102682983B1 (ko) * 2015-03-09 2024-07-09 소니 세미컨덕터 솔루션즈 가부시키가이샤 촬상 소자 및 그 제조 방법 및 전자 기기
TWI841030B (zh) 2016-01-27 2024-05-01 日商新力股份有限公司 固體攝像元件及電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013016675A (ja) * 2011-07-05 2013-01-24 Sony Corp 固体撮像装置、電子機器、及び、固体撮像装置の製造方法
JP2015065269A (ja) * 2013-09-25 2015-04-09 ソニー株式会社 固体撮像素子及びその駆動方法、並びに電子機器
JP2015146465A (ja) * 2015-04-30 2015-08-13 キヤノン株式会社 光電変換装置

Also Published As

Publication number Publication date
CN107408568B (zh) 2022-03-18
JP7088272B2 (ja) 2022-06-21
DE112017000216T5 (de) 2018-08-09
EP3410487A4 (en) 2019-08-28
JPWO2017130723A1 (ja) 2018-11-15
JP2021044582A (ja) 2021-03-18
CN114695411A (zh) 2022-07-01
KR20180108414A (ko) 2018-10-04
US10658412B2 (en) 2020-05-19
TW201737479A (zh) 2017-10-16
JP2022113736A (ja) 2022-08-04
US11444112B2 (en) 2022-09-13
US20210265406A1 (en) 2021-08-26
KR20240010557A (ko) 2024-01-23
US20220352225A1 (en) 2022-11-03
JP6907945B2 (ja) 2021-07-21
CN107408568A (zh) 2017-11-28
KR20240156435A (ko) 2024-10-29
CN114695413A (zh) 2022-07-01
EP3410487A1 (en) 2018-12-05
EP4376062A2 (en) 2024-05-29
US20230387154A1 (en) 2023-11-30
US20190371837A1 (en) 2019-12-05
TWI785618B (zh) 2022-12-01
CN114695412A (zh) 2022-07-01
EP4376062A3 (en) 2024-09-04
WO2017130723A1 (ja) 2017-08-03
US12100721B2 (en) 2024-09-24
TWI841030B (zh) 2024-05-01
US10431619B2 (en) 2019-10-01
TW202431627A (zh) 2024-08-01
US20180350856A1 (en) 2018-12-06
US20200243581A1 (en) 2020-07-30
KR102626441B1 (ko) 2024-01-18
US11776978B2 (en) 2023-10-03
TWI731017B (zh) 2021-06-21
TW202310384A (zh) 2023-03-01
JP7497739B2 (ja) 2024-06-11
US20240387579A1 (en) 2024-11-21
EP3410487B1 (en) 2024-07-10
DE112017000216B4 (de) 2023-08-31
TW202135308A (zh) 2021-09-16
US11024661B2 (en) 2021-06-01

Similar Documents

Publication Publication Date Title
KR102723591B1 (ko) 고체 촬상 소자 및 전자 기기
US20220320166A1 (en) Solid-state imaging device and electronic apparatus
WO2017130728A1 (ja) 固体撮像装置および電子機器
CN108352395B (zh) 固态摄像装置和电子设备

Legal Events

Date Code Title Description
A107 Divisional application of patent
A302 Request for accelerated examination
PA0104 Divisional application for international application

Comment text: Divisional Application for International Patent

Patent event code: PA01041R01D

Patent event date: 20240112

Application number text: 1020177026369

Filing date: 20170919

PA0201 Request for examination
PA0302 Request for accelerated examination

Patent event date: 20240112

Patent event code: PA03022R01D

Comment text: Request for Accelerated Examination

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240129

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20240725

A107 Divisional application of patent
PA0104 Divisional application for international application

Comment text: Divisional Application for International Patent

Patent event code: PA01041R01D

Patent event date: 20241023

Application number text: 1020177026369

Filing date: 20170919

PG1601 Publication of registration