Nothing Special   »   [go: up one dir, main page]

KR102723551B1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR102723551B1
KR102723551B1 KR1020190100400A KR20190100400A KR102723551B1 KR 102723551 B1 KR102723551 B1 KR 102723551B1 KR 1020190100400 A KR1020190100400 A KR 1020190100400A KR 20190100400 A KR20190100400 A KR 20190100400A KR 102723551 B1 KR102723551 B1 KR 102723551B1
Authority
KR
South Korea
Prior art keywords
semiconductor
chip
semiconductor chip
pads
substructure
Prior art date
Application number
KR1020190100400A
Other languages
English (en)
Other versions
KR20210020640A (ko
Inventor
최윤석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190100400A priority Critical patent/KR102723551B1/ko
Priority to US16/840,772 priority patent/US11495574B2/en
Priority to CN202010405998.9A priority patent/CN112397497A/zh
Publication of KR20210020640A publication Critical patent/KR20210020640A/ko
Application granted granted Critical
Publication of KR102723551B1 publication Critical patent/KR102723551B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0655—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes)
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0652—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92224—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 패키지는 하부 구조체, 상기 하부 구조체 상의 제1 반도체 칩, 상기 하부 구조체와 상기 제1 반도체 칩 사이에 배치되는 제2 반도체 칩 및 상기 하부 구조체와 상기 제1 반도체 칩 사이에 배치되고, 상기 제2 반도체 칩의 일 측에 배치되는 복수의 도전 필라들을 포함한다. 상기 제2 반도체 칩 및 상기 도전 필라들은 상기 제1 반도체 칩의 제1 면에 연결되고, 상기 제1 반도체 칩은 상기 제1 면이 상기 하부 구조체를 향하도록 배치된다.

Description

반도체 패키지{Semiconductor package}
본 발명은 반도체 패키지에 대한 것으로, 보다 상세하게는 적층 반도체 패키지에 대한 것이다.
반도체 패키지는 집적회로 칩을 전자제품에 사용하기 적합한 형태로 구현한 것이다. 통상적으로 반도체 패키지는 인쇄회로기판(PCB) 상에 반도체 칩을 실장하고 본딩 와이어 또는 범프를 이용하여 이들을 전기적으로 연결하는 것이 일반적이다. 전자 산업의 발달에 따라 전자 기기의 소형화, 경량화, 및 다기능화가 요구되고 있고, 이에 따라, 하나의 반도체 패키지 내에 복수의 반도체 칩들을 적층한 적층 반도체 패키지에 대한 다양한 연구가 진행되고 있다.
본 발명이 이루고자 하는 일 기술적 과제는 복수의 반도체 칩들의 적층이 용이하고 우수한 신뢰성을 갖는 반도체 패키지를 제공하는데 있다.
본 발명에 따른 반도체 패키지는 제1 반도체 칩, 상기 제1 반도체 칩의 제1 면 상에 배치되는 제2 반도체 칩, 및 상기 제1 반도체 칩의 상기 제1 면 상에서 상기 제2 반도체 칩의 일 측에 배치되는 복수의 도전 필라들을 포함할 수 있다. 상기 제1 반도체 칩은 제1 회로층을 포함하고, 상기 제1 회로층은 상기 제1 반도체 칩의 상기 제1 면에 인접할 수 있다. 상기 제2 반도체 칩 및 상기 도전 필라들은 상기 제1 반도체 칩의 상기 제1 면에 연결될 수 있다.
본 발명에 따른 반도체 패키지는 제1 반도체 칩, 상기 제1 반도체 칩의 제1 면 상에 배치되고 수평적으로 서로 이격되는 복수의 제2 반도체 칩들, 및 상기 제1 반도체 칩의 상기 제1 면 상에 상기 복수의 제2 반도체 칩들 사이에 배치되는 복수의 도전 필라들을 포함할 수 있다. 상기 복수의 제2 반도체 칩들 및 상기 복수의 도전 필라들은 상기 제1 반도체 칩의 상기 제1 면에 연결될 수 있다.
본 발명의 개념에 따르면, 상대적으로 큰 폭을 갖는 제1 반도체 칩이 반도체 패키지의 상부에 배치될 수 있다. 이에 따라, 상기 제1 반도체 칩으로부터 발생되는 열이 외부로 쉽게 방출될 수 있다. 더하여, 상기 반도체 패키지는 상기 제1 반도체 칩을 하부 구조체에 전기적으로 연결시키기 위한 도전 필라들을 포함할 수 있다. 상기 제1 반도체 칩이 상기 도전 필라들을 통해 상기 하부 구조체에 전기적으로 연결됨에 따라, 상기 제1 반도체 칩을 관통하는 관통 전극이 요구되지 않을 수 있다. 따라서, 복수의 반도체 칩들의 적층이 용이하고 우수한 신뢰성을 갖는 반도체 패키지가 제공될 수 있다.
도 1은 본 발명의 일부 실시예들에 따른 반도체 패키지(1000)의 평면도이다.
도 2는 도 1의 I-I'에 따른 단면도이다.
도 3 내지 도 7은 본 발명의 일부 실시예들에 따른 반도체 패키지(1000)의 다양한 변형예들을 나타내는 도면들로, 도 1의 I-I'에 대응하는 단면도들이다.
도 8 내지 도 10은 본 발명의 일부 실시예들에 따른 반도체 패키지의 제조방법을 나타내는 단면도들이다.
도 11 내지 도 12는 본 발명의 일부 실시예들에 따른 반도체 패키지의 제조방법을 나타내는 단면도들이다.
도 13 내지 도 16은 본 발명의 일부 실시예들에 따른 반도체 패키지(1000)의 다양한 변형예들을 나타내는 도면들로, 도 1의 I-I'에 대응하는 단면도들이다.
도 17은 본 발명의 일부 실시예들에 따른 반도체 패키지의 제조방법을 나타내는 단면도이다.
도 18은 본 발명의 일부 실시예들에 따른 반도체 패키지의 제조방법을 나타내는 단면도이다.
도 19는 본 발명의 일부 실시예들에 따른 반도체 패키지(1100)를 나타내는 단면도이다.
도 20은 본 발명의 일부 실시예들에 따른 반도체 패키지(1200)를 나타내는 단면도이다.
도 21은 본 발명의 일부 실시예들에 따른 반도체 패키지(1300)를 나타내는 단면도이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예들을 설명함으로써 본 발명을 상세히 설명한다.
도 1은 본 발명의 일부 실시예들에 따른 반도체 패키지(1000)의 평면도이다. 도 2는 도 1의 I-I'에 따른 단면도이다.
도 1 및 도 2를 참조하면, 기판(100) 상에 제1 반도체 칩(400)이 배치될 수 있다. 상기 제1 반도체 칩(400)은 서로 대향하는 제1 면(400S1) 및 제2 면(400S2)을 가질 수 있고, 상기 제1 면(400S1)에 인접하는 제1 회로층(420)을 포함할 수 있다. 상기 제1 회로층(420)은 집적회로들을 포함할 수 있다. 상기 제1 반도체 칩(400)은 상기 제1 면(400S1)이 상기 기판(100)의 상면(100U)을 향하도록 배치될 수 있다. 상기 제1 반도체 칩(400)은 상기 제1 면(400S1)에 배치되는 제1 칩 패드들(410)을 포함할 수 있다. 상기 제1 칩 패드들(410)은 도전성 물질을 포함할 수 있다. 상기 제1 반도체 칩(400)은 로직 칩 또는 메모리 칩일 수 있다.
상기 기판(100)은 일 예로, 인쇄회로기판(PCB)일 수 있다. 상기 기판(100)은 기판 패드들(110)을 포함할 수 있고, 상기 기판 패드들(110)은 상기 기판(100)의 상기 상면(100U) 상에 배치될 수 있다. 상기 기판 패드들(110)은 도전성 물질을 포함할 수 있다. 외부 단자들(미도시)이 상기 기판(100)의 하면(100L) 상에 배치될 수 있고, 상기 기판 패드들(110)은 상기 기판(100) 내 내부 배선들을 통해 상기 외부 단자들에 전기적으로 연결될 수 있다.
제2 반도체 칩(200)이 상기 기판(100)과 상기 제1 반도체 칩(400) 사이에 배치될 수 있다. 상기 제2 반도체 칩(200)은 상기 제1 반도체 칩(400)의 상기 제1 면(400S1) 상에 배치될 수 있고, 상기 제1 반도체 칩(400)의 상기 제1 면(400S1)에 연결될 수 있다. 일부 실시예들에 따르면, 복수의 제2 반도체 칩들(200)이 상기 기판(100)과 상기 제1 반도체 칩(400) 사이에 배치될 수 있다. 상기 복수의 제2 반도체 칩들(200)은 상기 제1 반도체 칩(400)의 상기 제1 면(400S1) 상에 배치될 수 있고, 상기 제1 면(400S1)에 평행한 제1 방향(D1)을 따라 수평적으로 서로 이격될 수 있다. 상기 복수의 제2 반도체 칩들(200)의 각각은 상기 제1 반도체 칩(400)의 상기 제1 면(400S1)에 연결될 수 있다.
상기 제2 반도체 칩(200)은 서로 대향하는 제3 면(200S3) 및 제4 면(200S4)을 포함할 수 있고, 상기 제3 면(200S3)에 인접하는 제2 회로층(220)을 포함할 수 있다. 상기 제2 회로층(220)은 집적회로들을 포함할 수 있다. 상기 제2 반도체 칩(200)은 상기 제3 면(200S3)이 상기 제1 반도체 칩(400)의 상기 제1 면(400S1)과 마주하도록 배치될 수 있다. 상기 제2 반도체 칩(200)은 상기 제3 면(200S3)에 배치되는 제2 칩 패드들(210)을 포함할 수 있다. 상기 제2 칩 패드들(210)은 도전성 물질을 포함할 수 있다.
연결부들(310)이 상기 제1 반도체 칩(400)과 상기 제2 반도체 칩(200) 사이에 배치될 수 있고, 상기 제2 칩 패드들(210)에 각각 연결될 수 있다. 상기 연결부들(310)은 상기 제1 반도체 칩(400)의 상기 제1 칩 패드들(410) 중 대응하는 제1 칩 패드들(410)에 각각 연결될 수 있다. 상기 연결부들(310)은 도전성 물질을 포함할 수 있고, 솔더볼, 범프, 및 필라 중에서 적어도 하나의 형상을 가질 수 있다. 상기 제2 반도체 칩(200)은 상기 제2 칩 패드들(210), 상기 연결부들(310), 및 상기 대응하는 제1 칩 패드들(410)을 통해 상기 제1 반도체 칩(400)에 전기적으로 연결될 수 있다. 상기 제2 반도체 칩(200)의 상기 제4 면(200S4)은 상기 기판(100)의 상면(100U)과 마주할 수 있고, 상기 기판(100)의 상면(100U)으로부터 이격될 수 있다.
상기 제2 반도체 칩(200)은 로직 칩 또는 메모리 칩일 수 있다. 일 예로, 상기 제1 반도체 칩(400)은 로직 칩일 수 있고, 상기 제2 반도체 칩(200)은 메모리 칩일 수 있다. 일부 실시예들에 따르면, 상기 복수의 제2 반도체 칩들(200) 중 적어도 하나는 수동 소자(일 예로, 캐패시터)로 대체될 수도 있다.
상기 제1 반도체 칩(400) 및 상기 제2 반도체 칩(200)의 각각은 상기 제1 방향(D1)에 따른 폭을 가질 수 있다. 상기 제1 반도체 칩(400)의 폭(400W)은 상기 제2 반도체 칩(200)의 폭(200W)보다 클 수 있다. 일부 실시예들에 따르면, 상기 제1 반도체 칩(400)의 상기 폭(400W)은 상기 복수의 제2 반도체 칩들(200)의 폭들(200W)의 합보다 클 수 있다.
복수의 도전 필라들(300)이 상기 기판(100)과 상기 제1 반도체 칩(400) 사이에 배치될 수 있다. 상기 도전 필라들(300)은 상기 제1 반도체 칩(400)의 상기 제1 면(400S1) 상에서 상기 제2 반도체 칩(200)의 적어도 일 측에 배치될 수 있다. 일부 실시예들에 따르면, 상기 도전 필라들(300)은 상기 복수의 제2 반도체 칩들(200) 사이에 배치될 수 있다. 상기 도전 필라들(300)은 상기 제1 반도체 칩(400)의 상기 제1 면(400S1) 상에서 상기 제1 방향(D1)을 따라 수평적으로 서로 이격될 수 있다. 상기 도전 필라들(300)의 각각은 상기 제1 반도체 칩(400)의 상기 제1 면(400S1)에 연결될 수 있다. 일 예로, 상기 도전 필라들(300)은 상기 제1 반도체 칩(400)의 상기 제1 칩 패드들(410) 중 대응하는 제1 칩 패드들(410)에 각각 연결될 수 있다. 상기 도전 필라들(300)은 금속(일 예로, 구리)을 포함할 수 있다.
상기 제2 반도체 칩(200) 및 상기 도전 필라들(300)의 각각은 상기 제1 반도체 칩(400)의 상기 제1 면(400S1)에 수직한 제2 방향(D2)에 따른 높이를 가질 수 있다. 일부 실시예들에 따르면, 상기 도전 필라들(300)의 각각의 높이(300H)는 상기 제2 반도체 칩(200)의 높이(200H)보다 클 수 있다. 상기 도전 필라들(300)의 각각의 일 면(300S)은 상기 기판(100)의 상면(100U)과 마주할 수 있고, 상기 기판(100)의 상면(100U)으로부터 이격될 수 있다. 상기 도전 필라들(300)의 각각의 상기 면(300S)은 상기 제1 반도체 칩(400)의 상기 제1 면(400S1)으로부터 상기 제2 반도체 칩(200)의 상기 제4 면(200S4)과 실질적으로 동일한 레벨에 위치할 수 있다.
몰드막(350)이 상기 기판(100)과 상기 제1 반도체 칩(400) 사이에 배치될 수 있고, 상기 제2 반도체 칩(200) 및 상기 도전 필라들(300)의 측면들을 덮을 수 있다. 상기 몰드막(350)은 상기 제1 반도체 칩(400)과 상기 제2 반도체 칩(200) 사이로 연장되어 상기 연결부들(310)을 덮을 수 있다. 일부 실시예들에 따르면, 상기 몰드막(350)은 상기 기판(100)의 상면(100U)으로부터 이격될 수 있고, 상기 몰드막(350)의 일 면(350S)은 상기 제2 반도체 칩(200)의 상기 제4 면(200S4), 및 상기 도전 필라들(300)의 각각의 상기 면(300S)과 실질적으로 공면을 이룰 수 있다. 상기 제2 반도체 칩(200)의 상기 제4 면(200S4), 및 상기 도전 필라들(300)의 각각의 상기 면(300S)은 상기 몰드막(350)에 의해 덮이지 않고 노출될 수 있다. 상기 몰드막(350)은 절연 물질(일 예로, 에폭시계 몰딩 컴파운드)를 포함할 수 있다.
복수의 범프들(320)이 상기 기판(100)과 상기 도전 필라들(300) 사이에 배치될 수 있고, 상기 도전 필라들(300)에 연결될 수 있다. 상기 도전 필라들(300)의 각각은 상기 몰드막(350)을 관통하여 상기 범프들(320) 중 대응하는 범프(320)에 연결될 수 있다. 상기 범프들(320)은 상기 기판 패드들(110)에 연결될 수 있다. 상기 도전 필라들(300)의 각각은 상기 대응하는 범프(320)를 통해 상기 기판(100)에 연결될 수 있다. 상기 범프들(320)은 도전성 물질을 포함할 수 있다.
상기 제1 반도체 칩(400)은 상기 도전 필라들(300)을 통해 상기 기판(100)에 전기적으로 연결될 수 있다. 일부 실시예들에 따르면, 상기 제2 반도체 칩(200)은 상기 기판(100)으로부터 이격될 수 있다. 이 경우, 상기 제2 반도체 칩(200)은 상기 제1 반도체 칩(400) 내 내부 배선을 통해 상기 도전 필라들(300) 중 대응하는 도전 필라(300)에 연결될 수 있고, 상기 대응하는 도전 필라(300)를 통해 상기 기판(100)에 전기적으로 연결될 수 있다.
본 발명의 개념에 따르면, 반도체 패키지(1000)는 상기 기판(100) 상에 적층된 상기 제1 반도체 칩(400) 및 상기 제2 반도체 칩(200)을 포함할 수 있다. 상기 제2 반도체 칩(200)보다 큰 폭을 갖는 상기 제1 반도체 칩(400)은 상기 반도체 패키지(1000)의 상부에 배치될 수 있다. 이에 따라, 상기 제1 반도체 칩(400)으로부터 발생되는 열이 외부로 쉽게 방출될 수 있다. 더하여, 상기 반도체 패키지(1000)는 상기 제1 반도체 칩(400)을 상기 기판(100)에 전기적으로 연결시키기 위한 상기 도전 필라들(300)을 포함할 수 있다. 상기 제1 반도체 칩(400)이 상기 도전 필라들(300)을 통해 상기 기판(100)에 전기적으로 연결됨에 따라, 상기 제1 반도체 칩(400)을 관통하는 관통 전극이 요구되지 않을 수 있다. 따라서, 복수의 반도체 칩들의 적층이 용이하고 우수한 신뢰성을 갖는 반도체 패키지가 제공될 수 있다.
도 3은 본 발명의 일부 실시예들에 따른 반도체 패키지(1000)의 일 변형예를 나타내는 도면으로, 도 1의 I-I'에 대응하는 단면도이다. 설명의 간소화를 위해, 도 1 및 도 2를 참조하여 설명한 반도체 패키지(1000)와 차이점을 주로 설명한다.
도 1 및 도 3을 참조하면, 언더필막(370)이 상기 제1 반도체 칩(400)과 상기 제2 반도체 칩(200) 사이에 배치될 수 있고, 상기 연결부들(310)을 덮을 수 있다. 상기 언더필막(370)은 상기 제2 반도체 칩(200)의 상기 제3 면(200S3)을 덮을 수 있고, 상기 연결부들(310) 사이를 채울 수 있다. 상기 언더필막(370)은 상기 제2 반도체 칩(200)의 상기 제3 면(200S3) 상에 국소적으로 제공될 수 있고, 상기 몰드막(350)과 접할 수 있다. 상기 언더필막(370)은 에폭시 수지와 같은 절연성 고분자 물질을 포함할 수 있다.
도 4는 본 발명의 일부 실시예들에 따른 반도체 패키지(1000)의 일 변형예를 나타내는 도면으로, 도 1의 I-I'에 대응하는 단면도이다. 설명의 간소화를 위해, 도 1 및 도 2를 참조하여 설명한 반도체 패키지(1000)와 차이점을 주로 설명한다.
도 1 및 도 4를 참조하면, 상기 제2 반도체 칩(200)은 상기 제3 면(200S3)이 상기 제1 반도체 칩(400)의 상기 제1 면(400S1)과 마주하도록 배치될 수 있고, 상기 제1 반도체 칩(400)의 상기 제1 면(400S1)에 연결될 수 있다. 상기 제2 반도체 칩(200)의 상기 제4 면(200S4)은 상기 기판(100)의 상면(100U)과 마주할 수 있고, 상기 기판(100)의 상면(100U)으로부터 이격될 수 있다. 상기 도전 필라들(300)의 각각의 일 면(300S)은 상기 기판(100)의 상면(100U)과 마주할 수 있고, 상기 기판(100)의 상면(100U)으로부터 이격될 수 있다. 일부 실시예들에 따르면, 상기 도전 필라들(300)의 각각의 상기 면(300S)은 상기 제2 반도체 칩(200)의 상기 제4 면(200S4)보다 상기 제1 반도체 칩(400)의 상기 제1 면(400S1)으로부터 멀리 위치할 수 있다.
일부 실시예들에 따르면, 상기 몰드막(350)은 상기 제2 반도체 칩(200) 및 상기 도전 필라들(300)의 측면들을 덮을 수 있고, 상기 제2 반도체 칩(200)의 상기 제4 면(200S4)을 덮을 수 있다. 상기 제2 반도체 칩(200)은 상기 몰드막(350)에 의해 밀봉될 수 있다. 상기 몰드막(350)은 상기 기판(100)의 상면(100U)으로부터 이격될 수 있고, 상기 몰드막(350)의 일 면(350S)은 상기 도전 필라들(300)의 각각의 상기 면(300S)과 실질적으로 공면을 이룰 수 있다.
도 5는 본 발명의 일부 실시예들에 따른 반도체 패키지(1000)의 일 변형예를 나타내는 도면으로, 도 1의 I-I'에 대응하는 단면도이다. 설명의 간소화를 위해, 도 1 및 도 2를 참조하여 설명한 반도체 패키지(1000)와 차이점을 주로 설명한다.
도 1 및 도 5를 참조하면, 상기 제2 반도체 칩(200)은 상기 제1 반도체 칩(400)의 상기 제1 면(400S1) 상에 배치될 수 있고, 상기 제1 반도체 칩(400)의 상기 제1 면(400S1)에 연결될 수 있다. 상기 제2 반도체 칩(200)의 상기 제3 면(200S3)은 상기 제1 반도체 칩(400)의 상기 제1 면(400S1)과 마주할 수 있고, 상기 제2 반도체 칩(200)의 상기 제4 면(200S4)은 상기 기판(100)의 상면(100U)과 마주할 수 있다. 일부 실시예들에 따르면, 도 2를 참조하여 설명한, 상기 제2 반도체 칩(200)의 상기 제2 회로층(220)은 상기 제2 반도체 칩(200)의 상기 제3 면(200S3)에 인접하거나, 또는 상기 제2 반도체 칩(200)의 상기 제4 면(200S4)에 인접할 수 있다.
관통 전극들(230)이 상기 제2 반도체 칩(200) 내에 배치될 수 있고, 도전 패드들(240)이 상기 제2 반도체 칩(200)의 상기 제4 면(200S4) 상에 배치될 수 있다. 상기 관통 전극들(230)의 각각은 상기 제2 반도체 칩(200)을 관통하여 상기 제2 칩 패드들(210) 중 대응하는 제2 칩 패드(210), 및 상기 도전 패드들(240) 중 대응하는 도전 패드(240)에 연결될 수 있다. 상기 관통 전극들(230) 및 상기 도전 패드들(240)을 도전성 물질을 포함할 수 있다.
상기 도전 패드들(240)의 각각의 일 면(240S)은 상기 기판(100)의 상면(100U)과 마주할 수 있고, 상기 기판(100)의 상면(100U)으로부터 이격될 수 있다. 상기 도전 필라들(300)의 각각의 일 면(300S)은 상기 기판(100)의 상면(100U)과 마주할 수 있고, 상기 기판(100)의 상면(100U)으로부터 이격될 수 있다. 상기 도전 패드들(240)의 각각의 상기 면(240S)은 상기 제1 반도체 칩(400)의 상기 제1 면(400S1)으로부터 상기 도전 필라들(300)의 각각의 상기 면(300S)과 실질적으로 동일한 레벨에 위치할 수 있다.
상기 몰드막(350)이 상기 제2 반도체 칩(200) 및 상기 도전 필라들(300)의 측면들을 덮을 수 있고, 상기 제2 반도체 칩(200)의 상기 제4 면(200S4) 상으로 연장되어 상기 도전 패드들(240)을 덮을 수 있다. 상기 몰드막(350)은 상기 기판(100)의 상면(100U)으로부터 이격될 수 있고, 상기 몰드막(350)의 일 면(350S)은 상기 도전 패드들(240)의 상기 면들(240S) 및 상기 도전 필라들(300)의 상기 면들(300S)과 실질적으로 공면을 이룰 수 있다. 상기 도전 패드들(240)의 상기 면들(240S) 및 상기 도전 필라들(300)의 상기 면들(300S)은 상기 몰드막(350)에 의해 덮이지 않고 노출될 수 있다.
상기 복수의 범프들(320)이 상기 기판(100)과 상기 도전 필라들(300) 사이, 및 상기 기판(100)과 상기 도전 패드들(240) 사이에 배치될 수 있고, 상기 도전 필라들(300) 및 상기 도전 패드들(240)에 연결될 수 있다. 상기 범프들(320)은 상기 기판 패드들(110)에 연결될 수 있다. 상기 도전 필라들(300) 및 상기 도전 패드들(240)의 각각은 상기 범프들(320) 중 대응하는 범프(320)를 통해 상기 기판(100)에 연결될 수 있다.
상기 제1 반도체 칩(400)은 상기 도전 필라들(300)을 통해 상기 기판(100)에 전기적으로 연결될 수 있다. 더하여, 상기 관통 전극들(230) 중 적어도 하나는 상기 제1 반도체 칩(400)과 상기 기판(100)의 전기적 연결을 위해 이용될 수 있다. 이 경우, 상기 제1 반도체 칩(400)은 상기 관통 전극들(230) 중 대응하는 관통 전극(230)을 통해 상기 제2 반도체 칩(200)을 거쳐 상기 기판(100)에 전기적으로 연결될 수 있다. 상기 제2 반도체 칩(200)은 상기 관통 전극들(230) 중 대응하는 관통 전극(230)을 통해 상기 기판(100)에 전기적으로 연결될 수 있다.
도 6은 본 발명의 일부 실시예들에 따른 반도체 패키지(1000)의 일 변형예를 나타내는 도면으로, 도 1의 I-I'에 대응하는 단면도이다. 설명의 간소화를 위해, 도 1 및 도 2를 참조하여 설명한 반도체 패키지(1000)와 차이점을 주로 설명한다.
도 1 및 도 6을 참조하면, 상기 복수의 제2 반도체 칩들(200)이 상기 기판(100)과 상기 제1 반도체 칩(400) 사이에 배치될 수 있다. 상기 복수의 제2 반도체 칩들(200)은 상기 제1 반도체 칩(400)의 상기 제1 면(400S1) 상에 배치될 수 있고, 상기 제1 방향(D1)을 따라 수평적으로 서로 이격될 수 있다. 상기 복수의 제2 반도체 칩들(200)의 각각은 상기 제1 반도체 칩(400)의 상기 제1 면(400S1)에 연결될 수 있다. 상기 복수의 제2 반도체 칩들(200)의 각각은 서로 대향하는 상기 제3 면(200S3) 및 상기 제4 면(200S4)을 포함할 수 있다. 상기 복수의 제2 반도체 칩들(200)의 각각의 상기 제3 면(200S3)은 상기 제1 반도체 칩(400)의 상기 제1 면(400S1)과 마주할 수 있고, 상기 복수의 제2 반도체 칩들(200)의 각각의 상기 제4 면(200S4)은 상기 기판(100)의 상면(100U)과 마주할 수 있다. 상기 복수의 제2 반도체 칩들(200)의 각각은 상기 제2 회로층(220)을 포함할 수 있다. 상기 복수의 제2 반도체 칩들(200) 중 하나(200a)의 상기 제2 회로층(220)은 상기 제3 면(200S3)에 인접하거나, 또는 상기 제4 면(200S4)에 인접할 수 있다. 상기 복수의 제2 반도체 칩들(200) 중 다른 하나(200b)의 상기 제2 회로층(220)은 상기 제3 면(200S3)에 인접할 수 있다.
관통 전극들(230)이 상기 복수의 제2 반도체 칩들(200) 중 상기 하나(200a) 내에 배치될 수 있고, 도전 패드들(240)이 상기 복수의 제2 반도체 칩들(200) 중 상기 하나(200a)의 상기 제4 면(200S4) 상에 배치될 수 있다. 상기 관통 전극들(230)의 각각은 상기 복수의 제2 반도체 칩들(200) 중 상기 하나(200a)를 관통하여 상기 제2 칩 패드들(210) 중 대응하는 제2 칩 패드(210), 및 상기 도전 패드들(240) 중 대응하는 도전 패드(240)에 연결될 수 있다. 상기 관통 전극들(230) 및 상기 도전 패드들(240)은 상기 복수의 제2 반도체 칩들(200) 중 상기 다른 하나(200b)에는 제공되지 않을 수 있다.
상기 도전 패드들(240)의 각각의 일 면(240S)은 상기 기판(100)의 상면(100U)과 마주할 수 있고, 상기 기판(100)의 상면(100U)으로부터 이격될 수 있다. 상기 도전 필라들(300)의 각각의 일 면(300S)은 상기 기판(100)의 상면(100U)과 마주할 수 있고, 상기 기판(100)의 상면(100U)으로부터 이격될 수 있다. 상기 도전 패드들(240)의 각각의 상기 면(240S)은 상기 제1 반도체 칩(400)의 상기 제1 면(400S1)으로부터 상기 도전 필라들(300)의 각각의 상기 면(300S)과 실질적으로 동일한 레벨에 위치할 수 있다. 상기 복수의 제2 반도체 칩들(200) 중 상기 다른 하나(200b)의 상기 제4 면(200S4)은 상기 기판(100)의 상면(100U)과 마주할 수 있고, 상기 기판(100)의 상면(100U)으로부터 이격될 수 있다. 상기 복수의 제2 반도체 칩들(200) 중 상기 다른 하나(200b)의 상기 제4 면(200S4)은 상기 제1 반도체 칩(400)의 상기 제1 면(400S1)으로부터 상기 도전 필라들(300)의 각각의 상기 면(300S)과 실질적으로 동일한 레벨에 위치할 수 있으나, 본 발명의 개념은 이에 한정되지 않는다.
상기 몰드막(350)이 상기 복수의 제2 반도체 칩들(200) 및 상기 도전 필라들(300)을 덮을 수 있다. 상기 몰드막(350)은 상기 복수의 제2 반도체 칩들(200) 중 상기 하나(200a)의 상기 제4 면(200S4) 상으로 연장되어 상기 도전 패드들(240)을 덮을 수 있다. 상기 몰드막(350)은 상기 기판(100)의 상면(100U)으로부터 이격될 수 있고, 상기 몰드막(350)의 일 면(350S)은 상기 도전 패드들(240)의 상기 면들(240S) 및 상기 도전 필라들(300)의 상기 면들(300S)과 실질적으로 공면을 이룰 수 있다. 상기 도전 패드들(240)의 상기 면들(240S) 및 상기 도전 필라들(300)의 상기 면들(300S)은 상기 몰드막(3500에 의해 덮이지 않고 노출될 수 있다. 일부 실시예들에 따르면, 상기 몰드막(350)의 상기 면(350S)은 상기 복수의 제2 반도체 칩들(200) 중 상기 다른 하나(200b)의 상기 제4 면(200S4)과 실질적으로 공면을 이룰 수 있다. 이 경우, 상기 복수의 제2 반도체 칩들(200) 중 상기 다른 하나(200b)의 상기 제4 면(200S4)은 상기 몰드막(350)에 의해 덮이지 않고 노출될 수 있다.
상기 복수의 범프들(320)이 상기 기판(100)과 상기 도전 필라들(300) 사이, 및 상기 기판(100)과 상기 도전 패드들(240) 사이에 배치될 수 있고, 상기 도전 필라들(300) 및 상기 도전 패드들(240)에 연결될 수 있다. 상기 범프들(320)은 상기 기판 패드들(110)에 연결될 수 있다. 상기 도전 필라들(300) 및 상기 도전 패드들(240)의 각각은 상기 범프들(320) 중 대응하는 범프(320)를 통해 상기 기판(100)에 연결될 수 있다.
상기 제1 반도체 칩(400)은 상기 도전 필라들(300)을 통해 상기 기판(100)에 전기적으로 연결될 수 있다. 더하여, 상기 관통 전극들(230) 중 적어도 하나는 상기 제1 반도체 칩(400)과 상기 기판(100)의 전기적 연결을 위해 이용될 수 있다. 이 경우, 상기 제1 반도체 칩(400)은 상기 관통 전극들(230) 중 대응하는 관통 전극(230)을 통해 상기 복수의 제2 반도체 칩들(200) 중 상기 하나(200a)를 거쳐 상기 기판(100)에 전기적으로 연결될 수 있다.
상기 복수의 제2 반도체 칩들(200) 중 상기 하나(200a)는 상기 관통 전극들(230) 중 대응하는 관통 전극(230)을 통해 상기 기판(100)에 전기적으로 연결될 수 있다. 상기 복수의 제2 반도체 칩들(200) 중 상기 다른 하나(200b)는 상기 관통 전극들(230)을 포함하지 않을 수 있다. 이 경우, 상기 복수의 제2 반도체 칩들(200) 중 상기 다른 하나(200b)는 상기 제1 반도체 칩(400) 내 내부 배선을 통해 상기 도전 필라들(300) 중 대응하는 도전 필라(300)에 연결될 수 있고, 상기 대응하는 도전 필라(300)를 통해 상기 기판(100)에 전기적으로 연결될 수 있다.
도 7은 본 발명의 일부 실시예들에 따른 반도체 패키지(1000)의 일 변형예를 나타내는 도면으로, 도 1의 I-I'에 대응하는 단면도이다. 설명의 간소화를 위해, 도 1 및 도 2를 참조하여 설명한 반도체 패키지(1000)와 차이점을 주로 설명한다.
도 1 및 도 7을 참조하면, 상기 복수의 제2 반도체 칩들(200)이 상기 기판(100)과 상기 제1 반도체 칩(400) 사이에 배치될 수 있다. 상기 복수의 제2 반도체 칩들(200)이 상기 제1 반도체 칩(400)의 상기 제1 면(400S1) 상에 배치될 수 있고, 상기 제1 방향(D1)을 따라 수평적으로 서로 이격될 수 있다. 상기 복수의 제2 반도체 칩들(200)의 각각은 상기 제1 반도체 칩(400)의 상기 제1 면(400S1)에 연결될 수 있다.
상기 복수의 제2 반도체 칩들(200) 중 하나(200a)은 상기 제1 반도체 칩(400)의 상기 제1 면(400S1)에 수직한 상기 제2 방향(D2)을 따라 적층된 복수의 서브 반도체 칩들(202, 204, 206)을 포함할 수 있다. 상기 서브 반도체 칩들(202, 204, 206)의 각각은 로직 칩 또는 메모리 칩일 수 있다. 관통 전극들(230)이 상기 복수의 제2 반도체 칩들(200) 중 상기 하나(200a) 내에 배치될 수 있고, 도전 패드들(240)이 상기 복수의 제2 반도체 칩들(200) 중 상기 하나(200a)의 상기 제4 면(200S4) 상에 배치될 수 있다. 상기 관통 전극들(230)의 각각은 상기 서브 반도체 칩들(202, 204, 206)을 관통할 수 있고, 상기 제2 칩 패드들(210) 중 대응하는 제2 칩 패드(210), 및 상기 도전 패드들(240) 중 대응하는 도전 패드(240)에 연결될 수 있다. 상술한 차이를 제외하고, 본 실시예들에 따른 반도체 패키지(1000)는 도 1 및 도 6을 참조하여 설명한 반도체 패키지(1000)와 실질적으로 동일하다.
도 8 내지 도 10은 본 발명의 일부 실시예들에 따른 반도체 패키지의 제조방법을 나타내는 단면도들이다. 도 1 및 도 2를 참조하여 설명한 반도체 패키지와 중복되는 설명은 생략될 수 있다.
도 8을 참조하면, 복수의 제1 반도체 칩들(400)을 포함하는 웨이퍼(400WF)가 제공될 수 있다. 상기 복수의 제1 반도체 칩들(400)은 제1 회로층들(420)을 각각 포함할 수 있고, 상기 제1 회로층들(420)은 상기 웨이퍼(400WF)의 상면(400U)에 인접하게 배치될 수 있다. 상기 제1 회로층들(420)은 집적회로들을 포함할 수 있다. 상기 복수의 제1 반도체 칩들(400)은 제1 칩 패드들(410)을 포함할 수 있고, 상기 제1 칩 패드들(410)은 상기 웨이퍼(400WF)의 상면(400U)에 인접하게 배치될 수 있다. 상기 제1 칩 패드들(410)은 상기 제1 회로층들(420)에 전기적으로 연결될 수 있다.
복수의 도전 필라들(300)이 상기 웨이퍼(400WF)의 상면(400U) 상에 형성될 수 있다. 칩 실장 영역들(400R)이 상기 웨이퍼(400WF)의 상면(400U) 상에 미리 정의될 수 있고, 상기 도전 필라들(300)은 상기 칩 실장 영역들(400R)을 제외한, 상기 웨이퍼(400WF)의 상면(400U) 상에 형성될 수 있다. 상기 도전 필라들(300)은 상기 제1 칩 패드들(410) 중 대응하는 제1 칩 패드들(410)에 각각 연결될 수 있다. 상기 도전 필라들(300)은 일 예로, 전기 도금 공정을 이용하여 형성될 수 있다. 일 예로, 상기 도전 필라들(300)을 형성하는 것은, 상기 웨이퍼(400WF)의 상면(400U) 상에 상기 도전 필라들(300)이 형성될 영역을 노출하는 개구부들을 갖는 포토 레지스트 패턴을 형성하는 것, 상기 포토 레지스트 패턴 상에 시드층을 형성하는 것, 및 상기 시드층 상에 상기 전기 도금 공정을 수행함으로써 상기 도전 필라들(300)을 형성하는 것을 포함할 수 있다. 상기 도전 필라들(300)이 형성된 후, 상기 포토 레지스트 패턴은 제거될 수 있다.
도 9를 참조하면, 연결부들(310)이 상기 칩 실장 영역들(400R) 내 상기 웨이퍼(400WF)의 상면(400U) 상에 형성될 수 있다. 상기 연결부들(310)은 상기 제1 칩 패드들(410) 중 대응하는 제1 칩 패드들(410) 상에 각각 형성될 수 있고, 상기 대응하는 제1 칩 패드들(410)에 각각 연결될 수 있다.
복수의 제2 반도체 칩들(200)이 상기 칩 실장 영역들(400R) 내에 각각 제공될 수 있다. 상기 제2 반도체 칩들(200)의 각각은 제2 칩 패드들(210)을 포함할 수 있고, 상기 제2 칩 패드들(210)은 상기 제2 반도체 칩들(200)의 각각의 일 면에 인접하게 배치될 수 있다. 상기 제2 반도체 칩들(200)의 각각은 상기 제2 칩 패드들(210)이 상기 연결부들(310) 중 대응하는 연결부들(310)에 각각 접촉하도록 상기 웨이퍼(400WF)의 상면(400U) 상에 제공될 수 있다.
몰드막(350)이 상기 웨이퍼(400WF)의 상면(400U) 상에 형성될 수 있고, 상기 제2 반도체 칩들(200) 및 상기 도전 필라들(300)을 덮을 수 있다. 일부 실시예들에 따르면, 상기 몰드막(350)은 상기 제2 반도체 칩들(200)의 각각과 상기 웨이퍼(400WF) 사이로 연장되어 상기 연결부들(310)을 덮을 수 있다. 상기 몰드막(350)은 상기 연결부들(310) 사이의 공간을 채울 수 있다. 다른 실시예들에 따르면, 상기 몰드막(350)의 형성 전에, 도 3을 참조하여 설명한 상기 언더필막(370)이 상기 제2 반도체 칩들(200)의 각각과 상기 웨이퍼(400WF) 사이의 공간을 채우도록 형성될 수 있고, 상기 연결부들(310)을 덮을 수 있다.
도 10을 참조하면, 상기 몰드막(350) 상에 그라인딩(grinding) 공정을 수행함으로써, 상기 몰드막(350)의 상부가 제거될 수 있다. 상기 그라인딩 공정에 의해 상기 도전 필라들(300)의 각각의 일 면이 노출될 수 있다. 일부 실시예들에 따르면, 상기 제2 반도체 칩들(200)의 각각의 일 면이 상기 그라인딩 공정에 의해 노출될 수 있다. 다른 실시예들에 따르면, 상기 제2 반도체 칩들(200)은 상기 그라인딩 공정에 의해 노출되지 않을 수 있고, 도 4를 참조하여 설명한 바와 같이, 상기 몰드막(350)에 의해 덮일 수 있다.
복수의 범프들(320)이 상기 몰드막(350) 상에 형성될 수 있다. 상기 범프들(320)은 상기 도전 필라들(300) 상에 각각 형성될 수 있고, 상기 도전 필라들(300)에 각각 연결될 수 있다. 상술한 공정들에 의해, 적층 구조체(SS)가 형성될 수 있다. 상기 적층 구조체(SS)는 쏘잉 공정(SP)에 의해 복수의 칩 스택들(CS)로 분리될 수 있다. 상기 웨이퍼(400WF)는 상기 쏘잉 공정(SP)에 의해 상기 복수의 제1 반도체 칩들(400)로 분리될 수 있고, 상기 칩 스택들(CS)은 상기 제1 반도체 칩들(400)을 각각 포함할 수 있다. 상기 칩 스택들(CS)의 각각은 상기 제1 반도체 칩들(400)의 각각 상에 적층된 대응하는 제2 반도체 칩(들)(200), 및 상기 제1 반도체 칩들(400)의 각각 상에 형성된 대응하는 도전 필라들(300)을 포함할 수 있다.
도 1 및 도 2를 다시 참조하면, 상기 칩 스택들(CS) 중 대응하는 칩 스택(CS)이 기판(100) 상에 제공될 수 있다. 상기 기판(100)은 일 예로, 인쇄회로기판(PCB)일 수 있다. 상기 기판(100)은 상기 기판(100)의 상면(100U) 상에 배치된 기판 패드들(110)을 포함할 수 있다. 상기 대응하는 칩 스택(CS)은 상기 범프들(320)이 상기 기판 패드(110) 중 대응하는 기판 패드들(110)에 각각 접촉하도록 상기 기판(100)의 상면(100U) 상에 적층될 수 있다. 상기 기판(100) 및 상기 대응하는 칩 스택(CS)은 반도체 패키지(1000)를 구성할 수 있다.
도 11 내지 도 12는 본 발명의 일부 실시예들에 따른 반도체 패키지의 제조방법을 나타내는 단면도들이다. 도 8 내지 도 10을 참조하여 설명한 반도체 패키지의 제조방법과 차이점을 주로 설명한다.
먼저, 도 8을 참조하여 설명한 바와 같이, 상기 복수의 제1 반도체 칩들(400)을 포함하는 상기 웨이퍼(400WF)가 제공될 수 있고, 상기 복수의 도전 필라들(300)이 상기 웨이퍼(400WF)의 상면(400U) 상에 형성될 수 있다. 상기 도전 필라들(300)은 상기 칩 실장 영역들(400R)을 제외한, 상기 웨이퍼(400WF)의 상면(400U) 상에 형성될 수 있다.
도 11을 참조하면, 연결부들(310)이 상기 칩 실장 영역들(400R) 내 상기 웨이퍼(400WF)의 상면(400U) 상에 형성될 수 있다. 상기 연결부들(310)은 상기 제1 칩 패드들(410) 중 대응하는 제1 칩 패드들(410) 상에 각각 형성될 수 있고, 상기 대응하는 제1 칩 패드들(410)에 각각 연결될 수 있다.
복수의 제2 반도체 칩들(200)이 상기 칩 실장 영역들(400R) 내에 각각 제공될 수 있다. 상기 제2 반도체 칩들(200)의 각각은 제2 칩 패드들(210)을 포함할 수 있고, 상기 제2 칩 패드들(210)은 상기 제2 반도체 칩들(200)의 각각의 일 면에 인접하게 배치될 수 있다. 일부 실시예들에 따르면, 상기 제2 반도체 칩들(200)의 각각은 이를 관통하는 관통 전극들(230)을 포함할 수 있고, 상기 제2 반도체 칩들(200)의 각각의 타면 상에 배치된 도전 패드들(240)을 포함할 수 있다. 상기 관통 전극들(230)은 상기 제2 반도체 칩들(200)의 각각을 관통하여 상기 제2 칩 패드들(210) 및 상기 도전 패드들(240)에 연결될 수 있다. 상기 제2 반도체 칩들(200)의 각각은 상기 제2 칩 패드들(210)이 상기 연결부들(310) 중 대응하는 연결부들(310)에 각각 접촉하도록 상기 웨이퍼(400WF)의 상면(400U) 상에 제공될 수 있다. 몰드막(350)이 상기 웨이퍼(400WF)의 상면(400U) 상에 형성될 수 있고, 상기 제2 반도체 칩들(200) 및 상기 도전 필라들(300)을 덮을 수 있다.
도 12를 참조하면, 상기 몰드막(350) 상에 그라인딩(grinding) 공정을 수행함으로써, 상기 몰드막(350)의 상부가 제거될 수 있다. 상기 그라인딩 공정에 의해 상기 도전 필라들(300)의 각각의 일 면, 및 상기 도전 패드들(240)의 각각의 일 면이 노출될 수 있다. 복수의 범프들(320)이 상기 몰드막(350) 상에 형성될 수 있다. 상기 범프들(320)은 상기 도전 필라들(300) 및 상기 도전 패드들(240) 상에 각각 형성될 수 있고, 상기 도전 필라들(300) 및 상기 도전 패드들(240)에 각각 연결될 수 있다. 상술한 공정들에 의해, 적층 구조체(SS)가 형성될 수 있다. 상기 적층 구조체(SS)는 쏘잉 공정(SP)에 의해 복수의 칩 스택들(CS)로 분리될 수 있다. 이후의 공정은 도 1, 도 2, 도 8 내지 도 10을 참조하여 설명한 반도체 패키지의 제조방법과 실질적으로 동일하다.
도 13은 본 발명의 일부 실시예들에 따른 반도체 패키지(1000)의 일 변형예를 나타내는 도면으로, 도 1의 I-I'에 대응하는 단면도이다.
도 1 및 도 13을 참조하면, 상기 제2 반도체 칩(200)의 상기 제2 칩 패드들(210)은 상기 제1 반도체 칩(400)의 상기 제1 칩 패드들(410) 중 대응하는 제1 칩 패드들(410)에 직접 접할 수 있다. 일부 실시예들에 따르면, 도 1 및 도 2를 참조하여 설명한 상기 연결부들(310)은 생략될 수 있다. 상기 제2 반도체 칩(200) 및 상기 도전 필라들(300)의 각각은 상기 제1 반도체 칩(400)의 상기 제1 면(400S1)에 수직한 상기 제2 방향(D2)에 따른 높이를 가질 수 있다. 일부 실시예들에 따르면, 상기 도전 필라들(300)의 각각의 높이(300H)는 상기 제2 반도체 칩(200)의 높이(200H)와 실질적으로 동일할 수 있다. 상술한 차이를 제외하고, 본 실시예들에 따른 반도체 패키지(1000)는 도 1 및 도 2를 참조하여 설명한 반도체 패키지(1000)와 실질적으로 동일하다.
도 14는 본 발명의 일부 실시예들에 따른 반도체 패키지(1000)의 일 변형예를 나타내는 도면으로, 도 1의 I-I'에 대응하는 단면도이다.
도 1 및 도 14를 참조하면, 상기 제2 반도체 칩(200)의 상기 제2 칩 패드들(210)은 상기 제1 반도체 칩(400)의 상기 제1 칩 패드들(410) 중 대응하는 제1 칩 패드들(410)에 직접 접할 수 있다. 일부 실시예들에 따르면, 도 1 및 도 2를 참조하여 설명한 상기 연결부들(310)은 생략될 수 있다.
상기 제2 반도체 칩(200) 및 상기 도전 필라들(300)의 각각은 상기 제1 반도체 칩(400)의 상기 제1 면(400S1)에 수직한 상기 제2 방향(D2)에 따른 높이를 가질 수 있다. 일부 실시예들에 따르면, 상기 도전 필라들(300)의 각각의 높이(300H)는 상기 제2 반도체 칩(200)의 높이(200H)보다 클 수 있다. 상기 도전 필라들(300)의 각각의 일 면(300S)은 상기 기판(100)의 상면(100U)과 마주할 수 있고, 상기 기판(100)의 상면(100U)으로부터 이격될 수 있다. 상기 도전 필라들(300)의 각각의 상기 면(300S)은 상기 제2 반도체 칩(200)의 상기 제4 면(200S4)보다 상기 제1 반도체 칩(400)의 상기 제1 면(400S1)으로부터 멀리 위치할 수 있다. 상술한 차이를 제외하고, 본 실시예들에 따른 반도체 패키지(1000)는 도 1 및 도 4를 참조하여 설명한 반도체 패키지(1000)와 실질적으로 동일하다.
도 15는 본 발명의 일부 실시예들에 따른 반도체 패키지(1000)의 일 변형예를 나타내는 도면으로, 도 1의 I-I'에 대응하는 단면도이다.
도 1 및 도 15를 참조하면, 상기 제2 반도체 칩(200)의 상기 제2 칩 패드들(210)은 상기 제1 반도체 칩(400)의 상기 제1 칩 패드들(410) 중 대응하는 제1 칩 패드들(410)에 직접 접할 수 있다. 일부 실시예들에 따르면, 도 1 및 도 2를 참조하여 설명한 상기 연결부들(310)은 생략될 수 있다. 상술한 차이를 제외하고, 본 실시예들에 따른 반도체 패키지(1000)는 도 1 및 도 5를 참조하여 설명한 반도체 패키지(1000)와 실질적으로 동일하다.
도 16은 본 발명의 일부 실시예들에 따른 반도체 패키지(1000)의 일 변형예를 나타내는 도면으로, 도 1의 I-I'에 대응하는 단면도이다.
도 1 및 도 16을 참조하면, 상기 복수의 제2 반도체 칩들(200)이 상기 기판(100)과 상기 제1 반도체 칩(400) 사이에 배치될 수 있다. 상기 복수의 제2 반도체 칩들(200)의 각각은 상기 제1 반도체 칩(400)의 상기 제1 면(400S1)에 연결될 수 있다. 상기 복수의 제2 반도체 칩들(200)의 각각의 상기 제2 칩 패드들(210)은 상기 제1 반도체 칩(400)의 상기 제1 칩 패드들(410) 중 대응하는 제1 칩 패드들(410)에 직접 접할 수 있다. 상술한 차이를 제외하고, 본 실시예들에 따른 반도체 패키지(1000)는 도 1 및 도 6을 참조하여 설명한 반도체 패키지(1000)와 실질적으로 동일하다.
도 17은 본 발명의 일부 실시예들에 따른 반도체 패키지의 제조방법을 나타내는 단면도이다. 도 8 내지 도 10을 참조하여 설명한 반도체 패키지의 제조방법과 차이점을 주로 설명한다.
먼저, 도 8을 참조하여 설명한 바와 같이, 상기 복수의 제1 반도체 칩들(400)을 포함하는 상기 웨이퍼(400WF)가 제공될 수 있고, 상기 복수의 도전 필라들(300)이 상기 웨이퍼(400WF)의 상면(400U) 상에 형성될 수 있다. 상기 도전 필라들(300)은 상기 칩 실장 영역들(400R)을 제외한, 상기 웨이퍼(400WF)의 상면(400U) 상에 형성될 수 있다.
도 17을 참조하면, 복수의 제2 반도체 칩들(200)이 상기 칩 실장 영역들(400R) 내에 각각 제공될 수 있다. 상기 제2 반도체 칩들(200)의 각각은 제2 칩 패드들(210)을 포함할 수 있고, 상기 제2 칩 패드들(210)은 상기 제2 반도체 칩들(200)의 각각의 일 면에 인접하게 배치될 수 있다. 상기 제2 반도체 칩들(200)의 각각은 상기 제2 칩 패드들(210)이 상기 제1 칩 패드들(410) 중 대응하는 제1 칩 패드들(410)에 직접 접촉하도록 상기 웨이퍼(400WF)의 상면(400U) 상에 적층될 수 있다. 상기 제2 반도체 칩들(200)의 각각의 상기 제2 칩 패드들(210)은 열처리 공정에 의해 상기 대응하는 제1 칩 패드들(410)과 결합될 수 있다. 몰드막(350)이 상기 웨이퍼(400WF)의 상면(400U) 상에 형성될 수 있고, 상기 제2 반도체 칩들(200) 및 상기 도전 필라들(300)을 덮을 수 있다. 이후의 공정은 도 1, 도 2, 도 8 내지 도 10을 참조하여 설명한 반도체 패키지의 제조방법과 실질적으로 동일하다.
도 18은 본 발명의 일부 실시예들에 따른 반도체 패키지의 제조방법을 나타내는 단면도이다. 도 8 내지 도 10을 참조하여 설명한 반도체 패키지의 제조방법과 차이점을 주로 설명한다.
먼저, 도 8을 참조하여 설명한 바와 같이, 상기 복수의 제1 반도체 칩들(400)을 포함하는 상기 웨이퍼(400WF)가 제공될 수 있고, 상기 복수의 도전 필라들(300)이 상기 웨이퍼(400WF)의 상면(400U) 상에 형성될 수 있다. 상기 도전 필라들(300)은 상기 칩 실장 영역들(400R)을 제외한, 상기 웨이퍼(400WF)의 상면(400U) 상에 형성될 수 있다.
도 18을 참조하면, 복수의 제2 반도체 칩들(200)이 상기 칩 실장 영역들(400R) 내에 각각 제공될 수 있다. 상기 제2 반도체 칩들(200)의 각각은 제2 칩 패드들(210)을 포함할 수 있고, 상기 제2 칩 패드들(210)은 상기 제2 반도체 칩들(200)의 각각의 일 면에 인접하게 배치될 수 있다. 일부 실시예들에 따르면, 상기 제2 반도체 칩들(200)의 각각은 이를 관통하는 관통 전극들(230)을 포함할 수 있고, 상기 제2 반도체 칩들(200)의 각각의 타면 상에 배치된 도전 패드들(240)을 포함할 수 있다. 상기 관통 전극들(230)은 상기 제2 반도체 칩들(200)의 각각을 관통하여 상기 제2 칩 패드들(210) 및 상기 도전 패드들(240)에 연결될 수 있다. 상기 제2 반도체 칩들(200)의 각각은 상기 제2 칩 패드들(210)이 상기 제1 칩 패드들(410) 중 대응하는 제1 칩 패드들(410)에 직접 접촉하도록 상기 웨이퍼(400WF)의 상면(400U) 상에 적층될 수 있다. 상기 제2 반도체 칩들(200)의 각각의 상기 제2 칩 패드들(210)은 열처리 공정에 의해 상기 대응하는 제1 칩 패드들(410)과 결합될 수 있다. 몰드막(350)이 상기 웨이퍼(400WF)의 상면(400U) 상에 형성될 수 있고, 상기 제2 반도체 칩들(200) 및 상기 도전 필라들(300)을 덮을 수 있다. 이후의 공정은 도 1, 도 2, 도 8 내지 도 10을 참조하여 설명한 반도체 패키지의 제조방법과 실질적으로 동일하다.
도 19는 본 발명의 일부 실시예들에 따른 반도체 패키지(1100)를 나타내는 단면도이다. 설명의 간소화를 위해, 도 1 및 도 2를 참조하여 설명한 반도체 패키지(1000)와 차이점을 주로 설명한다.
도 19를 참조하면, 재배선층(100R) 상에 상기 제1 반도체 칩(400)이 배치될 수 있다. 상기 제1 반도체 칩(400)은 상기 제1 면(400S1)이 상기 재배선층(100R)의 상면(100RU)을 향하도록 배치될 수 있다. 상기 재배선층(110R)은 재배선 패턴들(150)을 포함할 수 있다. 상기 재배선 패턴들(150)은 도전성 물질을 포함할 수 있다. 상기 재배선 패턴들(150) 중 일부는 간략한 도시를 위해 점선으로 표기된다. 상기 재배선층(100R) 및 상기 제1 반도체 칩(400)의 각각은 상기 제1 방향(D1)에 따른 폭을 가질 수 있다. 상기 재배선층(100R)의 폭(100RW)은 상기 제1 반도체 칩(400)의 폭(400W)보다 클 수 있다. 본 명세서에서, 상기 재배선층(110R)은 기판으로 지칭될 수도 있다.
상기 제2 반도체 칩(200)이 상기 재배선층(100R)과 상기 제1 반도체 칩(400) 사이에 배치될 수 있다. 상기 제2 반도체 칩(200)은 상기 제1 반도체 칩(400)의 상기 제1 면(400S1) 상에 배치될 수 있고, 상기 제1 반도체 칩(400)의 상기 제1 면(400S1)에 연결될 수 있다. 일부 실시예들에 따르면, 복수의 제2 반도체 칩들(200)이 상기 재배선층(100R)과 상기 제1 반도체 칩(400) 사이에 배치될 수 있다. 상기 복수의 제2 반도체 칩들(200)은 상기 제1 반도체 칩(400)의 상기 제1 면(400S1) 상에 배치될 수 있고, 상기 제1 면(400S1)에 평행한 상기 제1 방향(D1)을 따라 수평적으로 서로 이격될 수 있다. 상기 복수의 제2 반도체 칩들(200)의 각각은 상기 제1 반도체 칩(400)의 상기 제1 면(400S1)에 연결될 수 있다.
일부 실시예들에 따르면, 관통 전극들(230)이 상기 복수의 제2 반도체 칩들(200) 중 적어도 하나 내에 배치될 수 있고, 도전 패드들(240)이 상기 복수의 제2 반도체 칩들(200) 중 상기 적어도 하나의 상기 제4 면(200S4) 상에 배치될 수 있다. 상기 관통 전극들(230)의 각각은 상기 복수의 제2 반도체 칩들(200) 중 상기 적어도 하나를 관통하여 상기 제2 칩 패드들(210) 중 대응하는 제2 칩 패드(210), 및 상기 도전 패드들(240) 중 대응하는 도전 패드(240)에 연결될 수 있다. 일부 실시예들에 따르면, 상기 관통 전극들(230) 및 상기 도전 패드들(240)은 상기 복수의 제2 반도체 칩들(200) 중 다른 하나에는 제공되지 않을 수 있으나, 본 발명의 개념은 이에 한정되지 않는다.
상기 복수의 도전 필라들(300)이 상기 재배선층(100R)과 상기 제1 반도체 칩(400) 사이에 배치될 수 있다. 상기 도전 필라들(300)의 각각은 상기 제1 반도체 칩(400)의 상기 제1 면(400S1)에 연결될 수 있다. 일 예로, 상기 도전 필라들(300)은 상기 제1 반도체 칩(400)의 상기 제1 칩 패드들(410) 중 대응하는 제1 칩 패드들(410)에 각각 연결될 수 있다.
상기 몰드막(350)이 상기 재배선층(100R)과 상기 제1 반도체 칩(400) 사이에 배치될 수 있고, 상기 제2 반도체 칩(200) 및 상기 도전 필라들(300)의 측면들을 덮을 수 있다. 상기 몰드막(350)은 상기 복수의 제2 반도체 칩들(200)의 각각의 상기 제4 면(200S4) 상으로 연장되어 상기 제4 면(200S4)을 덮을 수 있다. 상기 몰드막(350)은 상기 복수의 제2 반도체 칩들(200) 중 상기 적어도 하나의 상기 제4 면(200S4) 상으로 연장되어 상기 도전 패드들(240)을 덮을 수 있다. 상기 몰드막(350)은 상기 재배선층(100R)의 상면(100RU)과 접할 수 있다. 상기 도전 필라들(300) 및 상기 도전 패드들(240)의 각각은 상기 몰드막(350)의 적어도 일부를 관통하여 상기 재배선 패턴들(150) 중 대응하는 재배선 패턴(150)에 연결될 수 있다.
상기 복수의 범프들(320)이 상기 재배선층(100R)의 하면(100RL) 상에 배치될 수 있다. 상기 복수의 범프들(320)의 각각은 상기 재배선 패턴들(150) 중 대응하는 재배선 패턴(150)에 연결될 수 있다. 상기 도전 필라들(300) 및 상기 도전 패드들(240)의 각각은 대응하는 재배선 패턴(들)(150)을 통해 상기 복수의 범프들(320) 중 대응하는 범프(320)에 전기적으로 연결될 수 있다.
상기 제1 반도체 칩(400)은 상기 도전 필라들(300)을 통해 상기 재배선층(100R)에 전기적으로 연결될 수 있다. 더하여, 상기 관통 전극들(230) 중 적어도 하나는 상기 제1 반도체 칩(400)과 상기 재배선층(100R)의 전기적 연결을 위해 이용될 수 있다. 이 경우, 상기 제1 반도체 칩(400)은 상기 관통 전극들(230) 중 대응하는 관통 전극(230)을 통해 상기 복수의 제2 반도체 칩들(200) 중 상기 적어도 하나를 거쳐 상기 재배선층(100R)에 전기적으로 연결될 수 있다.
상기 복수의 제2 반도체 칩들(200) 중 상기 적어도 하나는 상기 관통 전극들(230) 중 대응하는 관통 전극(230)을 통해 상기 재배선층(100R)에 전기적으로 연결될 수 있다. 상기 복수의 제2 반도체 칩들(200) 중 상기 다른 하나는 상기 제1 반도체 칩(400) 내 내부 배선을 통해 상기 도전 필라들(300) 중 대응하는 도전 필라(300)에 연결될 수 있고, 상기 대응하는 도전 필라(300)를 통해 상기 재배선층(100R)에 전기적으로 연결될 수 있다.
추가적인 몰드막(500)이 상기 재배선층(110R) 상에 배치되어 상기 제1 반도체 칩(400) 및 상기 몰드막(350)을 덮을 수 있다. 상기 추가적인 몰드막(500)은 상기 제1 반도체 칩(400) 및 상기 몰드막(350)의 측면들을 따라 연장되어 상기 재배선층(100R)의 상면(100RU)과 접할 수 있다. 상기 추가적인 몰드막(500)은 절연 물질(일 예로, 에폭시계 몰딩 컴파운드)를 포함할 수 있다. 일부 실시예들에 따르면, 상기 추가적인 몰드막(500)은 생략될 수도 있다. 본 실시예들에 따른 반도체 패키지(1100)는 팬-아웃 웨이퍼 레벨(fan-out wafer levek) 패키지를 구성할 수 있다.
도 20은 본 발명의 일부 실시예들에 따른 반도체 패키지(1200)를 나타내는 단면도이다. 설명의 간소화를 위해, 도 1 및 도 2를 참조하여 설명한 반도체 패키지(1000)와 차이점을 주로 설명한다.
도 20을 참조하면, 상기 기판(100) 상에 하부 반도체 칩(600)이 배치될 수 있다. 상기 기판(100)은 일 예로, 인쇄회로기판(PCB)일 수 있다. 상기 기판(100)은 기판 패드들(110)을 포함할 수 있고, 상기 기판 패드들(110)은 상기 기판(100)의 상면(100U) 상에 배치될 수 있다.
상기 하부 반도체 칩(600)은 서로 대향하는 제5 면(600S5) 및 제6 면(600S6)을 가질 수 있고, 상기 제5 면(600S5)에 배치되는 하부 칩 패드들(610)을 포함할 수 있다. 상기 하부 칩 패드들(610)은 도전성 물질을 포함할 수 있다. 상기 하부 반도체 칩(600)은 상기 제6 면(600S6)이 상기 기판(100)의 상면(100U)을 향하도록 배치될 수 있다. 상기 하부 반도체 칩(600)은 로직 칩 또는 메모리 칩일 수 있다.
하부 관통 전극들(650)이 상기 하부 반도체 칩(600) 내에 배치될 수 있고, 하부 범프들(620)이 상기 하부 반도체 칩(600)의 상기 제6 면(600S6) 상에 배치될 수 있다. 상기 하부 관통 전극들(650)의 각각은 상기 하부 반도체 칩(600)을 관통할 수 있고, 상기 하부 칩 패드들(610) 중 대응하는 하부 칩 패드(610), 및 상기 하부 범프들(620) 중 대응하는 하부 범프(620)에 연결될 수 있다. 상기 하부 범프들(620)의 각각은 상기 기판 패드들(110) 중 대응하는 기판 패드(110)에 연결될 수 있다. 상기 하부 관통 전극들(650) 및 상기 하부 범프들(620)은 도전성 물질을 포함할 수 있다.
상기 제1 반도체 칩(400)이 상기 하부 반도체 칩(600) 상에 배치될 수 있다. 상기 제1 반도체 칩(400)은 상기 제1 면(400S1)이 상기 하부 반도체 칩(600)은 상기 제5 면(600S5)을 향하도록 배치될 수 있다. 상기 제2 반도체 칩(200)이 상기 하부 반도체 칩(600)과 상기 제1 반도체 칩(400) 사이에 배치될 수 있다. 상기 제2 반도체 칩(200)은 상기 제1 반도체 칩(400)의 상기 제1 면(400S1) 상에 배치될 수 있고, 상기 제1 반도체 칩(400)의 상기 제1 면(400S1)에 연결될 수 있다. 일부 실시예들에 따르면, 복수의 제2 반도체 칩들(200)이 상기 하부 반도체 칩(600)과 상기 제1 반도체 칩(400) 사이에 배치될 수 있다. 상기 복수의 제2 반도체 칩들(200)은 상기 제1 반도체 칩(400)의 상기 제1 면(400S1) 상에 배치될 수 있고, 상기 제1 면(400S1)에 평행한 상기 제1 방향(D1)을 따라 수평적으로 서로 이격될 수 있다. 상기 복수의 제2 반도체 칩들(200)의 각각은 상기 제1 반도체 칩(400)의 상기 제1 면(400S1)에 연결될 수 있다.
일부 실시예들에 따르면, 관통 전극들(230)이 상기 복수의 제2 반도체 칩들(200) 중 적어도 하나 내에 배치될 수 있고, 도전 패드들(240)이 상기 복수의 제2 반도체 칩들(200) 중 상기 적어도 하나의 상기 제4 면(200S4) 상에 배치될 수 있다. 상기 관통 전극들(230)의 각각은 상기 복수의 제2 반도체 칩들(200) 중 상기 적어도 하나를 관통하여 상기 제2 칩 패드들(210) 중 대응하는 제2 칩 패드(210), 및 상기 도전 패드들(240) 중 대응하는 도전 패드(240)에 연결될 수 있다. 일부 실시예들에 따르면, 상기 관통 전극들(230) 및 상기 도전 패드들(240)은 상기 복수의 제2 반도체 칩들(200) 중 다른 하나에는 제공되지 않을 수 있으나, 본 발명의 개념은 이에 한정되지 않는다.
상기 복수의 도전 필라들(300)이 상기 하부 반도체 칩(600)과 상기 제1 반도체 칩(400) 사이에 배치될 수 있다. 상기 도전 필라들(300)의 각각은 상기 제1 반도체 칩(400)의 상기 제1 면(400S1)에 연결될 수 있다. 일 예로, 상기 도전 필라들(300)은 상기 제1 반도체 칩(400)의 상기 제1 칩 패드들(410) 중 대응하는 제1 칩 패드들(410)에 각각 연결될 수 있다.
상기 몰드막(350)이 상기 하부 반도체 칩(600)과 상기 제1 반도체 칩(400) 사이에 배치될 수 있고, 상기 제2 반도체 칩(200) 및 상기 도전 필라들(300)을 덮을 수 있다. 상기 몰드막(350)은 상기 복수의 제2 반도체 칩들(200) 중 상기 적어도 하나의 상기 제4 면(200S4) 상으로 연장되어 상기 도전 패드들(240)을 덮을 수 있다. 상기 몰드막(350)은 상기 하부 반도체 칩(600)의 상기 제5 면(600S5)으로부터 이격될 수 있다.
상기 복수의 범프들(320)이 상기 하부 반도체 칩(600)과 상기 도전 필라들(300) 사이, 및 상기 하부 반도체 칩(600)과 상기 도전 패드들(240) 사이에 배치될 수 있고, 상기 도전 필라들(300) 및 상기 도전 패드들(240)에 연결될 수 있다. 상기 범프들(320)은 상기 하부 반도체 칩(600)의 상기 하부 칩 패드들(610)에 연결될 수 있다. 상기 도전 필라들(300) 및 상기 도전 패드들(240)의 각각은 상기 범프들(320) 중 대응하는 범프(320)를 통해 상기 하부 반도체 칩(600)에 연결될 수 있다.
상기 제1 반도체 칩(400)은 상기 도전 필라들(300)을 통해 상기 하부 반도체 칩(600)에 전기적으로 연결될 수 있다. 상기 관통 전극들(230) 중 적어도 하나는 상기 제1 반도체 칩(400)과 상기 하부 반도체 칩(600)의 전기적 연결을 위해 이용될 수 있다. 이 경우, 상기 제1 반도체 칩(400)은 상기 관통 전극들(230) 중 대응하는 관통 전극(230)을 통해 상기 복수의 제2 반도체 칩들(200) 중 상기 적어도 하나를 거쳐 상기 하부 반도체 칩(600)에 전기적으로 연결될 수 있다. 더하여, 상기 하부 관통 전극들(650) 중 적어도 하나는 상기 제1 반도체 칩(400)과 상기 기판(100)의 전기적 연결을 위해 이용될 수 있다. 이 경우, 상기 제1 반도체 칩(400)은 상기 하부 관통 전극들(650) 중 대응하는 하부 관통 전극(650)을 통해 상기 하부 반도체 칩(600)을 거쳐 상기 기판(100)에 전기적으로 연결될 수 있다.
상기 복수의 제2 반도체 칩들(200) 중 상기 적어도 하나는 상기 관통 전극들(230) 중 대응하는 관통 전극(230)을 통해 상기 하부 반도체 칩(600)에 전기적으로 연결될 수 있다. 상기 복수의 제2 반도체 칩들(200) 중 상기 다른 하나는 상기 제1 반도체 칩(400) 내 내부 배선을 통해 상기 도전 필라들(300) 중 대응하는 도전 필라(300)에 연결될 수 있고, 상기 대응하는 도전 필라(300)를 통해 상기 하부 반도체 칩(600)에 전기적으로 연결될 수 있다. 상기 하부 관통 전극들(650) 중 일부는 상기 복수의 제2 반도체 칩들(200)과 상기 기판(100)의 전기적 연결을 위해 이용될 수 있다. 이 경우, 상기 복수의 제2 반도체 칩들(200)은 상기 하부 관통 전극들(650) 중 대응하는 하부 관통 전극들(650)을 통해 상기 하부 반도체 칩(600)을 거쳐 상기 기판(100)에 전기적으로 연결될 수 있다. 상기 하부 반도체 칩(600)은 상기 하부 관통 전극들(650) 중 대응하는 하부 관통 전극들(650)을 통해 상기 기판(100)에 전기적으로 연결될 수 있다.
도 21은 본 발명의 일부 실시예들에 따른 반도체 패키지(1300)를 나타내는 단면도이다. 설명의 간소화를 위해, 도 1 및 도 2를 참조하여 설명한 반도체 패키지(1000)와 차이점을 주로 설명한다.
도 21을 참조하면, 하부 반도체 패키지(PKG)가 제공될 수 있다. 상기 하부 반도체 패키지(PKG)는 제1 기판(700), 및 상기 제1 기판(700) 상의 반도체 칩(800)을 포함할 수 있다. 상기 제1 기판(700)은 회로 패턴을 갖는 인쇄회로기판이거나, 재배선층일 수 있다. 상기 제1 기판(700)은 제1 기판 패드들(710)을 포함할 수 있다. 상기 제1 기판 패드들(710)은 도전성 물질을 포함할 수 있다. 상기 반도체 칩(800)은 그 하면에 배치되는 칩 패드들(810)을 포함할 수 있다. 하부 연결부들(820)이 상기 제1 기판(700)과 상기 반도체 칩(800) 사이에 배치될 수 있고, 상기 칩 패드들(810)에 각각 연결될 수 있다. 상기 하부 연결부들(820)은 상기 제1 기판 패드들(710) 중 대응하는 제1 기판 패드들(710)에 연결될 수 있다. 상기 칩 패드들(810) 및 상기 하부 연결부들(820)은 도전성 물질을 포함할 수 있다. 상기 하부 연결부들(820)은 솔더볼, 범프, 및 필라 중에서 적어도 하나의 형상을 가질 수 있다. 상기 반도체 칩(800)은 집적 회로들(미도시)을 포함할 수 있고, 상기 집적 회로들은 상기 반도체 칩(800)의 상기 하면에 인접할 수 있다. 상기 반도체 칩(800)은 로직 칩 또는 메모리 칩일 수 있다.
상기 하부 반도체 패키지(PKG)는 상기 제1 기판(700) 상의 솔더 구조체들(850)을 포함할 수 있다. 상기 솔더 구조체들(850)은 상기 반도체 칩(800)으로부터 수평적으로 이격될 수 있다. 상기 솔더 구조체들(850)은 상기 제1 기판 패드들(710) 중 대응하는 제1 기판 패드들(710)에 연결될 수 있다. 상기 솔더 구조체들(850)은 주석, 납, 은, 또는 이들의 합금과 같은 도전성 물질을 포함할 수 있다. 상기 솔더 구조체들(850)의 각각은 상기 제1 기판(700) 내 내부 배선을 통해 외부 단자 또는 상기 반도체 칩(800)에 전기적으로 연결될 수 있다.
상기 하부 반도체 패키지(PKG)는 상기 반도체 칩(800) 상에 배치되는 제2 기판(900)을 포함할 수 있다. 상기 제2 기판(900)은 일 예로, 인터포저 기판일 수 있다. 상기 제2 기판(900)은 상기 제2 기판(900)의 하면에 배치되는 제1 패드들(910), 및 상기 제2 기판(900)의 상면에 배치되는 제2 패드들(920)을 포함할 수 있다. 배선들이 상기 제2 기판(900) 내에 제공되어 상기 제1 패드들(910) 및 상기 제2 패드들(920)을 서로 전기적으로 연결할 수 있다. 상기 제1 패드들(910) 및 상기 제2 패드들(920)은 도전성 물질(일 예로, 구리 또는 알루미늄과 같은 금속)을 포함할 수 있다. 상기 솔더 구조체들(850)은 상기 제1 패드들(910)에 연결될 수 있다. 상기 제2 기판(900)은 상기 솔더 구조체들(850)을 통해 상기 제1 기판(700) 및 상기 반도체 칩(800)에 전기적으로 연결될 수 있다.
상기 하부 반도체 패키지(PKG)는 상기 제1 기판(700)과 상기 제2 기판(900) 사이의 하부 몰드막(860)을 포함할 수 있다. 상기 하부 몰드막(860)은 상기 반도체 칩(800) 및 상기 솔더 구조체들(850)을 덮을 수 있다. 상기 하부 몰드막(860)은 상기 제1 기판(700)과 상기 반도체 칩(800) 사이로 연장되어 상기 하부 연결부들(820)을 밀봉할 수 있다. 상기 하부 몰드막(860)은 절연 물질(일 예로, 에폭시계 몰딩 컴파운드)를 포함할 수 있다.
상기 제1 반도체 칩(400)이 상기 하부 반도체 패키지(PKG)의 상기 제2 기판(900) 상에 배치될 수 있다. 상기 제1 반도체 칩(400)은 상기 제1 면(400S1)이 상기 제2 기판(900)을 향하도록 배치될 수 있다. 상기 제2 반도체 칩(200)이 상기 제2 기판(900)과 상기 제1 반도체 칩(400) 사이에 배치될 수 있다. 일부 실시예들에 따르면, 복수의 제2 반도체 칩들(200)이 상기 제2 기판(900)과 상기 제1 반도체 칩(400) 사이에 배치될 수 있다.
일부 실시예들에 따르면, 관통 전극들(230)이 상기 복수의 제2 반도체 칩들(200) 중 적어도 하나 내에 배치될 수 있고, 도전 패드들(240)이 상기 복수의 제2 반도체 칩들(200) 중 상기 적어도 하나의 상기 제4 면(200S4) 상에 배치될 수 있다. 상기 관통 전극들(230)의 각각은 상기 복수의 제2 반도체 칩들(200) 중 상기 적어도 하나를 관통하여 상기 제2 칩 패드들(210) 중 대응하는 제2 칩 패드(210), 및 상기 도전 패드들(240) 중 대응하는 도전 패드(240)에 연결될 수 있다. 일부 실시예들에 따르면, 상기 관통 전극들(230) 및 상기 도전 패드들(240)은 상기 복수의 제2 반도체 칩들(200) 중 다른 하나에는 제공되지 않을 수 있으나, 본 발명의 개념은 이에 한정되지 않는다.
상기 복수의 도전 필라들(300)이 상기 제2 기판(900)과 상기 제1 반도체 칩(400) 사이에 배치될 수 있다. 상기 도전 필라들(300)의 각각은 상기 제1 반도체 칩(400)의 상기 제1 면(400S1)에 연결될 수 있다. 일 예로, 상기 도전 필라들(300)은 상기 제1 반도체 칩(400)의 상기 제1 칩 패드들(410) 중 대응하는 제1 칩 패드들(410)에 각각 연결될 수 있다.
상기 몰드막(350)이 상기 제2 기판(900)과 상기 제1 반도체 칩(400) 사이에 배치될 수 있고, 상기 제2 반도체 칩(200) 및 상기 도전 필라들(300)을 덮을 수 있다. 상기 몰드막(350)은 상기 복수의 제2 반도체 칩들(200) 중 상기 적어도 하나의 상기 제4 면(200S4) 상으로 연장되어 상기 도전 패드들(240)을 덮을 수 있다. 상기 몰드막(350)은 상기 제2 기판(900)으로부터 이격될 수 있다.
상기 복수의 범프들(320)이 상기 제2 기판(900)과 상기 도전 필라들(300) 사이, 및 상기 제2 기판(900)과 상기 도전 패드들(240) 사이에 배치될 수 있고, 상기 도전 필라들(300) 및 상기 도전 패드들(240)에 연결될 수 있다. 상기 범프들(320)은 상기 제2 기판(900)의 상기 제2 패드들(920)에 연결될 수 있다. 상기 도전 필라들(300) 및 상기 도전 패드들(240)의 각각은 상기 범프들(320) 중 대응하는 범프(320)를 통해 상기 제2 기판(900)에 연결될 수 있다.
상기 제1 반도체 칩(400)은 상기 도전 필라들(300)을 통해 상기 하부 반도체 패키지(PKG)에 전기적으로 연결될 수 있다. 상기 관통 전극들(230) 중 적어도 하나는 상기 제1 반도체 칩(400)과 상기 하부 반도체 패키지(PKG)의 전기적 연결을 위해 이용될 수 있다. 이 경우, 상기 제1 반도체 칩(400)은 상기 관통 전극들(230) 중 대응하는 관통 전극(230)을 통해 상기 복수의 제2 반도체 칩들(200) 중 상기 적어도 하나를 거쳐 상기 하부 반도체 패키지(PKG)에 전기적으로 연결될 수 있다.
상기 복수의 제2 반도체 칩들(200) 중 상기 적어도 하나는 상기 관통 전극들(230) 중 대응하는 관통 전극(230)을 통해 상기 하부 반도체 패키지(PKG)에 전기적으로 연결될 수 있다. 상기 복수의 제2 반도체 칩들(200) 중 상기 다른 하나는 상기 제1 반도체 칩(400) 내 내부 배선을 통해 상기 도전 필라들(300) 중 대응하는 도전 필라(300)에 연결될 수 있고, 상기 대응하는 도전 필라(300)를 통해 상기 하부 반도체 패키지(PKG)에 전기적으로 연결될 수 있다.
본 발명의 개념에 따르면, 상대적으로 큰 폭을 갖는 상기 제1 반도체 칩(400)이 상기 반도체 패키지(1000/1100/1200/1300)의 상부에 배치될 수 있다. 이에 따라, 상기 제1 반도체 칩(400)으로부터 발생되는 열이 외부로 쉽게 방출될 수 있다. 더하여, 상기 반도체 패키지(1000/1100/1200/1300)는 상기 제1 반도체 칩(400)을 하부 구조체(일 예로, 상기 기판(100), 상기 재배선층(100R), 상기 하부 반도체 칩(600), 또는 상기 하부 반도체 패키지(PKG))에 전기적으로 연결시키기 위한 상기 도전 필라들(300)을 포함할 수 있다. 상기 제1 반도체 칩(400)이 상기 도전 필라들(300)을 통해 상기 하부 구조체에 전기적으로 연결됨에 따라, 상기 제1 반도체 칩(400)을 관통하는 관통 전극이 요구되지 않을 수 있다. 따라서, 복수의 반도체 칩들의 적층이 용이하고 우수한 신뢰성을 갖는 반도체 패키지가 제공될 수 있다.
본 발명의 실시예들에 대한 이상의 설명은 본 발명의 설명을 위한 예시를 제공한다. 따라서 본 발명은 이상의 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 기술 분야의 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다.

Claims (20)

  1. 하부 구조체;
    상기 하부 구조체 상의 제1 반도체 칩;
    상기 하부 구조체와 상기 제1 반도체 칩 사이에 배치되고, 상기 제1 반도체 칩의 제1 면 상에 배치되는 제2 반도체 칩들; 및
    상기 하부 구조체와 상기 제1 반도체 칩 사이에 배치되고, 상기 제1 반도체 칩의 상기 제1 면 상에서 상기 제2 반도체 칩들의 적어도 일 측에 배치되는 복수의 도전 필라들을 포함하되,
    상기 제1 반도체 칩은 제1 회로층을 포함하고, 상기 제1 회로층은 상기 제1 반도체 칩의 상기 제1 면에 인접하고,
    상기 제2 반도체 칩들 및 상기 도전 필라들은 상기 제1 반도체 칩의 상기 제1 면에 연결되고,
    상기 제2 반도체 칩들 중 하나는 상기 하부 구조체로부터 이격되고, 상기 복수의 도전 필라들 중 적어도 하나를 통해 상기 하부 구조체에 전기적으로 연결되고, 상기 제2 반도체 칩들 중 상기 하나와 상기 하부 구조체 사이의 도전성 패드를 갖지 않고,
    상기 제2 반도체 칩들 중 다른 하나는 그 내부를 관통하는 관통 전극을 포함하고, 상기 관통 전극을 통해 상기 하부 구조체에 전기적으로 연결되는 반도체 패키지.
  2. 청구항 1에 있어서,
    상기 제1 반도체 칩 및 상기 제2 반도체 칩의 각각은 상기 제1 면에 평행한 제1 방향에 따른 폭을 가지고,
    상기 제1 반도체 칩의 폭은 상기 제2 반도체 칩의 폭보다 큰 반도체 패키지.
  3. 청구항 1에 있어서,
    상기 제1 반도체 칩은 상기 제1 면이 상기 하부 구조체의 상면을 향하도록 배치되고,
    상기 제2 반도체 칩들 및 상기 도전 필라들은 상기 제1 반도체 칩의 상기 제1 면과 상기 하부 구조체의 상기 상면 사이에 배치되는 반도체 패키지.
  4. 청구항 3에 있어서,
    상기 도전 필라들은 상기 하부 구조체에 연결되는 반도체 패키지.
  5. 삭제
  6. 삭제
  7. 청구항 4에 있어서,
    상기 제2 반도체 칩들 및 상기 도전 필라들의 각각은 상기 제1 면에 수직한 제2 방향에 따른 높이를 가지고,
    상기 도전 필라들의 각각의 높이는 상기 제2 반도체 칩들의 각각의 높이보다 크거나 같은 반도체 패키지.
  8. 청구항 4에 있어서,
    상기 제1 반도체 칩은 상기 제1 면에 인접하게 배치되는 제1 칩 패드들을 포함하고,
    상기 제2 반도체 칩들의 각각은 제2 칩 패드들을 포함하되,
    상기 제2 칩 패드들은 상기 제1 칩 패드들 중 대응하는 제1 칩 패드들에 각각 연결되고,
    상기 도전 필라들은 상기 제1 칩 패드들 중 대응하는 제1 칩 패드들에 각각 연결되는 반도체 패키지.
  9. 청구항 8에 있어서,
    상기 제1 반도체 칩과 상기 제2 반도체 칩들의 각각 사이에 개재되는 연결부들을 더 포함하되,
    상기 제2 칩 패드들은 상기 연결부들을 통해 상기 대응하는 제1 칩 패드들에 연결되는 반도체 패키지.
  10. 청구항 8에 있어서,
    상기 제2 칩 패드들은 상기 대응하는 제1 칩 패드들과 직접 접하는 반도체 패키지.
  11. 청구항 4에 있어서,
    상기 하부 구조체와 상기 도전 필라들 사이에 배치되는 범프들을 더 포함하되,
    상기 도전 필라들의 각각은 상기 범프들 중 대응하는 범프를 통해 상기 하부 구조체에 연결되는 반도체 패키지.
  12. 청구항 4에 있어서,
    상기 하부 구조체의 하면 상에 배치되는 범프들을 더 포함하되,
    상기 하부 구조체는 재배선 패턴들을 포함하고,
    상기 도전 필라들의 각각은 상기 재배선 패턴들 중 대응하는 재배선 패턴에 연결되는 반도체 패키지.
  13. 청구항 12에 있어서,
    상기 제1 반도체 칩 및 상기 하부 구조체의 각각은 상기 제1 면에 평행한 제1 방향에 따른 폭을 가지고,
    상기 하부 구조체의 폭은 상기 제1 반도체 칩의 폭보다 큰 반도체 패키지.
  14. 하부 구조체;
    상기 하부 구조체 상의 제1 반도체 칩;
    상기 하부 구조체와 상기 제1 반도체 칩 사이에 배치되고, 상기 제1 반도체 칩의 제1 면 상에서 수평적으로 서로 이격되는 복수의 제2 반도체 칩들; 및
    상기 하부 구조체와 상기 제1 반도체 칩 사이에 배치되고, 상기 제1 반도체 칩의 상기 제1 면 상에 상기 복수의 제2 반도체 칩들 사이에 배치되는 복수의 도전 필라들을 포함하되,
    상기 복수의 제2 반도체 칩들 및 상기 복수의 도전 필라들은 상기 제1 반도체 칩의 상기 제1 면에 연결되고,
    상기 제2 반도체 칩들 중 하나는 상기 하부 구조체로부터 이격되고, 상기 복수의 도전 필라들 중 적어도 하나를 통해 상기 하부 구조체에 전기적으로 연결되고, 상기 제2 반도체 칩들 중 상기 하나와 상기 하부 구조체 사이의 도전성 패드를 갖지 않는 반도체 패키지.
  15. 청구항 14에 있어서,
    상기 제1 반도체 칩은 상기 제1 면에 인접하는 제1 회로층을 포함하는 반도체 패키지.
  16. 청구항 14에 있어서,
    상기 제1 반도체 칩 및 상기 복수의 제2 반도체 칩들의 각각은 상기 제1 면에 평행한 제1 방향에 따른 폭을 가지고,
    상기 제1 반도체 칩의 폭은 상기 복수의 제2 반도체 칩들의 폭들의 합보다 큰 반도체 패키지.
  17. 청구항 16에 있어서,
    상기 복수의 제2 반도체 칩들 및 상기 복수의 도전 필라들의 각각은 상기 제1 면에 수직한 제2 방향에 따른 높이를 가지고,
    상기 복수의 도전 필라들의 각각의 높이는 상기 복수의 제2 반도체 칩들의 각각의 높이보다 크거나 같은 반도체 패키지.
  18. 청구항 14에 있어서,
    상기 제1 반도체 칩은 상기 제1 면이 상기 하부 구조체를 향하도록 배치되는 반도체 패키지.
  19. 청구항 18에 있어서,
    상기 복수의 도전 필라들은 상기 하부 구조체에 연결되는 반도체 패키지.
  20. 청구항 19에 있어서,
    상기 하부 구조체는 인쇄회로기판, 재배선층, 하부 반도체 칩, 및 하부 반도체 패키지 중 어느 하나인 반도체 패키지.
KR1020190100400A 2019-08-16 2019-08-16 반도체 패키지 KR102723551B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190100400A KR102723551B1 (ko) 2019-08-16 2019-08-16 반도체 패키지
US16/840,772 US11495574B2 (en) 2019-08-16 2020-04-06 Semiconductor package
CN202010405998.9A CN112397497A (zh) 2019-08-16 2020-05-14 半导体封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190100400A KR102723551B1 (ko) 2019-08-16 2019-08-16 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20210020640A KR20210020640A (ko) 2021-02-24
KR102723551B1 true KR102723551B1 (ko) 2024-10-29

Family

ID=74567547

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190100400A KR102723551B1 (ko) 2019-08-16 2019-08-16 반도체 패키지

Country Status (3)

Country Link
US (1) US11495574B2 (ko)
KR (1) KR102723551B1 (ko)
CN (1) CN112397497A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7421292B2 (ja) * 2019-09-11 2024-01-24 キオクシア株式会社 半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110068459A1 (en) 2009-09-23 2011-03-24 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Interposer with Opening to Contain Semiconductor Die
KR101140113B1 (ko) * 2011-04-26 2012-04-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
KR101872644B1 (ko) * 2017-06-05 2018-06-28 삼성전기주식회사 팬-아웃 반도체 장치

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005044989A (ja) 2003-07-22 2005-02-17 Sony Corp 半導体パッケージ及びその製造方法
JP2005079387A (ja) * 2003-09-01 2005-03-24 Renesas Technology Corp 半導体装置、半導体モジュールおよび半導体装置の製造方法
KR100910233B1 (ko) * 2008-01-02 2009-07-31 주식회사 하이닉스반도체 적층 웨이퍼 레벨 패키지
US9040348B2 (en) * 2011-09-16 2015-05-26 Altera Corporation Electronic assembly apparatus and associated methods
KR101639989B1 (ko) 2011-12-22 2016-07-15 인텔 코포레이션 윈도우 인터포저를 갖는 3d 집적 회로 패키지
JP6142800B2 (ja) 2012-02-09 2017-06-07 パナソニック株式会社 半導体装置及びその製造方法
KR102111739B1 (ko) * 2013-07-23 2020-05-15 삼성전자주식회사 반도체 패키지 및 그 제조방법
US9653443B2 (en) 2014-02-14 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal performance structure for semiconductor packages and method of forming same
KR102161776B1 (ko) * 2014-03-28 2020-10-06 에스케이하이닉스 주식회사 적층 패키지
US9748184B2 (en) 2015-10-15 2017-08-29 Micron Technology, Inc. Wafer level package with TSV-less interposer
US9761559B1 (en) 2016-04-21 2017-09-12 Micron Technology, Inc. Semiconductor package and fabrication method thereof
US10879187B2 (en) * 2017-06-14 2020-12-29 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same
SG11202004684WA (en) * 2017-12-29 2020-07-29 Intel Corp Microelectronic assemblies
KR102491103B1 (ko) * 2018-02-06 2023-01-20 삼성전자주식회사 반도체 패키지 및 그 제조방법
US11581287B2 (en) * 2018-06-29 2023-02-14 Intel Corporation Chip scale thin 3D die stacked package
US11462463B2 (en) * 2018-09-27 2022-10-04 Intel Corporation Microelectronic assemblies having an integrated voltage regulator chiplet

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110068459A1 (en) 2009-09-23 2011-03-24 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Interposer with Opening to Contain Semiconductor Die
KR101140113B1 (ko) * 2011-04-26 2012-04-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
KR101872644B1 (ko) * 2017-06-05 2018-06-28 삼성전기주식회사 팬-아웃 반도체 장치

Also Published As

Publication number Publication date
CN112397497A (zh) 2021-02-23
US20210050326A1 (en) 2021-02-18
KR20210020640A (ko) 2021-02-24
US11495574B2 (en) 2022-11-08

Similar Documents

Publication Publication Date Title
US12218070B2 (en) Semiconductor package and method of fabricating the same
KR102752683B1 (ko) 반도체 패키지
US9502335B2 (en) Package structure and method for fabricating the same
TWI698966B (zh) 電子封裝件及其製法
US11437326B2 (en) Semiconductor package
JP2013162071A (ja) 半導体装置及びその製造方法
US9640414B2 (en) Method of manufacturing semiconductor device
TWI740305B (zh) 電子封裝件及其製法
KR101653563B1 (ko) 적층형 반도체 패키지 및 이의 제조 방법
KR20110105159A (ko) 적층 반도체 패키지 및 그 형성방법
CN112447635B (zh) 电子封装件
US20170294407A1 (en) Passive element package and semiconductor module comprising the same
KR20150129348A (ko) 재배선층을 이용한 적층형 반도체 패키지 및 이의 제조 방법
CN117153805A (zh) 电子封装件及其制法
KR102723551B1 (ko) 반도체 패키지
JP2014192171A (ja) 半導体装置及びその製造方法
US20220310502A1 (en) Semiconductor device and manufacturing method thereof
KR20150098734A (ko) 적층형 반도체 패키지
KR102747646B1 (ko) 반도체 패키지 및 그 제조방법
TWI766192B (zh) 電子封裝件及其製法
KR20210109258A (ko) 반도체 패키지 장치
US20240290762A1 (en) Semiconductor package
KR20220162468A (ko) 반도체 패키지
KR20230164794A (ko) 반도체 패키지
KR20240049104A (ko) 반도체 패키지 및 이의 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20190816

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20220713

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20190816

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20231218

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20240725

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20241024

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20241025

End annual number: 3

Start annual number: 1

PG1601 Publication of registration