Nothing Special   »   [go: up one dir, main page]

KR102692168B1 - 감지 회로 및 이를 포함하는 소스 드라이버 - Google Patents

감지 회로 및 이를 포함하는 소스 드라이버 Download PDF

Info

Publication number
KR102692168B1
KR102692168B1 KR1020200141013A KR20200141013A KR102692168B1 KR 102692168 B1 KR102692168 B1 KR 102692168B1 KR 1020200141013 A KR1020200141013 A KR 1020200141013A KR 20200141013 A KR20200141013 A KR 20200141013A KR 102692168 B1 KR102692168 B1 KR 102692168B1
Authority
KR
South Korea
Prior art keywords
circuit
signals
sampling
channels
capacitor
Prior art date
Application number
KR1020200141013A
Other languages
English (en)
Other versions
KR20210063225A (ko
Inventor
김동주
손지수
김원
Original Assignee
주식회사 엘엑스세미콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘엑스세미콘 filed Critical 주식회사 엘엑스세미콘
Priority to US16/953,719 priority Critical patent/US20210158738A1/en
Priority to CN202011307728.0A priority patent/CN112837639A/zh
Publication of KR20210063225A publication Critical patent/KR20210063225A/ko
Application granted granted Critical
Publication of KR102692168B1 publication Critical patent/KR102692168B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 실시예들은 화소들의 특성을 정확히 감지할 수 있는 감지 회로 및 이를 포함하는 소스 드라이버를 개시한다. 상기 감지 회로는 디스플레이 패널로부터 복수의 입력 신호들을 수신하는 멀티 채널들; 및 상기 멀티 채널들을 통해서 수신되는 상기 복수의 입력 신호들을 샘플링하고 복수의 샘플링 신호들을 스케일링하는 샘플링 회로를 포함할 수 있다. 상기 샘플링 회로는 상기 복수의 입력 신호들을 동일한 제1 시간에 샘플링할 수 있고 상기 복수의 샘플링 신호들을 동일한 제2 시간에 스케일링할 수 있다.

Description

감지 회로 및 이를 포함하는 소스 드라이버{SENSING CIRCUIT AND DISPLAY DRIVING DEVICE INCLUDING THE SAME}
본 발명은 디스플레이 장치에 관한 것으로, 보다 상세하게는 화소들의 특성을 정확히 감지할 수 있는 감지 회로 및 이를 포함하는 소스 드라이버에 관한 것이다.
일반적으로 디스플레이 장치는 디스플레이 패널, 디스플레이 구동 장치 및 타이밍 컨트롤러 등을 포함한다.
디스플레이 구동 장치는 칩(chip)으로 집적되는 소스 드라이버를 포함할 수 있으며, 디스플레이 패널의 크기와 해상도를 고려하여 복수 개의 소스 드라이버들로 구성할 수 있다. 이러한 소스 드라이버는 타이밍 컨트롤러로부터 제공되는 디지털 영상 데이터를 소스 신호로 변환하고, 이를 디스플레이 패널에 제공한다.
그리고, 소스 드라이버는 디스플레이 패널의 화소 신호들을 감지하고, 이를 디지털 데이터로 변환한다. 여기서, 종래 기술에 따른 소스 드라이버는 아날로그 디지털 컨버터의 속도에 따라서 멀티 채널들의 입력 신호들을 순차적으로 샘플한다.
그런데, 종래 기술은 멀티 채널들 간의 입력 신호들을 샘플하는 시간 차이가 있으므로 시간에 의존하는 이동도 특성을 감지하는 경우 정확성이 떨어지는 문제점이 있다. 또한, 종래 기술은 멀티 채널들의 개수가 증가할수록 멀티 채널들 간의 샘플하는 시간 차이가 더욱 증가하므로 감지의 정확성이 더욱 떨어지는 문제점이 있다.
본 발명이 해결하고자 하는 기술적 과제는 화소들의 특성을 정확히 감지할 수 있는 감지 회로 및 이를 포함하는 소스 드라이버를 제공하는데 있다.
또한, 본 발명이 해결하고자 하는 기술적 과제는 복수의 고전압 입력 신호들을 동시에 샘플링하고 저전압으로 동시에 스케일링하는 감지 회로 및 이를 포함하는 소스 드라이버를 제공하는데 있다.
일 실시예에 따른 감지 회로는, 디스플레이 패널의 화소들의 이동도 특성을 감지하기 위한 멀티 채널들; 제1 시간에 상기 멀티 채널들의 입력 신호들을 전달하는 제1 스위치들; 및 상기 제1 스위치들을 통해서 전달되는 상기 입력 신호들을 샘플하고 홀드하는 샘플 및 홀드 회로들을 포함할 수 있다.
일 실시예에 따른 소스 드라이버는, 디스플레이 패널의 화소들의 이동도 특성을 감지하기 위한 멀티 채널들; 상기 멀티 채널들의 입력 신호들을 감지하는 감지 회로; 및 상기 감지 회로의 샘플링 신호들을 디지털 데이터로 변환하는 아날로그 디지털 컨버터를 포함할 수 있다. 상기 감지 회로는 제1 시간에 상기 멀티 채널들의 상기 입력 신호들을 전달하는 제1 스위치들; 및 상기 제1 스위치들을 통해서 전달되는 상기 입력 신호들을 샘플하고 홀드하는 샘플 및 홀드 회로들을 포함할 수 있다.
일 실시예에 따른 소스 드라이버는, 디스플레이 패널의 화소들의 이동도 특성을 감지하기 위한 멀티 채널들; 상기 멀티 채널들의 입력 신호들을 샘플하고 홀드하는 감지 회로; 상기 감지 회로의 샘플링 신호들을 디지털 데이터로 변환하는 아날로그 디지털 컨버터; 및 초기화 기간에 기준 전압을 상기 멀티 채널들에 인가시키고, 샘플링 기간에 프로그램 데이터를 상기 디스플레이 패널의 상기 화소들에 인가시키며 상기 입력 신호들을 제1 시간에 감지하도록 상기 감지 회로를 제어하는 제어 회로;를 포함하고, 상기 제1 시간은 프로그램 데이터를 상기 화소들에 인가시키고 일정 시간이 경과한 시간으로 설정될 수 있다.
다른 실시예에 따른 감지 회로는, 디스플레이 패널로부터 복수의 입력 신호들을 수신하는 멀티 채널들; 및 상기 멀티 채널들을 통해서 수신되는 상기 복수의 입력 신호들을 샘플링하고 복수의 샘플링 신호들을 스케일링하는 샘플링 회로;를 포함할 수 있다. 상기 샘플링 회로는 상기 복수의 입력 신호들을 동일한 제1 시간에 샘플링할 수 있고 상기 복수의 샘플링 신호들을 동일한 제2 시간에 스케일링할 수 있다.
다른 실시예에 따른 소스 드라이버는, 디스플레이 패널로부터 복수의 입력 신호들을 수신하는 멀티 채널들, 및 상기 멀티 채널들을 통해서 수신되는 복수의 입력 신호들을 샘플링하고 복수의 샘플링 신호들을 스케일링하는 샘플링 회로를 포함하는 감지 회로; 및 상기 감지 회로의 출력 신호를 디지털 데이터로 변환하는 아날로그 디지털 컨버터를 포함할 수 있다. 상기 감지 회로는 상기 복수의 입력 신호들을 동일한 제1 시간에 샘플링할 수 있고 상기 복수의 샘플링 신호들을 동일한 제2 시간에 스케일링할 수 있다.
상술한 바와 같이, 실시예들은 멀티 채널들의 입력 신호들을 동시에 샘플링하고 동시에 스케일링함으로써 화소들의 이동도 특성을 정확히 감지할 수 있다.
또한, 실시예들은 멀티 채널들의 개수 증가에 상관없이 화소들의 이동도 특성을 정확히 감지할 수 있다.
또한, 실시예들은 화소들의 이동도 특성을 정확히 감지하므로 화질 보상을 가능하게 할 수 있다.
또한, 실시예들은 고전압 입력 신호를 샘플링하고 저전압으로 스케일링한 이후에 증폭과 아날로그 디지털 변환을 수행하므로 고전압 회로와 저전압 회로 사이에 별도의 보호 회로를 배제할 수 있다.
도 1은 일 실시예에 따른 감지 회로를 포함하는 소스 드라이버의 블록도이다.
도 2는 일 실시예에 따른 감지 회로의 타이밍도이다.
도 3은 일 실시예에 따른 동시 입력을 처리하는 소스 드라이버의 블록도이다.
도 4는 도 3의 동시 입력을 처리하는 소스 드라이버의 타이밍도이다.
도 5는 다른 실시예에 따른 감지 회로 및 이를 포함하는 소스 드라이버의 블록도이다.
도 6은 다른 실시예에 따른 감지 회로의 타이밍도이다.
실시예들은 화소들의 이동도 특성을 정확히 감지할 수 있는 감지 회로 및 이를 포함하는 디스플레이 구동 장치를 제공한다.
실시예들에서, 멀티 채널들은 디스플레이 패널의 화소 신호들을 감지하기 위하여 디스플레이 패널의 데이터 라인들 또는 감지 라인들에 연결되는 신호 라인들로 정의될 수 있다.
실시예들에서, 초기화 기간은 기준 전압을 디스플레이 패널의 화소들에 인가시켜 화소들의 값을 초기화하는 기간으로 정의될 수 있다.
실시예들에서, 샘플링 기간은 프로그램 데이터를 디스플레이 패널의 화소들에 인가시키고 멀티 채널들을 통해서 입력 신호들(IN<1> ~ IN<N>)의 값을 샘플하고 홀드하는 기간으로 정의될 수 있다. 여기서, N은 2 이상의 자연수이다.
도 1은 일 실시예에 따른 감지 회로(10)를 포함하는 소스 드라이버(SD)의 블록도이다.
도 1을 참고하면, 소스 드라이버(SD)는 감지 회로(10) 및 아날로그 디지털 컨버터(ADC)를 포함할 수 있다.
감지 회로(10)는 멀티 채널들의 입력 신호들(IN<1> ~ IN<N>)의 값을 감지한다. 입력 신호들(IN<1> ~ IN<N>)의 값은 화소들의 이동도 특성을 산출하는데 이용될 수 있다.
이러한 감지 회로(10)의 세부 구성을 살펴보면 다음과 같다. 감지 회로(10)는 제1 스위치들(SW1), 샘플 및 홀드 회로들(S/H), 제2 스위치들(SW2)을 포함할 수 있다.
제1 스위치들(SW1)은 멀티 채널들에 일대일 연결된다. 이러한 제1 스위치들(SW1)은 멀티 채널들의 입력 신호들(IN<1> ~ IN<N>)을 샘플 및 홀드 회로들(S/H)에 전달한다.
여기서, 제1 스위치들(SW1)은 동일한 시간에 인에이블되는 제1 제어 신호(SAM)에 응답하여 멀티 채널들의 입력 신호들(IN<1> ~ IN<N>)을 샘플 및 홀드 회로들(S/H)에 전달한다. 일례로, 제1 제어 신호(SAM)는 프로그램 데이터를 디스플레이 패널의 화소들에 인가시키고, 일정 시간이 경과한 제1 시간에 인에이블될 수 있다.
즉, 제1 스위치들(SW1)은 프로그램 데이터가 디스플레이 패널의 화소들에 인가되고 일정 시간이 경과한 제1 시간에 동시에 턴-온되어 멀티 채널들의 입력 신호들(IN<1> ~ IN<N>)을 샘플 및 홀드 회로들(S/H)에 전달할 수 있다.
샘플 및 홀드 회로들(S/H)은 제1 스위치들(SW1)에 일대일 연결된다. 이러한 샘플 및 홀드 회로들(S/H)은 제1 스위치들(SW1)을 통해서 동일한 시간에 전달되는 입력 신호들(IN<1> ~ IN<N>)을 동시에 샘플하고 홀드 한다.
제2 스위치들(SW2)은 샘플 및 홀드 회로들(S/H)에 일대일 연결된다. 이러한 제2 스위치들(SW2)은 샘플 및 홀드 회로들(S/H)의 샘플링 신호들(S<1> ~ S<N>)을 아날로그 디지털 컨버터(ADC)에 전달한다.
여기서, 제2 스위치들(SW2)은 일정한 시간 간격으로 인에이블되는 제2 제어 신호들(Φ<1:N>)에 응답하여 샘플링 신호들(S<1> ~ S<N>)을 아날로그 디지털 컨버터(ADC)에 전달한다. 여기서, 일정한 시간 간격은 아날로그 디지털 컨버터(ADC)가 하나의 샘플링 신호를 디지털 신호(D<1:J>)로 변환할 수 있는 시간으로 설정될 수 있다.
즉, 제2 스위치들(SW2)은 순차적으로 턴-온되어 샘플링 신호들(S<1> ~ S<N>)을 아날로그 디지털 컨버터(ADC)에 순차적으로 전달할 수 있다.
그리고, 소스 드라이버(SD)는 제어 회로(도시되지 않음)를 더 포함할 수 있다.
제어 회로는 초기화 기간에 디스플레이 패널의 화소들을 초기화할 수 있다. 일례로, 제어 회로는 기준 전압(VREF, 도 3에 도시)을 멀티 채널들을 통해서 디스플레이 패널들의 화소들에 인가시켜 화소들의 값을 초기화할 수 있다.
그리고, 제어 회로는 샘플링 기간에 프로그램 데이터를 디스플레이 패널의 화소들에 인가시킬 수 있다. 그리고 제어 회로는 샘플링 기간에 프로그램 데이터 인가 후 일정 시간이 경과하면 제1 스위치들(SW1)을 동시에 턴-온시킬 수 있다. 여기서, 일정 시간은 프로그램 데이터에 의해 멀티 채널들의 입력 신호들(IN<1> ~ IN<N>)의 값이 상승하여 샘플 및 홀드 회로들(S/H)이 샘플할 수 있는 시간으로 설정될 수 있다.
즉, 제어 회로는 제1 스위치들(SW1)을 동시에 턴-온시켜 샘플 및 홀드 회로들(S/H)이 동일한 시간에 입력 신호들(IN<1> ~ IN<N>)의 값을 샘플 및 홀드할 수 있게 한다.
아날로그 디지털 컨버터(ADC)는 샘플 및 홀드 회로들(S/H)의 출력과 연결된다. 이러한 아날로그 디지털 컨버터(ADC)는 순차적으로 전달되는 감지 회로(10)의 샘플링 신호들(S<1> ~ S<N>)을 디지털 데이터(D<1:J>)로 순차적으로 변환한다. 여기서, J는 자연수이다.
도 2는 일 실시예에 따른 감지 회로(10)의 타이밍도이다.
도 1 및 도 2를 참고하면, 멀티 채널들과 연결되는 제1 스위치들(SW1)은 동일한 시간에 인에이블되는 제1 제어 신호(SAM)에 응답하여 동시에 턴온되어 멀티 채널들의 입력 신호들(IN<1> ~ IN<N>)을 샘플 및 홀드 회로들(S/H)에 동시에 전달한다.
그리고, 샘플 및 홀드 회로들(S/H)과 연결되는 제2 스위치들(SW2)은 순차적으로 인에이블되는 제2 제어 신호들(Φ<1> ~ Φ<N>)에 응답하여 순차적으로 턴-온되어 샘플링 신호들(S<1> ~ S<N>)을 아날로그 디지털 컨버터(ADC)에 순차적으로 전달한다.
도 3은 일 실시예에 따른 동시 입력을 처리하는 소스 드라이버(SD)의 블록도이다.
도 3을 참고하면, 소스 드라이버(10)는 멀티 채널들(CHs<1:N>), 감지 회로(10) 및 아날로그 디지털 컨버터(ADC)를 포함할 수 있다.
멀티 채널들(CHs<1:N>)은 화소들의 유형에 따라 디스플레이 패널의 데이터 라인 또는 감지 라인에 연결될 수 있다. 본 문서에서 화소들의 유형에 대한 설명은 생략한다. 이러한 멀티 채널들(CHs<1:N>)은 화소들의 신호들(IPixel<1:N>)을 입력 신호들(IN<1:N>)로서 감지 회로(10)에 제공한다.
감지 회로(10)는 멀티 채널들(CHs<1:N>)의 입력 신호들(IN<1:N>)의 값을 감지한다. 입력 신호들(IN<1:N>)의 값은 화소들의 이동도 특성을 산출하는데 이용될 수 있다. 이러한 감지 회로(10)에 대한 구체적인 설명은 도 1의 설명으로 대체한다.
아날로그 디지털 컨버터(ADC)는 감지 회로(10)의 출력과 연결된다. 이러한 아날로그 디지털 컨버터(ADC)는 감지 회로(10)의 샘플링 신호들(S<1:N>)을 디지털 데이터(D<1:J>)로 변환한다.
그리고, 소스 드라이버(SD)는 초기화 기간에 디스플레이 패널의 화소들을 초기화할 수 있다. 일례로, 소스 드라이버(SD)는 기준 전압(VREF)을 멀티 채널들(CHs<1:N>)을 통해서 디스플레이 패널들의 화소들에 인가시켜 화소들의 값을 초기화할 수 있다.
소스 드라이버(SD)는 기준 전압(VREF)을 멀티 채널들(CHs<1:N>)에 전달하는 스위치(SW3)를 포함할 수 있다. 여기서, 소스 드라이버(SD)는 초기화 기간에 제3 제어 신호(Φ)를 인에이블시킬 수 있다.
그리고, 소스 드라이버(SD)는 샘플링 기간에 프로그램 데이터를 디스플레이 패널의 화소들에 인가시킬 수 있다. 일례로, 소스 드라이버(SD)는 데이터 라인을 통해서 프로그램 데이터를 화소들에 인가할 수 있다.
그리고, 소스 드라이버(SD)는 프로그램 데이터 인가 후 감지 회로(10)가 멀티 채널들(CHs<1:N>)의 입력 신호들(IN<1:N>)의 값(VA)을 동일한 시간에 샘플 및 홀드할 수 있도록 감지 회로(10)를 제어할 수 있다.
일례로, 소스 드라이버(SD)는 동일한 시간에 인에이블되는 제1 제어 신호(SAM)를 감지 회로(10)에 제공한다. 그러면, 감지 회로(10)는 제1 제어 신호(SAM)에 응답하여 멀티 채널들(CHs<1:N>)의 입력 신호들(IN<1:N>)의 값(VA)을 동시에 샘플 및 홀드할 수 있다.
그리고, 소스 드라이버(SD)는 감지 회로(10)가 샘플링 신호들(S<1:N>)을 순차적으로 아날로그 디지털 컨버터(ADC)에 전달할 수 있도록 감지 회로(10)를 제어할 수 있다.
일례로, 소스 드라이버(SD)는 순차적으로 인에이블되는 제2 제어 신호들(Φ<1:N>)을 감지 회로(10)에 제공한다. 그러면, 감지 회로(10)는 제2 제어 신호들(Φ<1:N>)에 응답하여 샘플링 신호들(S<1:N>)을 아날로그 디지털 컨버터(ADC)에 순차적으로 전달할 수 있다.
도 4는 도 3의 동시 입력을 처리하는 소스 드라이버의 타이밍도이다.
도 3 및 도 4를 참고하면, 초기화 기간에 기준 전압(VREF)이 멀티 채널들(CHs<1:N>)에 인가되어 입력 신호들(IN<1:N>)의 값(VA)은 기준 전압(VREF)의 레벨이 된다.
이어서, 샘플링 기간에 프로그램 데이터가 디스플레이 패널의 화소들에 인가되어 입력 신호들(IN<1:N>)의 값(VA)은 점차적으로 상승한다. 이때, 소스 드라이버(SD)의 감지 회로(10)는 멀티 채널들(CHs<1:N>)의 입력 신호들(IN<1:N>)을 동일한 시간에 샘플하고 홀드한다.
아래의 수학식 1은 멀티 채널들(CHs<1:N>)의 입력 신호들(IN<1:N>)의 값(VA)을 연산하기 위한 수학식이다.
수학식 1에 나타낸 바와 같이 입력 신호들(IN<1:N>)의 값(VA)은 동일한 시간에 샘플 되므로 동일한 수학식을 적용하여 계산될 수 있다. 만약, 멀티 채널들(CHs<1:N>) 각각의 입력 신호들(IN<1:N>)을 다른 시간에 샘플하는 경우 샘플 시간 차이에 의해 입력 신호들(IN<1:N>)의 값(VA)을 계산하는 수학식이 복잡해질 수 있다.
본 실시예들은 멀티 채널들(CHs<1:N>)의 입력 신호들(IN<1:N>)을 동일한 시간에 샘플 하므로 입력 신호들(IN<1:N>)의 값(VA)을 계산하는 수학식을 단순화할 수 있다. 이러한 입력 신호들(IN<1:N>)의 값(VA)은 화소들의 전류를 계산하는데 이용될 수 있고, 화소들의 전류를 통해 화소들의 이동도 특성을 계산하는데 이용될 수 있다.
그리고, 소스 드라이버(SD)는 감지 회로(10)의 샘플링 신호들(S<1:N>)을 디지털 데이터(D<1:J>)로 변환하고, 디지털 데이터(D<1:J>)를 타이밍 컨트롤러(도시되지 않음)에 제공할 수 있다.
타이밍 컨트롤러(도시되지 않음)는 디지털 데이터(D<1:J>)를 기초로 각 화소들의 이동도 특성을 계산할 수 있고, 화소들의 이동도 특성을 반영한 보상 데이터를 생성하여 디지털 영상 데이터를 보상할 수 있다.
이와 같이 실시예들은 멀티 채널들(CHs<1:N>)의 입력 신호들(IN<1:N>)을 동시에 샘플하므로 화소들의 이동도 특성을 정확히 감지할 수 있다.
또한, 실시예들은 멀티 채널들(CHs<1:N>)의 개수 증가에 상관 없이 화소들의 이동도 특성을 정확히 감지할 수 있다.
또한, 실시예들은 화소들의 이동도 특성을 정확히 감지하므로 화질 보상을 가능하게 할 수 있다.
도 5는 다른 실시예에 따른 감지 회로 및 이를 포함하는 소스 드라이버의 블록도이다.
도 5를 참고하면, 소스 드라이버(SD)는 감지 회로(10) 및 아날로그 디지털 컨버터(ADC)를 포함할 수 있다.
감지 회로(10)는 디스플레이 패널로부터 복수의 입력 신호들(IN<1> ~ IN<N>)을 수신하는 멀티 채널들, 복수의 입력 신호들(IN<1> ~ IN<N>)을 샘플링하고 복수의 샘플링 신호들을 스케일링하는 샘플링 회로(20) 및 스케일링 신호를 증폭하고 출력 신호(Vout)를 아날로그 디지털 컨버터(ADC)에 출력하는 증폭 회로(30)를 포함할 수 있다.
샘플링 회로(20)는 복수의 입력 신호들(IN<1> ~ IN<N>)을 동일한 제1 시간에 샘플링할 수 있고 복수의 샘플링 신호들을 동일한 제2 시간에 스케일링할 수 있다.
샘플링 회로(20)는 복수의 샘플링 신호들을 복수의 샘플링 신호들보다 낮은 전압으로 스케일링할 수 있다.
샘플링 회로(20)는 멀티 채널들 각각에 대응하는 스케일링 신호를 순차적으로 증폭 회로(30)에 출력할 수 있다.
샘플링 회로(20)는 제1 스위치 회로(21), 제1 커패시터 회로(22), 제2 스위치 회로(23), 제2 커패시터 회로(24), 및 제3 스위치 회로(25)를 포함할 수 있다.
제1 스위치 회로(21)는 멀티 채널들을 통해서 수신되는 복수의 입력 신호들(IN<1> ~ IN<N>)과 제1 기준 전압 단자를 통해서 수신되는 제1 기준 전압(VREF_HV)을 제1 커패시터 회로(22)에 전달할 수 있다.
일례로, 제1 스위치 회로(21)는 복수의 입력 신호들(IN<1> ~ IN<N>)을 제1 커패시터 회로(22)에 전달하는 스위치들과 제1 기준 전압(VREF_HV)을 제1 커패시터 회로(22)에 전달하는 스위치들을 포함할 수 있다.
제1 스위치 회로(21)는 샘플링 신호(SAM)에 응답하여 동일한 제1 시간에 복수의 입력 신호들(IN<1> ~ IN<N>)과 제1 기준 전압(VREF_HV)을 제1 커패시터 회로(22)에 전달할 수 있다.
제1 커패시터 회로(22)는 복수의 입력 신호들(IN<1> ~ IN<N>)과 제1 기준 전압(VREF_HV)의 차를 샘플링할 수 있다.
일례로, 제1 커패시터 회로(22)는 일단에 복수의 입력 신호들(IN<1> ~ IN<N>)이 인가되고 타단에 제1 기준 전압(VREF_HV)이 인가되는 샘플링 커패시터들(CSAM)을 포함할 수 있다.
제1 커패시터 회로(22)는 멀티 채널들 각각에 대하여 샘플링 커패시터(CSAM)를 포함할 수 있다.
제2 스위치 회로(23)는 제1 커패시터 회로(22)에 샘플된 복수의 샘플링 신호들과 제2 기준 전압 단자를 통해서 수신되는 제2 기준 전압(VREF_LV)을 제2 커패시터 회로(24)에 전달할 수 있다.
일례로, 제2 스위치 회로(23)는 제1 커패시터 회로(22)의 복수의 샘플링 신호들을 제2 커패시터 회로(24)에 전달하는 스위치들과 제2 기준 전압(VREF_LV)을 제2 커패시터 회로(24)에 전달하는 스위치들을 포함할 수 있다.
제2 스위치 회로(23)는 스케일링 신호(SCALE)에 응답하여 동일한 제2 시간에 복수의 샘플링 신호들과 제2 기준 전압(VREF_LV)을 제2 커패시터 회로(24)에 전달할 수 있다.
제2 커패시터 회로(24)는 복수의 샘플링 신호들과 제2 기준 전압(VREF_LV)의 차를 샘플링할 수 있다.
일례로, 제2 커패시터 회로(24)는 일단에 복수의 샘플링 신호들이 인가되고 타단에 제2 기준 전압(VREF_LV)이 인가되는 스케일링 커패시터들(CSCALE)을 포함할 수 있다.
제2 커패시터 회로(24)는 멀티 채널들 각각에 대하여 스케일링 커패시터(CSCALE)를 포함할 수 있다.
여기서, 제2 기준 전압(VREF_LV)은 제1 기준 전압(VREF_HV)보다 낮게 설정될 수 있다.
제2 커패시터 회로(24)는 제1 기준 전압(VREF_HV)보다 낮게 설정된 제2 기준 전압(VREF_LV)을 이용하여 제1 커패시터 회로(22)에 샘플되어 있는 고전압 범위를 가지는 샘플링 신호들을 저전압 범위를 가지는 스케일링 신호들로 레벨 쉬프트할 수 있다.
여기서, 제2 기준 전압(VREF_LV)은 아날로그 디지털 컨버터(ADC)의 입력전압 범위에 따라 가변될 수 있다.
여기서, 스케일링 신호들의 전압 범위는 샘플링 커패시터(CSAM) 및 스케일링 커패시터(CSCALE)의 용량을 조정하여 가변될 수 있다.
제3 스위치 회로(25)는 제2 커패시터 회로(24)에 샘플되어 있는 복수의 스케일링 신호들을 증폭 회로(30)에 순차적으로 전달할 수 있다.
일례로, 제3 스위치 회로(25)는 일정한 시간 간격으로 인에이블되는 제어 신호들(Φ<1> ~ Φ<N>)에 응답하여 턴-온되는 스위치들을 포함할 수 있으며, 순차적으로 턴-온되는 스위치들을 통해서 복수의 스케일링 신호들을 증폭 회로(30)에 순차적으로 전달할 수 있다.
증폭 회로(30)는 샘플링 회로(20)로부터 순차적으로 전달되는 복수의 스케일링 신호들을 증폭할 수 있으며, 출력 신호(VOUT)를 아날로그 디지털 컨버터(ADC)에 출력할 수 있다.
일례로, 증폭 회로(30)는 증폭기, 피드백 커패시터(CFB) 및 리셋 스위치를 포함할 수 있다. 증폭기의 증폭 비율은 스케일링 커패시터(CSCALE)와 피드백 커패시터(CFB)의 용량에 따라 가변될 수 있다.
아날로그 디지털 컨버터(ADC)는 출력 신호(VOUT)를 디지털 데이터(D<0:J>)로 변환할 수 있고, 이를 타이밍 컨트롤러에 제공할 수 있다. 타이밍 컨트롤러는 디지털 데이터(D<0:J>)를 이용하여 디스플레이 패널의 화소들의 특성을 영상 데이터에 보상할 수 있다.
도 6은 다른 실시예에 따른 감지 회로의 타이밍도이다.
도 5 및 도 6을 참고하면, 샘플링 회로(20)는 샘플링 신호(SAM)에 응답하여 멀티 채널들을 통해서 수신되는 복수의 입력 신호들(IN<1> ~ IN<N>)을 동시에 샘플링할 수 있다.
다시 설명하면, 샘플링 회로(20)는 복수의 입력 신호들(IN<1> ~ IN<N>)을 동일한 제1 시간에 샘플링할 수 있다.
여기서, 샘플링 회로(20)는 복수의 입력 신호들(IN<1> ~ IN<N>)과 제1 기준 전압(VREF_HV)의 차(??HV)를 샘플링할 수 있다.
이어서, 샘플링 회로(20)는 스케일링 신호(SCALE)에 응답하여 복수의 샘플링 신호들을 동시에 스케일링할 수 있다.
다시 설명하면, 샘플링 회로(20)는 샘플링 이후에 복수의 샘플링 신호들을 동일한 제2 시간에 스케일링할 수 있다.
여기서, 샘플링 회로(20)는 복수의 샘플링 신호들을 복수의 샘플링 신호들보다 낮은 전압으로 스케일링할 수 있다.
샘플링 회로(20)는 복수의 샘플링 신호들과 제2 기준 전압(VREF_LV)의 차(??LV)를 샘플링할 수 있다.
여기서, 스케일링 신호들의 전압 범위는 샘플링 커패시터(CSAM) 및 스케일링 커패시터(CSCALE)의 용량을 조정하여 가변될 수 있다.
이어서, 샘플링 회로(20)는 제어 신호(Φ<1> ~ Φ<N>)들에 응답하여 일정 시간 간격으로 복수의 스케일링 신호들을 하나씩 증폭 회로(30)에 순차적으로 출력할 수 있다.
이어서, 증폭 회로(30)는 샘플링 회로(20)로부터 순차적으로 출력되는 스케일링 신호들을 순차적으로 증폭할 수 있다.
상술한 바와 같이, 실시예에 따른 감지 회로 및 소스 드라이버는 멀티 채널들의 입력 신호들을 동시에 샘플링하고 동시에 스케일링함으로써 화소들의 이동도 특성을 정확히 감지할 수 있다.
또한, 실시예들은 멀티 채널들의 개수 증가에 상관없이 화소들의 이동도 특성을 정확히 감지할 수 있다.
또한, 실시예들은 화소들의 이동도 특성을 정확히 감지하므로 화질 보상을 가능하게 할 수 있다.
또한, 실시예들은 고전압 입력 신호를 샘플링하고 저전압으로 스케일링한 이후에 증폭과 아날로그 디지털 변환을 수행하므로 고전압 회로와 저전압 회로 사이에 별도의 보호 회로를 배제할 수 있다.

Claims (16)

  1. 디스플레이 패널로부터 복수의 입력 신호들을 수신하는 멀티 채널들; 및
    상기 멀티 채널들을 통해서 수신되는 상기 복수의 입력 신호들을 샘플링하고 복수의 샘플링 신호들을 스케일링하는 샘플링 회로를 포함하며,
    상기 샘플링 회로는 상기 복수의 입력 신호들을 동일한 제1 시간에 샘플링하고 상기 복수의 샘플링 신호들을 동일한 제2 시간에 스케일링하며,
    상기 복수의 입력 신호들과 제1 기준 전압을 전달하는 제1 스위치 회로;
    상기 복수의 입력 신호들과 상기 제1 기준 전압의 차를 샘플링하는 제1 커패시터 회로;
    상기 제1 커패시터 회로에 샘플된 상기 복수의 샘플링 신호들과 제2 기준 전압을 전달하는 제2 스위치 회로;
    상기 복수의 샘플링 신호들과 상기 제2 기준 전압의 차를 샘플링하는 제2 커패시터 회로; 및
    상기 제2 커패시터 회로에 샘플된 복수의 스케일링 신호들을 순차적으로 전달하는 제3 스위치 회로를 포함하며,
    상기 제2 기준 전압은 상기 제1 기준 전압보다 낮게 설정되는 감지 회로.
  2. 제 1 항에 있어서,
    상기 샘플링 회로는 상기 복수의 샘플링 신호들을 상기 복수의 샘플링 신호들보다 낮은 전압으로 스케일링하는 감지 회로.
  3. 제 2 항에 있어서,
    상기 샘플링 회로는 상기 멀티 채널들 각각에 대응하는 스케일링 신호를 순차적으로 출력하는 감지 회로.
  4. 제 3 항에 있어서,
    상기 멀티 채널들 각각에 대응하는 상기 스케일링 신호를 증폭하고 출력 신호를 아날로그 디지털 컨버터에 출력하는 증폭 회로를 더 포함하는 감지 회로.
  5. 삭제
  6. 제 1 항에 있어서,
    상기 제1 스위치 회로는 동일한 상기 제1 시간에 상기 복수의 입력 신호들과 상기 제1 기준 전압을 상기 제1 커패시터 회로에 전달하는 감지 회로.
  7. 제 1 항에 있어서,
    상기 제1 커패시터 회로는 상기 멀티 채널들 각각에 대하여 샘플링 커패시터를 포함하고, 상기 제2 커패시터 회로는 상기 멀티 채널들 각각에 대하여 스케일링 커패시터를 포함하며,
    상기 복수의 스케일링 신호들의 전압 범위는 상기 샘플링 커패시터 및 상기 스케일링 커패시터의 용량을 조정하여 가변되는 감지 회로.
  8. 제 1 항에 있어서,
    상기 제2 스위치 회로는 동일한 상기 제2 시간에 상기 복수의 샘플링 신호들과 상기 제2 기준 전압을 상기 제2 커패시터 회로에 전달하는 감지 회로.
  9. 제 1 항에 있어서,
    상기 제3 스위치 회로는 일정한 시간 간격으로 복수의 스케일링 신호들을 순차적으로 증폭 회로에 전달하는 감지 회로.
  10. 제 9 항에 있어서,
    상기 증폭 회로는 상기 복수의 스케일링 신호들을 순차적으로 증폭하고 출력 신호를 아날로그 디지털 컨버터에 출력하는, 상기 제2 기준 전압은 상기 아날로그 디지털 컨버터의 입력전압 범위에 따라 가변되는, 감지 회로.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
KR1020200141013A 2019-11-22 2020-10-28 감지 회로 및 이를 포함하는 소스 드라이버 KR102692168B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US16/953,719 US20210158738A1 (en) 2019-11-22 2020-11-20 Sensing circuit and source driver including the same
CN202011307728.0A CN112837639A (zh) 2019-11-22 2020-11-20 感测电路及包括该感测电路的源极驱动器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20190151402 2019-11-22
KR1020190151402 2019-11-22

Publications (2)

Publication Number Publication Date
KR20210063225A KR20210063225A (ko) 2021-06-01
KR102692168B1 true KR102692168B1 (ko) 2024-08-07

Family

ID=76375999

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200141013A KR102692168B1 (ko) 2019-11-22 2020-10-28 감지 회로 및 이를 포함하는 소스 드라이버

Country Status (1)

Country Link
KR (1) KR102692168B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180190203A1 (en) * 2016-12-30 2018-07-05 Dongbu Hitek Co., Ltd. Circuit for Sensing Threshold Voltage and Display Device Including the Same
US20190051251A1 (en) * 2017-08-09 2019-02-14 Db Hitek Co., Ltd. Area-Efficient Apparatus and Method for Sensing Signal Using Overlap Sampling Time

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180190203A1 (en) * 2016-12-30 2018-07-05 Dongbu Hitek Co., Ltd. Circuit for Sensing Threshold Voltage and Display Device Including the Same
US20190051251A1 (en) * 2017-08-09 2019-02-14 Db Hitek Co., Ltd. Area-Efficient Apparatus and Method for Sensing Signal Using Overlap Sampling Time

Also Published As

Publication number Publication date
KR20210063225A (ko) 2021-06-01

Similar Documents

Publication Publication Date Title
EP3479566B1 (en) Active reset circuit for reset spread reduction in single-slope adc
JP5980922B2 (ja) タッチ感知方法及び装置
KR102644681B1 (ko) 디스플레이 장치의 센싱 회로
KR20130107275A (ko) 정전용량 방식 터치 애플리케이션용 회로
US20150091847A1 (en) Touch control detecting apparatus and method thereof
US4357600A (en) Multislope converter and conversion technique
KR20170027107A (ko) 이벤트 기반 센서 및 이벤트 기반 센서의 픽셀
CN105680864B (zh) 逐次逼近模数转换器、模数转换方法和传感信号处理装置
US9412308B2 (en) Sample and hold circuit and source driver including the same
KR102692168B1 (ko) 감지 회로 및 이를 포함하는 소스 드라이버
CN110459179B (zh) 一种显示装置
KR101354674B1 (ko) 멀티터치 패널의 전하량 감지장치
US20210158738A1 (en) Sensing circuit and source driver including the same
KR20140116753A (ko) 접촉 감지 장치 및 그 구동 방법
CN100426654C (zh) 一种用于电机控制的精确电流传感器
US20130264487A1 (en) Radiation imaging apparatus, radiation imaging system, and method for controlling the radiation imaging apparatus
US11222598B2 (en) Display driving device capable of reducing a chip area and a data transmission time and display device including the same
JP6389161B2 (ja) センサインタフェースキャリブレーション装置
KR100753338B1 (ko) 아날로그 신호의 입력모듈
KR101770644B1 (ko) 파이프라인 방식의 데이터 판독 회로 및 이를 포함하는 데이터 감지 시스템
KR20170089208A (ko) 램프 그라운드 노이즈 제거를 위한 픽셀 바이어스 장치 및 그에 따른 씨모스 이미지 센서
KR20090103340A (ko) 박막 트랜지스터 디스플레이 어레이에 대한 테스트 장치 및방법
KR20220082541A (ko) 프리차지 회로 및 이를 포함하는 소스 드라이버
KR102727511B1 (ko) 디스플레이 구동 장치 및 디스플레이 장치
JPH0537248Y2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right