KR102688732B1

KR102688732B1 - Method and apparatus for enabling semi-static scheduling and/or low-overhead acknowledgment protocol in wireless LAN

Info

Publication number: KR102688732B1
Application number: KR1020207027674A
Authority: KR
Inventors: 모하마드 마문 라쉬드; 데이브 카발칸티; 로렌트 카리오우
Original assignee: 인텔 코포레이션
Priority date: 2018-06-25
Filing date: 2018-06-25
Publication date: 2024-07-26
Also published as: DE112018007767T5; KR20210013685A; WO2020005195A1

Abstract

무선 근거리 통신망에서 반정적 스케줄링 및/또는 낮은 오버헤드 확인 응답 프로토콜을 가능하도록 하는 방법 및 장치가 개시된다. 예시적인 장치는 무선 근거리 통신망에서 2개 이상의 전송 구간이 동일한 전송 특성에 대응하는지 결정하는 반정적 스케줄러와, 2개 이상의 전송 구간 중 제 1 전송 구간 동안, (A) 2개 이상의 전송 구간이 발생할 때를 식별하는 제 1 값 및 (B) 전송 특성을 식별하는 제 2 값을 포함하는 제 1 데이터 패킷을 생성하는 패킷 생성기를 포함한다.A method and apparatus for enabling semi-static scheduling and/or a low-overhead acknowledgment protocol in a wireless local area network are disclosed. An exemplary device includes a semi-static scheduler that determines whether two or more transmission intervals correspond to the same transmission characteristics in a wireless local area network, and, during a first transmission interval of the two or more transmission intervals, (A) when two or more transmission intervals occur; and (B) a packet generator that generates a first data packet including a first value identifying a (B) and a second value identifying a transmission characteristic.

Description

Method and apparatus for enabling semi-static scheduling and/or low-overhead acknowledgment protocol in wireless LAN

본 개시는 일반적으로 Wi-Fi(wireless fidelity) 연결에 관한 것이며, 특히 무선 LAN(local area network)에서 반정적(semi-static) 스케줄링 및/또는 낮은 오버헤드 확인 응답 프로토콜을 가능하게 하는 방법 및 장치에 관한 것이다.The present disclosure relates generally to wireless fidelity (Wi-Fi) connectivity, and in particular to methods and apparatus for enabling semi-static scheduling and/or low overhead acknowledgment protocols in wireless local area networks (LANs). It's about.

Wi-Fi 가능 장치를 인터넷과 같은 네트워크에 연결하기 위해 많은 장소에서 Wi-Fi가 제공된다. Wi-Fi 가능 장치는 개인용 컴퓨터, 비디오 게임 콘솔, 휴대폰 및 장치, 디지털 카메라, 태블릿, 스마트 텔레비전, 디지털 오디오 플레이어 등을 포함한다. Wi-Fi를 사용하면 Wi-Fi 가능 장치는 WLAN(wireless local area network)을 통해 인터넷에 액세스할 수 있다. 장치에 Wi-Fi 연결을 제공하기 위해 Wi-Fi 액세스 포인트는 라디오 주파수인 Wi-Fi 신호를 액세스 포인트(예를 들어, 핫스팟) 신호 범위 내에 있는 Wi-Fi 가능 장치와 교환한다. Wi-Fi는 (예를 들어, IEEE(Institute of Electrical and Electronics Engineers) 802.11 프로토콜과 같은) MAC(media access control) 및 물리 계층(PHY) 사양의 세트를 사용하여 구현된다.Wi-Fi is available in many places to connect Wi-Fi enabled devices to networks such as the Internet. Wi-Fi enabled devices include personal computers, video game consoles, cell phones and devices, digital cameras, tablets, smart televisions, digital audio players, and more. Wi-Fi allows Wi-Fi enabled devices to access the Internet through a wireless local area network (WLAN). To provide Wi-Fi connectivity to devices, a Wi-Fi access point exchanges Wi-Fi signals, which are radio frequencies, with Wi-Fi enabled devices that are within signal range of the access point (e.g., a hotspot). Wi-Fi is implemented using a set of media access control (MAC) and physical layer (PHY) specifications (such as the Institute of Electrical and Electronics Engineers (IEEE) 802.11 protocol).

도 1은 반정적 스케줄링 및/또는 확인 응답 프로토콜을 가능하게 하기 위해 무선 LAN Wi-Fi 프로토콜을 사용하는 통신 시스템을 도시한다.
도 2는 도 1의 예시적인 AP 기반 스케줄링/ACK 제어기의 블록도이다.
도 3은 도 1의 예시적인 STA 기반 스케줄링/ACK 제어기의 블록도이다.
도 4a 및 도 4b는 도 1 내지 도 3의 예시적인 AP 기반 스케줄링/ACK 제어기 또는 예시적인 STA 기반 스케줄링/ACK 제어기에 의해 생성될 수 있는 프레임/필드를 포함하는 예시적인 동기 전송 기회를 도시한다.
도 5는 반정적 스케줄링 프로토콜에 근거하여 도 2의 예시적인 AP 제어기를 구현하기 위해 실행될 수 있는 예시적인 머신 판독 가능 명령어를 나타내는 흐름도이다.
도 6 및 도 7은 반정적 스케줄링 프로토콜에 근거하여 도 3의 예시적인 STA 기반 스케줄링/ACK 제어기를 구현하기 위해 실행될 수 있는 예시적인 머신 판독 가능 명령어를 나타내는 흐름도이다.
도 8 및 도 9는 확인 응답 프로토콜에 근거하여 도 2의 예시적인 AP 기반 스케줄링/ACK 제어기를 구현하기 위해 실행될 수 있는 예시적인 머신 판독 가능 명령어를 나타내는 흐름도이다.
도 10 및 도 11은 확인 응답 프로토콜에 근거하여 도 3의 예시적인 STA 기반 스케줄링/ACK 제어기를 구현하기 위해 실행될 수 있는 예시적인 머신 판독 가능 명령어를 나타내는 흐름도이다.
도 12a 내지 도 12h는 예시적인 확인 응답 프로토콜 타입을 도시한다.
도 13은 일부 예에 따른 라디오 아키텍처의 블록도이다.
도 14는 일부 예에 따라 도 13의 라디오 아키텍처에서 사용되는 예시적인 프론트-엔드 모듈 회로를 도시한다.
도 15는 일부 예에 따라 도 13의 라디오 아키텍처에서 사용되는 예시적인 라디오 IC 회로를 도시한다.
도 16은 일부 예에 따라 도 13의 라디오 아키텍처에서 사용되는 예시적인 기저 대역 프로세싱 회로를 도시한다.
도 17은 도 2 또는 도 3의 예시적인 AP 제어기 또는 예시적인 STA 제어기를 구현하기 위해 도 5 내지 도 11의 예시적인 머신 판독 가능 명령어를 실행하도록 구성된 프로세서 플랫폼의 블록도이다.
도면의 축척은 동일하지 않다. 가능한 한, 도면(들) 및 부가된 설명 전체에 걸쳐 동일하거나 또는 유사한 부분을 가리키기 위해서는 동일한 참조 번호가 사용될 것이다.1 illustrates a communication system using a wireless LAN Wi-Fi protocol to enable semi-static scheduling and/or acknowledgment protocols.
FIG. 2 is a block diagram of the example AP-based scheduling/ACK controller of FIG. 1.
FIG. 3 is a block diagram of the example STA-based scheduling/ACK controller of FIG. 1.
4A and 4B illustrate example synchronous transmission opportunities including frames/fields that may be generated by the example AP-based scheduling/ACK controller or the example STA-based scheduling/ACK controller of FIGS. 1-3.
FIG. 5 is a flow diagram illustrating example machine-readable instructions that may be executed to implement the example AP controller of FIG. 2 based on a semi-static scheduling protocol.
Figures 6 and 7 are flow diagrams illustrating example machine-readable instructions that can be executed to implement the example STA-based scheduling/ACK controller of Figure 3 based on a semi-static scheduling protocol.
Figures 8 and 9 are flow diagrams illustrating example machine-readable instructions that may be executed to implement the example AP-based scheduling/ACK controller of Figure 2 based on an acknowledgment protocol.
10 and 11 are flow diagrams illustrating example machine-readable instructions that may be executed to implement the example STA-based scheduling/ACK controller of FIG. 3 based on an acknowledgment protocol.
12A-12H illustrate example acknowledgment protocol types.
13 is a block diagram of a radio architecture according to some examples.
FIG. 14 shows an example front-end module circuit used in the radio architecture of FIG. 13 according to some examples.
FIG. 15 shows an example radio IC circuit used in the radio architecture of FIG. 13 in accordance with some examples.
FIG. 16 illustrates an example baseband processing circuit used in the radio architecture of FIG. 13 in accordance with some examples.
FIG. 17 is a block diagram of a processor platform configured to execute the example machine readable instructions of FIGS. 5-11 to implement the example AP controller of FIG. 2 or FIG. 3 or the example STA controller.
The scale of the drawings is not the same. To the extent possible, the same reference numerals will be used throughout the drawing(s) and accompanying description to indicate the same or similar parts.

다양한 장소(예를 들어, 집, 사무실, 커피숍, 식당, 공원, 공항 등)에서 Wi-Fi 가능 장치를 최소한의 수고로 인터넷, 또는 임의의 다른 네트워크에 연결하기 위해 Wi-Fi 가능 장치(예를 들어, 스테이션(STA))에 Wi-Fi가 제공될 수 있다. 장소에는 하나 이상의 Wi-Fi AP(access point)가 제공되어 Wi-Fi 신호(예를 들어, 핫스팟)의 범위 내에서 Wi-Fi 가능 장치에 Wi-Fi 신호를 출력할 수 있다. Wi-Fi AP는 Wi-Fi 프로토콜(예를 들어, IEEE 802.11)을 사용하여 WLAN(wireless LAN)을 통해 Wi-Fi 가능 장치를 인터넷에 무선으로 연결하도록 구성된다. Wi-Fi 프로토콜은 인터넷으로 업링크(UL) 전송을 전송하고 인터넷으로부터 다운링크(DL) 전송을 수신함으로써 인터넷에 액세스하기 위해 AP가 장치와 통신하는 방법을 규정한 프로토콜이다.Connect your Wi-Fi enabled device (e.g., home, office, coffee shop, restaurant, park, airport, etc.) to the Internet or any other network with minimal effort. For example, Wi-Fi may be provided to a station (STA). A location may be provided with one or more Wi-Fi access points (APs) that can output Wi-Fi signals to Wi-Fi capable devices within range of the Wi-Fi signal (e.g., a hotspot). A Wi-Fi AP is configured to wirelessly connect Wi-Fi enabled devices to the Internet via a wireless LAN (WLAN) using the Wi-Fi protocol (e.g., IEEE 802.11). The Wi-Fi protocol is a protocol that defines how APs communicate with devices to access the Internet by sending uplink (UL) transmissions to the Internet and receiving downlink (DL) transmissions from the Internet.

일부 Wi-Fi 네트워크는 상당한 제어 오버헤드를 가진다. 이러한 상당한 오버헤드로 인해 더 많은 사용자와 처리량으로 확장하는데 어려움이 있다. 오버헤드는 상당한 사용 시간(대역폭)을 차지하여 AP가 STA에 여러 번 서비스를 제공(예를 들어, 데이터를 전송)해야 할 때 비효율성이 발생한다. 이러한 예에서, 오버헤드는 중복될 수 있고 피할 수 있다. 예를 들어, 복수의 데이터 전송은 복수의 헤더에 동일하거나 또는 유사한 정보를 포함한다. 헤더가 클수록 전송에 더 많은 오버헤드가 발생한다.Some Wi-Fi networks have significant control overhead. This significant overhead makes it difficult to scale to more users and throughput. Overhead takes up significant usage time (bandwidth), resulting in inefficiency when the AP must provide service (e.g., transmit data) to the STA multiple times. In these examples, the overhead can be redundant and avoidable. For example, multiple data transmissions include the same or similar information in multiple headers. The larger the header, the more overhead occurs in transmission.

일부 예에서, S-TXOP(synchronous transmission opportunity) 프로토콜은 제어 오버헤드를 줄이는데 사용될 수 있다. S-TXOP는 전송 기회의 각각의 전송 구간 내에서 타이밍 및 주파수 동기화를 포함하는 프리앰블을 생성하는 것을 포함한다. S-TXOP를 사용하더라도, 각각의 STA는 각각의 전송 구간의 시간 경계, 구간의 개수 및 기간 등을 알고 전송 구간 이전에 전체 동기화를 유지하여 전송 기회 동안 AP와의 완전한 동기화를 유지하므로, 전송 구간에 필요한 프리앰블의 크기를 감소시킬 것이다.In some examples, synchronous transmission opportunity (S-TXOP) protocol may be used to reduce control overhead. S-TXOP involves generating a preamble that includes timing and frequency synchronization within each transmission interval of the transmission opportunity. Even if S-TXOP is used, each STA knows the time boundary of each transmission section, the number and period of sections, etc., and maintains full synchronization before the transmission section to maintain complete synchronization with the AP during the transmission opportunity. This will reduce the size of the required preamble.

여기에 개시된 예는 차세대 Wi-Fi 네트워크의 효율성을 개선하기 위해 제어 오버헤드를 더욱 줄여 지연 시간이 짧고 용량이 큰 애플리케이션(예를 들어, 자율 주행 시스템, 스마트 공장, 전문적인 오디오/비디오 및 모바일/무선 VR은 시간에 민감한 애플리케이션으로서 높은 신뢰성과 함께 낮고 결정적인 지연 시간이 필요하다)을 지원한다. 여기에 개시된 예는 반정적 스케줄링 및/또는 낮은 오버헤드 확인 응답을 활용하여 전송 기회 동안 데이터 패킷의 프리앰블에 필요한 데이터의 양을 감소시킨다.Examples disclosed herein further reduce control overhead to improve the efficiency of next-generation Wi-Fi networks for low-latency, high-capacity applications (e.g., autonomous driving systems, smart factories, professional audio/video, and mobile/ Wireless VR is a time-sensitive application that requires low, deterministic latency with high reliability. Examples disclosed herein utilize semi-static scheduling and/or low-overhead acknowledgments to reduce the amount of data required to preamble a data packet during a transmission opportunity.

또한, 시간에 민감한 많은 애플리케이션(예를 들어, VR, 산업, 자동화 등)은 본질적으로 주기적인 트래픽 특성을 갖는다. 예를 들어, 패킷 전송(예를 들어, UL 또는 DL 전송)에 사용되는 전송 구간에 대한 트래픽 특성은 전송 기회 내에서 및/또는 전송 기회에 걸쳐 주기적으로 반복될 수 있다. 이러한 트래픽/전송 특성은 전송 구간이 UL 또는 DL에 대응하는지 여부 및/또는 전송 구간 내에 리소스 유닛의 할당을 포함한다.Additionally, many time-sensitive applications (e.g. VR, industrial, automation, etc.) have inherently cyclical traffic characteristics. For example, traffic characteristics for a transmission interval used for packet transmission (e.g., UL or DL transmission) may be periodically repeated within and/or across transmission opportunities. These traffic/transmission characteristics include whether the transmission interval corresponds to UL or DL and/or allocation of resource units within the transmission interval.

여기에 개시된 예는 트래픽 특성의 이러한 주기적 반복에 대해 반정적 스케줄링을 사용하여 제어 오버헤드를 상당히 감소시킨다. 반정적 스케줄링은 전송 구간에 대해 리소스 할당을 한 번 시그널링하고, 주기적 패턴에 대응하는 후속 전송 구간에 대해서 리소스 할당 정보를 재사용하는 것을 포함한다. 이러한 방식으로, 프리앰블이 초기 전송 구간에서 이미 제공된 리소스 할당 정보를 포함할 필요가 없기 때문에 후속 전송 구간은 상당히 감소된 프리앰블을 가지게 될 것이다. 여기에 개시된 예는 S-TXOP의 긴밀하게 동기화된 특성을 활용하여 이러한 반정적 스케줄링 프로토콜을 수행한다. 여기에 공개된 예를 사용함으로써 Wi-Fi의 처리량, 지연 시간 및 용량 성능이 향상된다.The example disclosed herein uses semi-static scheduling for these periodic repetitions of traffic characteristics to significantly reduce control overhead. Semi-static scheduling involves signaling resource allocation once for a transmission interval and reusing the resource allocation information for subsequent transmission intervals corresponding to a periodic pattern. In this way, subsequent transmission intervals will have significantly reduced preambles because the preamble does not need to include resource allocation information already provided in the initial transmission interval. The example disclosed here leverages the tightly synchronized nature of S-TXOP to perform this semi-static scheduling protocol. By using the examples published here, the throughput, latency, and capacity performance of Wi-Fi is improved.

또한, 여기에 개시된 예는 S-TXOP 프레임 워크 내에서 낮은 오버헤드 확인 응답(ACK) 시그널링 프로토콜을 제공하여 낮은 오버헤드 ACK를 가능하게 한다. ACK는 데이터가 수신되었거나 및/또는 수신되지 않았음을 확인하기 위해 송신 장치(예를 들어, AP 또는 다른 STA)로부터 데이터 패킷을 수신한 장치(예를 들어, STA)로부터 전송되는 신호(예를 들어, 데이터 필드를 포함하는 데이터 패킷 또는 프레임)이다. 여기에 개시된 예는 S-TXOP 내에서 ACK 시그널링에 사용되는 물리 계층 데이터 패킷(예를 들어, PPDU(PHY protocol data unit))을 제공한다. 예시적인 ACK는 ACK 정보를 전달하는 작은 비트 맵을 갖는 라이트 프리앰블(lite preamble)을 포함하므로, 종래의 ACK 신호보다 더 짧고/작은 ACK에 대응한다. S-TXOP 프리앰블에 의해 제공되는 정보로 인해, 개시된 ACK 신호는 ACK 시그널링 프로토콜에 근거하여 수신 장치에 의해 추정될 수 있는 제한된 정보를 제공할 수 있다. 여기에 개시된 예시적인 ACK 시그널링 프로토콜은 리소스를 확보하고 차세대 Wi-Fi 네트워크의 효율성 및 처리량 성능을 개선한다. 또한, ACK를 보내는 사용 시간의 소비를 줄임으로써, 여기에 개시된 예는 시간에 민감한 애플리케이션을 위한 더 낮은 지연 시간 목표 및/또는 높은 용량을 지원할 수 있다.Additionally, the examples disclosed herein provide a low overhead acknowledgment (ACK) signaling protocol within the S-TXOP framework to enable low overhead ACK. ACK is a signal (e.g. For example, a data packet or frame) containing data fields. The example disclosed herein provides physical layer data packets (e.g., PHY protocol data unit (PPDU)) used for ACK signaling within S-TXOP. An example ACK includes a lite preamble with a small bit map carrying ACK information, thus corresponding to a shorter/smaller ACK than a conventional ACK signal. Due to the information provided by the S-TXOP preamble, the initiated ACK signal may provide limited information that can be estimated by the receiving device based on the ACK signaling protocol. The example ACK signaling protocol disclosed herein frees up resources and improves the efficiency and throughput performance of next-generation Wi-Fi networks. Additionally, by reducing the consumption of time spent sending ACKs, examples disclosed herein can support lower latency goals and/or higher capacity for time-sensitive applications.

도 1은 반정적 스케줄링 및/또는 확인 응답 프로토콜을 가능하게 하기 위해 무선 근거리 통신망 Wi-Fi 프로토콜을 사용하는 예시적인 통신 시스템(100)을 도시한다. 도 1의 예는 예시적인 AP(102), 예시적인 STA(104, 106, 108) 및 예시적인 네트워크(116)를 포함한다. 예시적인 AP(102)는 예시적인 라디오 아키텍처(110) 및 예시적인 AP 기반 스케줄링/ACK 제어기(112)를 포함한다. 예시적인 STA(104, 106, 108)는 예시적인 라디오 아키텍처(110) 및 예시적인 STA 기반 스케줄링/ACK 제어기(114)를 포함한다.1 illustrates an example communication system 100 that uses the wireless local area network Wi-Fi protocol to enable semi-static scheduling and/or acknowledgment protocols. The example of FIG. 1 includes an example AP 102, example STAs 104, 106, 108, and an example network 116. The example AP 102 includes an example radio architecture 110 and an example AP-based scheduling/ACK controller 112. Example STAs 104, 106, 108 include an example radio architecture 110 and an example STA-based scheduling/ACK controller 114.

도 1의 예시적인 AP(102)는 예시적인 STA(104, 106, 108)가 예시적인 네트워크(116)에 무선으로 액세스하도록 하는 장치이다. 예시적인 AP(102)는 라우터, 모뎀-라우터 및/또는 네트워크(116)에 무선 연결을 제공하는 임의의 다른 장치일 수 있다. 라우터는 STA에 무선 통신 링크를 제공한다. 라우터는 모뎀을 통한 유선 연결을 통해 네트워크(116)에 액세스한다. 모뎀-라우터는 모뎀과 라우터의 기능을 결합한다. 일부 예에서, AP(102)는 예시적인 STA(104, 106, 108) 중 통신하는 STA이다. AP(102)의 예시적인 라디오 아키텍처(110)는 도 13과 함께 후술되는 것과 같이 데이터를 무선으로 전송 및/또는 수신하는데 사용되는 컴포넌트에 대응한다. 예시적인 AP(102)는 예시적인 STA(104, 106, 108)와의 반정적 스케줄링 및/또는 확인 응답 프로토콜을 가능하게 하기 위해 예시적인 AP 기반 스케줄링/ACK 제어기(112)를 포함한다. 또한, 예시적인 AP(102)는 다른 Wi-Fi 프로토콜과 관련된 명령어를 생성하기 위해 애플리케이션 프로세서(예를 들어, 도 13의 예시적인 애플리케이션 프로세서(1310))를 포함할 수 있다.The example AP 102 of FIG. 1 is a device that allows example STAs 104, 106, and 108 to wirelessly access the example network 116. An exemplary AP 102 may be a router, modem-router and/or any other device that provides wireless connectivity to the network 116. The router provides a wireless communication link to the STA. The router accesses network 116 through a wired connection via a modem. A modem-router combines the functions of a modem and a router. In some examples, AP 102 is a communicating STA among example STAs 104, 106, and 108. The example radio architecture 110 of AP 102 corresponds to components used to wirelessly transmit and/or receive data, as described below in conjunction with FIG. 13. The example AP 102 includes an example AP-based scheduling/ACK controller 112 to enable semi-static scheduling and/or acknowledgment protocols with example STAs 104, 106, and 108. Additionally, the example AP 102 may include an application processor (e.g., example application processor 1310 of FIG. 13) to generate instructions related to other Wi-Fi protocols.

도 1의 예시적인 STA(104, 106, 108)는 Wi-Fi 가능 컴퓨팅 장치이다. 예시적인 STA(104, 106, 108)는, 예를 들어 컴퓨팅 장치, 휴대용 장치, 모바일 장치, 모바일 전화, 스마트폰, 태블릿, 게임 시스템, 디지털 카메라, 디지털 비디오 레코더, 텔레비전, 셋톱 박스, 전자 책 리더기, 자동화 시스템, VR 가능 장치 및/또는 기타 Wi-Fi 가능 장치일 수 있다. 예시적인 STA(104, 106, 108)는 예시적인 AP(102)와 반정적 스케줄링 및/또는 확인 응답 프로토콜을 가능하게 하기 위해 예시적인 STA 기반 스케줄링/ACK 제어기(114)를 포함한다. STA(104, 106, 108)의 예시적인 라디오 아키텍처(110)는 도 13과 관련하여 후술되는 것과 같이 데이터를 무선으로 전송 및/또는 수신하는데 사용되는 컴포넌트에 대응한다. 또한, 예시적인 STA(104, 106, 108)는 다른 Wi-Fi 프로토콜에 관련된 명령어를 생성하기 위해 애플리케이션 프로세서(예를 들어, 도 13의 예시적인 애플리케이션 프로세서(1310))를 포함할 수 있다.The example STAs 104, 106, and 108 of FIG. 1 are Wi-Fi enabled computing devices. Exemplary STAs 104, 106, 108 include, for example, computing devices, portable devices, mobile devices, mobile phones, smartphones, tablets, gaming systems, digital cameras, digital video recorders, televisions, set-top boxes, and e-book readers. , automation systems, VR-enabled devices, and/or other Wi-Fi-enabled devices. Exemplary STAs 104, 106, 108 include an exemplary AP 102 and an exemplary STA-based scheduling/ACK controller 114 to enable semi-static scheduling and/or acknowledgment protocols. The example radio architecture 110 of the STAs 104, 106, and 108 corresponds to components used to wirelessly transmit and/or receive data, as described below with respect to FIG. 13. Additionally, example STAs 104, 106, and 108 may include an application processor (e.g., example application processor 1310 of FIG. 13) to generate instructions related to other Wi-Fi protocols.

도 1의 예시적인 AP 기반 스케줄링/ACK 제어기(112)는 예시적인 STA(104, 106, 108)와 반정적 스케줄링 및/또는 ACK 시그널링을 가능하게 한다. 예를 들어, AP 기반 스케줄링/ACK 제어기(112)는 초기 협상에 근거하여 전송 기회(들) 내에서 및/또는 전송 기회(들)에 걸쳐 어떤 전송 구간이 동일한 전송 특성(예를 들어, UL 대 DL, 리소스 할당 등)을 갖는지 결정한다. 일단 결정되면, AP 기반 스케줄링/ACK 제어기(112)는 동일한 특성을 갖는 전송 구간이 발생할 때를 식별하는 제어 프레임을 생성한다. 예를 들어, AP 기반 스케줄링/ACK 제어기(112)는 전송 구간 M, M + X, M + 2X 등에서 전송 구간이 동일한 특성을 갖는 것으로 결정할 수 있고, 여기서 M은 초기 전송 구간이고 X는 반복되는 패턴의 주기이다. 다른 예에서, AP 기반 스케줄링/ACK 제어기(112)는 전송 구간이 후속 전송 기회의 동일한 전송 구간에서 동일한 특성을 갖는 것으로 결정할 수 있다. 따라서, AP 기반 스케줄링/ACK 제어기(112)는 전송 특성이 반복될 시간 구간 및/또는 전송 기회를 식별하는 제어 프레임을 생성한다. UL 전송 동안, AP 기반 스케줄링/ACK 제어기(112)는 반복된 전송 특성의 반정적 스케줄을 식별하기 위해 초기 전송 구간(예를 들어, M)의 트리거 프레임에 대한 라이트 프리앰블의 일부로서 제어 프레임을 포함할 것이다. DL 전송 동안, AP 기반 스케줄링/ACK 제어기(112)는 반복된 전송 특성의 반정적 스케줄을 식별하기 위해 초기 전송 구간(예를 들어, M)의 DL 패킷에 대한 라이트 프리앰블의 일부로서 제어 프레임을 포함할 것이다. 반정적 스케줄에 대응하는 후속 전송 동안(M + X, M + 2X 등 또는 후속 전송 기회에 있는), AP 기반 스케줄링/ACK 제어기(112)는 트리거 프레임/DL 패킷으로부터 제어 프레임을 제거/생략한다. 이러한 방식으로, 수신 장치(예를 들어, 예시적인 STA(104, 106, 108))는 초기 제어 프레임을 처리하여 초기 데이터 전송 구간 동안 전송 특성을 결정할 수 있고, AP(102)가 각각의 후속 전송 구간에 대한 제어 프레임을 재전송하지 않더라도 반정적 스케줄에 대응하는 후속 전송 구간 동안 전송 특성에 따라 동작할 수 있으므로, 반복되는 전송 특성에 대응하는 데이터 전송의 효율성을 높일 수 있다. The example AP-based scheduling/ACK controller 112 of FIG. 1 enables semi-static scheduling and/or ACK signaling with example STAs 104, 106, and 108. For example, AP-based scheduling/ACK controller 112 may determine which transmission intervals within and/or across transmission opportunity(s) have the same transmission characteristics (e.g., UL vs. DL, resource allocation, etc.). Once determined, AP-based scheduling/ACK controller 112 generates control frames that identify when transmission intervals with the same characteristics occur. For example, the AP-based scheduling/ACK controller 112 may determine that transmission intervals have the same characteristics in transmission intervals M, M + X, M + 2X, etc., where M is the initial transmission interval and It is a cycle of In another example, the AP-based scheduling/ACK controller 112 may determine that a transmission interval has the same characteristics in the same transmission interval of a subsequent transmission opportunity. Accordingly, the AP-based scheduling/ACK controller 112 generates a control frame that identifies a transmission opportunity and/or a time interval for which transmission characteristics will be repeated. During UL transmission, the AP-based scheduling/ACK controller 112 includes a control frame as part of the light preamble for the trigger frame of the initial transmission interval (e.g., M) to identify a semi-static schedule of repeated transmission characteristics. something to do. During DL transmission, the AP-based scheduling/ACK controller 112 includes a control frame as part of the light preamble for DL packets in the initial transmission period (e.g., M) to identify a semi-static schedule of repeated transmission characteristics. something to do. During subsequent transmissions corresponding to the semi-static schedule (M + In this manner, a receiving device (e.g., an exemplary STA 104, 106, 108) can process the initial control frame to determine transmission characteristics during the initial data transmission interval, and the AP 102 can determine transmission characteristics for each subsequent transmission. Even if the control frame for the section is not retransmitted, it can operate according to transmission characteristics during the subsequent transmission section corresponding to the semi-static schedule, thereby improving the efficiency of data transmission corresponding to repeated transmission characteristics.

또한, 도 1의 예시적인 AP 기반 스케줄링/ACK 제어기(112)는 예시적인 STA(104, 106, 108)와의 ACK 시그널링을 가능하게 한다. 예시적인 AP 기반 스케줄링/ACK 제어기(112)는 (예를 들어, 전체 MAC 프레임과 달리) PHY PPDU인 ACK를 생성한다. 이러한 방식으로, ACK의 크기는 상당히 감소된다. 예를 들어, AP 기반 스케줄링/ACK 제어기(112)는 ACK 타입/구성에 대응하는 ACK 프로토콜을 선택하여 전송 기회를 위한 STXOP 프리앰블의 제어 프레임(예를 들어, STXOP-SIGB 프레임) 내에 삽입한다. ACK 타입은 즉시 ACK(예를 들어, 모든 전송 구간에서 ACK) 또는 지연 ACK(예를 들어, 2개 이상의 전송 구간 후에 ACK)에 대응한다. ACK 타입이 지연 ACK에 대응하는 경우, ACK 타입은 제 1 타입(예를 들어, 타입 1), 제 2 타입(예를 들어, 타입 2) 또는 제 3 타입(예를 들어, 타입 3)에 대응할 수 있다. ACK 타입은 프로토콜 및/또는 사용자 및/또는 제조자 선호도에 따라 선택될 수 있다. 즉시 ACK 시그널링의 예는 도 12a 및 도 12b와 관련하여 후술된다.Additionally, the example AP-based scheduling/ACK controller 112 of FIG. 1 enables ACK signaling with example STAs 104, 106, and 108. The example AP-based scheduling/ACK controller 112 generates ACKs that are PHY PPDUs (e.g., as opposed to full MAC frames). In this way, the size of the ACK is significantly reduced. For example, the AP-based scheduling/ACK controller 112 selects the ACK protocol corresponding to the ACK type/configuration and inserts it within a control frame (e.g., STXOP-SIGB frame) of the STXOP preamble for the transmission opportunity. The ACK type corresponds to immediate ACK (e.g., ACK in all transmission intervals) or delayed ACK (e.g., ACK after two or more transmission intervals). If the ACK type corresponds to delayed ACK, the ACK type may correspond to a first type (e.g., type 1), a second type (e.g., type 2), or a third type (e.g., type 3). You can. The ACK type may be selected depending on protocol and/or user and/or manufacturer preference. An example of immediate ACK signaling is described below with respect to FIGS. 12A and 12B.

DL 전송 중 타입 1 지연 ACK(D-ACK)는, 각각의 전송 구간이 단일 STA에 대한 DL 데이터 전송(예를 들어, AP(102)는 구간 1에서 STA(104)에 전송하고, AP(102)는 구간 2에서 STA(106)에 전송하고, AP(102)는 구간 3에서 STA(108)로 전송)에 대응하고, STA(104, 106, 108)는 DL 패킷이 수신된 때에 대응하는 전송 구간에 근거하여 다른 리소스 유닛(RU)(예를 들어, 주파수 대역 내의 서브채널)을 통해 AP(102)에 동시에 D-ACK를 모두 전송하는 프로토콜에 대응한다. 예를 들어, STA(104)가 제 1 구간에서 DL 패킷을 수신했기 때문에, STA(104)는 제 1 전송 구간에 대응하는 제 1 RU를 통해 D-ACK를 전송할 것이다. 마찬가지로, STA(106)는 제 2 전송 구간에 대응하는 제 2 RU를 통해 D-ACK를 전송하고, STA(108)는 제 3 전송 구간에 대응하는 제 3 RU를 통해 D-ACK를 전송할 것이다. RU/전송 구간의 대응/링크는 미리 설정될 수 있고, 및/또는 전송 기회를 위한 프리앰블의 제어 프레임에 포함될 수 있다. DL 전송을 위한 타입 1 D-ACK 시그널링의 예는 도 12c와 관련하여 후술된다.Type 1 delayed ACK (D-ACK) during DL transmission means that each transmission interval transmits DL data for a single STA (e.g., AP 102 transmits to STA 104 in interval 1, and AP 102 ) corresponds to the transmission to the STA (106) in section 2, and the AP (102) transmits to the STA (108) in section 3), and the STAs (104, 106, 108) transmit corresponding to when the DL packet is received. It corresponds to a protocol that transmits all D-ACKs simultaneously to the AP 102 through different resource units (RUs) (eg, subchannels within the frequency band) based on the interval. For example, because the STA 104 received a DL packet in the first interval, the STA 104 will transmit a D-ACK through the first RU corresponding to the first transmission interval. Likewise, the STA 106 will transmit the D-ACK through the second RU corresponding to the second transmission interval, and the STA 108 will transmit the D-ACK through the third RU corresponding to the third transmission interval. The corresponding/link of the RU/transmission interval may be set in advance and/or may be included in the control frame of the preamble for the transmission opportunity. An example of Type 1 D-ACK signaling for DL transmission is described below with respect to FIG. 12C.

UL 전송 중 타입 1 D-ACK는, 각각의 전송 구간이 단일 STA로부터의 UL 데이터 전송(예를 들어, STA(104)는 구간 1에서 AP(102)로 전송하고, STA(106)는 구간 2에서 AP(102)로 전송하고, STA(108)는 구간 3에서 AP(102)로 전송)에 대응하고, AP(102)는 UL 패킷이 수신된 때에 대응하는 전송 구간에 근거하여 ACK-IE(ACK information element)를 포함하는 D-ACK를 STA(104, 106, 108)로 전송하는 프로토콜에 대응한다. ACK-IE는 특정 STA로부터의 UL 데이터에 대응하는 비트 맵을 포함한다. 예를 들어, STA(104)가 제 1 구간에서 UL 패킷을 전송했기 때문에, AP(102)는 제 1 전송 구간에 대응하는 제 1 위치에 STA(104)로부터의 UL 데이터에 대응하는 제 1 ACK-IE를 포함하는 D-ACK를 전송할 것이다. 마찬가지로, D-ACK는 제 2 전송 구간에 대응하는 제 2 위치에 STA(106)로부터의 UL 데이터에 대응하는 제 2 ACK-IE 및 제 3 전송 구간에 대응하는 제 3 위치에 STA(108)로부터의 UL 데이터에 대응하는 제 3 ACK-IE를 포함할 것이다. ACK-IE 위치/전송 구간의 대응/링크는 미리 설정될 수 있고, 및/또는 전송 기회를 위한 프리앰블의 제어 프레임에 포함될 수 있다. UL 전송을 위한 타입 1 D-ACK 시그널링의 예는 도 12f와 관련하여 후술된다.During UL transmission, Type 1 D-ACK transmits UL data in each transmission interval from a single STA (e.g., STA 104 transmits to AP 102 in interval 1, and STA 106 transmits in interval 2). transmits to AP 102, and STA 108 transmits to AP 102 in interval 3), and AP 102 transmits ACK-IE (ACK-IE) based on the transmission interval corresponding to when the UL packet is received. It corresponds to a protocol that transmits D-ACK including ACK information element) to STAs (104, 106, 108). ACK-IE includes a bitmap corresponding to UL data from a specific STA. For example, because the STA 104 transmitted a UL packet in the first interval, the AP 102 sends the first ACK corresponding to the UL data from the STA 104 at the first location corresponding to the first transmission interval. A D-ACK containing -IE will be transmitted. Likewise, the D-ACK is a second ACK-IE corresponding to UL data from the STA 106 at a second location corresponding to the second transmission interval and a second ACK-IE from the STA 108 at a third location corresponding to the third transmission interval. It will include a third ACK-IE corresponding to the UL data of. The ACK-IE location/correspondence/link of the transmission interval may be set in advance and/or may be included in the control frame of the preamble for the transmission opportunity. An example of Type 1 D-ACK signaling for UL transmission is described below with respect to FIG. 12F.

타입 2 ACK(D-ACK)는 각각의 전송 구간이 동일한 전송 구간 내의 다른 RU에서 예시적인 STA(104, 106, 108)로/로부터의 DL/UL 전송에 대응하는 프로토콜에 대응한다. 예를 들어, STA(104)는 2개 이상의 시간 구간 동안 제 1 RU를 사용하여 UL/DL 패킷을 전송/수신할 수 있고, STA(106)는 2개 이상의 시간 구간 동안 제 2 RU를 사용하여 UL/DL 패킷을 전송/수신할 수 있고, STA(108)는 2개 이상의 시간 구간 동안 제 3 RU를 사용하여 UL/DL 패킷을 전송/수신할 수 있다. 전송에 대한 응답으로 수신 장치는 데이터 전송이 수신된 RU에 대응하는 RU를 사용하여 ACK를 전송한다. 예를 들어, AP(102)가 제 1 RU를 통해 제 1 STA(104)에 제 1 DL 데이터를, 제 2 RU를 통해 제 2 STA(106)에 제 2 DL 데이터, 제 3 RU를 통해 제 3 STA(108)에 제 3 DL 데이터를 전송하는 경우, 제 1 STA(104)는 제 1 RU를 통해 ACK로 응답하고, 제 2 STA(106)는 제 2 RU를 통해 ACK로 응답하고, 제 3 STA(108)는 제 3 RU를 통해 ACK로 응답한다. STA(104, 106, 108)가 DL 데이터가 수신된 채널을 통해 ACK로 응답하기 때문에, 예시적인 AP 기반 스케줄링/ACK 제어기(112)는 ACK에 식별 정보를 포함하지 않고도 각각의 데이터 전송에 대응하는 ACK를 추정할 수 있고, 따라서 ACK에 필요한 데이터 양이 감소된다. 예를 들어, AP(102)가 제 1 RU를 통해 DL 패킷을 전송하고 제 1 RU를 통해 ACK를 수신하는 경우, 예시적인 AP 기반 스케줄링/ACK 제어기(112)는 ACK가 제 1 RU를 통해 수신되었기 때문에 수신된 ACK가 전송된 DL 패킷에 대응한다고 추정한다. UL/DL 전송을 위한 타입 2 D-ACK 시그널링의 예는 도 12d 및 도 12g와 관련하여 후술된다.Type 2 ACK (D-ACK) corresponds to a protocol where each transmission interval corresponds to DL/UL transmission to/from example STAs 104, 106, and 108 in different RUs within the same transmission interval. For example, the STA 104 may transmit/receive a UL/DL packet using a first RU for two or more time intervals, and the STA 106 may transmit/receive a UL/DL packet using a second RU for two or more time intervals. UL/DL packets can be transmitted/received, and the STA 108 can transmit/receive UL/DL packets using the third RU for two or more time intervals. In response to the transmission, the receiving device transmits an ACK using the RU corresponding to the RU on which the data transmission was received. For example, the AP 102 sends first DL data to the first STA 104 through the first RU, second DL data to the second STA 106 through the second RU, and the first DL data through the third RU. When transmitting third DL data to 3 STA 108, the first STA 104 responds with ACK through the first RU, the second STA 106 responds with ACK through the second RU, and 3 STA 108 responds with ACK through the 3rd RU. Because the STAs 104, 106, and 108 respond with an ACK over the channel on which the DL data was received, the exemplary AP-based scheduling/ACK controller 112 provides an ACK corresponding to each data transmission without including identification information in the ACK. ACK can be estimated, and thus the amount of data required for ACK is reduced. For example, if AP 102 transmits a DL packet on a first RU and receives an ACK on the first RU, the exemplary AP-based scheduling/ACK controller 112 may determine whether the ACK is received on the first RU. Therefore, it is assumed that the received ACK corresponds to the transmitted DL packet. An example of Type 2 D-ACK signaling for UL/DL transmission is described below with respect to FIGS. 12D and 12G.

타입 3 D-ACK는 각각의 전송 구간이 동일한 전송 구간 내의 다른 RU에서 예시적인 STA(104, 106, 108)로/로부터의 DL/UL 전송에 대응하고, 각각의 STA(104, 106, 108)에 의해 사용되는 RU는 각각의 전송 구간 동안 변경되는 프로토콜에 대응한다. 타입 3 D-ACK 시그널링 프로토콜에서, 예시적인 AP 기반 스케줄링/ACK 제어기(112)는 ACK를 보내기 위해 각각의 STA(104, 106, 108)에 대해 상이한 RU를 예약한다. 예시적인 AP 기반 스케줄링/ACK 제어기(112)는 STXOP 프리앰블의 제어 프레임(예를 들어, STXOP-SIGB)에서 각각의 STA(104, 106, 108)에 대해 예약된 RU를 식별한다. 이러한 방식으로, STA(104, 106, 108)는 각각 전송 기회 동안 대응하는 RU를 통해 ACK를 전송한다. UL/DL 전송을 위한 타입 3 D-ACK 시그널링의 예는 도 12e 및 도 12h와 관련하여 후술된다.Type 3 D-ACK corresponds to DL/UL transmission to/from example STAs 104, 106, 108 in different RUs within the same transmission interval, and each STA 104, 106, 108 The RU used by corresponds to the protocol that changes during each transmission interval. In the Type 3 D-ACK signaling protocol, the exemplary AP-based scheduling/ACK controller 112 reserves a different RU for each STA 104, 106, 108 to send ACK. The example AP-based scheduling/ACK controller 112 identifies a reserved RU for each STA 104, 106, 108 in a control frame (e.g., STXOP-SIGB) in the STXOP preamble. In this manner, STAs 104, 106, and 108 each transmit an ACK through the corresponding RU during the transmission opportunity. An example of Type 3 D-ACK signaling for UL/DL transmission is described below with respect to FIGS. 12E and 12H.

도 1의 예시적인 STA 기반 스케줄링/ACK 제어기(114)는 예시적인 AP(102)와의 반정적 스케줄링 및/또는 ACK 시그널링을 가능하게 한다. 예를 들어, STA 기반 스케줄링/ACK 제어기(114)는 전송 기회 동안 예시적인 AP(102)로부터 수신된 DL 데이터 패킷 및/또는 트리거 프레임을 처리하여 반정적 스케줄링 제어 프레임이 프리앰블에 포함되는지 결정할 수 있다. 반정적 스케줄링 제어 프레임이 프리앰블에 포함된 경우, 예시적인 STA 기반 스케줄링/ACK 제어기(114)는 대응하는 전송 구간의 반정적 스케줄링 특성(예를 들어, 반정적 스케줄링 빈도 및/또는 범위) 및 리소스 할당 정보를 결정한다. 이러한 방식으로, 예시적인 STA 기반 스케줄링/ACK 제어기(114)는 반정적 스케줄링 빈도 및/또는 범위에 대응하는 모든 후속 전송 구간의 리소스 할당 정보를 알게 되고 예시적인 AP(102)는 대응하는 데이터 전송(예를 들어, DL 데이터 또는 트리거 프레임)의 라이트 프리앰블로부터 제어 프레임(예를 들어, STXOP-SIG-D)을 제거하여 효율을 높일 것이다. 일부 예에서, 반정적 스케줄링에 대응하는 후속 전송 구간 동안, 예시적인 STA 기반 스케줄링/ACK 제어기(114)는 AP(102)가 반정적 스케줄링을 업데이트하는 경우 반정적 스케줄링에 대응하는 제어 프레임을 감지하기 위해 청취할 수 있다. 이러한 예에서, STA 기반 스케줄링/ACK 제어기(114)가 제어 프레임을 감지하면, 예시적인 STA 기반 스케줄링/ACK 제어기(114)는 새로운 제어 프레임과 일관되도록 반정적 스케줄을 업데이트하고, STA 기반 스케줄링/ACK가 제어기(114)가 제어 프레임을 감지하지 않으면, 예시적인 STA 기반 스케줄링/ACK 제어기(114)는 이전에 수신된 반정적 스케줄링 정보 및 리소스 할당에 근거하여 동작한다.The example STA-based scheduling/ACK controller 114 of FIG. 1 enables semi-static scheduling and/or ACK signaling with the example AP 102. For example, the STA-based scheduling/ACK controller 114 may process DL data packets and/or trigger frames received from an exemplary AP 102 during a transmission opportunity to determine whether a semi-static scheduling control frame is included in the preamble. . When a semi-static scheduling control frame is included in the preamble, the exemplary STA-based scheduling/ACK controller 114 determines the semi-static scheduling characteristics (e.g., semi-static scheduling frequency and/or range) and resource allocation of the corresponding transmission interval. Decide on information. In this manner, the exemplary STA-based scheduling/ACK controller 114 learns the resource allocation information of all subsequent transmission intervals corresponding to the semi-static scheduling frequency and/or range and the exemplary AP 102 determines the corresponding data transmission ( Efficiency will be increased by removing control frames (e.g., STXOP-SIG-D) from the light preamble of (e.g., DL data or trigger frame). In some examples, during a subsequent transmission interval corresponding to semi-static scheduling, the example STA-based scheduling/ACK controller 114 may detect a control frame corresponding to semi-static scheduling when AP 102 updates the semi-static scheduling. You can listen to it. In this example, when the STA-based scheduling/ACK controller 114 detects a control frame, the exemplary STA-based scheduling/ACK controller 114 updates the semi-static schedule to be consistent with the new control frame and STA-based scheduling/ACK If the false controller 114 does not detect a control frame, the exemplary STA-based scheduling/ACK controller 114 operates based on previously received semi-static scheduling information and resource allocation.

또한, 도 1의 예시적인 STA 기반 스케줄링/ACK 제어기(114)는 AP(102)와의 ACK 시그널링을 가능하게 한다. 예를 들어, DL 데이터에 대한 즉시 ACK 시그널링 프로토콜(예를 들어, 또는 타입 2 D-ACK 프로토콜) 동안, 예시적인 STA 기반 스케줄링/ACK 제어기(114)는 특정 RU에서 전송 구간에 수신된 DL 데이터 패킷에 대응하는 비트 맵을 포함하는 ACK를 생성할 수 있다. 예시적인 STA 기반 스케줄링/ACK 제어기(114)는 데이터 패킷이 수신된 RU를 통해서 ACK를 전송한다. 이러한 방식으로, AP(102)가 상이한 STA(104, 106, 108)로부터 상이한 RU에서 복수의 ACK를 수신할 때, AP(102)는 ACK를 전송하는데 사용된 RU에 근거하여 어떤 ACK가 어떤 STA(104, 106, 108)에 속하는지 추정할 수 있다. UL 데이터에 대한 즉시 ACK 시그널링 프로토콜(예를 들어, 또는 타입 2 D-ACK 프로토콜) 동안, 예시적인 STA 기반 스케줄링/ACK 제어기(114)는 UL 데이터를 전송하는데 사용된 RU에서 ACK를 수신한다. 이러한 방식으로, 예시적인 STA 기반 스케줄링/ACK 제어기(114)는 ACK의 RU에 근거하여 ACK가 UL 데이터에 대응한다고 추정할 수 있다.Additionally, the example STA-based scheduling/ACK controller 114 of FIG. 1 enables ACK signaling with AP 102. For example, during an immediate ACK signaling protocol for DL data (e.g., or type 2 D-ACK protocol), the exemplary STA-based scheduling/ACK controller 114 may schedule DL data packets received in a transmission interval at a specific RU. An ACK containing a bitmap corresponding to can be generated. The exemplary STA-based scheduling/ACK controller 114 transmits an ACK through the RU from which the data packet was received. In this way, when the AP 102 receives multiple ACKs in different RUs from different STAs 104, 106, 108, the AP 102 determines which ACK is sent to which STA based on the RU used to transmit the ACK. It can be estimated whether it belongs to (104, 106, 108). During an immediate ACK signaling protocol for UL data (e.g., or Type 2 D-ACK protocol), the example STA-based scheduling/ACK controller 114 receives ACKs from the RU used to transmit UL data. In this way, the example STA-based scheduling/ACK controller 114 can estimate that the ACK corresponds to UL data based on the RU of the ACK.

D-ACK 시그널링 프로토콜 동안, 도 1의 예시적인 STA 기반 스케줄링/ACK 제어기(114)는 ACK로 응답하고 및/또는 D-ACK 프로토콜 타입(예를 들어, 1, 2 또는 3)에 근거하여 어떤 ACK가 전송된 UL 데이터에 대응하는지 추정한다. 예를 들어, DL 데이터에 대한 타입 1 프로토콜에서, 예시적인 STA 기반 스케줄링/ACK 제어기(114)가 제 1 전송 구간 동안 AP(102)로부터 DL 데이터를 수신한 경우, 예시적인 STA 기반 스케줄링/ACK 제어기(114)는 전송 기회를 위한 프리앰블의 제어 프레임에서 식별된 구간-RU 매핑에 근거하여 제 1 전송 구간에 대응하는 RU를 통해 ACK를 전송한다. UL 데이터에 대한 타입 1 프로토콜에서, 예시적인 STA 기반 스케줄링/ACK 제어기(114)가 제 4 전송 구간 동안 AP(102)로 UL 데이터를 전송한 경우, 예시적인 STA 기반 스케줄링/ACK 제어기(114)는 AP(102)로부터 수신된 D-ACK를 처리하여 제 4 전송 구간에 대응하는 프레임에서 ACK-IE를 결정한다. DL/UL 데이터에 대한 타입 3 프로토콜 동안, 예시적인 STA 기반 스케줄링/ACK 제어기(114)는 AP(102)로 ACK를 전송하고 및/또는 전송 기회 이전에 각각의 STA(104, 106, 108)에 대해 선택되고 전송 기회를 위한 프리앰블의 제어 프레임에서 식별된 미리 정의된 RU에 근거하여 AP(102)로부터의 어떤 ACK가 전송된 UL 데이터에 대응하는지 추정한다.During the D-ACK signaling protocol, the example STA-based scheduling/ACK controller 114 of FIG. 1 responds with an ACK and/or determines which ACK to send based on the D-ACK protocol type (e.g., 1, 2, or 3). Estimate whether corresponds to the transmitted UL data. For example, in a Type 1 protocol for DL data, when the exemplary STA-based scheduling/ACK controller 114 receives DL data from the AP 102 during the first transmission period, the exemplary STA-based scheduling/ACK controller 114 transmits an ACK through the RU corresponding to the first transmission interval based on the interval-RU mapping identified in the control frame of the preamble for the transmission opportunity. In the Type 1 protocol for UL data, when the exemplary STA-based scheduling/ACK controller 114 transmits UL data to the AP 102 during the fourth transmission interval, the exemplary STA-based scheduling/ACK controller 114 The D-ACK received from the AP 102 is processed to determine the ACK-IE in the frame corresponding to the fourth transmission period. During the Type 3 protocol for DL/UL data, the exemplary STA-based scheduling/ACK controller 114 transmits an ACK to the AP 102 and/or to each STA 104, 106, 108 prior to the opportunity to transmit. Based on the predefined RU selected for and identified in the control frame of the preamble for the transmission opportunity, estimate which ACK from AP 102 corresponds to the transmitted UL data.

도 1의 예시적인 네트워크(116)는 데이터를 교환하는 상호 연결된 시스템의 시스템이다. 예시적인 네트워크(116)는 인터넷, 전화 네트워크, LAN(local area network), 케이블 네트워크 및/또는 무선 네트워크와 같지만 이제 한정되지 않는 임의의 타입의 공용 또는 사설 네트워크를 사용하여 구현될 수 있다. 네트워크(116)를 통한 통신을 가능하도록 하기 위해, 예시적인 Wi-Fi AP(102)는 이더넷, DSL(digital subscriber line), 전화선, 동축 케이블 또는 임의의 무선 연결 등에 대한 연결을 가능하도록 하는 통신 인터페이스를 포함한다.The exemplary network 116 of FIG. 1 is a system of interconnected systems that exchange data. Exemplary network 116 may be implemented using any type of public or private network, such as, but not limited to, the Internet, a telephone network, a local area network (LAN), a cable network, and/or a wireless network. To enable communication over network 116, example Wi-Fi AP 102 may be configured with a communication interface that allows connection to Ethernet, digital subscriber line (DSL), phone line, coaxial cable, or any wireless connection. Includes.

도 2는 반정적 스케줄링 및/또는 확인 응답 프로토콜을 가능하게 하기 위해 여기에 개시된 도 1의 AP 기반 스케줄링/ACK 제어기(112)의 예시적인 구현예의 블록도이다. 예시적인 AP 기반 스케줄링/ACK 제어기(112)는 예시적인 컴포넌트 인터페이스(200), 예시적인 구간 추적기(202), 예시적인 반정적 스케줄러(204), 예시적인 패킷 생성기(206) 및 예시적인 ACK 프로토콜 프로세서(208)를 포함한다.FIG. 2 is a block diagram of an example implementation of the AP-based scheduling/ACK controller 112 of FIG. 1 disclosed herein to enable semi-static scheduling and/or acknowledgment protocols. The exemplary AP-based scheduling/ACK controller 112 includes an exemplary component interface 200, an exemplary interval tracker 202, an exemplary semi-static scheduler 204, an exemplary packet generator 206, and an exemplary ACK protocol processor. Includes (208).

도 2의 예시적인 컴포넌트 인터페이스(200)는 애플리케이션 프로세서(1310)와 인터페이스하여 신호(예를 들어, 프로토콜에 따라 동작하는 명령어)를 전송하고 및/또는 예시적인 애플리케이션 프로세서(1310)로부터 신호(예를 들어, 사용하는 ACK 타입에 대응하는 명령어)를 수신한다. 또한, 예시적인 컴포넌트 인터페이스(200)는 예시적인 라디오 아키텍처(110)와 인터페이스하여 라디오 아키텍처(110)가 데이터 패킷/프레임을 전송하도록 지시하고, 및/또는 라디오 아키텍처(110)로부터 수신된 데이터 패킷을 수신한다.The example component interface 200 of FIG. 2 interfaces with the application processor 1310 to transmit signals (e.g., instructions operating according to a protocol) and/or receive signals (e.g., instructions) from the example application processor 1310. For example, a command corresponding to the ACK type being used is received. Additionally, example component interface 200 may interface with example radio architecture 110 to direct radio architecture 110 to transmit data packets/frames and/or to receive data packets from radio architecture 110. Receive.

도 2의 예시적인 구간 추적기(202)는 전송 기회 내의 전송 구간을 추적한다. 예를 들어, 반정적 스케줄링의 경우, 구간 추적기(202)는 전송 구간을 추적하여 현재 전송 구간이 반정적 스케줄에 대응하는지 결정한다. ACK 프로토콜의 경우, 구간 추적기(202)는 구간을 추적하여 D-ACK가 전송/수신되어야 하는 때를 식별한다. 또한, 타입 1 D-ACK 동안, 구간 추적기(302)는 타입 1 D-ACK를 생성 또는 해석하기 위해 UL/DL 데이터 패킷의 각각의 세트가 수신되는 전송 구간을 결정할 수 있다.The exemplary segment tracker 202 of FIG. 2 tracks transmission segments within a transmission opportunity. For example, in the case of semi-static scheduling, the section tracker 202 tracks the transmission section and determines whether the current transmission section corresponds to the semi-static schedule. For the ACK protocol, the interval tracker 202 tracks the interval to identify when a D-ACK should be transmitted/received. Additionally, during Type 1 D-ACK, the interval tracker 302 can determine the transmission interval in which each set of UL/DL data packets is received to generate or interpret the Type 1 D-ACK.

도 2의 예시적인 반정적 스케줄러(204)는 유사한 전송 특성(예를 들어, 리소스 할당 정보, 전송 기회가 UL 또는 DL에 대응하는지 여부 등)을 갖는 전송 기회 내 또는 전송 기회에 걸쳐 전송 구간에 대해 반정적 스케줄을 스케줄링한다. 예시적인 반정적 스케줄러(204)는 반정적 스케줄(예를 들어, 빈도 및 범위에 대응)을 생성하기 위해 어떤 전송 구간이 이러한 유사한 전송 특성에 대응하고 언제 전송 구간이 반복되는지 결정한다. 따라서, 전송 기회 내에서 전송 구간의 시작 전에, 반정적 스케줄러(204)는 전송 기회 내에서 및/또는 전송 기회에 걸쳐 어떤 전송 기회가 반복되는 전송 특성(예를 들어, UL 대 DL, 리소스 할당 등)에 대응하는지 결정한다. 반정적 스케줄의 빈도는 반복되는 패턴이 얼마나 자주 발생하는지에 대응하고, 범위는 반복되는 패턴이 동일한 전송 기회 내에서 발생하는지 또는 다른 전송 기회 내에서 발생하는지에 대응한다.The example semi-static scheduler 204 of FIG. 2 provides for transmission intervals within or across transmission opportunities with similar transmission characteristics (e.g., resource allocation information, whether the transmission opportunity corresponds to the UL or DL, etc.). Scheduling a semi-static schedule. The exemplary semi-static scheduler 204 determines which transmission intervals correspond to these similar transmission characteristics and when transmission intervals are repeated to generate a semi-static schedule (e.g., corresponding to frequency and range). Accordingly, prior to the start of a transmission interval within a transmission opportunity, the semi-static scheduler 204 determines which transmission opportunities are repeated within and/or across transmission opportunities, with the transmission characteristics (e.g., UL vs. DL, resource allocation, etc.) ) to determine whether it corresponds to The frequency of a semi-static schedule corresponds to how often the repeating pattern occurs, and the range corresponds to whether the repeating pattern occurs within the same transmission opportunity or within different transmission opportunities.

도 2의 예시적인 패킷 생성기(206)는 반정적 스케줄링 및/또는 ACK 시그널링에 대응하는 데이터 패킷 및/또는 프레임을 생성한다. 예를 들어, 패킷 생성기(206)는 전송 기회의 프리앰블에 대한 제어 프레임, 전송 구간 동안 데이터 패킷에 대한 프리앰블, 트리거 프레임 및/또는 ACK 패킷을 생성할 수 있다. 패킷 생성기(206)는 (예를 들어, 전체 MAC 프레임과 반대로) PHY PPDU인 ACK를 생성한다. 이러한 방식으로, ACK의 크기가 상당히 감소된다. 패킷 생성기(206)가 생성할 수 있는 예시적인 패킷 및/또는 프레임은 도 4a 및 도 4b와 관련하여 후술된다.The example packet generator 206 of FIG. 2 generates data packets and/or frames corresponding to semi-static scheduling and/or ACK signaling. For example, packet generator 206 may generate a control frame for a preamble of a transmission opportunity, a preamble for a data packet during a transmission interval, a trigger frame, and/or an ACK packet. Packet generator 206 generates an ACK that is a PHY PPDU (e.g., as opposed to a full MAC frame). In this way, the size of the ACK is significantly reduced. Exemplary packets and/or frames that packet generator 206 may generate are described below with respect to FIGS. 4A and 4B.

도 2의 예시적인 ACK 프로토콜 프로세서(208)는 타입(예를 들어, 즉시 ACK, 지연 ACK, 타입 1 D-ACK, 타입 2 D-ACK 및/또는 타입 3 D-ACK)에 근거하여 ACK 시그널링 프로토콜을 가능하도록 한다. 타입은 미리 설정되거나 또는 도 13의 예시적인 애플리케이션 프로세서(1310)로부터의 명령어에 근거할 수 있다. 예시적인 ACK 프로토콜 프로세서(208)는 수신된 UL 데이터 패킷을 ACK하는 방법 및 수신된 ACK 데이터 패킷이 대응하는 DL 데이터를 추정하는 방법을 결정한다. ACK 시그널링 프로토콜은 도 12a 내지 도 12h와 관련하여 후술된다.The exemplary ACK protocol processor 208 of FIG. 2 configures the ACK signaling protocol based on type (e.g., immediate ACK, delayed ACK, type 1 D-ACK, type 2 D-ACK, and/or type 3 D-ACK). Make it possible. The type may be preset or may be based on instructions from the example application processor 1310 of FIG. 13. The exemplary ACK protocol processor 208 determines how to ACK a received UL data packet and how to estimate the DL data to which the received ACK data packet corresponds. The ACK signaling protocol is described below with respect to FIGS. 12A to 12H.

도 3은 반정적 스케줄링 및/또는 확인 응답 프로토콜을 가능하도록 하기 위해 여기에 개시된 도 1의 STA 기반 스케줄링/ACK 제어기(114)의 예시적인 구현예의 블록도이다. 예시적인 STA 기반 스케줄링/ACK 제어기(114)는 예시적인 컴포넌트 인터페이스(300), 예시적인 구간 추적기(302), 예시적인 패킷 프로세서(304), 예시적인 패킷 생성기(306), 예시적인 반정적 스케줄 데이터베이스(308) 및 예시적인 ACK 프로토콜 프로세서(310)를 포함한다.FIG. 3 is a block diagram of an example implementation of the STA-based scheduling/ACK controller 114 of FIG. 1 disclosed herein to enable semi-static scheduling and/or acknowledgment protocols. The exemplary STA-based scheduling/ACK controller 114 includes an exemplary component interface 300, an exemplary interval tracker 302, an exemplary packet processor 304, an exemplary packet generator 306, and an exemplary semi-static schedule database. 308 and an exemplary ACK protocol processor 310.

도 3의 예시적인 컴포넌트 인터페이스(300)는 애플리케이션 프로세서(1310)와 인터페이스하여 신호(예를 들어, 프로토콜에 따라 동작시키는 명령어)를 전송하고, 및/또는 예시적인 애플리케이션 프로세서(1310)로부터 신호를 수신한다. 또한, 예시적인 컴포넌트 인터페이스(300)는 예시적인 라디오 아키텍처(110)와 인터페이스하여 라디오 아키텍처(110)가 데이터 패킷/프레임을 전송하도록 지시하고, 및/또는 라디오 아키텍처(110)로부터 수신된 데이터 패킷을 수신한다.The example component interface 300 of FIG. 3 interfaces with the application processor 1310 to transmit signals (e.g., instructions to operate according to a protocol) and/or receive signals from the example application processor 1310. do. Additionally, example component interface 300 may interface with example radio architecture 110 to direct radio architecture 110 to transmit data packets/frames and/or to receive data packets from radio architecture 110. Receive.

도 3의 예시적인 구간 추적기(302)는 전송 기회 내의 전송 구간을 추적한다. 예를 들어, 반정적 스케줄링의 경우, 구간 추적기(302)는 전송 구간을 추적하여 현재 전송 구간이 반정적 스케줄에 대응하는지 결정한다. ACK 프로토콜을 위해, 구간 추적기(302)는 구간을 추적하여 D-ACK가 전송/수신되어야 하는 때를 식별한다. 또한, 타입 1 D-ACK 동안, 구간 추적기(302)는 타입 1 D-ACK를 생성 또는 해석하기 위해 UL/DL 데이터 패킷의 각각의 세트가 수신된 전송 구간을 결정할 수 있다.The exemplary segment tracker 302 of FIG. 3 tracks transmission segments within a transmission opportunity. For example, in the case of semi-static scheduling, the section tracker 302 tracks the transmission section and determines whether the current transmission section corresponds to the semi-static schedule. For the ACK protocol, interval tracker 302 tracks intervals to identify when a D-ACK should be transmitted/received. Additionally, during Type 1 D-ACK, the interval tracker 302 can determine the transmission interval in which each set of UL/DL data packets was received to generate or interpret the Type 1 D-ACK.

도 3의 예시적인 패킷 프로세서(304)는 예시적인 AP(102)로부터 수신된 데이터 패킷을 처리하여 반정적 스케줄링 및/또는 ACK 시그널링 프로토콜을 가능하도록 한다. 예를 들어, 반정적 스케줄링 동안, 패킷 프로세서(304)는 수신된 트리거 프레임 및/또는 수신된 DL 데이터 패킷을 처리하여 반정적 스케줄링 정보가 트리거 프레임의 제어 프레임 또는 DL 데이터 패킷의 프리앰블에 포함되는지 식별한다. 트리거 프레임 및/또는 DL 데이터 패킷에 반정적 스케줄링 정보가 포함된 경우, 패킷 프로세서(304)는 반정적 스케줄링 정보를 예시적인 반정적 스케줄링 데이터베이스(308)에 저장할 수 있다. 이러한 방식으로, 패킷 프로세서(304)는 후속 전송 구간의 반정적 스케줄을 가능하도록 할 수 있다. 또한, 패킷 프로세서(304)는 전송 기회 프리앰블의 제어 프레임 및/또는 수신된 ACK 신호로부터 ACK 시그널링 정보를 결정하여 ACK 정보가 대응하는 것을 추정할 수 있다. 일부 예에서, 패킷 프로세서(304)는 수신된 제어 프레임의 업데이트된 반정적 스케줄에 근거하여 반정적 스케줄 데이터베이스(308)의 반정적 스케줄을 업데이트한다.The example packet processor 304 of FIG. 3 processes data packets received from the example AP 102 to enable semi-static scheduling and/or ACK signaling protocols. For example, during semi-static scheduling, packet processor 304 processes received trigger frames and/or received DL data packets to identify whether semi-static scheduling information is included in the control frame of the trigger frame or the preamble of the DL data packet. do. If the trigger frame and/or DL data packet includes semi-static scheduling information, packet processor 304 may store the semi-static scheduling information in the example semi-static scheduling database 308. In this way, the packet processor 304 can enable semi-static scheduling of subsequent transmission intervals. Additionally, the packet processor 304 may determine ACK signaling information from the control frame of the transmission opportunity preamble and/or the received ACK signal to estimate the corresponding ACK information. In some examples, packet processor 304 updates the semi-static schedule in semi-static schedule database 308 based on the updated semi-static schedule of the received control frames.

도 3의 예시적인 패킷 생성기(306)는 반정적 스케줄링 및/또는 ACK 시그널링에 대응하는 데이터 패킷 및/또는 프레임을 생성한다. 예를 들어, 패킷 생성기(306)는 현재 구현되고 있는 ACK 시그널링 타입에 대응하는 ACK 패킷을 생성할 수 있다. 패킷 생성기(306)가 생성할 수 있는 예시적인 패킷 및/또는 프레임은 도 4a 및 도 4b와 관련하여 후술된다.The example packet generator 306 of FIG. 3 generates data packets and/or frames corresponding to semi-static scheduling and/or ACK signaling. For example, packet generator 306 may generate an ACK packet corresponding to the ACK signaling type that is currently being implemented. Exemplary packets and/or frames that packet generator 306 may generate are described below with respect to FIGS. 4A and 4B.

도 3의 예시적인 ACK 프로토콜 프로세서(310)는 타입(예를 들어, 즉시 ACK, 지연 ACK, 타입 1 D-ACK, 타입 2 D-ACK 및/또는 타입 3 D-ACK)에 근거하여 ACK 시그널링 프로토콜을 가능하도록 한다. 타입은 미리 설정되거나 또는 도 13의 예시적인 애플리케이션 프로세서(1310)로부터의 명령어에 근거할 수 있다. 예시적인 ACK 프로토콜 프로세서(310)는 수신된 DL 데이터 패킷을 ACK하는 방법 및 수신된 ACK 데이터 패킷이 대응하는 UL 데이터를 추정하는 방법을 결정한다. ACK 시그널링 프로토콜은 도 12a 내지 도 12h와 관련하여 후술된다.The exemplary ACK protocol processor 310 of FIG. 3 provides an ACK signaling protocol based on type (e.g., immediate ACK, delayed ACK, type 1 D-ACK, type 2 D-ACK, and/or type 3 D-ACK). Make it possible. The type may be preset or may be based on instructions from the example application processor 1310 of FIG. 13. The exemplary ACK protocol processor 310 determines how to ACK a received DL data packet and how to estimate the UL data to which the received ACK data packet corresponds. The ACK signaling protocol is described below with respect to FIGS. 12A to 12H.

도 4a 및 도 4b는 예시적인 S-TXOP(400) 내에서 AP(102) 및/또는 STA(104, 106, 108)에 의해 생성될 수 있는 예시적인 필드/프레임을 도시한다. 도 4a 및 도 4b는 예시적인 AP(102)와 예시적인 STA(104, 106, 108) 사이의 UL/DL 전송을 위한 예시적인 동기 전송 기회(S-TXOP)(400)를 포함한다. 예시적인 S-TXOP(400)는 예시적인 S-TXOP 프리앰블(402) 및 예시적인 DL/UL 구간(404a-404n)을 포함한다. 예시적인 S-TXOP 프리앰블(402)은 예시적인 STXOP-SIG-A1 제어 필드(408a), 예시적인 STXOP-SIG-A2 제어 필드(408b) 및 예시적인 STXOP-SIG-B 제어 필드(410)를 포함한다. 예시적인 UL/DL 구간(404a-404n)은 예시적인 DL 구간(404a) 또는 예시적인 UL 구간(404b)에 대응할 수 있다. 예시적인 DL 구간(404a)은 예시적인 DL PPDU(412) 및 예시적인 ACK(414a, 414b)를 포함하고, 예시적인 UL 구간(404b)은 예시적인 ACK(419a, 419b), 예시적인 LW(lightweight) 트리거 프레임(416), 예시적인 UL LP(lite preamble)(417) 및 예시적인 UL PPDU(418)를 포함한다. 예시적인 DL PPDU(412)는 예시적인 RSYNC 필드(420), 예시적인 E(ehnahced)-HE-SIG-A 필드(422) 및 E-HE-SIG-B(423)를 포함하는 예시적인 STXOP-SIG-D 필드(421), 예시적인 HE-LTF 프레임(들)(424) 및 예시적인 데이터(426)를 포함한다. 예시적인 LW 프레임(416)은 예시적인 RSYNC 필드(420), 예시적인 반정적 스케줄링 빈도(428) 및 예시적인 반정적 스케줄링 범위(430)를 포함한다. 예시적인 ACK(414a)는 예시적인 UL 라이트 프리앰블(444) 및 예시적인 SIG-ACK 필드(446)를 포함한다. 예시적인 ACK(419a)는 예시적인 DL 라이트 프리앰블(450) 및 예시적인 SIG-ACK(452)를 포함한다. 예시적인 ACK(419b)는 예시적인 DL 라이트 프리앰블(450), 예시적인 D-ACK 구성 필드(454) 및 예시적인 SIG-DACK(456)를 포함한다. 예시적인 ACK(414b)는 예시적인 UL 라이트 프리앰블(444) 및 예시적인 SIG-DACK(448)를 포함한다. 예시적인 S-TXOP(400)은 UL/DL 전송을 위한 3개의 구간을 포함할 수 있지만, S-TXOP(400)은 임의의 기간 및/또는 전송 타입(예를 들어, UL 또는 DL)에 대응하는 임의의 개수의 구간을 포함할 수 있다. 또한, 일부 필드/프레임은 도 4의 예에서 재배열, 제외 또는 추가될 수 있다.4A and 4B illustrate example fields/frames that may be generated by AP 102 and/or STA 104, 106, 108 within example S-TXOP 400. 4A and 4B include an example synchronous transmission opportunity (S-TXOP) 400 for UL/DL transmission between an example AP 102 and example STAs 104, 106, and 108. The example S-TXOP 400 includes an example S-TXOP preamble 402 and example DL/UL intervals 404a-404n. The example S-TXOP preamble 402 includes an example STXOP-SIG-A1 control field 408a, an example STXOP-SIG-A2 control field 408b, and an example STXOP-SIG-B control field 410. do. The example UL/DL intervals 404a-404n may correspond to the example DL interval 404a or the example UL interval 404b. The exemplary DL interval 404a includes an exemplary DL PPDU 412 and an exemplary ACK 414a, 414b, and the exemplary UL interval 404b includes an exemplary ACK 419a, 419b and an exemplary lightweight LW. ) trigger frame 416, an example UL lite preamble (LP) 417, and an example UL PPDU 418. The example DL PPDU 412 includes an example RSYNC field 420, an example STXOP-SIG-A field 422, and an example E-HE-SIG-B 423. Includes a SIG-D field (421), example HE-LTF frame(s) (424), and example data (426). The example LW frame 416 includes an example RSYNC field 420, an example semi-static scheduling frequency 428, and an example semi-static scheduling range 430. The example ACK 414a includes an example UL light preamble 444 and an example SIG-ACK field 446. The example ACK 419a includes an example DL light preamble 450 and an example SIG-ACK 452. The example ACK 419b includes an example DL light preamble 450, an example D-ACK configuration field 454, and an example SIG-DACK 456. The example ACK 414b includes an example UL light preamble 444 and an example SIG-DACK 448. An exemplary S-TXOP 400 may include three periods for UL/DL transmission, but S-TXOP 400 may correspond to any period and/or transmission type (e.g., UL or DL). It may include any number of sections. Additionally, some fields/frames may be rearranged, excluded, or added in the example of FIG. 4.

도 4a의 예시적인 전송 기회(400)는 예시적인 S-TXOP 프리앰블(402) 및 UL 또는 DL 전송(예를 들어, DL/UL 전송(404a-404n))에 대응하는 미리 결정된 개수의 전송 구간을 포함한다. 예시적인 S-TXOP 프리앰블(402)은 예시적인 STXOP-SIG-A1 필드(408a) 및 STXOP-SIG-A2 필드(408b)를 포함한다. 도 4의 예시적인 S-TXOP 프리앰블(402)의 예시적인 STXOP-SIG-A1 필드(408a) 및 STXOP-SIG-A2 필드(408b)는 전송 기회 내에서 DL/UL 전송의 타이밍에 대응하는 데이터를 포함하는 제어 정보 필드이다. STXOP-SIG-A1 필드(408a) 및/또는 STXOP-SIG-A2 필드(408b)는 S-TXOP 프리앰블 이후 전송 기회 내의 구간의 개수 및 기간을 포함한다. 예를 들어, 예시적인 S-TXOP(400)는 n개의 UL/DL 구간을 포함하기 때문에, 예시적인 STXOP-SIG-A1 필드(408a) 및/또는 STXOP-SIG-A2 필드(408b)는 n개의 구간 및 각각의 구간의 기간을 식별하는 데이터를 포함한다. 모든 제어 정보 데이터가 예시적인 STXOP-SIG-A1 필드(408a) 중 하나에 포함될 수 있는 경우, STXOP-SIG-A2 필드(408b)는 데이터를 반복하여 데이터의 강인성을 증가시킬 수 있다. 이와 달리, 모든 제어 정보 데이터가 예시적인 STXOP-SIG-A1 필드(408a) 중 하나에 포함될 수 있는 경우, STXOP-SIG-A2 필드(408b)를 제거하여 오버헤드를 줄일 수 있다.The example transmission opportunity 400 of FIG. 4A includes an example S-TXOP preamble 402 and a predetermined number of transmission intervals corresponding to UL or DL transmissions (e.g., DL/UL transmissions 404a-404n). Includes. The example S-TXOP preamble 402 includes an example STXOP-SIG-A1 field 408a and an STXOP-SIG-A2 field 408b. The example STXOP-SIG-A1 field 408a and STXOP-SIG-A2 field 408b of the example S-TXOP preamble 402 of FIG. 4 contain data corresponding to the timing of the DL/UL transmission within the transmission opportunity. This is a control information field that contains. The STXOP-SIG-A1 field 408a and/or the STXOP-SIG-A2 field 408b includes the number and duration of sections within the transmission opportunity after the S-TXOP preamble. For example, because the exemplary S-TXOP 400 includes n UL/DL intervals, the exemplary STXOP-SIG-A1 field 408a and/or STXOP-SIG-A2 field 408b contains n UL/DL intervals. Contains data identifying the interval and the duration of each interval. If all control information data can be included in one of the example STXOP-SIG-A1 fields 408a, the STXOP-SIG-A2 field 408b can repeat the data to increase the robustness of the data. Alternatively, if all control information data can be included in one of the example STXOP-SIG-A1 fields 408a, overhead can be reduced by eliminating the STXOP-SIG-A2 field 408b.

도 4a의 예시적인 STXOP-SIG-B 필드(410)는 ACK 정보에 대응하는 데이터를 포함하는 제어 정보 필드이다. 예를 들어, STXOP-SIG-B 필드(410)는 S-TXOP(400) 내에서 DL 전송에 사용되는 ACK 시그널링을 포함할 수 있다. STXOP-SIG-B 필드(410)는 ACK 시그널링 프로토콜이 즉시 ACK 프로토콜인지 또는 지연 ACK 프로토콜인지에 관련된 정보를 포함할 수 있다. ACK가 D-ACK 프로토콜인 경우, 예시적인 STXOP-SIG-B 필드(410)는 D-ACK가 전송되기 전의 전송 구간의 개수, D-ACK의 타입(예를 들어, 타입 1, 2 또는 3) 및/또는 D-ACK 타입에 대응하는 임의의 D-ACK 구성 정보에 대응하는 정보를 포함한다. 예를 들어, STXOP-SIG-B 필드(410)가 타입 1 D-ACK에 대응하는 경우, D-ACK 구성 정보는 전송 구간과 RU 사이의 링크에 대응할 수 있다. 이러한 방식으로, STA는 DL 전송이 수신된 때(예를 들어, DL 전송이 수신된 전송 구간)에 대응하는 RU를 통해 ACK를 전송할 수 있고, AP(102)는 ACK를 전송하는데 사용된 RU에 근거하여 어떤 ACK가 어떤 DL 패킷에 대응하는지 추정할 수 있다. 다른 예에서, STXOP-SIG-B 필드(410)가 타입 3 D-ACK에 대응하는 경우, D-ACK 구성 정보는 STA와 RU 사이의 링크(예를 들어, 제 1 STA(104)에 링크된 제 1 RU, 제 2 STA(106)에 링크된 제 2 RU, 제 3 STA(108)에 링크된 제 3 RU)에 대응할 수 있다. 이러한 방식으로, STA는 항상 S-TXOP(400)에서 링크된 RU를 통해 ACK를 전송할 것이고, AP는 링크에 근거하여 어떤 ACK가 어떤 STA에 대응하는지 추정할 것이다.The example STXOP-SIG-B field 410 in FIG. 4A is a control information field containing data corresponding to ACK information. For example, the STXOP-SIG-B field 410 may include ACK signaling used for DL transmission within the S-TXOP 400. The STXOP-SIG-B field 410 may include information related to whether the ACK signaling protocol is an immediate ACK protocol or a delayed ACK protocol. If the ACK is a D-ACK protocol, the exemplary STXOP-SIG-B field 410 includes the number of transmission intervals before the D-ACK is transmitted, the type of D-ACK (e.g., type 1, 2, or 3) and/or information corresponding to any D-ACK configuration information corresponding to the D-ACK type. For example, if the STXOP-SIG-B field 410 corresponds to type 1 D-ACK, the D-ACK configuration information may correspond to the link between the transmission interval and the RU. In this way, the STA can transmit an ACK on the RU corresponding to when the DL transmission was received (e.g., the transmission interval in which the DL transmission was received), and the AP 102 can send an ACK to the RU used to transmit the ACK. Based on this, it can be estimated which ACK corresponds to which DL packet. In another example, if the STXOP-SIG-B field 410 corresponds to Type 3 D-ACK, the D-ACK configuration information may be used to configure the link between the STA and the RU (e.g., linked to the first STA 104). It may correspond to a first RU, a second RU linked to the second STA 106, and a third RU linked to the third STA 108. In this way, the STA will always transmit an ACK through the linked RU in S-TXOP 400, and the AP will estimate which ACK corresponds to which STA based on the link.

도 4a의 예시적인 DL 구간(404a)은 (예를 들어, AP(102)로부터 STA(들)(104, 106, 108)로의) DL 전송을 위해 예약된다. 예시적인 DL 구간(404a)은 예시적인 DL PPDU(412)를 포함한다. 예시적인 DL PPDU는 예시적인 AP(102)에 의해 스크램블링되고 CRC로 인코딩된 MSDU의 일부이다. 예시적인 AP(102)는 DL 구간(404a) 동안 DL PPDU(412)를 전송한다. 즉시 ACK 프로토콜에서, DL PPDU(412)가 전송되면, 예시적인 STA(들)(104, 106, 108)는 ACK 프로토콜에 근거하여 수신된 DL PPDU(412)의 일부에 대응하는 예시적인 ACK(414a, 414b)로 응답할 수 있다. ACK 프로토콜이 D-ACK 프로토콜인 경우, AP(102)는 후술되는 것과 같이 D-ACK를 전송함으로써 추가 DL PPDU(412)를 계속 전송한다.The example DL interval 404a of FIG. 4A is reserved for DL transmission (e.g., from AP 102 to STA(s) 104, 106, 108). The example DL segment 404a includes an example DL PPDU 412. The example DL PPDU is part of the MSDU scrambled by the example AP 102 and encoded with a CRC. The exemplary AP 102 transmits the DL PPDU 412 during the DL interval 404a. In the immediate ACK protocol, when a DL PPDU 412 is transmitted, the example STA(s) 104, 106, 108 may send an example ACK 414a corresponding to a portion of the received DL PPDU 412 based on the ACK protocol. , 414b). If the ACK protocol is the D-ACK protocol, AP 102 continues to transmit additional DL PPDU 412 by transmitting D-ACK, as described below.

도 4a의 예시적인 UL 구간(404b)은 (예를 들어, STA(104, 106, 108)로부터 AP(102)로의) UL 전송을 위해 예약된다. 예시적인 UL 구간(404b)은 UL 전송을 개시하기 위한 LW 트리거 PPDU(416)를 포함한다. 예시적인 LW 트리거 PPDU(416)는 UL 전송을 개시하기 위해 AP(102)로부터 STA(104, 106, 108)로 보내지는 제어 신호이다. 일부 예에서, LW 트리거 PPDU(416)는 후술되는 것과 같이 반정적 스케줄을 식별한다. LW 트리거 PPDU(416)는 각각의 연결된 STA에 대한 공간 스트림 및/또는 OFDMA(orthogonal frequency division multiplexing) 할당에 대응할 수 있고 예시적인 STA(104, 106, 108)가 UL 전송을 개시해야 하는 정확한 순간에 대응한다. LW 트리거 PPDU(416)는 후술되는 것과 같이 예시적인 RSYNC 필드(420) 및 예시적인 E-HE-SIG-A(422) 및 예시적인 E-HE-SIG-B(423)를 포함하는 예시적인 STXOP-SIG-D 필드(421)를 포함한다. 예시적인 LW 트리거 PPDU(416)는 LW 트리거 PPDU(416)가 MAC 프레임을 포함하지 않기 때문에 종래의 트리거 프레임(예를 들어, 전체 MAC 계층 프레임을 포함하는 트리거 프레임)을 전송하는 PPDU보다 훨씬 짧다. 대신, LW 트리거 PPDU(416)는 RYNC 필드(420)에 이어서 예시적인 STXOP-SIG-D 필드(421)에 업링크 리소스 할당 정보를 포함한다. 예시적인 UL 인터페이스(404b)는 후술되는 것과 같이 예시적인 UL LP(419a, 419b)를 포함한다. 또한, 예시적인 UL 구간(404b)은 예시적인 UL PPDU(418)를 포함한다. 예시적인 UL PPDU(418)는 예시적인 STA(104, 106, 108)에 의해 스크램블링되고 CRC로 인코딩된 MSDU의 일부이다. 예시적인 STA(104, 106, 108)는 UL 구간(404b) 동안 UL PPDU(418)를 전송한다. 즉시 ACK 프로토콜에서, 일단 UL PPDU(418)가 전송되면, 예시적인 AP(102)는 각각의 구간에서 사용된 ACK 시그널링에 근거하여 수신된 UL PPDU(418)의 일부에 대응하는 예시적인 ACK(419a, 419b)로 응답한다. 일부 예에서, D-ACK 프로토콜 동안, STA(104, 106, 108)는 D-ACK를 전송하기에 충분한 전송 구간이 지날 때까지 UL PPDU(418)를 계속 보낸다.The example UL interval 404b of FIG. 4A is reserved for UL transmission (e.g., from STA 104, 106, 108 to AP 102). The example UL interval 404b includes an LW trigger PPDU 416 to initiate UL transmission. An example LW trigger PPDU 416 is a control signal sent from the AP 102 to the STAs 104, 106, and 108 to initiate UL transmission. In some examples, LW trigger PPDU 416 identifies a semi-static schedule, as described below. The LW trigger PPDU 416 may correspond to a spatial stream and/or orthogonal frequency division multiplexing (OFDMA) assignment for each connected STA and at the exact moment the exemplary STA 104, 106, 108 should initiate UL transmission. respond. The LW trigger PPDU 416 includes an example RSYNC field 420 and an example STXOP including an example E-HE-SIG-A 422 and an example E-HE-SIG-B 423, as described below. -Includes the SIG-D field (421). The example LW trigger PPDU 416 is much shorter than a PPDU that carries a conventional trigger frame (e.g., a trigger frame containing an entire MAC layer frame) because the LW trigger PPDU 416 does not include a MAC frame. Instead, the LW trigger PPDU 416 includes uplink resource allocation information in an RYNC field 420 followed by an exemplary STXOP-SIG-D field 421. The example UL interface 404b includes example UL LPs 419a and 419b, as described below. Additionally, the example UL interval 404b includes an example UL PPDU 418. The example UL PPDU 418 is part of the MSDU scrambled by the example STAs 104, 106, and 108 and encoded with a CRC. Exemplary STAs 104, 106, and 108 transmit UL PPDU 418 during UL interval 404b. In the immediate ACK protocol, once the UL PPDU 418 is transmitted, the exemplary AP 102 may send an exemplary ACK 419a corresponding to the portion of the received UL PPDU 418 based on the ACK signaling used in each interval. , 419b). In some examples, during the D-ACK protocol, STAs 104, 106, and 108 continue to send UL PPDUs 418 until sufficient transmission interval to transmit a D-ACK has passed.

도 4a의 예시적인 DL PPDU(412) 및 예시적인 UL PPDU(418)는 예시적인 라이트 프리앰블(417)을 포함한다. 전술된 것과 같이, 예시적인 S-TXOP 프리앰블(402)은 예시적인 S-TXOP(400)의 기간 동안 STA(104, 106, 108) 및 AP(102)를 동기화하기 때문에, 개별 전송 구간의 프리앰블은 레거시 필드(예를 들어, L-STF, L-LTF, L-SIG 및 RL-SIG 프레임)를 제거하여 크기를 줄일 수 있다. 그러나, UL과 DL 사이의 교번은 도 11의 예시적인 라디오 아키텍처(110)의 RX 및 TX 프런트 엔드의 전환을 필요로 한다. 이러한 전환은 UL/DL 전송마다 작은 CFO를 유발할 수 있다. 따라서, 예시적인 라이트 프리앰블(417)은 이러한 작은 CFO를 보정하기 위해 예시적인 RSYNC 필드(420)를 포함한다. 예시적인 RSYNC 필드(420)는 순환 프리픽스(0.8마이크로초(us))가 앞에 추가된 2개의 심볼 반복(예를 들어, 4.2us 동안)을 포함하는 OFDM 심볼 동기화 필드이다. OFDM 심볼은 52 포인트 주파수 계수(예를 들어, 부반송파)를 갖는 64 포인트 역고속 푸리에 변환(IFFT)에 의해 생성될 수 있다. 예를 들어, RSYNC 필드(420)는 처음 26개가 반복되는 52개의 부반송파(예를 들어, 20MHz)를 포함할 수 있다. 이러한 방식으로, 수신 장치는 반복된 패턴에 근거하여 작은 CFO를 결정하고 보정할 수 있다. 이와 달리, RSYNC 필드(420)는 Zadoff-Chu 또는 m-시퀀스에 근거하는 시퀀스를 포함할 수 있다.The example DL PPDU 412 and the example UL PPDU 418 of FIG. 4A include an example light preamble 417. As described above, because the example S-TXOP preamble 402 synchronizes the STAs 104, 106, 108 and the AP 102 for the duration of the example S-TXOP 400, the preamble of the individual transmission interval is The size can be reduced by removing legacy fields (e.g., L-STF, L-LTF, L-SIG, and RL-SIG frames). However, alternating between UL and DL requires switching of the RX and TX front ends of the example radio architecture 110 of FIG. 11. This transition can cause small CFO per UL/DL transmission. Accordingly, the example light preamble 417 includes an example RSYNC field 420 to correct for this small CFO. The example RSYNC field 420 is an OFDM symbol synchronization field containing two symbol repetitions (e.g., for 4.2us) prefixed with a cyclic prefix (0.8 microseconds (us)). OFDM symbols may be generated by a 64 point inverse fast Fourier transform (IFFT) with 52 point frequency coefficients (e.g., subcarriers). For example, the RSYNC field 420 may include 52 subcarriers (eg, 20 MHz) with the first 26 being repeated. In this way, the receiving device can determine and correct a small CFO based on the repeated pattern. Alternatively, the RSYNC field 420 may include a sequence based on Zadoff-Chu or m-sequence.

도 4a의 예시적인 라이트 프리앰블(417)은 예시적인 STXOP-SIG-D 필드(421)를 더 포함한다. 예시적인 STXOP-SIG-D 필드(421)는 예시적인 STA(104, 106, 108)에 대한 리소스 할당 정보에 관련된 데이터를 포함하는 (예를 들어, 데이터 전송 타입에 따라 UL 전송 또는 DL 전송에 대응하는) 제어 정보 필드이다. 예시적인 STXOP-SIG-D 필드(421)는 반정적 스케줄링에 대응하는 HE-SIG-A 필드 및 HE-SIG-B 필드의 개량(예를 들어, E-HE-SIG-A 필드(422) 및 E-HE-SIG-B 필드(423))의 조합일 수 있다. 예를 들어, DL PPDU(412)가 반정적으로 스케줄링될 전송 구간에 대응할 때, STXOP-SIG-D 필드(421)는 반정적 스케줄링 빈도 및 반정적 스케줄링 범위를 포함한다. E-HE-SIG-A 필드(422)는 반정적 스케줄이 확립될 것인지 또는 업데이트될 것인지 나타내는 값을 포함한다. E-HE-SIG-A 필드(422)의 값이 0이 아닌 경우, 값은 반정적 스케줄의 빈도(예를 들어, 전송 정보(리소스 할당, UL vs DL 등)가 반복되는 전송 구간의 빈도)에 대응한다. 또한, E-HE-SIG-A 필드(422)는 반정적 스케줄링 범위를 나타내는 값을 포함한다. 범위는 빈도가 STXOP(400) 내에서 적용되는지 또는 복수의 STXOP에 걸쳐 적용되는지에 대응한다. 예를 들어, 범위가 STXOP(400) 내에 대응하고 빈도가 n인 경우, 반정적 스케줄은 매 n번째 전송에 대응한다. 범위가 복수의 STXOP에 걸쳐 대응하는 경우, 값은 전송 특성이 동일할 후속 S-TXOP 내의 전송 구간에 대응할 것이다. 전송 정보가 후속 전송 구간에 대응하기 때문에, 반정적 스케줄링 정보로 인해 AP(102)는 반정적 스케줄에 대응하는 후속 DL PPDU(412)에 대한 STXOP-SIG-D 필드(421)를 제거할 수 있다. 또한, 예시적인 라이트 프리앰블(417)은 예시적인 HE-LTF 필드(424)를 포함한다. HE-LTF 필드(424)는 UL/DL 전송 동안 보간/평활화를 위한 복수의 파라미터에 대응하는 제어 정보 필드이다. 예시적인 라이트 프리앰블(417)이 전송되면, 예시적인 데이터(426)가 전송된다.The example light preamble 417 of FIG. 4A further includes an example STXOP-SIG-D field 421. The example STXOP-SIG-D field 421 includes data related to resource allocation information for the example STAs 104, 106, 108 (e.g., corresponding to UL transmission or DL transmission depending on the data transmission type). ) is a control information field. The exemplary STXOP-SIG-D field 421 is an improvement of the HE-SIG-A field and HE-SIG-B field corresponding to semi-static scheduling (e.g., the E-HE-SIG-A field 422 and It may be a combination of the E-HE-SIG-B field (423)). For example, when the DL PPDU 412 corresponds to a transmission interval to be scheduled semi-statically, the STXOP-SIG-D field 421 includes a semi-static scheduling frequency and a semi-static scheduling range. The E-HE-SIG-A field 422 includes a value indicating whether a semi-static schedule will be established or updated. If the value of the E-HE-SIG-A field 422 is not 0, the value is the frequency of the semi-static schedule (e.g., the frequency of the transmission section in which transmission information (resource allocation, UL vs DL, etc.) is repeated) corresponds to Additionally, the E-HE-SIG-A field 422 includes a value indicating a semi-static scheduling range. The range corresponds to whether the frequency applies within a STXOP 400 or across multiple STXOPs. For example, if the range corresponds within STXOP 400 and the frequency is n, the semi-static schedule corresponds to every nth transmission. If the range corresponds across multiple STXOPs, the value will correspond to a transmission interval within subsequent S-TXOPs where the transmission characteristics will be the same. Since the transmission information corresponds to the subsequent transmission interval, the semi-static scheduling information allows the AP 102 to remove the STXOP-SIG-D field 421 for the subsequent DL PPDU 412 corresponding to the semi-static schedule. . Additionally, the example light preamble 417 includes an example HE-LTF field 424. The HE-LTF field 424 is a control information field corresponding to a plurality of parameters for interpolation/smoothing during UL/DL transmission. Once the example light preamble 417 is transmitted, example data 426 is transmitted.

도 4a의 예시적인 LW 트리거 프레임(416)은 전술된 것과 같이 RSYNC(420)를 포함한다. 또한, LW 트리거 프레임(416)은 TF 타입 서브필드(427)를 포함한다. TF 타입 서브필드(427)는 전송되는 트리거 프레임의 타입에 대응하는 값(0-16)을 포함한다. 일부 예에서, 트리거 프레임 타입에 대해 예약된 값 중 하나는 반정적 스케줄링 트리거에 할당될 수 있다. 이러한 예에서, 예시적인 TP 타입 서브필드(427)가 반정적 스케줄링 트리거를 나타내는 값을 포함하는 경우, 예시적인 필드(428, 430)는 반정적 스케줄링 정보에 대응한다. 예를 들어, 반정적 스케줄링 빈도 필드(428)는 반정적 스케줄의 빈도에 대응하고 반정적 스케줄링 범위 필드(430)는 반정적 스케줄의 범위에 대응한다. 이러한 방식으로, AP(102)는 UL 전송에 대응하는 전송 구간에 대한 반정적 스케줄링을 스케줄링할 수 있다.The example LW trigger frame 416 of FIG. 4A includes RSYNC 420 as described above. Additionally, the LW trigger frame 416 includes a TF type subfield 427. The TF type subfield 427 contains values (0-16) corresponding to the type of trigger frame being transmitted. In some examples, one of the values reserved for the trigger frame type may be assigned to a semi-static scheduling trigger. In this example, if example TP type subfield 427 includes a value indicating a semi-static scheduling trigger, example fields 428 and 430 correspond to semi-static scheduling information. For example, semi-static scheduling frequency field 428 corresponds to the frequency of the semi-static schedule and semi-static scheduling range field 430 corresponds to the range of the semi-static schedule. In this way, the AP 102 can schedule semi-static scheduling for the transmission interval corresponding to UL transmission.

도 4b의 예시적인 ACK(414a)는 DL 데이터 패킷의 수신에 응답하여 STA(104, 106, 108)로부터 AP(102)로 전송되는 즉시 ACK에 대응한다. 예시적인 UL 라이트 프리앰블(444)은 작은 CFO를 보정하는데 사용될 수 있는 RSYNC 필드(420)를 포함할 수 있다. 또한, 예시적인 ACK(414a)는 예시적인 SIG-ACK 필드(446)를 포함한다. 예시적인 SIG-ACK 필드(446)는 버퍼에 저장되는 수신된 데이터 패킷에 대응하는 비트 맵을 포함한다.The example ACK 414a of FIG. 4B corresponds to an immediate ACK sent from the STA 104, 106, 108 to the AP 102 in response to receipt of a DL data packet. The example UL light preamble 444 may include an RSYNC field 420 that may be used to correct for small CFO. Additionally, the example ACK 414a includes an example SIG-ACK field 446. The exemplary SIG-ACK field 446 includes a bit map corresponding to the received data packet stored in the buffer.

도 4b의 예시적인 ACK(414b)는 2개 이상의 전송 구간에 걸친 DL 데이터 패킷의 수신에 응답하여 STA(104, 106, 108)로부터 AP(102)로 전송되는 지연 ACK에 대응한다. 예시적인 UL 라이트 프리앰블(444)은 작은 CFO를 보정하는데 사용될 수 있는 RSYNC 필드(420)를 포함할 수 있다. 또한, 예시적인 ACK(414b)는 예시적인 SIG-DACK 필드(448)를 포함한다. 예시적인 SIG-DACK 필드(448)는 버퍼에 저장된 것이 확인되고 전송 구간에 걸쳐 시간적으로 보내진 순서대로 수신된 데이터 패킷에 대응하는 비트 맵을 포함한다.The example ACK 414b of FIG. 4B corresponds to a delayed ACK transmitted from the STA 104, 106, 108 to the AP 102 in response to receipt of a DL data packet over two or more transmission intervals. The example UL light preamble 444 may include an RSYNC field 420 that may be used to correct for small CFO. Additionally, the example ACK 414b includes an example SIG-DACK field 448. The exemplary SIG-DACK field 448 includes a bit map corresponding to the received data packets in the order in which they were confirmed to be stored in the buffer and sent temporally over the transmission interval.

도 4b의 예시적인 ACK(419a)는 UL 데이터 패킷의 수신에 응답하여 AP(102)로부터 STA(104, 106, 108)로 전송되는 즉시 ACK에 대응한다. 예시적인 DL 라이트 프리앰블(450)은 작은 CFO를 보정하는데 사용될 수 있는 RSYNC 필드(420)를 포함할 수 있다. 또한, 예시적인 ACK(419a)는 예시적인 SIG-ACK 필드(452)를 포함한다. 예시적인 SIG-ACK 필드(452)는 버퍼에 저장되는 수신된 데이터 패킷에 대응하는 비트 맵을 포함한다.The example ACK 419a of FIG. 4B corresponds to an immediate ACK sent from AP 102 to STA 104, 106, 108 in response to receipt of a UL data packet. The example DL light preamble 450 may include an RSYNC field 420 that may be used to correct for small CFO. Additionally, the example ACK 419a includes an example SIG-ACK field 452. The exemplary SIG-ACK field 452 includes a bit map corresponding to the received data packet stored in the buffer.

도 4b의 예시적인 ACK(419b)는 2개 이상의 전송 구간에 걸친 UL 데이터 패킷의 수신에 응답하여 AP(102)로부터 STA(104, 106, 108)로 전송되는 지연 ACK에 대응한다. 예시적인 DL 라이트 프리앰블(450)은 작은 CFO를 보정하는데 사용될 수 있는 RSYNC 필드(420)를 포함할 수 있다. 또한, 예시적인 ACK(419b)는 예시적인 D-ACK 구성 필드(454)를 포함한다. D-ACK 구성 필드(454) 정보는 ACK 타입(예를 들어, 타입 1, 타입 2, 타입 3) 및/또는 타입에 따른 다른 D-ACK 구성 정보에 대응한다. 예를 들어, ACK 타입이 타입 1에 대응하는 경우, D-ACK 구성 정보는 전송 구간 및 SIG-DACK 필드(456)의 ACK-IE의 크기 및 개수 사이의 링크에 대응하는 정보를 포함할 수 있다. 이러한 방식으로, STA(104, 106, 108)는 링크에 근거하여 UL 데이터에 대응하는 ACK-IE를 결정할 수 있다. 다른 예에서, D-ACK가 타입 3에 대응하는 경우, D-ACK 구성 정보는 STA와 RU 사이의 링크(예를 들어, 제 1 STA(104)에 링크된 제 1 RU, 제 2 STA(106)에 링크된 제 2 RU, 제 3 STA(108)에 링크된 제 3 RU)에 대응할 수 있다. 이러한 방식으로, STA는 항상 S-TXOP(400)에서 링크된 RU를 통해 ACK를 전송하고 AP는 링크에 근거하여 어떤 ACK가 어떤 STA에 대응하는지 추정할 것이다. 또한, 예시적인 ACK(419b)는 예시적인 SIG-DACK 필드(456)를 포함한다. 예시적인 SIG-DACK 필드(456)는 버퍼에 저장된 것이 확인된 전송 구간에 걸쳐 시간적으로 보내진 순서대로 수신된 데이터 패킷에 대응하는 비트 맵을 포함한다. 예시적인 ACK(414a, 414b, 419a, 419b)는 (예를 들어, 전체 MAC 프레임과 반대로) PHY PPDU로서 생성될 수 있다.The example ACK 419b of FIG. 4B corresponds to a delayed ACK transmitted from AP 102 to STA 104, 106, 108 in response to receipt of a UL data packet over two or more transmission intervals. The example DL light preamble 450 may include an RSYNC field 420 that may be used to correct for small CFO. Additionally, the example ACK 419b includes an example D-ACK configuration field 454. D-ACK configuration field 454 information corresponds to ACK type (eg, type 1, type 2, type 3) and/or other D-ACK configuration information depending on the type. For example, if the ACK type corresponds to type 1, the D-ACK configuration information may include information corresponding to the link between the transmission interval and the size and number of ACK-IEs in the SIG-DACK field 456. . In this way, STAs 104, 106, and 108 can determine the ACK-IE corresponding to UL data based on the link. In another example, if the D-ACK corresponds to type 3, the D-ACK configuration information may include the link between the STA and the RU (e.g., the first RU linked to the first STA 104, the second STA 106 ) may correspond to the second RU linked to the third STA (108) and the third RU linked to the third STA (108). In this way, the STA will always transmit the ACK through the linked RU in S-TXOP 400 and the AP will estimate which ACK corresponds to which STA based on the link. Additionally, the example ACK 419b includes an example SIG-DACK field 456. The exemplary SIG-DACK field 456 includes a bit map corresponding to the received data packets in the order they were sent temporally over the transmission interval identified as being stored in the buffer. Example ACKs 414a, 414b, 419a, 419b may be generated as PHY PPDUs (e.g., as opposed to full MAC frames).

도 1의 예시적인 AP 기반 스케줄링/ACK 제어기(112) 및/또는 예시적인 STA 기반 스케줄링/ACK 제어기(114)를 구현하는 예시적인 방식이 도 2 및/또는 도 3에 도시되었지만, 도 2 및/또는 도 3에 도시된 요소, 처리 및/또는 장치 중 하나 이상은 결합, 분할, 재배열, 생략, 제거되고, 및/또는 다른 방식으로 구현될 수 있다. 또한, 예시적인 컴포넌트 인터페이스(200), 예시적인 구간 추적기(202), 예시적인 반정적 스케줄러(204), 예시적인 패킷 생성기(206), 예시적인 ACK 프로토콜 프로세서(208), 예시적인 컴포넌트 인터페이스(300), 예시적인 구간 추적기(302), 예시적인 패킷 프로세서(304), 예시적인 패킷 생성기(306), 예시적인 반정적 스케줄 데이터베이스(308), 예시적인 ACK 프로토콜 프로세서(310), 및/또는 더 일반적으로 예시적인 AP 기반 스케줄링/ACK 제어기(112) 및/또는 예시적인 STA 기반 스케줄링/ACK 제어기(114)는 하드웨어, 소프트웨어, 펌웨어 및/또는 하드웨어, 소프트웨어 및/또는 펌웨어의 임의의 조합에 의해 구현될 수 있다. 따라서, 예를 들어, 예시적인 컴포넌트 인터페이스(200), 예시적인 구간 추적기(202), 예시적인 반정적 스케줄러(204), 예시적인 패킷 생성기(206), 예시적인 ACK 프로토콜 프로세서(208), 예시적인 컴포넌트 인터페이스(300), 예시적인 구간 추적기(302), 예시적인 패킷 프로세서(304), 예시적인 패킷 생성기(306), 예시적인 반정적 스케줄 데이터베이스(308), 예시적인 ACK 프로토콜 프로세서(310), 및/또는 더 일반적으로 예시적인 AP 기반 스케줄링/ACK 제어기(112) 및/또는 예시적인 STA 기반 스케줄링/ACK 제어기(114)는 하나 이상의 아날로그 또는 디지털 회로(들), 논리 회로, 프로그램 가능 프로세서(들), ASIC(들)(application specific integrated circuit(s)), PLD(들)(programmable logic device(s)) 및/또는 FPLD(들)(field programmable logic device(s))에 의해 구현될 수 있다. 소프트웨어 및/또는 펌웨어만의 구현예를 커버하기 위해 본 특허의 장치 또는 시스템 청구항 중 어느 하나를 읽을 때, 적어도 하나의 예, 예시적인 컴포넌트 인터페이스(200), 예시적인 구간 추적기(202), 예시적인 반정적 스케줄러(204), 예시적인 패킷 생성기(206), 예시적인 ACK 프로토콜 프로세서(208), 예시적인 컴포넌트 인터페이스(300), 예시적인 구간 추적기(302), 예시적인 패킷 프로세서(304), 예시적인 패킷 생성기(306), 예시적인 반정적 스케줄 데이터베이스(308), 예시적인 ACK 프로토콜 프로세서(310) 및/또는 보다 일반적으로 예시적인 AP 기반 스케줄링/ACK 제어기(112) 및/또는 예시적인 STA 기반 스케줄링/ACK 제어기(114)는 소프트웨어 및/또는 펌웨어 포함하는 메모리, DVD(digital versatile disk), CD(compact disk), 블루레이 디스크 등과 같은 비일시적 컴퓨터 판독 가능 저장 장치 또는 저장 디스크를 포함하도록 명시적으로 정의된다. 또한, 도 2의 예시적인 AP 기반 스케줄링/ACK 제어기(112) 및/또는 도 3의 예시적인 STA 기반 스케줄링/ACK 제어기(114)는 도 2 및/또는 도 3에 도시된 것들에 추가하거나 또는 이를 대신하여 하나 이상의 요소, 처리 및/또는 장치를 포함할 수 있고, 및/또는 도시된 요소, 처리 및 장치 중 임의의 것 또는 모두 중 하나 이상을 포함할 수 있다.An example way to implement the example AP-based scheduling/ACK controller 112 and/or the example STA-based scheduling/ACK controller 114 of FIG. 1 is shown in FIGS. 2 and/or 3, but may also be implemented in FIGS. Alternatively, one or more of the elements, processes and/or devices shown in FIG. 3 may be combined, divided, rearranged, omitted, eliminated, and/or implemented in another manner. Additionally, an example component interface 200, an example interval tracker 202, an example semi-static scheduler 204, an example packet generator 206, an example ACK protocol processor 208, an example component interface 300 ), exemplary interval tracker 302, exemplary packet processor 304, exemplary packet generator 306, exemplary semi-static schedule database 308, exemplary ACK protocol processor 310, and/or more generally. The exemplary AP-based scheduling/ACK controller 112 and/or the exemplary STA-based scheduling/ACK controller 114 may be implemented by hardware, software, firmware, and/or any combination of hardware, software, and/or firmware. You can. Thus, for example, example component interface 200, example interval tracker 202, example semi-static scheduler 204, example packet generator 206, example ACK protocol processor 208, example Component interface 300, exemplary interval tracker 302, exemplary packet processor 304, exemplary packet generator 306, exemplary semi-static schedule database 308, exemplary ACK protocol processor 310, and /or more generally, the exemplary AP-based scheduling/ACK controller 112 and/or the exemplary STA-based scheduling/ACK controller 114 may include one or more analog or digital circuit(s), logic circuit(s), and programmable processor(s). , may be implemented by application specific integrated circuit(s) (ASIC(s)), programmable logic device(s) (PLD(s)), and/or field programmable logic device(s) (FPLD(s)). When reading any of the device or system claims of this patent to cover software and/or firmware only implementations, at least one example, example component interface 200, example section tracker 202, example Semi-static scheduler 204, exemplary packet generator 206, exemplary ACK protocol processor 208, exemplary component interface 300, exemplary interval tracker 302, exemplary packet processor 304, exemplary a packet generator 306, an exemplary semi-static schedule database 308, an exemplary ACK protocol processor 310 and/or more generally an exemplary AP based scheduling/ACK controller 112 and/or an exemplary STA based scheduling/ ACK controller 114 is explicitly defined to include non-transitory computer-readable storage devices or storage disks, such as memory, digital versatile disk (DVD), compact disk (CD), Blu-ray disk, etc., including software and/or firmware. do. Additionally, the example AP-based scheduling/ACK controller 112 of FIG. 2 and/or the example STA-based scheduling/ACK controller 114 of FIG. 3 add to or add to those shown in FIGS. 2 and/or 3. Instead, it may include one or more elements, processes and/or devices, and/or may include one or more of any or all of the elements, processes and devices shown.

도 2의 예시적인 AP 기반 스케줄링/ACK 제어기(112) 및/또는 도 3의 예시적인 STA 기반 스케줄링/ACK 제어기(114)를 구현하는 예시적인 머신 판독 가능 명령어를 나타내는 흐름도가 도 5 내지 도 11에 도시된다. 이 예에서, 머신 판독 가능 명령어는 도 17과 관련하여 후술되는 예시적인 프로세서 플랫폼(1700)에 도시된 프로세서(1712)와 같은 프로세서에 의해 실행되는 프로그램을 포함한다. 프로그램은 CD-ROM, 플로피 디스크, 하드 드라이브, DVD(Digital Versatile Disk), 블루레이 디스크 또는 프로세서(1712)와 관련된 메모리와 같은 비일시적 컴퓨터 판독 가능 저장 매체에 저장된 소프트웨어로 구현될 수 있지만, 전체 프로그램 및/또는 그 일부는 프로세서(1712) 이외의 장치에 의해 대체적으로 실행되고, 및/또는 펌웨어 또는 전용 하드웨어로 구현될 수 있다. 또한, 예시적인 프로그램이 도 5 내지 도 11에 도시된 흐름도를 참조하여 설명되지만, 이와 달리 예시적인 AP 기반 스케줄링/ACK 제어기(112) 및/또는 예시적인 STA 기반 스케줄링/ACK 제어기(114)를 구현하는 많은 다른 방법이 사용될 수 있다. 예를 들어, 블록의 실행 순서가 변경될 수 있고, 및/또는 도시된 블록 중 일부가 변경, 제거 또는 결합될 수 있다. 추가적으로 또는 대체적으로, 블록의 일부 또는 전부는 소프트웨어 또는 펌웨어를 실행하지 않고 대응하는 동작을 수행하도록 구성된 하나 이상의 하드웨어 회로(예를 들어, 개별 및/또는 통합 아날로그 및/또는 디지털 회로, FPGA(Field Programmable Gate Array), ASIC(Application Specific Integrated Circuit), 비교기, op-amp(operational-amplifier), 논리 회로 등)에 의해 구현될 수 있다.Flow diagrams illustrating example machine-readable instructions for implementing the example AP-based scheduling/ACK controller 112 of FIG. 2 and/or the example STA-based scheduling/ACK controller 114 of FIG. 3 are shown in FIGS. 5-11 . It is shown. In this example, the machine-readable instructions include programs executed by a processor, such as processor 1712 shown in example processor platform 1700, described below with respect to FIG. 17. The Program may be implemented as software stored on a non-transitory computer-readable storage medium, such as a CD-ROM, floppy disk, hard drive, Digital Versatile Disk (DVD), Blu-ray Disk, or memory associated with processor 1712, but the entire program and/or portions thereof may be substantially executed by a device other than the processor 1712, and/or implemented as firmware or dedicated hardware. Additionally, although an example program is described with reference to the flowcharts shown in FIGS. 5-11, alternative implementations of the example AP-based scheduling/ACK controller 112 and/or the example STA-based scheduling/ACK controller 114 may be implemented. Many different methods can be used. For example, the execution order of blocks may be changed, and/or some of the blocks shown may be changed, removed, or combined. Additionally or alternatively, some or all of the blocks may include one or more hardware circuits (e.g., discrete and/or integrated analog and/or digital circuits, field programmable gate arrays (FPGAs)) configured to perform corresponding operations without executing software or firmware. Gate Array), ASIC (Application Specific Integrated Circuit), comparator, op-amp (operational-amplifier), logic circuit, etc.).

전술된 것과 같이, 도 5 내지 도 11의 예시적인 처리는 하드 디스크 드라이브, 플래시 메모리, 읽기 전용 메모리, CD, DVD, 캐시, RAM 및/또는 임의의 기간(예를 들어, 장기간, 영구적으로, 일시적인 경우, 임시 버퍼링 및/또는 정보의 캐싱) 동안 정보가 저장되는 임의의 다른 저장 장치 또는 저장 디스크와 같은 비일시적 컴퓨터 및/또는 머신 판독 가능 매체에 저장된 코딩된 명령어(예를 들어, 컴퓨터 및/또는 머신 판독 가능 명령어)를 사용하여 구현될 수 있다. 여기에 사용되는 것과 같이, 비일시적 컴퓨터 판독 가능 매체라는 용어는 임의의 타입의 컴퓨터 판독 가능 저장 장치 및/또는 저장 디스크를 포함하고, 전파 신호를 배제하고 전송 매체를 배제하도록 명시적으로 정의된다. "가지는" 및 "포함하는"(및 이의 모든 형태 및 시제)은 여기에서 개방형 용어로 사용된다. 따라서, 청구항이 "가지다" 또는 "포함하다"의 임의의 형태(예를 들어, 포함하고, 가지고, 포함하는, 가지는 등)의 뒤에 오는 임의의 것을 나열할 때마다, 대응하는 청구항의 범위를 벗어나지 않고 추가 요소, 조건 등이 존재할 수 있음을 이해해야 한다. 여기에 사용된 것과 같이, "적어도"라는 문구가 청구항의 전제부에서 접속어로 사용되는 경우, 이는 "포함하는" 및 "가지는"이라는 용어가 개방형인 것과 동일한 방식으로 개방형이다.As described above, the exemplary processing of FIGS. 5-11 may be performed on a hard disk drive, flash memory, read-only memory, CD, DVD, cache, RAM, and/or for any period of time (e.g., long-term, permanently, temporarily). Coded instructions stored on a non-transitory computer and/or machine-readable medium, such as a storage disk or any other storage device on which information is stored (e.g., temporary buffering and/or caching of information) It can be implemented using machine-readable instructions). As used herein, the term non-transitory computer-readable media is explicitly defined to include any type of computer-readable storage device and/or storage disk, and excludes propagated signals and excludes transmission media. “Having” and “including” (and all forms and tenses thereof) are used herein as open-ended terms. Therefore, whenever a claim lists anything followed by any form of "have" or "comprise" (e.g., includes, has, comprising, having, etc.), it does not go beyond the scope of the corresponding claim. It should be understood that additional factors, conditions, etc. may exist. As used herein, when the phrase “at least” is used as a conjunction in the preamble of a claim, it is open-ended in the same way that the terms “comprising” and “having” are open-ended.

도 5 는 무선 근거리 통신망(예를 들어, Wi-Fi 네트워크)에서 동기식 전송 기회를 가능하도록 하기 위해 도 1의 예시적인 AP(102) 내의 도 1 및/또는 도 2의 예시적인 AP 기반 스케줄링/ACK 제어기(112)에 의해 실행될 수 있는 예시적인 머신 판독 가능 명령어를 나타내는 예시적인 흐름도(500)이다. 도 5의 예가 도 1의 네트워크에서 예시적인 AP(102)와 관련하여 설명되지만, 명령어는 임의의 네트워크에서 임의의 타입의 AP에 의해 실행될 수 있다.FIG. 5 illustrates example AP-based scheduling/ACK of FIG. 1 and/or FIG. 2 within the example AP 102 of FIG. 1 to enable synchronous transmission opportunities in a wireless local area network (e.g., Wi-Fi network). An example flow diagram 500 depicts example machine-readable instructions that may be executed by controller 112. Although the example of Figure 5 is described with respect to the example AP 102 in the network of Figure 1, the instructions may be executed by any type of AP in any network.

블록(502)에서, 예시적인 반정적 스케줄러(204) 및/또는 구간 추적기(202)는 현재 전송 구간이 반정적 스케줄링에 대응하는지 결정한다. 예를 들어, 초기에, 반정적 스케줄러(204)는 전송 특성(예를 들어, RU 할당, 구간이 UL 전송 또는 DL 전송에 대응하는지 등)을 처리하여 이후에 스케줄링되는 전송 구간이 동일한 전송 특성을 갖는지 결정한다. 반정적 스케줄이 (예를 들어, 예시적인 AP 기반 스케줄링/ACK 제어기(112) 예시에 의해) 이미 설정되었으면, 구간 추적기(202)는 현재 전송 구간이 반정적 스케줄링이 확립되었을 때 설명된 반정적 스케줄링 빈도/범위에 대응하는지 결정한다. 예시적인 반정적 스케줄러(204)가 현재 전송 구간이 반정적 스케줄링에 대응하지 않는다고 결정하는 경우(예를 들어, 후속 전송 구간이 동일한 전송 특성에 대응하지 않음)(블록(502)에서 아니오), 컴포넌트 인터페이스(200)는 명령어를 애플리케이션 프로세서(1310)에 전송하여 비-반정적 스케줄링에 따라 동작하도록 한다(블록(504)).At block 502, the exemplary semi-static scheduler 204 and/or interval tracker 202 determines whether the current transmission interval corresponds to semi-static scheduling. For example, initially, the semi-static scheduler 204 processes transmission characteristics (e.g., RU allocation, whether the interval corresponds to UL transmission or DL transmission, etc.) to ensure that subsequently scheduled transmission intervals have the same transmission characteristics. Decide if you have it. If a semi-static schedule has already been established (e.g., by the exemplary AP-based scheduling/ACK controller 112 example), segment tracker 202 determines that the current transmission segment is configured according to the semi-static scheduling described when semi-static scheduling was established. Determine if it corresponds to frequency/range. If the exemplary semi-static scheduler 204 determines that the current transmission interval does not correspond to semi-static scheduling (e.g., a subsequent transmission interval does not correspond to the same transmission characteristics) (no at block 502), the component Interface 200 transmits instructions to application processor 1310 to operate according to non-static scheduling (block 504).

예시적인 반정적 스케줄러(204)가 현재 전송 구간이 반정적 스케줄링에 대응한다고 결정하는 경우(블록(502)에서 예), 구간 추적기(202)는 현재 전송 구간에 대해 반정적 스케줄링이 스케줄링되었는지 결정한다(블록(506)). 예시적인 반정적 스케줄러(204)가 빈도/범위에서 반정적 스케줄링을 이전에 확립했다면, 예시적인 구간 추적기(202)는 전송 구간을 추적하여 전송 구간이 이전에 확립된 반정적 스케줄링에 대응하는지 결정한다. 예시적인 구간 추적기(202)가 현재 전송 구간에 대해 반정적 스케줄링이 스케줄링되었다고 결정하는 경우(블록(506)에서 예), 처리는 후술되는 것과 같이 블록(524)으로 진행한다. 예시적인 구간 추적기(202)가 현재 전송 구간에 대해 반정적 스케줄링이 스케줄링되지 않았다고 결정하는 경우(블록(506)에서 아니오), 예시적인 구간 추적기(202)는 현재 전송 구간이 UL 전송 또는 DL 전송에 대응하는지 결정한다(블록(508)).If the exemplary semi-static scheduler 204 determines that the current transmission interval corresponds to semi-static scheduling (yes at block 502), the interval tracker 202 determines whether semi-static scheduling is scheduled for the current transmission interval. (Block 506). If the exemplary semi-static scheduler 204 has previously established semi-static scheduling in frequency/range, the exemplary interval tracker 202 tracks the transmission interval to determine whether the transmission interval corresponds to previously established semi-static scheduling. . If the exemplary segment tracker 202 determines that semi-static scheduling is scheduled for the current transmission segment (yes at block 506), processing proceeds to block 524, as described below. If the exemplary interval tracker 202 determines that semi-static scheduling is not scheduled for the current transmission interval (no at block 506), the exemplary interval tracker 202 determines that the current transmission interval is for UL transmission or DL transmission. Determine if there is a correspondence (block 508).

예시적인 구간 추적기(202)가 현재 전송 구간이 DL 전송에 대응한다고 결정하는 경우(블록(508)에서 DL), 예시적인 패킷 생성기(206)는 패킷 패턴(예를 들어, 반복된 특성의 빈도 및/또는 범위)에 근거하여 반정적 스케줄링을 표시하는 DL 패킷을 위한 제어 프레임을 생성한다(블록(510)). 예를 들어, 패킷 생성기(206)는 반정적 스케줄링 빈도 및/또는 반정적 스케줄링 범위를 표시하는 도 4a의 예시적인 STXOP-SIG-D 필드(421)를 생성한다. 블록(512)에서, 예시적인 컴포넌트 인터페이스(200)는 생성된 제어 프레임을 포함하는 DL 패킷을 전송하기 위해 예시적인 라디오 아키텍처(110)에 명령어를 전송한다. 블록(514)에서, 예시적인 컴포넌트 인터페이스(200)는 (예를 들어, 예시적인 라디오 아키텍처(110)를 통해) 대응하는 STA로부터 ACK를 수신한다.If the exemplary interval tracker 202 determines that the current transmission interval corresponds to a DL transmission (DL at block 508), the exemplary packet generator 206 determines the packet pattern (e.g., frequency of repeated characteristics and /or range) and generate a control frame for the DL packet indicating semi-static scheduling (block 510). For example, packet generator 206 generates the example STXOP-SIG-D field 421 of Figure 4A indicating the semi-static scheduling frequency and/or semi-static scheduling range. At block 512, the example component interface 200 sends a command to the example radio architecture 110 to transmit a DL packet containing the generated control frame. At block 514, the example component interface 200 receives an ACK from the corresponding STA (e.g., via the example radio architecture 110).

예시적인 구간 추적기(202)가 현재 전송 구간이 UL 전송에 대응한다고 결정하는 경우(블록(508)에서 UL), 예시적인 패킷 생성기(206)는 패킷 패턴(예를 들어, 반복된 특성의 빈도 및/또는 범위)에 근거하여 반정적 스케줄링을 표시하는 트리거 프레임을 위한 제어 프레임을 생성한다(블록(516)). 예를 들어, 패킷 생성기(206)는 반정적 스케줄링 빈도 및/또는 반정적 스케줄링 범위를 표시하는 도 4a의 예시적인 LW 트리거 프레임(416)을 생성한다. 블록(518)에서, 예시적인 컴포넌트 인터페이스(200)는 트리거 프레임을 전송하기 위해 예시적인 라디오 아키텍처(110)에 명령어를 전송한다. 블록(520)에서, 예시적인 컴포넌트 인터페이스(200)는 대응하는 STA로부터 (예를 들어, 예시적인 라디오 아키텍처(110)를 통해) UL 데이터를 수신한다. 블록(522)에서, 예시적인 컴포넌트 인터페이스(200)는 ACK를 전송하기 위해 예시적인 라디오 아키텍처(110)에 명령어를 전송한다.If the exemplary interval tracker 202 determines that the current transmission interval corresponds to a UL transmission (UL at block 508), the exemplary packet generator 206 determines the packet pattern (e.g., the frequency of repeated characteristics and /or range) and generate a control frame for the trigger frame indicating semi-static scheduling (block 516). For example, packet generator 206 generates the example LW trigger frame 416 of FIG. 4A that indicates a semi-static scheduling frequency and/or a semi-static scheduling range. At block 518, the example component interface 200 sends a command to the example radio architecture 110 to transmit a trigger frame. At block 520, the example component interface 200 receives UL data (e.g., via example radio architecture 110) from a corresponding STA. At block 522, example component interface 200 sends a command to example radio architecture 110 to transmit an ACK.

예시적인 구간 추적기(202)가 현재 전송 구간에 대해 반정적 스케줄링이 스케줄링되었다고 결정하는 경우(블록(506)에서 예), 예시적인 구간 추적기(202)는 현재 전송 구간이 UL 전송 또는 DL 전송에 대응하는지 결정한다(블록(524)). 예시적인 구간 추적기(202)가 현재 전송 구간이 DL 전송에 대응한다고 결정하는 경우(블록(524)에서 DL), 수신 장치가 이전에 전송된 제어 프레임에 근거하여 제어 프레임 및 전송 특성의 정보를 이미 알고 있기 때문에, 예시적인 패킷 생성기(206)는 패킷 패턴에 근거하여 반정적 스케줄링을 표시하는 제어 패킷이 없는(예를 들어, 생략한) DL 패킷을 생성한다(블록(526)). 일부 예에서, 예시적인 패킷 생성기(206)는 업데이트된 반정적 스케줄링을 표시하는 제어 패킷을 포함할 수 있다. 블록(528)에서, 예시적인 컴포넌트 인터페이스(200)는 대응하는 STA로부터 (예를 들어, 예시적인 라디오 아키텍처(110)를 통해) ACK를 수신한다.If the exemplary interval tracker 202 determines that semi-static scheduling is scheduled for the current transmission interval (Yes at block 506), the exemplary interval tracker 202 determines whether the current transmission interval corresponds to a UL transmission or a DL transmission. Determine whether to do so (block 524). If the exemplary segment tracker 202 determines that the current transmission segment corresponds to a DL transmission (DL at block 524), the receiving device may already have information about the control frame and transmission characteristics based on previously transmitted control frames. Because of the knowledge, the exemplary packet generator 206 generates DL packets without (e.g., omitting) control packets indicating semi-static scheduling based on the packet pattern (block 526). In some examples, example packet generator 206 may include control packets indicating updated semi-static scheduling. At block 528, the example component interface 200 receives an ACK from the corresponding STA (e.g., via example radio architecture 110).

예시적인 구간 추적기(202)가 현재 전송 구간이 UL 전송에 대응한다고 결정하는 경우(블록(524)에서 UL), 예시적인 패킷 생성기(206)는 반정적 스케줄링을 표시하는 제어 프레임이 없는(예를 들어, 생략한) 트리거 프레임을 생성한다(블록(530)). 일부 예에서, 예시적인 패킷 생성기(206)는 업데이트된 반정적 스케줄링을 표시하는 트리거 프레임에 제어 패킷을 포함시킬 수 있다. 블록(532)에서, 예시적인 컴포넌트 인터페이스(200)는 트리거 프레임을 전송하기 위해 예시적인 라디오 아키텍처(110)에 명령어를 전송한다. 블록(534)에서, 예시적인 컴포넌트 인터페이스(200)는 대응하는 STA로부터 (예를 들어, 예시적인 라디오 아키텍처(110)를 통해) UL 데이터를 수신한다. 블록(536)에서, 예시적인 컴포넌트 인터페이스(200)는 ACK를 전송하기 위해 예시적인 라디오 아키텍처(110)로 명령어를 전송한다.If the exemplary interval tracker 202 determines that the current transmission interval corresponds to a UL transmission (UL at block 524), the exemplary packet generator 206 determines that there are no control frames indicating semi-static scheduling (e.g. For example, a trigger frame (omitted) is generated (block 530). In some examples, the example packet generator 206 may include a control packet in a trigger frame indicating updated semi-static scheduling. At block 532, example component interface 200 sends a command to example radio architecture 110 to transmit a trigger frame. At block 534, the example component interface 200 receives UL data (e.g., via example radio architecture 110) from a corresponding STA. At block 536, example component interface 200 sends a command to example radio architecture 110 to transmit an ACK.

도 6은 반정적 스케줄링을 가능하도록 하기 위해 도 1의 예시적인 STA(104, 106, 108) 중 하나 내의 도 1 및/또는 도 3의 예시적인 STA 기반 스케줄링/ACK 제어기(114)에 의해 실행될 수 있는 예시적인 머신 판독 가능 명령어를 나타내는 예시적인 흐름도(600)이다. 도 6의 예가 도 1의 네트워크에서 예시적인 STA(104, 106, 108) 중 하나와 관련하여 설명되지만, 명령어는 임의의 네트워크에서 임의의 타입의 STA에 의해 실행될 수 있다.6 may be implemented by the example STA-based scheduling/ACK controller 114 of FIG. 1 and/or FIG. 3 within one of the example STAs 104, 106, 108 of FIG. 1 to enable semi-static scheduling. An example flow diagram 600 depicts example machine-readable instructions. Although the example of FIG. 6 is described with respect to one of the example STAs 104, 106, and 108 in the network of FIG. 1, the instructions may be executed by any type of STA in any network.

블록(602)에서, 예시적인 컴포넌트 인터페이스(300)는 예시적인 AP(102)로부터 트리거 프레임이 수신되었는지 결정한다. 예를 들어, 컴포넌트 인터페이스(300)는 라디오 아키텍처(110)와 인터페이스하여 트리거 프레임이 수신되었는지 결정할 수 있다. 예시적인 컴포넌트 인터페이스(300)가 트리거 프레임이 수신되었다고 결정하는 경우(블록(602)에서 예), 처리는 도 7과 관련하여 후술되는 것과 같이 도 7의 흐름도(700)로 진행한다. 예시적인 컴포넌트 인터페이스(300)가 트리거 프레임이 수신되지 않았다고 결정하는 경우(블록(602)에서 아니오), 예시적인 구간 추적기(302)는 현재 구간이 반정적 스케줄링에 대응하는지 결정한다(블록(604)). 예를 들어, (예를 들어, 이전에 전송된 데이터 패킷 및/또는 트리거 프레임에서 반정적 스케줄을 식별하는 제어 프레임의 수신을 통해) 반정적 스케줄이 확립되면, 반정적 스케줄의 세부 사항은 예시적인 반정적 스케줄 데이터베이스(308)에 저장된다. 따라서, 구간 추적기(302)는 반정적 스케줄(들)이 반정적 스케줄 데이터베이스(308)에 저장된 전송 구간을 추적하여 현재 전송 구간이 반정적 스케줄에 대응하는지 결정한다.At block 602, the example component interface 300 determines whether a trigger frame has been received from the example AP 102. For example, component interface 300 can interface with radio architecture 110 to determine whether a trigger frame has been received. If the example component interface 300 determines that a trigger frame has been received (Yes at block 602), processing proceeds to flowchart 700 of FIG. 7, as described below with respect to FIG. If the exemplary component interface 300 determines that a trigger frame has not been received (no at block 602), the exemplary interval tracker 302 determines whether the current interval corresponds to semi-static scheduling (block 604). ). For example, once a semi-static schedule is established (e.g., through receipt of a control frame identifying the semi-static schedule in a previously transmitted data packet and/or trigger frame), details of the semi-static schedule are provided in the example. It is stored in the semi-static schedule database 308. Accordingly, the section tracker 302 tracks the transmission section for which the semi-static schedule(s) are stored in the semi-static schedule database 308 and determines whether the current transmission section corresponds to the semi-static schedule.

예시적인 구간 추적기(302)가 현재 전송 구간이 반정적 스케줄링에 대응하지 않는다고 결정하는 경우(블록(604)에서 아니오), 컴포넌트 인터페이스(300)는 명령어를 예시적인 애플리케이션 프로세서(1310)에 전송하여 비-반정적 스케줄링에 따라 동작하도록 한다(블록(606)). 예시적인 구간 추적기(302)가 현재 전송 구간이 반정적 스케줄링에 대응한다고 결정하는 경우(블록(604)에서 예), 예시적인 컴포넌트 인터페이스(300)는 예시적인 AP(102)로부터 제어 프레임을 청취(예를 들어, 감지를 시도)한다(블록(608)). 전술된 것과 같이, AP(102)는 예시적인 제어 프레임 STXOP-SIG-D 필드(421)를 전송하여 반정적 스케줄을 확립(예를 들어, 개시) 및/또는 이전에 확립된 반정적 스케줄을 업데이트할 수 있다. 또한, 일단 확립되면, AP(102)는 반정적 스케줄에 대응하는 모든 전송 구간에 대해 제어 프레임을 제거할 수 있다.If the exemplary segment tracker 302 determines that the current transmission segment does not correspond to semi-static scheduling (No at block 604), the component interface 300 sends an instruction to the exemplary application processor 1310 to - Operate according to semi-static scheduling (block 606). If the exemplary interval tracker 302 determines that the current transmission interval corresponds to semi-static scheduling (yes at block 604), the exemplary component interface 300 listens for a control frame from the exemplary AP 102 ( For example, attempt detection) (block 608). As described above, AP 102 transmits an example control frame STXOP-SIG-D field 421 to establish (e.g., initiate) a semi-static schedule and/or update a previously established semi-static schedule. can do. Additionally, once established, AP 102 can remove control frames for all transmission intervals corresponding to the semi-static schedule.

예시적인 컴포넌트 인터페이스(300)가 제어 프레임이 수신되지 않았다고 결정하는 경우(블록(610)에서 아니오), 처리는 후술되는 것과 같이 블록(618)으로 진행한다. 예시적인 컴포넌트 인터페이스(300)가 제어 프레임이 수신되었다고 결정하는 경우(블록(610)에서 예), 예시적인 패킷 프로세서(304)는 수신된 제어 프레임에 근거하여 (예를 들어, 제어 프레임이 반정적 스케줄의 시작인 경우) 반정적 스케줄을 결정하거나 또는 (예를 들어, 제어 프레임이 이전에 설정된 반정적 스케줄에 대한 업데이트인 경우) 반정적 스케줄을 업데이트한다(블록(612)). 예를 들어, 패킷 프로세서(304)는 반정적 스케줄링 빈도 및/또는 반정적 스케줄의 범위를 결정하고 예시적인 반정적 스케줄 데이터베이스(308)에 세부 사항을 저장한다. 이러한 방식으로, 예시적인 구간 추적기(302)는 후속 전송 구간이 예시적인 반정적 스케줄 데이터베이스(308)의 정보에 근거하여 반정적 스케줄에 대응하게 될 경우를 결정한다. 블록(614)에서, 예시적인 컴포넌트 인터페이스(300)는 제어 프레임에서 식별된 RU 할당에 근거하여 라디오 아키텍처(110)를 통해 DL 데이터를 수신한다. 블록(616)에서, 예시적인 컴포넌트 인터페이스(300)는 수신된 데이터 패킷에 근거하여 ACK를 전송한다. 블록(618)에서, 예시적인 컴포넌트 인터페이스(300)는 라디오 아키텍처(110)를 통해 이전에 수신된 반정적 스케줄링 데이터(예를 들어, 확립되고 반정적 스케줄 데이터베이스(308)에 저장된 반정적 스케줄에 대응하는 RU 할당)에 대응하는 특성(예를 들어, RU 리소스 할당)에 근거하여 DL 데이터를 수신한다. 블록(620)에서, 예시적인 컴포넌트 인터페이스(300)는 수신된 DL 데이터에 대응하는 ACK를 전송한다.If the example component interface 300 determines that a control frame was not received (no at block 610), processing proceeds to block 618, as described below. If the example component interface 300 determines that a control frame has been received (Yes at block 610), the example packet processor 304 determines that the control frame is semi-static (e.g., Determine a semi-static schedule (e.g., if the control frame is an update to a previously established semi-static schedule) or update the semi-static schedule (block 612). For example, packet processor 304 determines the semi-static scheduling frequency and/or range of the semi-static schedule and stores the details in the exemplary semi-static schedule database 308. In this manner, the exemplary segment tracker 302 determines when a subsequent transmission segment will correspond to a semi-static schedule based on information in the exemplary semi-static schedule database 308. At block 614, the example component interface 300 receives DL data via radio architecture 110 based on the RU assignment identified in the control frame. At block 616, the example component interface 300 transmits an ACK based on the received data packet. At block 618, the example component interface 300 displays semi-static scheduling data previously received via radio architecture 110 (e.g., corresponding to a semi-static schedule established and stored in semi-static schedule database 308). DL data is received based on characteristics (eg, RU resource allocation) corresponding to the RU allocation. At block 620, the example component interface 300 transmits an ACK corresponding to the received DL data.

도 7은 트리거 프레임이 수신될 때(예를 들어, 도 6의 블록(602)에서 예) 반정적 스케줄링을 가능하도록 하기 위한 도 1의 예시적인 STA(104, 106, 108) 내의 도 1 및/또는 도 3의 예시적인 STA 기반 스케줄링/ACK 제어기(114)에 의해 실행될 수 있는 예시적인 머신 판독 가능 명령어를 나타내는 예시적인 흐름도(700)이다. 도 7의 예가 도 1의 네트워크에서 예시적인 STA(104, 106, 108) 중 하나와 관련하여 설명되지만, 명령어는 임의의 네트워크에서 임의의 타입의 STA에 의해 실행될 수 있다.1 and/or within the example STAs 104, 106, 108 of FIG. 1 to enable semi-static scheduling when a trigger frame is received (e.g., at block 602 of FIG. 6). or an example flow diagram 700 illustrating example machine-readable instructions that may be executed by the example STA-based scheduling/ACK controller 114 of FIG. 3 . Although the example of FIG. 7 is described with respect to one of the example STAs 104, 106, and 108 in the network of FIG. 1, the instructions may be executed by any type of STA in any network.

블록(702)에서, 예시적인 구간 추적기(302)는 현재 전송 구간이 반정적 스케줄링에 대응하는지 결정한다. 전술된 것과 같이, 예시적인 구간 추적기(302)는 반정적 스케줄 데이터베이스(308)의 반정적 스케줄을 처리하여 현재 전송 구간이 반정적 스케줄링에 대응하는지 결정할 수 있다. 예시적인 구간 추적기(302)가 현재 전송 구간이 반정적 스케줄링에 대응하지 않는다고 결정하는 경우(블록(702)에서 아니오), 예시적인 컴포넌트 인터페이스(300)는 비-반정적 스케줄링에 따라 동작하도록 애플리케이션 프로세서(1310)에 지시한다(블록(704)). 예시적인 구간 추적기(302)가 현재 전송 구간이 반정적 스케줄링에 대응한다고 결정하는 경우(블록(702)에서 예), 예시적인 패킷 프로세서(304)는 트리거 프레임을 처리하여 트리거 프레임이 반정적 스케줄링 정보를 포함하는지 결정한다. 트리거 프레임은 이것이 (A) 새로 확립된 반정적 스케줄에 대응하거나 또는 (B) 이전에 확립된 반정적 스케줄에 대한 업데이트에 대응할 때 반정적 스케줄링 정보를 포함할 수 있다. 예시적인 패킷 프로세서(304)는 트리거 프레임이 반정적 스케줄링 트리거 프레임에 대응하는 트리거 타입 필드 값을 포함하는 경우 트리거 프레임이 반정적 스케줄링 정보를 포함한다고 결정한다.At block 702, the exemplary interval tracker 302 determines whether the current transmission interval corresponds to semi-static scheduling. As described above, the exemplary segment tracker 302 may process the semi-static schedule in the semi-static schedule database 308 to determine whether the current transmission segment corresponds to semi-static scheduling. If the example segment tracker 302 determines that the current transmission segment does not correspond to semi-static scheduling (No at block 702), the example component interface 300 directs the application processor to operate according to non-semi-static scheduling. Instruct 1310 (block 704). If the exemplary interval tracker 302 determines that the current transmission interval corresponds to semi-static scheduling (yes at block 702), the exemplary packet processor 304 processes the trigger frame so that the trigger frame contains semi-static scheduling information. Decide whether to include . A trigger frame may contain semi-static scheduling information when it (A) corresponds to a newly established semi-static schedule or (B) corresponds to an update to a previously established semi-static schedule. The exemplary packet processor 304 determines that a trigger frame includes semi-static scheduling information if the trigger frame includes a trigger type field value that corresponds to a semi-static scheduling trigger frame.

예시적인 패킷 프로세서(304)가 트리거 프레임이 반정적 스케줄링 정보를 포함한다고 결정하는 경우(블록(706)에서 예), 처리는 후술되는 것과 같이 블록(714)으로 진행한다. 예시적인 패킷 프로세서(304)가 트리거 프레임이 반정적 스케줄링 정보를 포함하지 않는다고 결정하는 경우(블록(706)에서 아니오), 예시적인 패킷 프로세서(304)는 반정적 스케줄 데이터베이스(308)에 저장된 정보를 사용하여 이전에 수신된 반정적 스케줄링 데이터(예를 들어, 반정적 스케줄이 확립되었을 때의 RU 할당)에 대응하는 특성(예를 들어, RU 할당)을 결정한다(블록(708)). 블록(710)에서, 예시적인 컴포넌트 인터페이스(300)는 특성에 근거하여 UL 데이터를 예시적인 AP(102)에 전송하도록 예시적인 라디오 아키텍처(110)에 지시한다. 블록(712)에서, 예시적인 컴포넌트 인터페이스(300)는 라디오 아키텍처(110)를 통해 ACK를 수신한다.If the exemplary packet processor 304 determines that the trigger frame contains semi-static scheduling information (yes at block 706), processing proceeds to block 714, as described below. If the exemplary packet processor 304 determines that the trigger frame does not contain semi-static scheduling information (no at block 706), the exemplary packet processor 304 retrieves the information stored in the semi-static schedule database 308. Determine characteristics (e.g., RU allocations) that correspond to previously received semi-static scheduling data (e.g., RU allocations when the semi-static schedule was established) (block 708). At block 710, the example component interface 300 instructs the example radio architecture 110 to transmit UL data to the example AP 102 based on characteristics. At block 712, example component interface 300 receives an ACK via radio architecture 110.

블록(714)에서, 예시적인 패킷 프로세서(304)는 트리거 프레임에 근거하여 반정적 스케줄을 결정한다. 예를 들어, 패킷 프로세서(304)는 반정적 스케줄의 특성(예를 들어, RU 할당)뿐만 아니라 반정적 스케줄의 빈도 및/또는 범위를 결정한다. 이와 같은 방식으로, 후속 전송 구간이 반정적 스케줄에 대응하는 경우, 트리거 프레임은 특성 정보를 생략할 수 있고, STA 기반 스케줄링/ACK 제어기(114)는 저장된 반정적 스케줄 정보/특성에 따라 동작할 수 있다. 블록(716)에서, 예시적인 반정적 스케줄 데이터베이스(308)는 결정된 반정적 스케줄에 근거하여 반정적 스케줄 데이터베이스(308)에 반정적 스케줄링 정보를 저장하거나 또는 업데이트한다. 예를 들어, 반정적 스케줄이 현재 전송 구간에 대해 이미 확립된 경우, 예시적인 반정적 스케줄 데이터베이스(308)는 트리거 프레임에 근거하여 반정적 스케줄링 정보를 업데이트한다. 반정적 스케줄이 현재 전송 구간에 대해 아직 확립되지 않은 경우, 예시적인 반정적 스케줄 데이터베이스(308)는 초기 반정적 스케줄링 정보를 저장한다. 블록(718)에서, 예시적인 컴포넌트 인터페이스(300)는 트리거 프레임에서 식별된 특성에 근거하여 UL 데이터를 전송하도록 라디오 아키텍처(110)에 지시한다. 블록(720)에서, 예시적인 컴포넌트 인터페이스(300)는 라디오 아키텍처(110)를 통해 ACK를 수신하고 처리는 도 6의 끝으로 복귀한다.At block 714, the exemplary packet processor 304 determines a semi-static schedule based on the trigger frame. For example, packet processor 304 determines the frequency and/or scope of the semi-static schedule as well as the characteristics of the semi-static schedule (e.g., RU allocation). In this way, if the subsequent transmission interval corresponds to a semi-static schedule, the trigger frame can omit the characteristic information, and the STA-based scheduling/ACK controller 114 can operate according to the stored semi-static schedule information/characteristics. there is. At block 716, the exemplary semi-static schedule database 308 stores or updates semi-static scheduling information in the semi-static schedule database 308 based on the determined semi-static schedule. For example, if a semi-static schedule has already been established for the current transmission interval, the exemplary semi-static schedule database 308 updates the semi-static scheduling information based on the trigger frame. If a semi-static schedule has not yet been established for the current transmission interval, the exemplary semi-static schedule database 308 stores initial semi-static scheduling information. At block 718, the example component interface 300 instructs the radio architecture 110 to transmit UL data based on the characteristics identified in the trigger frame. At block 720, example component interface 300 receives an ACK via radio architecture 110 and processing returns to the end of FIG. 6.

도 8은 UL 데이터 전송을 위한 ACK 시그널링 프로토콜을 가능하도록 하기 위해 도 1의 예시적인 AP(102) 내의 도 1 및/또는 도 2의 예시적인 AP 기반 스케줄링/ACK 제어기(112)에 의해 실행될 수 있는 예시적인 머신 판독 가능 명령어를 나타내는 예시적인 흐름도(800)이다. 도 8의 예가 도 1의 네트워크에서 예시적인 AP(102)와 관련하여 설명되지만, 명령어는 임의의 네트워크에서 임의의 타입의 AP에 의해 실행될 수 있다.FIG. 8 illustrates a method that may be implemented by the example AP-based scheduling/ACK controller 112 of FIG. 1 and/or FIG. 2 within the example AP 102 of FIG. 1 to enable the ACK signaling protocol for UL data transmission. An example flow diagram 800 depicts example machine-readable instructions. Although the example of FIG. 8 is described with respect to the example AP 102 in the network of FIG. 1, the instructions may be executed by any type of AP in any network.

블록(802)에서, 예시적인 컴포넌트 인터페이스(200)는 라디오 아키텍처(110)를 통해 예시적인 STA(104, 106, 108) 중 하나 이상으로부터 업링크 데이터를 수신한다. 블록(804)에서, 예시적인 ACK 프로토콜 프로세서(208)는 현재 사용되는 ACK 프로토콜이 즉시 ACK 프로토콜인지 또는 D-ACK 프로토콜인지 결정한다. 예시적인 ACK 프로토콜 프로세서(208)는 (예를 들어, 컴포넌트 인터페이스(200)를 통해) 예시적인 애플리케이션 프로세서(1310)로부터 명령어를 수신하여 ACK 프로토콜 또는 (예를 들어, 임의의 타입의) D-ACK 프로토콜을 사용하여 동작할 수 있다. 일부 예에서, ACK 프로토콜은 사용자 및/또는 제조자의 선호도에 근거하여 결정되고, 및/또는 예시적인 AP(102)에서 미리 설정된다. 예시적인 ACK 프로토콜 프로세서(208)가 ACK 프로토콜이 즉시 ACK 프로토콜이라고 결정하는 경우(블록(804)에서 즉시), 패킷 생성기(206)는 수신 RU를 통해 수신된 데이터에 근거하여 비트 맵을 포함하는 ACK(예를 들어, 도 4의 예시적인 ACK(414a, 414b) 또는 ACK(419a, 419b))를 생성한다(블록(806)). 블록(808)에서, 예시적인 컴포넌트 인터페이스(200)는 UL 데이터가 수신된 곳에 대응하는 RU를 통해 비트 맵을 포함하는 ACK를 전송하도록 라디오 아키텍처(110)에 지시한다. 예를 들어, UL 데이터가 제 1 RU에서 수신된 경우 ACK는 제 1 RU를 통해 전송된다.At block 802 , the example component interface 200 receives uplink data from one or more of the example STAs 104 , 106 , and 108 via the radio architecture 110 . At block 804, the exemplary ACK protocol processor 208 determines whether the ACK protocol currently used is the immediate ACK protocol or the D-ACK protocol. The exemplary ACK protocol processor 208 may receive instructions from the exemplary applications processor 1310 (e.g., via component interface 200) to execute the ACK protocol or D-ACK (e.g., of any type). It can operate using protocols. In some examples, the ACK protocol is determined based on user and/or manufacturer preferences and/or is preset at the example AP 102. If the exemplary ACK protocol processor 208 determines that the ACK protocol is an immediate ACK protocol (immediately at block 804), packet generator 206 generates an ACK message containing a bitmap based on data received via the receiving RU. Generate (e.g., the example ACKs 414a, 414b or ACKs 419a, 419b of Figure 4) (block 806). At block 808, the example component interface 200 instructs the radio architecture 110 to transmit an ACK containing a bitmap on the RU corresponding to where the UL data was received. For example, if UL data is received in the first RU, ACK is transmitted through the first RU.

예시적인 ACK 프로토콜 프로세서(208)가 ACK 프로토콜이 지연 ACK 프로토콜이라고 결정하는 경우(블록(804)에서 지연), 구간 추적기(202)는 D-ACK를 보낼 때인지 결정한다(블록(810)). 전술된 것과 같이, D-ACK는 복수의 전송 구간 이후에 보내질 수 있다. 따라서, 구간 추적기(202)는 전송 구간을 추적하여 D-ACK를 전송할 때를 결정한다. 예시적인 구간 추적기(202)가 D-ACK를 보낼 때가 아니라고 결정하는 경우(블록(810)에서 아니오), 컴포넌트 인터페이스(200)는 D-ACK를 보낼 때가 될 때까지 추가 UL 데이터 패킷을 계속 수신한다(블록(812)). 예시적인 구간 추적기(202)가 D-ACK를 보낼 때라고 결정하는 경우(블록(810)에서 예), 예시적인 패킷 생성기(206)는 ACK 타입(예를 들어, 도 1과 관련하여 전술된 것과 같이 타입 1, 타입 2, 또는 타입 3)에 대응하는 라이트 프리앰블 및 제어 프레임을 생성한다(블록(814)). 제어 프레임(예를 들어, 도 4b의 D-ACK 구성 필드(419))은 D-ACK 타입을 나타내는 정보 및 타입에 대응하는 다른 D-ACK 구성 정보를 포함한다.If the exemplary ACK protocol processor 208 determines that the ACK protocol is a delayed ACK protocol (delayed at block 804), the interval tracker 202 determines whether it is time to send a D-ACK (block 810). As described above, D-ACK may be sent after multiple transmission periods. Accordingly, the section tracker 202 tracks the transmission section and determines when to transmit the D-ACK. If the exemplary interval tracker 202 determines that it is not time to send a D-ACK (No at block 810), component interface 200 continues to receive additional UL data packets until it is time to send a D-ACK. (Block 812). When the exemplary interval tracker 202 determines that it is time to send a D-ACK (Yes at block 810), the exemplary packet generator 206 determines the ACK type (e.g., as described above with respect to Figure 1). Generate a light preamble and control frame corresponding to type 1, type 2, or type 3 (block 814). The control frame (e.g., D-ACK configuration field 419 in FIG. 4B) includes information indicating the D-ACK type and other D-ACK configuration information corresponding to the type.

예시적인 ACK 프로토콜 프로세서(208)가 타입 1 D-ACK로 동작하는 경우(블록(816)에서 타입 1), 예시적인 패킷 생성기(206)는 라이트 프리앰블, 제어 프레임 및 수신된 UL 데이터 패킷의 순서에 대응하는 순서의 ACK-IE를 포함하는 D-ACK 데이터 패킷을 생성한다(블록(818)). 예를 들어, ACK-IE는 수신된 UL 데이터 패킷의 연속된 순서에 대응하는 연속된 순서일 수 있다(예를 들어, 제 1 ACK-IE는 제 1 수신된 UL 데이터 패킷에 대응하고, 제 2 ACK-IE는 제 2 수신된 UL 데이터 패킷에 대응한다). 블록(820)에서, 예시적인 컴포넌트 인터페이스(200)는 예시적인 D-ACK 데이터 패킷을 예시적인 STA(104, 106, 108)로 전송하도록 라디오 아키텍처(110)에 지시한다.If the exemplary ACK protocol processor 208 is operating with a type 1 D-ACK (Type 1 at block 816), the exemplary packet generator 206 may Generate a D-ACK data packet containing the corresponding sequence of ACK-IEs (block 818). For example, the ACK-IE may be a sequential order corresponding to a consecutive order of received UL data packets (e.g., the first ACK-IE corresponds to the first received UL data packet, the second ACK-IE corresponds to the second received UL data packet). At block 820, the example component interface 200 directs the radio architecture 110 to transmit an example D-ACK data packet to the example STAs 104, 106, and 108.

예시적인 ACK 프로토콜 프로세서(208)가 타입 2 D-ACK로 동작하는 경우(블록(816)에서 타입 2), 예시적인 패킷 생성기(206)는 라이트 프리앰블, 제어 프레임 및 UL 데이터를 수신하는데 사용된 RU에 대응하는 ACK-IE를 포함하는 D-ACK 데이터 패킷을 생성한다(블록(822)). 예를 들어, 제 1 UL 데이터가 제 1 RU에서 수신된 경우, 패킷 생성기(206)는 제 1 UL 데이터에 대한 ACK가 제 1 RU를 통해 전송되도록 생성한다. 블록(824)에서, 예시적인 컴포넌트 인터페이스(200)는 수신된 UL 데이터에 대응하는 RU 를 통해 예시적인 D-ACK 데이터 패킷을 예시적인 STA(104, 106, 108)로 전송하도록 라디오 아키텍처(110)에 지시한다.When the exemplary ACK protocol processor 208 operates with type 2 D-ACK (Type 2 at block 816), the exemplary packet generator 206 configures the RU used to receive the light preamble, control frame, and UL data. Generate a D-ACK data packet containing the ACK-IE corresponding to (block 822). For example, when first UL data is received in the first RU, packet generator 206 generates an ACK for the first UL data to be transmitted through the first RU. At block 824, the example component interface 200 configures the radio architecture 110 to transmit example D-ACK data packets to example STAs 104, 106, and 108 via RUs corresponding to the received UL data. Directed to.

예시적인 ACK 프로토콜 프로세서(208)가 타입 3 D-ACK로 동작하는 경우(블록(816)에서 타입 3), 예시적인 패킷 생성기(206)는 라이트 프리앰블, 제어 프레임 및 ACK가 대응하는 STA(104, 106, 108)를 식별하는 식별자를 갖는 ACK-IE를 포함하는 D-ACK 데이터 패킷을 생성한다(블록(826)). 블록(828)에서, 예시적인 컴포넌트 인터페이스(200)는 전송 기회를 위한 프리앰블의 제어 프레임에 정의되고 STA(104, 106, 108) 각각에 대해 미리 정의된 RU에 대응하는 RU를 통해 예시적인 D-ACK 데이터 패킷을 전송하도록 라디오 아키텍처(110)에 지시한다.If the example ACK protocol processor 208 is operating with type 3 D-ACK (Type 3 at block 816), the example packet generator 206 generates the light preamble, control frame, and ACK to the corresponding STA 104, Generate a D-ACK data packet containing an ACK-IE with an identifier identifying 106, 108 (block 826). At block 828, the example component interface 200 connects the example D-D-D-D-D-D-D through a RU defined in the control frame of the preamble for the transmission opportunity and corresponding to a predefined RU for each of the STAs 104, 106, and 108. Instructs the radio architecture 110 to transmit an ACK data packet.

도 9는 DL 데이터 전송을 위한 ACK 시그널링 프로토콜을 가능하도록 하기 위해 도 1의 예시적인 AP(102) 내의 도 1 및/또는 도 2의 예시적인 AP 기반 스케줄링/ACK 제어기(112)에 의해 실행될 수 있는 예시적인 머신 판독 가능 명령어를 나타내는 예시적인 흐름도(900)이다. 도 9의 예는 도 1의 네트워크에서 예시적인 AP(102)와 관련하여 설명되지만, 명령어는 임의의 네트워크에서 임의의 타입의 AP에 의해 실행될 수 있다.FIG. 9 illustrates a method that may be implemented by the example AP-based scheduling/ACK controller 112 of FIG. 1 and/or FIG. 2 within the example AP 102 of FIG. 1 to enable the ACK signaling protocol for DL data transmission. An example flow diagram 900 depicts example machine-readable instructions. Although the example of FIG. 9 is described with respect to the example AP 102 in the network of FIG. 1, the instructions may be executed by any type of AP in any network.

블록 902에서, 예시적인 컴포넌트 인터페이스(200)는 ACK 정보를 포함하는 동기식 전송 기회(S-TXOP) 프리앰블의 제어 프레임을 전송한다. 예를 들어, 예시적인 STXOP-SIG-B(410)는 ACK 타입(예를 들어, 즉시, 지연 타입 1, 2 또는 3) 및/또는 ACK를 전송하기 위해 다른 STA에 대한 D-ACK 리소스 할당에서 확인되는 DL 구간의 개수를 포함할 수 있다. 블록(904)에서, 예시적인 컴포넌트 인터페이스(200)는 (예를 들어, 하나 이상의 ACK 타입에 대응하는) 미리 정의된 전송 프로토콜에 따라 예시적인 STA(104, 106, 108) 중 하나 이상으로 DL 패킷을 전송하도록 라디오 아키텍처(110)에 지시한다. 블록(906)에서, 예시적인 ACK 프로토콜 프로세서(208)는 현재 사용되는 ACK 프로토콜이 즉시 ACK 프로토콜인지 또는 D-ACK 프로토콜인지 결정한다. 예시적인 ACK 프로토콜 프로세서(208)는 예시적인 애플리케이션 프로세서(1310)로부터 (예를 들어, 컴포넌트 인터페이스(200)를 통해) 명령어를 수신하여 (예를 들어, 임의의 타입의) ACK 프로토콜 또는 D-ACK 프로토콜을 사용하여 동작할 수 있다. 일부 예에서, ACK 프로토콜은 사용자 및/또는 제조자의 선호도에 근거하여 결정되고 및/또는 예시적인 AP(102)에서 미리 설정된다.At block 902, the example component interface 200 transmits a control frame in a Synchronous Transmission Opportunity (S-TXOP) preamble that includes ACK information. For example, the exemplary STXOP-SIG-B 410 may determine the ACK type (e.g., immediate, delayed type 1, 2, or 3) and/or D-ACK resource allocation to other STAs to transmit the ACK. The number of confirmed DL sections may be included. At block 904, the example component interface 200 transmits a DL packet to one or more of the example STAs 104, 106, 108 according to a predefined transport protocol (e.g., corresponding to one or more ACK types). Instructs the radio architecture 110 to transmit. At block 906, the exemplary ACK protocol processor 208 determines whether the ACK protocol currently used is the immediate ACK protocol or the D-ACK protocol. The exemplary ACK protocol processor 208 may receive instructions (e.g., via component interface 200) from the exemplary application processor 1310 to execute an ACK protocol (e.g., of any type) or D-ACK. It can operate using protocols. In some examples, the ACK protocol is determined based on user and/or manufacturer preferences and/or is preset at the exemplary AP 102.

예시적인 ACK 프로토콜 프로세서(208)가 ACK 프로토콜이 즉시 ACK 프로토콜이라고 결정하면(블록(906)에서 즉시), 컴포넌트 인터페이스(200)는 예시적인 STA(104, 106, 108)로부터 ACK를 상이한 RU에서 수신한다(블록(908)). 블록(910)에서, 예시적인 ACK 프로토콜 프로세서(208)는 DL 데이터 패킷을 전송하는데 사용되는 RU에 근거하여 수신된 ACK 중 어떤 것이 전송된 DL 데이터 패킷에 대응하는지 추정한다. 예를 들어, 예시적인 컴포넌트 인터페이스(200)가 제 1 RU를 통해 DL 데이터를 전송하는 경우, 대응하는 STA는 제 1 RU를 통해 ACK로 응답할 것이다. 따라서, ACK 프로토콜 프로세서(208)는 ACK가 RU를 통해 수신될 때, ACK가 동일한 RU를 통해 전송된 DL 패킷에 대응한다고 추정할 수 있다.If the exemplary ACK protocol processor 208 determines that the ACK protocol is an immediate ACK protocol (immediately at block 906), component interface 200 receives ACKs from exemplary STAs 104, 106, 108 in different RUs. Do (block 908). At block 910, the exemplary ACK protocol processor 208 estimates which of the received ACKs correspond to the transmitted DL data packet based on the RU used to transmit the DL data packet. For example, if the example component interface 200 transmits DL data through the first RU, the corresponding STA will respond with an ACK through the first RU. Accordingly, the ACK protocol processor 208 may assume that when an ACK is received through a RU, the ACK corresponds to a DL packet transmitted through the same RU.

예시적인 ACK 프로토콜 프로세서(208)가 ACK 프로토콜이 지연 ACK 프로토콜이라고 결정하는 경우(블록(906)에서 지연), 구간 추적기(202)는 D-ACK를 수신할 때인지 결정한다(블록(912)). 전술된 것과 같이, D-ACK는 복수의 전송 구간 이후에 보내질 수 있다. 따라서, 구간 추적기(202)는 전송 구간을 추적하여 D-ACK를 수신할 때를 결정한다. 예시적인 구간 추적기(202)가 D-ACK를 수신할 때가 아니라고 결정하는 경우(블록(912)에서 아니오), 컴포넌트 인터페이스(200)는 D-ACK를 수신할 때가 될 때까지 ACK 프로토콜에 따라 추가 DL 데이터 패킷을 계속 전송한다(블록(914)). 예시적인 구간 추적기(202)가 D-ACK를 수신할 때라고 결정하는 경우(블록(912)에서 예), 예시적인 컴포넌트 인터페이스(200)는 STA(104, 106, 108)로부터 D-ACK를 수신한다(블록(916)).If the exemplary ACK protocol processor 208 determines that the ACK protocol is a delayed ACK protocol (delayed at block 906), interval tracker 202 determines when to receive a D-ACK (block 912). . As described above, D-ACK may be sent after multiple transmission periods. Accordingly, the section tracker 202 tracks the transmission section and determines when to receive the D-ACK. If the exemplary leg tracker 202 determines that it is not time to receive a D-ACK (No at block 912), component interface 200 may send additional DL according to the ACK protocol until it is time to receive a D-ACK. Continue sending data packets (block 914). If the exemplary interval tracker 202 determines that it is time to receive a D-ACK (Yes at block 912), the exemplary component interface 200 receives the D-ACK from the STAs 104, 106, and 108. (Block 916).

예시적인 ACK 프로토콜 프로세서(208)가 타입 1 D-ACK로 동작하는 경우(블록(918)에서 타입 1), 예시적인 ACK 프로토콜 프로세서(208)는 ACK를 수신하는데 사용된 RU 및/또는 DL 전송 구간의 순서에 근거하여 어떤 ACK가 각각의 전송된 DL 데이터 패킷에 대응하는지 추정한다(블록(920)). 예를 들어, 제 1 전송 구간에서 STA(104)가 수신한 DL 데이터는 제 1 RU에서 수신되고 있는 ACK에 대응할 수 있다. 따라서, ACK 프로토콜 프로세서(208)는 ACK가 수신된 RU를 결정하고 ACK가 대응하는 전송 구간에서 수신된 DL 데이터에 근거한다고 추정할 수 있다.If the exemplary ACK protocol processor 208 is operating with a type 1 D-ACK (Type 1 at block 918), the exemplary ACK protocol processor 208 may determine the RU and/or DL transmission interval used to receive the ACK. Estimate which ACK corresponds to each transmitted DL data packet based on the order (block 920). For example, DL data received by the STA 104 in the first transmission interval may correspond to the ACK being received in the first RU. Accordingly, the ACK protocol processor 208 can determine the RU from which the ACK was received and assume that the ACK is based on the DL data received in the corresponding transmission interval.

예시적인 ACK 프로토콜 프로세서(208)가 타입 2 D-ACK로 동작하는 경우(블록(918)에서 타입 2), 예시적인 ACK 프로토콜 프로세서(208)는 DL 데이터 패킷을 전송하는데 사용된 RU에 근거하여 수신된 ACK 중 어떤 것이 전송된 DL 데이터 패킷에 대응하는지 추정한다(블록(922)). 예를 들어, 예시적인 컴포넌트 인터페이스(200)가 제 1 RU를 통해 DL 데이터를 전송한 경우, 대응하는 STA는 제 1 RU를 통해 ACK로 응답할 것이다. 따라서, ACK 프로토콜 프로세서(208)는 ACK가 RU를 통해 수신될 때, ACK가 동일한 RU를 통해 전송된 DL 패킷에 대응한다고 추정할 수 있다.If the exemplary ACK protocol processor 208 is operating with a type 2 D-ACK (Type 2 at block 918), the exemplary ACK protocol processor 208 may determine whether to receive a DL data packet based on the RU used to transmit the DL data packet. Estimate which of the received ACKs corresponds to the transmitted DL data packet (block 922). For example, if the example component interface 200 transmitted DL data through the first RU, the corresponding STA would respond with an ACK through the first RU. Accordingly, the ACK protocol processor 208 may assume that when an ACK is received through a RU, the ACK corresponds to a DL packet transmitted through the same RU.

예시적인 ACK 프로토콜 프로세서(208)가 타입 3 D-ACK로 동작하는 경우(블록(918)에서 타입 3), 예시적인 ACK 프로토콜 프로세서(208)는 ACK를 전송하기 위해 각 STA에 대해 예약된 RU를 식별하는 제어 프레임(예를 들어, 도 4a의 STXOP-SIG-B(410))으로부터의 정보에 근거하여 수신된 ACK 중 어떤 것이 전송된 DL 데이터 패킷에 대응하는지 추정한다(블록(924)). 예를 들어, 제어 프레임은 STA(104)가 전송 기회 동안 제 1 RU를 통해 ACK를 전송해야 함을 식별할 수 있다. 따라서, ACK 프로토콜 프로세서(208)는 제 1 RU를 통해 수신된 임의의 ACK가 STA(104)로의 DL 데이터에 대응한다고 결정한다.If the exemplary ACK protocol processor 208 is operating with type 3 D-ACK (Type 3 at block 918), the exemplary ACK protocol processor 208 may use a RU reserved for each STA to transmit an ACK. Estimate which of the received ACKs corresponds to the transmitted DL data packet based on information from the identifying control frame (e.g., STXOP-SIG-B 410 in Figure 4A) (block 924). For example, the control frame may identify that the STA 104 should transmit an ACK on the first RU during the transmission opportunity. Accordingly, ACK protocol processor 208 determines that any ACK received via the first RU corresponds to DL data to STA 104.

도 10은 반정적 스케줄링을 가능하도록 하기 위해 도 1의 예시적인 STA(104, 106, 108) 중 하나 내의 도 1 및/또는 도 3의 예시적인 STA 기반 스케줄링/ACK 제어기(114)에 의해 실행될 수 있는 예시적인 머신 판독 가능 명령어를 나타내는 예시적인 흐름도(1000)이다. 도 10의 예가 도 1의 네트워크에서 예시적인 STA(104, 106, 108)와 관련하여 설명되지만, 명령어는 임의의 네트워크에서 임의의 타입 및/또는 개수의 STA에 의해 실행될 수 있다.10 may be implemented by the example STA-based scheduling/ACK controller 114 of FIG. 1 and/or FIG. 3 within one of the example STAs 104, 106, 108 of FIG. 1 to enable semi-static scheduling. This is an example flow diagram 1000 representing example machine-readable instructions. Although the example of FIG. 10 is described with respect to example STAs 104, 106, and 108 in the network of FIG. 1, the instructions may be executed by any type and/or number of STAs in any network.

블록(1002)에서, 예시적인 컴포넌트 인터페이스(300)는 라디오 아키텍처(110)를 통해 전송 기회를 위한 S-TXOP 프리앰블(402)을 수신한다. 블록(1004)에서, 예시적인 패킷 프로세서(304)는 프리앰블(402)에 근거하여 ACK 정보를 결정한다. 예를 들어, 패킷 프로세서(304)는 S-TXOP 프리앰블(402)의 STXOP-SIG-B 프레임(410)을 처리하여 ACK 또는 D-ACK 타입, D-ACK가 전송되기 전의 전송 구간의 개수, D-ACK 구성 정보, 및/또는 ACK를 전송하기 위한 서로 다른 STA로의 리소스 할당을 결정할 수 있다. 블록(1006)에서, 예시적인 컴포넌트 인터페이스(300)는 예시적인 AP(102)로부터 DL 데이터를 수신한다.At block 1002, example component interface 300 receives S-TXOP preamble 402 for a transmission opportunity via radio architecture 110. At block 1004, the exemplary packet processor 304 determines ACK information based on the preamble 402. For example, the packet processor 304 processes the STXOP-SIG-B frame 410 of the S-TXOP preamble 402 to determine the ACK or D-ACK type, the number of transmission intervals before D-ACK is transmitted, and D -ACK configuration information and/or resource allocation to different STAs for transmitting ACK may be determined. At block 1006, the example component interface 300 receives DL data from the example AP 102.

블록(1008)에서, 예시적인 ACK 프로토콜 프로세서(310)는 현재 사용되는 ACK 프로토콜이 즉시 ACK 프로토콜인지 또는 D-ACK 프로토콜인지 결정한다. 예시적인 ACK 프로토콜 프로세서(310)는 블록(1004)에서 결정된 ACK 정보에 근거하여 ACK 프로토콜이 즉시 ACK인지 또는 D-ACK인지 결정한다. 예시적인 ACK 프로토콜 프로세서(310)가 ACK 프로토콜이 즉시 ACK 프로토콜이라고 결정하는 경우(블록(1008)에서 즉시), 패킷 생성기(306)는 수신 RU를 통해 수신된 데이터에 근거하여 비트 맵을 포함하는 ACK(예를 들어, 도 4a의 예시적인 ACK(414a, 414b, 419a, 419b))를 생성한다(블록(1010)). 블록(1012)에서, 예시적인 컴포넌트 인터페이스(300)는 DL 데이터가 수신된 곳에 대응하는 RU를 통해 비트 맵을 포함하는 ACK를 전송하도록 라디오 아키텍처(110)에 지시한다. 예를 들어, DL 데이터가 제 1 RU를 통해 수신된 경우 ACK는 제 1 RU를 통해 전송된다.At block 1008, the exemplary ACK protocol processor 310 determines whether the ACK protocol currently used is the immediate ACK protocol or the D-ACK protocol. The exemplary ACK protocol processor 310 determines whether the ACK protocol is immediate ACK or D-ACK based on the ACK information determined at block 1004. If the exemplary ACK protocol processor 310 determines that the ACK protocol is an immediate ACK protocol (immediately at block 1008), packet generator 306 generates an ACK containing a bitmap based on data received via the receiving RU. Generate (e.g., example ACKs 414a, 414b, 419a, 419b in Figure 4A) (block 1010). At block 1012, the example component interface 300 instructs the radio architecture 110 to transmit an ACK containing a bitmap on the RU corresponding to where the DL data was received. For example, if DL data is received through the first RU, ACK is transmitted through the first RU.

예시적인 ACK 프로토콜 프로세서(310)가 ACK 프로토콜이 D-ACK 프로토콜이라고 결정하는 경우(블록(1008)에서 지연), 구간 추적기(302)는 D-ACK를 보낼 때인지 결정한다(블록(1014)). 전술된 것과 같이, D-ACK는 복수의 전송 구간 이후에 보내질 수 있다. 따라서, 구간 추적기(302)는 전송 구간을 추적하여 D-ACK를 전송할 때를 결정한다. 예시적인 구간 추적기(302)가 D-ACK를 보낼 때가 아니라고 결정하는 경우(블록(1014)에서 아니오), 컴포넌트 인터페이스(300)는 D-ACK를 전송할 때가 될 때까지 추가 DL 데이터 패킷을 계속 수신한다(블록(1016)). 예시적인 구간 추적기(302)가 D-ACK를 보낼 때라고 결정하는 경우(블록(1014)에서 예), 예시적인 패킷 생성기(306)는 D-ACK(예를 들어, 도 4b의 예시적인 D-ACK(414b))를 생성한다(블록(1018)). 예시적인 D-ACK는 수신된 DL 데이터 패킷에 대응하는 비트 맵을 포함한다.If the exemplary ACK protocol processor 310 determines that the ACK protocol is a D-ACK protocol (delay at block 1008), interval tracker 302 determines whether it is time to send a D-ACK (block 1014). . As described above, D-ACK may be sent after multiple transmission periods. Accordingly, the section tracker 302 tracks the transmission section and determines when to transmit the D-ACK. If the exemplary interval tracker 302 determines that it is not time to send a D-ACK (No at block 1014), component interface 300 continues to receive additional DL data packets until it is time to send a D-ACK. (Block(1016)). When the exemplary interval tracker 302 determines that it is time to send a D-ACK (yes at block 1014), the exemplary packet generator 306 sends the D-ACK (e.g., the exemplary D-ACK in Figure 4B). (414b)) (block 1018). An example D-ACK includes a bit map corresponding to the received DL data packet.

예시적인 ACK 프로토콜 프로세서(310)가 타입 1 D-ACK로 동작하는 경우(블록(1020)에서 타입 1), 도 3의 예시적인 컴포넌트 인터페이스(300)는 DL 패킷이 수신된 전송 구간에 대응하는 RU를 통해 D-ACK를 전송하도록 라디오 아키텍처(110)에 지시한다(블록(1022)). 예를 들어, DL 데이터가 제 1 전송 구간에서 수신된 경우 컴포넌트 인터페이스(300)는 제 1 전송 구간에 대응하는 RU를 통해 D-ACK를 전송한다. RU-전송 구간의 대응은 전송 기회 프리앰블(예를 들어, 도 4의 S-TXOP 프리앰블(402))의 제어 프레임(예를 들어, 도 4a의 STXOP-SIG-B(410))에서 D-ACK 특성의 일부로서 식별된다. 예시적인 ACK 프로토콜 프로세서(208)가 타입 2 D-ACK로 동작하는 경우(블록(1020)에서 타입 2), 예시적인 컴포넌트 인터페이스(300)는 DL 데이터가 수신된 RU에 대응하는 RU를 통해 D-ACK를 전송하도록 라디오 아키텍처(110)에 지시한다(블록(1024)). 예를 들어, DL 데이터가 제 1 RU에서 수신된 경우 컴포넌트 인터페이스(300)는 제 1 RU를 사용하여 D-ACK를 전송한다. 예시적인 ACK 프로토콜 프로세서(208)가 타입 3 D-ACK로 동작하는 경우(블록(1020)에서 타입 3), 예시적인 컴포넌트 인터페이스(300)는 S-TXOP 프리앰블에서 식별된 RU를 통해 D-ACK를 전송하도록 라디오 아키텍처(110)에 지시한다(블록(1028)).When the example ACK protocol processor 310 operates with Type 1 D-ACK (Type 1 at block 1020), the example component interface 300 of FIG. 3 configures the RU corresponding to the transmission interval in which the DL packet was received. Instructs the radio architecture 110 to transmit D-ACK via (block 1022). For example, when DL data is received in the first transmission interval, the component interface 300 transmits a D-ACK through the RU corresponding to the first transmission interval. The correspondence of the RU-transmission interval is D-ACK in the control frame (e.g., STXOP-SIG-B 410 in FIG. 4A) of the transmission opportunity preamble (e.g., S-TXOP preamble 402 in FIG. 4) Identified as part of a characteristic. If the example ACK protocol processor 208 is operating with a type 2 D-ACK (Type 2 at block 1020), the example component interface 300 may transmit the D-ACK through the RU corresponding to the RU on which the DL data was received. Instructs radio architecture 110 to transmit an ACK (block 1024). For example, when DL data is received in the first RU, the component interface 300 transmits a D-ACK using the first RU. If the example ACK protocol processor 208 is operating with type 3 D-ACK (Type 3 at block 1020), the example component interface 300 may send the D-ACK over the RU identified in the S-TXOP preamble. Instruct radio architecture 110 to transmit (block 1028).

도 11은 반정적 스케줄링을 가능하도록 하기 위해 도 1의 예시적인 STA(104, 106, 108) 중 하나 내의 도 1 및/또는 도 3의 예시적인 STA 기반 스케줄링/ACK 제어기(114)에 의해 실행될 수 있는 예시적인 머신 판독 가능 명령어를 나타내는 예시적인 흐름도(1100)이다. 도 11의 예가 도 1의 네트워크에서 예시적인 STA(104, 106, 108)와 관련하여 설명되지만, 명령어는 임의의 네트워크에서 임의의 타입 및/또는 개수의 STA에 의해 실행될 수 있다.11 may be implemented by the example STA-based scheduling/ACK controller 114 of FIG. 1 and/or FIG. 3 within one of the example STAs 104, 106, 108 of FIG. 1 to enable semi-static scheduling. An example flow diagram 1100 depicts example machine-readable instructions. Although the example of FIG. 11 is described with respect to example STAs 104, 106, and 108 in the network of FIG. 1, the instructions may be executed by any type and/or number of STAs in any network.

블록(1102)에서, 예시적인 컴포넌트 인터페이스(300)는 (예를 들어, 하나 이상의 ACK 타입에 대응하는) 미리 정의된 전송 프로토콜에 따라 라디오 아키텍처(110)를 통해 UL 패킷을 예시적인 AP(102)로 전송한다. 블록(1104)에서, 예시적인 ACK 프로토콜 프로세서(310)는 현재 사용되는 ACK 프로토콜이 즉시 ACK 프로토콜인지 또는 D-ACK 프로토콜인지 결정한다. 일부 예에서, 예시적인 ACK 프로토콜 프로세서(310)는 S-TXOP 프리앰블(402)의 수신된 제어 프레임(예를 들어, 예시적인 STXOP SIG-B(410))의 정보에 근거하여 프로토콜이 즉시 ACK 프로토콜인지 또는 지연 ACK 프로토콜인지 결정한다.At block 1102, the example component interface 300 transmits UL packets to the example AP 102 via the radio architecture 110 according to a predefined transport protocol (e.g., corresponding to one or more ACK types). send to At block 1104, the exemplary ACK protocol processor 310 determines whether the ACK protocol currently used is the immediate ACK protocol or the D-ACK protocol. In some examples, the exemplary ACK protocol processor 310 may cause the protocol to immediately execute the ACK protocol based on information in the received control frame of the S-TXOP preamble 402 (e.g., exemplary STXOP SIG-B 410). Determine whether it is an acknowledged or delayed ACK protocol.

예시적인 ACK 프로토콜 프로세서(310)가 ACK 프로토콜이 즉시 ACK 프로토콜이라고 결정하는 경우(블록(1104)에서 즉시), 컴포넌트 인터페이스(300)는 AP(102)로부터 상이한 RU에서 ACK를 수신한다(블록(1106)). 블록(1108)에서, 예시적인 ACK 프로토콜 프로세서(310)는 UL 데이터 패킷을 전송하는데 사용된 RU에 근거하여 수신된 ACK 중 어떤 것이 전송된 UL 데이터 패킷에 대응하는지 추정한다. 예를 들어, 예시적인 컴포넌트 인터페이스(300)가 제 1 RU를 통해 UL 데이터를 전송한 경우, AP(102)는 제 1 RU를 통해 ACK로 응답할 것이다. 따라서 ACK 프로토콜 프로세서(310)는 UL 데이터를 전송하는데 사용된 RU에 대응하는 ACK가 대응하는 ACK라고 추정할 수 있다.If the exemplary ACK protocol processor 310 determines that the ACK protocol is an immediate ACK protocol (immediately at block 1104), component interface 300 receives an ACK at a different RU from the AP 102 (at block 1106 )). At block 1108, the exemplary ACK protocol processor 310 estimates which of the received ACKs correspond to the transmitted UL data packet based on the RU used to transmit the UL data packet. For example, if the example component interface 300 transmitted UL data on the first RU, AP 102 would respond with an ACK on the first RU. Therefore, the ACK protocol processor 310 can estimate that the ACK corresponding to the RU used to transmit UL data is the corresponding ACK.

예시적인 ACK 프로토콜 프로세서(310)가 ACK 프로토콜이 지연 ACK 프로토콜이라고 결정하는 경우(블록(1104)에서 지연), 구간 추적기(302)는 D-ACK를 수신할 때인지 결정한다(블록(1110)). 전술된 것과 같이, D-ACK는 복수의 전송 구간 이후에 보내질 수 있다. 따라서, 구간 추적기(302)는 전송 구간을 추적하여 D-ACK를 수신할 때를 결정한다. 예시적인 구간 추적기(302)가 D-ACK를 수신할 때가 아니라고 결정하는 경우(블록(1110)에서 아니오), 예시적인 STA 기반 스케줄링/ACK 제어기(114)는 D-ACK를 수신할 때가 될 때까지 ACK 프로토콜에 따라 계속 동작한다(블록(1112)). 예시적인 구간 추적기(302)가 D-ACK를 수신할 때라고 결정하는 경우(블록(1110)에서 예), 예시적인 컴포넌트 인터페이스(300)는 하나 이상의 RU를 통해 예시적인 AP(102)로부터 D-ACK를 수신한다(블록(1114)).If the exemplary ACK protocol processor 310 determines that the ACK protocol is a delayed ACK protocol (delayed at block 1104), interval tracker 302 determines when to receive a D-ACK (block 1110). . As described above, D-ACK may be sent after multiple transmission periods. Accordingly, the section tracker 302 tracks the transmission section and determines when to receive the D-ACK. If the exemplary interval tracker 302 determines that it is not time to receive a D-ACK (no at block 1110), the exemplary STA-based scheduling/ACK controller 114 continues until it is time to receive a D-ACK. Continue operating according to the ACK protocol (block 1112). When the exemplary interval tracker 302 determines that it is time to receive a D-ACK (Yes at block 1110), the exemplary component interface 300 receives the D-ACK from the exemplary AP 102 via one or more RUs. Receive (block 1114).

블록(1116)에서, 예시적인 패킷 프로세서(304)는 수신된 ACK(들)가 타입 1 D-ACK, 타입 2 D-ACK 또는 타입 3 D-ACK에 대응하는지 결정한다. 예를 들어, 패킷 프로세서(304)는 수신된 ACK(들)를 처리하고 D-ACK(419a)의 D-ACK 구성 필드(454)에 근거하여 D-ACK 타입이 무엇인지 결정한다. 예시적인 패킷 프로세서(304)가 수신된 ACK(들)가 타입 1 D-ACK에 대응한다고 결정하는 경우(블록(1116)에서 타입 1), 예시적인 ACK 프로토콜 프로세서(310)는 UL 데이터가 전송된 전송 구간에 근거하여 어떤 ACK-IE가 전송된 UL 데이터 패킷에 대응하는지 추정한다(블록(1118)). 예를 들어 UL 데이터가 제 1 전송 구간에서 전송된 경우 ACK-IE는 제 1 전송 구간에 대응할 것이다. ACK-IE/전송 구간의 대응은 D-ACK 구성 프레임(454) 또는 STXOP-SIG-B 프레임(410)에서 식별될 수 있다. 예시적인 패킷 프로세서(304)가 수신된 ACK(들)가 타입 2 D-ACK에 대응한다고 결정하는 경우(블록(1116)에서 타입 2), 예시적인 ACK 프로토콜 프로세서(310)는 UL 데이터 패킷을 전송하는데 사용된 RU에 근거하여 어떤 ACK가 각각의 데이터 패킷에 대응하는지 추정한다(블록(1120)). 예를 들어, UL 데이터 패킷(들)이 제 1 RU를 사용하여 전송된 경우, 예시적인 ACK 프로토콜 프로세서(310)는 제 1 RU에서 수신된 ACK가 전송된 UL 데이터에 대응하는 ACK라고 추정한다. 예시적인 패킷 프로세서(304)가 수신된 ACK(들)가 타입 3 D-ACK에 대응한다고 결정하는 경우(블록(1116)에서 타입 3), 예시적인 ACK 프로토콜 프로세서(310)는 (예를 들어, AP(102)에 의해 사전 정의된) S-TXOP 프리앰블(402)의 제어 프레임(예를 들어, 도 4a의 예시적인 STXOP-SIG-B 프레임(410))으로부터의 정보에 근거하여 어떤 ACK가 전송된 UL 데이터 패킷에 대응하는지 추정한다(블록(1122)).At block 1116, the example packet processor 304 determines whether the received ACK(s) correspond to a Type 1 D-ACK, Type 2 D-ACK, or Type 3 D-ACK. For example, packet processor 304 processes the received ACK(s) and determines what the D-ACK type is based on the D-ACK configuration field 454 of D-ACK 419a. If the exemplary packet processor 304 determines that the received ACK(s) correspond to a Type 1 D-ACK (Type 1 at block 1116), the exemplary ACK protocol processor 310 determines whether the UL data was transmitted. Based on the transmission interval, estimate which ACK-IE corresponds to the transmitted UL data packet (block 1118). For example, if UL data is transmitted in the first transmission interval, ACK-IE will correspond to the first transmission interval. The correspondence of the ACK-IE/transmission interval can be identified in the D-ACK configuration frame 454 or the STXOP-SIG-B frame 410. If the exemplary packet processor 304 determines that the received ACK(s) correspond to a Type 2 D-ACK (Type 2 at block 1116), the exemplary ACK protocol processor 310 transmits a UL data packet. Estimate which ACK corresponds to each data packet based on the RU used to do so (block 1120). For example, if UL data packet(s) were transmitted using a first RU, the exemplary ACK protocol processor 310 assumes that the ACK received at the first RU is the ACK corresponding to the transmitted UL data. If the exemplary packet processor 304 determines that the received ACK(s) correspond to a Type 3 D-ACK (Type 3 at block 1116), the exemplary ACK protocol processor 310 (e.g., Which ACKs are transmitted based on information from the control frame of the S-TXOP preamble 402 (e.g., the example STXOP-SIG-B frame 410 in FIG. 4A) (predefined by the AP 102) It is estimated whether it corresponds to a UL data packet (block 1122).

도 12a 내지 도 12h는 여기에 설명된 ACK 시그널링 프로토콜에 대한 타이밍도를 도시한다. 도 12a는 DL 전송을 위한 즉시 ACK에 대한 예시적인 타이밍도(1200)를 도시한다. 도 12b는 UL 전송을 위한 즉시 ACK에 대한 예시적인 타이밍도(1206)를 도시한다. 도 12c는 DL 전송을 위한 타입 1 D-ACK에 대한 예시적인 타이밍도(1212)를 도시한다. 도 12d는 DL 전송을 위한 타입 2 D-ACK에 대한 예시적인 타이밍도(1218)를 도시한다. 도 12e는 DL 전송을 위한 타입 3 D-ACK에 대한 예시적인 타이밍도(1224)를 도시한다. 도 12f는 UL 전송을 위한 타입 1 D-ACK에 대한 예시적인 타이밍도(1230)를 도시한다. 도 12g는 UL 전송을 위한 타입 2 D-ACK에 대한 예시적인 타이밍도(1236)를 도시한다. 도 12h는 UL 전송을 위한 타입 3 D-ACK에 대한 예시적인 타이밍도(1244)를 도시한다. 도 12a 내지 도 12h의 예시적인 타이밍도는 예시적인 STA(104, 106, 108)에 대응(예를 들어, 예시적인 STA x는 STA(104)에 대응할 수 있고, 예시적인 STA y는 STA(106)에 대응할 수 있고, 예시적인 STA z는 STA(108)에 대응할 수 있음)하지만, 타이밍도는 임의의 개수 및/또는 타입의 STA와 함께 사용될 수 있다.Figures 12A-12H show timing diagrams for the ACK signaling protocol described herein. FIG. 12A shows an example timing diagram 1200 for immediate ACK for DL transmission. Figure 12B shows an example timing diagram 1206 for immediate ACK for UL transmission. Figure 12C shows an example timing diagram 1212 for Type 1 D-ACK for DL transmission. FIG. 12D shows an example timing diagram 1218 for Type 2 D-ACK for DL transmission. Figure 12E shows an example timing diagram 1224 for Type 3 D-ACK for DL transmission. Figure 12F shows an example timing diagram 1230 for Type 1 D-ACK for UL transmission. Figure 12G shows an example timing diagram 1236 for Type 2 D-ACK for UL transmission. Figure 12H shows an example timing diagram 1244 for Type 3 D-ACK for UL transmission. The example timing diagrams of FIGS. 12A-12H correspond to example STAs 104, 106, and 108 (e.g., example STA x may correspond to STA 104, example STA y may correspond to STA 106 ), and the example STA z may correspond to STA 108), but the timing diagram may be used with any number and/or type of STA.

도 12a는 상이한 RU를 사용하여 예시적인 DL 집합 데이터 패킷(1202)(예를 들어, A-MPDU)을 예시적인 STA(예를 들어, STA x, STA y 및 STA z)로 전송하는 예시적인 AP(102)를 도시한다. 예를 들어, RU0는 STA x로의 DL 전송에 사용되고, RUn-1은 STA y로의 DL 전송에 사용된다. 전송 구간 동안 DL 데이터 패킷의 전송에 대한 응답으로 STA x, STA y 및 STA z는 SIG-ACK(1024)로 응답한다. SIG-ACK는 대응하는 RU를 통해 수신된 DL 패킷에 대응하는 비트 맵을 갖는 라이트 프리앰블(예를 들어, RSYNC 프레임)을 포함한다. 예를 들어, STA x는 RU0를 통해 SIG-ACK를 AP(102)로 전송한다.FIG. 12A shows an example AP transmitting an example DL aggregate data packet 1202 (e.g., A-MPDU) to example STAs (e.g., STA x, STA y, and STA z) using different RUs. (102) is shown. For example, RU0 is used for DL transmission to STA x, and RUn-1 is used for DL transmission to STA y. In response to transmission of DL data packets during the transmission period, STA x, STA y, and STA z respond with SIG-ACK (1024). SIG-ACK includes a light preamble (e.g., RSYNC frame) with a bit map corresponding to the DL packet received on the corresponding RU. For example, STA x transmits SIG-ACK to AP 102 through RU0.

도 12b는 상이한 RU를 사용하여 예시적인 UL 집합 데이터 패킷(1208)(예를 들어, A-MPDU)을 예시적인 AP(102)로 전송하는 예시적인 STA x, STA y 및 STA z를 도시한다. 예를 들어, RU0은 STA x로부터의 UL 전송에 사용되고, RUn-1은 STA y로부터의 UL 전송에 사용된다. 전송 구간 동안 UL 데이터 패킷의 전송에 응답하여, AP(102)는 UL 데이터가 수신된 각각의 RU를 통해 각각의 STA에 예시적인 SIG-ACK(1210)로 응답한다. SIG-ACK는 대응하는 RU를 통해 수신된 UL 패킷에 대응하는 비트 맵을 갖는 라이트 프리앰블(예를 들어, RSYNC 프레임)을 포함한다. 예를 들어, AP는 RU0를 통해 SIG-ACK를 STA x로 전송한다.FIG. 12B shows an example STA For example, RU0 is used for UL transmission from STA x, and RUn-1 is used for UL transmission from STA y. In response to transmission of UL data packets during the transmission interval, AP 102 responds with an exemplary SIG-ACK 1210 to each STA via each RU for which UL data was received. SIG-ACK includes a light preamble (e.g., RSYNC frame) with a bit map corresponding to the UL packet received on the corresponding RU. For example, the AP transmits SIG-ACK to STA x through RU0.

도 12c는 상이한 전송 구간에 각각의 STA x, STA y 및 STA z로 주파수 대역에 걸쳐 DL 데이터 패킷(1214)을 전송하는 예시적인 AP(102)를 도시한다. 예를 들어, AP(102)는 제 1 전송 구간(t0)에 DL 데이터를 STA x로 전송하고, AP(102)는 제 2 전송 구간(t1)에 DL 데이터를 STA y에 전송하고, AP(102)는 제 n 전송 구간(tn)에 DL 데이터를 STA z에 전송한다. DL 데이터의 수신에 대한 응답으로, 예시적인 STA x, STA y 및 STA z는 전송 구간에 대응하는 RU를 통해 각각의 예시적인 SIG-ACK(1216)를 전송한다. 예를 들어, STA x는 제 1 RU0을 사용하여 제 1 전송 구간(t0)에 대응하는 ACK를 전송하고, STA y는 제 1 RU1을 사용하여 제 2 전송 구간(t1)에 대응하는 ACK를 전송한다.FIG. 12C shows an example AP 102 transmitting DL data packets 1214 across frequency bands to each STA x, STA y, and STA z in different transmission intervals. For example, the AP 102 transmits DL data to STA x in the first transmission period (t0), the AP 102 transmits DL data to STA y in the second transmission period (t1), and AP ( 102) transmits DL data to STA z in the n-th transmission period (tn). In response to receiving DL data, example STA x, STA y, and STA z each transmit example SIG-ACK 1216 through the RU corresponding to the transmission interval. For example, STA x transmits an ACK corresponding to the first transmission interval (t0) using the first RU0, and STA y transmits an ACK corresponding to the second transmission interval (t1) using the first RU1. do.

도 12d는 다양한 전송 구간에서 각각의 전송 구간 동안 동일한 RU를 사용하여 DL 데이터 패킷(예를 들어, 예시적인 DL MU PPDU(1220a-1220n))을 STA x, STA y 및 STA z로 전송하는 예시적인 AP(102)를 도시한다. 예를 들어, STA x는 모든 전송 구간에 걸쳐 RU0을 사용하여 AP(102)로부터의 DL 데이터를 수신하고, STA y는 모든 전송에 걸쳐 RUn-1을 사용하여 AP(102)로부터의 DL 데이터를 수신한다. DL 데이터의 수신에 대한 응답으로, 예시적인 STA x, STA y 및 STA z는 DL 전송에 사용된 RU에 대응하는 RU를 통해 예시적인 SIG-ACK(1216)를 전송한다. 예를 들어, STA x, STA y 및 STA z는 상이한 리소스 유닛을 통해 전송된 DL 패킷에 대응하는 ACK(1222)를 전송한다. 이러한 방식으로, STA x가 RU0를 통해 ACK를 전송했으므로, AP(102)는 RU0를 통한 ACK가 DL 데이터 패킷에 대응한다고 추정할 수 있다.FIG. 12D shows an example of transmitting DL data packets (e.g., example DL MU PPDUs 1220a-1220n) to STA x, STA y, and STA z using the same RU during each transmission interval in various transmission intervals. AP 102 is shown. For example, STA x receives DL data from AP 102 using RU0 across all transmissions, and STA y receives DL data from AP 102 using RUn-1 across all transmissions. Receive. In response to receiving DL data, the example STA x, STA y, and STA z transmit an example SIG-ACK 1216 on the RU corresponding to the RU used for DL transmission. For example, STA x, STA y, and STA z transmit ACKs 1222 corresponding to DL packets transmitted through different resource units. In this way, since STA x sent an ACK over RU0, AP 102 can assume that the ACK over RU0 corresponds to a DL data packet.

도 12e는 다양한 전송 구간에서 각각의 전송 구간 동안 상이한 RU를 사용하여 DL 데이터 패킷(예를 들어, 예시적인 DL MU PPDU(1226a-1226n))을 전송하는 예시적인 AP(102)를 도시한다. 예를 들어, STA x는 제 1 전송 구간에서 RU0를 사용하여 AP(102)로부터의 DL 데이터를 수신하고 제 2 전송 구간에서는 RUn-1을 사용하여 AP(102)로부터의 DL 데이터를 수신한다. DL 데이터의 수신에 대한 응답으로, 예시적인 STA x, STA y 및 STA z는 S-TXOP 프리앰블의 제어 프레임에서 식별된 STA에 대해 미리 설정된 RU에 대응하는 RU를 통해 예시적인 SIG-ACK(1228)를 전송한다. 예를 들어, 제어 프레임이 STA x에 대해서 RU0을 식별하므로, STA x는 RU0를 통해 전송된 DL 패킷에 대응하는 ACK를 전송한다.FIG. 12E shows an example AP 102 transmitting DL data packets (e.g., example DL MU PPDUs 1226a-1226n) in various transmission intervals using a different RU during each transmission interval. For example, STA x receives DL data from AP 102 using RU0 in the first transmission interval and receives DL data from AP 102 using RUn-1 in the second transmission interval. In response to receiving DL data, the exemplary STA transmit. For example, since the control frame identifies RU0 for STA x, STA x transmits an ACK corresponding to the DL packet transmitted through RU0.

도 12f는 상이한 전송 구간에서 주파수 대역에 걸쳐 UL 데이터 패킷(1232a-1232n)을 전송하는 예시적인 STA x, STA y 및 STA z를 도시한다. 예를 들어, STA x는 제 1 전송 구간(t0)에서 UL 데이터를 AP(102)로 전송하고, STA y는 제 2 전송 구간(t1)에서 UL 데이터를 AP(102)로 전송하고, STA z는 제 n 전송 구간(tn)에서 UL 데이터를 AP(102)로 전송한다. UL 데이터의 수신에 대한 응답으로, 예시적인 AP(102)는 전송 구간에 각각 대응하는 예시적인 ACK-IE(1234a-1234n)를 포함하는 D-ACK를 전송한다. 예를 들어, 제 1 ACK-IE(1234a)는 제 1 전송 구간(t0)에 대응하고, 제 2 ACK-IE(1234b)는 제 2 전송 구간(t1)에 대응한다. 이와 같은 방식으로, STA x, STA y 및 STA z는 어떤 ACK-IE(1234a-1234n)가 대응하는 STA x, STA y 및 STA z로부터의 UL 데이터에 대응하는지 추정할 수 있다.Figure 12F shows example STA x, STA y, and STA z transmitting UL data packets 1232a-1232n across frequency bands in different transmission intervals. For example, STA x transmits UL data to AP 102 in the first transmission interval (t0), STA y transmits UL data to AP 102 in the second transmission interval (t1), and STA z Transmits UL data to the AP 102 in the n-th transmission period (tn). In response to receiving UL data, the exemplary AP 102 transmits a D-ACK including exemplary ACK-IEs 1234a-1234n respectively corresponding to the transmission interval. For example, the first ACK-IE (1234a) corresponds to the first transmission interval (t0), and the second ACK-IE (1234b) corresponds to the second transmission interval (t1). In this way, STA x, STA y, and STA z can estimate which ACK-IE 1234a-1234n corresponds to UL data from the corresponding STA x, STA y, and STA z.

도 12g는 다양한 전송 구간에서 각각의 전송 구간 동안 동일한 RU를 사용하여 UL 데이터 패킷(예를 들어, UL MU PPDU(1238a-1238n))을 전송하는 예시적인 STA x, STA y 및 STA z를 도시한다. 예를 들어, STA x는 모든 전송 구간에 걸쳐 RU0을 사용하여 UL 데이터를 AP(102)로 전송하고, STA y는 모든 전송에 걸쳐 RUn-1을 사용하여 UL 데이터를 AP(102)로 전송한다. UL 데이터의 수신에 대한 응답으로, 예시적인 AP(102)는 UL 전송에 사용된 RU에 대응하는 RU를 통해 예시적인 SIG-ACK(1240)를 전송한다. 예를 들어, AP(102)는 상이한 리소스 유닛을 통해 전송된 UL 패킷에 대응하는 복수의 ACK(1240)를 전송한다. 이와 같은 방식으로, STA x가 RU0를 통해 UL 패킷을 전송했으므로, STA x는 RU0를 통한 ACK가 UL 데이터 패킷에 대응한다고 추정할 수 있다.Figure 12G shows example STA x, STA y, and STA z transmitting UL data packets (e.g., UL MU PPDUs 1238a-1238n) in various transmission intervals using the same RU during each transmission interval. . For example, STA x transmits UL data to AP 102 using RU0 across all transmissions, and STA y transmits UL data to AP 102 using RUn-1 across all transmissions . In response to receiving UL data, the exemplary AP 102 transmits an exemplary SIG-ACK 1240 on the RU corresponding to the RU used for UL transmission. For example, AP 102 transmits multiple ACKs 1240 corresponding to UL packets transmitted over different resource units. In this way, since STA x transmitted a UL packet through RU0, STA x can estimate that the ACK through RU0 corresponds to a UL data packet.

도 12h는 다양한 전송 구간에서 전송 구간 동안 상이한 RU를 사용하여 UL 데이터 패킷(예를 들어, UL MU PPDU(1242a-1242n))을 전송하는 예시적인 STA x, STA y 및 STA z를 도시한다. 예를 들어, STA x는 제 1 전송 구간에서 RU0를 사용하여 UL 데이터를 AP(102)로 전송하고 제 2 전송 구간에서는 RUn-1을 사용하여 UL 데이터를 AP(102)로 전송한다. UL 데이터의 수신에 대한 응답으로, 예시적인 AP(102)는 S-TXOP 프리앰블의 제어 프레임에서 식별된 STA에 대해 미리 설정된 RU에 대응하는 RU를 통해 예시적인 SIG-ACK(1244)를 전송한다. 예를 들어, 제어 프레임이 STA x에 대해 RU0을 식별하므로, AP(102)는 RU0를 통해 전송된 UL 패킷(예를 들어, STA x로부터의 UL 패킷)에 대응하는 ACK를 전송한다.FIG. 12H shows example STA x, STA y, and STA z transmitting UL data packets (e.g., UL MU PPDUs 1242a-1242n) in various transmission intervals using different RUs during the transmission interval. For example, STA x transmits UL data to the AP 102 using RU0 in the first transmission interval and transmits UL data to the AP 102 using RUn-1 in the second transmission interval. In response to receiving UL data, the exemplary AP 102 transmits an exemplary SIG-ACK 1244 on the RU corresponding to the RU preconfigured for the STA identified in the control frame of the S-TXOP preamble. For example, since the control frame identifies RU0 for STA x, AP 102 sends an ACK corresponding to the UL packet transmitted on RU0 (e.g., the UL packet from STA

도 13은 도 1의 예시적인 AP(102) 및/또는 예시적인 STA(104, 106, 108)에서 구현될 수 있는 일부 실시예에 따른 라디오 아키텍처(110)의 블록도이다. 라디오 아키텍처(110)는 라디오 FEM(front-end module) 회로(1304a, 1304b), 라디오 IC 회로(1306a, 1306b) 및 기저 대역 프로세싱 회로(1308a, 1308b)를 포함할 수 있다. 도시된 것과 같은 라디오 아키텍처(110)는 WLAN(Wireless Local Area Network) 기능 및 BT(Bluetooth) 기능 모두를 포함하지만, 실시예가 이에 한정되는 것은 아니다. 본 개시에서 "WLAN"과 "Wi-Fi"는 혼용되어 사용된다.FIG. 13 is a block diagram of a radio architecture 110 according to some embodiments that may be implemented in the example AP 102 and/or the example STAs 104, 106, and 108 of FIG. 1. Radio architecture 110 may include radio front-end module (FEM) circuitry 1304a, 1304b, radio IC circuitry 1306a, 1306b, and baseband processing circuitry 1308a, 1308b. Radio architecture 110 as shown includes both Wireless Local Area Network (WLAN) functionality and Bluetooth (BT) functionality, but the embodiment is not limited thereto. In this disclosure, “WLAN” and “Wi-Fi” are used interchangeably.

FEM 회로(1304a, 1304b)는 WLAN 또는 Wi-Fi FEM 회로(1304a) 및 BT FEM 회로(1304b)를 포함할 수 있다. WLAN FEM 회로(1304a)는 하나 이상의 안테나(1301)로부터 수신된 WLAN RF 신호에 대해 동작하고, 수신된 신호를 증폭하고, 추가 프로세싱을 위해 수신된 신호의 증폭된 버전을 WLAN 라디오 IC 회로(1306a)에 제공하도록 구성된 회로를 포함하는 수신 신호 경로를 포함할 수 있다. BT FEM 회로(1304b)는 하나 이상의 안테나(1301)로부터 수신된 BT RF 신호에 대해 동작하고, 수신된 신호를 증폭하고, 추가 프로세싱을 위해 수신된 신호의 증폭된 버전을 BT 라디오 IC 회로(1306b)에 제공하도록 구성된 회로를 포함할 수 있는 수신 신호 경로를 포함할 수 있다. FEM 회로(1304a)는 또한 하나 이상의 안테나(1301)에 의한 무선 전송을 위해 라디오 IC 회로(1306a)에 의해 제공되는 WLAN 신호를 증폭하도록 구성된 회로를 포함할 수 있는 전송 신호 경로를 포함할 수 있다. 또한, FEM 회로(1304b)는 또한 하나 이상의 안테나에 의한 무선 전송을 위해 라디오 IC 회로(1306b)에 의해 제공되는 BT 신호를 증폭하도록 구성된 회로를 포함할 수 있는 전송 신호 경로를 포함할 수 있다. 도 13의 실시예에서, FEM(1304a) 및 FEM(1304b)는 서로 구별되는 것으로 도시되어 있지만, 실시예는 이에 한정되는 것은 아니며, WLAN 및 BT 신호 모두에 대한 전송 경로 및/또는 수신 경로를 포함하는 FEM(도시 안됨)의 사용 또는 FEM 회로의 적어도 일부가 WLAN 및 BT 신호 모두에 대한 전송 및/또는 수신 신호 경로를 공유하는 하나 이상의 FEM 회로 사용을 그 범위 내에 포함한다.The FEM circuits 1304a and 1304b may include a WLAN or Wi-Fi FEM circuit 1304a and a BT FEM circuit 1304b. WLAN FEM circuitry 1304a operates on WLAN RF signals received from one or more antennas 1301, amplifies the received signal, and sends the amplified version of the received signal to WLAN radio IC circuitry 1306a for further processing. It may include a receive signal path including circuitry configured to provide. BT FEM circuitry 1304b operates on BT RF signals received from one or more antennas 1301, amplifies the received signal, and transmits the amplified version of the received signal to BT radio IC circuitry 1306b for further processing. and a receive signal path that may include circuitry configured to provide. FEM circuitry 1304a may also include a transmit signal path that may include circuitry configured to amplify WLAN signals provided by radio IC circuitry 1306a for wireless transmission by one or more antennas 1301. Additionally, FEM circuitry 1304b may also include a transmit signal path that may include circuitry configured to amplify the BT signal provided by radio IC circuitry 1306b for wireless transmission by one or more antennas. 13, FEM 1304a and FEM 1304b are shown as distinct from each other, but the embodiment is not limited thereto and includes transmit and/or receive paths for both WLAN and BT signals. Included within its scope is the use of a FEM (not shown) or one or more FEM circuits where at least a portion of the FEM circuitry shares the transmit and/or receive signal path for both WLAN and BT signals.

도시된 것과 같은 라디오 IC 회로(1306a, 1306b)는 WLAN 라디오 IC 회로(1306a) 및 BT 라디오 IC 회로(1306b)를 포함할 수 있다. WLAN 라디오 IC 회로(1306a)는 FEM 회로(1304a)로부터 수신된 WLAN RF 신호를 하향 변환하고 WLAN 기저 대역 프로세싱 회로(1308a)에 기저 대역 신호를 제공하는 회로를 포함할 수 있는 수신 신호 경로를 포함할 수 있다. BT 라디오 IC 회로(1306b)는 FEM 회로(1304b)로부터 수신된 BT RF 신호를 하향 변환하고 BT 기저 대역 프로세싱 회로(1308b)에 기저 대역 신호를 제공하는 회로를 포함할 수 있는 수신 신호 경로를 포함할 수 있다. WLAN 라디오 IC 회로(1306a)는 또한 WLAN 기저 대역 프로세싱 회로(1308a)에 의해 제공되는 WLAN 기저 대역 신호를 상향 변환하고 하나 이상의 안테나(1301)에 의한 후속 무선 전송을 위해 FEM 회로(1304a)에 WLAN RF 출력 신호를 제공하는 회로를 포함할 수 있는 전송 신호 경로를 포함할 수 있다. BT 라디오 IC 회로(1306b)는 또한 BT 기저 대역 프로세싱 회로(1308b)에 의해 제공되는 BT 기저 대역 신호를 상향 변환하고 하나 이상의 안테나(1301)에 의한 후속 무선 전송을 위해 FEM 회로(1304b)에 BT RF 출력 신호를 제공하는 회로를 포함할 수 있는 전송 신호 경로를 포함할 수 있다. 도 13의 실시예에서, 라디오 IC 회로(1306a, 1306b)가 서로 구별되는 것으로 도시되어 있지만, 실시예가 이에 한정되는 것은 아니며, WLAN 및 BT 신호 모두에 대한 전송 신호 경로 및/또는 수신 신호 경로를 포함하는 라디오 IC 회로(도시 안됨)의 사용 또는 라디오 IC 회로의 적어도 일부가 WLAN 및 BT 신호 모두에 대한 전송 및/또는 수신 신호 경로를 공유하는 하나 이상의 라디오 IC 회로의 사용을 그 범위 내에 포함한다.Radio IC circuits 1306a, 1306b as shown may include a WLAN radio IC circuit 1306a and a BT radio IC circuit 1306b. WLAN radio IC circuitry 1306a may include a receive signal path that may include circuitry to downconvert the WLAN RF signal received from FEM circuitry 1304a and provide a baseband signal to WLAN baseband processing circuitry 1308a. You can. BT radio IC circuitry 1306b may include a receive signal path that may include circuitry to down-convert the BT RF signal received from FEM circuitry 1304b and provide a baseband signal to BT baseband processing circuitry 1308b. You can. WLAN radio IC circuitry 1306a also upconverts the WLAN baseband signal provided by WLAN baseband processing circuitry 1308a and transmits the WLAN RF signal to FEM circuitry 1304a for subsequent wireless transmission by one or more antennas 1301. It may include a transmission signal path that may include circuitry that provides an output signal. BT radio IC circuitry 1306b also upconverts the BT baseband signal provided by BT baseband processing circuitry 1308b and transmits the BT RF signal to FEM circuitry 1304b for subsequent wireless transmission by one or more antennas 1301. It may include a transmission signal path that may include circuitry that provides an output signal. 13, the radio IC circuits 1306a and 1306b are shown as distinct from each other, but the embodiment is not limited thereto and includes transmit and/or receive signal paths for both WLAN and BT signals. Included within its scope is the use of a radio IC circuit (not shown) or one or more radio IC circuits where at least a portion of the radio IC circuit shares the transmit and/or receive signal path for both WLAN and BT signals.

기저 대역 프로세싱 회로(1308a, 1308b)는 WLAN 기저 대역 프로세싱 회로(1308a) 및 BT 기저 대역 프로세싱 회로(1308b)를 포함할 수 있다. WLAN 기저 대역 프로세싱 회로(1308a)는, 예를 들어 WLAN 기저 대역 프로세싱 회로(1308a)의 고속 푸리에 변환 또는 역고속 푸리에 변환 블록(도시 안됨)의 RAM 어레이 세트와 같은 메모리를 포함할 수 있다. WLAN 기저 대역 회로(1308a) 및 BT 기저 대역 회로(1308b) 각각은 라디오 IC 회로(1306a, 1306b)의 대응하는 WLAN 또는 BT 수신 신호 경로로부터 수신된 신호를 처리하고 또한 라디오 IC 회로(1306a, 1306b)의 전송 신호 경로에 대해 대응하는 WLAN 또는 BT 기저 대역 신호 생성하기 위해 하나 이상의 프로세서 및 제어 로직을 더 포함할 수 있다. 각각의 기저 대역 프로세싱 회로(1308a, 1308b)는 물리 계층(PHY) 및 MAC 계층(medium access control layer) 회로를 더 포함할 수 있고, 기저 대역 신호를 생성 및 처리하고 라디오 IC 회로(1306a, 1306b)의 동작을 제어하기 위해 예시적인 AP 기반 스케줄링/ACK 제어기(112) 및/또는 STA 기반 스케줄링/ACK 제어기(114)와 (예를 들어, 라디오 아키텍처(110)가 구현되는 장치에 따라) 더 인터페이스할 수 있다.Baseband processing circuitry 1308a, 1308b may include WLAN baseband processing circuitry 1308a and BT baseband processing circuitry 1308b. WLAN baseband processing circuitry 1308a may include memory, such as, for example, a RAM array set of fast Fourier transform or inverse fast Fourier transform blocks (not shown) of WLAN baseband processing circuitry 1308a. WLAN baseband circuitry 1308a and BT baseband circuitry 1308b each process signals received from corresponding WLAN or BT receive signal paths of radio IC circuits 1306a and 1306b and also process signals received from radio IC circuits 1306a and 1306b. It may further include one or more processors and control logic to generate a corresponding WLAN or BT baseband signal for the transmission signal path. Each baseband processing circuit 1308a, 1308b may further include physical layer (PHY) and medium access control layer (MAC layer) circuitry, and may generate and process baseband signals and radio IC circuitry 1306a, 1306b. may further interface (e.g., depending on the device on which the radio architecture 110 is implemented) with an exemplary AP-based scheduling/ACK controller 112 and/or an STA-based scheduling/ACK controller 114 to control the operation of You can.

여전히 도 13을 참조하고 도시된 실시예에 따르면, WLAN-BT 공존 회로(1313)는 WLAN 기저 대역 회로(1308a)와 BT 기저 대역 회로(1308b) 사이에 인터페이스를 제공하는 로직을 포함하여 WLAN과 BT의 공존을 요구하는 사용 사례를 가능하게 할 수 있다. 또한, WLAN FEM 회로(1304a)와 BT FEM 회로(1304b) 사이에 스위치(1303)가 제공되어 애플리케이션의 요구에 따라 WLAN과 BT 라디오 사이의 전환을 허용할 수 있다. 또한, 안테나(1301)가 WLAN FEM 회로(1304a) 및 BT FEM 회로(1304b)에 각각 연결되는 것으로 도시되어 있지만, 실시예는 WLAN FEM과 BT FEM 사이에서와 같이 하나 이상의 안테나를 공유하거나 또는 FEM(1304a 또는 1304b) 각각에 연결된 하나 이상의 안테나를 제공하는 것을 그 범위 내에 포함한다.Still referring to FIG. 13 and according to the illustrated embodiment, WLAN-BT coexistence circuitry 1313 includes logic to provide an interface between WLAN baseband circuitry 1308a and BT baseband circuitry 1308b to provide WLAN and BT It can enable use cases that require the coexistence of . Additionally, a switch 1303 may be provided between the WLAN FEM circuit 1304a and the BT FEM circuit 1304b to allow switching between WLAN and BT radio depending on the needs of the application. Additionally, although antenna 1301 is shown connected to WLAN FEM circuitry 1304a and BT FEM circuitry 1304b respectively, embodiments may share one or more antennas, such as between a WLAN FEM and a BT FEM, or a FEM ( 1304a or 1304b), providing one or more antennas connected to each other is included within its scope.

일부 실시예에서, FEM 회로(1304a, 1304b), 라디오 IC 회로(1306a, 1306b), 및 기저 대역 프로세싱 회로(1308a, 1308b)는 무선 라디오 카드(1302)와 같은 단일 라디오 카드에 제공될 수 있다. 일부 다른 실시예에서, 하나 이상의 안테나(1301), FEM 회로(1304a, 1304b) 및 라디오 IC 회로(1306a, 1306b)는 단일 라디오 카드에 제공될 수 있다. 일부 다른 실시예에서, 라디오 IC 회로(1306a, 1306b) 및 기저 대역 프로세싱 회로(1308a, 1308b)는 단일 칩 또는 IC(integrated circuit)(1312)와 같은 IC에 제공될 수 있다.In some embodiments, FEM circuits 1304a, 1304b, radio IC circuits 1306a, 1306b, and baseband processing circuits 1308a, 1308b may be provided on a single radio card, such as wireless radio card 1302. In some other embodiments, one or more antennas 1301, FEM circuits 1304a, 1304b, and radio IC circuits 1306a, 1306b may be provided on a single radio card. In some other embodiments, the radio IC circuits 1306a, 1306b and the baseband processing circuits 1308a, 1308b may be provided on a single chip or an integrated circuit (IC), such as integrated circuit (IC) 1312.

일부 실시예에서, 무선 라디오 카드(1302)는 WLAN 라디오 카드를 포함할 수 있고 Wi-Fi 통신을 위해 구성될 수 있지만, 실시예의 범위가 이 측면에 한정되는 것은 아니다. 이들 실시예 중 일부에서, 라디오 아키텍처(110)는 다중 반송파 통신 채널을 통해 OFDM(orthogonal frequency division multiplexed) 또는 OFDMA(orthogonal frequency division multiple access) 통신 신호를 수신하고 전송하도록 구성될 수 있다. OFDM 또는 OFDMA 신호는 복수의 직교 부반송파를 포함할 수 있다.In some embodiments, wireless radio card 1302 may include a WLAN radio card and may be configured for Wi-Fi communications, although the scope of the embodiments is not limited in this respect. In some of these embodiments, radio architecture 110 may be configured to receive and transmit orthogonal frequency division multiplexed (OFDM) or orthogonal frequency division multiple access (OFDMA) communication signals over a multi-carrier communication channel. An OFDM or OFDMA signal may include multiple orthogonal subcarriers.

이러한 다중 반송파 실시예 중 일부에서, 라디오 아키텍처(110)는 무선 AP(access point)와 같은 Wi-Fi 통신 스테이션(STA), 기지국 또는 Wi-Fi 장치를 포함하는 모바일 장치의 일부일 수 있다. 이들 실시예 중 일부에서, 라디오 아키텍처(110)는 802.11n-2009, IEEE 802.11-2012, IEEE 802.11-2016, 802.11n-2009, 802.11ac, 802.11ah, 802.11ad, 802.11ay 및/또는 802.11ax 표준 및/또는 WLAN에 대한 제안된 사양을 포함하는 IEEE 표준 중 임의의 것과 같은 특정 통신 표준 및/또는 프로토콜에 따라 신호를 전송 및 수신하도록 구성될 수 있으나, 실시예의 범위가 이 측면에 한정되는 것은 아니다. 라디오 아키텍처(110)는 또한 다른 기술 및 표준에 따라 통신을 전송 및/또는 수신하는데 적합할 수 있다.In some of these multi-carrier embodiments, radio architecture 110 may be part of a mobile device that includes a Wi-Fi communication station (STA), base station, or Wi-Fi device, such as a wireless access point (AP). In some of these embodiments, radio architecture 110 supports the 802.11n-2009, IEEE 802.11-2012, IEEE 802.11-2016, 802.11n-2009, 802.11ac, 802.11ah, 802.11ad, 802.11ay and/or 802.11ax standards. and/or any of the IEEE standards, including proposed specifications for WLANs, but the scope of the embodiments is not limited in this respect. . Radio architecture 110 may also be suitable for transmitting and/or receiving communications according to other technologies and standards.

일부 실시예에서, 라디오 아키텍처(110)는 IEEE 802.11ax 표준에 따라 HEW(high-efficiency Wi-Fi) 통신을 위해 구성될 수 있다. 이들 실시예에서, 라디오 아키텍처(110)는 OFDMA 기술에 따라 통신하도록 구성될 수 있지만, 실시예의 범위가 이 측면에 한정되는 것은 아니다.In some embodiments, radio architecture 110 may be configured for high-efficiency Wi-Fi (HEW) communications according to the IEEE 802.11ax standard. In these embodiments, radio architecture 110 may be configured to communicate according to OFDMA technology, although the scope of the embodiments is not limited in this respect.

일부 다른 실시예에서, 라디오 아키텍처(110)는 확산 스펙트럼 변조(예를 들어, DS-CDMA(direct sequence code division multiple access) 및/또는 FH-CDMA(frequency hopping code division multiple access), TDM(time-division multiplexing) 변조, 및/또는 FDM(frequency-division multiplexing) 변조와 같은 하나 이상의 다른 변조 기술을 사용하여 전송된 신호를 전송 및 수신하도록 구성될 수 있으나, 실시예의 범위가 이 측면에 한정되는 것은 아니다.In some other embodiments, the radio architecture 110 may utilize spread spectrum modulation (e.g., direct sequence code division multiple access (DS-CDMA) and/or frequency hopping code division multiple access (FH-CDMA), time-modulation (TDM), and/or frequency hopping code division multiple access (FH-CDMA). may be configured to transmit and receive signals transmitted using one or more other modulation techniques, such as division multiplexing (FDM) modulation, and/or frequency-division multiplexing (FDM) modulation, but the scope of the embodiment is not limited in this aspect. .

일부 실시예에서, 도 13에 추가로 도시된 것과 같이, BT 기저 대역 회로(1308b)는 블루투스(BT), 블루투스 14.0 또는 블루투스 10.0과 같은 블루투스 연결 표준 또는 블루투스 표준의 임의의 다른 새로운 버전과 호환될 수 있다. 예를 들어 도 13에 도시된 것과 같은 BT 기능을 포함하는 실시예에서, 라디오 아키텍처(110)는 BT SCO(synchronous connection oriented) 링크 및/또는 BT LE(low energy) 링크를 확립하도록 구성될 수 있다. BT 기능을 포함하는 일부 실시예에서, 라디오 아키텍처(110)는 BT 통신을 위한 eSCO(extended SCO) 링크를 확립하도록 구성될 수 있지만, 실시예의 범위가 이 측면에 한정되는 것은 아니다. BT 기능을 포함하는 이러한 실시예 중 일부에서, 라디오 아키텍처는 BT ACL(Asynchronous Connection-Less) 통신에 참여하도록 구성될 수 있지만, 실시예의 범위가 이 측면에 한정되는 것은 아니다. 일부 실시예에서, 도 13에 도시된 것과 같이, BT 라디오 카드 및 WLAN 라디오 카드의 기능은 단일 무선 라디오 카드(1302)와 같은 단일 무선 라디오 카드에 결합될 수 있지만, 실시예가 이에 한정되는 것은 아니며, 개별 WLAN 및 BT 라디오 카드를 그 범위 내에 포함한다.In some embodiments, as further shown in Figure 13, the BT baseband circuit 1308b may be compatible with Bluetooth (BT), a Bluetooth connectivity standard such as Bluetooth 14.0 or Bluetooth 10.0, or any other new version of the Bluetooth standard. You can. In an embodiment that includes BT functionality, for example as shown in FIG. 13, radio architecture 110 may be configured to establish a BT synchronous connection oriented (SCO) link and/or a BT low energy (LE) link. . In some embodiments including BT functionality, radio architecture 110 may be configured to establish an extended SCO (eSCO) link for BT communications, although the scope of the embodiments is not limited in this aspect. In some of these embodiments including BT functionality, the radio architecture may be configured to participate in BT Asynchronous Connection-Less (ACL) communications, although the scope of the embodiments is not limited in this respect. In some embodiments, as shown in Figure 13, the functionality of a BT radio card and a WLAN radio card may be combined into a single wireless radio card, such as single wireless radio card 1302, but embodiments are not limited thereto. Individual WLAN and BT radio cards are included within its scope.

일부 실시예에서, 무선 아키텍처(110)는 셀룰러(예를 들어, LTE, LTE-Advanced 또는 7G 통신과 같은 5GPP)를 위해 구성된 셀룰러 라디오 카드와 같은 다른 라디오 카드를 포함할 수 있다.In some embodiments, wireless architecture 110 may include other radio cards, such as cellular radio cards configured for cellular (e.g., 5GPP such as LTE, LTE-Advanced, or 7G communications).

일부 IEEE 802.11 실시예에서, 라디오 아키텍처(110)는 약 900MHz, 2.4GHz, 5GHz의 중심 주파수를 갖는 대역폭 및 약 2MHz, 4MHz, 5MHz, 5.5MHz, 6MHz, 8MHz, 10MHz, 20MHz, 40MHz, 80MHz(연속 대역폭 사용) 또는 80+80MHz(160MHz)(비연속 대역폭 사용)의 대역폭을 포함하는 다양한 채널 대역폭을 통한 통신을 위해 구성될 수 있다. 일부 실시예에서, 920MHz 채널 대역폭이 사용될 수 있다. 그러나, 실시예의 범위가 전술된 중심 주파수와 관련하여 한정되는 것은 아니다.In some IEEE 802.11 embodiments, the radio architecture 110 has a bandwidth with center frequencies of about 900 MHz, 2.4 GHz, 5 GHz and bandwidths of about 2 MHz, 4 MHz, 5 MHz, 5.5 MHz, 6 MHz, 8 MHz, 10 MHz, 20 MHz, 40 MHz, 80 MHz (contiguous). It can be configured for communication over a variety of channel bandwidths, including bandwidths of 80+80MHz (160MHz) (non-contiguous bandwidth usage). In some embodiments, a 920 MHz channel bandwidth may be used. However, the scope of the embodiments is not limited with respect to the center frequency described above.

도 14는 일부 실시예에 따른 WLAN FEM 회로(1304a)를 도시한다. 도 14의 예는 WLAN FEM 회로(1304a)와 관련하여 설명되지만, 도 14의 예는 예시적인 BT FEM 회로(1304b)(도 13)와 관련하여 설명될 수 있고, 다른 회로 구성이 또한 적합할 수 있다.Figure 14 shows a WLAN FEM circuit 1304a according to some embodiments. Although the example of FIG. 14 is described with respect to the WLAN FEM circuit 1304a, the example of FIG. 14 may be described with respect to the example BT FEM circuit 1304b (FIG. 13), and other circuit configurations may also be suitable. there is.

일부 실시예에서, FEM 회로(1304a)는 전송 모드와 수신 모드 동작 사이를 전환하기 위해 TX/RX 스위치(1402)를 포함할 수 있다. FEM 회로(1304a)는 수신 신호 경로 및 전송 신호 경로를 포함할 수 있다. FEM 회로(1304a)의 수신 신호 경로는 수신된 RF 신호(1403)를 증폭하고 증폭된 수신 RF 신호(1407)를 출력으로서 (예를 들어, 라디오 IC 회로(1306a, 1306b)(도 13)에) 제공하기 위한 LNA(low-noise amplifier)(1406)를 포함할 수 있다. 회로(1304a)의 전송 신호 경로는 (예를 들어, 라디오 IC 회로(1306a, 1306b)에 의해 제공되는) 입력 RF 신호(1409)를 증폭하기 위한 PA(power amplifier), 및 예시적인 듀플렉서(1414)를 거쳐 (예를 들어, 하나 이상의 안테나(1301)(도 13)에 의한) 후속 전송을 위한 RF 신호(1415)를 생성하기 위해 BPF(band-pass filter), LPF(low-pass filter) 또는 다른 타입의 필터와 같은 하나 이상의 필터(1412)를 포함할 수 있다.In some embodiments, FEM circuit 1304a may include a TX/RX switch 1402 to switch between transmit mode and receive mode operation. FEM circuit 1304a may include a receive signal path and a transmit signal path. The receive signal path of the FEM circuit 1304a amplifies the received RF signal 1403 and outputs the amplified received RF signal 1407 (e.g., to radio IC circuits 1306a and 1306b (FIG. 13)). It may include a low-noise amplifier (LNA) 1406 to provide. The transmit signal path of circuit 1304a includes a power amplifier (PA) to amplify the input RF signal 1409 (e.g., provided by radio IC circuits 1306a, 1306b), and an exemplary duplexer 1414. A band-pass filter (BPF), low-pass filter (LPF), or other signal is used to generate an RF signal 1415 for subsequent transmission (e.g., by one or more antennas 1301 (FIG. 13)). It may include one or more filters 1412, such as a filter of type

Wi-Fi 통신을 위한 일부 듀얼 모드 실시예에서, FEM 회로(1304a)는 2.4GHz 주파수 스펙트럼 또는 5GHz 주파수 스펙트럼에서 동작하도록 구성될 수 있다. 이들 실시예에서, FEM 회로(1304a)의 수신 신호 경로는 도시된 것과 같이 각각의 스펙트럼으로부터 신호를 분리할 뿐만 아니라 각각의 스펙트럼에 대해 별도의 LNA(1406)를 제공하기 위해 수신 신호 경로 듀플렉서(1404)를 포함할 수 있다. 이러한 실시예에서, FEM 회로(1304a)의 전송 신호 경로는 또한 각각의 주파수 스펙트럼에 대해 전력 증폭기(1410) 및 BPF, LPF 또는 다른 타입의 필터와 같은 필터(1412)와, 하나 이상의 안테나(1301)(도 13)에 의한 후속 전송을 위해 단일 전송 경로로 상이한 스펙트럼 중 하나의 신호를 제공하기 위해 전송 신호 경로 듀플렉서(1414)를 포함할 수 있다. 일부 실시예에서, BT 통신은 2.4GHz 신호 경로를 이용할 수 있고 WLAN 통신에 사용되는 것과 동일한 FEM 회로(1304a)를 활용할 수 있다.In some dual mode embodiments for Wi-Fi communications, FEM circuit 1304a may be configured to operate in the 2.4 GHz frequency spectrum or the 5 GHz frequency spectrum. In these embodiments, the receive signal path of the FEM circuit 1304a is connected to a receive signal path duplexer 1404 to separate the signal from each spectrum as shown, as well as to provide a separate LNA 1406 for each spectrum. ) may include. In this embodiment, the transmit signal path of the FEM circuit 1304a also includes a power amplifier 1410 and a filter 1412, such as a BPF, LPF, or other type of filter, for each frequency spectrum, and one or more antennas 1301. A transmit signal path duplexer 1414 may be included to provide signals from one of the different spectra into a single transmit path for subsequent transmission by (FIG. 13). In some embodiments, BT communications may utilize a 2.4 GHz signal path and utilize the same FEM circuitry 1304a as used for WLAN communications.

도 15는 일부 실시예에 따른 라디오 IC 회로(1306a)를 도시한다. 라디오 IC 회로(1306a)는 WLAN 또는 BT 라디오 IC 회로(1306a/1306b)(도 13)로서 사용하기에 적합할 수 있는 회로의 일례이지만, 다른 회로 구성도 적합할 수 있다. 이와 달리, 도 15의 예는 예시적인 BT 라디오 IC 회로(1306b)와 관련하여 설명될 수 있다.Figure 15 shows a radio IC circuit 1306a according to some embodiments. Radio IC circuit 1306a is an example of a circuit that may be suitable for use as a WLAN or BT radio IC circuit 1306a/1306b (FIG. 13), but other circuit configurations may also be suitable. Alternatively, the example of FIG. 15 may be explained with respect to an example BT radio IC circuit 1306b.

일부 실시예에서, 라디오 IC 회로(1306a)는 수신 신호 경로 및 전송 신호 경로를 포함할 수 있다. 라디오 IC 회로(1306a)의 수신 신호 경로는 적어도, 예를 들어 하향 변환 믹서 회로와 같은 믹서 회로(1502), 증폭기 회로(1506) 및 필터 회로(1508)를 포함할 수 있다. 라디오 IC 회로(1306a)의 전송 신호 경로는 적어도 필터 회로(1512) 및, 예를 들어 상향 변환 믹서 회로와 같은 믹서 회로(1514)를 포함할 수 있다. 라디오 IC 회로(1306a)는 또한 믹서 회로(1502) 및 믹서 회로(1514)에 의해 사용되는 주파수(1505)를 합성하기 위한 합성기 회로(1504)를 포함할 수 있다. 믹서 회로(1502 및/또는 1514)는 각각 일부 실시예에 따라 직접 변환 기능을 제공하도록 구성될 수 있다. 후자 타입의 회로는 표준 수퍼-헤테로다인 믹서 회로에 비해 훨씬 단순한 아키텍처를 제공하며, 예를 들어 OFDM 변조를 사용하여 같은 회로에 의해 발생하는 모든 플리커 노이즈를 완화할 수 있다. 도 15는 라디오 IC 회로의 단순화된 버전만을 도시하고 있고, 도시되지는 않았지만 도시된 회로 각각은 하나 이상의 컴포넌트를 포함할 수 있는 실시예를 포함할 수 있다. 예를 들어, 믹서 회로(1514)는 각각 하나 이상의 믹서를 포함할 수 있고, 필터 회로(1508 및/또는 1512)는 각각 애플리케이션의 요구에 따라 하나 이상의 BPF 및/또는 LPF와 같은 하나 이상의 필터를 포함할 수 있다. 예를 들어, 믹서 회로가 직접 변환 타입인 경우 각각 2개 이상의 믹서를 포함할 수 있다.In some embodiments, radio IC circuitry 1306a may include a receive signal path and a transmit signal path. The receive signal path of the radio IC circuit 1306a may include at least a mixer circuit 1502, such as a down-conversion mixer circuit, an amplifier circuit 1506, and a filter circuit 1508. The transmit signal path of the radio IC circuit 1306a may include at least a filter circuit 1512 and a mixer circuit 1514, such as an upconversion mixer circuit. Radio IC circuit 1306a may also include mixer circuit 1502 and synthesizer circuit 1504 to synthesize the frequencies 1505 used by mixer circuit 1514. Mixer circuits 1502 and/or 1514 may each be configured to provide direct conversion functionality according to some embodiments. The latter type of circuit offers a much simpler architecture than a standard super-heterodyne mixer circuit and can smooth out any flicker noise caused by the same circuit, for example using OFDM modulation. Figure 15 shows only a simplified version of the radio IC circuit, and although not shown, each circuit shown may include embodiments that may include one or more components. For example, mixer circuit 1514 may each include one or more mixers, and filter circuits 1508 and/or 1512 may each include one or more filters, such as one or more BPFs and/or LPFs, depending on the needs of the application. can do. For example, if the mixer circuits are a direct conversion type, each may include two or more mixers.

일부 실시예에서, 믹서 회로(1502)는 합성기 회로(1504)에 의해 제공되는 합성 주파수(1505)에 근거하여 FEM 회로(1304a, 1304b)(도 13)로부터 수신된 RF 신호(1407)를 하향 변환하도록 구성될 수 있다. 증폭기 회로(1506)는 하향 변환된 신호를 증폭하도록 구성될 수 있고, 필터 회로(1508)는 하향 변환된 신호로부터 원하지 않는 신호를 제거하여 출력 기저 대역 신호(1507)를 생성하도록 구성된 LPF를 포함할 수 있다. 출력 기저 대역 신호(1507)는 추가 프로세싱을 위해 기저 대역 프로세싱 회로(1308a, 1308b)(도 13)에 제공될 수 있다. 일부 실시예에서, 출력 기저 대역 신호(1507)는, 요구 사항은 아니지만, 0-주파수 기저 대역 신호일 수 있다. 일부 실시예에서, 믹서 회로(1502)는 수동 믹서를 포함할 수 있지만, 실시예의 범위가 이 측면에 한정되는 것은 아니다.In some embodiments, the mixer circuit 1502 downconverts the RF signal 1407 received from the FEM circuits 1304a, 1304b (FIG. 13) based on the synthesis frequency 1505 provided by the synthesizer circuit 1504. It can be configured to do so. Amplifier circuit 1506 may be configured to amplify the down-converted signal, and filter circuit 1508 may include an LPF configured to remove unwanted signals from the down-converted signal to produce an output baseband signal 1507. You can. Output baseband signal 1507 may be provided to baseband processing circuitry 1308a, 1308b (FIG. 13) for further processing. In some embodiments, output baseband signal 1507 may be a zero-frequency baseband signal, although this is not required. In some embodiments, mixer circuit 1502 may include a passive mixer, although the scope of the embodiments is not limited in this respect.

일부 실시예에서, 믹서 회로(1514)는 합성기 회로(1504)에 의해 제공되는 합성 주파수(1505)에 근거하여 입력 기저 대역 신호(1511)를 상향 변환하여 FEM 회로(1304a, 1304b)에 대한 RF 출력 신호(1409)를 생성하도록 구성될 수 있다. 기저 대역 신호(1511)는 기저 대역 프로세싱 회로(1308a, 1308b)에 의해 제공될 수 있고 필터 회로(1512)에 의해 필터링될 수 있다. 필터 회로(1512)는 LPF 또는 BPF를 포함할 수 있지만, 실시예의 범위가 이 측면에 한정되는 것은 아니다.In some embodiments, the mixer circuit 1514 upconverts the input baseband signal 1511 based on the synthesis frequency 1505 provided by the synthesizer circuit 1504 to produce an RF output for the FEM circuits 1304a and 1304b. Can be configured to generate signal 1409. Baseband signal 1511 may be provided by baseband processing circuitry 1308a, 1308b and filtered by filter circuitry 1512. Filter circuit 1512 may include an LPF or BPF, but the scope of the embodiment is not limited in this respect.

일부 실시예에서, 믹서 회로(1502) 및 믹서 회로(1514)는 각각 2개 이상의 믹서를 포함할 수 있고, 합성기(1504)의 도움으로 각각 직교 하향 변환 및/또는 상향 변환을 위해 배열될 수 있다. 일부 실시예에서, 믹서 회로(1502) 및 믹서 회로(1514)는 각각 이미지 제거(예를 들어, Hartley 이미지 제거)를 위해 구성된 2개 이상의 믹서를 포함할 수 있다. 일부 실시예에서, 믹서 회로(1502) 및 믹서 회로(1514)는 각각 직접 하향 변환 및/또는 직접 상향 변환을 위해 배열될 수 있다. 일부 실시예에서, 믹서 회로(1502) 및 믹서 회로(1514)는 수퍼-헤테로다인 동작을 위해 구성될 수 있지만, 이것이 요구 사항은 아니다.In some embodiments, mixer circuit 1502 and mixer circuit 1514 may each include two or more mixers and may be arranged for orthogonal down-conversion and/or up-conversion, respectively, with the assistance of synthesizer 1504. . In some embodiments, mixer circuit 1502 and mixer circuit 1514 may each include two or more mixers configured for image removal (eg, Hartley image removal). In some embodiments, mixer circuit 1502 and mixer circuit 1514 may be arranged for direct down-conversion and/or direct up-conversion, respectively. In some embodiments, mixer circuit 1502 and mixer circuit 1514 may be configured for super-heterodyne operation, although this is not a requirement.

믹서 회로(1502)는 일 실시예에 따라 (예를 들어, 동 위상(I) 및 직교 위상(Q) 경로를 위한) 직교 수동 믹서를 포함할 수 있다. 이러한 실시예에서, 도 14로부터의 RF 입력 신호(1407)는 하향 변환되어 기저 대역 프로세서로 전송될 I 및 Q 기저 대역 출력 신호를 제공할 수 있다.Mixer circuit 1502 may include a quadrature passive mixer (e.g., for in-phase (I) and quadrature (Q) paths) according to one embodiment. In this embodiment, the RF input signal 1407 from FIG. 14 may be down-converted to provide I and Q baseband output signals to be transmitted to the baseband processor.

직교 수동 믹서는 합성기(1504)(도 15)의 LO 주파수(1505)와 같은 로컬 발진기 또는 합성기로부터의 LO 주파수(fLO)를 수신하도록 구성될 수 있는 직교 회로에 의해 제공되는 0도 및 90도 시변 LO 스위칭 신호에 의해 구동될 수 있다. 일부 실시예에서, LO 주파수는 반송파 주파수일 수 있는 반면, 다른 실시예에서 LO 주파수는 반송파 주파수의 분수(예를 들어, 반송파 주파수의 1/2, 반송파 주파수의 1/3)일 수 있다. 일부 실시예에서, 0도 및 90도 시변 스위칭 신호는 합성기에 의해 생성될 수 있지만, 실시예의 범위가 이 측면에 한정되는 것은 아니다.The quadrature passive mixer is a 0-degree and 90-degree time-varying mixer provided by a quadrature circuit that can be configured to receive an LO frequency (fLO) from a local oscillator or synthesizer, such as the LO frequency 1505 of synthesizer 1504 (FIG. 15). Can be driven by LO switching signal. In some embodiments, the LO frequency may be the carrier frequency, while in other embodiments the LO frequency may be a fraction of the carrier frequency (e.g., 1/2 the carrier frequency, 1/3 the carrier frequency). In some embodiments, 0 degree and 90 degree time varying switching signals may be generated by a synthesizer, although the scope of the embodiment is not limited in this respect.

일부 실시예에서, LO 신호는 듀티 사이클(LO 신호가 하이인 한 주기의 백분율) 및/또는 오프셋(한 주기의 시작 포인트 사이의 차이)이 다를 수 있다. 일부 실시예에서, LO 신호는 85% 듀티 사이클 및 80% 오프셋을 가질 수 있다. 일부 실시예에서, 믹서 회로의 각각의 분기(예를 들어, 동 위상(I) 및 직교 위상(Q) 경로)는 80% 듀티 사이클에서 동작할 수 있으며, 이는 상당한 전력 소비 감소를 가져올 수 있다.In some embodiments, the LO signal may have a different duty cycle (percentage of a period in which the LO signal is high) and/or offset (difference between the starting points of a period). In some embodiments, the LO signal may have an 85% duty cycle and 80% offset. In some embodiments, each branch of the mixer circuit (e.g., in-phase (I) and quadrature (Q) paths) may operate at an 80% duty cycle, which may result in significant power consumption reduction.

RF 입력 신호(1407)(도 14)는 평형 신호를 포함할 수 있지만, 실시예의 범위가 이 측면에 한정되는 것은 아니다. I 및 Q 기저 대역 출력 신호는 증폭기 회로(1506)(도 15)와 같은 저잡음 증폭기 또는 필터 회로(1508)(도 15)에 제공될 수 있다.RF input signal 1407 (FIG. 14) may include a balanced signal, but the scope of the embodiment is not limited in this respect. The I and Q baseband output signals may be provided to a low noise amplifier, such as amplifier circuit 1506 (FIG. 15) or to filter circuit 1508 (FIG. 15).

일부 실시예에서, 출력 기저 대역 신호(1507) 및 입력 기저 대역 신호(1511)는 아날로그 기저 대역 신호일 수 있지만, 실시예의 범위가 이 측면에 한정되는 것은 아니다. 일부 대체 실시예에서, 출력 기저 대역 신호(1507) 및 입력 기저 대역 신호(1511)는 디지털 기저 대역 신호일 수 있다. 이러한 대체 실시예에서, 라디오 IC 회로는 아날로그-디지털 변환기(ADC) 및 디지털-아날로그 변환기(DAC) 회로를 포함할 수 있다.In some embodiments, output baseband signal 1507 and input baseband signal 1511 may be analog baseband signals, although the scope of the embodiments is not limited in this respect. In some alternative embodiments, output baseband signal 1507 and input baseband signal 1511 may be digital baseband signals. In this alternative embodiment, the radio IC circuitry may include analog-to-digital converter (ADC) and digital-to-analog converter (DAC) circuitry.

일부 듀얼 모드 실시예에서, 각각의 스펙트럼 또는 여기에 언급되지 않은 다른 스펙트럼에 대한 신호 프로세싱을 위해 별도의 라디오 IC 회로가 제공될 수 있지만, 실시예의 범위가 이 측면에 한정되는 것은 아니다.In some dual mode embodiments, separate radio IC circuitry may be provided for signal processing for each spectrum or other spectra not mentioned herein, but the scope of the embodiments is not limited in this respect.

일부 실시예에서, 합성기 회로(1504)는 분수형-N 합성기 또는 분수형 N/N+1 합성기일 수 있지만, 다른 타입의 주파수 합성기가 적합할 수 있으므로 실시예의 범위가 이 측면에 한정되는 것은 아니다. 예를 들어, 합성기 회로(1504)는 델타-시그마 합성기, 주파수 곱셈기, 또는 주파수 분할기를 갖는 위상 고정 루프를 포함하는 합성기일 수 있다. 일부 실시예에 따르면, 합성기 회로(1504)는 디지털 합성기 회로를 포함할 수 있다. 디지털 합성기 회로를 사용할 때의 장점은 일부 아날로그 컴포넌트를 포함할 수 있지만 그 풋프린트가 아날로그 합성기 회로의 풋프린트보다 훨씬 더 축소될 수 있다는 것이다. 일부 실시예에서, 요구 사항은 아니지만, 합성기 회로(1504)로의 주파수 입력은 VCO(voltage controlled oscillator)에 의해 제공될 수 있다. 분할기 제어 입력은 원하는 출력 주파수(1505)에 따라 기저 대역 프로세싱 회로(1308a, 1308b)(도 13) 또는 링크 집합기에 의해 추가로 제공될 수 있다. 일부 실시예에서, 분할기 제어 입력(예를 들어, N)은 링크 집합기에 의해 결정되거나 또는 표시된 것과 같은 채널 개수 및 채널 중심 주파수에 근거하여 (예를 들어, Wi-Fi 카드 내의) 룩업 테이블로부터 결정될 수 있다. 애플리케이션 프로세서(1310)는 (예를 들어, 라디오 아키텍처(110)가 구현되는 장치에 따라) 예시적인 AP 기반 스케줄링/ACK 제어기(112) 및/또는 예시적인 STA 기반 스케줄링/ACK 제어기(114)에 연결된다.In some embodiments, synthesizer circuit 1504 may be a fractional-N synthesizer or a fractional N/N+1 synthesizer, although the scope of the embodiments is not limited in this respect as other types of frequency synthesizers may be suitable. . For example, synthesizer circuit 1504 may be a delta-sigma synthesizer, a frequency multiplier, or a synthesizer that includes a phase locked loop with a frequency divider. According to some embodiments, synthesizer circuit 1504 may include a digital synthesizer circuit. The advantage of using a digital synthesizer circuit is that it can include some analog components, but its footprint can be reduced much further than that of an analog synthesizer circuit. In some embodiments, although not required, the frequency input to synthesizer circuit 1504 may be provided by a voltage controlled oscillator (VCO). Splitter control inputs may be further provided by baseband processing circuits 1308a, 1308b (FIG. 13) or link aggregators depending on the desired output frequency 1505. In some embodiments, the splitter control input (e.g., N) may be determined by the link aggregator or from a lookup table (e.g., within the Wi-Fi card) based on the number of channels and channel center frequencies as indicated. You can. Application processor 1310 is coupled to an exemplary AP-based scheduling/ACK controller 112 and/or an exemplary STA-based scheduling/ACK controller 114 (e.g., depending on the device on which radio architecture 110 is implemented). do.

일부 실시예에서, 합성기 회로(1504)는 출력 주파수(1505)로서 반송 주파수를 생성하도록 구성될 수 있는 반면, 다른 실시예에서 출력 주파수(1505)는 반송 주파수의 분수(예를 들어, 반송 주파수의 1/2, 반송 주파수의 1/3)일 수 있다. 일부 실시예에서, 출력 주파수(1505)는 LO 주파수(fLO)일 수 있다.In some embodiments, synthesizer circuit 1504 may be configured to generate a carrier frequency as output frequency 1505, while in other embodiments output frequency 1505 is a fraction of the carrier frequency (e.g., 1/2, 1/3 of the carrier frequency). In some embodiments, output frequency 1505 may be the LO frequency (fLO).

도 16은 일부 실시예에 따른 기저 대역 프로세싱 회로(1308a)의 기능 블록도를 도시한다. 기저 대역 프로세싱 회로(1308a)는 기저 대역 프로세싱 회로(1308a)(도 13)로서 사용하기에 적합할 수 있는 회로의 한 예이지만, 다른 회로 구성도 적합할 수 있다. 이와 달리, 도 16의 예는 도 13의 예시적인 BT 기저 대역 프로세싱 회로(1308b)를 구현하는데 사용될 수 있다.Figure 16 shows a functional block diagram of baseband processing circuitry 1308a according to some embodiments. Baseband processing circuit 1308a is an example of a circuit that may be suitable for use as baseband processing circuitry 1308a (FIG. 13), although other circuit configurations may also be suitable. Alternatively, the example of FIG. 16 can be used to implement the example BT baseband processing circuit 1308b of FIG. 13.

기저 대역 프로세싱 회로(1308a)는 라디오 IC 회로(1306a, 1306b)(도 13)에 의해 제공되는 수신 기저 대역 신호(1507)를 처리하기 위한 수신 기저 대역 프로세서(RX BBP)(1602) 및 라디오 IC 회로(1306a, 1306b)에 대한 전송 기저 대역 신호(1511)를 생성하기 위한 전송 기저 대역 프로세서(TX BBP)(1604)를 포함할 수 있다. 기저 대역 프로세싱 회로(1308a)는 또한 기저 대역 프로세싱 회로(1308a)의 동작을 조정하기 위한 제어 로직(1606)을 포함할 수 있다.Baseband processing circuitry 1308a includes a receive baseband processor (RX BBP) 1602 and radio IC circuitry for processing the receive baseband signal 1507 provided by radio IC circuitry 1306a, 1306b (FIG. 13). It may include a transmit baseband processor (TX BBP) 1604 to generate a transmit baseband signal 1511 for 1306a, 1306b. Baseband processing circuitry 1308a may also include control logic 1606 to coordinate the operation of baseband processing circuitry 1308a.

일부 실시예에서(예를 들어, 아날로그 기저 대역 신호가 기저 대역 프로세싱 회로(1308a, 1308b)와 라디오 IC 회로(1306a, 1306b) 사이에서 교환될 때), 기저 대역 프로세싱 회로(1308a)는 라디오 IC로부터 수신된 아날로그 기저 대역 신호(1507)를 RX BBP(1602)에 의한 프로세싱을 위한 디지털 기저 대역 신호로 변환하기 위해 ADC(1610)를 포함할 수 있다. 이들 실시예에서, 기저 대역 프로세싱 회로(1308a)는 또한 TX BBP(1604)로부터의 디지털 기저 대역 신호를 아날로그 기저 대역 신호(1611)로 변환하기 위해 DAC(1612)를 포함할 수 있다.In some embodiments (e.g., when analog baseband signals are exchanged between baseband processing circuitry 1308a, 1308b and radio IC circuitry 1306a, 1306b), baseband processing circuitry 1308a receives a signal from the radio IC. An ADC 1610 may be included to convert the received analog baseband signal 1507 to a digital baseband signal for processing by RX BBP 1602. In these embodiments, baseband processing circuitry 1308a may also include a DAC 1612 to convert the digital baseband signal from TX BBP 1604 to an analog baseband signal 1611.

예를 들어, 기저 대역 프로세서(1308a)를 통해 OFDM 신호 또는 OFDMA 신호를 통신하는 일부 실시예에서, 전송 기저 대역 프로세서(1604)는 역고속 푸리에 변환(IFFT)을 수행함으로써 전송에 적합한 OFDM 또는 OFDMA 신호를 생성하도록 구성될 수 있다. 수신 기저 대역 프로세서(1602)는 FFT를 수행함으로써 수신된 OFDM 신호 또는 OFDMA 신호를 처리하도록 구성될 수 있다. 일부 실시예에서, 수신 기저 대역 프로세서(1602)는 자기 상관(autocorrelation)을 수행함으로써 OFDM 신호 또는 OFDMA 신호의 존재를 검출하고, 짧은 프리앰블과 같은 프리앰블을 검출하고, 상호 상관(cross-correlation)을 수행함으로써 긴 프리앰블을 검출하도록 구성될 수 있다. 프리앰블은 Wi-Fi 통신을 위한 미리 결정된 프레임 구조의 일부일 수 있다.For example, in some embodiments of communicating an OFDM signal or OFDMA signal via baseband processor 1308a, transmit baseband processor 1604 may perform an inverse fast Fourier transform (IFFT) to transmit an OFDM or OFDMA signal suitable for transmission. Can be configured to generate. Receive baseband processor 1602 may be configured to process received OFDM signals or OFDMA signals by performing FFT. In some embodiments, receive baseband processor 1602 detects the presence of an OFDM signal or OFDMA signal by performing autocorrelation, detecting a preamble, such as a short preamble, and performing cross-correlation. By doing so, it can be configured to detect a long preamble. The preamble may be part of a predetermined frame structure for Wi-Fi communication.

다시 도 13을 참조하면 일부 실시예에서, 안테나(1301)(도 13)는 각각 예를 들어 다이폴 안테나, 모노폴 안테나, 패치 안테나, 루프 안테나, 마이크로스트립 안테나 또는 RF 신호의 전송에 적합한 다른 타입의 안테나를 포함하는 하나 이상의 지향성 또는 무지향성 안테나를 포함할 수 있다. 일부 MIMO(multiple-input multiple-output) 실시예에서, 안테나는 공간 다이버시티 및 결과적으로 발생할 수 있는 상이한 채널 특성을 이용하기 위해 효과적으로 분리될 수 있다. 안테나(1301)는 각각 한 세트의 위상 어레이 안테나를 포함할 수 있지만, 실시예가 이에 한정되는 것은 아니다.Referring back to FIG. 13 , in some embodiments, antenna 1301 (FIG. 13) may each be, for example, a dipole antenna, monopole antenna, patch antenna, loop antenna, microstrip antenna, or other type of antenna suitable for transmission of RF signals. It may include one or more directional or non-directional antennas including. In some multiple-input multiple-output (MIMO) embodiments, the antennas can be effectively separated to take advantage of spatial diversity and the different channel characteristics that may result. The antennas 1301 may each include a set of phased array antennas, but the embodiment is not limited thereto.

라디오 아키텍처(110)가 여러 개의 개별 기능 요소를 갖는 것으로 설명되지만, 하나 이상의 기능 요소는 결합될 수 있고 DSP(digital signal processor)를 포함하는 프로세싱 요소와 같은 소프트웨어로 구성된 요소 및/또는 기타 하드웨어 요소의 조합에 의해 구현될 수 있다. 예를 들어, 일부 요소는 하나 이상의 마이크로프로세서, DSP, FPGA(field-programmable gate array), ASIC(application specific integrated circuit), RFIC(radio-frequency integrated circuit) 및 적어도 여기에 설명된 기능을 수행하는 다양한 하드웨어 및 로직 회로의 조합을 포함할 수 있다. 일부 실시예에서, 기능 요소는 하나 이상의 프로세싱 요소에서 동작하는 하나 이상의 처리를 가리킬 수 있다.Although radio architecture 110 is described as having multiple individual functional elements, one or more functional elements may be combined and may include elements comprised of software, such as processing elements including a digital signal processor (DSP), and/or other hardware elements. It can be implemented by combination. For example, some elements may include one or more microprocessors, DSPs, field-programmable gate arrays (FPGAs), application specific integrated circuits (ASICs), radio-frequency integrated circuits (RFICs), and various other devices that perform at least the functions described herein. May include a combination of hardware and logic circuits. In some embodiments, a functional element may refer to one or more processing operating on one or more processing elements.

도 17은 도 1 및 도 2의 예시적인 AP 기반 스케줄링/ACK 제어기(112) 및/또는 예시적인 STA 기반 스케줄링/ACK 제어기(114)를 구현하기 위해 도 5 내지 도 11의 명령어를 실행할 수 있는 예시적인 프로세서 플랫폼(1700)의 블록도이다. 프로세서 플랫폼(1700)은, 예를 들어 서버, 개인용 컴퓨터, 모바일 장치(예를 들어, 휴대폰, 스마트폰, iPad^TM와 같은 태블릿), PDA(Personal Digital Assistant), 인터넷 기기 또는 기타 타입의 컴퓨팅 장치일 수 있다.17 is an example of how the instructions of FIGS. 5-11 may be executed to implement the example AP-based scheduling/ACK controller 112 and/or the example STA-based scheduling/ACK controller 114 of FIGS. 1 and 2. This is a block diagram of a typical processor platform 1700. Processor platform 1700 may be, for example, a server, personal computer, mobile device (e.g., cell phone, smartphone, tablet such as iPad ^TM ), personal digital assistant (PDA), Internet device, or other type of computing device. You can.

도시된 예의 프로세서 플랫폼(1700)은 프로세서(1712)를 포함한다. 도시된 예의 프로세서(1712)는 하드웨어이다. 예를 들어, 프로세서(1712)는 임의의 원하는 제품군 또는 제조자의 집적 회로, 로직 회로, 마이크로프로세서 또는 제어기에 의해 구현될 수 있다.Processor platform 1700 in the example shown includes processor 1712. Processor 1712 in the example shown is hardware. For example, processor 1712 may be implemented by an integrated circuit, logic circuit, microprocessor, or controller from any desired family or manufacturer.

도시된 예의 프로세서(1712)는 로컬 메모리(1713)(예를 들어, 캐시)를 포함한다. 도 17의 예시적인 프로세서(1712)는 예시적인 AP 기반 스케줄링/ACK 제어기(112)의 예시적인 컴포넌트 인터페이스(200), 예시적인 구간 추적기(202), 예시적인 반정적 스케줄러(204), 예시적인 패킷 생성기(206) 및 예시적인 ACK 프로토콜 프로세서(208), 또는 예시적인 STA 기반 스케줄링/ACK 제어기(114)의 예시적인 컴포넌트 인터페이스(300), 예시적인 구간 추적기(302), 예시적인 패킷 프로세서(304), 예시적인 패킷 생성기(306), 예시적인 정적 스케줄 데이터베이스(308) 및 예시적인 ACK 프로토콜 프로세서(310)를 구현하기 위해 도 5 내지 도 12의 명령어를 실행한다. Processor 1712 in the example shown includes local memory 1713 (e.g., cache). The example processor 1712 of FIG. 17 includes an example component interface 200 of an example AP-based scheduling/ACK controller 112, an example interval tracker 202, an example semi-static scheduler 204, and an example packet Generator 206 and example ACK protocol processor 208, or example component interface 300 of example STA-based scheduling/ACK controller 114, example interval tracker 302, example packet processor 304 , execute the instructions of FIGS. 5-12 to implement the example packet generator 306, the example static schedule database 308, and the example ACK protocol processor 310.

도시된 예의 프로세서(1712)는 버스(1718)를 통해 휘발성 메모리(1714) 및 비휘발성 메모리(1716)를 포함하는 주 메모리와 통신한다. 휘발성 메모리(1714)는 SDRAM(Synchronous Dynamic Random Access Memory), DRAM(Dynamic Random Access Memory), RDRAM(RAMBUS Dynamic Random Access Memory) 및/또는 다른 타입의 랜덤 액세스 메모리 장치에 의해 구현될 수 있다. 비휘발성 메모리(1716)는 플래시 메모리 및/또는 임의의 다른 원하는 타입의 메모리 장치에 의해 구현될 수 있다. 주 메모리(1714, 1716)에 대한 액세스는 클럭 제어기에 의해 제어된다.Processor 1712 in the example shown communicates with main memory, including volatile memory 1714 and non-volatile memory 1716, via bus 1718. Volatile memory 1714 may be implemented by Synchronous Dynamic Random Access Memory (SDRAM), Dynamic Random Access Memory (DRAM), RAMBUS Dynamic Random Access Memory (RDRAM), and/or other types of random access memory devices. Non-volatile memory 1716 may be implemented by flash memory and/or any other desired type of memory device. Access to main memory 1714, 1716 is controlled by a clock controller.

도시된 예의 프로세서 플랫폼(1700)은 또한 인터페이스 회로(1720)를 포함한다. 인터페이스 회로(1720)는 이더넷 인터페이스, USB(universal serial bus) 및/또는 PCI 익스프레스 인터페이스와 같은 임의의 타입의 인터페이스 표준에 의해 구현될 수 있다.Processor platform 1700 in the example shown also includes interface circuitry 1720. Interface circuit 1720 may be implemented by any type of interface standard, such as an Ethernet interface, universal serial bus (USB), and/or PCI Express interface.

도시된 예에서, 하나 이상의 입력 장치(1722)가 인터페이스 회로(1720)에 연결된다. 입력 장치(들)(1722)는 사용자가 데이터 및 명령어를 프로세서(1712)에 입력하도록 허용한다. 입력 장치(들)는, 예를 들어 센서, 마이크, 카메라(스틸 또는 비디오), 키보드, 버튼, 마우스, 터치스크린, 트랙 패드, 트랙 볼, 아이소포인트(isopoint) 및/또는 음성 인식 시스템에 의해 구현될 수 있다.In the example shown, one or more input devices 1722 are coupled to interface circuit 1720. Input device(s) 1722 allow a user to input data and instructions into processor 1712. Input device(s) may be implemented by, for example, sensors, microphones, cameras (still or video), keyboards, buttons, mice, touchscreens, trackpads, trackballs, isopoints and/or voice recognition systems. It can be.

하나 이상의 출력 장치(1724)는 또한 도시된 예의 인터페이스 회로(1720)에 연결된다. 출력 장치(1724)는, 예를 들어 디스플레이 장치(예를 들어, LED(light emitting diode), OLED(organic light emitting diode), 액정 디스플레이, CRT(cathode ray tube) 디스플레이, 터치스크린, 촉각 출력 장치 및/또는 스피커)에 의해 구현될 수 있다. 따라서, 도시된 예의 인터페이스 회로(1720)는 일반적으로 그래픽 드라이버 카드, 그래픽 드라이버 칩 또는 그래픽 드라이버 프로세서를 포함한다.One or more output devices 1724 are also coupled to the interface circuit 1720 in the example shown. The output device 1724 may include, for example, a display device (e.g., a light emitting diode (LED), an organic light emitting diode (OLED), a liquid crystal display, a cathode ray tube (CRT) display, a touch screen, a tactile output device, and /or speaker). Accordingly, interface circuit 1720 in the illustrated example typically includes a graphics driver card, graphics driver chip, or graphics driver processor.

도시된 예의 인터페이스 회로(1720)는 또한 네트워크(1726)(예를 들어, 이더넷 연결, DSL(digital subscriber line), 전화선, 동축 케이블, 셀룰러 전화 시스템 등)를 통해 외부 머신(예를 들어, 임의의 종류의 컴퓨팅 장치)과 데이터 교환을 가능하도록 하기 위해 송신기, 수신기, 트랜시버, 모뎀 및/또는 네트워크 인터페이스 카드와 같은 통신 장치를 포함한다.The interface circuit 1720 in the illustrated example may also be configured to connect to an external machine (e.g., any It includes communication devices such as transmitters, receivers, transceivers, modems, and/or network interface cards to enable data exchange with other types of computing devices.

도시된 예의 프로세서 플랫폼(1700)은 또한 소프트웨어 및/또는 데이터를 저장하기 위해 하나 이상의 대용량 저장 장치(1728)를 포함한다. 이러한 대용량 저장 장치(1728)의 예는 플로피 디스크 드라이브, 하드 드라이브 디스크, 컴팩트 디스크 드라이브, 블루레이 디스크 드라이브, RAID 시스템 및 DVD(digital versatile disk) 드라이브를 포함한다.Processor platform 1700 in the illustrated example also includes one or more mass storage devices 1728 for storing software and/or data. Examples of such mass storage devices 1728 include floppy disk drives, hard drive disks, compact disk drives, Blu-ray disk drives, RAID systems, and digital versatile disk (DVD) drives.

도 5 내지 도 11의 코딩된 명령어(1732)는 대용량 저장 장치(1728), 휘발성 메모리(1714), 비휘발성 메모리(1716), 및/또는 CD 또는 DVD와 같은 제거 가능한 유형의 컴퓨터 판독 가능 저장 매체에 저장될 수 있다.The coded instructions 1732 of FIGS. 5-11 may be used in a mass storage device 1728, volatile memory 1714, non-volatile memory 1716, and/or a removable type computer-readable storage medium such as a CD or DVD. It can be saved in .

예 1은 반정적 스케줄링을 가능하도록 하는 장치를 포함하고, 장치는 무선 근거리 통신망에서 2개 이상의 전송 구간이 동일한 전송 특성에 대응하는지 결정하는 반정적 스케줄러와, 2개 이상의 전송 구간의 제 1 전송 구간 동안 (a) 2개 이상의 전송 구간이 발생할 때를 식별하는 제 1 값 및 (b) 전송 특성을 식별하는 제 2 값을 포함하는 제 1 데이터 패킷을 생성하는 패킷 생성기를 포함한다.Example 1 includes an apparatus for enabling semi-static scheduling, the apparatus comprising: a semi-static scheduler that determines whether two or more transmission intervals correspond to the same transmission characteristics in a wireless local area network; and a first transmission interval of the two or more transmission intervals. and a packet generator that generates a first data packet including (a) a first value identifying when two or more transmission intervals occur and (b) a second value identifying transmission characteristics.

예 2는 예 1의 장치를 포함하고, 패킷 생성기는 2개 이상의 전송 구간의 후속 전송 구간 동안 제 1 값 및 제 2 값을 생략한 제 2 데이터 패킷을 생성한다.Example 2 includes the apparatus of example 1, wherein the packet generator generates a second data packet omitting the first value and the second value during subsequent transmission intervals of the two or more transmission intervals.

예 3은 예 2의 장치를 포함하고, 전송 구간을 추적하여 후속 전송 구간이 발생할 때를 결정하는 구간 추적기를 더 포함한다.Example 3 includes the apparatus of Example 2, and further includes a segment tracker that tracks the transmission segment to determine when a subsequent transmission segment occurs.

예 4는 예 2의 장치를 포함하고, 제 1 전송 구간이 업링크 전송에 대응할 때, 제 1 데이터 패킷 및 제 2 데이터 패킷은 트리거 프레임이다.Example 4 includes the device of Example 2, wherein when the first transmission interval corresponds to uplink transmission, the first data packet and the second data packet are trigger frames.

예 5는 예 2의 장치를 포함하고, 제 1 전송 구간이 다운링크 전송에 대응할 때, 제 1 데이터 패킷 및 제 2 데이터 패킷은 다운링크 데이터 패킷이다.Example 5 includes the device of Example 2, wherein when the first transmission interval corresponds to downlink transmission, the first data packet and the second data packet are downlink data packets.

예 6은 예 1의 장치를 포함하고, 2개 이상의 전송 구간은 하나의 전송 기회 내에 있다.Example 6 includes the device of Example 1, wherein two or more transmission segments are within one transmission opportunity.

예 7은 예 1의 장치를 포함하고, 2개 이상의 전송 구간은 2개 이상의 전송 기회에 걸쳐 있다.Example 7 includes the device of Example 1, wherein the two or more transmission segments span two or more transmission opportunities.

예 8은 예 1의 장치를 포함하고, 전송 특성은 전송 타입 또는 리소스 할당 중 적어도 하나이고, 전송 타입은 업링크 또는 다운링크이다.Example 8 includes the device of example 1, wherein the transmission characteristic is at least one of a transmission type or a resource allocation, and the transmission type is uplink or downlink.

예 9는 예 1의 장치를 포함하고, 패킷 생성기는 2개 이상의 전송 구간이 하나의 전송 기회 내에 있는지 또는 2개 이상의 전송 기회에 걸쳐 있는지에 대응하는 제 3 값을 포함하는 제 1 데이터 패킷을 생성한다.Example 9 includes the apparatus of example 1, wherein the packet generator generates a first data packet including a third value corresponding to whether the two or more transmission intervals are within one transmission opportunity or span two or more transmission opportunities. do.

예 10은 실행될 때 머신으로 하여금 적어도 무선 근거리 통신망에서 2개 이상의 전송 구간이 동일한 전송 특성에 대응하는지 결정하고, 2개 이상의 전송 구간의 제 1전송 구간 동안 (a) 2개 이상의 전송 구간이 발생할 때를 식별하는 제 1 값 및 (b) 전송 특성을 식별하는 제 2 값을 포함하는 제 1 데이터 패킷을 생성하도록 하는 명령어를 포함하는 유형의 컴퓨터 판독 가능 저장 매체를 포함한다.Example 10, when executed, causes a machine to determine whether two or more transmission segments correspond to the same transmission characteristics, at least in a wireless local area network, and: (a) when the two or more transmission segments occur during a first transmission segment of the two or more transmission segments; and (b) instructions to generate a first data packet comprising (b) a first value identifying a transmission characteristic.

예 11은 예 10의 컴퓨터 판독 가능 저장 매체를 포함하고, 명령어는 머신으로 하여금 2개 이상의 전송 구간의 후속 전송 구간 동안 제 1 값 및 제 2 값을 생략한 제 2 데이터 패킷을 생성하도록 한다.Example 11 includes the computer-readable storage medium of example 10, wherein instructions cause a machine to generate a second data packet omitting the first value and the second value during subsequent transmission intervals of the two or more transmission intervals.

예 12는 예 11의 컴퓨터 판독 가능 저장 매체를 포함하고, 명령어는 머신으로 하여금 전송 구간을 추적하여 후속 전송 구간이 발생할 때를 결정하도록 한다.Example 12 includes the computer-readable storage medium of example 11, wherein instructions cause a machine to track a transmission segment to determine when a subsequent transmission segment occurs.

예 13은 예 11의 컴퓨터 판독 가능 저장 매체를 포함하고, 제 1 전송 구간이 업링크 전송에 대응할 때, 제 1 데이터 패킷 및 제 2 데이터 패킷은 트리거 프레임이다.Example 13 includes the computer-readable storage medium of example 11, wherein when the first transmission interval corresponds to an uplink transmission, the first data packet and the second data packet are trigger frames.

예 14는 예 11의 컴퓨터 판독 가능 저장 매체를 포함하고, 제 1 전송 구간이 다운링크 전송에 대응할 때, 제 1 데이터 패킷 및 제 2 데이터 패킷은 다운링크 데이터 패킷이다.Example 14 includes the computer-readable storage medium of example 11, wherein when the first transmission interval corresponds to a downlink transmission, the first data packet and the second data packet are downlink data packets.

예 15는 예 10의 컴퓨터 판독 가능 저장 매체를 포함하고, 2개 이상의 전송 구간은 하나의 전송 기회 내에 있다.Example 15 includes the computer-readable storage medium of example 10, wherein two or more transmission segments are within a transmission opportunity.

예 16은 예 10의 컴퓨터 판독 가능 저장 매체를 포함하고, 2개 이상의 전송 구간은 2개 이상의 전송 기회에 걸쳐 있다.Example 16 includes the computer-readable storage medium of example 10, wherein the two or more transmission segments span two or more transmission opportunities.

예 17은 예 10의 컴퓨터 판독 가능 저장 매체를 포함하고, 전송 특성은 전송 타입 또는 리소스 할당 중 적어도 하나이고, 전송 타입은 업링크 또는 다운링크이다.Example 17 includes the computer-readable storage medium of example 10, wherein the transmission characteristics are at least one of a transmission type or a resource allocation, and the transmission type is uplink or downlink.

예 18은 예 10의 컴퓨터 판독 가능 저장 매체를 포함하고, 명령어는 머신으로 하여금 2개 이상의 전송 구간이 하나의 전송 기회 내에 있는지 또는 2개 이상의 전송 기회에 걸쳐 있는지에 대응하는 제 3 값을 포함하는 제 1 데이터 패킷을 생성하도록 한다.Example 18 includes the computer-readable storage medium of example 10, wherein the instructions cause the machine to include a third value corresponding to whether the two or more transmission intervals are within one transmission opportunity or span two or more transmission opportunities. To generate the first data packet.

예 19는 반정적 스케줄링을 가능하도록 하는 방법을 포함하고, 방법은 무선 근거리 통신망에서 2개 이상의 전송 구간이 동일한 전송 특성에 대응하는지 결정하는 것과, 2개 이상의 전송 구간 중 제 1 전송 구간 동안 (a) 2개 이상의 전송 구간이 발생할 때를 식별하는 제 1 값 및 (b) 전송 특성을 식별하는 제 2 값을 포함하는 제 1 데이터 패킷을 생성하는 것을 포함한다.Example 19 includes a method for enabling semi-static scheduling, the method comprising determining whether two or more transmission intervals correspond to the same transmission characteristics in a wireless local area network, and during a first transmission interval of the two or more transmission intervals (a ) generating a first data packet including (b) a first value identifying when two or more transmission intervals occur and (b) a second value identifying transmission characteristics.

예 20은 예 19의 방법을 포함하고, 2개 이상의 전송 구간의 후속 전송 구간 동안 제 1 값 및 제 2 값을 생략한 제 2 데이터 패킷을 생성하는 것을 더 포함한다.Example 20 includes the method of Example 19, and further includes generating a second data packet omitting the first value and the second value during subsequent transmission intervals of the two or more transmission intervals.

예 21은 예 20의 방법을 포함하고, 전송 구간을 추적하여 후속 전송 구간이 발생할 때를 결정하는 것을 더 포함한다.Example 21 includes the method of Example 20, and further includes tracking the transmission segment to determine when a subsequent transmission segment occurs.

예 22는 예 20의 방법을 포함하고, 제 1 전송 구간이 업링크 전송에 대응할 때, 제 1 데이터 패킷 및 제 2 데이터 패킷은 트리거 프레임이다.Example 22 includes the method of Example 20, wherein when the first transmission interval corresponds to uplink transmission, the first data packet and the second data packet are trigger frames.

예 23은 예 20의 방법을 포함하고, 제 1 전송 구간이 다운링크 전송에 대응할 때, 제 1 데이터 패킷 및 제 2 데이터 패킷은 다운링크 데이터 패킷이다.Example 23 includes the method of Example 20, wherein when the first transmission interval corresponds to downlink transmission, the first data packet and the second data packet are downlink data packets.

예 24는 예 19의 방법을 포함하고, 2개 이상의 전송 구간은 하나의 전송 기회 내에 있다.Example 24 includes the method of Example 19, wherein two or more transmission intervals are within one transmission opportunity.

예 25는 예 19의 방법을 포함하고, 2개 이상의 전송 구간은 2개 이상의 전송 기회에 걸쳐 있다.Example 25 includes the method of Example 19, wherein the two or more transmission intervals span two or more transmission opportunities.

예 26은 예 19의 방법을 포함하고, 전송 특성은 전송 타입 또는 리소스 할당 중 적어도 하나이고, 전송 타입은 업링크 또는 다운링크이다.Example 26 includes the method of Example 19, wherein the transmission characteristic is at least one of a transmission type or a resource allocation, and the transmission type is uplink or downlink.

예 27은 예 19의 방법을 포함하고, 2개 이상의 전송 구간이 하나의 전송 기회 내에 있는지 또는 2개 이상의 전송 기회에 걸쳐 있는지에 대응하는 제 3 값을 포함하는 제 1 데이터 패킷을 생성하는 것을 더 포함한다.Example 27 includes the method of Example 19, further comprising generating a first data packet including a third value corresponding to whether the two or more transmission intervals are within one transmission opportunity or span two or more transmission opportunities. Includes.

예 28은 확인 응답 프로토콜을 가능하도록 하는 장치를 포함하고, 장치는, 다운링크 데이터에 대응하고, 주파수 대역의 제 1 리소스 유닛을 스테이션과 링크하는 정보를 포함하고, 전송 기회를 위한 프리앰블에 포함되는 제 1 데이터 프레임을 생성하고, 업링크 데이터에 대응하고, 주파수 대역의 제 2 리소스 유닛을 스테이션과 링크하는 정보를 포함하고, 업링크 데이터에 대응하는 제 1 지연 확인 응답에 포함되는 제 2 데이터 프레임을 생성하는 패킷 생성기와, 업링크 데이터가 2개 이상의 전송 구간에 걸쳐 수신될 때, 스테이션에 의해 제 2 리소스 유닛을 사용하여 전송된 제 1 업링크 데이터에 대응하는 제 1 지연 확인 응답을 전송하는 컴포넌트 인터페이스와, 다운링크 데이터가 2개 이상의 전송 구간에 걸쳐 수신될 때, 제 1 리소스 유닛에서 수신되는 것에 근거하여 수신된 제 2 지연 확인 응답이 스테이션으로부터의 제 1 다운링크 데이터에 대응한다고 추정하는 확인 응답 프로토콜 프로세서를 포함한다.Example 28 includes an apparatus for enabling an acknowledgment protocol, the apparatus comprising information corresponding to downlink data, linking a first resource unit of the frequency band with a station, and included in a preamble for a transmission opportunity. A second data frame that generates a first data frame, corresponds to uplink data, includes information linking a second resource unit of the frequency band with the station, and is included in the first delay acknowledgment corresponding to the uplink data. a packet generator that generates, and when uplink data is received over two or more transmission intervals, transmitting a first delay acknowledgment corresponding to first uplink data transmitted by the station using a second resource unit. a component interface, and when downlink data is received over two or more transmission intervals, presuming that the received second delay acknowledgment response corresponds to the first downlink data from the station based on what is received in the first resource unit. Contains an acknowledgment protocol processor.

예 29는 예 10의 장치를 포함하고, 컴포넌트 인터페이스는 제 1 지연 확인 응답을 전송하도록 라디오 아키텍처에 지시함으로써 제 1 지연 확인 응답을 전송한다.Example 29 includes the apparatus of example 10, wherein the component interface transmits a first delayed acknowledgment by instructing the radio architecture to transmit the first delayed acknowledgment.

예 30은 예 10의 장치를 포함하고, 제 1 리소스 유닛은 제 2 리소스 유닛이다.Example 30 includes the apparatus of example 10, wherein the first resource unit is a second resource unit.

예 31은 예 10의 장치를 포함하고, 제 1 데이터 프레임은 확인 응답 타입을 포함한다.Example 31 includes the apparatus of example 10, and wherein the first data frame includes an acknowledgment type.

예 32는 예 10의 장치를 포함하고, 스테이션은 제 1 스테이션이고, 제 1 데이터 프레임은 주파수 대역의 제 3 리소스 유닛과 제 2 스테이션의 제 2 링크를 포함하고, 제 2 데이터 프레임은 주파수 대역의 제 4 리소스 유닛과 제 2 스테이션의 제 3 링크를 포함하고, 제 2 데이터 프레임은 제 3 지연 확인 응답에 포함된다.Example 32 includes the apparatus of example 10, wherein the station is a first station, the first data frame includes a third resource unit in the frequency band and a second link of the second station, and the second data frame is in the frequency band. It includes a fourth resource unit and a third link of the second station, and the second data frame is included in the third delay acknowledgment.

예 33은 예 14의 장치를 포함하고, 컴포넌트 인터페이스는 업링크 데이터가 2개 이상의 전송 구간에 걸쳐 수신될 때 제 4 리소스 유닛을 사용하여 제 2 스테이션에 의해 전송된 제 2 업링크 데이터에 대응하는 제 3 지연 확인 응답을 전송하고, 확인 응답 프로토콜 프로세서는 다운링크 데이터가 2개 이상의 전송 구간에 걸쳐 수신될 때 제 3 리소스 유닛에서 수신된 것에 근거하여 수신된 제 4 지연 확인 응답이 제 2 스테이션으로부터의 제 2 다운링크 데이터에 대응한다고 추정한다.Example 33 includes the apparatus of example 14, wherein the component interface corresponds to second uplink data transmitted by a second station using a fourth resource unit when the uplink data is received over two or more transmission intervals. Transmitting a third delay acknowledgment, the acknowledgment protocol processor determines that the received fourth delay acknowledgment is from the second station based on that received at the third resource unit when the downlink data is received over two or more transmission intervals. It is assumed that it corresponds to the second downlink data of .

예 34는 예 10의 장치를 포함하고, 제 1 지연 확인 응답은 물리 계층 프로토콜 데이터 유닛이다.Example 34 includes the apparatus of example 10, wherein the first delayed acknowledgment is a physical layer protocol data unit.

특정의 예시적인 방법, 장치 및 제품이 여기에 설명되었지만, 이 특허의 범위가 이에 한정되는 것은 아니다. 반대로, 이 특허는 이 특허의 청구 범위에 속하는 모든 방법, 장치 및 제품을 포함한다.Although certain example methods, devices and articles are described herein, the scope of this patent is not limited thereto. Conversely, this patent includes all methods, devices and products falling within the scope of the claims of this patent.

Claims

A device enabling semi-static scheduling, the device comprising:
A semi-static scheduler that determines whether two or more transmission sections correspond to the same transmission characteristics in a wireless local area network;
A first data packet including (a) a first value identifying when the two or more transmission intervals occur and (b) a second value identifying the transmission characteristic during a first transmission interval of the two or more transmission intervals. Includes a packet generator that generates,
The packet generator generates a second data packet omitting the first value and the second value during a subsequent transmission section of the two or more transmission sections,
The transmission characteristic is at least one of a transmission type or a resource allocation, and the transmission type is uplink or downlink,
Device.

delete

According to claim 1,
The apparatus further comprising a segment tracker that tracks a transmission segment to determine when the subsequent transmission segment occurs.

According to claim 1,
When the first transmission interval corresponds to uplink transmission, the first data packet and the second data packet are trigger frames.

According to claim 1,
When the first transmission interval corresponds to downlink transmission, the first data packet and the second data packet are downlink data packets.

According to claim 1,
The device wherein the two or more transmission intervals are within one transmission opportunity.

According to claim 1,
The apparatus of claim 1, wherein the two or more transmission segments span two or more transmission opportunities.

delete

According to claim 1,
wherein the packet generator generates the first data packet including a third value corresponding to whether the two or more transmission intervals are within one transmission opportunity or span two or more transmission opportunities.

A tangible, computer-readable storage medium that, when executed, causes a machine to:
In a wireless local area network, determine whether two or more transmission sections correspond to the same transmission characteristics,
During a first transmission interval of the two or more transmission intervals, a first data packet comprising (A) a first value identifying when the two or more transmission intervals occur and (B) a second value identifying a transmission characteristic. Contains a command to create,
The instruction causes the machine to generate a second data packet omitting the first value and the second value during a subsequent transmission interval of the two or more transmission intervals,
The transmission characteristic is at least one of a transmission type or a resource allocation, and the transmission type is uplink or downlink,
A computer-readable storage medium.

delete

According to claim 10,
wherein the instructions cause the machine to track a transmission interval to determine when the subsequent transmission interval occurs.

According to claim 10,
When the first transmission interval corresponds to an uplink transmission, the first data packet and the second data packet are trigger frames.

According to claim 10,
When the first transmission interval corresponds to a downlink transmission, the first data packet and the second data packet are downlink data packets.

According to claim 10,
Wherein the two or more transmission intervals are within one transmission opportunity.

According to claim 10,
The computer-readable storage medium of claim 1, wherein the two or more transmission segments span two or more transmission opportunities.

delete

According to claim 10,
wherein the instructions cause the machine to generate the first data packet including a third value corresponding to whether the two or more transmission intervals are within one transmission opportunity or span two or more transmission opportunities. Available storage media.

As a method enabling semi-static scheduling, the method includes:
determining whether two or more transmission sections correspond to the same transmission characteristics in a wireless local area network;
During a first transmission section of the two or more transmission sections, first data including (A) a first value identifying when the two or more transmission sections occur and (B) a second value identifying the transmission characteristic. Including generating a packet,
The method further includes generating a second data packet omitting the first value and the second value during a subsequent transmission interval of the two or more transmission intervals,
The transmission characteristic is at least one of a transmission type or a resource allocation, and the transmission type is uplink or downlink,
method.

delete

According to claim 19,
The method further comprising tracking a transmission segment to determine when the subsequent transmission segment occurs.

According to claim 19,
When the first transmission interval corresponds to uplink transmission, the first data packet and the second data packet are trigger frames.

According to claim 19,
When the first transmission interval corresponds to downlink transmission, the first data packet and the second data packet are downlink data packets.

According to claim 19,
The two or more transmission intervals are within one transmission opportunity.

According to claim 19,
The method of claim 1, wherein the two or more transmission intervals span two or more transmission opportunities.