Nothing Special   »   [go: up one dir, main page]

KR102687420B1 - 표시패널 및 표시장치 - Google Patents

표시패널 및 표시장치 Download PDF

Info

Publication number
KR102687420B1
KR102687420B1 KR1020160108607A KR20160108607A KR102687420B1 KR 102687420 B1 KR102687420 B1 KR 102687420B1 KR 1020160108607 A KR1020160108607 A KR 1020160108607A KR 20160108607 A KR20160108607 A KR 20160108607A KR 102687420 B1 KR102687420 B1 KR 102687420B1
Authority
KR
South Korea
Prior art keywords
pads
display area
electrically connected
link
lines
Prior art date
Application number
KR1020160108607A
Other languages
English (en)
Other versions
KR20180024081A (ko
Inventor
엄은철
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160108607A priority Critical patent/KR102687420B1/ko
Priority to US15/380,386 priority patent/US10565921B2/en
Priority to TW105143206A priority patent/TWI622833B/zh
Priority to CN201611224969.2A priority patent/CN107784936B/zh
Priority to DE102016125850.4A priority patent/DE102016125850B4/de
Publication of KR20180024081A publication Critical patent/KR20180024081A/ko
Application granted granted Critical
Publication of KR102687420B1 publication Critical patent/KR102687420B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

본 실시예들은 표시패널 및 표시장치에 관한 것으로서, 더욱 상세하게는, 표시영역에서 열 방향으로 배치되는 둘 이상의 신호 라인들과, 비 표시영역에서 상기 둘 이상의 신호 라인들에 전기적으로 연결되거나 둘 이상의 신호 라인들이 연장되어 배치되는 둘 이상의 링크 라인들과, 비 표시영역에서 둘 이상의 링크 라인들과 전기적으로 연결되는 둘 이상의 패드들을 포함하고, 둘 이상의 패드들이 위치하는 패드 영역에서 둘 이상의 링크 라인들 중 적어도 하나는 사선 방향으로 연장되는 표시패널 및 이를 포함하는 표시장치에 관한 것이다. 본 실시예들에 의하면, 비 표시영역의 크기를 줄여주어 네로우 베젤 디자인(Narrow Bezel Design)을 가능하게 해 줄 수 있다.

Description

표시패널 및 표시장치{DISPLAY PANEL AND DISPLAY DEVICE}
본 실시예들은 표시패널 및 표시장치에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(LCD: Liquid Crystal Display Device), 플라즈마 표시장치(PDP: Plasma Display Panel), 유기발광표시장치(OLED: Organic Light Emitting Display Device) 등과 같은 여러 가지 표시장치가 활용되고 있다.
이러한 표시장치는, 다수의 데이터 라인들과 다수의 게이트 라인들에 의해 정의되는 다수의 서브픽셀들이 배열된 표시패널과, 이러한 표시패널을 구동하기 위한 드라이버를 포함할 수 있다.
한편, 표시패널은 영상을 표시하는 표시영역과 영상을 표시하지 않는 비 표시영역으로 이루어진다.
표시패널의 비 표시영역에는, 다수의 데이터 라인들, 다수의 게이트 라인들 등의 신호 라인들을 드라이버와 전기적으로 연결해주기 위하여, 다수의 링크 라인들과 패드들이 존재할 수 있다.
이로 인해, 표시패널의 비 표시영역의 크기가 커질 수밖에 없다. 이로 인해, 베젤 크기가 커질 수밖에 없다.
따라서, 종래의 신호 전달 구조는, 네로우 베젤 디자인(Narrow Bezel Design) 설계에 한계를 가지고 있는 실정이다.
본 실시예들의 목적은, 네로우 베젤 디자인을 가능하게 하는 신호 전달 구조를 갖는 표시패널 및 표시장치를 제공하는 데 있다.
본 실시예들의 다른 목적은, 작은 비 표시영역을 갖는 표시패널 및 표시장치를 제공하는 데 있다.
본 실시예들의 또 다른 목적은, 신호 라인들이 배치된 표시 영역과 패드들이 배치된 패드 영역 사이 공간의 크기를 최소화할 수 있는 표시패널 및 표시장치를 제공하는 데 있다.
일 측면에서, 본 실시예들은, 표시영역에 둘 이상의 신호 라인들이 열 방향으로 배치되고, 비 표시영역에 둘 이상의 신호 라인들에 전기적으로 연결되거나 둘 이상의 신호 라인들이 연장된 둘 이상의 링크 라인들이 배치되며, 비 표시영역에 둘 이상의 링크 라인들과 전기적으로 연결되는 둘 이상의 패드들이 위치하는 표시패널과, 둘 이상의 패드들과 전기적으로 연결되는 드라이버 집적회로를 포함하는 표시장치를 제공할 수 있다.
이러한 표시장치에서, 둘 이상의 패드들 각각은 상단 부와 하단 부로 이루어질 수 있다.
둘 이상의 패드들 각각의 하단 부는 상단 부보다 표시영역에 더 가깝게 인접할 수 있다.
둘 이상의 패드들 중 표시영역에 가장 인접한 하나 또는 둘 이상의 제1 패드들 각각은, 대응되는 제1 링크 라인과 상단 부에서 전기적으로 연결될 수 있다.
하나 또는 둘 이상의 제1 패드들 각각의 상단 부에 전기적으로 연결된 제1 링크 라인은 둘 이상의 패드들이 위치하는 패드 영역에서 사선 방향으로 연장될 수 있다.
다른 측면에서, 본 실시예들은, 표시영역에 둘 이상의 신호 라인들이 열 방향으로 배치되고, 비 표시영역에 둘 이상의 신호 라인들에 전기적으로 연결되거나 둘 이상의 신호 라인들이 연장된 둘 이상의 링크 라인들이 배치되며, 비 표시영역에 둘 이상의 링크 라인들과 전기적으로 연결되는 둘 이상의 패드들이 위치하는 표시패널과, 둘 이상의 패드들과 전기적으로 연결되는 드라이버 집적회로를 포함하는 표시장치를 제공할 수 있다.
이러한 표시장치에서, 둘 이상의 패드들이 위치하는 패드 영역에서 둘 이상의 링크 라인들 중 적어도 하나는 사선 방향으로 연장될 수 있다.
또 다른 측면에서, 본 실시예들은, 표시영역에 둘 이상의 신호 라인들이 열 방향으로 배치되고, 비 표시영역에 둘 이상의 신호 라인들에 전기적으로 연결되거나 둘 이상의 신호 라인들이 연장된 둘 이상의 링크 라인들이 배치되며, 비 표시영역에 둘 이상의 링크 라인들과 전기적으로 연결되는 둘 이상의 패드들이 위치하는 표시패널과, 둘 이상의 패드들과 전기적으로 연결되는 드라이버 집적회로를 포함하는 표시장치를 제공할 수 있다.
이러한 표시장치에서는, 둘 이상의 패드들이 위치하는 패드 영역에서, 둘 이상의 링크 라인들 중 적어도 하나의 링크 라인은 적어도 하나의 패드와 중첩될 수 있다.
또 다른 측면에서, 본 실시예들은, 표시영역에서, 열 방향으로 배치되는 둘 이상의 신호 라인들과, 비 표시영역에서, 둘 이상의 신호 라인들에 전기적으로 연결되거나 둘 이상의 신호 라인들이 연장되어 배치되는 둘 이상의 링크 라인들과, 비 표시영역에서, 둘 이상의 링크 라인들과 전기적으로 연결되는 둘 이상의 패드들을 포함하는 표시패널을 제공할 수 있다.
이러한 표시패널에서, 둘 이상의 패드들 각각은 상단 부와 하단 부로 이루어질 수 있다.
둘 이상의 패드들 각각의 하단 부는 상단 부보다 표시영역에 더 가깝게 인접할 수 있다.
둘 이상의 패드들 중 표시영역에 가장 인접한 하나 또는 둘 이상의 제1 패드들 각각은, 대응되는 제1 링크 라인과 상단 부에서 전기적으로 연결될 수 있다.
하나 또는 둘 이상의 제1 패드들 각각의 상단 부에 전기적으로 연결된 제1 링크 라인은 둘 이상의 패드들이 위치하는 패드 영역에서 사선 방향으로 연장될 수 있다.
또 다른 측면에서, 본 실시예들은, 표시영역에서, 열 방향으로 배치되는 둘 이상의 신호 라인들과, 비 표시영역에서, 둘 이상의 신호 라인들에 전기적으로 연결되거나 둘 이상의 신호 라인들이 연장되어 배치되는 둘 이상의 링크 라인들과, 비 표시영역에서, 둘 이상의 링크 라인들과 전기적으로 연결되는 둘 이상의 패드들을 포함하는 표시패널을 제공할 수 있다.
이러한 표시패널에서, 둘 이상의 패드들이 위치하는 패드 영역에서 둘 이상의 링크 라인들 중 적어도 하나는 사선 방향으로 연장될 수 있다.
또 다른 측면에서, 본 실시예들은, 표시영역에서, 열 방향으로 배치되는 둘 이상의 신호 라인들과, 비 표시영역에서, 둘 이상의 신호 라인들에 전기적으로 연결되거나 둘 이상의 신호 라인들이 연장되어 배치되는 둘 이상의 링크 라인들과, 비 표시영역에서, 둘 이상의 링크 라인들과 전기적으로 연결되는 둘 이상의 패드들을 포함하는 표시패널을 제공할 수 있다.
이러한 표시패널에서, 둘 이상의 패드들이 위치하는 패드 영역에서, 둘 이상의 링크 라인들 중 적어도 하나의 링크 라인은 적어도 하나의 패드와 중첩될 수 있다.
이상에서 설명한 바와 같은 본 실시예들에 의하면, 네로우 베젤 디자인을 가능하게 하는 신호 전달 구조를 갖는 표시패널 및 표시장치를 제공하는 효과가 있다.
또한, 본 실시예들에 의하면, 작은 비 표시영역을 갖는 표시패널 및 표시장치를 제공하는 효과가 있다.
또한, 본 실시예들에 의하면, 신호 라인들이 배치된 표시 영역과 패드들이 배치된 패드 영역 사이 공간의 크기를 최소화할 수 있는 표시패널 및 표시장치를 제공하는 효과가 있다.
도 1은 본 실시예들에 따른 표시장치의 시스템 구성도이다.
도 2는 본 실시예들에 따른 표시패널의 평면도이다.
도 3은 본 실시예들에 따른 COG 타입으로 표시패널에 전기적으로 연결된 드라이버 집적회로를 나타낸 도면이다.
도 4는 본 실시예들에 따른 COF 타입으로 표시패널에 전기적으로 연결된 드라이버 집적회로를 나타낸 도면이다.
도 5는 본 실시예들에 따른 표시패널의 표시영역 및 비 표시영역과, 비 표시영역에 포함된 패드 영역과 라우팅 영역을 나타낸 도면이다.
도 6은 본 실시예들에 따른 표시패널에서 링크 라인과 패드의 제1 연결 구조를 나타낸 도면이다.
도 7 및 도 8은 본 실시예들에 따른 표시패널에서, 링크 라인과 패드의 제1 연결 구조를 적용한 예시도들이다.
도 9는 본 실시예들에 따른 표시패널의 비 표시영역의 라우팅 영역을 감소시켜 베젤이 줄어든 경우를 나타낸 도면이다.
도 10은 본 실시예들에 따른 표시패널의 베젤 감소를 위한 링크 라인과 패드의 제2 연결 구조를 나타낸 도면이다.
도 11은 본 실시예들에 따른 표시패널에서, 링크 라인과 패드의 제2 연결 구조를 적용한 예시도이다.
도 12는 본 실시예들에 따른 표시패널에서, 링크 라인과 패드의 제2 연결 구조를 적용한 경우, 링크 라인과 패드의 스택 구조를 나타낸 도면이다.
도 13은 본 실시예들에 따른 표시패널에서, 패드들이 2개의 행으로 배열된 경우를 나타낸 도면이다.
도 14는 본 실시예들에 따른 표시패널에서, 패드들이 2개의 행으로 배열된 경우, 링크 라인과 패드의 제2 연결 구조를 적용한 예시도이다.
도 15는 본 실시예들에 따른 표시패널에서, 패드들이 2개의 행으로 배열된 경우, 링크 라인과 패드의 제2 연결 구조를 적용한 다른 예시도이다.
도 16은 본 실시예들에 따른 표시패널에서, 패드들이 2개의 행으로 배열된 경우, 링크 라인과 패드의 제2 연결 구조를 적용한 또 다른 예시도이다.
도 17 내지 도 19는 본 실시예들에 따른 표시패널에서, 패드들이 2개의 행으로 배열된 상황에서 링크 라인과 패드의 제2 연결 구조를 적용한 경우, 링크 라인과 패드의 스택 구조를 나타낸 도면들이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
도 1은 본 실시예들에 따른 표시장치(100)의 시스템 구성도이다.
도 1을 참조하면, 본 실시예들에 따른 표시장치(100)는, 다수의 데이터 라인들(DL) 및 다수의 게이트 라인들(GL)이 배치되고, 다수의 데이터 라인들(DL) 및 다수의 게이트 라인들(GL)에 의해 정의되는 다수의 서브픽셀들(SP)이 배열된 표시패널(110)과, 다수의 데이터 라인들(DL)을 구동하는 데이터 드라이버(120)와, 다수의 게이트 라인들(GL)을 구동하는 게이트 드라이버(130)와, 데이터 드라이버(120) 및 게이트 드라이버(130)를 제어하는 컨트롤러(140) 등을 포함한다.
컨트롤러(140)는, 데이터 드라이버(120) 및 게이트 드라이버(130)로 각종 제어신호를 공급하여, 데이터 드라이버(120) 및 게이트 드라이버(130)를 제어한다.
이러한 컨트롤러(140)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 외부에서 입력되는 입력 영상 데이터를 데이터 드라이버(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터를 출력하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 통제한다.
이러한 컨트롤러(140)는 통상의 디스플레이 기술에서 이용되는 타이밍 컨트롤러(Timing Controller)이거나, 타이밍 컨트롤러(Timing Controller)를 포함하여 다른 제어 기능도 더 수행하는 제어장치일 수 있다.
이러한 컨트롤러(140)는, 데이터 드라이버(120)와 별도의 부품으로 구현될 수도 있고, 데이터 드라이버(120) 등과 함께 집적회로로 구현될 수 있다.
데이터 드라이버(120)는, 다수의 데이터 라인(DL)으로 데이터 전압을 공급함으로써, 다수의 데이터 라인(DL)을 구동한다. 여기서, 데이터 드라이버(120)는 '소스 드라이버'라고도 한다.
이러한 데이터 드라이버(120)는, 적어도 하나의 소스 드라이버 집적회로(Source Driver Integrated Circuit)를 포함하여 다수의 데이터 라인을 구동할 수 있다.
각 소스 드라이버 집적회로는, 쉬프트 레지스터(Shift Register), 래치 회로(Latch Circuit), 디지털 아날로그 컨버터(DAC: Digital to Analog Converter), 출력 버퍼(Output Buffer) 등을 포함할 수 있다.
각 소스 드라이버 집적회로는, 경우에 따라서, 아날로그 디지털 컨버터(ADC: Analog to Digital Converter)를 더 포함할 수 있다.
게이트 드라이버(130)는, 다수의 게이트 라인(GL)으로 스캔 신호를 순차적으로 공급함으로써, 다수의 게이트 라인(GL)을 순차적으로 구동한다. 여기서, 게이트 드라이버(130)는 '스캔 드라이버'라고도 한다.
이러한 게이트 드라이버(130)는, 적어도 하나의 게이트 드라이버 집적회로(Gate Driver Integrated Circuit)를 포함할 수 있다.
각 게이트 드라이버 집적회로는 쉬프트 레지스터(Shift Register), 레벨 쉬프터(Level Shifter) 등을 포함할 수 있다.
게이트 드라이버(130)는, 컨트롤러(140)의 제어에 따라, 온(On) 전압 또는 오프(Off) 전압의 스캔 신호를 다수의 게이트 라인(GL)으로 순차적으로 공급한다.
데이터 드라이버(120)는, 게이트 드라이버(130)에 의해 특정 게이트 라인이 열리면, 컨트롤러(140)로부터 수신한 영상 데이터를 아날로그 형태의 데이터 전압으로 변환하여 다수의 데이터 라인(DL)으로 공급한다.
데이터 드라이버(120)는, 도 1에서와 같이, 표시패널(110)의 일측(예: 상측 또는 하측)에만 위치할 수도 있고, 경우에 따라서는, 구동 방식, 패널 설계 방식 등에 따라 표시패널(110)의 양측(예: 상측과 하측)에 모두 위치할 수도 있다.
게이트 드라이버(130)는, 도 1에서와 같이, 표시패널(110)의 일 측(예: 좌측 또는 우측)에만 위치할 수도 있고, 경우에 따라서는, 구동 방식, 패널 설계 방식 등에 따라 표시패널(110)의 양측(예: 좌측과 우측)에 모두 위치할 수도 있다.
전술한 컨트롤러(140)는, 입력 영상 데이터와 함께, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 데이터 인에이블(DE: Data Enable) 신호, 클럭 신호(CLK) 등을 포함하는 각종 타이밍 신호들을 외부(예: 호스트 시스템)로부터 수신한다.
컨트롤러(140)는, 데이터 드라이버(120) 및 게이트 드라이버(130)를 제어하기 위하여, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 DE 신호, 클럭 신호 등의 타이밍 신호를 입력 받아, 각종 제어 신호들을 생성하여 데이터 드라이버(120) 및 게이트 드라이버(130)로 출력한다.
예를 들어, 컨트롤러(140)는, 게이트 드라이버(130)를 제어하기 위하여, 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock), 게이트 출력 인에이블 신호(GOE: Gate Output Enable) 등을 포함하는 각종 게이트 제어 신호(GCS: Gate Control Signal)를 출력한다.
여기서, 게이트 스타트 펄스(GSP)는 게이트 드라이버(130)를 구성하는 하나 이상의 게이트 드라이버 집적회로의 동작 스타트 타이밍을 제어한다. 게이트 쉬프트 클럭(GSC)은 하나 이상의 게이트 드라이버 집적회로에 공통으로 입력되는 클럭 신호로서, 스캔 신호(게이트 펄스)의 쉬프트 타이밍을 제어한다. 게이트 출력 인에이블 신호(GOE)는 하나 이상의 게이트 드라이버 집적회로의 타이밍 정보를 지정하고 있다.
또한, 컨트롤러(140)는, 데이터 드라이버(120)를 제어하기 위하여, 소스 스타트 펄스(SSP: Source Start Pulse), 소스 샘플링 클럭(SSC: Source Sampling Clock), 소스 출력 인에이블 신호(SOE: Source Output Enable) 등을 포함하는 각종 데이터 제어 신호(DCS: Data Control Signal)를 출력한다.
여기서, 소스 스타트 펄스(SSP)는 데이터 드라이버(120)를 구성하는 하나 이상의 소스 드라이버 집적회로의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 소스 드라이버 집적회로 각각에서 데이터의 샘플링 타이밍을 제어하는 클럭 신호이다. 소스 출력 인에이블 신호(SOE)는 데이터 드라이버(120)의 출력 타이밍을 제어한다.
데이터 드라이버(120)는, 적어도 하나의 소스 드라이버 집적회로(SDIC: Source Driver Integrated Circuit)를 포함하여 다수의 데이터 라인을 구동할 수 있다.
각 소스 드라이버 집적회로는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식으로 표시패널(110)의 본딩 패드(간단하게 "패드"라고도 함)에 연결되거나, 칩 온 글래스(COG: Chip On Glass) 방식으로 표시패널(110)의 본딩 패드에 연결될 수 있으며, 표시패널(110)에 직접 배치(실장)될 수도 있으며, 경우에 따라서, 표시패널(110)에 집적화되어 배치될 수도 있다.
또한, 각 소스 드라이버 집적회로는, 표시패널(110)의 본딩 패드와 전기적으로 연결된 필름 상에 실장 되는 칩 온 필름(COF: Chip On Film) 방식으로 구현될 수도 있다.
게이트 드라이버(130)는, 적어도 하나의 게이트 드라이버 집적회로(GDIC: Gate Driver Integrated Circuit)를 포함할 수 있다.
각 게이트 드라이버 집적회로는, 테이프 오토메티드 본딩(TAB) 방식으로 표시패널(110)의 본딩 패드에 연결되거나, 칩 온 글래스(COG) 방식으로 표시패널(110)의 본딩 패드에 연결되거나, GIP(Gate In Panel) 타입으로 구현되어 표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 표시패널(110)에 집적화되어 배치될 수도 있다.
또한, 각 게이트 드라이버 집적회로는 표시패널(110)의 본딩 패드와 전기적으로 연결된 필름 상에 실장 되는 칩 온 필름(COF) 방식으로 구현될 수도 있다.
본 실시예들에 따른 표시장치(100)는 적어도 하나의 소스 드라이버 집적회로에 대한 회로적인 연결을 위해 필요한 적어도 하나의 소스 인쇄회로기판(Source Printed Circuit Board)과 제어 부품들과 각종 전기 장치들을 실장 하기 위한 컨트롤 인쇄회로기판(Control Printed Circuit Board)을 포함할 수 있다.
적어도 하나의 소스 인쇄회로기판에는, 적어도 하나의 소스 드라이버 집적회로가 직접 실장 되거나, 적어도 하나의 소스 드라이버 집적회로가 실장 된 필름(SF)이 연결될 수 있다.
컨트롤 인쇄회로기판에는, 데이터 드라이버(120) 및 게이트 드라이버(130) 등의 동작을 제어하는 컨트롤러(140)와, 표시패널(110), 데이터 드라이버(120) 및 게이트 드라이버(130) 등으로 각종 전압 또는 전류를 공급해주거나 공급할 각종 전압 또는 전류를 제어하는 전원 컨트롤러 등이 실장 될 수 있다.
적어도 하나의 소스 인쇄회로기판과 컨트롤 인쇄회로기판은 적어도 하나의 연결 부재를 통해 회로적으로 연결될 수 있다.
여기서, 연결 부재는 가요성 인쇄 회로(FPC: Flexible Printed Circuit), 가요성 플랫 케이블(FFC: Flexible Flat Cable) 등일 수 있다.
적어도 하나의 소스 인쇄회로기판과 컨트롤 인쇄회로기판은 하나의 인쇄회로기판으로 통합되어 구현될 수도 있다.
또한, 컨트롤러(140)는 소스 드라이버 집적회로와 통합되어 구현될 수도 있다.
도 2는 본 실시예들에 따른 표시패널(110)의 평면도이다.
도 2를 참조하면, 본 실시예들에 따른 표시패널(110)은 영상 표시가 되는 표시영역(DA: Display Area)과 영상 표시가 되지 않는 비 표시영역(NDA: Non-Display Area)으로 이루어질 수 있다.
표시영역(DA)을 액티브 영역(Active Area)라고도 하며, 비 표시영역(NDA)을 넌-액티브 영역(Non-Active Area)이라고도 한다.
표시영역(DA)에는 데이터 라인들(DL)과 게이트 라인들(GL)에 의해 정의되는 서브픽셀들(SP)이 매트릭스 타입으로 배열될 수 있다.
각 서브픽셀(SP)에는, 적어도 하나의 트랜지스터 등의 회로 소자가 배치될 수 있다.
각 서브픽셀(SP) 내 회로 소자의 종류 및 개수는, 패널 종류에 따라 달라질 수 있다.
본 실시예들에 따른 표시패널(110)은 액정표시패널, 유기발광표시패널 등의 모든 종류의 표시패널일 수 있다.
도 3은 본 실시예들에 따른 COG (Chip On Glass) 타입으로 표시패널(110)에 전기적으로 연결된 드라이버 집적회로(Driver IC)를 나타낸 도면이고, 도 4는 본 실시예들에 따른 COF (Chip On Film) 타입으로 표시패널(110)에 전기적으로 연결된 드라이버 집적회로(Driver IC)를 나타낸 도면이다.
도 3을 참조하면, 드라이버 집적회로(Driver IC)는 표시패널(110)의 비 표시영역(NDA)에 칩 온 글래스(COG) 타입으로 실장될 수 있다.
도 4를 참조하면, 드라이버 집적회로(Driver IC)는 표시패널(110)의 비 표시영역(NDA)에 칩 온 필름(COF) 타입으로 실장될 수도 있다.
도 3 및 도 4를 참조하면, 표시패널(110)의 비 표시영역(NDA)에는, 드라이버 집적회로(Driver IC)와 직접 또는 간접적인 전기적 연결을 위한 패드 영역이 존재할 수 있다.
도 3을 참조하면, 드라이버 집적회로(Driver IC)는 표시패널(110)의 비 표시영역(NDA)의 패드 영역에 있는 패드들(본딩 패드들)과 전기적으로 연결될 수 있다.
도 4를 참조하면, 드라이버 집적회로(Driver IC)는 전기적 신호 전달을 위한 배선들이 형성된 필름(Film)에 실장 고, 필름(Film) 상의 패드들이 표시패널(110)의 비 표시영역(NDA)의 패드 영역에 있는 패드들(본딩 패드들)과 전기적으로 연결될 수 있다.
도 3 및 도 4의 드라이버 집적회로는, 데이터 라인들(DL)을 신호 라인들로서 구동하기 위한 소스 드라이버 집적회로이거나, 게이트 라인들(GL)을 신호 라인들로서 구동하기 위한 게이트 드라이버 집적회로일 수 있으며, 경우에 따라서는, 소스 드라이버 집적회로와 게이트 드라이버 집적회로가 통합된 형태의 집적회로일 수도 있다.
도 5는 본 실시예들에 따른 표시패널(110)의 표시영역(DA) 및 비 표시영역(NDA)과, 비 표시영역(NDA)에 포함된 패드 영역(PA)과 라우팅 영역(RA)을 나타낸 도면이다.
도 5를 참조하면, 드라이버 집적회로에서 출력된 신호를 표시영역(DA)에 배치된 둘 이상의 신호 라인들(SL)로 전달해주기 위하여 비 표시영역(NDA)에는 신호 전달 구조가 존재할 수 있다.
더 구체적으로, 비 표시영역(NDA)은, 드라이버 집적회로 또는 드라이버 집적회로가 실장 된 필름을 표시패널(110)과 전기적으로 연결해주기 위한 둘 이상의 패드들이 존재하는 패드 영역(PA)과, 둘 이상의 패드들과 둘 이상의 신호 라인들(SL)을 전기적으로 연결해주기 위한 둘 이상의 링크 라인들이 존재하는 라우팅 영역(RA, 링크 영역이라도 함) 등을 포함할 수 있다.
비 표시영역(NDA)의 열 방향 길이는, 패드 영역(PA)의 열 방향 길이(Wp)와 라우팅 영역(RA)의 열 방향 길이(Wr)를 합한 길이 이상이다.
이러한 비 표시영역(NDA)의 열 방향 길이는, 표시패널(110)의 베젤(Bezel)의 크기로 인식될 수 있다.
도 5를 참조하면, 드라이버 집적회로의 행 방향 길이(즉, 패드 영역(PA)의 행 방향 길이)는, 표시패널(110)의 행 방향 길이보다 짧기 때문에, 라우팅 영역(RA)에 배치되는 각 링크 라인은 열 방향에 있는 신호 라인과 대응되는 것이 아니라, 사선 방향에 있는 신호 라인과 대응된다.
따라서, 라우팅 영역(RA)에 배치되는 각 링크 라인은 사선 방향으로 연장되어야 한다. 여기서, 각 링크 라인은, 사선 방향으로 연장되는 직선 라인일 수도 있고, 사선 방향으로 연장되되, 꺾여 있는 라인일 수도 있다.
도 5를 참조하면, 둘 이상의 패드들과 둘 이상의 신호 라인들(SL)을 전기적으로 연결해주기 위한 둘 이상의 링크 라인들이 방향성이 사선 방향으로 연장되면서 배치되어야 하기 때문에, 라우팅 영역(RA)의 열 방향 길이(Wr)가 커질 수밖에 없다.
따라서, 비 표시영역(NDA)의 열 방향 길이, 즉, 표시패널(110)의 베젤(Bezel)의 크기가 커질 수밖에 없다.
전술한 바와 같이, 베젤 크기가 커지는 것은, 비 표시영역(NDA)에 링크 라인들이 사선 방향으로 연장되면서 배치되는 구조 때문에 발생한다.
또한, 각 패드와 각 링크 라인이 연결(본딩)되는 구조로 인해서도, 베젤 크기 증가가 더욱 심화될 수 있다. 이에 대하여, 도 6을 참조하여 설명한다.
도 6은 본 실시예들에 따른 표시패널(110)에서 링크 라인(LL)과 패드(BP)의 제1 연결 구조를 나타낸 도면이다.
도 6을 참조하면, 패드(BP)는 중앙 지점을 기준으로 2개의 부분(상단 부, 하단 부)으로 나눌 수 있다.
패드(BP)의 중앙 지점을 기준으로, 패드(BP)을 이루는 2개의 부분 중에서, 표시영역(DA)에서 상대적으로 더 멀리 있는 부분(즉, 표시패널(110)의 에지에 더 가깝게 있는 부분)을 상단 부(US)라고 하고, 표시영역(DA)에서 상대적으로 더 가깝게 있는 부분(즉, 표시패널(110)의 에지에 더 멀리 있는 부분)을 하단 부(DS)라고 한다.
신호 라인(SL)과 연결된 링크 라인(LL) 또는 신호 라인(SL)이 비 표시영역(NDA)으로 연장된 링크 라인(LL)은, 컨택 홀(CNT)을 통해, 패드(BP)의 하단 부(DS)에 연결될 수 있다.
이와 같이, 각 링크 라인(LL)이 해당 패드(BP)의 하단 부(DS)에 연결(본딩)되는 제1 연결 구조로 인해, 각 링크 라인(LL)은 패드 영역(PA)이 아니라 라우팅 영역(RA)에서 사선 방향으로 연장된다.
각 링크 라인(LL)이 사선 방향으로 연장되는 방식은, 도 6과 같이, 각 링크 라인(LL)은 직선 타입으로 사선 방향을 향해 연장되거나, 각 링크 라인(LL)은 꺾인 직선이나 굽은 곡선 타입으로 사선 방향을 향해 연장될 수도 있다.
전술한 바와 같이, 각 링크 라인(LL)이 패드 영역(PA)이 아니라 라우팅 영역(RA)에서 사선 방향으로 연장되기 때문에, 라우팅 영역(RA)의 열 방향 길이(Wr)이 더욱더 길어질 수밖에 없고, 비 표시영역(NDA)의 열 방향 길이(즉, 베일 크기)가 더욱더 커질 수밖에 없다.
이러한 베젤 크기 증가는, 신호 라인 개수가 많아질수록 더욱 심해질 수 있다.
도 7 및 도 8은 본 실시예들에 따른 표시패널(110)에서, 도 6과 같은 링크 라인(LL)과 패드(BP)의 제1 연결 구조를 적용한 예시도들이다.
도 7에 도시된 바와 같이, 비 표시영역(NDA)의 패드 영역(PA)에 존재하는 모든 패드들(BP)은, 1개의 행에 배열될 수 있다.
이와 다르게, 도 8에 도시된 바와 같이, 비 표시영역(NDA)의 패드 영역(PA)에 존재하는 모든 패드들(BP)은, 2개 이상의 행에 나누어져 배열될 수도 있다.
본 명세서에서는, 1행(1st Row)에 배열되는 하나 또는 둘 이상의 패드들(BP)을 하나 또는 둘 이상의 제1 패드들(BP1)이라고 하고, 이와 연결되는 하나 또는 둘 이상의 링크 라인들(LL)을 하나 또는 둘 이상의 제1 링크 라인들(LL1)이라고 한다.
또한, 1행(1st Row)에 배열되는 하나 또는 둘 이상의 제1 패드들(BP1)과 이와 대응되는 하나 또는 둘 이상의 제1 링크 라인들(LL1)은, 하나 또는 둘 이상의 제1 컨택홀(CNT1)을 통해 연결될 수 있다.
그리고, 2행(2nd Row)에 배열되는 하나 또는 둘 이상의 패드들(BP)을 하나 또는 둘 이상의 제2 패드들(BP2)이라고 하고, 이와 연결되는 하나 또는 둘 이상의 링크 라인들(LL)을 하나 또는 둘 이상의 제2 링크 라인들(LL2)이라고 한다.
또한, 2행(2nd Row)에 배열되는 하나 또는 둘 이상의 제2 패드들(BP2)과 이와 대응되는 하나 또는 둘 이상의 제2 링크 라인들(LL2)은, 하나 또는 둘 이상의 제2 컨택홀(CNT2)을 통해 연결될 수 있다.
본 명세서에서, 1행은 표시영역(DA)에 가까운 행이고, 2행은 1행에서 표시영역(DA)과 멀어지는 방향으로 인접한 행이다.
도 7을 참조하면, 제1 링크 라인(LL1)이 패드 영역(PA)이 아니라 라우팅 영역(RA)에서 사선 방향으로 연장되기 때문에, 라우팅 영역(RA)의 열 방향 길이(Wr)이 더욱더 길어질 수밖에 없고, 비 표시영역(NDA)의 열 방향 길이(즉, 베일 크기)가 더욱더 커질 수밖에 없다.
또한, 도 8을 참조하면, 제1 링크 라인(LL1) 및 제2 링크 라인(LL2)이 패드 영역(PA)이 아니라 라우팅 영역(RA)에서 사선 방향으로 연장되기 때문에, 라우팅 영역(RA)의 열 방향 길이(Wr)이 더욱더 길어질 수밖에 없고, 비 표시영역(NDA)의 열 방향 길이(즉, 베일 크기)가 더욱더 커질 수밖에 없다.
이러한 베젤 크기 증가는, 신호 라인 개수가 많아질수록 더욱 심해질 수 있다.
도 9는 본 실시예들에 따른 표시패널(110)의 비 표시영역(NDA)의 라우팅 영역(RA)을 감소시켜 베젤이 줄어든 경우를 나타낸 도면이다.
도 9를 참조하면, 본 실시예들에 따른 표시패널(110)은, 링크 라인(LL)과 패드(BP)의 새로운 연결 구조(제2 연결 구조)를 통해, 라우팅 영역(RA)을 없애거나 라우팅 영역(RA)의 열 방향 길이(Wr)를 대폭적으로 줄여줄 수 있다.
이를 통해, 비 표시영역(NDA)의 열 방향 길이를 감소시켜 베젤 크기를 감소시킬 수 있다.
아래에서는, 베젤 크기 감소를 가능하게 하는 링크 라인(LL)과 패드(BP)의 새로운 연결 구조(제2 연결 구조)에 대하여 설명한다.
도 10은 본 실시예들에 따른 표시패널(110)의 베젤 감소를 위한 링크 라인(LL)과 패드(BP)의 제2 연결 구조를 나타낸 도면이다.
본 실시예들에 따른 표시패널(110)은, 표시영역(DA)에 둘 이상의 신호 라인들(SL)이 열 방향으로 배치되고, 비 표시영역(NDA)에 둘 이상의 신호 라인들(SL)에 전기적으로 연결되거나 둘 이상의 신호 라인들(SL)이 연장된 둘 이상의 링크 라인들(LL)이 배치되며, 비 표시영역(NDA)에 둘 이상의 링크 라인들(LL)과 전기적으로 연결되는 둘 이상의 패드들(BP)이 위치할 수 있다.
둘 이상의 패드들(BP)에는, COG 타입 또는 COF 타입 등으로 드라이버 집적회로가 전기적으로 연결될 수 있다. 여기서, 드라이버 집적회로는, 데이터 라인들(DL)을 신호 라인들로서 구동하기 위한 소스 드라이버 집적회로이거나, 게이트 라인들(GL)을 신호 라인들로서 구동하기 위한 게이트 드라이버 집적회로일 수 있으며, 경우에 따라서는, 소스 드라이버 집적회로와 게이트 드라이버 집적회로가 통합된 형태의 집적회로일 수도 있다.
도 10을 참조하면, 표시패널(110)에 존재하는 둘 이상의 패드들(BP)이 위치하는 패드 영역(PA)에서, 둘 이상의 링크 라인들(LL) 중 적어도 하나(LL1)는 사선 방향으로 연장될 수 있다.
도 10을 참조하면, 둘 이상의 패드들(BP) 각각은 중앙 지점을 기준으로 상단 부(US)와 하단 부(DS)로 이루어진다.
둘 이상의 패드들(BP) 각각의 하단 부(DS)는 상단 부(US)보다 표시영역(DA)에 인접한 부분이다.
도 10에 도시된 패드(BP)는, 표시영역(DA)에 가장 인접한 하나 또는 둘 이상의 제1 패드들(BP1, 즉, 1행에 배열된 하나 또는 둘 이상의 제1 패드들)이다.
둘 이상의 패드들(BP) 중 표시영역(DA)에 가장 인접한 하나 또는 둘 이상의 제1 패드들(BP1) 각각은, 대응되는 링크 라인(LL)인 제1 링크 라인(LL1)과 상단 부(US)에서, 컨택홀(CNT)을 통해, 전기적으로 연결된다.
표시영역(DA)에 가장 인접한 하나 또는 둘 이상의 제1 패드들(BP1) 각각의 상단 부(US)에서 전기적으로 연결된 링크 라인(LL)인 제1 링크 라인(LL1)은 둘 이상의 패드들(BP)이 위치하는 패드 영역(PA)에서 사선 방향으로 연장될 수 있다.
따라서, 비 표시영역(NDA)의 패드 영역(PA)과 표시 영역(DA) 사이에 라우팅 영역(RA)이 필요 없거나, 열 방향 길이(Wr)가 작은 라우팅 영역(RA)만이 필요할 수 있다. 이에 따라, 비 표시영역(NDA)의 열 방향 길이가 줄어들어 베젤 크기가 크게 감속할 수 있다.
위에서 언급한 신호 라인(SL)은, 일 예로, 데이터 라인(DL)일 수 있다.
표시패널(110)에서 가장 많은 개수의 신호 라인(SL)에 해당하는 데이터 라인(DL)과 드라이버 집적회로를 전기적으로 연결시켜주기 위하여, 전술한 링크 라인(LL)과 패드(BP)의 제2 연결 구조를 적용하게 되면, 베젤 크기를 매우 많이 줄일 수 있다.
도 11은 본 실시예들에 따른 표시패널(110)에서, 링크 라인과 패드의 제2 연결 구조를 적용한 예시도이고, 도 12는 본 실시예들에 따른 표시패널(110)에서, 링크 라인과 패드의 제2 연결 구조를 적용한 경우, 링크 라인과 패드의 스택 구조를 나타낸 도면이다.
도 11은 비 표시영역(NDA)의 패드 영역(PA)에 1개의 패드 행이 존재하는 예시이다.
도 11을 참조하면, 1개의 행에 배열된 둘 이상의 제1 패드들(BP1) 각각은 상단 부(US)와 하단 부(DS)로 이루어진다고 할 때, 둘 이상의 제1 패드들(BP1) 각각은, 대응되는 제1 링크 라인(LL1)과 상단 부(US)에서, 컨택홀(CNT)을 통해, 전기적으로 연결된다.
둘 이상의 제1 패드들(BP1) 각각의 상단 부(US)에서 전기적으로 연결된 제1 링크 라인(LL1)은, 둘 이상의 제1 패드들(BP1)과 표시영역(DA)의 사이 공간(즉, 라우팅 영역(RA))에서 사선 방향으로 연장되는 것이 아니라, 둘 이상의 제1 패드들(BP1)이 위치하는 패드 영역(PA)에서 사선 방향으로 연장될 수 있다.
이에 따라, 둘 이상의 제1 패드들(BP1) 각각의 상단 부(US)에서 전기적으로 연결된 제1 링크 라인(LL1)은 적어도 하나의 제1 패드(BP1)와 중첩(Overlap)될 수 있다.
즉, 비 표시영역(NDA)에 존재하는 둘 이상의 패드들(BP)이 위치하는 패드 영역(PA)에서, 둘 이상의 링크 라인들(LL) 중 적어도 하나의 링크 라인은 적어도 하나의 패드와 중첩될 수 있다.
이와 같이, 링크 라인과 패드의 중첩 구조에 의하면, 비 표시영역(NDA)의 공간 활용도를 높여줄 수 있고, 비 표시영역(NDA)의 크기를 줄여줄 수 있다.
전술한 바와 같이, 중첩 구조에 의하면, 전기적으로 연결되어서는 안 되는 패드와 링크 라인이 단락(Short) 될 수도 있다.
따라서, 둘 이상의 패드들(BP)과 둘 이상의 링크 라인들(LL)은 서로 다른 층(Layer)에 위치할 수 있다.
그리고, 둘 이상의 패드들(BP)이 형성되는 층과, 둘 이상의 링크 라인들(LL)이 형성되는 층 사이에는 절연 층이 존재할 수 있으며, 연결이 필요한 위치에서 컨택홀을 통해 해당 패드와 링크 라인이 연결될 수 있다.
예를 들어, 둘 이상의 패드들(BP)이 형성되는 층은, 소스-드레인 물질 층(S/D Layer)일 수 있으며, 둘 이상의 링크 라인(LL)이 형성되는 층은, 게이트 물질 층(Gate Layer)일 수 있다.
전술한 바와 같이, 둘 이상의 패드들(BP)과 둘 이상의 링크 라인들(LL)은 서로 다른 층(Layer)에 형성함으로써, 정상적인 신호 전달을 가능하게 하는 범위 내에서, 적어도 하나의 링크 라인은 적어도 하나의 패드와 중첩되는 중첩 구조를 가능하게 해줄 수 있다.
도 13은 본 실시예들에 따른 표시패널(110)에서, 패드들(BP1, BP2)이 2개의 행으로 배열된 경우를 나타낸 도면이다.
도 13을 참조하면, 표시패널(110)에 존재하는 둘 이상의 패드들은 2개 이상의 행으로 배열될 수 있다.
도 13을 참조하면, 제1 행에는, 하나 또는 둘 이상의 제1 패드들(BP1)이 배열된다. 여기서, 제1 행은, 2개 이상의 행 중에서 표시영역(DA)에 가장 인접한 행에 해당한다.
이러한 제1 행과 인접한 제2 행에 배열된 하나 또는 둘 이상의 제2 패드들(BP2)이 배열된다.
제2 행에 배열된 하나 또는 둘 이상의 제2 패드들(BP2) 각각은, 대응되는 제2 링크 라인(LL2)과 전기적으로 연결될 수 있다.
이와 같이, 여러 개의 행으로 패드들을 배열하는 멀티 행 배열 구조로 설계함으로써, 인접한 패드들 간의 불필요한 단락을 방지할 수 있고, 패드 영역(PA)의 행 방향 길이를 줄일 수 있다.
아래에서는, 여러 개의 행으로 패드들이 배열되는 멀티 행 배열 구조 하에서, 라우팅 영역(RA)의 열 방향 길이를 줄일 수 있도록 해주는, 링크 라인(LL)과 패드(BP)의 제2 연결 구조에 대한 실시 예들을 설명한다.
도 14는 본 실시예들에 따른 표시패널(110)에서, 패드들이 2개의 행으로 배열된 경우, 링크 라인과 패드의 제2 연결 구조를 적용한 예시도이다.
도 14를 참조하면, 제1행에 배열된 하나 또는 둘 이상의 제1 패드들(BP1) 각각이 대응되는 제1 링크 라인(LL1)과 상단 부(US)에서 전기적으로 연결되는 것과 다르게, 제2 행에 배열된 하나 또는 둘 이상의 제2 패드들(BP2) 각각은 대응되는 제2 링크 라인(LL2)과 하단 부(DS)에서 전기적으로 연결될 수 있다.
또한, 제2 행에 배열된 하나 또는 둘 이상의 제2 패드들(BP2) 각각에 전기적으로 연결된 제2 링크 라인(LL2)은, 패드 영역(PA)과 표시영역(DA) 사이 공간이 아니라, 보다 앞선 패드 영역(PA)에서 사선 방향으로 연장될 수 있다.
이와 같이, 멀티 행 배열 구조 하에서도, 제1 행과는 다르게, 제2 행에서는, 제2 링크 라인(LL2)이 제2 패드(BP2)의 하단 부(DS)에 연결되도록 함으로써, 제2 링크 라인(LL2)이 행 방향으로 멀리 연장되는 것을 방지할 수 있고, 이를 통해, 라우팅 영역(RA)을 더욱더 많이 감소시켜 베젤 크기를 더욱더 많이 감소시킬 수 있다.
도 15는 본 실시예들에 따른 표시패널(110)에서, 패드들이 2개의 행으로 배열된 경우, 링크 라인과 패드의 제2 연결 구조를 적용한 다른 예시도이다.
도 15를 참조하면, 제1 행에 배열된 하나 또는 둘 이상의 제1 패드들(BP1) 각각이 대응되는 제1 링크 라인(LL1)과 상단 부(US)에서 전기적으로 연결되는 것과 마찬가지로, 제2 행에 배열된 하나 또는 둘 이상의 제2 패드들(BP2) 각각은, 대응되는 제2 링크 라인(LL2)과 상단 부(US)에서 전기적으로 연결될 수 있다.
이와 같이, 멀티 행 배열 구조 하에서도, 각 행에서 링크 라인과 패드 간의 연결 구조를 동일하게 하여, 패널 설계 및 공정 편의성을 제공하면서, 라우팅 영역(RA)의 감소를 통한 베젤 크기 감소를 가능하게 해줄 수 있다.
도 16은 본 실시예들에 따른 표시패널(110)에서, 패드들이 2개의 행으로 배열된 경우, 링크 라인과 패드의 제2 연결 구조를 적용한 또 다른 예시도이다.
도 16을 참조하면, 제1 행에 배열된 하나 또는 둘 이상의 제1 패드들(BP1) 각각의 길이는, 제2 행에 배열된 하나 또는 둘 이상의 제2 패드들(BP2) 각각의 길이에 비해 더 길 수 있다.
이와 같이, 제1 행에 배열된 제1 패드들(BP1)의 사이즈 증가로 인해, 본딩 저항이 감소할 수 있으며, 필링 강도(Peeling Strength)를 증가시켜, 신뢰성을 향상시킬 수 있다.
도 17 내지 도 19는 본 실시예들에 따른 표시패널(110)에서, 패드들이 2개의 행으로 배열된 상황에서 링크 라인(LL)과 패드(BP)의 제2 연결 구조를 적용한 경우, 링크 라인(LL)과 패드(BP)의 스택 구조(Stack Structure)를 나타낸 도면들이다.
도 17을 참조하면, 멀티 행 배열 구조 하에서, 제1 링크 라인(LL1)과 제2 링크 라인(LL2)은 동일한 층(예: 1st GATE Layer)에 위치할 수 있다.
다만, 이 경우, 제1 링크 라인(LL1)과 제2 링크 라인(LL2)은 평면 상에서 서로 이격되어 있어야 한다.
이 경우, 패널 공정 단계를 크게 늘이지 않고, 쉽고 빠르게, 제1 링크 라인(LL1)과 제2 링크 라인(LL2)을 형성할 수 있다.
도 18을 참조하면, 멀티 행 배열 구조 하에서, 제1 링크 라인(LL1)과 제2 링크 라인(LL2)은 서로 다른 층(예: 1st GATE Layer, 2nd GATE Layer)에 위치할 수 있다.
이 경우, 제1 링크 라인(LL1)과 제2 링크 라인(LL2)은 서로 중첩될 수 있다.
이 경우, 패널 공정 단계는 추가되기는 하지만, 제1 링크 라인(LL1)과 제2 링크 라인(LL2)이 서로 중첩될 수도 있기 때문에, 라우팅 영역(RA)의 열 방향 길이를 더욱더 많이 감소시켜줄 수 있다. 즉, 베젤 크기를 더욱 많이 감소시킬 수 있다.
한편, 도 19를 참조하면, 링크 라인 형성이 가능한 2개의 층(예: 1st GATE Layer, 2nd GATE Layer) 중에서 제1 패드(BP1)와 제2 패드(BP2)가 형성되는 층(예: S/D Layer)의 아래에 있는 층(예: 1st GATE Layer)에는 제1 링크 라인(LL1)과 제2 링크 라인(LL2)을 모두 형성하지 않고, 가장 아래에 있는 층(예: 2nd GATE Layer)에 제1 링크 라인(LL1)과 제2 링크 라인(LL2)을 형성할 수도 있다.
이 경우, 패드 영역(PA)의 눌림 현상이 발생하더라도, 패드와 링크 라인이 단락 되는 현상을 방지해줄 수 있다.
제1 패드(BP1)와 제2 패드(BP2)가 형성되는 층(예: S/D Layer)과, 그 아래에 있는 1개 층(예: 1st GATE Layer) 사이에는 절연 층이 존재할 수 있다.
제1 패드(BP1)와 제2 패드(BP2)가 형성되는 층(예: S/D Layer) 아래에 있는 2개 층(예: 1st GATE Layer, 2nd GATE Layer) 사이에는 절연 층이 존재할 수 있다.
이상에서 전술한 본 실시예들에 따른 표시패널(110)을 다시 한번 간략하게 설명한다.
본 실시예들에 따른 표시패널(110)은, 표시영역(DA)에서, 열 방향으로 배치되는 둘 이상의 신호 라인들(SL)과, 비 표시영역(NDA)에서, 둘 이상의 신호 라인들(SL)에 전기적으로 연결되거나 둘 이상의 신호 라인들(SL)이 연장되어 배치되는 둘 이상의 링크 라인들(LL)과, 비 표시영역(NDA)에서, 둘 이상의 링크 라인들(LL)과 전기적으로 연결되는 둘 이상의 패드들(BP)을 포함할 수 있다.
둘 이상의 패드들(BP) 각각은 상단 부(US)와 하단 부(DS)로 이루어질 수 있다.
둘 이상의 패드들(BP) 각각의 하단 부(DS)는 상단 부(US)보다 표시영역(DA)에 인접할 수 있다.
둘 이상의 패드들(BP) 중 표시영역(DA)에 가장 인접한 하나 또는 둘 이상의 제1 패드들(BP1) 각각은 대응되는 제1 링크 라인(LL1)과 상단 부(US)에서 전기적으로 연결될 수 있다.
하나 또는 둘 이상의 제1 패드들(BP1) 각각의 상단 부(US)에 전기적으로 연결된 제1 링크 라인(LL1)은 둘 이상의 패드들(BP)이 위치하는 패드 영역(PA)에서 사선 방향으로 연장될 수 있다.
본 실시예들에 따른 표시패널(110)은, 표시영역(DA)에서, 열 방향(또는 행 방향)으로 배치되는 둘 이상의 신호 라인들(SL)과, 비 표시영역(NDA)에서, 둘 이상의 신호 라인들(SL)에 전기적으로 연결되거나 둘 이상의 신호 라인들(SL)이 연장되어 배치되는 둘 이상의 링크 라인들(LL)과, 비 표시영역(NDA)에서, 둘 이상의 링크 라인들(LL)과 전기적으로 연결되는 둘 이상의 패드들(BP)을 포함할 수 있다.
둘 이상의 패드들(BP)이 위치하는 패드 영역(PA)에서 둘 이상의 링크 라인들(LL)은 사선 방향으로 연장될 수 있다.
본 실시예들에 따른 표시패널(110)은, 표시영역(DA)에서, 열 방향으로 배치되는 둘 이상의 신호 라인들(SL)과, 비 표시영역(NDA)에서, 둘 이상의 신호 라인들(SL)에 전기적으로 연결되거나 둘 이상의 신호 라인들(SL)이 연장되어 배치되는 둘 이상의 링크 라인들(LL)과, 비 표시영역(NDA)에서, 둘 이상의 링크 라인들(LL)과 전기적으로 연결되는 둘 이상의 패드들(BP)을 포함할 수 있다.
둘 이상의 패드들(BP)이 위치하는 패드 영역(PA)에서, 둘 이상의 링크 라인들(LL) 중 적어도 하나의 링크 라인은 적어도 하나의 패드와 중첩될 수 있다.
이상에서 설명한 바와 같은 본 실시예들에 의하면, 네로우 베젤 디자인을 가능하게 하는 신호 전달 구조를 갖는 표시패널(110) 및 표시장치(100)를 제공하는 효과가 있다.
또한, 본 실시예들에 의하면, 작은 비 표시영역(NDA)을 갖는 표시패널(110) 및 표시장치(100)를 제공하는 효과가 있다.
또한, 본 실시예들에 의하면, 신호 라인들(SL)이 배치된 표시 영역(DA)과 패드들(BP)이 배치된 패드 영역(PA) 사이 공간(라우팅 영역(RA))의 크기를 최소화할 수 있는 표시패널(110) 및 표시장치(100)를 제공하는 효과가 있다.
이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시장치
110: 표시패널
120: 데이터 드라이버
130: 게이트 드라이버
140: 컨트롤러

Claims (17)

  1. 표시영역에 둘 이상의 신호 라인들이 열 방향으로 배치되고, 비 표시영역에 상기 둘 이상의 신호 라인들에 전기적으로 연결되거나 상기 둘 이상의 신호 라인들이 연장된 둘 이상의 링크 라인들이 배치되며, 상기 비 표시영역에 상기 둘 이상의 링크 라인들과 전기적으로 연결되는 둘 이상의 패드들이 위치하는 표시패널; 및
    상기 둘 이상의 패드들과 전기적으로 연결되는 드라이버 집적회로를 포함하고,
    상기 둘 이상의 패드들 각각은 상단 부와 하단 부로 이루어지며,
    상기 둘 이상의 패드들 각각의 하단 부는 상단 부보다 상기 표시영역에 더 가깝게 인접하고,
    상기 둘 이상의 패드들 중 상기 표시영역에 가장 인접한 하나 또는 둘 이상의 제1 패드들 각각은, 대응되는 제1 링크 라인과 상단 부에서 전기적으로 연결되며,
    상기 하나 또는 둘 이상의 제1 패드들 각각의 상단 부에 전기적으로 연결된 제1 링크 라인은 상기 둘 이상의 패드들이 위치하는 패드 영역에서 사선 방향으로 연장되고,
    상기 둘 이상의 패드들은 2개 이상의 행으로 배열되되,
    상기 하나 또는 둘 이상의 제1 패드들은 상기 2개 이상의 행 중에서 상기 표시영역에 가장 인접한 행에 해당하는 제1행에 배열되고, 상기 제1행과 인접한 제2행에 배열된 하나 또는 둘 이상의 제2 패드들 각각은 대응되는 제2 링크라인과 전기적으로 연결되며,
    상기 하나 또는 둘 이상의 제2 패드들 각각은 대응되는 제2 링크라인과 하단부에서 전기적으로 연결되는 표시장치.
  2. 제1항에 있어서,
    상기 둘 이상의 패드들과 상기 둘 이상의 링크 라인들은 서로 다른 층에 위치하는 표시장치.
  3. 제1항에 있어서,
    상기 제1 링크 라인은 적어도 하나의 패드와 중첩되는 표시장치.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 제1항에 있어서,
    상기 하나 또는 둘 이상의 제1 패드들 각각의 길이는 상기 하나 또는 둘 이상의 제2 패드들 각각의 길이에 비해 더 긴 표시장치.
  9. 제1항에 있어서,
    상기 제1 링크 라인과 상기 제2 링크 라인은 동일한 층에 위치하는 표시장치.
  10. 제1항에 있어서,
    상기 제1 링크 라인과 상기 제2 링크 라인은 서로 다른 층에 위치하는 표시장치.
  11. 제1항에 있어서,
    상기 하나 또는 둘 이상의 제2 패드들 각각에 전기적으로 연결된 제2 링크 라인은 패드 영역에서 사선 방향으로 연장되는 표시장치.
  12. 제1항에 있어서,
    상기 둘 이상의 신호 라인들은 둘 이상의 데이터 라인들인 표시장치.
  13. 삭제
  14. 삭제
  15. 표시영역에서, 열 방향으로 배치되는 둘 이상의 신호 라인들;
    비 표시영역에서, 상기 둘 이상의 신호 라인들에 전기적으로 연결되거나 상기 둘 이상의 신호 라인들이 연장되어 배치되는 둘 이상의 링크 라인들; 및
    상기 비 표시영역에서, 상기 둘 이상의 링크 라인들과 전기적으로 연결되는 둘 이상의 패드들을 포함하고,
    상기 둘 이상의 패드들 각각은 상단 부와 하단 부로 이루어지며,
    상기 둘 이상의 패드들 각각의 하단 부는 상단 부보다 상기 표시영역에 더 가깝게 인접하고,
    상기 둘 이상의 패드들 중 상기 표시영역에 가장 인접한 하나 또는 둘 이상의 제1 패드들 각각은, 대응되는 제1 링크 라인과 상단 부에서 전기적으로 연결되며,
    상기 하나 또는 둘 이상의 제1 패드들 각각의 상단 부에 전기적으로 연결된 제1 링크 라인은 상기 둘 이상의 패드들이 위치하는 패드 영역에서 사선 방향으로 연장되며,
    상기 둘 이상의 패드들은 2개 이상의 행으로 배열되되,
    상기 하나 또는 둘 이상의 제1 패드들은 상기 2개 이상의 행 중에서 상기 표시영역에 가장 인접한 행에 해당하는 제1행에 배열되고, 상기 제1행과 인접한 제2행에 배열된 하나 또는 둘 이상의 제2 패드들 각각은 대응되는 제2 링크라인과 전기적으로 연결되며,
    상기 하나 또는 둘 이상의 제2 패드들 각각은 대응되는 제2 링크라인과 하단부에서 전기적으로 연결되는 표시패널.
  16. 삭제
  17. 삭제
KR1020160108607A 2016-08-25 2016-08-25 표시패널 및 표시장치 KR102687420B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020160108607A KR102687420B1 (ko) 2016-08-25 2016-08-25 표시패널 및 표시장치
US15/380,386 US10565921B2 (en) 2016-08-25 2016-12-15 Display panel and display device
TW105143206A TWI622833B (zh) 2016-08-25 2016-12-26 顯示面板以及顯示裝置
CN201611224969.2A CN107784936B (zh) 2016-08-25 2016-12-27 显示面板及显示装置
DE102016125850.4A DE102016125850B4 (de) 2016-08-25 2016-12-29 Anzeigepaneel und Anzeigevorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160108607A KR102687420B1 (ko) 2016-08-25 2016-08-25 표시패널 및 표시장치

Publications (2)

Publication Number Publication Date
KR20180024081A KR20180024081A (ko) 2018-03-08
KR102687420B1 true KR102687420B1 (ko) 2024-07-22

Family

ID=61167135

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160108607A KR102687420B1 (ko) 2016-08-25 2016-08-25 표시패널 및 표시장치

Country Status (5)

Country Link
US (1) US10565921B2 (ko)
KR (1) KR102687420B1 (ko)
CN (1) CN107784936B (ko)
DE (1) DE102016125850B4 (ko)
TW (1) TWI622833B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102687420B1 (ko) * 2016-08-25 2024-07-22 엘지디스플레이 주식회사 표시패널 및 표시장치
US11056424B2 (en) * 2018-05-09 2021-07-06 Samsung Display Co., Ltd. Display device
KR102634290B1 (ko) * 2018-11-09 2024-02-06 동우 화인켐 주식회사 패드 전극부 및 이를 갖는 터치센서
US11139362B2 (en) * 2019-07-23 2021-10-05 Wuhan China Star Optoelectronics Display panel with asymmetrically disposed pads
CN113805378B (zh) * 2020-06-12 2022-07-26 京东方科技集团股份有限公司 发光基板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005099310A (ja) * 2003-09-24 2005-04-14 Seiko Epson Corp 実装構造体、ｉｃ、電気光学装置および電子機器
US20050194664A1 (en) 2002-06-26 2005-09-08 Ho-Cheol Lee Bonding pad arrangement method for semiconductor devices
US20140022230A1 (en) 2012-07-23 2014-01-23 Lg Display Co., Ltd. Display device and method of forming a display device

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4425712A (en) * 1977-10-31 1984-01-17 Ratliff Willa D L Woman's outer garment and pattern therefor
US7088323B2 (en) 2000-12-21 2006-08-08 Lg.Philips Lcd Co., Ltd. Liquid crystal display device and method for fabricating the same
KR100737896B1 (ko) 2001-02-07 2007-07-10 삼성전자주식회사 어레이 기판과, 액정표시장치 및 그 제조방법
KR100807524B1 (ko) 2001-10-12 2008-02-26 엘지.필립스 엘시디 주식회사 펜타일 매트릭스 패널의 데이터배선 구조
KR100831235B1 (ko) * 2002-06-07 2008-05-22 삼성전자주식회사 박막 트랜지스터 기판
KR100604054B1 (ko) 2004-10-13 2006-07-24 삼성에스디아이 주식회사 발광 표시장치
JP4353171B2 (ja) * 2005-02-02 2009-10-28 セイコーエプソン株式会社 電子機器、光学パネル、検査プローブ、光学パネルの検査装置、光学パネルの検査方法
JP2007094511A (ja) * 2005-09-27 2007-04-12 Nec Electronics Corp Ｌｓｉ設計支援装置及びｌｓｉ設計支援方法
CN101443700B (zh) * 2006-07-31 2011-05-04 夏普株式会社 有源矩阵基板、显示装置、和有源矩阵基板的检查方法
KR20080017773A (ko) * 2006-08-22 2008-02-27 삼성전자주식회사 디스플레이장치 및 연성부재
JP4862777B2 (ja) 2007-08-10 2012-01-25 カシオ計算機株式会社 表示装置
BR122019005896B8 (pt) 2007-10-12 2021-06-22 Deka Products Lp aparelho e métodos para hemodiálise
US20090262292A1 (en) * 2008-04-16 2009-10-22 Au Optronics Corporation Electrical connectors between electronic devices
KR20090126052A (ko) * 2008-06-03 2009-12-08 삼성전자주식회사 박막 트랜지스터 기판 및 이를 표함하는 표시 장치
KR20100022372A (ko) * 2008-08-19 2010-03-02 삼성전자주식회사 표시장치 및 그 제조 방법
KR101202566B1 (ko) * 2008-10-01 2012-11-19 엘지디스플레이 주식회사 액정표시소자
KR101570532B1 (ko) * 2008-10-30 2015-11-20 엘지디스플레이 주식회사 액정표시장치
KR20110012706A (ko) * 2009-07-31 2011-02-09 삼성전자주식회사 반도체 칩의 실장 기판 및 이를 갖는 반도체 패키지
US8304337B2 (en) * 2009-12-14 2012-11-06 Stats Chippac Ltd. Integrated circuit packaging system with bond wire pads and method of manufacture thereof
KR101717076B1 (ko) * 2010-11-20 2017-03-17 엘지디스플레이 주식회사 네로우 베젤 타입 어레이 기판 및 이를 구비한 액정표시장치
JP5730062B2 (ja) * 2011-02-21 2015-06-03 株式会社ジャパンディスプレイ 表示装置
US9123544B2 (en) * 2011-10-21 2015-09-01 Infineon Technologies Ag Semiconductor device and method
KR101882513B1 (ko) * 2011-12-05 2018-07-27 리쿠아비스타 비.브이. 전기 습윤 표시 기판 및 이의 제조 방법
KR101913839B1 (ko) * 2012-04-10 2018-12-31 삼성디스플레이 주식회사 표시 장치 및 그것의 테스트 방법
KR101903568B1 (ko) * 2012-07-19 2018-10-04 삼성디스플레이 주식회사 표시 장치
KR101987384B1 (ko) 2012-11-23 2019-06-11 엘지디스플레이 주식회사 표시장치
DE102013113919B4 (de) 2012-12-21 2024-07-18 Lg Display Co., Ltd. Anzeigevorrichtung
KR102026927B1 (ko) 2012-12-24 2019-10-01 엘지디스플레이 주식회사 구동부를 포함하는 표시장치
KR101966866B1 (ko) * 2013-07-29 2019-04-09 엘지디스플레이 주식회사 표시장치
KR20150080825A (ko) * 2014-01-02 2015-07-10 삼성디스플레이 주식회사 표시 패널, 이를 포함하는 표시 장치 및 이의 제조 방법
US20160211207A1 (en) * 2014-03-07 2016-07-21 Bridge Semiconductor Corporation Semiconductor assembly having wiring board with electrical isolator and moisture inhibiting cap incorporated therein and method of making wiring board
KR20150108986A (ko) * 2014-03-18 2015-10-01 삼성전자주식회사 필름 도선에 연결되는 복수의 출력 패드를 포함하는 칩 온 필름 패키지
KR20160006872A (ko) * 2014-07-09 2016-01-20 삼성디스플레이 주식회사 표시장치 및 그 검사방법
KR102279058B1 (ko) * 2014-07-25 2021-07-20 삼성디스플레이 주식회사 표시 장치
KR20160015479A (ko) * 2014-07-30 2016-02-15 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
KR102203281B1 (ko) * 2014-08-29 2021-01-13 엘지디스플레이 주식회사 디스플레이 장치와 이의 제조방법
KR20160053243A (ko) * 2014-10-31 2016-05-13 삼성디스플레이 주식회사 디스플레이 장치
KR102347795B1 (ko) * 2014-12-26 2022-01-07 엘지디스플레이 주식회사 정전용량 방식 터치 스크린 패널
KR102383737B1 (ko) * 2015-04-01 2022-04-06 삼성디스플레이 주식회사 표시 장치
KR102462070B1 (ko) * 2015-12-31 2022-11-01 엘지디스플레이 주식회사 디스플레이패널 및 그 검사 방법
KR102587229B1 (ko) * 2016-04-22 2023-10-12 삼성디스플레이 주식회사 표시 장치
KR102716285B1 (ko) * 2016-08-23 2024-10-11 삼성디스플레이 주식회사 표시 장치
KR102687420B1 (ko) * 2016-08-25 2024-07-22 엘지디스플레이 주식회사 표시패널 및 표시장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050194664A1 (en) 2002-06-26 2005-09-08 Ho-Cheol Lee Bonding pad arrangement method for semiconductor devices
JP2005099310A (ja) * 2003-09-24 2005-04-14 Seiko Epson Corp 実装構造体、ｉｃ、電気光学装置および電子機器
US20140022230A1 (en) 2012-07-23 2014-01-23 Lg Display Co., Ltd. Display device and method of forming a display device

Also Published As

Publication number Publication date
TWI622833B (zh) 2018-05-01
US10565921B2 (en) 2020-02-18
DE102016125850A1 (de) 2018-03-01
CN107784936B (zh) 2020-05-08
TW201807464A (zh) 2018-03-01
KR20180024081A (ko) 2018-03-08
DE102016125850B4 (de) 2019-01-10
US20180061306A1 (en) 2018-03-01
CN107784936A (zh) 2018-03-09

Similar Documents

Publication Publication Date Title
KR102606222B1 (ko) 표시장치 및 표시패널
KR102687420B1 (ko) 표시패널 및 표시장치
KR102403205B1 (ko) 디스플레이 패널 및 디스플레이 디바이스
KR102645930B1 (ko) 표시장치
EP3040770B1 (en) Pad structure and display device having the same
EP3002629A1 (en) Pad structure and display device having the same
KR102354076B1 (ko) 터치 디스플레이 장치, 게이트 구동 회로 및 게이트 구동 회로의 구동 방법
KR20180072922A (ko) 유기발광표시패널, 유기발광표시장치
US10204926B2 (en) Display device and display panel
JP2006309246A (ja) 集積回路と、それを用いた平板表示装置
KR20190044948A (ko) 표시패널 및 표시장치
US9711538B2 (en) Display device
EP2999317B1 (en) Driving chip package and display device including the same
KR20220092289A (ko) 표시 패널, 표시 장치 및 터치 표시 패널
KR102503746B1 (ko) 표시장치
KR102652109B1 (ko) 표시패널 및 표시장치
US12130993B2 (en) Touch display device
KR102291348B1 (ko) 표시장치 및 표시패널
US11967260B2 (en) Display device with power management circuit for transforming period
EP4387424A1 (en) Display panel
KR102537387B1 (ko) 유기발광표시모듈 및 유기발광표시장치
KR102728869B1 (ko) 표시패널
KR102501396B1 (ko) 표시장치, 게이트 드라이버 및 컨트롤러의 구동 방법
KR20240133425A (ko) 표시 장치 및 표시 패널
KR20240103364A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
E90F Notification of reason for final refusal
X701 Decision to grant (after re-examination)
GRNT Written decision to grant