KR102671257B1 - 복합 구조체 및 관련 제조 방법 - Google Patents
복합 구조체 및 관련 제조 방법 Download PDFInfo
- Publication number
- KR102671257B1 KR102671257B1 KR1020187014265A KR20187014265A KR102671257B1 KR 102671257 B1 KR102671257 B1 KR 102671257B1 KR 1020187014265 A KR1020187014265 A KR 1020187014265A KR 20187014265 A KR20187014265 A KR 20187014265A KR 102671257 B1 KR102671257 B1 KR 102671257B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- composite structure
- functional layer
- useful layer
- useful
- Prior art date
Links
- 239000002131 composite material Substances 0.000 title claims abstract description 69
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- 239000010410 layer Substances 0.000 claims abstract description 167
- 239000002346 layers by function Substances 0.000 claims abstract description 104
- 239000000758 substrate Substances 0.000 claims abstract description 70
- 239000000463 material Substances 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 claims description 35
- 238000010438 heat treatment Methods 0.000 claims description 32
- 229910052751 metal Inorganic materials 0.000 claims description 29
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 15
- 238000000354 decomposition reaction Methods 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 8
- WSMQKESQZFQMFW-UHFFFAOYSA-N 5-methyl-pyrazole-3-carboxylic acid Chemical compound CC1=CC(C(O)=O)=NN1 WSMQKESQZFQMFW-UHFFFAOYSA-N 0.000 claims description 6
- 239000011521 glass Substances 0.000 claims description 6
- 229910052594 sapphire Inorganic materials 0.000 claims description 6
- 239000010980 sapphire Substances 0.000 claims description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 6
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 6
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 claims description 4
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 claims description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 3
- 229910013641 LiNbO 3 Inorganic materials 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 230000007547 defect Effects 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 238000000926 separation method Methods 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 238000004140 cleaning Methods 0.000 description 5
- 238000011161 development Methods 0.000 description 5
- 230000018109 developmental process Effects 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 4
- 239000001307 helium Substances 0.000 description 4
- 229910052734 helium Inorganic materials 0.000 description 4
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- 238000005336 cracking Methods 0.000 description 3
- 230000010070 molecular adhesion Effects 0.000 description 3
- 238000009832 plasma treatment Methods 0.000 description 3
- 238000005728 strengthening Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 229910013292 LiNiO Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000000135 prohibitive effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 238000002679 ablation Methods 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003306 harvesting Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
- H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
- H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
- H03H3/04—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks for obtaining desired frequency or temperature coefficient
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/85—Piezoelectric or electrostrictive active materials
- H10N30/853—Ceramic compositions
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
- H03H9/02—Details
- H03H9/02007—Details of bulk acoustic wave devices
- H03H9/02015—Characteristics of piezoelectric layers, e.g. cutting angles
- H03H9/02031—Characteristics of piezoelectric layers, e.g. cutting angles consisting of ceramic
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
- H03H9/02—Details
- H03H9/02007—Details of bulk acoustic wave devices
- H03H9/02086—Means for compensation or elimination of undesirable effects
- H03H9/02102—Means for compensation or elimination of undesirable effects of temperature influence
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
- H03H9/02—Details
- H03H9/02007—Details of bulk acoustic wave devices
- H03H9/02086—Means for compensation or elimination of undesirable effects
- H03H9/02133—Means for compensation or elimination of undesirable effects of stress
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
- H03H9/02—Details
- H03H9/02535—Details of surface acoustic wave devices
- H03H9/02543—Characteristics of substrate, e.g. cutting angles
- H03H9/02574—Characteristics of substrate, e.g. cutting angles of combined substrates, multilayered substrates, piezoelectrical layers on not-piezoelectrical substrate
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
- H03H9/02—Details
- H03H9/05—Holders or supports
- H03H9/0504—Holders or supports for bulk acoustic wave devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/05—Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
- H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/101—Piezoelectric or electrostrictive devices with electrical and mechanical input and output, e.g. having combined actuator and sensor parts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/88—Mounts; Supports; Enclosures; Casings
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
- H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
- H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
- H03H3/04—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks for obtaining desired frequency or temperature coefficient
- H03H2003/0407—Temperature coefficient
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/85—Piezoelectric or electrostrictive active materials
- H10N30/853—Ceramic compositions
- H10N30/8542—Alkali metal based oxides, e.g. lithium, sodium or potassium niobates
Landscapes
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
본 발명은, 제 1 면과 제 2 면을 갖는 압전 재료의 유용 층(2)을 포함하는 헤테로 구조체(5)를 포함하는 음향파 디바이스용 복합 구조체(9)에 관한 것으로, 상기 제 1 면은 제 1 접합 계면에서 유용 층(2)의 열팽창 계수보다 작은 열 팽창 계수를 갖는 지지 기판(1) 위에 배열되어 있고, 상기 복합 구조체(9)는, 제 2 접합 계면에서 유용 층(2)의 제 2 면 위에 그 전체 표면이 배열되어 있고 유용 층(2)의 열팽창 계수보다 작은 열팽창 계수를 갖는 기능성 층(6)을 포함하는 것을 특징으로 한다. 본 발명은 또한 복합 구조체(9)를 제조하는 방법에 관한 것이다.
Description
본 발명은, 복합 구조체(composite structure) 및 헤테로 구조체(heterostructure)의 분야에 관한 것이다. 보다 상세하게는, 본 발명은 음향파 디바이스용 복합 구조체에 관한 것이다.
표면 또는 벌크 음향파 디바이스(bulk acoustic wave device)(이하 각각 "SAW" 및 "BAW") 분야에서, 실리콘 기판 위에 배열된 탄탈산 리튬(LiTaO3) 층을 포함하는 헤테로 구조체는, 한편으로, 실리콘 지지 기판으로 인해 표준 마이크로 전자 장비 및 공정에 적합하고, 다른 한편으로는, K. Hashimoto, M. Kadota 등의 논문 "온도 보상 SAW 디바이스의 최근 개발"(IEEE Ultrason. Symp. 2011, 79~86 페이지, 2011)에 설명된 바와 같이, 예를 들어, SAW 디바이스의 주파수 응답의 온도 의존성이 낮은 등의 기술적 장점을 갖고 있기 때문에, 점점 관심이 높아지고 있다.
LiTaO3/Si 헤테로 구조체는, 예를 들어, LiTaO3와 Si로 각각 만들어진 2개의 기판의 분자 접착에 의한 결합을 통해 어셈블리를 기초로 현상될 수 있다. 이러한 헤테로 구조체 위에 음향파 디바이스를 제조하기 위해서는, 고성능 장치가 이루어지는 것을 보장하는, 재료 및 공정의 사용을 가능하도록 적어도 250℃의 온도에 도달할 수 있는 것이 유리하다. LiTaO3 층과 Si 지지 기판 사이의 접합 계면의 강도는, 고온, 특히 250℃ 이상의 온도에서 구조체에 적절한 기계적 강도를 제공하는 데 필수 요소 중 하나이다.
이것은, 두 재료의 열팽창 계수(CTE)의 현저한 차이에도 불구하고, 약 250℃의 온도 범위에서, 음향파 디바이스의 임의의 제조 단계 전에 헤테로 구조체의 결합 에너지를 증가시키는 문제를 일으킨다.
또한, 매우 얇은 LiTaO3 층을 갖는 헤테로 구조체가 필요할 때(예를 들어, 벌크 음향파 디바이스, 즉 BAW 디바이스를 제조하기 위해), 한 가지 해결책은, 수소 및/또는 헬륨과 같은 가벼운 종을 도입함으로써 LiTaO3 도너 기판에 매립된 연질 평면의 형성, 실리콘 지지 기판에 대한 이 도너 기판의 직접적인 결합, 및 LiTaO3 표면층을 Si로 전사하기 위해 매립된 연질 평면에서의 분리를 포함하는, 스마트 컷(Smart Cut)® 공정을 사용하여 상기 층을 전사하는 것이다. 표면층은 전사된 후에도 그 두께에 결함과 경량의 종을 갖는 것으로 알려져 있다. 따라서, 이 층을 정화하기 위해서, 전사된 박층의 품질 또는 헤테로 구조체의 기계적 강도를 손상시키지 않으면서 결함이 정화되고 경량의 종이 배출될 수 있도록 적절한 온도 범위에서 어닐링하는 것이 유리하다. 예를 들어, LiTaO3 층을 위해 선택하는 적합한 온도 범위는 400℃ 내지 600℃일 것이다.
또한, 문제는, 재료 LiTaO3와 Si 사이에서 열팽창 계수의 차이가 매우 크면, LiTaO3/Si 헤테로 구조체가 이러한 높은 열적 예산(thermal budget)을 감당할 수 없다는 것이다.
따라서, 본 발명의 하나의 목적은, 종래 기술의 단점을 극복하는 구조체와 제조 방법을 제공하는 것이다. 보다 구체적으로, 본 발명의 하나의 목적은, 계면에서 지지체 위에 배열되고 이 계면을 보강하거나 적어도 부분적으로 표면층 위의 결함을 정화하거나 또는 특정 소자를 현상하는데 충분히 높은 열적 예산을 감당할 수 있는 유용 층(useful layer)을 포함하는 복합 구조체를 제공하는 것이다.
본 발명은:
- 제 1 면과 제 2 면을 갖는 유용한 압전 재료 층으로서, 제 1 면은 제 1 접합 계면에서 유용 층의 열팽창 계수보다 낮은 열팽창 계수를 갖는 지지 기판 위에 배열되어 있는, 유용한 압전 재료 층을
포함하는 헤테로 구조체를 포함한 음향파 디바이스용 복합 구조체에 관한 것이다.
복합 구조체는, 제 2 접합 계면에서 유용 층의 제 2 면 위에 그 전체 표면이 배열되어 있고 유용 층의 열팽창 계수보다 작은 열팽창 계수를 갖는 기능성 층(functional layer)을 포함한다는 점에서 주목할 만하다.
별도로 또는 함께 취해진, 본 발명의 유리한 특징에 따라:
· 기능성 층은 10 미크론 이상의 두께를 갖고,
· 유용 층은, 탄탈산 리튬(LiTaO3), 니오브산 리튬(LiNiO3), 질화 알루미늄(AlN), 산화 아연(ZnO) 그룹 중에서 선택된 재료로 이루어지며,
· 기능성 층은, 실리콘, III-V 반도체, 탄화 규소, 유리, 사파이어 그룹 중에서 선택된 재료로 이루어지고,
· 지지 기판은, 실리콘, III-V 반도체, 탄화 규소, 유리, 사파이어 그룹 중에서 선택된 재료로 이루어지며,
· 기능성 층은, 지지 기판과 동일한 재료로 이루어지고,
· 헤테로 구조체의 지지 기판과 유용 층 사이의 제 1 접합 계면의 결합 에너지는 1500 mJ/m2 이상이며,
· 기능성 층과 헤테로 구조체 사이의 제 2 접합 계면의 결합 에너지는 그 분해를 가능하도록 1000 mJ/m2 미만이고,
· 기능성 층은 유용 층의 제 2 면의 적어도 하나의 제 1 부분에 대한 액세스를 가능하게 하는 적어도 하나의 제 1 국소 개구부를 포함하고, 유용 층의 제 2 면의 상기 제 1 부분은 음향파 디바이스, 특히 SAW 디바이스를 형성하는 금속 원소를 포함하며,
· 기능성 층은 유용 층의 제 2 면의 적어도 하나의 제 1 부분에 대한 액세스를 가능하게 하는 적어도 하나의 제 1 국소 개구부를 포함하고,
· 지지 기판은, 적어도 부분적으로 제 1 국소 개구부에 면하고 유용 층의 제 1 면의 적어도 하나의 제 2 부분에 대한 액세스를 가능하게 하는 적어도 하나의 제 2 국소 개구부를 포함하며,
· 유용 층의 제 2 및 제 1 면의 상기 제 1 및 제 2 부분은 각각 음향파 디바이스, 특히 BAW 디바이스를 형성하는 금속 원소를 포함하고,
· 기능성 층 및/또는 지지 기판은 유용 층 위에 배열된 금속 원소에 전기적으로 연결된 금속 접점 및/또는 전자 디바이스를 포함한다.
본 발명은 또한 제 1 및 제 2 면을 갖는 압전 재료의 유용 층을 포함하는 헤테로 구조체를 제공하는 단계를 포함하는 음향파 디바이스용 복합 구조체를 제조하는 방법에 관한 것으로, 제 1 면은 제 1 접합 계면에서 유용 층의 열팽창 계수보다 작은 열팽창 계수를 갖는 지지 기판 위에 배열되는데, 이 방법은:
· 기능성 층의 전체 표면과 유용 층의 제 2 면 사이에 제 2 접합 계면을 형성하여 복합 구조체를 형성하는 조립 단계로서, 기능성 층은 유용 층의 열팽창 계수보다 작은 열팽창 계수를 갖는, 상기 조립 단계와,
· 헤테로 구조체가 기능성 층 부재시 열화 또는 파괴되는 한계 온도보다 높은 온도에서 복합 구조체에 열처리가 가해지는 단계를
포함한다는 점에서 주목할 만하다.
별도로 또는 함께 취해진, 본 발명의 유리한 특징에 따라:
· 조립 단계는, 10 미크론 이상의 기능성 층 두께를 이루기 위해, 열처리 단계 전에 수행된 기능성 층의 두께를 조절하는 단계를 포함하고,
· 열처리 단계의 온도는 250℃ 이상, 특히 250℃ 내지 600℃이며,
· 제조 방법은, 기능성 층과 유용 층 사이 제 2 접합 계면에서의 분해를 통해, 열처리 단계 후 기능성 층이 제거되는 단계를 포함하고,
· 분해는 복합 구조체의 제 2 접합 계면에서 기계적 응력을 가하여 수행되며,
· 제조 방법은, 유용 층의 제 2 면의 제 1 부분에 대한 액세스를 가능하게 하도록 기능성 층을 국소 제거하는 단계와 상기 제 1 부분 위에 금속 원소를 포함하는 음향파 디바이스를 제조하는 단계를 포함하고,
· 제조 방법은, 유용 층의 제 1 면의 제 2 부분에 대한 액세스를 가능하게 하도록 지지 기판을 국소 제거하는 단계와 상기 제 2 부분 위에 금속 원소를 포함하는 음향파 디바이스를 제조하는 단계를 포함하며,
· 제조 방법은, 기능성 층 및/또는 지지 기판 위에 소자를 제조하는 단계, 및/또는 유용 층 위에 배열된 금속 원소와 기능성 층 및/또는 지지 기판 위에 배열된 금속 접점 사이에 전기적 연결을 생성하는 단계를 더 포함한다.
따라서, 본 발명에 따른 복합 구조체는, 기능성 층 부재시 헤테로 구조체가 열화 또는 파괴되는 한계 온도보다 높은 온도를 처리할 수 있다. 따라서, 복합 구조체는 헤테로 구조체의 제 1 접합 계면을 강화하거나, 또는 유용 층 상의 임의 결함을 정화하기 위해 필요한 열처리를 적용하는 것을 가능하게 한다. 유용 층과 지지 기판이 만들어진 재료의 열팽창 계수의 상당한 차이로 인해 이러한 열처리를 헤테로 구조체에 직접 적용하는 것이 가능하지 않았을 것이다.
본 발명의 추가 특징과 이점은 첨부된 도면을 참조하여 이루어진 본 발명의 상세한 설명에서 명백해질 것이다.
- 도 1a 내지 도 1e는 본 발명에 따른 헤테로 구조체 및 복합 구조체를 나타낸다.
- 도 2a 내지 도 2c는 복합 구조체의 대안 실시를 나타낸다.
- 도 3은 복합 구조체의 다른 대안 실시를 나타낸다.
- 도 4a 내지 도 4c는 복합 구조체의 본 발명에 따른 제조 방법의 단계를 나타낸다.
- 도 1a 내지 도 1e는 본 발명에 따른 헤테로 구조체 및 복합 구조체를 나타낸다.
- 도 2a 내지 도 2c는 복합 구조체의 대안 실시를 나타낸다.
- 도 3은 복합 구조체의 다른 대안 실시를 나타낸다.
- 도 4a 내지 도 4c는 복합 구조체의 본 발명에 따른 제조 방법의 단계를 나타낸다.
본 발명은 헤테로 구조체(5)(도 1c에 도시된)를 포함하는 음향파 디바이스용 복합 구조체(9)에 관한 것이다. 헤테로 구조체(5)는, 도 1a에 도시된 바와 같이, 제 1 면(3)과 제 2 면(4)을 갖는 압전 재료로 만들어진 유용 층(2)을 포함한다. 그것은 또한 유용 층(2)의 열팽창 계수보다 낮은 열팽창 계수를 갖는 지지 기판(1)을 포함한다. 헤테로 구조체(5)를 형성하기 위해, 유용 층(2)은 지지 기판(1) 위에 그 제 1 면(3)을 따라 배열된다 (도 1b). 헤테로 구조체(5)의 유용 층(2)은, 탄탈산 리튬(LiTaO3), 니오브산 리튬(LiNiO3), 질화 알루미늄(AlN), 산화 아연(ZnO) 그룹 중에서 선택된 재료로 이루어질 수 있다. 헤테로 구조체(5)의 지지 기판(1)은, 실리콘, III-V 반도체, 탄화 규소, 유리, 사파이어 그룹 중에서 선택된 재료로 이루어질 수 있다. 지지 기판(1) 위에서 유용 층(2)의 조립은, 예를 들어, 분자 접착에 의한 직접 결합을 통하여 이루어진다. 일 변형예에 따라, 예를 들어, 산화 규소로 만들어진 추가 층(미도시)은, 조립 전에 지지 기판(1) 및/또는 유용 층의 제 1 면(3) 위에 증착될 수 있다. 이 구성은, 예를 들어, 유용 층(2)과 지지 기판(1) 사이의 결합을 용이하게 할 수 있다.
그 중에서도 특히 휴대 전화 애플리케이션과 무선 주파수 통신에 사용되는 음향파 디바이스 분야에서 압전 재료로 만들어진 유용 층(2)을 포함하는 헤테로 구조체(5)에 대한 관심이 점점 높아지고 있다. 헤테로 구조체(5) 위에 음향파 디바이스를 제조하기 위해서는, 여러 단계, 이들 단계 중에서 절연 및 전도 층의 증착, 습식 또는 건식 에칭, 열처리(150 ~ 250℃ 범위에서)가 필요하다. 출원인은 유용 층(2)과 지지 기판(1) 사이에서 접합 계면의 적절한 강화는 디바이스 현상 단계, 특히 열처리 단계 동안 헤테로 구조체(5)의 안정성에 유리함을 관찰하였다. 따라서, 본 발명에 따른 복합 구조체(9)의 목적은, 추후 디바이스 현상 단계를 고려했을 때 헤테로 구조체(5)의 유용 층(2)과 지지 기판(1) 사이의 계면(제 1 접합 계면이라 불림)의 결합 에너지를 증가시킬 수 있도록 하는 것이다.
따라서, 본 발명에 따른 복합 구조체(9)는 2개의 면(7과 8)(도 1b)을 갖는 기능성 층(6)을 포함한다. 이 층(6)은 유용 층(2)의 제 2 면(4) 위에 조립되어, 그 면(7,8) 중 하나{이 경우, 도 1c에서 면(7)}의 전체 표면이 유용 층(2)의 제 2 면(4) 위에 (제 2 접합 계면의 높이에서) 배열된다. 기능성 층(6)은 또한 유용 층(2)의 열팽창 계수보다 낮은 열팽창 계수를 갖는다. 기능성 층(6)은, 실리콘, III-V 반도체, 탄화 규소, 유리, 사파이어 그룹 중에서 선택된 재료로 이루어질 수 있다. 유리하게는, 기능성 층(6)은 지지 기판(1)과 동일한 재료로 이루어질 수 있다. 일 변형예에 따라, 예를 들어, 산화 규소, 질화 규소 등으로 만들어진 중간층(미도시)은, 기능성 층(6)과 유용 층(2) 사이에 존재할 수 있다. 중간 층은 조립 전에 유용 층(2)의 제 2 면(4) 및/또는 기능성 층(6)의 면(7) 위에 증착되었을 수도 있다.
본 발명에 따른 복합 구조체(9)는 기능성 층(6) 부재시 헤테로 구조체(5)가 열화 또는 파괴되는 한계 온도보다 높은 열처리 온도에 적합하다. 사실상, 유용 층(2)을 형성하는 압전 재료와 지지 기판(1)을 형성하는 재료 사이의 열팽창 계수(CTE)의 큰 차이 때문에, 한계 온도보다 높은 온도를 받으면 헤테로 구조체(5)는 열화될 것이다 {지지 기판(1)은 균열 또는 파괴되고, 유용 층(2)은 그 제 1 면(3)에서 분리되며, 유용 층(2)은 변위 또는 변형된다}. 이 한계 온도는 유용 층(2)과 지지 기판(1) 사이의 CTE 차이 및 유용 층(2)과 지지 기판(1)의 각각의 두께와 관련된다. 예를 들어, 10 미크론 두께의 LiTaO3로 만들어진 유용 층(2)과 625 미크론 두께의 Si로 만들어진 지지 기판(1)으로 이루어진 헤테로 구조체에 대해서, 한계 온도는 약 150℃이다. 본 발명에 따른 복합 구조체(9)는 이 한계 온도보다 높은 온도가 가해지는 것을 허용한다. 예를 들어, 상술한 헤테로 구조체(5)의 예 위에 200 미크론 두께의 Si로 만들어진 기능성 층(6)을 추가하면 200 ~ 400℃ 범위의 열처리가 가해지는 것을 허용한다. 이 온도 범위에서 열처리는 헤테로 구조체(5)의 유용 층(2)과 지지 기판(1) 사이의 제 1 접합 계면을 강화하는 데 유리하고, 150℃ 미만 온도에서 처리하는 것보다 높은 결합 에너지를 이루도록 한다.
압전 재료로 만들어진 매우 얇은 유용 층(2)을 포함하는 헤테로 구조체(5)는 음향파 디바이스, 특히 BAW 디바이스의 분야에서도 흥미로울 수 있다. 이러한 헤테로 구조체를 제조하기 위한 하나의 해결책은, 수소 또는 헬륨과 같은 가벼운 종을 도입함으로써 압전 재료로 만들어진 도너 기판에 매립된 연질 평면의 형성, 실리콘으로 만들어진 지지 기판(1)에 대한 이 도너 기판의 직접적인 결합, 및 압전 재료로 만들어진 표면층을 Si로 전사하기 위해 매립된 연질 평면에서의 분리를 포함하는, 스마트 컷® 공정을 사용하여 상기 유용 층(2)을 전사하는 것이다. 표면층은 전사된 후에도 그 두께에 결함과 경량의 종을 갖는 것으로 알려져 있고, 이들은 그 중에서도 특히 그 압전 특징을 열화시킬 수 있다. 이 층을 정화하기 위해서는, 전사된 박층의 품질 또는 헤테로 구조체(5)의 기계 강도를 손상시키지 않으면서 결함의 적어도 일부가 정화되고 경량의 종이 배출될 수 있도록, 적절한 온도 범위에서 열처리를 가하는 것이 필수적이다. 예를 들어, LiTaO3 층을 위해 선택하는 적절한 온도 범위는 400℃ 내지 600℃, 즉 재료의 퀴리 온도(Curie temperature) 이하일 것이다.
본 발명에 따른 복합 구조체(9)의 다른 목적은, 그 압전 특징을 회복하기 위해, 헤테로 구조체(5)의 유용 층(2)에 정화 어닐링이 가해지도록 하는 것이다. 예를 들어, 0.5 미크론 두께의 LiTaO3로 만들어진 유용 층(2)과 625 미크론 두께의 Si로 만들어진 지지 기판(1)으로 이루어진 헤테로 구조체에 대해서, 한계 온도는 약 400℃이다. 본 발명에 따른 복합 구조체(9)는 이 한계 온도보다 높은 온도가 가해지도록 한다. 예를 들어, 상기 헤테로 구조체(5) 위에 50 ~ 100 미크론 두께의 Si로 만들어진 기능성 층(6)을 추가하면 500 ~ 600℃ 범위에서 열처리가 가해지도록 할 것이다.
유리하게는, 그리고 유용 층(2)과 지지 기판(1){및 기능성 층(6)} 사이의 CTE의 상당한 차이를 고려하면, 기능성 층(6)은 10 미크론 이상의 두께를 가질 것이다. 바람직하게, 기능성 층(6)은 심지어 50 미크론 이상의 두께를 가질 것이다.
본 발명에 따른 복합 구조체(9)의 실시의 제 1 변형예에 따라, 기능성 층(6)은, 헤테로 구조체(5)의 제 1 접합 계면을 강화하고/강화하거나 유용 층(2)의 결함의 전부 또는 일부를 정화하도록 의도된 열처리가 복합 구조체(9)에 가해진 후 제거된다. 기능성 층(6)과 헤테로 구조체(5)의 유용 층(2)의 제 2 면(4) 사이의 제 2 접합 계면의 선택된 결합 에너지는, 기능성 층(6)의 분해를 허용하도록 1000 mJ/m2 미만일 것이다. 본 명세서에서 분해라는 용어는, 제 2 접합 계면에서 기능성 층(6)과 헤테로 구조체(5) 사이의 분리를 전하기 위해 사용된다.
따라서, 본 발명은, 그 기계적 강도(강화된 접합 계면)와 전기적 특징(완전히 또는 부분적으로 정화된 유용 층의 결함)이 유용 층(2) 위에서 음향파 디바이스의 추후 현상에 적합한 헤테로 구조체(5)를 얻을 수 있게 한다. 특히, 헤테로 구조체(5)의 유용 층(2)과 지지 기판(1) 사이의 결합 에너지는 1500 mJ/m2 이상이다.
본 발명에 따른 복합 구조체(9)의 제 2 실시 변형예에 따르고, 도 2a에 도시된 바와 같이, 하나 이상의 제 1 국소 개구부(들)(10)가 복합 구조체(9)의 기능성 층(6)에 배열되어, 유용 층(2)의 제 2 면(4)의 적어도 하나의 제 1 부분(11)에 대한 액세스를 가능하게 한다. 따라서, 소자들은, 적어도 하나의 제 1 부분(11)의 높이에서, 유용 층(2) 위에 현상될 수 있다. 유용 층의 제 2 면(4)의 제 1 부분(11)은, 다른 것 중에서도, 음향파 디바이스, 특히 SAW 디바이스(도 2b)를 형성하는 금속 원소(12)를 포함한다. 금속 원소(12)는, 예를 들어, 서로 맞물린 전극 및 관련된 접촉 패드로 이루어질 수 있다.
이러한 제 2 변형예에 따른 복합 구조체(9)는 헤테로 구조체(5) 단독보다 유리한 기계적 강도를 제공할 수 있다. 보다 구체적으로, 음향파 디바이스 제조시, 임의의 기능성 층(6)이 없는 헤테로 구조체(9)보다 높은 온도에서의 열처리에 적합할 수 있다.
이러한 제 2 변형예의 선택 모드에 따라, 기능성 층(6)은 유용 층(2) 위에 배열된 특정 금속 원소(12)에 전기적으로 연결된 금속 접점(13) 및/또는 전자 디바이스(14)를 포함한다. 이러한 실시 모드에서, 복합 구조체(9)는 유용 층(2)의 SAW 디바이스의 접촉 패드가 기능성 층(6)의 면(8)으로 전사되도록 할 수 있다. 이 구성은 특히 수직 상호 연결 및 커버(15)(도 2c에 도시된, "웨이퍼 레벨 패키징")와의 조립을 용이하게 하기 위해 흥미로울 수 있다. 복합 구조체(9)는 또한 소자들, 압전 재료{유용 층(2)} 위에 현상된 일부 소자(12), 기능성 층(6)(예를 들어, 실리콘 타입 반도체 층) 위에 현상된 다른 소자(14)를 함께 통합하는 것을 가능하게 한다.
본 발명에 따른 복합 구조체(9)의 제 3 실시 변형예에 따라, 그리고 도 3에 도시된 바와 같이, 지지 기판(1)은, 유용 층(2)의 제 1 면(3)의 적어도 하나의 제 2 부분(17)에 대한 액세세를 가능하게 하는 하나의 (또는 여러 개의) 제 2 국소 개구부(들)(16)를 또한 포함한다. 제 2 국소 개구부(16)는 기능성 층(6)에 배열된 제 1 국소 개구부(10)에 적어도 부분적으로 면할 것이다. 제 1 국소 개구부(10)는 유용 층(2)의 제 2 면(4)의 적어도 하나의 제 1 부분(11)에 대한 액세스를 가능하게 한다. 유용 층(2)의 제 2 면(4)과 제 1 면(3)의 제 1 부분(11)과 제 2 부분(17)은 각각 음향파 디바이스, 예를 들어, BAW 디바이스를 형성하는 금속 원소를 포함한다. 기능성 층(6) 및/또는 지지 기판(1)은, 유용 층(2)의 제 1 부분(11)과 제 2 부분(17) 위에 배열된 특정 금속 원소(12, 18)에 전기적으로 연결된 금속 접점(13, 20 및/또는 전자 디바이스(14)를 포함한다. 도 3에 도시된 바와 같이, 유용 층(2)의 제 2 부분(17) 위에 배열된 금속 원소(18)는 스루홀 바이어스(through-hole vias)(19)에 의해 기능성 층(6)의 접촉 패드(20)에 연결될 수 있다.
본 발명은 또한 음향파 디바이스용 복합 구조체(9)를 제조하는 방법에 관한 것이다. 이 방법은, 제 1 면(3)과 제 2 면(4)을 갖는 (도 4a) 압전 재료의 유용 층(2)을 포함하는 헤테로 구조체(5)를 제공하는 단계를 포함한다. 제 1 면(3)은 유용 층(2)의 열팽창 계수보다 낮은 열팽창 계수를 갖는 지지 기판(1) 위에 배열된다. 이 방법은, 복합 구조체(9)(도 4b)를 형성하기 위해 유용 층(2)의 제 2 면(4) 위에 기능성 층(6)(도 4a) 면(7)의 전체 표면을 조립하는 단계를 더 포함하고, 기능성 층(6)은 유용 층(2)의 열 팽창 계수보다 낮은 열 팽창 계수를 갖는다. 이 조립 단계는 분자 접착에 의한 직접 결합일 수 있다. 기능성 층(6)과 유용 층(2) 각각의 조립될 표면은, 직접 결합을 위해 이들을 제조하기 위한 세정 순서를 거치는 것이 유리할 수 있다. 예를 들어, 표면 활성화를 위해 O2 또는 N2 플라즈마 처리뿐만 아니라, 오존과 RCA를 기초로 하는 화학 세정이 가해질 수 있다. 선택적으로, 기능성 층(6)의 면(7) 및/또는 유용 층(2)의 면(4) 위에 중간층, 예를 들어, 산화 규소 또는 질화 규소 층이 증착될 수 있다.
본 발명에 따른 방법은 또한 기능성 층(6) 부재시 헤테로 구조체(5)가 열화 또는 파괴되는 한계 온도보다 높은 온도에서 복합 구조체(9)에 열처리가 가해지는 단계를 포함한다. 사실상, 유용 층(2)을 형성하는 압전 재료와 지지 기판(1)을 형성하는 재료 사이의 열팽창 계수(CTE)의 큰 차이 때문에, 한계 온도보다 높은 온도를 받으면 헤테로 구조체(5)는 열화될 것이다 {지지 기판(1)은 균열 또는 파괴되고, 유용 층(2)은 그 제 1 면(3)에서 분리되며, 유용 층(2)은 변위 또는 변형된다}. 이 한계 온도는 유용 층(2)과 지지 기판(1) 사이의 CTE 차이 및 유용 층(2)과 지지 기판(1)의 각각의 두께와 관련된다.
기능성 층(6)과 유용 층(2) 사이의 차등 팽창을 균일하게 제어하고 후속 열 처리 동안 복합 구조체에 최상의 기계 강도를 제공하기 위해, 기능성 층(6)의 면(7)의 전체 표면이 유용 층(2)의 제 2 면(4) 위로 조립되는 것이 필수적이다. 유용 층(2)에 대한 기능성 층(6)의 국소 결합은 헤테로 구조체(5)에 의해 지지되는 한계 온도보다 높은 온도에서 복합 구조체(9)의 기계적 강도를 위해서는 유리하지 않을 것이다. 열처리 단계 동안, 복합 구조체(9)는, 재료 및 기능성 층(6)과 유용 층(2) 및 지지 기판(1)의 각각의 두께에 따라, 250℃ 이상, 보다 구체적으로는 250℃ 내지 600℃의 온도와 적합할 것이다.
일 변형예에 따라, 본 발명에 따른 방법은, 열처리 단계 전에 수행되는, 기능성 층(6)(도 4c)의 두께를 조절하는 단계를 포함하여, 임계값 두께 이상인 기능성 층(6)을 달성한다. 유리하게는, 이 임계값 두께는 10 미크론 이상으로 선택될 것이다. 바람직하게, 기능성 층(6)은 50 미크론 이상의 두께도 가질 것이다.
두께 조절 단계는, 기계적, 화학적-기계적 및/또는 화학적 시닝(thinning)일 수 있다.
제 1 실시 변형예에 따라, 본 발명에 따른 방법은, 열처리 단계 후, 기능성 층(6)과 유용 층(2) 사이의 접합 계면(제 2 접합 계면이라 불림)에서 복합 구조체(9)의 분해를 통하여 기능성 층(6)이 제거되는 단계를 포함할 수 있다. 기능성 층(6)과 유용 층(2) 사이에서 이 방법의 조립 단계는, 제 2 접합 계면이 나중에 분해될 수 있도록 수행되었어야만 한다. 보다 구체적으로, 이 계면에서 결합 에너지는 1000 mJ/m2 미만이 되도록 수행되었어야만 한다. 예를 들어, 조립 단계는 산화물/산화물 결합이어도 좋고, 기능성 층(6)의 면(7)과 유용 층(2)의 면(4)은 산화 규소 층을 구비한다. 산화물 층의 표면 거칠기는, 1000 mJ/m2 미만, 예를 들어, 약 500 mJ/m2의 결합 에너지를 얻기 위해, 0.1 내지 0.5 nm RMS의 범위에서 선택되어야 한다.
열처리 단계 후 분해는, 예를 들어, 복합 구조체(9)의 제 2 접합 계면, 즉 기능성 층(9)과 유용 층(2) 사이의 계면에서 기계적 응력을 가하여 수행될 수 있다.
기능성 층(9)을 제거하는 단계를 따라, 음향파 디바이스를 제조하는 후속 단계에 적합한 강화된 접합 계면을 갖는 헤테로 구조체(5)가 얻어진다.
대안적으로, 기능성 층(6)의 완전한 제거는 기계적, 화학적-기계적 또는 화학적 시닝 기술에 의해 이루어질 수 있다.
제 2 실시 변형예에 따라, 본 발명에 따른 방법은, 유용 층(2)의 제 2 면(4)의 적어도 하나의 제 1 부분(11)에 대한 액세스를 가능하게 하도록 기능성 층(6)의 국소 제거 단계를 포함한다. 이 국소 제거 단계는, 예를 들어, 포토리소그래피 기술을 사용하는 한정된 영역에서의 습식 또는 건식 화학 에칭일 수 있다. 예를 들어, 국소 제거는 유용 층(2)의 제 2 면(4)의 백분율(개구율)에 대한 액세스를 가능하게 하는 복수의 영역에서 이루어질 수 있다. 개구율(opening rate)은 현상될 디바이스에 따라 몇 % 내지 100% 미만이다. 따라서, 방법은 복수의 제 1 부분(11) (도 2b) 위에 금속 원소(12)를 포함하는 음향파 디바이스를 제조하는 단계를 포함한다. 디바이스를 제조하는 이 단계는, 그 중에서도 특히, 기능성 층(6) 위에 유용 층(2) 상의 음향파 디바이스에 전기적으로 연결되어 있는 접촉 패드(13)를 현상하는 것을 포함할 수 있다.
제 2 실시 모드와 결합 또는 결합되지 않을 수 있는 제 3 실시 변형예에 따라, 본 발명에 따른 방법은, 유용 층(2)의 제 1 면(3)의 적어도 하나의 제 2 부분(17)에 액세스할 수 있도록 지지 기판(1)을 국소 제거하는 단계를 더 포함할 수 있다. 이 국소 제거 단계는, 예를 들어, 포토리소그래피 기술을 사용하는 한정된 영역에서의 습식 또는 건식 화학 에칭일 수 있다.
예를 들어, 국소 제거는 1% 내지 50% 범위의 개구율을 갖는 복수의 영역에서 이루어질 수 있다. 유리하게는, 벌크 음향파 디바이스의 제조를 가능하게 하기 위해, 복수의 제 2 부분(17)과 복수의 제 1 부분(11)은 적어도 부분적으로 서로 대향하여, 국소 자체 베어링(self bearing) 유용 층(2) 멤브레인을 얻을 수 있도록 할 것이다. 따라서, 이 방법은, 도 3에 도시된 바와 같이, 유용 층(2)의 복수의 제 2 부분(17) 위에 금속 원소(18)를 포함하는 음향파 디바이스를 제조하는 단계를 포함한다.
선택적으로, 방법은, 기능성 층(6) 및/또는 지지 기판(1) 위에 소자(14)를 제조하는 단계, 및/또는 유용 층(2) 위에 배열된 금속 원소(12,18)와 기능성 층(6) 및/또는 지지 기판(1) 위에 배열된 금속 접점(13,20) 사이의 전기적 연결 단계를 포함할 수 있다.
예 1:
20 미크론 두께의 니오브 산 리튬(LiNbO3)으로 만들어진 유용 층(2)과 두께가 625 미크론이고 직경이 150mm인 실리콘(Si)으로 만들어진 지지 기판(1)을 포함하는 헤테로 구조체(5)는, 1 J/m2 훨씬 아래의 결합 에너지를 갖는다. 이 헤테로 구조체 위에 음향파 디바이스를 제조하기 전, 그 접합 계면을 강화하는 것이 필수적이다. 이를 이루기 위해, 250℃의 온도에서 2시간 동안 열처리가 가해져야 한다.
기능성 층(6)은 그 앞면(7) 위에 400nm 두께의 산화 규소 중간층을 포함하는 실리콘 기판(직경 150mm, 두께 625 미크론)이다. 산화 규소 층은 약 0.2 nmRMS의 표면 거칠기를 갖는다. 다음으로, 기능성 층(6)은, 헤테로 구조체(5)의 유용 층(2)의 제 2 면(4) 위에 조립하기 전에, 세정(일반적으로 오존과 RCA)을 거친다. 다음으로, 250℃에서 열처리가 2시간 동안 복합 구조체(9)에 가해진다. 복합 구조체는 손상되지 않고 헤테로 구조체(5)의 임의의 열화를 발생하지 않으면서 250℃/2시간의 열적 예산을 견딜 수 있다. 단독으로 사용되면, 헤테로 구조체(5)는, 그 접합 계면을 강화하기 전에 이러한 열적 예산을 받고 있었으면, 또는 심지어 약 200℃의 낮은 열적 예산에서도 열화되었을 것이다 {지지 기판(1)의 균열 또는 파괴 및/또는 유용 층(2)의 부분적인 또는 완전한 분리).
일단 열처리가 수행되었으면, 기능성 층(6)은, 기능성 층(6)과 유용 층(2) 사이에 접합 계면의 높이에서 비스듬한 공구를 삽입하여 분해된다. 헤테로 구조체(5)는 약 1.5 J/m2의 강화된 접합 계면을 갖고, 이는 후속하는 음향파 디바이스 현상 단계 동안 적절한 기계적 강도를 제공한다.
예 2:
헤테로 구조체(9)는 0.3 미크론 두께의 탄탈산 리튬(LiTaO3)으로 만들어진 유용 층(2)과 두께가 625 미크론이고 직경이 150mm인 실리콘(Si)으로 만들어진 지지 기판(1)으로 형성된다. 유용 층(2)은 스마트 컷® 공정을 사용하여 전사되었고, 분리 후, 유용 층(2)의 압전 특성에 영향을 미치므로 음향파 디바이스를 제조하기 위해서 금지되는 결함을 그 두께에 갖고 있었다. 따라서, 이 헤테로 구조체(5) 위에 음향파 디바이스를 제조하기 전에, 이러한 결함의 전부 또는 일부를 정화하는 것이 필수적이다. 이를 이루기 위해서는, 2시간 동안 550℃의 온도에서 열처리가 가해져야 한다.
기능성 층(6)은 그 앞면(7) 위에 400nm 두께의 산화 규소로 만들어진 중간층을 포함하는 실리콘 기판(직경 150mm, 두께 625 미크론)이다. 기능성 층(6)은, 헤테로 구조체(5)의 유용 층(2)의 제 2 면(4) 위로 조립되기 전에, 세정(일반적으로 오존과 RCA)과 O2 플라즈마 처리를 거친다. 다음으로, 기계적 시닝(그라인딩)을 사용하고, 다음으로, 화학-기계적 연마를 사용하여 200 미크론의 최종 두께를 이루도록 기능성 층(6) 위에서 두께 조절 단계가 실행된다.
이렇게 형성된 복합 구조체(9)는, 손상되지 않고 또한 헤테로 구조체(5)의 임의의 열화를 일으키지 않으면서, 550℃/2시간의 열적 예산을 견딜 수 있다. 단독으로 사용되면, 헤테로 구조체(5)는, 임의의 기능성 층(6) 없이 이러한 열적 예산을 받고 있었으면, 열화되었을 것이다 {지지 기판(1)의 균열 또는 파괴 및/또는 유용 층(2)의 부분적인 또는 완전한 분리).
열처리가 복합 구조체(9)에 가해졌고, 기능성 층(6)은, 기능성 층(6)과 유용 층(2) 사이의 제 2 접합 계면에 국소 응력을 가하여 분해된다. 대안적으로, 기능성 층(6)은 기계적 시닝에 이은 화학적 시닝 순서에 의하여 제거된다.
헤테로 구조체(5)는 가해진 열적 예산으로 인해 1.5 J/m2 이상의 강화 접합 계면을 갖고 유용 층(2)은 수소 또는 헬륨과 같은 경량 종의 주입과 관련된 대부분의 결함이 정화되어(스마트 컷® 공정), 음향파 디바이스의 제조에 적합하도록 한다. 예를 들어, 유용 층(2)의 결함이 정화되었던 정도는 전기 디바이스를 제조하고 그 성능 수준을 시험함으로써 평가될 수 있어서, 상기 유용 층(2)의 전기적 품질을 입증할 수 있도록 한다.
예 3:
헤테로 구조체(9)는 0.3 미크론 두께의 탄탈산 리튬(LiTaO3)으로 만들어진 유용 층(2)과 두께가 625 미크론이고 직경이 150mm인 실리콘(Si)으로 만들어진 지지 기판(1)으로 형성된다. 유용 층(2)은 스마트 컷® 공정을 사용하여 전사되었고, 분리 후, 유용 층(2)의 압전 특성에 영향을 미치므로 음향파 디바이스를 제조하기 위해서 금지되는 결함을 그 두께에 갖고 있었다. 따라서, 이 헤테로 구조체(5) 위에 음향파 디바이스를 제조하기 전에, 이러한 결함을 정화하는 것이 필수적이다. 이를 이루기 위해서는, 2시간 동안 500℃의 온도에서 열처리가 가해져야 한다.
기능성 층(6)은 그 앞면(7) 위에 400nm 두께의 산화 규소로 만들어진 중간층을 포함하는 실리콘 기판(직경 150mm, 두께 625 미크론)이다. 기능성 층(6)은, 헤테로 구조체(9)의 유용 층(2)의 제 2 면(4) 위로 조립되기 전에, 세정(일반적으로 오존과 RCA)과 O2 플라즈마 처리를 거친다. 다음으로, 기계적 시닝(그라인딩)을 사용하고, 다음으로, 화학-기계적 연마를 사용하여 10 미크론의 최종 두께를 이루도록 기능성 층(6) 위에서 두께 조절 단계가 실행된다.
이렇게 형성된 복합 구조체(9)는, 손상되지 않고 또한 헤테로 구조체(5)의 임의의 열화를 일으키지 않으면서, 500℃/2시간의 열적 예산을 견딜 수 있다. 단독으로 사용되면, 헤테로 구조체(5)는, 임의의 기능성 층(6) 없이 이러한 열적 예산을 받고 있었으면, 열화되었을 것이다 {지지 기판(1)의 균열 또는 파괴 및/또는 유용 층(2)의 부분적인 또는 완전한 분리).
열처리가 복합 구조체(9)에 가해졌기 때문에, 헤테로 구조체(5)는 가해진 열적 예산으로 인해 1.5 J/m2 초과의 강화 접합 계면을 갖고 유용 층(2)은 수소 또는 헬륨과 같은 경량 종의 주입과 관련된 대부분의 결함이 정화되어(스마트 컷® 공정), 음향파 디바이스의 제조에 적합하도록 한다.
다음으로, 유용 층(2)의 제 2 면(4)의 적어도 하나의 제 1 부분(11)에 대한 액세스를 가능하게 하도록 기능성 층(6)의 국소 제거 단계가 실행된다. 이 국소 제거 단계는, 포토리소그래피를 사용하는 한정된 영역에서의 습식 또는 건식 화학 에칭일 수 있다. 국소 제거는, 복수의 제 1 부분(11)에 대한 액세스를 가능하게 하고 약 50%의 개구율을 나타내는 복수의 영역에서 수행될 수 있다. 다음으로, 음향파 디바이스는 유용 층(2)의 복수의 제 1 부분(11) 위에 현상될 수 있다. 이러한 디바이스는 금속 원소(12), 전형적으로 서로 맞물린 전극을 포함한다. 심지어 부분적이어도, 유용 층(2) 위에 기능성 층(6)이 존재하는 것은, 헤테로 구조체(5)가 단독으로 사용되는 경우보다 더 높은 온도에서 처리를 실행할 수 있도록 한다. 이것은 더 효율적인 재료 또는 기술을 이용하여 음향파 디바이스를 제조하는 데 유리하다.
기능성 층(6) 위의 접촉 패드(13)는 유용 층(2) 위의 음향파 디바이스에 전기적으로 연결될 수 있다. 소자는 기능성 층(6) 위에 또한 현상될 수 있다. 따라서, 복합 구조체(9)는 압전 재료(유용 층)와 반도체 재료(기능성 층) 위에서 소자의 공동 통합을 용이하게 한다.
물론, 본 발명은 기재된 유일한 실시 모드에 제한되지 않고, 특허 청구범위에 의해 한정된 본 발명의 범위를 벗어나지 않으면서 다양한 실시가 제공될 수 있다.
본 발명에 따른 복합 구조체는, 예를 들어, 무선 주파수 용도를 위한 SAW와 BAW 필터 분야에서뿐만 아니라 압전 센서 분야에서도, 음향파 디바이스를 제조하기 위해 매우 중요하다. 사실상, 압전 센서는 기계적 운동을 전기 신호로 변환시키는 것을 가능하게 하고, 매우 높은 감도를 갖기 때문에, 온도 센서, 에너지 하베스팅 등의 분야에서 여러 응용 분야가 열려 있거나 열려 있을 가능성이 높다.
Claims (19)
- 헤테로 구조체(heterostructure)(5)를 포함하는 음향파 디바이스(acoustic wave device)용 복합 구조체(composite structure)(9)로서,
제 1 면(3)과 제 2 면(4)을 갖는 압전 재료의 유용 층(useful layer)(2)으로서, 상기 제 1 면(3)은 제 1 접합 계면(bonding interface)에서 상기 유용 층(2)의 열팽창 계수보다 작은 열 팽창 계수를 갖는 지지 기판(1) 위에 배열되어 있는, 상기 유용 층(2)을
포함하는, 복합 구조체(9)에 있어서,
상기 복합 구조체(9)는, 제 2 접합 계면에서 상기 유용 층(2)의 상기 제 2 면(4) 위에 그 전체 표면이 배열되어 있고 상기 유용 층(2)의 열팽창 계수보다 작은 열팽창 계수를 갖는 기능성 층(functional layer)(6)을 포함하는 것을 특징으로 하는, 복합 구조체. - 제 1 항에 있어서,
상기 기능성 층(6)은 10 미크론 이상의 두께를 갖는, 복합 구조체. - 제 1 항 또는 제 2 항에 있어서,
상기 유용 층(2)은, 탄탈 산 리튬(LiTaO3), 니오브산 리튬(LiNbO3), 질화 알루미늄(AlN), 산화 아연(ZnO) 그룹 중에서 선택된 재료로 이루어지는, 복합 구조체. - 제 1 항 또는 제 2 항에 있어서,
상기 기능성 층(6)은, 실리콘, III-V 반도체, 탄화 규소, 유리, 사파이어 그룹 중에서 선택된 재료로 이루어지는, 복합 구조체. - 제 1 항 또는 제 2 항에 있어서,
상기 지지 기판(1)은, 실리콘, III-V 반도체, 탄화 규소, 유리, 사파이어 그룹 중에서 선택된 재료로 이루어지는, 복합 구조체. - 제 1 항 또는 제 2 항에 있어서,
상기 기능성 층(6)은, 상기 지지 기판(1)의 재료와 동일한 재료로 이루어지는, 복합 구조체. - 제 1 항 또는 제 2 항에 있어서,
상기 헤테로 구조체(5)의 상기 유용 층(2)과 상기 지지 기판(1) 사이의 상기 제 1 접합 계면의 결합 에너지는 1500 mJ/m2 이상인, 복합 구조체. - 제 1 항 또는 제 2 항에 있어서,
상기 기능성 층(6)과 상기 헤테로 구조체(5) 사이의 상기 제 2 접합 계면의 결합 에너지는 그 분해를 가능하게 하도록 1000 mJ/m2 미만인, 복합 구조체. - 제 1 항 또는 제 2 항에 있어서,
상기 기능성 층(6)은 상기 유용 층(2)의 상기 제 2 면(4)의 적어도 하나의 제 1 부분(11)에 대한 액세스를 가능하게 하는 적어도 하나의 제 1 국소 개구부(10)를 포함하고, 상기 유용 층(2)의 상기 제 2 면(4)의 상기 제 1 부분(11)은 음향파 디바이스(acoustic wave device)를 형성하는 금속 원소(12)를 포함하는, 복합 구조체. - 제 1 항 또는 제 2 항에 있어서,
· 상기 기능성 층(6)은 상기 유용 층(2)의 상기 제 2 면(4)의 적어도 하나의 제 1 부분(11)에 대한 액세스를 가능하게 하는 적어도 하나의 제 1 국소 개구부(10)를 포함하고,
· 상기 지지 기판(1)은, 적어도 부분적으로 상기 제 1 국소 개구부(10)에 면하고 상기 유용 층(2)의 상기 제 1 면(3)의 적어도 하나의 제 2 부분(17)에 대한 액세스를 가능하게 하는 적어도 하나의 제 2 국소 개구부(16)를 포함하며,
· 상기 유용 층(2)의 상기 제 2 면(4)과 제 1 면(3)의 상기 제 1 부분(11)과 제 2 부분(17)은 각각 음향파 디바이스를 형성하는 금속 원소(12, 18)를 포함하는, 복합 구조체. - 제 9 항에 있어서,
상기 기능성 층(6) 및/또는 상기 지지 기판(1)은 상기 유용 층 위에 배열된 금속 원소(12, 18)에 전기적으로 연결된 금속 접점(13) 및/또는 전자 디바이스(14)를 포함하는, 복합 구조체. - 제 1 면(3)과 제 2 면(4)을 갖는 압전 재료로 만들어진 유용 층(2)을 포함하는 헤테로 구조체(5)를 제공하는 단계를 포함하는 음향파 디바이스용 복합 구조체(9)를 제조하는 방법으로서,
상기 제 1 면(3)은 제 1 접합 계면에서 상기 유용 층(2)의 열팽창 계수보다 작은 열팽창 계수를 갖는 지지 기판(1) 위에 배열되어 있는, 복합 구조체 제조 방법에 있어서,
· 기능성 층(6)의 전체 표면과 상기 유용 층(2)의 상기 제 2 면(4) 사이에 제 2 접합 계면을 형성하여 복합 구조체(9)를 형성하는 조립 단계로서, 상기 기능성 층(6)은 상기 유용 층(2)의 열팽창 계수보다 작은 열팽창 계수를 갖는, 상기 조립 단계와,
· 상기 헤테로 구조체(5)가 상기 기능성 층(6) 부재시 열화 또는 파괴되는 한계 온도보다 높은 온도에서 상기 복합 구조체(9)에 열처리가 가해지는 단계를
포함하는, 복합 구조체 제조 방법. - 제 12 항에 있어서,
상기 조립 단계는, 10 미크론 이상의 기능성 층(6) 두께를 이루기 위해, 상기 열처리 단계 전에 수행된 상기 기능성 층(6)의 두께를 조절하는 단계를 포함하는, 복합 구조체 제조 방법. - 제 13 항에 있어서,
상기 열처리 단계의 온도는 250℃ 이상, 보다 구체적으로는 250℃ 내지 600℃인, 복합 구조체 제조 방법. - 제 12 항 내지 제 14 항 중 어느 한 항에 있어서,
상기 기능성 층(6)과 상기 유용 층(2) 사이 상기 제 2 접합 계면의 높이에서 분해를 통해, 상기 열처리 단계 후 상기 기능성 층(6)이 제거되는 단계를 포함하는, 복합 구조체 제조 방법. - 제 15 항에 있어서,
상기 분해는 상기 복합 구조체(9)의 상기 제 2 접합 계면에서 기계적 응력을 가하여 수행되는, 복합 구조체 제조 방법. - 제 12 항 내지 제 14 항 중 어느 한 항에 있어서,
상기 유용 층(2)의 상기 제 2 면(4)의 제 1 부분(11)에 대한 액세스를 가능하게 하도록 상기 기능성 층(6)을 국소 제거하는 단계와, 상기 제 1 부분(11) 위에 금속 원소(12)를 포함하는 음향파 디바이스를 제조하는 단계를 포함하는, 복합 구조체 제조 방법. - 제 17 항에 있어서,
상기 유용 층(2)의 상기 제 1 면(3)의 제 2 부분(17)에 대한 액세스를 가능하게 하도록 상기 지지 기판(1)을 국소 제거하는 단계와, 상기 제 2 부분(17) 위에 금속 원소(18)를 포함하는 음향파 디바이스를 제조하는 단계를 더 포함하는, 복합 구조체 제조 방법. - 제 17 항에 있어서,
상기 기능성 층(6) 및/또는 상기 지지 기판(1) 위에 소자(component)(14)를 제조하는 단계, 및/또는 상기 유용 층(2) 위에 배열된 금속 원소(12, 18)와 상기 기능성 층(6) 및/또는 상기 지지 기판(1) 위에 배열된 금속 접점(13, 20) 사이에 전기적 연결을 생성하는 단계를 더 포함하는, 복합 구조체 제조 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1559994A FR3042647B1 (fr) | 2015-10-20 | 2015-10-20 | Structure composite et procede de fabrication associe |
| FR1559994 | 2015-10-20 | ||
| PCT/FR2016/052675 WO2017068270A1 (fr) | 2015-10-20 | 2016-10-17 | Structure composite et procédé de fabrication associé |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180074732A KR20180074732A (ko) | 2018-07-03 |
| KR102671257B1 true KR102671257B1 (ko) | 2024-06-03 |
Family
ID=54708030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020187014265A KR102671257B1 (ko) | 2015-10-20 | 2016-10-17 | 복합 구조체 및 관련 제조 방법 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US20180316329A1 (ko) |
| EP (1) | EP3365927B1 (ko) |
| JP (1) | JP6923518B2 (ko) |
| KR (1) | KR102671257B1 (ko) |
| CN (2) | CN114512595A (ko) |
| FR (1) | FR3042647B1 (ko) |
| SG (1) | SG11201803341QA (ko) |
| WO (1) | WO2017068270A1 (ko) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3068508B1 (fr) | 2017-06-30 | 2019-07-26 | Soitec | Procede de transfert d'une couche mince sur un substrat support presentant des coefficients de dilatation thermique differents |
| FR3076126A1 (fr) * | 2017-12-26 | 2019-06-28 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de realisation d'un resonateur acoustique a ondes de volume a capacite parasite reduite |
| FR3079346B1 (fr) * | 2018-03-26 | 2020-05-29 | Soitec | Procede de fabrication d'un substrat donneur pour le transfert d'une couche piezoelectrique, et procede de transfert d'une telle couche piezoelectrique |
| CN113544546B (zh) | 2019-03-29 | 2023-11-10 | 深圳帧观德芯科技有限公司 | 半导体x射线检测器 |
| US11750172B2 (en) | 2019-08-21 | 2023-09-05 | Skyworks Solutions, Inc. | Multilayer piezoelectric substrate |
| US11722122B2 (en) | 2019-11-22 | 2023-08-08 | Skyworks Solutions, Inc. | Multilayer piezoelectric substrate with high density electrode |
| CN111883644B (zh) * | 2020-07-23 | 2021-04-13 | 中国科学院上海微系统与信息技术研究所 | 一种异质压电薄膜结构及其制备方法 |
| GB2598665A (en) * | 2020-09-04 | 2022-03-09 | Skyworks Solutions Inc | Multi-layer piezoelectric substrate with controllable delta temperature coefficient of frequency |
| EP3989299A1 (en) * | 2020-10-26 | 2022-04-27 | Université de Franche-Comté | Piezoelectric device comprising flexible single crystalline piezoelectric linbo3 and/or litao3 films integrated on flexible substrate and methods for producing the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004159262A (ja) * | 2002-11-08 | 2004-06-03 | Murata Mfg Co Ltd | 弾性境界波装置 |
| WO2008078481A1 (ja) * | 2006-12-25 | 2008-07-03 | Murata Manufacturing Co., Ltd. | 弾性境界波装置 |
| JP2009124696A (ja) * | 2007-10-26 | 2009-06-04 | Panasonic Electric Works Co Ltd | 共振装置 |
| WO2014129432A1 (ja) * | 2013-02-19 | 2014-08-28 | 日本碍子株式会社 | 複合基板、弾性波デバイス及び弾性波デバイスの製法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW219354B (en) * | 1993-05-31 | 1994-01-21 | Ind Tech Res Inst | Strengthening of multi-layer ceramic/glass articles |
| JPH10297931A (ja) * | 1997-04-24 | 1998-11-10 | Matsushita Electric Ind Co Ltd | 複合圧電基板の製造方法 |
| TW449937B (en) * | 1999-02-26 | 2001-08-11 | Matsushita Electronics Corp | Semiconductor device and the manufacturing method thereof |
| FR2816445B1 (fr) * | 2000-11-06 | 2003-07-25 | Commissariat Energie Atomique | Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible |
| FR2856192B1 (fr) * | 2003-06-11 | 2005-07-29 | Soitec Silicon On Insulator | Procede de realisation de structure heterogene et structure obtenue par un tel procede |
| KR100821483B1 (ko) * | 2004-01-19 | 2008-04-10 | 가부시키가이샤 무라타 세이사쿠쇼 | 탄성 경계파 장치 |
| WO2007142112A1 (ja) * | 2006-06-02 | 2007-12-13 | Murata Manufacturing Co., Ltd. | 多層セラミック基板およびその製造方法ならびに電子部品 |
| US7608986B2 (en) * | 2006-10-02 | 2009-10-27 | Seiko Epson Corporation | Quartz crystal resonator |
| US7408286B1 (en) * | 2007-01-17 | 2008-08-05 | Rf Micro Devices, Inc. | Piezoelectric substrate for a saw device |
| JP5104761B2 (ja) * | 2007-04-09 | 2012-12-19 | 株式会社村田製作所 | セラミック基板およびその製造方法 |
| WO2009069398A1 (ja) * | 2007-11-30 | 2009-06-04 | Murata Manufacturing Co., Ltd. | セラミック複合多層基板及びその製造方法並びに電子部品 |
| CN104589738A (zh) * | 2008-05-15 | 2015-05-06 | 株式会社村田制作所 | 多层陶瓷基板及其制造方法 |
| FR2942911B1 (fr) * | 2009-03-09 | 2011-05-13 | Soitec Silicon On Insulator | Procede de realisation d'une heterostructure avec adaptation locale de coefficient de dilatation thermique |
| JP6242597B2 (ja) * | 2013-06-03 | 2017-12-06 | 太陽誘電株式会社 | 弾性波デバイス及びその製造方法 |
| US9646911B2 (en) * | 2014-04-10 | 2017-05-09 | Sensor Electronic Technology, Inc. | Composite substrate |
-
2015
- 2015-10-20 FR FR1559994A patent/FR3042647B1/fr active Active
-
2016
- 2016-10-17 SG SG11201803341QA patent/SG11201803341QA/en unknown
- 2016-10-17 CN CN202210146142.3A patent/CN114512595A/zh active Pending
- 2016-10-17 US US15/769,698 patent/US20180316329A1/en active Pending
- 2016-10-17 EP EP16798236.2A patent/EP3365927B1/fr active Active
- 2016-10-17 WO PCT/FR2016/052675 patent/WO2017068270A1/fr active Application Filing
- 2016-10-17 CN CN201680065643.1A patent/CN108271425A/zh active Pending
- 2016-10-17 JP JP2018520170A patent/JP6923518B2/ja active Active
- 2016-10-17 KR KR1020187014265A patent/KR102671257B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004159262A (ja) * | 2002-11-08 | 2004-06-03 | Murata Mfg Co Ltd | 弾性境界波装置 |
| WO2008078481A1 (ja) * | 2006-12-25 | 2008-07-03 | Murata Manufacturing Co., Ltd. | 弾性境界波装置 |
| JP2009124696A (ja) * | 2007-10-26 | 2009-06-04 | Panasonic Electric Works Co Ltd | 共振装置 |
| WO2014129432A1 (ja) * | 2013-02-19 | 2014-08-28 | 日本碍子株式会社 | 複合基板、弾性波デバイス及び弾性波デバイスの製法 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR3042647B1 (fr) | 2017-12-01 |
| EP3365927B1 (fr) | 2021-03-24 |
| KR20180074732A (ko) | 2018-07-03 |
| JP6923518B2 (ja) | 2021-08-18 |
| JP2018537888A (ja) | 2018-12-20 |
| CN108271425A (zh) | 2018-07-10 |
| FR3042647A1 (fr) | 2017-04-21 |
| EP3365927A1 (fr) | 2018-08-29 |
| SG11201803341QA (en) | 2018-05-30 |
| US20180316329A1 (en) | 2018-11-01 |
| WO2017068270A1 (fr) | 2017-04-27 |
| CN114512595A (zh) | 2022-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102671257B1 (ko) | 복합 구조체 및 관련 제조 방법 | |
| JP4743258B2 (ja) | 圧電デバイスの製造方法 | |
| US20200336127A1 (en) | Hybrid structure for a surface acoustic wave device | |
| KR101251031B1 (ko) | 복합 압전기판의 제조방법 및 압전 디바이스 | |
| CN110880920B (zh) | 异质薄膜结构的制备方法 | |
| US11711065B2 (en) | Substrate for a temperature-compensated surface acoustic wave device or volume acoustic wave device | |
| KR102047864B1 (ko) | 단결정 재료 사용의 개선된 효율을 갖는 유사 기판 | |
| JP2018537888A5 (ko) | ||
| JP5182379B2 (ja) | 複合基板の製造方法 | |
| JP5277999B2 (ja) | 複合基板の製造方法 | |
| KR101302071B1 (ko) | 제공 기판의 인장 응력 조건을 감소시키기 위한 이종 구조체의 제조 방법 | |
| US11979132B2 (en) | Method for manufacturing a substrate for a radiofrequency filter | |
| US20240030883A1 (en) | Process for manufacturing a piezoelectric structure for a radiofrequency device and which can be used to transfer a piezoelectric layer, and process for transferring such a piezoelectric layer | |
| US20100175236A1 (en) | Method for manufacturing piezoelectric device | |
| US20230291377A1 (en) | Process for manufacturing a piezoelectric structure for a radiofrequency device which structure can be used to transfer a piezoelectric layer, and process for transferring such a piezoelectric layer | |
| KR102568640B1 (ko) | 도너 기판의 잔류물을 제조하는 방법, 그 방법에 의해 제조된 기판 및 그 기판의 사용 | |
| CN114499432A (zh) | 一种异质薄膜衬底、其制备方法和滤波器 | |
| CN111883644A (zh) | 一种异质压电薄膜结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |