Nothing Special   »   [go: up one dir, main page]

KR102671042B1 - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR102671042B1
KR102671042B1 KR1020160114449A KR20160114449A KR102671042B1 KR 102671042 B1 KR102671042 B1 KR 102671042B1 KR 1020160114449 A KR1020160114449 A KR 1020160114449A KR 20160114449 A KR20160114449 A KR 20160114449A KR 102671042 B1 KR102671042 B1 KR 102671042B1
Authority
KR
South Korea
Prior art keywords
area
layer
bending
encapsulation layer
display device
Prior art date
Application number
KR1020160114449A
Other languages
English (en)
Other versions
KR20180027704A (ko
Inventor
정윤모
서일훈
윤호진
이대우
이민성
조미연
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160114449A priority Critical patent/KR102671042B1/ko
Priority to US15/608,550 priority patent/US10256165B2/en
Priority to CN201710762823.1A priority patent/CN107799015B/zh
Publication of KR20180027704A publication Critical patent/KR20180027704A/ko
Application granted granted Critical
Publication of KR102671042B1 publication Critical patent/KR102671042B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes)
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H10K50/8445—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 디스플레이 장치의 장수명을 담보할 수 있으면서도 제조과정에서의 불량 발생을 최소화할 수 있는 디스플레이 장치를 위하여, 제1영역과 제2영역 사이에 위치하는 벤딩영역을 가져 벤딩축을 중심으로 벤딩된 기판과, 상기 제1영역 상에 위치한 디스플레이소자들과, 상기 제2영역 상에 위치한 스캔구동회로부와, 상기 디스플레이소자들을 덮는 제1봉지층과, 상기 제1봉지층으로부터 이격되어 상기 스캔구동회로부를 덮는 제2봉지층을 구비하는, 디스플레이 장치를 제공한다.

Description

디스플레이 장치{Display apparatus}
본 발명의 실시예들은 디스플레이 장치에 관한 것으로서, 더 상세하게는 디스플레이 장치의 장수명을 담보할 수 있으면서도 제조과정에서의 불량 발생을 최소화할 수 있는 디스플레이 장치에 관한 것이다.
일반적으로 디스플레이 장치는 기판 상에 위치한 디스플레이부를 갖는다. 이러한 디스플레이 장치에 있어서 적어도 일부를 벤딩시킴으로써, 비디스플레이영역의 면적을 줄일 수 있다.
하지만 종래의 디스플레이 장치의 경우 이와 같이 벤딩된 디스플레이 장치를 제조하는 과정에서 불량이 발생하거나 디스플레이 장치의 수명이 줄어든다는 문제점 등이 발생하였다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 디스플레이 장치의 장수명을 담보할 수 있으면서도 제조과정에서의 불량 발생을 최소화할 수 있는 디스플레이 장치를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 제1영역과 제2영역 사이에 위치하는 벤딩영역을 가져 벤딩축을 중심으로 벤딩된 기판과, 상기 제1영역 상에 위치한 디스플레이소자들과, 상기 제2영역 상에 위치한 스캔구동회로부와, 상기 디스플레이소자들을 덮는 제1봉지층과, 상기 제1봉지층으로부터 이격되어 상기 스캔구동회로부를 덮는 제2봉지층을 구비하는, 디스플레이 장치가 제공된다.
상기 제1봉지층은 상기 제1영역 내에 위치하고 상기 제2봉지층은 상기 제2영역 내에 위치할 수 있다.
상기 제1봉지층과 상기 제2봉지층 각각은 다층구조를 가지며, 상기 제1봉지층과 상기 제2봉지층은 동일한 층상구조를 가질 수 있다.
상기 제2영역 상에 위치한 복수개의 제1데이터패드들과 복수개의 제2데이터패드들과, 상기 복수개의 제1데이터패드들 및 상기 복수개의 제2데이터패드들에 전기적으로 연결되며 상기 벤딩영역을 거쳐 상기 제1영역으로 연장된, 복수개의 데이터라인들을 더 구비할 수 있다.
이때, 상기 벤딩영역과 상기 디스플레이소자들 사이에 위치하는 제1정전기방지회로와, 상기 복수개의 제1데이터패드들 및 상기 복수개의 제2데이터패드들과 상기 벤딩영역 사이에 위치하는 제2정전기방지회로를 더 구비할 수 있다.
상기 복수개의 제1데이터패드들과 상기 복수개의 제2데이터패드들 사이에 위치하며, 상기 스캔구동회로부에 전기적으로 연결된 복수개의 스캔패드들을 더 구비할 수 있다.
상기 스캔구동회로부에 전기적으로 연결되며 상기 벤딩영역을 거쳐 상기 제1영역으로 연장된, 복수개의 메인스캔라인들을 더 구비할 수 있다.
나아가, 상기 제1영역을 가로지르며 상호 평행하게 배치되고 상기 복수개의 메인스캔라인들에 1 대 1 대응되며 상기 복수개의 메인스캔라인들과 교차하도록 배치된, 복수개의 서브스캔라인들을 더 구비할 수 있다.
한편, 상기 벤딩영역과 상기 디스플레이소자들 사이에 위치하는 제1정전기방지회로와, 상기 스캔구동회로부와 상기 벤딩영역 사이에 위치하는 제2정전기방지회로를 더 구비할 수 있다.
상기 벤딩영역에 대응하도록 상기 기판 상에 위치하는 벤딩보호층을 더 구비하며, 상기 벤딩보호층은 상기 스캔구동회로부를 덮고, 상기 제2봉지층은 상기 벤딩보호층의 일부일 수 있다.
상기 제1영역에 대응하도록 상기 기판 상에 위치하며 추가절연층을 포함하는 터치스크린부를 더 구비하며, 상기 제2봉지층은 상기 추가절연층과 동일 물질을 포함하며 동일한 층상구조를 가질 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 디스플레이 장치의 장수명을 담보할 수 있으면서도 제조과정에서의 불량 발생을 최소화할 수 있는 디스플레이 장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 사시도이다.
도 2는 도 1의 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
도 3은 도 1의 디스플레이 장치의 일부분을 개략적으로 도시하는 개념도이다.
도 4는 도 1의 디스플레이 장치의 일부분을 개략적으로 도시하는 개념도이다.
도 5는 도 1의 디스플레이 장치의 일부분을 개략적으로 도시하는 개념도이다.
도 6은 도 1의 디스플레이 장치의 일부분을 개략적으로 도시하는 개념도이다.
도 7은 본 발명의 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도이다.
도 8은 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도이다.
도 9는 도 8의 디스플레이 장치의 일부분을 개략적으로 도시하는 사시도이다.
도 10은 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 사시도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서 층, 막, 영역, 판 등의 각종 구성요소가 다른 구성요소 "상에" 있다고 할 때, 이는 다른 구성요소 "바로 상에" 있는 경우뿐 아니라 그 사이에 다른 구성요소가 개재된 경우도 포함한다. 또한 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 사시도이고, 도 2는 도 1의 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
본 실시예에 따른 디스플레이 장치는 도 1에 도시된 것과 같이 디스플레이 장치의 일부인 기판(100)의 일부가 벤딩되어, 디스플레이 장치의 일부분이 기판(100)과 마찬가지로 벤딩된 형상을 갖는다. 다만 도시의 편의상 도 2에서는 디스플레이 장치가 벤딩되지 않은 상태로 도시하고 있다. 참고로 후술하는 실시예들에 관한 단면도들이나 평면도들 등에서도 도시의 편의상 디스플레이 장치가 벤딩되지 않은 상태로 도시한다.
도 1 및 도 2에 도시된 것과 같이, 본 실시예에 따른 디스플레이 장치가 구비하는 기판(100)은 제1방향(+y 방향)으로 연장된 벤딩영역(BA)을 갖는다. 이 벤딩영역(BA)은 제1방향과 교차하는 제2방향(+x 방향)에 있어서, 제1영역(1A)과 제2영역(2A) 사이에 위치한다. 그리고 기판(100)은 도 1에 도시된 것과 같이 제1방향(+y 방향)으로 연장된 벤딩축(BAX)을 중심으로 벤딩되어 있다. 이러한 기판(100)은 플렉서블 또는 벤더블 특성을 갖는 다양한 물질을 포함할 수 있는데, 예컨대 폴리에테르술폰(polyethersulphone, PES), 폴리아크릴레이트(polyacrylate, PAR), 폴리에테르 이미드(polyetherimide, PEI), 폴리에틸렌 나프탈레이트(polyethylene napthalate, PEN), 폴리에틸렌 테레프탈레이드(polyethyleneterephthalate, PET), 폴리페닐렌 설파이드(polyphenylene sulfide, PPS), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP)와 같은 고분자 수지를 포함할 수 있다.
제1영역(1A)은 디스플레이영역(DA)을 포함한다. 물론 제1영역(1A)은 도 2에 도시된 것과 같이 디스플레이영역(DA) 외에도 디스플레이영역(DA) 외측의 비디스플레이영역의 일부를 포함할 수 있다. 제2영역(2A) 역시 비디스플레이영역을 포함한다.
기판(100)의 디스플레이영역(DA)에는 디스플레이소자(300) 외에도, 도 2에 도시된 것과 같이 디스플레이소자(300)가 전기적으로 연결되는 박막트랜지스터(210)도 위치할 수 있다. 도 2에서는 디스플레이소자(300)로서 유기발광소자가 디스플레이영역(DA)에 위치하는 것을 도시하고 있다. 이러한 유기발광소자가 박막트랜지스터(210)에 전기적으로 연결된다는 것은, 화소전극(310)이 박막트랜지스터(210)에 전기적으로 연결되는 것으로 이해될 수 있다. 물론 도 2에 도시된 것과 같이 기판(100)의 제2영역(2A)에도 박막트랜지스터(220)가 배치될 수 있다. 이러한 제2영역(2A)의 박막트랜지스터(220)는 디스플레이영역(DA) 내에 인가되는 전기적 신호를 제어하기 위한 회로부, 예컨대 스캔구동회로부의 일부일 수 있다.
박막트랜지스터(210, 220)는 비정질실리콘, 다결정실리콘 또는 유기반도체물질을 포함하는 반도체층(211, 221), 게이트전극(213, 223), 소스전극(215a, 225a) 및 드레인전극(215b, 225b)을 포함할 수 있다. 반도체층(211, 221)과 게이트전극(213, 223)과의 절연성을 확보하기 위해, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 포함하는 게이트절연막(120)이 반도체층(211, 221)과 게이트전극(213, 223) 사이에 개재될 수 있다. 아울러 게이트전극(213, 223)의 상부에는 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 포함하는 층간절연막(130)이 배치될 수 있으며, 소스전극(215a, 225a) 및 드레인전극(215b, 225b)은 그러한 층간절연막(130) 상에 배치될 수 있다. 이와 같이 무기물을 포함하는 절연막은 CVD 또는 ALD(atomic layer deposition)를 통해 형성될 수 있다. 이는 후술하는 실시예들 및 그 변형예들에 있어서도 마찬가지이다.
이러한 구조의 박막트랜지스터(210, 220)와 기판(100) 사이에는 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등과 같은 무기물을 포함하는 버퍼층(110)이 개재될 수 있다. 이러한 버퍼층(110)은 기판(100)의 상면의 평활성을 높이거나 기판(100) 등으로부터의 불순물이 박막트랜지스터(210)의 반도체층(211)으로 침투하는 것을 방지하거나 최소화하는 역할을 할 수 있다. 도 2에서는 버퍼층(110)이 단층인 것으로 도시되어 있으나, 이와 달리 다층일 수도 있다. 또한 버퍼층(110) 외에 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등과 같은 무기물을 포함하는 배리어층이 더 존재할 수도 있음은 물론이다.
박막트랜지스터(210) 상에는 평탄화층(140)이 배치될 수 있다. 예컨대 도 2에 도시된 것과 같이 박막트랜지스터(210) 상부에 유기발광소자가 배치될 경우, 평탄화층(140)은 박막트랜지스터(210)를 덮는 보호막 상부를 대체로 평탄화하는 역할을 할 수 있다. 이러한 평탄화층(140)은 예컨대 아크릴, BCB(Benzocyclobutene) 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다. 도 2에서는 평탄화층(140)이 단층으로 도시되어 있으나, 다층일 수도 있는 등 다양한 변형이 가능하다. 그리고 도 2에 도시된 것과 같이 평탄화층(140)이 디스플레이영역(DA) 외측에서 개구를 가져, 디스플레이영역(DA)의 평탄화층(140)의 부분과 제2영역(2A)의 평탄화층(140)의 부분이 물리적으로 분리되도록 할 수도 있다. 이는 외부에서 침투한 불순물 등이 평탄화층(140) 내부를 통해 디스플레이영역(DA) 내부에까지 도달하는 것을 방지하기 위함이다.
기판(100)의 디스플레이영역(DA) 내에 있어서, 평탄화층(140) 상에는, 화소전극(310), 대향전극(330) 및 그 사이에 개재되며 발광층을 포함하는 중간층(320)을 갖는 유기발광소자가 위치할 수 있다. 화소전극(310)은 도 2에 도시된 것과 같이 평탄화층(140) 등에 형성된 개구부를 통해 소스전극(215a) 및 드레인전극(215b) 중 어느 하나와 컨택하여 박막트랜지스터(210)와 전기적으로 연결된다.
평탄화층(140) 상부에는 화소정의막(150)이 배치될 수 있다. 이 화소정의막(150)은 각 부화소들에 대응하는 개구, 즉 적어도 화소전극(310)의 중앙부가 노출되도록 하는 개구를 가짐으로써 화소를 정의하는 역할을 한다. 또한, 도 2에 도시된 바와 같은 경우, 화소정의막(150)은 화소전극(310)의 가장자리와 화소전극(310) 상부의 대향전극(330)과의 사이의 거리를 증가시킴으로써 화소전극(310)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 한다. 이와 같은 화소정의막(150)은 예컨대 폴리이미드 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다.
유기발광소자의 중간층(320)은 저분자 또는 고분자 물질을 포함할 수 있다. 저분자 물질을 포함할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층된 구조를 가질 수 있으며, 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양한 유기물질을 포함할 수 있다. 이러한 층들은 진공증착의 방법으로 형성될 수 있다.
중간층(320)이 고분자 물질을 포함할 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)을 포함하는 구조를 가질 수 있다. 이 때, 홀 수송층은 PEDOT을 포함하고, 발광층은 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 물질을 포함할 수 있다. 이러한 중간층(320)은 스크린 인쇄나 잉크젯 인쇄방법, 레이저열전사방법(LITI; Laser induced thermal imaging) 등으로 형성할 수 있다.
물론 중간층(320)은 반드시 이에 한정되는 것은 아니고, 다양한 구조를 가질 수도 있음은 물론이다. 그리고 중간층(320)은 복수개의 화소전극(310)들에 걸쳐서 일체인 층을 포함할 수도 있고, 복수개의 화소전극(310)들 각각에 대응하도록 패터닝된 층을 포함할 수도 있다.
대향전극(330)은 디스플레이영역(DA) 상부에 배치되는데, 도 2에 도시된 것과 같이 디스플레이영역(DA)을 덮도록 배치될 수 있다. 즉, 대향전극(330)은 복수개의 유기발광소자들에 있어서 일체(一體)로 형성되어 복수개의 화소전극(310)들에 대응할 수 있다.
이러한 유기발광소자는 외부로부터의 수분이나 산소 등에 의해 쉽게 손상될 수 있기에, 제1봉지층(410)이 이러한 유기발광소자를 덮어 이들을 보호하도록 할 수 있다. 제1봉지층(410)은 디스플레이영역(DA)을 덮으며 디스플레이영역(DA) 외측까지 연장될 수 있다. 이러한 제1봉지층(410)은 도 2에 도시된 것과 같이 제1무기봉지층(411), 유기봉지층(412) 및 제2무기봉지층(413)을 포함할 수 있다.
제1무기봉지층(411)은 대향전극(330)을 덮으며, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등을 포함할 수 있다. 물론 필요에 따라 제1무기봉지층(411)과 대향전극(330) 사이에 캐핑층 등의 다른 층들이 개재될 수도 있다. 이러한 제1무기봉지층(411)은 그 하부의 구조물을 따라 형성되기에, 도 2에 도시된 것과 같이 그 상면이 평탄하지 않게 된다. 유기봉지층(412)은 이러한 제1무기봉지층(411)을 덮는데, 제1무기봉지층(411)과 달리 그 상면이 대략 평탄하도록 할 수 있다. 구체적으로, 유기봉지층(412)은 디스플레이영역(DA)에 대응하는 부분에서는 상면이 대략 평탄하도록 할 수 있다. 이러한 유기봉지층(412)은 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리카보네이트, 폴리이미드, 폴리에틸렌설포네이트, 폴리옥시메틸렌, 폴리아릴레이트, 헥사메틸디실록산으로 이루어지는 군으로부터 선택된 하나 이상의 재료를 포함할 수 있다. 제2무기봉지층(413)은 유기봉지층(412)을 덮으며, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등을 포함할 수 있다. 이러한 제2무기봉지층(413)은 디스플레이영역(DA) 외측에 위치한 그 자장자리에서 제1무기봉지층(411)과 컨택함으로써, 유기봉지층(412)이 외부로 노출되지 않도록 할 수 있다.
이와 같이 제1봉지층(410)은 제1무기봉지층(411), 유기봉지층(412) 및 제2무기봉지층(413)을 포함하는바, 이와 같은 다층 구조를 통해 제1봉지층(410) 내에 크랙이 발생한다고 하더라도, 제1무기봉지층(411)과 유기봉지층(412) 사이에서 또는 유기봉지층(412)과 제2무기봉지층(413) 사이에서 그러한 크랙이 연결되지 않도록 할 수 있다. 이를 통해 외부로부터의 수분이나 산소 등이 디스플레이영역(DA)으로 침투하게 되는 경로가 형성되는 것을 방지하거나 최소화할 수 있다.
한편, 제2영역(2A)에 위치한 박막트랜지스터(220) 상부에도 박막트랜지스터(220), 즉 스캔구동회로부를 보호하기 위한 제2봉지층(420)이 위치할 수 있다. 제2봉지층(420)은 제1봉지층(410)으로부터 이격되어 위치한다. 구체적으로, 제1봉지층(410)은 제1영역(1A) 내에 위치하고 제2봉지층(420)은 제2영역(2A) 내에 위치할 수 있다. 만일 제1봉지층(410)과 제2봉지층(420)이 상호 이격되지 않고 벤딩영역(BA)을 거쳐 서로 연결되어 있다면, 제조과정에서 기판(100) 등을 벤딩영역(BA)에서 벤딩할 시 벤딩영역(BA) 내에서의 봉지층에 크랙 등이 발생하여 불량을 유발할 수 있기 때문이다.
제1봉지층(410)으로부터 이격된 제2봉지층(420)은 그 구조 자체는 제1봉지층(410)과 동일/유사한 구조를 가질 수 있다. 즉, 제1봉지층(410)과 제2봉지층(420) 각각은 다층구조를 가지며, 제1봉지층(410)과 제2봉지층(420)은 동일한 층상구조를 가질 수 있다. 도 2에서는 제1봉지층(410)과 마찬가지로 제2봉지층(420)도 제1무기붕지층(421), 유기봉지층(422) 및 제2무기봉지층(423)을 갖는 것으로 도시하고 있다. 이와 같은 경우 제조 과정에서 제1봉지층(410)과 제2봉지층(420)을 동일 물질로 동시에 제조함으로써, 제조공정을 단순화할 수 있다.
제1봉지층(410) 상에는 투광성 접착제(510, OCA; optically clear adhesive)에 의해 편광판(520)이 위치하도록 할 수 있다. 이러한 편광판(520)은 외광 반사를 줄이는 역할을 할 수 있다. 예컨대 외광이 편광판(520)을 통과하여 대향전극(330) 상면에서 반사된 후 다시 편광판(520)을 통과할 경우, 편광판(520)을 2회 통과함에 따라 그 외광의 위상이 바뀌게 할 수 있다. 그 결과 반사광의 위상이 편광판(520)으로 진입하는 외광의 위상과 상이하도록 함으로써 소멸간섭이 발생하도록 하여, 결과적으로 외광 반사를 줄임으로써 시인성을 향상시킬 수 있다. 이러한 투광성 접착제(510)와 편광판(520)은 예컨대 도 2에 도시된 것과 같이 평탄화층(140)의 개구를 덮을 수 있다. 물론 본 실시예에 따른 디스플레이 장치가 언제나 편광판(520)을 구비하는 것은 아니며, 필요에 따라 편광판(520)을 생략할 수도 있고 다른 구성들로 대체할 수도 있다. 예컨대 편광판(520)을 생략하고 블랙매트릭스와 칼라필터를 이용하여 외광반사를 줄일 수도 있다.
한편, 무기물을 포함하는 버퍼층(110), 게이트절연막(120) 및 층간절연막(130)을 통칭하여 무기절연층이라 할 수 있다. 이러한 무기절연층은 도 2에 도시된 것과 같이 벤딩영역(BA)에 대응하는 개구를 갖는다. 즉, 버퍼층(110), 게이트절연막(120) 및 층간절연막(130) 각각이 벤딩영역(BA)에 대응하는 개구들(110a, 120a, 130a)을 가질 수 있다. 이러한 개구가 벤딩영역(BA)에 대응한다는 것은, 개구가 벤딩영역(BA)과 중첩하는 것으로 이해될 수 있다. 이때 개구의 면적은 벤딩영역(BA)의 면적보다 넓을 수 있다. 이를 위해 도 2에서는 개구의 폭(OW)이 벤딩영역(BA)의 폭보다 넓은 것으로 도시하고 있다. 여기서 개구의 면적은 버퍼층(110), 게이트절연막(120) 및 층간절연막(130)의 개구들(110a, 120a, 130a) 중 가장 좁은 면적의 개구의 면적으로 정의될 수 있으며, 도 2에서는 버퍼층(110)의 개구(110a)의 면적에 의해 개구의 면적이 정의되는 것으로 도시하고 있다.
도 2에서는 개구(110a)의 내측면, 개구(120a)의 내측면 및 개구(130a)의 내측면이 서로 연속이 아닌 것으로 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 박막트랜지스터(210)의 소스전극(215a)과 드레인전극(215b)이 반도체층(211)에 연결되도록 하기 위해 게이트절연막(120)과 층간절연막(130)을 관통하는 컨택홀들을 형성하게 되는바, 그러한 컨택홀들을 형성할 시 개구(120a)와 개구(130a)를 동시에 형성할 수도 있다. 이 경우 개구(120a)의 내측면과 개구(130a)의 내측면은 대략 연속적인 면을 형성할 수 있다.
본 실시예에 따른 디스플레이 장치는 이러한 무기절연층의 개구의 적어도 일부를 채우는 유기물층(160)을 구비한다. 도 2에서는 유기물층(160)이 개구를 모두 채우는 것으로 도시하고 있다. 그리고 본 실시예에 따른 디스플레이 장치는 제1도전층(215c)을 구비하는데, 이 제1도전층(215c)은 제1영역(1A)에서 벤딩영역(BA)을 거쳐 제2영역(2A)으로 연장되며, 유기물층(160) 상에 위치한다. 물론 유기물층(160)이 존재하지 않는 곳에서는 제1도전층(215c)은 층간절연막(130) 등의 무기절연층 상에 위치할 수 있다. 이러한 제1도전층(215c)은 소스전극(215a)이나 드레인전극(215b)과 동일한 물질로 동시에 형성될 수 있다.
전술한 것과 같이 도 2에서는 편의상 디스플레이 장치가 벤딩되지 않은 상태로 도시하고 있지만, 본 실시예에 따른 디스플레이 장치는 실제로는 도 1에 도시된 것과 같이 벤딩영역(BA)에서 기판(100) 등이 벤딩된 상태이다. 이를 위해 제조과정에서 도 2에 도시된 것과 같이 기판(100)이 대략 평탄한 상태로 디스플레이 장치를 제조하며, 이후 벤딩영역(BA)에서 기판(100) 등을 벤딩하여 디스플레이 장치가 대략 도 1에 도시된 것과 같은 형상을 갖도록 한다. 이때 기판(100) 등이 벤딩영역(BA)에서 벤딩되는 과정에서 제1도전층(215c)에는 스트레스가 인가될 수 있지만, 본 실시예에 따른 디스플레이 장치의 경우 그러한 벤딩 과정 중 제1도전층(215c)에서 불량이 발생하는 것을 방지하거나 최소화할 수 있다.
만일 버퍼층(110), 게이트절연막(120) 및/또는 층간절연막(130)과 같은 무기절연층이 벤딩영역(BA)에서 개구를 갖지 않아 제1영역(1A)에서 제2영역(2A)에 이르기까지 연속적인 형상을 갖고, 제1도전층(215c)이 그러한 무기절연층 상에 위치한다면, 기판(100) 등이 벤딩되는 과정에서 제1도전층(215c)에 큰 스트레스가 인가된다. 특히 무기절연층은 그 경도가 유기물층보다 높기에 벤딩영역(BA)에서 무기절연층에 크랙 등이 발생할 확률이 매우 높으며, 무기절연층에 크랙이 발생할 경우 무기절연층 상의 제1도전층(215c)에도 크랙 등이 발생하여 제1도전층(215c)의 단선 등의 불량이 발생할 확률이 매우 높게 된다.
하지만 본 실시예에 따른 디스플레이 장치의 경우 전술한 것과 같이 무기절연층이 벤딩영역(BA)에서 개구를 가지며, 제1도전층(215c)의 벤딩영역(BA)의 부분은 무기절연층의 개구의 적어도 일부를 채우는 유기물층(160) 상에 위치한다. 무기절연층은 벤딩영역(BA)에서 개구를 갖기에 무기절연층에 크랙 등이 발생할 확률이 극히 낮게 되며, 유기물층(160)의 경우 유기물을 포함하는 특성 상 크랙이 발생할 확률이 낮다. 따라서 유기물층(160) 상에 위치하는 제1도전층(215c)의 벤딩영역(BA)의 부분에 크랙 등이 발생하는 것을 방지하거나 발생확률을 최소화할 수 있다. 물론 유기물층(160)은 그 경도가 무기물층보다 낮기에, 기판(100) 등의 벤딩에 의해 발생하는 스트레스를 유기물층(160)이 흡수하여 제1도전층(215c)에 스트레스가 집중되는 것을 효과적으로 최소화할 수 있다.
도 2에서는 무기절연층이 개구를 갖는 것으로 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 무기절연층이 개구가 아닌 그루브를 가질 수도 있다. 예컨대 버퍼층(110)은 도 2에 도시된 것과 달리 개구(110a)를 갖지 않고 제1영역(1A)에서 벤딩영역(BA)을 거쳐 제2영역(2A)까지 연장되고, 게이트절연막(120)과 층간절연막(130)만 개구들(120a, 130a)을 가질 수도 있다. 이러한 경우에도 무기물을 포함하는 버퍼층(110), 게이트절연막(120) 및 층간절연막(130)을 통칭하여 무기절연층이라 할 수 있는데, 이 경우 무기절연층은 벤딩영역(BA)에 대응하는 그루브를 갖는 것으로 이해될 수 있다. 그리고 유기물층(160)은 그러한 그루브의 적어도 일부를 채울 수 있다. 물론 버퍼층(110)이 개구(110a)를 갖지 않고 그루브를 가질 수도 있다.
이와 같은 경우, 무기절연층이 벤딩영역(BA)에서 그루브를 가짐에 따라 결과적으로 벤딩영역(BA)에서의 무기절연층의 두께가 얇아져, 기판(100) 등이 벤딩될 시 벤딩이 원활하게 이루어지도록 할 수 있다. 아울러 유기물층(160)이 벤딩영역(BA)에 존재하고 이러한 유기물층(160) 상에 제1도전층(215c)이 위치하기에, 제1도전층(215c)이 벤딩에 의해 손상되는 것을 효과적으로 방지할 수 있다. 전술한 실시예들 및 후술할 실시예들이나 그 변형예들에 있어서는 편의상 무기절연층이 개구를 갖는 경우에 대해 설명하지만, 그러한 실시예들이나 변형예들에 있어서 무기절연층이 상술한 것과 같이 제1그부르를 가질 수도 있음은 물론이다.
본 실시예에 따른 디스플레이 장치는 제1도전층(215c) 외에 제2도전층(213a, 213b)도 구비할 수 있다. 이러한 제2도전층(213a, 213b)은 제1도전층(215c)이 위치한 층과 상이한 층에 위치하도록 제1영역(1A) 또는 제2영역(2A)에 배치되며, 제1도전층(215c)에 전기적으로 연결될 수 있다. 도 2에서는 제2도전층(213a, 213b)이 박막트랜지스터(210)의 게이트전극(213)과 동일한 물질로 동일층에, 즉 게이트절연막(120) 상에 위치하는 것으로 도시하고 있다. 그리고 제1도전층(215c)이 층간절연막(130)에 형성된 컨택홀을 통해 제2도전층(213a, 213b)에 컨택하는 것으로 도시하고 있다. 아울러 제2도전층(213a)이 제1영역(1A)에 위치하고 제2도전층(213b)이 제2영역(2A)에 위치하는 것으로 도시하고 있다.
제1영역(1A)에 위치하는 제2도전층(213a)은 디스플레이영역(DA) 내의 박막트랜지스터(210) 등에 전기적으로 연결된 것일 수 있으며, 이에 따라 제1도전층(215c)이 제2도전층(213a)을 통해 디스플레이영역(DA) 내의 박막트랜지스터(210) 등에 전기적으로 연결되도록 할 수 있다. 물론 제1도전층(215c)에 의해 제2영역(2A)에 위치하는 제2도전층(213b) 역시 디스플레이영역(DA) 내의 박막트랜지스터(210) 등에 전기적으로 연결되도록 할 수 있다. 이처럼 제2도전층(213a, 213b)은 디스플레이영역(DA) 외측에 위치하면서 디스플레이영역(DA) 내에 위치하는 구성요소들에 전기적으로 연결될 수도 있고, 디스플레이영역(DA) 외측에 위치하면서 디스플레이영역(DA) 방향으로 연장되어 적어도 일부가 디스플레이영역(DA) 내에 위치할 수도 있다.
전술한 것과 같이 도 2에서는 편의상 디스플레이 장치가 벤딩되지 않은 상태로 도시하고 있지만, 본 실시예에 따른 디스플레이 장치는 실제로는 도 1에 도시된 것과 같이 벤딩영역(BA)에서 기판(100) 등이 벤딩된 상태이다. 이를 위해 제조과정에서 도 2에 도시된 것과 같이 기판(100)이 대략 평탄한 상태로 디스플레이 장치를 제조하며, 이후 벤딩영역(BA)에서 기판(100) 등을 벤딩하여 디스플레이 장치가 대략 도 1에 도시된 것과 같은 형상을 갖도록 한다. 이때 기판(100) 등이 벤딩영역(BA)에서 벤딩되는 과정에서 벤딩영역(BA) 내에 위치하는 구성요소들에는 스트레스가 인가될 수 있다.
따라서 벤딩영역(BA)을 가로지르는 제1도전층(215c)의 경우 연신율이 높은 물질을 포함하도록 함으로써, 제1도전층(215c)에 크랙이 발생하거나 제1도전층(215c)이 단선되는 등의 불량이 발생하지 않도록 할 수 있다. 아울러 제1영역(1A)이나 제2영역(2A) 등에서는 제1도전층(215c)보다는 연신율이 낮지만 제1도전층(215c)과 상이한 전기적/물리적 특성을 갖는 물질로 제2도전층(213a, 213b)을 형성함으로써, 디스플레이 장치에 있어서 전기적 신호 전달의 효율성이 높아지거나 제조 과정에서의 불량 발생률이 낮아지도록 할 수 있다. 예컨대 제2도전층(213a, 213b)은 몰리브덴을 포함할 수 있고, 제1도전층(215c)은 알루미늄을 포함할 수 있다. 물론 제1도전층(215c)이나 제2도전층(213a, 213b)은 필요에 따라 다층구조를 가질 수 있다.
참고로 도 2에서는 제2영역(2A)에서 제1도전층(215c)이나 제2도전층(213b) 평탄화층(140) 등에 의해 완전히 덮이는 것으로 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 제2영역(2A)에서 제1도전층(215c)이나 제2도전층(213b) 등은 외부로 노출되어, 집적회로나 인쇄회로기판 등에 전기적으로 연결될 수도 있다.
한편, 도 2에 도시된 것과 같이 유기물층(160)이 무기절연층의 개구의 내측면을 덮도록 하는 것을 고려할 수 있다. 전술한 바와 같이 제1도전층(215c)은 소스전극(215a) 및 드레인전극(215b)과 동일 물질로 동시에 형성할 수 있는바, 이를 위해 기판(100)의 전면(全面)에 도전층을 형성한 후 이를 패터닝하여 소스전극(215a), 드레인전극(215b) 및 제1도전층(215c)을 형성할 수 있다. 만일 유기물층(160)이 버퍼층(110)의 개구(110a)의 내측면이나, 게이트절연막(120)의 개구(120a)의 내측면이나, 층간절연막(130)의 개구(130a)의 내측면을 덮지 않는다면, 도전층을 패터닝하는 과정에서 그 도전성 물질이 버퍼층(110)의 개구(110a)의 내측면이나, 게이트절연막(120)의 개구(120a)의 내측면이나, 층간절연막(130)의 개구(130a)의 내측면에서 제거되지 않고 해당 부분에 잔존할 수 있다. 그러할 경우 잔존하는 도전성 물질은 다른 도전층들 사이의 쇼트를 야기할 수 있다.
따라서 유기물층(160)을 형성할 시 유기물층(160)이 무기절연층의 개구의 내측면을 덮도록 하는 것이 바람직하다. 참고로 도 2에서는 유기물층(160)이 균일한 두께를 갖는 것으로 도시하였으나 이와 달리 위치에 따라 상이한 두께를 가져, 버퍼층(110)의 개구(110a)의 내측면이나, 게이트절연막(120)의 개구(120a)의 내측면이나, 층간절연막(130)의 개구(130a)의 내측면 근방에서 유기물층(160)의 상면의 굴곡의 경사가 완만해지도록 할 수 있다. 이에 따라 소스전극(215a), 드레인전극(215b) 및 제1도전층(215c)을 형성하기 위해 도전층을 패터닝하는 과정에서, 제거되어야 하는 부분의 도전물질이 제거되지 않고 잔존하는 것을 효과적으로 방지할 수 있다.
한편, 디스플레이영역(DA)의 외측에는 벤딩보호층(600, BPL; bending protection layer)이 위치할 수 있다. 즉, 벤딩보호층(600)이 적어도 벤딩영역(BA)에 대응하여 제1도전층(215c) 상에 위치하도록 할 수 있다.
어떤 적층체를 벤딩할 시 그 적층체 내에는 스트레스 중성 평면(stress neutral plane)이 존재하게 된다. 만일 이 벤딩보호층(600)이 존재하지 않는다면, 기판(100) 등의 벤딩에 따라 벤딩영역(BA) 내에서 제1도전층(215c)에 과도한 인장 스트레스 등이 인가될 수 있다. 이는 제1도전층(215c)의 위치가 스트레스 중성 평면에 대응하지 않을 수 있기 때문이다. 하지만 벤딩보호층(600)이 존재하도록 하고 그 두께 및 모듈러스 등을 조절함으로써, 기판(100), 제1도전층(215c) 및 벤딩보호층(600) 등을 모두 포함하는 적층체에 있어서 스트레스 중성 평면의 위치를 조정할 수 있다. 따라서 벤딩보호층(600)을 통해 스트레스 중성 평면이 제1도전층(215c) 근방에 또는 그 상부에 위치하도록 함으로써, 제1도전층(215c)에 인가되는 스트레스를 최소화하거나 제1도전층(215c)에는 압축 스트레스가 인가되도록 할 수 있다. 이러한 벤딩보호층(600)은 예컨대 아크릴 등으로 형성할 수 있다. 참고로 제1도전층(215c)에 압축 스트레스가 인가될 경우 이에 의해 제1도전층(215c)이 손상될 확률은 인장 스트레스가 인가될 경우에 비해 극히 낮다.
한편, 도 2에서는 벤딩보호층(600)의 디스플레이영역(DA) 방향(-x 방향) 상면이 편광판(520)의 (+z 방향) 상면과 일치하는 것으로 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 벤딩보호층(600)의 디스플레이영역(DA) 방향(-x 방향) 끝단이 편광판(520)의 가장자리 상면의 일부를 덮을 수도 있다. 또는 벤딩보호층(600)의 디스플레이영역(DA) 방향(-x 방향) 끝단이 편광판(520) 및/또는 투광성 접착제(510)와 컨택하지 않을 수도 있다. 특히 후자의 경우, 벤딩보호층(600)을 형성하는 과정에서 또는 형성 이후에, 벤딩보호층(600)에서 발생된 가스가 디스플레이영역(DA) 방향(-x 방향)으로 이동하여 유기발광소자와 같은 디스플레이소자(300) 등을 열화시키는 것을 방지할 수 있다.
만일 도 2에 도시된 것과 같이 벤딩보호층(600)의 디스플레이영역(DA) 방향(-x 방향) 상면이 편광판(520)의 (+z 방향) 상면과 일치하거나, 벤딩보호층(600)의 디스플레이영역(DA) 방향(-x 방향) 끝단이 편광판(520)의 가장자리 상면의 일부를 덮거나, 벤딩보호층(600)의 디스플레이영역(DA) 방향(-x 방향) 끝단이 투광성 접착제(510)와 컨택할 경우, 벤딩보호층(600)의 디스플레이영역(DA) 방향(-x 방향)의 부분의 두께가 벤딩보호층(600)의 다른 부분의 두께보다 두꺼울 수 있다. 벤딩보호층(600)을 형성할 시 액상 또는 페이스트 형태의 물질을 도포하고 이를 경화시킬 수 있는바, 경화 과정에서 벤딩보호층(600)의 부피가 줄어들 수 있다. 이때 벤딩보호층(600)의 디스플레이영역(DA) 방향(-x 방향)의 부분이 편광판(520) 및/또는 투광성 접착제(510)와 컨택하고 있을 경우 벤딩보호층(600)의 해당 부분의 위치가 고정되기에, 벤딩보호층(600)의 잔여 부분에서 부피 감소가 발생하게 된다. 그 결과, 벤딩보호층(600)의 디스플레이영역(DA) 방향(-x 방향)의 부분의 두께가 벤딩보호층(600)의 다른 부분의 두께보다 두껍게 될 수 있다.
벤딩보호층(600)은 제1봉지층(410) 및 제2봉지층(420) 등을 형성한 이후에 형성된다. 따라서 도 2에 도시된 것과 같이 제2영역(2A)에 위치하는 제2봉지층(420)의 제1영역(1A) 방향의 끝단의 적어도 일부는, 벤딩보호층(600)에 의해 덮일 수 있다.
도 3은 도 1의 디스플레이 장치의 일부분을 개략적으로 도시하는 개념도이고 도 4는 도 1의 디스플레이 장치의 일부분을 개략적으로 도시하는 개념도이다. 도 3 및 도 4에 도시된 것과 같이, 본 실시예에 따른 디스플레이 장치는 기판(100) 상에 배치된 복수개의 제1데이터라인들(DL1), 복수개의 제2데이터라인들(DL2), 복수개의 메인스캔라인들(MSL), 복수개의 서브스캔라인들(SSL), 복수개의 제1데이터패드들(DLP1), 복수개의 제2데이터패드들(DLP2) 및 복수개의 스캔라인 패드들(SLP)을 구비한다.
복수개의 제1데이터라인들(DL1)은 x축 방향으로 연장되어 벤딩영역(BA)을 거쳐 제1디스플레이영역을 가로지르며 상호 평행하게 배치될 수 있다. 도 3에서는 편의상 8개의 제1데이터라인들(D1 내지 D8)이 제1디스플레이영역을 가로질러 배치되는 것으로 도시하고 있다. 복수개의 제2데이터라인들(DL2)도 역시 x축 방향으로 연장되어 벤딩영역(BA)을 거쳐 제2디스플레이영역을 가로지르며 상호 평행하게 배치될 수 있다. 도 3에서는 제1데이터라인들(D1 내지 D8)과 마찬가지로 8개의 제2데이터라인들(D9 내지 D16)이 제2디스플레이영역에 배치된 것으로 도시하고 있다. 제2데이터라인들(D9 내지 D16)은 제1데이터라인들(D1 내지 D8)과 평행하게 배치된다.
복수개의 메인스캔라인들(MSL)은 도 4에 도시된 것과 같이 배치된다. 구체적으로, 복수개의 메인스캔라인들(MSL)도 벤딩영역(BA)을 거쳐 디스플레이영역(DA)을 가로지르며 상호 평행하게 배치되는데, 복수개의 메인스캔라인들(MSL)은 복수개의 제1데이터라인들(DL1) 및 복수개의 제2데이터라인들(DL2)과 평행하게 배치된다. 도 4에서는 총 16개의 메인스캔라인들(MS1 내지 MS16)이 x축 방향으로 연장된 형상을 갖는 것으로 도시하고 있다. 물론 메인스캔라인들(MS1 내지 MS16)의 길이는 서로 상이할 수도 있고 일부 것들은 동일한 길이를 가질 수도 있다. 참고로 복수개의 메인스캔라인들(MSL)이 디스플레이영역(DA)을 가로지르도록 배치된다는 것은 디스플레이영역(DA)의 적어도 일부분을 가로지르도록 배치되면 족하며, 복수개의 메인스캔라인들(MSL) 각각이 디스플레이영역(DA) 전체를 가로지를 필요는 없다.
한편, 복수개의 메인스캔라인들(MSL)은 복수개의 제1메인스캔라인들(MSL1)과 복수개의 제2메인스캔라인들(MSL2)을 포함하는 것으로 이해될 수도 있다. 이 경우 복수개의 제1메인스캔라인들(MSL1)은 복수개의 제1데이터라인들(DL1)과 유사하게 제1디스플레이영역을 가로지르며 상호 평행하게 배치된 것으로 이해될 수 있고, 복수개의 제2메인스캔라인들(MSL2)은 복수개의 제2데이터라인들(DL2)과 유사하게 제2디스플레이영역을 가로지르며 상호 평행하게 배치된 것으로 이해될 수 있다. 도 4의 경우 좌측의 8개의 메인스캔라인들(MS1 내지 MS8)이 복수개의 제1메인스캔라인들(MSL1)에 속하고, 우측의 8개의 메인스캔라인들(MS9 내지 MS16)이 복수개의 제2메인스캔라인들(MSL2)에 속하는 것으로 도시하고 있다.
복수개의 메인스캔라인들(MSL)은 복수개의 제1데이터라인들(DL1)이나 복수개의 제2데이터라인들(DL2)과 직접 컨택하지 않는다. 이를 위해 메인스캔라인들(MSL)이 만약 복수개의 제1데이터라인들(DL1) 및 복수개의 제2데이터라인들(DL2)과 동일 평면에 위치한다면, 이들은 서로 엇갈려 (교번하여) 위치함으로써 서로 직접 컨택하지 않도록 할 수 있다. 또는 필요하다면 메인스캔라인들(MSL)을 복수개의 제1데이터라인들(DL1) 및 복수개의 제2데이터라인들(DL2)과 상이한 층에 위치시킬 수도 있다.
복수개의 서브스캔라인들(SSL)은 디스플레이영역(DA)을 가로지르며 상호 평행하게 배치된다. 이때 복수개의 서브스캔라인들(SSL)은 복수개의 메인스캔라인들(MSL)과 교차하도록 배치된다. 도 4에서는 복수개의 서브스캔라인들(SSL)이 y축 방향으로 연장되어, x축 방향으로 연장된 복수개의 메인스캔라인들(MSL)과 교차하는 것으로 도시하고 있다. 이러한 복수개의 서브스캔라인들(SSL)은 복수개의 메인스캔라인들(MSL)에 1 대 1 대응될 수 있다. 도 4에서는 16개의 서브스캔라인들(SS1 내지 SS16)이 16개의 메인스캔라인들(MS1 내지 MS16)에 대응하는 것으로 도시하고 있다.
이러한 복수개의 서브스캔라인들(SSL)은 복수개의 메인스캔라인들(MSL)과 상이한 층에 위치할 수 있다. 즉, 복수개의 서브스캔라인들(SSL)과 복수개의 메인스캔라인들(MSL) 사이에는 절연층이 개재될 수 있다. 그리고 그러한 절연층에 형성된 컨택홀을 통해, 복수개의 서브스캔라인들(SSL)은 복수개의 메인스캔라인들(MSL)에 전기적으로 연결될 수 있다. 도 4에서는 검은 점으로 표시한 지점들이 컨택홀을 통해 복수개의 서브스캔라인들(SSL)이 복수개의 메인스캔라인들(MSL)에 전기적으로 연결되는 것으로 도시하고 있다. 즉, 메인스캔라인(MS1)은 서브스캔라인(SS1)에 전기적으로 연결되고, 메인스캔라인(MS2)은 서브스캔라인(SS2)에 전기적으로 연결되며, 마찬가지 방식으로 메인스캔라인(MS16)은 서브스캔라인(SS16)에 전기적으로 연결된다.
복수개의 제1데이터라인들(DL1) 및 복수개의 제2데이터라인들(DL2)과 서브스캔라인들(SSL)이 교차하는 부분은 각각 (부)화소를 정의하는 곳으로 이해될 수 있다. 이하에서는 부화소 또는 화소를 통칭하여 화소라고 표현한다. 도 5는 도 1의 디스플레이 장치의 일부분을 개략적으로 도시하는 개념도로서 그와 같은 화소의 영역들을 개략적으로 도시하고 있다. 도 5에 도시된 것과 같이, 서브스캔라인(SS3)과 데이터라인(D6)이 교차하는 부분에 화소(P(3,6))가 위치하게 되고, 서브스캔라인(SS3)과 데이터라인(D7)이 교차하는 부분에 화소(P(3,7))가 위치하게 되며, 서브스캔라인(SS3)과 데이터라인(D8)이 교차하는 부분에 화소(P(3,8))가 위치하게 된다. 마찬가지로 서브스캔라인(SS4)과 데이터라인(D6)이 교차하는 부분에 화소(P(4,6))가 위치하게 되고, 서브스캔라인(SS4)과 데이터라인(D7)이 교차하는 부분에 화소(P(4,7))가 위치하게 되며, 서브스캔라인(SS4)과 데이터라인(D8)이 교차하는 부분에 화소(P(4,8))가 위치하게 된다.
화소들(P(3,6) 내지 P(4,8)) 각각은 박막트랜지스터나 커패시터, 그리고 디스플레이소자를 포함할 수 있다. 디스플레이소자로는 전술한 것과 같은 유기발광소자를 들 수 있다. 이러한 화소들(P(3,6) 내지 P(4,8))의 발광을 제어하는 방법으로는 다양한 방법들이 있을 수 있다. 예컨대 메인스캔라인(MS3)에 주사신호를 인가하여 이 메인스캔라인(MS3)에 전기적으로 연결된 서브스캔라인(SS3)에 주사신호가 전달됨에 따라, 이 서브스캔라인(SS3)에 연결된 화소들(P(3,6), P(3, 7), P(3,8))이 선택되도록 할 수 있다. 그 상태에서 데이터라인들(D6 내지 D8)에 화소들(P(3,6), P(3, 7), P(3,8))에서 구현될 휘도와 관련된 데이터신호를 인가하게 되면, 화소들(P(3,6), P(3, 7), P(3,8))은 인가된 데이터신호에 따라 결정된 휘도로 발광하게 된다. 이후 메인스캔라인(MS4)에 주사신호를 인가하여 이 메인스캔라인(MS4)에 전기적으로 연결된 서브스캔라인(SS4)에 주사신호가 전달됨에 따라, 이 서브스캔라인(SS4)에 연결된 화소들(P(4,6), P(4, 7), P(4,8))이 선택되도록 할 수 있다. 그 상태에서 데이터라인들(D6 내지 D8)에 화소들(P(4,6), P(4, 7), P(4,8))에서 구현될 휘도와 관련된 데이터신호를 인가하게 되면, 화소들(P(4,6), P(4, 7), P(4,8))은 인가된 데이터신호에 따라 결정된 휘도로 발광하게 된다.
한편, 복수개의 제1데이터라인들(DL1)에 데이터신호를 인가할 수 있도록 하기 위해, 도 3에 도시된 것과 같이 복수개의 제1데이터라인 패드들(DLP1)이, 기판(100)의 디스플레이영역(DA)이 아닌 제2영역(2A)에 위치하도록 할 수 있다. 이 복수개의 제1데이터라인 패드들(DLP1)은 복수개의 제1데이터라인들(DL1)에 대응하도록 복수개의 제1데이터라인들(DL1)의 (+x 방향) 일측에 위치할 수 있다. 물론 마찬가지로 복수개의 제2데이터라인들(DL2)에 데이터신호를 인가할 수 있도록 하기 위해, 도 3에 도시된 것과 같이 복수개의 제2데이터라인 패드들(DLP2)이, 기판(Sub)의 디스플레이영역(DA)이 아닌 제2영역(2A)에 위치하도록 할 수 있다. 이 복수개의 제2데이터라인 패드들(DLP2)은 복수개의 제2데이터라인들(DL2)에 대응하도록 복수개의 제2데이터라인들(DL2)의 (+x 방향) 일측에 위치할 수 있다.
참고로 복수개의 제1데이터라인 패드들(DLP1)은, 도 3에서 제2영역(2A)에 위치하며 x축 방향으로 연장된 것으로 도시된 부분(도 3에서 점선 내의 일부분)만을 의미하는 것으로 해석될 수도 있다. 이 경우 이러한 복수개의 제1데이터라인 패드들(DLP1)과 복수개의 제1데이터라인들(DL1)은 연결배선들로 연결될 수도 있다. 그러한 연결배선들은, 복수개의 제1데이터라인 패드들(DLP1) 및 복수개의 제1데이터라인들(DL1)과 동일층에 위치하는 것일 수도 있고, 복수개의 제1데이터라인 패드들(DLP1) 및 복수개의 제1데이터라인들(DL1)과 상이한 층에 위치하되 컨택홀 등을 통해 복수개의 제1데이터라인 패드들(DLP1) 및 복수개의 제1데이터라인들(DL1)에 전기적으로 연결된 것일 수도 있다.
복수개의 제2데이터라인 패드들(DLP2)도 도 3에서 제2영역(2A)에 위치하며 x축 방향으로 연장된 것으로 도시된 부분(도 3에서 점선 내의 일부분)만을 의미하는 것으로 해석될 수도 있다. 이 경우 이러한 복수개의 제2데이터라인 패드들(DLP2)과 복수개의 제2데이터라인들(DL2)은 연결배선들로 연결될 수도 있다. 그러한 연결배선들은, 복수개의 제2데이터라인 패드들(DLP2) 및 복수개의 제2데이터라인들(DL2)과 동일층에 위치하는 것일 수도 있고, 복수개의 제2데이터라인 패드들(DLP2) 및 복수개의 제2데이터라인들(DL2)과 상이한 층에 위치하되 컨택홀 등을 통해 복수개의 제2데이터라인 패드들(DLP2) 및 복수개의 제2데이터라인들(DL2)에 전기적으로 연결된 것일 수도 있다.
유사하게, 복수개의 메인스캔라인들(MSL)에 스캔신호를 인가할 수 있도록 하기 위해, 도 4에 도시된 것과 같이 복수개의 스캔라인 패드들(SLP)이, 기판(100)의 디스플레이영역(DA)이 아닌 제2영역(2A)에 위치하도록 할 수 있다. 이 복수개의 스캔라인 패드들(SLP)은 복수개의 메인스캔라인들(MSL)에 대응하도록 복수개의 메인스캔라인들(MSL)의 (+x 방향) 일측에 위치할 수 있다. 이때 이 복수개의 스캔라인 패드들(SLP)은 복수개의 제1데이터라인 패드들(DLP1)과 복수개의 제2데이터라인 패드들(DLP2) 사이에 위치할 수 있다.
이때, 복수개의 제1데이터라인 패드들(DLP1)과 복수개의 스캔라인 패드들(SLP)은 인접하여 위치하고, 또한 복수개의 스캔라인 패드들(SLP)과 복수개의 제2데이터라인 패드들(DLP2)은 인접하여 위치할 수 있다. 즉, 복수개의 제1데이터라인 패드들(DLP1), 복수개의 스캔라인 패드들(SLP) 및 복수개의 제2데이터라인 패드들(DLP2)이 순차로 배치될 수 있다.
물론 복수개의 스캔라인 패드들(SLP)은 복수개의 제1스캔라인 패드들(SLP1)과 복수개의 제2스캔라인 패드들(SLP2)을 포함할 수 있다. 이 경우, 복수개의 제1스캔라인 패드들(SLP1)은 복수개의 제1데이터라인 패드들(DLP1)과 복수개의 제2스캔라인 패드들(SLP2) 사이에 위치하고, 복수개의 제2스캔라인 패드들(SLP2)은 복수개의 제1스캔라인 패드들(SLP1)과 복수개의 제2데이터라인 패드들(DLP2) 사이에 위치하게 된다.
참고로 복수개의 스캔라인 패드들(SLP)은 도 4에서 제2영역(2A)에 위치하며 x축 방향으로 연장된 것으로 도시된 부분(도 4에서 점선 내의 일부분)만을 의미하는 것으로 해석될 수도 있다. 이 경우 이러한 복수개의 스캔라인 패드들(SLP)과 복수개의 메인스캔라인들(MSL)은 연결배선들로 연결될 수도 있다. 그러한 연결배선들은, 복수개의 스캔라인 패드들(SLP) 및 복수개의 메인스캔라인들(MSL)과 동일층에 위치하는 것일 수도 있고, 복수개의 스캔라인 패드들(SLP) 및 복수개의 메인스캔라인들(MSL)과 상이한 층에 위치하되 컨택홀 등을 통해 복수개의 스캔라인 패드들(SLP) 및 복수개의 메인스캔라인들(MSL)에 전기적으로 연결된 것일 수도 있다.
한편, 복수개의 메인스캔라인들(MSL)과 복수개의 스캔라인 패드들(SLP) 사이에는 스캔구동회로부(SDU)가 배치될 수 있다. 이에 따라 복수개의 메인스캔라인들(MSL)과 복수개의 스캔라인 패드들(SLP)은 이 스캔구동회로부(SDU)에 전기적으로 연결될 수 있다. 이 스캔구동회로부(SDU)는 예컨대 시프트 레지스터를 포함하는 것으로, 디스플레이영역(DA) 내의 화소들에 포함되는 박막트랜지스터(210)를 형성할 시 함께 형성되는 박막트랜지스터(220)를 포함할 수 있다.
스캔구동회로부(SDU)는 디스플레이 장치 구동 방식에 따라 다양한 방식으로 작동할 수 있는데, 예컨대 메인스캔라인(MS1)부터 메인스캔라인(MS16)까지 순차적으로 스캔신호를 인가하여, 서브스캔라인(SS1)부터 서브스캔라인(SS16)까지 순차적으로 스캔신호가 인가되도록 할 수 있다. 이에 따라 서브스캔라인(SS1)에 전기적으로 연결된 화소들이 선택되고, 이후 서브스캔라인(SS2)에 전기적으로 연결된 화소들이 선택되며, 이후 순차적으로 서브스캔라인(SS16)에 전기적으로 연결된 화소들까지 선택되도록 할 수 있다. 이 경우 복수개의 스캔라인 패드들(SLP)은 스캔구동회로부(SDU)가 포함하는 박막트랜지스터들이 필요로 하는 하이신호, 로우신호 및/또는 클락신호 등이 인가되는 부분으로 이해될 수 있다.
이러한 스캔구동회로부(SDU)는 다양한 구성을 취할 수 있다. 예컨대 도 4에 도시된 것과 같이 복수개의 제1메인스캔라인들(MSL1)에 전기적으로 연결되는 제1스캔구동회로부(SDU1)와, 복수개의 제2메인스캔라인들(MSL2)에 전기적으로 연결되는 제2스캔구동회로부(SDU2)를 포함할 수 있다. 이 경우 복수개의 제1스캔라인 패드들(SLP1)은 제1스캔구동회로부(SDU1)에 전기적으로 연결되고, 복수개의 제2스캔라인 패드들(SLP2)은 제2스캔구동회로부(SDU2)에 전기적으로 연결될 수 있다.
복수개의 제1데이터라인 패드들(DLP1)과 복수개의 제2데이터라인 패드들(DLP2), 그리고 복수개의 스캔라인 패드들(SLP)에는 집적회로나 집적회로가 부착된 인쇄회로기판 등이 부착될 수 있다. 이에 따라 집적회로 등을 거친 전기적 신호가 복수개의 제1데이터라인 패드들(DLP1)과 복수개의 제2데이터라인 패드들(DLP2), 그리고 복수개의 스캔라인 패드들(SLP)에 입력되어, 디스플레이영역(DA)에서의 이미지가 구현되도록 할 수 있다.
이와 같은 본 실시예에 따른 디스플레이 장치의 경우, 복수개의 스캔라인 패드들(SLP)은 복수개의 제1데이터라인 패드들(DLP1)과 복수개의 제2데이터라인 패드들(DLP2) 사이에 위치할 수 있다. 이에 따라 화소들에 전달되는 데이터신호가 전달되는 과정에서 변동되는 것을 방지하거나 최소화할 수 있다.
예컨대 만일 복수개의 제1스캔라인 패드들(SLP1)과 복수개의 제2스캔라인 패드들(SLP2) 사이에 복수개의 제1데이터라인 패드들(DLP1)과 복수개의 제2데이터라인 패드들(DLP2)이 위치하게 되면, 복수개의 제1스캔라인 패드들(SLP1)은 복수개의 제1데이터라인 패드들(DLP1)을 (층을 달리하여) 가로질러 스캔구동회로부에 연결되고, 복수개의 제2스캔라인 패드들(SLP2)은 복수개의 제2데이터라인 패드들(DLP2)을 (층을 달리하여) 가로질러 스캔구동회로부에 연결된다. 이 경우 화소들의 휘도를 제어하기 위한 데이터신호가 복수개의 제1데이터라인 패드들(DLP1) 및 복수개의 제2데이터라인 패드들(DLP2)을 통해 복수개의 데이터라인들에 전달될 시, 데이터신호가 전달되는 과정에서 변동되어, 화소에서 구현되는 휘도가 최초 의도된 휘도가 아닌 상이한 휘도가 될 수 있다. 또한 중첩되는 부분에서 기생 커패시턴스가 존재할 수도 있다.
즉, 복수개의 제1스캔라인 패드들(SLP1) 및 복수개의 제2스캔라인 패드들(SLP2)에 입력된 후 복수개의 제1데이터라인 패드들(DLP1) 및 복수개의 제2데이터라인 패드들(DLP2)을 가로질러 스캔구동회로부로 전달되는 하이신호, 로우신호 및/또는 클락신호 등에 의해, 복수개의 제1데이터라인 패드들(DLP1) 및 복수개의 제2데이터라인 패드들(DLP2)을 통과하는 데이터신호가 영향을 받게 된다. 그 결과 정확한 이미지가 디스플레이영역에서 구현되지 않게 될 수 있다.
하지만 본 실시예에 따른 디스플레이 장치의 경우, 복수개의 스캔라인 패드들(SLP)은 복수개의 제1데이터라인 패드들(DLP1)과 복수개의 제2데이터라인 패드들(DLP2) 사이에 위치할 수 있다. 이에 따라 복수개의 스캔라인 패드들(SLP)에 입력된 하이신호, 로우신호 및/또는 클락신호 등은, 바깥쪽에 위치한 복수개의 제1데이터라인 패드들(DLP1) 및 복수개의 제2데이터라인 패드들(DLP2)을 가로지르지 않거나 가로지르더라도 그 가로지르는 정도를 최소화하여 스캔구동회로부(SDU)에 전달된다. 이에 따라 복수개의 제1데이터라인 패드들(DLP1) 및 복수개의 제2데이터라인 패드들(DLP2)을 통과하는 데이터신호가 스캔라인 패드들(SLP)에 입력된 신호에 의해 영향받는 것을 방지하거나 영향받는 정도를 최소화하여, 정확한 이미지가 디스플레이영역에서 구현되도록 할 수 있다.
한편, 도 4에 도시된 것과 같이 스캔구동회로부(SDU)가 제2영역(2A)에 위치하기에, 제1영역(1A)의 가장자리에는 회로부가 존재하지 않게 된다. 이에 따라 디스플레이 장치에 있어서 제1영역(1A)에서의 비디스플레이영역의 면적을 최소화하여, 고품질의 디스플레이 장치를 구현할 수 있다.
도 6은 도 1의 디스플레이 장치의 일부분을 개략적으로 도시하는 개념도이다. 도 6에 도시된 것과 같이 본 실시예에 따른 디스플레이 장치는 제1정전기방지회로(SEPC1)와 제2정전기방지회로(SEPC2)를 구비한다. 제1정전기방지회로(SEPC1)는 벤딩영역(BA)과 디스플레이소자들 사이에 위치한다. 즉, 제1정전기방지회로(SEPC1)는 제1영역(1A) 내에 위치한다. 제2정전기방지회로(SEPC2)는 복수개의 제1데이터패드들(DLP1) 및 복수개의 제2데이터패드들(DLP2)과 벤딩영역(BA) 사이에 위치한다. 즉, 제2정전기방지회로(SEPC2)는 제2영역(2A) 내에 위치한다. 그 결과, 제1정전기방지회로(SEPC1)와 제2정전기방지회로(SEPC2)는 동일한 데이터라인(D1)에 있어서 벤딩영역(BA)의 양측에 위치하게 된다. 데이터라인들(D1, D2)에 있어서, 제1정전기방지회로(SEPC1)들은 플로팅라인(FL)으로 연결되고, 제2정전기방지회로(SEPC2)들도 플로팅라인으로 연결될 수 있다.
기판 등이 벤딩되지 않은 종래의 디스플레이 장치의 경우, 정전기로부터 디스플레이 장치의 구성요소들을 보호하기 위해서는 한 개의 데이터라인(D1) 상에 한 개의 정전기방지회로만 존재해도 족하다. 하지만 본 실시예에 따른 디스플레이 장치의 경우 전술한 것과 같이 벤딩영역(BA)에서 벤딩되는바, 따라서 최종 디스플레이 장치에 있어서는 기판(100)의 가장자리가 아님에도 불구하고 벤딩영역(BA)이 디스플레이 장치의 가장자리 인근에 위치하게 된다. 따라서 이러한 벤딩영역(BA)에 정전기가 인가될 수 있으며, 이 경우 한 개의 데이터라인(D1) 상에 한 개의 정전기방지회로만 존재한다면 그러한 정전기로부터 디스플레이 장치의 구성요소들을 충분히 보호하지 못하게 된다.
예컨대 제1영역(1A)에만 제1정전기방지회로(SEPC1)가 존재하고 제2영역(2A)에는 제2정전기방지회로(SEPC2)가 존재하지 않는다면, 제1정전기방지회로(SEPC1)는 벤딩영역(BA)에 인가된 정전기로부터 디스플레이영역(DA)의 구성요소들을 보호할 수 있지만, 제2영역(2A)에 존재하는 스캔구동구회로부 등은 정전기에 의해 손상될 수 있다. 반대로 제2영역(2A)에만 제2정전기방지회로(SEPC2)가 존재하고 제1영역(1A)에는 제1정전기방지회로(SEPC2)가 존재하지 않는다면, 제2정전기방지회로(SEPC2)는 벤딩영역(BA)에 인가된 정전기로부터 스캔구동회로부 등을 보호할 수 있지만, 제1영역(1A)에 존재하는 디스플레이영역(DA)의 구성요소들은 정전기에 의해 손상될 수 있다.
하지만 본 실시예에 따른 디스플레이 장치의 경우 벤딩영역(BA)의 양측에 정전기방지회로들(SEPC1, SEPC2)이 존재하는바, 따라서 벤딩영역(BA)을 통해 정전기가 인가되더라도 디스플레이 장치의 구성요소들을 그러한 정전기로부터 효과적으로 보호할 수 있다. 물론 도 6에서의 정전기방지회로들(SEPC1, SEPC2)의 구체적인 구성은 예시적인 것으로서 본 발명이 이에 한정되는 것은 아니며, 도 6에 도시된 것과 같이 두 개의 박막트랜지스터들을 포함하는 정전 다이오드 구성이 아닌 한 개의 박막트랜지스터와 커패시터를 포함하는 소위 Ticks TFT 구조를 취할 수도 있다.
도 6에서는 데이터라인들(D1, D2)에 정전기방지회로들(SEPC1, SEPC2)이 존재하는 것으로 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 즉, 메인스캔라인들(MS1 내지 MS16)에 정전기방지회로들이 존재하도록 할 수도 있다. 이 경우에도 벤딩영역(BA)과 디스플레이소자들 사이, 즉 제1영역(1A)에 제1정전기방지회로가 위치하도록 하고, 스캔구동회로부와 벤딩영역(BA) 사이, 즉 제2영역(2A)에 제2정전기방지회로가 위치하도록 할 수도 있다.
한편, 도 2에서는 제2영역(2A)에 위치한 박막트랜지스터(220) 상부에 박막트랜지스터(220), 즉 스캔구동회로부를 보호하기 위한 제2봉지층(420)이 제1봉지층(410)과 동일 층상구조를 갖는 것으로 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 본 발명의 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도인 도 7에 도시된 것과 같이, 벤딩영역(BA) 상에 위치하는 벤딩보호층(600)이 제2영역(2A)에 위치한 박막트랜지스터(220), 즉 스캔구동회로부 상부까지 연장되도록 하여, 스캔구동회로부를 보호하는 역할까지 하도록 할 수도 있다. 즉, 제2봉지층은 벤딩보호층(600)의 일부일 수도 있다.
도 7에서는 기판(100)의 (+x 방향) 단부면과 벤딩보호층(600)의 (+x 방향) 단부면이 일치하는 것으로 도시하고 있지만, 본 발명이 이에 한정되는 것은 아니다. 예컨대 기판(100)은 (+x 방향에 있어서) 벤딩보호층(600) 외측으로 더 연장된 형상을 가지며, 기판(100) 상의 벤딩보호층(600)으로 덮이지 않은 부분에는 패드 등이 위치할 수도 있다.
도 8은 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도이고 도 9는 도 8의 디스플레이 장치의 일부분을 개략적으로 도시하는 사시도이다. 본 실시예에 따른 디스플레이 장치의 경우 터치스크린부(700)를 더 구비한다. 도 9는 이러한 터치스크린부(700)를 개략적으로 도시하는 사시도이다.
터치스크린부(700)는 도 8에 도시된 것과 같이 제1영역(1A)에 대응하도록 제1봉지층(410) 상에 위치할 수 있다. 여기서 제1영역(1A)에 대응한다는 것은 터치스크린부(700)의 면적이 제1영역(1A)의 면적과 같다는 것을 의미하는 것은 아니며, 적어도 제1영역(1A) 내의 디스플레이영역(DA)의 면적과 같거나 그 이상이라는 것을 의미한다. 이러한 터치스크린부(700)는 절연층을 포함하는데, 터치스크린부(700)의 절연층을 형성할 시 도 8에 도시된 것과 같이 제2영역(2A)에 위치한 박막트랜지스터(220), 즉 스캔구동회로부 상부에도 제2봉지층(702')을 동일 물질로 동일한 층상구조로 동시에 형성하여, 스캔구동회로부를 보호하도록 할 수 있다.
터치스크린부(700)는 도전성을 갖는 복수의 센싱 전극을 포함하는 정전 용량 방식의 터치센서일 수 있다. 구체적으로, 터치스크린부(700)는 베이스절연층(701), 베이스절연층(701) 상에 형성된 제1센싱부(410)와 제2센싱부(420), 그리고 제1센싱부(410)와 제2센싱부(420)를 덮는 추가절연층(702)을 포함한다.
제1센싱부(710)는 복수개의 제1센싱전극들(711), 그리고 복수개의 제1센싱전극들(711)을 연결하는 복수개의 제1브릿지전극들(712)을 포함한다. 물론 도시된 것과 같이 복수개의 제1센싱전극들(711)과 복수개의 제1브릿지전극들(712)은 일체(一體)의 형태를 가져, 제1센싱부(710)가 전체적으로 상호 대략 평행하도록 제1방향(D1)으로 연장된 도전패턴들을 포함하는 것으로 이해될 수 있다.
제2센싱부(720) 역시 복수개의 제2센싱전극들(721)과, 이웃하는 제2센싱전극들(721)을 연결하는 제2브릿지전극들(722)을 포함한다. 이에 따라 제2센싱부(720)는 전체적으로 상호 대략 평행하도록 제2방향(D2)으로 연장된 도전패턴들을 포함하는 것으로 이해될 수 있다. 이때 제2센싱전극들(721)이 제1센싱전극들(711)에 직접적으로 연결되지 않도록 하기 위해, 제2브릿지전극들(722)은 제1브릿지전극들(712) 상부를 지나, 제1브릿지전극들(712)과 컨택하지 않는다. 이를 위해 제1센싱전극들(711), 제1브릿지전극들(712) 및 제2센싱전극들(721)을 추가절연층(702)이 덮고, 이 추가절연층(702) 상에 제2브릿지전극들(722)이 위치하되 추가절연층(702)에 형성된 콘택홀(h)을 통해 제2브릿지전극들(722)이 제2센싱전극들(721)에 연결되도록 한다.
참고로 제1센싱전극(711)과 제2센싱전극(721)은 ITO(indium tin oxide), IZO(indium zinc oxide), IO(indium oxide), GZO(Ga-doped oxide), ZnO(zinc oxide), AZO(Al-doped oxide), FTO(fluorine doped tin oxide), ATO(antimony doped tin oxide) 및 In2O3로 이루어지는 군으로부터 선택된 어느 하나를 포함할 수 있으며, 단층 또는 다층구조를 가질 수 있다. 제1브릿지전극(712) 역시 마찬가지이다. 제2브릿지전극(722)은 Au, Mo, Ag, Al와 같은 금속을 포함할 수 있으며, 단층 또는 다층구조를 가질 수 있다. 제2브릿지전극(722)이 다층구조를 가질 경우, Au, Mo, Ag, Al와 같은 금속을 포함하는 층과 그 상하에 ITO층이 위치한 구조(예, ITO/Ag/ITO)를 가질 수 있다. 베이스절연층(701)과 추가절연층(702)은 실리콘옥사이드, 실리콘나이트라이드 또는 실리콘옥시나이트라이드 등과 같은 무기절연물질을 포함할 수 있으며, 그 외에도 유기절연물질을 포함할 수도 있다.
이와 같은 터치스크린부(700)는 제1봉지층(410) 상에 직접 형성될 수 있다. 즉, 제1봉지층(410) 상에 베이스절연층(701)을 직접 형성하고, 베이스절연층(701) 상에 증착 및 패터닝을 통해 제1센싱전극(711), 제1브릿지전극(712) 및 제2센싱전극(721)을 형성하며, 이들을 덮도록 추가절연층(702)을 형성하고 컨택홀(h)들을 형성하며, 이후 제2브릿지전극(722)을 형성할 수 있다. 이 과정에서, 추가절연층(702)을 형성하고 컨택홀(h)들을 형성할 시, 스캔구동회로부 상부에도 제2봉지층(702')을 동시에 형성할 수 있다. 예컨대 기판(100)의 전면(全面)에 대응하도록 절연층을 형성하고, 이후 패터닝을 통해 컨택홀(h)들을 형성하면서 동시에 적어도 벤딩영역(BA)을 포함하는 부분에서 해당 절연층을 제거함으로써, 추가절연층(702)과 이로부터 이격된 제2봉지층(702')을 동시에 형성할 수 있다.
참고로 터치스크린부(700)는 베이스절연층(701)을 갖지 않을 수도 있다. 예컨대 제1봉지층(410) 상에 증착 및 패터닝을 통해 제1센싱전극(711), 제1브릿지전극(712) 및 제2센싱전극(721)을 직접 형성할 수도 있다. 또는 터치스크린부(700)가 베이스절연층(701)을 갖도록 하고, 도 8에 도시된 것과 달리 제2봉지층(702')이 단층 구조가 아닌 다층구조를 갖도록 할 수도 있다. 예컨대 제2봉지층(702')이 베이스절연층(701)에 대응하는 층과 추가절연층(702)에 대응하는 층을 가질 수도 있다. 물론 베이스절연층(701)에 대응하는 층과 추가절연층(702)에 대응하는 층 각각은 베이스절연층(701)과 추가절연층(702)으로부터 이격된 형상을 갖게 된다.
한편, 도 1에서는 디스플레이 장치가 한 개의 벤딩영역만을 갖는 것으로 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 사시도인 도 10에 도시된 것과 같이, 제1벤딩영역(1BA) 외에 제2벤딩영역(2BA) 내지 제4벤딩영역(4BA)도 가질 수 있다. 이와 같은 디스플레이 장치의 경우에는 네 가장자리들을 갖는 디스플레이 장치에 있어서 네 가장자리들 모두가 벤딩된 것으로 이해될 수 있다. 이를 위해 벤딩영역들 사이에 모따기 부분(CP; chamfered portion)이 존재하도록 할 수 있다. 제1벤딩영역(1BA) 내지 제4벤딩영역(4BA)은 전술한 벤딩영역(BA)과 동일/유사한 구성을 가질 수 있다.
물론 제1영역(1A)에 속하는 제2벤딩영역(2BA), 제3벤딩영역(3BA) 및 제4벤딩영역(4BA)에는 디스플레이소자가 존재하도록 할 수 있다. 이에 따라 모든 가장자리가 벤딩된 디스플레이 장치를 구현할 수 있다. 아울러 제2벤딩영역(2BA) 내지 제4벤딩영역(4BA)에서 디스플레이 장치가 벤딩되도록 함으로써, 사용자가 디스플레이 장치의 디스플레이면을 바라볼 시 디스플레이가 이루어지지 않으며 패드 등이 위치하는 주변영역의 면적이 좁아진 것으로 인식하도록 할 수 있다.
이와 같이 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
1A: 제1영역 2A: 제2영역
BA: 벤딩영역 BAX: 벤딩축
100: 기판 110: 버퍼층
120: 게이트절연막 130: 층간절연막
110a, 120a, 130a: 개구 140: 평탄화층
150: 화소정의막 160: 유기물층
210, 220: 박막트랜지스터 211, 221: 반도체층
213, 223: 게이트전극 213a, 213b: 제2도전층
215a, 225a: 소스전극 215b, 225b: 드레인전극
215c: 제1도전층 300: 디스플레이 소자
310: 화소전극 320: 중간층
330: 대향전극 410: 1봉지층
420: 제2봉지층 520: 편광판
D1 ~ D8: 제1데이터라인들 DLP1: 제1데이터라인 패드들
DLP2: 제2데이터라인 패드들 MS1 ~ MS16: 메인스캔라인들
MSL1: 제1메인스캔라인들 MSL2: 제2메인스캔라인들
SDU1: 제1스캔구동회로부 SDU2: 제2스캔구동회로부
SLP1: 제1스캔라인 패드들 SLP2: 제2스캔라인 패드들
SS1 ~ SS16: 서브스캔라인들

Claims (11)

  1. 디스플레이영역을 포함하는 제1영역과, 제2영역과, 상기 제1영역과 상기 제2영역 사이에 위치하는 벤딩영역을 가져, 벤딩축을 중심으로 벤딩된, 기판;
    상기 디스플레이영역에 위치한 디스플레이소자들;
    상기 제2영역 상에 위치한 스캔구동회로부;
    상기 제2영역에서 상기 벤딩영역을 거쳐 상기 디스플레이영역으로 연장된 복수개의 데이터라인들;
    상기 스캔구동회로부에 전기적으로 연결되며 상기 벤딩영역을 거쳐 상기 디스플레이영역으로 연장된, 복수개의 메인스캔라인들;
    상기 디스플레이영역을 가로지르며 상호 평행하게 배치되고 상기 복수개의 메인스캔라인들에 1 대 1 대응되며 상기 복수개의 메인스캔라인들과 교차하도록 배치된, 복수개의 서브스캔라인들;
    상기 디스플레이소자들을 덮는 제1봉지층; 및
    상기 제1봉지층으로부터 이격되어 상기 스캔구동회로부를 덮는 제2봉지층;
    을 구비하는, 디스플레이 장치.
  2. 제1항에 있어서,
    상기 제1봉지층은 상기 제1영역 내에 위치하고 상기 제2봉지층은 상기 제2영역 내에 위치하는, 디스플레이 장치.
  3. 제1영역과 제2영역 사이에 위치하는 벤딩영역을 가져, 벤딩축을 중심으로 벤딩된, 기판;
    상기 제1영역 상에 위치한 디스플레이소자들;
    상기 제2영역 상에 위치한 스캔구동회로부;
    상기 디스플레이소자들을 덮는 제1봉지층; 및
    상기 제1봉지층으로부터 이격되어 상기 스캔구동회로부를 덮는 제2봉지층;
    을 구비하고,
    상기 제1봉지층과 상기 제2봉지층 각각은 다층구조를 가지며, 상기 제1봉지층과 상기 제2봉지층은 동일한 층상구조를 갖는, 디스플레이 장치.
  4. 제1항에 있어서,
    상기 제2영역 상에 위치한 복수개의 제1데이터패드들과 복수개의 제2데이터패드들을 더 구비하고,
    상기 복수개의 데이터라인들은 상기 복수개의 제1데이터패드들 및 상기 복수개의 제2데이터패드들에 전기적으로 연결된, 디스플레이 장치.
  5. 제4항에 있어서,
    상기 벤딩영역과 상기 디스플레이소자들 사이에 위치하는 제1정전기방지회로; 및
    상기 복수개의 제1데이터패드들 및 상기 복수개의 제2데이터패드들과 상기 벤딩영역 사이에 위치하는 제2정전기방지회로;
    를 더 구비하는, 디스플레이 장치.
  6. 제4항에 있어서,
    상기 복수개의 제1데이터패드들과 상기 복수개의 제2데이터패드들 사이에 위치하며, 상기 스캔구동회로부에 전기적으로 연결된 복수개의 스캔패드들을 더 구비하는, 디스플레이 장치.
  7. 삭제
  8. 삭제
  9. 제1항에 있어서,
    상기 벤딩영역과 상기 디스플레이소자들 사이에 위치하는 제1정전기방지회로; 및
    상기 스캔구동회로부와 상기 벤딩영역 사이에 위치하는 제2정전기방지회로;
    를 더 구비하는, 디스플레이 장치.
  10. 제1항에 있어서,
    상기 벤딩영역에 대응하도록 상기 기판 상에 위치하는 벤딩보호층을 더 구비하며, 상기 벤딩보호층은 상기 스캔구동회로부를 덮고, 상기 제2봉지층은 상기 벤딩보호층의 일부인, 디스플레이 장치.
  11. 제1영역과 제2영역 사이에 위치하는 벤딩영역을 가져, 벤딩축을 중심으로 벤딩된, 기판;
    상기 제1영역 상에 위치한 디스플레이소자들;
    상기 제2영역 상에 위치한 스캔구동회로부;
    상기 디스플레이소자들을 덮는 제1봉지층;
    상기 제1봉지층으로부터 이격되어 상기 스캔구동회로부를 덮는 제2봉지층; 및
    상기 제1영역에 대응하도록 상기 기판 상에 위치하며 추가절연층을 포함하는 터치스크린부;
    를 구비하며,
    상기 제2봉지층은 상기 추가절연층과 동일 물질을 포함하며 동일한 층상구조를 갖는, 디스플레이 장치.
KR1020160114449A 2016-09-06 2016-09-06 디스플레이 장치 KR102671042B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160114449A KR102671042B1 (ko) 2016-09-06 2016-09-06 디스플레이 장치
US15/608,550 US10256165B2 (en) 2016-09-06 2017-05-30 Bendable display apparatus
CN201710762823.1A CN107799015B (zh) 2016-09-06 2017-08-30 显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160114449A KR102671042B1 (ko) 2016-09-06 2016-09-06 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20180027704A KR20180027704A (ko) 2018-03-15
KR102671042B1 true KR102671042B1 (ko) 2024-06-03

Family

ID=61280947

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160114449A KR102671042B1 (ko) 2016-09-06 2016-09-06 디스플레이 장치

Country Status (3)

Country Link
US (1) US10256165B2 (ko)
KR (1) KR102671042B1 (ko)
CN (1) CN107799015B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101974086B1 (ko) * 2016-09-30 2019-05-02 삼성디스플레이 주식회사 표시모듈
US10862070B2 (en) * 2017-02-13 2020-12-08 Sony Corporation Display device and electronic apparatus
KR102310172B1 (ko) * 2017-05-25 2021-10-06 엘지디스플레이 주식회사 유기 발광 표시 장치
JP6942602B2 (ja) * 2017-10-19 2021-09-29 株式会社ジャパンディスプレイ 表示装置の製造方法
US11659746B2 (en) * 2018-03-09 2023-05-23 Sharp Kabushiki Kaisha Display device
TWI667780B (zh) * 2018-08-02 2019-08-01 友達光電股份有限公司 顯示面板
CN109683747B (zh) * 2019-01-29 2020-11-24 武汉华星光电半导体显示技术有限公司 一种触控屏
KR20200115861A (ko) * 2019-03-28 2020-10-08 삼성디스플레이 주식회사 표시 장치
KR20210010717A (ko) * 2019-07-17 2021-01-28 삼성디스플레이 주식회사 표시 장치
CN110853521A (zh) * 2019-11-29 2020-02-28 京东方科技集团股份有限公司 一种显示面板和显示装置
KR20210112429A (ko) * 2020-03-04 2021-09-15 삼성디스플레이 주식회사 표시 장치
KR20220029015A (ko) * 2020-09-01 2022-03-08 엘지디스플레이 주식회사 표시 장치
CN116250031A (zh) * 2020-09-28 2023-06-09 夏普株式会社 显示装置
CN112864333B (zh) * 2021-01-26 2023-02-07 合肥维信诺科技有限公司 一种显示面板及显示装置
KR20220124308A (ko) * 2021-03-02 2022-09-14 삼성디스플레이 주식회사 표시 장치
CN113342209B (zh) * 2021-06-25 2023-05-02 武汉华星光电技术有限公司 一种显示面板及显示装置
WO2024252247A1 (ja) * 2023-06-08 2024-12-12 株式会社半導体エネルギー研究所 表示装置、表示モジュール、電子機器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016093476A1 (en) * 2014-12-10 2016-06-16 LG Display Co.,Ltd. Flexible display device with multiple types of micro-coating layers

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101293569B1 (ko) * 2006-08-03 2013-08-06 삼성디스플레이 주식회사 연성부재와 이를 포함하는 액정표시장치
US8804347B2 (en) 2011-09-09 2014-08-12 Apple Inc. Reducing the border area of a device
US9419065B2 (en) 2012-08-07 2016-08-16 Apple Inc. Flexible displays
KR102009670B1 (ko) 2013-02-28 2019-08-13 엘지디스플레이 주식회사 플렉서블 디스플레이 장치 및 그 제조 방법
KR102076666B1 (ko) 2013-04-11 2020-02-12 엘지디스플레이 주식회사 플렉서블 표시패널
KR102089246B1 (ko) 2013-07-19 2020-03-16 엘지디스플레이 주식회사 플렉서블 디스플레이 장치 및 플렉서블 디스플레이 장치의 제조방법
KR102086644B1 (ko) * 2013-12-31 2020-03-09 엘지디스플레이 주식회사 플렉서블표시장치 및 이의 제조방법
KR102223125B1 (ko) * 2014-03-27 2021-03-05 삼성디스플레이 주식회사 데이터 구동부 및 이를 구비한 표시 장치
KR102352283B1 (ko) * 2014-11-03 2022-01-18 삼성디스플레이 주식회사 유기발광 디스플레이 장치
KR102417119B1 (ko) * 2015-02-11 2022-07-06 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
US10168844B2 (en) * 2015-06-26 2019-01-01 Samsung Display Co., Ltd. Flexible display device
KR102465384B1 (ko) * 2015-07-23 2022-11-10 삼성디스플레이 주식회사 디스플레이 장치
KR102396295B1 (ko) * 2015-08-04 2022-05-11 삼성디스플레이 주식회사 플렉서블 디스플레이 장치 및 그 제조방법
CN205069639U (zh) * 2015-11-03 2016-03-02 合肥京东方光电科技有限公司 阵列基板及包括该阵列基板的tft显示装置
US9793334B2 (en) * 2015-12-31 2017-10-17 Lg Display Co., Ltd. Electronic device with flexible display panel including polarization layer with undercut portion and micro-coating layer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016093476A1 (en) * 2014-12-10 2016-06-16 LG Display Co.,Ltd. Flexible display device with multiple types of micro-coating layers

Also Published As

Publication number Publication date
US10256165B2 (en) 2019-04-09
US20180068919A1 (en) 2018-03-08
KR20180027704A (ko) 2018-03-15
CN107799015B (zh) 2021-08-24
CN107799015A (zh) 2018-03-13

Similar Documents

Publication Publication Date Title
KR102671042B1 (ko) 디스플레이 장치
US11081540B2 (en) Display apparatus
KR102722045B1 (ko) 표시 장치
US12133452B2 (en) Display device
US20210288132A1 (en) Display apparatus having reduced defects
KR102724703B1 (ko) 디스플레이 장치 및 디스플레이 장치를 제조하기 위한 마스크
KR102639568B1 (ko) 디스플레이 장치 및 그 제조 방법
KR102514411B1 (ko) 디스플레이 장치 및 그 제조방법
KR102592956B1 (ko) 디스플레이 장치
US10050227B2 (en) Display apparatus
US10283574B2 (en) Display apparatus with bending area capable of minimizing manufacturing defects
KR102536250B1 (ko) 디스플레이 장치
KR102610025B1 (ko) 디스플레이 장치
KR20190035995A (ko) 디스플레이 장치
KR20180035982A (ko) 표시 장치 및 표시 장치의 제조방법
KR20180120310A (ko) 디스플레이 장치
KR102602192B1 (ko) 디스플레이 장치
CN107768403B (zh) 显示设备
KR102568782B1 (ko) 디스플레이 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20160906

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20210831

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20160906

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230826

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20240227

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20240527

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20240528

End annual number: 3

Start annual number: 1

PG1601 Publication of registration