Nothing Special   »   [go: up one dir, main page]

KR102669275B1 - Lighting-emitting device package - Google Patents

Lighting-emitting device package Download PDF

Info

Publication number
KR102669275B1
KR102669275B1 KR1020180137829A KR20180137829A KR102669275B1 KR 102669275 B1 KR102669275 B1 KR 102669275B1 KR 1020180137829 A KR1020180137829 A KR 1020180137829A KR 20180137829 A KR20180137829 A KR 20180137829A KR 102669275 B1 KR102669275 B1 KR 102669275B1
Authority
KR
South Korea
Prior art keywords
light emitting
emitting device
light
layer
electrode pad
Prior art date
Application number
KR1020180137829A
Other languages
Korean (ko)
Other versions
KR20200054500A (en
Inventor
김은주
조지훈
Original Assignee
쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 filed Critical 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority to KR1020180137829A priority Critical patent/KR102669275B1/en
Publication of KR20200054500A publication Critical patent/KR20200054500A/en
Application granted granted Critical
Publication of KR102669275B1 publication Critical patent/KR102669275B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58Optical field-shaping elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

발광소자 패키지는, 기판과, 기판 상에 인접하여 배치되는 복수의 제1 전극패드와, 제1 전극패드 상에 배치되는 복수의 발광소자와, 제1 전극패드와 이격되어 배치되는 복수의 제2 전극패드와, 제1 전극패드 및 제2 전극패드와 이격되어 배치되는 복수의 제3 전극패드를 포함한다.
복수의 제1 전극패드 중 제1-1 전극패드는 면적이 가장 크고, 복수의 제1 전극패드 중 제1-2 전극패드는 두께가 가장 두꺼울 수 있다.
복수의 발광소자 중에서 제1-2 전극패드 상에 배치된 제2 발광소자의 두께는 제1-1 전극패드 상에 배치된 제1 발광소자의 두께보다 작을 수 있다.
The light emitting device package includes a substrate, a plurality of first electrode pads disposed adjacent to the substrate, a plurality of light emitting devices disposed on the first electrode pad, and a plurality of second electrode pads disposed apart from the first electrode pad. It includes an electrode pad and a plurality of third electrode pads arranged to be spaced apart from the first electrode pad and the second electrode pad.
Among the plurality of first electrode pads, the 1-1 electrode pad may have the largest area, and among the plurality of first electrode pads, the 1-2 electrode pad may have the thickest thickness.
Among the plurality of light emitting devices, the thickness of the second light emitting device disposed on the 1-2 electrode pad may be smaller than the thickness of the first light emitting device disposed on the 1-1 electrode pad.

Description

발광소자 패키지{Lighting-emitting device package}Light-emitting device package {Lighting-emitting device package}

실시예는 발광소자 패키지에 관한 것이다.The embodiment relates to a light emitting device package.

발광다이오드(LED: Light Emitting Diode)와 같은 반도체 발광 소자는 GaAs 계열, AlGaAs 계열, GaN 계열, InGaN 계열 및 InGaAlP 계열 등의 화합물 반도체 재료를 이용하여 발광 원을 구성할 수 있다.Semiconductor light emitting devices such as light emitting diodes (LEDs) can form light emitting sources using compound semiconductor materials such as GaAs series, AlGaAs series, GaN series, InGaN series, and InGaAlP series.

이러한 반도체 발광 소자는 패키지화되어 다양한 색을 방출하는 반도체 발광 소자 패키지로 이용되고 있으며, 반도체 발광 소자 패키지는 칼라를 표시하는 점등 표시기, 문자 표시기 및 영상 표시기 등의 다양한 분야에 광원으로 사용되고 있다.These semiconductor light-emitting devices are packaged and used as semiconductor light-emitting device packages that emit various colors, and semiconductor light-emitting device packages are used as light sources in various fields such as color indicators, text displays, and video displays.

최근 들어, 발광소자 패키지는 살균이나 식물 생장에 응용하기 위해 시도가 활발히 진행 중에 있다.Recently, many attempts are being made to apply light emitting device packages to sterilization or plant growth.

실시예는 전술한 문제 및 다른 문제를 해결하는 것을 목적으로 한다.The embodiments aim to solve the above-described problems and other problems.

실시예의 다른 목적은 새로운 구조를 갖는 발광소자 패키지를 제공한다.Another object of the embodiment is to provide a light emitting device package having a new structure.

실시예의 또다른 목적은 식물 생장에 최적화된 발광소자 패키지를 제공한다.Another object of the embodiment is to provide a light emitting device package optimized for plant growth.

실시예의 또 다른 목적은 식물의 엽록소 생성과 광합성 작용을 개별 또는 동시에 수행할 수 있는 발광소자 패키지를 제공한다.Another object of the embodiment is to provide a light emitting device package that can perform chlorophyll production and photosynthesis of plants separately or simultaneously.

또는 다른 목적을 달성하기 위해 실시예의 일 측면에 따르면, 발광소자 패키지는, 기판; 상기 기판 상에 인접하여 배치되는 복수의 제1 전극패드; 상기 제1 전극패드 상에 배치되는 복수의 발광소자; 상기 제1 전극패드와 이격되어 배치되는 복수의 제2 전극패드; 및 상기 제1 전극패드 및 상기 제2 전극패드와 이격되어 배치되는 복수의 제3 전극패드;를 포함한다. Or to achieve another purpose, according to one aspect of the embodiment, a light emitting device package includes: a substrate; a plurality of first electrode pads disposed adjacent to each other on the substrate; a plurality of light emitting elements disposed on the first electrode pad; a plurality of second electrode pads spaced apart from the first electrode pad; and a plurality of third electrode pads disposed to be spaced apart from the first electrode pad and the second electrode pad.

상기 복수의 제1 전극패드 중 제1-1 전극패드는 면적이 가장 크고, 상기 복수의 제1 전극패드 중 제1-2 전극패드는 두께가 가장 두꺼울 수 있다. Among the plurality of first electrode pads, the 1-1 electrode pad may have the largest area, and among the plurality of first electrode pads, the 1-2 electrode pad may have the thickest thickness.

상기 복수의 발광소자 중에서 상기 제1-2 전극패드 상에 배치된 제2 발광소자의 두께는 상기 제1-1 전극패드 상에 배치된 제1 발광소자의 두께보다 작을 수 있다.Among the plurality of light emitting devices, the thickness of the second light emitting device disposed on the 1-2 electrode pad may be smaller than the thickness of the first light emitting device disposed on the 1-1 electrode pad.

실시예에 따른 발광소자 패키지의 효과에 대해 설명하면 다음과 같다.The effect of the light emitting device package according to the embodiment will be described as follows.

실시예들 중 적어도 하나에 의하면, 복수의 발광소자가 실장되는 제1 전극패드의 면적을 달리하여, 복수의 발광소자와 전기적으로 연결되는 제2 전극패드 및 제3 전극패드의 레이아웃을 최적화할 수 있다는 장점이 있다.According to at least one of the embodiments, the layout of the second and third electrode pads electrically connected to the plurality of light emitting devices can be optimized by varying the area of the first electrode pad on which the plurality of light emitting devices are mounted. There is an advantage to having it.

실시예들 중 적어도 하나에 의하면, 가장 면적이 작은 제1 전극패드의 두께를 두껍게 하여 주어 해당 제1 전극의 볼륨을 증가시켜 방열 성능의 저하를 방지할 수 있다는 장점이 있다.According to at least one of the embodiments, there is an advantage in that a decrease in heat dissipation performance can be prevented by increasing the volume of the first electrode by increasing the thickness of the first electrode pad with the smallest area.

실시예들 중 적어도 하나에 의하면, 복수의 발광소자의 타입을 달리하여 서로 상이한 발광소자의 두께 차이로 복수의 발광소자가 실장되는 제1 전극패드의 두께 차이를 보완하여 주어, 복수의 발광소자 모두의 발광면이 동일하게 위치되도록 하여, 타겟에 동일하게 균일한 광속이 전달되도록 하여 최적의 식물 성장 제어가 가능하다.According to at least one of the embodiments, the thickness difference of the first electrode pad on which the plurality of light-emitting devices are mounted is compensated for by the thickness difference between the different light-emitting devices by varying the types of the plurality of light-emitting devices, so that all of the plurality of light-emitting devices Optimal plant growth control is possible by ensuring that the light emitting surfaces of the light emitting surfaces are equally positioned so that a uniform luminous flux is transmitted to the target.

실시예의 적용 가능성의 추가적인 범위는 이하의 상세한 설명으로부터 명백해질 것이다. 그러나 실시예의 사상 및 범위 내에서 다양한 변경 및 수정은 당업자에게 명확하게 이해될 수 있으므로, 상세한 설명 및 바람직한 실시예와 같은 특정 실시예는 단지 예시로 주어진 것으로 이해되어야 한다. Additional scope of applicability of the embodiments will become apparent from the detailed description that follows. However, since various changes and modifications within the spirit and scope of the embodiments may be clearly understood by those skilled in the art, the detailed description and specific embodiments, such as preferred embodiments, should be understood as being given by way of example only.

도 1은 실시예에 따른 발광소자 패키지를 도시한 사시도이다.
도 2는 실시예에 따른 발광소자 패키지에서 광학렌즈가 제거된 후의 평면도이다.
도 3은 실시예에 따른 발광소자 패키지를 도시한 배면도이다.
도 4는 실시예에 따른 발광소자 패키지에서 전극패드의 레이아웃을 도시한 평면도이다.
도 5는 도 1의 발광소자 패키지에서 A-A'라인을 따라 절단한 단면도이다.
도 6은 실시예에 따른 발광소자 패키지에서 제1 수직형 발광소자를 도시한 단면도이다.
도 7은 실시예에 따른 발광소자 패키지에서 제2 수직형 발광소자를 도시한 단면도이다.
도 8은 실시예에 따른 발광소자 패키지의 등가회로도이다.
Figure 1 is a perspective view showing a light emitting device package according to an embodiment.
Figure 2 is a plan view after the optical lens is removed from the light emitting device package according to the embodiment.
Figure 3 is a rear view showing a light emitting device package according to an embodiment.
Figure 4 is a plan view showing the layout of electrode pads in a light emitting device package according to an embodiment.
FIG. 5 is a cross-sectional view taken along line A-A' of the light emitting device package of FIG. 1.
Figure 6 is a cross-sectional view showing a first vertical light-emitting device in a light-emitting device package according to an embodiment.
Figure 7 is a cross-sectional view showing a second vertical light-emitting device in a light-emitting device package according to an embodiment.
Figure 8 is an equivalent circuit diagram of a light emitting device package according to an embodiment.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 다만, 본 발명의 기술 사상은 설명되는 일부 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있고, 본 발명의 기술 사상 범위 내에서라면, 실시 예들간 그 구성 요소들 중 하나 이상을 선택적으로 결합, 치환하여 사용할 수 있다. 또한, 본 발명의 실시예에서 사용되는 용어(기술 및 과학적 용어를 포함)는, 명백하게 특별히 정의되어 기술되지 않는 한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 일반적으로 이해될 수 있는 의미로 해석될 수 있으며, 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미를 고려하여 그 의미를 해석할 수 있을 것이다. 또한, 본 발명의 실시예에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함할 수 있고, “B 및(와) C 중 적어도 하나(또는 한 개 이상)”로 기재되는 경우 A, B, C로 조합할 수 있는 모든 조합 중 하나 이상을 포함할 수 있다. 또한, 본 발명의 실시 예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등으로 한정되지 않는다. 그리고, 어떤 구성 요소가 다른 구성요소에 '연결', '결합' 또는 '접속'된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결, 결합 또는 접속되는 경우 뿐만아니라, 그 구성 요소와 그 다른 구성요소 사이에 있는 또 다른 구성 요소로 인해 '연결', '결합' 또는 '접속'되는 경우도 포함할 수 있다. 또한, 각 구성 요소의 " 상(위) 또는 하(아래)"에 형성 또는 배치되는 것으로 기재되는 경우, 상(위) 또는 하(아래)는 두개의 구성 요소들이 서로 직접 접촉되는 경우 뿐만아니라 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 형성 또는 배치되는 경우도 포함한다. 또한 “상(위) 또는 하(아래)”으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the attached drawings. However, the technical idea of the present invention is not limited to some of the described embodiments, but may be implemented in various different forms, and as long as it is within the scope of the technical idea of the present invention, one or more of the components may be optionally used between the embodiments. It can be used by combining and replacing. In addition, terms (including technical and scientific terms) used in the embodiments of the present invention, unless explicitly specifically defined and described, are generally understood by those skilled in the art to which the present invention pertains. It can be interpreted as meaning, and the meaning of commonly used terms, such as terms defined in a dictionary, can be interpreted by considering the contextual meaning of the related technology. Additionally, the terms used in the embodiments of the present invention are for describing the embodiments and are not intended to limit the present invention. In this specification, the singular can also include the plural unless specifically stated in the phrase, and when described as “at least one (or more than one) of B and C”, it can be combined with A, B, and C. It may contain one or more of all possible combinations. Additionally, when describing the components of an embodiment of the present invention, terms such as first, second, A, B, (a), and (b) may be used. These terms are only used to distinguish the component from other components, and are not limited to the essence, order, or order of the component. And, when a component is described as being 'connected', 'coupled' or 'connected' to another component, the component is not only directly connected, combined or connected to the other component, but also is connected to the other component. It may also include cases where other components are 'connected', 'coupled', or 'connected' by another component between them. In addition, when described as being formed or disposed "on top or bottom" of each component, top or bottom refers not only to cases where two components are in direct contact with each other, but also to one or more components. This also includes cases where another component described above is formed or placed between two components. In addition, when expressed as “up (above) or down (down),” it can include not only the upward direction but also the downward direction based on one component.

도 1은 실시예에 따른 발광소자 패키지를 도시한 사시도이고, 도 2는 실시예에 따른 발광소자 패키지에서 광학렌즈가 제거된 후의 평면도이다. 도 3은 실시예에 따른 발광소자 패키지를 도시한 배면도이고, 도 4는 실시예에 따른 발광소자 패키지에서 전극패드의 레이아웃을 도시한 평면도이며, 도 5는 도 1의 발광소자 패키지에서 A-A'라인을 따라 절단한 단면도이다.FIG. 1 is a perspective view showing a light-emitting device package according to an embodiment, and FIG. 2 is a plan view after the optical lens is removed from the light-emitting device package according to the embodiment. FIG. 3 is a rear view showing a light-emitting device package according to an embodiment, FIG. 4 is a plan view showing the layout of electrode pads in the light-emitting device package according to an embodiment, and FIG. 5 is A- in the light-emitting device package of FIG. This is a cross-sectional view cut along line A'.

도 1 내지 도 5를 참조하면, 실시예에 따른 발광소자패키지는 기판(11)을 제공할 수 있다.Referring to FIGS. 1 to 5, the light emitting device package according to the embodiment may provide a substrate 11.

<기판><Substrate>

실시예에 따른 발광소자 패키지는 기판(11)을 제공할 수 있다. 기판(11)은 전도성 기판 또는 비전도성 기판일 수 있다. 전도성 기판을 사용할 경우 전기 전도도가 우수한 금속을 사용할 수 있고, 발광소자(25 내지 28) 작동 시 발생하는 열을 충분히 발산시킬 수 있어야 하므로 열전도도가 높은 GaAs 기판, 또는 금속기판을 사용하거나 실리콘(Si) 기판 등을 사용할 수 있다. 금속기판으로는 예컨대, 구리(Cu)나 금(Au)가 사용될 수 있지만, 이에 대해서는 한정하지 않는다.The light emitting device package according to the embodiment may provide a substrate 11. The substrate 11 may be a conductive substrate or a non-conductive substrate. When using a conductive substrate, a metal with excellent electrical conductivity can be used, and the heat generated when the light emitting elements 25 to 28 are operated must be sufficiently dissipated, so a GaAs substrate or a metal substrate with high thermal conductivity can be used, or a silicon (Si) substrate can be used. ) substrates, etc. can be used. For example, copper (Cu) or gold (Au) may be used as the metal substrate, but there is no limitation thereto.

비전도성 기판을 사용할 경우, AlN 기판이나 사파이어(Al2O3) 기판 또는 세라믹 계열의 기판을 사용할 수 있다.When using a non-conductive substrate, an AlN substrate, sapphire (Al 2 O 3 ) substrate, or ceramic-based substrate can be used.

<전극패드 및 방열판><Electrode pad and heat sink>

실시예에 따른 발광소자 패키지는 복수의 전극패드(13 내지 16, 18a 내지 18d, 19a 내지 19d)를 제공할 수 있다. 또한, 실시예에 따른 발광소자 패키지는 복수의 전극패드(21a 내지 21d, 22a 내지 22d)를 제공할 수 있다. 예컨대, 복수의 전극패드(13 내지 16, 18a 내지 18d, 19a 내지 19d)는 기판(11)의 상부 상에 배치될 수 있다. 예컨대, 복수의 전극패드(21a 내지 21d, 22a 내지 22d)는 기판(11)의 하부 상에 배치될 수 있다.A light emitting device package according to an embodiment may provide a plurality of electrode pads 13 to 16, 18a to 18d, and 19a to 19d. Additionally, the light emitting device package according to the embodiment may provide a plurality of electrode pads 21a to 21d and 22a to 22d. For example, a plurality of electrode pads 13 to 16, 18a to 18d, and 19a to 19d may be disposed on the upper part of the substrate 11. For example, a plurality of electrode pads 21a to 21d and 22a to 22d may be disposed on the lower part of the substrate 11.

기판(11)의 상부 상에 배치된 전극패드(13 내지 16, 18a 내지 18d, 19a 내지 19d)는 상부 전극패드로 지칭되고, 기판(11)의 하부 상에 배치된 전극패드(21a 내지 21d, 22a 내지 22d)는 하부 전극패드로 지칭될 수 있다. The electrode pads 13 to 16, 18a to 18d, and 19a to 19d disposed on the upper portion of the substrate 11 are referred to as upper electrode pads, and the electrode pads 21a to 21d disposed on the lower portion of the substrate 11. 22a to 22d) may be referred to as lower electrode pads.

실시예에 따른 발광소자 패키지는 기판(11)의 하부 상에 방열판(23)을 제공할 수 있다. 방열판(23)은 발광소자(25 내지 28)에 의해 기판(11)으로 전달된 열을 신속히 외부로 방출시켜, 발광소자(25 내지 28)의 온도 상승을 방지하여 발광소자(25 내지 28)의 전기적 및/또는 광학적 특성의 저하를 방지할 수 있다. The light emitting device package according to the embodiment may provide a heat sink 23 on the lower part of the substrate 11. The heat sink 23 quickly dissipates the heat transferred to the substrate 11 by the light emitting elements 25 to 28 to the outside, preventing the temperature of the light emitting elements 25 to 28 from rising, thereby maintaining the temperature of the light emitting elements 25 to 28. Deterioration of electrical and/or optical properties can be prevented.

상부 전극패드(18b, 18c, 18d, 19a 내지 19d)와 하부 전극패드(21a 내지 21d, 22a 내지 22d)는 기판(11)을 관통하여 전기적으로 연결될 수 있다. 이를 위해, 연결배선(미도시)이 기판(11)의 비아홀(33a 내지 33d, 34a 내지 34d)에 배치될 수 있다. 연결배선에 의해 상부 전극패드(18a 내지 18d, 19a 내지 19d)는 하부 전극패드(21a 내지 21d, 22a 내지 22d)에 전기적으로 연결될 수 있다. 연결배선으로는 예컨대, 텅스텐(W)가 사용될 수 있지만, 이에 대해서는 한정하지 않는다. The upper electrode pads 18b, 18c, 18d, 19a to 19d and the lower electrode pads 21a to 21d, 22a to 22d may be electrically connected through the substrate 11. To this end, connection wires (not shown) may be disposed in the via holes 33a to 33d and 34a to 34d of the substrate 11. The upper electrode pads 18a to 18d and 19a to 19d may be electrically connected to the lower electrode pads 21a to 21d and 22a to 22d through connection wiring. For example, tungsten (W) may be used as a connecting wire, but this is not limited.

하부 전극패드(21a 내지 21d, 22a 내지 22d)과 방열판(23)은 동일 금속재질로 형성될 수 있지만, 이에 대해서는 한정하지 않는다. 상부 전극패드(13 내지 16, 18a 내지 18d, 19a 내지 19d)와 하부 전극패드(21a 내지 21d, 22a 내지 22d)은 동일한 금속재질로 형성될 수 있지만, 이에 대해서는 한정하지 않는다. The lower electrode pads 21a to 21d, 22a to 22d and the heat sink 23 may be formed of the same metal material, but this is not limited. The upper electrode pads (13 to 16, 18a to 18d, 19a to 19d) and the lower electrode pads (21a to 21d, 22a to 22d) may be formed of the same metal material, but are not limited thereto.

예컨대, 상부 전극패드(13 내지 16, 18a 내지 18d, 19a 내지 19d)는 도전성 재료로 단층 또는 다층으로 배치될 수 있다. 예를 들어, 상부 전극패드(13 내지 16, 18a 내지 18d, 19a 내지 19d)는 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu), 금(Au) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다.For example, the upper electrode pads 13 to 16, 18a to 18d, and 19a to 19d may be made of a conductive material and may be arranged as a single layer or multiple layers. For example, the upper electrode pads 13 to 16, 18a to 18d, and 19a to 19d are aluminum (Al), titanium (Ti), chromium (Cr), nickel (Ni), copper (Cu), and gold (Au). It may be formed as a single-layer or multi-layer structure, including at least one of the following.

도 4에 도시한 바와 같이, 기판(11)은 제1 영역(11A), 제2 영역(11B), 제3 영역(11C) 및 제4 영역(11D)를 포함할 수 있다. 제1 영역(11A)의 일측은 제2 영역(11B)의 일측과 인접하여 배치되고, 제1 영역(11A)의 타측은 제3 영역(11C)의 일측과 인접하여 배치될 수 있다. 제2 영역(11B)의 타측은 제4 영역(11D)의 일측과 인접하여 배치될 수 있다. 제3 영역(11C)의 타측은 제4 영역(11D)의 타측과 인접하여 배치될 수 있다. As shown in FIG. 4, the substrate 11 may include a first region 11A, a second region 11B, a third region 11C, and a fourth region 11D. One side of the first area 11A may be placed adjacent to one side of the second area 11B, and the other side of the first area 11A may be placed adjacent to one side of the third area 11C. The other side of the second area 11B may be disposed adjacent to one side of the fourth area 11D. The other side of the third area 11C may be disposed adjacent to the other side of the fourth area 11D.

예컨대, 제1 영역(11A)의 일측과 제2 영역(11B)의 일측이 접하여 제1 경계선(12A)이 정의되고, 제1 영역(11A)의 타측과 제3 영역(11C)의 일측이 접하여 제2 경계선(12B)이 정의될 수 있다. 또한 제2 영역(11B)의 타측과 제4 영역(11D)의 일측이 접하여 제3 경계선(12C)이 정의되고, 제3 영역(11C)의 타측과 제4 영역(11D)의 타측이 접하여 제4 경계선(12D)이 정의될 수 있다. 이러한 경우, 제1 영역(11A)은 서로 수직 방향으로 접하는 제1 경계선(12A) 및 제2 경계선(12B)에 의해 둘러싸인 영역으로 정의되고, 제2 영역(11B)은 서로 수직 방향으로 접하는 제1 경계선(12A) 및 제3 경계선(12C)에 의해 둘러싸인 영역으로 정의될 수 있다. 또한, 제3 영역(11C)은 서로 수직 방향으로 접하는 제2 경계선(12B) 및 제4 경계선(12D)에 의해 둘러싸인 영역으로 정의되고, 제4 영역(11D)은 서로 수직 방향으로 접하는 제3 경계선(12C) 및 제4 경계선(12D)에 의해 둘러싸인 영역으로 정의될 수 있다. For example, the first boundary line 12A is defined by one side of the first area 11A and one side of the second area 11B, and the other side of the first area 11A is in contact with one side of the third area 11C. A second boundary line 12B may be defined. In addition, a third boundary line 12C is defined by the other side of the second area 11B and one side of the fourth area 11D, and a third boundary line 12C is defined by the other side of the third area 11C and the other side of the fourth area 11D. 4 A boundary line 12D may be defined. In this case, the first area 11A is defined as an area surrounded by a first border line 12A and a second border line 12B that contact each other in a perpendicular direction, and the second area 11B is a first area that contacts each other in a perpendicular direction. It may be defined as an area surrounded by the border line 12A and the third border line 12C. In addition, the third area 11C is defined as an area surrounded by the second border line 12B and the fourth border line 12D that are in contact with each other in the vertical direction, and the fourth area 11D is the third border line that is in contact with each other in the vertical direction. It may be defined as an area surrounded by (12C) and the fourth boundary line (12D).

제1 영역(11A), 제2 영역(11B), 제3 영역(11C) 및 제4 영역(11D)은 모두 일측 모서리가 기판(11)의 중심을 중심으로 서로 인접하여 배치될 수 있다. The first area 11A, the second area 11B, the third area 11C, and the fourth area 11D may all be disposed with one edge adjacent to each other around the center of the substrate 11.

제1 영역(11A)의 일측, 제2 영역(11B)의 일측, 제3 영역(11C)의 타측 및 제4 영역(11D)의 타측은 예컨대, y축 방향을 따라 배치될 수 있다. 제1 영역(11A)의 타측, 제2 영역(11B)의 타측, 제3 영역(11C)의 일측 및 제4 영역(11D)의 일측은 예컨대, y축 방향을 따라 배치될 수 있다. One side of the first area 11A, one side of the second area 11B, the other side of the third area 11C, and the other side of the fourth area 11D may be arranged along the y-axis direction, for example. The other side of the first area 11A, the other side of the second area 11B, one side of the third area 11C, and one side of the fourth area 11D may be arranged along the y-axis direction, for example.

예컨대, 제1 영역(11A), 제2 영역(11B), 제3 영역(11C) 및 제4 영역(11D)은 서로 동일한 면적을 가질 수 있지만, 이에 대해서는 한정하지 않는다. For example, the first area 11A, the second area 11B, the third area 11C, and the fourth area 11D may have the same area, but this is not limited.

제1 영역(11A), 제2 영역(11B), 제3 영역(11C) 및 제4 영역(11D) 각각에 제1 전극패드(13 내지 16)가 배치될 수 있다. 제1 전극패드(13 내지 16)에 인접하여 제2 전극패드(18a 내지 18d) 및 제3 전극패드(19a 내지 19d)가 배치될 수 있다.First electrode pads 13 to 16 may be disposed in each of the first area 11A, second area 11B, third area 11C, and fourth area 11D. Second electrode pads 18a to 18d and third electrode pads 19a to 19d may be disposed adjacent to the first electrode pads 13 to 16.

제1 전극패드(13 내지 16)는 제1 발광소자(25), 제2 발광소자(26), 제3 발광소자(27) 및 제4 발광소자(28)가 실장되는 본딩패드일 수 있다. 제1 발광소자(25), 제2 발광소자(26), 제3 발광소자(27) 및 제4 발광소자(28) 각각은 전도성 접착제를 이용하여 제1 전극패드(13 내지 16)에 본딩될 수 있다.The first electrode pads 13 to 16 may be bonding pads on which the first light-emitting device 25, the second light-emitting device 26, the third light-emitting device 27, and the fourth light-emitting device 28 are mounted. Each of the first light-emitting device 25, the second light-emitting device 26, the third light-emitting device 27, and the fourth light-emitting device 28 is bonded to the first electrode pads 13 to 16 using a conductive adhesive. You can.

제1 전극패드(13 내지 16)는 제1 발광소자(25), 제2 발광소자(26), 제3 발광소자(27) 및 제4 발광소자(28) 각각에서 발생되는 열을 방출시키기 위한 방열판으로 사용될 수 있다. 따라서, 제1 전극패드(13 내지 16)의 면적은 클수록 좋다.The first electrode pads 13 to 16 are used to dissipate heat generated from each of the first light-emitting device 25, the second light-emitting device 26, the third light-emitting device 27, and the fourth light-emitting device 28. Can be used as a heat sink. Therefore, the larger the area of the first electrode pads 13 to 16, the better.

제1 전극패드(13 내지 16)는 제1 발광소자(25), 제2 발광소자(26), 제3 발광소자(27) 및 제4 발광소자(28) 각각의 하측의 면적보다 큰 면적을 가질 수 있다. 제1 전극패드(13 내지 16)는 제1 영역(11A), 제2 영역(11B), 제3 영역(11C) 및 제4 영역(11D) 각각의 면적의 적어도 50%이상의 면적을 가질 수 있다. 예컨대, 제1 전극패드(13 내지 16)는 제1 영역(11A), 제2 영역(11B), 제3 영역(11C) 및 제4 영역(11D) 각각의 면적의 50% 내지 80%의 면적을 가질 수 있다. 50% 미만인 경우, 열 방출이 용이하지 않을 수 있다. 80% 초과한 경우 제2 전극패드(18a 내지 18d) 및 제3 전극패드(19a 내지 19d)의 배치 면적이 줄어들어, 제2 전극패드(18a 내지 18d) 및 제3 전극패드(19a 내지 19d)의 배치가 용이하지 않을 수 있다. 예컨대, 제1 전극패드(13 내지 16)는 제1 영역(11A), 제2 영역(11B), 제3 영역(11C) 및 제4 영역(11D) 각각의 면적의 50% 내지 70%의 면적을 가질 수 있다. The first electrode pads 13 to 16 have an area larger than the area below each of the first light-emitting element 25, the second light-emitting element 26, the third light-emitting element 27, and the fourth light-emitting element 28. You can have it. The first electrode pads 13 to 16 may have an area of at least 50% of the area of each of the first area 11A, the second area 11B, the third area 11C, and the fourth area 11D. . For example, the first electrode pads 13 to 16 have an area of 50% to 80% of the area of each of the first area 11A, the second area 11B, the third area 11C, and the fourth area 11D. You can have If it is less than 50%, heat dissipation may not be easy. If it exceeds 80%, the arrangement area of the second electrode pads (18a to 18d) and the third electrode pads (19a to 19d) is reduced, so that the area of the second electrode pads (18a to 18d) and the third electrode pads (19a to 19d) is reduced. Deployment may not be easy. For example, the first electrode pads 13 to 16 have an area of 50% to 70% of the area of each of the first area 11A, the second area 11B, the third area 11C, and the fourth area 11D. You can have

제1 전극패드(13 내지 16)는 예컨대, 사각 형상을 가질 수 있다. 각 제1 전극패드(13 내지 16)의 면적은 상이할 수 있으며, 적어도 두 개는 동일할 수 있다. 예컨대, 제1 전극패드(13)는 580 mm2 내지 600 mm2일 수 있으며, 바람직하게는 585 mm2 내지 595 mm2일 수 있으며, 더욱 바람직하게는 590.5164mm2의 면적을 가질 수 있다. 예컨대, 제1 전극패드(14)는 705 mm2 내지 720 mm2일 수 있으며, 바람직하게는 710 mm2 내지 715 mm2일 수 있으며, 더욱 바람직하게는 713.6263mm2의 면적을 가질 수 있다. 예컨대, 제1 전극패드(15)는 680 mm2 내지 705 mm2일 수 있으며, 바람직하게는 685 mm2 내지 698 mm2일 수 있으며, 더욱 바람직하게는 693.6289mm2의 면적을 가질 수 있다. 예컨대, 제1 전극패드(16)는 570 mm2 내지 590 mm2일 수 있으며, 바람직하게는 575 mm2 내지 585 mm2일 수 있으며, 더욱 바람직하게는 579.0186mm2의 면적을 가질 수 있다. The first electrode pads 13 to 16 may have a square shape, for example. The areas of each first electrode pad 13 to 16 may be different, and at least two of them may be the same. For example, the first electrode pad 13 may have an area of 580 mm 2 to 600 mm 2 , preferably 585 mm 2 to 595 mm 2 , and more preferably 590.5164 mm 2 . For example, the first electrode pad 14 may have an area of 705 mm 2 to 720 mm 2 , preferably 710 mm 2 to 715 mm 2 , and more preferably 713.6263 mm 2 . For example, the first electrode pad 15 may have an area of 680 mm 2 to 705 mm 2 , preferably 685 mm 2 to 698 mm 2 , and more preferably 693.6289 mm 2 . For example, the first electrode pad 16 may have an area of 570 mm 2 to 590 mm 2 , preferably 575 mm 2 to 585 mm 2 , and more preferably 579.0186 mm 2 .

제2 전극패드(18a 내지 18d) 및 제3 전극패드(19a 내지 19d)는 제1 전극패드(13 내지 16)의 둘레에 배치될 수 있다. The second electrode pads 18a to 18d and the third electrode pads 19a to 19d may be disposed around the first electrode pads 13 to 16.

제2 전극패드(18a 내지 18d)는 제1 영역(11A), 제2 영역(11B), 제3 영역(11C) 및 제4 영역(11D) 각각에 배치되거나 인접하여 영역에 걸쳐서 배치될 수 있다. 제3 전극패드(19a 내지 19d)는 제1 영역(11A), 제2 영역(11B), 제3 영역(11C) 및 제4 영역(11D) 각각에 배치되거나 인접하여 영역에 걸쳐서 배치될 수 있다.The second electrode pads 18a to 18d may be disposed in each of the first area 11A, the second area 11B, the third area 11C, and the fourth area 11D, or may be disposed adjacent to each other. . The third electrode pads 19a to 19d may be disposed in each of the first area 11A, the second area 11B, the third area 11C, and the fourth area 11D, or may be disposed adjacent to each other. .

예컨대, 제2 전극패드(18a)는 제1 영역(11A) 상의 제1 전극패드(13)의 둘레에 배치될 수 있다. For example, the second electrode pad 18a may be disposed around the first electrode pad 13 on the first area 11A.

예컨대, 제2 전극패드(18b)는 제2 영역(11B)에서 제1 전극패드(14)의 둘레에 배치될 수 있다. 제2 전극패드(18b)는 제2 영역(11B) 상에 배치된 제1 전극패드(14)와 전기적으로 연결될 수 있다. 다시 말해, 제2 전극패드(18b)는 제2 영역(11B) 상에 배치된 제1 전극패드(14)로부터 연장되어 제1 전극패드(14)의 둘레에 배치될 수 있다. For example, the second electrode pad 18b may be disposed around the first electrode pad 14 in the second area 11B. The second electrode pad 18b may be electrically connected to the first electrode pad 14 disposed on the second area 11B. In other words, the second electrode pad 18b may extend from the first electrode pad 14 disposed on the second area 11B and may be disposed around the first electrode pad 14.

예컨대, 제2 전극패드(18c)는 제4 영역(11D)에서 제1 전극패드(16)의 둘레에 배치될 수 있다. 제2 전극패드(18c)는 제3 영역(11C) 상에 배치된 제1 전극패드(15)와 전기적으로 연결될 수 있다. 다시 말해, 제2 전극패드(18c)는 제3 영역(11C) 상에 배치된 제1 전극패드(15)로부터 연장되어 제4 영역(11D) 상에서 제1 전극패드(16)의 둘레에 배치될 수 있다. For example, the second electrode pad 18c may be disposed around the first electrode pad 16 in the fourth area 11D. The second electrode pad 18c may be electrically connected to the first electrode pad 15 disposed on the third area 11C. In other words, the second electrode pad 18c extends from the first electrode pad 15 disposed on the third area 11C and is disposed around the first electrode pad 16 on the fourth area 11D. You can.

예컨대, 제2 전극패드(18d)는 제3 영역(11C)에서 제1 전극패드(15)의 둘레에 배치될 수 있다. 제2 전극패드(18d)는 제3 영역(11c)로부터 연장되어 제3 영역(11d) 상에 배치될 수 있다. For example, the second electrode pad 18d may be disposed around the first electrode pad 15 in the third area 11C. The second electrode pad 18d may extend from the third area 11c and be disposed on the third area 11d.

제2 전극패드(18b, 18c)는 제1 전극패드(14, 15)와 일체로 형성되므로, 이들을 전기적으로 연결하기 위한 별도의 와이어가 필요하지 않아 와이어 불량, 예컨대 와이어 단선 등이 방지될 수 있다. Since the second electrode pads 18b and 18c are formed integrally with the first electrode pads 14 and 15, a separate wire is not needed to electrically connect them, and wire defects, such as wire breakage, can be prevented. .

한편, 제3 전극패드(19a)는 제1 영역(11A)에 배치된 제1 전극패드(13) 및 제2 영역(11B)에 배치된 제1 전극패드(14)의 둘레에 배치될 수 있다. 즉, 제3 전극패드(19a)는 제1 영역(11A)과 제2 영역(11B)에 걸쳐서 배치될 수 있다. Meanwhile, the third electrode pad 19a may be disposed around the first electrode pad 13 disposed in the first area 11A and the first electrode pad 14 disposed in the second area 11B. . That is, the third electrode pad 19a may be disposed across the first area 11A and the second area 11B.

제3 전극패드(19b)는 제1 영역(11A)에 배치된 제1 전극패드(13) 및 제2 영역(11B)에 배치된 제1 전극패드(14)의 둘레에 배치될 수 있다. 즉, 제3 전극패드(19b)는 제1 영역(11A)과 제2 영역(11B)에 걸쳐서 배치될 수 있다. The third electrode pad 19b may be disposed around the first electrode pad 13 disposed in the first area 11A and the first electrode pad 14 disposed in the second area 11B. That is, the third electrode pad 19b may be disposed across the first area 11A and the second area 11B.

예컨대, 제1 영역(11A)에서 제3 전극패드(19a)는 제2 전극패드(18a)와 제3 전극패드(19b) 사이에 배치될 수 있지만, 이에 대해서는 한정하지 않는다. 예컨대, 제2 영역(11B)에서 제3 전극패드(19b)는 제3 전극패드(19a)와 제1 전극패드(14) 사이에 배치될 수 있지만, 이에 대해서는 한정하지 않는다. For example, the third electrode pad 19a may be disposed between the second electrode pad 18a and the third electrode pad 19b in the first area 11A, but this is not limited. For example, the third electrode pad 19b may be disposed between the third electrode pad 19a and the first electrode pad 14 in the second area 11B, but this is not limited.

제3 전극패드(19c)는 제3 영역(11C)에서 제1 전극패드(15)의 일측에 인접하여 배치될 수 있다. 또한, 제3 전극패드(19d)는 제4 영역(11D)에서 제1 전극패드(16)의 둘레에 배치될 수 있다.The third electrode pad 19c may be disposed adjacent to one side of the first electrode pad 15 in the third area 11C. Additionally, the third electrode pad 19d may be disposed around the first electrode pad 16 in the fourth area 11D.

제4 영역(11D)에서, 제2 전극패드(18c)는 제1 전극패드(16)과 제2 전극패드(18d) 사이에 배치될 수 있다. 제4 영역(11D)에서, 제2 전극패드(18c)는 제1 전극패드(16)과 제3 전극패드(19d) 사이에 배치될 수 있다. 제4 영역(11D)에서, 제2 전극패드(18d)는 제2 전극패드(18c)와 제3 전극패드(19d) 사이에 배치될 수 있다. In the fourth area 11D, the second electrode pad 18c may be disposed between the first electrode pad 16 and the second electrode pad 18d. In the fourth area 11D, the second electrode pad 18c may be disposed between the first electrode pad 16 and the third electrode pad 19d. In the fourth area 11D, the second electrode pad 18d may be disposed between the second electrode pad 18c and the third electrode pad 19d.

각 제1 전극패드(13 내지 16)은 서로 인접하여 배치되고, 제2 전극패드(18a 내지 18d) 및 제3 전극패드(19a 내지 19d)는 각 제1 전극패드(13 내지 16)의 외측 둘레를 따라 배치될 수 있다.Each of the first electrode pads 13 to 16 is disposed adjacent to each other, and the second electrode pads 18a to 18d and the third electrode pads 19a to 19d are located on the outer circumference of each first electrode pad 13 to 16. It can be placed according to .

나중에 설명되겠지만, 각 제1 전극패드(13 내지 16) 상에 제1 발광소자(25), 제2 발광소자(26), 제3 발광소자(27) 및 제4 발광소자(28)이 배치될 수 있다. As will be explained later, the first light-emitting element 25, the second light-emitting element 26, the third light-emitting element 27, and the fourth light-emitting element 28 will be disposed on each of the first electrode pads 13 to 16. You can.

기판(11)에서 제1 발광소자(25), 제2 발광소자(26), 제3 발광소자(27) 및 제4 발광소자(28)이 배치되는 영역을 발광 영역으로 정의하고, 그렇지 않은 영역을 비발광 영역으로 정의할 수 있다. 이러한 경우, 제1 전극패드(13 내지 16)은 발광 영역에 배치되고, 제2 전극패드(18a 내지 18d) 및 제3 전극패드(19a 내지 19d)는 비발광 영역에 배치될 수 있다.The area where the first light-emitting element 25, the second light-emitting element 26, the third light-emitting element 27, and the fourth light-emitting element 28 are disposed on the substrate 11 is defined as the light-emitting area, and the other area is defined as the light-emitting area. can be defined as a non-emissive area. In this case, the first electrode pads 13 to 16 may be placed in the light-emitting area, and the second electrode pads 18a to 18d and the third electrode pads 19a to 19d may be placed in the non-emission area.

예컨대, 제1 영역(11A), 제2 영역(11B), 제3 영역(11C) 및 제4 영역(11D) 각각에 배치된 제2 전극패드(18a 내지 18d) 및 제3 전극패드(19a 내지 19d) 각각의 외측면은 기판(11)의 외측면으로부터 동일한 거리로 이격되어 배치될 수 있다. 예컨대, 제1 영역(11A)에 배치된 제2 전극패드(18a)의 외측면과 제2 영역(11B)에 배치된 제3 전극패드(19a)이 외측면은 기판(11)의 외측면으로부터 동일한 거리로 이격되어 배치될 수 있다. For example, the second electrode pads 18a to 18d and the third electrode pads 19a to 19a are disposed in each of the first area 11A, the second area 11B, the third area 11C, and the fourth area 11D. 19d) Each outer surface may be arranged to be spaced apart from the outer surface of the substrate 11 at the same distance. For example, the outer surface of the second electrode pad 18a disposed in the first area 11A and the outer surface of the third electrode pad 19a disposed in the second area 11B are separated from the outer surface of the substrate 11. They can be placed spaced apart at the same distance.

예컨대, 제1 영역(11A) 상에 배치된 제1 전극패드(13)의 일측과 제1 전극패드(13)의 일측과 마주하는 제2 영역(11B) 상에 배치된 제1 전극패드(14)의 일측은 제1 경계선(12A)으로부터 동일한 거리로 이격되어 배치될 수 있다. 예컨대, 제1 영역(11A) 상에 배치된 제1 전극패드(13)의 타측과 제1 전극패드(13)의 타측과 마주하는 제3 영역(11C) 상에 배치된 제1 전극패드(15)의 일측은 제2 경계선(12B)으로부터 동일한 거리로 이격되어 배치될 수 있다. 예컨대, 제2 영역(11B) 상에 배치된 제1 전극패드(14)의 타측과 제1 전극패드(14)의 타측과 마주하는 제4 영역(11D) 상에 배치된 제1 전극패드(16)의 일측은 제3 경계선(12C)으로부터 동일한 거리로 이격되어 배치될 수 있다. 예컨대, 제3 영역(11C) 상에 배치된 제1 전극패드(15)의 타측과 제1 전극패드(15)의 타측과 마주하는 제4 영역(11D) 상에 배치된 제1 전극패드(16)의 타측은 제4 경계선(12D)으로부터 동일한 거리로 이격되어 배치될 수 있다. For example, one side of the first electrode pad 13 disposed on the first area 11A and the first electrode pad 14 disposed on the second area 11B facing one side of the first electrode pad 13. ) may be arranged to be spaced apart from the first boundary line 12A at the same distance. For example, the other side of the first electrode pad 13 disposed on the first area 11A and the first electrode pad 15 disposed on the third area 11C facing the other side of the first electrode pad 13. ) may be arranged to be spaced apart from the second boundary line 12B at the same distance. For example, the other side of the first electrode pad 14 disposed on the second region 11B and the first electrode pad 16 disposed on the fourth region 11D facing the other side of the first electrode pad 14. ) may be arranged to be spaced apart from the third boundary line 12C at the same distance. For example, the other side of the first electrode pad 15 disposed on the third region 11C and the first electrode pad 16 disposed on the fourth region 11D facing the other side of the first electrode pad 15. ) may be arranged to be spaced apart from the fourth boundary line 12D at the same distance.

예컨대, 제2 전극패드(18a 내지 18d)는 제1 전압이 인가되기 위한 전극패드이고, 제3 전극패드(19a 내지 19d)는 제2 전압이 인가되기 위한 전극패드일 수 있다. 제2 전압은 제1 전압과 동일한 진폭을 가지고 위상이 반대인 전압일 수 있다. 예컨대, 제1 전압이 정(+) 전압인 경우 제2 전압은 부(-) 전압일 수 있다. 예컨대, 제2 전극패드(18a 내지 18d)는 p 전극패드이고, 제3 전극패드(19a 내지 19d)는 n 전극패드일 수 있지만, 이에 대해서는 한정하지 않는다. For example, the second electrode pads 18a to 18d may be electrode pads to which a first voltage is applied, and the third electrode pads 19a to 19d may be electrode pads to which a second voltage is applied. The second voltage may have the same amplitude and an opposite phase as the first voltage. For example, if the first voltage is a positive (+) voltage, the second voltage may be a negative (-) voltage. For example, the second electrode pads 18a to 18d may be p electrode pads, and the third electrode pads 19a to 19d may be n electrode pads, but this is not limited.

제1 영역(11A), 제2 영역(11B), 제3 영역(11C) 및 제4 영역(11D) 각각에 배치된 제1 전극패드(13 내지 16)는 제1 전극패드(13 내지 16) 상에 실장되는 발광소자(25 내지 28)의 타입에 따라 제2 전극패드(18a 내지 18d) 또는 제3 전극패드(19a 내지 19d)에 전기적으로 연결될 수 있다. 예컨대, 제1 영역(11A), 제2 영역(11B), 제3 영역(11C) 및 제4 영역(11D) 각각에 배치된 제1 전극패드(13 내지 16) 상에 수직형 발광소자가 실장될 수 있다. 이러한 경우, 제1 영역(11A), 제2 영역(11B), 제3 영역(11C) 및 제4 영역(11D) 각각에 배치된 제1 전극패드(13 내지 16) 상에 서로 상이한 타입의 발광소자(25 내지 28)가 실장될 수 있다. The first electrode pads 13 to 16 disposed in each of the first area 11A, the second area 11B, the third area 11C and the fourth area 11D are the first electrode pads 13 to 16. Depending on the type of light emitting device (25 to 28) mounted thereon, it may be electrically connected to the second electrode pad (18a to 18d) or the third electrode pad (19a to 19d). For example, a vertical light emitting device is mounted on the first electrode pads 13 to 16 disposed in each of the first area 11A, the second area 11B, the third area 11C, and the fourth area 11D. It can be. In this case, different types of light are emitted on the first electrode pads 13 to 16 disposed in each of the first area 11A, second area 11B, third area 11C, and fourth area 11D. Elements 25 to 28 may be mounted.

예컨대, 제1 발광소자(25), 제2 발광소자(26) 및 제3 발광소자(27)은 제1 수직형 발광소자(도 6의 50)을 포함할 수 있다. 예컨대, 제4 발광소자(28)은 제2 수직형 발광소자(도 7의 60)을 포함할 수 있다. For example, the first light-emitting device 25, the second light-emitting device 26, and the third light-emitting device 27 may include a first vertical light-emitting device (50 in FIG. 6). For example, the fourth light emitting device 28 may include a second vertical light emitting device (60 in FIG. 7).

예컨대, 제1 영역(11A), 제2 영역(11B) 및 제3 영역(11C)에 배치된 제1 전극패드(13, 14, 15) 상에 제1 수직형 발광소자(도 6의 50)가 실장될 수 있다. 예컨대, 제4 영역(11D)에 배치된 제1 전극패드(16) 상에 제2 수직형 발광소자(도 7의 60)가 실장될 수 있다. 제1 수직형 발광소자(도 6의 50)는 예컨대 발광구조물 아래에 p 전극이 배치되는 구조를 가지고, 제2 수직형 발광소자(도 7의 60)는 예컨대 발광구조물 아래에 n 전극이 배치되는 구조를 가질 수 있다. For example, the first vertical light emitting device (50 in FIG. 6) is placed on the first electrode pads 13, 14, and 15 disposed in the first area 11A, the second area 11B, and the third area 11C. can be installed. For example, the second vertical light emitting device (60 in FIG. 7) may be mounted on the first electrode pad 16 disposed in the fourth area 11D. The first vertical light-emitting device (50 in FIG. 6) has a structure in which, for example, a p electrode is disposed below the light-emitting structure, and the second vertical light-emitting device (60 in FIG. 7) has a structure in which, for example, an n-electrode is disposed under the light-emitting structure. It can have a structure.

다른 예로서, 제1 영역(11A), 제2 영역(11B), 제3 영역(11C) 및 제4 영역(11D) 각각에 배치된 제1 전극패드(13 내지 16) 상에 수평형 발광소자나 플립칩형 발광소자가 실장될 수도 있다. As another example, a horizontal light emitting device is placed on the first electrode pads 13 to 16 disposed in each of the first area 11A, the second area 11B, the third area 11C, and the fourth area 11D. Alternatively, a flip chip type light emitting device may be mounted.

예컨대, 제1 발광소자(25)가 제1 영역(11A)의 제1 전극패드(13) 상에 실장되는 경우, 와이어(20a)를 제1 전극패드(13)가 제2 전극패드(18a)에 전기적으로 연결될 수 있다. 이러한 경우, 제1 발광소자(25)의 n 전극은 와이어(24a)를 이용하여 제3 전극패드(19a)에 전기적으로 연결될 수 있다. For example, when the first light emitting device 25 is mounted on the first electrode pad 13 in the first area 11A, the first electrode pad 13 connects the wire 20a to the second electrode pad 18a. can be electrically connected to. In this case, the n electrode of the first light emitting device 25 may be electrically connected to the third electrode pad 19a using a wire 24a.

예컨대, 제2 발광소자(26)가 제2 영역(11B)의 제1 전극패드(14) 상에 실장되는 경우, 제1 전극패드(14)와 제2 전극패드(18b)가 일체로 형성되므로 별도의 와이어가 필요없다. 제2 발광소자(26)의 n 전극은 와이어(24b)를 이용하여 제3 전극패드(19b)에 전기적으로 연결될 수 있다.For example, when the second light emitting device 26 is mounted on the first electrode pad 14 in the second area 11B, the first electrode pad 14 and the second electrode pad 18b are formed as one body. No separate wires are needed. The n electrode of the second light emitting device 26 may be electrically connected to the third electrode pad 19b using a wire 24b.

예컨대, 제3 발광소자(27)가 제3 영역(11C)의 제1 전극패드(15) 상에 실장되는 경우, 제1 전극패드(15)와 제2 전극패드(18c)가 일체로 형성되므로 별도의 와이어가 필요없다. 제3 발광소자(27)의 n 전극은 와이어(24c)를 이용하여 제3 전극패드(19c)에 전기적으로 연결될 수 있다. For example, when the third light emitting device 27 is mounted on the first electrode pad 15 in the third area 11C, the first electrode pad 15 and the second electrode pad 18c are formed as one body. No separate wires are needed. The n electrode of the third light emitting device 27 may be electrically connected to the third electrode pad 19c using a wire 24c.

예컨대, 제4 발광소자(28)가 제4 영역(11D)의 제1 전극패드(16) 상에 실장되는 경우, 제1 전극패드(16)는 와이어(24d)를 이용하여 제3 전극패드(19d)에 전기적으로 연결될 수 있다. 이러한 경우, 제4 발광소자(28)의 p 전극은 와이어(20b)를 이용하여 제2 전극패드(18d)에 전기적으로 연결될 수 있다. For example, when the fourth light emitting device 28 is mounted on the first electrode pad 16 in the fourth area 11D, the first electrode pad 16 is connected to the third electrode pad (24d) using the wire 24d. 19d) can be electrically connected. In this case, the p electrode of the fourth light emitting device 28 may be electrically connected to the second electrode pad 18d using a wire 20b.

실시예에 따르면, 제2 전극패드(18a 내지 18d) 각각은 서로 상이한 형상을 가지고, 제3 전극패드(19a 내지 19d) 또한 서로 상이한 형상을 가지도록 레이아웃됨으로써, 제1 전극패드(13 내지 16)의 면적을 극대화할 수 있다. According to an embodiment, the second electrode pads 18a to 18d each have a different shape, and the third electrode pads 19a to 19d are also laid out to have a different shape, so that the first electrode pads 13 to 16 The area can be maximized.

한편, 도 3에 도시한 바와 같이, 기판(11)의 하면 상에 하부 전극패드(21a 내지 21d, 22a 내지 22d)이 배치될 수 있다. 기판(11)의 하면 상에 방열판(23)이 배치될 수 있다. 방열판(23)은 기판(11)의 하부의 중심에 배치될 수 있다. 방열판(23)은 기판(11)의 면적의 60% 내지 80%의 면적을 가질 수 있다. 60% 미만인 경우 열 방출이 용이하지 않을 수 있다. 80% 초과한 경우 하부 전극패드(21a 내지 21d, 22a 내지 22d)의 배치 면적이 줄어들어, 하부 전극패드(21a 내지 21d, 22a 내지 22d)의 배치가 용이하지 않을 수 있다.Meanwhile, as shown in FIG. 3, lower electrode pads 21a to 21d and 22a to 22d may be disposed on the lower surface of the substrate 11. A heat sink 23 may be disposed on the lower surface of the substrate 11. The heat sink 23 may be disposed at the center of the lower portion of the substrate 11. The heat sink 23 may have an area of 60% to 80% of the area of the substrate 11. If it is less than 60%, heat dissipation may not be easy. If it exceeds 80%, the placement area of the lower electrode pads 21a to 21d and 22a to 22d is reduced, so it may not be easy to place the lower electrode pads 21a to 21d and 22a to 22d.

한편, 기판(11)에는 복수의 비아홀(33a 내지 33d, 34a 내지 34d)이 형성되고, 이 비아홀(33a 내지 33d, 34a 내지 34d)에 연결배선(미도시)이 배치될 수 있다. Meanwhile, a plurality of via holes (33a to 33d, 34a to 34d) are formed in the substrate 11, and connection wires (not shown) may be disposed in the via holes (33a to 33d, 34a to 34d).

이들 연결배선을 이용하여 상부 전극패드(18a 내지 18d 19a 내지 19d)와 하부 전극패드(21a 내지 21d, 22a 내지 22d)가 전기적으로 연결될 수 있다. The upper electrode pads 18a to 18d and 19a to 19d and the lower electrode pads 21a to 21d and 22a to 22d can be electrically connected using these connection wires.

<발광소자><Light emitting device>

실시예에 따른 발광소자 패키지는 복수의 발광소자(25, 26, 27, 28)을 제공할 수 있다. 발광소자는 제1 발광소자(25), 제2 발광소자(26), 제3 발광소자(27) 및 제4 발광소자(28)를 포함할 수 있지만, 이보다 더 적거나 많은 발광소자가 사용될 수도 있다.The light emitting device package according to the embodiment may provide a plurality of light emitting devices (25, 26, 27, and 28). The light emitting device may include the first light emitting device 25, the second light emitting device 26, the third light emitting device 27, and the fourth light emitting device 28, but fewer or more light emitting devices may be used. there is.

발광소자(25 내지 28)는 대응하는 전도성 접착제를 이용하여 대응하는 제1 전극패드(13 내지 16) 상에 본딩될 수 있다. 예컨대, 제1 발광소자(25)는 대응하는 제1 전극패드(13) 상에 배치될 수 있다. 예컨대, 제2 발광소자(26)는 대응하는 제1 전극패드(14) 상에 배치될 수 있다. 예컨대, 제3 발광소자(27)는 대응하는 제1 전극패드(15) 상에 배치될 수 있다. 예컨대, 제4 발광소자(28)는 대응하는 제1 전극패드(16) 상에 배치될 수 있다.The light emitting elements 25 to 28 may be bonded to the corresponding first electrode pads 13 to 16 using a corresponding conductive adhesive. For example, the first light emitting device 25 may be disposed on the corresponding first electrode pad 13. For example, the second light emitting device 26 may be disposed on the corresponding first electrode pad 14. For example, the third light emitting device 27 may be disposed on the corresponding first electrode pad 15. For example, the fourth light emitting element 28 may be disposed on the corresponding first electrode pad 16.

제1 발광소자(25), 제2 발광소자(26), 제3 발광소자(27) 및 제4 발광소자(28)는 서로 상이한 컬러 광을 생성할 수 있다. 제1 발광소자(25), 제2 발광소자(26), 제3 발광소자(27) 및 제4 발광소자(28)는 서로 상이한 파장에서 최대 피크를 갖는 광을 생성할 수 있다. The first light-emitting device 25, the second light-emitting device 26, the third light-emitting device 27, and the fourth light-emitting device 28 may generate light of different colors. The first light-emitting device 25, the second light-emitting device 26, the third light-emitting device 27, and the fourth light-emitting device 28 may generate light with maximum peaks at different wavelengths.

예컨대, 제1 발광소자(25), 제2 발광소자(26), 제3 발광소자(27) 및 제4 발광소자(28) 중 적어도 하나의 발광소자는 식물의 엽록소 생성을 촉진하기 위한 광을 생성하고, 제1 발광소자(25), 제2 발광소자(26), 제3 발광소자(27) 및 제4 발광소자(28) 중 적어도 다른 하나의 발광소자는 식물의 광합성 작용을 촉진하기 위한 광을 생성할 수 있다.For example, at least one of the first light-emitting device 25, the second light-emitting device 26, the third light-emitting device 27, and the fourth light-emitting device 28 emits light to promote chlorophyll production in plants. At least one other light-emitting device among the first light-emitting device 25, the second light-emitting device 26, the third light-emitting device 27, and the fourth light-emitting device 28 is used to promote the photosynthetic function of the plant. Light can be generated.

예컨대, 식물의 엽록소 생성을 촉진하기 위한 광을 생성하는 발광소자로 제1 발광소자(25), 제2 발광소자(26) 및 제3 발광소자(27)가 사용되고, 식물의 광합성 작용을 촉진하기 위한 광을 생성하는 발광소자로 제4 발광소자(28)가 사용될 수 있다. For example, the first light-emitting device 25, the second light-emitting device 26, and the third light-emitting device 27 are used as light-emitting devices that generate light to promote chlorophyll production in plants, and promote photosynthesis in plants. The fourth light emitting device 28 may be used as a light emitting device that generates light for the light emitting device.

예컨대, 제1 발광소자(25), 제2 발광소자(26) 및 제3 발광소자(27)는 적색 광을 생성하고, 제4 발광소자(28)는 청색 광을 생성할 수 있다. 예컨대, 제1 발광소자(25), 제2 발광소자(26) 및 제3 발광소자(27)는 예컨대, 600nm 내지 680nm 범위의 피크 파장을 갖는 적색 광을 생성할 수 있다. 예컨대, 제4 발광소자(28)는 400nm 내지 470nm 범위의 피크 파장을 갖는 청색 광을 생성할 수 있다. For example, the first light-emitting device 25, the second light-emitting device 26, and the third light-emitting device 27 may generate red light, and the fourth light-emitting device 28 may generate blue light. For example, the first light-emitting device 25, the second light-emitting device 26, and the third light-emitting device 27 may generate red light with a peak wavelength ranging from 600 nm to 680 nm. For example, the fourth light emitting device 28 can generate blue light with a peak wavelength in the range of 400 nm to 470 nm.

제1 발광소자(25), 제2 발광소자(26), 제3 발광소자(27) 및 제4 발광소자(28)는 하기 표 1과 같은 전기적 및 광학적 특성을 가질 수 있다.The first light-emitting device 25, the second light-emitting device 26, the third light-emitting device 27, and the fourth light-emitting device 28 may have electrical and optical characteristics as shown in Table 1 below.

CaseCase Flux(lm)Flux(lm) Po(mW)Po(mW) WP(nm)WP(nm) R1R1 23.223.2 335.8335.8 656.8656.8 R2R2 22.322.3 327.2327.2 657.0657.0 R3R3 23.223.2 334.9334.9 656.7656.7 BB 17.717.7 629.5629.5 447.4447.4 전체entire 39.939.9 947.7947.7 447.8447.8

R1, R2 및 R3 각각은 제1 발광소자, 제2 발광소자 및 제3 발광소자를 나타낼 수 있다. B는 제4 발광소자를 나타낼 수 있다. Flux은 광속을 나타내고, Po은 광 출력을 나타내고, WP는 최대 피크의 파장을 나타낼 수 있다. 따라서, 이와 같이 R1R2R3B의 배열 구조에 의해 보다 큰 광속과 보다 큰 광 출력을 얻을 수 있다. R1, R2, and R3 may each represent a first light-emitting device, a second light-emitting device, and a third light-emitting device. B may represent the fourth light emitting element. Flux represents the speed of light, Po represents the light output, and WP may represent the wavelength of the maximum peak. Therefore, with this R1R2R3B arrangement structure, a greater luminous flux and greater light output can be obtained.

통상적으로, 청색 광을 생성하는 제4 발광소자(28)는 적색 광을 생성하는 제1 내지 제3 발광소자(25 내지 27)보다 열이 덜 발생된다. 따라서, 제4 발광소자(28)는 도 가장 면적이 작은 제1 전극패드(16) 상에 실장되고, 다른 전극패드(13 내지 15) 상에 제1 내지 제3 발광소자(25 내지 27)가 실장될 수 있다. Typically, the fourth light emitting device 28 that generates blue light generates less heat than the first to third light emitting devices 25 to 27 that generate red light. Accordingly, the fourth light emitting element 28 is mounted on the first electrode pad 16, which has the smallest area, and the first to third light emitting elements 25 to 27 are mounted on the other electrode pads 13 to 15. It can be installed.

제1 발광소자(25), 제2 발광소자(26) 및 제3 발광소자(27)는 수직형 발광소자일 수 있지만, 이에 대해서는 한정하지 않는다. 예컨대, 제1 발광소자(35), 제2 발광소자(36) 및 제3 발광소자(37)는 제4 발광소자(38)와 상이한 타입의 수직형 발광소자일 수 있다. 예컨대, 제1 발광소자(35), 제2 발광소자(36) 및 제3 발광소자(37)는 제1 수직형 발광소자(도 6의 50)를 포함하고, 제4 발광소자(28)는 제2 수직형 발광소자(도 7의 60)를 포함할 수 있다. The first light-emitting device 25, the second light-emitting device 26, and the third light-emitting device 27 may be vertical light-emitting devices, but are not limited thereto. For example, the first light-emitting device 35, the second light-emitting device 36, and the third light-emitting device 37 may be vertical light-emitting devices of a different type from the fourth light-emitting device 38. For example, the first light-emitting device 35, the second light-emitting device 36, and the third light-emitting device 37 include a first vertical light-emitting device (50 in FIG. 6), and the fourth light-emitting device 28 It may include a second vertical light emitting device (60 in FIG. 7).

도 6 및 도 7에 도시한 바와 같이, 제1 수직형 발광소자(50)의 두께는 T1라고 하고, 제2 수직형 발광소자(60)의 두께는 T2이라고 한다. 이러한 경우, 제1 수직형 발광소자(50)의 두께(T1)는 제2 수직형 발광소자(60)의 두께(T2)보다 클 수 있다. As shown in FIGS. 6 and 7, the thickness of the first vertical light-emitting device 50 is T1, and the thickness of the second vertical light-emitting device 60 is T2. In this case, the thickness T1 of the first vertical light emitting device 50 may be greater than the thickness T2 of the second vertical light emitting device 60.

만일 제1 전극패드(13 내지 16)의 두께(t1, t2)가 동일하고, 제1 수직형 발광소자(50)인 제1 내지 제3 발광소자(25 내지 27)와 제2 수직형 발광소자(60)인 제4 발광소자(28)가 제1 전극패드(13 내지 16) 상에 실장되는 경우, 제1 수직형 발광소자(50)와 제2 수직형 발광소자(60) 사이의 두께(T1, T2) 차이로 인해, 광이 방출되는 발광면(501, 601)의 위치가 다르게 된다. 발광면(501, 601)은 제1 수직형 발광소자(50) 또는 제2 수직형 발광소자(60)의 반도체층의 최상면을 의미할 수 있다. If the thicknesses (t1, t2) of the first electrode pads (13 to 16) are the same, and the first to third light emitting devices (25 to 27), which are the first vertical light emitting device (50), and the second vertical light emitting device When the fourth light emitting device 28 of (60) is mounted on the first electrode pads 13 to 16, the thickness between the first vertical light emitting device 50 and the second vertical light emitting device 60 ( Due to the difference (T1, T2), the positions of the light emitting surfaces 501 and 601 from which light is emitted are different. The light emitting surfaces 501 and 601 may refer to the top surface of the semiconductor layer of the first vertical light emitting device 50 or the second vertical light emitting device 60.

제1 수직형 발광소자(50)의 두께(T1)가 제2 수직형 발광소자(60)의 두께(T2)보다 크므로, 제1 내지 제3 발광소자(25 내지 27)의 발광면(501)이 제4 발광소자(28)의 발광면(601)보다 더 높게 위치될 수 있다. 이와 같이 제1 내지 제4 발광소자(25 내지 28) 사이의 발광면(501, 601)의 위치가 다르게 됨에 따라, 제1 내지 제4 발광소자(25 내지 28)에서 동일한 광 출력의 광이 방출되더라도, 타겟 지점에서 볼 때 제1 내지 제3 발광소자(25 내지 27)보다 제4 발광소자(28)의 광속이 작아 원하는 식물 성장 제어가 어려울 수 있다. Since the thickness T1 of the first vertical light emitting device 50 is greater than the thickness T2 of the second vertical light emitting device 60, the light emitting surface 501 of the first to third light emitting devices 25 to 27 ) may be positioned higher than the light emitting surface 601 of the fourth light emitting element 28. As the positions of the light emitting surfaces 501 and 601 between the first to fourth light emitting devices 25 to 28 are changed in this way, light with the same light output is emitted from the first to fourth light emitting devices 25 to 28. Even so, the luminous flux of the fourth light-emitting device 28 is smaller than that of the first to third light-emitting devices 25 to 27 when viewed from the target point, so desired plant growth control may be difficult.

이러한 문제점을 해결하기 위해, 실시예에서는 제1 내지 제4 발광소자(25 내지 28)의 발광면(501, 601)이 동일하게 위치되도록 할 수 있다.To solve this problem, in the embodiment, the light emitting surfaces 501 and 601 of the first to fourth light emitting devices 25 to 28 may be positioned identically.

이를 위해, 도 5에 도시한 바와 같이, 제1 전극패드(13 내지 16)의 두께(t1)가 달라질 수 있다. 예컨대, 제1 발광소자(25), 제2 발광소자(26) 및 제3 발광소자(27)가 실장되는 제1 전극패드(13, 14, 15)의 두께(t1)는 동일할 수 있다. 제1 전극패드(13, 14, 15)의 두께(t1)는 제4 발광소자(28)가 실장되는 제1 전극패드(16)의 두께(t2)와 다를 수 있다. To this end, as shown in FIG. 5, the thickness t1 of the first electrode pads 13 to 16 may vary. For example, the thickness t1 of the first electrode pads 13, 14, and 15 on which the first light-emitting device 25, the second light-emitting device 26, and the third light-emitting device 27 are mounted may be the same. The thickness t1 of the first electrode pads 13, 14, and 15 may be different from the thickness t2 of the first electrode pad 16 on which the fourth light emitting device 28 is mounted.

예컨대, 제4 발광소자(28)가 실장되는 제1 전극패드(16)의 두께(t2)는 제2 발광소자(26) 및 제3 발광소자(27)가 실장되는 제1 전극패드(13, 14, 15)의 두께(t1)보다 클 수 있다. 구체적으로, 제4 발광소자(28)가 실장되는 제1 전극패드(16)의 두께(t2)는 제4 발광소자(28)의 발광면(601)이 제1 발광소자(25), 제2 발광소자(28) 및 제3 발광소자(27)의 발광면(501)과 동일하게 위치되도록 제2 발광소자(25) 및 제3 발광소자(26)가 실장되는 제1 전극패드(13, 14, 15)의 두께(t1)보다 클 수 있다.For example, the thickness t2 of the first electrode pad 16 on which the fourth light-emitting device 28 is mounted is the first electrode pad 13 on which the second light-emitting device 26 and the third light-emitting device 27 are mounted. 14, 15) may be larger than the thickness (t1). Specifically, the thickness (t2) of the first electrode pad 16 on which the fourth light-emitting device 28 is mounted is such that the light-emitting surface 601 of the fourth light-emitting device 28 is the first light-emitting device 25 and the second light-emitting device 25. First electrode pads 13 and 14 on which the second light-emitting element 25 and the third light-emitting element 26 are mounted so as to be positioned identically to the light-emitting surface 501 of the light-emitting element 28 and the third light-emitting element 27. , 15) may be larger than the thickness (t1).

예컨대, 제1 발광소자(25)의 두께(T1)와 제1 발광소자(25)가 실장된 제1 전극패드(13)의 두께(t1)의 합은 제4 발광소자(28)의 두께(T2)와 제4 발광소자(28)가 실장된 제1 전극패드(16)의 두께(t2)의 합은 동일할 수 있다. 예컨대, 제2발광소자(26)의 두께(T1)와 제2발광소자(26)가 실장된 제1 전극패드(14의 두께(t1)의 합은 제4 발광소자(28)의 두께(2)와 제4 발광소자(28)가 실장된 제1 전극패드(16)의 두께(t2)의 합은 동일할 수 있다. 예컨대, 제3발광소자(27)의 두께(T1)와 제3발광소자(27)가 실장된 제1 전극패드(15의 두께(t1)의 합은 제4 발광소자(28)의 두께(2)와 제4 발광소자(28)가 실장된 제1 전극패드(16)의 두께(t2)의 합은 동일할 수 있다. 이를 수식으로 나타내면 수학식 1과 같다.For example, the sum of the thickness T1 of the first light emitting device 25 and the thickness T1 of the first electrode pad 13 on which the first light emitting device 25 is mounted is the thickness of the fourth light emitting device 28 ( The sum of the thickness T2) and the thickness t2 of the first electrode pad 16 on which the fourth light emitting device 28 is mounted may be the same. For example, the sum of the thickness T1 of the second light-emitting device 26 and the thickness T1 of the first electrode pad 14 on which the second light-emitting device 26 is mounted is the thickness of the fourth light-emitting device 28 (2). ) and the thickness (t2) of the first electrode pad 16 on which the fourth light emitting device 28 is mounted may be equal to the thickness (T1) of the third light emitting device 27 and the third light emitting device. The sum of the thickness (t1) of the first electrode pad 15 on which the element 27 is mounted is the thickness (2) of the fourth light-emitting element 28 and the first electrode pad 16 on which the fourth light-emitting element 28 is mounted. ) The sum of the thicknesses (t2) may be the same as Equation 1.

[수학식 1][Equation 1]

T1+t1= T2+t2T1+t1=T2+t2

예컨대, 제1 내지 제3 발광소자(25 내지 27) 각각의 두께(T1)와 제4 발광소자(28)의 두께(T2) 사이의 차이(α)는 수학식 2와 같이 나타낼 수 있다.For example, the difference (α) between the thickness (T1) of each of the first to third light emitting devices (25 to 27) and the thickness (T2) of the fourth light emitting device (28) can be expressed as Equation 2.

[수학식 2][Equation 2]

α=T1-T2α=T1-T2

예컨대, 제1 내지 제3 발광소자(25 내지 27) 각각이 실장되는 제1 전극패드(13, 14, 15)의 두께(t1)와 제4 발광소자(28)가 실장되는 제1 전극패드(16)의 두께(t2) 사이의 차이(β)는 수학식 3과 같이 나타낼 수 있다.For example, the thickness t1 of the first electrode pads 13, 14, and 15 on which each of the first to third light emitting elements 25 to 27 are mounted and the first electrode pad on which the fourth light emitting element 28 is mounted ( The difference (β) between the thicknesses (t2) of 16) can be expressed as Equation 3.

[수학식 3][Equation 3]

β=t2-t1β=t2-t1

수학식 2를 수학식 1에 대입하면, 수학식 4와 같다.Substituting equation 2 into equation 1, it becomes equation 4.

[수학식 4][Equation 4]

α+T2+t1=T2+t2α+T2+t1=T2+t2

α=t2-t1α=t2-t1

수학식 3과 수학식 4로부터, 수학식 5가 산출될 수 있다.From Equation 3 and Equation 4, Equation 5 can be calculated.

[수학식 5][Equation 5]

α= βα=β

즉, 제1 내지 제3 발광소자(25 내지 27) 각각의 두께(T1)와 제4 발광소자(28)의 두께(T2) 사이의 차이(α)는 제1 내지 제3 발광소자(25 내지 27) 각각이 실장되는 제1 전극패드(13, 14, 15)의 두께(t1)와 제4 발광소자(28)가 실장되는 제1 전극패드(16)의 두께(t2) 사이의 차이(β)와 동일할 수 있다. That is, the difference (α) between the thickness T1 of each of the first to third light emitting devices 25 to 27 and the thickness T2 of the fourth light emitting device 28 is the difference α between the first to third light emitting devices 25 to 27. 27) Difference (β) between the thickness (t1) of the first electrode pads (13, 14, 15) on which each is mounted and the thickness (t2) of the first electrode pad (16) on which the fourth light emitting element (28) is mounted ) may be the same as

실시예에 따르면, 제1 내지 제3 발광소자(25 내지 27) 각각의 두께(T1)가 제4 발광소자의 두께(T2)보다 두꺼워진 α만큼 제4 발광소자(28)가 실장되는 제1 전극패드(16)의 두께(t2)를 제1 내지 제3 발광소자(25 내지 27) 각각이 실장되는 제1 전극패드(13, 14, 15)의 두께(t1)보다 β만큼 두껍게 형성하여 줌으로써, 제1 내지 제4 발광소자(25 내지 28) 모두의 발광면(501, 601)이 동일 면상에 위치되어, 타겟에 동일하게 균일한 광속이 전달되도록 하여 최적의 식물 성장 제어가 가능하다.According to an embodiment, the fourth light-emitting device 28 is mounted by an amount α in which the thickness T1 of each of the first to third light-emitting devices 25 to 27 is thicker than the thickness T2 of the fourth light-emitting device. By forming the thickness t2 of the electrode pad 16 to be thicker than the thickness t1 of the first electrode pads 13, 14, and 15 on which each of the first to third light emitting elements 25 to 27 are mounted, by β. , the light-emitting surfaces 501 and 601 of all of the first to fourth light-emitting elements 25 to 28 are located on the same surface, so that a uniform light flux is transmitted to the target, enabling optimal plant growth control.

한편, 제4 발광소자(28)가 실장되는 제1 전극패드(16)의 두께(t2)가 제1 내지 제3 발광소자(25 내지 27)가 실장되는 제1 전극패드(13 내지 15)의 두께(t1)보다 두껍게 하여 주어 제4 발광소자(28)가 실장되는 제1 전극패드(16)의 면적이 상대적으로 작은 것을 보완하여 줄 수 있다. 즉, 제1 내지 제3 발광소자(25 내지 27) 각각이 실장되는 제1 전극패드(13, 14, 15)의 면적보다 작은 면적을 갖는 제4 발광소자(28)가 실장되는 제1 전극패드(16)의 두께(t2)를 제1 전극패드(13, 14, 15)의 두께(t1)보다 두껍게 하여 주어, 전체적인 볼륨(volume)을 증대시켜 제1 전극패드(13, 14, 15) 못지 않게 제4 발광소자(28)에서 발생된 열 방출 성능을 향상시킬 수 있다.Meanwhile, the thickness t2 of the first electrode pad 16 on which the fourth light-emitting device 28 is mounted is equal to that of the first electrode pads 13 through 15 on which the first to third light-emitting devices 25 to 27 are mounted. By making it thicker than the thickness t1, the relatively small area of the first electrode pad 16 on which the fourth light emitting device 28 is mounted can be compensated for. That is, the first electrode pad on which the fourth light-emitting device 28 is mounted, which has an area smaller than the area of the first electrode pads 13, 14, and 15 on which the first to third light-emitting devices 25 to 27 are respectively mounted. By making the thickness (t2) of (16) thicker than the thickness (t1) of the first electrode pads (13, 14, and 15), the overall volume is increased to be as large as the first electrode pads (13, 14, and 15). Therefore, the heat dissipation performance generated by the fourth light emitting device 28 can be improved.

실시예에 따르면, 제1 내지 제4 발광소자(25 내지 28)가 서로 상이한 타입의 수직형 발광소자를 포함하도록 하여, 제1 내지 제4 발광소자(25 내지 28)가 실장되는 제1 전극패드(13 내지 16)의 면적을 달리함으로써, 제1 전극패드(13 내지 16)의 둘레에서 제2 전극패드(181, 18b, 18c, 18d) 및 제3 전극패드(19a 내지 19d)의 레이아웃을 최적화할 수 있다. According to an embodiment, the first to fourth light emitting devices 25 to 28 include vertical light emitting devices of different types, so that the first electrode pad on which the first to fourth light emitting devices 25 to 28 are mounted. By varying the area of (13 to 16), the layout of the second electrode pads (181, 18b, 18c, 18d) and the third electrode pads (19a to 19d) around the first electrode pads (13 to 16) is optimized. can do.

<제1 수직형 발광소자><First vertical light emitting device>

도 6은 실시예에 따른 발광소자 패키지에서 제1 수직형 발광소자를 도시한 단면도이다.Figure 6 is a cross-sectional view showing a first vertical light-emitting device in a light-emitting device package according to an embodiment.

도 6을 참조하면, 제1 수직형 발광소자(50)는 발광구조물(510), 윈도우 반도체층(515), 미러층(521), 전도성 접촉층(523), 본딩층(540), 전도성 지지층(550), 및 보호층(580)을 포함할 수 있다.Referring to FIG. 6, the first vertical light emitting device 50 includes a light emitting structure 510, a window semiconductor layer 515, a mirror layer 521, a conductive contact layer 523, a bonding layer 540, and a conductive support layer. (550), and may include a protective layer (580).

발광구조물(510)은 제1 도전형 반도체층(511), 활성층(512), 제2 도전형 반도체층(513)을 포함할 수 있다. 활성층(512)은 제1 도전형 반도체층(511)과 제2 도전형 반도체층(513) 사이에 배치될 수 있다. 활성층(512)은 제1 도전형 반도체층(511) 아래에 배치될 수 있으며, 제2 도전형 반도체층(513)은 활성층(512) 아래에 배치될 수 있다.The light emitting structure 510 may include a first conductive semiconductor layer 511, an active layer 512, and a second conductive semiconductor layer 513. The active layer 512 may be disposed between the first conductive semiconductor layer 511 and the second conductive semiconductor layer 513. The active layer 512 may be disposed under the first conductive semiconductor layer 511, and the second conductive semiconductor layer 513 may be disposed under the active layer 512.

예로서, 제1 도전형 반도체층(511)이 제1 도전형 도펀트로서 n형 도펀트가 첨가된 n형 반도체층으로 형성되고, 제2 도전형 반도체층(513)이 제2 도전형 도펀트로서 p형 도펀트가 첨가된 p형 반도체층으로 형성될 수 있다. 또한 제1 도전형 반도체층(511)이 p형 반도체층으로 형성되고, 제2 도전형 반도체층(513)이 n형 반도체층으로 형성될 수도 있다.For example, the first conductivity type semiconductor layer 511 is formed of an n-type semiconductor layer to which an n-type dopant is added as a first conductivity type dopant, and the second conductivity type semiconductor layer 513 is formed of p as a second conductivity type dopant. It may be formed as a p-type semiconductor layer to which a type dopant is added. Additionally, the first conductivity type semiconductor layer 511 may be formed as a p-type semiconductor layer, and the second conductivity type semiconductor layer 513 may be formed as an n-type semiconductor layer.

제1 도전형 반도체층(511)은 예를 들어, n형 반도체층을 포함할 수 있다. 제1 도전형 반도체층(511)은 화합물 반도체로 구현될 수 있다. 제1 도전형 반도체층(511)은 예로서, II족-VI족 원소의 화합물 반도체 및 III족-V족 원소의 화합물 반도체 중 적어도 하나로 구현될 수 있다. 예컨대, 제1 도전형 반도체층(511)은 인(P)계의 반도체로서, (AlxGa1-x)yIn1-yP(0≤x≤1, 0≤y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 제1 도전형 반도체층(511)은 조성식에서 y는 0.5의 값을 갖고, x는 0.5 내지 0.8의 값을 가질 수도 있다. 제1 도전형 반도체층(511)은 예를 들어 AlGaInP, AlInP, GaP, GaInP 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.The first conductive semiconductor layer 511 may include, for example, an n-type semiconductor layer. The first conductive semiconductor layer 511 may be implemented as a compound semiconductor. For example, the first conductive semiconductor layer 511 may be implemented as at least one of a compound semiconductor of group II-VI elements and a compound semiconductor of group III-V elements. For example, the first conductive semiconductor layer 511 is a phosphorus (P)-based semiconductor, and has a composition formula of (Al x Ga 1-x ) y In 1-y P (0≤x≤1, 0≤y≤1) It can be implemented with a semiconductor material having. In the composition formula of the first conductive semiconductor layer 511, y may have a value of 0.5, and x may have a value of 0.5 to 0.8. The first conductive semiconductor layer 511 may be selected from, for example, AlGaInP, AlInP, GaP, GaInP, etc., and may be doped with an n-type dopant such as Si, Ge, Sn, Se, or Te.

활성층(512)은 제1 도전형 반도체층(511)을 통해서 주입되는 전자(또는 정공)와 제2 도전형 반도체층(513)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 활성층(512)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band gap) 차이에 의해서 빛을 방출하는 층이다. 활성층(512)은 단일 우물 구조, 다중 우물 구조, 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.The active layer 512 is formed by meeting electrons (or holes) injected through the first conductive semiconductor layer 511 and holes (or electrons) injected through the second conductive semiconductor layer 513. It is a layer that emits light due to the difference in the band gap of the energy band depending on the forming material. The active layer 512 may be formed in any one of a single well structure, a multi-well structure, a quantum dot structure, or a quantum wire structure, but is not limited thereto.

활성층(512)은 화합물 반도체로 구현될 수 있다. 활성층(512)은 예로서 II족-VI족 및 III족-V족 원소의 화합물 반도체 중 적어도 하나로 구현될 수 있다. 활성층(512)은 예로서 (AlxGa1-x)yIn1-yP(0≤x≤1, 0≤y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 활성층(512)은 인(P)계 반도체로서, 예를 들어 AlGaInP, AlInP, GaP, GaInP 등에서 선택될 수 있다. 활성층(512)이 다중 우물 구조로 구현된 경우, 활성층(512)은 복수의 우물층과 복수의 장벽층이 적층되어 구현될 수 있다. 활성층(512)은 적색 대역의 피크 파장 예컨대, 600nm 내지 680nm 범위의 광을 발광할 수 있다.The active layer 512 may be implemented as a compound semiconductor. For example, the active layer 512 may be implemented with at least one of compound semiconductors of group II-VI and group III-V elements. For example, the active layer 512 may be implemented as a semiconductor material having a composition formula of (Al x Ga 1-x ) y In 1-y P (0≤x≤1, 0≤y≤1). The active layer 512 is a phosphorus (P)-based semiconductor and may be selected from, for example, AlGaInP, AlInP, GaP, GaInP, etc. When the active layer 512 is implemented as a multi-well structure, the active layer 512 may be implemented by stacking a plurality of well layers and a plurality of barrier layers. The active layer 512 may emit light with a peak wavelength in the red band, for example, in the range of 600 nm to 680 nm.

제2 도전형 반도체층(513)은 예를 들어, p형 반도체층으로 구현될 수 있다. 제2 도전형 반도체층(513)은 화합물 반도체로 구현될 수 있다. 제2 도전형 반도체층(513)은 예로서 II족-VI족 원소의 화합물 반도체 및 III족-V족 원소의 화합물 반도체 중 적어도 하나로 구현될 수 있다. 예컨대, 제2 도전형 반도체층(513)은 (AlxGa1-x)yIn1-yP(0≤x≤1, 0≤y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 제2 도전형 반도체층(513)은 인(P)계 반도체로서, 예를 들어 AlGaInP, AlInP, GaP, GaInP 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba, C 등의 p형 도펀트가 도핑될 수 있다. 예로서, 발광구조물(510)은 알루미늄(Al), 갈륨(Ga), 인듐(In), 인(P)으로부터 선택된 적어도 두 개 이상의 원소를 포함하여 구현될 수 있다.The second conductive semiconductor layer 513 may be implemented as, for example, a p-type semiconductor layer. The second conductive semiconductor layer 513 may be implemented as a compound semiconductor. For example, the second conductive semiconductor layer 513 may be implemented as at least one of a compound semiconductor of group II-VI elements and a compound semiconductor of group III-V elements. For example, the second conductive semiconductor layer 513 may be implemented with a semiconductor material having the composition formula (Al x Ga 1-x ) y In 1-y P (0≤x≤1, 0≤y≤1) . The second conductive semiconductor layer 513 is a phosphorus (P)-based semiconductor, and may be selected from, for example, AlGaInP, AlInP, GaP, GaInP, etc., and may be a p-type dopant such as Mg, Zn, Ca, Sr, Ba, or C. may be doped. For example, the light emitting structure 510 may be implemented by including at least two or more elements selected from aluminum (Al), gallium (Ga), indium (In), and phosphorus (P).

한편, 제1 도전형 반도체층(511)이 p형 반도체층을 포함하고 제2 도전형 반도체층(513)이 n형 반도체층을 포함할 수도 있다. 또한, 제2 도전형 반도체층(513) 아래에는 n형 또는 p형 반도체층을 포함하는 반도체층이 더 형성될 수도 있다. 이에 따라, 발광구조물(510)은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한, 제1 도전형 반도체층(511) 및 제2 도전형 반도체층(513) 내의 불순물의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 발광구조물(510)의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.Meanwhile, the first conductive semiconductor layer 511 may include a p-type semiconductor layer and the second conductive semiconductor layer 513 may include an n-type semiconductor layer. Additionally, a semiconductor layer including an n-type or p-type semiconductor layer may be further formed under the second conductivity type semiconductor layer 513. Accordingly, the light emitting structure 510 may have at least one of np, pn, npn, and pnp junction structures. Additionally, the doping concentration of impurities in the first conductivity type semiconductor layer 511 and the second conductivity type semiconductor layer 513 may be formed uniformly or non-uniformly. That is, the structure of the light emitting structure 510 can be formed in various ways, and is not limited thereto.

실시 예에 따른 발광소자는 반도체 재질의 윈도우 반도체층(515)을 포함할 수 있다. 윈도우 반도체층(515)은 (AlxGa1-x)yIn1-yP(0≤x≤1, 0≤y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 윈도우 반도체층(515)은, 예를 들어 AlGaInP, AlInP, GaP, GaInP 등에서 선택될 수 있다. 윈도우 반도체층(515)은 제2 도전형 반도체층(513) 아래에 배치될 수 있다. 윈도우 반도체층(515)은 전도성 반도체로서, 전류 퍼짐 효과를 제공할 수 있다. The light emitting device according to the embodiment may include a window semiconductor layer 515 made of a semiconductor material. The window semiconductor layer 515 may be implemented with a semiconductor material having the composition formula (Al x Ga 1-x ) y In 1-y P (0≤x≤1, 0≤y≤1). The window semiconductor layer 515 may be selected from, for example, AlGaInP, AlInP, GaP, GaInP, etc. The window semiconductor layer 515 may be disposed below the second conductive semiconductor layer 513. The window semiconductor layer 515 is a conductive semiconductor and can provide a current spreading effect.

실시 예에 따른 윈도우 반도체층(515)은 P형 도펀트로서, 카본을 포함할 수 있다. 카본의 도펀트 농도는 제2 도전형 반도체층(513)에 도프된 도펀트 농도보다 높은 농도로 첨가될 수 있으며, 예컨대 5E18cm-3 내지 1E20cm-3 범위로 형성될 수 있다. 이러한 윈도우 반도체층(515)은 고 농도의 도펀트에 의해 전류를 효과적으로 확산시켜 줄 수 있다. 또한 윈도우 반도체층(515)은 제2 도전형 반도체층(513)의 두께보다 두껍게 배치될 수 있으며, 0.2㎛ 내지 0.5㎛ 범위 예컨대 0.22㎛±0.02㎛ 범위의 두께(T1)로 형성될 수 있다. 윈도우 반도체층(515)이 두께(T1)의 범위보다 얇은 경우 전류 확산 효과가 저하될 수 있으며, 두께(T1)의 범위보다 초과된 경우 광 추출 효율이 저하될 수 있다.The window semiconductor layer 515 according to the embodiment is a P-type dopant and may include carbon. The dopant concentration of carbon may be higher than the dopant concentration doped in the second conductive semiconductor layer 513, and may be, for example, in the range of 5E18 cm -3 to 1E20 cm -3 . This window semiconductor layer 515 can effectively diffuse current by using a high concentration of dopant. Additionally, the window semiconductor layer 515 may be disposed to be thicker than the thickness of the second conductive semiconductor layer 513, and may be formed to have a thickness (T1) in the range of 0.2㎛ to 0.5㎛, for example, 0.22㎛ ± 0.02㎛. If the window semiconductor layer 515 is thinner than the thickness T1, the current diffusion effect may be reduced, and if the window semiconductor layer 515 is thinner than the thickness T1, light extraction efficiency may be reduced.

윈도우 반도체층(515)의 하부 외곽부(515A)는 상면보다 넓은 너비로 배치될 수 있어, 발광구조물(510)과 반사층(530) 사이의 거리를 이격시켜 줄 수 있다. 이에 따라 발광구조물(510)의 측벽은 보호될 수 있다.The lower outer portion 515A of the window semiconductor layer 515 may be disposed to have a wider width than the upper surface, thereby increasing the distance between the light emitting structure 510 and the reflective layer 530. Accordingly, the sidewall of the light emitting structure 510 can be protected.

윈도우 반도체층(515)의 아래에는 미러층(521), 전도성 접촉층(523), 반사층(530), 본딩층(540) 및 전도성 지지층(550)이 배치된다. A mirror layer 521, a conductive contact layer 523, a reflective layer 530, a bonding layer 540, and a conductive support layer 550 are disposed below the window semiconductor layer 515.

미러층(521)은 발광구조물(510) 아래에 배치되며, 미러층(521)은 발광구조물(510)으로부터 입사된 광을 발광구조물(510) 방향으로 반사시켜 주게 된다. 미러층(521)은 발광구조물(510) 및 윈도우 반도체층(515)의 굴절률보다 낮은 굴절률을 가진 재질을 포함하며, 저 굴절률층, 금속 산화물층, 및 금속 질화물층 중 적어도 하나를 포함할 수 있다. The mirror layer 521 is disposed below the light emitting structure 510, and the mirror layer 521 reflects light incident from the light emitting structure 510 in the direction of the light emitting structure 510. The mirror layer 521 includes a material with a lower refractive index than that of the light emitting structure 510 and the window semiconductor layer 515, and may include at least one of a low refractive index layer, a metal oxide layer, and a metal nitride layer. .

미러층(521)은 분산형 브래그 반사(distributed bragg reflector: DBR)층으로 형성될 수 있으며, 분산형 브래그 반사층은 서로 다른 굴절률을 갖는 두 유전체층이 교대로 배치된 구조이며, 각 유전체층은 Si, Zr, Ta, Ti 및 Al로 구성된 그룹으로부터 선택된 원소의 산화물 또는 질화물일 수 있으며, 구체적으로, SiO2층, Si3N4층, TiO2층, Al2O3층, 및 MgO층 중 어느 하나를 포함할 수 있다. 유전체층 각각은 λ/4n의 두께로 형성될 수 있으며, λ은 활성층에서 방출된 광의 파장이며, n은 각 유전체층의 굴절률을 나타낸다.The mirror layer 521 may be formed of a distributed Bragg reflector (DBR) layer. The distributed Bragg reflector layer has a structure in which two dielectric layers with different refractive indices are alternately arranged, and each dielectric layer is made of Si and Zr. , may be an oxide or nitride of an element selected from the group consisting of Ta, Ti, and Al, and specifically, any one of SiO 2 layer, Si 3 N 4 layer, TiO 2 layer, Al 2 O 3 layer, and MgO layer. It can be included. Each dielectric layer can be formed with a thickness of λ/4n, where λ is the wavelength of light emitted from the active layer, and n represents the refractive index of each dielectric layer.

전도성 접촉층(523)은 윈도우 반도체층(515)과 접촉 예컨대, 오믹 접촉되도록 구현될 수 있다. 전도성 접촉층(523)은 윈도우 반도체층(515)과 접촉되어, 발광구조물(510)에 전기적으로 연결될 수 있다. 전도성 접촉층(523)은 복수의 접촉부가 서로 이격된 구조로 제공되고, 각 접촉부가 미러층(521)을 관통하게 된다. 전도성 접촉층(523)의 각 접촉부는 탑뷰 형상이 도트형, 원형 또는 다각형 형상일 수 있으며, 이에 대해 한정하지는 않는다.The conductive contact layer 523 may be implemented to be in contact with the window semiconductor layer 515, for example, in ohmic contact. The conductive contact layer 523 may be in contact with the window semiconductor layer 515 and electrically connected to the light emitting structure 510. The conductive contact layer 523 is provided in a structure where a plurality of contact parts are spaced apart from each other, and each contact part penetrates the mirror layer 521. The top view shape of each contact portion of the conductive contact layer 523 may be dot-shaped, circular, or polygonal, but is not limited thereto.

전도성 접촉층(523)의 각 접촉부는 반사층(530)에 의해 서로 연결되며, 제1 전극(560)과 수직 방향으로 오버랩되지 않은 영역에 배치된다. 미러층(521)은 제1 전극(560)과 수직 방향으로 오버랩되는 영역에 배치될 수 있다. 이에 따라 미러층(521)은 전도성 지지층(550)으로부터 공급되는 전류를 블록킹하고, 전도성 접촉층(523)의 각 접촉부는 전류를 고르게 분배하여 공급하게 된다.Each contact portion of the conductive contact layer 523 is connected to each other by the reflective layer 530 and is disposed in an area that does not overlap the first electrode 560 in the vertical direction. The mirror layer 521 may be disposed in an area that overlaps the first electrode 560 in the vertical direction. Accordingly, the mirror layer 521 blocks the current supplied from the conductive support layer 550, and each contact part of the conductive contact layer 523 evenly distributes and supplies the current.

전도성 접촉층(523)은 윈도우 반도체층(515)의 굴절률보다 낮은 굴절률을 갖는 금속, 투과성 금속 질화물 또는 투과성 금속 산화물로 형성될 수 있다. 전도성 접촉층(523)은 투과도가 80% 이상인 금속 또는 비 금속재질이며, 미러층(521)과 다른 재질로 형성될 수 있으며, 예컨대 ITO(Indium-Tin-Oxide), AuBe, GeAu, AuZn, IZO(Indium-Zinc-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), GZO(Gallium-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide) 등의 물질 중에서 선택된 적어도 어느 하나를 포함할 수 있다. The conductive contact layer 523 may be formed of a metal having a lower refractive index than that of the window semiconductor layer 515, a transparent metal nitride, or a transparent metal oxide. The conductive contact layer 523 is made of a metal or non-metallic material with a transmittance of 80% or more, and may be formed of a material different from the mirror layer 521, such as ITO (Indium-Tin-Oxide), AuBe, GeAu, AuZn, IZO. (Indium-Zinc-Oxide), AZO (Aluminum-Zinc-Oxide), ATO (Antimony-Tin-Oxide), IZTO (Indium-Zinc-Tin-Oxide), IAZO (Indium-Aluminum-Zinc-Oxide), GZO ( It may contain at least one selected from materials such as Gallium-Zinc-Oxide), IGZO (Indium-Gallium-Zinc-Oxide), IGTO (Indium-Gallium-Tin-Oxide), and AZO (Aluminum-Zinc-Oxide). .

전도성 접촉층(523)은 윈도우 반도체층(515)의 두께보다 얇은 두께로 형성될 수 있으며, 예컨대, 전도성 접촉층(523)의 두께(T2)가 범위를 초과하면 광 흡수율이 증가되어 투과도 및 광량이 저하되며, 또한 너무 얇으면 반사층(530)의 물질이 확산될 수 있고 전기적인 특성이 저하될 수 있다. The conductive contact layer 523 may be formed to be thinner than the thickness of the window semiconductor layer 515. For example, if the thickness T2 of the conductive contact layer 523 exceeds the range, the light absorption rate increases, thereby increasing the transmittance and light quantity. This decreases, and if it is too thin, the material of the reflective layer 530 may diffuse and the electrical characteristics may deteriorate.

전도성 접촉층(523)과 윈도우 반도체층(515) 사이의 접촉 면적은 전도성 접촉층(523)과 전극패드(570) 사이의 거리에 비례하여 증가될 수 있다. 예를 들면, 접촉 면적은 전도성 접촉층(523)와 전극패드(570) 사이의 거리가 가까우면 가까울수록 접촉 면적은 감소하고, 반대로 멀어지면 멀어질수록 접촉 면적은 증가될 수 있다. 이때 접촉 면적의 증가 비율은 선형적으로 증가되거나, 비 선형적으로 증가되거나 단계적으로 증가될 수 있으며, 이에 대해 한정하지는 않는다. The contact area between the conductive contact layer 523 and the window semiconductor layer 515 may be increased in proportion to the distance between the conductive contact layer 523 and the electrode pad 570. For example, the contact area may decrease as the distance between the conductive contact layer 523 and the electrode pad 570 becomes closer, and conversely, as the distance between the conductive contact layer 523 and the electrode pad 570 increases, the contact area may increase. At this time, the rate of increase in contact area may be increased linearly, non-linearly, or stepwise, but is not limited thereto.

또는 전도성 접촉층(523)은 전극패드(570)에 수직한 영역에 가까워질수록 윈도우 반도체층(515)와의 접촉 면적은 작아지고, 전극패드(570)에 수직한 영역에 멀어질수록 윈도우 반도체층(515)와의 접촉 면적은 증가할 수 있다.Alternatively, the contact area of the conductive contact layer 523 with the window semiconductor layer 515 becomes smaller as it approaches the area perpendicular to the electrode pad 570, and as the conductive contact layer 523 gets closer to the area perpendicular to the electrode pad 570, the window semiconductor layer becomes smaller. The contact area with (515) can be increased.

전도성 접촉층(523)의 아래에는 반사층(530)이 배치되며, 반사층(530)은 전도성 접촉층(523)의 하면과 접촉된다. 반사층(530)은 반사도가 80% 이상인 높은 금속 예컨대, Ag, Au 또는 Al를 포함한다. A reflective layer 530 is disposed below the conductive contact layer 523, and the reflective layer 530 is in contact with the lower surface of the conductive contact layer 523. The reflective layer 530 includes a high metal having a reflectivity of 80% or more, such as Ag, Au, or Al.

반사층(530)과 전도성 접촉층(523)은 무지향성 반사((ODR: Omni Directional Reflector layer) 구조로 적층될 수 있다. 무지향성 반사 구조는 금속 재질의 반사층(530)과 그 반사층(530) 상에 형성된 저굴절률층인 전도성 접촉층(523)을 포함한 구조일 수 있다. 금속 반사층은 Ag, Au 또는 Al일 수 있으며, 저굴절률층은 상기에 개시된 투과성 금속 산화물 또는 투과성 금속 질화물을 포함할 수 있다. 이러한 반사층(520)과 전도성 접촉층(523) 사이의 계면에서 전 방위 반사각을 개선시켜 줄 수 있다. 또한 분산형 브래그 반사 구조와 무지향성 반사 구조를 구비함으로써, TE(Transverse Electric)-TM(Transverse Magnetic) 편광에 대한 반사 특성을 개선시켜 주어, 광 추출을 향상시켜 줄 수 있다. 이에 따라 적색 파장 대역에서 100%의 광 반사율을 갖는 발광 소자를 제공할 수 있다.The reflective layer 530 and the conductive contact layer 523 may be laminated in an Omni Directional Reflector layer (ODR) structure. The omni-directional reflective structure includes a reflective layer 530 made of a metal and the reflective layer 530 on the reflective layer 530. The metal reflective layer may be Ag, Au, or Al, and the low refractive index layer may include the transparent metal oxide or transparent metal nitride disclosed above. In addition, by providing a distributed Bragg reflection structure and an omnidirectional reflection structure, it is possible to improve the omnidirectional reflection angle at the interface between the reflection layer 520 and the conductive contact layer 523. Transverse Magnetic) By improving the reflection characteristics for polarized light, light extraction can be improved, thereby providing a light emitting device with 100% light reflectance in the red wavelength band.

본딩층(540)은 반사층(530)과 전도성 지지층(550)을 부착시켜 주는 기능을 수행할 수 있다. 본딩층(540)은 예로서, Sn, AuSn, Pd, Al, Ti, Au, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Ta, Ti/Au/In/Au 등의 물질 중에서 선택된 적어도 어느 하나를 포함할 수 있다. The bonding layer 540 may perform the function of attaching the reflective layer 530 and the conductive support layer 550. The bonding layer 540 is, for example, selected from materials such as Sn, AuSn, Pd, Al, Ti, Au, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Ta, Ti/Au/In/Au, etc. It may include at least one selected.

전도성 지지층(550)은 Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W 또는 불순물이 주입된 반도체 기판(예: Si, Ge, GaN, GaAs, ZnO, SiC, SiGe 등) 중에서 선택된 적어도 어느 하나를 포함할 수 있다. 전도성 지지층(550)은 30㎛ 내지 300㎛ 범위로 형성될 수 있으며, 전도성 접촉층(523)부터 전도성 지지층(550)까지의 두께의 80% 이상으로 형성될 수 있다.The conductive support layer 550 is formed on a semiconductor substrate implanted with Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W or impurities (e.g., Si, Ge, GaN, GaAs, ZnO, SiC, SiGe). etc.) may include at least one selected from among them. The conductive support layer 550 may be formed in the range of 30㎛ to 300㎛, and may be formed to be more than 80% of the thickness from the conductive contact layer 523 to the conductive support layer 550.

실시 예에 따른 발광소자는, 발광구조물(510) 위에 배치된 제1 전극(560)과 전극패드(570)를 포함할 수 있다.The light emitting device according to the embodiment may include a first electrode 560 and an electrode pad 570 disposed on the light emitting structure 510.

제1 전극(560)은 제1 도전형 반도체층(511)에 전기적으로 연결될 수 있다. 제1 전극(560)은 제1 도전형 반도체층(511)에 접촉되어 배치될 수 있다. 제1 전극(560)은 제1 도전형 반도체층(511)에 오믹 접촉되어 배치될 수 있다. 제1 전극(560)은 발광구조물(510)과 오믹 접촉되는 영역을 포함할 수 있다. 제1 전극(560)은 제1 도전형 반도체층(511)과 오믹 접촉되는 영역을 포함할 수 있다. 제1 전극(560)은 Ge, Zn, Mg, Ca, Au, Ni, AuGe, AuGe/Ni/Au 등에서 선택된 적어도 어느 하나를 포함할 수 있다. 제1 전극(560)은 도 4와 같이, 서로 다른 방향으로 분기된 암(arm) 패턴으로 형성될 수 있고, 서로 연결된다. The first electrode 560 may be electrically connected to the first conductive semiconductor layer 511. The first electrode 560 may be disposed in contact with the first conductive semiconductor layer 511. The first electrode 560 may be disposed in ohmic contact with the first conductive semiconductor layer 511. The first electrode 560 may include an area in ohmic contact with the light emitting structure 510. The first electrode 560 may include a region in ohmic contact with the first conductive semiconductor layer 511. The first electrode 560 may include at least one selected from Ge, Zn, Mg, Ca, Au, Ni, AuGe, AuGe/Ni/Au, etc. The first electrode 560 may be formed in an arm pattern branched in different directions and connected to each other, as shown in FIG. 4 .

전극패드(570)는 제1 전극(560)에 전기적으로 연결될 수 있다. 전극패드(570)는 제1 전극(560) 위에 배치될 수 있다. 전극패드(570)는 제1 전극(560) 위에 접촉되어 배치될 수 있다. 전극패드(570)는 외부 전원에 연결되어 발광구조물(510)에 전원을 제공할 수 있다. 전극패드(570)는 Cr, V, W, Ti, Zn, Ni, Cu, Al, Au, Mo, Ti/Au/Ti/Pt/Au, Ni/Au/Ti/Pt/Au, Cr/Al/Ni/Cu/Ni/Au 등에서 선택된 적어도 어느 하나를 포함할 수 있다. 전극패드(570)은 형성하지 않고, 제1 전극(560)의 소정 영역을 전극 패드 영역으로 사용할 수 있다. 즉, 전극 패드(7)는 제1 전극(560)의 일부 영역이거나 별도의 패드일 수 있다.The electrode pad 570 may be electrically connected to the first electrode 560. The electrode pad 570 may be disposed on the first electrode 560. The electrode pad 570 may be placed in contact with the first electrode 560 . The electrode pad 570 may be connected to an external power source to provide power to the light emitting structure 510. The electrode pad 570 includes Cr, V, W, Ti, Zn, Ni, Cu, Al, Au, Mo, Ti/Au/Ti/Pt/Au, Ni/Au/Ti/Pt/Au, Cr/Al/ It may include at least one selected from Ni/Cu/Ni/Au, etc. The electrode pad 570 may not be formed, and a predetermined area of the first electrode 560 may be used as the electrode pad area. That is, the electrode pad 7 may be a partial area of the first electrode 560 or may be a separate pad.

실시 예에 따른 발광소자는 보호층(580)을 포함할 수 있다. 보호층(580)은 발광구조물(510)의 상부에 배치될 수 있다. 보호층(580)은 발광구조물(510)의 둘레에 배치될 수 있다. 보호층(580)은 발광구조물(510)의 측면에 배치될 수 있다. 보호층(580)은 윈도우 반도체층(515) 둘레에 배치될 수 있다. 보호층(580)의 일부 영역은 윈도우 반도체층(515)의 일부 영역 위에 배치될 수 있다.A light emitting device according to an embodiment may include a protective layer 580. The protective layer 580 may be disposed on top of the light emitting structure 510. The protective layer 580 may be disposed around the light emitting structure 510. The protective layer 580 may be disposed on the side of the light emitting structure 510. The protective layer 580 may be disposed around the window semiconductor layer 515 . Some areas of the protective layer 580 may be disposed on some areas of the window semiconductor layer 515 .

보호층(580)은 제1 도전형 반도체층(511) 위에 배치될 수 있다. 보호층(580)은 제1 전극(560) 위에 배치될 수 있다. 보호층(580)은 상부면에 제공된 광 추출 구조(R)를 포함할 수 있다. 광 추출 구조는 요철 구조로 지칭될 수도 있고, 또한 러프니스(roughness)로 지칭될 수도 있다. 광 추출 구조는 규칙적으로 배열될 수도 있으며, 또한 랜덤(random)하게 배열될 수도 있다.The protective layer 580 may be disposed on the first conductive semiconductor layer 511. The protective layer 580 may be disposed on the first electrode 560. The protective layer 580 may include a light extraction structure (R) provided on its upper surface. The light extraction structure may be referred to as a concavo-convex structure, and may also be referred to as roughness. The light extraction structures may be arranged regularly or randomly.

실시 예에 의하면, 제1 도전형 반도체층(511)의 상부면이 편평하게 제공되고 보호층(580)에 광 추출 구조(R)가 제공될 수 있다. 즉, 제1 도전형 반도체층(511)의 상부면에는 광 추출 구조가 제공되지 않도록 하고, 보호층(580)에만 광 추출 구조(R)가 제공되도록 구현될 수 있다.According to an embodiment, the upper surface of the first conductive semiconductor layer 511 may be provided flat and the light extraction structure R may be provided in the protective layer 580. That is, the light extraction structure may not be provided on the upper surface of the first conductive semiconductor layer 511, and the light extraction structure R may be provided only on the protective layer 580.

보호층(580)은 산화물 또는 질화물 중에서 적어도 하나를 포함할 수 있다. 보호층(580)은 예로서 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다.The protective layer 580 may include at least one of oxide or nitride. The protective layer 580 is, for example, at least one selected from the group consisting of SiO 2 , Si x O y , Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , TiO 2 , AlN, etc. can be formed.

보호층(580)의 두께는 1㎛ 내지 2㎛ 범위를 갖도록 구현될 수 있다. 보호층(580)의 굴절률은 제1 도전형 반도체층(511)의 굴절률에 비해 낮은 값을 갖도록 구현될 수 있다. 이와 같이 굴절률 차이를 갖도록 구현함으로써, 굴절률 차이에 따른 광 추출 효율을 향상시킬 수 있게 된다.The thickness of the protective layer 580 may be in the range of 1㎛ to 2㎛. The refractive index of the protective layer 580 may be implemented to have a lower value than the refractive index of the first conductivity type semiconductor layer 511. By implementing the refractive index difference in this way, light extraction efficiency according to the refractive index difference can be improved.

예로서, 활성층(512)에서 발광되는 빛의 파장은 적색 파장 대역의 빛을 방출하고, 제1 도전형 반도체층(511)의 두께는 1㎛ 내지 1.5㎛로 제공되고, 보호층(580)의 두께가 제1 도전형 반도체층(511)의 두께에 비하여 더 두껍게 제공될 수 있다. 예로서, 제1 도전형 반도체층(511)은 AlGaInP의 조성식을 갖도록 구현될 수 있으며, 활성층(512)에서 발광되는 빛의 파장은 600nm 내지 630nm의 범위를 갖도록 구현될 수 있다. For example, the wavelength of light emitted from the active layer 512 emits light in a red wavelength band, the thickness of the first conductive semiconductor layer 511 is 1 μm to 1.5 μm, and the thickness of the protective layer 580 is 1 μm to 1.5 μm. The thickness may be thicker than that of the first conductive semiconductor layer 511. For example, the first conductive semiconductor layer 511 may be implemented to have a composition formula of AlGaInP, and the wavelength of light emitted from the active layer 512 may be implemented to have a range of 600 nm to 630 nm.

보호층(580)에 제공된 광 추출 구조는 마이크로 미터의 높이를 갖는 패턴 또는 나노미터의 높이를 갖는 패턴으로 형성될 수 있다. The light extraction structure provided in the protective layer 580 may be formed as a pattern with a height of micrometers or a pattern with a height of nanometers.

한편, 전도성 지지층(550) 및 제1전극패드(570)에 연결된 외부 전원에 의하여 발광구조물(510)에 전원이 인가될 수 있다. 전도성 지지층(550)을 통하여 제2 도전형 반도체층(513)에 전원이 인가될 수 있다. Meanwhile, power may be applied to the light emitting structure 510 by an external power source connected to the conductive support layer 550 and the first electrode pad 570. Power may be applied to the second conductive semiconductor layer 513 through the conductive support layer 550.

또한, 실시 예에 의하면, 제2 도전형 반도체층(513)에 전기적으로 연결된 제2 전극은 전도성 접촉층(523), 반사층(530), 본딩층(540), 전도성 지지층(550)으로 정의할 수 있다.Additionally, according to the embodiment, the second electrode electrically connected to the second conductive semiconductor layer 513 may be defined as a conductive contact layer 523, a reflective layer 530, a bonding layer 540, and a conductive support layer 550. You can.

<제2 수직형 발광소자><Second vertical light emitting device>

도 7은 실시예에 따른 발광소자 패키지에서 제2 수직형 발광소자를 도시한 단면도이다.Figure 7 is a cross-sectional view showing a second vertical light-emitting device in a light-emitting device package according to an embodiment.

도 7을 참조하면, 제2 수직형 발광소자(60)는 상부에 제1 도전형 반도체층(611)과 전기적으로 연결된 제2 전극(625)가 배치되고 하부에 제2 도전형 반도체층(613)과 전기적으로 연결된 제1 전극(이하, 설명의 편의를 위해 제2 전극층(650)으로 설명함)이 배치된 구조를 제공할 수 있다. Referring to FIG. 7, the second vertical light emitting device 60 has a second electrode 625 electrically connected to the first conductive semiconductor layer 611 disposed at the top and a second conductive semiconductor layer 613 at the bottom. ) and a first electrode (hereinafter, described as the second electrode layer 650 for convenience of explanation) electrically connected to the electrode layer 650 may be provided.

제1발광 소자(131)는, 복수의 반도체층(611, 612, 613)을 갖는 발광구조물(610), 발광구조물(610) 아래에 제1 전극층(620), 제1 전극층(620) 아래에 제2 전극층(650), 제1 및 제2전극층(620, 650) 사이에 절연층(641), 및 제1 전극(625)을 포함할 수 있다.The first light-emitting element 131 includes a light-emitting structure 610 having a plurality of semiconductor layers 611, 612, and 613, a first electrode layer 620 below the light-emitting structure 610, and a first electrode layer 620 below the first electrode layer 620. It may include a second electrode layer 650, an insulating layer 641 between the first and second electrode layers 620 and 650, and a first electrode 625.

발광구조물(610)은 제1 도전형 반도체층(611), 활성층(612), 및 제2 도전형 반도체층(613)을 포함할 수 있다. 제1 도전형 반도체층(611)은 n형 도펀트를 갖는 반도체일 수 있으며, 제2 도전형 반도체층(613)은 p형 도펀트를 갖는 반도체일 수 있다. 제1 도전형 반도체층(611)의 상면은 러프(rough)한 요철부(611A)로 형성될 수 있다. 발광구조물(610)은 II족 내지 V족 원소 및 III족 내지 V족 원소의 화합물 반도체 중에서 선택적으로 형성되며, 예컨대 400nm 내지 470nm 범위의 피크 파장을 갖는 청색 광을 생성할 수 있다 제1 및 제2 도전형 반도체층(11,13)은 예컨대, III족-V족 원소의 화합물 반도체를 이용한 반도체층 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, GaP 중 적어도 하나를 포함할 수 있다. 활성층(612)은 우물층/장벽층을 포함하며, 우물층/장벽층의 주기는 예컨대, InGaN/GaN, GaN/AlGaN, AlGaN/AlGaN, InGaN/AlGaN, InGaN/InGaN, AlGaAs/GaA, InGaAs/GaAs, InGaP/GaP, AlInGaP/InGaP, InP/GaAs의 페어 중 적어도 하나를 포함한다. 발광구조물(610)은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.The light emitting structure 610 may include a first conductive semiconductor layer 611, an active layer 612, and a second conductive semiconductor layer 613. The first conductivity type semiconductor layer 611 may be a semiconductor having an n-type dopant, and the second conductivity type semiconductor layer 613 may be a semiconductor having a p-type dopant. The upper surface of the first conductive semiconductor layer 611 may be formed as a rough uneven portion 611A. The light emitting structure 610 is selectively formed from a compound semiconductor of group II to V elements and group III to V elements, and can generate, for example, blue light with a peak wavelength in the range of 400 nm to 470 nm. The conductive semiconductor layers 11 and 13 are, for example, semiconductor layers using a compound semiconductor of group III-V elements, such as GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP. , and may include at least one of GaP. The active layer 612 includes a well layer/barrier layer, and the period of the well layer/barrier layer is, for example, InGaN/GaN, GaN/AlGaN, AlGaN/AlGaN, InGaN/AlGaN, InGaN/InGaN, AlGaAs/GaA, InGaAs/ Includes at least one of the following pairs: GaAs, InGaP/GaP, AlInGaP/InGaP, and InP/GaAs. The light emitting structure 610 can be implemented as any one of an n-p junction structure, a p-n junction structure, an n-p-n junction structure, and a p-n-p junction structure.

제1 전극층(620)은 발광구조물(610)과 제2 전극층(650) 사이에 배치되며, 발광구조물(610)의 제2 도전형 반도체층(613)과 전기적으로 연결되며, 제2 전극층(650)과 전기적으로 절연된다. 제1 전극층(620)은 제1 접촉층(615), 반사층(617) 및 캡핑층(619)를 포함하며, 제1 접촉층(615)는 반사층(617)과 제2 도전형 반도체층(613) 사이에 배치되며, 반사층(617)은 제1 접촉층(615)과 캡핑층(619) 사이에 배치된다. 제1 접촉층(615), 반사층(617) 및 캡핑층(619)은 서로 다른 도전성 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The first electrode layer 620 is disposed between the light emitting structure 610 and the second electrode layer 650, and is electrically connected to the second conductive semiconductor layer 613 of the light emitting structure 610, and the second electrode layer 650 ) and is electrically insulated from The first electrode layer 620 includes a first contact layer 615, a reflective layer 617, and a capping layer 619, and the first contact layer 615 includes a reflective layer 617 and a second conductive semiconductor layer 613. ), and the reflective layer 617 is disposed between the first contact layer 615 and the capping layer 619. The first contact layer 615, the reflective layer 617, and the capping layer 619 may be formed of different conductive materials, but are not limited thereto.

제1 접촉층(615)은 제2 도전형 반도체층(613)에 접촉되며, 예컨대 제2 도전형 반도체층(613)에 오믹 접촉을 형성할 수 있다. 제1 접촉층(615)은 예컨대 전도성 산화막, 전도성 질화물 또는 금속으로 형성될 수 있다. 제1 접촉층(615)은 예로서 ITO(Indium Tin Oxide), ITON(ITO Nitride), IZO(Indium Zinc Oxide), IZON(IZO Nitride), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO, Pt, Ag, Ti 중에서 적어도 하나로 형성될 수 있다.The first contact layer 615 is in contact with the second conductive semiconductor layer 613 and, for example, may form ohmic contact with the second conductive semiconductor layer 613. The first contact layer 615 may be formed of, for example, a conductive oxide film, a conductive nitride, or a metal. The first contact layer 615 is, for example, made of Indium Tin Oxide (ITO), ITO Nitride (ITON), Indium Zinc Oxide (IZO), IZO Nitride (IZON), Aluminum Zinc Oxide (AZO), and Aluminum Gallium Zinc Oxide (AGZO). , IZTO (Indium Zinc Tin Oxide), IAZO (Indium Aluminum Zinc Oxide), IGZO (Indium Gallium Zinc Oxide), IGTO (Indium Gallium Tin Oxide), ATO (Antimony Tin Oxide), GZO (Gallium Zinc Oxide), IZON (IZO) Nitride), ZnO, IrOx, RuOx, NiO, Pt, Ag, Ti.

반사층(617)은 제1 접촉층(615)과 캡핑층(619)에 전기적으로 연결될 수 있다. 반사층(617)은 반사층(617)은 발광구조물(610)로부터 입사되는 빛을 반사시켜 외부로 추출되는 광량을 증가시키는 기능을 수행할 수 있다.The reflective layer 617 may be electrically connected to the first contact layer 615 and the capping layer 619. The reflective layer 617 may function to increase the amount of light extracted to the outside by reflecting light incident from the light emitting structure 610.

반사층(617)은 광 반사율이 70% 이상인 금속으로 형성될 수 있다. 예컨대 반사층(617)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또한, 반사층(617)은 금속 또는 합금과 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide) 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 예를 들어, 실시 예에서 반사층(617)은 Ag, Al, Ag-Pd-Cu 합금, 또는 Ag-Cu 합금 중 적어도 어느 하나를 포함할 수 있다. 예를 들면, 반사층(617)은 Ag 층과 Ni 층이 교대로 형성될 수도 있고, Ni/Ag/Ni, 혹은 Ti 층, Pt 층을 포함할 수 있다. 다른 예로서, 제1 접촉층(615)은 반사층(617) 아래에 형성되고, 적어도 일부가 반사층(617)을 통과하여 제2 도전형 반도체층(613)과 접촉될 수도 있다. 다른 예로서, 반사층(617)은 제1 접촉층(615)의 아래에 배치되고, 일부가 제1 접촉층(615)을 통과하여 제2 도전형 반도체층(613)과 접촉될 수 있다. The reflective layer 617 may be formed of metal with a light reflectance of 70% or more. For example, the reflective layer 617 may be formed of a metal or alloy containing at least one of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, and Hf. In addition, the reflective layer 617 is made of metal or alloy and Indium-Tin-Oxide (ITO), Indium-Zinc-Oxide (IZO), Indium-Zinc-Tin-Oxide (IZTO), and Indium-Aluminum-Zinc-Oxide (IAZO). , multi-layered using light-transmitting conductive materials such as IGZO (Indium-Gallium-Zinc-Oxide), IGTO (Indium-Gallium-Tin-Oxide), AZO (Aluminum-Zinc-Oxide), and ATO (Antimony-Tin-Oxide). can be formed. For example, in an embodiment, the reflective layer 617 may include at least one of Ag, Al, Ag-Pd-Cu alloy, or Ag-Cu alloy. For example, the reflective layer 617 may be formed of Ag layers and Ni layers alternately, or may include Ni/Ag/Ni, Ti layers, or Pt layers. As another example, the first contact layer 615 may be formed under the reflective layer 617, and at least a portion may pass through the reflective layer 617 and contact the second conductive semiconductor layer 613. As another example, the reflective layer 617 may be disposed below the first contact layer 615, and a portion may pass through the first contact layer 615 and contact the second conductive semiconductor layer 613.

실시 예에 따른 발광소자는 반사층(617) 아래에 배치된 캡핑층(capping layer)(619)을 포함할 수 있다. 캡핑층(619)은 반사층(617)의 하면과 접촉되고, 접촉부(634)가 제2 전극(625)과 결합되어, 제2 전극(625)으로부터 공급되는 전원을 전달하는 배선층으로 기능한다. 캡핑층(619)은 금속으로 형성될 수 있으며, 예컨대 Au, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다. The light emitting device according to the embodiment may include a capping layer 619 disposed below the reflective layer 617. The capping layer 619 is in contact with the lower surface of the reflective layer 617, and the contact portion 634 is combined with the second electrode 625 to function as a wiring layer that transmits power supplied from the second electrode 625. The capping layer 619 may be formed of a metal, and may include, for example, at least one of Au, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, and Mo materials.

캡핑층(619)의 접촉부(634)는 발광구조물(610)과 수직 방향으로 오버랩되지 않는 영역에 배치되며, 제2 전극(625)과 수직하게 오버랩된다. 캡핑층(619)의 접촉부(634)는 제1 접촉층(615) 및 반사층(617)과 수직 방향으로 오버랩되지 않는 영역에 배치된다. 캡핑층(619)의 접촉부(634)는 발광구조물(610)보다 낮은 위치에 배치되며, 제2 전극(625)과 직접 접촉될 수 있다.The contact portion 634 of the capping layer 619 is disposed in an area that does not overlap in the vertical direction with the light emitting structure 610, and overlaps perpendicularly with the second electrode 625. The contact portion 634 of the capping layer 619 is disposed in an area that does not overlap the first contact layer 615 and the reflective layer 617 in the vertical direction. The contact portion 634 of the capping layer 619 is disposed at a lower position than the light emitting structure 610 and may be in direct contact with the second electrode 625.

제2 전극(625)은 단층 또는 다층으로 형성될 수 있으며, 단층은 Au일 수 있고, 다층인 경우 Ti, Ag, Cu, Au 중 적어도 2개를 포함할 수 있다. 여기서, 다층인 경우 Ti/Ag/Cu/Au의 적층 구조이거나, Ti/Cu/Au 적층 구조일 수 있다. 반사층(617) 및 제1 접촉층(615) 중 적어도 하나가 제2 전극(625)과 직접 접촉될 수 있으며, 이에 대해 한정하지는 않는다. The second electrode 625 may be formed as a single layer or a multi-layer. The single layer may be Au, and if it is a multi-layer, it may include at least two of Ti, Ag, Cu, and Au. Here, in the case of a multilayer, it may be a stacked structure of Ti/Ag/Cu/Au or a stacked structure of Ti/Cu/Au. At least one of the reflective layer 617 and the first contact layer 615 may be in direct contact with the second electrode 625, but the present invention is not limited thereto.

제2 전극(625)은 제1 전극층(620)의 외 측벽과 발광구조물(610) 사이의 영역(A1)에 배치될 수 있다. 제1 전극(625)의 둘레에는 보호층(630) 및 투광층(645)이 접촉될 수 있다.The second electrode 625 may be disposed in the area A1 between the outer side wall of the first electrode layer 620 and the light emitting structure 610. A protective layer 630 and a light-transmissive layer 645 may be in contact with the periphery of the first electrode 625.

보호층(630)은 발광구조물(610)의 하면에 배치되며, 제2 도전형 반도체층(613)의 하면 및 제1 접촉층(615)과 접촉될 수 있고, 반사층(617)과 접촉될 수 있다.The protective layer 630 is disposed on the lower surface of the light emitting structure 610, and may be in contact with the lower surface of the second conductive semiconductor layer 613 and the first contact layer 615, and may be in contact with the reflective layer 617. there is.

보호층(630) 중 발광구조물(610)과 수직 방향으로 오버랩되는 내측부는 돌출부의 영역과 수직 방향으로 오버랩되게 배치될 수 있다. 보호층(630)의 외측부는 캡핑층(619)의 접촉부(634) 위로 연장되며 접촉부(634)와 수직 방향으로 오버랩되게 배치된다. 보호층(630)의 외측부는 제2 전극(625)와 접촉될 수 있으며, 예컨대 제2 전극(625)의 둘레 면에 배치될 수 있다.The inner portion of the protective layer 630 that overlaps the light emitting structure 610 in the vertical direction may be arranged to overlap the area of the protrusion in the vertical direction. The outer portion of the protective layer 630 extends over the contact portion 634 of the capping layer 619 and is disposed to overlap the contact portion 634 in a vertical direction. The outer portion of the protective layer 630 may be in contact with the second electrode 625 and, for example, may be disposed on the peripheral surface of the second electrode 625.

보호층(630)의 내측부는 발광구조물(610)과 제1 전극층(620) 사이에 배치되며, 외측부는 투광층(645)과 캡핑층(619)의 접촉부(634) 사이에 배치될 수 있다. 보호층(630)의 외측부는 발광구조물(610)의 측벽보다 외측 영역(A1)으로 연장되어, 습기가 침투하는 것을 방지할 수 있다. The inner portion of the protective layer 630 may be disposed between the light emitting structure 610 and the first electrode layer 620, and the outer portion may be disposed between the light transmitting layer 645 and the contact portion 634 of the capping layer 619. The outer portion of the protective layer 630 extends to the outer area A1 than the side wall of the light emitting structure 610, thereby preventing moisture from penetrating.

보호층(630)은 채널층, 또는 저 굴절 재질, 아이솔레이션층으로 정의될 수 있다. 보호층(630)은 절연물질로 구현될 수 있으며, 예컨대 산화물 또는 질화물로 구현될 수 있다. 예를 들어, 보호층(630)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다. 보호층(630)은 투명한 재질로 형성될 수 있다.The protective layer 630 may be defined as a channel layer, a low-refractive material, or an isolation layer. The protective layer 630 may be implemented with an insulating material, for example, oxide or nitride. For example, the protective layer 630 may be formed by selecting at least one from the group consisting of SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN, etc. The protective layer 630 may be formed of a transparent material.

실시 예에 따른 발광소자는 제1 전극층(620)과 제2 전극층(650)을 전기적으로 절연시키는 절연층(641)을 포함할 수 있다. 절연층(641)은 제1 전극층(620)과 제2 전극층(650) 사이에 배치될 수 있다. 절연층(641)의 상부는 보호층(630)에 접촉될 수 있다. 절연층(641)은 예컨대 산화물 또는 질화물로 구현될 수 있다. 예를 들어, 절연층(641)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다. The light emitting device according to the embodiment may include an insulating layer 641 that electrically insulates the first electrode layer 620 and the second electrode layer 650. The insulating layer 641 may be disposed between the first electrode layer 620 and the second electrode layer 650. The top of the insulating layer 641 may be in contact with the protective layer 630. The insulating layer 641 may be implemented with, for example, oxide or nitride. For example, the insulating layer 641 may be formed by selecting at least one from the group consisting of SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN, etc.

절연층(641)은 제1 전극층(620)의 하면과 제2 전극층(650)의 상면에 접촉되며, 보호층(630), 캡핑층(619), 접촉층(15), 반사층(617) 각각의 두께보다는 두껍게 형성될 수 있다.The insulating layer 641 is in contact with the lower surface of the first electrode layer 620 and the upper surface of the second electrode layer 650, and the protective layer 630, capping layer 619, contact layer 15, and reflective layer 617, respectively. It can be formed thicker than the thickness of .

제2 전극층(650)은 절연층(641) 아래에 배치된 확산 방지층(652), 확산 방지층(652) 아래에 배치된 본딩층(654) 및 본딩층(654) 아래에 배치된 전도성 지지부재(656)를 포함할 수 있으며, 제1 도전형 반도체층(611)과 전기적으로 연결될 수 있다. 또한, 제2 전극층(650)은 확산 방지층(652), 본딩층(654), 전도성 지지부재(656) 중에서 1 개 또는 2 개를 선택적으로 포함하고, 확산 방지층(652) 또는 본딩층(654) 중 적어도 하나는 형성하지 않을 수 있다.The second electrode layer 650 includes a diffusion prevention layer 652 disposed below the insulating layer 641, a bonding layer 654 disposed below the diffusion prevention layer 652, and a conductive support member disposed below the bonding layer 654 ( 656) and may be electrically connected to the first conductive semiconductor layer 611. In addition, the second electrode layer 650 optionally includes one or two of the diffusion prevention layer 652, the bonding layer 654, and the conductive support member 656, and the diffusion prevention layer 652 or the bonding layer 654 At least one of them may not be formed.

확산 방지층(652)은 Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다. 확산 방지층(652)은 절연층(641)과 본딩층(654) 사이에서 확산 장벽층으로 기능할 수도 있다. 확산 방지층(652)은 본딩층(654) 및 전도성 지지부재(656)와 전기적으로 연결되고, 제1 도전형 반도체층(611)과 전기적으로 연결될 수 있다.The diffusion prevention layer 652 may include at least one of Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, and Mo materials. The diffusion barrier layer 652 may function as a diffusion barrier layer between the insulating layer 641 and the bonding layer 654. The diffusion prevention layer 652 may be electrically connected to the bonding layer 654 and the conductive support member 656, and may be electrically connected to the first conductive semiconductor layer 611.

확산 방지층(652)은 본딩층(654)이 제공되는 공정에서 본딩층(654)에 포함된 물질이 반사층(617) 방향으로 확산되는 것을 방지하는 기능을 수행할 수 있다. 확산 방지층(652)은 본딩층(654)에 포함된 주석(Sn) 등의 물질이 반사층(617)에 영향을 미치는 것을 방지할 수 있다. The diffusion prevention layer 652 may function to prevent the material contained in the bonding layer 654 from diffusing toward the reflective layer 617 during the process in which the bonding layer 654 is provided. The diffusion prevention layer 652 can prevent materials such as tin (Sn) included in the bonding layer 654 from affecting the reflective layer 617.

본딩층(654)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd 또는 Ta 중 적어도 하나를 포함할 수 있다. 전도성 지지부재(656)는 실시 예에 따른 발광구조물(610)을 지지하며 방열 기능을 수행할 수 있다. 본딩층(654)은 시드(seed) 층을 포함할 수도 있다.The bonding layer 654 includes a barrier metal or bonding metal, for example, at least one of Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd, or Ta. can do. The conductive support member 656 supports the light emitting structure 610 according to the embodiment and may perform a heat dissipation function. The bonding layer 654 may include a seed layer.

전도성 지지부재(656)는 금속 또는 캐리어 기판 예를 들어, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W 또는 불순물이 주입된 반도체 기판(예: Si, Ge, GaN, GaAs, ZnO, SiC, SiGe 등) 중에서 적어도 어느 하나로 형성될 수 있다. 전도성 지지부재(656)은 발광 소자를 지지하기 위한 층으로서, 그 두께는 제2 전극층(650)의 두께의 80% 이상이며, 30㎛ 이상으로 형성될 수 있다.The conductive support member 656 is a metal or carrier substrate, such as Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W, or a semiconductor substrate implanted with impurities (e.g., Si, Ge, It may be formed of at least one of GaN, GaAs, ZnO, SiC, SiGe, etc.). The conductive support member 656 is a layer for supporting the light emitting device, and its thickness is 80% or more of the thickness of the second electrode layer 650, and may be formed to be 30 μm or more.

한편, 제2 접촉층(633)은 제1 도전형 반도체층(611)의 내부에 배치되고 제1 도전형 반도체층(611)과 접촉된다. 제2 접촉층(633)의 상면은 제1 도전형 반도체층(611)의 하면보다 위에 배치될 수 있으며, 제1 도전형 반도체층(611)과 전기적으로 연결되고, 활성층(612) 및 제2 도전형 반도체층(613)과 절연된다.Meanwhile, the second contact layer 633 is disposed inside the first conductive semiconductor layer 611 and is in contact with the first conductive semiconductor layer 611. The upper surface of the second contact layer 633 may be disposed above the lower surface of the first conductive semiconductor layer 611, and is electrically connected to the first conductive semiconductor layer 611, and the active layer 612 and the second It is insulated from the conductive semiconductor layer 613.

제2 접촉층(633)은 제2 전극층(650)에 전기적으로 연결될 수 있다. 제2 접촉층(633)은 제1 전극층(620), 활성층(612) 및 제2 도전형 반도체층(613)을 관통하여 배치될 수 있다. 제2 접촉층(633)은 발광구조물(610) 내에 배치된 리세스(recess)(612)에 배치되고, 활성층(612) 및 제2 도전형 반도체층(613)과 보호층(630)에 의해 절연된다. 제2 접촉층(633)는 복수개가 서로 이격되어 배치될 수 있다. The second contact layer 633 may be electrically connected to the second electrode layer 650. The second contact layer 633 may be disposed to penetrate the first electrode layer 620, the active layer 612, and the second conductive semiconductor layer 613. The second contact layer 633 is disposed in a recess 612 disposed within the light emitting structure 610, and is formed by the active layer 612, the second conductive semiconductor layer 613, and the protective layer 630. It is insulated. A plurality of second contact layers 633 may be arranged to be spaced apart from each other.

제2 접촉층(633)은 제2 전극층(650)의 돌기(651)에 연결될 수 있으며, 돌기(651)는 확산 방지층(652)으로부터 돌출될 수 있다. 돌기(651)은 절연층(641) 및 보호층(630) 내에 배치된 홀(641A)을 통해 관통되고, 제1 전극층(620)과 절연될 수 있다. The second contact layer 633 may be connected to the protrusion 651 of the second electrode layer 650, and the protrusion 651 may protrude from the diffusion prevention layer 652. The protrusion 651 penetrates through the hole 641A disposed in the insulating layer 641 and the protective layer 630 and may be insulated from the first electrode layer 620.

제2 접촉층(633)는 예컨대 Cr, V, W, Ti, Zn, Ni, Cu, Al, Au, Mo 중에서 적어도 하나를 포함할 수 있다. 돌기(501)는 다른 예로서, 확산 방지층(652) 및 본딩층(654)을 구성하는 물질 중 적어도 하나를 포함할 수 있으며, 이에 대해 한정하지 않는다. 예컨대 돌기(651)은 예로서 Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd 또는 Ta 중 적어도 하나를 포함할 수 있다.The second contact layer 633 may include at least one of Cr, V, W, Ti, Zn, Ni, Cu, Al, Au, and Mo, for example. As another example, the protrusion 501 may include at least one of the materials constituting the diffusion prevention layer 652 and the bonding layer 654, but is not limited thereto. For example, the protrusion 651 may include at least one of Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd, or Ta.

제2 전극(625)는 제1 전극층(620)에 전기적으로 연결되며, 발광구조물(610)의 측벽 외측의 영역(A1)에 노출될 수 있다. 제2 전극(625)은 하나 또는 복수로 배치될 수 있다. 제2 전극(625)은 예컨대 Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다. The second electrode 625 is electrically connected to the first electrode layer 620 and may be exposed in the area A1 outside the side wall of the light emitting structure 610. The second electrode 625 may be disposed one or more than one. The second electrode 625 may include at least one of, for example, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, and Mo materials.

투광층(645)은 발광구조물(610)의 표면을 보호하고, 제2 전극(625)와 발광구조물(610)의 사이를 절연시킬 수 있고, 보호층(630)의 주변부와 접촉될 수 있다. 투광층(645)은 발광구조물(610)을 구성하는 반도체층의 물질보다 낮은 굴절률을 가지며, 광 추출 효율을 개선시켜 줄 수 있다. 투광층(645)은 예컨대 산화물 또는 질화물로 구현될 수 있다. 예를 들어, 투광층(645)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다. 한편, 투광층(645)은 설계에 따라 생략될 수도 있다. 실시 예에 의하면, 발광구조물(610)은 제1 전극층(620)과 제2 전극층(650)에 의해 구동될 수 있다. The light-transmitting layer 645 protects the surface of the light-emitting structure 610, can insulate the second electrode 625 and the light-emitting structure 610, and can be in contact with the periphery of the protective layer 630. The light-transmitting layer 645 has a lower refractive index than the material of the semiconductor layer constituting the light-emitting structure 610, and can improve light extraction efficiency. The light transmitting layer 645 may be implemented with, for example, oxide or nitride. For example, the light transmitting layer 645 is formed by selecting at least one selected from the group consisting of SiO 2 , SixOy, Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , TiO 2 , AlN, etc. It can be. Meanwhile, the light transmitting layer 645 may be omitted depending on the design. According to an embodiment, the light emitting structure 610 may be driven by the first electrode layer 620 and the second electrode layer 650.

제1발광 소자(131)는 발광구조물(610)의 일부 위에 제2 전극(625)이 배치되고, 하부에 제1 전극(650)으로서 지지 부재를 갖는 제2 전극층(650)이 배치된 수직형 전극 구조를 갖는 발광 칩이 제공될 수 있다.The first light-emitting device 131 is a vertical type in which a second electrode 625 is disposed on a portion of the light-emitting structure 610, and a second electrode layer 650 having a support member as the first electrode 650 is disposed below. A light emitting chip having an electrode structure may be provided.

이상에서는 가장 두께가 두꺼운 제1 전극패드(16) 상에 청색 광을 생성하는 제4 발광소자(28)가 실장되는 것으로 설명되고 있지만, 제1 내지 제3 발광소자(25 내지 27) 중 어느 발광소자도 가장 두께가 두꺼운 제1 전극패드(16) 상에 실장될 수 있다. 다만, 가장 두께가 두꺼운 제1 전극패드(16) 상에 실장되는 발광소자(28)는 도 7에 도시된 바와 같이 제2 두께(T2)를 갖는 제2 수직형 발광소자(60)의 구조를 가지고, 나머지 제1 전극패드(13, 14, 15) 상에 실장되는 발광소자(25 내지 27)는 도 6에 도시된 바와 같이 제2 두께(T2)보다 더 두꺼운 제1 두께(T1)을 갖는 제1 수직형 발광소자(50)의 구조를 가져야 한다.In the above, it is explained that the fourth light emitting device 28 generating blue light is mounted on the thickest first electrode pad 16, but any of the first to third light emitting devices 25 to 27 emits light. The device may also be mounted on the first electrode pad 16, which has the thickest thickness. However, the light emitting device 28 mounted on the thickest first electrode pad 16 has the structure of the second vertical light emitting device 60 having a second thickness T2 as shown in FIG. 7. As shown in FIG. 6, the light emitting elements 25 to 27 mounted on the remaining first electrode pads 13, 14, and 15 have a first thickness T1 thicker than the second thickness T2. It must have the structure of the first vertical light emitting device 50.

<제너 다이오드><Zener diode>

도 2에 도시한 바와 같이, 제1 전극패드(13 내지 16), 제2 전극패드(18a 내지 18d) 및 제3 전극패드(19a 내지 19d) 사이에 제너다이오드(31a, 31b, 31c, 31d)가 배치될 수 있다. As shown in FIG. 2, Zener diodes 31a, 31b, 31c, and 31d are disposed between the first electrode pads 13 to 16, the second electrode pads 18a to 18d, and the third electrode pads 19a to 19d. can be placed.

예컨대, 제1 제너다이오드(31a)는 제2 전극패드(18a) 상에 배치되고, 와이어(29a)를 이용하여 그 상부 일부와 제3 전극패드(19a)가 전기적으로 연결될 수 있다. 제1 제너다이오드(31a)가 제3 전극패드(19a) 상에 배치될 수도 있다. 예컨대, 제2 제너다이오드(31b)는 제1 전극패드(14) 상에 배치되고, 와이어(29b)를 이용하여 그 상부의 일부와 제3 전극패드(19b)가 전기적으로 연결될 수 있다. 제2 제너다이오드(31b)가 제3 전극패드(19b) 상에 배치될 수도 있다. 예컨대, 제3 제너다이오드(31c)는 제1 전극패드(15) 상에 배치되고, 와이어(29c)를 이용하여 그 상부 일부와 제3 전극패드(19c)가 전기적으로 연결될 수 있다. 제3 제너다이오드(31c)는 제3 전극패드(19c) 상에 배치될 수도 있다. 예컨대, 제4 제너다이오드(31d)는 제2 전극패드(18d) 상에 배치되고, 와이어(29d)를 이용하여 그 상부 일부와 제3 전극패드(19d)가 전기적으로 연결될 수 있다. 제4 제너다이오드(31d)는 제3 전극패드(19d) 상에 배치될 수도 있다.For example, the first Zener diode 31a may be disposed on the second electrode pad 18a, and the upper part of the first Zener diode 31a may be electrically connected to the third electrode pad 19a using a wire 29a. The first Zener diode 31a may be disposed on the third electrode pad 19a. For example, the second Zener diode 31b may be disposed on the first electrode pad 14, and a portion of its upper portion may be electrically connected to the third electrode pad 19b using a wire 29b. The second Zener diode 31b may be disposed on the third electrode pad 19b. For example, the third Zener diode 31c may be disposed on the first electrode pad 15, and the upper part of the third Zener diode 31c may be electrically connected to the third electrode pad 19c using a wire 29c. The third Zener diode 31c may be disposed on the third electrode pad 19c. For example, the fourth Zener diode 31d may be disposed on the second electrode pad 18d, and the upper part of the fourth Zener diode 31d may be electrically connected to the third electrode pad 19d using a wire 29d. The fourth Zener diode 31d may be disposed on the third electrode pad 19d.

<등가회로><Equivalent circuit>

도 8에 도시한 바와 같이, 제1 내지 제4 발광소자(25 내지 28)는 독립적으로 구동될 수 있다. 즉, 제1 발광소자(25)는 제1 전압(V1)에 의해 발광되고, 제2 발광소자(26)는 제2 전압(V2)에 의해 발광될 수 있다. 제3 발광소자(27)는 제3 전압(V3)에 의해 발광되고, 제4 발광소자(28)는 제4 전압(V4)에 의해 발광될 수 있다. As shown in FIG. 8, the first to fourth light emitting devices 25 to 28 can be driven independently. That is, the first light-emitting device 25 may emit light by the first voltage (V1), and the second light-emitting device 26 may emit light by the second voltage (V2). The third light-emitting device 27 may emit light by the third voltage (V3), and the fourth light-emitting device 28 may emit light by the fourth voltage (V4).

예컨대, 제1 내지 제3 발광소자(25 내지 27) 중 적어도 하나 이상의 발광소자가 구동되어 적색 광이 발광될 때, 제4 발광소자(28)는 구동되지 않을 수 있다. 예컨대, 제4 발광소자(28)가 구동되어 청색 광이 발광될 때, 제1 내지 제3 발광소자(25 내지 27)는 구동되지 않을 수 있다. For example, when at least one of the first to third light emitting devices 25 to 27 is driven to emit red light, the fourth light emitting device 28 may not be driven. For example, when the fourth light emitting device 28 is driven to emit blue light, the first to third light emitting devices 25 to 27 may not be driven.

다른 예로서, 제1 내지 제4 발광소자(25 내지 28)는 동시에 구동될 수 있다. 예컨대, 제1 내지 제4 발광소자(25 내지 28) 중 적어도 하나 이상의 발광소자가 구동되어 적색 광이 발광되는 동시에 제4 발광소자(28)가 구동되어 청색 광이 발광될 수 있다. As another example, the first to fourth light emitting devices 25 to 28 may be driven simultaneously. For example, at least one of the first to fourth light emitting devices 25 to 28 may be driven to emit red light, and at the same time, the fourth light emitting device 28 may be driven to emit blue light.

제1 전압, 제2 전압, 제3 전압 및 제4 전압은 상이한 전압값을 가질 수 있지만, 동일한 전압값을 가질 수도 있다. The first voltage, second voltage, third voltage, and fourth voltage may have different voltage values, but may also have the same voltage value.

제1 전압, 제2 전압, 제3 전압 및 제4 전압 각각의 전압값은 그 크기가 가변될 수 있다. The voltage values of each of the first voltage, second voltage, third voltage, and fourth voltage may vary in size.

제1 전압, 제2 전압, 제3 전압 및 제4 전압은 정현 파형의 전압값 또는 펄스 파형의 전압값을 가질 수 있다. The first voltage, second voltage, third voltage, and fourth voltage may have a sinusoidal waveform voltage value or a pulse waveform voltage value.

<광학렌즈><Optical lens>

실시예에 따른 발광소자 패키지는 광학렌즈(40)을 제공할 수 있다. 광학렌즈(40)는 광의 지향향각 확장시켜줄 뿐만 아니나 복수의 발광소자(25 내지 28)를 외부의 충격이나 외부의 수분 등과 같은 오염원으로부터 보호할 수 있다. The light emitting device package according to the embodiment may provide an optical lens 40. The optical lens 40 not only expands the direction angle of light, but also protects the plurality of light emitting elements 25 to 28 from contaminants such as external shock or external moisture.

광학렌즈(40)는 그 상면이 구 형상을 가질 수 있다. 구 형상 중 일부 영역은 면 형상을 가질 수 있다.The optical lens 40 may have a spherical upper surface. Some areas of the spherical shape may have a planar shape.

도 5에 도시한 바와 같이, 광학렌즈(40)는 기판(11) 상에 배치될 수 있다. 광학렌즈(40)는 에폭시와 같은 수지 재질이나 유리 재질 등으로 이루어질 수 있다. As shown in FIG. 5, the optical lens 40 may be disposed on the substrate 11. The optical lens 40 may be made of a resin material such as epoxy or a glass material.

복수의 발광소자(25 내지 28)는 광학렌즈(40)에 의해 둘러싸일 수 있다.The plurality of light emitting elements 25 to 28 may be surrounded by an optical lens 40.

광학렌즈(40)는 측부에 예컨대, 4개의 측면이 구비될 수 있다. 즉, 광학렌즈(40)는 측부에 제1 측면(401), 제2 측면(402), 제3 측면(403) 및 제4 측면(미도시)이 구비될 수 있다. 예컨대, 제1 측면(401)과 제2 측면(402)은 서로 마주보도록 배치될 수 있다. 제3 측면(403)과 제4 측면은 서로 마주보도록 배치될 수 있다.The optical lens 40 may be provided with, for example, four side surfaces. That is, the optical lens 40 may be provided with a first side 401, a second side 402, a third side 403, and a fourth side (not shown) on the side. For example, the first side 401 and the second side 402 may be arranged to face each other. The third side 403 and the fourth side may be arranged to face each other.

광학렌즈(40)에서 제1 내지 제4 측면(401 내지 403)을 제외한 나머지 면은 라운드 면(409)을 가질 수 있다. 즉, 라운드 면(409)은 제1 측면(401)과 제3 측면(403) 사이, 제3 측면(403)과 제2 측면(402) 사이, 제2 측면(402)과 제4 측면 사이 그리고 제4 측면과 제1 측면(401) 사이에 위치되고 이로부터 위로 연장되어 광학렌즈(40)의 상부를 구성할 수 있다. The remaining surfaces of the optical lens 40, excluding the first to fourth sides 401 to 403, may have a round surface 409. That is, the round surface 409 is between the first side 401 and the third side 403, between the third side 403 and the second side 402, between the second side 402 and the fourth side, and It is located between the fourth side and the first side 401 and extends upward from thereto to form the upper part of the optical lens 40.

제1 내지 제4 측면(401 내지 403)은 평평한 면, 즉 평면을 가질 수 있다. 제1 내지 제4 측면(401 내지 403)은 측 방향에서 보았을 때 반구 형상을 가질 수 있지만, 이에 대해서는 한정하지 않는다.The first to fourth sides 401 to 403 may have a flat surface, that is, a plane. The first to fourth side surfaces 401 to 403 may have a hemispherical shape when viewed from the side, but this is not limited.

제1 내지 제4 측면(401 내지 403)은 기판(11)의 상면에 대해 경사진 면을 가질 수 있다. 예컨대, 경사진 면의 각도(a)는 제1 내지 제4 측면(401 내지 403)은 기판(11)의 상면에 수직한 수직선에 대해 예컨대 5° 내지 10°일 수 있다. 이와 같은 범위 내로 경사질 때, 광의 지향각이 가장 커질 수 있다. The first to fourth side surfaces 401 to 403 may have an inclined surface with respect to the upper surface of the substrate 11 . For example, the angle a of the inclined surface of the first to fourth side surfaces 401 to 403 may be, for example, 5° to 10° with respect to a vertical line perpendicular to the top surface of the substrate 11. When tilted within this range, the beam angle of light can be the largest.

제1 측면(401), 제2 측면(402), 제3 측면(403) 및 제4 측면의 하측은 기판(11)의 측면과 수직으로 일치되도록 배치될 수 있다. The lower sides of the first side 401, the second side 402, the third side 403, and the fourth side may be arranged to be vertically aligned with the side surface of the substrate 11.

광학렌즈(40)의 하측에 예컨대, 4개의 돌출 영역(410 내지 412)이 구비될 수 있다. 즉, 광학렌즈(40)의 하측에 제1 돌출 영역(410), 제2 돌출 영역(411), 제3 돌출 영역(412) 및 제4 돌출 영역(미도시)이 구비될 수 있다. For example, four protruding areas 410 to 412 may be provided on the lower side of the optical lens 40. That is, a first protruding area 410, a second protruding area 411, a third protruding area 412, and a fourth protruding area (not shown) may be provided on the lower side of the optical lens 40.

예컨대, 제1 돌출 영역(410)은 광학렌즈(40)의 하측에서 제1 측면(401)과 제3 측면(403) 사이의 라운드 면(409)으로부터 외측 방향으로 연장되어 배치될 수 있다. 예컨대, 제2 돌출 영역(411)은 광학렌즈(40)의 하측에서 제3 측면(403)과 제2 측면(402) 사이의 라운드 면(409)으로부터 외측 방향으로 연장되어 배치될 수 있다. 예컨대, 제3 돌출 영역(412)은 광학렌즈(40)의 하측에서 제2 측면(402)과 제4 측면 사이의 라운드 면(409)으로부터 외측 방향으로 연장되어 배치될 수 있다. 예컨대, 제4 돌출 영역은 광학렌즈(40)의 하측에서 제4 측면과 제1 측면(401) 사이의 라운드 면(409)으로부터 외측 방향으로 연장되어 배치될 수 있다. For example, the first protruding area 410 may be arranged to extend outward from the round surface 409 between the first side 401 and the third side 403 on the lower side of the optical lens 40. For example, the second protruding area 411 may be arranged to extend outward from the round surface 409 between the third side 403 and the second side 402 on the lower side of the optical lens 40. For example, the third protruding area 412 may be disposed on the lower side of the optical lens 40, extending outward from the round surface 409 between the second side 402 and the fourth side surface. For example, the fourth protruding area may be disposed on the lower side of the optical lens 40, extending outward from the round surface 409 between the fourth side and the first side 401.

제1 돌출 영역(410), 제2 돌출 영역(411), 제3 돌출 영역(412) 및 제4 돌출 영역의 인접하는 양 측면의 하측은 기판(11)의 대응하는 양 측면과 수직으로 일치되도록 배치될 수 있다. The lower sides of both adjacent sides of the first protruding region 410, the second protruding region 411, the third protruding region 412, and the fourth protruding region are vertically aligned with the corresponding both sides of the substrate 11. can be placed.

정리하면, 기판(11)의 측면의 중심 부분은 광학렌즈(40)의 제1 내지 제4 측면(401 내지 403)의 하측과 수직으로 일치되도록 배치되고, 기판(11)의 측면의 바깥 부분은 광학렌즈(40)의 제1 내지 제4 돌출 영역의 측면의 하측과 수직으로 일치되도록 배치될 수 있다. In summary, the center portion of the side of the substrate 11 is arranged to be vertically aligned with the lower sides of the first to fourth sides 401 to 403 of the optical lens 40, and the outer portion of the side of the substrate 11 is It may be arranged to be vertically aligned with the lower side of the side of the first to fourth protruding regions of the optical lens 40.

제1 내지 제4 측면(401 내지 403)과 라운드 면(409)이 접하는 영역에서 곡률부(415, 416)를 가질 수 있다. 곡률부(415, 416)는 서로 다른 경사각을 갖는 면이 적어도 하나 이상이 접하여 구성될 수 있다. 곡률부(415, 416)의 곡률은 적어도 0.5 이상일 수 있지만, 이에 대해서는 한정하지 않는다. 0.5 미만인 경우, 측면과 라운드 면(409) 사이의 구분이 없어 곡률부(415, 416)가 형성되지 않는다. It may have curvature portions 415 and 416 in areas where the first to fourth side surfaces 401 to 403 and the round surface 409 contact each other. The curvature portions 415 and 416 may be formed by contacting at least one surface having a different inclination angle. The curvature of the curved portions 415 and 416 may be at least 0.5, but is not limited thereto. If it is less than 0.5, there is no distinction between the side surface and the round surface 409, so the curvature portions 415 and 416 are not formed.

한편, 실시 예에 따른 발광소자 패키지(도 1 내지 도 8)는 다양한 광원 장치에 적용될 수 있다. Meanwhile, the light emitting device package (FIGS. 1 to 8) according to the embodiment can be applied to various light source devices.

이러한 광원 장치는 산업 분야에 따라 위생 장치, 식물 성장 장치, 살균 장치, 표시 장치, 조명 장치, 헤드 램프 등을 포함할 수 있다. These light source devices may include sanitary devices, plant growth devices, sterilization devices, display devices, lighting devices, head lamps, etc., depending on the industrial field.

예컨대, 광원장치는 회로기판(미도시) 상에 복수의 발광소자 패키지가 배치될 수 있다. 각 발광소자 패키지는 회로기판과 전기적으로 연결될 수 있다. 발광소자 패키지는 상술한 실시예에 따른 발광소자 패키지(도 1 내지 도 8)일 수 있다. For example, the light source device may have a plurality of light emitting device packages arranged on a circuit board (not shown). Each light emitting device package may be electrically connected to a circuit board. The light emitting device package may be a light emitting device package (FIGS. 1 to 8) according to the above-described embodiment.

광원장치는 도시되지 않은 하우징에 장착될 수 있다. The light source device may be mounted in a housing not shown.

광원장치는 복수의 회로기판과 각 회로기판 상에 복수의 발광소자 패키지가 배치된 구조도 가능하다. The light source device may have a structure in which a plurality of circuit boards and a plurality of light emitting device packages are arranged on each circuit board.

상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 실시예의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 실시예의 등가적 범위 내에서의 모든 변경은 실시예의 범위에 포함된다.The above detailed description should not be construed as restrictive in any respect and should be considered illustrative. The scope of the embodiments should be determined by reasonable interpretation of the appended claims, and all changes within the equivalent scope of the embodiments are included in the scope of the embodiments.

10: 발광소자 패키지
11: 기판
11A, 11B, 11C, 11D: 영역
12A, 12B, 12C, 12D: 경계선
13, 14, 15, 16, 18a, 18b, 18c, 18d 19a, 19b, 19c, 19d, 21a, 21b, 21c, 21d, 22a, 22b, 22c, 22d: 전극패드
23: 방열판
20a, 20b, 24a, 24b, 24c, 24d, 29a, 29b, 29c, 29d: 와이어
25, 26, 27, 28: 발광소자
31a, 31b, 31c, 31d: 제너다이오드
33a, 33b, 33c, 33d, 34a, 34b, 34c, 34d: 비아홀
40: 광학렌즈
50, 60: 수직형 발광소자
401, 402, 403: 측면
409: 라운드 면
410, 411, 412: 돌출 영역
415, 416: 곡률부
501, 601: 발광면
10: Light emitting device package
11: substrate
11A, 11B, 11C, 11D: Areas
12A, 12B, 12C, 12D: Borderline
13, 14, 15, 16, 18a, 18b, 18c, 18d 19a, 19b, 19c, 19d, 21a, 21b, 21c, 21d, 22a, 22b, 22c, 22d: Electrode pad
23: heat sink
20a, 20b, 24a, 24b, 24c, 24d, 29a, 29b, 29c, 29d: wire
25, 26, 27, 28: Light emitting device
31a, 31b, 31c, 31d: Zener diode
33a, 33b, 33c, 33d, 34a, 34b, 34c, 34d: Via hole
40: Optical lens
50, 60: Vertical light emitting device
401, 402, 403: side
409: round face
410, 411, 412: Protruding area
415, 416: Curvature portion
501, 601: Light-emitting surface

Claims (10)

복수의 영역을 구비하는 기판;
상기 복수의 영역에 각각 배치되는 복수의 제1 전극패드;
상기 복수의 제1 전극패드 상에 각각 배치되는 복수의 발광소자;
상기 복수의 제1 전극패드의 외측에 배치되는 복수의 제2 전극패드; 및
상기 복수의 제1 전극패드 및 상기 복수의 제2 전극패드와 이격되어 배치되는 복수의 제3 전극패드;
를 포함하고,
상기 복수의 제1 전극패드는,
제1 두께를 갖는 제1-1 전극패드, 및
상기 제1 두께보다 큰 제2 두께를 갖는 제1-2 전극패드를 포함하며,
상기 복수의 발광소자는,
상기 제1-1 전극패드에 배치되며, 제3 두께를 갖는 제1 발광소자, 및
상기 제1-2 전극패드에 배치되며 상기 제3 두께보다 작은 제4 두께를 갖는 제2 발광소자를 포함하고,
상기 복수의 발광소자의 발광면은 상기 기판의 상면에 대해 동일한 높이를 갖는 발광소자 패키지.
A substrate having a plurality of regions;
a plurality of first electrode pads respectively disposed in the plurality of regions;
a plurality of light emitting elements each disposed on the plurality of first electrode pads;
a plurality of second electrode pads disposed outside the plurality of first electrode pads; and
a plurality of third electrode pads disposed to be spaced apart from the plurality of first electrode pads and the plurality of second electrode pads;
Including,
The plurality of first electrode pads are,
A 1-1 electrode pad having a first thickness, and
It includes a 1-2 electrode pad having a second thickness greater than the first thickness,
The plurality of light emitting devices,
A first light emitting element disposed on the 1-1 electrode pad and having a third thickness, and
A second light emitting element disposed on the first-second electrode pad and having a fourth thickness smaller than the third thickness,
A light emitting device package wherein the light emitting surfaces of the plurality of light emitting devices have the same height with respect to the upper surface of the substrate.
제1항에 있어서,
상기 제1 발광소자와 상기 제2 발광소자는 서로 상이한 피크 파장의 광을 생성하는 발광소자 패키지.
According to paragraph 1,
A light emitting device package in which the first light emitting device and the second light emitting device generate light of different peak wavelengths.
제2항에 있어서,
상기 제1 발광소자는 식물의 엽록소 생성을 촉진하기 위한 광을 생성하고,
상기 제2 발광소자는 식물의 광합성 작용을 촉진하기 위한 광을 생성하는 발광소자 패키지.
According to paragraph 2,
The first light emitting device generates light to promote chlorophyll production in plants,
The second light emitting device is a light emitting device package that generates light to promote photosynthesis in plants.
제1항에 있어서,
상기 제1 발광소자는 600nm 내지 680nm 범위의 피크 파장을 갖는 적색 광을 생성하는 발광소자 패키지.
According to paragraph 1,
The first light emitting device is a light emitting device package that generates red light with a peak wavelength in the range of 600 nm to 680 nm.
제1항에 있어서,
상기 제2 발광소자는 400nm 내지 470nm 범위의 피크 파장을 갖는 청색 광을 생성하는 발광소자 패키지.
According to paragraph 1,
The second light emitting device is a light emitting device package that generates blue light with a peak wavelength in the range of 400 nm to 470 nm.
제1항에 있어서,
상기 복수의 제1 전극패드는 상기 제1-1 전극패드 및 상기 제1-2 전극패드에 인접하는 제1-3 전극패드 및 제1-4 전극패드를 더 포함하고,
상기 제1-3 전극패드 및 상기 제1-4 전극패드 상에 상기 복수의 발광소자의 제3 발광소자 및 제4 발광소자가 각각 배치되는 발광소자 패키지.
According to paragraph 1,
The plurality of first electrode pads further include a 1-3 electrode pad and a 1-4 electrode pad adjacent to the 1-1 electrode pad and the 1-2 electrode pad,
A light emitting device package in which a third light emitting device and a fourth light emitting device of the plurality of light emitting devices are respectively disposed on the 1-3 electrode pad and the 1-4 electrode pad.
제1항에 있어서,
상기 제1 발광소자의 두께와 제2 발광소자의 두께 간의 차이는 상기 제1-2 전극패드의 두께와 제1-1 전극패드의 두께의 차이와 동일한 발광소자 패키지.
According to paragraph 1,
A light emitting device package wherein the difference between the thickness of the first light emitting device and the thickness of the second light emitting device is equal to the difference between the thickness of the 1-2 electrode pad and the thickness of the 1-1 electrode pad.
제1항에 있어서,
상기 제1 및 제2 발광소자는 서로 다른 타입의 수직형 발광소자를 포함하는 발광소자 패키지.
According to paragraph 1,
A light emitting device package wherein the first and second light emitting devices include different types of vertical light emitting devices.
제1항에 있어서,
상기 제2 발광소자가 배치되는 상기 제1-2 전극패드는 상기 복수의 제1 전극패드 중 가장 작은 면적을 갖는 발광소자 패키지.
According to paragraph 1,
The first-second electrode pad on which the second light emitting device is disposed has the smallest area among the plurality of first electrode pads.
제1항에 있어서,
상기 복수의 발광소자 상에 배치되는 광학렌즈;
를 더 포함하는 발광소자 패키지.
According to paragraph 1,
Optical lenses disposed on the plurality of light emitting devices;
A light emitting device package further comprising:
KR1020180137829A 2018-11-12 2018-11-12 Lighting-emitting device package KR102669275B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180137829A KR102669275B1 (en) 2018-11-12 2018-11-12 Lighting-emitting device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180137829A KR102669275B1 (en) 2018-11-12 2018-11-12 Lighting-emitting device package

Publications (2)

Publication Number Publication Date
KR20200054500A KR20200054500A (en) 2020-05-20
KR102669275B1 true KR102669275B1 (en) 2024-05-24

Family

ID=70919436

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180137829A KR102669275B1 (en) 2018-11-12 2018-11-12 Lighting-emitting device package

Country Status (1)

Country Link
KR (1) KR102669275B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218688A (en) * 2007-03-05 2008-09-18 Denso Corp Semiconductor device
US20160062023A1 (en) * 2013-04-15 2016-03-03 Sharp Kabushiki Kaisha Illumination device, illumination equipment, and display device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102364551B1 (en) * 2015-08-12 2022-02-18 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 Light emitting device and display apparatus having thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218688A (en) * 2007-03-05 2008-09-18 Denso Corp Semiconductor device
US20160062023A1 (en) * 2013-04-15 2016-03-03 Sharp Kabushiki Kaisha Illumination device, illumination equipment, and display device

Also Published As

Publication number Publication date
KR20200054500A (en) 2020-05-20

Similar Documents

Publication Publication Date Title
KR101666442B1 (en) Light emitting diode and Light emitting device comprising the same
KR102659369B1 (en) Optical module
US9537056B2 (en) Light emitting device
US9728698B2 (en) Light emitting device package having improved heat dissipation efficiency
KR101154709B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
US10892390B2 (en) Light-emitting element and light-emitting element package including the same
JP2011233897A (en) Light emitting device and light emitting device package
KR20120045542A (en) Light emitting device
KR20120134338A (en) A light emitting device
KR101830719B1 (en) A light emitting device
KR20150142327A (en) Light Emitting Device and light emitting device package
KR102407329B1 (en) Light source module and lighting apparatus
KR20110042559A (en) Semiconductor light emitting device and fabrication method thereof
JP2018530924A (en) Semiconductor device, semiconductor device package, and illumination system including the same
US8809884B2 (en) Light emitting device including an electrode on a textured surface, light emitting device package and lighting system
KR102164087B1 (en) Light emitting deviceand light emitting device package thereof
US10333029B2 (en) Light-emitting element
KR20160056066A (en) Light emitting device
KR101663192B1 (en) A light emitting device
KR101781305B1 (en) Light emitting device, light emitting device package, and lighting system
KR20110097233A (en) Light emitting device and method for fabricating the same
KR102669275B1 (en) Lighting-emitting device package
KR102563266B1 (en) Light emitting device and light module
KR20170111618A (en) Lighting module
KR20110138755A (en) Light emitting device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant