Nothing Special   »   [go: up one dir, main page]

KR102666845B1 - 화소, 이를 구비하는 표시 장치, 및 그의 제조 방법 - Google Patents

화소, 이를 구비하는 표시 장치, 및 그의 제조 방법 Download PDF

Info

Publication number
KR102666845B1
KR102666845B1 KR1020180143889A KR20180143889A KR102666845B1 KR 102666845 B1 KR102666845 B1 KR 102666845B1 KR 1020180143889 A KR1020180143889 A KR 1020180143889A KR 20180143889 A KR20180143889 A KR 20180143889A KR 102666845 B1 KR102666845 B1 KR 102666845B1
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
light
pixel
contact electrode
Prior art date
Application number
KR1020180143889A
Other languages
English (en)
Other versions
KR20200059377A (ko
Inventor
곽진오
김성훈
김은주
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180143889A priority Critical patent/KR102666845B1/ko
Priority to US17/294,634 priority patent/US20210408108A1/en
Priority to EP19887315.0A priority patent/EP3882974A4/en
Priority to CN201980076164.3A priority patent/CN113056825A/zh
Priority to PCT/KR2019/002978 priority patent/WO2020105809A1/ko
Publication of KR20200059377A publication Critical patent/KR20200059377A/ko
Application granted granted Critical
Publication of KR102666845B1 publication Critical patent/KR102666845B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예에 의한 화소는, 제1 전극; 상기 제1 전극으로부터 이격된 제2 전극; 상기 제1 전극과 상기 제2 전극의 사이에 배열되며, 적어도 하나의 제1 발광 소자를 포함한 복수의 발광 소자들; 상기 제1 전극 상에 배치되어, 상기 제1 전극 및 상기 복수의 발광 소자들 중 적어도 일부의 제1 단부들에 전기적으로 연결된 제1 컨택 전극; 상기 제2 전극 상에 배치되어, 상기 제2 전극 및 상기 복수의 발광 소자들 중 적어도 일부의 제2 단부들에 전기적으로 연결된 제2 컨택 전극; 및 상기 적어도 하나의 제1 발광 소자와 상기 제1 컨택 전극의 사이에 배치되어, 각각의 제1 발광 소자의 제1 단부를 상기 제1 컨택 전극에 전기적으로 연결하는 적어도 하나의 제1 도전 패턴을 포함한다.

Description

화소, 이를 구비하는 표시 장치, 및 그의 제조 방법{PIXEL, DISPLAY DEVICE INCLUDING THE SAME AND FABRICATING METHOD THEREOF}
본 발명의 실시예는 화소, 이를 구비하는 표시 장치, 및 그의 제조 방법에 관한 것이다.
최근, 신뢰성이 높은 무기 결정 구조의 재료를 이용하여 초소형의 발광 소자를 제조하고, 상기 발광 소자를 이용하여 발광 장치를 제조하는 기술이 개발되고 있다. 예를 들어, 나노 스케일 내지 마이크로 스케일 정도로 작은 크기를 가지는 복수의 초소형 발광 소자들을 제조하고, 상기 초소형 발광 소자들을 이용하여 화소를 비롯한 각종 발광 장치를 제조하는 기술이 개발되고 있다.
본 발명이 이루고자 하는 기술적 과제는, 복수의 발광 소자들을 포함한 화소, 이를 구비하는 표시 장치, 및 그의 제조 방법을 제공하는 것이다.
본 발명의 일 실시예에 의한 화소는, 제1 전극; 상기 제1 전극으로부터 이격된 제2 전극; 상기 제1 전극과 상기 제2 전극의 사이에 배열되며, 적어도 하나의 제1 발광 소자를 포함한 복수의 발광 소자들; 상기 제1 전극 상에 배치되어, 상기 제1 전극 및 상기 복수의 발광 소자들 중 적어도 일부의 제1 단부들에 전기적으로 연결된 제1 컨택 전극; 상기 제2 전극 상에 배치되어, 상기 제2 전극 및 상기 복수의 발광 소자들 중 적어도 일부의 제2 단부들에 전기적으로 연결된 제2 컨택 전극; 및 상기 적어도 하나의 제1 발광 소자와 상기 제1 컨택 전극의 사이에 배치되어, 각각의 제1 발광 소자의 제1 단부를 상기 제1 컨택 전극에 전기적으로 연결하는 적어도 하나의 제1 도전 패턴을 포함한다.
실시예에 따라, 상기 제1 발광 소자의 제1 단부는, 상기 제1 컨택 전극으로부터 이격되며, 상기 제1 도전 패턴을 경유하여 상기 제1 컨택 전극에 전기적으로 연결될 수 있다.
실시예에 따라, 상기 제1 발광 소자의 제2 단부는, 상기 제2 컨택 전극과 중첩되어 상기 제2 컨택 전극에 직접적으로 연결될 수 있다.
실시예에 따라, 상기 화소는, 상기 적어도 하나의 제1 발광 소자와 상기 제2 컨택 전극의 사이에 배치된 적어도 하나의 제2 도전 패턴을 더 포함할 수 있다.
실시예에 따라, 상기 제1 발광 소자의 제2 단부는, 상기 제2 컨택 전극으로부터 이격되며, 상기 제2 도전 패턴을 경유하여 상기 제2 컨택 전극에 전기적으로 연결될 수 있다.
실시예에 따라, 상기 제1 도전 패턴은, 상기 제1 컨택 전극의 구성 물질과 상이한 도전 물질을 포함할 수 있다.
실시예에 따라, 상기 제1 컨택 전극은, 상기 복수의 발광 소자들 중 적어도 하나의 제2 발광 소자의 제1 단부와 중첩되도록 상기 제2 발광 소자를 향해 돌출된 적어도 하나의 제1 돌출부를 포함할 수 있다.
실시예에 따라, 상기 제2 발광 소자의 제2 단부는, 상기 제2 컨택 전극과 중첩되어 상기 제2 컨택 전극에 직접적으로 연결될 수 있다.
실시예에 따라, 상기 제2 컨택 전극은, 상기 제2 발광 소자의 제2 단부와 중첩되도록 상기 제2 발광 소자를 향해 돌출된 적어도 하나의 제2 돌출부를 포함할 수 있다.
실시예에 따라, 상기 복수의 발광 소자들은, 상기 제1 전극과 상기 제2 전극의 사이에서 상기 제1 전극이 연장되는 방향을 따라 연속적으로 배열된 복수의 제2 발광 소자들을 포함할 수 있다. 그리고, 상기 제1 컨택 전극은, 상기 복수의 제2 발광 소자들 사이의 거리보다 넓은 폭을 가지면서 상기 복수의 제2 발광 소자들의 제1 단부들과 중첩되는 적어도 하나의 제1 돌출부를 포함할 수 있다.
실시예에 따라, 상기 화소는, 상기 제1 전극과 상기 제2 전극의 사이에 배열된 복수의 제1 발광 소자들 및 복수의 제2 발광 소자들; 상기 복수의 제1 발광 소자들 각각과 상기 제1 컨택 전극의 사이에 배치되어, 상기 복수의 제1 발광 소자들 각각의 제1 단부들을 상기 제1 컨택 전극에 전기적으로 연결하는 복수의 제1 도전 패턴들; 및 상기 복수의 제2 발광 소자들 각각의 제1 단부들과 중첩되도록 상기 제1 컨택 전극으로부터 상기 복수의 제2 발광 소자들 각각을 향해 돌출된 복수의 제1 돌출부들을 포함할 수 있다. 그리고, 상기 복수의 제1 도전 패턴들과 상기 복수의 제1 돌출부들은, 상기 제1 컨택 전극의 일 측면 상에 규칙적 또는 불규칙적으로 분산될 수 있다.
실시예에 따라, 상기 화소는, 상기 복수의 발광 소자들 각각의 제1 단부들 상에 서로 이격되어 배치된 복수의 제1 도전 패턴들을 포함할 수 있다.
실시예에 따라, 상기 제1 도전 패턴은, 사각형상을 포함하여 어느 하나의 다각형상을 가질 수 있다.
실시예에 따라, 상기 제1 도전 패턴은, 제1 폭을 가지는 제1 영역과, 상기 제1 영역의 양측에 배치되며 각각이 상기 제1 폭보다 큰 폭을 가지는 제2 영역 및 제3 영역을 포함할 수 있다.
실시예에 따라, 상기 화소는, 상기 복수의 발광 소자들 중 복수의 제1 발광 소자들 각각의 제1 단부들 상에 서로 이격되도록 배치된 복수의 제1 도전 패턴들을 포함할 수 있다. 그리고, 상기 복수의 제1 도전 패턴들 중 적어도 하나는, 이에 대응하는 제1 발광 소자의 제1 단부와 상기 제1 컨택 전극의 사이에서 단선될 수 있다.
실시예에 따라, 상기 제1 전극과 상기 제2 전극은 상기 발광 소자들의 평균 길이 이상의 거리만큼 이격될 수 있다.
본 발명의 일 실시예에 의한 표시 장치는, 표시 영역; 및 상기 표시 영역에 배치된 화소를 포함한다. 상기 화소는, 제1 전극; 상기 제1 전극으로부터 이격된 제2 전극; 상기 제1 전극과 상기 제2 전극의 사이에 배열되며, 적어도 하나의 제1 발광 소자를 포함한 복수의 발광 소자들; 상기 제1 전극 상에 배치되어, 상기 제1 전극 및 상기 복수의 발광 소자들 중 적어도 일부의 제1 단부들에 전기적으로 연결된 제1 컨택 전극; 상기 제2 전극 상에 배치되어, 상기 제2 전극 및 상기 복수의 발광 소자들 중 적어도 일부의 제2 단부들에 전기적으로 연결된 제2 컨택 전극; 및 상기 적어도 하나의 제1 발광 소자와 상기 제1 컨택 전극의 사이에 배치되어, 각각의 제1 발광 소자의 제1 단부를 상기 제1 컨택 전극에 전기적으로 연결하는 적어도 하나의 제1 도전 패턴을 포함한다.
실시예에 따라, 상기 제1 발광 소자의 제1 단부는, 상기 제1 컨택 전극으로부터 이격되며, 상기 제1 도전 패턴을 경유하여 상기 제1 컨택 전극에 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 의한 표시 장치의 제조 방법은, 베이스 층 상에 서로 이격되도록 제1 전극 및 제2 전극을 형성하는 제1 단계; 상기 베이스 층 상에 발광 소자들을 공급하고, 상기 발광 소자들을 상기 제1 전극과 상기 제2 전극의 사이에 정렬하는 제2 단계; 및 상기 발광 소자들의 제1 및 제2 단부들을 각각 상기 제1 전극 및 상기 제2 전극에 전기적으로 연결하는 제3 단계를 포함한다. 상기 제3 단계에서, 적어도 하나의 발광 소자의 제1 단부와 상기 제1 전극의 사이에, 상기 제1 단부에 전기적으로 연결되는 제1 도전 패턴과, 상기 제1 도전 패턴을 통해 상기 제1 단부에 전기적으로 연결되는 제1 컨택 전극을 형성한다.
실시예에 따라, 상기 제3 단계에서, 상기 적어도 하나의 발광 소자의 제2 단부와 상기 제2 전극의 사이에 전기적으로 연결되는 제2 컨택 전극을 더 형성할 수 있다.
본 발명의 다양한 실시예들에 의한 화소, 이를 구비하는 표시 장치, 및 그의 제조 방법에 따르면, 발광 소자의 쇼트 결함으로 인한 화소 결함을 효율적으로 수리할 수 있다. 이에 따라, 표시 장치의 수율을 향상시킬 수 있다.
도 1a 및 도 1b는 본 발명의 일 실시예에 의한 발광 소자를 나타내는 사시도 및 단면도이다.
도 2a 및 도 2b는 본 발명의 일 실시예에 의한 발광 소자를 나타내는 사시도 및 단면도이다.
도 3a 및 도 3b는 본 발명의 일 실시예에 의한 발광 소자를 나타내는 사시도 및 단면도이다.
도 4a 및 도 4b는 본 발명의 일 실시예에 의한 발광 소자를 나타내는 사시도 및 단면도이다.
도 5는 본 발명의 일 실시예에 의한 표시 장치를 나타내는 평면도이다.
도 6a 내지 도 6c는 각각 본 발명의 일 실시예에 의한 화소를 나타내는 회로도이다.
도 7 내지 도 20은 각각 본 발명의 일 실시예에 의한 화소를 나타내는 평면도이다.
도 21a 내지 도 21d는 각각 본 발명의 일 실시예에 의한 도전 패턴의 실시예를 나타내는 평면도이다.
도 22a 및 도 22b는 본 발명의 일 실시예에 의한 화소를 나타내는 단면도로서, 일 예로 도 19의 Ⅰ~Ⅰ'선 및 Ⅱ~Ⅱ'선에 대응하는 화소의 단면에 대한 실시예를 나타낸다.
도 23 내지 도 25는 각각 본 발명의 일 실시예에 의한 화소를 나타내는 단면도로서, 일 예로 도 19의 Ⅰ~Ⅰ'선에 대응하는 화소의 단면에 대한 다른 실시예들을 나타낸다.
도 26은 본 발명의 일 실시예에 의한 화소를 나타내는 단면도로서, 일 예로 코어-쉘 구조의 발광 소자를 구비하는 화소의 단면에 대한 실시예를 나타낸다.
도 27은 도 26의 EA1 영역을 확대한 단면도이다.
도 28은 본 발명의 일 실시예에 의한 표시 장치를 나타내는 단면도로서, 일 예로 표시 패널의 각 단위 영역에 배치되는 화소 유닛의 단면에 대한 실시예를 나타낸다.
도 29 및 도 30은 각각 본 발명의 일 실시예에 의한 화소를 구비하는 표시 장치의 제조 방법을 나타내는 순서도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예를 도면에 예시하고 본문에 상세하게 설명하고자 한다. 다만, 본 발명은 이하에서 개시되는 실시예에 한정되지는 않으며, 다양한 형태로 변경되어 실시될 수 있을 것이다.
한편, 도면에서 본 발명의 특징과 직접적으로 관계되지 않은 일부 구성 요소는 본 발명을 명확하게 나타내기 위하여 생략되었을 수 있다. 또한, 도면 상의 일부 구성 요소는 그 크기나 비율 등이 다소 과장되어 도시되었을 수 있다. 도면 전반에서 동일 또는 유사한 구성 요소들에 대해서는 비록 다른 도면 상에 표시되더라도 가능한 한 동일한 참조 번호 및 부호를 부여하고, 중복되는 설명은 생략하기로 한다.
본 출원에서, 제1, 제2 등의 용어는 다양한 구성 요소들을 구별하여 설명하는데 사용될 뿐, 상기 구성 요소들이 상기 용어에 의해 한정되지는 않는다. 또한, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들의 조합이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들의 조합의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 어떤 요소 또는 부분이 다른 요소 또는 부분 "상에" 있다고 할 경우, 이는 상기 다른 요소 또는 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 요소 또는 부분이 있는 경우도 포함한다. 또한, 이하의 설명에서 규정하는 특정 위치 또는 방향 등은 상대적인 관점에서 기술한 것으로서, 일 예로 이는 보는 관점이나 방향에 따라서는 반대로 변경될 수도 있음에 유의하여야 할 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예 및 그 밖에 당업자가 본 발명의 내용을 쉽게 이해하기 위하여 필요한 사항에 대하여 상세히 설명하기로 한다. 아래의 설명에서, 단수의 표현은 문맥상 명백하게 단수만을 포함하지 않는 한, 복수의 표현도 포함한다.
도 1a 및 도 1b, 도 2a 및 도 2b, 및 도 3a 및 도 3b는 각각 본 발명의 일 실시예에 의한 발광 소자(LD)를 나타내는 사시도 및 단면도이다. 도 1a 내지 도 3b에서는 원 기둥 형상의 막대형 발광 소자(LD)를 도시하였으나, 본 발명에 의한 발광 소자(LD)의 종류 및/또는 형상이 이에 한정되지는 않는다.
먼저 도 1a 및 도 1b를 참조하면, 본 발명의 일 실시예에 의한 발광 소자(LD)는, 제1 도전형 반도체층(11) 및 제2 도전형 반도체층(13)과, 상기 제1 및 제2 도전형 반도체층들(11, 13)의 사이에 개재된 활성층(12)을 포함한다. 일 예로, 발광 소자(LD)는 길이(L) 방향을 따라 제1 도전형 반도체층(11), 활성층(12) 및 제2 도전형 반도체층(13)이 순차적으로 적층된 적층체로 구성될 수 있다.
실시예에 따라, 발광 소자(LD)는 일 방향을 따라 연장된 막대 형상으로 제공될 수 있다. 발광 소자(LD)의 연장 방향을 길이(L) 방향이라고 하면, 발광 소자(LD)는 상기 길이(L) 방향을 따라 일측 단부와 타측 단부를 가질 수 있다.
실시예에 따라, 발광 소자(LD)의 일측 단부에는 제1 및 제2 도전형 반도체층들(11, 13) 중 하나가 배치되고, 상기 발광 소자(LD)의 타측 단부에는 상기 제1 및 제2 도전형 반도체층들(11, 13) 중 나머지 하나가 배치될 수 있다.
실시예에 따라, 발광 소자(LD)는 막대 형상으로 제조된 막대형 발광 다이오드일 수 있다. 본 명세서에서, "막대형"이라 함은 원 기둥 또는 다각 기둥 등과 같이 길이(L) 방향으로 긴(즉, 종횡비가 1보다 큰) 로드 형상(rod-like shape), 또는 바 형상(bar-like shape)을 포괄하며, 그 단면의 형상이 특별히 한정되지는 않는다. 예를 들어, 발광 소자(LD)의 길이(L)는 그 직경(D)(또는, 횡단면의 폭)보다 클 수 있다.
실시예에 따라, 발광 소자(LD)는 나노 스케일 내지 마이크로 스케일 정도로 작은 크기를 가질 수 있다. 일 예로, 발광 소자(LD)는 각각 나노 스케일 내지 마이크로 스케일 범위의 직경(D) 및/또는 길이(L)를 가질 수 있다. 다만, 본 발명에서 발광 소자(LD)의 크기가 이에 한정되지는 않는다. 예를 들어, 발광 소자(LD)를 이용한 발광 장치를 광원으로 이용하는 각종 장치, 일 예로 표시 장치 등의 설계 조건에 따라 발광 소자(LD)의 크기는 다양하게 변경될 수 있다.
제1 도전형 반도체층(11)은 일 예로 적어도 하나의 n형 반도체층을 포함할 수 있다. 예를 들어, 제1 도전형 반도체층(11)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제1 도전형 도펀트가 도핑된 n형 반도체층을 포함할 수 있다. 다만, 제1 도전형 반도체층(11)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질로 제1 도전형 반도체층(11)을 구성할 수 있다.
활성층(12)은 제1 도전형 반도체층(11) 상에 배치되며, 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 일 실시예에서, 활성층(12)의 상부 및/또는 하부에는 도전성 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있다. 일 예로, 클래드층은 AlGaN층 또는 InAlGaN층으로 형성될 수 있다. 실시예에 따라, AlGaN, AlInGaN 등의 물질이 활성층(12)을 형성하는 데에 이용될 수 있으며, 이 외에도 다양한 물질이 활성층(12)을 구성할 수 있다.
발광 소자(LD)의 양단에 문턱 전압 이상의 전압을 인가하게 되면, 활성층(12)에서 전자-정공 쌍이 결합하면서 발광 소자(LD)가 발광하게 된다. 이러한 원리를 이용하여 발광 소자(LD)의 발광을 제어함으로써, 발광 소자(LD)를 표시 장치의 화소를 비롯한 다양한 발광 장치의 광원으로 이용할 수 있다.
제2 도전형 반도체층(13)은 활성층(12) 상에 배치되며, 제1 도전형 반도체층(11)과 상이한 타입의 반도체층을 포함할 수 있다. 일 예로, 제2 도전형 반도체층(13)은 적어도 하나의 p형 반도체층을 포함할 수 있다. 예를 들어, 제2 도전형 반도체층(13)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 적어도 하나의 반도체 재료를 포함하며, Mg 등과 같은 제2 도전형 도펀트가 도핑된 p형 반도체층을 포함할 수 있다. 다만, 제2 도전형 반도체층(13)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질이 제2 도전형 반도체층(13)을 구성할 수 있다.
또한, 실시예에 따라, 발광 소자(LD)는 표면에 제공된 절연성 피막(INF)을 더 포함할 수 있다. 절연성 피막(INF)은 적어도 활성층(12)의 외주면을 둘러싸도록 발광 소자(LD)의 표면에 형성될 수 있으며, 이외에도 제1 및 제2 도전형 반도체층들(11, 13)의 일 영역을 더 둘러쌀 수 있다. 다만, 절연성 피막(INF)은 서로 다른 극성을 가지는 발광 소자(LD)의 양 단부는 노출할 수 있다. 예를 들어, 절연성 피막(INF)은 길이(L) 방향 상에서 발광 소자(LD)의 양단에 위치한 제1 및 제2 도전형 반도체층들(11, 13) 각각의 일단, 일 예로 원기둥의 두 밑면(도 1 a 및 도 1b에서, 발광 소자(LD)의 상부면 및 하부면)은 커버하지 않고 노출할 수 있다.
실시예에 따라, 절연성 피막(INF)은 이산화규소(SiO2), 질화규소(Si3N4), 산화알루미늄(Al2O3) 및 이산화타이타늄(TiO2) 중 적어도 하나의 절연 물질을 포함할 수 있으나, 이에 한정되지는 않는다. 즉, 절연성 피막(INF)의 구성 물질이 특별히 한정되지는 않으며, 상기 절연성 피막(INF)은 현재 공지된 다양한 절연 물질로 구성될 수 있다.
일 실시예에서, 발광 소자(LD)는 제1 도전형 반도체층(11), 활성층(12), 제2 도전형 반도체층(13) 및/또는 절연성 피막(INF) 외에도 추가적인 구성 요소를 더 포함할 수 있다. 예를 들면, 발광 소자(LD)는 제1 도전형 반도체층(11), 활성층(12) 및/또는 제2 도전형 반도체층(13)의 일단 측에 배치된 하나 이상의 형광체층, 활성층, 반도체층 및/또는 전극층을 추가적으로 포함할 수 있다.
예를 들어, 발광 소자(LD)는 도 2a 및 도 2b에 도시된 바와 같이 제2 도전형 반도체층(13)의 일단 측에 배치되는 적어도 하나의 전극층(14)을 더 포함할 수 있다. 또한, 실시예에 따라 발광 소자(LD)는 도 3a 및 도 3b에 도시된 바와 같이 제1 도전형 반도체층(11)의 일단 측에 배치되는 적어도 하나의 다른 전극층(15)을 더 포함할 수도 있다.
상기 전극층들(14, 15) 각각은 오믹(Ohmic) 컨택 전극일 수 있으나, 이에 한정되지는 않는다. 또한, 상기 전극층들(14, 15) 각각은 금속 또는 금속 산화물을 포함할 수 있다. 일 예로, 상기 전극층들(14, 15) 각각은 크롬(Cr), 타이타늄(Ti), 알루미늄(Al), 금(Au), 니켈(Ni), 이들의 산화물 또는 합금, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(Zinc Oxide), ITZO(Indium Tin Zinc Oxide)와 같은 투명 전극 물질 등을 단독 또는 혼합하여 형성될 수 있다. 또한, 실시예에 따라, 상기 전극층들(14, 15)은 실질적으로 투명 또는 반투명할 수 있다. 이에 따라, 발광 소자(LD)에서 생성되는 빛이 전극층들(14, 15)을 투과하여 발광 소자(LD)의 외부로 방출될 수 있다.
실시예에 따라, 절연성 피막(INF)은 전극층들(14, 15)의 외주면을 적어도 부분적으로 감싸거나, 또는 감싸지 않을 수 있다. 즉, 절연성 피막(INF)은 전극층들(14, 15)의 표면에 선택적으로 형성될 수 있다. 또한, 절연성 피막(INF)은 서로 다른 극성을 가지는 발광 소자(LD)의 양단을 노출하도록 형성되며, 일 예로 전극층들(14, 15)의 적어도 일 영역을 노출할 수 있다. 또는, 또 다른 실시예에서는, 절연성 피막(INF)이 제공되지 않을 수도 있다.
발광 소자(LD)의 표면, 특히 활성층(12)의 표면에 절연성 피막(INF)이 제공되면, 활성층(12)이 도시되지 않은 적어도 하나의 전극(일 예로, 발광 소자(LD)의 양단에 연결되는 컨택 전극들 중 적어도 하나의 컨택 전극) 등과 단락되는 것을 방지할 수 있다. 이에 따라, 발광 소자(LD)의 전기적 안정성을 확보할 수 있다.
또한, 발광 소자(LD)의 표면에 절연성 피막(INF)을 형성함에 의해 발광 소자(LD)의 표면 결함을 최소화하여 수명 및 효율을 향상시킬 수 있다. 또한, 각각의 발광 소자(LD)에 절연성 피막(INF)이 형성되면, 다수의 발광 소자들(LD)이 서로 밀접하여 배치되어 있는 경우에도 상기 발광 소자들(LD)의 사이에서 원치 않는 단락이 발생하는 것을 방지할 수 있다.
또한, 본 발명의 일 실시예에서, 발광 소자(LD)는 표면 처리 과정을 거쳐 제조될 수 있다. 예를 들어, 다수의 발광 소자들(LD)을 유동성의 용액(또는, 용매)에 혼합하여 각각의 발광 영역(일 예로, 각 화소의 발광 영역)에 공급할 때, 상기 발광 소자들(LD)이 용액 내에 불균일하게 응집하지 않고 균일하게 분산될 수 있도록 각각의 발광 소자(LD)를 표면 처리할 수 있다.
이와 관련한 비제한적인 실시예로서, 소수성 재료를 이용하여 절연성 피막(INF) 자체를 소수성 막으로 형성하거나, 절연성 피막(INF) 상에 소수성 재료로 이루어진 소수성 피막을 추가적으로 형성할 수 있다. 실시예에 따라, 소수성 재료는 소수성을 나타내도록 불소를 함유하는 재료일 수 있다. 또한, 실시예에 따라, 소수성 재료는 자기조립 단분자막(self-assembled monolayer; SAM)의 형태로 발광 소자들(LD)에 적용될 수 있다. 이 경우, 소수성 재료는 옥타데실 트라이클로로실란(octadecyl trichlorosilane), 플루오로알킬 트라이클로로실란(fluoroalkyl trichlorosilane), 퍼플루오로알킬 트라이에톡시실란(perfluoroalkyl triethoxysilane) 등을 포함할 수 있다. 또한, 소수성 재료는 테플론(TeflonTM)이나 사이토프(CytopTM)와 같은 상용화된 불소 함유 재료이거나, 이에 상응하는 재료일 수 있다.
상술한 발광 소자(LD)를 포함한 발광 장치는, 표시 장치를 비롯하여 광원을 필요로 하는 다양한 종류의 장치에서 이용될 수 있다. 예를 들어, 표시 패널의 각 화소 영역에 적어도 하나의 초소형 발광 소자(LD), 일 예로 각각 나노 스케일 내지 마이크로 스케일의 크기를 가진 복수의 초소형 발광 소자들(LD)을 배치하고, 상기 초소형 발광 소자들(LD)을 이용하여 각 화소의 광원(또는, 광원 유닛)을 구성할 수 있다. 다만, 본 발명에서 발광 소자(LD)의 적용 분야가 표시 장치에 한정되지는 않는다. 예를 들어, 발광 소자(LD)는 조명 장치 등과 같이 광원을 필요로 하는 다른 종류의 장치에도 이용될 수 있다.
도 4a 및 도 4b는 본 발명의 일 실시예에 의한 발광 소자(LD)를 나타내는 사시도 및 단면도이다. 실시예에 따라, 도 4a 및 도 4b에서는 도 1a 내지 도 3b에 도시된 발광 소자들(LD)과 상이한 구조의 발광 소자(LD), 일 예로 코어-쉘 구조의 발광 소자를 도시하였다. 즉, 본 발명의 실시예에 의한 발광 소자(LD)의 종류, 구조 및/또는 형상 등은 다양하게 변경될 수 있다. 도 4a 및 도 4b의 실시예에서, 도 1a 내지 도 3b의 실시예들과 유사 또는 동일한 구성 요소(일 예로, 서로 상응하는 구성 요소)에 대해서는 동일 부호를 부여하고, 이에 대한 상세한 설명은 생략하기로 한다.
도 4a 및 도 4b를 참조하면, 본 발명의 일 실시예에 의한 발광 소자(LD)는, 제1 도전형 반도체층(11) 및 제2 도전형 반도체층(13)과, 상기 제1 및 제2 도전형 반도체층들(11, 13) 사이에 개재된 활성층(12)을 포함한다. 실시예에 따라, 제1 도전형 반도체층(11)은 발광 영역(LD)의 중앙 영역에 배치되고, 활성층(12)은 제1 도전형 반도체층(11)의 적어도 일 영역을 감싸도록 상기 제1 도전형 반도체층(11)의 표면에 배치될 수 있다. 그리고, 제2 도전형 반도체층(13)은, 활성층(12)의 적어도 일 영역을 감싸도록 상기 활성층(12)의 표면에 배치될 수 있다.
또한, 발광 소자(LD)는, 제2 도전형 반도체층(13)의 적어도 일 영역을 감싸는 전극층(14) 및/또는 절연성 피막(INF)을 더 포함할 수 있다. 예를 들어, 발광 소자(LD)는, 제2 도전형 반도체층(13)의 일 영역을 감싸도록 상기 제2 도전형 반도체층(13)의 표면에 배치되는 전극층(14)과, 상기 전극층(14)의 적어도 일 영역을 감싸도록 상기 전극층(14)의 표면에 배치되는 절연성 피막(INF)을 더 포함할 수 있다. 즉, 상술한 실시예에 의한 발광 소자(LD)는, 중앙으로부터 외곽 방향으로 순차적으로 배치된 제1 도전형 반도체층(11), 활성층(12), 제2 도전형 반도체층(13), 전극층(14) 및 절연성 피막(INF)을 포함하는 코어-쉘 구조로 구현될 수 있고, 전극층(14) 및/또는 절연성 피막(INF)은 실시예에 따라 생락될 수도 있다.
일 실시예에서, 발광 소자(LD)는 어느 일 방향을 따라 연장된 다각 뿔 형상으로 제공될 수 있다. 일 예로, 발광 소자(LD)의 적어도 일 영역은 육각 뿔 형상을 가질 수 있다. 다만, 발광 소자(LD)의 형상이 이에 한정되지는 않으며, 이는 다양하게 변경될 수 있다.
발광 소자(LD)의 연장 방향을 길이(L) 방향이라고 하면, 발광 소자(LD)는 상기 길이(L) 방향을 따라 일측 단부와 타측 단부를 가질 수 있다. 실시예에 따라, 발광 소자(LD)의 일측 단부에는 제1 및 제2 도전형 반도체층들(11, 13) 중 하나가 배치되고, 상기 발광 소자(LD)의 타측 단부에는 상기 제1 및 제2 도전형 반도체층들(11, 13) 중 나머지 하나가 배치될 수 있다.
본 발명의 일 실시예에 있어서, 발광 소자(LD)는 다각 기둥 형상, 일 예로, 양측 단부가 돌출된 육각 뿔 형상으로 제조된 코어-쉘 구조의 초소형 발광 다이오드일 수 있다. 예를 들어, 발광 소자(LD)는 나노 스케일 내지 마이크로 스케일 정도로 작은 크기, 일 예로 각각 나노 스케일 또는 마이크로 스케일 범위의 폭 및/또는 길이(L)를 가질 수 있다. 다만, 발광 소자(LD)는, 이를 광원으로 이용하는 각종 장치, 일 예로 표시 장치 등의 설계 조건에 따라 그 크기 및/또는 형상 등이 다양하게 변경될 수 있다.
일 실시예에서, 발광 소자(LD)의 길이(L) 방향을 따라 제1 도전형 반도체층(11)의 양측 단부는 돌출된 형상을 가질 수 있다. 제1 도전형 반도체층(11)의 양측 단부의 돌출된 형상은 서로 상이할 수 있다. 일 예로, 제1 도전형 반도체층(11)의 양측 단부 중 상측에 배치된 일 단부는 상부로 향할수록 폭이 좁아지면서 하나의 꼭지점에 접하는 뿔 형상을 가질 수 있다. 또한, 제1 도전형 반도체층(11)의 양측 단부 중 하측에 배치된 타 단부는 일정한 폭의 사각 기둥 형상을 가질 수 있으나, 이에 한정되지는 않는다. 예를 들어, 본 발명의 다른 실시예에서는, 제1 도전형 반도체층(11)이 하부로 향할수록 폭이 점진적으로 좁아지는 다각 형상 또는 계단 형상 등의 단면을 가질 수도 있다. 제1 도전형 반도체층(11)의 양측 단부의 형상은 실시예에 따라 다양하게 변경될 수 있는 것으로서, 상술한 실시예에 한정되지는 않는다.
실시예에 따라, 제1 도전형 반도체층(11)은 발광 소자(LD)의 코어(core), 즉, 중심(또는, 중앙 영역)에 위치할 수 있다. 또한, 발광 소자(LD)는 제1 도전형 반도체층(11)의 형상에 대응되는 형상으로 제공될 수 있다. 일 예로, 제1 도전형 반도체층(11)이 육각 뿔 형상을 갖는 경우, 발광 소자(LD)는 육각 뿔 형상을 가질 수 있다.
활성층(12)은 발광 소자(LD)의 길이(L) 방향에서 제1 도전형 반도체층(11)의 외주면을 둘러싸는 형태로 제공 및/또는 형성될 수 있다. 구체적으로, 활성층(12)은 발광 소자(LD)의 길이(L) 방향에서 제1 도전형 반도체층(11)의 양측 단부 중 하부에 배치된 타 단부를 제외한 나머지 영역을 둘러싸는 형태로 제공 및/또는 형성될 수 있다.
제2 도전형 반도체층(13)은 발광 소자(LD)의 길이(L) 방향에서 활성층(12)을 둘러싸는 형태로 제공 및/또는 형성되며, 제1 도전형 반도체층(11)과 상이한 타입의 반도체층을 포함할 수 있다. 일 예로, 제1 도전형 반도체층(11)이 적어도 하나의 n형 반도체층을 포함할 경우, 제2 도전형 반도체층(13)은 적어도 하나의 p형 반도체층을 포함할 수 있다.
일 실시예에서, 발광 소자(LD)는 제2 도전형 반도체층(13)의 적어도 일측을 둘러싸는 전극층(14)을 포함한다. 전극층(14)은 제2 도전형 반도체층(13)에 전기적으로 연결되는 오믹(Ohmic) 컨택 전극일 수 있으나, 이에 한정되지는 않는다.
상술한 바와 같이, 발광 소자(LD)는 양 단부가 돌출된 형상을 갖는 육각 뿔 형태로 구성될 수 있으며, 그 중심에 제공된 제1 도전형 반도체층(11), 상기 제1 도전형 반도체층(11)을 둘러싸는 활성층(12), 상기 활성층(12)을 둘러싸는 제2 도전형 반도체층(13), 및 상기 제2 도전형 반도체층(13)을 둘러싸는 전극층(14)을 포함하는 코어-쉘 구조로 형성될 수 있다. 육각 뿔 형상을 갖는 발광 소자(LD)의 일측 단부에는 제1 도전형 반도체층(11)이 배치되고, 상기 발광 소자(LD)의 타측 단부에는 전극층(14)이 배치될 수 있다.
또한, 실시예에 따라, 발광 소자(LD)는 그 표면에 제공된 절연성 피막(INF)을 더 포함할 수 있다. 절연성 피막(INF)은 투명한 절연 물질을 포함할 수 있다.
실시예에 따라, 절연성 피막(INF)은 제1 도전형 반도체층(11)의 외주면 일부와 전극층(14)의 외주면을 덮도록 제공될 수 있다. 일 실시예에서, 절연성 피막(INF)은 발광 소자(LD)에 포함된 전극층(14)의 외주면 전체를 덮도록 형성된 이후, 도시되지 않은 전극(일 예로, 화소의 제1 전극)과의 전기적인 연결을 위하여 전극층(14)의 일 영역을 노출하도록 부분적으로 제거될 수 있다.
실시예에 따라, 절연성 피막(INF)은 서로 다른 극성을 가지는 발광 소자(LD)의 양 단부 중 적어도 하나의 단부를 노출할 수 있다. 일 예로, 절연성 피막(INF)은 발광 소자(LD)의 길이(L) 방향 상에서 발광 소자(LD)의 양 단부에 위치한 제1 및 제2 도전형 반도체층들(11, 13) 중 상기 제1 도전형 반도체층(11)의 하부 면을 커버하지 않고 외부로 노출할 수 있다. 또한, 발광 소자(LD)는 표면 처리 과정을 거쳐 제조될 수 있다.
상술한 발광 소자(LD)를 포함한 발광 장치는, 광원을 필요로 하는 다양한 종류의 장치에서 이용될 수 있다. 예를 들어, 상기 발광 장치는, 표시 장치나 조명 장치 등과 같이 광원을 필요로 하는 다양한 종류의 전자 장치에서 이용될 수 있다.
도 5는 본 발명의 일 실시예에 의한 표시 장치를 나타내는 평면도이다. 실시예에 따라, 도 5에서는 도 1a 내지 도 4b의 실시예들에서 설명한 발광 소자(LD)를 광원으로서 이용할 수 있는 장치의 일 예로서, 표시 장치, 특히 상기 표시 장치에 구비되는 표시 패널(PNL)을 도시하기로 한다. 일 예로, 표시 패널(PNL)의 각 화소 유닛(PXU) 및 이를 구성하는 각각의 화소는 복수의 발광 소자들(LD)을 포함할 수 있다.
편의상, 도 5에서는 표시 영역(DA)을 중심으로 표시 패널(PNL)의 구조를 간략하게 도시하기로 한다. 다만, 실시예에 따라서는 도시되지 않은 적어도 하나의 구동 회로부(일 예로, 주사 구동부 및 데이터 구동부 중 적어도 하나) 및/또는 복수의 배선들이 표시 패널(PNL)에 더 배치될 수 있다.
도 5를 참조하면, 본 발명의 일 실시예에 의한 표시 패널(PNL)은, 베이스 층(BSL)과, 상기 베이스 층(BSL) 상에 배치된 다수의 화소들을 포함할 수 있다. 실시예에 따라, 상기 화소들은, 제1색 화소들(PXL1), 제2색 화소들(PXL2) 및/또는 제3색 화소들(PXL3)을 포함할 수 있다. 이하에서, 제1색 화소들(PXL1), 제2색 화소들(PXL2) 및 제3색 화소들(PXL3) 중 하나 이상의 화소를 임의로 지칭하거나, 또는 두 종류 이상의 화소들을 포괄적으로 지칭할 때, "화소(PXL)" 또는 "화소들(PXL)"이라 하기로 한다.
구체적으로, 표시 패널(PNL) 및 이를 형성하기 위한 베이스 층(BSL)은, 영상을 표시하기 위한 표시 영역(DA)과, 상기 표시 영역(DA)을 제외한 비표시 영역(NDA)을 포함할 수 있다. 그리고, 베이스 층(BSL) 상의 표시 영역(DA)에는 화소들(PXL)이 배치될 수 있다.
실시예에 따라, 표시 영역(DA)은 표시 패널(PNL)의 중앙 영역에 배치되고, 비표시 영역(NDA)은 표시 영역(DA)을 둘러싸도록 표시 패널(PNL)의 가장자리 영역에 배치될 수 있다. 다만, 표시 영역(DA) 및 비표시 영역(NDA)의 위치가 이에 한정되지는 않으며, 이들의 위치는 변경될 수 있다. 이러한 표시 영역(DA)은, 영상이 표시되는 화면을 구성할 수 있다.
베이스 층(BSL)은 표시 패널(PNL)의 베이스 부재를 구성할 수 있다. 실시예에 따라, 베이스 층(BSL)은 경성 또는 연성의 기판이나 필름일 수 있으며, 그 재료나 물성이 특별히 한정되지는 않는다. 일 예로, 베이스 층(BSL)은 유리 또는 강화 유리로 이루어진 경성 기판, 플라스틱 또는 금속 재질의 연성 기판(또는, 박막 필름), 또는 적어도 한 층의 절연막일 수 있으며, 그 재료 및/또는 물성이 특별히 한정되지는 않는다.
또한, 베이스 층(BSL)은 투명할 수 있으나, 이에 한정되지는 않는다. 일 예로, 베이스 층(BSL)은 투명, 반투명, 불투명, 또는 반사성의 베이스 부재일 수 있다.
베이스 층(BSL) 상의 일 영역은 표시 영역(DA)으로 규정되어 화소들(PXL)이 배치되고, 나머지 영역은 비표시 영역(NDA)으로 규정될 수 있다. 일 예로, 베이스 층(BSL)은, 각각의 화소(PXL)가 형성되는 복수의 화소 영역들을 포함한 표시 영역(DA)과, 상기 표시 영역(DA)의 외곽에 배치되는 비표시 영역(NDA)을 포함할 수 있다. 비표시 영역(NDA)에는 표시 영역(DA)의 화소들(PXL)에 연결되는 각종 배선들 및/또는 내장 회로부가 배치될 수 있다.
표시 영역(DA)에는 다수의 화소들(PXL)이 분산되어 배치될 수 있다. 일 예로, 표시 영역(DA)에는 스트라이프 또는 펜타일 배열 구조 등에 따라 다수의 화소들(PXL)이 규칙적으로 배열될 수 있다. 다만, 화소들(PXL)의 배열 구조가 이에 한정되지는 않으며, 화소들(PXL)은 다양한 구조 및/또는 방식으로 표시 영역(DA)에 배열될 수 있다.
실시예에 따라, 표시 영역(DA)에는 서로 다른 색의 빛을 방출하는 두 종류 이상의 화소들(PXL)이 배치될 수 있다. 일 예로, 표시 영역(DA)에는, 제1색의 빛을 방출하는 제1색 화소들(PXL1), 제2색의 빛을 방출하는 제2색 화소들(PXL2), 및 제3색의 빛을 방출하는 제3색 화소들(PXL3)이 배치될 수 있다. 그리고, 서로 인접하도록 배치된 적어도 하나의 제1색 화소(PXL1), 제2색 화소(PXL2) 및 제3색 화소(PXL3)는, 다양한 색상의 빛을 방출하는 하나의 화소 유닛(PXU)을 구성할 수 있다.
실시예에 따라, 각각의 제1색 화소(PXL1)는 적색의 빛을 방출하는 적색 화소일 수 있고, 각각의 제2색 화소(PXL2)는 녹색의 빛을 방출하는 녹색 화소일 수 있으며, 각각의 제3색 화소(PXL3)는 청색의 빛을 방출하는 청색 화소일 수 있다. 일 실시예에서, 제1색 화소들(PXL1), 제2색 화소들(PXL2) 및 제3색 화소들(PXL3)은, 각각 제1색의 발광 소자, 제2색의 발광 소자 및 제3색의 발광 소자를 광원으로 구비함으로써, 각각 제1색, 제2색 및 제3색의 빛을 방출할 수 있다. 다른 실시예에서, 제1색 화소들(PXL1), 제2색 화소들(PXL2) 및 제3색 화소들(PXL3)은 서로 동일한 색의 발광 소자를 구비하되, 각각의 발광 소자 상에 배치된 서로 다른 색상의 광 변환층 및/또는 컬러 필터를 포함함으로써, 각각 제1색, 제2색 및 제3색의 빛을 방출할 수도 있다.
다만, 각각의 화소 유닛(PXU)을 구성하는 화소들(PXL)의 색상, 종류 및/또는 개수 등이 특별히 한정되지는 않으며, 일 예로 각각의 화소(PXL)가 방출하는 빛의 색은 다양하게 변경될 수 있다.
각각의 화소(PXL)는, 소정의 제어 신호(일 예로, 주사 신호 및 데이터 신호) 및/또는 소정의 전원(일 예로, 제1 전원 및 제2 전원)에 의해 구동되는 적어도 하나의 광원, 일 예로 도 1a 내지 도 4b의 실시예들 중 어느 하나의 실시예에 의한 발광 소자(LD)를 포함할 수 있다. 예를 들어, 각각의 화소(PXL)는, 나노 스케일 내지 마이크로 스케일 정도로 작은 크기를 가지는 적어도 하나의 초소형 발광 소자(LD)를 포함할 수 있다. 일 예로, 각각의 화소(PXL)는, 제1 및 제2 화소 전극들 및/또는 제1 및 제2 전원선들의 사이에 서로 직렬 및/또는 병렬로 연결되어 해당 화소(PXL)의 광원 또는 광원 유닛을 구성하는 복수의 초소형 발광 소자들을 포함할 수 있다.
일 실시예에서, 각각의 화소(PXL)는 능동형 화소로 구성될 수 있다. 다만, 본 발명의 표시 장치에 적용될 수 있는 화소들(PXL)의 종류, 구조 및/또는 구동 방식 등이 특별히 한정되지는 않는다. 예를 들어, 각각의 화소(PXL)는 다양한 형태의 수동형 또는 능동형 구조를 가진 발광 표시 장치의 화소로 구성될 수 있다.
도 6a 내지 도 6c는 각각 본 발명의 일 실시예에 의한 화소(PXL)를 나타내는 회로도이다. 실시예에 따라, 도 6a 내지 도 6c에 도시된 각각의 화소(PXL)는 도 5의 표시 패널(PNL)에 구비된 제1색 화소(PXL1), 제2색 화소(PXL2) 및 제3색 화소(PXL3) 중 어느 하나일 수 있다. 또한, 상기 제1색 화소(PXL1), 제2색 화소(PXL2) 및 제3색 화소(PXL3)는 실질적으로 서로 동일 또는 유사한 구조를 가질 수 있다.
먼저 도 6a를 참조하면, 본 발명의 일 실시예에 의한 화소(PXL)는 데이터 신호에 대응하는 휘도의 빛을 생성하기 위한 광원 유닛(LSU)을 포함한다. 또한, 화소(PXL)는, 광원 유닛(LSU)을 구동하기 위한 화소 회로(PXC)를 선택적으로 더 포함할 수 있다.
실시예에 따라, 광원 유닛(LSU)은 제1 전원(VDD)과 제2 전원(VSS)의 사이에 전기적으로 연결된 복수의 발광 소자들(LD)을 포함할 수 있다. 일 실시예에서, 발광 소자들(LD)은 서로 병렬로 연결될 수 있으나, 이에 한정되지는 않는다. 예를 들어, 다른 실시예에서는 제1 전원(VDD)과 제2 전원(VSS)의 사이에, 복수의 발광 소자들(LD)이 직/병렬 혼합 구조로 연결될 수도 있다.
실시예에 따라, 제1 및 제2 전원들(VDD, VSS)은 발광 소자들(LD)이 발광할 수 있도록 서로 다른 전위를 가질 수 있다. 일 예로, 제1 전원(VDD)은 고전위 전원으로 설정되고, 제2 전원(VSS)은 저전위 전원으로 설정될 수 있다. 이때, 제1 및 제2 전원들(VDD, VSS)의 전위 차는 적어도 화소(PXL)의 발광 기간 동안 발광 소자들(LD)의 문턱 전압 이상으로 설정될 수 있다.
한편, 도 6a에서는 각 화소(PXL)의 광원 유닛(LSU)을 구성하는 발광 소자들(LD)이 제1 전원(VDD)과 제2 전원(VSS)의 사이에 서로 동일한 방향(일 예로, 순방향)으로 병렬 연결된 실시예를 도시하였으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 다른 실시예에서는 상기 발광 소자들(LD) 중 일부는 제1 및 제2 전원들(VDD, VSS)의 사이에 제1 방향(일 예로, 순방향)으로 연결되어 각각의 유효 광원을 구성하고, 다른 일부는 제2 방향(일 예로, 역방향)으로 연결될 수도 있다. 또는, 또 다른 실시예에서는, 적어도 하나의 화소(PXL)가 단일의 발광 소자(일 예로, 제1 및 제2 전원들(VDD, VSS)의 사이에 순방향으로 연결된 단일의 유효 광원)(LD)만을 포함할 수도 있다.
실시예에 따라, 각각의 광원 유닛(LSU)을 구성하는 발광 소자들(LD)의 일 단부는 상기 광원 유닛(LSU)의 일 전극(일 예로, 각 화소(PXL)의 제1 전극 및/또는 제1 컨택 전극)을 통해 화소 회로(PXC)에 공통으로 접속되며, 상기 화소 회로(PXC) 및 제1 전원선(PL1)을 통해 제1 전원(VDD)에 접속될 수 있다. 그리고, 발광 소자들(LD)의 다른 단부는 상기 광원 유닛(LSU)의 다른 전극(일 예로, 각 화소(PXL)의 제2 전극 및/또는 제2 컨택 전극) 및 제2 전원선(PL2)을 통해 제2 전원(VSS)에 공통으로 접속될 수 있다.
각각의 광원 유닛(LSU)은 해당 화소 회로(PXC)를 통해 공급되는 구동 전류에 대응하는 휘도로 발광할 수 있다. 이에 따라, 표시 영역(DA)에서 소정의 영상이 표시될 수 있다.
화소 회로(PXC)는 해당 화소(PXL)의 주사선(Si) 및 데이터선(Dj)에 접속될 수 있다. 일 예로, 화소(PXL)가 표시 영역(DA)의 i(i는 자연수)번째 행 및 j(j는 자연수)번째 열에 배치되었다고 할 때, 상기 화소(PXL)의 화소 회로(PXC)는 표시 영역(DA)의 i번째 주사선(Si) 및 j번째 데이터선(Dj)에 접속될 수 있다. 실시예에 따라, 화소 회로(PXC)는 제1 및 제2 트랜지스터들(T1, T2)과 스토리지 커패시터(Cst)를 포함할 수 있다.
제1 트랜지스터("구동 트랜지스터"라고도 함)(T1)는 제1 전원(VDD)과 광원 유닛(LSU)의 사이에 접속된다. 그리고, 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 접속된다. 이러한 제1 트랜지스터(T1)는 제1 노드(N1)의 전압에 대응하여 광원 유닛(LSU)으로 공급되는 구동 전류를 제어한다.
제2 트랜지스터("스위칭 트랜지스터"라고도 함)(T2)는 데이터선(Dj)과 제1 노드(N1)의 사이에 접속된다. 그리고, 제2 트랜지스터(T2)의 게이트 전극은 주사선(Si)에 접속된다. 이러한 제2 트랜지스터(T2)는, 주사선(Si)으로부터 게이트-온 전압(일 예로, 로우 레벨 전압)의 주사 신호가 공급될 때 턴-온되어, 데이터선(Dj)과 제1 노드(N1)를 전기적으로 연결한다.
각각의 프레임 기간마다 데이터선(Dj)으로는 해당 프레임의 데이터 신호가 공급되고, 상기 데이터 신호는 제2 트랜지스터(T2)를 경유하여 제1 노드(N1)로 전달된다. 이에 따라, 스토리지 커패시터(Cst)에는 데이터 신호에 대응하는 전압이 충전된다.
스토리지 커패시터(Cst)의 일 전극은 제1 전원(VDD)에 접속되고, 다른 전극은 제1 노드(N1)에 접속된다. 이러한 스토리지 커패시터(Cst)는 각각의 프레임 기간 동안 제1 노드(N1)로 공급되는 데이터 신호에 대응하는 전압을 충전한다.
한편, 도 6a에서는 화소 회로(PXC)에 포함되는 트랜지스터들, 일 예로 제1 및 제2 트랜지스터들(T1, T2)을 모두 P타입의 트랜지스터들로 도시하였으나, 본 발명이 이에 한정되지는 않는다. 즉, 제1 및 제2 트랜지스터들(T1, T2) 중 적어도 하나는 N타입의 트랜지스터로 변경될 수도 있다.
예를 들면, 도 6b에 도시된 바와 같이, 제1 및 제2 트랜지스터들(T1, T2)은 모두 N타입의 트랜지스터들일 수 있다. 이 경우, 각각의 프레임 기간 마다 데이터선(Dj)으로 공급되는 데이터 신호를 화소(PXL)에 기입하기 위한 주사 신호의 게이트-온 전압은 하이 레벨 전압일 수 있다. 유사하게, 제1 트랜지스터(T1)를 턴-온시키기 위한 데이터 신호의 전압은 도 6a의 실시예와 상반된 파형의 전압일 수 있다. 일 예로, 도 6b의 실시예에서는 표현하고자 하는 계조 값이 클수록 보다 높은 전압 레벨을 가진 데이터 신호가 공급될 수 있다.
도 6b에 도시된 화소(PXL)는, 트랜지스터 타입 변경에 따라 일부 회로 소자의 접속 위치 및 제어 신호들(일 예로, 주사 신호 및 데이터 신호)의 전압 레벨이 변경되는 것을 제외하고, 그 구성 및 동작이 도 6a의 화소(PXL)와 실질적으로 유사하다. 따라서, 도 6b의 화소(PXL)에 대한 상세한 설명은 생략하기로 한다.
한편, 화소 회로(PXC)의 구조가 도 6a 및 도 6b에 도시된 실시예에 한정되지는 않는다. 즉, 화소 회로(PXC)는 현재 공지된 다양한 구조 및/또는 구동 방식의 화소 회로로 구성될 수 있다. 일 예로, 화소 회로(PXC)는 도 6c에 도시된 실시예와 같이 구성될 수도 있다.
도 6c를 참조하면, 화소 회로(PXC)는 해당 수평 라인의 주사선(Si) 외에도 적어도 하나의 다른 주사선(또는, 제어선)에 더 접속될 수 있다. 일 예로, 표시 영역(DA)의 i번째 행에 배치된 화소(PXL)의 화소 회로(PXC)는 i-1번째 주사선(Si-1) 및/또는 i+1번째 주사선(Si+1)에 더 접속될 수 있다. 또한, 실시예에 따라 화소 회로(PXC)는 제1 및 제2 전원들(VDD, VSS) 외에 제3의 다른 전원에 더 연결될 수 있다. 일 예로, 화소 회로(PXC)는 초기화 전원(Vint)에도 연결될 수 있다. 실시예에 따라, 화소 회로(PXC)는 제1 내지 제7 트랜지스터들(T1 내지 T7)과 스토리지 커패시터(Cst)를 포함할 수 있다.
제1 트랜지스터(T1)는 제1 전원(VDD)과 광원 유닛(LSU)의 사이에 접속된다. 예를 들어, 제1 트랜지스터(T1)의 일 전극(일 예로, 소스 전극)은 제5 트랜지스터(T5) 및 제1 전원선(PL1)을 통해 제1 전원(VDD)에 접속되고, 제1 트랜지스터(T1)의 다른 전극(일 예로, 드레인 전극)은 제6 트랜지스터(T6)를 경유하여 광원 유닛(LSU)의 일 전극(일 예로, 해당 화소(PXL)의 제1 전극)에 접속될 수 있다. 그리고, 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 접속된다. 이러한 제1 트랜지스터(T1)는 제1 노드(N1)의 전압에 대응하여 광원 유닛(LSU)으로 공급되는 구동 전류를 제어한다.
제2 트랜지스터(T2)는 데이터선(Dj)과 제1 트랜지스터(T1)의 일 전극 사이에 접속된다. 그리고, 제2 트랜지스터(T2)의 게이트 전극은 해당 주사선(Si)에 접속된다. 이와 같은 제2 트랜지스터(T2)는 주사선(Si)으로부터 게이트-온 전압의 주사 신호가 공급될 때 턴-온되어 데이터선(Dj)을 제1 트랜지스터(T1)의 일 전극에 전기적으로 연결한다. 따라서, 제2 트랜지스터(T2)가 턴-온되면, 데이터선(Dj)으로부터 공급되는 데이터 신호가 제1 트랜지스터(T1)로 전달된다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 다른 전극(일 예로, 드레인 전극)과 제1 노드(N1) 사이에 접속된다. 그리고, 제3 트랜지스터(T3)의 게이트 전극은 해당 주사선(Si)에 접속된다. 이와 같은 제3 트랜지스터(T3)는 주사선(Si)으로부터 게이트-온 전압의 주사 신호가 공급될 때 턴-온되어 제1 트랜지스터(T1)를 다이오드 형태로 연결한다.
제4 트랜지스터(T4)는 제1 노드(N1)와 초기화 전원(Vint) 사이에 접속된다. 그리고, 제4 트랜지스터(T4)의 게이트 전극은 이전 주사선, 일 예로 i-1번째 주사선(Si-1)에 접속된다. 이와 같은 제4 트랜지스터(T4)는 i-1번째 주사선(Si-1)으로 게이트-온 전압의 주사 신호가 공급될 때 턴-온되어 초기화 전원(Vint)의 전압을 제1 노드(N1)로 전달한다. 실시예에 따라, 제1 트랜지스터(T1)의 게이트 전압을 초기화시키기 위한 초기화 전원(Vint)의 전압은 데이터 신호의 최저 전압 이하일 수 있다.
제5 트랜지스터(T5)는 제1 전원(VDD)과 제1 트랜지스터(T1) 사이에 접속된다. 그리고, 제5 트랜지스터(T5)의 게이트 전극은 해당 발광 제어선, 일 예로 i번째 발광 제어선(Ei)에 접속된다. 이와 같은 제5 트랜지스터(T5)는 발광 제어선(Ei)으로 게이트-오프 전압(일 예로, 하이 레벨 전압)의 발광 제어신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온된다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)와 광원 유닛(LSU) 사이에 접속된다. 그리고, 제6 트랜지스터(T6)의 게이트 전극은 해당 발광 제어선, 일 예로 i번째 발광 제어선(Ei)에 접속된다. 이와 같은 제6 트랜지스터(T6)는 발광 제어선(Ei)으로 게이트-오프 전압의 발광 제어신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온된다.
제7 트랜지스터(T7)는 광원 유닛(LSU)의 일 전극(일 예로, 해당 화소(PXL)의 제1 전극)과 초기화 전원(Vint) 사이에 접속된다. 그리고, 제7 트랜지스터(T7)의 게이트 전극은 다음 단의 주사선들 중 어느 하나, 일 예로 i+1번째 주사선(Si+1)에 접속된다. 이와 같은 제7 트랜지스터(T7)는 i+1번째 주사선(Si+1)으로 게이트-온 전압의 주사 신호가 공급될 때 턴-온되어 초기화 전원(Vint)의 전압을 광원 유닛(LSU)의 일 전극으로 공급한다. 이에 따라, 광원 유닛(LSU)으로 초기화 전원(Vint)의 전압이 전달되는 각각의 초기화 기간 동안, 광원 유닛(LSU)의 일 전극의 전압이 초기화된다. 한편, 제7 트랜지스터(T7)의 동작을 제어하기 위한 제어 신호는 다양하게 변경될 수 있다. 예를 들어, 다른 실시예에서는 제7 트랜지스터(T7)의 게이트 전극이 해당 수평 라인의 주사선, 즉 i번째 주사선(Si)에 연결될 수도 있다. 이 경우, 제7 트랜지스터(T7)는 i번째 주사선(Si)으로 게이트-온 전압의 주사 신호가 공급될 때 턴-온되어 초기화 전원(Vint)의 전압을 광원 유닛(LSU)의 일 전극으로 공급할 수 있다.
스토리지 커패시터(Cst)는 제1 전원(VDD)과 제1 노드(N1) 사이에 접속된다. 이와 같은 스토리지 커패시터(Cst)는 각 프레임 기간에 제1 노드(N1)로 공급되는 데이터 신호 및 제1 트랜지스터(T1)의 문턱전압에 대응하는 전압을 저장한다.
한편, 도 6c에서는 화소 회로(PXC)에 포함되는 트랜지스터들, 일 예로, 제1 내지 제7 트랜지스터들(T1 내지 T7)을 모두 P타입의 트랜지스터들로 도시하였으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 제1 내지 제7 트랜지스터들(T1 내지 T7) 중 적어도 하나는 N타입의 트랜지스터로 변경될 수도 있다.
또한, 본 발명에 적용될 수 있는 화소(PXL)의 구조가 도 6a 내지 도 6c에 도시된 실시예들에 한정되지는 않으며, 각각의 화소(PXL)는 현재 공지된 다양한 구조를 가질 수 있다. 예를 들어, 각각의 화소(PXL)에 포함된 화소 회로(PXC)는 현재 공지된 다양한 구조 및/또는 구동 방식의 화소 회로로 구성될 수 있다. 또한, 본 발명의 다른 실시예에서, 각각의 화소(PXL)는 수동형 발광 표시 장치 등의 내부에 구성될 수도 있다. 이 경우, 화소 회로(PXC)는 생략되고, 광원 유닛(LSU)을 구성하는 발광 소자들(LD)의 양 단부는, 각각 주사선(Si), 데이터선(Dj), 제1 또는 제2 전원선(PL1, PL2) 및/또는 소정의 제어선 등에 직접 접속될 수도 있다.
도 7 내지 도 20은 각각 본 발명의 일 실시예에 의한 화소(PXL)를 나타내는 평면도이다. 실시예에 따라, 각각의 화소(PXL)는 도 5 내지 도 6c에 도시된 화소들(PXL) 중 어느 하나일 수 있으나, 이에 한정되지는 않는다.
도 7 내지 도 20에서는 광원 유닛(LSU)을 중심으로 각 화소(PXL)의 구조를 도시하기로 한다. 다만, 화소(PXL)는 각각의 광원 유닛(LSU)을 제어하기 위한 회로 소자(일 예로, 도 6a 내지 도 6c의 화소 회로(PXC)를 구성하는 적어도 하나의 회로 소자)를 더 포함할 수 있다. 실시예에 따라, 상기 회로 소자는 광원 유닛(LSU)과 다른 층에 배치될 수 있다. 일 예로, 상기 회로 소자는 베이스 층(BSL)의 일면 상에 위치한 화소 회로층에 배치되고, 광원 유닛(LSU)은 상기 화소 회로층 상에 위치한 표시 소자층에 배치될 수 있다.
또한, 실시예에 따라 도 7 내지 도 20에서는 각각의 광원 유닛(LSU)이, 제1 및 제2 컨택홀들(CH1, CH2)을 통해, 소정의 전원선(일 예로, 제1 및/또는 제2 전원선들(PL1, PL2), 회로 소자(일 예로, 화소 회로(PXC)를 구성하는 적어도 하나의 회로 소자) 및/또는 신호선(일 예로, 주사선(Si) 및/또는 데이터선(Dj))에 연결되는 실시예를 도시하였으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 본 발명의 다른 실시예에서는 각 화소(PXL)의 제1 및 제2 전극들(ELT1, ELT2) 중 적어도 하나가, 컨택홀 및/또는 중간 배선 등을 경유하지 않고 소정의 전원선 및/또는 신호선에 직접적으로 연결될 수도 있다.
먼저 도 7을 참조하면, 본 발명의 일 실시예에 의한 화소(PXL)는, 각각의 광원 유닛(LSU)을 구성하기 위한 복수의 발광 소자들(LD) 및 전극들을 포함할 수 있다. 예를 들어, 화소(PXL)는, 각각의 화소 영역에 서로 이격되어 배치된 제1 전극(ELT1) 및 제2 전극(ELT2)과, 상기 제1 및 제2 전극들(ELT1, ELT2)의 사이에 배열된 복수의 발광 소자들(LD)과, 각각 제1 전극(ELT1) 및 제2 전극(ELT2) 상에 배치된 제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2)을 포함할 수 있다. 상기 제1 및 제2 컨택 전극들(CNE1, CNE2)은, 제1 및 제2 전극들(ELT1, ELT2)과 같이 각각의 화소 영역에 서로 이격되도록 배치되어, 발광 소자들(LD)의 제1 단부들(EP1) 및 제2 단부들(EP2)을 각각 제1 전극(ELT1) 및 제2 전극(ELT2)에 전기적으로 연결할 수 있다. 또한, 본 발명의 실시예에 의한 화소(PXL)는, 발광 소자들(LD) 중 적어도 하나의 발광 소자(LD)(일 예로, 복수의 발광 소자들(LD))와 제1 컨택 전극(CNE1)의 사이에 배치된 적어도 하나의 제1 도전 패턴(CP1)(일 예로, 복수의 제1 도전 패턴들(CP1))을 포함할 수 있다.
제1 전극(ELT1) 및 제2 전극(ELT2)은 각각의 화소(PXL)가 제공 및/또는 형성되는 각각의 화소 영역, 특히 해당 화소(PXL)의 발광 영역(EMA)에 서로 이격되어 배치될 수 있다. 실시예에 따라, 각각의 화소 영역은 해당 화소(PXL)를 구성하기 위한 회로 소자들 및/또는 광원 유닛(LSU)이 배치되는 영역을 포괄적으로 의미할 수 있다. 그리고, 발광 영역(EMA)은 각 화소(PXL)의 광원 유닛(LSU)을 구성하는 발광 소자들(LD)(특히, 제1 및 제2 전극들(ELT1, ELT2)의 사이에 온전히 연결된 유효 광원들)이 배치되는 영역일 수 있다. 또한, 발광 영역(EMA)에는, 상기 발광 소자들(LD)에 연결되는 소정의 전극들(일 예로, 제1 및 제2 전극들(ELT1, ELT2)과 제1 및 제2 컨택 전극들(CNE1, CNE2)) 또는 상기 전극들의 일 영역이 배치될 수 있다. 이러한 발광 영역(EMA)은, 각각의 화소 영역 및 그 내부의 발광 영역(EMA)을 규정하도록 화소들(PXL)의 사이에 형성되는 차광성 및/또는 반사성의 뱅크 구조물("화소 정의막"이라고도 함)에 의해 둘러싸일 수 있다. 예를 들어, 발광 영역(EMA)의 주변에는 상기 발광 영역(EMA)을 둘러싸는 뱅크 구조물이 배치될 수 있다.
실시예에 따라, 제1 및 제2 전극들(ELT1, ELT2)은 서로 이격되어 배치될 수 있다. 일 예로, 제1 및 제2 전극들(ELT1, ELT2)은 각각의 발광 영역(EMA)에서 제1 방향(DR1)을 따라 소정 간격만큼 이격되어 나란히 배치될 수 있다.
일 실시예에서, 제1 및 제2 전극들(ELT1, ELT2)은, 어느 일 방향을 따라 연장되는 바 형상을 가질 수 있다. 예를 들어, 제1 및 제2 전극들(ELT1, ELT2) 각각은, 제1 방향(DR1)과 교차하는(일 예로, 직교하는) 제2 방향(DR2)을 따라 연장되는 바 형상을 가질 수 있다. 다만, 본 발명이 이에 한정되지는 않으며, 제1 및 제2 전극들(ELT1, ELT2)의 형상, 배열 방향 및/또는 상호 배치 관계 등은 다양하게 변경될 수 있다.
또한, 제1 및 제2 전극들(ELT1, ELT2)은, 각각의 화소 영역에 하나 이상 배치될 수 있는 것으로서, 상기 화소 영역에 배치되는 제1 및 제2 전극들(ELT1, ELT2)의 개수가 특별히 한정되지는 않는다. 예를 들어, 각각의 화소 영역에는 각각 제2 방향(DR2)을 따라 연장되며 서로 평행하게 배열되는 복수의 제1 전극들(ELT1)이 배치될 수 있다. 또한, 각각의 화소 영역에는 각각의 제1 전극(ELT1)과 마주하는 적어도 하나의 제2 전극(ELT2)이 배치될 수 있다. 예를 들어, 각각의 화소 영역에는, 두 개의 제1 전극들(ELT1)의 사이에 하나의 제2 전극(ELT2)이 배치되거나, 상기 복수의 제1 전극들(ELT1) 각각에 대응하는 복수의 제2 전극들(ELT2)이 배치될 수 있다.
실시예에 따라, 제1 전극(ELT1)은 제1 연결 전극(CNL1) 및/또는 제1 컨택홀(CH1)을 통해 소정의 회로 소자(일 예로, 화소 회로(PXC)를 구성하는 적어도 하나의 트랜지스터), 전원선(일 예로, 제1 전원선(PL1)) 및/또는 신호선(일 예로, 주사선(Si), 데이터선(Dj) 또는 소정의 제어선)에 전기적으로 연결될 수 있다. 일 실시예에서, 제1 전극(ELT1)은 제1 연결 전극(CNL1) 및 제1 컨택홀(CH1)을 통해, 그 하부에 배치된 소정의 회로 소자에 전기적으로 연결되고 상기 회로 소자를 통해 제1 배선에 전기적으로 연결될 수 있다. 제1 배선은 제1 전원(VDD)을 공급하기 위한 제1 전원선(PL1)일 수 있으나, 이에 한정되지는 않는다. 예를 들어, 다른 실시예에서, 제1 배선은 소정의 제1 구동 신호(일 예로, 주사 신호, 데이터 신호, 또는 소정의 제어 신호 등)가 공급되는 신호선일 수도 있다.
다른 실시예에서, 제1 전극(ELT1)은 제1 연결 전극(CNL1), 제1 컨택홀(CH1) 및/또는 회로 소자를 경유하지 않고 소정의 전원선 또는 신호선에 직접 연결될 수도 있다. 이 경우, 제1 전극(ELT1)은 상기 소정의 전원선 또는 신호선에 일체 또는 비일체로 연결될 수 있다.
실시예에 따라, 제1 전극(ELT1) 및 제1 연결 전극(CNL1)은 각각의 화소 영역에서 서로 다른 방향을 따라 연장될 수 있다. 예를 들어, 제1 연결 전극(CNL1)이 제1 방향(DR1)을 따라 연장된다고 할 때, 제1 전극(ELT1)은 상기 제1 방향(DR1)과 교차하는 제2 방향(DR2)을 따라 연장될 수 있다.
일 실시예에서, 제1 전극(ELT1) 및 제1 연결 전극(CNL1)은 서로 일체로 연결될 수 있다. 예를 들어, 제1 전극(ELT1)은 제1 연결 전극(CNL1)으로부터 적어도 한 갈래로 분기되어 형성될 수 있다. 제1 전극(ELT1) 및 제1 연결 전극(CNL1)이 서로 일체로 연결되는 경우, 제1 연결 전극(CNL1)을 제1 전극(ELT1)의 일 영역으로 간주할 수도 있다. 다만, 본 발명이 이에 한정되지는 않는다. 예를 들어, 다른 실시예에서는 제1 전극(ELT1) 및 제1 연결 전극(CNL1)이 개별적으로 형성되어, 적어도 하나의 컨택홀 또는 비아홀 등을 통해 서로 전기적으로 연결될 수도 있다.
실시예에 따라, 제2 전극(ELT2)은 제2 연결 전극(CNL2) 및/또는 제2 컨택홀(CH2)을 통해 소정의 회로 소자(일 예로, 화소 회로(PXC)를 구성하는 적어도 하나의 트랜지스터), 전원선(일 예로, 제2 전원선(PL2)) 및/또는 신호선(일 예로, 주사선(Si), 데이터선(Dj) 또는 소정의 제어선)에 전기적으로 연결될 수 있다. 예를 들어, 제2 전극(ELT2)은 제2 연결 전극(CNL2) 및 제2 컨택홀(CH2)을 통해, 그 하부에 배치된 제2 전원선(PL2)에 전기적으로 연결될 수 있다. 또는, 다른 실시예에서, 제2 전극(ELT2)은 제2 연결 전극(CNL2) 및/또는 제2 컨택홀(CH2) 등을 경유하지 않고 소정의 전원선 또는 신호선에 직접 연결될 수도 있다. 이 경우, 제2 전극(ELT2)은 상기 소정의 전원선 또는 신호선에 일체 또는 비일체로 연결될 수 있다.
실시예에 따라, 제2 전극(ELT2) 및 제2 연결 전극(CNL2)은 서로 다른 방향을 따라 연장될 수 있다. 예를 들어, 제2 연결 전극(CNL2)이 제1 방향(DR1)을 따라 연장된다고 할 때, 제2 전극(ELT2)은 상기 제1 방향(DR1)과 교차하는 제2 방향(DR2)을 따라 연장될 수 있다.
일 실시예에서, 제2 전극(ELT2) 및 제2 연결 전극(CNL2)은 서로 일체로 연결될 수 있다. 예를 들어, 제2 전극(ELT2)은 제2 연결 전극(CNL2)으로부터 적어도 한 갈래로 분기되어 형성될 수 있다. 제2 전극(ELT2) 및 제2 연결 전극(CNL2)이 서로 일체로 연결되는 경우, 제2 연결 전극(CNL2)을 제2 전극(ELT2)의 일 영역으로 간주할 수도 있다. 다만, 본 발명이 이에 한정되지는 않는다. 예를 들어, 다른 실시예에서는 제2 전극(ELT2) 및 제2 연결 전극(CNL2)이 개별적으로 형성되어, 적어도 하나의 컨택홀 또는 비아홀 등을 통해 서로 전기적으로 연결될 수도 있다.
한편, 화소(PXL)를 형성하는 공정, 특히 발광 소자들(LD)의 정렬이 완료되기 이전에는 표시 영역(DA)에 배치된 화소들(PXL) 각각의 제1 전극들(ELT1)이 서로 전기적으로 연결되고, 상기 화소들(PXL) 각각의 제2 전극들(ELT2)이 서로 전기적으로 연결되어 있을 수 있다. 이러한 제1 및 제2 전극들(ELT1, ELT2)은 발광 소자들(LD)의 정렬 단계에서 각각 제1 정렬 신호(또는, 제1 정렬 전압) 및 제2 정렬 신호(또는, 제2 정렬 전압)을 공급받을 수 있다. 일 예로, 제1 및 제2 전극들(ELT1, ELT2) 중 어느 하나는 교류 형태의 정렬 신호를 공급받고, 상기 제1 및 제2 전극들(ELT1, ELT2) 중 다른 하나는 일정한 전압 레벨을 가지는 정렬 전압을 공급받을 수 있다.
즉, 발광 소자들(LD)의 정렬 단계에서 제1 및 제2 전극들(ELT1, ELT2)의 사이에 소정의 정렬 신호가 인가되고, 이에 따라 상기 제1 및 제2 전극들(ELT1, ELT2)의 사이에 전계가 형성될 수 있다. 이러한 전계에 의해 각각의 화소 영역, 특히 각 화소(PXL)의 발광 영역(EMA)에 공급된 발광 소자들(LD)이 제1 및 제2 전극들(ELT1, ELT2)의 사이에 정렬될 수 있다. 다만, 발광 소자들(LD)의 정렬이 완료된 이후에는, 화소들(PXL)의 사이에서 제1 전극들(ELT1) 사이, 및/또는 제2 전극들(ELT2) 사이의 연결을 끊음으로써, 상기 화소들(PXL)을 개별 구동이 가능한 형태로 형성할 수 있다.
제1 및 제2 전극들(ELT1, ELT2) 각각은, 단일층 또는 다중층으로 구성될 수 있다. 일 예로, 각각의 제1 전극(ELT1)은 적어도 한 층의 반사 전극층을 포함하며, 이외에도 적어도 한 층의 투명 전극층 및/또는 도전성 캡핑층을 선택적으로 더 포함할 수 있다. 유사하게, 각각의 제2 전극(ELT2)은 적어도 한 층의 반사 전극층을 포함하며, 이외에도 적어도 한 층의 투명 전극층 및/또는 도전성 캡핑층을 선택적으로 더 포함할 수 있다.
이러한 제1 및 제2 전극들(ELT1, ELT2)의 사이에는 복수의 발광 소자들(LD)이 배열될 수 있다. 각각의 발광 소자(LD)는 서로 대응하는 제1 및 제2 전극들(ELT1, ELT2)의 사이에 전기적으로 연결될 수 있다.
한편, 실시예에 따라, 각각의 발광 영역(EMA)에는 제1 및 제2 전극들(ELT1, ELT2)의 사이에 온전히 연결되지 않은 적어도 하나의 발광 소자(이하, "비유효 광원"이라 함)이 더 배치될 수 있다. 다만, 이하에서는 각각의 양단이 제1 및 제2 전극들(ELT1, ELT2)에 연결되는 발광 소자들(LD)(즉, 유효 광원들)을 중심으로 본 발명의 실시예를 설명하기로 한다.
일 실시예에서, 각각의 발광 소자(LD)는 길이 방향을 가지는 막대형 발광 다이오드일 수 있으나, 이에 한정되지는 않는다. 예를 들어, 다른 실시예에서는, 적어도 일부의 발광 소자(LD)가 코어-쉘 구조의 발광 다이오드일 수도 있다.
실시예에 따라, 각각의 발광 소자(LD)는, 무기 결정 구조의 재료를 이용한 초소형의, 일 예로 나노 스케일 내지 마이크로 스케일 정도로 작은 크기의, 발광 소자일 수 있다. 예를 들어, 각각의 발광 소자(LD)는 도 1a 내지 도 4b에 도시된 바와 같은, 나노 스케일 내지 마이크로 스케일 범위의 크기를 가지는 초소형의 발광 소자일 수 있다. 다만, 발광 소자(LD)의 크기는, 상기 발광 소자(LD)를 광원으로 이용하는 각각의 발광 장치, 일 예로 화소(PXL)의 설계 조건 등에 따라 다양하게 변경될 수 있다.
실시예에 따라, 각각의 발광 소자(LD)는, 길이(L) 방향의 일단에 위치되며 제1 전극(ELT1)에 전기적으로 연결되는 제1 단부(EP1)와, 상기 길이(L) 방향의 다른 일단에 위치되며 제2 전극(ELT2)에 전기적으로 연결되는 제2 단부(EP2)를 포함할 수 있다. 예를 들어, 각각의 발광 소자(LD)는 서로 대응하는 제1 및 제2 전극들(ELT1, ELT2)이 마주하도록 배치된 영역에서, 상기 제1 및 제2 전극들(ELT1, ELT2)의 사이에 제1 방향(DR1)을 따라 가로로 배열될 수 있다.
한편, 도 6에서는 발광 소자들(LD)이 어느 하나의 방향, 일 예로, 제1 방향(DR1)으로 균일하게 배열된 것으로 도시하였으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 발광 소자들(LD) 중 적어도 하나는, 제1 및 제2 전극들(ELT1, ELT2)의 사이에 사선 방향 등으로 배열될 수도 있다. 또는, 도 6에는 도시하지 않았으나, 각각의 화소 영역 및/또는 그 주변 영역에는 제1 및 제2 전극들(ELT1, ELT2)의 사이에 온전히 연결되지 않은 적어도 하나의 발광 소자(즉, 비유효 광원)이 더 배치되어 있을 수도 있다.
실시예에 따라, 발광 소자들(LD)은 소정의 용액 내에 분산된 형태로 준비되어, 잉크젯 방식 등을 이용해 각각의 화소 영역(특히, 각 화소(PXL)의 발광 영역(EMA))에 공급될 수 있다. 예를 들어, 발광 소자들(LD)은 휘발성 용매에 섞여 각각의 발광 영역(EMA)에 공급될 수 있다. 이때, 제1 및 제2 전극들(ELT1, ELT2)에 소정의 정렬 전압(또는, 정렬 신호)을 인가하게 되면, 상기 제1 및 제2 전극들(ELT1, ELT2)의 사이에 전계가 형성되면서, 상기 제1 및 제2 전극들(ELT1, ELT2)의 사이에 발광 소자들(LD)이 정렬하게 된다. 발광 소자들(LD)이 정렬된 이후에는 용매를 휘발시키거나 이 외의 다른 방식으로 제거하여 제1 및 제2 전극들(ELT1, ELT2)의 사이에 발광 소자들(LD)을 안정적으로 배치할 수 있다. 또한, 발광 소자들(LD)의 양 단부, 일 예로 제1 및 제2 단부들(EP1, EP2) 상에 각각 제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2)을 형성할 수 있다. 이에 따라, 상기 발광 소자들(LD)을 제1 및 제2 전극들(ELT1, ELT2)의 사이에 보다 안정적으로 연결할 수 있다.
발광 소자들(LD)의 제1 단부들(EP1)은, 제1 컨택 전극(CNE1), 제1 전극(ELT1), 화소 회로(PXC) 및/또는 제1 전원선(PL1) 등을 경유하여 제1 전원(VDD)에 전기적으로 연결될 수 있다. 그리고, 발광 소자들(LD)의 제2 단부들(EP2)은, 제2 컨택 전극(CNE2), 제2 전극(ELT2) 및/또는 제2 전원선(PL2) 등을 경유하여 제2 전원(VSS)에 전기적으로 연결될 수 있다. 이에 의해, 제1 및 제2 전극들(ELT1, ELT2)의 사이에 순 방향으로 연결되는 적어도 하나의 발광 소자(LD)가 화소 회로(PXC) 등으로부터 공급되는 구동 전류에 대응하는 휘도로 발광할 수 있게 된다. 이에 따라, 화소(PXL)가 구동 전류에 대응하는 빛을 방출하게 된다.
본 발명의 일 실시예에서, 각 화소(PXL)의 제1 및 제2 전극들(ELT1, ELT2)의 사이에 배열된 발광 소자들(LD) 중 적어도 하나의 발광 소자(LD)는, 각각의 제1 단부(EP1)가 제1 도전 패턴(CP1) 및 제1 컨택 전극(CNE1)을 통해 제1 전극(ELT1)에 전기적으로 연결되고, 각각의 제2 단부(EP2)가 적어도 제2 컨택 전극(CNE2)을 통해 제2 전극(ELT2)에 전기적으로 연결될 수 있다. 이하에서는, 각 화소(PXL)에 배치된 발광 소자들(LD) 중, 적어도 하나의 단부(일 예로, 제1 단부(EP1))가 적어도 하나의 도전 패턴(일 예로, 제1 도전 패턴(CP1))을 경유하여 제1 또는 제2 전극(ELT1, ELT2)(일 예로, 제1 전극(ELT1))에 전기적으로 연결되는 발광 소자(LD)를 "제1 발광 소자(LD1)"라 하기로 한다.
또한, 실시예에 따라서는, 각 화소(PXL)의 제1 및 제2 전극들(ELT1, ELT2)의 사이에 배열된 발광 소자들(LD) 중 적어도 하나의 다른 발광 소자(LD)의 제1 및 제2 단부들(EP1, EP2)이, 각각 제1 및 제2 컨택 전극들(CNE1, CNE2)에 직접적으로 연결되어, 상기 제1 및 제2 컨택 전극들(CNE1, CNE2)을 통해 각각 제1 및 제2 전극들(ELT1, ELT2)에 전기적으로 연결될 수 있다. 이하에서는, 각 화소(PXL)에 배치된 발광 소자들(LD) 중, 양 단부들(즉, 제1 및 제2 단부들(EP1, EP2)) 모두가 도전 패턴을 경유하지 않고 제1 및 제2 전극들(ELT1, ELT2) 및/또는 제1 및 제2 컨택 전극들(CNE1, CNE2)에 전기적으로 연결되는 발광 소자(LD)를 "제2 발광 소자(LD2)"라 하기로 한다. 한편, 제1 및 제2 발광 소자들(LD1, LD2) 중 하나 이상의 발광 소자를 임의로 지칭하거나, 또는 제1 및 제2 발광 소자들(LD1, LD2)을 포괄적으로 지칭할 때에는 "발광 소자(LD)" 또는 "발광 소자들(LD)"이라 하기로 한다.
이와 같이 제1 및 제2 전극들(ELT1, ELT2)의 사이, 및 제1 및 제2 컨택 전극들(CNE1, CNE2)의 사이에 전기적으로 연결된(특히, 제1 및/또는 제2 전극들(ELT1, ELT2)로 공급되는 소정의 제어 신호 및/또는 전원에 대응하여 발광할 수 있도록 순방향으로 연결된) 복수의 발광 소자들(LD) 각각은 해당 화소(PXL)의 유효 광원을 구성할 수 있다. 그리고, 이러한 유효 광원들이 모여 해당 화소(PXL)의 광원 유닛(LSU)을 구성할 수 있다.
제1 컨택 전극(CNE1)은, 각각의 제1 전극(ELT1)과 중첩되도록 상기 제1 전극(ELT1)의 상부에 배치될 수 있다. 이러한 제1 컨택 전극(CNE1)은 각각의 제1 전극(ELT1)에 전기적으로 연결될 수 있다.
실시예에 따라, 제1 컨택 전극(CNE1)은, 적어도 하나의 제1 발광 소자(LD1)로부터 이격되되, 적어도 하나의 제1 도전 패턴(CP1)을 통해 상기 제1 발광 소자(LD1)에 전기적으로 연결될 수 있다. 일 예로, 제1 컨택 전극(CNE1)은, 적어도 평면 상에서 보았을 때, 복수의 제1 발광 소자들(LD1) 각각의 제1 단부들(EP1)로부터 이격되도록 배치되어, 상기 제1 발광 소자들(LD1) 각각의 제1 단부들(EP1)과 중첩 및/또는 연결되는 복수의 제1 도전 패턴들(CP1)을 통해 상기 제1 발광 소자들(LD1)의 제1 단부들(EP1)에 전기적으로 연결될 수 있다. 이러한 제1 컨택 전극(CNE1) 및 각각의 제1 도전 패턴(CP1)에 의해 제1 발광 소자들(LD1)의 제1 단부들(EP1)이 제1 전극(ELT1)에 전기적으로 연결될 수 있다.
한편, 제1 컨택 전극(CNE1)은, 적어도 하나의 제2 발광 소자(LD2)와는 중첩되도록 형성될 수 있다. 예를 들어, 제1 컨택 전극(CNE1)은, 적어도 하나의 제2 발광 소자(LD2)의 제1 단부(EP1)와 중첩되도록 상기 제2 발광 소자(LD2)를 향해 돌출된 적어도 하나의 제1 돌출부(PP1)를 포함할 수 있다. 일 예로, 제1 컨택 전극(CNE1)은, 복수의 제2 발광 소자들(LD2) 각각의 제1 단부들(EP1)과 중첩되도록 상기 제2 발광 소자들(LD2)을 향해 돌출된 복수의 제1 돌출부들(PP1)을 포함할 수 있다. 각각의 제1 돌출부(PP1)는 제1 컨택 전극(CNE1)의 일 측면(일 예로, 제2 전극(ELT2) 및 제2 컨택 전극(CNE2)을 향하는 일 측면)으로부터 돌출되어, 상기 제1 컨택 전극(CNE1)에 일체로 형성될 수 있다. 즉, 실시예에 따라, 각각의 제1 돌출부(PP1)는 제1 컨택 전극(CNE1)의 일 영역일 수 있다. 이러한 제1 컨택 전극(CNE1)에 의해 제2 발광 소자들(LD2)의 제1 단부들(EP1)이 제1 전극(ELT1)에 전기적으로 연결될 수 있다. 또한, 제1 컨택 전극(CNE1)에 의해 제2 발광 소자들(LD2)의 제1 단부들(EP1)을 안정적으로 고정함으로써, 상기 제2 발광 소자들(LD2)이 정렬된 위치에서 이탈하는 것을 방지할 수 있다.
제2 발광 소자들(LD2) 각각의 제2 단부(EP2)는, 제2 컨택 전극(CNE2)에 전기적으로 연결될 수 있다. 일 예로, 제2 발광 소자들(LD2) 각각의 제2 단부(EP2)는, 각각의 제2 컨택 전극(CNE2)과 중첩되어 상기 제2 컨택 전극(CNE2)에 직접적으로 연결될 수 있다.
제2 컨택 전극(CNE2)은, 제2 전극(ELT2)과 중첩되도록 상기 제2 전극(ELT2)의 상부에 배치될 수 있다. 이러한 제2 컨택 전극(CNE2)은 제2 전극(ELT2)에 전기적으로 연결될 수 있다.
실시예에 따라, 제2 컨택 전극(CNE2)은 발광 소자들(LD) 각각의 제2 단부들(EP2)에 전기적으로 연결될 수 있다. 일 예로, 제2 컨택 전극(CNE2)은 발광 소자들(LD)의 제2 단부들(EP2)과 중첩되어, 상기 제2 단부들(EP2)에 전기적으로 연결될 수 있다.
이러한 제2 컨택 전극(CNE2)을 통해 발광 소자들(LD)의 제2 단부들(EP2)이 제2 전극(ELT2)에 전기적으로 연결될 수 있다. 또한, 제2 컨택 전극(CNE2)에 의해 발광 소자들(LD)의 제2 단부들(EP2)을 안정적으로 고정함으로써, 상기 발광 소자들(LD)이 정렬된 위치에서 이탈하는 것을 방지할 수 있다.
다만, 본 발명이, 발광 소자들(LD)의 제2 단부들(EP2)이 제2 컨택 전극(CNE2)을 통해 제2 전극(ELT2)에 간접적으로 연결되는 실시예에 한정되지는 않는다. 예를 들어, 본 발명의 다른 실시예에서는, 발광 소자들(LD)의 제2 단부들(EP2)이 제2 전극(ELT2)에 직접적으로 연결될 수도 있다. 이 경우, 제2 컨택 전극(CNE2)은 제공되지 않을 수도 있다.
각각의 제1 도전 패턴(CP1)은, 각각의 제1 발광 소자(LD1)와 제1 컨택 전극(CNE1)의 사이에 배치될 수 있다. 일 예로, 각각의 제1 도전 패턴(CP1)은 각각의 제1 발광 소자(LD1)의 제1 단부(EP1)와 이에 인접한 제1 컨택 전극(CNE1)의 일 영역 상에 배치될 수 있다.
실시예에 따라, 각각의 제1 발광 소자(LD1)의 제1 단부(EP1)는, 인접한 제1 전극(ELT1) 및 제1 컨택 전극(CNE1)으로부터 이격되며, 각각의 제1 도전 패턴(CP1) 및 제1 컨택 전극(CNE1)을 차례로 경유하여 제1 전극(ELT1)에 전기적으로 연결될 수 있다. 이를 위해, 제1 전극(ELT1)과 제2 전극(ELT2)은 발광 소자들(LD)의 평균 길이(L) 이상의 거리(d1)만큼 이격될 수 있다. 그리고, 제1 및 제2 전극들(ELT1, ELT2) 중 적어도 하나의 전극(일 예로, 제1 전극(ELT1))은 각각의 도전 패턴(일 예로, 제1 도전 패턴(CP1)) 및 각각의 컨택 전극(일 예로, 제1 컨택 전극(CNE1))을 통해 적어도 하나의 제1 발광 소자(LD1)의 어느 일 단부(일 예로, 제1 단부(EP1))에 전기적으로 연결될 수 있다.
이 경우, 적어도 하나의 제1 발광 소자(LD1)에서 쇼트 결함 등이 발생하였을 경우, 쇼트 결함이 발생한 제1 발광 소자(LD1)의 적어도 일 단부에 연결된 적어도 하나의 도전 패턴(일 예로, 상기 제1 발광 소자(LD1)의 제1 단부(EP1)에 연결된 제1 도전 패턴(CP1))을 선택적으로 단선시킬 수 있다. 이에 따라, 상기 쇼트 결함이 발생한 제1 발광 소자(LD1)를 통해 누설 전류가 흐르는 것을 차단하고, 화소 결함을 효율적으로 수리할 수 있게 된다.
실시예에 따라, 각각의 제1 도전 패턴(CP1)은, 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 타이타늄(Ti), 몰리브덴(Mo), 구리(Cu) 등을 비롯한 다양한 금속 물질 중 적어도 하나의 금속 또는 이를 포함하는 합금, 또는 은나노와이어(AgNW), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Antimony Zinc Oxide), ITZO(Indium Tin Zinc Oxide), ZnO(Zinc Oxide), SnO2(Tin Oxide), 카본나노튜브(Carbon Nano Tube), 그래핀(graphene) 등을 비롯한 다양한 투명 도전성 물질 중 적어도 하나를 포함할 수 있다. 이 외에도, 각각의 제1 도전 패턴(CP1)은 전극이나 배선의 형성 등에 이용될 수 있는 다양한 도전성 물질 중 적어도 하나를 포함함으로써, 도전성을 가질 수 있다.
실시예에 따라, 각각의 제1 도전 패턴(CP1)은 제1 및 제2 전극들(ELT1, ELT2)과 제1 및 제2 컨택 전극들(CNE1, CNE2) 중 적어도 한 전극의 구성 물질과 동일한 도전 물질을 포함하거나, 또는 상기 전극들에 포함되지 않은 적어도 하나의 도전 물질을 포함할 수 있다. 일 예로, 제1 도전 패턴(CP1)은 제1 컨택 전극(CNE1)의 구성 물질과 상이한 적어도 하나의 도전 물질을 포함할 수 있다.
일 실시예에서, 각각의 제1 도전 패턴(CP1)은 제1 컨택 전극(CNE1)보다 녹는점이 상대적으로 낮은 저융점 도전 물질을 포함할 수 있다. 이 경우, 단선시키고자 하는 제1 도전 패턴(CP1)에 레이저를 조사하거나 소정의 전압을 인가하는 등의 비교적 간단한 방식을 통해 상기 제1 도전 패턴(CP1)에 열을 가함으로써, 상기 제1 도전 패턴(CP1)을 용이하게 단선시킬 수 있다. 이에 따라, 발광 소자들(LD), 특히 적어도 일 단부가 제1 도전 패턴(CP1)에 연결된 적어도 하나의 제1 발광 소자(LD)에서 쇼트 결함이 발생할 경우, 쇼트 결함이 발생한 제1 발광 소자(LD)에 연결된 제1 도전 패턴(CP1)을 선택적으로 단선시킬 수 있다. 이에 따라, 상기 쇼트 결함이 발생한 제1 발광 소자(LD)를 선별적으로 제1 및/또는 제2 전극(ELT1, ELT2)으로부터 격리할 수 있다. 이에 따라, 쇼트 결함이 발생하지 않은 나머지 발광 소자들(LD)을 최대한 활용하여 광원 유닛(LSU)을 구성하면서, 화소 결함을 효율적으로 수리할 수 있게 된다.
일 실시예에서, 제1 도전 패턴(CP1)은 녹는점이 400도 이하인 저융점 금속 또는 합금을 포함할 수 있다. 예를 들어, 제1 도전 패턴(CP1)은, 녹는점이 비교적 낮은 알칼리 금속(일 예로, 리튬(Li), 나트륨(Na), 칼륨(K), 루비듐(Rb), 세슘(Cs), 프랑슘(Fr) 중 적어도 하나), 알칼리 토금속(일 예로, 칼슘(Ca), 스트론튬(Sr), 바륨(Ba), 라듐(Ra) 중 적어도 하나), 비스무트(Bi), 납(Pb), 주석(Sn), 카드뮴(Cd), 아연(Zn), 안티몬(Sb) 중 적어도 하나의 금속, 또는 이들 중 적어도 하나를 포함하는 합금(또는, 도금)으로 이루어질 수 있다. 일 예로, 제1 도전 패턴(CP1)은 SAC(Sn-Ag-Cu) 합금으로 이루어질 수 있다. 다만, 제1 도전 패턴(CP1)의 형성에 사용될 수 있는 도전 물질이 이에 한정되지는 않으며, 상기 제1 도전 패턴(CP1)은 다양한 도전 물질 중 적어도 하나를 포함할 수 있다.
또한, 일 실시예에서, 제1 도전 패턴(CP1)은, 제1 발광 소자들(LD1)에서 방출되는 빛이 투과할 수 있도록 소정 범위의 투광도를 만족하는 투명 또는 반투명한 도전막으로 구성될 수 있다. 예를 들어, 제1 도전 패턴(CP1)은, 투명 또는 반투명한 특성을 나타내는 투명 전극 물질(일 예로, ITO, IZO, ZnO, ITZO와 같은 도전성 산화물) 또는 금속 화합물을 포함할 수 있다.
추가적으로, 일 실시예에서, 제1 도전 패턴(CP1)은, 소정 범위의 투광도를 확보할 수 있도록 제한된 두께로 얇게 형성되거나, 다수의 개구부들을 포함한 메쉬 형태로 형성될 수도 있다. 또한, 제1 도전 패턴(CP1)은 단일층 또는 다중층으로 구성될 수 있으며, 상기 제1 도전 패턴(CP1)의 형상이나 단면 구조 등이 특별히 한정되지는 않는다.
실시예에 따라, 각각의 화소(PXL)가 제1 및 제2 전극들(ELT1, ELT2)의 사이에 배열된 복수의 제1 발광 소자들(LD1)을 포함하는 경우, 상기 화소(PXL)는 제1 발광 소자들(LD1) 각각의 제1 단부들(EP1) 상에 배치된 복수의 제1 도전 패턴들(CP1)을 포함할 수 있다. 일 예로, 각각의 화소(PXL)는, 복수의 제1 발광 소자들(LD1) 각각의 제1 단부들(EP1) 상에 서로 이격되어 배치된 복수의 제1 도전 패턴들(CP1)을 포함할 수 있다.
일 실시예에서, 상기 복수의 제1 도전 패턴들(CP1)은 각각의 발광 영역(EMA)에 규칙적으로 배치될 수 있다. 예를 들어, 제1 컨택 전극(CNE1)의 연장 방향(일 예로, 제2 방향(DR2))을 따라 상기 제1 컨택 전극(CNE1)의 일 측면 상에 제1 도전 패턴들(CP1) 및 제1 돌출부들(PP1)이 규칙적으로 배열될 수 있다. 일 예로, 상기 제1 컨택 전극(CNE1)의 일 측면 상에 제1 도전 패턴들(CP1) 및 제1 돌출부들(PP1)이 교번적으로 배열될 수 있다.
다만, 각 화소(PXL)의 발광 영역(EMA)에 배치되는 제1 도전 패턴들(CP1)의 개수 및/또는 배열 구조는 다양하게 변경될 수 있다. 또한, 표시 영역(DA)에 배치되는 화소들(PXL)은 서로 동일한 개수 및/또는 배열 구조로 분산된 제1 도전 패턴들(CP1)을 포함하거나, 또는 상기 화소들(PXL)에 포함되는 제1 도전 패턴들(CP1)의 개수 및/또는 배열 구조는 서로 상이할 수 있다.
도 8을 참조하면, 각각의 제1 및 제2 전극들(ELT1, ELT2) 사이의 영역에서, 제1 도전 패턴들(CP1)이 배열되는 주기 및/또는 간격은 변경될 수 있다. 일 예로, 각각의 제1 및 제2 전극들(ELT1, ELT2)이 마주하는 영역에서 1:2의 비율로 제1 도전 패턴들(CP1) 및 제1 돌출부들(PP1)이 규칙적으로 배열될 수 있다.
도 9를 참조하면, 각각의 제1 돌출부(PP1)는 복수의 제2 발광 소자들(LD2)과 중첩될 수 있다. 예를 들어, 화소(PXL)는, 제1 전극(ELT1)과 제2 전극(ELT2)의 사이에서 상기 제1 및 제2 전극들(ELT1, ELT2)이 연장되는 방향(일 예로, 제2 방향(DR2))을 따라 연속적으로 배열된 복수의 제2 발광 소자들(LD2)을 포함할 수 있다. 그리고, 각각의 제1 돌출부(PP1)는, 연속적으로 배열된 제2 발광 소자들(LD2) 사이의 거리(d2)보다 넓은 폭(Wp)을 가지면서, 상기 연속적으로 배열된 제2 발광 소자들(LD2) 각각의 제1 단부들(EP1)과 중첩될 수 있다. 즉, 실시예에 따라, 각각의 제1 돌출부(PP1)의 크기 및 제2 발광 소자들(LD2)과의 배치 관계는 다양하게 변경될 수 있다.
도 10 및 도 11을 참조하면, 화소(PXL)에 복수의 제1 전극들(ELT1) 및/또는 복수의 제2 전극들(ELT2)이 배치된다고 할 때, 어느 하나의 제1 전극(ELT1) 및 이에 대응하는 제2 전극(ELT2)이 서로 마주하는 복수의 영역들에서, 제1 도전 패턴들(CP1) 및/또는 제1 돌출부들(PP1)의 배치 관계는 서로 다를 수도 있다. 예를 들어, 일 실시예에서는 도 10에 도시된 바와 같이, 발광 영역(EMA)의 일 측(일 예로, 좌측)에 배치된 제1 전극(ELT1)과 이에 인접한 제2 전극(ELT2)의 사이에서 제1 도전 패턴들(CP1) 및 제1 돌출부들(PP1)은 1:2의 비율로 반복적으로 배치될 수 있다. 그리고, 상기 발광 영역(EMA)의 다른 일 측(일 예로, 우측)에 배치된 제1 전극(ELT1)과 이에 인접한 제2 전극(ELT2)의 사이에서 제1 도전 패턴들(CP1) 및 제1 돌출부들(PP1)은 1:1의 비율로 교번적으로 배치될 수 있다.
다른 실시예에서는, 도 11에 도시된 바와 같이, 발광 영역(EMA)의 일 측(일 예로, 좌측)에 배치된 제1 전극(ELT1)과 이에 인접한 제2 전극(ELT2)의 사이에 배열된 모든 유효 발광 소자들(LD)의 제1 단부들(LD1) 상에 각각의 제1 도전 패턴들(CP1)이 배치될 수 있다. 이 경우, 해당 영역(일 예로, 발광 영역(EMA)의 좌측 영역)에 배치된 발광 소자들(LD)은 모두 제1 발광 소자들(LD1)일 수 있고, 상기 제1 발광 소자들(LD1)에 연결되는 제1 전극(ELT1) 및 제1 컨택 전극(CNE1)은 각각의 제1 도전 패턴들(CP1)을 경유하여 제1 발광 소자들(LD1)의 제1 단부들(EP1)에 전기적으로 연결될 수 있다. 그리고, 상기 발광 영역(EMA)의 다른 일 측(일 예로, 우측)에 배치된 제1 전극(ELT1)과 이에 인접한 제2 전극(ELT2)의 사이에서 제1 도전 패턴들(CP1) 및 제1 돌출부들(PP1)은 소정의 비율, 일 예로 1:1의 비율로 교번적으로 배치될 수 있다. 이 경우, 해당 영역(일 예로, 발광 영역(EMA)의 우측 영역)에는 제1 및 제2 발광 소자들(LD1, LD2)이 교번적으로 배치될 수 있다.
도 12를 참조하면, 각각의 발광 영역(EMA)에 배치된 발광 소자들(LD), 특히 제1 및 제2 전극들(ELT1, ELT2)의 사이에 연결되어 각각의 유효 광원을 구성하는 발광 소자들(LD) 모두의 제1 단부들(EP1) 상에 각각의 제1 도전 패턴(CP1)을 형성할 수 있다. 예를 들어, 각 화소(PXL)의 광원 유닛(LSU)은 적어도 일 단부(일 예로, 각각의 제1 단부(EP1)) 상에 각각의 도전 패턴(일 예로, 각각의 제1 도전 패턴(CP1))이 배치된 복수의 제1 발광 소자들(LD1)로 구성될 수 있다. 실시예에 따라, 상기 제1 도전 패턴들(CP1)은 서로 이격되어 개별적으로 형성될 수 있다. 이에 따라, 제1 발광 소자들(LD1) 중 적어도 하나에 쇼트 결함이 발생하였을 경우, 상기 쇼트 결함이 발생된 제1 발광 소자(LD1)만을 선택적으로 제1 및/또는 제2 전극들(ELT1, ELT2)(일 예로, 제1 전극(ELT1))로부터 격리할 수 있다.
도 13 및 도 14를 참조하면, 발광 영역(EMA)의 적어도 일 영역에서, 제1 도전 패턴들(CP1) 및/또는 제1 돌출부들(PP1)은 불규칙적으로 산포될 수 있다. 예를 들어, 일 실시예에서는 도 13에 도시된 바와 같이, 발광 영역(EMA)의 일 측(일 예로, 좌측)에 배치된 제1 전극(ELT1)과 이에 인접한 제2 전극(ELT2)의 사이에 배열된 발광 소자들(LD)의 제1 단부들(EP1)은 각각의 제1 도전 패턴(CP1)을 통해 제1 컨택 전극(CNE1) 및 제1 전극(ELT1)에 전기적으로 연결될 수 있다. 그리고, 상기 발광 영역(EMA)의 다른 일 측(일 예로, 우측)에 배치된 제1 전극(ELT1)과 이에 인접한 제2 전극(ELT2)의 사이에서, 상기 제1 전극(ELT1)과 중첩되는 제1 컨택 전극(CNE1)의 일 측면 상에 복수의 제1 도전 패턴들(CP1)과 제1 돌출부들(PP1)이 불규칙적으로 분산되어 배치될 수 있다.
다른 실시예에서는, 도 14에 도시된 바와 같이, 발광 영역(EMA)의 전반에서, 제1 도전 패턴들(CP1) 및/또는 제1 돌출부들(PP1)이 불규칙적으로 산포될 수 있다. 예를 들어, 제1 도전 패턴들(CP1) 및/또는 제1 돌출부들(PP1)은, 각각의 발광 영역(EMA)에서 각각의 제1 컨택 전극(CNE1)의 연장 방향(일 예로, 제2 방향(DR2))을 따라, 상기 제1 컨택 전극(CNE1)의 일 측면 상에 규칙적 또는 불규칙적으로 분산되어 배치될 수 있다.
도 15를 참조하면, 제1 발광 소자들(LD1) 각각의 제1 단부들(EP1)은 이에 대응하는 제1 컨택 전극(CNE1)과 중첩되어 상기 제1 컨택 전극(CNE1)에 전기적으로 연결될 수 있다. 그리고, 상기 제1 발광 소자들(LD1) 각각의 제2 단부들(EP2)은 각각의 제2 도전 패턴(CP2)을 통해 이에 대응하는 제2 컨택 전극(CNE2)에 전기적으로 연결되고, 상기 제2 컨택 전극(CNE2)을 통해 제2 전극(ELT2)에 전기적으로 연결될 수 있다.
예를 들어, 화소(PXL)는, 발광 영역(EMA)에 배치된 적어도 하나의 제1 발광 소자(LD1)와 제2 컨택 전극(CNE2)의 사이에 배치된 적어도 하나의 제2 도전 패턴(CP2)을 포함할 수 있다. 실시예에 따라, 상기 제1 발광 소자(LD1)의 제2 단부(EP2)는, 이에 인접한 제2 컨택 전극(CNE2)으로부터 이격되며, 각각의 제2 도전 패턴(CP2)을 경유하여 상기 제2 컨택 전극(CNE2)에 전기적으로 연결될 수 있다.
실시예에 따라, 각각의 제2 도전 패턴(CP2)은, 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 타이타늄(Ti), 몰리브덴(Mo), 구리(Cu) 등을 비롯한 다양한 금속 물질 중 적어도 하나의 금속 또는 이를 포함하는 합금, 또는 은나노와이어(AgNW), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Antimony Zinc Oxide), ITZO(Indium Tin Zinc Oxide), ZnO(Zinc Oxide), SnO2(Tin Oxide), 카본나노튜브(Carbon Nano Tube), 그래핀(graphene) 등을 비롯한 다양한 투명 도전성 물질 중 적어도 하나를 포함할 수 있다. 이 외에도, 각각의 제2 도전 패턴(CP2)은 전극이나 배선의 형성 등에 이용될 수 있는 다양한 도전성 물질 중 적어도 하나를 포함함으로써, 도전성을 가질 수 있다.
실시예에 따라, 각각의 제2 도전 패턴(CP2)은, 제1 및 제2 전극들(ELT1, ELT2)과 제1 및 제2 컨택 전극들(CNE1, CNE2) 중 적어도 하나의 구성 물질과 동일한 도전 물질을 포함하거나, 또는 이들에 포함되지 않은 적어도 하나의 도전 물질을 포함할 수 있다. 일 예로, 제2 도전 패턴(CP2)은 제2 컨택 전극(CNE2)의 구성 물질과 상이한 적어도 하나의 도전 물질을 포함할 수 있다.
일 실시예에서, 제2 도전 패턴(CP2)은 제2 컨택 전극(CNE2)보다 녹는점이 상대적으로 낮은 저융점 도전 물질을 포함할 수 있다. 예를 들어, 제2 도전 패턴(CP2)은, 앞서 제1 도전 패턴(CP1)의 구성 물질로 언급된 저융점 도전 물질 중 적어도 하나를 포함할 수 있다. 이 경우, 제2 도전 패턴(CP2)에 레이저를 조사하거나 소정의 전압을 인가하는 방식 등을 통해 제2 도전 패턴(CP2)에 열을 가함으로써, 상기 제2 도전 패턴(CP2)을 선택적으로 용이하게 단선시킬 수 있다. 일 실시예에서, 제2 도전 패턴(CP2)은 제1 도전 패턴(CP1)과 동일한 도전 물질로 구성될 수 있으나, 이에 한정되지는 않는다.
또한, 제2 도전 패턴(CP2)은, 제1 도전 패턴(CP1)과 유사하게 소정 범위의 투광도를 확보할 수 있도록, 투명 전극 물질을 포함하거나, 제한된 두께로 얇게 형성되거나, 다수의 개구부들을 포함한 메쉬 형태로 형성될 수도 있다. 또한, 제2 도전 패턴(CP2)은 단일층 또는 다중층으로 구성될 수 있으며, 상기 제2 도전 패턴(CP2)의 형상이나 단면 구조 등이 특별히 한정되지는 않는다.
실시예에 따라, 제2 컨택 전극(CNE2)은, 적어도 하나의 제2 발광 소자(LD2)의 제2 단부(EP2)와 중첩되도록 상기 제2 발광 소자(LD2)를 향해 돌출된 적어도 하나의 제2 돌출부(PP2)를 포함할 수 있다. 상기 제2 발광 소자(LD2)의 제2 단부(EP2)는 제2 컨택 전극(CNE2)에 직접적으로 연결되고, 상기 제2 컨택 전극(CNE2)을 통해 제2 전극(ELT2)에 전기적으로 연결될 수 있다.
도 16을 참조하면, 발광 영역(EMA)의 일 영역(일 예로, 좌측 영역)에서, 적어도 하나의 제1 발광 소자(LD1)의 제2 단부(EP2)는 각각의 제2 도전 패턴(CP2)을 경유하여 제2 컨택 전극(CNE2) 및 제2 전극(ELT2)에 전기적으로 연결될 수 있다. 그리고, 적어도 하나의 제2 발광 소자(LD2)의 제2 단부(EP2)는 제2 컨택 전극(CNE2)에 형성된 제2 돌출부(PP2)에 의해 상기 제2 컨택 전극(CNE2)과 중첩되어 상기 제2 컨택 전극(CNE2) 및 제2 전극(ELT2)에 전기적으로 연결될 수 있다. 또한, 해당 영역에서, 제1 및 제2 발광 소자들(LD1, LD2)의 제1 단부들(EP1)은 제1 컨택 전극(CNE1)과 중첩되어 상기 제1 컨택 전극(CNE1) 및 제1 전극(ELT1)에 전기적으로 연결될 수 있다.
한편, 발광 영역(EMA)의 다른 일 영역(일 예로, 우측 영역)에서, 적어도 하나의 제1 발광 소자(LD1)의 제1 단부(EP1)는 각각의 제1 도전 패턴(CP1)을 경유하여 제1 컨택 전극(CNE1) 및 제1 전극(ELT1)에 전기적으로 연결될 수 있다. 그리고, 적어도 하나의 제2 발광 소자(LD2)의 제1 단부(EP1)는 제1 컨택 전극(CNE1)에 형성된 제1 돌출부(PP1)에 의해 상기 제1 컨택 전극(CNE1)과 중첩되어 상기 제1 컨택 전극(CNE1) 및 제1 전극(ELT1)에 전기적으로 연결될 수 있다. 또한, 해당 영역에서, 제1 및 제2 발광 소자들(LD1, LD2)의 제2 단부들(EP2)은 제2 컨택 전극(CNE2)과 중첩되어 상기 제2 컨택 전극(CNE2) 및 제2 전극(ELT2)에 전기적으로 연결될 수 있다.
도 17을 참조하면, 적어도 하나의 제1 발광 소자(LD1)는 제1 또는 제2 단부(EP1, EP2) 상에 배치된 제1 또는 제2 도전 패턴(CP1, CP2)을 경유하여 제1 또는 제2 컨택 전극(CNE1, CNE2)에 전기적으로 연결되고, 상기 제1 또는 제2 컨택 전극(CNE1, CNE2)을 통해 제1 또는 제2 전극(ELT1, ELT2)에 전기적으로 연결될 수 있다. 그리고, 적어도 하나의 다른 제1 발광 소자(LD1)는 각각의 제1 및 제2 단부들(EP1, EP2) 상에 배치된 제1 및 제2 도전 패턴들(CP1, CP2)을 경유하여 제1 및 제2 컨택 전극들(CNE1, CNE2)에 전기적으로 연결되고, 상기 제1 및 제2 컨택 전극들(CNE1, CNE2)을 통해 제1 및 제2 전극들(ELT1, ELT2)에 전기적으로 연결될 수 있다. 일 실시예에서, 제1 및 제2 도전 패턴들(CP1, CP2)은 서로 동일한 도전 물질을 포함하거나, 또는 적어도 하나의 서로 다른 도전 물질을 포함할 수 있다. 제1 및 제2 도전 패턴들(CP1, CP2)이 동일한 물질로 구성될 경우, 상기 제1 및 제2 도전 패턴들(CP1, CP2)은 동일 공정에서 동시에 형성될 수 있으나, 이에 한정되지는 않는다.
또한, 적어도 하나의 제2 발광 소자(LD2)는 제1 또는 제2 단부(EP1, EP2) 상에 배치된 제1 또는 제2 컨택 전극(CNE1, CNE2)의 제1 또는 제2 돌출부(PP1, PP2)를 경유하여 상기 제1 또는 제2 컨택 전극(CNE1, CNE2)에 전기적으로 연결되고, 상기 제1 또는 제2 컨택 전극(CNE1, CNE2)을 통해 제1 또는 제2 전극(ELT1, ELT2)에 전기적으로 연결될 수 있다. 그리고, 적어도 하나의 다른 제2 발광 소자(LD2)는 각각의 제1 및 제2 단부들(EP1, EP2) 상에 배치된 제1 및 제2 컨택 전극들(CNE1, CNE2)의 제1 및 제2 돌출부들(PP1, PP2)을 통해 상기 제1 및 제2 컨택 전극들(CNE1, CNE2)에 전기적으로 연결되고, 상기 제1 및 제2 컨택 전극들(CNE1, CNE2)을 통해 제1 및 제2 전극들(ELT1, ELT2)에 전기적으로 연결될 수 있다.
도 18을 참조하면, 발광 소자들(LD)은 제1 및 제2 전극들(ELT1, ELT2) 중 적어도 하나의 전극과 중첩되도록 배치될 수도 있다. 일 예로, 발광 소자들(LD)의 제2 단부들(EP2)은 제2 전극(ELT2) 및 제2 컨택 전극(CNE2)과 중첩되도록 배치될 수 있다.
도 19를 참조하면, 화소(PXL)는, 각각의 제1 전극(ELT1)과 중첩되는 적어도 하나의 제1 격벽(PW1)과, 각각의 제2 전극(ELT2)과 중첩되는 적어도 하나의 제2 격벽(PW2)을 더 포함할 수 있다. 실시예에 따라, 제1 격벽(PW1) 및 제2 격벽(PW2)은 각각의 제1 전극(ELT1) 및 제2 전극(ELT2)의 하부에 배치될 수 있다. 예를 들어, 각각의 발광 영역(EMA)에서, 제1 및 제2 전극들(ELT1, ELT2)의 하부에는 각각 제1 및 제2 격벽들(PW1, PW2)이 배치될 수 있다. 그리고, 상기 제1 및 제2 전극들(ELT1, ELT2)의 상부에는 각각 제1 및 제2 컨택 전극들(CNE1, CNE2)이 배치될 수 있다.
실시예에 따라, 제1 격벽(PW1)은, 각각의 제1 전극(ELT1)보다 좁은 폭을 가지면서 상기 제1 전극(ELT1)의 하부에 배치될 수 있다. 일 예로, 제1 격벽(PW1)은, 평면 상에서 보았을 때, 제1 전극(ELT1)에 대응하는 형상을 가지면서 상기 제1 전극(ELT1)의 내측에 위치할 수 있다.
제1 전극(ELT1)의 하부에 제1 격벽(PW1)이 배치되면, 상기 제1 격벽(PW1)이 배치된 영역에서 제1 전극(ELT1)이 상부 방향으로 돌출될 수 있다. 이에 따라, 제1 전극(ELT1)과 마주하는 발광 소자들(LD)의 제1 단부들(EP1)에서 방출되는 광이 보다 표시 장치의 정면 방향을 향하도록 제어할 수 있다.
실시예에 따라, 제2 격벽(PW2)은 각각의 제2 전극(ELT2)보다 좁은 폭을 가지면서 제2 전극(ELT2)의 하부에 배치될 수 있다. 일 예로, 제2 격벽(PW2)은, 평면 상에서 보았을 때, 제2 전극(ELT2)에 대응하는 형상을 가지면서 상기 제2 전극(ELT2)의 내측에 위치할 수 있다.
제2 전극(ELT2)의 하부에 제2 격벽(PW2)이 배치되면, 상기 제2 격벽(PW2)이 배치된 영역에서 제2 전극(ELT2)이 상부 방향으로 돌출될 수 있다. 이에 따라, 제2 전극(ELT2)과 마주하는 발광 소자들(LD)의 제2 단부들(EP2)에서 방출되는 광이 보다 표시 장치의 정면 방향을 향하도록 제어할 수 있다.
도 20을 참조하면, 표시 영역(DA)에 배치된 적어도 하나의 화소(PXL)는, 복수의 제1 발광 소자들(LD1) 각각의 제1 단부들(EP1) 상에 서로 이격되어 배치된 제1 도전 패턴들(CP1), 및/또는 상기 제1 발광 소자들(LD1) 각각의 제2 단부들(EP2) 상에 서로 이격되어 배치된 제2 도전 패턴들(CP2)을 포함할 수 있다. 그리고, 상기 제1 및/또는 제2 도전 패턴들(CP1, CP2) 중 적어도 하나는, 각각의 제1 발광 소자(LD1)의 제1 또는 제2 단부(EP1, EP2)와, 이에 대응하는 제1 또는 제2 컨택 전극(CNE1, CNE2)의 사이에서 단선되어 있을 수 있다. 이하에서, 단선된 각각의 도전 패턴을 "단선 패턴(CPr)"이라 하기로 한다.
일 예로, 적어도 하나의 제1 발광 소자(LD1)에서 쇼트 결함이 발생한 경우, 상기 제1 발광 소자(LD1)에 연결된 제1 및/또는 제2 도전 패턴들(CP1, CP2)에 열을 가하여 상기 제1 및/또는 제2 도전 패턴들(CP1, CP2)을 단선시킬 수 있다. 이에 따라, 결함이 수리된 화소(PXL)는, 적어도 하나의 제1 발광 소자(LD1)와 제1 또는 제2 컨택 전극(CNE1, CNE2)의 사이에서 단선된 적어도 하나의 단선 패턴(CPr)을 포함할 수 있다.
상술한 실시예들에서와 같이, 화소(PXL)는 다양한 구조를 가질 수 있다. 일 예로, 표시 영역(DA)에 배치된 적어도 하나의 화소(PXL)는, 도 7 내지 도 20의 실시예들 중 어느 하나의 실시예가 단독으로 적용된 구조를 가지거나, 또는 상기 실시예들 중 적어도 두 개의 실시예들이 복합적으로 적용된 구조를 가질 수 있다.
예를 들어, 본 발명의 일 실시예에 의한 화소(PXL) 및 이를 구비하는 표시 장치는, 각각의 발광 영역(EMA)에 배치된 적어도 하나의 발광 소자(LD)와 제1 또는 제2 컨택 전극(CNE1, CNE2)의 사이에서, 상기 발광 소자(LD)의 일 단부를 상기 제1 또는 제2 컨택 전극(CNE1, CNE2)에 전기적으로 연결하는 적어도 하나의 제1 및/또는 제2 도전 패턴(CP1, CP2)을 포함할 수 있다. 일 예로, 각각의 화소(PXL)는 복수의 발광 소자들(LD)의 어느 일 단부 상에 배치된 복수의 제1 및/또는 제2 도전 패턴들(CP1, CP2)을 포함할 수 있다. 상기 화소(PXL) 및 이를 구비하는 표시 장치에 따르면, 발광 소자(LD)의 쇼트 결함 등으로 인한 화소 결함을 보다 효율적으로 수리할 수 있다.
도 21a 내지 도 21d는 각각 본 발명의 일 실시예에 의한 도전 패턴(CP)의 실시예를 나타내는 평면도이다. 실시예에 따라, 도 21a 내지 도 21d에 도시된 각각의 도전 패턴(CP)은 도 7 내지 도 20의 실시예들에 의한 제1 및 제2 도전 패턴들(CP1, CP2) 중 어느 하나일 수 있다. 또한, 제1 및 제2 도전 패턴들(CP1, CP2)은 실질적으로 서로 동일 또는 유사한 구조를 가질 수 있으나, 이에 한정되지는 않는다.
도 21a를 참조하면, 각각의 도전 패턴(CP)은 평면 상에서 보았을 때 사각형상을 가질 수 있으며, 이외에도 다른 형태의 다각형상을 가질 수 있다. 또는, 다른 실시예에서 각각의 도전 패턴(CP)은 원형상 또는 타원형상을 가지거나, 원형상 및 다각형상이 복합적으로 결합된 형상을 가질 수 있다. 즉, 도전 패턴(CP)의 형상은 실시예에 따라 다양하게 변경될 수 있다.
도 21b를 참조하면, 각각의 도전 패턴(CP)은 메쉬 형상을 가질 수 있다. 예를 들어, 각각의 도전 패턴(CP)은 복수의 개구부들을 포함할 수 있다. 실시예에 따라, 각각의 개구부는 사각형상을 가질 수 있으나, 이에 한정되지는 않는다. 즉, 메쉬 형상은 다양하게 변경될 수 있다.
도 21c를 참조하면, 각각의 도전 패턴(CP)은 서로 다른 폭을 가지는 복수의 영역들을 포함할 수 있다. 일 예로, 각각의 도전 패턴(CP)은, 제1 폭(W1)을 가진 제1 영역(AR1)과, 상기 제1 영역(AR2)의 양측에 각각 위치하며 상기 제1 폭(W1)보다 큰 제2 폭(W2)을 가진 제2 영역(AR2) 및 제3 영역(AR3)을 포함할 수 있다. 일 실시예에서, 제2 및 제3 영역들(AR2, AR3)은 동일한 폭을 가질 수 있으나, 이에 한정되지는 않는다.
실시예에 따라, 각각의 도전 패턴(CP)은, 제2 및 제3 영역들(AR2, AR3)에서 발광 소자(LD)의 일 단부 및 이에 대응하는 어느 하나의 컨택 전극과 중첩될 수 있다. 상기 도전 패턴(CP)은 이에 연결된 제1 발광 소자(LD1)에 쇼트 결함이 발생한 경우, 제1 영역(AR1)에서 단선될 수 있다. 즉, 제1 영역(AR1)은 각각의 제1 발광 소자(LD1)와 어느 하나의 컨택 전극의 사이에 위치한 영역일 수 있으며, 그 폭이 상대적으로 좁게 형성될 수 있다. 이에 따라, 적어도 하나의 제1 발광 소자(LD1)에서 쇼트 결함 등이 발생하였을 경우, 이로 인한 화소 결함을 용이하게 수리할 수 있다.
도 21d를 참조하면, 각각의 도전 패턴(CP)은 적어도 일 영역에서 그 폭이 점진적으로 변화되는 형태를 가질 수 있다. 일 예로, 각각의 도전 패턴(CP)은 제1 영역(AR1) 내에서 중앙으로 갈수록 폭이 점진적으로 감소하는 형태를 가질 수 있다.
도 22a 및 도 22b는 본 발명의 일 실시예에 의한 화소(PXL)를 나타내는 단면도로서, 일 예로 도 19의 Ⅰ~Ⅰ'선 및 Ⅱ~Ⅱ'선에 대응하는 화소(PXL)의 단면에 대한 실시예를 나타낸다. 도 22a 및 도 22b의 실시예에서 앞서 설명한 실시예들과 유사 또는 동일한 구성 요소에 대해서는 동일 부호를 부여하고, 이에 대한 상세한 설명은 생략하기로 한다.
도 22a 및 도 22b를 도 5 내지 도 20과 함께 참조하면, 본 발명의 일 실시예에 의한 화소(PXL)는, 베이스 층(BSL)의 일면 상에 배치되며 복수의 발광 소자들(LD)을 포함한 표시 소자층(DPL)을 포함한다. 또한, 화소(PXL)는, 화소 회로층(PCL)을 선택적으로 더 포함할 수 있다. 일 예로, 화소(PXL)는, 베이스 층(BSL)과 표시 소자층(DPL)의 사이에 배치되며, 발광 소자들(LD)에 전기적으로 연결되는 적어도 하나의 회로 소자를 포함한 화소 회로층(PCL)을 더 포함할 수 있다.
실시예에 따라, 화소 회로층(PCL)은 화소 회로(PXC)를 구성하는 적어도 하나의 회로 소자를 포함할 수 있다. 일 예로, 화소 회로층(PCL)은 상기 화소 회로(PXC)를 구성하기 위한 복수의 트랜지스터들(T) 및 스토리지 커패시터(Cst)를 포함하며, 이 외에도 화소 회로(PXC) 및/또는 광원 유닛(LSU)에 연결되는 적어도 하나의 전원선 및/또는 신호선 등을 더 포함할 수 있다. 한편, 화소 회로(PXC)가 생략되고, 광원 유닛(LSU)이 제1 및 제2 전원선들(PL1, PL2)(또는, 소정의 신호선들)에 직접적으로 연결되는 경우, 화소 회로층(PCL)은 생략될 수도 있다. 편의상, 도 22a 및 도 22b에서는 화소 회로층(PCL)에 배치되는 회로 소자들 및 배선들 중 어느 하나의 트랜지스터(T)만을 대표적으로 도시하기로 한다.
또한, 화소 회로층(PCL)은 각각의 전극들 및/또는 배선들의 사이에 배치되는 복수의 절연층들을 포함할 수 있다. 일 실시예에서, 화소 회로층(PCL)은 베이스 층(BSL)의 일면 상에 순차적으로 적층된 버퍼층(BFL), 게이트 절연층(GI), 층간 절연층(ILD) 및 패시베이션층(PSV)을 포함할 수 있다. 또한, 화소 회로층(PCL)은 적어도 일부의 트랜지스터의 하부에 배치되는 적어도 하나의 차광 패턴(미도시) 등을 선택적으로 더 포함할 수 있다.
버퍼층(BFL)은 각각의 회로 소자에 불순물이 확산되는 것을 방지할 수 있다. 이러한 버퍼층(BFL)은 단일층으로 구성될 수 있으나, 적어도 2중층 이상의 다중층으로 구성될 수도 있다. 버퍼층(BFL)이 다중층으로 제공될 경우, 각 층은 동일한 재료로 형성되거나 또는 서로 다른 재료로 형성될 수 있다. 한편, 실시예에 따라서는 버퍼층(BFL)이 생략될 수도 있다.
각각의 트랜지스터(T)는, 반도체층(SCL), 게이트 전극(GE), 제1 및 제2 트랜지스터 전극들(ET1, ET2)을 포함한다. 한편, 실시예에 따라 도 22a 및 도 22b에서는 각각의 트랜지스터(T)가, 반도체층(SCL)과 별개로 형성된 제1 및 제2 트랜지스터 전극들(ET1, ET2)을 구비하는 실시예를 도시하였으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 본 발명의 다른 실시예에서는 각각의 화소 영역에 배치되는 적어도 하나의 트랜지스터(T)에 구비되는 제1 및/또는 제2 트랜지스터 전극들(ET1, ET2)이 각각의 반도체층(SCL)과 통합되어 구성될 수도 있다.
반도체층(SCL)은 버퍼층(BFL) 상에 배치될 수 있다. 일 예로, 반도체층(SCL)은 버퍼층(BFL)이 형성된 베이스 층(BSL)과 게이트 절연층(GI)의 사이에 배치될 수 있다. 이러한 반도체층(SCL)은 각각의 제1 트랜지스터 전극(ET1)에 접촉되는 제1 영역과, 각각의 제2 트랜지스터 전극(ET2)에 접촉되는 제2 영역과, 상기 제1 및 제2 영역들의 사이에 위치된 채널 영역을 포함할 수 있다. 실시예에 따라, 상기 제1 및 제2 영역들 중 하나는 소스 영역이고, 다른 하나는 드레인 영역일 수 있다.
실시예에 따라, 반도체층(SCL)은 폴리 실리콘, 아모포스 실리콘, 산화물 반도체 등으로 이루어진 반도체 패턴일 수 있다. 또한, 반도체층(SCL)의 채널 영역은 불순물이 도핑되지 않은 반도체 패턴으로서 진성 반도체일 수 있고, 상기 반도체층(SCL)의 제1 및 제2 영역들은 각각 소정의 불순물이 도핑된 반도체 패턴일 수 있다.
게이트 전극(GE)은 게이트 절연층(GI)을 사이에 개재하고 반도체층(SCL) 상에 배치될 수 있다. 일 예로, 게이트 전극(GE)은 게이트 절연층(GI) 및 층간 절연층(ILD)의 사이에, 반도체층(SCL)의 적어도 일 영역과 중첩되도록 배치될 수 있다.
제1 및 제2 트랜지스터 전극들(ET1, ET2)은, 적어도 한 층의 층간 절연층(ILD)을 사이에 개재하고, 각각의 반도체층(SCL) 및 게이트 전극(GE) 상에 배치될 수 있다. 예를 들어, 제1 및 제2 트랜지스터 전극들(ET1, ET2)은 층간 절연층(ILD)과 패시베이션층(PSV)의 사이에 배치될 수 있다. 이러한 제1 및 제2 트랜지스터 전극들(ET1, ET2)은 각각의 반도체층(SCL)에 전기적으로 연결될 수 있다. 예를 들어, 제1 및 제2 트랜지스터 전극들(ET1, ET2)은 게이트 절연층(GI) 및 층간 절연층(ILD)을 관통하는 각각의 컨택홀을 통해 각각의 반도체층(SCL)의 제1 및 제2 영역들에 연결될 수 있다.
화소 회로(PXC)에 구비된 적어도 하나의 트랜지스터(T)는 어느 하나의 화소 전극에 연결될 수 있다. 일 예로, 도 6a 및 도 6b에 도시된 제1 트랜지스터(T1)의 제1 및 제2 트랜지스터 전극들(ET1, ET2) 중 어느 하나는 패시베이션층(PSV)을 관통하는 컨택홀(일 예로, 도 7 내지 20의 제1 컨택홀(CH1))을 통해, 상기 패시베이션층(PSV)의 상부에 배치된 광원 유닛(LSU)의 제1 전극(ELT1) 및/또는 제1 연결 전극(CNL1)에 전기적으로 연결될 수 있다.
실시예에 따라, 각각의 화소(PXL)에 연결되는 적어도 하나의 신호선 및/또는 전원선은 화소 회로(PXC)를 구성하는 회로 소자들의 일 전극과 동일한 층 상에 배치될 수 있다. 일 예로, 제2 전원(VSS)을 공급하기 위한 제2 전원선(PL2)은 트랜지스터들(T)의 게이트 전극들(GE)과 동일한 층 상에 배치되어, 적어도 하나의 브리지 패턴(미도시) 및/또는 컨택홀(일 예로, 도 7 내지 20의 제2 컨택홀(CH2))을 통해, 상기 패시베이션층(PSV)의 상부에 배치된 광원 유닛(LSU)의 제2 전극(ELT2) 및/또는 제2 연결 전극(CNL2)에 전기적으로 연결될 수 있다. 다만, 제2 전원선(PL2) 등의 구조 및/또는 위치는 다양하게 변경될 수 있다.
실시예에 따라, 표시 소자층(DPL)은 화소들(PXL) 각각의 광원 유닛(LSU)을 포함할 수 있다. 예를 들어, 표시 소자층(DPL)은, 적어도 한 쌍의 제1 전극(ELT1) 및 제2 전극(ELT2)과, 상기 제1 및 제2 전극들(ELT1, EPT2)의 사이에 전기적으로 연결된 복수의 발광 소자들(LD)을 포함할 수 있다. 또한, 표시 소자층(DPL)은 적어도 하나의 도전층 및/또는 절연층 등을 더 포함할 수 있다.
일 실시예에서, 표시 소자층(DPL)은, 베이스 층(BSL) 및/또는 화소 회로층(PCL)의 상부에 순차적으로 배치 및/또는 형성된 제1 및 제2 격벽들(PW1, PW2), 제1 및 제2 전극들(ELT1, ELT2), 제1 절연층(INS1), 발광 소자들(LD), 제2 절연층(INS2), 제1 및/또는 제2 도전 패턴들(CP1, CP2), 제1 및 제2 컨택 전극들(CNE1, CNE2), 및 제3 절연층(INS3)을 포함할 수 있다. 한편, 제1 및/또는 제2 도전 패턴들(CP1, CP2)의 위치는 실시예에 따라 다양하게 변경될 수 있다. 예를 들어, 일 실시예에서, 제1 및/또는 제2 도전 패턴들(CP1, CP2)은 각각 제1 또는 제2 컨택 전극들(CNE1, CNE2)의 하부에 배치될 수 있고, 다른 실시예에서 제1 및/또는 제2 도전 패턴들(CP1, CP2)은 각각 제1 또는 제2 컨택 전극들(CNE1, CNE2)의 상부에 배치될 수 있다.
제1 및 제2 격벽들(PW1, PW2)은 각각의 발광 영역(EMA)에 서로 이격되어 배치될 수 있다. 이러한 제1 및 제2 격벽들(PW1, PW2)은 베이스 층(BSL) 및/또는 화소 회로층(PCL) 상에서 높이 방향으로 돌출된다. 실시예에 따라, 제1 및 제2 격벽들(PW1, PW2)은 실질적으로 서로 동일한 높이를 가질 수 있으나, 이에 한정되지는 않는다.
실시예에 따라, 제1 격벽(PW1)은, 베이스 층(BSL) 및/또는 화소 회로층(PCL)과 제1 전극(ELT1)의 사이에 배치될 수 있다. 이러한 제1 격벽(PW1)은, 발광 소자들(LD)의 제1 단부들(EP1)에 인접하도록 배치될 수 있다. 일 예로, 제1 격벽(PW1)의 일 측면은, 발광 소자들(LD)의 제1 단부들(EP1)과 인접한 거리에 위치되어, 상기 제1 단부들(EP1)과 마주하도록 배치될 수 있다.
실시예에 따라, 제2 격벽(PW2)은, 베이스 층(BSL) 및/또는 화소 회로층(PCL)과 제2 전극(ELT2)의 사이에 배치될 수 있다. 이러한 제2 격벽(PW2)은, 발광 소자들(LD)의 제2 단부들(EP2)에 인접하도록 배치될 수 있다. 일 예로, 제2 격벽(PW2)의 일 측면은, 발광 소자들(LD)의 제2 단부들(EP2)과 인접한 거리에 위치되어, 상기 제2 단부들(EP2)과 마주하도록 배치될 수 있다.
실시예에 따라, 제1 및 제2 격벽들(PW1, PW2)은 다양한 형상을 가질 수 있다. 일 예로, 제1 및 제2 격벽들(PW1, PW2)은 상부로 갈수록 폭이 좁아지는 사다리꼴의 단면을 가질 수 있다. 이 경우, 제1 및 제2 격벽들(PW1, PW2) 각각은 적어도 일 측면에서 경사면을 가질 수 있다. 또는, 다른 실시예에서, 제1 및 제2 격벽들(PW1, PW2)은 상부로 갈수록 폭이 좁아지는 반원 또는 반타원의 단면을 가질 수도 있다. 이 경우, 제1 및 제2 격벽들(PW1, PW2) 각각은 적어도 일 측면에서 곡면을 가질 수 있다. 즉, 본 발명에서 제1 및 제2 격벽들(PW1, PW2)의 형상이 특별히 한정되지는 않으며, 이는 다양하게 변경될 수 있다. 또한, 실시예에 따라서는 제1 및 제2 격벽들(PW1, PW2) 중 적어도 하나가 생략되거나, 그 위치가 변경될 수도 있다.
제1 및 제2 격벽들(PW1, PW2)은 적어도 하나의 무기 재료 및/또는 유기 재료를 포함하는 절연 물질을 포함할 수 있다. 일 예로, 제1 및 제2 격벽들(PW1, PW2)은 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx) 등을 비롯하여 현재 공지된 다양한 무기 절연 물질을 포함하는 적어도 한 층의 무기막을 포함할 수 있다. 또는, 제1 및 제2 격벽들(PW1, PW2)은 현재 공지된 다양한 유기 절연 물질을 포함하는 적어도 한 층의 유기막 및/또는 포토레지스트막 등을 포함하거나, 유/무기 물질을 복합적으로 포함하는 단일층 또는 다중층의 절연체로 구성될 수도 있다. 즉, 본 발명의 실시예에서, 제1 및 제2 격벽들(PW1, PW2)의 구성 물질은 다양하게 변경될 수 있다.
또한, 일 실시예에서, 제1 및 제2 격벽들(PW1, PW2)은 반사 부재로 기능할 수 있다. 일 예로, 제1 및 제2 격벽들(PW1, PW2)은 그 상부에 제공된 제1 및 제2 전극들(ELT1, ELT2)과 함께 각각의 발광 소자(LD)에서 출사되는 광을 원하는 방향으로 유도하여 화소(PXL)의 광 효율을 향상시키는 반사 부재로 기능할 수 있다.
제1 및 제2 격벽들(PW1, PW2)의 상부에는 각각 제1 및 제2 전극들(ELT1, ELT2)이 배치될 수 있다. 이러한 제1 및 제2 전극들(ELT1, ELT2)은 각각의 발광 영역(EMA)에서 서로 이격되어 배치된다.
실시예에 따라, 제1 및 제2 격벽들(PW1, PW2) 각각의 상부에 배치되는 제1 및 제2 전극들(ELT1, ELT2) 등은 상기 제1 및 제2 격벽들(PW1, PW2) 각각의 형상에 상응하는 형상을 가질 수 있다. 예를 들어, 제1 및 제2 전극들(ELT1, ELT2)은, 각각 제1 및 제2 격벽들(PW1, PW2)에 대응하는 경사면 또는 곡면을 가지면서, 베이스 층(BSL)의 높이 방향으로 돌출될 수 있다.
제1 및 제2 전극들(ELT1, ELT2) 각각은 적어도 하나의 도전성 물질을 포함할 수 있다. 일 예로, 제1 및 제2 전극들(ELT1, ELT2) 각각은, 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 타이타늄(Ti), 몰리브덴(Mo), 구리(Cu) 등을 비롯한 다양한 금속 물질 중 적어도 하나의 금속 또는 이를 포함하는 합금, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(Zinc Oxide), AZO(Antimony Zinc Oxide), ITZO(Indium Tin Zinc Oxide), ZnO(Zinc Oxide), SnO2(Tin Oxide)와 같은 도전성 산화물, PEDOT와 같은 도전성 고분자 중 적어도 하나의 물질을 포함할 수 있으나, 이에 한정되지는 않는다. 예를 들어, 제1 및 제2 전극들(ELT1, ELT2) 각각은, 카본나노튜브(Carbon Nano Tube)나 그래핀(graphene) 등을 비롯한 그 외의 도전성 물질을 포함할 수도 있다. 즉, 제1 및 제2 전극들(ELT1, ELT2) 각각은 다양한 도전성 물질 중 적어도 하나를 포함함으로써 도전성을 가질 수 있고, 그 구성 물질이 특별히 한정되지는 않는다. 또한, 제1 및 제2 전극들(ELT1, ELT2) 각각은 동일한 도전성 물질로 구성되거나, 또는 이들은 서로 다른 적어도 하나의 도전성 물질을 포함할 수 있다.
또한, 제1 및 제2 전극들(ELT1, ELT2) 각각은 단일층 또는 다중층으로 구성될 수 있다. 일 예로, 제1 및 제2 전극들(ELT1, ELT2) 각각은 적어도 한 층의 반사 전극층을 포함할 수 있다. 또한, 제1 및 제2 전극들(ELT1, ELT2) 각각은, 상기 반사 전극층의 상부 및/또는 하부에 배치되는 적어도 한 층의 투명 전극층과, 상기 반사 전극층 및/또는 투명 전극층의 상부를 커버하는 적어도 한 층의 도전성 캡핑층 중 적어도 하나를 선택적으로 더 포함할 수 있다.
실시예에 따라, 제1 및 제2 전극들(ELT1, ELT2) 각각의 반사 전극층은, 균일한 반사율을 갖는 도전 물질로 구성될 수 있다. 일 예로, 상기 반사 전극층은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 타이타늄(Ti), 몰리브덴(Mo), 구리(Cu) 등을 비롯한 다양한 금속 물질 중 적어도 하나의 금속 또는 이를 포함하는 합금으로 구성될 수 있으나, 이에 한정되지는 않는다. 즉, 반사 전극층은 다양한 반사성 도전 물질로 구성될 수 있다. 제1 및 제2 전극들(ELT1, ELT2) 각각이 반사 전극층을 포함할 경우, 발광 소자들(LD) 각각의 양단, 즉 제1 및 제2 단부들(EP1, EP2)에서 방출되는 광을 화상이 표시되는 방향(일 예로, 정면 방향)으로 더욱 진행되게 할 수 있다. 특히, 제1 및 제2 전극들(ELT1, ELT2)이 제1 및 제2 격벽들(PW1, PW2)의 형상에 대응되는 경사면 또는 곡면을 가지면서 발광 소자들(LD)의 제1 및 제2 단부들(EP1, EP2)에 마주하도록 배치되면, 발광 소자들(LD) 각각의 제1 및 제2 단부들(EP1, EP2)에서 출사된 광은 제1 및 제2 전극들(ELT1, ELT2)에 의해 반사되어 더욱 표시 패널(PNL)의 정면 방향(일 예로, 베이스 층(BSL)의 상부 방향)으로 진행될 수 있다. 이에 따라, 발광 소자들(LD)에서 출사되는 광의 효율을 향상시킬 수 있다.
또한, 제1 및 제2 전극들(ELT1, ELT2) 각각의 투명 전극층은, 다양한 투명 전극 물질로 구성될 수 있다. 일 예로, 상기 투명 전극층은 ITO, IZO 또는 ITZO를 포함할 수 있으나, 이에 한정되지는 않는다. 일 실시예에서, 제1 및 제2 전극들(ELT1, ELT2) 각각은, ITO/Ag/ITO의 적층 구조를 가지는 3중층으로 구성될 수 있다. 이와 같이, 제1 및 제2 전극들(ELT1, ELT2)이 적어도 2중층 이상의 다중층으로 구성되면, 신호 지연(RC delay)에 의한 전압 강하를 최소화할 수 있다. 이에 따라, 발광 소자들(LD)로 원하는 전압을 효과적으로 전달할 수 있게 된다.
추가적으로, 제1 및 제2 전극들(ELT1, ELT2) 각각이, 반사 전극층 및/또는 투명 전극층을 커버하는 도전성 캡핑층을 포함하게 되면, 화소(PXL)의 제조 공정 등에서 발생하는 불량으로 인해 제1 및 제2 전극들(ELT1, ELT2)의 반사 전극층 등이 손상되는 것을 방지할 수 있다. 다만, 상기 도전성 캡핑층은 제1 및 제2 전극들(ELT1, ELT2)에 선택적으로 포함될 수 있는 것으로서, 실시예에 따라서는 생략될 수 있다. 또한, 상기 도전성 캡핑층은 제1 및 제2 전극들(ELT1, ELT2) 각각의 구성 요소로 간주되거나, 또는 상기 제1 및 제2 전극들(ELT1, ELT2) 상에 배치된 별개의 구성 요소로 간주될 수도 있다.
제1 및 제2 전극들(ELT1, ELT2)의 일 영역 상에는 제1 절연층(INS1)이 배치될 수 있다. 예를 들어, 제1 절연층(INS1)은, 제1 및 제2 전극들(ELT1, ELT2)의 일 영역을 커버하도록 형성되며, 상기 제1 및 제2 전극들(ELT1, ELT2)의 다른 일 영역, 일 예로 각각 제1 및 제2 컨택부들(CNT1, CNT2)을 노출하는 개구부를 포함할 수 있다.
일 실시예에서, 제1 절연층(INS1)은, 일차적으로 제1 및 제2 전극들(ELT1, ELT2)을 전면적으로 커버하도록 형성될 수 있다. 이러한 제1 절연층(INS1) 상에 발광 소자들(LD)이 공급 및 정렬된 이후, 상기 제1 절연층(INS1)은 각각 제1 및 제2 컨택부들(CNT1, CNT2)에서 제1 및 제2 전극들(ELT1, ELT2)을 노출하도록 부분적으로 개구될 수 있다. 또는, 다른 실시예에서, 제1 절연층(INS1)은, 발광 소자들(LD)의 공급 및 정렬이 완료된 이후, 상기 발광 소자들(LD)의 하부에 국부적으로 배치되는 개별 패턴의 형태로 패터닝될 수 있다.
즉, 제1 절연층(INS1)은, 제1 및 제2 전극들(ELT1, ELT2)과 발광 소자들(LD)의 사이에 개재되되, 상기 제1 및 제2 전극들(ELT1, ELT2) 각각의 적어도 일 영역을 노출할 수 있다. 이러한 제1 절연층(INS1)은 제1 및 제2 전극들(ELT1, ELT2)이 형성된 이후 상기 제1 및 제2 전극들(ELT1, ELT2)을 커버하도록 형성되어, 후속 공정에서 상기 제1 및 제2 전극들(ELT1, ELT2)이 손상되거나 금속이 석출되는 것을 방지할 수 있다. 또한, 제1 절연층(INS1)은, 각각의 발광 소자(LD)를 안정적으로 지지할 수 있다.
제1 절연층(INS1)이 형성된 각각의 발광 영역(EMA)에는 복수의 발광 소자들(LD)이 공급 및 정렬될 수 있다. 일 예로, 잉크젯 방식 등을 통해 각각의 발광 영역(EMA)에 다수의 발광 소자들(LD)이 공급되고, 상기 발광 소자들(LD)은 제1 및 제2 전극들(ELT1, ELT2)에 인가되는 소정의 정렬 전압(또는, 정렬 신호)에 의해 상기 제1 및 제2 전극들(ELT1, ELT2)의 사이에 정렬될 수 있다.
제2 절연층(INS2)은, 발광 소자들(LD), 특히, 제1 및 제2 전극들(ELT1, ELT2)의 사이에 정렬된 발광 소자들(LD)의 상부에 배치되며, 상기 발광 소자들(LD)의 제1 및 제2 단부들(EP1, EP2)을 노출할 수 있다. 예를 들어, 제2 절연층(INS2)은 발광 소자들(LD)의 제1 및 제2 단부들(EP1, EP2)은 커버하지 않고, 상기 발광 소자들(LD)의 일 영역 상부에만 부분적으로 배치될 수 있다. 이러한 제2 절연층(INS2)은 각각의 발광 영역(EMA) 상에 독립된 패턴으로 형성될 수 있으나, 이에 한정되지는 않는다.
발광 소자들(LD)의 정렬이 완료된 이후 상기 발광 소자들(LD) 상에 제2 절연층(INS2)을 형성함으로써, 상기 발광 소자들(LD)이 정렬된 위치에서 이탈하는 것을 방지할 수 있다. 한편, 제2 절연층(INS2)의 형성 이전에 제1 절연층(INS1)과 발광 소자들(LD)의 사이에 이격 공간이 존재하였을 경우, 상기 공간은 제2 절연층(INS2)을 형성하는 과정에서 채워질 수 있다. 이에 따라, 발광 소자들(LD)을 보다 안정적으로 지지할 수 있다.
일 실시예에서, 발광 소자들(LD) 중 적어도 하나, 일 예로 복수의 제1 발광 소자들(LD1)의 적어도 일 단부 상에는 제1 및/또는 제2 도전 패턴들(CP1, CP2)이 형성될 수 있다. 이러한 제1 및/또는 제2 도전 패턴들(CP1, CP2)은, 각각의 제1 발광 소자(LD1)의 제1 및/또는 제2 단부들(EP1, EP2)을 제1 및/또는 제2 컨택 전극들(CNE1, CNE2)에 전기적으로 연결할 수 있다.
일 실시예에서, 제1 및 제2 컨택 전극들(CNE1, CNE2)은, 서로 동일한 층에 배치될 수 있다. 이 경우, 제1 및 제2 컨택 전극들(CNE1, CNE2)은 동일 공정에서, 동일한 도전 물질을 이용하여 형성될 수 있으나, 이에 한정되지는 않는다.
다른 실시예에서, 제1 및 제2 컨택 전극들(CNE1, CNE2)은 서로 다른 층에 배치될 수도 있다. 이 경우, 제1 및 제2 컨택 전극들(CNE1, CNE2)은 서로 다른 공정에서, 서로 동일하거나 또는 상이한 도전 물질을 이용하여 형성될 수 있다. 제1 및 제2 컨택 전극들(CNE1, CNE2)이 서로 다른 층에 배치될 경우, 보다 하부 층에 배치된 컨택 전극 상에는 도시되지 않은 적어도 한 층의 절연층이 더 형성될 수 있다.
이러한 제1 및 제2 컨택 전극들(CNE1, CNE2)은, 발광 소자들(LD)의 제1 및 제2 단부들(EP1, EP2)을 각각 제1 및 제2 전극들(ELT1, ELT2)에 전기적으로 연결한다. 실시예에 따라, 제1 및 제2 컨택 전극들(CNE1, CNE2)은 각각 제1 및 제2 컨택부들(CNT1, CNT2)을 통해 제1 및 제2 전극들(ELT1, ELT2)에 접촉되어 상기 제1 및 제2 전극들(ELT1, ELT2)에 전기적으로 연결될 수 있다.
예를 들어, 제1 컨택 전극(CNE1)은, 제1 절연층(INS1)에 의해 커버되지 않은 제1 전극(ELT1)의 일 영역(일 예로, 제1 컨택부(CNT1)) 상에서 상기 제1 전극(ELT1)과 접촉되어 상기 제1 전극(ELT1)에 전기적으로 연결될 수 있다. 유사하게, 제2 컨택 전극(CNE2)은, 제1 절연층(INS1)에 의해 커버되지 않은 제2 전극(ELT2)의 일 영역(일 예로, 제2 컨택부(CNT2)) 상에서 상기 제2 전극(ELT2)과 접촉되어 상기 제2 전극(ELT2)에 전기적으로 연결될 수 있다. 다만, 본 발명이 이에 한정되지는 않으며, 제1 및 제2 컨택 전극들(CNE1, CNE2)과 제1 및 제2 전극들(ELT1, ELT2) 사이의 연결 구조는 다양하게 변경될 수 있다.
일 실시예에서, 제1 및 제2 컨택 전극들(CNE1, CNE2) 중 어느 하나의 컨택 전극은 각각의 도전 패턴(CP)을 경유하여 제1 발광 소자들(LD1)의 제1 또는 제2 단부(EP1, EP2)에 연결될 수 있다. 그리고, 나머지 컨택 전극은 제2 발광 소자(LD2)의 제1 또는 제2 단부(EP1, EP2)에 직접적으로 연결될 수 있다. 다른 실시예에서, 제1 및 제2 컨택 전극들(CNE1, CNE2) 모두가 각각의 제1 또는 제2 도전 패턴(CP1, CP2)을 경유하여 제1 발광 소자들(LD1)의 제1 및 제2 단부들(EP1, EP2)에 연결될 수도 있다.
이러한 제1 및 제2 컨택 전극들(CNE1, CNE2) 상에는 제3 절연층(INS3)이 배치될 수 있다. 예를 들어, 제3 절연층(INS3)은, 제1 및 제2 격벽들(PW1, PW2), 제1 및 제2 전극들(ELT1, ELT2), 발광 소자들(LD), 및 제1 및 제2 컨택 전극들(CNE1, CNE2)을 커버하도록, 상기 제1 및 제2 격벽들(PW1, PW2), 제1 및 제2 전극들(ELT1, ELT2), 발광 소자들(LD), 및 제1 및 제2 컨택 전극들(CNE1, CNE2)이 형성된 베이스 층(BSL)의 일면 상에 형성 및/또는 배치될 수 있다. 이러한 제3 절연층(INS3)은, 적어도 한 층의 무기막 및/또는 유기막을 포함할 수 있다.
일 실시예에서, 제3 절연층(INS3)은 다층 구조의 박막 봉지층을 포함할 수 있으나, 이에 한정되지는 않는다. 또한, 실시예에 따라서는, 제3 절연층(INS3)의 상부에 도시되지 않은 적어도 한 층의 오버코트층 및/또는 봉지 기판 등이 더 배치될 수도 있다.
실시예에 따라, 제1 내지 제3 절연층들(INS1, INS2, INS3) 각각은, 단일층 또는 다중층으로 구성될 수 있으며, 적어도 하나의 무기 절연 재료 및/또는 유기 절연 재료를 포함할 수 있다. 예를 들어, 제1 내지 제3 절연층들(INS1, INS2, INS3) 각각은, 실리콘 질화물(SiNx) 등을 비롯하여 현재 공지된 다양한 종류의 유/무기 절연 물질을 포함할 수 있으며, 상기 제1 내지 제3 절연층들(INS1, INS2, INS3) 각각의 구성 물질이 특별히 한정되지는 않는다. 또한, 상기 제1 내지 제3 절연층들(INS1, INS2, INS3)은 서로 다른 절연 물질을 포함하거나, 또는 상기 제1 내지 제3 절연층들(INS1, INS2, INS3) 중 적어도 일부는 서로 동일한 절연 물질을 포함할 수 있다.
도 23 내지 도 25는 각각 본 발명의 일 실시예에 의한 화소(PXL)를 나타내는 단면도로서, 일 예로 도 19의 Ⅰ~Ⅰ'선에 대응하는 화소(PXL)의 단면에 대한 다른 실시예들을 나타낸다. 도 23 내지 도 25의 실시예에서, 앞서 설명한 실시예들과 유사 또는 동일한 구성 요소에 대해서는 동일 부호를 부여하고, 이에 대한 상세한 설명은 생략하기로 한다.
도 23을 참조하면, 도 22a 및 도 22b의 실시예에 개시된 제1 절연층(INS1)은 생략될 수 있다. 이 경우, 각각의 발광 소자(LD)는 제1 및 제2 전극들(ELT1, ELT2)의 사이에서 패시베이션층(PSV) 상에 배치될 수 있다.
도 24를 참조하면, 도 22a 및 도 22b의 실시예에 개시된 제2 절연층(INS2)은 생략될 수 있다. 일 실시예에서, 제1 절연층(INS1)과 발광 소자들(LD)의 사이에 이격 공간이 존재하였을 경우, 상기 공간은 제3 절연층(INS3)을 형성하는 과정에서 채워질 수 있다.
도 25를 참조하면, 각각의 제1 도전 패턴(CP1)은 이에 대응하는 제1 컨택 전극(CNE1)의 상부에 배치될 수 있다. 또한, 실시예에 따라 각각의 화소(PXL)가 앞서 설명한 제2 도전 패턴(CP2)을 더 포함하는 경우, 상기 제2 도전 패턴(CP2)은 이에 대응하는 제2 컨택 전극(CNE2)의 상부에 배치될 수 있다.
도 26은 본 발명의 일 실시예에 의한 화소(PXL)를 나타내는 단면도로서, 일 예로 코어-쉘 구조의 발광 소자(LD)를 구비하는 화소(PXL)의 단면에 대한 실시예를 나타낸다. 그리고, 도 27은 도 26의 EA1 영역을 확대한 단면도이다. 도 26 및 도 27의 실시예에서, 앞서 설명한 실시예들과 유사 또는 동일한 구성 요소에 대해서는 동일 부호를 부여하고, 이에 대한 상세한 설명은 생략하기로 한다.
도 26 및 도 27을 참조하면, 각각의 발광 소자(LD)는 제1 및 제2 전극들(ELT1, ELT2)의 사이에서 길이 방향을 따라 가로로 배치되어 상기 제1 및 제2 전극들(ELT1, ELT2)에 전기적으로 연결될 수 있다. 실시예에 따라, 각각의 발광 소자(LD)의 표면에 제공된 절연성 피막(INF)은 각각 제1 도전형 반도체층(11) 및 전극층(14)의 일 영역을 노출하도록 부분적으로 제거될 수 있다. 예를 들어, 제1 발광 소자(LD1)의 제1 단부(EP1)에서 절연성 피막(INF)이 부분적으로 제거되어 전극층(14)의 일 영역(14a)이 노출되고, 상기 일 영역(14a)을 통해 전극층(14)이 제1 도전 패턴(CP1)에 전기적으로 연결될 수 있다. 그리고, 제1 발광 소자(LD1)의 제2 단부(EP2)에서 절연성 피막(INF)이 부분적으로 제거되어 제1 도전형 반도체층(11)의 일 영역(11a)이 노출되고, 상기 일 영역(11a)을 통해 제1 도전형 반도체층(11)이 제2 컨택 전극(CNE2)에 전기적으로 연결될 수 있다.
도 28은 본 발명의 일 실시예에 의한 표시 장치를 나타내는 단면도로서, 일 예로 표시 패널(PNL)의 각 단위 영역(UA)에 배치되는 화소 유닛(PXU)의 단면에 대한 실시예를 나타낸다. 상기 화소 유닛(PXU)을 구성하는 각 화소(PXL)의 구조에 대해서는 앞선 실시예들에서 상세히 개시하였으므로, 도 28에서는 각각 하나의 제1 발광 소자(LD1)를 중심으로 각 화소(PXL)의 구조를 개략적으로만 도시하기로 한다. 그리고, 도 28의 실시예에서, 앞서 설명한 실시예들과 유사 또는 동일한 구성 요소에 대해서는 동일 부호를 부여하고, 이에 대한 상세한 설명은 생략하기로 한다.
도 28을 참조하면, 베이스 층(BSL) 및/또는 화소 회로층(PCL)의 상부에는 뱅크(BNK)가 더 배치될 수 있다. 실시예에 따라, 뱅크(BNK)는 각 화소(PXL)의 발광 영역(EMA)을 둘러싸도록, 각각 제1색, 제2색 및 제3색 화소들(PXL1, PXL2, PXL3)이 제공되는 제1색, 제2색 및 제3색 화소 영역들(PXA1, PXA2, PXA3)의 경계 영역에 배치될 수 있다. 또한, 뱅크(BNK)는 화소들(PXL)이 배치되는 표시 영역(DA)을 둘러싸도록 상기 표시 영역(DA)의 테두리에도 배치될 수 있다.
뱅크(BNK)는 각 화소(PXL)의 발광 영역(EMA)을 규정하는 구조물로서, 일 예로 화소 정의막일 수 있다. 이러한 뱅크(BNK)는 적어도 하나의 차광성 및/또는 반사성 물질을 포함하도록 구성되어 인접한 화소들(PXL)의 사이에서 빛샘을 방지할 수 있다. 일 실시예에서, 화소(PXL)의 광 효율을 보다 높일 수 있도록 뱅크(BNK)의 표면(일 예로, 측면)에 도시되지 않은 반사막이 형성될 수도 있다.
실시예에 따라, 화소들(PXL)이 배치된 베이스 층(BSL)의 일면 상에는 봉지 기판(ENC)("컬러 필터 기판"이라고도 함)이 배치되고, 발광 소자들(LD)과 마주하는 봉지 기판(ENC)의 일면 상에는 적어도 한 종류의 광 변환층이 배치될 수 있다. 예를 들어, 제1색 화소(PXL1)의 상부에는 제1 광 변환층(LCP1)이, 제2색 화소(PXL2)의 상부에는 제2 광 변환층(LCP2)이, 제3색 화소(PXL3)의 상부에는 제3 광 변환층(LCP3)이 배치될 수 있다. 이하에서, 제1 광 변환층(LCP1), 제2 광 변환층(LCP2) 및 제3 광 변환층(LCP3) 중 임의의 광 변환층을 지칭하거나, 또는 두 종류 이상의 광 변환층들을 포괄적으로 지칭할 때, "광 변환층(LCP)" 또는 "광 변환층들(LCP)"이라 하기로 한다.
제1, 제2 및 제3 광 변환층들(LCP1, LCP2, LCP3) 중 적어도 일부는, 소정의 색에 대응하는 컬러 변환층 및/또는 컬러 필터층을 포함할 수 있다. 예를 들어, 제1 광 변환층(LCP1)은, 제1색에 대응하는 제1색 변환 입자들을 포함하는 제1 컬러 변환층(CCL1)과, 제1색의 빛을 선택적으로 투과시키는 제1 컬러 필터층(CF1)을 포함할 수 있다. 유사하게, 제2 광 변환층(LCP2)은, 제2색에 대응하는 제2색 변환 입자들을 포함하는 제2 컬러 변환층(CCL2)과, 제2색의 빛을 선택적으로 투과시키는 제2 컬러 필터층(CF2)을 포함할 수 있다. 한편, 제3 광 변환층(LCP3)은, 광 산란 입자들(SCT)을 포함하는 광 산란층(LSL)과, 제3색의 빛을 선택적으로 투과시키는 제3 컬러 필터층(CF3) 중 적어도 하나를 포함할 수 있다. 이하에서, 제1 컬러 변환층(CCL1) 및 제2 컬러 변환층(CCL2) 중 임의의 컬러 변환층을 지칭하거나, 또는 두 종류 이상의 컬러 변환층들을 포괄적으로 지칭할 때, "컬러 변환층(CCL)" 또는 "컬러 변환층들(CCL)"이라 하기로 한다. 유사하게, 제1 컬러 필터층(CF1), 제2 컬러 필터층(CF2) 및 제3 컬러 필터층(CF3) 중 임의의 컬러 필터층을 지칭하거나, 또는 두 종류 이상의 컬러 필터층들을 포괄적으로 지칭할 때, "컬러 필터층(CF)" 또는 "컬러 필터층들(CF)"이라 하기로 한다.
실시예에 따라, 제1색, 제2색 및 제3색 화소들(PXL1, PXL2, PXL3)은 서로 동일한 색의 빛을 방출하는 발광 소자들(LD)을 포함할 수 있다. 예를 들어, 제1색, 제2색 및 제3색 화소들(PXL1, PXL2, PXL3)은 제3색, 일 예로 대략 400nm 내지 500nm 파장 대역의 청색 빛을 방출하는 청색 발광 소자들을 포함할 수 있다. 그리고, 제1색, 제2색 및 제3색 화소들(PXL1, PXL2, PXL3) 중 적어도 일부의 화소들 상에는 적어도 한 종류의 색 변환 입자들을 포함한 컬러 변환층(CCL)이 배치될 수 있다. 이에 의해, 본 발명의 실시예에 의한 표시 장치는 풀-컬러의 영상을 표시할 수 있다.
제1 컬러 변환층(CCL1)은, 제1색 화소(PXL1)와 마주하도록 봉지 기판(ENC)의 일면 상에 배치되며, 제1색 화소(PXL1)의 발광 소자들(LD)에서 방출되는 색의 빛(일 예로, 제3색의 빛)을 제1색의 빛으로 변환하는 제1색 변환 입자들을 포함할 수 있다. 일 예로, 제1색 화소(PXL1)의 발광 소자들(LD)이 청색의 빛을 방출하는 청색 발광 소자들이고 제1색 화소(PXL1)가 적색 화소인 경우, 제1 컬러 변환층(CCL1)은, 상기 청색 발광 소자들에서 방출되는 청색의 빛을 적색의 빛으로 변환하는 적색 퀀텀 닷(QDr)을 포함할 수 있다.
실시예에 따라, 제1 컬러 변환층(CCL1)은 투명한 수지 등과 같은 소정의 매트릭스 재료 내에 분산된 다수의 적색 퀀텀 닷(QDr)을 포함할 수 있다. 적색 퀀텀 닷(QDr)은, 청색 빛을 흡수하여 에너지 천이에 따라 파장을 쉬프트시켜 대략 620nm 내지 780nm 파장 대역의 적색 빛을 방출할 수 있다. 한편, 제1색 화소(PXL1)가 다른 색의 화소인 경우, 제1 컬러 변환층(CCL1)은 상기 제1색 화소(PXL1)의 색에 대응하는 제1 퀀텀 닷을 포함할 수 있다.
제1 컬러 필터층(CF1)은, 제1 컬러 변환층(CCL1)과 봉지 기판(ENC)의 사이에 배치되며, 제1 컬러 변환층(CCL1)에서 변환된 제1색의 빛을 선택적으로 투과시키는 컬러 필터 물질을 포함할 수 있다. 일 예로, 제1 컬러 변환층(CCL1)이 적색 퀀텀 닷(QDr)을 포함할 경우, 제1 컬러 필터층(CF1)은, 적색의 빛을 선택적으로 투과시키는 적색 컬러 필터를 포함할 수 있다.
실시예에 따라, 제2 컬러 변환층(CCL2)은, 제2색 화소(PXL2)와 마주하도록 봉지 기판(ENC)의 일면 상에 배치되며, 제2색 화소(PXL2)의 발광 소자들(LD)에서 방출되는 색의 빛을 제2 색의 빛으로 변환하는 제2색 변환 입자들을 포함할 수 있다. 일 예로, 제2색 화소(PXL2)의 발광 소자들(LD)이 청색의 빛을 방출하는 청색 발광 소자들이고 제2색 화소(PXL2)가 녹색 화소인 경우, 제2 컬러 변환층(CCL2)은, 상기 발광 소자들(LD)에서 방출되는 청색의 빛을 녹색의 빛으로 변환하는 녹색 퀀텀 닷(QDg)을 포함할 수 있다. 일 예로, 제2 컬러 변환층(CCL2)은 투명한 수지 등과 같은 소정의 매트릭스 재료 내에 분산된 다수의 녹색 퀀텀 닷(QDg)을 포함할 수 있다. 녹색 퀀텀 닷(QDg)은, 청색 빛을 흡수하여 에너지 천이에 따라 파장을 쉬프트시켜 대략 500nm 내지 570nm 파장 대역의 녹색 빛을 방출할 수 있다. 한편, 제2색 화소(PXL2)가 다른 색의 화소인 경우, 제2 컬러 변환층(CCL2)은 상기 제2색 화소(PXL2)의 색에 대응하는 제2 퀀텀 닷을 포함할 수 있다.
제1 및 제2 퀀텀 닷(일 예로, 적색 및 녹색 퀀텀 닷(QDg, QDr)) 각각은 Ⅱ-Ⅳ족 화합물, IV-VI족 화합물, IV족 원소, IV족 화합물 및 이들의 조합에서 선택될 수 있다.
상기 Ⅱ-VI족 화합물은 CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnO, HgS, HgSe, HgTe, MgSe, MgS 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; CdSeS, CdSeTe, CdSTe, ZnSeS, ZnSeTe, ZnSTe, HgSeS, HgSeTe, HgSTe, CdZnS, CdZnSe, CdZnTe, CdHgS, CdHgSe, CdHgTe, HgZnS, HgZnSe, HgZnTe, MgZnSe, MgZnS 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물; 및 HgZnTeS, CdZnSeS, CdZnSeTe, CdZnSTe, CdHgSeS, CdHgSeTe, CdHgSTe, HgZnSeS, HgZnSeTe, HgZnSTe 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다.
상기 III-V족 화합물은 GaN, GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InN, InP, InAs, InSb 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; GaNP, GaNAs, GaNSb, GaPAs, GaPSb, AlNP, AlNAs, AlNSb, AlPAs, AlPSb, InNP, InNAs, InNSb, InPAs, InPSb, GaAlNP 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물; 및 GaAlNAs, GaAlNSb, GaAlPAs, GaAlPSb, GaInNP, GaInNAs, GaInNSb, GaInPAs, GaInPSb, InAlNP, InAlNAs, InAlNSb, InAlPAs, InAlPSb 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다.
상기 IV-VI족 화합물은 SnS, SnSe, SnTe, PbS, PbSe, PbTe 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; SnSeS, SnSeTe, SnSTe, PbSeS, PbSeTe, PbSTe, SnPbS, SnPbSe, SnPbTe 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물; 및 SnPbSSe, SnPbSeTe, SnPbSTe 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다. IV족 원소로는 Si, Ge 및 이들의 혼합물로 이루어진 군에서 선택될 수 있다. IV족 화합물로는 SiC, SiGe 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물일 수 있다.
이러한 제1 및 제2 퀀텀 닷은 대략 45nm 이하의 발광 파장 스펙트럼의 반치폭(full width of half maximum, FWHM)을 가질 수 있으며, 제1 및 제2 퀀텀 닷을 통해 발광되는 광은 전 방향으로 방출될 수 있다. 이에 따라, 표시 장치의 시야각이 향상될 수 있다.
한편, 제1 및 제2 퀀텀 닷은 구형, 피라미드형, 다중 가지형(multi-arm), 또는 입방체(cubic)의 나노 입자, 나노 튜브, 나노 와이어, 나노 섬유, 나노 판상 입자 등의 형태를 가질 수 있으나, 이에 한정되지는 않는다. 즉, 제1 및 제2 퀀텀 닷의 형태는 다양하게 변경될 수 있다.
본 발명의 일 실시예에서, 가시광선 영역 중 비교적 짧은 파장을 갖는 청색의 빛을 각각 적색 및 녹색 퀀텀 닷(QDr, QDg)에 입사시킴으로써, 상기 적색 및 녹색 퀀텀 닷(QDr, QDg)의 흡수 계수를 증가시킬 수 있다. 이에 따라, 최종적으로 제1색 화소들(PXL1) 및 제2색 화소들(PXL2)에서 방출되는 광의 효율을 증가시킴과 아울러, 우수한 색 재현성을 확보할 수 있다. 또한, 동일한 색상의 발광 소자들(LD)을 이용하여 제1색, 제2색 및 제3색 화소들(PXL1, PXL2, PXL3)의 광원 유닛(LSU)을 구성함으로써, 표시 장치의 제조 효율을 높일 수 있다.
제2 컬러 필터층(CF2)은, 제2 컬러 변환층(CCL2)과 봉지 기판(ENC)의 사이에 배치되며, 제2 컬러 변환층(CCL2)에서 변환된 제2색의 빛을 선택적으로 투과시키는 컬러 필터 물질을 포함할 수 있다. 일 예로, 제2 컬러 변환층(CCL2)이 녹색 퀀텀 닷(QDg)을 포함할 경우, 제2 컬러 필터층(CF2)은, 녹색의 빛을 선택적으로 투과시키는 녹색 컬러 필터를 포함할 수 있다.
실시예에 따라, 광 산란층(LSL)은, 제3색 화소(PXL3)와 마주하도록 봉지 기판(ENC)의 일면 상에 배치될 수 있다. 일 예로, 광 산란층(LSL)은, 제3색 화소(PXL3)와 제3 컬러 필터층(CF3)의 사이에 배치될 수 있다.
실시예에 따라, 제3색 화소(PXL3)의 발광 소자들(LD)이 청색의 빛을 방출하는 청색 발광 소자들이고 제3색 화소(PXL3)가 청색 화소인 경우, 광 산란층((LSL)은 상기 발광 소자들(LD3)로부터 방출되는 빛을 효율적으로 이용하기 위하여 선택적으로 구비될 수 있다. 이러한 광 산란층(LSL)은 적어도 한 종류의 광 산란 입자들(SCT)을 포함할 수 있다. 일 예로, 광 산란층(LSL)은 이산화타이타늄(TiO2)나 실리카(Silica) 등의 광 산란 입자들(SCT)을 포함할 수 있다. 예를 들어, 광 산란층(LSL)은 투명한 수지 등과 같은 소정의 매트릭스 재료 내에 분산된 다수의 광 산란 입자들(SCT)을 포함할 수 있다. 본 발명에서, 광 산란 입자들(SCT)의 구성 물질이 특별히 한정되지는 않으며, 광 산란층(LSL)은 현재 공지된 다양한 물질로 구성될 수 있다. 한편, 광 산란 입자들(SCT)이 제3색 화소(PXL3)의 화소 영역(PXA3)에만 배치되어야 하는 것은 아니다. 일 예로, 광 산란 입자들(SCT)은 제1 및/또는 제2 컬러 변환층(CCL1, CCL2)의 내부에도 선택적으로 포함될 수 있다.
실시예에 따라, 제3 컬러 필터층(CF3)은, 제3색 화소(PXL3)와 마주하도록 봉지 기판(ENC)의 일면 상에 배치되며, 제3색 화소(PXL3)의 발광 소자들(LD)에서 방출되는 색의 빛을 선택적으로 투과시키는 컬러 필터 물질을 포함할 수 있다. 일 예로, 상기 발광 소자들(LD)이 청색의 빛을 방출하는 청색 발광 소자들인 경우, 제3 컬러 필터층(CF3)은, 청색의 빛을 선택적으로 투과시키는 청색 컬러 필터를 포함할 수 있다.
한편, 실시예에 따라, 컬러 필터층들(CF)의 사이에는 블랙 매트릭스(BM)가 배치될 수 있다. 일 예로, 블랙 매트릭스(BM)는, 베이스 층(BSL) 상의 뱅크(BNK)와 마주하도록 봉지 기판(ENC) 상에 배치될 수 있다.
상술한 실시예에 의하면, 단일 색의 발광 소자들(LD)을 이용하여 각각의 화소(PXL) 및 이를 구비한 표시 장치를 용이하게 제조하면서도, 적어도 일부의 화소들(PXL) 상에 컬러 변환층(CCL)을 배치함으로써 풀-컬러의 화소 유닛(PXU) 및 이를 구비한 표시 장치를 제조할 수 있다.
도 29 및 도 30은 각각 본 발명의 일 실시예에 의한 화소(PXL)를 구비하는 표시 장치의 제조 방법을 나타내는 순서도이다. 이하에서는, 도 29 및 도 30을 앞서 설명한 실시예들과 결부하여 본 발명의 실시예에 의한 화소(PXL)를 구비하는 표시 장치의 제조 방법을 설명하기로 한다.
<ST100: 제1 및 제2 격벽 형성 단계>
먼저, 베이스 층(BSL) 상에 제1 격벽(PW1) 및 제2 격벽(PW2)을 형성한다. 일 예로, 상기 베이스 층(BSL) 상에 규정된 각 화소(PXL)의 발광 영역(EMA)에, 서로 이격되도록 제1 격벽(PW1) 및 제2 격벽(PW2)을 형성할 수 있다.
한편, 제1 격벽(PW1) 및 제2 격벽(PW2)은 선택적으로 형성될 수 있는 것으로서, 실시예에 따라서는 제1 격벽(PW1) 및/또는 제2 격벽(PW2)을 형성하는 단계가 생략될 수도 있다. 또한, 실시예에 따라서는, 제1 격벽(PW1) 및 제2 격벽(PW2)을 형성하기에 앞서, 베이스 층(BSL) 상에 화소 회로층(PCL)을 형성할 수도 있다. 이 경우, 제1 격벽(PW1) 및 제2 격벽(PW2)은, 화소 회로층(PCL)이 형성된 베이스 층(BSL)의 일면 상에 형성될 수 있다.
<ST200: 제1 및 제2 전극 형성 단계>
다음으로, 제1 격벽(PW1) 및 제2 격벽(PW2)이 선택적으로 형성된 베이스 층(BSL) 상에 제1 전극(ELT1) 및 제2 전극(ELT2)을 형성한다. 일 예로, 각각 제1 격벽(PW1) 및 제2 격벽(PW2) 상에, 서로 이격되도록 제1 전극(ELT1) 및 제2 전극(ELT2)을 형성할 수 있다. 실시예에 따라, 제1 전극(ELT1) 및 제2 전극(ELT2)을 형성하는 단계에서, 각각 제1 전극(ELT1) 및 제2 전극(ELT2)과 일체로 연결되는 제1 연결 전극(CNL1) 및 제2 연결 전극(CNL2)을 함께 형성할 수 있다.
<ST300: 제1 절연층 형성 단계>
다음으로, 제1 전극(ELT1) 및 제2 전극(ELT2)이 형성된 베이스 층(BSL) 상에 제1 절연층(INS1)을 형성한다. 일 예로, 적어도 제1 전극(ELT1) 및 제2 전극(ELT2)을 커버하도록 상기 베이스 층(BSL) 상에 제1 절연층(INS1)을 형성할 수 있다. 상기 제1 절연층(INS1)은, 추후 제1 전극(ELT1) 및 제2 전극(ELT2)의 일 영역을 노출하도록 부분적으로 제거될 수 있다. 한편, 제1 절연층(INS1)은 실시예에 따라 선택적으로 형성될 수 있는 것으로서, 실시예에 따라서는 제1 절연층(INS1)을 형성하는 단계가 생략될 수도 있다.
<ST400: 발광 소자 공급 및 정렬 단계>
다음으로, 제1 절연층(INS1)이 형성된 베이스 층(BSL) 상에 복수의 발광 소자들(LD)을 공급하고, 상기 발광 소자들(LD)을 제1 전극(ELT1)과 제2 전극(ELT2)의 사이에 정렬한다. 일 예로, 잉크젯 프린팅 방식 등을 통해, 각 화소(PXL)의 발광 영역(EMA)에 복수의 발광 소자들(LD)을 공급하고, 제1 및 제2 전극들(ELT1, ELT2)에 소정의 정렬 신호를 인가함으로써, 상기 발광 소자들(LD)을 정렬할 수 있다.
<ST500: 제2 절연층 형성 단계>
다음으로, 발광 소자들(LD)이 정렬된 베이스 층(BSL) 상에 제2 절연층(INS2)을 형성한다. 일 예로, 제1 및 제2 전극들(ELT1, ELT2)과 발광 소자들(LD)을 커버하도록 베이스 층(BSL) 상에 제2 절연층(INS2)을 형성한 이후, 제1 및 제2 전극들(ELT1, ELT2) 각각의 일 영역(일 예로, 제1 및 제2 컨택부들(CNT1, CNT2))과 발광 소자들(LD)의 제1 및 제2 단부들(EP1, EP2)을 노출하도록 제1 및 제2 절연층들(INS1, INS2)을 식각할 수 있다. 실시예에 따라, 제1 및 제2 절연층들(INS1, INS2)은 동시에 또는 순차적으로 식각될 수 있다. 한편, 제1 절연층(INS1)과 마찬가지로 제2 절연층(INS2)도 선택적으로 형성될 수 있는 것으로서, 실시예에 따라서는 제2 절연층(INS2)을 형성하는 단계가 생략될 수도 있다.
<ST600(ST700): 도전 패턴 형성 단계>
다음으로, 제1 및 제2 전극들(ELT1, ELT2)과 발광 소자들(LD) 등이 배치된 베이스 층(BSL) 상에 적어도 하나의 도전 패턴(CP)을 형성한다. 일 예로, 각 화소(PXL)의 발광 영역(EMA)에 배치된 발광 소자들(LD) 중 적어도 하나의 제1 발광 소자(LD)(일 예로, 복수의 제1 발광 소자들(LD))의 제1 및 제2 단부들(EP1, EP2) 중 적어도 하나의 단부 상에 제1 및/또는 제2 도전 패턴들(CP1, CP2)을 형성할 수 있다. 실시예에 따라, 각각의 제1 도전 패턴(CP1)은 어느 하나의 제1 발광 소자(LD1)의 제1 단부(EP1) 상에, 상기 제1 단부(EP1)와 전기적으로 연결되도록 형성될 수 있다. 유사하게, 각각의 제2 도전 패턴(CP2)은 어느 하나의 제1 발광 소자(LD1)의 제2 단부(EP2) 상에, 상기 제2 단부(EP2)와 전기적으로 연결되도록 형성될 수 있다.
<ST700(ST600): 제1 및 제2 컨택 전극 형성 단계>
다음으로, 제1 및 제2 전극들(ELT1, ELT2), 발광 소자들(LD), 및 도전 패턴들(CP) 등이 배치된 베이스 층(BSL) 상에, 각각 제1 및 제2 전극들(ELT1, ELT2)에 전기적으로 연결되는 제1 및 제2 컨택 전극들(CNE1, CNE2)을 형성한다. 상기 제1 및 제2 컨택 전극들(CNE1, CNE2)은 발광 소자들(LD)의 제1 및 제2 단부들(EP1, EP2)을 각각 제1 및 제2 전극들(ELT1, ELT2)에 전기적으로 연결한다. 실시예에 따라, 제1 및 제2 컨택 전극들(CNE1, CNE2)은 동시에 형성되거나, 또는 순차적으로 형성될 수 있다.
실시예에 따라, 제1 및/또는 제2 컨택 전극들(CNE1, CNE2)은 각각 적어도 하나의 제1 및/또는 제2 도전 패턴들(CP1, CP2)을 통해 적어도 하나의 제1 발광 소자(LD1)의 제1 및/또는 제2 단부들(EP1, EP2)에 전기적으로 연결될 수 있다. 일 예로, 제1 컨택 전극(CNE1)은, 적어도 하나의 제1 도전 패턴(CP1)을 통해 적어도 하나의 제1 발광 소자(LD1)의 제1 단부(EP1)에 전기적으로 연결되어, 상기 제1 단부(EP1)를 제1 전극(ELT1)에 전기적으로 연결할 수 있다. 한편, 제2 컨택 전극(CNE2)은, 상기 적어도 하나의 제1 발광 소자(LD1)의 제2 단부(EP2)와 제2 전극(ELT2)의 사이에 전기적으로 연결될 수 있다. 일 예로, 제2 컨택 전극(CNE2)은, 적어도 하나의 제2 도전 패턴(CP2)을 통하거나 또는 이를 통하지 않고, 상기 적어도 하나의 제1 발광 소자(LD1)의 제2 단부(EP2)와 제2 전극(ELT2)의 사이에 전기적으로 연결될 수 있다.
실시예에 따라, 도전 패턴(CP)을 형성하는 단계와 제1 및 제2 컨택 전극들(CNE1, CNE2)을 형성하는 단계는, 적어도 하나의 제1 발광 소자(LD1)를 포함한 복수의 발광 소자들(LD)의 제1 및 제2 단부들(EP1, EP2)을 각각 제1 및 제2 전극들(ELT1, ELT2)에 전기적으로 연결하는 단계를 구성할 수 있다. 또한, 도 29 및 도 30에 나타낸 바와 같이, 도전 패턴 형성 단계(ST600 또는 ST700)와, 제1 및 제2 컨택 전극 형성 단계(ST700 또는 ST600)는 순차적으로 실시될 수 있으며, 이들의 실시 순서는 변경될 수 있다. 예를 들어, 일 실시예에서는 도전 패턴(CP)을 형성한 이후 제1 및 제2 컨택 전극들(CNE1, CNE2)을 형성할 수 있고, 다른 실시예에서는 제1 및 제2 컨택 전극들(CNE1, CNE2)을 형성한 이후 도전 패턴(CP)을 형성할 수 있다.
<ST800: 제3 절연층 형성 단계>
다음으로, 제1 및 제2 전극들(ELT1, ELT2), 발광 소자들(LD), 도전 패턴들(CP), 및 제1 및 제2 컨택 전극들(CNE1, CNE2) 등이 형성된 베이스 층(BSL) 상에 제3 절연층(INS3)을 형성한다. 이에 의해, 발광 소자들(LD)이 배치된 표시 소자층(DPL)을 안정적으로 보호할 수 있다.
한편, 적어도 하나의 화소(PXL) 내에서 쇼트 결함 등으로 인한 화소 결함이 발생한 경우에는, 상기 화소 결함을 수리하는 단계가 더 진행될 수 있다. 일 예로, 적어도 하나의 제1 발광 소자(LD1)에서 쇼트 결함이 발생한 경우, 상기 제1 발광 소자(LD1)의 제1 단부(EP1) 및/또는 제2 단부(EP2)에 연결된 제1 도전 패턴(CP1) 및/또는 제2 도전 패턴(CP2)에 레이저를 조사하거나 전압을 인가하는 등에 의해, 상기 제1 도전 패턴(CP1) 및/또는 제2 도전 패턴(CP2)을 단선시킬 수 있다. 이에 따라, 상기 제1 발광 소자(LD1)에 의한 누설 전류 경로를 선별적으로 차단함으로써, 화소 결함을 효율적으로 수리할 수 있다.
본 발명의 기술 사상은 전술한 실시예에 따라 구체적으로 기술되었으나, 상기 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 지식을 가진 자라면 본 발명의 기술 사상의 범위 내에서 다양한 변형 예가 가능함을 이해할 수 있을 것이다.
본 발명의 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라, 특허 청구범위에 의해 정해져야만 할 것이다. 또한, 특허 청구범위의 의미 및 범위, 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
BNK: 뱅크 BSL: 베이스 층
CNE1: 제1 컨택 전극 CNE2: 제2 컨택 전극
CP1: 제1 도전 패턴 CP2: 제2 도전 패턴
DA: 표시 영역 DPL: 표시 소자층
ELT1: 제1 전극 ELT2: 제2 전극
EMA: 발광 영역 ENC: 봉지 기판
EP1: 제1 단부 EP2: 제2 단부
LCP1: 제1 광 변환층 LCP2: 제2 광 변환층
LCP3: 제3 광 변환층 LD1: 제1 발광 소자
LD2: 제2 발광 소자 LSU: 광원 유닛
PCL: 화소 회로층 PNL: 표시 패널
PP1: 제1 돌출부 PP2: 제2 돌출부
PW1: 제1 격벽 PW2: 제2 격벽
PXL: 화소 PXU: 화소 유닛

Claims (20)

  1. 제1 전극;
    상기 제1 전극으로부터 이격된 제2 전극;
    상기 제1 전극과 상기 제2 전극의 사이에 배열되며, 적어도 하나의 제1 발광 소자를 포함한 복수의 발광 소자들;
    상기 제1 전극 상에 배치되어, 상기 제1 전극 및 상기 복수의 발광 소자들 중 적어도 일부의 제1 단부들에 전기적으로 연결된 제1 컨택 전극;
    상기 제2 전극 상에 배치되어, 상기 제2 전극 및 상기 복수의 발광 소자들 중 적어도 일부의 제2 단부들에 전기적으로 연결된 제2 컨택 전극; 및
    상기 적어도 하나의 제1 발광 소자와 상기 제1 컨택 전극의 사이에 배치되어, 각각의 제1 발광 소자의 제1 단부를 상기 제1 컨택 전극에 전기적으로 연결하는 제1 도전 패턴을 포함하고,
    상기 제1 도전 패턴은 상기 제1 컨택 전극보다 녹는점이 낮은 도전 물질을 포함하는 화소.
  2. 제1항에 있어서,
    상기 제1 발광 소자의 제1 단부는, 상기 제1 컨택 전극으로부터 이격되며, 상기 제1 도전 패턴을 경유하여 상기 제1 컨택 전극에 전기적으로 연결됨을 특징으로 하는 화소.
  3. 제1항에 있어서,
    상기 제1 발광 소자의 제2 단부는, 상기 제2 컨택 전극과 중첩되어 상기 제2 컨택 전극에 직접적으로 연결되는 화소.
  4. 제1항에 있어서,
    상기 적어도 하나의 제1 발광 소자와 상기 제2 컨택 전극의 사이에 배치된 적어도 하나의 제2 도전 패턴을 더 포함하는 화소.
  5. 제4항에 있어서,
    상기 제1 발광 소자의 제2 단부는, 상기 제2 컨택 전극으로부터 이격되며, 상기 제2 도전 패턴을 경유하여 상기 제2 컨택 전극에 전기적으로 연결됨을 특징으로 하는 화소.
  6. 제1항에 있어서,
    상기 제1 도전 패턴은, 상기 제1 컨택 전극의 구성 물질과 상이한 도전 물질을 포함하는 화소.
  7. 제1항에 있어서,
    상기 제1 컨택 전극은, 상기 복수의 발광 소자들 중 적어도 하나의 제2 발광 소자의 제1 단부와 중첩되도록 상기 제2 발광 소자를 향해 돌출된 적어도 하나의 제1 돌출부를 포함하는 화소.
  8. 제7항에 있어서,
    상기 제2 발광 소자의 제2 단부는, 상기 제2 컨택 전극과 중첩되어 상기 제2 컨택 전극에 직접적으로 연결되는 화소.
  9. 제8항에 있어서,
    상기 제2 컨택 전극은, 상기 제2 발광 소자의 제2 단부와 중첩되도록 상기 제2 발광 소자를 향해 돌출된 적어도 하나의 제2 돌출부를 포함하는 화소.
  10. 제1항에 있어서,
    상기 복수의 발광 소자들은, 상기 제1 전극과 상기 제2 전극의 사이에서 상기 제1 전극이 연장되는 방향을 따라 연속적으로 배열된 복수의 제2 발광 소자들을 포함하며,
    상기 제1 컨택 전극은, 상기 복수의 제2 발광 소자들 사이의 거리보다 넓은 폭을 가지면서 상기 복수의 제2 발광 소자들의 제1 단부들과 중첩되는 적어도 하나의 제1 돌출부를 포함하는 화소.
  11. 제1항에 있어서,
    상기 제1 전극과 상기 제2 전극의 사이에 배열된 복수의 제1 발광 소자들 및 복수의 제2 발광 소자들;
    상기 복수의 제1 발광 소자들 각각과 상기 제1 컨택 전극의 사이에 배치되어, 상기 복수의 제1 발광 소자들 각각의 제1 단부들을 상기 제1 컨택 전극에 전기적으로 연결하는 복수의 제1 도전 패턴들; 및
    상기 복수의 제2 발광 소자들 각각의 제1 단부들과 중첩되도록 상기 제1 컨택 전극으로부터 상기 복수의 제2 발광 소자들 각각을 향해 돌출된 복수의 제1 돌출부들을 포함하며,
    상기 복수의 제1 도전 패턴들과 상기 복수의 제1 돌출부들은, 상기 제1 컨택 전극의 일 측면 상에 규칙적 또는 불규칙적으로 분산된 화소.
  12. 제1항에 있어서,
    상기 복수의 발광 소자들 각각의 제1 단부들 상에 서로 이격되어 배치된 복수의 제1 도전 패턴들을 포함하는 화소.
  13. 제1항에 있어서,
    상기 제1 도전 패턴은, 사각형상을 포함하여 어느 하나의 다각형상을 가지는 화소.
  14. 제1항에 있어서,
    상기 제1 도전 패턴은,
    제1 폭을 가지는 제1 영역; 및
    상기 제1 영역의 양측에 배치되며, 각각이 상기 제1 폭보다 큰 폭을 가지는 제2 영역 및 제3 영역을 포함하는 화소.
  15. 제1항에 있어서,
    상기 복수의 발광 소자들 중 복수의 제1 발광 소자들 각각의 제1 단부들 상에 서로 이격되도록 배치된 복수의 제1 도전 패턴들을 포함하며,
    상기 복수의 제1 도전 패턴들 중 적어도 하나는, 이에 대응하는 제1 발광 소자의 제1 단부와 상기 제1 컨택 전극의 사이에서 단선된 화소.
  16. 제1항에 있어서,
    상기 제1 전극과 상기 제2 전극은 상기 발광 소자들의 평균 길이 이상의 거리만큼 이격된 화소.
  17. 표시 영역; 및
    상기 표시 영역에 배치된 화소를 포함하며,
    상기 화소는,
    제1 전극;
    상기 제1 전극으로부터 이격된 제2 전극;
    상기 제1 전극과 상기 제2 전극의 사이에 배열되며, 적어도 하나의 제1 발광 소자를 포함한 복수의 발광 소자들;
    상기 제1 전극 상에 배치되어, 상기 제1 전극 및 상기 복수의 발광 소자들 중 적어도 일부의 제1 단부들에 전기적으로 연결된 제1 컨택 전극;
    상기 제2 전극 상에 배치되어, 상기 제2 전극 및 상기 복수의 발광 소자들 중 적어도 일부의 제2 단부들에 전기적으로 연결된 제2 컨택 전극; 및
    상기 적어도 하나의 제1 발광 소자와 상기 제1 컨택 전극의 사이에 배치되어, 각각의 제1 발광 소자의 제1 단부를 상기 제1 컨택 전극에 전기적으로 연결하는 제1 도전 패턴을 포함하고,
    상기 제1 도전 패턴은 상기 제1 컨택 전극보다 녹는점이 낮은 도전 물질을 포함하는 표시 장치.
  18. 제17항에 있어서,
    상기 제1 발광 소자의 제1 단부는, 상기 제1 컨택 전극으로부터 이격되며, 상기 제1 도전 패턴을 경유하여 상기 제1 컨택 전극에 전기적으로 연결됨을 특징으로 하는 표시 장치.
  19. 베이스 층 상에 서로 이격되도록 제1 전극 및 제2 전극을 형성하는 제1 단계;
    상기 베이스 층 상에 발광 소자들을 공급하고, 상기 발광 소자들을 상기 제1 전극과 상기 제2 전극의 사이에 정렬하는 제2 단계; 및
    상기 발광 소자들의 제1 및 제2 단부들을 각각 상기 제1 전극 및 상기 제2 전극에 전기적으로 연결하는 제3 단계를 포함하며,
    상기 제3 단계에서, 적어도 하나의 발광 소자의 제1 단부와 상기 제1 전극의 사이에, 상기 제1 단부에 전기적으로 연결되는 제1 도전 패턴과, 상기 제1 도전 패턴을 통해 상기 제1 단부에 전기적으로 연결되는 제1 컨택 전극을 형성하고,
    상기 제1 도전 패턴은 상기 제1 컨택 전극보다 녹는점이 낮은 도전 물질을 포함하는 표시 장치의 제조 방법.
  20. 제19항에 있어서,
    상기 제3 단계에서, 상기 적어도 하나의 발광 소자의 제2 단부와 상기 제2 전극의 사이에 전기적으로 연결되는 제2 컨택 전극을 더 형성함을 특징으로 하는 표시 장치의 제조 방법.
KR1020180143889A 2018-11-20 2018-11-20 화소, 이를 구비하는 표시 장치, 및 그의 제조 방법 KR102666845B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020180143889A KR102666845B1 (ko) 2018-11-20 2018-11-20 화소, 이를 구비하는 표시 장치, 및 그의 제조 방법
US17/294,634 US20210408108A1 (en) 2018-11-20 2019-03-14 Pixel, display device comprising same, and manufacturing method thereof
EP19887315.0A EP3882974A4 (en) 2018-11-20 2019-03-14 PIXEL, DISPLAY DEVICE THEREFOR AND DRIVE METHOD THEREFOR
CN201980076164.3A CN113056825A (zh) 2018-11-20 2019-03-14 像素、包括像素的显示装置及显示装置的制造方法
PCT/KR2019/002978 WO2020105809A1 (ko) 2018-11-20 2019-03-14 화소, 이를 구비하는 표시 장치, 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180143889A KR102666845B1 (ko) 2018-11-20 2018-11-20 화소, 이를 구비하는 표시 장치, 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20200059377A KR20200059377A (ko) 2020-05-29
KR102666845B1 true KR102666845B1 (ko) 2024-05-21

Family

ID=70774566

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180143889A KR102666845B1 (ko) 2018-11-20 2018-11-20 화소, 이를 구비하는 표시 장치, 및 그의 제조 방법

Country Status (5)

Country Link
US (1) US20210408108A1 (ko)
EP (1) EP3882974A4 (ko)
KR (1) KR102666845B1 (ko)
CN (1) CN113056825A (ko)
WO (1) WO2020105809A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102541260B1 (ko) 2018-12-13 2023-06-12 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20210086805A (ko) * 2019-12-30 2021-07-09 삼성디스플레이 주식회사 표시장치 및 이의 제조방법
KR20210090338A (ko) * 2020-01-09 2021-07-20 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR20210124564A (ko) * 2020-04-03 2021-10-15 삼성디스플레이 주식회사 표시 장치
KR20220019902A (ko) * 2020-08-10 2022-02-18 삼성디스플레이 주식회사 발광 소자 및 이를 이용한 표시 장치와 그의 제조 방법
KR20220025996A (ko) 2020-08-24 2022-03-04 삼성디스플레이 주식회사 화소, 표시 장치 및 그 구동 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180033853A1 (en) * 2016-07-26 2018-02-01 X-Celeprint Limited Devices with a single metal layer
KR102587215B1 (ko) 2016-12-21 2023-10-12 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4381428B2 (ja) * 2007-04-10 2009-12-09 シャープ株式会社 微細構造体の配列方法及び微細構造体を配列した基板、並びに集積回路装置及び表示素子
KR20110041401A (ko) * 2009-10-15 2011-04-21 샤프 가부시키가이샤 발광 장치 및 그 제조 방법
JP2013004792A (ja) * 2011-06-17 2013-01-07 Sharp Corp 発光装置および自発光ディスプレイ装置、並びに、上記発光装置を備えた照明装置およびバックライト
KR101582719B1 (ko) * 2012-05-31 2016-01-05 주식회사 엘지화학 유기 발광 소자 및 이의 제조방법
US9029880B2 (en) * 2012-12-10 2015-05-12 LuxVue Technology Corporation Active matrix display panel with ground tie lines
KR101713818B1 (ko) * 2014-11-18 2017-03-10 피에스아이 주식회사 초소형 led 소자를 포함하는 전극어셈블리 및 그 제조방법
US9991415B2 (en) * 2014-11-26 2018-06-05 Sharp Kabushiki Kaisha Display device and method of producing display device
CN106887488B (zh) * 2015-12-15 2019-06-11 群创光电股份有限公司 发光二极管及使用此发光二极管所制得的显示装置
KR101845907B1 (ko) * 2016-02-26 2018-04-06 피에스아이 주식회사 초소형 led 모듈을 포함하는 디스플레이 장치
US10153256B2 (en) * 2016-03-03 2018-12-11 X-Celeprint Limited Micro-transfer printable electronic component
US10223962B2 (en) * 2016-03-21 2019-03-05 X-Celeprint Limited Display with fused LEDs
KR102608419B1 (ko) * 2016-07-12 2023-12-01 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR20180071743A (ko) * 2016-12-20 2018-06-28 엘지디스플레이 주식회사 발광 다이오드 칩 및 이를 포함하는 발광 다이오드 디스플레이 장치
TWI649738B (zh) * 2017-11-17 2019-02-01 英屬開曼群島商錼創科技股份有限公司 顯示面板及其修復方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180033853A1 (en) * 2016-07-26 2018-02-01 X-Celeprint Limited Devices with a single metal layer
KR102587215B1 (ko) 2016-12-21 2023-10-12 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치

Also Published As

Publication number Publication date
EP3882974A1 (en) 2021-09-22
US20210408108A1 (en) 2021-12-30
KR20200059377A (ko) 2020-05-29
CN113056825A (zh) 2021-06-29
EP3882974A4 (en) 2022-10-19
WO2020105809A1 (ko) 2020-05-28

Similar Documents

Publication Publication Date Title
KR102652645B1 (ko) 발광 장치 및 이를 구비하는 표시 장치
KR102600928B1 (ko) 발광 표시 장치 및 그의 제조 방법
KR102666845B1 (ko) 화소, 이를 구비하는 표시 장치, 및 그의 제조 방법
EP3553821B1 (en) Display device
KR102667926B1 (ko) 표시 장치
EP3968384A1 (en) Display device and manufacturing method thereof
US11610938B2 (en) Display panel and display device including the same
KR102520554B1 (ko) 발광 장치 및 이를 구비한 표시 장치
CN112117294A (zh) 显示装置
KR20210113478A (ko) 표시 장치, 이의 제조 방법, 및 이를 포함하는 타일드 표시 장치
CN113707690A (zh) 显示设备及制造其的方法
KR102675589B1 (ko) 표시 장치
US11563077B2 (en) Display device
CN113540181A (zh) 显示装置和具有显示装置的拼接显示装置
CN112640114B (zh) 发光器件和包括该发光器件的显示装置
KR20220001025A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant