Nothing Special   »   [go: up one dir, main page]

KR102651596B1 - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR102651596B1
KR102651596B1 KR1020180075937A KR20180075937A KR102651596B1 KR 102651596 B1 KR102651596 B1 KR 102651596B1 KR 1020180075937 A KR1020180075937 A KR 1020180075937A KR 20180075937 A KR20180075937 A KR 20180075937A KR 102651596 B1 KR102651596 B1 KR 102651596B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
electrode layer
pixel
transistor
Prior art date
Application number
KR1020180075937A
Other languages
English (en)
Other versions
KR20200003333A (ko
Inventor
황영인
길엘리
김성호
김응택
양용호
왕성민
이진아
조주현
추성백
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180075937A priority Critical patent/KR102651596B1/ko
Priority to US16/361,135 priority patent/US10903250B2/en
Priority to CN201910572327.9A priority patent/CN110660355A/zh
Publication of KR20200003333A publication Critical patent/KR20200003333A/ko
Priority to US17/099,629 priority patent/US11855104B2/en
Priority to US18/388,594 priority patent/US20240079419A1/en
Priority to KR1020240030915A priority patent/KR20240034178A/ko
Application granted granted Critical
Publication of KR102651596B1 publication Critical patent/KR102651596B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명의 실시예들은 표시장치에 관한 것이다.
본 발명의 일 실시에에 따른 표시장치는, 제1 전극층; 소스 영역, 드레인 영역 및 채널 영역을 포함하고, 상기 소스 영역 또는 상기 드레인 영역의 적어도 일부가 상기 제1 전극층과 중첩하는 반도체층; 상기 채널 영역에 대응하게 배치된 제2 전극층; 상기 제2 전극층, 및 상기 소스 영역 또는 상기 드레인 영역의 적어도 일부와 중첩하는 제3 전극층; 및 상기 제1 전극층 및 상기 제3 전극층과 전기적으로 연결된 전원선;을 포함한다.

Description

표시장치{Display apparatus}
본 발명의 실시예들은 표시장치에 관한 것이다.
유기 발광 표시 장치, 액정 표시 장치 등과 같은 표시 장치는 박막 트랜지스터(Thin Film Transistor: TFT), 커패시터, 및 복수의 배선을 포함하는 어레이 기판을 포함한다. 어레이 기판은 TFT, 커패시터, 및 배선 등의 미세 패턴으로 이루어지고, 상기 TFT, 커패시터 및 배선 간의 복잡한 연결에 의해 표시 장치가 작동된다.
최근 콤팩트하고 해상도가 높은 표시장치에 대한 요구가 증가함에 따라, 표시장치에 포함된 TFT, 커패시터 및 배선들 간의 효율적인 공간 배치, 연결 구조, 구동 방식 및 구현되는 화상의 품질 개선에 대한 요구가 높아지고 있다.
본 발명의 실시예들은 색끌림 현상을 방지할 수 있는 표시장치를 제공한다.
본 발명의 일 실시에에 따른 표시장치는, 제1 전극층; 소스 영역, 드레인 영역 및 채널 영역을 포함하고, 상기 소스 영역 또는 상기 드레인 영역의 적어도 일부가 상기 제1 전극층과 중첩하는 반도체층; 상기 채널 영역에 대응하게 배치된 제2 전극층; 상기 제2 전극층, 및 상기 소스 영역 또는 상기 드레인 영역의 적어도 일부와 중첩하는 제3 전극층; 및 상기 제1 전극층 및 상기 제3 전극층과 전기적으로 연결된 전원선;을 포함한다.
상기 제1 전극층은 상기 채널 영역과 중첩할 수 있다.
상기 제1 전극층은 상기 반도체층의 하부층에 배치되고, 상기 제3 전극층은 상기 반도체층의 상부층에 배치될 수 있다.
상기 전원선은 일정한 정 전압을 인가받을 수 있다.
상기 반도체층의 채널 영역은 굴곡진 형태를 가질 수 있다.
상기 표시장치는, 상기 제1 전극층과 상기 반도체층 사이의 제1 절연층; 상기 반도체층과 상기 제2 전극층 사이의 제2 절연층; 상기 제2 전극층과 상기 제3 전극층 사이의 제3 절연층; 및 상기 제3 전극층과 상기 전원선 사이의 제4 절연층;을 포함할 수 있다.
본 발명의 일 실시에에 따른 표시장치는, 기판의 제1 화소 영역에 배치되고, 제1 반도체층 및 제1 게이트 전극을 포함하고, 상기 제1 반도체층이 제1 소스 영역, 제1 드레인 영역, 및 제1 채널 영역을 포함하는, 제1 구동 트랜지스터; 상기 기판의 상기 제1 화소 영역에 인접한 제2 화소 영역에 배치되고, 제2 반도체층 및 제2 게이트 전극을 포함하고, 상기 제2 반도체층이 제2 소스 영역, 제2 드레인 영역 및 제2 채널 영역을 포함하는, 제2 구동 트랜지스터; 상기 제1 소스 영역 또는 상기 제1 드레인 영역의 적어도 일부와 마주하는 제1 전극층; 상기 제1 게이트 전극, 및 상기 제1 소스 영역 또는 상기 제1 드레인 영역의 적어도 일부와 마주하는 제2 전극층; 상기 제2 소스 영역 또는 상기 제2 드레인 영역의 적어도 일부와 마주하는 제3 전극층; 상기 제2 게이트 전극, 및 상기 제2 소스 영역 또는 상기 제2 드레인 영역의 적어도 일부와 마주하는 제4 전극층; 및 상기 제1 전극층 내지 상기 제4 전극층과 전기적으로 연결된 전원선;을 포함한다.
상기 제3 전극층과 상기 제2 소스 영역 또는 상기 제2 드레인 영역의 대향 면적이 상기 제1 전극층과 상기 제1 소스 영역 또는 상기 제1 드레인 영역의 대향 면적보다 클 수 있다.
상기 제3 전극층과 마주하는 상기 제2 소스 영역 또는 상기 제2 드레인 영역의 면적이 상기 제1 전극층과 마주하는 상기 제1 소스 영역 또는 상기 제1 드레인 영역의 면적보다 클 수 있다.
상기 제4 전극층과 상기 제2 소스 영역 또는 상기 제2 드레인 영역의 대향 면적이 상기 제2 전극층과 상기 제1 소스 영역 또는 상기 제1 드레인 영역의 대향 면적보다 클 수 있다.
상기 제4 전극층과 마주하는 상기 제2 소스 영역 또는 상기 제2 드레인 영역의 면적이 상기 제2 전극층과 마주하는 상기 제1 소스 영역 또는 상기 제1 드레인 영역의 면적보다 클 수 있다.
상기 제4 전극층의 면적이 상기 제2 전극층의 면적보다 클 수 있다.
상기 표시장치는, 상기 기판의 상기 제2 화소 영역에 인접한 제3 화소 영역에 배치되고, 제3 반도체층 및 제3 게이트 전극을 포함하고, 상기 제3 반도체층이 제3 소스 영역, 제3 드레인 영역, 및 제3 채널 영역을 포함하는, 제3 구동 트랜지스터; 상기 제3 소스 영역 또는 상기 제3 드레인 영역의 적어도 일부와 마주하는 제5 전극층; 및 상기 제3 게이트 전극, 및 상기 제3 소스 영역 또는 상기 제3 드레인 영역의 적어도 일부와 마주하는 제6 전극층;을 더 포함하고, 상기 제5 전극층 및 상기 제6 전극층이 상기 전원선과 전기적으로 연결될 수 있다.
상기 제5 전극층과 상기 제3 소스 영역 또는 상기 제3 드레인 영역의 대향 면적이 상기 제1 전극층과 상기 제1 소스 영역 또는 상기 제1 드레인 영역의 대향 면적과 동일할 수 있다.
상기 제5 전극층과 상기 제3 소스 영역 또는 상기 제3 드레인 영역의 대향 면적이 상기 제3 전극층과 상기 제2 소스 영역 또는 상기 제2 드레인 영역의 대향 면적과 동일할 수 있다.
본 발명의 일 실시에에 따른 표시장치는, 상기 기판의 제1 화소 영역에 배치되고, 제1 소스 영역과 제1 드레인 영역을 포함하는 제1 반도체층 및 제1 게이트 전극을 포함하는 제1 구동 트랜지스터와, 제1 하부전극 및 제1 상부전극을 포함하는 제1 커패시터와, 제2 하부전극 및 제2 상부전극을 포함하는 제2 커패시터를 포함하는 제1 화소회로; 및 상기 제1 상부전극 및 상기 제2 하부전극과 전기적으로 연결된 전원선;을 포함하고, 상기 제1 하부전극 및 상기 제2 상부전극이 상기 제1 소스 영역 또는 상기 제1 드레인 영역의 일부이고, 상기 제1 상부전극이 상기 제1 반도체층의 상부층에 배치되고, 상기 제2 하부전극이 상기 제1 반도체층의 하부층에 배치된다.
상기 제2 하부전극은 상기 제1 반도체층의 채널 영역과 중첩할 수 있다.
상기 제1 화소회로는, 제3 하부전극 및 제3 상부전극을 포함하는 제3 커패시터;를 더 포함하고, 상기 제3 상부전극은 상기 전원선과 전기적으로 연결되고, 상기 제3 하부전극이 상기 제1 게이트 전극의 일부일 수 있다.
상기 표시장치는, 상기 기판의 상기 제1 화소 영역에 인접한 제2 화소 영역에 배치되고, 제2 소스 영역과 제2 드레인 영역을 포함하는 제2 반도체층 및 제2 게이트 전극을 포함하는 제2 구동 트랜지스터와, 제4 하부전극 및 제4 상부전극을 포함하는 제4 커패시터와, 제5 하부전극 및 제5 상부전극을 포함하는 제5 커패시터를 포함하는 제2 화소회로;를 더 포함하고, 상기 제4 상부전극 및 상기 제5 하부전극이 상기 전원선과 전기적으로 연결되고, 상기 제4 하부전극 및 상기 제5 상부전극이 상기 제2 소스 영역 또는 상기 제2 드레인 영역의 일부이고, 상기 제4 상부전극이 상기 제2 반도체층의 상부층에 배치되고, 상기 제5 하부전극이 상기 제2 반도체층의 하부층에 배치될 수 있다.
상기 제4 하부전극의 면적이 상기 제1 하부전극의 면적보다 클 수 있다.
본 발명의 실시예에 따른 표시장치는 색끌림 현상을 방지하여 고품질의 화상을 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시장치를 개략적으로 나타낸 면도이다.
도 2는 본 발명의 일 실시예에 따른 도 1의 표시장치의 하나의 화소의 등가 회로도이다.
도 3은 본 발명의 일 실시예에 따른 도 2의 화소의 구동을 나타내는 타이밍도이다.
도 4는 비교예에 따른 도 2의 화소의 구동을 나타내는 타이밍도이다.
도 5는 박막 트랜지스터의 히스테리시스 특성을 보여주는 도면이다.
도 6은 박막 트랜지스터의 히스테리시스 특성으로 인한 표시장치의 휘도 문제를 나타내는 도면이다.
도 7은 본 발명의 일 실시예에 따른 도 2에 도시된 화소의 화소회로를 나타낸 평면도이다.
도 8은 도 7의 제1 트랜지스터(T1) 및 저장 커패시터(Cst)와 보상 커패시터(Cse1, Cse2)의 확대 평면도이다.
도 9는 도 8의 A-A'를 따라 절단한 단면도이다.
도 10은 본 발명의 일 실시예에 따른 서로 다른 색 화소의 화소회로를 나타낸 평면도이다.
도 11은 도 10의 제1 트랜지스터(T1) 및 저장 커패시터(Cst)와 보상 커패시터(Cse)의 확대 평면도이다.
도 12는 도 10의 B-B' 및 C-C'를 따라 절단한 단면도이다.
도 13은 본 발명의 다른 실시예에 따른 제1 트랜지스터(T1) 및 저장 커패시터(Cst)와 보상 커패시터(Cse)의 확대 평면도이다.
도 14는 도 13의 D-D' 및 E-E'를 따라 절단한 단면도이다.
도 15는 본 발명의 다른 실시예에 따른 도 2에 도시된 화소의 화소회로를 나타낸 평면도이다.
도 16은 도 15의 제1 트랜지스터(T1) 및 저장 커패시터(Cst)와 보상 커패시터(Cse1, Cse2)의 확대 평면도이다.
도 17은 도 16의 F-F'를 따라 절단한 단면도이다.
도 18은 본 발명의 다른 실시예에 따른 서로 다른 색 화소의 화소회로를 나타낸 평면도이다.
도 19는 도 18의 제1 트랜지스터(T1) 및 저장 커패시터(Cst)와 보상 커패시터(Cse)의 확대 평면도이다.
도 20은 도 18의 G-G' 및 H-H'를 따라 절단한 단면도이다.
도 21은 본 발명의 다른 실시예에 따른 제1 트랜지스터(T1) 및 저장 커패시터(Cst)와 보상 커패시터(Cse)의 확대 평면도이다.
도 22는 도 21의 I-I' 및 J-J'를 따라 절단한 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시장치를 개략적으로 나타낸 면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 표시장치(1)는 기판(10)을 구비한다. 기판(10)은 표시영역(DA)과 표시영역(DA) 외측의 주변영역(PA)을 포함한다.
기판(10)의 표시영역(DA)에는 복수의 화소(PX)들이 배치될 수 있다. 기판(10)의 주변영역(PA)에는 표시영역(DA)에 인가할 전기적 신호를 전달하는 다양한 배선들이 위치할 수 있다.
화소(PX)는 제1 색을 발광하는 제1 화소, 제2 색을 발광하는 제2 화소 및 제3 색을 발광하는 제3 화소를 포함할 수 있다. 제1 화소는 적색 화소이고, 제2 화소는 녹색 화소이고, 제3 화소는 청색 화소일 수 있다. 본 발명의 실시예는 이에 한정되지 않고, 서로 다른 색을 발광하는 하나 이상의 화소들을 포함할 수 있다.
도 2는 본 발명의 일 실시예에 따른 도 1의 표시장치의 하나의 화소의 등가 회로도이다.
화소(PX)는 빛을 발광하는 발광소자 및 복수의 배선들로부터 신호를 전달받아 발광소자를 구동하는 화소회로를 포함한다. 이하에서는 유기발광소자(organic light-emitting device, OLED)를 발광소자로 갖는 화소(PX)를 예로서 설명한다.
상기 배선들은 제1 주사신호(GI)를 전달하는 제1 주사선(GIL), 제2 주사신호(GW)를 전달하는 제2 주사선(GWL), 제3 주사신호(GB)를 전달하는 제3 주사선(GBL), 데이터 신호(DATA)를 전달하는 데이터선(DL), 및 제1 전원전압(ELVDD)을 전달하는 전원선(PL)을 포함할 수 있다. 한편, 본 발명은 이에 한정되지 않고, 도 2에 도시된 바와 같이 초기화 전압(Vint)을 전달하는 초기화선(VL), 및 발광 제어 신호(EM)를 전달하는 발광 제어선(EML)을 더 포함할 수 있다.
화소(PX)의 화소회로는 다수의 트랜지스터(T1 내지 T7) 및 커패시터(Cst 및 Cse)를 포함할 수 있다. 도 2의 제1 전극들(E11~E71) 및 제2 전극들(E12~E72)은 트랜지스터의 종류(p-type or n-type) 및/또는 동작 조건에 따라 소스전극(소스영역) 또는 드레인전극(드레인영역)일 수 있다.
제1 트랜지스터(T1)는 저장 커패시터(Cst)의 제1 전극(Cst1)에 연결된 게이트 전극(G1), 제5 트랜지스터(T5)를 경유하여 전원선(PL)과 연결된 제1 전극(E11), 제6 트랜지스터(T6)를 경유하여 유기발광소자(OLED)의 화소전극과 전기적으로 연결된 제2 전극(E12)을 포함한다. 제1 트랜지스터(T1)는 구동 트랜지스터로서 역할을 하며, 제2 트랜지스터(T2)의 스위칭 동작에 따라 데이터신호(DATA)를 전달받아 유기발광소자(OLED)에 전류를 공급한다.
제2 트랜지스터(T2)는 제2 주사선(GWL)에 연결된 게이트 전극(G2), 데이터선(DL)에 연결된 제1 전극(E21), 제1 트랜지스터(T1)의 제1 전극(E11)에 연결된 제2 전극(E22)을 포함한다. 제2 트랜지스터(T2)는 제2 주사선(GWL)을 통해 전달받은 제2 주사신호(GW)에 따라 턴온되어 데이터선(DL)으로 전달된 데이터신호(DATA)를 제1 트랜지스터(T1)의 제1 전극(E11)으로 전달하는 스위칭 동작을 수행한다.
제3 트랜지스터(T3)는 제2 주사선(GWL)에 연결된 게이트 전극(G3), 제1 트랜지스터(T1)의 제2 전극(E12)에 연결된 제1 전극(E31), 저장 커패시터(Cst)의 제1 전극(Cst1), 제4 트랜지스터(T4)의 제2 전극(E42) 및 제1 트랜지스터(T1)의 게이트 전극(G1)에 연결된 제2 전극(E32)을 포함한다. 제3 트랜지스터(T3)는 제2 주사선(GWL)을 통해 전달받은 제2 주사신호(GW)에 따라 턴온되어 제1 트랜지스터(T1)를 다이오드 연결시킨다.
제4 트랜지스터(T4)는 제1 주사선(GIL)에 연결된 게이트 전극(G4), 초기화선(VL)에 연결된 제1 전극(E41), 저장 커패시터(Cst)의 제1 전극(Cst1), 제3 트랜지스터(T3)의 제2 전극(E32) 및 제1 트랜지스터(T1)의 게이트 전극(G1)에 연결된 제2 전극(E42)을 포함한다. 제4 트랜지스터(T4)는 제1 주사선(GIL)을 통해 전달받은 제1 주사신호(GI)에 따라 턴온되어 초기화 전압(Vint)을 제1 트랜지스터(T1)의 게이트 전극(G1)에 전달하여 제1 트랜지스터(T1)의 게이트 전압을 초기화시키는 초기화 동작을 수행한다.
제5 트랜지스터(T5)는 발광 제어선(EML)에 연결된 게이트 전극(G5), 전원선(PL)에 연결된 제1 전극(E51), 제1 트랜지스터(T1)의 제1 전극(E11) 및 제2 트랜지스터(T2)의 제2 전극(E22)과 연결된 제2 전극(E52)을 포함한다.
제6 트랜지스터(T6)는 발광 제어선(EML)에 연결된 게이트 전극(G6), 제1 트랜지스터(T1)의 제2 전극(E12) 및 제3 트랜지스터(T3)의 제1 전극(E31)에 연결된 제1 전극(E61), 유기발광소자(OLED)의 화소전극에 연결된 제2 전극(E62)을 포함한다.
제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 발광 제어선(EML)을 통해 전달받은 발광 제어신호(EM)에 따라 동시에 턴온되어 유기발광소자(OLED)에 전류가 흐르게 된다.
제7 트랜지스터(T7)는 제3 주사선(GBL)과 연결된 게이트 전극(G7), 제6 트랜지스터(T6)의 제2 전극(E62) 및 유기발광소자(OLED)의 화소전극에 연결된 제1 전극(E71), 초기화선(VL)에 연결된 제2 전극(E72)을 포함한다. 제7 트랜지스터(T7)는 제3 주사선(GBL)을 통해 전달받은 제3 주사신호(GB)에 따라 턴온되어 초기화 전압(Vint)을 유기발광소자(OLED)의 화소전극에 전달하여 유기발광소자(OLED)의 화소전극의 전압을 초기화시키는 초기화 동작을 수행한다.
제7 트랜지스터(T7)의 게이트 전극(G7)에 연결된 제3 주사선(GBL)은 다음 행 또는 이전 행의 제1 주사선(GIL) 또는 제2 주사선(GWL)일 수 있고, 제3 주사신호(GB)는 다음 행 또는 이전 행의 제1 주사신호(GI) 또는 제2 주사신호(GW)일 수 있다. 제7 트랜지스터(T7)는 생략될 수 있다.
저장 커패시터(Cst)는 제1 트랜지스터(T1)의 게이트 전극(G1)에 연결된 제1 전극(Cst1) 및 전원선(PL)에 연결된 제2 전극(Cst2)을 포함한다. 저장 커패시터(Cst)의 제1 전극(Cst1)은 제3 트랜지스터(T3)의 제2 전극(E32) 및 제4 트랜지스터(T4)의 제2 전극(E42)과도 연결된다.
제1 보상 커패시터(Cse1)는 제1 트랜지스터(T1)의 제1 전극(E11)에 연결된 제1 전극(Cse11) 및 전원선(PL)에 연결된 제2 전극(Cse12)을 포함한다. 제1 보상 커패시터(Cse1)의 제1 전극(Cse11)은 제2 트랜지스터(T2)의 제2 전극(E22) 및 제5 트랜지스터(T5)의 제2 전극(E52)과도 연결된다.
제2 보상 커패시터(Cse2)는 제1 보상 커패시터(Cse1)와 병렬 연결된다. 제2 보상 커패시터(Cse2)는 제1 트랜지스터(T1)의 제1 전극(E11)에 연결된 제1 전극(Cse21) 및 전원선(PL)에 연결된 제2 전극(Cse22)을 포함한다. 제2 보상 커패시터(Cse2)의 제1 전극(Cse21)은 제2 트랜지스터(T2)의 제2 전극(E22) 및 제5 트랜지스터(T5)의 제2 전극(E52)과도 연결된다.
유기발광소자(OLED)는 화소전극 및 화소전극에 대향하는 공통전극을 포함하고, 공통전극은 제2 전원전압(ELVSS)을 인가받을 수 있다.
유기발광소자(OLED)의 화소전극과 공통전극 사이에는 중간층을 포함한다. 중간층은 광을 방출하는 유기 발광층을 구비하며, 그 외에 정공 주입층(HIL: hole injection layer), 정공 수송층(HTL: hole transport layer), 전자 수송층(ETL: electron transport layer) 및 전자 주입층(EIL: electron injection layer) 중 적어도 하나가 더 배치될 수 있다. 그러나, 본 실시예는 이에 한정되지 아니하고, 화소전극과 공통전극의 사이에는 다양한 기능층이 더 배치될 수 있다.
유기 발광층은 적색광, 녹색광 또는 청색광을 방출할 수 있다. 그러나, 본 발명은 이에 한정되지 않으며, 유기 발광층은 백색광을 방출할 수도 있다. 이 경우, 유기 발광층은 적색광을 방출하는 발광 물질, 녹색광을 방출하는 발광 물질 및 청색광을 방출하는 발광 물질이 적층된 구조를 포함하거나, 적색광을 방출하는 발광 물질, 녹색광을 방출하는 발광 물질 및 청색광을 방출하는 발광 물질이 혼합된 구조를 포함할 수 있다.
유기발광소자(OLED)는 제1 트랜지스터(T1)로부터 구동전류(IOLED)를 전달받아 소정의 색으로 발광함으로써 화상을 표시할 수 있다.
도 3은 본 발명의 일 실시예에 따른 도 2의 화소의 구동을 나타내는 타이밍도이다.
도 3을 참조하면, 본 발명의 화소(PX)는 한 프레임 동안 히스테리시스 보상(t1 내지 t4), 초기화(t5), 문턱전압 보상 및 데이터기입(t6) 및 발광(t8) 동작을 수행한다. 발광(t8) 전에 발광소자의 초기화(t7)가 더 수행될 수 있다.
히스테리시스 보상 기간(t1 내지 t4) 동안, 화소(PX)는 초기화 및 문턱전압 보상이 반복 수행된다.
제1 기간(t1) 및 제3 기간(t3)에 제1 주사선(GIL)으로 제1 주사신호(GI)가 공급되고, 이에 따라 턴온된 제4 트랜지스터(T4)를 통해 제1 트랜지스터(T1)의 게이트 전극(G1)으로 초기화 전압(Vint)이 공급된다.
그리고 제2 기간(t2)과 제4 기간(t4)에 제2 주사선(GWL)으로 제2 주사신호(GW)가 공급되고, 이에 따라 턴온된 제3 트랜지스터(T3)에 의해 제1 트랜지스터(T1)가 다이오드 연결되며 제1 트랜지스터(T1)의 문턱전압을 보상한다.
제1 기간 내지 제4 기간(t1 내지 t4) 동안, 데이터신호가 화소(PX)에 인가되기 전에 제1 트랜지스터(T1)의 게이트 전극(G1)에 온 바이어스 전압이 인가되어, 제1 트랜지스터(T1)의 히스테리시스 보상이 수행된다.
다음으로, 제5 기간(t5)에 제1 주사선(GIL)으로 제1 주사신호(GI)가 공급되고, 이에 따라 턴온된 제4 트랜지스터(T4)를 통해 제1 트랜지스터(T1)의 게이트 전극(G1)으로 초기화 전압(Vint)이 공급된다. 이때 제1 보상 커패시터(Cse)는 제1 트랜지스터(T1)의 제1 전극(E11)의 전압 강하를 방지한다.
이어서, 제6 기간(t6)에 제2 주사선(GWL)으로 제2 주사신호(GW)가 공급되고, 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)가 턴온된다. 제3 트랜지스터(T3)가 턴온되면 제1 트랜지스터(T1)가 다이오드 연결된다. 제1 트랜지스터(T1)가 다이오드 연결되면 제1 트랜지스터(T1)의 게이트 전극(G1)에 데이터신호(DATA) 및 제1 트랜지스터(T1)의 문턱전압에 대응하는 보상 전압이 인가된다. 이때 저장 커패시터(Cst)에는 제1 전원전압(ELVDD)과 보상 전압의 차에 대응하는 전하가 저장된다.
제7 기간(t7)에 제3 주사선(GBL)으로 제3 주사신호(GB)가 공급되고, 제7 트랜지스터(T7)가 턴온된다. 제7 트랜지스터(T7)를 통해 유기발광소자(OLED)의 화소전극으로 초기화 전압(Vint)이 공급된다.
제8 기간(t8)에 발광 제어선(EML)으로부터 공급되는 발광 제어신호(EM)에 의해 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴온된다. 이에 따라 제1 트랜지스터(T1)에 제1 트랜지스터(T1)의 게이트 전극(G1)의 전압과 제1 전원전압(ELVDD) 간의 전압차에 따르는 구동 전류(IOLED)가 발생하고, 제6 트랜지스터(T6)를 통해 구동 전류(IOLED)가 유기발광소자(OLED)에 공급된다.
도 3의 실시예에서 제7 기간(t7)에 제3 주사선(GBL)으로 제3 주사신호(GB)가 공급되고 있으나, 본 발명은 이에 한정되지 않고, 제7 기간(t7)은 제2 기간(t2), 제4 기간(t4), 및 제6 기간(t6) 중 적어도 하나와 중첩하고, 제3 주사선(GBL)으로 제2 주사신호(GW)가 공급될 수 있다.
도 4는 비교예에 따른 도 2의 화소의 구동을 나타내는 타이밍도이다. 도 5는 박막 트랜지스터의 히스테리시스 특성을 보여주는 도면이고, 도 6은 박막 트랜지스터의 히스테리시스 특성으로 인한 표시장치의 휘도 문제를 나타내는 도면이다.
표시장치가 화상을 표시할 때 소정 색의 색끌림(잔상) 현상이 발생하는데, 이는 상이한 색을 발광하는 화소(이하, '색 화소'라 함)들의 발광 시점의 차이와, 박막 트랜지스터의 히스테리시스 특성에 기인한다.
도 4의 비교예에 따른 화소 구동은 도 3의 본 발명의 실시예에 따른 화소 구동의 히스테리시스 보상 구간(t1 내지 t4) 없이, 제1 트래지스터의 초기화(t5'), 문턱전압 보상 및 데이터기입(t6'), 발광소자의 초기화(t7') 및 발광(t8') 동작을 수행한다.
도 5 및 도 6을 참조하면, 제2 주사선(GWL)으로 제2 주사신호(GW)가 공급될 때, 데이터 신호가 인가되면서 제1 트랜지스터(T1)의 문턱전압을 보상하게 되는데, 박막 트랜지스터의 히스테리시스 특성에 의해 이전 발광 상태가 온 상태(on state)인지 오프 상태(off state)인지에 따라 문턱전압이 달라진다.
이에 따라, 화소가 블랙을 표시하다가 화이트 표시로 바뀌는 경우, 제1 트랜지스터(T1)가 오프 상태에서 데이터신호를 인가받는 첫번째 프레임의 화이트 휘도와 제1 트랜지스터(T1)가 온 상태에서 데이터신호를 인가받는 두번째 프레임의 화이트 휘도 사이에 휘도 차이가 발생한다.
본 발명의 실시예는 박막 트랜지스터의 히스테리시스 특성에 기인한 문제점을 해소하기 위해 문턱전압 보상 전에 임의의 온 바이어스 전압을 소정 횟수 제1 트랜지스터(T1)에 인가하여 제1 트랜지스터(T1)의 문턱전압을 동일한 방향으로 쉬프트시켜 히스테리시스를 보상한다. 바이어스 전압(Vgs)은 제1 트랜지스터(T1)의 게이트 전극(G1)의 전압(Vgate)과 제1 전극(E11)의 전압(Vsource)의 차이(Vsource- Vgate=Vgs)를 의미한다. 온 바이어스 전압은 문턱전압(Vth)보다 큰 바이어스 전압이다.
한편, 도 3의 타이밍도에서, 제5 기간(t5)에 제1 트랜지스터(T1)의 게이트 전극(G1)으로 초기화 전압(Vint)이 인가되면, 제1 트랜지스터(T1)의 게이트 전극(G1)의 전압은 초기화 전압 인가 전의 전압과 초기화 전압의 차이가 된다. 제1 트랜지스터(T1)의 게이트 전극(G1)의 전압은 제1 트랜지스터(T1)의 기생 커패시터에 의해 전압 강하되고, 제1 트랜지스터(T1)의 제1 전극(E11)의 전압도 전압 강하된다. 이 경우 제1 트랜지스터(T1)의 바이어스 전압이 감소한다. 이에 따라 제1 트랜지스터(T1)의 출력 전류가 감소할 수 있다.
따라서, 본 발명의 실시예는 화소(PX)의 전원선(PL)과 제1 트랜지스터(T1)의 제1 전극(E11) 사이에 전압 안정화를 위한 제1 보상 커패시터(Cse1) 및 제2 보상 커패시터(Cse2)를 추가한다. 제1 보상 커패시터(Cse1) 및 제2 보상 커패시터(Cse2)는 제1 트랜지스터(T1)의 제1 전극(E11)에서의 전압 변동을 줄임으로써 온 바이어스 전압을 확보할 수 있도록 한다. 온 바이어스 전압이 높을수록 화소의 발광량이 증가하여 블랙 표시 후 화이트를 표시하는 첫번째 프레임의 휘도와 두번째 프레임의 휘도 편차를 줄일 수 있다.
본 발명의 실시예는 제1 보상 커패시터(Cse1) 및 제2 보상 커패시터(Cse2)의 병렬연결을 개시하나, 이에 한정되지 않고, 제1 보상 커패시터(Cse1) 및 제2 보상 커패시터(Cse2) 중 하나의 보상 커패시터만을 구비하는 실시예를 포함할 수 있다. 제1 보상 커패시터(Cse1) 및 제2 보상 커패시터(Cse2)를 병렬연결하는 실시예는 제1 보상 커패시터(Cse1) 또는 제2 보상 커패시터(Cse2)와 같이 하나의 보상 커패시터를 구비하는 실시예보다 보상 커패시터 용량을 증가시켜 잔상 개선 효과를 더 높일 수 있다.
도 7은 본 발명의 일 실시예에 따른 도 2에 도시된 화소의 화소회로를 나타낸 평면도이다. 도 8은 도 7의 제1 트랜지스터(T1) 및 저장 커패시터(Cst)와 보상 커패시터(Cse1, Cse2)의 확대 평면도이다. 도 9는 도 8의 A-A'를 따라 절단한 단면도이다.
화소(PX)는 제1 방향으로 연장되는 복수의 배선들 및 제1 방향과 교차하는 제2 방향으로 연장되는 복수의 배선들이 교차하는 지점에 배치된다. 제1 주사선(GIL), 제2 주사선(GWL), 제3 주사선(GBL), 초기화선(VL) 및 발광 제어선(EML)은 제2 방향으로 연장된다. 데이터선(DL) 및 전원선(PL)은 제1 방향으로 연장된다.
화소회로의 제1 내지 제7 트랜지스터(T1 내지 T7)는 각각 소스 영역, 드레인 영역, 소스 영역과 드레인 영역 사이의 채널 영역을 포함하는 반도체층 및 채널 영역에 대응하는 위치에 반도체층과 절연 배치된 게이트 전극을 포함한다. 소스 영역은 도 2에 도시된 제1 전극 및 제2 전극 중 하나일 수 있고, 드레인 영역은 제1 전극 및 제2 전극 중 나머지 하나일 수 있다. 이하에서는 설명의 편의를 위해, 제1 전극 및 제2 전극으로 표기한다.
반도체층은 기판(10) 상의 제1 절연층(12) 상에 형성될 수 있다.
기판(10)은 가요성 기판일 수 있다. 기판(10)은 플라스틱 기판일 수 있다. 기판(10)은 유기물층 및 무기물층의 적층 구조로 형성될 수 있다. 예를 들어, 기판(10)은 유기물층/무기물층/유기물층/무기물층의 적층 구조일 수 있다. 기판(10)의 최상층인 무기물층은 배리어층으로 기능할 수 있다.
반도체층은, 예를 들어, 폴리 실리콘으로 이루어지며, 불순물이 도핑되지 않은 채널 영역과, 불순물이 도핑된 제1 전극 및 제2 전극을 포함한다. 여기서, 불순물은 트랜지스터의 종류에 따라 달라지며, N형 불순물 또는 P형 불순물이 가능하다. 제1 내지 제7 트랜지스터(T1 내지 T7)의 반도체층은 동일층에 배치되며, 서로 연결되며 다양한 형상으로 굴곡질 수 있다.
기판(10)과 반도체층 사이에 제2 보상 커패시터(Cse2)의 제2 전극(Cse22)으로 기능하는 전극층(110)이 배치될 수 있다. 전극층(110)은 버퍼층(11, 도 9 참조) 상에 배치될 수 있다. 버퍼층(11)은 생략될 수 있다.
반도체층과 게이트 전극 사이에는 제2 절연층(13, 도 9 참조)이 배치된다.
제1 내지 제7 트랜지스터(T1 내지 T7)의 게이트 전극(G1 내지 G7)과 동일층에 제1 주사선(GIL), 제2 주사선(GWL), 제3 주사선(GBL), 및 발광 제어선(EML)이 제2 방향으로 연장되며 배치된다. 제1 내지 제7 트랜지스터(T1 내지 T7)의 게이트 전극(G1 내지 G7) 상에는 제3 절연층(14, 도 9 참조)이 배치된다.
제1 트랜지스터(T1)는 제1 전극(E11), 제2 전극(E12), 채널 영역(C1)을 포함하는 반도체층 및 게이트 전극(G1)을 포함한다. 제1 트랜지스터(T1)의 게이트 전극(G1)은 평면상 채널 영역(C1)과 중첩한다. 제1 트랜지스터(T1)의 반도체층은 제1 전극(E11)과 제2 전극(E12) 사이에서 굴곡을 가짐으로써 채널 영역(C1)을 길게 형성할 수 있어, 게이트 전극(G1)에 인가되는 게이트 전압의 구동 범위(driving range)가 넓어질 수 있다. 제1 트랜지스터(T1)의 반도체층의 형상은 'ㄷ', 'ㄹ', 'S', 'M', 'W' 등의 굴곡 있는 형상 또는 구부러진 형상과 같이 다양한 실시예가 가능하다.
제2 트랜지스터(T2)는 제1 전극(E21), 제2 전극(E22), 채널 영역(C2)을 포함하는 반도체층 및 게이트 전극(G2)을 포함한다. 제2 트랜지스터(T2)의 게이트 전극(G2)은 평면상 채널 영역(C2)과 중첩한다. 제2 트랜지스터(T2)의 제1 전극(E21)은 제2 절연층(13) 내지 제4 절연층(15, 도 9 참조)의 컨택홀을 통해 데이터선(DL)과 전기적으로 연결된다. 제2 트랜지스터(T2)의 제2 전극(E22)은 제1 트랜지스터(T1)의 제1 전극(E11)과 연결된다.
제3 트랜지스터(T3)는 제1 전극(E31), 제2 전극(E32), 채널 영역(C3)을 포함하는 반도체층 및 게이트 전극(G3)을 포함한다. 제3 트랜지스터(T3)의 게이트 전극(G3)은 평면상 채널 영역(C3)과 중첩하고, 제2 주사선(GWL)의 일부에 의해 형성된다. 제3 트랜지스터(T3)의 제1 전극(E31)은 제1 트랜지스터(T1)의 제2 전극(E12)과 연결되고, 제2 전극(E32)은 제1 트랜지스터(T1)의 게이트 전극(G1)과 연결전극에 의해 전기적으로 연결된다. 연결전극은 제3 트랜지스터(T3)의 제2 전극(E32)을 노출하는 제2 절연층(13) 내지 제4 절연층(15)의 컨택홀과 제1 트랜지스터(T1)의 게이트 전극(G1)을 노출하는 제3 절연층(14) 및 제4 절연층(15)의 컨택홀을 통해 제3 트랜지스터(T3)의 제2 전극(E32)과 제1 트랜지스터(T1)의 게이트 전극(G1)을 연결한다.
제4 트랜지스터(T4)는 제1 전극(E41), 제2 전극(E42), 채널 영역(C4)을 포함하는 반도체층 및 게이트 전극(G4)을 포함한다. 제4 트랜지스터(T4)의 게이트 전극(G4)은 평면상 채널 영역(C4)과 중첩하고, 제1 주사선(GIL)의 일부에 의해 형성된다. 제4 트랜지스터(T4)의 제1 전극(E41)은 연결전극에 의해 초기화선(VL)과 전기적으로 연결되고, 제2 전극(E42)은 제3 트랜지스터(T3)의 제2 전극(E32) 및 제1 트랜지스터(T1)의 게이트 전극(G1)과 전기적으로 연결된다. 연결전극은 제4 트랜지스터(T4)의 제1 전극(E41)을 노출하는 제2 절연층(13) 내지 제4 절연층(15)의 컨택홀과 초기화선(VL)을 노출하는 제4 절연층(15)의 컨택홀을 통해 제4 트랜지스터(T4)의 제1 전극(E41)과 초기화선(VL)을 연결한다. 초기화선(VL)은 저장 커패시터(Cst)의 제2 전극(Cst2)과 동일층에 배치된다.
제5 트랜지스터(T5)는 제1 전극(E51), 제2 전극(E52), 채널 영역(C5)을 포함하는 반도체층 및 게이트 전극(G5)을 포함한다. 제5 트랜지스터(T5)의 게이트 전극(G5)은 평면상 채널 영역(C5)과 중첩하고, 발광 제어선(EML)의 일부에 의해 형성된다. 제5 트랜지스터(T45)의 제1 전극(E51)은 자신의 일부를 노출하는 제2 절연층(13) 내지 제4 절연층(15)의 컨택홀을 통해 전원선(PL)과 전기적으로 연결되고, 제2 전극(E52)은 제1 트랜지스터(T1)의 제1 전극(E11)과 연결된다.
제6 트랜지스터(T6)는 제1 전극(E61), 제2 전극(E62), 채널 영역(C6)을 포함하는 반도체층 및 게이트 전극(G6)을 포함한다. 제6 트랜지스터(T6)의 게이트 전극(G6)은 평면상 채널 영역(C6)과 중첩하고, 발광 제어선(EML)의 일부에 의해 형성된다. 제6 트랜지스터(T6)의 제1 전극(E61)은 제1 트랜지스터(T1)의 제2 전극(E12)과 연결되고, 제2 전극(E62)은 유기발광소자(OLED)의 화소전극과 전기적으로 연결된다. 제6 트랜지스터(T6)의 제2 전극(E62)은 자신의 일부를 노출하는 제2 절연층(13) 내지 제4 절연층(15)의 컨택홀을 통해 제4 절연층(15) 상의 연결전극과 전기적으로 연결된다. 화소전극은 제6 트랜지스터(T6)의 제2 전극(E62)과 연결된 연결전극 상부의 제5 절연층의 비아홀을 통해 연결전극과 전기적으로 연결됨으로써, 제6 트랜지스터(T6)의 제2 전극(E62)과 연결된다.
제7 트랜지스터(T7)는 제1 전극(E71), 제2 전극(E72), 채널 영역(C7)을 포함하는 반도체층 및 게이트 전극(G7)을 포함한다. 제7 트랜지스터(T7)의 게이트 전극(G7)은 평면상 채널 영역(C7)과 중첩하고, 제3 주사선(GBL)의 일부에 의해 형성된다. 제7 트랜지스터(T7)의 제2 전극(E72)은 제4 트랜지스터(T4)의 제1 전극(E41)과 연결되고, 제1 전극(E71)은 제6 트랜지스터(T6)의 제2 전극(E62)과 연결된다.
저장 커패시터(Cst)의 제1 전극(Cst1)은 제1 트랜지스터(T1)의 게이트 전극(G1)이다. 즉, 저장 커패시터(Cst)의 제1 전극(Cst1)과 제1 트랜지스터(T1)의 게이트 전극(G1)은 일체(一體)인 것으로 이해될 수 있다. 저장 커패시터(Cst)의 제1 전극(Cst1)은 인접한 화소와 분리되어 사각 형상으로 형성되어 있으며, 제1 주사선(GIL), 제2 주사선(GWL), 제3 주사선(GBL), 발광 제어선(EML)과 동일한 물질로 동일한 층에 형성된다.
저장 커패시터(Cst)의 제2 전극(Cst2)은 제2 방향으로 인접한 화소들, 즉 동일 행의 화소들의 제2 전극(Cst2)과 연결된다. 저장 커패시터(Cst)의 제2 전극(Cst2)은 제1 전극(Cst1) 전체를 커버하도록 제1 전극(Cst1)과 중첩하고, 제1 트랜지스터(T1)와 평면상 및 단면상 수직으로 중첩하는 구조를 갖는다. 저장 커패시터(Cst)의 제1 전극(Cst1)과 제2 전극(Cst2) 사이의 제3 절연층(14)이 유전체층으로 기능한다. 저장 커패시터(Cst)의 제2 전극(Cst2)은 제1 전극(Cst1)의 일부를 노출하는 컨택홀에 대응하는 위치에 개구를 구비한다.
저장 커패시터(Cst)의 제2 전극(Cst2) 상에는 제4 절연층(15)이 배치된다. 제4 절연층(15) 상에 데이터선(DL) 및 전원선(PL)이 제1 방향으로 연장되며 배치된다. 전원선(PL)은 저장 커패시터(Cst)의 제2 전극(Cst2)과 일부 중첩한다.
저장 커패시터(Cst)의 제2 전극(Cst2)은 자신의 일부를 노출하는 제4 절연층(15)의 컨택홀(CH1)을 통해 전원선(PL)과 전기적으로 연결된다. 이에 따라 전원선(PL)은 제1 방향의 전원선으로 기능하고, 저장 커패시터(Cst)의 제2 전극(Cst2)은 제2 방향의 전원선으로 기능하여, 전원선(PL)은 전체적으로 메쉬(mesh) 구조를 가질 수 있다. 또한 전원선(PL)은 제5 트랜지스터(T5)의 제1 전극(E51)과 전기적으로 연결된다.
제1 보상 커패시터(Cse1)의 제1 전극(Cse11)은 제1 트랜지스터(T1)의 제1 전극(E11)의 적어도 일부이다. 즉, 제1 보상 커패시터(Cse1)의 제1 전극(Cse11)과 제1 트랜지스터(T1)의 제1 전극(E11)은 일체(一體)인 것으로 이해될 수 있다.
제1 보상 커패시터(Cse1)의 제2 전극(Cse12)은 저장 커패시터(Cst)의 제2 전극(Cst2)으로부터 연장되어 제1 트랜지스터(T1)의 제1 전극(E11)의 적어도 일부를 커버하는 전극층이다. 즉, 제1 보상 커패시터(Cse1)의 제2 전극(Cse12)과 저장 커패시터(Cst)의 제2 전극(Cst2)은 일체(一體)인 것으로 이해될 수 있다. 이에 따라 제1 보상 커패시터(Cse1)의 제2 전극(Cse12)은 전원선(PL)과 전기적으로 연결된다.
제2 보상 커패시터(Cse2)의 제1 전극(Cse21)은 제1 트랜지스터(T1)의 제1 전극(E11)의 적어도 일부이다. 즉, 제2 보상 커패시터(Cse2)의 제1 전극(Cse21)과 제1 트랜지스터(T1)의 제1 전극(E11)은 일체(一體)인 것으로 이해될 수 있다.
제2 보상 커패시터(Cse2)의 제2 전극(Cse22)은 제1 트랜지스터(T1)의 제1 전극(E11)의 하부층에 제1 트랜지스터(T1)의 제1 전극(E11)과 중첩하게 배치된 전극층(110)이다. 제2 보상 커패시터(Cse2)의 제2 전극(Cse22)은 제1 트랜지스터(T1)의 채널 영역(C1)과 중첩하지 않는다. 제2 보상 커패시터(Cse2)의 제2 전극(Cse22)은 제1 절연층(12) 내지 제3 절연층(14)의 컨택홀(CH2)을 통해 제1 보상 커패시터(Cse1)의 제2 전극(Cse12)과 전기적으로 연결된다. 이에 따라 제2 보상 커패시터(Cse2)의 제2 전극(Cse22)은 전원선(PL)과 전기적으로 연결된다.
저장 커패시터(Cst)의 제2 전극(Cst2)과 동일층에 초기화선(VL)이 제2 방향으로 연장되며 배치된다. 데이터선(DL) 및 전원선(PL)은 제4 절연층(15, 도 9 참조) 상에 제1 방향으로 연장되며 배치된다.
한편, 화소(PX)에 제2 트랜지스터(T2)의 제1 전극(E21) 및 제2 전극(E22) 중 적어도 하나의 일부, 및/또는 제3 트랜지스터(T3)의 제1 전극(E31) 및 제2 전극(E32) 중 적어도 하나의 일부, 및/또는 제4 트랜지스터(T4)의 제1 전극(E41) 및 제2 전극(E42) 중 적어도 하나의 일부를 커버하는 차광부재(120)가 배치될수 있다.
차광부재(120)는 초기화선(VL)과 동일층에 배치될 수 있다. 차광부재(120)는 초기화선(VL)과 동일 물질을 포함할 수 있다. 차광부재(120)는 전원선(PL) 또는 초기화선(VL)과 전기적으로 연결될 수 있다. 차광부재(120)는 전원선(PL) 또는 초기화선(VL)과 연결되어 정전압을 인가받음으로써 제2 트랜지스터(T2), 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)가 주변의 다른 전기적 신호에 의해 영향받는 것을 차단할 수 있다. 즉, 차광부재(120)는 화소(PX)의 회로의 동작 특성을 향상시킬 수 있다.
도 8 및 도 9를 참조하면, 화소(PX)의 제1 트랜지스터(T1)는 제1 전극(E11), 제2 전극(E12) 및 채널 영역(C1)을 포함하는 반도체층과, 채널 영역(C1)에 대응하게 배치된 게이트 전극(G1)을 구비한다. 제1 트랜지스터(T1)와 평면상 및 단면상 수직으로 중첩하게 저장 커패시터(Cst)와 제1 보상 커패시터(Cse1) 및 제2 보상 커패시터(Cse2)가 구비된다. 저장 커패시터(Cst)는 하부전극인 제1 전극(Cst1) 및 상부전극인 제2 전극(Cst2)를 구비한다. 제1 보상 커패시터(Cse1)는 하부전극인 제1 전극(Cse11) 및 상부전극인 제2 전극(Cse12)를 구비한다. 제2 보상 커패시터(Cse2)는 하부전극인 제2 전극(Cse22) 및 상부전극인 제1 전극(Cse21)을 구비한다.
전극층(110)은 적어도 제1 트랜지스터(T1)의 제1 전극(E11)과 중첩한다. 전극층(111)은 적어도 제1 트랜지스터(T1)의 게이트 전극(G1)과 중첩하는 제1 영역(111-1)과 적어도 제1 트랜지스터(T1)의 제1 전극(E11)과 중첩하는 제2 영역(111-2)을 포함한다. 전극층(110)의 일부와 전극층(111)의 제2 영역은 데이터선(DL)과 중첩한다.
전극층(111)의 제1 영역은 저장 커패시터(Cst)의 제2 전극(Cst2)의 역할을 한다. 전극층(111)의 제2 영역은 제1 보상 커패시터(Cse1)의 제2 전극(Cse12)의 역할을 한다. 전극층(111)은 컨택홀(CH1)을 통해 전원선(PL)과 전기적으로 연결된다.
저장 커패시터(Cst)는 제1 트랜지스터(T1)의 게이트 전극(G1)인 제1 전극(Cst1)과 제1 전극(Cst1)에 대향하는 제2 전극(Cst2)에 의해 형성된다. 제1 보상 커패시터(Cse1)는 제1 트랜지스터(T1)의 제1 전극(E11)인 제1 전극(Cse11)과 제1 전극(Cse11)에 대향하는 제2 전극(Cse12)에 의해 형성된다. 저장 커패시터(Cst)의 제2 전극(Cst2) 및 제1 보상 커패시터(Cse1)의 제2 전극(Cse12)은 제4 절연층(15)의 컨택홀(CH1)을 통해 전원선(PL)에 전기적으로 연결된다.
전극층(110)의 제1 영역은 제2 보상 커패시터(Cse2)의 제2 전극(Cse22)의 역할을 한다. 전극층(110)은 컨택홀(CH2)을 통해 전원선(PL)과 전기적으로 연결된다. 제2 보상 커패시터(Cse2)는 제1 트랜지스터(T1)의 제1 전극(E11)인 제1 전극(Cse21)과 제1 전극(Cse21)에 대향하는 제2 전극(Cse22)에 의해 형성된다.
본 발명의 실시예는 색 화소별로 제1 보상 커패시터(Cse1) 및 제2 보상 커패시터(Cse2)의 용량을 달리 설계하여 색 화소별 온 바이어스 전압을 다르게 설정할 수 있어 색 화소별 발광량을 조절할 수 있다. 이에 따라 색 화소별 출력 전류의 편차로 인한 발광 시점의 차이를 줄일 수 있다. 색 화소별 제1 보상 커패시터(Cse1) 및 제2 보상 커패시터(Cse2)의 용량은 전극들의 대향 면적(중첩 면적)을 달리함으로써 구현할 수 있다.
도 10은 본 발명의 일 실시예에 따른 서로 다른 색 화소의 화소회로를 나타낸 평면도이다. 도 11은 도 10의 제1 트랜지스터(T1) 및 저장 커패시터(Cst)와 보상 커패시터(Cse)의 확대 평면도이다. 도 12는 도 10의 B-B' 및 C-C'를 따라 절단한 단면도이다. 이하에서, 도 7 내지 도 9를 참조하여 설명한 내용과 중복하는 내용의 상세한 설명은 생략한다.
도 10은 기판(10)의 제1 화소영역에 제1 화소(PX1)가 배치되고, 제1 화소영역에 인접한 제2 화소영역에 제2 화소(PX2)가 배치된 예를 도시하고 있다. 도시되지 않았으나, 제2 화소영역에 인접한 제3 화소영역에 제3 화소(PX3)가 배치될 수 있다. 제1 화소영역 내지 제3 화소영역은 제2 방향을 따라 순차적으로 배치될 수 있다. 제1 화소(PX1) 내지 제3 화소(PX3)는 각각 도 2에 도시된 바와 같이 발광소자 및 발광소자와 연결된 화소회로를 포함한다. 도 10에서는 설명의 편의를 위해 제1 화소영역에 제1 화소(PX1)의 화소회로가 배치되고, 제2 화소영역에 제2 화소(PX2)의 화소회로가 배치된 예로 설명한다.
도 11 및 도 12에서, 설명의 편의상, 제1 화소(PX1)의 화소회로와 제2 화소(PX2)의 화소회로를 구분하기 위해 각각 상이한 도면부호로 표시하였다.
제1 화소(PX1)의 전극층(110a)과 제2 화소(PX2)의 전극층(110b)의 길이와 폭(또는 면적)은 동일하다. 제1 화소(PX1)의 전극층(111a)과 제2 화소(PX2)의 전극층(111b)의 길이와 폭(또는 면적)은 동일하다. 여기서, 길이는 제1 방향으로의 크기이고, 폭은 제2 방향으로의 크기이다.
제2 화소(PX2)의 제1 트랜지스터(T1)의 제1 전극(E11_2)의 폭(W2) 또는 면적은 제1 화소(PX1)의 제1 트랜지스터(T1)의 제1 전극(E11_1)의 폭(W1) 또는 면적보다 크다. 이에 따라 제2 화소(PX2)의 제1 트랜지스터(T1)의 제1 전극(E11_2)과 전극층(110a) 및 전극층(111a) 각각의 대향 면적이, 제1 화소(PX1)의 제1 트랜지스터(T1)의 제1 전극(E11_1)과 전극층(110b) 및 전극층(111b) 각각의 대향 면적보다 크다. 따라서, 제2 화소(PX2)의 제1 보상 커패시터(Cse1)의 용량은 제1 화소(PX1)의 제1 보상 커패시터(Cse1)의 용량보다 크고, 제2 화소(PX2)의 제2 보상 커패시터(Cse2)의 용량은 제1 화소(PX1)의 제2 보상 커패시터(Cse2)의 용량보다 크다.
본 발명의 실시예는, 제1 트랜지스터(T1)의 제1 전극(E11)의 폭 또는 면적 조절에 의한 제1 및 제2 보상 커패시터(Cse1, Cse2)의 용량 차이를 이용하여 제1 화소(PX1)와 제2 화소(PX2)의 온 바이어스 편차를 유도할 수 있다. 이에 따라 제1 화소(PX1) 대비 제2 화소(PX2)에 강한 온 바이어스를 인가하여 응답속도를 더 빠르게 함으로써 화소 간 발광 지연 차이를 줄일 수 있다.
제3 화소영역에 배치된 제3 화소(PX3)의 제1 및 제2 보상 커패시터(Cse1, Cse2)의 용량은 제1 화소(PX1)의 제1 및 제2 보상 커패시터(Cse1, Cse2)의 용량 또는 제2 화소(PX2)의 제1 및 제2 보상 커패시터(Cse1, Cse2)의 용량과 동일 또는 상이할 수 있다. 즉, 제3 화소(PX3)의 제1 트랜지스터(T1)의 제1 전극(E11)의 폭 또는 면적은 제1 화소(PX1) 또는 제2 화소(PX2)의 제1 트랜지스터(T1)의 제1 전극(E11)의 폭 또는 면적과 동일 또는 상이할 수 있다.
도 13은 본 발명의 다른 실시예에 따른 제1 트랜지스터(T1) 및 저장 커패시터(Cst)와 보상 커패시터(Cse)의 확대 평면도이다. 도 14는 도 13의 D-D' 및 E-E'를 따라 절단한 단면도이다. 이하에서, 전술한 실시예와 상이한 내용을 중심으로 설명한다.
도 13 및 도 14의 실시예는, 제1 화소(PX1)의 전극층(111a)과 제2 화소(PX2)의 전극층(111b)의 크기(면적)가 상이한 점에서, 도 11 및 도 12의 실시예와 차이가 있다.
제2 화소(PX2)의 전극층(111b)의 폭(W4) 또는 면적은 제1 화소(PX1)의 전극층(111a)의 폭(W3) 또는 면적보다 크다. 제2 화소(PX2)의 전극층(111b)이 제1 트랜지스터(T1)의 게이트 전극(G1_2)과 제1 전극(E11_2)을 모두 커버하는 반면, 제1 화소(PX1)의 전극층(111a)은 제1 트랜지스터(T1)의 게이트 전극(G1_1)과 제1 트랜지스터(T1)의 제1 전극(E11_1)의 일부를 커버한다. 제1 화소(PX1)의 제1 트랜지스터(T1)의 제1 전극(E11_1)과 제2 화소(PX2)의 제1 트랜지스터(T1)의 제1 전극(E11_2)의 폭은 동일하다.
이에 따라, 제2 화소(PX2)의 제1 트랜지스터(T1)의 제1 전극(E11_2)과 전극층(111a)의 대향 면적이, 제1 화소(PX1)의 제1 트랜지스터(T1)의 제1 전극(E11_1)과 전극층(111b) 각각의 대향 면적보다 크다. 따라서, 제2 화소(PX2)의 제1 보상 커패시터(Cse1)의 용량은 제1 화소(PX1)의 제1 보상 커패시터(Cse1)의 용량보다 크다.
본 발명의 실시예는, 제1 보상 커패시터(Cse1)의 제2 전극(Cse12)의 폭 또는 면적 조절에 의한 제1 보상 커패시터(Cse1)의 용량 차이를 이용하여 제1 화소(PX1)와 제2 화소(PX2)의 온 바이어스 편차를 유도할 수 있다. 이에 따라 제1 화소(PX1) 대비 제2 화소(PX2)에 강한 온 바이어스를 인가하여 응답속도를 더 빠르게 함으로써 화소 간 발광 지연 차이를 줄일 수 있다.
제3 화소영역에 배치된 제3 화소(PX3)의 제1 보상 커패시터(Cse1)의 용량은 제1 화소(PX1)의 제1 보상 커패시터(Cse1)의 용량 또는 제2 화소(PX2)의 제1 보상 커패시터(Cse1)의 용량과 동일 또는 상이할 수 있다. 즉, 제3 화소(PX3)의 제1 보상 커패시터(Cse1)의 제2 전극(Cse12)의 폭 또는 면적은 제1 화소(PX1) 또는 제2 화소(PX2)의 제1 보상 커패시터(Cse1)의 제2 전극(Cse12)의 폭 또는 면적과 동일 또는 상이할 수 있다.
도 15는 본 발명의 다른 실시예에 따른 도 2에 도시된 화소의 화소회로를 나타낸 평면도이다. 도 16은 도 15의 제1 트랜지스터(T1) 및 저장 커패시터(Cst)와 보상 커패시터(Cse1, Cse2)의 확대 평면도이다. 도 17은 도 16의 F-F'를 따라 절단한 단면도이다. 이하에서는 도 7 내지 도 9의 실시예와 상이한 내용을 중심으로 설명한다.
도 15 내지 도 17의 실시예는, 화소(PX)의 전극층(110)이 제1 트랜지스터(T1)의 제1 전극(E11) 및 채널 영역(C1)과 중첩하는 점에서, 도 7 내지 도 9의 실시예와 차이가 있다.
전극층(110)은 적어도 제1 트랜지스터(T1)의 제1 전극(E11)과 중첩하는 제1 영역(110-1), 및 제1 영역(110-1)으로부터 연장되고 제1 트랜지스터(T1)의 채널 영역(C1)과 중첩하는 제2 영역(110-2)을 포함한다.
전극층(110)의 제1 영역은 제2 보상 커패시터(Cse2)의 제2 전극(Cse22)의 역할을 한다. 전극층(110)의 제2 영역은 제1 트랜지스터(T1)의 게이트 전극(G1)과 함께 채널 영역(C1)의 캐리어 이동을 제어하는 바텀 게이트 전극의 역할을 한다. 전극층(110)이 제1 전원전압(ELVDD)을 인가받음에 따라 제1 트랜지스터(T1)의 온 바이어스 전압을 보다 확보할 수 있다.
도 18은 본 발명의 다른 실시예에 따른 서로 다른 색 화소의 화소회로를 나타낸 평면도이다. 도 19는 도 18의 제1 트랜지스터(T1) 및 저장 커패시터(Cst)와 보상 커패시터(Cse)의 확대 평면도이다. 도 20은 도 18의 G-G' 및 H-H'를 따라 절단한 단면도이다.
도 18 내지 도 20의 실시예는, 화소(PX)의 전극층(110)이 제1 트랜지스터(T1)의 제1 전극(E11) 및 채널 영역(C1)과 중첩하는 점에서, 도 10 내지 도 12의 실시예와 차이가 있다.
도 18 내지 도 20의 실시예는, 제2 화소(PX2)의 제1 트랜지스터(T1)의 제1 전극(E11_2)의 폭(W2) 또는 면적이 제1 화소(PX1)의 제1 트랜지스터(T1)의 제1 전극(E11_1)의 폭(W1) 또는 면적보다 크다. 즉, 본 발명의 실시예는, 제1 트랜지스터(T1)의 제1 전극(E11)의 폭 또는 면적 조절에 의한 제1 및 제2 보상 커패시터(Cse1, Cse2)의 용량 차이를 이용하여 제1 화소(PX1)와 제2 화소(PX2)의 온 바이어스 편차를 유도할 수 있다. 이에 따라 제1 화소(PX1) 대비 제2 화소(PX2)에 강한 온 바이어스를 인가하여 응답속도를 더 빠르게 함으로써 화소 간 발광 지연 차이를 줄일 수 있다.
또한, 본 발명의 실시예는, 전극층(110)이 제1 트랜지스터(T1)의 제1 전극(E11) 및 채널 영역(C1)과 중첩함에 따라, 전극층(110)의 일부는 제2 보상 커패시터(Cse2)의 제2 전극(Cse22)의 역할을 하고, 일부는 채널 영역(C1)의 캐리어 이동을 제어하는 바텀 게이트 전극의 역할을 한다. 이에 따라, 전극층(110)이 제1 전원전압(ELVDD)을 인가받음으로써 제1 트랜지스터(T1)의 온 바이어스 전압을 보다 확보할 수 있다.
도 21은 본 발명의 다른 실시예에 따른 제1 트랜지스터(T1) 및 저장 커패시터(Cst)와 보상 커패시터(Cse)의 확대 평면도이다. 도 22는 도 21의 I-I' 및 J-J'를 따라 절단한 단면도이다. 이하에서, 전술한 실시예와 상이한 내용을 중심으로 설명한다.
도 21 및 도 22의 실시예는, 제1 화소(PX1)의 전극층(111a)과 제2 화소(PX2)의 전극층(111b)의 크기(면적)가 상이한 점에서, 도 19 및 도 20의 실시예와 차이가 있다.
제2 화소(PX2)의 전극층(111b)의 폭(W4) 또는 면적은 제1 화소(PX1)의 전극층(111a)의 폭(W3) 또는 면적보다 크다. 즉, 본 발명의 실시예는, 제1 보상 커패시터(Cse1)의 제2 전극(Cse12)의 폭 또는 면적 조절에 의한 제1 보상 커패시터(Cse1)의 용량 차이를 이용하여 제1 화소(PX1)와 제2 화소(PX2)의 온 바이어스 편차를 유도할 수 있다. 이에 따라 제1 화소(PX1) 대비 제2 화소(PX2)에 강한 온 바이어스를 인가하여 응답속도를 더 빠르게 함으로써 화소 간 발광 지연 차이를 줄일 수 있다.
또한, 본 발명의 실시예는, 전극층(110)이 제1 트랜지스터(T1)의 제1 전극(E11) 및 채널 영역(C1)과 중첩함에 따라, 전극층(110)의 일부는 제2 보상 커패시터(Cse2)의 제2 전극(Cse22)의 역할을 하고, 일부는 채널 영역(C1)의 캐리어 이동을 제어하는 바텀 게이트 전극의 역할을 한다. 이에 따라, 전극층(110)이 제1 전원전압(ELVDD)을 인가받음으로써 제1 트랜지스터(T1)의 온 바이어스 전압을 보다 확보할 수 있다.
본 발명의 실시예들에 따른 표시장치는 구동 트랜지스터의 소스 영역 또는 드레인 영역의 적어도 일부인 제1 전극과 제1 전원전압을 인가받는 전원선에 연결된 제2 전극을 포함하는 보상 커패시터를 구비함으로써 구동 트랜지스터의 온 바이어스 전압을 증가시킬 수 있다. 또한 병렬 연결된 한 쌍의 보상 커패시터를 구비함으로써 구동 트랜지스터의 온 바이어스 전압을 더욱 증가시킬 수 있다.
또한, 본 발명의 실시예들에 따른 표시장치는 보상 커패시터의 대향 전극들의 면적(폭) 조절에 의한 용량 제어를 통해 온 바이어스 전압을 색 화소별로 차등화할 수 있다. 이로써 색 화소별로 온 바이어스 전압을 제어하여 색 화소별로 발광량 및 발광 시점을 조절할 수 있다. 따라서, 본 발명의 실시예들에 따른 표시장치는 색 화소들 간의 발광 지연 편차를 줄일 수 있어 색끌림 및/또는 색번짐을 개선할 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (20)

  1. 제1 전극층;
    소스 영역, 드레인 영역 및 채널 영역을 포함하고, 상기 소스 영역 또는 상기 드레인 영역의 적어도 일부가 상기 제1 전극층과 중첩하는 반도체층;
    상기 채널 영역에 대응하게 배치된 제2 전극층;
    상기 제2 전극층, 및 상기 소스 영역 또는 상기 드레인 영역의 적어도 일부와 중첩하는 제3 전극층;
    상기 제1 전극층 및 상기 제3 전극층과 전기적으로 연결된 전원선;
    상기 제1 전극층과 상기 반도체층 사이의 제1 절연층;
    상기 반도체층과 상기 제2 전극층 사이의 제2 절연층;
    상기 제2 전극층과 상기 제3 전극층 사이의 제3 절연층; 및
    상기 제3 전극층과 상기 전원선 사이의 제4 절연층;을 포함하는 표시장치.
  2. 제1항에 있어서,
    상기 제1 전극층은 상기 채널 영역과 중첩하는, 표시장치.
  3. 제1항에 있어서,
    상기 제1 전극층은 상기 반도체층의 하부층에 배치되고,
    상기 제3 전극층은 상기 반도체층의 상부층에 배치된, 표시장치.
  4. 제1항에 있어서,
    상기 전원선은 일정한 정 전압을 인가받는, 표시장치.
  5. 제1항에 있어서,
    상기 반도체층의 채널 영역은 굴곡진 형태를 갖는, 표시장치.
  6. 삭제
  7. 기판의 제1 화소 영역에 배치되고, 제1 반도체층 및 제1 게이트 전극을 포함하는 제1 구동 트랜지스터;
    상기 기판의 상기 제1 화소 영역에 인접한 제2 화소 영역에 배치되고, 제2 반도체층 및 제2 게이트 전극을 포함하는 제2 구동 트랜지스터;
    상기 제1 반도체층의 하부에 배치되고, 상기 제1 반도체층의 일단에 중첩된 제1 전극층;
    상기 제1 게이트 전극의 상부에 배치되고, 상기 제1 게이트 전극 및 상기 제1 반도체층의 일단에 중첩하는 제2 전극층;
    상기 제2 반도체층의 하부에 배치되고, 상기 제2 반도체층의 일단에 중첩된 제3 전극층;
    상기 제2 게이트 전극의 상부에 배치되고, 상기 제2 게이트 전극 및 상기 제2 반도체층의 일단에 중첩하는 제4 전극층; 및
    상기 제1 전극층 내지 상기 제4 전극층과 전기적으로 연결된 전원선;을 포함하고,
    상기 제1 반도체층의 일단과 상기 제1 전극층의 중첩 면적은 상기 제2 반도체층의 일단과 상기 제3 전극층의 중첩 면적과 상이한, 표시장치.
  8. 제7항에 있어서,
    상기 제3 전극층에 중첩하는 상기 제2 반도체층의 일단은 상기 제2 반도체층의 소스 영역 또는 드레인 영역이고, 상기 제1 전극층에 중첩하는 상기 제1 반도체층의 일단은 상기 제1 반도체층의 소스 영역 또는 드레인 영역인, 표시장치.
  9. 제7항에 있어서,
    상기 제2 반도체층의 일단과 상기 제3 전극층의 중첩 면적이 상기 제1 반도체층의 일단과 상기 제1 전극층의 중첩 면적보다 큰, 표시장치
  10. 제7항에 있어서,
    상기 제4 전극층과 상기 제2 반도체층의 일단의 중첩 면적이 상기 제2 전극층과 상기 제1 반도체층의 일단의 중첩 면적보다 큰, 표시장치.
  11. 제10항에 있어서,
    상기 제4 전극층이 상기 제3 전극층에 중첩하고, 상기 제2 전극층이 상기 제1 전극층에 중첩하고,
    상기 제4 전극층과 상기 제3 전극층의 중첩 면적이 상기 제2 전극층과 상기 제1 전극층의 중첩 면적보다 큰, 표시장치.
  12. 제10항에 있어서,
    상기 제4 전극층의 면적이 상기 제2 전극층의 면적보다 큰, 표시장치.
  13. 제7항에 있어서,
    상기 기판의 상기 제2 화소 영역에 인접한 제3 화소 영역에 배치되고, 제3 반도체층 및 제3 게이트 전극을 포함하는, 제3 구동 트랜지스터;
    상기 제3 반도체층의 하부에 배치되고, 상기 제3 반도체층의 일단에 중첩된 제5 전극층; 및
    상기 제3 게이트 전극의 상부에 배치되고, 상기 제3 게이트 전극 및 상기 제3 반도체층의 일단에 중첩하는 제6 전극층;을 더 포함하고,
    상기 제5 전극층 및 상기 제6 전극층이 상기 전원선과 전기적으로 연결된, 표시장치.
  14. 제13항에 있어서,
    상기 제3 반도체층의 일단과 상기 제5 전극층의 중첩 면적이 상기 제1 반도체층의 일단과 상기 제1 전극층의 중첩 면적과 동일한, 표시장치.
  15. 삭제
  16. 복수의 화소들을 포함하는 표시장치에 있어서,
    상기 복수의 화소들 각각은,
    전원선과 발광소자 사이에 연결된 구동 트랜지스터;
    상기 구동 트랜지스터의 게이트 전극에 연결된 제1 전극 및 상기 전원선에 연결된 제2 전극을 포함하는 제1 커패시터;
    상기 구동 트랜지스터의 제1 전극에 연결된 제3 전극 및 상기 전원선에 연결된 제4 전극을 포함하는 제2 커패시터; 및
    상기 제2 커패시터에 병렬 연결된 제3 커패시터;를 포함하고,
    상기 복수의 화소들 중 제1색으로 발광하는 제1화소의 제2커패시터의 용량과 제2색으로 발광하는 제2화소의 제2커패시터의 용량이 상이한, 표시장치.
  17. 제16항에 있어서,
    상기 제1화소의 제3 커패시터의 용량은 상기 제2화소의 제3커패시터의 용량과 상이한, 표시장치.
  18. 삭제
  19. 제16항에 있어서,
    상기 복수의 화소들 중 제3색으로 발광하는 제3화소의 제2 커패시터의 용량은 상기 제1화소의 제2 커패시터의 용량과 동일한, 표시장치.
  20. 제16항에 있어서,
    상기 제1화소의 제2 커패시터의 제4 전극의 면적이 상기 제2화소의 제2 커패시터의 제4 전극의 면적보다 큰, 표시장치.


KR1020180075937A 2018-06-29 2018-06-29 표시장치 KR102651596B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020180075937A KR102651596B1 (ko) 2018-06-29 2018-06-29 표시장치
US16/361,135 US10903250B2 (en) 2018-06-29 2019-03-21 Display device having power line electrically connected to electrode layers located above and below transistor
CN201910572327.9A CN110660355A (zh) 2018-06-29 2019-06-28 显示装置
US17/099,629 US11855104B2 (en) 2018-06-29 2020-11-16 Display device having power line electrically connected to electrode layers located above and below transistor
US18/388,594 US20240079419A1 (en) 2018-06-29 2023-11-10 Display device having power line electrically connected to electrode layers located above and below transistor
KR1020240030915A KR20240034178A (ko) 2018-06-29 2024-03-04 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180075937A KR102651596B1 (ko) 2018-06-29 2018-06-29 표시장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020240030915A Division KR20240034178A (ko) 2018-06-29 2024-03-04 표시장치

Publications (2)

Publication Number Publication Date
KR20200003333A KR20200003333A (ko) 2020-01-09
KR102651596B1 true KR102651596B1 (ko) 2024-03-27

Family

ID=69028714

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020180075937A KR102651596B1 (ko) 2018-06-29 2018-06-29 표시장치
KR1020240030915A KR20240034178A (ko) 2018-06-29 2024-03-04 표시장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020240030915A KR20240034178A (ko) 2018-06-29 2024-03-04 표시장치

Country Status (3)

Country Link
US (3) US10903250B2 (ko)
KR (2) KR102651596B1 (ko)
CN (1) CN110660355A (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109192140B (zh) * 2018-09-27 2020-11-24 武汉华星光电半导体显示技术有限公司 像素驱动电路和显示装置
DE102019106527A1 (de) 2019-03-14 2020-09-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum betrieb einer optischen anzeigevorrichtung und optische anzeigevorrichtung
CN112309332B (zh) * 2019-07-31 2022-01-18 京东方科技集团股份有限公司 像素电路及其驱动方法、显示基板和显示面板
US12041826B2 (en) * 2019-10-29 2024-07-16 Boe Technology Group Co., Ltd. Display substrate and manufacturing method thereof, and display apparatus
WO2021103007A1 (zh) * 2019-11-29 2021-06-03 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板
KR20210128560A (ko) 2020-04-16 2021-10-27 삼성디스플레이 주식회사 표시 장치
CN111383600B (zh) * 2020-04-28 2022-04-19 厦门天马微电子有限公司 像素驱动电路、驱动方法、显示面板及显示装置
US11985861B2 (en) 2020-08-17 2024-05-14 Beijing Boe Technology Development Co., Ltd. Display panel and display device
CN111968573A (zh) * 2020-08-31 2020-11-20 合肥维信诺科技有限公司 像素电路及显示装置
KR20220034280A (ko) * 2020-09-10 2022-03-18 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN114902320B (zh) 2020-11-12 2024-06-21 京东方科技集团股份有限公司 显示基板及其驱动方法、显示装置
KR20230071861A (ko) * 2021-11-15 2023-05-24 삼성디스플레이 주식회사 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004341196A (ja) 2003-05-15 2004-12-02 Advanced Lcd Technologies Development Center Co Ltd 表示装置およびその製造方法
JP2005115104A (ja) 2003-10-09 2005-04-28 Sharp Corp 素子基板およびその製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4488557B2 (ja) 1999-09-29 2010-06-23 三洋電機株式会社 Ｅｌ表示装置
KR100426031B1 (ko) * 2001-12-29 2004-04-03 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자 및 그의 제조 방법
US7045861B2 (en) * 2002-03-26 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, liquid-crystal display device and method for manufacturing same
KR100570696B1 (ko) 2004-06-16 2006-04-12 삼성에스디아이 주식회사 발광 표시 장치 및 그 구동방법
CN1822385B (zh) * 2005-01-31 2013-02-06 株式会社半导体能源研究所 显示装置及含有其的电子设备
JP2007109868A (ja) 2005-10-13 2007-04-26 Sanyo Electric Co Ltd 薄膜トランジスタ及び有機エレクトロルミネッセンス表示装置
KR101242030B1 (ko) 2006-06-22 2013-03-11 엘지디스플레이 주식회사 유기전계발광 소자
KR20080045886A (ko) * 2006-11-21 2008-05-26 삼성전자주식회사 유기막 증착용 마스크 및 그 제조방법, 이를 포함하는유기전계 발광표시장치의 제조방법
KR101016759B1 (ko) * 2007-11-06 2011-02-25 엘지디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR101791664B1 (ko) * 2010-10-28 2017-11-21 삼성디스플레이 주식회사 유기전계발광 표시장치
KR101486038B1 (ko) 2012-08-02 2015-01-26 삼성디스플레이 주식회사 유기 발광 표시 장치
CN104376813B (zh) * 2013-11-26 2017-09-08 苹果公司 显示器像素单元
JP6169005B2 (ja) * 2014-01-17 2017-07-26 株式会社ジャパンディスプレイ 発光素子表示装置
KR102279392B1 (ko) * 2014-02-24 2021-07-21 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102367274B1 (ko) * 2014-06-25 2022-02-25 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시패널과 그 제조방법
KR20160001584A (ko) * 2014-06-25 2016-01-06 엘지디스플레이 주식회사 플렉서블 유기발광 표시패널 및 그 제조방법
JP6425114B2 (ja) * 2014-07-02 2018-11-21 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 折り畳み式表示装置及び電気機器
KR102343143B1 (ko) * 2014-11-12 2021-12-27 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법
KR102386458B1 (ko) * 2014-11-17 2022-04-15 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP2016154225A (ja) * 2015-02-12 2016-08-25 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR102491117B1 (ko) * 2015-07-07 2023-01-20 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102500271B1 (ko) * 2015-08-19 2023-02-16 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102631445B1 (ko) 2015-10-27 2024-01-31 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102517446B1 (ko) * 2015-12-02 2023-04-04 엘지디스플레이 주식회사 표시장치 및 그 제조방법
JP6749591B2 (ja) * 2015-12-29 2020-09-02 天馬微電子有限公司 表示装置および表示装置の製造方法
KR102387791B1 (ko) * 2015-12-31 2022-04-15 엘지디스플레이 주식회사 유기전계 발광표시장치 및 그 제조방법
JP6673731B2 (ja) * 2016-03-23 2020-03-25 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR20180071743A (ko) * 2016-12-20 2018-06-28 엘지디스플레이 주식회사 발광 다이오드 칩 및 이를 포함하는 발광 다이오드 디스플레이 장치
KR102448030B1 (ko) * 2017-09-21 2022-09-28 삼성디스플레이 주식회사 표시장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004341196A (ja) 2003-05-15 2004-12-02 Advanced Lcd Technologies Development Center Co Ltd 表示装置およびその製造方法
JP2005115104A (ja) 2003-10-09 2005-04-28 Sharp Corp 素子基板およびその製造方法

Also Published As

Publication number Publication date
US20240079419A1 (en) 2024-03-07
US20210074740A1 (en) 2021-03-11
KR20200003333A (ko) 2020-01-09
US11855104B2 (en) 2023-12-26
US20200006401A1 (en) 2020-01-02
KR20240034178A (ko) 2024-03-13
CN110660355A (zh) 2020-01-07
US10903250B2 (en) 2021-01-26

Similar Documents

Publication Publication Date Title
KR102651596B1 (ko) 표시장치
KR102448030B1 (ko) 표시장치
US11690259B2 (en) Organic light emitting display apparatus and method of manufacturing the same
US11514854B2 (en) Organic light emitting diode display device including driving transistor having gate electrode under semiconductor layer
CN108364575B (zh) 包括发射层的显示设备
US11682353B2 (en) Organic light emitting diode display device
KR102270081B1 (ko) 유기 발광 표시 장치
KR102665322B1 (ko) 박막 트랜지스터 기판, 및 표시 장치
KR102372775B1 (ko) 유기 발광 표시 장치
US10546526B2 (en) Display device
US20130088416A1 (en) OLED Display Driver Circuits and Techniques
KR102362092B1 (ko) 유기 발광 표시 장치
KR20160096787A (ko) 유기 발광 표시 장치
KR102351507B1 (ko) 유기 발광 표시 장치
JP7100577B2 (ja) 表示装置および電子機器
KR20140018623A (ko) 유기 발광 표시 장치
KR20160129176A (ko) 유기 발광 표시 장치
KR20160129157A (ko) 유기 발광 표시 장치
KR102469793B1 (ko) 표시 장치
KR102670405B1 (ko) 전계발광표시장치
US9070890B2 (en) Pixel and organic light emitting display device having the same
US20220398980A1 (en) Pixel circuit configured to control light-emitting element
US20240090263A1 (en) Display panel

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant