KR102601152B1 - 메모리 컨트롤러 및 그 동작 방법 - Google Patents
메모리 컨트롤러 및 그 동작 방법 Download PDFInfo
- Publication number
- KR102601152B1 KR102601152B1 KR1020190055133A KR20190055133A KR102601152B1 KR 102601152 B1 KR102601152 B1 KR 102601152B1 KR 1020190055133 A KR1020190055133 A KR 1020190055133A KR 20190055133 A KR20190055133 A KR 20190055133A KR 102601152 B1 KR102601152 B1 KR 102601152B1
- Authority
- KR
- South Korea
- Prior art keywords
- count value
- error correction
- power consumption
- count
- program erase
- Prior art date
Links
- 230000015654 memory Effects 0.000 title claims abstract description 398
- 238000011017 operating method Methods 0.000 title 1
- 238000012937 correction Methods 0.000 claims abstract description 600
- 238000000034 method Methods 0.000 claims description 33
- 238000005516 engineering process Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 43
- 239000000872 buffer Substances 0.000 description 35
- 238000012986 modification Methods 0.000 description 17
- 230000004048 modification Effects 0.000 description 17
- 101100481702 Arabidopsis thaliana TMK1 gene Proteins 0.000 description 13
- 230000004044 response Effects 0.000 description 13
- 238000013507 mapping Methods 0.000 description 10
- 238000004891 communication Methods 0.000 description 8
- 230000007123 defense Effects 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 238000013519 translation Methods 0.000 description 4
- 230000001276 controlling effect Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 101150013423 dsl-1 gene Proteins 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 229920001621 AMOLED Polymers 0.000 description 2
- 102100031885 General transcription and DNA repair factor IIH helicase subunit XPB Human genes 0.000 description 2
- 101000920748 Homo sapiens General transcription and DNA repair factor IIH helicase subunit XPB Proteins 0.000 description 2
- 101100049574 Human herpesvirus 6A (strain Uganda-1102) U5 gene Proteins 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000005086 pumping Methods 0.000 description 2
- 101150064834 ssl1 gene Proteins 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 101000934888 Homo sapiens Succinate dehydrogenase cytochrome b560 subunit, mitochondrial Proteins 0.000 description 1
- 102100025393 Succinate dehydrogenase cytochrome b560 subunit, mitochondrial Human genes 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0658—Controller construction arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
- G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
- G06F11/3034—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a storage system, e.g. DASD based or network based
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
- G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
- G06F11/3062—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations where the monitored property is the power consumption
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0653—Monitoring storage devices or systems
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0411—Online error correction
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Computing Systems (AREA)
- Human Computer Interaction (AREA)
- Mathematical Physics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
- Electrophonic Musical Instruments (AREA)
- Electrotherapy Devices (AREA)
Abstract
본 기술은 전자 장치에 관한 것으로 저장 장치의 전력 소모량을 예측하여, 예측된 전력 소모량을 호스트로 출력하는 메모리 컨트롤러는, 데이터를 저장하는 메모리 장치를 제어하는 메모리 컨트롤러에 있어서, 상기 메모리 장치가 수행한 프로그램 및 소거 동작의 횟수를 카운트하여 프로그램 소거 카운트값을 생성하는 프로그램 소거 카운터, 상기 메모리 장치가 수행한 동작의 에러를 정정하기 위한 에러 정정의 횟수를 카운트하여 에러 정정 카운트값을 생성하는 에러 정정 카운터 및 상기 프로그램 소거 카운트값을 기초로 카운트될 프로그램 소거 카운트값을 예측하고, 상기 카운트될 프로그램 소거 카운트값에 대응하는 상기 메모리 장치 및 상기 메모리 컨트롤러를 포함하는 저장 장치가 소모할 전력량을 예측하고, 상기 예측된 전력 소모량을 호스트로 출력하는 전력 소모량 예측부를 포함하는 것을 특징으로 한다.
Description
본 발명은 전자 장치에 관한 것으로, 보다 구체적으로 본 발명은 메모리 컨트롤러 및 그 동작 방법에 관한 것이다.
저장 장치는 컴퓨터, 스마트폰, 스마트패드 등과 같은 호스트 장치의 제어에 따라 데이터를 저장하는 장치이다. 저장 장치는 데이터를 저장하는 장치에 따라, 하드 디스크 드라이브(HDD, Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치와 솔리드 스테이트 드라이브(SSD, Solid State Drive), 메모리 카드 등과 같이 반도체 메모리, 특히 불휘발성 메모리에 데이터를 저장하는 장치를 포함한다.
저장 장치는 데이터가 저장되는 메모리 장치와 메모리 장치에 데이터를 저장하는 메모리 컨트롤러를 포함할 수 있다. 메모리 장치는 휘발성 메모리와 불휘발성 메모리로 구분될 수 있다. 여기서 불휘발성 메모리는 ROM (Read Only Memory), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등을 포함한다.
본 발명의 실시 예는 저장 장치의 전력 소모량을 예측하여, 예측된 전력 소모량을 호스트로 출력하는 메모리 컨트롤러 및 그 동작 방법을 제공한다.
본 발명의 실시 예에 따른 메모리 컨트롤러는, 데이터를 저장하는 메모리 장치를 제어하는 메모리 컨트롤러에 있어서, 상기 메모리 장치가 수행한 프로그램 및 소거 동작의 횟수를 카운트하여 프로그램 소거 카운트값을 생성하는 프로그램 소거 카운터, 상기 메모리 장치가 수행한 동작의 에러를 정정하기 위한 에러 정정의 횟수를 카운트하여 에러 정정 카운트값을 생성하는 에러 정정 카운터 및 상기 프로그램 소거 카운트값을 기초로 카운트될 프로그램 소거 카운트값을 예측하고, 상기 카운트될 프로그램 소거 카운트값에 대응하는 상기 메모리 장치 및 상기 메모리 컨트롤러를 포함하는 저장 장치가 소모할 전력량을 예측하고, 상기 예측된 전력 소모량을 호스트로 출력하는 전력 소모량 예측부를 포함하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 메모리 컨트롤러는, 데이터를 저장하는 메모리 장치를 제어하는 메모리 컨트롤러에 있어서, 상기 메모리 장치가 수행한 프로그램 및 소거 동작의 횟수를 카운트하여 프로그램 소거 카운트값을 생성하는 프로그램 소거 카운터, 상기 메모리 장치가 수행한 동작의 에러를 정정하기 위한 에러 정정의 횟수를 카운트하여 에러 정정 카운트값을 생성하는 에러 정정 카운터 및 상기 프로그램 소거 카운트값을 수신한 시간을 기준 시간으로 설정하고, 상기 기준 시간을 기초로 결정된 예측 시간에 대응하는 상기 메모리 장치 및 상기 메모리 컨트롤러를 포함하는 저장 장치가 소모할 전력량을 예측하고, 상기 예측된 전력 소모량을 호스트로 출력하는 전력 소모량 예측부를 포함하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 메모리 컨트롤러의 동작 방법은, 데이터를 저장하는 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법에 있어서, 상기 메모리 장치가 수행한 프로그램 및 소거 동작의 횟수를 카운트하여 프로그램 소거 카운트값을 생성하는 단계, 상기 메모리 장치가 수행한 동작의 에러를 정정하기 위한 에러 정정의 횟수를 카운트하여 에러 정정 카운트값을 생성하는 단계, 호스트로부터 전력 소모량 예측 요청을 수신하면, 상기 프로그램 소거 카운트값 및 상기 에러 정정 카운트값을 기초로 상기 메모리 장치 및 상기 메모리 컨트롤러를 포함하는 저장 장치가 소모할 전력량을 예측하는 단계 및 예측된 전력 소모량을 상기 호스트로 출력하는 단계를 포함한다.
본 기술에 따르면, 저장 장치의 전력 소모량을 예측하여, 예측된 전력 소모량을 호스트로 출력하는 메모리 컨트롤러 및 그 동작 방법이 제공된다.
도 1은 저장 장치를 설명하기 위한 블록도이다.
도 2는 저장 장치의 전력 소모량을 설명하기 위한 도면이다.
도 3은 도 1의 메모리 컨트롤러의 구성을 설명하기 위한 도면이다.
도 4는 프로그램 소거 카운트값에 대응하는 에러 정정 카운트값을 설명하기 위한 도면이다.
도 5는 기준 테이블의 일 실시 예를 설명하기 위한 도면이다.
도 6은 기준 테이블의 다른 실시 예를 설명하기 위한 도면이다.
도 7은 저장 장치의 성능에 따라 결정되는 에러 정정 카운트값을 설명하기 위한 도면이다.
도 8은 기준 테이블을 기초로 생성된 수정 테이블의 일 실시 예를 설명하기 위한 도면이다.
도 9는 기준 테이블을 기초로 생성된 수정 테이블의 다른 실시 예를 설명하기 위한 도면이다.
도 10은 도 1의 메모리 장치의 구조를 설명하기 위한 블록도이다.
도 11은 도 10의 메모리 셀 어레이의 일 실시 예를 나타낸 도면이다.
도 12는 도 11의 메모리 블록들(BLK1~BLKz) 중 어느 하나의 메모리 블록(BLKa)을 보여주는 회로도이다.
도 13은 도 11의 메모리 블록들(BLK1~BLKz) 중 어느 하나의 메모리 블록(BLKb)의 다른 실시 예를 보여주는 회로도이다.
도 14는 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 15는 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 16은 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 17은 도 1의 메모리 컨트롤러의 다른 실시 예를 설명하기 위한 도면이다.
도 18은 본 발명의 실시 예에 따른 저장 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 19는 본 발명의 실시 예에 따른 저장 장치가 적용된 SSD(Solid State Drive) 시스템을 예시적으로 보여주는 블록도이다.
도 20은 본 발명의 실시 예에 따른 저장 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
도 2는 저장 장치의 전력 소모량을 설명하기 위한 도면이다.
도 3은 도 1의 메모리 컨트롤러의 구성을 설명하기 위한 도면이다.
도 4는 프로그램 소거 카운트값에 대응하는 에러 정정 카운트값을 설명하기 위한 도면이다.
도 5는 기준 테이블의 일 실시 예를 설명하기 위한 도면이다.
도 6은 기준 테이블의 다른 실시 예를 설명하기 위한 도면이다.
도 7은 저장 장치의 성능에 따라 결정되는 에러 정정 카운트값을 설명하기 위한 도면이다.
도 8은 기준 테이블을 기초로 생성된 수정 테이블의 일 실시 예를 설명하기 위한 도면이다.
도 9는 기준 테이블을 기초로 생성된 수정 테이블의 다른 실시 예를 설명하기 위한 도면이다.
도 10은 도 1의 메모리 장치의 구조를 설명하기 위한 블록도이다.
도 11은 도 10의 메모리 셀 어레이의 일 실시 예를 나타낸 도면이다.
도 12는 도 11의 메모리 블록들(BLK1~BLKz) 중 어느 하나의 메모리 블록(BLKa)을 보여주는 회로도이다.
도 13은 도 11의 메모리 블록들(BLK1~BLKz) 중 어느 하나의 메모리 블록(BLKb)의 다른 실시 예를 보여주는 회로도이다.
도 14는 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 15는 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 16은 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 17은 도 1의 메모리 컨트롤러의 다른 실시 예를 설명하기 위한 도면이다.
도 18은 본 발명의 실시 예에 따른 저장 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 19는 본 발명의 실시 예에 따른 저장 장치가 적용된 SSD(Solid State Drive) 시스템을 예시적으로 보여주는 블록도이다.
도 20은 본 발명의 실시 예에 따른 저장 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명의 개념에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정 실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 서술된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
실시 예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 더욱 명확히 전달하기 위함이다.
이하에서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 저장 장치를 설명하기 위한 블록도이다.
도 1을 참조하면, 저장 장치(50)는 메모리 장치(100) 및 메모리 컨트롤러(200)를 포함할 수 있다.
저장 장치(50)는 휴대폰, 스마트폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 테블릿 PC 또는 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같이 호스트(300)의 제어에 따라 데이터를 저장하는 장치일 수 있다.
저장 장치(50)는 호스트(300)와의 통신 방식인 호스트 인터페이스에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 저장 장치(50)는 SSD, MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(mulTIMEdia card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
저장 장치(50)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 저장 장치(50)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
메모리 컨트롤러(200)는 저장 장치(50)의 전반적인 동작을 제어할 수 있다.
저장 장치(50)에 전원이 인가되면, 메모리 컨트롤러(200)는 펌웨어(firmware, FW)를 실행할 수 있다. 메모리 장치(100)가 플래시 메모리 장치인 경우, 메모리 컨트롤러(200)는 호스트(300)와 메모리 장치(100)간의 통신을 제어하기 위한 플래시 변환 레이어(Flash Translation Layer, FTL)와 같은 펌웨어를 실행할 수 있다.
메모리 컨트롤러(200)는 프로그램 소거 카운터(210)를 포함할 수 있다. 프로그램 소거 카운터(210)는 메모리 장치가 수행한 프로그램 및 소거 동작의 횟수를 카운트할 수 있다. 프로그램 소거 카운터(210)는 프로그램 및 소거 동작의 횟수를 카운트하여 프로그램 소거 카운트값(PE_COUNT)을 생성 및 저장할 수 있다. 프로그램 소거 카운터(210)는 프로그램 소거 카운트값(PE_COUNT)을 전력 소모량 예측부(240)에 출력할 수 있다.
메모리 장치에 포함된 메모리 셀이 프로그램 된 후 소거될 때, 프로그램 소거 카운터(210)는 프로그램 소거 카운트값(PE_COUNT)을 생성할 수 있다. 즉, 프로그램 소거 카운터(210)는 메모리 장치에 프로그램 동작이 수행된 후 소거 동작이 완료될 때, 프로그램 소거 동작의 횟수를 카운트할 수 있다.
실시 예에서, 프로그램 소거 카운터(210)는 메모리 장치(100)에 포함된 복수의 메모리 셀들 별로 프로그램 및 소거 동작이 수행된 횟수를 카운트할 수 있다. 또는, 메모리 장치(100)에 포함된 메모리 복수의 메모리 블록들 별로 프로그램 및 소거 동작이 수행된 횟수를 카운트 할 수 있다. 복수의 메모리 블록들 별로 카운트된 프로그램 소거 카운트값(PE_COUNT)은 복수의 메모리 블록들 각각에 포함된 메모리 셀들의 프로그램 소거 카운트값(PE_COUNT)의 평균값일 수 있다. 다른 실시 예에서, 프로그램 소거 카운터(210)는 메모리 장치에 포함된 전체 메모리 셀들의 프로그램 및 소거 동작이 수행된 횟수의 평균값을 프로그램 소거 카운트값(PE_COUNT)으로 결정할 수 있다.
메모리 컨트롤러(200)는 에러 정정부(220)를 포함할 수 있다. 에러 정정부(220)는 메모리 장치(100)가 수행한 동작의 에러를 정정할 수 있다. 구체적으로, 메모리 장치(100)가 동작을 수행할 때, 메모리 셀의 열화 등으로 인해 프로그램 동작이 페일되거나 리드 동작이 페일될 수 있다. 에러 정정부(220)는 페일된 동작들을 정정하기 위한 에러 정정 동작을 수행할 수 있다.
실시 예에서, 에러 정정부(220)는 에러를 정정 했음을 나타내는 에러 정정 정보(ECC_INF)를 출력할 수 있다. 에러 정정 정보(ECC_INF)는 메모리 장치(100)가 수행한 동작이 완료될 때까지 에러를 정정한 횟수를 나타낼 수 있다. 에러 정정부(220)는 메모리 장치(100)가 수행한 동작이 완료될 때 마다, 에러 정정 정보(ECC_INF)를 출력할 수 있다. 따라서, 메모리 장치(100)가 수행하는 하나의 동작을 완료하기 위해 정정된 횟수가 에러 정정 정보(ECC_INF)에 포함될 수 있다.
실시 예에서, 에러 정정부(220)는 에러 정정 정보(ECC_INF)를 에러 정정 카운터(230)에 출력할 수 있다. 에러 정정 카운터(230)는 에러 정정 정보(ECC_INF)를 수신하여, 에러 정정 횟수를 카운트할 수 있다.
메모리 컨트롤러(200)는 에러 정정 카운터(230)를 포함할 수 있다. 에러 정정 카운터(230)는 메모리 장치(100)가 수행한 동작의 에러를 정정하기 위한 에러 정정의 횟수를 카운트할 수 있다. 에러 정정 카운터(230)는 에러 정정 횟수를 카운트한 에러 정정 카운트값(ECC_COUNT)을 생성 및 저장할 수 있다. 에러 정정 카운터(230)는 에러 정정 카운트값(ECC_COUNT)을 전력 소모량 예측부(240)로 출력할 수 있다.
구체적으로, 에러 정정 카운터(230)는 에러 정정 카운터(230)로부터 에러 정정 정보(ECC_INF)를 수신할 수 있다. 에러 정정 카운터(230)는 에러 정정 정보(ECC_INF)를 기초로 에러 정정 횟수를 카운트하여 에러 정정 카운트값(ECC_COUNT)을 생성할 수 있다.
실시 예에서, 에러 정정 카운터(230)는 메모리 장치(100)에 수행된 동작이 완료될 때까지 수행된 에러 정정 횟수를 카운트할 수 있다. 즉, 에러 정정부(220)는 메모리 장치(100)에 수행된 동작의 에러를 정정할 때마다 또는 메모리 장치(100)에 수행된 동작이 완료될 때 마다 에러 정정 정보(ECC_INF)를 출력하므로, 에러 정정 카운터(230)는 에러 정정 정보(ECC_INF)를 수신하여 에러 정정 카운트값(ECC_COUNT)을 생성할 수 있다. 에러 정정 카운트값(ECC_COUNT)은 누적하여 생성될 수 있다.
메모리 컨트롤러(200)는 전력 소모량 예측부(240)를 포함할 수 있다. 전력 소모량 예측부(240)는 전력 소모량 예측 요청(PCP_REQ)을 수신할 수 있다. 전력 소모량 예측 요청(PCP_REQ)은 저장 장치가 소모할 전력량을 예측하기 위한 요청일 수 있다.
전력 소모량 예측부(240)는 호스트로부터 전력 소모량 예측 요청(PCP_REQ)을 수신하거나 메모리 컨트롤러(200) 내부 요청에 따라 저장 장치가 소모할 전력량을 예측할 수 있다. 전력 소모량 예측부(240)는 저장 장치가 소모할 전력량을 예측하여, 예측된 전력 소모량(PRE_PC)을 호스트(300)로 출력할 수 있다. 전력 소모량 예측부(240)는 예측된 전력 소모량(PRE_PC)과 함께 현재 저장 장치의 전력 소모량 또한 호스트(300)로 출력할 수 있다. 즉, 전력 소모량 예측부(240)는 현재 저장 장치의 전력 소모량을 기초로, 이후 저장 장치에 소모될 전력 소모량(Power Consumption)을 예측하여 호스트로 출력할 수 있다. 현재 저장 장치의 전력 소모량은 에러 정정 카운터(230)로부터 에러 정정 카운트값(ECC_COUNT)을 기초로 결정될 수 있다.
구체적으로, 전력 소모량 예측부(240)는 프로그램 소거 카운터(210)로부터 프로그램 소거 카운트값(PE_COUNT)을 수신할 수 있다. 또, 전력 소모량 예측부(240)는 에러 정정 카운터(230)로부터 에러 정정 카운트값(ECC_COUNT)을 수신할 수 있다. 프로그램 소거 카운트값(PE_COUNT) 및 에러 정정 카운트값(ECC_COUNT)을 기초로, 전력 소모량 예측부(240)는 메모리 장치(100) 및 메모리 컨트롤러(200)를 포함하는 저장 장치(50)가 소모할 전력량을 예측할 수 있다.
실시 예에서, 전력 소모량 예측부(240)는 프로그램 소거 카운트값(PE_COUNT)을 기초로 카운트될 프로그램 소거 카운트값을 예측하고, 카운트될 프로그램 소거 카운트값에 대응하는 메모리 장치(100) 및 메모리 컨트롤러(200)를 포함하는 저장 장치(50)가 소모할 전력량을 예측할 수 있다. 또는, 전력 소모량 예측부(240)는 프로그램 소거 카운트값(PE_COUNT)을 수신한 시간을 기준 시간으로 설정하고, 기준 시간을 기초로 결정된 예측 시간에 대응하는 메모리 장치 및 메모리 컨트롤러를 포함하는 저장 장치가 소모할 전력량을 예측할 수 있다.
예측된 전력 소모량(PRE_PC)은 저장 장치(50)가 호스트(300)로부터 전력 소모량 예측 요청(PCP_REQ)을 수신한 이후 또는 메모리 컨트롤러(200) 내부로부터 전력 소모량 예측 요청(PCP_REQ)을 수신한 이후 저장 장치(50)가 소모할 전력량일 수 있다. 호스트(300)로 전력 소모량 예측 요청(PCP_REQ)을 수신한 이후의 시간은 예측 시간일 수 있다.
전력 소모량 예측부(240)는 예측 시간에 대응하는 저장 장치(50)의 예측된 전력 소모량(PRE_PC)을 호스트(300)로 출력할 수 있다.
전력 소모량 예측부(240)는 예측 시간을 결정하기 위해, 저장 장치(50)의 전원이 턴 온 된 시간(TIME)을 저장할 수 있다. 전력 소모량 예측부(240)는 전력 소모량(Power Consumption)을 예측하기 위해, 저장 장치(50)의 전원이 턴 온 된 시점부터 프로그램 소거 카운터(210)로부터 프로그램 소거 카운트값(PE_COUNT)을 수신한 시점까지의 시간을 기준 시간으로 설정할 수 있다. 전력 소모량 예측부(240)는 기준 시간으로부터 경과된 시간을 예측 시간으로 설정할 수 있다.
메모리 장치(100)는 데이터를 저장할 수 있다. 메모리 장치(100)는 메모리 컨트롤러(200)의 제어에 응답하여 동작한다. 메모리 장치(100)는 데이터를 저장하는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이를 포함할 수 있다. 메모리 셀 어레이는 복수의 메모리 블록들을 포함할 수 있다. 각 메모리 블록은 복수의 메모리 셀들을 포함할 수 있다. 하나의 메모리 블록은 복수의 페이지들을 포함할 수 있다. 실시 예에서, 페이지는 메모리 장치(100)에 데이터를 저장하거나, 메모리 장치(100)에 저장된 데이터를 리드하는 단위일 수 있다. 메모리 블록은 데이터를 지우는 단위일 수 있다.
실시 예에서, 메모리 장치(100)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND flash memory), 수직형 낸드 플래시 메모리(Vertical NAND), 노아 플래시 메모리(NOR flash memory), 저항성 램(resistive random access memory: RRAM), 상변화 메모리(phase-change random access memory: PRAM), 자기저항 메모리(magnetoresistive random access memory: MRAM), 강유전체 메모리(ferroelectric random access memory: FRAM), 스핀주입 자화반전 메모리(spin transfer torque random access memory: STT-RAM) 등이 될 수 있다. 본 명세서에서는 설명의 편의를 위해, 메모리 장치(100)가 낸드 플래시 메모리인 경우를 가정하여 설명한다.
실시 예에서, 메모리 장치(100)는 3차원 어레이 구조(three-dimensional array structure)로 구현될 수 있다. 본 발명은 전하 저장 층이 전도성 부유 게이트(floating gate; FG)로 구성된 플래시 메모리 장치(100)는 물론, 전하 저장 층이 절연막으로 구성된 차지 트랩형 플래시(charge trap flash; CTF)에도 적용될 수 있다.
실시 예에서, 메모리 장치(100)에 포함된 각각의 메모리 셀들은 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC)로 구성될 수 있다. 또는 메모리 장치(100)에 포함된 각각의 메모리 셀들은 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.
메모리 장치(100)는 메모리 컨트롤러(200)로부터 커맨드 및 어드레스를 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 즉, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 대해 커맨드에 해당하는 동작을 수행할 수 있다. 예를 들면, 메모리 장치(100)는 쓰기 동작 (프로그램 동작), 리드 동작 및 소거 동작을 수행할 수 있다. 프로그램 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 데이터를 프로그램 할 것이다. 리드 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.
메모리 장치(100)는 메모리 컨트롤러(200)의 제어에 따라, 설정된 동작 전압으로 프로그램 동작 또는 소거 동작을 수행할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트(300)로부터 데이터와 논리 블록 어드레스(Logical Block Address, LBA)를 입력 받고, 논리 블록 어드레스(LBA)를 메모리 장치(100)에 포함된 데이터가 저장될 메모리 셀들의 주소를 나타내는 물리 블록 어드레스(Physical Block Address, PBA)로 변환할 수 있다. 또한 메모리 컨트롤러(200)는 논리 블록 어드레스(LBA)와 물리 블록 어드레스(PBA) 간의 맵핑(mapping) 관계를 구성하는 맵핑 정보를 버퍼 메모리에 저장할 수 있다.
메모리 컨트롤러(200)는 호스트(300)의 요청(request)에 따라 프로그램 동작, 리드 동작 또는 소거 동작 등을 수행하도록 메모리 장치(100)를 제어할 수 있다. 프로그램 동작 시, 메모리 컨트롤러(200)는 프로그램 커맨드, 물리 블록 어드레스(Physical Block Address, PBA) 및 데이터를 메모리 장치(100)에 제공할 수 있다. 리드 동작 시, 메모리 컨트롤러(200)는 리드 커맨드 및 물리 블록 어드레스(PBA)를 메모리 장치(100)에 제공할 수 있다. 소거 동작 시, 메모리 컨트롤러(200)는 소거 커맨드 및 물리 블록 어드레스(PBA)를 메모리 장치(100)에 제공할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트(300)로부터의 요청 없이, 자체적으로 프로그램 커맨드, 어드레스 및 데이터를 생성하고, 메모리 장치(100)에 전송할 수 있다. 예를 들면, 메모리 컨트롤러(200)는 웨어 레벨링(wear leveling)을 위한 프로그램 동작, 가비지 컬렉션(garbage collection)을 위한 프로그램 동작과 같은 배경(background) 동작들을 수행하기 위해 커맨드, 어드레스 및 데이터를 메모리 장치(100)로 제공할 수 있다.
실시 예에서, 메모리 컨트롤러(200)가 적어도 둘 이상의 메모리 장치(100)들을 제어할 수 있다. 이 경우, 메모리 컨트롤러(200)는 동작 성능의 향상을 위해 메모리 장치(100)들을 인터리빙 방식에 따라 제어할 수 있다.
호스트(300)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (Multi-Media Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 저장 장치(50)와 통신할 수 있다.
도 2는 저장 장치의 전력 소모량을 설명하기 위한 도면이다.
도 2를 참조하면, 도 2의 가로축은 저장 장치의 전원이 턴 온 된 후 경과한 시간(TIME)을 나타낸다. 도 2의 세로축은 저장 장치에 소모된 전력 소모량(Power Consumption)을 나타낸다. 다른 실시 예에서, 도 2의 세로축의 전력 소모량(Power Consumption)은 메모리 장치에 흐르는 전류양일 수 있다. 따라서, 도 2에서, 세로축의 단위는 “mW”또는 “mA”일 수 있다.
저장 장치에서 소모되는 전력 소모량(Power Consumption)은 메모리 컨트롤러가 에러 정정 동작을 수행할 때와 에러 정정 동작을 수행하지 않을 때로 구분되어 결정될 수 있다. 저장 장치가 에러 정정 동작을 수행하지 않는 경우, 저장 장치에 소모되는 전력 소모량(Power Consumption)은 일정 범위 내에서 소모될 수 있다.
실시 예에서, 메모리 컨트롤러가 에러 정정 동작을 수행하지 않는 경우, 저장 장치에 소모되는 전력 소모량(Power Consumption)은 100에서 150사이일 수 있다. 저장 장치에 소모되는 전력량은 평균적으로 100일 수 있으나, 특정 시간(TIME)에 많은 동작을 수행하는 경우, 저장 장치에 소모되는 전력량은 100을 초과할 수 있다. 그러나, 메모리 컨트롤러가 에러 정정 동작을 수행하지 않는 경우, 전력 소모량(Power Consumption)은 150을 초과하지 않을 수 있다. 따라서, 저장 장치는 일정 범위, 즉 100에서 150 사이의 범위 내에서 전력을 소모함으로써 안정적인 동작을 수행할 수 있다.
도 2에서, tx 및 ty 시간을 제외한 시간들에, 저장 장치의 전력 소모량(Power Consumption)이 100에서 150사이로 유지됨으로써, 저장 장치는 안정적으로 동작할 수 있다. 저장 장치가 에러 정정 동작을 수행하지 않는 경우, 전력 소모량(Power Consumption)이 유지되는 범위는 100 내지 150 이외에 다양할 수 있다. 즉, 저장 장치가 에러 정정 동작을 수행하지 않을 때, 전력 소모량(Power Consumption)의 최대값 및 최소값은 다양할 수 있다.
다른 실시 예에서, 저장 장치가 에러 정정 동작을 수행하는 경우, 저장 장치에 소모되는 전력 소모량(Power Consumption)은 150을 초과할 수 있다. 즉, 저장 장치가 수행하는 다른 동작과 달리, 에러 정정 동작에는 많은 양의 전력이 소모될 수 있다. 에러 정정 동작 시, 메모리 컨트롤러에 포함된 펌웨어가 디펜스 알고리즘(Defense Algorithm)을 수행하기 때문에, 많은 양의 전력이 소모될 수 있다. 또한, 저장 장치가 에러 정정 동작을 많이 수행할수록, 저장 장치에는 더 많은 전력이 소모된다.
메모리 장치에 포함된 메모리 셀의 특성상, 메모리 셀에 수행된 프로그램 및 소거 동작의 횟수가 증가할수록 메모리 셀이 열화 될 수 있다. 또는 메모리 셀이 저장하는 비트수가 많을수록 메모리 셀이 더 많이 열화될 수 있다. 즉, 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC) 보다 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC)이 더 많이 열화될 수 있다. 또, 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC) 보다 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC)이 더 많이 열화될 수 있다.
메모리 셀이 열화되는 경우, 메모리 셀에 저장된 데이터에 에러가 발생하는 비율이 증가할 수 있다. 이때, 메모리 셀에 저장된 데이터의 에러를 정정하기 위해, 메모리 컨트롤러는 디펜스 알고리즘(Defense Algorithm)을 수행할 수 있다.
실시 예에서, 메모리 컨트롤러에 포함된 펌웨어가 디펜스 알고리즘(Defense Algorithm)을 수행할 수 있다. 디펜스 알고리즘(Defense Algorithm)에는 에러 정정 알고리즘, 즉 BCH Codes(Bose, Chaudhuri, and Hocquenghem Codes)및 LDPC(Low Density Parity Codes)가 포함될 수 있다.
메모리 장치에 포함된 메모리 셀들이 열화될수록, 메모리 컨트롤러는 디펜스 알고리즘(Defense Algorithm), 즉 에러 정정 동작을 더 자주 수행할 수 있다. 메모리 컨트롤러가 에러 정정 동작을 많이 수행하는 경우, 저장 장치에 소모되는 전력 소모량(Power Consumption)이 증가될 수 있다. 즉, 메모리 컨트롤러가 에러 정정 동작을 많이 수행할수록, 저장 장치에 소모되는 전력 소모량(Power Consumption)도 비례하여 증가할 수 있다.
결과적으로, 메모리 장치에 포함된 메모리 셀들에 수행된 프로그램 및 소거 동작의 횟수가 증가하여 메모리 셀들이 열화되고, 메모리 셀들이 열화됨에 따라 메모리 컨트롤러가 디펜스 알고리즘(Defense Algorithm)을 많이 수행하여, 메모리 컨트롤러가 수행하는 에러 정정 횟수가 증가할 수 있다. 메모리 컨트롤러가 수행하는 에러 정정 횟수가 증가함에 따라, 저장 장치의 전력 소모량(Power Consumption)이 증가될 수 있다.
도 2에서, tx 및 ty 시간은, 메모리 컨트롤러가 에러 정정 동작을 수행한 시간일 수 있다. 따라서, tx 및 ty 시간에서, 저장 장치가 소모하는 전력 소모량(Power Consumption)은 다른 동작을 수행할 때 보다 더 클 수 있다. 결과적으로, 메모리 컨트롤러가 에러 정정 동작을 수행할 때, 저장 장치의 소모량이 클 수 있다.
실시 예에서, 메모리 컨트롤러가 수행하는 에러 정정 횟수가 많아질수록, 저장 장치의 전력 소모량(Power Consumption)이 커질 수 있다. 즉, 메모리 장치에 포함된 메모리 셀들에 수행된 프로그램 및 소거 동작의 횟수가 증가됨에 따라, 더 많은 전력이 소모될 수 있다.
도 3은 도 1의 메모리 컨트롤러의 구성을 설명하기 위한 도면이다.
도 3을 참조하면, 메모리 컨트롤러는 프로그램 소거 카운터(210), 에러 정정부(220), 에러 정정 카운터(230) 및 전력 소모량 예측부(240)를 포함할 수 있다.
프로그램 소거 카운터(210)는 메모리 장치가 수행한 프로그램 및 소거 동작을 카운트할 수 있다. 프로그램 소거 카운터(210)가 카운트한 값은 프로그램 소거 카운트값(PE_COUNT)일 수 있다. 즉, 프로그램 소거 카운터(210)는 메모리 장치가 수행한 프로그램 및 소거 동작을 카운트하여 프로그램 소거 카운트값(PE_COUNT)을 생성할 수 있다.
프로그램 소거 카운터(210)는 메모리 장치에 포함된 메모리 셀들 별로 각각 프로그램 및 소거될 때 마다 카운트된 프로그램 소거 카운트값(PE_COUNT)을 저장할 수 있다. 즉, 프로그램 소거 카운트값(PE_COUNT)은 메모리 셀들이 프로그램 및 소거될 때마다 누적될 수 있다.
구체적으로, 메모리 장치에 포함된 복수의 메모리 셀들은 각각 프로그램 되거나 소거될 수 있다. 프로그램 소거 카운터(210)는 메모리 장치에 포함된 메모리 셀이 프로그램 된 후 소거될 때까지의 한 주기를 “1”로 카운트할 수 있다. 즉, 메모리 장치에 포함된 복수의 메모리 셀들 중 어느 하나가 프로그램 된 후 소거되면, 프로그램 소거 카운터(210)는 프로그램 소거 카운트값(PE_COUNT)을 “1”로 카운트할 수 있다. 이 후, 동일한 메모리 셀이 다시 프로그램 된 후 소거 되면, 프로그램 소거 카운터(210)는 프로그램 소거 카운트값(PE_COUNT)을 “2”로 카운트할 수 있다.
결과적으로, 프로그램 소거 카운터(210)는 메모리 셀에 프로그램 및 소거 동작이 수행된 횟수를 누적하여 카운트할 수 있다. 메모리 셀들 별로 누적된 프로그램 소거 카운트값은 프로그램 소거 카운터(210)에 저장될 수 있다. 저장된 프로그램 소거 카운트값(PE_COUNT)은 전력 소모량 예측부(240)가 호스트(300)로부터 전력 소모량 예측 요청(PCP_REQ)을 수신한 때 또는 메모리 컨트롤러(200) 내부에서 전력 소모량 예측 요청(PCP_REQ)이 있는 경우 전력 소모량 예측부(240)로 출력될 수 있다.
실시 예에서, 프로그램 소거 카운터(210)는 메모리 장치에 포함된 복수의 메모리 셀들 각각의 프로그램 및 소거 동작의 횟수를 카운트할 수 있다. 프로그램 소거 카운터(210)는 메모리 장치에 포함된 복수의 메모리 셀들 별로 카운트 된 프로그램 소거 카운트값(PE_COUNT) 저장할 수 있다. 또는, 프로그램 소거 카운트값(PE_COUNT)은 복수의 메모리 블록들 각각에 포함된 메모리 셀들의 프로그램 소거 카운트값(PE_COUNT)의 평균값일 수 있다. 다른 실시 예에서, 프로그램 소거 카운트값(PE_COUNT)은 메모리 장치에 포함된 복수의 메모리 셀들에 대한 최대 프로그램 소거 카운트 값 및 최소 프로그램 소거 카운트값의 평균값일 수 있다.
다른 실시 예에서, 프로그램 소거 카운터(210)는 메모리 장치에 포함된 복수의 메모리 블록들 별로 프로그램 및 소거 동작의 횟수를 카운트할 수 있다. 복수의 메모리 블록들 별로 카운트된 프로그램 소거 카운트값은 복수의 메모리 블록들 각각에 포함된 복수의 메모리 셀들의 프로그램 소거 카운트값의 평균값일 수 있다. 메모리 블록들 별로 누적된 프로그램 소거 카운트값(PE_COUNT)은 프로그램 소거 카운터(210)에 저장될 수 있다.
다른 실시 예에서, 프로그램 소거 카운터(210)는 메모리 장치에 포함된 복수의 메모리 셀들 각각의 프로그램 소거 카운트값을 합산한 값의 평균값을 프로그램 소거 카운트값(PE_COUNT)으로 결정할 수 있다. 메모리 장치에 포함된 복수의 메모리 셀들의 프로그램 소거 카운트값을 합산한 값의 평균값은 프로그램 소거 카운터(210)에 저장될 수 있다.
에러 정정부(220)는 메모리 장치가 수행한 동작의 에러를 정정할 수 있다. 메모리 장치가 수행한 동작은 프로그램(쓰기), 리드 또는 소거 동작일 수 있다. 특히, 메모리 장치가 리드 동작을 수행할 때, 메모리 장치로부터 리드된 데이터는 에러 데이터일 수 있다. 즉, 메모리 장치에 저장된 데이터와 리드된 데이터가 불일치 할 수 있다. 메모리 장치에 저장된 데이터와 리드된 데이터가 불일치 하는 경우, 에러 정정부(220)는 에러를 정정하기 위한 에러 정정 알고리즘을 수행할 수 있다. 에러 정정 알고리즘은 에러 정정 코드를 포함할 수 있다. 실시 예에서, 에러 정정 알고리즘에는 BCH Codes(Bose, Chaudhuri, and Hocquenghem Codes)및 LDPC(Low Density Parity Codes)가 포함될 수 있다. 에러 정정 알고리즘은 위 실시 예 외에도 다양한 부호들이 포함될 수 있다.
에러 정정부(220)는 에러 정정 정보(ECC_INF)를 에러 정정 카운터(230)에 출력할 수 있다. 에러 정정 정보(ECC_INF)는 에러를 정정 했음을 나타내는 정보를 포함할 수 있다. 구체적으로, 메모리 장치에 수행된 동작이 페일된 경우, 에러 정정부(220)는 에러 정정 동작을 완료한 후 해당 동작이 정정되었음을 나타내는 에러 정정 정보(ECC_INF)를 출력할 수 있다. 에러 정정 정보(ECC_INF)는 메모리 장치가 수행한 동작에 관한 정보 및 메모리 장치가 수행한 동작이 완료될 때까지 에러를 정정한 횟수를 나타내는 정보를 포함할 수 있다.
실시 예에서, 에러 정정부(220)는 메모리 장치가 수행한 동작이 완료되면, 에러 정정 정보(ECC_INF)를 에러 정정 카운터(230)에 출력할 수 있다. 즉, 메모리 장치가 수행하는 하나의 동작을 완료하기 위해 정정된 횟수가 에러 정정 정보(ECC_INF)에 포함될 수 있다.
특히, 메모리 장치에 수행된 프로그램 및 소거 동작의 횟수가 많을수록, 에러 정정부(220)가 데이터를 정정하는 횟수는 많아질 수 있다. 또, 메모리 장치에 리드 동작이 수행될 때, 다른 동작을 수행할 때 보다 에러 정정부(220)가 데이터를 정정하는 횟수는 많아질 수 있다.
에러 정정 카운터(230)는 메모리 장치가 수행한 동작의 에러를 정정하기 위한 에러 정정의 횟수를 카운트할 수 있다. 에러 정정 카운터(230)가 카운트한 값은 에러 정정 카운트값(ECC_COUNT)일 수 있다.
구체적으로, 에러 정정 카운터(230)는 에러 정정부(220)로부터 에러 정정 정보(ECC_INF)를 수신하여 에러 정정 횟수를 카운트할 수 있다. 즉, 에러 정정 카운터(230)는 에러 정정 정보(ECC_INF)를 수신하여, 에러 정정 카운트값(ECC_COUNT)을 생성할 수 있다. 에러 정정 카운터(230)는 카운트된 에러 정정 카운트값(ECC_COUNT)을 저장할 수 있다. 저장된 에러 정정 카운트값(ECC_COUNT)은 전력 소모량 예측부(240)가 호스트(300)로부터 전력 소모량 예측 요청(PCP_REQ)을 수신한 때 또는 메모리 컨트롤러(200) 내부에서 전력 소모량 예측 요청(PCP_REQ)이 있는 경우, 전력 소모량 예측부(240)로 출력될 수 있다.
실시 예에서, 에러 정정 정보(ECC_INF)는 메모리 장치가 수행된 동작이 완료될 때까지의 에러 정정 횟수를 포함하기 때문에, 메모리 장치가 수행하는 동작 마다 에러를 정정한 횟수가 포함될 수 있다. 따라서, 에러 정정 카운터(230)는 에러 정정 정보(ECC_INF)를 수신하여, 에러가 정정된 횟수를 누적하여 카운트할 수 있다. 즉, 에러 정정 정보(ECC_INF)에 포함된 에러 정정 횟수가 누적되어 에러 정정 카운트값(ECC_COUNT)이 생성될 수 있다. 생성된 에러 정정 카운트값(ECC_COUNT)은 에러 정정 카운터(230)에 저장될 수 있다.
전력 소모량 예측부(240)는 예측 시간에 따라 저장 장치의 전력 소모량(Power Consumption)을 예측할 수 있다. 예측 시간은 프로그램 소거 카운터(210)로부터 프로그램 소거 카운트값(PE_COUNT)을 수신한 이후의 시간일 수 있다.
구체적으로, 전력 소모량 예측부(240)는 호스트로부터 전력 소모량 예측 요청(PCP_REQ)을 수신하거나 메모리 컨트롤러(200) 내부에서 전력 소모량 예측 요청(PCP_REQ)이 있는 경우 저장 장치의 전력 소모량(Power Consumption)을 예측할 수 있다. 전력 소모량 예측 요청(PCP_REQ)은 예측 시간에 따라 저장 장치가 소모할 전력량에 대한 예측값인 예측된 전력 소모량(PRE_PC)을 출력하기 위한 요청일 수 있다.
호스트로부터 전력 소모량 예측 요청(PCP_REQ)을 수신하거나 메모리 컨트롤러(200) 내부에서 전력 소모량 예측 요청(PCP_REQ)을 수신하면, 전력 소모량 예측부(240)는 프로그램 소거 카운터(210)로부터 프로그램 소거 카운트값(PE_COUNT)을 수신할 수 있다. 또, 전력 소모량 예측부(240)는 에러 정정 카운터(230)로부터 에러 정정 카운트값(ECC_COUNT)을 수신할 수 있다.
전력 소모량 예측부(240)는 프로그램 소거 카운트값(PE_COUNT) 및 에러 정정 카운트값(ECC_COUNT)을 기초로, 저장 장치가 소모할 전력량을 예측할 수 있다. 전력 소모량 예측부(240)는 기준 테이블을 기초로 전력 소모량(Power Consumption)을 예측할 수 있다. 기준 테이블은 복수의 프로그램 소거 카운트값들 각각에 대응하는 에러 정정 카운트값(ECC_COUNT) 및 전력 소모량(Power Consumption)을 포함할 수 있다. 기준 테이블은 저장 장치의 초기화 단계에서, 전력 소모량 예측부(240)에 저장될 수 있다. 도 5에 대한 설명에서, 기준 테이블에 대해 보다 상세하게 설명한다.
실시 예에서, 전력 소모량 예측부(240)는 프로그램 소거 카운트값(PE_COUNT)을 기초로 카운트될 프로그램 소거 카운트값을 예측하고, 카운트될 프로그램 소거 카운트값에 대응하는 메모리 장치(100) 및 메모리 컨트롤러(200)를 포함하는 저장 장치(50)가 소모할 전력량을 예측할 수 있다. 또는, 전력 소모량 예측부(240)는 프로그램 소거 카운트값(PE_COUNT)을 수신한 시간을 기준 시간으로 설정하고, 기준 시간을 기초로 결정된 예측 시간에 대응하는 메모리 장치 및 메모리 컨트롤러를 포함하는 저장 장치가 소모할 전력량을 예측할 수 있다.
전력 소모량 예측부(240)는 프로그램 소거 카운트값(PE_COUNT)을 수신한 시간을 기준 시간으로 설정할 수 있다. 전력 소모량 예측부(240)는 기준 시간 이후의 시간인 예측 시간에 대응하는 전력 소모량(Power Consumption)을 예측할 수 있다. 즉, 전력 소모량 예측부(240)는 기준 테이블에 포함된 복수의 프로그램 소거 카운트값들 각각에 대응하는 에러 정정 카운트값(ECC_COUNT) 및 전력 소모량(Power Consumption)을 기초로, 기준 시간 이후의 프로그램 소거 카운트값(PE_COUNT)을 예측할 수 있다.
이후 전력 소모량 예측부(240)는 예측된 프로그램 소거 카운트값(PE_COUNT)에 대응하는 전력 소모량(Power Consumption)을 예측 시간에 대응하는 예측된 전력 소모량(PRE_PC)으로 결정할 수 있다. 즉, 전력 소모량 예측부(240)는 현재 저장 장치의 전력 소모량(Power Consumption)을 기초로, 이후 저장 장치에 소모될 전력 소모량(Power Consumption)을 예측하여 호스트로 출력할 수 있다.
전력 소모량 예측부(240)는 프로그램 소거 카운트값(PE_COUNT)을 수신한 후, 프로그램 소거 카운트값(PE_COUNT)을 기준 시간에 대응하는 기준 프로그램 소거 카운트값으로 설정할 수 있다. 기준 시간 이후의 프로그램 소거 카운트값(PE_COUNT)은 기준 프로그램 소거 카운트값보다 크다. 따라서 전력 소모량 예측부(240)는 기준 프로그램 소거 카운트값보다 큰 적어도 하나의 프로그램 소거 카운트값들에 대응하는 전력 소모량(Power Consumption)을 예측 시간과 함께 예측된 전력 소모량(PRE_PC)으로 출력할 수 있다.
전력 소모량 예측부(240)는 전력 소모량 예측 요청(PCP_REQ)에 응답하여 예측된 전력 소모량(PRE_PC)을 출력할 수 있다. 예측된 전력 소모량(PRE_PC)은 예측 시간에 대응하는 저장 장치의 전력 소모량(Power Consumption)일 수 있다. 예측된 전력 소모량(PRE_PC)은 예측 시간에 카운트될 것으로 예측되는 프로그램 소거 카운트값(PE_COUNT)에 대응하는 전력 소모량(Power Consumption)일 수 있다. 전력 소모량 예측부(240)는 전력 소모량(Power Consumption)과 함께 예측되는 에러 정정 카운트값(ECC_COUNT)도 함께 출력할 수 있다.
도 4는 프로그램 소거 카운트값에 대응하는 에러 정정 카운트값을 설명하기 위한 도면이다.
도 4를 참조하면, 도 4의 가로축은 프로그램 소거 카운트값(PE_COUNT)일 수 있다. 프로그램 소거 카운트값(PE_COUNT)은 메모리 장치에 포함된 메모리 셀이 프로그램 된 후 소거 될 때 까지를 “1”로 카운트하여 누적된 값일 수 있다. 도 4의 세로축은 에러 정정 카운트값(ECC_COUNT)일 수 있다. 에러 정정 카운트값(ECC_COUNT)은 에러 정정부(220)로부터 에러 정정 정보(ECC_INF)를 수신하여 카운트된 값일 수 있다. 즉, 에러 정정 카운트값(ECC_COUNT)은 메모리 장치가 동작을 수행할 때, 에러 정정 동작을 수행한 횟수가 누적되어 카운트된 값일 수 있다. 도 4에서, 프로그램 소거 카운트값들은 각각 에러 정정 카운트값(ECC_COUNT)에 대응될 수 있다.
도 4에서, 프로그램 소거 카운트값(PE_COUNT)이 증가할수록 에러 정정 카운트값(ECC_COUNT)은 증가할 수 있다. 메모리 장치에 포함된 메모리 셀의 특성상, 메모리 셀에 수행된 프로그램 및 소거 동작의 횟수가 증가할수록 메모리 셀이 열화 될 수 있다. 또는 메모리 셀이 저장하는 비트수가 많을수록 메모리 셀이 더 많이 열화될 수 있다. 메모리 셀이 열화된다는 것은 메모리 셀에 수행되는 동작에 에러가 발생할 확률이 증가될 수 있음을 의미할 수 있다. 따라서, 도 4는 프로그램 소거 카운트값(PE_COUNT)이 증가할수록, 에러 정정 카운트값(ECC_COUNT)이 증가되는 양상을 보인다.
도 4는 프로그램 소거 카운트값(PE_COUNT)에 대응하는 에러 정정 카운트값(ECC_COUNT)들의 평균값을 나타낼 수 있다. 메모리 장치 별, 메모리 블록 별 또는 메모리 셀 별로, 프로그램 소거 카운트값(PE_COUNT)에 대응하는 에러 정정 카운트값(ECC_COUNT)은 다양할 수 있다.
공통적으로, 프로그램 소거 카운트값(PE_COUNT)이 증가할수록, 에러 정정 카운트값(ECC_COUNT)이 증가될 수 있다. 또, 프로그램 소거 카운트값(PE_COUNT)이 1500 이전일 때는 에러 정정 카운트값(ECC_COUNT)이 크게 증가하지 않다가, 프로그램 소거 카운트값(PE_COUNT)이 1500이 될 때부터 에러 정정 카운트값(ECC_COUNT)이 급격하게 증가할 수 있다. 이는 프로그램 소거 카운트값(PE_COUNT)이 증가됨에 따라, 메모리 셀들의 열화로 인한 에러 정정 동작, 즉 메모리 컨트롤러 내 펌웨어가 수행하는 디펜스 알고리즘(Defense Algorithm)의 수행 횟수가 증가하기 때문에, 에러 정정 카운트값(ECC_COUNT)이 급격하게 증가할 수 있다. 에러 정정 카운트값(ECC_COUNT)이 증가됨에 따라, 저장 장치의 전력 소모량(Power Consumption)이 증가할 수 있다.
결과적으로, 프로그램 소거 카운트값(PE_COUNT)이 증가할수록 에러 정정 카운트값(ECC_COUNT)이 증가할 수 있다. 또, 에러 정정 카운트값(ECC_COUNT)이 증가할수록 저장 장치의 전력 소모량(Power Consumption)이 증가할 수 있다. 즉, 프로그램 소거 카운트값(PE_COUNT)과 에러 정정 카운트값(ECC_COUNT)이 비례 관계를 가지고, 에러 정정 카운트값(ECC_COUNT)과 저장 장치의 전력 소모량(Power Consumption)이 비례 관계를 가지기 때문에, 프로그램 소거 카운트값(PE_COUNT)과 저장 장치의 전력 소모량(Power Consumption)이 비례 관계를 가질 수 있다.
실시 예에서, 프로그램 소거 카운트값(PE_COUNT)이 500일 때, 에러 정정 카운트값(ECC_COUNT)은 50일 수 있다. 프로그램 소거 카운트값(PE_COUNT)이 1000일 때, 에러 정정 카운트값(ECC_COUNT)은 50일 수 있다. 프로그램 소거 카운트값(PE_COUNT)이 1500일 때, 에러 정정 카운트값(ECC_COUNT)은 300일 수 있다. 프로그램 소거 카운트값(PE_COUNT)이 2000일 때, 에러 정정 카운트값(ECC_COUNT)은 400일 수 있다. 프로그램 소거 카운트값(PE_COUNT)이 2500일 때, 에러 정정 카운트값(ECC_COUNT)은 1000일 수 있다. 프로그램 소거 카운트값(PE_COUNT)이 3000일 때, 에러 정정 카운트값(ECC_COUNT)은 3000일 수 있다. 각 프로그램 소거 카운트값(PE_COUNT)에 대응하는 에러 정정 카운트값(ECC_COUNT)은 해당 프로그램 소거 카운트값(PE_COUNT)에 따라 측정된 에러 정정 카운트값(ECC_COUNT)의 평균값일 수 있다.
프로그램 소거 카운트값(PE_COUNT)에 따라 에러 정정 카운트값(ECC_COUNT)이 결정될 수 있기 때문에, 메모리 컨트롤러에 포함된 전력 소모량 예측부(240)는 프로그램 소거 카운트값(PE_COUNT)에 대응하는 에러 정정 카운트값(ECC_COUNT)을 예측하여 저장 장치의 전력 소모량(Power Consumption)을 예측할 수 있다. 즉, 호스트로부터 요청을 수신한 후, 전력 소모량 예측부(240)는 프로그램 소거 카운트부에 저장된 프로그램 소거 카운트값(PE_COUNT)보다 큰 프로그램 소거 카운트값들에 대응하는 에러 정정 카운트값(ECC_COUNT)을 예측하고, 예측된 에러 정정 카운트값(ECC_COUNT)들에 대응하는 전력 소모량(Power Consumption)을 예측할 수 있다.
도 5는 기준 테이블의 일 실시 예를 설명하기 위한 도면이다.
도 4 및 도 5를 참조하면, 도 5는 도 4를 표로 도식화 한 기준 테이블을 나타낸 도면이다. 기준 테이블은 저장 장치의 초기화 동작 시, 메모리 컨트롤러(200)에 저장될 수 있다. 기준 테이블에 포함되는 프로그램 소거 카운트값(PE_COUNT)은 도 5에 포함된 프로그램 소거 카운트값들 외에 다양한 프로그램 소거 카운트값들이 포함될 수 있다.
기준 테이블의 제1 열은 프로그램 소거 카운트값(PE_COUNT), 제2 열은 프로그램 소거 카운트에 대응하는 평균 에러 정정 카운트값(AVECC_COUNT), 제3 열은 평균 에러 정정 카운트값(AVECC_COUNT)에 대응하는 예상 전력 소모량(Anticipation Power Consumption)을 나타낸다. 기준 테이블의 제1 열 및 제2 열은 도 4를 기초로 구성될 수 있다. 즉, 도 4의 프로그램 소거 카운트값들 및 프로그램 소거 카운트값들에 대응하는 에러 정정 카운트값(ECC_COUNT)들로 기준 테이블의 제1 열 및 제2 열이 구성될 수 있다.
프로그램 소거 카운트값(PE_COUNT)은 메모리 장치가 수행한 프로그램 및 소거 동작을 카운트한 값일 수 있다. 프로그램 소거 카운트값(PE_COUNT)은 메모리 장치에 포함된 메모리 셀이 프로그램 된 후 소거 될 때 까지를 “1”로 카운트하여 누적된 값일 수 있다. 도 5의 프로그램 소거 카운트값(PE_COUNT)은 저장 장치의 전원이 턴 온 된 이후 누적된 프로그램 소거 카운트값들일 수 있다. 즉, 프로그램 소거 카운트값들은 시간이 경과함에 따라 그 값이 증가할 수 있다.
실시 예에서, 기준 테이블은 도 4의 프로그램 소거 카운트값들 중 500, 1000, 1500, 2000, 2500 및 3000을 포함할 수 있다. 다른 실시 예에서, 기준 테이블에 포함되는 프로그램 소거 카운트값들은 다양할 수 있다.
평균 에러 정정 카운트값(AVECC_COUNT)은 프로그램 소거 카운트값(PE_COUNT)에 대응하는 값일 수 있다. 평균 에러 정정 카운트값(AVECC_COUNT)은 복수의 메모리 장치들 각각에 포함된 에러 정정부(220)로부터 에러 정정 정보(ECC_INF)를 수신하여 카운트된 값들의 평균값일 수 있다. 즉, 평균 에러 정정 카운트값(AVECC_COUNT)은 메모리 장치가 동작을 수행할 때, 복수의 메모리 장치들이 에러 정정 동작을 수행한 횟수가 누적되어 카운트된 값의 평균값일 수 있다.
도 4 및 도 5를 참조하면, 프로그램 소거 카운트값(PE_COUNT)이 증가할수록 프로그램 소거 카운트값(PE_COUNT)에 대응하는 평균 에러 정정 카운트값(AVECC_COUNT)이 증가할 수 있다. 이는, 메모리 장치에 포함된 메모리 셀의 특성상, 메모리 셀에 수행된 프로그램 및 소거 동작의 횟수가 증가할수록 또는 메모리 셀이 저장하는 비트수가 많을수록 메모리 셀이 열화 될 수 있기 때문이다. 메모리 셀이 열화됨에 따라, 메모리 장치가 수행하는 동작에 에러가 발생할 확률이 높아지므로, 프로그램 소거 카운트값(PE_COUNT)이 증가할수록 평균 에러 정정 카운트값(AVECC_COUNT)은 증가할 수 있다.
실시 예에서, 프로그램 소거 카운트값들 중 500에 대응하는 평균 에러 정정 카운트값(AVECC_COUNT)은 10일 수 있다. 프로그램 소거 카운트값들 중 1000에 대응하는 평균 에러 정정 카운트값(AVECC_COUNT)은 50일 수 있다. 프로그램 소거 카운트값들 중 1500에 대응하는 평균 에러 정정 카운트값(AVECC_COUNT)은 300일 수 있다. 프로그램 소거 카운트값들 중 2000에 대응하는 평균 에러 정정 카운트값(AVECC_COUNT)은 400일 수 있다. 프로그램 소거 카운트값들 중 2500에 대응하는 평균 에러 정정 카운트값(AVECC_COUNT)은 1000일 수 있다. 프로그램 소거 카운트값들 중 3000에 대응하는 평균 에러 정정 카운트값(AVECC_COUNT)은 3000일 수 있다.
제3 열은 평균 에러 정정 카운트값(AVECC_COUNT)에 대응하는 예상 전력 소모량(Anticipation Power Consumption)으로 구성될 수 있다. 예상 전력 소모량(Anticipation Power Consumption)은 저장 장치가 동작을 수행하는데 소모가 예상되는 전력량을 의미할 수 있다. 즉, 메모리 장치 및 메모리 컨트롤러의 동작에 의해 예상되는 전력 소모량을 모두 포함하여, 예상 전력 소모량(Anticipation Power Consumption)이 결정될 수 있다.
저장 장치가 수행하는 동작들 중 에러 정정 동작에 소모되는 전력량이 다른 동작들에 소모되는 전력량 보다 클 수 있다. 따라서, 예상 전력 소모량(Anticipation Power Consumption)은 에러 정정 횟수를 기초로 결정될 수 있다. 프로그램 소거 카운트값(PE_COUNT)이 증가함에 따라, 저장 장치가 수행하는 에러 정정 동작이 자주 수행되고, 에러 정정 동작이 자주 수행됨에 따라, 에러 정정 횟수가 증가하므로, 프로그램 소거 카운트값(PE_COUNT)이 증가함에 따라 예상 전력 소모량(Anticipation Power Consumption)이 증가할 수 있다.
제3 열의 예상 전력 소모량(Anticipation Power Consumption)은 평균 에러 정정 카운트값(AVECC_COUNT)에 따라 결정될 수 있다. 즉, 평균 에러 정정 카운트값(AVECC_COUNT)이 증가함에 따라 저장 장치가 소모할 예상 전력 소모량(Anticipation Power Consumption)이 증가하므로, 평균 에러 정정 카운트값(AVECC_COUNT)이 증가할수록 예상 전력 소모량(Anticipation Power Consumption)도 증가할 수 있다. 또, 평균 에러 정정 카운트값(AVECC_COUNT)이 급격하게 증가하는 경우, 예상 전력 소모량(Anticipation Power Consumption) 또한 급격하게 증가할 수 있다.
평균 에러 정정 카운트값(AVECC_COUNT)들 중 10, 50 및 300에 대응하는 예상 전력 소모량(Anticipation Power Consumption)은 300일 수 있다. 즉, 평균 에러 정정 카운트값(AVECC_COUNT)이 급격하게 증가하지 않는 경우, 저장 장치의 예상 전력 소모량(Anticipation Power Consumption)은 일정값을 유지할 수 있다.
평균 에러 정정 카운트값(AVECC_COUNT)들 중 400에 대응하는 예상 전력 소모량(Anticipation Power Consumption)은 350일 수 있다. 평균 에러 정정 카운트값(AVECC_COUNT)들 중 1000에 대응하는 예상 전력 소모량(Anticipation Power Consumption)은 370일 수 있다. 평균 에러 정정 카운트값(AVECC_COUNT)들 중 3000에 대응하는 예상 전력 소모량(Anticipation Power Consumption)은 400일 수 있다. 즉, 평균 에러 정정 카운트값(AVECC_COUNT)이 급격하게 증가하는 경우, 예상 전력 소모량(Anticipation Power Consumption)이 증가할 수 있다.
도 6은 기준 테이블의 다른 실시 예를 설명하기 위한 도면이다.
도 4, 도 5 및 도 6을 참조하면, 도 6은 도 5의 기준 테이블과 달리, 시간(TIME)을 기초로 도 4를 표로 도식화 한 기준 테이블을 나타낸 도면이다. 기준 테이블은 저장 장치의 초기화 동작 시, 메모리 컨트롤러(200)에 저장될 수 있다. 기준 테이블은 저장 장치의 초기화 동작 시, 메모리 컨트롤러에 저장될 수 있다. 기준 테이블에 포함되는 시간(TIME)은 도 6에 시간(TIME)들 외에 다양한 시간들이 포함될 수 있다.
기준 테이블의 제1 열은 시간(TIME), 제2 열은 시간(TIME)에 대응하는 평균 에러 정정 카운트값(AVECC_COUNT), 제3 열은 평균 에러 정정 카운트값(AVECC_COUNT)에 대응하는 예상 전력 소모량(Anticipation Power Consumption)을 나타낸다. 기준 테이블의 제1 열 및 제2 열은 도 4를 기초로 구성될 수 있다. 즉, 도 4의 프로그램 소거 카운트값들에 대응하는 시간(TIME) 및 프로그램 소거 카운트값들에 대응하는 에러 정정 카운트값(ECC_COUNT)들로 기준 테이블의 제1 열 및 제2 열이 구성될 수 있다.
전력 소모량 예측부(240)는 호스트로부터 전력 소모량 예측 요청(PCP_REQ)을 수신하거나 또는 메모리 컨트롤러(200) 내부에서 전력 소모량 예측 요청(PCP_REQ)을 수신한 후, 프로그램 소거 카운터(210)로부터 프로그램 소거 카운트값(PE_COUNT)을 수신할 수 있다. 즉, 전력 소모량 예측부(240)는 전력 소모량 예측 요청(PCP_REQ)에 응답하는 예측된 전력 소모량(PRE_PC)은 출력하기 위해, 프로그램 소거 카운터(210)로부터 프로그램 소거 카운트값(PE_COUNT)을 수신할 수 있다.
전력 소모량 예측부(240)는 프로그램 소거 카운터(210)로부터 프로그램 소거 카운트값(PE_COUNT)을 수신하면, 프로그램 소거 카운트값(PE_COUNT)을 수신한 시간을 저장할 수 있다. 프로그램 소거 카운트값(PE_COUNT)을 수신한 시간은 기준 시간일 수 있다. 기준 시간은 전력 소모량 예측부(240)에 저장될 수 있다.
실시 예에서, 전력 소모량 예측부(240)는 저장 장치의 전원이 턴 온 될 때의 시간을 저장할 수 있다. 이후 전력 소모량 예측부(240)는 프로그램 소거 카운트값(PE_COUNT)을 수신한 시간을 저장할 수 있다. 프로그램 소거 카운트값(PE_COUNT)을 수신한 시간은 기준 시간일 수 있다. 즉, 기준 시간은 저장 장치의 전원이 턴 온 된 이후, 전력 소모량 예측부(240)가 프로그램 소거 카운트값(PE_COUNT)을 수신할 때까지의 시간일 수 있다. 결과적으로, 전력 소모량 예측부(240)는 저장 장치의 전원이 턴 온 된 때부터 프로그램 소거 카운트값(PE_COUNT)을 수신한 시점까지의 시간을 계산하여 기준 시간으로 설정하고 저장할 수 있다.
기준 테이블에서 기준 시간은 제1 기준 시간(t_ref1)인 것으로 가정한다. 즉, 전력 소모량 예측부(240)가 프로그램 소거 카운터(210)를 수신한 시간(TIME)은 제1 기준 시간(t_ref1)일 수 있다. 따라서, 전력 소모량 예측부(240)는 제1 기준 시간(t_ref1)을 기준 시간으로 설정할 수 있다. 제1 기준 시간(t_ref1)은 저장 장치의 전원이 턴 온 된 후, 전력 소모량 예측부(240)가 프로그램 소거 카운트값(PE_COUNT)을 수신한 시점까지의 시간일 수 있다.
도 6에서, 전력 소모량 예측부(240)는 제1 기준 시간(t_ref1)에 프로그램 소거 카운트값(PE_COUNT) “1500”을 수신한 것으로 가정한다. 전력 소모량 예측부(240)는 제1 기준 시간(t_ref1)을 기준 시간으로 설정할 수 있다. 제1 기준 시간(t_ref1)은 저장 장치의 전원이 턴 온 된 후, 전력 소모량 예측부(240)가 프로그램 소거 카운트값(PE_COUNT)을 수신한 시점까지의 시간일 수 있다.
실시 예에서, 기준 테이블은 기준 시간 및 예측 시간을 포함할 수 있다.
도 6에서 기준 시간은 제1 기준 시간(t_ref1), 기준 시간으로부터 예측된 예측 시간은 t_ref1-2*ta, t_ref1-ta, t_ref1+ta, t_ref1+2*ta, t_ref1+3*ta 일 수 있다. 즉, 도 4의 프로그램 소거 카운트값을 시간(TIME)에 대응 시키고, 시간(TIME)에 대응하는 평균 에러 정정 카운트값(AVECC_COUNT)이 기준 테이블에 포함될 수 있다.
실시 예에서, 예측 시간 사이의 구간의 크기는 프로그램 소거 카운트값을 기초로 결정될 수 있다.
구체적으로, 도 6의 기준 테이블에서 제1 기준 시간(t_ref1)에 대응하는 기준 프로그램 소거 카운트값은 1500이고, 기준 프로그램 소거 카운트값보다 작은 프로그램 소거 카운트값(PE_COUNT)은 500 및 1000이다. 따라서, 기준 프로그램 소거 카운트값보다 작은 프로그램 소거 카운트값(PE_COUNT)은 2개이다.
기준 테이블 내 기준 프로그램 소거 카운트값보다 작은 프로그램 소거 카운트값들이 2개이므로, 프로그램 소거 카운트값들 사이의 구간의 크기는 기준 시간을 “3”으로 나눈값일 수 있다. 따라서, 전원이 턴 온 된 때부터 프로그램 소거 카운트값(PE_COUNT)이 500이 될 때까지의 시간, 프로그램 소거 카운트값(PE_COUNT)이 500에서 1000이 될 때까지의 시간 및 프로그램 소거 카운트값(PE_COUNT)이 1000에서 기준 프로그램 소거 카운트값인 1500이 될 때까지의 구간의 크기가 결정될 수 있다.
프로그램 소거 카운트값들 사이의 구간의 크기가 결정되면, 전력 소모량 예측부(240)는 기준 테이블에 포함된 복수의 프로그램 소거 카운트값들에 대응하는 예측 시간을 결정할 수 있다. 실시 예에서, 프로그램 소거 카운트값들 사이의 구간의 크기는 ta일 수 있다.
따라서, 프로그램 소거 카운트값(PE_COUNT) 500에 대응하는 시간(TIME)은 t_ref1-2*ta, 프로그램 소거 카운트값(PE_COUNT) 1000에 대응하는 시간(TIME)은 t_ref1-ta, 프로그램 소거 카운트값(PE_COUNT) 2000에 대응하는 시간(TIME)은 t_ref1+ta, 프로그램 소거 카운트값(PE_COUNT) 2500에 대응하는 시간(TIME)은 t_ref1+2*ta, 프로그램 소거 카운트값(PE_COUNT) 3000에 대응하는 시간(TIME)은 t_ref1+3*ta일 수 있다. 즉, 기준 시간을 기초로, 사용자의 사용 패턴을 판단하여, 이후 사용자의 사용 시간, 즉 예측 시간에 따른 전력 소모량을 예측할 수 있다.
평균 에러 정정 카운트값(AVECC_COUNT)은 시간(TIME)에 대응하는 값일 수 있다. 평균 에러 정정 카운트값(AVECC_COUNT)은 복수의 메모리 장치들 각각에 포함된 에러 정정부(220)로부터 에러 정정 정보(ECC_INF)를 수신하여 카운트된 값들의 평균값일 수 있다. 즉, 평균 에러 정정 카운트값(AVECC_COUNT)은 메모리 장치가 동작을 수행할 때, 복수의 메모리 장치들이 에러 정정 동작을 수행한 횟수가 누적되어 카운트된 값의 평균값일 수 있다.
도 4 및 도 6을 참조하면, 시간(TIME)이 증가할수록 시간(TIME)에 대응하는 평균 에러 정정 카운트값(AVECC_COUNT)이 증가할 수 있다. 이는, 메모리 장치에 포함된 메모리 셀의 특성상, 시간(TIME)이 흐를수록 셀이 열화 될 수 있기 때문이다. 메모리 셀이 열화됨에 따라, 메모리 장치가 수행하는 동작에 에러가 발생할 확률이 높아지므로, 시간(TIME)이 증가할수록 평균 에러 정정 카운트값(AVECC_COUNT)은 증가할 수 있다.
실시 예에서, 예측 시간들 중 t_ref1-2*ta에 대응하는 평균 에러 정정 카운트값(AVECC_COUNT)은 10일 수 있다. 예측 시간들 중 t_ref1-ta에 대응하는 평균 에러 정정 카운트값(AVECC_COUNT)은 50일 수 있다. 제1 기준 시간(t_ref1)에 대응하는 평균 에러 정정 카운트값(AVECC_COUNT)은 300일 수 있다. 예측 시간들 중 t_ref1+ta에 대응하는 평균 에러 정정 카운트값(AVECC_COUNT)은 400일 수 있다. 예측 시간들 중 t_ref1+2*ta에 대응하는 평균 에러 정정 카운트값(AVECC_COUNT)은 1000일 수 있다. 예측 시간들 중 t_ref1+3*ta에 대응하는 평균 에러 정정 카운트값(AVECC_COUNT)은 3000일 수 있다.
제3 열은 평균 에러 정정 카운트값(AVECC_COUNT)에 대응하는 예상 전력 소모량(Anticipation Power Consumption)으로 구성될 수 있다. 예상 전력 소모량(Anticipation Power Consumption)은 저장 장치가 동작을 수행하는데 소모가 예상되는 전력량을 의미할 수 있다. 즉, 메모리 장치 및 메모리 컨트롤러의 동작에 의해 예상되는 전력 소모량을 모두 포함하여, 예상 전력 소모량(Anticipation Power Consumption)이 결정될 수 있다.
저장 장치가 수행하는 동작들 중 에러 정정 동작에 소모되는 전력량이 다른 동작들에 소모되는 전력량 보다 클 수 있다. 따라서, 예상 전력 소모량(Anticipation Power Consumption)은 에러 정정 횟수를 기초로 결정될 수 있다. 전원이 턴온된 후 시간(TIME)이 경과할수록, 저장 장치가 수행하는 에러 정정 동작이 자주 수행되고, 에러 정정 동작이 자주 수행됨에 따라, 에러 정정 횟수가 증가하므로, 전원이 턴온된 후 시간(TIME)이 경과함에 따라 예상 전력 소모량(Anticipation Power Consumption)이 증가할 수 있다.
제3 열의 예상 전력 소모량(Anticipation Power Consumption)은 평균 에러 정정 카운트값(AVECC_COUNT)에 따라 결정될 수 있다. 즉, 평균 에러 정정 카운트값(AVECC_COUNT)이 증가함에 따라 저장 장치가 소모할 예상 전력 소모량(Anticipation Power Consumption)이 증가하므로, 평균 에러 정정 카운트값(AVECC_COUNT)이 증가할수록 예상 전력 소모량(Anticipation Power Consumption)도 증가할 수 있다. 또, 평균 에러 정정 카운트값(AVECC_COUNT)이 급격하게 증가하는 경우, 예상 전력 소모량(Anticipation Power Consumption) 또한 급격하게 증가할 수 있다.
평균 에러 정정 카운트값(AVECC_COUNT)들 중 10, 50 및 300에 대응하는 예상 전력 소모량(Anticipation Power Consumption)은 300일 수 있다. 즉, 평균 에러 정정 카운트값(AVECC_COUNT)이 급격하게 증가하지 않는 경우, 저장 장치의 예상 전력 소모량(Anticipation Power Consumption)은 일정값을 유지할 수 있다.
평균 에러 정정 카운트값(AVECC_COUNT)들 중 400에 대응하는 예상 전력 소모량(Anticipation Power Consumption)은 350일 수 있다. 평균 에러 정정 카운트값(AVECC_COUNT)들 중 1000에 대응하는 예상 전력 소모량(Anticipation Power Consumption)은 370일 수 있다. 평균 에러 정정 카운트값(AVECC_COUNT)들 중 3000에 대응하는 예상 전력 소모량(Anticipation Power Consumption)은 400일 수 있다. 즉, 평균 에러 정정 카운트값(AVECC_COUNT)이 급격하게 증가하는 경우, 예상 전력 소모량(Anticipation Power Consumption)이 증가할 수 있다.
전력 소모량 예측부(240)는 호스트의 전력 소모량 예측 요청(PCP_REQ) 또는 메모리 컨트롤러(200) 내부에서 전력 소모량 예측 요청(PCP_REQ)에 응답하여 예측된 전력 소모량(PRE_PC)을 출력할 수 있다. 전력 소모량 예측부(240)는 예측 시간과 함께 예측된 전력 소모량(PRE_PC)을 호스트로 출력할 수 있다.
실시 예에서, 에러 정정 카운터(230)에서 카운트된 에러 정정 카운트값(ECC_COUNT)이 기준 테이블 내 기준 프로그램 소거 카운트값에 대응하는 평균 에러 정정 카운트값(AVECC_COUNT)과 일치 또는 일정 범위 내에 있다고 가정하면, 전력 소모량 예측부(240)는 기준 테이블에 기초하여, 예측 시간 및 예측 시간에 대응하는 예상 전력 소모량(Anticipation Power Consumption)을 호스트로 출력할 수 있다.
전력 소모량 예측부(240)는 기준 시간을 기초로 적어도 하나의 예측 시간에 대응하는 예측된 전력 소모량(PRE_PC)을 호스트로 출력할 수 있다. 실시 예에서, 전력 소모량 예측부(240)는 예측 시간 t_ref1+ta 및 예측 시간 t_ref1+ta에 대응하는 예상 전력 소모량(Anticipation Power Consumption) 350, 예측 시간 t_ref1+2*ta 및 예측 시간 t_ref1+2*ta에 대응하는 예상 전력 소모량(Anticipation Power Consumption) 370, 예측 시간 t_ref1+3*ta 및 예측 시간 t_ref1+3*ta에 대응하는 예상 전력 소모량(Anticipation Power Consumption) 400 중 적어도 하나를 호스트로 출력할 수 있다.
도 7은 저장 장치의 성능에 따라 결정되는 에러 정정 카운트값을 설명하기 위한 도면이다.
도 4 및 도 7을 참조하면, 도 7의 가로축은 프로그램 소거 카운트값(PE_COUNT)일 수 있다. 프로그램 소거 카운트값(PE_COUNT)은 메모리 장치에 포함된 메모리 셀이 프로그램 된 후 소거 될 때 까지를 “1”로 카운트하여 누적된 값일 수 있다. 도 7의 세로축은 에러 정정 카운트값(ECC_COUNT)일 수 있다. 에러 정정 카운트값(ECC_COUNT)은 에러 정정부(220)로부터 에러 정정 정보(ECC_INF)를 수신하여 카운트된 값일 수 있다. 즉, 에러 정정 카운트값(ECC_COUNT)은 메모리 장치가 동작을 수행할 때, 에러 정정 동작을 수행한 횟수가 누적되어 카운트된 값일 수 있다. 도 7에서, 프로그램 소거 카운트값들은 각각 에러 정정 카운트값(ECC_COUNT)에 대응될 수 있다.
도 4 및 도 7에서, 복수의 프로그램 소거 카운트값들에 각각 대응하는 에러 정정 카운트값(ECC_COUNT)은 실험적으로 측정된 에러 정정 카운트값(ECC_COUNT)들의 평균값일 수 있다. 따라서, 저장 장치의 성능에 따라, 복수의 프로그램 소거 카운트값들에 각각 대응하는 에러 정정 카운트값(ECC_COUNT)은 달라질 수 있다. 즉, 저장 장치의 성능에 따라 에러 정정 카운트값(ECC_COUNT)이 달라질 수 있다.
도 7의 A 및 B를 제외하고 도 7은 도 4와 동일하므로, 이하 도 7의 A 및 B에 대해서 설명하도록 한다.
도 7의 A 및 B는 에러 정정 카운터(230)에서 카운트된 에러 정정 카운트값(ECC_COUNT) 및 기준 테이블 내 기준 프로그램 소거 카운트값에 대응하는 에러 정정 카운트값(ECC_COUNT)이 일치하지 않거나 일정 범위 내에 있지 않는 경우를 나타낸다. 이 경우, 전력 소모량 예측부(240)는 기준 테이블에 포함된 복수의 프로그램 소거 카운트값들 중 적어도 하나에 대응하는 에러 정정 카운트값(ECC_COUNT) 및 전력 소모량(Power Consumption)을 보정하여 수정 테이블을 생성할 수 있다.
도 7의 A는 프로그램 소거 카운터(210)로부터 수신된 프로그램 소거 카운트값(PE_COUNT)이 1500이고, 에러 정정 카운터(230)로부터 수신된 에러 정정 카운트값(ECC_COUNT)이 50일 때를 나타낸다. 즉, 도 7의 A는 에러 정정 카운터(230)에서 카운트된 에러 정정 카운트값(ECC_COUNT) 및 기준 테이블 내 기준 프로그램 소거 카운트값에 대응하는 에러 정정 카운트값(ECC_COUNT)이 일치하지 않는 경우일 수 있다.
기준 테이블에서, 기준 프로그램 소거 카운트값 1500에 대응하는 에러 정정 카운트값(ECC_COUNT)이 300임에도, 에러 정정 카운터(230)로부터 수신된 에러 정정 카운트값(ECC_COUNT)은 50일 수 있다. 즉, 저장 장치의 성능에 따라, 동일한 프로그램 소거 카운트값(PE_COUNT)에 대해 에러 정정 카운트값(ECC_COUNT)이 작을 수 있다. 에러 정정 카운트값(ECC_COUNT)이 작다는 것은 동일한 프로그램 및 소거 동작이 메모리 장치에 수행되었지만, 에러 정정 동작이 상대적으로 적게 수행되었음을 의미할 수 있다.
에러 정정 동작이 적게 수행되는 경우, 전력 소모량 예측부(240)는 기준 테이블을 보정하여 수정 테이블을 생성할 수 있다. 또는, 수정 테이블의 생성 없이, 전력 소모량 예측부(240)가 보정된 전력 소모량(Power Consumption)을 예측된 전력 소모량(PRE_PC)으로 출력할 수 있다. 에러 정정 동작이 적게 수행되는 경우에 생성된 수정 테이블은 도 8을 통해 보다 상세하게 설명한다.
도 7의 B는 프로그램 소거 카운터(210)로부터 수신된 프로그램 소거 카운트값(PE_COUNT)이 1000이고, 에러 정정 카운터(230)로부터 수신된 에러 정정 카운트값(ECC_COUNT)이 300일 때를 나타낸다. 즉, 도 7의 B는 에러 정정 카운터(230)에서 카운트된 에러 정정 카운트값(ECC_COUNT) 및 기준 테이블 내 기준 프로그램 소거 카운트값에 대응하는 에러 정정 카운트값(ECC_COUNT)이 일치하지 않는 경우일 수 있다.
기준 테이블에서, 기준 프로그램 소거 카운트값 1000에 대응하는 에러 정정 카운트값(ECC_COUNT)이 50임에도, 에러 정정 카운터(230)로부터 수신된 에러 정정 카운트값(ECC_COUNT)은 300일 수 있다. 즉, 저장 장치의 성능에 따라, 동일한 프로그램 소거 카운트값(PE_COUNT)에 대해 에러 정정 카운트값(ECC_COUNT)이 클 수 있다. 에러 정정 카운트값(ECC_COUNT)이 크다는 것은 동일한 프로그램 및 소거 동작이 메모리 장치에 수행되었지만, 에러 정정 동작이 상대적으로 많이 수행되었음을 의미할 수 있다.
에러 정정 동작이 많이 수행되는 경우, 전력 소모량 예측부(240)는 기준 테이블을 보정하여 수정 테이블을 생성할 수 있다. 또는, 수정 테이블의 생성 없이, 전력 소모량 예측부(240)가 보정된 전력 소모량(Power Consumption)을 예측된 전력 소모량(PRE_PC)으로 출력할 수 있다. 에러 정정 동작이 많이 수행되는 경우에 생성된 수정 테이블은 도 9를 통해 보다 상세하게 설명한다.
도 8은 기준 테이블을 기초로 생성된 수정 테이블의 일 실시 예를 설명하기 위한 도면이다.
도 8을 참조하면, 도 8의 (a)는 호스트의 전력 소모량 예측 요청(PCP_REQ) 또는 메모리 컨트롤러(200) 내부에서 전력 소모량 예측 요청(PCP_REQ)에 따라 설정된 기준 시간과 예측 시간을 포함하는 시간(TIME) 및 기준 시간과 예측 시간에 대응하는 에러 정정 카운트값(ECC_COUNT)과 전력 소모량(Power Consumption)을 보정하여 생성된 수정 테이블을 도시한다. 도 8의 (b)는 프로그램 소거 카운트값(PE_COUNT)에 대응하는 에러 정정 카운트값(ECC_COUNT) 및 전력 소모량(Power Consumption)을 보정하여 생성된 수정 테이블을 도시한다.
도 8의 (a)에서 기준 시간은 t_ref1일 수 있다. 실시 예에서, 기준 시간은 전원이 온 된 이후 전력 소모량 예측부(240)가 프로그램 소거 카운터(210)로부터 프로그램 소거 카운트값(PE_COUNT)을 수신한 시간(TIME)일 수 있다. 전력 소모량 예측부(240)가 프로그램 소거 카운터(210)로부터 프로그램 소거 카운트값(PE_COUNT)을 수신하면, 해당 프로그램 소거 카운트값(PE_COUNT)에 대응하는 시간을 기준 시간으로 설정할 수 있다.
도 8의 (a)의 수정 테이블에서, 기준 시간에 대응하는 에러 정정 카운트값(ECC_COUNT)은 에러 정정 카운터(230)에서 카운트된 에러 정정 카운트값(ECC_COUNT)으로 보정될 수 있다.
도 6의 기준 테이블 내 기준 시간에 대응하는 에러 정정 카운트값(ECC_COUNT)과 에러 정정 카운터(230)에서 카운트된 에러 정정 카운트값(ECC_COUNT)이 일치하지 않으므로, 실제 카운트된 에러 정정 카운트값(ECC_COUNT), 즉 에러 정정 카운터(230)에서 카운트된 에러 정정 카운트값(ECC_COUNT)으로 기준 시간에 대응하는 에러 정정 카운트값(ECC_COUNT)이 보정될 수 있다.
실시 예에서, 에러 정정 카운터(230)로부터 수신된 에러 정정 카운트값(ECC_COUNT)이 50이므로, 기준 시간 t_ref1에 대응하는 에러 정정 카운트값(ECC_COUNT)은 50으로 보정될 수 있다.
또, 수정 테이블에서, 기준 시간에 대응하는 전력 소모량(Power Consumption)은 기준 테이블 내 에러 정정 카운터(230)에서 카운트된 에러 정정 카운트값(ECC_COUNT)에 대응하는 예상 전력 소모량(Anticipation Power Consumption)으로 보정될 수 있다. 즉, 에러 정정 카운트값(ECC_COUNT)을 기초로 전력 소모량(Power Consumption)이 결정될 수 있기 때문에, 보정된 에러 정정 카운트값에 대응하는 전력 소모량(Power Consumption)은 기준 테이블을 참조하여 보정될 수 있다.
실시 예에서, 기준 시간에 대응하는 에러 정정 카운트값(ECC_COUNT)이 50으로 보정되었고, 기준 테이블 내 에러 정정 카운트값(ECC_COUNT) 50에 대응하는 예상 전력 소모량(Anticipation Power Consumption)은 300이므로, 기준 시간에 대응하는 예상 전력 소모량은 300으로 보정될 수 있다.
기준 시간에 대응하는 보정된 에러 정정 카운트값 및 보정된 전력 소모량(Power Consumption)에 기초하여, 적어도 하나의 예측 시간에 대응하는 에러 정정 카운트값(ECC_COUNT) 및 전력 소모량(Power Consumption)이 보정될 수 있다.
실시 예에서, 기준 테이블 내 보정된 에러 정정 카운트값 50 보다 큰 에러 정정 카운트값(ECC_COUNT)은 300, 400, 1000, 3000일 수 있다. 보정된 에러 정정 카운트값 보다 큰 에러 정정 카운트값(ECC_COUNT)들은 예측 시간에 각각 대응하는 값들로 보정될 수 있다.
따라서, 예측 시간 t_ref1+ta에 대응하는 에러 정정 카운트값(ECC_COUNT)은 300, 예측 시간 t_ref1+2*ta에 대응하는 에러 정정 카운트값(ECC_COUNT)은 400, 예측 시간 t_ref1+3*ta에 대응하는 에러 정정 카운트값(ECC_COUNT)은 1000으로 각각 보정될 수 있다.
예측 시간에 대응하는 에러 정정 카운트값(ECC_COUNT)들이 보정되면, 보정된 에러 정정 카운트값들에 각각 대응하는 전력 소모량(Power Consumption)이 보정될 수 있다. 전력 소모량(Power Consumption)은 에러 정정 카운트값(ECC_COUNT)에 따라 결정되기 때문에, 기준 테이블을 참조하여, 보정된 에러 정정 카운트값들에 각각 대응하는 전력 소모량(Power Consumption)이 보정될 수 있다.
실시 예에서, 보정된 에러 정정 카운트값 300에 대응하는 전력 소모량(Power Consumption)은 300, 보정된 에러 정정 카운트값 400에 대응하는 전력 소모량(Power Consumption)은 350, 보정된 에러 정정 카운트값 1000에 대응하는 전력 소모량(Power Consumption)은 370으로 보정될 수 있다.
보정된 에러 정정 카운트값들에 각각 대응하는 전력 소모량(Power Consumption)이 보정되면, 수정 테이블의 생성이 완료될 수 있다.
수정 테이블이 생성 되면, 전력 소모량 예측부(240)는 예측 시간 및 예측 시간에 대응하는 전력 소모량(Power Consumption)을 출력할 수 있다. 즉, 전력 소모량 예측부(240)는 전력 소모량 예측 요청(PCP_REQ)에 응답하여, 예측 시간 t_ref1+ta, t_ref1+2*ta 및 t_ref1+3*ta 중 적어도 하나의 예측 시간 및 예측 시간에 대응하는 전력 소모량(Power Consumption)을 출력할 수 있다.
실시 예에서, 전력 소모량 예측부(240)는 예측 시간 t_ref1+ta에 저장 장치에 소모되는 전력 소모량(Power Consumption)은 300, 예측 시간 t_ref1+2*ta에 저장 장치에 소모되는 전력 소모량(Power Consumption)은 350, 예측 시간 t_ref1+3*ta에 저장 장치에 소모되는 전력 소모량(Power Consumption)은 370이 될 것을 예상하여 호스트로 예측된 전력 소모량(PRE_PC)을 출력할 수 있다. 예측된 전력 소모량(PRE_PC)은 예측 시간에 대응하는 전력 소모량(Power Consumption)일 수 있다.
도 8의 (b)에서, 전력 소모량 예측부(240)는 프로그램 소거 카운터(210)로부터 수신된 프로그램 소거 카운트값에 대응하는 에러 정정 카운트값(ECC_COUNT) 및 전력 소모량(Power Consumption)을 보정하여 수정 테이블을 생성할 수 있다. 수정 테이블은 기준 시간 및 예측 시간을 포함하여 생성되거나 또는 기준 시간 및 예측 시간을 제외하고 생성될 수 있다.
구체적으로, 수정 테이블에서, 프로그램 소거 카운터(210)로부터 수신된 프로그램 소거 카운트값에 대응하는 에러 정정 카운트값(ECC_COUNT)은 에러 정정 카운터(230)에서 카운트된 에러 정정 카운트값(ECC_COUNT)으로 보정될 수 있다. 도 5의 기준 테이블 내 프로그램 소거 카운터(210)로부터 수신된 프로그램 소거 카운트값에 대응하는 평균 에러 정정 카운트값(AVECC_COUNT)과 에러 정정 카운터(230)에서 카운트된 에러 정정 카운트값(ECC_COUNT)이 일치하지 않으므로, 실제 카운트된 에러 정정 카운트값(ECC_COUNT), 즉 에러 정정 카운터(230)에서 카운트된 에러 정정 카운트값(ECC_COUNT)으로 기준 프로그램 소거 카운트값에 대응하는 에러 정정 카운트값(ECC_COUNT)이 보정될 수 있다.
실시 예에서, 에러 정정 카운터(230)로부터 수신된 에러 정정 카운트값(ECC_COUNT)이 50이므로, 기준 프로그램 소거 카운트값 1500에 대응하는 에러 정정 카운트값(ECC_COUNT)은 50으로 보정될 수 있다.
또, 수정 테이블에서, 프로그램 소거 카운터(210)로부터 수신된 프로그램 소거 카운트값에 대응하는 전력 소모량(Power Consumption)은 도 5의 기준 테이블 내 에러 정정 카운터(230)에서 카운트된 에러 정정 카운트값(ECC_COUNT)에 대응하는 예상 전력 소모량(Anticipation Power Consumption)으로 보정될 수 있다. 즉, 에러 정정 카운트값(ECC_COUNT)을 기초로 전력 소모량(Power Consumption)이 결정될 수 있기 때문에, 보정된 에러 정정 카운트값에 대응하는 전력 소모량(Power Consumption)은 기준 테이블을 참조하여 보정될 수 있다.
실시 예에서, 프로그램 소거 카운트값에 대응하는 에러 정정 카운트값(ECC_COUNT)이 50으로 보정되었고, 도 5의 기준 테이블 내 에러 정정 카운트값(ECC_COUNT) 50에 대응하는 전력 소모량(Power Consumption)은 300이므로, 기준 프로그램 소거 카운트값에 대응하는 전력 소모량은 300으로 보정될 수 있다.
기준 프로그램 소거 카운트값에 대응하는 보정된 에러 정정 카운트값 및 보정된 전력 소모량(Power Consumption)에 기초하여, 적어도 하나의 카운트될 프로그램 소거 카운트값에 대응하는 에러 정정 카운트값(ECC_COUNT) 및 전력 소모량(Power Consumption)이 보정될 수 있다. 전력 소모량 예측부(240)는 적어도 하나의 카운트될 프로그램 소거 카운트값들에 각각 대응하는 에러 정정 카운트값(ECC_COUNT) 및 전력 소모량(Power Consumption)을 보정할 수 있다.
실시 예에서, 기준 테이블 내 보정된 에러 정정 카운트값 50 보다 큰 에러 정정 카운트값(ECC_COUNT)은 300, 400, 1000, 3000일 수 있다. 보정된 에러 정정 카운트값 보다 큰 에러 정정 카운트값(ECC_COUNT)들은 기준 프로그램 소거 카운트값보다 큰 프로그램 소거 카운트값들에 각각 대응하는 값들로 보정될 수 있다. 따라서, 기준 프로그램 소거 카운트값보다 큰 프로그램 소거 카운트값들 중 프로그램 소거 카운트값(PE_COUNT) 2000에 대응하는 에러 정정 카운트값(ECC_COUNT)은 300, 프로그램 소거 카운트값(PE_COUNT) 2500에 대응하는 에러 정정 카운트값(ECC_COUNT)은 400, 프로그램 소거 카운트값(PE_COUNT) 3000에 대응하는 에러 정정 카운트값(ECC_COUNT)은 1000으로 각각 보정될 수 있다.
기준 프로그램 소거 카운트값보다 큰 프로그램 소거 카운트값들에 대응하는 에러 정정 카운트값(ECC_COUNT)들이 보정되면, 보정된 에러 정정 카운트값들에 각각 대응하는 전력 소모량(Power Consumption)이 보정될 수 있다. 전력 소모량(Power Consumption)은 에러 정정 카운트값(ECC_COUNT)에 따라 결정되기 때문에, 기준 테이블을 참조하여, 보정된 에러 정정 카운트값들에 각각 대응하는 전력 소모량(Power Consumption)이 보정될 수 있다. 실시 예에서, 보정된 에러 정정 카운트값 300에 대응하는 전력 소모량(Power Consumption)은 300, 보정된 에러 정정 카운트값 400에 대응하는 전력 소모량(Power Consumption)은 350, 보정된 에러 정정 카운트값 1000에 대응하는 전력 소모량(Power Consumption)은 370으로 보정될 수 있다.
보정된 에러 정정 카운트값들에 각각 대응하는 전력 소모량(Power Consumption)이 보정되면, 수정 테이블의 생성이 완료될 수 있다.
기준 테이블 내 프로그램 소거 카운트값들에 각각 대응하는 전력 소모량(Power Consumption) 보다 수정 테이블 내 동일한 프로그램 소거 카운트값(PE_COUNT)에 각각 대응하는 전력 소모량(Power Consumption)이 상대적으로 작기 때문에, 도 8은 저장 장치의 성능이 좋을 때의 프로그램 소거 카운값에 대응하는 에러 정정 카운트값(ECC_COUNT) 및 전력 소모량(Power Consumption)을 포함하는 수정 테이블일 수 있다.
수정 테이블이 생성 되면, 전력 소모량 예측부(240)는 수정 테이블 내 적어도 하나의 카운트될 프로그램 소거 카운트값들 중 적어도 하나에 대응하는 전력 소모량(Power Consumption)을 출력할 수 있다.
실시 예에서, 전력 소모량 예측부(240)는 프로그램 소거 카운트값(PE_COUNT) 1500 및 2000에 저장 장치에 소모되는 전력 소모량(Power Consumption)은 300, 프로그램 소거 카운트값(PE_COUNT) 2500에 저장 장치에 소모되는 전력 소모량(Power Consumption)은 350, 프로그램 소거 카운트값(PE_COUNT) 3000에 저장 장치에 소모되는 전력 소모량(Power Consumption)은 370이 될 것을 예상하여 호스트로 예측된 전력 소모량(PRE_PC)을 출력할 수 있다. 예측된 전력 소모량(PRE_PC)은 예측 시간에 대응하는 전력 소모량(Power Consumption)일 수 있다.
도 9는 기준 테이블을 기초로 생성된 수정 테이블의 다른 실시 예를 설명하기 위한 도면이다.
도 9를 참조하면, 도 9의 (a)는 호스트의 전력 소모량 예측 요청(PCP_REQ) 또는 메모리 컨트롤러(200) 내부에서 전력 소모량 예측 요청(PCP_REQ)에 따라 설정된 기준 시간과 예측 시간을 포함하는 시간(TIME) 및 기준 시간과 예측 시간에 대응하는 에러 정정 카운트값(ECC_COUNT)과 전력 소모량(Power Consumption)을 보정하여 생성된 수정 테이블을 도시한다. 도 9의 (b)는 프로그램 소거 카운트값(PE_COUNT)에 대응하는 에러 정정 카운트값(ECC_COUNT) 및 전력 소모량(Power Consumption)을 보정하여 생성된 수정 테이블을 도시한다.
도 9의 (a)에서 기준 시간은 제2 기준 시간(t_ref2)일 수 있다. 실시 예에서, 기준 시간은 전원이 온 된 이후 전력 소모량 예측부(240)가 프로그램 소거 카운터(210)로부터 프로그램 소거 카운트값(PE_COUNT)을 수신한 시간(TIME)일 수 있다. 전력 소모량 예측부(240)가 프로그램 소거 카운터(210)로부터 프로그램 소거 카운트값(PE_COUNT)을 수신하면, 해당 프로그램 소거 카운트값(PE_COUNT)에 대응하는 시간(TIME)을 기준 시간으로 설정할 수 있다.
제2 기준 시간(t_ref2)에 대응하는 프로그램 소거 카운트값(PE_COUNT), 즉 기준 프로그램 소거 카운트값은 1000일 수 있다. 기준 테이블 내 기준 프로그램 소거 카운트값인 1000보다 큰 프로그램 소거 카운트값들은 1500, 2000, 2500 및 3000일 수 있다.
도 9의 (a)의 수정 테이블에서, 기준 시간에 대응하는 에러 정정 카운트값(ECC_COUNT)은 에러 정정 카운터(230)에서 카운트된 에러 정정 카운트값(ECC_COUNT)으로 보정될 수 있다.
도 6의 기준 테이블 내 기준 시간에 대응하는 에러 정정 카운트값(ECC_COUNT)과 에러 정정 카운터(230)에서 카운트된 에러 정정 카운트값(ECC_COUNT)이 일치하지 않으므로, 실제 카운트된 에러 정정 카운트값(ECC_COUNT), 즉 에러 정정 카운터(230)에서 카운트된 에러 정정 카운트값(ECC_COUNT)으로 기준 시간에 대응하는 에러 정정 카운트값(ECC_COUNT)이 보정될 수 있다.
실시 예에서, 에러 정정 카운터(230)로부터 수신된 에러 정정 카운트값(ECC_COUNT)이 300이므로, 기준 시간 t_ref2에 대응하는 에러 정정 카운트값(ECC_COUNT)은 300으로 보정될 수 있다.
또, 수정 테이블에서, 기준 시간에 대응하는 전력 소모량(Power Consumption)은 도 6의 기준 테이블 내 에러 정정 카운터(230)에서 카운트된 에러 정정 카운트값(ECC_COUNT)에 대응하는 예상 전력 소모량(Anticipation Power Consumption)으로 보정될 수 있다. 즉, 에러 정정 카운트값(ECC_COUNT)을 기초로 전력 소모량(Power Consumption)이 결정될 수 있기 때문에, 보정된 에러 정정 카운트값에 대응하는 전력 소모량(Power Consumption)은 기준 테이블을 참조하여 보정될 수 있다.
실시 예에서, 기준 시간에 대응하는 에러 정정 카운트값(ECC_COUNT)이 50으로 보정되었고, 도 6의 기준 테이블 내 에러 정정 카운트값(ECC_COUNT) 300에 대응하는 예상 전력 소모량(Anticipation Power Consumption)은 300이므로, 기준 시간에 대응하는 예상 전력 소모량은 300으로 보정될 수 있다.
기준 시간에 대응하는 보정된 에러 정정 카운트값 및 보정된 전력 소모량(Power Consumption)에 기초하여, 적어도 하나의 예측 시간에 대응하는 에러 정정 카운트값(ECC_COUNT) 및 전력 소모량(Power Consumption)이 보정될 수 있다.
실시 예에서, 기준 테이블 내 보정된 에러 정정 카운트값 300 보다 큰 에러 정정 카운트값(ECC_COUNT)은 400, 1000, 3000, 6000일 수 있다. 보정된 에러 정정 카운트값 보다 큰 에러 정정 카운트값(ECC_COUNT)들은 예측 시간에 각각 대응하는 값들로 보정될 수 있다.
따라서, 예측 시간 t_ref2+tb에 대응하는 에러 정정 카운트값(ECC_COUNT)은 400, 예측 시간 t_ref2+2*tb에 대응하는 에러 정정 카운트값(ECC_COUNT)은 1000, 예측 시간 t_ref2+3*tb에 대응하는 에러 정정 카운트값(ECC_COUNT)은 3000, 예측 시간 t_ref2+4*tb에 대응하는 에러 정정 카운트값(ECC_COUNT)은 6000으로 각각 보정될 수 있다.
예측 시간에 대응하는 에러 정정 카운트값(ECC_COUNT)들이 보정되면, 보정된 에러 정정 카운트값들에 각각 대응하는 전력 소모량(Power Consumption)이 보정될 수 있다. 전력 소모량(Power Consumption)은 에러 정정 카운트값(ECC_COUNT)에 따라 결정되기 때문에, 기준 테이블을 참조하여, 보정된 에러 정정 카운트값들에 각각 대응하는 전력 소모량(Power Consumption)이 보정될 수 있다.
실시 예에서, 보정된 에러 정정 카운트값 400에 대응하는 전력 소모량(Power Consumption)은 350, 보정된 에러 정정 카운트값 1000에 대응하는 전력 소모량(Power Consumption)은 370, 보정된 에러 정정 카운트값 3000에 대응하는 전력 소모량(Power Consumption)은 400, 보정된 에러 정정 카운트값 6000에 대응하는 전력 소모량(Power Consumption)은 450으로 보정될 수 있다.
보정된 에러 정정 카운트값들에 각각 대응하는 전력 소모량(Power Consumption)이 보정되면, 수정 테이블의 생성이 완료될 수 있다.
수정 테이블이 생성 되면, 전력 소모량 예측부(240)는 예측 시간 및 예측 시간에 대응하는 전력 소모량(Power Consumption)을 출력할 수 있다. 즉, 전력 소모량 예측부(240)는 전력 소모량 예측 요청(PCP_REQ)에 응답하여, 예측 시간 t_ref2+tb, t_ref2+2*tb, t_ref2+3*tb 및 t_ref2+4*tb 중 적어도 하나의 예측 시간 및 예측 시간에 대응하는 전력 소모량(Power Consumption)을 출력할 수 있다.
실시 예에서, 전력 소모량 예측부(240)는 예측 시간 t_ref2+tb에 저장 장치에 소모되는 전력 소모량(Power Consumption)은 350, 예측 시간 t_ref2+2*tb에 저장 장치에 소모되는 전력 소모량(Power Consumption)은 370, 예측 시간 t_ref2+3*tb에 저장 장치에 소모되는 전력 소모량(Power Consumption)은 400, 예측 시간 t_ref2+4*tb에 저장 장치에 소모되는 전력 소모량(Power Consumption)은 450이 될 것을 예상하여 호스트로 예측된 전력 소모량(PRE_PC)을 출력할 수 있다. 예측된 전력 소모량(PRE_PC)은 예측 시간에 대응하는 전력 소모량(Power Consumption)일 수 있다.
도 9의 (b)에서, 전력 소모량 예측부(240)는 프로그램 소거 카운터(210)로부터 수신된 프로그램 소거 카운트값에 대응하는 에러 정정 카운트값(ECC_COUNT) 및 전력 소모량(Power Consumption)을 보정하여 수정 테이블을 생성할 수 있다. 수정 테이블은 기준 시간 및 예측 시간을 포함하여 생성되거나 또는 기준 시간 및 예측 시간을 제외하고 생성될 수 있다.
구체적으로, 수정 테이블에서, 프로그램 소거 카운터(210)로부터 수신된 프로그램 소거 카운트값에 대응하는 에러 정정 카운트값(ECC_COUNT)은 에러 정정 카운터(230)에서 카운트된 에러 정정 카운트값(ECC_COUNT)으로 보정될 수 있다. 도 5의 기준 테이블 내 프로그램 소거 카운터(210)로부터 수신된 프로그램 소거 카운트값에 대응하는 평균 에러 정정 카운트값(AVECC_COUNT)과 에러 정정 카운터(230)에서 카운트된 에러 정정 카운트값(ECC_COUNT)이 일치하지 않으므로, 실제 카운트된 에러 정정 카운트값(ECC_COUNT), 즉 에러 정정 카운터(230)에서 카운트된 에러 정정 카운트값(ECC_COUNT)으로 기준 프로그램 소거 카운트값에 대응하는 에러 정정 카운트값(ECC_COUNT)이 보정될 수 있다.
실시 예에서, 기준 프로그램 소거 카운트값에 대응하는 에러 정정 카운트값(ECC_COUNT)이 300으로 보정되었고, 기준 테이블 내 평균 에러 정정 카운트값(AVECC_COUNT) 300에 대응하는 예상 전력 소모량(Anticipation Power Consumption)은 300이므로, 기준 프로그램 소거 카운트값에 대응하는 전력 소모량(Power Consumption)은 300으로 보정될 수 있다.
기준 프로그램 소거 카운트값에 대응하는 보정된 에러 정정 카운트값 및 보정된 전력 소모량(Power Consumption)에 기초하여, 적어도 하나의 카운트될 프로그램 소거 카운트값에 대응하는 에러 정정 카운트값(ECC_COUNT) 및 전력 소모량(Power Consumption)이 보정될 수 있다. 전력 소모량 예측부(240)는 적어도 하나의 카운트될 프로그램 소거 카운트값에 대응하는 각각 대응하는 에러 정정 카운트값(ECC_COUNT) 및 전력 소모량(Power Consumption)을 보정할 수 있다.
실시 예에서, 기준 테이블 내 보정된 에러 정정 카운트값 300 보다 큰 에러 정정 카운트값(ECC_COUNT)은 400, 1000, 3000, 6000일 수 있다. 보정된 에러 정정 카운트값 보다 큰 에러 정정 카운트값(ECC_COUNT)들은 기준 프로그램 소거 카운트값보다 큰 프로그램 소거 카운트값들에 각각 대응하는 값들로 보정될 수 있다. 따라서, 기준 프로그램 소거 카운트값보다 큰 프로그램 소거 카운트값들 중 프로그램 소거 카운트값(PE_COUNT) 1500에 대응하는 에러 정정 카운트값(ECC_COUNT)은 400, 프로그램 소거 카운트값(PE_COUNT) 2000에 대응하는 에러 정정 카운트값(ECC_COUNT)은 1000, 프로그램 소거 카운트값(PE_COUNT) 2500에 대응하는 에러 정정 카운트값(ECC_COUNT)은 3000, 프로그램 소거 카운트값(PE_COUNT) 3000에 대응하는 에러 정정 카운트값(ECC_COUNT)은 6000으로 각각 보정될 수 있다.
기준 프로그램 소거 카운트값보다 큰 프로그램 소거 카운트값들에 대응하는 에러 정정 카운트값(ECC_COUNT)들이 보정되면, 보정된 에러 정정 카운트값들에 각각 대응하는 전력 소모량(Power Consumption)이 보정될 수 있다. 전력 소모량(Power Consumption)은 에러 정정 카운트값(ECC_COUNT)에 따라 결정되기 때문에, 기준 테이블을 참조하여, 보정된 에러 정정 카운트값들에 각각 대응하는 전력 소모량(Power Consumption)이 보정될 수 있다. 실시 예에서, 보정된 에러 정정 카운트값 400에 대응하는 전력 소모량(Power Consumption)은 350, 보정된 에러 정정 카운트값 1000에 대응하는 전력 소모량(Power Consumption)은 370, 보정된 에러 정정 카운트값 3000에 대응하는 전력 소모량(Power Consumption)은 400, 보정된 에러 정정 카운트값 6000에 대응하는 전력 소모량(Power Consumption)은 450으로 보정될 수 있다.
보정된 에러 정정 카운트값들에 각각 대응하는 전력 소모량(Power Consumption)이 보정되면, 수정 테이블의 생성이 완료될 수 있다.
기준 테이블 내 프로그램 소거 카운트값들에 각각 대응하는 전력 소모량(Power Consumption) 보다 수정 테이블 내 동일한 프로그램 소거 카운트값(PE_COUNT)에 각각 대응하는 전력 소모량(Power Consumption)이 상대적으로 크기 때문에, 도 8은 저장 장치의 성능이 나쁠 때의 프로그램 소거 카운값에 대응하는 에러 정정 카운트값(ECC_COUNT) 및 전력 소모량(Power Consumption)을 포함하는 수정 테이블일 수 있다.
수정 테이블이 생성 되면, 전력 소모량 예측부(240)는 수정 테이블 내 적어도 하나의 카운트될 프로그램 소거 카운트값 중 적어도 하나에 대응하는 예측 시간 및 예측 시간에 대응하는 전력 소모량(Power Consumption)을 출력할 수 있다.
즉, 전력 소모량 예측부(240)는 전력 소모량 예측 요청(PCP_REQ)에 응답하여, 프로그램 소거 카운트값(PE_COUNT) 1500, 2000, 2500 및 3000 중 적어도 하나의 예측 시간 및 예측 시간에 대응하는 전력 소모량(Power Consumption)을 출력할 수 있다.
실시 예에서, 전력 소모량 예측부(240)는 프로그램 소거 카운트값(PE_COUNT) 1500에 저장 장치에 소모되는 전력 소모량(Power Consumption)은 350, 프로그램 소거 카운트값(PE_COUNT) 2000에 저장 장치에 소모되는 전력 소모량(Power Consumption)은 370, 프로그램 소거 카운트값(PE_COUNT) 2500에 저장 장치에 소모되는 전력 소모량(Power Consumption)은 400, 프로그램 소거 카운트값(PE_COUNT) 3000에 저장 장치에 소모되는 전력 소모량(Power Consumption)은 450이 될 것을 예상하여 호스트로 예측된 전력 소모량(PRE_PC)을 출력할 수 있다. 예측된 전력 소모량(PRE_PC)은 예측 시간에 대응하는 전력 소모량(Power Consumption)일 수 있다.
도 10은 도 1의 메모리 장치의 구조를 설명하기 위한 블록도이다.
도 10을 참조하면, 메모리 장치(100)는 메모리 셀 어레이(110), 주변 회로(120) 및 제어 로직(125)을 포함할 수 있다.
메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 복수의 메모리 블록들(BLK1~BLKz)은 행 라인들(RL)을 통해 어드레스 디코더(121)에 연결되고, 비트 라인들(BL1~BLm)을 통해 읽기 및 쓰기 회로(123)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 메모리 셀들을 포함한다. 실시 예로서, 복수의 메모리 셀들은 불휘발성(nonvolatile) 메모리 셀들이다.
메모리 셀 어레이(110)에 포함된 복수의 메모리 셀들은 그 용도에 따라 복수의 블록들로 구분되어 사용될 수 있다. 메모리 장치(100)를 제어하기 위해서 필요한 다양한 설정 정보들인 시스템 정보은 복수의 블록들에 저장될 수 있다.
제 1 내지 제 z 메모리 블록들(BLK1~BLKz) 각각은 복수의 셀 스트링들을 포함한다. 제 1 내지 제 m 셀 스트링들은 각각 제 1 내지 제 m 비트 라인들(BL1~BLm)에 연결된다. 제 1 내지 제 m 셀 스트링들 각각은 드레인 선택 트랜지스터, 직렬 연결된 복수의 메모리 셀들 및 소스 선택 트랜지스터를 포함한다. 드레인 선택 트랜지스터(DST)는 드레인 선택 라인(DSL)에 연결된다. 제 1 내지 제 n 메모리 셀들은 각각 제 1 내지 제 n 워드 라인들에 연결된다. 소스 선택 트랜지스터(SST)는 소스 선택 라인(SSL)에 연결된다. 드레인 선택 트랜지스터(DST)의 드레인 측은 해당 비트 라인에 연결된다. 제 1 내지 제 m 셀 스트링들의 드레인 선택 트랜지스터들은 각각 제 1 내지 제 m 비트 라인들(BL1~BLm)에 연결된다. 소스 선택 트랜지스터(SST)의 소스 측은 공통 소스 라인(CSL)에 연결된다. 실시 예로서, 공통 소스 라인(CSL)은 제 1 내지 제 z 메모리 블록들(BLK1~BLKz)에 공통 연결될 수 있다. 드레인 선택 라인(DSL), 제 1 내지 제 n 워드 라인들(WL1~WLn), 및 소스 선택 라인(SSL)은 행 라인들(RL)에 포함된다. 드레인 선택 라인(DSL), 제 1 내지 제 n 워드 라인들(WL1~WLn), 및 소스 선택 라인(SSL)은 어드레스 디코더(121)에 의해 제어된다. 공통 소스 라인(CSL)은 제어 로직(125)에 의해 제어된다. 제 1 내지 제 m 비트 라인들(BL1~BLm)은 읽기 및 쓰기 회로(123)에 의해 제어된다.
주변 회로(120)는 어드레스 디코더(121), 전압 발생기(122), 읽기 및 쓰기 회로(123), 데이터 입출력 회로(124) 및 제어 로직(125)을 포함한다.
어드레스 디코더(121)는 행 라인들(RL)을 통해 메모리 셀 어레이(110)에 연결된다. 어드레스 디코더(121)는 제어 로직(125)의 제어에 응답하여 동작하도록 구성된다. 어드레스 디코더(121)는 제어 로직(125)을 통해 어드레스(ADDR)를 수신한다.
실시 예로서, 메모리 장치(100)의 프로그램 동작 및 읽기 동작은 페이지 단위로 수행된다.
프로그램 및 읽기 동작 시에, 제어 로직(125)이 수신한 어드레스(ADDR)는 블록 어드레스 및 행 어드레스를 포함할 것이다. 어드레스 디코더(121)는 수신된 어드레스(ADDR) 중 블록 어드레스를 디코딩하도록 구성된다. 어드레스 디코더(121)는 디코딩된 블록 어드레스에 따라 메모리 블록들(BLK1~BLKz) 중 하나의 메모리 블록을 선택한다.
어드레스 디코더(121)는 수신된 어드레스(ADDR) 중 행 어드레스를 디코딩하도록 구성된다. 어드레스 디코더(121)는 디코딩된 행 어드레스에 따라 전압 발생기(122)로부터 제공받은 전압들을 행 라인들(RL)에 인가하여 선택된 메모리 블록의 하나의 워드 라인을 선택한다.
소거 동작 시에 어드레스(ADDR)는 블록 어드레스를 포함한다. 어드레스 디코더(121)는 블록 어드레스를 디코딩하고, 디코딩된 블록 어드레스에 따라 하나의 메모리 블록을 선택한다. 소거 동작은 하나의 메모리 블록 전체 또는 일부에 대해서 수행될 수 있다.
부분 소거 동작 시에 어드레스(ADDR)는 블록 및 행 어드레스들을 포함할 것이다. 어드레스 디코더(121)는 디코딩된 블록 어드레스에 따라 메모리 블록들(BLK1~BLKz) 중 하나의 메모리 블록을 선택한다.
어드레스 디코더(121)는 수신된 어드레스(ADDR) 중 행 어드레스들을 디코딩하도록 구성된다. 어드레스 디코더(121)는 디코딩된 행 어드레스들에 따라 전압 발생기(122)로부터 제공받은 전압들을 행 라인들(RL)들에 인가하여 선택된 메모리 블록의 적어도 하나의 워드 라인을 선택한다.
실시 예로서, 어드레스 디코더(121)는 블록 디코더, 워드라인 디코더 및 어드레스 버퍼 등을 포함할 수 있다.
전압 발생기(122)는 메모리 장치(100)에 공급되는 외부 전원 전압을 이용하여 복수의 전압들을 발생하도록 구성된다. 전압 발생기(122)는 제어 로직(125)의 제어에 응답하여 동작한다.
실시 예로서, 전압 발생기(122)는 외부 전원 전압을 레귤레이팅하여 내부 전원 전압을 생성할 수 있다. 전압 발생기(122)에서 생성된 내부 전원 전압은 메모리 장치(100)의 동작 전압으로서 사용된다.
실시 예로서, 전압 발생기(122)는 외부 전원 전압 또는 내부 전원 전압을 이용하여 복수의 전압들을 생성할 수 있다. 예를 들면, 전압 발생기(122)는 내부 전원 전압을 수신하는 복수의 펌핑 커패시터들을 포함하고, 제어 로직(125)의 제어에 응답하여 복수의 펌핑 커패시터들을 선택적으로 활성화하여 복수의 전압들을 생성할 것이다. 생성된 복수의 전압들은 어드레스 디코더(121)에 의해 선택된 워드 라인들에 인가된다.
프로그램 동작 시에, 전압 발생기(122)는 고전압의 프로그램 펄스 및 프로그램 펄스보다 낮은 패스 펄스를 생성할 것이다. 읽기 동작 시에, 전압 발생기(122)는 리드전압 및 리드전압보다 높은 패스전압을 생성할 것이다. 소거 동작 시에, 전압 발생기(122)는 소거 전압을 생성할 것이다.
읽기 및 쓰기 회로(123)는 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)을 포함한다. 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 각각 제 1 내지 제 m 비트 라인들(BL1~BLm)을 통해 메모리 셀 어레이(110)에 연결된다. 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 제어 로직(125)의 제어에 응답하여 동작한다.
제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 데이터 입출력 회로(124)와 데이터를 통신한다. 프로그램 시에, 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 데이터 입출력 회로(124) 및 데이터 라인들(DL)을 통해 저장될 데이터(DATA)를 수신한다.
프로그램 동작 시, 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 선택된 워드 라인에 프로그램 펄스가 인가될 때, 저장될 데이터(DATA)를 데이터 입출력 회로(124)를 통해 수신한 데이터(DATA)를 비트 라인들(BL1~BLm)을 통해 선택된 메모리 셀들에 전달할 것이다. 전달된 데이터(DATA)에 따라 선택된 페이지의 메모리 셀들은 프로그램 된다. 프로그램 허용 전압(예를 들면, 접지 전압)이 인가되는 비트 라인과 연결된 메모리 셀은 상승된 문턱 전압을 가질 것이다. 프로그램 금지 전압(예를 들면, 전원 전압)이 인가되는 비트 라인과 연결된 메모리 셀의 문턱 전압은 유지될 것이다. 프로그램 검증 동작 시에, 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 선택된 메모리 셀들로부터 비트 라인들(BL1~BLm)을 통해 페이지 데이터를 읽는다.
읽기 동작 시, 읽기 및 쓰기 회로(123)는 선택된 페이지의 메모리 셀들로부터 비트 라인들(BL)을 통해 데이터(DATA)를 읽고, 읽어진 데이터(DATA)를 데이터 입출력 회로(124)로 출력한다. 소거 동작 시에, 읽기 및 쓰기 회로(123)는 비트 라인들(BL)을 플로팅(floating) 시킬 수 있다.
실시 예로서, 읽기 및 쓰기 회로(123)는 열 선택 회로를 포함할 수 있다.
데이터 입출력 회로(124)는 데이터 라인들(DL)을 통해 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)에 연결된다. 데이터 입출력 회로(124)는 제어 로직(125)의 제어에 응답하여 동작한다. 프로그램 시에, 데이터 입출력 회로(124)는 외부 컨트롤러(미도시)로부터 저장될 데이터(DATA)를 수신한다.
제어 로직(125)은 어드레스 디코더(121), 전압 발생기(122), 읽기 및 쓰기 회로(123) 및 데이터 입출력 회로(124)에 연결된다. 제어 로직(125)은 메모리 장치(100)의 전반적인 동작을 제어할 수 있다. 제어 로직(125)은 외부 컨트롤러로부터 커맨드(CMD) 및 어드레스(ADDR)를 수신한다. 제어 로직(125)은 커맨드(CMD)에 응답하여 어드레스 디코더(121), 전압 발생기(122), 읽기 및 쓰기 회로(123) 및 데이터 입출력 회로(124)를 제어하도록 구성된다.
도 11은 도 10의 메모리 셀 어레이의 일 실시 예를 나타낸 도면이다.
도 11을 참조하면, 메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 각 메모리 블록은 3차원 구조를 가질 수 있다. 각 메모리 블록은 기판 위에 적층된 복수의 메모리 셀들을 포함한다. 이러한 복수의 메모리 셀들은 +X 방향, +Y 방향 및 +Z 방향을 따라 배열된다. 각 메모리 블록의 구조는 도 12 및 도 13을 참조하여 더 상세히 설명된다.
도 12는 도 11의 메모리 블록들(BLK1~BLKz) 중 어느 하나의 메모리 블록(BLKa)을 보여주는 회로도이다.
도 12를 참조하면, 메모리 블록(BLKa)은 복수의 셀 스트링들(CS11~CS1m, CS21~CS2m)을 포함한다. 실시 예로서, 복수의 셀 스트링들(CS11~CS1m, CS21~CS2m) 각각은 'U'자형으로 형성될 수 있다. 메모리 블록(BLKa) 내에서, 행 방향(즉 +X 방향)으로 m개의 셀 스트링들이 배열된다. 도 12에서, 열 방향(즉 +Y 방향)으로 2개의 셀 스트링들이 배열되는 것으로 도시되었다. 하지만 이는 설명의 편의를 위한 것으로서 열 방향으로 3개 이상의 셀 스트링들이 배열될 수 있음이 이해될 것이다.
복수의 셀 스트링들(CS11~CS1m, CS21~CS2m) 각각은 적어도 하나의 소스 선택 트랜지스터(SST), 제 1 내지 제 n 메모리 셀들(MC1~MCn), 파이프 트랜지스터(PT), 그리고 적어도 하나의 드레인 선택 트랜지스터(DST)를 포함한다.
선택 트랜지스터들(SST, DST) 및 메모리 셀들(MC1~MCn) 각각은 유사한 구조를 가질 수 있다. 실시 예로서, 선택 트랜지스터들(SST, DST) 및 메모리 셀들(MC1~MCn) 각각은 채널층, 터널링 절연막, 전하 저장막 및 블로킹 절연막을 포함할 수 있다. 실시 예로서, 채널층을 제공하기 위한 필라(pillar)가 각 셀 스트링(each cell string)에 제공될 수 있다. 실시 예로서, 채널층, 터널링 절연막, 전하 저장막 및 블로킹 절연막 중 적어도 하나를 제공하기 위한 필라가 각 셀 스트링에 제공될 수 있다.
각 셀 스트링의 소스 선택 트랜지스터(SST)는 공통 소스 라인(CSL)과 메모리 셀들(MC1~MCp) 사이에 연결된다.
실시 예로서, 동일한 행에 배열된 셀 스트링들의 소스 선택 트랜지스터들은 행 방향으로 신장되는 소스 선택 라인에 연결되고, 상이한 행에 배열된 셀 스트링들의 소스 선택 트랜지스터들은 상이한 소스 선택 라인들에 연결된다. 도 12에서, 제 1 행의 셀 스트링들(CS11~CS1m)의 소스 선택 트랜지스터들은 제 1 소스 선택 라인(SSL1)에 연결되어 있다. 제 2 행의 셀 스트링들(CS21~CS2m)의 소스 선택 트랜지스터들은 제 2 소스 선택 라인(SSL2)에 연결되어 있다.
다른 실시 예로서, 셀 스트링들(CS11~CS1m, CS21~CS2m)의 소스 선택 트랜지스터들은 하나의 소스 선택 라인에 공통 연결될 수 있다.
각 셀 스트링의 제 1 내지 제 n 메모리 셀들(MC1~MCn)은 소스 선택 트랜지스터(SST)와 드레인 선택 트랜지스터(DST) 사이에 연결된다.
제 1 내지 제 n 메모리 셀들(MC1~MCn)은 제 1 내지 제 p 메모리 셀들(MC1~MCp)과 제 p+1 내지 제 n 메모리 셀들(MCp+1~MCn)로 구분될 수 있다. 제 1 내지 제 p 메모리 셀들(MC1~MCp)은 +Z 방향과 역방향으로 순차적으로 배열되며, 소스 선택 트랜지스터(SST)와 파이프 트랜지스터(PT) 사이에서 직렬 연결된다. 제 p+1 내지 제 n 메모리 셀들(MCp+1~MCn)은 +Z 방향으로 순차적으로 배열되며, 파이프 트랜지스터(PT)와 드레인 선택 트랜지스터(DST) 사이에서 직렬 연결된다. 제 1 내지 제 p 메모리 셀들(MC1~MCp)과 제 p+1 내지 제 n 메모리 셀들(MCp+1~MCn)은 파이프 트랜지스터(PT)를 통해 연결된다. 각 셀 스트링의 제 1 내지 제 n 메모리 셀들(MC1~MCn)의 게이트들은 각각 제 1 내지 제 n 워드 라인들(WL1~WLn)에 연결된다.
각 셀 스트링의 파이프 트랜지스터(PT)의 게이트는 파이프 라인(PL)에 연결된다.
각 셀 스트링의 드레인 선택 트랜지스터(DST)는 해당 비트 라인과 메모리 셀들(MCp+1~MCn) 사이에 연결된다. 행 방향으로 배열되는 셀 스트링들은 행 방향으로 신장되는 드레인 선택 라인에 연결된다. 제 1 행의 셀 스트링들(CS11~CS1m)의 드레인 선택 트랜지스터들은 제 1 드레인 선택 라인(DSL1)에 연결된다. 제 2 행의 셀 스트링들(CS21~CS2m)의 드레인 선택 트랜지스터들은 제 2 드레인 선택 라인(DSL2)에 연결된다.
열 방향으로 배열되는 셀 스트링들은 열 방향으로 신장되는 비트 라인에 연결된다. 도 12에서, 제 1 열의 셀 스트링들(CS11, CS21)은 제 1 비트 라인(BL1)에 연결되어 있다. 제 m 열의 셀 스트링들(CS1m, CS2m)은 제 m 비트 라인(BLm)에 연결되어 있다.
행 방향으로 배열되는 셀 스트링들 내에서 동일한 워드 라인에 연결되는 메모리 셀들은 하나의 페이지를 구성한다. 예를 들면, 제 1 행의 셀 스트링들(CS11~CS1m) 중 제 1 워드 라인(WL1)과 연결된 메모리 셀들은 하나의 페이지를 구성한다. 제 2 행의 셀 스트링들(CS21~CS2m) 중 제 1 워드 라인(WL1)과 연결된 메모리 셀들은 다른 하나의 페이지를 구성한다. 드레인 선택 라인들(DSL1, DSL2) 중 어느 하나가 선택됨으로써 하나의 행 방향으로 배열되는 셀 스트링들이 선택될 것이다. 워드 라인들(WL1~WLn) 중 어느 하나가 선택됨으로써 선택된 셀 스트링들 중 하나의 페이지가 선택될 것이다.
다른 실시 예로서, 제 1 내지 제 m 비트 라인들(BL1~BLm) 대신 이븐 비트 라인들 및 오드 비트 라인들이 제공될 수 있다. 그리고 행 방향으로 배열되는 셀 스트링들(CS11~CS1m 또는 CS21~CS2m) 중 짝수 번째 셀 스트링들은 이븐 비트 라인들에 각각 연결되고, 행 방향으로 배열되는 셀 스트링들(CS11~CS1m 또는 CS21~CS2m) 중 홀수 번째 셀 스트링들은 오드 비트 라인들에 각각 연결될 수 있다.
실시 예로서, 제 1 내지 제 n 메모리 셀들(MC1~MCn) 중 적어도 하나 이상은 더미 메모리 셀로서 이용될 수 있다. 예를 들어, 적어도 하나 이상의 더미 메모리 셀들은 소스 선택 트랜지스터(SST)와 메모리 셀들(MC1~MCp) 사이의 전계(electric field)를 감소시키기 위해 제공된다. 또는, 적어도 하나 이상의 더미 메모리 셀들은 드레인 선택 트랜지스터(DST)와 메모리 셀들(MCp+1~MCn) 사이의 전계를 감소시키기 위해 제공된다. 더 많은 더미 메모리 셀들이 제공될수록, 메모리 블록(BLKa)에 대한 동작의 신뢰성이 향상되는 반면, 메모리 블록(BLKa)의 크기는 증가한다. 더 적은 메모리 셀들이 제공될수록, 메모리 블록(BLKa)의 크기는 감소하는 반면 메모리 블록(BLKa)에 대한 동작의 신뢰성은 저하될 수 있다.
적어도 하나 이상의 더미 메모리 셀들을 효율적으로 제어하기 위해, 더미 메모리 셀들 각각은 요구되는 문턱 전압을 가질 수 있다. 메모리 블록(BLKa)에 대한 소거 동작 이전 또는 이후에, 더미 메모리 셀들 중 전부 혹은 일부에 대한 프로그램 동작들이 수행될 수 있다. 프로그램 동작이 수행된 뒤에 소거 동작이 수행되는 경우, 더미 메모리 셀들의 문턱 전압은 각각의 더미 메모리 셀들에 연결된 더미 워드 라인들에 인가되는 전압을 제어함으로써, 더미 메모리 셀들은 요구되는 문턱 전압을 가질 수 있다.
도 13은 도 11의 메모리 블록들(BLK1~BLKz) 중 어느 하나의 메모리 블록(BLKb)의 다른 실시 예를 보여주는 회로도이다.
도 13을 참조하면 메모리 블록(BLKb)은 복수의 셀 스트링들(CS11'~CS1m', CS21'~CS2m')을 포함한다. 복수의 셀 스트링들(CS11'~CS1m', CS21'~CS2m') 각각은 +Z 방향을 따라 신장된다. 복수의 셀 스트링들(CS11'~CS1m', CS21'~CS2m') 각각은, 메모리 블록(BLK1') 하부의 기판(미도시) 위에 적층된, 적어도 하나의 소스 선택 트랜지스터(SST), 제 1 내지 제 n 메모리 셀들(MC1~MCn) 그리고 적어도 하나의 드레인 선택 트랜지스터(DST)를 포함한다.
각 셀 스트링의 소스 선택 트랜지스터(SST)는 공통 소스 라인(CSL)과 메모리 셀들(MC1~MCn) 사이에 연결된다. 동일한 행에 배열된 셀 스트링들의 소스 선택 트랜지스터들은 동일한 소스 선택 라인에 연결된다. 제 1 행에 배열된 셀 스트링들(CS11'~CS1m')의 소스 선택 트랜지스터들은 제 1 소스 선택 라인(SSL1)에 연결된다. 제 2 행에 배열된 셀 스트링들(CS21'~CS2m')의 소스 선택 트랜지스터들은 제 2 소스 선택 라인(SSL2)에 연결된다. 다른 실시 예로서, 셀 스트링들(CS11'~CS1m', CS21'~CS2m')의 소스 선택 트랜지스터들은 하나의 소스 선택 라인에 공통 연결될 수 있다.
각 셀 스트링의 제 1 내지 제 n 메모리 셀들(MC1~MCn)은 소스 선택 트랜지스터(SST)와 드레인 선택 트랜지스터(DST) 사이에서 직렬 연결된다. 제 1 내지 제 n 메모리 셀들(MC1~MCn)의 게이트들은 각각 제 1 내지 제 n 워드 라인들(WL1~WLn)에 연결된다.
각 셀 스트링의 드레인 선택 트랜지스터(DST)는 해당 비트 라인과 메모리 셀들(MC1~MCn) 사이에 연결된다. 행 방향으로 배열되는 셀 스트링들의 드레인 선택 트랜지스터들은 행 방향으로 신장되는 드레인 선택 라인에 연결된다. 제 1 행의 셀 스트링들(CS11'~CS1m')의 드레인 선택 트랜지스터들은 제 1 드레인 선택 라인(DSL1)에 연결된다. 제 2 행의 셀 스트링들(CS21'~CS2m')의 드레인 선택 트랜지스터들은 제 2 드레인 선택 라인(DSL2)에 연결된다.
결과적으로, 각 셀 스트링에 파이프 트랜지스터(PT)가 제외된 것을 제외하면 도 13의 메모리 블록(BLKb)은 도 12의 메모리 블록(BLKa)과 유사한 등가 회로를 갖는다.
다른 실시 예로서, 제 1 내지 제 m 비트 라인들(BL1~BLm) 대신 이븐 비트 라인들 및 오드 비트 라인들이 제공될 수 있다. 그리고 행 방향으로 배열되는 셀 스트링들(CS11'~CS1m' 또는 CS21'~CS2m') 중 짝수 번째 셀 스트링들은 이븐 비트 라인들에 각각 연결되고, 행 방향으로 배열되는 셀 스트링들(CS11'~CS1m' 또는 CS21'~CS2m') 중 홀수 번째 셀 스트링들은 오드 비트 라인들에 각각 연결될 수 있다.
실시 예로서, 제 1 내지 제 n 메모리 셀들(MC1~MCn) 중 적어도 하나 이상은 더미 메모리 셀로서 이용될 수 있다. 예를 들어, 적어도 하나 이상의 더미 메모리 셀들은 소스 선택 트랜지스터(SST)와 메모리 셀들(MC1~MCn) 사이의 전계(electric field)를 감소시키기 위해 제공된다. 또는, 적어도 하나 이상의 더미 메모리 셀들은 드레인 선택 트랜지스터(DST)와 메모리 셀들(MC1~MCn) 사이의 전계를 감소시키기 위해 제공된다. 더 많은 더미 메모리 셀들이 제공될수록, 메모리 블록(BLKb)에 대한 동작의 신뢰성이 향상되는 반면, 메모리 블록(BLKb)의 크기는 증가한다. 더 적은 메모리 셀들이 제공될수록, 메모리 블록(BLKb)의 크기는 감소하는 반면 메모리 블록(BLKb)에 대한 동작의 신뢰성은 저하될 수 있다.
적어도 하나 이상의 더미 메모리 셀들을 효율적으로 제어하기 위해, 더미 메모리 셀들 각각은 요구되는 문턱 전압을 가질 수 있다. 메모리 블록(BLKb)에 대한 소거 동작 이전 또는 이후에, 더미 메모리 셀들 중 전부 혹은 일부에 대한 프로그램 동작들이 수행될 수 있다. 프로그램 동작이 수행된 뒤에 소거 동작이 수행되는 경우, 더미 메모리 셀들의 문턱 전압은 각각의 더미 메모리 셀들에 연결된 더미 워드 라인들에 인가되는 전압을 제어함으로써 더미 메모리 셀들은 요구되는 문턱 전압을 가질 수 있다.
도 14는 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 14를 참조하면, S1401 단계에서, 전력 소모량 예측부(240)는 호스트로부터 또는 메모리 컨트롤러(200) 내부로부터 전력 소모량 예측 요청(PCP_REQ)을 수신할 수 있다. 전력 소모량 예측 요청(PCP_REQ)은 저장 장치가 소모할 전력량을 예측하기 위한 요청일 수 있다. 전력 소모량 예측 요청(PCP_REQ)에 기초하여, 전력 소모량 예측부(240)는 저장 장치가 소모할 전력 소모량을 예측할 수 있다.
S1403 단계에서, 전력 소모량 예측부(240)는 현재 저장 장치의 전력 소모량(Power Consumption)을 결정할 수 있다.
실시 예에서, 전력 소모량 예측부(240)는 전력 소모량 예측 요청(PCP_REQ)의 수신 후, 프로그램 소거 카운터(210)로부터 프로그램 소거 카운트값(PE_COUNT), 에러 정정 카운터(230)로부터 에러 정정 카운트값(ECC_COUNT)을 수신할 수 있다. 전력 소모량 예측부(240)는 프로그램 소거 카운트값(PE_COUNT)을 수신한 후, 프로그램 소거 카운트값(PE_COUNT)을 기준 시간에 대응하는 기준 프로그램 소거 카운트값으로 설정할 수 있다.
전력 소모량 예측부(240)는 수신된 에러 정정 카운트값(ECC_COUNT) 및 기준 테이블을 기초로 현재 저장 장치의 전력 소모량(Power Consumption)을 결정할 수 있다. 즉, 기준 테이블 내 수신된 에러 정정 카운트값(ECC_COUNT)에 대응하는 전력 소모량(Power Consumption)을 현재 저장 장치의 전력 소모량으로 결정할 수 있다.
S1405 단계에서, 전력 소모량 예측부(240)는 현재 전력 소모량을 기초로 일정 시간 경과 후의 전력 소모량 예측할 수 있다.
구체적으로, 전력 소모량 예측부(240)는 저장 장치(50)의 전원이 턴 온 된 시점부터 프로그램 소거 카운터(210)로부터 프로그램 소거 카운트값(PE_COUNT)을 수신한 시점까지의 시간을 기준 시간으로 설정할 수 있다. 전력 소모량 예측부(240)는 기준 시간으로부터 경과된 시간을 예측 시간으로 설정할 수 있다. 즉, 예측 시간은 프로그램 소거 카운트값(PE_COUNT)을 수신한 후 일정 시간이 경과한 후의 시간일 수 있다.
예측 시간이 결정되면, 전력 소모량 예측부(240)는 기준 테이블에 포함된 복수의 프로그램 소거 카운트값들 각각에 대응하는 에러 정정 카운트값(ECC_COUNT) 및 전력 소모량(Power Consumption)을 기초로, 기준 시간 이후의 프로그램 소거 카운트값(PE_COUNT)을 예측할 수 있다. 이후 전력 소모량 예측부(240)는 예측된 프로그램 소거 카운트값(PE_COUNT)에 대응하는 전력 소모량(Power Consumption)을 예측 시간에 대응하는 전력 소모량을 예측할 수 있다.
S1407 단계에서, 전력 소모량 예측부(240)는 예측된 전력 소모량을 호스트로 출력할 수 있다. 예측된 전력 소모량은 전력 소모량 예측 요청에 대응하는 응답일 수 있다. 실시 예에서, 전력 소모량 예측부(240)는 현재 저장 장치의 전력 소모량(Power Consumption)을 기초로, 이후 저장 장치에 소모될 전력 소모량(Power Consumption)을 예측하여 호스트로 출력할 수 있다.
구체적으로, 전력 소모량 예측부(240)는 기준 프로그램 소거 카운트값보다 큰 적어도 하나의 프로그램 소거 카운트값들에 대응하는 전력 소모량(Power Consumption)을 예측 시간과 함께 예측된 전력 소모량(PRE_PC)으로 호스트에 출력할 수 있다.
도 15는 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 15를 참조하면, S1501 단계에서, 전력 소모량 예측부(240)는 프로그램 소거 카운터(210)로부터 프로그램 소거 카운트값(PE_COUNT), 에러 정정 카운터(230)로부터 에러 정정 카운트값(ECC_COUNT)을 수신할 수 있다. 프로그램 소거 카운트값(PE_COUNT)은 메모리 장치가 수행한 프로그램 및 소거 동작의 횟수를 카운트한 값일 수 있다. 에러 정정 카운트값(ECC_COUNT)은 메모리 장치에 수행된 동작이 완료될 때까지 수행된 에러 정정 횟수를 카운트한 값일 수 있다. 전력 소모량 예측부(240)는 수신된 프로그램 소거 카운트값(PE_COUNT) 및 에러 정정 카운트값(ECC_COUNT)을 기초로 저장 장치가 소모할 전력 소모량을 예측할 수 있다.
실시 예에서, 사용자의 저장 장치 사용 패턴에 따라, 프로그램 소거 카운트값은 다양할 수 있다. 즉, 동일한 기준 시간에 있어서, 사용자가 많은 양의 데이터를 저장하는 경우, 프로그램 소거 카운트값은 클 수 있다. 또는, 동일한 기준 시간에 있어서, 사용자가 적은 양의 데이터를 저장하는 경우, 프로그램 소거 카운트값은 작을 수 있다. 따라서, 전력 소모량 예측부(240)는 기준 시간 경과 후 수신된 프로그램 소거 카운트값을 통해, 현재 사용자의 저장 장치에 대한 사용 패턴을 판단할 수 있다.
S1503 단계에서, 수신된 에러 정정 카운트값과 기준 테이블 내 에러 정정 카운트값이 일치 하는지 판단할 수 있다. 수신된 에러 정정 카운트값은 에러 정정 카운터로부터 수신될 수 있다. 기준 테이블 내 에러 정정 카운트값은 평균 에러 정정 카운트값일 수 있다.
구체적으로, 전력 소모량 예측부(240)는 에러 정정 카운터(230)가 카운트한 에러 정정 카운트값과 기준 테이블 내 평균 에러 정정 카운트값이 일치하는지를 판단할 수 있다. 기준 테이블 내 평균 에러 정정 카운트값은 기준 테이블 내 기준 프로그램 소거 카운트값에 대응하는 에러 정정 카운트값일 수 있다.
구체적으로, 기준 테이블은 복수의 프로그램 소거 카운트값들 및 실험적으로 측정된 복수의 프로그램 소거 카운트값들에 각각 대응하는 에러 정정 카운트값(ECC_COUNT)을 기초로 생성될 수 있다. 그러나, 저장 장치의 성능에 따라, 에러 정정 카운터(230)가 카운트한 에러 정정 카운트값과 기준 테이블 내 에러 정정 카운트값이 다를 수 있다. 따라서, 전력 소모량 예측부(240)는 에러 정정 카운터(230)가 카운트한 에러 정정 카운트값과 기준 테이블 내 에러 정정 카운트값의 일치 여부에 따라 기준 테이블의 활용 여부를 결정할 수 있다.
수신된 에러 정정 카운트값과 기준 테이블 내 에러 정정 카운트값이 일치하면, S1505 단계로 진행한다. 수신된 에러 정정 카운트값과 기준 테이블 내 에러 정정 카운트값이 일치하지 않으면, S1507 단계로 진행한다.
S1505 단계에서, 전력 소모량 예측부(240)는 기준 테이블을 기초로 예측된 전력 소모량을 출력할 수 있다. 에러 정정 카운터(230)가 카운트한 에러 정정 카운트값과 기준 테이블 내 에러 정정 카운트값이 일치하기 때문에, 전력 소모량 예측부(240)는 수정 테이블을 생성할 필요가 없다. 따라서, 전력 소모량 예측부(240)는 기준 테이블을 기초로 예측 시간을 결정하고, 예측 시간에 대응하는 전력 소모량을 예측된 전력 소모량으로 출력할 수 있다. 또는 전력 소모량 예측부(240)는 기준 테이블을 기초로 프로그램 소거 카운트값에 대응하는 전력 소모량을 예측된 전력 소모량으로 출력할 수 있다.
S1513 단계에서, 전력 소모량 예측부(240)는 수정 테이블을 기초로 예측된 전력 소모량을 출력할 수 있다. 에러 정정 카운터(230)가 카운트한 에러 정정 카운트값과 기준 테이블 내 에러 정정 카운트값이 일치하지 않는 경우, 전력 소모량 예측부(240)는 수정 테이블을 생성할 수 있다. 전력 소모량 예측부(240)는 기준 프로그램 소거 카운트값에 대응하는 에러 정정 카운트값 및 전력 소모량을 보정하고, 보정된 에러 정정 카운트값 및 전력 소모량을 기초로 수정 테이블을 생성할 수 있다. 수정 테이블이 생성 되면, 전력 소모량 예측부(240)는 수정 테이블 내 카운트될 프로그램 소거 카운트값들 중 적어도 하나 및 카운트될 프로그램 소거 카운트값들 중 적어도 하나에 대응하는 전력 소모량(Power Consumption) 또는 예측 시간 및 예측 시간에 대응하는 전력 소모량(Power Consumption)을 출력할 수 있다.
도 16은 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 15 및 16을 참조하면, 도 16은 수정 테이블을 생성하는 방법에 대한 순서를 구체적으로 도시한다. 즉, 도 16은 도 15의 S1507 단계를 보다 상세하게 도시한 도면이다.
S1601 단계에서, 전력 소모량 예측부(240)는 프로그램 소거 카운터(210)로부터 수신된 프로그램 소거 카운트값에 대응하는 에러 정정 카운트 값을 에러 정정 카운터(230)로부터 수신한 에러 정정 카운트값으로 보정할 수 있다.
구체적으로, 기준 테이블 내 프로그램 소거 카운터(210)로부터 수신된 프로그램 소거 카운트값에 대응하는 에러 정정 카운트값(ECC_COUNT)과 에러 정정 카운터(230)에서 카운트된 에러 정정 카운트값(ECC_COUNT)이 일치하지 않으므로, 실제 카운트된 에러 정정 카운트값(ECC_COUNT), 즉 에러 정정 카운터(230)에서 카운트된 에러 정정 카운트값(ECC_COUNT)으로 프로그램 소거 카운터(210)로부터 수신된 프로그램 소거 카운트값에 대응하는 에러 정정 카운트값(ECC_COUNT)이 보정될 수 있다.
프로그램 소거 카운터(210)로부터 수신된 프로그램 소거 카운트값에 대응하는 에러 정정 카운트값(ECC_COUNT)이 보정되면, 기준 테이블 내 보정된 에러 정정 카운트값에 대응하는 전력 소모량으로 프로그램 소거 카운터(210)로부터 수신된 프로그램 소거 카운트값에 대응하는 전력 소모량(Power Consumption)이 보정될 수 있다.
S1603 단계에서, 프로그램 소거 카운터(210)로부터 수신된 프로그램 소거 카운트값들보다 큰 프로그램 소거 카운트값들 중 적어도 하나에 대응하는 에러 정정 카운트 값 및 전력 소모량이 보정될 수 있다. 프로그램 소거 카운터(210)로부터 수신된 프로그램 소거 카운트값에 대응하는 보정된 에러 정정 카운트값 및 보정된 전력 소모량(Power Consumption)에 기초하여, 프로그램 소거 카운트값들에 각각 대응하는 에러 정정 카운트 값 및 전력 소모량이 보정될 수 있다. 결과적으로, 프로그램 소거 카운트값들 중 적어도 하나가 예측될 수 있는 예측 시간에 대응하는 에러 정정 카운트값(ECC_COUNT) 및 전력 소모량(Power Consumption)이 보정될 수 있다.
구체적으로, 기준 테이블을 기초로 기준 테이블 내 보정된 에러 정정 카운트값보다 큰 에러 정정 카운트값들을 기준 프로그램 소거 카운트값보다 큰 프로그램 소거 카운트값들에 각각 대응시킬 수 있다. 이후 기준 테이블을 참조하며, 보정된 에러 정정 카운트값들에 각각 대응하는 전력 소모량을 보정할 수 있다. 보정된 에러 정정 카운트값들에 각각 대응하는 전력 소모량(Power Consumption)이 보정되면, 수정 테이블의 생성이 완료될 수 있다.
S1605 단계에서, 카운트될 프로그램 소거 카운트값 별로 결정된 전력 소모량을 출력할 수 있다. 구체적으로, 전력 소모량 예측부(240)는 수정 테이블 내 기준 프로그램 소거 카운트값보다 큰 프로그램 소거 카운트값들, 즉 카운트될 프로그램 소거 카운트값들 중 적어도 하나 및 그에 대응하는 전력 소모량(Power Consumption) 또는 예측 시간 및 예측 시간에 대응하는 전력 소모량(Power Consumption)을 출력할 수 있다. 예측 시간은 프로그램 소거 카운트값(PE_COUNT)에 따라 결정될 수 있다.
도 17은 도 1의 메모리 컨트롤러의 다른 실시 예를 설명하기 위한 도면이다.
메모리 컨트롤러(1000)는 호스트(Host) 및 메모리 장치에 연결된다. 호스트(Host)로부터의 요청에 응답하여, 메모리 컨트롤러(1000)는 메모리 장치를 액세스하도록 구성된다. 예를 들면, 메모리 컨트롤러(1000)는 메모리 장치의 쓰기, 읽기, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 메모리 컨트롤러(1000)는 메모리 장치 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(1000)는 메모리 장치를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다.
도 17을 참조하면, 메모리 컨트롤러(1000)는 프로세서부(Processor; 1010), 메모리 버퍼부(Memory Buffer; 1020), 에러 정정부(ECC; 1030), 호스트 인터페이스(Host Interface; 1040), 버퍼 제어부(Buffer Control Circuit; 1050), 메모리 인터페이스(Memory Interface; 1060) 그리고 버스(Bus; 1070)를 포함할 수 있다.
도 17의 에러 정정부(ECC; 1030)는 도 3의 에러 정정부(220)가 수행하는 동작을 수행할 수 있다.
버스(1070)는 메모리 컨트롤러(1000)의 구성 요소들 사이에 채널(channel)을 제공하도록 구성될 수 있다.
프로세서부(1010)는 메모리 컨트롤러(1000)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서부(1010)는 호스트 인터페이스(1040)를 통해 외부의 호스트와 통신하고, 메모리 인터페이스(1060)를 통해 메모리 장치와 통신할 수 있다. 또한 프로세서부(1010)는 버퍼 제어부(1050)를 통해 메모리 버퍼부(1020)와 통신할 수 있다. 프로세서부(1010)는 메모리 버퍼부(1020)를 동작 메모리, 캐시 메모리(cache memory) 또는 버퍼 메모리(buffer memory)로 사용하여 저장 장치의 동작을 제어할 수 있다.
프로세서부(1010)는 플래시 변환 계층(FTL)의 기능을 수행할 수 있다. 프로세서부(1010)는 플래시 변환 계층(FTL)을 통해 호스트가 제공한 논리 블록 어드레스(logical block address, LBA)를 물리 블록 어드레스(physical block address, PBA)로 변환할 수 있다. 플래시 변환 계층(FTL)은 맵핑 테이블을 이용하여 논리 블록 어드레스(LBA)를 입력 받아, 물리 블록 어드레스(PBA)로 변환시킬 수 있다. 플래시 변환 계층의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.
프로세서부(1010)는 호스트(Host)로부터 수신된 데이터를 랜더마이즈하도록 구성된다. 예를 들면, 프로세서부(1010)는 랜더마이징 시드(seed)를 이용하여 호스트(Host)로부터 수신된 데이터를 랜더마이즈할 것이다. 랜더마이즈된 데이터는 저장될 데이터로서 메모리 장치에 제공되어 메모리 셀 어레이에 프로그램된다.
프로세서부(1010)는 리드 동작 시 메모리 장치로부터 수신된 데이터를 디랜더마이즈하도록 구성된다. 예를 들면, 프로세서부(1010)는 디랜더마이징 시드를 이용하여 메모리 장치로부터 수신된 데이터를 디랜더마이즈할 것이다. 디랜더마이즈된 데이터는 호스트(Host)로 출력될 것이다.
실시 예로서, 프로세서부(1010)는 소프트웨어(software) 또는 펌웨어(firmware)를 구동함으로써 랜더마이즈 및 디랜더마이즈를 수행할 수 있다.
메모리 버퍼부(1020)는 프로세서부(1010)의 동작 메모리, 캐시 메모리 또는 버퍼 메모리로 사용될 수 있다. 메모리 버퍼부(1020)는 프로세서부(1010)가 실행하는 코드들 및 커맨드들을 저장할 수 있다. 메모리 버퍼부(1020)는 프로세서부(1010)에 의해 처리되는 데이터를 저장할 수 있다. 메모리 버퍼부(1020)는 SRAM(Static RAM), 또는 DRAM(Dynamic RAM)을 포함할 수 있다.
에러 정정부(1030)는 에러 정정을 수행할 수 있다. 에러 정정부(1030)는 메모리 인터페이스(1060)를 통해 메모리 장치에 기입될 데이터에 기반하여 에러 정정 인코딩(ECC encoding)을 수행할 수 있다. 에러 정정 인코딩 된 데이터는 메모리 인터페이스(1060)를 통해 메모리 장치로 전달될 수 있다. 에러 정정부(1030)는 메모리 장치로부터 메모리 인터페이스(1060)를 통해 수신되는 데이터에 대해 에러 정정 디코딩(ECC decoding)을 수행할 수 있다. 예시적으로, 에러 정정부(1030)는 메모리 인터페이스(1060)의 구성 요소로서 메모리 인터페이스(1060)에 포함될 수 있다.
호스트 인터페이스(1040)는 프로세서부(1010)의 제어에 따라, 외부의 호스트와 통신하도록 구성된다. 호스트 인터페이스(1040)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (Multi-Media Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 통신하도록 구성될 수 있다.
버퍼 제어부(1050)는 프로세서부(1010)의 제어에 따라, 메모리 버퍼부(1020)를 제어하도록 구성된다.
메모리 인터페이스(1060)는 프로세서부(1010)의 제어에 따라, 메모리 장치와 통신하도록 구성된다. 메모리 인터페이스(1060)는 채널을 통해 커맨드, 어드레스 및 데이터를 메모리 장치와 통신할 수 있다.
예시적으로, 메모리 컨트롤러(1000)는 메모리 버퍼부(1020) 및 버퍼 제어부(1050)를 포함하지 않을 수 있다.
예시적으로, 프로세서부(1010)는 코드들을 이용하여 메모리 컨트롤러(1000)의 동작을 제어할 수 있다. 프로세서부(1010)는 메모리 컨트롤러(1000)의 내부에 제공되는 불휘발성 메모리 장치(예를 들어, Read Only Memory)로부터 코드들을 로드할 수 있다. 다른 예로서, 프로세서부(1010)는 메모리 장치로부터 메모리 인터페이스(1060)를 통해 코드들을 로드(load)할 수 있다.
예시적으로, 메모리 컨트롤러(1000)의 버스(1070)는 제어 버스(control bus) 및 데이터 버스(data bus)로 구분될 수 있다. 데이터 버스는 메모리 컨트롤러(1000) 내에서 데이터를 전송하고, 제어 버스는 메모리 컨트롤러(1000) 내에서 커맨드, 어드레스와 같은 제어 정보를 전송하도록 구성될 수 있다. 데이터 버스와 제어 버스는 서로 분리되며, 상호간에 간섭하거나 영향을 주지 않을 수 있다. 데이터 버스는 호스트 인터페이스(1040), 버퍼 제어부(1050), 에러 정정부(1030) 및 메모리 인터페이스(1060)에 연결될 수 있다. 제어 버스는 호스트 인터페이스(1040), 프로세서부(1010), 버퍼 제어부(1050), 메모리 버퍼부(1020) 및 메모리 인터페이스(1060)에 연결될 수 있다.
도 18은 본 발명의 실시 예에 따른 저장 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 18을 참조하면, 메모리 카드 시스템(2000)은 메모리 컨트롤러(2100), 메모리 장치(2200), 및 커넥터(2300)를 포함한다.
메모리 컨트롤러(2100)는 메모리 장치(2200)와 연결된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 액세스하도록 구성된다. 예를 들어, 메모리 컨트롤러(2100)는 메모리 장치(2200)의 읽기, 쓰기, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 메모리 컨트롤러(2100)는 메모리 장치(2200) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다. 메모리 장치(2200)는 도 10을 참조하여 설명된 메모리 장치(100)와 동일하게 구현될 수 있다.
예시적으로, 메모리 컨트롤러(2100)는 램(RAM, Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
메모리 컨트롤러(2100)는 커넥터(2300)를 통해 외부 장치와 통신할 수 있다. 메모리 컨트롤러(2100)는 특정한 통신 규격에 따라 외부 장치(예를 들어, 호스트)와 통신할 수 있다. 예시적으로, 메모리 컨트롤러(2100)는 USB (Universal Serial Bus), MMC (Multi-Media Card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성된다. 예시적으로, 커넥터(2300)는 상술된 다양한 통신 규격들 중 적어도 하나에 의해 정의될 수 있다.
예시적으로, 메모리 장치(2200)는 EEPROM (Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM (Phase-change RAM), ReRAM (Resistive RAM), FRAM (Ferroelectric RAM), STT-MRAM(Spin-Torque Magnetic RAM) 등과 같은 다양한 불휘발성 메모리 소자들로 구현될 수 있다.
메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 범용 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
도 19는 본 발명의 실시 예에 따른 저장 장치가 적용된 SSD(Solid State Drive) 시스템을 예시적으로 보여주는 블록도이다.
도 19를 참조하면, SSD 시스템(3000)은 호스트(3100) 및 SSD(3200)를 포함한다. SSD(3200)는 신호 커넥터(3001)를 통해 호스트(3100)와 신호(SIG)를 주고 받고, 전원 커넥터(3002)를 통해 전원(PWR)을 입력 받는다. SSD(3200)는 SSD 컨트롤러(3210), 복수의 플래시 메모리들(3221~322n), 보조 전원 장치(3230), 및 버퍼 메모리(3240)를 포함한다.
실시 예에서, SSD 컨트롤러(3210)는 도 1을 참조하여 설명된 메모리 컨트롤러(200)의 기능을 수행할 수 있다.
SSD 컨트롤러(3210)는 호스트(3100)로부터 수신된 신호(SIG)에 응답하여 복수의 플래시 메모리들(3221~322n)을 제어할 수 있다. 예시적으로, 신호(SIG)는 호스트(3100) 및 SSD(3200)의 인터페이스에 기반된 신호들일 수 있다. 예를 들어, 신호(SIG)는 USB (Universal Serial Bus), MMC (Multi-Media Card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 인터페이스들 중 적어도 하나에 의해 정의된 신호일 수 있다.
보조 전원 장치(3230)는 전원 커넥터(3002)를 통해 호스트(3100)와 연결된다. 보조 전원 장치(3230)는 호스트(3100)로부터 전원(PWR)을 입력받고, 충전할 수 있다. 보조 전원 장치(3230)는 호스트(3100)로부터의 전원 공급이 원활하지 않을 경우, SSD(3200)의 전원을 제공할 수 있다. 예시적으로, 보조 전원 장치(3230)는 SSD(3200) 내에 위치할 수도 있고, SSD(3200) 밖에 위치할 수도 있다. 예를 들면, 보조 전원 장치(3230)는 메인 보드에 위치하며, SSD(3200)에 보조 전원을 제공할 수도 있다.
버퍼 메모리(3240)는 SSD(3200)의 버퍼 메모리로 동작한다. 예를 들어, 버퍼 메모리(3240)는 호스트(3100)로부터 수신된 데이터 또는 복수의 플래시 메모리들(3221~322n)로부터 수신된 데이터를 임시 저장하거나, 플래시 메모리들(3221~322n)의 메타 데이터(예를 들어, 매핑 테이블)를 임시 저장할 수 있다. 버퍼 메모리(3240)는 DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 불휘발성 메모리들을 포함할 수 있다.
도 20은 본 발명의 실시 예에 따른 저장 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
도 20을 참조하면, 사용자 시스템(4000)은 애플리케이션 프로세서(4100), 메모리 모듈(4200), 네트워크 모듈(4300), 스토리지 모듈(4400), 및 사용자 인터페이스(4500)를 포함한다.
애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들, 운영체제(OS; Operating System), 또는 사용자 프로그램 등을 구동시킬 수 있다. 예시적으로, 애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 애플리케이션 프로세서(4100)는 시스템-온-칩(SoC; System-on-Chip)으로 제공될 수 있다.
메모리 모듈(4200)은 사용자 시스템(4000)의 주 메모리, 동작 메모리, 버퍼 메모리, 또는 캐쉬 메모리로 동작할 수 있다. 메모리 모듈(4200)은 DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR2 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 불휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예시적으로 애플리케이션 프로세서(4100) 및 메모리 모듈(4200)은 POP(Package on Package)를 기반으로 패키지화되어 하나의 반도체 패키지로 제공될 수 있다.
네트워크 모듈(4300)은 외부 장치들과 통신을 수행할 수 있다. 예시적으로, 네트워크 모듈(4300)은 CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(TIME Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, Wi-Fi 등과 같은 무선 통신을 지원할 수 있다. 예시적으로, 네트워크 모듈(4300)은 애플리케이션 프로세서(4100)에 포함될 수 있다.
스토리지 모듈(4400)은 데이터를 저장할 수 있다. 예를 들어, 스토리지 모듈(4400)은 애플리케이션 프로세서(4100)로부터 수신한 데이터를 저장할 수 있다. 또는 스토리지 모듈(4400)은 스토리지 모듈(4400)에 저장된 데이터를 애플리케이션 프로세서(4100)로 전송할 수 있다. 예시적으로, 스토리지 모듈(4400)은 PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 불휘발성 반도체 메모리 소자로 구현될 수 있다. 예시적으로, 스토리지 모듈(4400)은 사용자 시스템(4000)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다.
예시적으로, 스토리지 모듈(4400)은 복수의 불휘발성 메모리 장치들을 포함할 수 있고, 복수의 불휘발성 메모리 장치들은 도 10 내지 도 13을 참조하여 설명된 메모리 장치와 동일하게 동작할 수 있다. 스토리지 모듈(4400)은 도 1을 참조하여 설명된 저장 장치(50)와 동일하게 동작할 수 있다.
사용자 인터페이스(4500)는 애플리케이션 프로세서(4100)에 데이터 또는 명령어를 입력하거나 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예시적으로, 사용자 인터페이스(4500)는 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있다. 사용자 인터페이스(4500)는 LCD (Liquid Crystal Display), OLED (Organic Light Emitting Diode) 표시 장치, AMOLED (Active Matrix OLED) 표시 장치, LED, 스피커, 모니터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
상술한 실시 예들에서, 모든 단계는 선택적으로 수행의 대상이 되거나 생략의 대상이 될 수 있다. 또한 각 실시 예에서 단계들은 반드시 순서대로 일어날 필요는 없으며, 뒤바뀔 수 있다. 한편, 본 명세서와 도면에 개시된 본 명세서의 실시 예들은 본 명세서의 기술 내용을 쉽게 설명하고 본 명세서의 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 명세서의 범위를 한정하고자 하는 것은 아니다. 즉 본 명세서의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 명세서가 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
한편, 본 명세서와 도면에는 본 발명의 바람직한 실시 예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
50: 저장 장치
100: 메모리 장치
200: 메모리 컨트롤러
210: 프로그램 소거 카운터
220: 에러 정정부
230: 에러 정정 카운터
240: 전략 소모량 예측부
300: 호스트
100: 메모리 장치
200: 메모리 컨트롤러
210: 프로그램 소거 카운터
220: 에러 정정부
230: 에러 정정 카운터
240: 전략 소모량 예측부
300: 호스트
Claims (24)
- 데이터를 저장하는 메모리 장치를 제어하는 메모리 컨트롤러에 있어서,
상기 메모리 장치가 수행한 프로그램 및 소거 동작의 횟수를 카운트하여 제1 프로그램 소거 카운트값을 생성하는 프로그램 소거 카운터;
상기 메모리 장치가 수행한 동작의 에러를 정정하기 위한 에러 정정의 횟수를 카운트하여 제1 에러 정정 카운트값을 생성하는 에러 정정 카운터; 및
상기 제1 프로그램 소거 카운트값을 기초로 카운트될 제2 프로그램 소거 카운트값을 예측하고, 상기 제2 프로그램 소거 카운트값에 대응하는 상기 메모리 장치 및 상기 메모리 컨트롤러를 포함하는 저장 장치가 소모할 전력량을 예측하고, 상기 예측된 전력 소모량을 호스트로 출력하는 전력 소모량 예측부;를 포함하는 것을 특징으로 하는 메모리 컨트롤러. - ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈제 1항에 있어서,
상기 메모리 장치가 수행한 동작의 에러를 정정하고, 상기 에러를 정정 했음을 나타내는 에러 정정 정보를 출력하는 에러 정정부를 더 포함하는 것을 특징으로 하는 메모리 컨트롤러. - ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈제 2항에 있어서, 상기 에러 정정 카운터는,
상기 에러 정정 정보를 기초로 상기 에러 정정의 횟수를 카운트 하는 것을 특징으로 하는 메모리 컨트롤러. - ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈제 1항에 있어서, 상기 메모리 컨트롤러는,
상기 제1 프로그램 소거 카운트값에 대응하는 평균 에러 정정 카운트값 및 예상 전력 소모량을 포함하는 기준 테이블을 더 포함하는 것을 특징으로 하는 메모리 컨트롤러. - ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈제 4항에 있어서, 상기 전력 소모량 예측부는,
상기 에러 정정 카운터에서 카운트된 상기 제1 에러 정정 카운트값 및 상기 기준 테이블에 포함된 상기 제1 프로그램 소거 카운트값에 대응하는 평균 에러 정정 카운트값이 일치하면,
상기 기준 테이블에 기초하여, 상기 제2 프로그램 소거 카운트값에 대응하는 전력 소모량을 예측하여 출력하는 것을 특징으로 하는 메모리 컨트롤러. - ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈제 4항에 있어서, 상기 전력 소모량 예측부는,
상기 에러 정정 카운터에서 카운트된 에러 정정 카운트값 및 상기 기준 테이블에 포함된 상기 제1 프로그램 소거 카운트값에 대응하는 평균 에러 정정 카운트값이 일치하지 않으면,
상기 기준 테이블에 포함된 프로그램 소거 카운트값들 중 적어도 하나에 대응하는 에러 정정 카운트값 및 전력 소모량을 보정하여 수정 테이블을 생성하는 것을 특징으로 하는 메모리 컨트롤러. - ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈제 6항에 있어서,
상기 수정 테이블에서,
상기 제1 프로그램 소거 카운트값에 대응하는 에러 정정 카운트값은 상기 에러 정정 카운터에서 카운트된 에러 정정 카운트값으로 보정되고,
상기 제1 프로그램 소거 카운트값에 대응하는 전력 소모량은 상기 기준 테이블에 포함된 상기 에러 정정 카운터에서 카운트된 에러 정정 카운트값에 대응하는 전력 소모량으로 보정되는 것을 특징으로 하는 메모리 컨트롤러. - ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈제 7항에 있어서,
상기 제1 프로그램 소거 카운트값에 대응하는 보정된 에러 정정 카운트값 및 전력 소모량에 기초하여,
상기 제2 프로그램 소거 카운트값에 대응하는 에러 정정 카운트값 및 전력 소모량이 보정되는 것을 특징으로 하는 메모리 컨트롤러. - 데이터를 저장하는 메모리 장치를 제어하는 메모리 컨트롤러에 있어서,
상기 메모리 장치가 수행한 프로그램 및 소거 동작의 횟수를 카운트하여 제1 프로그램 소거 카운트값을 생성하는 프로그램 소거 카운터;
상기 메모리 장치가 수행한 동작의 에러를 정정하기 위한 에러 정정의 횟수를 카운트하여 에러 정정 카운트값을 생성하는 에러 정정 카운터; 및
상기 프로그램 소거 카운트값을 수신한 시간을 기준 시간으로 설정하고, 상기 기준 시간을 기초로 결정된 예측 시간에 대응하는 상기 메모리 장치 및 상기 메모리 컨트롤러를 포함하는 저장 장치가 소모할 전력량을 예측하고, 상기 예측된 전력 소모량을 호스트로 출력하는 전력 소모량 예측부;를 포함하는 것을 특징으로 하는 메모리 컨트롤러. - ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈제 9항에 있어서, 상기 메모리 컨트롤러는,
상기 예측 시간에 대응하는 평균 에러 정정 카운트값 및 예상 전력 소모량을 포함하는 기준 테이블을 더 포함하는 것을 특징으로 하는 메모리 컨트롤러. - ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈제 10항에 있어서, 상기 전력 소모량 예측부는,
상기 기준 시간을 기초로 상기 기준 테이블에 포함된 에러 정정 카운트값들 중 적어도 하나에 대응하는 예측 시간을 결정하는 것을 특징으로 하는 메모리 컨트롤러. - ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈제 10항에 있어서, 상기 전력 소모량 예측부는,
상기 에러 정정 카운터에서 카운트된 에러 정정 카운트값 및 상기 기준 테이블에 포함된 상기 기준 시간에 대응하는 평균 에러 정정 카운트값이 일치하면, 상기 기준 테이블에 기초하여, 상기 예측 시간에 대응하는 전력 소모량을 예측하여 출력하고,
상기 에러 정정 카운터에서 카운트된 에러 정정 카운트값 및 상기 기준 테이블에 포함된 상기 기준 시간에 대응하는 평균 에러 정정 카운트값이 일치하지 않으면, 상기 기준 테이블에 포함된 시간들 중 적어도 하나에 대응하는 에러 정정 카운트값 및 전력 소모량을 보정하여 수정 테이블을 생성하는 것을 특징으로 하는 메모리 컨트롤러. - ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈제 12항에 있어서,
상기 수정 테이블에서,
상기 기준 시간에 대응하는 에러 정정 카운트값은 상기 에러 정정 카운터에서 카운트된 에러 정정 카운트값으로, 상기 기준 시간에 대응하는 전력 소모량은 상기 기준 테이블에 포함된 상기 에러 정정 카운터에서 카운트된 에러 정정 카운트값에 대응하는 전력 소모량으로 보정되고,
상기 기준 시간에 대응하는 보정된 에러 정정 카운트값 및 전력 소모량에 기초하여, 상기 예측 시간에 대응하는 에러 정정 카운트값 및 전력 소모량이 보정되는 것을 특징으로 하는 메모리 컨트롤러. - 데이터를 저장하는 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법에 있어서,
상기 메모리 장치가 수행한 프로그램 및 소거 동작의 횟수를 카운트하여 프로그램 소거 카운트값을 생성하는 단계;
상기 메모리 장치가 수행한 동작의 에러를 정정하기 위한 에러 정정의 횟수를 카운트하여 에러 정정 카운트값을 생성하는 단계;
상기 프로그램 소거 카운트값 및 상기 에러 정정 카운트값을 기초로 상기 메모리 장치 및 상기 메모리 컨트롤러를 포함하는 저장 장치가 소모할 전력량을 예측하는 단계; 및
예측된 전력 소모량을 호스트로 출력하는 단계;를 포함하는 메모리 컨트롤러의 동작 방법. - ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈제 14항에 있어서,
상기 에러 정정 카운트값은 상기 메모리 장치가 수행한 동작의 에러가 정정 되었음을 나타내는 에러 정정 정보를 수신하면 카운트 되는 것을 특징으로 하는 메모리 컨트롤러의 동작 방법. - ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈제 14항에 있어서, 상기 저장 장치가 소모할 전력량을 예측하는 단계는,
상기 프로그램 소거 카운트값에 대응하는 평균 에러 정정 카운트값 및 예상 전력 소모량을 포함하는 기준 테이블을 기초로 생성된 복수의 프로그램 소거 카운트값들 중 적어도 하나에 대응하는 전력 소모량을 예측하는 것을 특징으로 하는 메모리 컨트롤러의 동작 방법. - ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈제 16항에 있어서,
상기 프로그램 소거 카운트값을 수신한 시간을 기준 시간으로 설정하는 단계; 및
상기 프로그램 소거 카운트값을 상기 기준 시간에 대응하는 기준 프로그램 소거 카운트값으로 설정하는 단계;를 더 포함하는 것을 특징으로 하는 메모리 컨트롤러의 동작 방법. - ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈제 17항에 있어서,
상기 기준 시간을 기초로 상기 기준 테이블에 포함된 프로그램 소거 카운트값들 중 적어도 하나에 대응하는 예측 시간을 결정하는 단계를 더 포함하는 것을 특징으로 하는 메모리 컨트롤러의 동작 방법. - ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈제 18항에 있어서, 상기 저장 장치가 소모할 전력량을 예측하는 단계는,
상기 에러 정정의 횟수를 카운트하여 생성된 에러 정정 카운트값 및 상기 기준 테이블에 포함된 상기 프로그램 소거 카운트값에 대응하는 에러 정정 카운트값이 일치하면,
상기 기준 테이블에 기초하여, 상기 예측 시간 및 상기 예측 시간에 대응하는 전력 소모량을 예측하는 것을 특징으로 하는 메모리 컨트롤러의 동작 방법. - ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈제 18항에 있어서, 상기 저장 장치가 소모할 전력량을 예측하는 단계는,
상기 에러 정정의 횟수를 카운트하여 생성된 에러 정정 카운트값 및 상기 기준 테이블에 포함된 상기 프로그램 소거 카운트값에 대응하는 에러 정정 카운트값이 일치하지 않으면,
상기 기준 테이블에 포함된 프로그램 소거 카운트값들 중 적어도 하나에 대응하는 에러 정정 카운트값 및 전력 소모량을 보정하여 수정 테이블을 생성하는 단계를 더 포함하는 것을 특징으로 하는 메모리 컨트롤러의 동작 방법. - 삭제
- 삭제
- 삭제
- 삭제
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190055133A KR102601152B1 (ko) | 2019-05-10 | 2019-05-10 | 메모리 컨트롤러 및 그 동작 방법 |
| US16/694,472 US11010226B2 (en) | 2019-05-10 | 2019-11-25 | Memory controller and method of operating the same |
| CN201911296036.8A CN111916142B (zh) | 2019-05-10 | 2019-12-16 | 存储器控制器以及操作存储器控制器的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190055133A KR102601152B1 (ko) | 2019-05-10 | 2019-05-10 | 메모리 컨트롤러 및 그 동작 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20200129947A KR20200129947A (ko) | 2020-11-18 |
| KR102601152B1 true KR102601152B1 (ko) | 2023-11-13 |
Family
ID=73045827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190055133A KR102601152B1 (ko) | 2019-05-10 | 2019-05-10 | 메모리 컨트롤러 및 그 동작 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11010226B2 (ko) |
| KR (1) | KR102601152B1 (ko) |
| CN (1) | CN111916142B (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014232540A (ja) | 2010-06-29 | 2014-12-11 | パナソニック株式会社 | 不揮発性記憶システム、メモリシステム用の電源回路、フラッシュメモリ、フラッシュメモリコントローラ、および不揮発性半導体記憶装置 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101506655B1 (ko) * | 2008-05-15 | 2015-03-30 | 삼성전자주식회사 | 메모리 장치 및 메모리 데이터 오류 관리 방법 |
| US8737136B2 (en) * | 2010-07-09 | 2014-05-27 | Stec, Inc. | Apparatus and method for determining a read level of a memory cell based on cycle information |
| JP5655419B2 (ja) * | 2010-08-04 | 2015-01-21 | ソニー株式会社 | 受信装置、受信方法及び携帯端末 |
| WO2012058328A1 (en) * | 2010-10-27 | 2012-05-03 | Sandforce, Inc. | Adaptive ecc techniques for flash memory based data storage |
| US8745318B2 (en) * | 2011-06-28 | 2014-06-03 | Seagate Technology Llc | Parameter tracking for memory devices |
| KR20130061967A (ko) * | 2011-12-02 | 2013-06-12 | 삼성전자주식회사 | 메모리 시스템 및 그것의 웨어 레벨링 방법 |
| KR102065664B1 (ko) * | 2013-08-09 | 2020-01-13 | 삼성전자 주식회사 | 메모리 장치의 열화 상태 추정 방법 및 이를 이용한 메모리 시스템에서의 웨어 레벨링 방법 |
| KR20150087646A (ko) | 2014-01-22 | 2015-07-30 | 삼성전자주식회사 | 불 휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 동작 방법 |
| CN105511838B (zh) * | 2014-09-29 | 2018-06-29 | 上海兆芯集成电路有限公司 | 处理器及其执行方法 |
| JP2016086521A (ja) * | 2014-10-24 | 2016-05-19 | 日本電信電話株式会社 | 消費電力予測方法および装置 |
| US9563504B2 (en) * | 2014-12-05 | 2017-02-07 | Sandisk Technologies Llc | Partial block erase for data refreshing and open-block programming |
| KR102250423B1 (ko) * | 2015-01-13 | 2021-05-12 | 삼성전자주식회사 | 불휘발성 메모리 시스템 및 그것의 동작 방법 |
| KR102222444B1 (ko) * | 2015-03-05 | 2021-03-04 | 삼성전자주식회사 | 전력 상태 정보를 사용하는 저장 장치 및 그것의 동작 방법 |
| KR102445390B1 (ko) | 2015-09-02 | 2022-09-21 | 에스케이하이닉스 주식회사 | 메모리 컨트롤러 및 이를 포함하는 메모리 시스템 |
| KR102281751B1 (ko) * | 2015-10-01 | 2021-07-27 | 에스케이하이닉스 주식회사 | 플래시 메모리 시스템 동작 방법 |
| KR20180025357A (ko) * | 2016-08-29 | 2018-03-09 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것의 동작 방법 |
| US10365698B2 (en) * | 2017-07-27 | 2019-07-30 | Oracle International Corporation | Temperature based frequency throttling |
| US10831384B2 (en) * | 2017-08-31 | 2020-11-10 | Micron Technology, Inc. | Memory device with power management |
| CN109634527B (zh) * | 2018-12-12 | 2020-06-09 | 华中科技大学 | 一种ssd内实现的闪存寿命预测方法 |
| KR20200099441A (ko) * | 2019-02-14 | 2020-08-24 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 이의 동작 방법 |
| JP2020144958A (ja) * | 2019-03-05 | 2020-09-10 | キオクシア株式会社 | メモリシステムおよび方法 |
-
2019
- 2019-05-10 KR KR1020190055133A patent/KR102601152B1/ko active IP Right Grant
- 2019-11-25 US US16/694,472 patent/US11010226B2/en active Active
- 2019-12-16 CN CN201911296036.8A patent/CN111916142B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014232540A (ja) | 2010-06-29 | 2014-12-11 | パナソニック株式会社 | 不揮発性記憶システム、メモリシステム用の電源回路、フラッシュメモリ、フラッシュメモリコントローラ、および不揮発性半導体記憶装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20200129947A (ko) | 2020-11-18 |
| US20200356430A1 (en) | 2020-11-12 |
| CN111916142A (zh) | 2020-11-10 |
| CN111916142B (zh) | 2023-12-08 |
| US11010226B2 (en) | 2021-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11194736B2 (en) | Memory controller having improved map data access performance and method of operating the same | |
| KR102620255B1 (ko) | 저장 장치 및 그 동작 방법 | |
| US10910045B2 (en) | Storage device having improved cache performance and method of operating the same | |
| KR102651440B1 (ko) | 저장 장치 및 그 동작 방법 | |
| CN111580744B (zh) | 存储器控制器及其操作方法 | |
| US11422905B2 (en) | Storage device and method of operating the same | |
| KR102717016B1 (ko) | 메모리 장치 및 그 동작 방법 | |
| KR20240113734A (ko) | 메모리 컨트롤러 및 그 동작 방법 | |
| KR102645740B1 (ko) | 저장 장치 및 그 동작 방법 | |
| US10861569B1 (en) | Memory device and method of operating the memory device | |
| KR102669450B1 (ko) | 저장 장치 및 그 동작 방법 | |
| KR102676332B1 (ko) | 메모리 컨트롤러 | |
| CN111338979A (zh) | 存储器控制器及其操作方法 | |
| KR102640951B1 (ko) | 메모리 컨트롤러 및 그 동작 방법 | |
| KR102672108B1 (ko) | 저장 장치 및 그 동작 방법 | |
| KR102556276B1 (ko) | 저장 장치 및 그 동작 방법 | |
| KR20210011251A (ko) | 메모리 장치 및 그 동작 방법 | |
| KR20200116808A (ko) | 저장 장치 및 그 동작 방법 | |
| US11688464B2 (en) | Storage device and method of operating the same | |
| US11449277B2 (en) | Memory controller and method of operating the same | |
| KR102626058B1 (ko) | 메모리 컨트롤러 및 그 동작 방법 | |
| KR102601152B1 (ko) | 메모리 컨트롤러 및 그 동작 방법 | |
| KR20200099825A (ko) | 저장 장치 및 그 동작 방법 | |
| CN111580743A (zh) | 存储器控制器及其操作方法 | |
| US11294590B2 (en) | Storage device with fail page replacement capability and operating method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |