KR102577295B1

KR102577295B1 - 다중 대역의 신호를 송수신하는 안테나 엘리먼트들이 중첩되어 형성된 안테나 및 이를 포함하는 전자 장치

Info

Publication number: KR102577295B1
Application number: KR1020180126603A
Authority: KR
Inventors: 박성철; 윤수민
Original assignee: 삼성전자주식회사
Priority date: 2018-10-23
Filing date: 2018-10-23
Publication date: 2023-09-12
Also published as: US20200127387A1; CN112956080A; EP3818594A4; CN112956080B; US11522299B2; WO2020085707A1; KR20200045726A; EP3818594A1

Abstract

복수의 제1 패치 안테나 엘리먼트들을 포함하는 제1 회로 기판층, 및 복수의 제2 패치 안테나 엘리먼트들을 포함하는 제2 회로 기판층을 포함하는 인쇄 회로 기판; 상기 복수의 제1 패치 안테나 엘리먼트들을 이용하여 제1 주파수 대역의 신호를 송신 또는 수신할 수 있고, 상기 복수의 제2 패치 안테나 엘리먼트들을 이용하여 상기 제1 주파수 대역보다 높은 제2 주파수 대역의 신호를 송신 또는 수신할 수 있는 통신 모듈; 및 상기 통신 모듈과 연결된 프로세서를 포함하고, 상기 복수의 제1 패치 안테나 엘리먼트들의 중심점들이 상기 제1 거리를 갖도록 이격되어 배치되고, 상기 복수의 제2 패치 안테나 엘리먼트들의 중심점들이 상기 제1 거리보다 짧은 제2 거리를 갖도록 이격되어 배치되고, 상기 복수의 제2 패치 안테나 엘리먼트들은 상기 복수의 제2 패치 안테나 엘리먼트들의 상기 중심점들이 상기 복수의 제1 패치 안테나 엘리먼트들의 중심점들보다, 상기 제1 회로 기판층의 무게 중심인 제1 중심점 및 상기 제2 회로 기판층의 무게 중심인 제2 중심점을 상기 인쇄 회로 기판의 제1 면에서 제2 면으로 관통하는 방향으로 연결한 중심 축에 가깝도록 배치된 전자 장치가 개시된다. 이 외에도 명세서를 통해 파악되는 다양한 실시 예가 가능하다.

Description

다중 대역의 신호를 송수신하는 안테나 엘리먼트들이 중첩되어 형성된 안테나 및 이를 포함하는 전자 장치{ELECTRONIC DEVICE INCLUDING ANTENNA FORMED BY OVERLAPPING ANTENNA ELEMENTS TRANSCEIVING MULTIPLE BANDS OF SIGNAL}

본 문서에서 개시되는 실시 예들은 복수 개의 주파수 대역에 속하는 신호들을 전달할 수 있도록 대역 폭을 증가시키고 서로 다른 주파수의 신호들을 서로 고립시킬 수 있는 안테나 구조를 제공하는 기술과 관련된다.

무선 통신을 지원하는 전자 장치(예: 스마트 폰(smartphone) 또는 웨어러블(wearable) 기기)는 RF(radio frequency) 신호를 송수신한다. 전자 장치의 PCB(printed circuit board)는 하나 이상의 회로 기판층을 가질 수 있다. 전자 장치는 회로 기판층 상에 마련된 복수의 패치 안테나 엘리먼트들(antenna elements)을 이용하여 RF 신호를 송수신한다. 전자 장치가 RF 신호를 수신하는 경우, 전자 장치는 복수의 패치 안테나 엘리먼트들이 수신한 RF 신호를 통신 모듈로 전달하고, 통신 모듈은 RF 신호를 프로세서(processor)로 전달한다.

전자 장치는 회로 기판층마다 패치 안테나 엘리먼트들을 포함할 수 있다. 서로 다른 회로 기판층에는 서로 다른 크기의 패치 안테나 엘리먼트들을 형성할 수 있다. 패치 안테나 엘리먼트는 지정된 주파수 대역(frequency band)을 이용하여 RF 신호를 송수신할 수 있다. 크기가 큰 패치 안테나 엘리먼트는 낮은 주파수 대역에 속하는 신호들을 송수신하고, 크기가 작은 패치 안테나 엘리먼트는 높은 주파수 대역에 속하는 신호들을 송수신할 수 있다. 전자 장치는 서로 다른 크기의 패치 안테나 엘리먼트들을 이용하여 다중 대역의 신호를 송수신할 수 있다.

전자 장치는 서로 다른 크기의 패치 안테나 엘리먼트들을 서로 다른 회로 기판층에 배치할 때, 설계 및 제조가 용이하도록 크기가 작은 패치 안테나 엘리먼트들 각각의 중심점 및 크기가 큰 패치 안테나 엘리먼트들 각각의 중심점과 일치하도록 배치할 수 있다. 이 경우, 크기가 큰 패치 안테나 엘리먼트들이 송수신하는 파장을 기준으로 한 이격 거리보다 크기가 작은 패치 안테나 엘리먼트들이 송수신하는 파장을 기준으로 한 이격 거리가 증가하게 된다. 이에 따라, 크기가 작은 패치 안테나 엘리먼트들이 송수신하는 높은 주파수 대역과 관련된 송수신 특성이 원하지 않는 방향으로 변화하는 문제가 발생할 수 있다.

본 문서에 개시되는 실시 예들은 서로 다른 크기를 갖는 패치 안테나 엘리먼트들을 동일한 축 상에 배치하는 경우 크기가 작은 패치 안테나 엘리먼트들이 송수신하는 파장을 기준으로 한 이격 거리가 증가하는 문제를 해결하고자 한다.

또한, 전자 장치는 서로 다른 크기의 패치 안테나 엘리먼트들을 이용하여 다중 대역의 신호를 송수신할 수 있다. 서로 다른 주파수 대역의 신호들이 혼합되는 것을 방지하기 위해서는 신호가 서로 분리되는 고립(isolation) 특성이 필요하다. 그러나 서로 다른 크기의 패치 안테나 엘리먼트들의 중심 주파수(center frequency)를 동일하게 설정하는 경우, 불필요한 전기장이 발생할 수 있다. 이에 따라, 다른 방향으로 배치된 급전부에 커플링이 발생하여, 서로 교차하는 급전 단자(feeding port) 사이에 고립 특성이 약화되는 크로스 폴 고립(cross pole isolation) 문제가 발생할 수 있다.

본 문서에 개시되는 실시 예들은 서로 다른 크기를 갖는 패치 안테나 엘리먼트들의 중심 주파수를 조정하여 서로 다른 주파수 대역의 신호들 사이를 고립시키는 특성을 개선하고자 한다.

본 문서에 개시되는 일 실시 예에 따른 전자 장치는, 복수의 제1 패치 안테나 엘리먼트들을 포함하는 제1 회로 기판층, 및 복수의 제2 패치 안테나 엘리먼트들을 포함하는 제2 회로 기판층을 포함하는 인쇄 회로 기판; 상기 복수의 제1 패치 안테나 엘리먼트들을 이용하여 제1 주파수 대역의 신호를 송신 또는 수신할 수 있고, 상기 복수의 제2 패치 안테나 엘리먼트들을 이용하여 상기 제1 주파수 대역보다 높은 제2 주파수 대역의 신호를 송신 또는 수신할 수 있는 통신 모듈; 및 상기 통신 모듈과 연결된 프로세서를 포함하고, 상기 복수의 제1 패치 안테나 엘리먼트들의 중심점들이 상기 제1 거리를 갖도록 이격되어 배치되고, 상기 복수의 제2 패치 안테나 엘리먼트들의 중심점들이 상기 제1 거리보다 짧은 제2 거리를 갖도록 이격되어 배치되고, 상기 복수의 제2 패치 안테나 엘리먼트들의 상기 중심점들이 상기 복수의 제1 패치 안테나 엘리먼트들의 중심점들보다, 상기 제1 회로 기판층의 무게 중심인 제1 중심점 및 상기 제2 회로 기판층의 무게 중심인 제2 중심점을 상기 인쇄 회로 기판의 제1 면에서 제2 면으로 관통하는 방향으로 연결한 중심 축에 가깝도록 배치될 수 있다.

또한, 본 문서에 개시되는 일 실시 예에 따른 안테나 구조체는, PCB를 포함하고, 상기 PCB는, 제1 주파수 대역의 신호를 송신 또는 수신할 수 있는 제1 크기로 형성된 복수의 제1 패치 안테나 엘리먼트들을 포함하는 제1 회로 기판층; 및 제2 주파수 대역의 신호를 송신 또는 수신할 수 있는 제2 크기로 형성된 복수의 제2 패치 안테나 엘리먼트들을 포함하는 제2 회로 기판층을 포함하고, 상기 복수의 제1 패치 안테나 엘리먼트들은 각각의 중심점들이 상기 제1 주파수 대역의 제1 파장에 관련된 제1 거리만큼 이격되도록 배치되고, 상기 복수의 제2 패치 안테나 엘리먼트들은 각각의 중심점들이 상기 제2 주파수 대역의 제2 파장에 관련된 제2 거리만큼 이격되도록 배치되고, 상기 복수의 제2 패치 안테나 엘리먼트들은 상기 복수의 제1 패치 안테나 엘리먼트들의 적어도 일부와 중첩되도록 상기 제1 회로 기판층 위에(above) 배치될 수 있다.

또한, 본 문서에 개시되는 일 실시 예에 따른 전자 장치는, 복수의 제1 패치 안테나 엘리먼트들을 포함하는 제1 회로 기판층, 및 복수의 제2 패치 안테나 엘리먼트들을 포함하는 제2 회로 기판층을 포함하는 PCB; 상기 복수의 제1 패치 안테나 엘리먼트들을 이용하여 제1 주파수 대역의 신호를 송신 또는 수신할 수 있고, 상기 복수의 제2 패치 안테나 엘리먼트들을 이용하여 제2 주파수 대역의 신호를 송신 또는 수신할 수 있는 통신 모듈; 및 상기 통신 모듈과 연결된 프로세서를 포함하고, 상기 복수의 제1 패치 안테나 엘리먼트들은, 상기 PCB의 중심 축 상에 배치된 제1 중앙 패치, 및 상기 제1 중앙 패치의 양 측에 이격되어 배치된 제1 가장자리 패치들을 포함하고, 상기 복수의 제2 패치 안테나 엘리먼트들은, 상기 중심 축 상에 배치된 제2 중앙 패치, 및 상기 제2 중앙 패치의 양 측에 이격되어 배치된 제2 가장자리 패치들을 포함하고, 상기 제2 가장자리 패치들은 상기 제1 가장자리 패치들 각각의 중심점들보다 상기 제1 회로 기판층의 무게 중심인 제1 중심점 및 상기 제2 회로 기판층의 무게 중심인 제2 중심점을 상기 인쇄 회로 기판의 제1 면에서 제2 면으로 관통하는 방향으로 연결한 상기 중심 축에 가깝도록 배치하고, 상기 제1 중앙 패치 및 제2 중앙 패치는 서로 다른 방향으로 형성된 중앙 급전 단자들을 이용하여 급전할 수 있다.

본 문서에 개시되는 실시 예들에 따르면, 크기가 작은 패치 안테나 엘리먼트들이 송수신하는 높은 주파수 대역에서의 송수신하는 빔의 폭이 증가하고, 패치 안테나 엘리먼트의 지향성 수평방향 패턴 중 주된 빔 이외의 방향으로 방사되는 사이드 로브(side lobe)를 감소시킬 수 있다.

또한, 본 문서에 개시되는 실시 예들에 따르면, 불필요한 전기장이 발생하지 않고, 서로 다른 주파수 대역의 신호들 사이를 고립시키는 특성이 개선되어 크로스 폴 고립 문제를 방지할 수 있다.

이 외에, 본 문서를 통해 직접적 또는 간접적으로 파악되는 다양한 효과들이 제공될 수 있다.

도 1은 다양한 실시 예에 따른 네트워크 환경 내의 전자 장치의 블록도이다.
도 2는 일 실시 예에 따른 5G 통신을 지원하는 전자 장치를 나타낸 도면들이다.
도 3은 일 실시 예에 따른 안테나 구조체를 이루는 PCB를 나타낸 도면이다.
도 4는 일 실시 예에 따른 PCB의 일 부분을 상세하게 나타낸 도면이다.
도 5a 내지 도 5c는 도 3 과 도 4를 A-A' 방향으로 절단했을 때의 PCB의 단면도들이다.
도 6은 다른 실시 예에 따른 PCB를 나타낸 도면이다.
도 7은 또 다른 실시 예에 따른 PCB를 나타낸 도면이다.
도 8은 기존 안테나 엘리먼트 패치 및 일 실시 예에 따른 본 발명의 안테나 엘리먼트 패치를 적용한 안테나 구조체에 포함된 통신 모듈의 송수신 성능을 비교한 그래프이다.
도 9는 디튠 미적용 패치 및 일 실시 예에 따른 본 발명의 디튠 패치를 적용한 안테나 구조체의 제1 및 제2 주파수 대역 사이의 고립 성능을 비교한 그래프이다.
도면의 설명과 관련하여, 동일 또는 유사한 구성요소에 대해서는 동일 또는 유사한 참조 부호가 사용될 수 있다.

이하, 본 발명의 다양한 실시 예가 첨부된 도면을 참조하여 기재된다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 실시 예의 다양한 변경(modification), 균등물(equivalent), 및/또는 대체물(alternative)을 포함하는 것으로 이해되어야 한다.

도 1은, 다양한 실시 예들에 따른, 네트워크 환경(100) 내의 전자 장치(101)의 블록도이다. 도 1을 참조하면, 네트워크 환경(100)에서 전자 장치(101)는 제1 네트워크(198)(예: 근거리 무선 통신 네트워크)를 통하여 전자 장치(102)와 통신하거나, 또는 제2 네트워크(199)(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치(104) 또는 서버(108)와 통신할 수 있다. 일 실시 예에 따르면, 전자 장치(101)는 서버(108)를 통하여 전자 장치(2104)와 통신할 수 있다. 일 실시 예에 따르면, 전자 장치(101)는 프로세서(120), 메모리(130), 입력 장치(150), 음향 출력 장치(155), 표시 장치(160), 오디오 모듈(170), 센서 모듈(176), 인터페이스(177), 햅틱 모듈(179), 카메라 모듈(180), 전력 관리 모듈(188), 배터리(189), 통신 모듈(190), 가입자 식별 모듈(196), 또는 안테나 모듈(197)을 포함할 수 있다. 어떤 실시 예에서는, 전자 장치(101)에는, 이 구성요소들 중 적어도 하나(예: 표시 장치(160) 또는 카메라 모듈(180))가 생략되거나, 하나 이상의 다른 구성 요소가 추가될 수 있다. 어떤 실시 예에서는, 이 구성요소들 중 일부들은 하나의 통합된 회로로 구현될 수 있다. 예를 들면, 센서 모듈(176)(예: 지문 센서, 홍채 센서, 또는 조도 센서)은 표시 장치(160)(예: 디스플레이)에 임베디드된 채 구현될 수 있다

프로세서(120)는, 예를 들면, 소프트웨어(예: 프로그램(140))를 실행하여 프로세서(120)에 연결된 전자 장치(101)의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)을 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행할 수 있다. 일 실시 예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서(120)는 다른 구성요소(예: 센서 모듈(176) 또는 통신 모듈(190))로부터 수신된 명령 또는 데이터를 휘발성 메모리(132)에 로드하고, 휘발성 메모리(132)에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비 휘발성 메모리(134)에 저장할 수 있다. 일 실시 예에 따르면, 프로세서(120)는 메인 프로세서(121)(예: 중앙 처리 장치 또는 어플리케이션 프로세서), 및 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(123)(예: 그래픽 처리 장치, 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 추가적으로 또는 대체적으로, 보조 프로세서(123)은 메인 프로세서(121)보다 저전력을 사용하거나, 또는 지정된 기능에 특화되도록 설정될 수 있다. 보조 프로세서(123)는 메인 프로세서(121)와 별개로, 또는 그 일부로서 구현될 수 있다.

보조 프로세서(123)는, 예를 들면, 메인 프로세서(121)가 인액티브(inactive)(예: 슬립(sleep)) 상태에 있는 동안 메인 프로세서(121)를 대신하여, 또는 메인 프로세서(121)가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서(121)와 함께, 전자 장치(101)의 구성요소들 중 적어도 하나의 구성요소(예: 표시 장치(160), 센서 모듈(176), 또는 통신 모듈(190))와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일 실시 예에 따르면, 보조 프로세서(123)(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구성 요소(예: 카메라 모듈(180) 또는 통신 모듈(190))의 일부로서 구현될 수 있다.

메모리(130)는, 전자 장치(101)의 적어도 하나의 구성요소(예: 프로세서(120) 또는 센서모듈(176))에 의해 사용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램(140)) 및, 이와 관련된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리(130)는, 휘발성 메모리(132) 또는 비 휘발성 메모리(134)를 포함할 수 있다.

프로그램(140)은 메모리(130)에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제(142), 미들 웨어(144) 또는 어플리케이션(146)을 포함할 수 있다.

입력 장치(150)는, 전자 장치(101)의 구성요소(예: 프로세서(120))에 사용될 명령 또는 데이터를 전자 장치(101)의 외부(예: 사용자)로부터 수신할 수 있다. 입력 장치(150)는, 예를 들면, 마이크, 마우스, 또는 키보드를 포함할 수 있다.

음향 출력 장치(155)는 음향 신호를 전자 장치(101)의 외부로 출력할 수 있다. 음향 출력 장치(155)는, 예를 들면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있고, 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일 실시 예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다.

표시 장치(160)는 전자 장치(101)의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 표시 장치(160)는, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터(projector) 및 해당 장치를 제어하기 위한 제어 회로를 포함할 수 있다. 일 실시 예에 따르면, 표시 장치(160)는 터치를 감지하도록 설정된 터치 회로(touch circuitry), 또는 상기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 센서 회로(예: 압력 센서)를 포함할 수 있다.

오디오 모듈(170)은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일 실시 예에 따르면, 오디오 모듈(170)은, 입력 장치(150)를 통해 소리를 획득하거나, 음향 출력 장치(155), 또는 전자 장치(101)와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치(102))(예: 스피커 또는 헤드폰))를 통해 소리를 출력할 수 있다.

센서 모듈(176)은 전자 장치(101)의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태)를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일 실시 예에 따르면, 센서 모듈(176)은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다.

인터페이스(177)는 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일 실시 예에 따르면, 인터페이스(177)는, 예를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 또는 오디오 인터페이스를 포함할 수 있다.

연결 단자(178)는, 그를 통해서 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일 실시 예에 따르면, 연결 단자(178)는, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다.

햅틱 모듈(179)은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일 실시 예에 따르면, 햅틱 모듈(179)은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다.

카메라 모듈(180)은 정지 영상 및 동영상을 촬영할 수 있다. 일 실시 예에 따르면, 카메라 모듈(180)은 하나 이상의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다.

전력 관리 모듈(188)은 전자 장치(101)에 공급되는 전력을 관리할 수 있다. 일 실시 예에 따르면, 전력 관리 모듈(188)은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다.

배터리(189)는 전자 장치(101)의 적어도 하나의 구성 요소에 전력을 공급할 수 있다. 일 실시 예에 따르면, 배터리(189)는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다.

통신 모듈(190)은 전자 장치(101)와 외부 전자 장치(예: 전자 장치(102), 전자 장치(104), 또는 서버(108))간의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈(190)은 프로세서(120)(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일 실시 예에 따르면, 통신 모듈(190)은 무선 통신 모듈(192)(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(194)(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제1 네트워크(198)(예: 블루투스, WiFi direct 또는 IrDA(infrared data association) 같은 근거리 통신 네트워크) 또는 제2 네트워크(199)(예: 셀룰러 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부 전자 장치와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성 요소(예: 단일 칩)으로 통합되거나, 또는 서로 별도의 복수의 구성 요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈(192)은 가입자 식별 모듈(196)에 저장된 가입자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제1 네트워크(198) 또는 제2 네트워크(199)와 같은 통신 네트워크 내에서 전자 장치(101)를 확인 및 인증할 수 있다.

안테나 모듈(197)은 신호 또는 전력을 외부(예: 외부 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 안테나 모듈은, 일실시예에 따르면, 도전체 또는 도전성 패턴으로 형성될 수 있고, 어떤 실시예에 따르면, 도전체 또는 도전성 패턴 이외에 추가적으로 다른 부품(예: RFIC)을 더 포함할 수 있다. 일 실시 예에 따르면, 안테나 모듈(197)은 하나 이상의 안테나들을 포함할 수 있고, 이로부터, 제1 네트워크(198) 또는 제2 네트워크(199)와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈(190)에 의하여 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모듈(190)과 외부 전자 장치 간에 송신되거나 수신될 수 있다.

상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))를 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다.

일 실시 예에 따르면, 명령 또는 데이터는 제2 네트워크(199)에 연결된 서버(108)를 통해서 전자 장치(101)와 외부의 전자 장치(104) 간에 송신 또는 수신될 수 있다. 전자 장치(102, 104) 각각은 전자 장치(101)와 동일한 또는 다른 종류의 장치일 수 있다. 일 실시 예에 따르면, 전자 장치(101)에서 실행되는 동작들의 전부 또는 일부는 외부 전자 장치들(102, 104, or 108) 중 하나 이상의 외부 장치들에서 실행될 수 있다. 예를 들면, 전자 장치(101)가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요청에 반응하여 수행해야 할 경우에, 전자 장치(101)는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치(2101)로 전달할 수 있다. 전자 장치(101)는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다.

도 2는 다양한 실시 예들에 따른, 복수 개의 셀룰러 네트워크들을 포함하는 네트워크 환경에서의 전자 장치(101)의 블록도(200)이다. 도 2를 참조하면, 전자 장치(101)는 제1 커뮤니케이션 프로세서(212), 제2 커뮤니케이션 프로세서(214), 제1 radio frequency integrated circuit(RFIC)(222), 제2 RFIC(224), 제3 RFIC(226), 제4 RFIC(228), 제1 radio frequency front end(RFFE)(232), 제2 RFFE(234), 제1 안테나 모듈(242), 제2 안테나 모듈(244), 및 안테나(248)를 포함할 수 있다. 전자 장치(101)는 프로세서(120) 및 메모리(130)를 더 포함할 수 있다. 제2 네트워크(199)는 제1 셀룰러 네트워크(292)와 제2 셀룰러 네트워크(294)를 포함할 수 있다. 다른 실시 예에 따르면, 전자 장치(101)는 도 1에 기재된 부품들 중 적어도 하나의 부품을 더 포함할 수 있고, 제2 네트워크(199)는 적어도 하나의 다른 네트워크를 더 포함할 수 있다. 일실시 예에 따르면, 제1 커뮤니케이션 프로세서(212), 제2 커뮤니케이션 프로세서(214), 제1 RFIC(222), 제2 RFIC(224), 제4 RFIC(228), 제1 RFFE(232), 및 제2 RFFE(234)는 무선 통신 모듈(192)의 적어도 일부를 형성할 수 있다. 다른 실시 예에 따르면, 제4 RFIC(228)는 생략되거나, 제3 RFIC(226)의 일부로서 포함될 수 있다.

제1 커뮤니케이션 프로세서(212)는 제1 셀룰러 네트워크(292)와의 무선 통신에 사용될 대역의 통신 채널의 수립, 및 수립된 통신 채널을 통한 레거시 네트워크 통신을 지원할 수 있다. 다양한 실시 예들에 따르면, 제1 셀룰러 네트워크는 2세대(2G), 3G, 4G, 또는 long term evolution(LTE) 네트워크를 포함하는 레거시 네트워크일 수 있다. 제2 커뮤니케이션 프로세서(214)는 제2 셀룰러 네트워크(294)와의 무선 통신에 사용될 대역 중 지정된 대역(예: 약 6GHz ~ 약 60GHz)에 대응하는 통신 채널의 수립, 및 수립된 통신 채널을 통한 5G 네크워크 통신을 지원할 수 있다. 다양한 실시 예들에 따르면, 제2 셀룰러 네트워크(294)는 3GPP에서 정의하는 5G 네트워크일 수 있다. 추가적으로, 일실시 예에 따르면, 제1 커뮤니케이션 프로세서(212) 또는 제2 커뮤니케이션 프로세서(214)는 제2 셀룰러 네트워크(294)와의 무선 통신에 사용될 대역 중 다른 지정된 대역(예: 약 6GHz 이하)에 대응하는 통신 채널의 수립, 및 수립된 통신 채널을 통한 5G 네크워크 통신을 지원할 수 있다. 일실시 예에 따르면, 제1 커뮤니케이션 프로세서(212)와 제2 커뮤니케이션 프로세서(214)는 단일(single) 칩 또는 단일 패키지 내에 구현될 수 있다. 다양한 실시 예들에 따르면, 제1 커뮤니케이션 프로세서(212) 또는 제2 커뮤니케이션 프로세서(214)는 프로세서(120), 보조 프로세서(123), 또는 통신 모듈(190)과 단일 칩 또는 단일 패키지 내에 형성될 수 있다.

제1 RFIC(222)는, 송신 시에, 제1 커뮤니케이션 프로세서(212)에 의해 생성된 기저대역(baseband) 신호를 제1 셀룰러 네트워크(292)(예: 레거시 네트워크)에 사용되는 약 700MHz 내지 약 3GHz의 라디오 주파수(RF) 신호로 변환할 수 있다. 수신 시에는, RF 신호가 안테나(예: 제1 안테나 모듈(242))를 통해 제1 셀룰러 네트워크(292)(예: 레거시 네트워크)로부터 획득되고, RFFE(예: 제1 RFFE(232))를 통해 전처리(preprocess)될 수 있다. 제1 RFIC(222)는 전처리된 RF 신호를 제1 커뮤니케이션 프로세서(212)에 의해 처리될 수 있도록 기저대역 신호로 변환할 수 있다.

제2 RFIC(224)는, 송신 시에, 제1 커뮤니케이션 프로세서(212) 또는 제2 커뮤니케이션 프로세서(214)에 의해 생성된 기저대역 신호를 제2 셀룰러 네트워크(294)(예: 5G 네트워크)에 사용되는 Sub6 대역(예: 약 6GHz 이하)의 RF 신호(이하, 5G Sub6 RF 신호)로 변환할 수 있다. 수신 시에는, 5G Sub6 RF 신호가 안테나(예: 제2 안테나 모듈(244))를 통해 제2 셀룰러 네트워크(294)(예: 5G 네트워크)로부터 획득되고, RFFE(예: 제2 RFFE(234))를 통해 전처리될 수 있다. 제2 RFIC(224)는 전처리된 5G Sub6 RF 신호를 제1 커뮤니케이션 프로세서(212) 또는 제2 커뮤니케이션 프로세서(214) 중 대응하는 커뮤니케이션 프로세서에 의해 처리될 수 있도록 기저대역 신호로 변환할 수 있다.

제3 RFIC(226)는 제2 커뮤니케이션 프로세서(214)에 의해 생성된 기저대역 신호를 제2 셀룰러 네트워크(294)(예: 5G 네트워크)에서 사용될 5G Above6 대역(예: 약 6GHz ~ 약 60GHz)의 RF 신호(이하, 5G Above6 RF 신호)로 변환할 수 있다. 수신 시에는, 5G Above6 RF 신호가 안테나(예: 안테나(248))를 통해 제2 셀룰러 네트워크(294)(예: 5G 네트워크)로부터 획득되고 제3 RFFE(236)를 통해 전처리될 수 있다. 제3 RFIC(226)는 전처리된 5G Above6 RF 신호를 제2 커뮤니케이션 프로세서(214)에 의해 처리될 수 있도록 기저대역 신호로 변환할 수 있다. 일실시 예에 따르면, 제3 RFFE(236)는 제3 RFIC(226)의 일부로서 형성될 수 있다.

전자 장치(101)는, 일 실시 예에 따르면, 제3 RFIC(226)와 별개로 또는 적어도 그 일부로서, 제4 RFIC(228)를 포함할 수 있다. 이런 경우, 제4 RFIC(228)는 제2 커뮤니케이션 프로세서(214)에 의해 생성된 기저대역 신호를 중간(intermediate) 주파수 대역(예: 약 9GHz ~ 약 11GHz)의 RF 신호(이하, IF 신호)로 변환한 뒤, 상기 IF 신호를 제3 RFIC(226)로 전달할 수 있다. 제3 RFIC(226)는 IF 신호를 5G Above6 RF 신호로 변환할 수 있다. 수신 시에, 5G Above6 RF 신호가 안테나(예: 안테나(248))를 통해 제2 셀룰러 네트워크(294)(예: 5G 네트워크)로부터 수신되고 제3 RFIC(226)에 의해 IF 신호로 변환될 수 있다. 제4 RFIC(228)는 IF 신호를 제2 커뮤니케이션 프로세서(214)가 처리할 수 있도록 기저대역 신호로 변환할 수 있다.

일 실시 예에 따르면, 제1 RFIC(222)와 제2 RFIC(224)는 단일 칩 또는 단일 패키지의 적어도 일부로 구현될 수 있다. 일 실시 예에 따르면, 제1 RFFE(232)와 제2 RFFE(234)는 단일 칩 또는 단일 패키지의 적어도 일부로 구현될 수 있다. 일 실시 예에 따르면, 제1 안테나 모듈(242) 또는 제2 안테나 모듈(244)중 적어도 하나의 안테나 모듈은 생략되거나 다른 안테나 모듈과 결합되어 대응하는 복수의 대역들의 RF 신호들을 처리할 수 있다.

일 실시 예에 따르면, 제3 RFIC(226)와 안테나(248)는 동일한 서브스트레이트에 배치되어 제3 안테나 모듈(246)을 형성할 수 있다. 예를 들어, 무선 통신 모듈(192) 또는 프로세서(120)가 제1 서브스트레이트(예: main PCB)에 배치될 수 있다. 이런 경우, 제1 서브스트레이트와 별도의 제2 서브스트레이트(예: sub PCB)의 일부 영역(예: 하면)에 제3 RFIC(226)가, 다른 일부 영역(예: 상면)에 안테나(248)가 배치되어, 제3 안테나 모듈(246)이 형성될 수 있다. 제3 RFIC(226)와 안테나(248)를 동일한 서브스트레이트에 배치함으로써 그 사이의 전송 선로의 길이를 줄이는 것이 가능하다. 이는, 예를 들면, 5G 네트워크 통신에 사용되는 고주파 대역(예: 약 6GHz ~ 약 60GHz)의 신호가 전송 선로에 의해 손실(예: 감쇄)되는 것을 줄일 수 있다. 이로 인해, 전자 장치(101)는 제2 셀룰러 네트워크(294)(예: 5G 네트워크)와의 통신의 품질 또는 속도를 향상시킬 수 있다.

일 실시예에 따르면, 안테나(248)는 빔포밍에 사용될 수 있는 복수 개의 안테나 엘리먼트들을 포함하는 안테나 어레이로 형성될 수 있다. 이런 경우, 제3 RFIC(226)는, 예를 들면, 제3 RFFE(236)의 일부로서, 복수 개의 안테나 엘리먼트들에 대응하는 복수 개의 위상 변환기(phase shifter)(238)들을 포함할 수 있다. 송신 시에, 복수 개의 위상 변환기(238)들 각각은 대응하는 안테나 엘리먼트를 통해 전자 장치(101)의 외부(예: 5G 네트워크의 베이스 스테이션)로 송신될 5G Above6 RF 신호의 위상을 변환할 수 있다. 수신 시에, 복수 개의 위상 변환기(238)들 각각은 대응하는 안테나 엘리먼트를 통해 상기 외부로부터 수신된 5G Above6 RF 신호의 위상을 동일한 또는 실질적으로 동일한 위상으로 변환할 수 있다. 이것은 전자 장치(101)와 상기 외부 간의 빔포밍을 통한 송신 또는 수신을 가능하게 한다.

제2 셀룰러 네트워크(294)(예: 5G 네트워크)는 제1 셀룰러 네트워크(292)(예: 레거시 네트워크)와 독립적으로 운영되거나(예: Stand-Alone (SA)), 연결되어 운영될 수 있다(예: Non-Stand Alone (NSA)). 예를 들면, 5G 네트워크에는 액세스 네트워크(예: 5G radio access network(RAN) 또는 next generation RAN(NG RAN))만 있고, 코어 네트워크(예: next generation core(NGC))는 없을 수 있다. 이런 경우, 전자 장치(101)는 5G 네트워크의 액세스 네트워크에 액세스한 후, 레거시 네트워크의 코어 네트워크(예: evolved packed core(EPC))의 제어 하에 외부 네트워크(예: 인터넷)에 액세스할 수 있다. 레거시 네트워크와 통신을 위한 프로토콜 정보(예: LTE 프로토콜 정보) 또는 5G 네트워크와 통신을 위한 프로토콜 정보(예: New Radio(NR) 프로토콜 정보)는 메모리(230)에 저장되어, 다른 부품(예: 프로세서(120), 제1 커뮤니케이션 프로세서(212), 또는 제2 커뮤니케이션 프로세서(214))에 의해 액세스될 수 있다.

도 3은 일 실시 예에 따른 안테나 구조체를 이루는 인쇄 회로 기판 (220)(printed circuit board, 이하 "PCB"라 한다)를 나타낸 도면이다. 통신 모듈(190)과 연결된 PCB(220)는 안테나 구조체를 이룰 수 있다. 안테나 구조체를 이루는 PCB(220)는 통신 모듈(190)이 복수의 패치 안테나 엘리먼트들을 이용하여 신호를 송신 또는 수신하도록 지정된 주파수 대역의 RF 신호를 송수신할 수 있다. PCB(220)는 제1 회로 기판층(310) 및 제2 회로 기판층(320)을 포함할 수 있다.

일 실시 예에서, 제1 회로 기판층(310)은 복수의 제1 패치 안테나 엘리먼트들(311~314)을 포함할 수 있다. 복수의 제1 패치 안테나 엘리먼트들(311~314)은 제1 안테나 어레이에 포함될 수 있다. 도 3에서는 복수의 제1 패치 안테나 엘리먼트들(311~314)이 4개인 경우를 예시하였다. 4개의 제1 패치 안테나 엘리먼트들(311~314)은 X축 방향으로 2개, Y축 방향으로 2개씩 배치될 수 있다. 그러나 이에 한정되지 않고, 복수의 제1 패치 안테나 엘리먼트들(311~314)은 X축 방향 또는 Y축 방향으로 4개가 일렬로 배치될 수 있다. 또한, 복수의 제1 패치 안테나 엘리먼트들(311~314)의 개수는 4개 이상 또는 4개 미만일 수 있다.

일 실시 예에서, 복수의 제1 패치 안테나 엘리먼트들(311~314)은 제1 주파수 대역의 신호를 송신 또는 수신할 수 있다. 예를 들어, 제1 주파수 대역은 중심 주파수(center frequency)가 약 28㎓이고, 약 27㎓ 이상 약 29㎓ 이하의 범위를 갖는 주파수 대역일 수 있다. 복수의 제1 패치 안테나 엘리먼트들(311~314) 각각은 제1 주파수 대역의 신호를 송신 또는 수신할 수 있는 제1 크기로 형성될 수 있다. 제1 크기는 제1 주파수 대역에 속하는 신호의 파장인 제1 파장과 관련된 크기일 수 있다. 다양한 실시 예에 따르면 복수의 제1 패치 안테나 엘리먼트들(311~314)은 다양한 형태로 형성될 수 있다. 예를 들면, 복수의 제1 패치 안테나 엘리먼트들(311~314)은 삼각형, 원형, 또는 마름모 형태일 수 있다.

일 실시 예에서, 복수의 제1 패치 안테나 엘리먼트들(311~314) 각각은 중심점들(311p~314p)을 가질 수 있다. 복수의 제1 패치 안테나 엘리먼트들(311~314) 각각은 중심점들(311p~314p)은 복수의 제1 패치 안테나 엘리먼트들(311~314) 각각의 무게중심으로 정의할 수 있다. 예를 들어, 복수의 제1 패치 안테나 엘리먼트들(311~314) 각각이 사각형의 형태를 갖는 경우, 복수의 제1 패치 안테나 엘리먼트들(311~314) 각각의 중심점은 복수의 제1 패치 안테나 엘리먼트들(311~314) 각각의 두 대각선이 교차하는 지점으로 정의할 수 있다.

일 실시 예에서, 복수의 제1 패치 안테나 엘리먼트들(311~314)은 각각의 중심점들(311p~314p)이 제1 주파수 대역의 제1 파장에 관련된 제1 거리(D1)만큼 이격되도록 배치될 수 있다. 예를 들어, 좌측 상단에 배치된 제1 패치 안테나 엘리먼트(311)의 중심점(311p) 및 우측 상단에 배치된 제1 패치 안테나 엘리먼트(312)의 중심점(312p) 사이의 간격은 제1 거리(D1)일 수 있다. 다른 예로, 좌측 상단에 배치된 제1 패치 안테나 엘리먼트(311)의 중심점(311p) 및 좌측 하단에 배치된 제1 패치 안테나 엘리먼트(313)의 중심점(313p) 사이의 간격은 제1 거리(D1)일 수 있다.

일 실시 예에서, 제2 회로 기판층(320)은 복수의 제2 패치 안테나 엘리먼트들(321~324)을 포함할 수 있다. 복수의 제2 패치 안테나 엘리먼트들(321~324)은 제2 안테나 어레이에 포함 될 수 있다.

일 실시 예에서, 복수의 제2 패치 안테나 엘리먼트들(321~324)은 복수의 제1 패치 안테나 엘리먼트들(311~314)의 적어도 일부와 중첩될 수 있다. 예를 들어, 도 3에 도시한 바와 같이 복수의 제2 패치 안테나 엘리먼트들(321~324) 각각은 복수의 제1 패치 안테나 엘리먼트들(311~314) 각각과 완전히 중첩되도록 배치될 수 있다. 다른 예를 들어, 복수의 제2 패치 안테나 엘리먼트들(321~324)은 복수의 제1 패치 안테나 엘리먼트들(311~314)과 적어도 일부 영역이 겹치도록 배치될 수 있다.

일 실시 예에서, 복수의 제2 패치 안테나 엘리먼트들(321~324)은 제1 회로 기판층(310) 위에(above) 배치될 수 있다. 복수의 제2 패치 안테나 엘리먼트들(321~324)은 Z축 방향을 기준으로 제1 회로 기판층(310)의 상부에 배치될 수 있다.

일 실시 예에서, 복수의 제2 패치 안테나 엘리먼트들(321~324)은 제2 주파수 대역의 신호를 송신 또는 수신할 수 있다. 예를 들어, 제2 주파수 대역은 중심 주파수가 약 39㎓이고, 약 38㎓ 이상 약 40㎓ 이하의 범위를 갖는 주파수 대역일 수 있다. 복수의 제2 패치 안테나 엘리먼트들(321~324) 각각은 제2 주파수 대역의 신호를 송신 또는 수신할 수 있는 제2 크기로 형성될 수 있다. 제2 크기는 제2 주파수 대역에 속하는 신호의 파장인 제2 파장과 관련된 크기일 수 있다.

일 실시 예에서, 복수의 제2 패치 안테나 엘리먼트들(321~324) 각각은 중심점들(321p~324p)을 가질 수 있다. 복수의 제2 패치 안테나 엘리먼트들(321~324) 각각은 중심점들(321p~324p)은 복수의 제2 패치 안테나 엘리먼트들(321~324) 각각의 무게중심으로 정의할 수 있다. 예를 들어, 복수의 제2 패치 안테나 엘리먼트들(321~324) 각각이 사각형의 형태를 갖는 경우, 복수의 제2 패치 안테나 엘리먼트들(321~324) 각각의 중심점은 복수의 제2 패치 안테나 엘리먼트들(321~324) 각각의 두 대각선이 교차하는 지점으로 정의할 수 있다. 다양한 실시 예에 따르면 복수의 제2 패치 안테나 엘리먼트들(321~324)은 다양한 형태로 형성될 수 있다. 예를 들면, 복수의 제2 패치 안테나 엘리먼트들(321~324)은 삼각형, 원형, 또는 마름모 형태일 수 있다.

일 실시 예에서, 복수의 제2 패치 안테나 엘리먼트들(321~324)은 각각의 중심점들(321p~324p)이 제2 주파수 대역의 제2 파장에 관련된 제2 거리(D2)만큼 이격되도록 배치될 수 있다. 예를 들어, 좌측 상단에 배치된 제2 패치 안테나 엘리먼트(321)의 중심점(321p) 및 우측 상단에 배치된 제2 패치 안테나 엘리먼트(322)의 중심점(322p) 사이의 간격은 제2 거리(D2)일 수 있다. 다른 예로, 좌측 상단에 배치된 제2 패치 안테나 엘리먼트(321)의 중심점(321p) 및 좌측 하단에 배치된 제2 패치 안테나 엘리먼트(323)의 중심점(323p) 사이의 간격은 제2 거리(D2)일 수 있다.

일 실시 예에서, PCB(220)는 중심 축(220a)을 가질 수 있다. 중심 축(220a)은 PCB(220)의 중앙 지점을 Z축 방향으로 관통하는 축일 수 있다. 예를 들어, PCB(220)를 이루는 제1 회로 기판층(310) 및 제2 회로 기판층(320)이 사각형인 경우, 중심 축(220a)은 제1 회로 기판층(310)의 무게 중심인 제1 중심점(central point) 및 제2 회로 기판층(320)의 무게 중심인 제2 중심점을 PCB(220)를 제1 면에서 제2 면으로 관통하는 방향인 Z축 방향으로 연결한 축일 수 있다.

일 실시 예에서, 복수의 제2 패치 안테나 엘리먼트들(321~324) 각각의 중심점들(321p~324p)은 복수의 제1 패치 안테나 엘리먼트들(311~314) 각각의 중심점들(311p~314p)보다 PCB(220)의 중심 축(220a)에 가깝도록 배치될 수 있다. 복수의 제1 패치 안테나 엘리먼트들(311~314)은 PCB(220)의 중심 축(220a)으로부터 이격되도록 배치될 수 있다. 복수의 제2 패치 안테나 엘리먼트들(321~324) 각각의 중심점들(321p~324p)은 복수의 제1 패치 안테나 엘리먼트들(311~314) 각각의 중심점들(311p~314p)보다 PCB(220)의 중심 축(220a)에 인접하도록 배치될 수 있다.

일 실시 예에서, 제1 거리(D1)는 제2 거리(D2)보다 길 수 있다. 복수의 제1 패치 안테나 엘리먼트들(311~314)의 중심점들(311p~314p) 각각은 PCB(220)의 중심 축(220a)으로부터 이격될 수 있다. 복수의 제2 패치 안테나 엘리먼트들(321~324)의 중심점들(321p~324p) 각각은 PCB(220)의 중심 축(220a)에 보다 인접하게 배치될 수 있다. PCB(220)의 중심 축(220a)으로부터 복수의 제1 패치 안테나 엘리먼트들(311~314) 각각의 중심점들(311p~314p)까지의 거리는 PCB(220)의 중심 축(220a)으로부터 복수의 제2 패치 안테나 엘리먼트들(321~324) 각각의 중심점들(321p~324p)까지의 거리보다 길 수 있다. 복수의 제1 패치 안테나 엘리먼트들(311~314) 각각의 중심점들(311p~314p) 사이의 간격은 복수의 제2 패치 안테나 엘리먼트들(321~324) 각각의 중심점들(321p~324p) 사이의 간격보다 길 수 있다.

도 4는 일 실시 예에 따른 PCB(220)의 일 부분을 상세하게 나타낸 도면이다. 도 4에서는 복수의 제1 패치 안테나 엘리먼트들(311~314) 중 어느 하나의 제1 패치 안테나 엘리먼트(311) 및 복수의 제2 패치 안테나 엘리먼트들(321~324) 중 어느 하나의 제2 패치 안테나 엘리먼트(321)만을 나타내었다.

일 실시 예에서, 복수의 제1 패치 안테나 엘리먼트들(311~314) 중 어느 하나의 제1 패치 안테나 엘리먼트(311)는 중심 축(220a)과 인접한 제1 테두리(E1)를 가질 수 있다. 예를 들어, 복수의 제1 패치 안테나 엘리먼트들(311~314) 중 좌측 상단에 배치된 제1 패치 안테나 엘리먼트(311)의 제1 테두리(E1)는 하단 테두리 및 우측 테두리로 정의할 수 있다.

일 실시 예에서, 복수의 제2 패치 안테나 엘리먼트들(321~324) 중 어느 하나의 제2 패치 안테나 엘리먼트(321)는 중심 축(220a)과 인접한 제2 테두리(E2)를 가질 수 있다. 예를 들어, 복수의 제2 패치 안테나 엘리먼트들(321~324) 중 좌측 상단에 배치된 제2 패치 안테나 엘리먼트(321)의 제1 테두리(E1)는 하단 테두리 및 우측 테두리로 정의할 수 있다.

일 실시 예에서, 제2 테두리(E2)는 제1 테두리(E1)보다 어느 하나의 제1 안테나 엘리먼트(311)의 중심점(311p)에 인접할 수 있다. 제1 안테나 엘리먼트(311)의 중심점(311p)을 기준으로 제2 테두리(E2)는 제1 테두리(E1)의 안쪽에 배치될 수 있다.

일 실시 예에서, 제1 안테나 엘리먼트(311)의 중심점(311p)을 기준으로 제2 패치 안테나 엘리먼트(321)가 제1 패치 안테나 엘리먼트(311)보다 안쪽으로 형성된 테두리를 갖는 경우 제1 테두리(E1) 및 제2 테두리(E2) 사이의 영역은 프린징 필드 스페이스(fringing field space)로 정의할 수 있다.

일 실시 예에서, 제2 안테나 엘리먼트(321)에 수직 또는 수평 급전되었을 때 프린징 필드 스페이스가 없으면, 예를 들어 제1 테두리(E1)와 제2 테두리(E2)가 중첩되거나 제2 안테나 엘리먼트(321)의 일부가 제1 안테나 엘리먼트(311)에 중첩되지 않게 배치되었을 경우, 제2 안테나 엘리먼트(321)의 일 측면(상단 또는 좌측면)은 제1 안테나 엘리먼트(311)와 프린징 필드를 형성하고 타 측면(하단 또는 우측면)은 PCB(220)의 그라운드와 프린징 필드를 형성할 수 있다. 이 경우 상/하 또는 좌/우에 형성되는 프린징 필드 형상이 비대칭이 되어 제2 안테나 엘리먼트(321)의 방사 방향이 특정 방향으로 기울어지게 되고 정상적인 빔포밍(beamforming)이 불가능할 수 있다.

일 실시 예에서, PCB(220)의 제1 안테나 엘리먼트(311)의 제1 테두리(E1)보다 제2 안테나 엘리먼트(321)의 제2 테두리(E2)를 안쪽에 배치하여, 프린징 필드 공간을 확보할 수 있다. 이에 따라, 제2 안테나 엘리먼트(321)의 타 측면(하단 또는 우측면)이 제1 안테나 엘리먼트(311)와 프린징 필드를 형성할 수 있고, 프린징 필드를 대칭적으로 형성할 수 있어 전자 장치(101)가 신호의 방사 및 빔포밍을 정상적으로 수행할 수 있다.

일 실시 예에서, 제1 테두리(E1) 및 제2 테두리(E2) 사이의 거리는 제3 거리(D3)일 수 있다. 제3 거리(D3)는 제1 안테나 엘리먼트(311)가 제2 안테나 엘리먼트(321)와 중첩되지 않은 영역 중 좁은 영역의 폭일 수 있다.

도 5a 내지 도 5c는 도 3 과 도 4를 A-A' 방향으로 절단했을 때의 PCB(220)의 단면도들이다. 일 실시 예에 따른 PCB(220)는 제3 RFIC(226), 제1 회로 기판층(310), 제2 회로 기판층(320), 그라운드 층(510), 제1 절연 층(540), 및 제2 절연 층(550)을 포함할 수 있다.

일 실시 예에서, 제1 회로 기판층(310) 및 제2 회로 기판층(320)은 PCB(220)의 서로 다른 층에 배치될 수 있다. 예를 들어, 제1 회로 기판층(310)은 XY평면과 평행하도록 배치되고, 제2 회로 기판층(310)은 Z축을 기준으로 제1 회로 기판층(310)의 상부에 배치될 수 있다. 제2 회로 기판층(320)은 제1 회로 기판층(310)의 상부에서 일 측으로 치우친 상태로 배치될 수 있다. 제1 회로 기판층(310)은 제1 안테나 엘리먼트(311)를 포함할 수 있다. 제2 회로 기판층(320)은 제2 안테나 엘리먼트(321)를 포함할 수 있다.

일 실시 예에서, 제3 RFIC(226)는 제1 회로 기판층(310) 및 제2 회로 기판층(320)에 급전(feeding)을 수행하여 신호를 전달할 수 있다. 제3 RFIC(226)는 복수의 제1 패치 안테나 엘리먼트들(311~314) 및 복수의 제2 패치 안테나 엘리먼트들(321~324)을 급전할 수 있다.

일 실시 예에서, 그라운드 층(510)은 후면에 복수의 층들을 더 포함할 수 있다. 예를 들어, PCB(220)에 포함된 복수의 층들 중 최하층은 안테나의 급전을 위한 층일 수 있다. PCB(220)의 최하층에는 RFIC(예: 제3 RFIC(226)) 및 회로가 실장 될 수 있다. 최하층과 그라운드 층(510) 사이의 층들은 RFIC 및 회로를 상호 연결하는 선로 및 층과 층 사이를 연결하는 비아 홀(via hole)들을 더 포함할 수 있다. RFIC 및 회로는 제1 주파수 영역의 신호 및 제2 주파수 영역의 신호를 제1 안테나 엘리먼트들(311~314)을 포함하는 제1 안테나 어레이 및 제2 안테나 엘리먼트들(321~324)을 포함하는 제2 안테나 어레이를 통해 송수신 할 수 있다.

일 실시 예에서, 도 5a와 같이 제3 RFIC(226)는 급전 커플러(feeding coupler)(520)를 이용하여 제1 회로 기판층(310) 및 제2 회로 기판층(320)에 급전할 수 있다. 제3 RFIC(226)는 연결부(530)를 이용하여 급전 커플러(520)와 연결될 수 있다.

일 실시 예에서, 급전 커플러(520)는 제1 안테나 엘리먼트들(311~314)을 포함하는 제1 안테나 어레이 및 제2 안테나 엘리먼트들(321~324)을 급전할 수 있다. 예를 들어, 급전 커플러(520)는 PCB(220)의 최하층에 배치된 제3 RFIC(226)로부터 제1 안테나 엘리먼트들(311~314)을 포함하는 제1 안테나 어레이를 급전하기 위한 제1 주파수 대역의 신호를 공급받을 수 있다. 다른 예로, 급전 커플러(520)는 제3 RFIC(226)로부터 제2 안테나 엘리먼트들(321~324)을 포함하는 제2 안테나 어레이를 급전하기 위한 제2 주파수 대역의 신호를 공급받을 수 있다. 또 다른 예로, 급전 커플러(520)는 PCB(220)의 최하층에 배치된 제3 RFIC(226)와 신호를 주고 받을 수 있다.

일 실시 예에서, 연결부(530)의 일 측은 PCB(220)의 최하층에 마련된 제3 RFIC(226)로부터 연장되고, 타 측은 급전 커플러(520)의 일 측과 연결될 수 있다. 연결부(530)는 그라운드 층(510) 및 제1 회로 기판층(310)의 적어도 일부를 관통할 수 있다. 예를 들어, 그라운드 층(510) 및 제1 회로 기판층(310)의 적어도 일부에는 비아 홀이 형성되어 연결부(530)가 그라운드 층(510) 및 제1 회로 기판층(310)의 적어도 일부를 관통할 수 있다.

일 실시 예에서, 연결부(530)는 제1 회로 기판층(310)을 관통할 수 있다. 연결부(530)는 제1 회로 기판층(310)의 높이 방향인 Z축 방향으로 연장되어 제1 회로 기판층(310)을 Z축 방향으로 관통할 수 있다. 연결부(530) 및 제1 회로 기판층(310)이 단락되는 것을 방지하기 위해, 연결부(530)의 표면 또는 제1 회로 기판층(310)의 관통부에는 별도의 절연층이 형성되거나 절연 물질이 마련될 수 있다.

일 실시 예에서, 제1 절연 층(540)은 제1 회로 기판층(310) 및 그라운드 층(510) 사이에 배치될 수 있다. 제1 절연 층(540)은 제1 회로 기판층(310)에 포함된 복수의 제1 패치 안테나 엘리먼트들(311~314)을 지지할 수 있다. 제1 절연 층(540)은 제1 회로 기판층(310)과 그라운드 층(510)을 전기적으로 서로 절연시킬 수 있다.

일 실시 예에서, 제2 절연 층(550)은 제1 회로 기판층(310) 및 제2 회로 기판층(320) 사이에 배치될 수 있다. 제2 절연 층(550)은 제2 회로 기판층(320)에 포함된 복수의 제2 패치 안테나 엘리먼트들(321~324)을 지지할 수 있다. 제2 절연 층(550)은 제1 회로 기판층(310)과 제2 회로 기판층(320)을 전기적으로 서로 절연시킬 수 있다.

일 실시 예에서, 연결부(530)는 제1 절연 층(540) 및 제2 절연 층(550)의 적어도 일부를 관통할 수 있다. 연결부(530)는 제1 절연 층(540)을 Z축 방향으로 관통할 수 있다. 연결부(530)는 제1 회로 기판층(310)을 관통한 후 제2 절연 층(550)을 Z축 방향으로 적어도 일부 관통할 수 있다.

일 실시 예에서, 급전 커플러(520)는 제2 절연 층(550)의 적어도 일부를 관통할 수 있다. 급전 커플러(520)는 제1 회로 기판층(310) 및 제2 회로 기판층(320)과 이격되도록 제2 절연 층(550)의 내부에 배치될 수 있다. 예를 들어, 급전 커플러(520)는 제2 절연 층(550)을 X축 방향으로 적어도 일부 관통하도록 배치될 수 있다. 다른 예를 들어, 급전 커플러(520)는 제2 절연 층(550)을 Y축 방향으로 적어도 일부 관통하도록 배치될 수 있다.

일 실시 예에서, 도 5b와 같이 제3 RFIC(226)는 급전부(560)와 연결될 수 있다. 급전부(560)는 급전하려는 신호를 생성하고, 제1 회로 기판층(310) 및 제2 회로 기판층(320)으로부터 신호를 수신하는 직접 급전부일 수 있다. 급전부(560)는 도 5b와 같이 제3 RFIC(226)와 별도로 마련될 수도 있고, 제3 RFIC(226)에 포함될 수도 있다.

일 실시 예에서, 급전부(560)는 연결부(530)를 이용하여 제1 회로 기판층(310)과 연결될 수 있다. 제1 회로 기판층(310)에 포함된 복수의 제1 패치 안테나 엘리먼트들(311~314)은 제3 RFIC(226)와 연결되어 제3 RFIC(226)로부터 급전받을 수 있다. 복수의 제1 패치 안테나 엘리먼트들(311~314)은 연결부(530) 및 급전부(560)를 이용하여 제3 RFIC(226)와 연결되어, 제3 RFIC(226)와 제1 주파수 대역의 신호를 주고 받을 수 있다.

일 실시 예에서, 제2 회로 기판층(520)에 포함된 복수의 제2 패치 안테나 엘리먼트들(321~324)은 복수의 제1 패치 안테나 엘리먼트들(311~314)와 커플링(coupling)될 수 있다. 복수의 제2 패치 안테나 엘리먼트들(321~324)은 복수의 제1 패치 안테나 엘리먼트들(311~314)과 제2 주파수 대역의 신호를 주고 받을 수 있다. 복수의 제1 패치 안테나 엘리먼트들(311~314)은 급전부(560)를 통해 제3 RFIC(226)에 제2 주파수 대역의 신호를 주고 받을 수 있다.

일 실시 예에서, 도 5c와 같이 제3 RFIC(226)는 제1 및 제2 급전부(570, 580)와 연결될 수 있다. 제1 급전부(570)는 제2 주파수 대역의 신호를 생성하고, 제2 회로 기판층(320)으로부터 제2 주파수 대역의 신호를 수신하는 직접 급전부일 수 있다. 제2 급전부(580)는 제1 주파수 대역의 신호를 생성하고, 제1 회로 기판층(310)으로부터 제1 주파수 대역의 신호를 수신하는 직접 급전부일 수 있다. 제1 및 제2 급전부(570, 580)는 도 5c와 같이 제3 RFIC(226)와 별도로 마련될 수도 있고, 제3 RFIC(226)에 포함될 수도 있다.

일 실시 예에서, 제1 급전부(570)는 연결부(530)를 이용하여 제2 회로 기판층(320)과 연결될 수 있다. 제2 급전부(580)는 보조 연결부(535)를 이용하여 제1 회로 기판층(310)과 연결될 수 있다. 제1 회로 기판층(310)에 포함된 복수의 제1 패치 안테나 엘리먼트들(311~314) 제3 RFIC(226)와 연결되어 제3 RFIC(226)로부터 급전받을 수 있다. 복수의 제1 패치 안테나 엘리먼트들(311~314)은 보조 연결부(535) 및 제2 급전부(580)를 이용하여 제3 RFIC(226)와 연결되어, 제3 RFIC(226)와 제1 주파수 대역의 신호를 주고 받을 수 있다.

일 실시 예에서, 연결부(530)는 제1 회로 기판층(310)을 관통하여 제2 회로 기판층(320)과 연결될 수 있다. 제2 회로 기판층(320)에 포함된 복수의 제2 패치 안테나 엘리먼트들(321~324)은 제3 RFIC(226)와 연결되어 제3 RFIC(226)로부터 급전받을 수 있다. 복수의 제2 패치 안테나 엘리먼트들(321~324)은 연결부(530) 및 제1 급전부(570)를 이용하여 제3 RFIC(226)와 연결되어, 제3 RFIC(226)와 제2 주파수 대역의 신호를 주고 받을 수 있다.

도 6은 다른 실시 예에 따른 PCB(220)를 나타낸 도면이다. 다른 실시 예에 따른 PCB(220)는 제1 디튠(detune) 패치(611), 제2 디튠 패치(621), 및 급전 단자(520)를 포함할 수 있다. 급전 단자(520)는 제1 급전 단자(521)와 제2 급전 단자(522)를 포함할 수 있다.

일 실시 예에서, 제1 디튠 패치(611)는 복수의 제1 패치 안테나 엘리먼트들(311~314) 중 적어도 일부의 크기를 조절한 패치일 수 있다. 도 6에서는 제1 디튠 패치(611)가 도 3의 좌측 상단에 배치된 제1 패치 안테나 엘리먼트(311)의 크기를 조절한 패치인 경우를 예시하였다. 제1 디튠 패치(611)는 PCB(220)의 제1 회로 기판층(310) 상에 마련될 수 있다. 제1 디튠 패치(611)는 복수의 제1 패치 안테나 엘리먼트들(311~314)와 동일한 기능을 수행하여 복수의 제1 패치 안테나 엘리먼트들(311~314)를 대체할 수 있다.

일 실시 예에서, 제2 디튠 패치(621)는 복수의 제2 패치 안테나 엘리먼트들(321~324) 중 적어도 일부의 크기를 조절한 패치일 수 있다. 도 6에서는 제2 디튠 패치(621)가 도 3의 좌측 상단에 배치된 제2 패치 안테나 엘리먼트(321)의 크기를 조절한 패치인 경우를 예시하였다. 제2 디튠 패치(621)는 PCB(220)의 제2 회로 기판층(320) 상에 마련될 수 있다. 제2 디튠 패치(621)는 복수의 제2 패치 안테나 엘리먼트들(321~324)와 동일한 기능을 수행하여 복수의 제2 패치 안테나 엘리먼트들(321~324)를 대체할 수 있다.

일 실시 예에서, 제1 디튠 패치(611)는 복수의 제1 패치 안테나 엘리먼트들(311~314)의 크기인 제1 크기 대비 약 6% 이상 약 10% 이하 감소한 크기를 가질 수 있다. 제1 디튠 패치(611)는 복수의 제1 패치 안테나 엘리먼트들(311~314) 대비 약 6% 이상 약 10% 이하 주파수가 높은 신호를 최적으로 송신 또는 수신하도록 중심 주파수를 튜닝(tuning)시킬 수 있다. 예를 들어, 제1 디튠 패치(611)의 공진 주파수는 제1 주파수 대역의 중심 주파수보다 높게 튜닝된 약 29㎓일 수 있다.

일 실시 예에서, 제2 디튠 패치(621)는 복수의 제2 패치 안테나 엘리먼트들(321~324)의 크기인 제2 크기 대비 약 4% 이상 약 8% 이하 증가한 크기를 가질 수 있다. 제2 디튠 패치(621)는 복수의 제2 패치 안테나 엘리먼트들(321~324) 대비 약 4% 이상 약 8% 이하 주파수가 낮은 신호를 최적으로 송신 또는 수신하도록 중심 주파수를 튜닝(tuning)시킬 수 있다. 예를 들어, 제2 디튠 패치(621)의 공진 주파수는 제2 주파수 대역의 중심 주파수보다 낮게 튜닝된 약 37㎓일 수 있다.

일 실시 예에서, 제1 급전 단자(521)는 제1 방향으로 편파된 신호를 송수신할 수 있다. 제1 급전 단자(521)는 제1 회로 기판층(310) 상에 배치된 제1 디튠 패치(611)를 관통하여 형성될 수 있다. 제1 급전 단자(521)는 제2 디튠 패치(612)의 모서리를 향하여 연장되어, Z축을 기준으로 제1 디튠 패치(611) 및 제2 디튠 패치(612)의 사이에 배치될 수 있다.

일 실시 예에서, 제2 급전 단자(522)는 제2 방향으로 편파된 신호를 송수신할 수 있다. 제2 방향은 제1 방향과 수직일 수 있다. 제2 급전 단자(522)는 제1 회로 기판층(310) 상에 배치된 제1 디튠 패치(611)를 관통하여 형성될 수 있다. 제2 급전 단자(522)는 제2 디튠 패치(612)의 모서리를 향하여 연장되어, Z축을 기준으로 제1 디튠 패치(611) 및 제2 디튠 패치(612)의 사이에 배치될 수 있다.

일 실시 예에서, 제1 급전 단자(521) 및 제2 급전 단자(522)는 서로 수직일 수 있다. 예를 들어, 제1 급전 단자(521)는 제2 디튠 패치(621)의 일 측 모서리를 향하여 X축 방향으로 연장되고, 제2 급전 단자(522)는 제2 디튠 패치(621)의 모서리 중 제1 급전 단자가 배치된 모서리와 수직인 모서리를 향하여 Y축 방향으로 연장될 수 있다. 제1 급전 단자(521) 및 제2 급전 단자(522)를 이용하여 서로 다른 방향으로 편파된 신호를 모두 송신 또는 수신할 수 있다. 제1 급전 단자(521)에서 송신 또는 수신하는 신호와 제2 급전 단자(522)에서 송신 또는 수신하는 신호를 서로 분리하기 위해 고립(isolating) 특성이 필요할 수 있다.

일 실시 예에서, 제1 급전 단자(521) 및 제2 급전 단자(522) 구조를 제1 크기를 갖는 복수의 제1 패치 안테나 엘리먼트들(311~314) 및 제2 크기를 갖는 복수의 제2 패치 안테나 엘리먼트들(321~324)에 적용하는 경우, 불필요한 전기장이 발생할 수 있다. 제1 디튠 패치(611) 및 제2 디튠 패치(612)에서 불필요한 전기장이 발생하는 경우, 제1 급전 단자(521) 및 제2 급전 단자(522) 사이에 전기장에 의한 커플링(coupling)이 발생할 수 있다. 제1 급전 단자(521) 및 제2 급전 단자(522) 사이에 커플링이 발생하는 경우 서로 다른 방향으로 편파된 신호가 혼합되는 크로스 폴 고립(cross pole isolation) 문제가 발생할 수 있다.

일 실시 예에서, 제1 디튠 패치(611) 및 제2 디튠 패치(612)의 크기를 제1 크기 및 제2 크기와 다른 크기로 변경하여 제1 디튠 패치(611)의 중심 주파수 및 제2 디튠 패치(612)의 중심 주파수를 변경할 수 있다. 제1 디튠 패치(611)의 중심 주파수 및 제2 디튠 패치(612)의 중심 주파수를 변경하는 경우, 불필요한 전기장을 제거할 수 있다. 이에 따라, 제1 급전 단자(521) 및 제2 급전 단자(522) 구조를 제1 디튠 패치(611) 및 제2 디튠 패치(612)에 적용하는 경우 전기장에 의한 커플링(coupling)이 발생하지 않으며, 크로스 폴 고립 문제를 방지할 수 있다.

도 7은 또 다른 실시 예에 따른 PCB(220)를 나타낸 도면이다. 또 다른 실시 예에 따른 PCB(220)는 복수의 제1 패치 안테나 엘리먼트들(711~713), 복수의 제2 패치 안테나 엘리먼트들(721~723), 중앙 급전 단자들(730), 및 가장자리 급전 단자들(740)을 포함할 수 있다.

일 실시 예에서, 복수의 제1 패치 안테나 엘리먼트들(711~713)은 제1 중앙 패치(711) 및 제1 가장자리 패치들(712, 713)을 포함할 수 있다. 제1 중앙 패치(711)는 PCB(200)의 중심 축(200a) 상에 배치될 수 있다. 제1 가장자리 패치들(712, 713)은 제1 중앙 패치(711)의 양 측에 이격되어 배치될 수 있다. 예를 들어, 제1 가장자리 패치들(712, 713)은 제1 중앙 패치(711)로부터 X축 방향으로 이격되어 배치될 수 있다.

일 실시 예에서, 복수의 제2 패치 안테나 엘리먼트들(721~723)은 제2 중앙 패치(721) 및 제2 가장자리 패치들(722, 723)을 포함할 수 있다. 제2 중앙 패치(721)는 PCB(200)의 중심 축(200a) 상에 배치될 수 있다. 제2 중앙 패치(721)는 제1 중앙 패치(711)와 중첩되도록 배치될 수 있다. 제2 가장자리 패치들(722, 723)은 제2 중앙 패치(721)의 양 측에 이격되어 배치될 수 있다. 예를 들어, 제2 가장자리 패치들(722, 723)은 제2 중앙 패치(721)로부터 X축 방향으로 이격되어 배치될 수 있다. 제2 가장자리 패치들(722, 723)은 제1 가장자리 패치들(712, 713)과 적어도 일부 중첩되도록 배치될 수 있다.

일 실시 예에서, 제2 가장자리 패치들(722, 723) 각각의 중심점들은 제1 가장자리 패치들(712, 713) 각각의 중심점들보다 중심 축(220a)에 가깝도록 배치될 수 있다. 제1 가장자리 패치들(712, 713)은 제1 주파수 대역의 신호를 송신 또는 수신할 수 있다. 제2 가장자리 패치들(722, 723)은 제2 주파수 대역의 신호를 송신 또는 수신할 수 있다. 제2 주파수 대역에 속한 신호는 제1 주파수 대역에 속한 신호보다 높은 주파수를 가질 수 있다.

일 실시 예에서, 제2 주파수 대역에 속한 신호는 제1 주파수 대역에 속한 신호보다 짧은 파장을 가질 수 있다. 제2 가장자리 패치들(722, 723)을 제1 가장자리 패치들(712, 713)과 동일한 간격으로 배치하는 경우, 제1 중앙 패치(711) 및 제1 가장자리 패치들(712, 713) 사이의 파장 대비 이격 거리보다 제2 중앙 패치(721) 및 제2 가장자리 패치들(722, 723)의 파장 대비 이격 거리가 증가하는 문제가 발생할 수 있다.

일 실시 예에서, 제2 가장자리 패치들(722, 723) 각각의 중심점들을 제1 가장자리 패치들(712, 713) 각각의 중심점들보다 중심 축(220a)에 가깝도록 배치하는 경우, 제1 중앙 패치(711) 및 제1 가장자리 패치들(712, 713) 사이의 파장 대비 이격 거리 및 제2 중앙 패치(721) 및 제2 가장자리 패치들(722, 723)의 파장 대비 이격 거리를 동일하게 유지할 수 있다. 이에 따라, 제1 주파수 대역에 속한 신호 및 제2 주파수 대역에 속한 신호를 모두 최적의 조건으로 송신 또는 수신할 수 있다.

일 실시 예에서, 제1 중앙 패치(711) 및 제2 중앙 패치(721)는 서로 다른 방향으로 형성된 중앙 급전 단자들(730)을 이용하여 급전할 수 있다. 예를 들어, 중앙 급전 단자들(730)은 제1 내지 제4 중앙 급전 단자들(731~734)을 포함할 수 있다.

일 실시 예에서, 제1 중앙 급전 단자(731)는 제2 중앙 패치(721)의 제1 방향에 형성될 수 있다. 예를 들어, 제1 중앙 급전 단자(731)는 제2 중앙 패치(721)의 일 측 모서리에서 X축 방향으로 돌출될 수 있다.

일 실시 예에서, 제2 중앙 급전 단자(732)는 제2 중앙 패치(721)의 제2 방향에 형성될 수 있다. 제2 방향은 제1 방향과 수직인 방향일 수 있다. 예를 들어, 제2 중앙 급전 단자(732)는 제2 중앙 패치(721)의 모서리 중에서 제1 중앙 급전 단자(731)가 배치된 모서리와 인접한 모서리에서 Y축 방향으로 돌출될 수 있다.

일 실시 예에서, 제3 중앙 급전 단자(733)는 제2 중앙 패치(721)의 제1 방향에 형성될 수 있다. 제3 중앙 급전 단자(733)는 제2 중앙 패치(721)를 기준으로 제1 중앙 급전 단자(731)의 반대편에 배치될 수 있다. 예를 들어, 제3 중앙 급전 단자(733)는 제2 중앙 패치(721)의 모서리 중에서 제1 중앙 급전 단자(731)가 배치된 모서리와 평행한 모서리에서 X축 방향으로 돌출될 수 있다.

일 실시 예에서, 제4 중앙 급전 단자(734)는 제2 중앙 패치(721)의 제2 방향에 형성될 수 있다. 제4 중앙 급전 단자(734)는 제2 중앙 패치(721)를 기준으로 제2 중앙 급전 단자(732)의 반대편에 배치될 수 있다. 예를 들어, 제4 중앙 급전 단자(734)는 제2 중앙 패치(721)의 모서리 중에서 제2 중앙 급전 단자(732)가 배치된 모서리와 평행한 모서리에서 Y축 방향으로 돌출될 수 있다.

일 실시 예에서, 가장자리 급전 단자들(740)은 제1 내지 제4 가장자리 급전 단자들(741~744)을 포함할 수 있다. 가장자리 급전 단자들(740)은 제1 가장자리 패치들(712, 713) 및 제2 가장자리 패치들(722, 723)을 급전할 수 있다. 가장자리 급전 단자들(740)은 가장자리 패치 각각에 서로 수직으로 형성될 수 있다. 예를 들어, 제1 중앙 패치(711)를 기준으로 일 측의 제1 가장자리 패치(712) 및 제2 가장자리 패치(722)에는 제1 및 제2 가장자리 급전 단자들(741, 742)이 서로 수직으로 형성될 수 있다. 다른 예를 들어, 제1 중앙 패치(711)를 기준으로 타 측의 제1 가장자리 패치(713) 및 제2 가장자리 패치(723)에는 제3 및 제4 가장자리 급전 단자들(743, 744)이 서로 수직으로 형성될 수 있다.

일 실시 예에서, PCB(220)는 복수의 제1 패치 안테나 엘리먼트들(711~713) 및 복수의 제2 패치 안테나 엘리먼트들(721~723)에 급전하는 급전부(예: 도 5의 급전부(500))를 더 포함할 수 있다. 급전부는 중앙 급전 단자들(730)을 이용하여 제1 중앙 패치(711) 및 제2 중앙 패치(721)를 급전할 수 있다. 급전부는 가장자리 급전 단자들(740)을 이용하여 제1 가장자리 패치들(712, 713) 및 제2 가장자리 패치들(722, 723)을 급전할 수 있다.

일 실시 예에서, 급전부는 중앙 급전 단자들(730)의 총 급전 양을 증가 시킬 수 있다. 예를 들어, 급전부는 중앙 급전 단자들(730) 중 수평 편파 급전부(731, 733)에 각각 RFIC(예: 도 2의 제3 RFIC(226))의 제1 급전 포트 및 제2 급전 포트를 연결하고, 제1 급전 포트에는 신호의 정상(normal phase)을 급전하고, 제2 급전 포트에는 신호의 역상(inverse phase)을 급전하여 균형 급전(balanced feed)을 수행할 수 있다. 다른 예로, 급전부는 수직 편파 급전부(732, 734)에 각각 RFIC의 제1 급전 포트 및 제2 급전 포트를 연결하고, 제1 급전 포트에는 신호의 정상을 급전하고, 제2 급전 포트에는 신호의 역상을 급전하여 균형 급전을 수행할 수 있다. 역상의 신호는 RFIC에 포함된 위상 천이기 또는 RFIC에 인버터(inverter)를 추가함으로써 생성할 수 있다.

일 실시 예에서, 급전부는 제1 내지 제4 중앙 급전 단자들(731~734) 중 동일한 방향으로 편파된 급전부인 수평 편파 급전부(731, 733) 또는 수직 편파 급전부(732, 723)에 180도 반대되는 위상으로 급전을 수행함으로써 급전하는 총량을 증가시킬 수 있다. 급전부는 균형 급전을 통해 제1 중앙 패치(711) 및 제2 중앙 패치(721)의 급전 양을 킴으로써 제1 중앙 패치(711) 또는 제2 중앙 패치(721)에 하나의 급전 포트로 공급할 수 있는 전력의 2배의 전력을 공급하여 송신하거나, 하나의 급전 포트로 증폭할 수 있는 이득의 2배 이득으로 수신 신호를 증폭할 수 있다. 이에 따라, 급전부의 RFIC는 복수의 제1 패치 안테나 엘리먼트들(711~713) 및 복수의 제2 패치 안테나 엘리먼트들(721~723)로부터 신호를 송신 또는 수신하는 성능을 개선할 수 있다.

이상 설명한 내용에 따른 안테나 구조체에 관련된 비율들의 수치를 다음의 표 1과 같이 설정할 수 있다. 표 1은 일 실시 예에 따른 안테나 구조체에 관련된 용어들의 정의 및 수치 범위를 나타낸 표이다.

일 실시 예에서, 제1 거리(D1)와 제1 파장(λ1)의 비율인 제1 비율 및 제2 거리(D2)와 제2 파장(λ2)의 비율인 제2 비율은 약 0.5 이상 약 0.6 이하일 수 있다. 제1 거리(D1)는 제1 주파수 대역에 속하는 신호의 파장인 제1 파장의 약 0.5배 이상 약 0.6배 이하의 거리일 수 있다. 또한, 제2 거리(D2)는 제2 주파수 대역에 속하는 신호의 파장인 제2 파장의 약 0.5배 이상 약 0.6배 이하의 거리일 수 있다.

일 실시 예에서, 제1 거리(D1)와 제1 파장(λ1)의 비율인 제1 비율 및 제2 거리(D2)와 제2 파장(λ2)의 비율인 제2 비율은 동일할 수 있다. 제1 거리(D1)는 제1 주파수 대역의 신호를 송신 또는 수신하기 위하여 최적화된 거리일 수 있다. 제2 거리(D2)는 제2 주파수 대역의 신호를 송신 또는 수신하기 위하여 최적화된 거리일 수 있다.

보다 구체적으로, 복수의 제1 패치 안테나 엘리먼트들(311~314) 및 복수의 제2 패치 안테나 엘리먼트들(321~324) 사이의 거리가 송신 또는 수신하는 신호의 반 파장인 경우 신호의 안테나 엘리먼트 간 고립(isolation), 게인(gain), 사이드 로브(sidelobe), 커버리지(coverage) 각도, 및 반전력 빔폭(half power beam width) 특성 측면에서 가장 바람직한 성능을 가질 수 있다. 이에 따라, 제1 거리(D1)는 제1 파장의 약 0.5배 이상 약 0.6배 이하의 거리일 수 있다. 또한, 제2 거리(D2)는 제2 파장의 약 0.5배 이상 약 0.6배 이하의 거리일 수 있다.

일 실시 예에서, 전자 장치(101)는 복수의 제1 패치 안테나 엘리먼트들(311~314)은 각각의 중심점들(311p~314p) 사이의 거리를 제1 거리(D1)로 하여 제1 주파수 대역의 신호를 커플링, 게인, 격자 로브, 커버리지 각도, 및 반전력 빔폭 특성 측면에서 가장 바람직한 상태로 송신 또는 수신할 수 있다. 전자 장치(101)는 복수의 제2 패치 안테나 엘리먼트들(321~324)은 각각의 중심점들(321p~324p) 사이의 거리를 제1 거리(D1)보다 짧은 제2 거리(D2)로 하여 제2 주파수 대역의 신호를 안테나 엘리먼트 간 고립, 게인, 사이드 로브, 커버리지 각도, 및 반전력 빔폭 특성 측면에서 가장 바람직한 상태로 송신 또는 수신할 수 있다. 이에 따라, 전자 장치(101)는 복수의 제1 패치 안테나 엘리먼트들(311~314) 및 복수의 제2 패치 안테나 엘리먼트들(321~324)을 이용하여 제1 및 제2 주파수 대역의 신호를 모두 안테나 엘리먼트 간 고립, 게인, 사이드 로브, 커버리지 각도, 및 반전력 빔폭 특성 측면에서 가장 바람직한 상태로 송신 또는 수신할 수 있다.

일 실시 예에서, 제3 거리(D3)와 제2 파장(λ2)의 비율인 제3 비율은 약 0.025 이상 약 0.2 이하일 수 있다. 제3 거리(D3)는 제2 파장(λ2)의 약 0.025배 이상 약 0.2배 이하의 길이를 가질 수 있다. PCB(220)의 주변에 형성되는 프린징 필드가 대칭으로 형성되도록 제3 거리(D3)를 설정할 수 있다. 전자 장치(101)는 제2 안테나 엘리먼트(321)에서 송신 또는 수신하는 제2 주파수 대역의 신호의 파장인 제2 파장(λ2)을 기준으로 최소한으로 필요한 제3 거리(D3)를 설정할 수 있다.

일 실시 예에서, 제3 거리(D3)는 복수의 제2 안테나 엘리먼트들(321~324) 중 어느 하나의 제2 안테나 엘리먼트(321)의 한 변의 길이의 약 5% 이상 약 10% 이하일 수 있다. 전자 장치(101)는 제2 안테나 엘리먼트(321)의 크기인 제2 크기와 관련된 제2 안테나 엘리먼트(321)의 한 변의 길이를 기준으로 제3 거리(D3)를 설정할 수 있다.

도 8은 기존 안테나 엘리먼트 패치 및 일 실시 예에 따른 본 발명의 안테나 엘리먼트 패치를 적용한 안테나 구조체에 포함된 통신 모듈(예: 도 1의 통신 모듈(190))의 송수신 성능을 비교한 그래프이다.

일 실시 예에서, 기존 안테나 엘리먼트의 배치 간격, 예를 들어 제2 안테나 엘리먼트의 중심점이 제1 안테나 엘리먼트의 중심점과 수직으로 일치할 수 있다. 제2 안테나 엘리먼트의 중심점이 제1 안테나 엘리먼트의 중심점과 일치하여 제2 안테나 엘리먼트 사이의 간격이 제2 주파수 대역의 파장의 약 0.6배보다 커질 경우, 제2 안테나 어레이가 신호를 방사시키는 주된 방향인 0도 방향을 기준으로 상대적으로 좁은 빔 폭을 가질 수 있다. 이에 따라, 빔포밍 시 빔이 커버할 수 있는 각도가 작아 방향이 틀어짐(tilt)에 따라 신호의 송신 또는 수신 성능이 약화되는 문제가 발생할 수 있다. 또한, 기존 안테나 엘리먼트 패치는 서로 다른 주파수 대역의 신호를 송신 또는 수신하는 경우, 패치 안테나 엘리먼트의 지향성 수평방향 패턴 중 주된 빔 이외의 방향으로 방사되는 부분인 사이드 로브(side lobe)가 증가할 수 있다. 사이드 로브는 주된 빔의 방향을 기준으로 양 측으로 30도 이상 60도 이하에서 발생할 수 있다. 이에 따라, 원하지 않는 방향으로 간섭 신호를 발생하거나, 원하지 않은 방향에서 간섭 신호를 수신할 수 있다.

일 실시 예에서, 본 발명의 제2 안테나 엘리먼트 배치는, 제2 안테나 엘리먼트(예: 도 3의 제2 안테나 엘리먼트들(321~324))의 중심점(321p~324p) 사이의 거리가 제1 안테나 엘리먼트(예: 도 3의 제1 안테나 엘리먼트들(311~314))의 중심점(311p~314p) 사이의 거리보다 짧을 수 있다. 제2 안테나 엘리먼트 사이의 간격을 제2 주파수 대역의 파장의 약 0.5배 이상 약 0.6배 이하로 제어하는 경우, 제2 안테나 어레이가 신호를 방사시키는 주된 방향인 0도 방향을 기준으로 기존보다 넓은 빔 폭(BW)을 가질 수 있다. 이에 따라, 빔포밍 시 빔이 커버할 수 있는 각도가 증가할 수 있다. 또한, 빔 폭(BW)이 증가하는 경우, 방향이 틀어지는 경우에도 따라 신호의 송신 또는 수신 성능이 약화되는 현상을 최소화할 수 있다.

일 실시 예에서, 본 발명의 제2 안테나 엘리먼트 배치는, 제2 안테나 엘리먼트 사이의 간격을 제2 주파수 대역의 파장의 약 0.5배 이상 약 0.6배 이하로 제어함으로써, 제2 안테나 어레이가 생성하는 사이드 로브가 기존보다 감소할 수 있다. 서로 다른 주파수 대역의 신호를 송신 또는 수신하는 패치 안테나 엘리먼트의 파장 대비 간격이 일치할수록, 사이드 로브 감소량(ΔSL)이 증가할 수 있다. 이에 따라, 원하지 않는 방향으로 방사되는 신호의 양을 최소화하여 손실을 최소화하고, 낭비되는 소비 전력을 최소화할 수 있다.

도 9는 디튠 미적용 패치 및 일 실시 예에 따른 본 발명의 디튠 패치를 적용한 안테나 구조체의 제1 및 제2 주파수 대역 사이의 고립 성능을 비교한 그래프이다.

일 실시 예에서, 고립 성능은 주파수에 따른 제1 패치 안테나 엘리먼트들 및 제2 패치 안테나 엘리먼트들 사이의 S-파라미터 값을 측정하여 결정할 수 있다. 제1 주파수 대역의 신호 및 제2 주파수 대역의 신호의 혼선을 방지하기 위해, 제1 패치 안테나 엘리먼트들 및 제2 패치 안테나 엘리먼트들 사이의 S-파라미터 값이 약 -15dB 이하의 크기를 갖는 경우 제1 주파수 대역과 제2 주파수 대역의 고립 성능이 지정된 조건을 만족하는 것으로 판단할 수 있다.

일 실시 예에서, 디튠 미적용 패치 중 제1 패치 안테나 엘리먼트는 제1 중심 주파수(FB1) 및 제1 중심 주파수(FB1)와 인접한 주파수 범위의 신호를 송수신할 수 있다. 디튠되지 않은 패치 중 제2 패치 안테나 엘리먼트는 제2 중심 주파수(FB2) 및 제2 중심 주파수(FB2)와 인접한 주파수 범위의 신호를 송수신할 수 있다. 그러나, 수직 편파 급전부 와 수평 편파 급전부 간에 불필요한 커플링이 발생하여 크로스 폴 고립(cross pole isolation) 문제가 발생할 수 있다. 이는 본 발명의 급전부가 패치 안테나 외각부에 배치되어 발생된 문제일 수 있다.

예를 들어, 제1 중심 주파수(FB1)가 약 28㎓이고, 제2 중심 주파수(FB1)가 약 39㎓이인 경우, 기존의 제1 패치 안테나 엘리먼트 및 제2 패치 안테나 엘리먼트는 제1 중심 주파수(FB1) 및 제2 중심 주파수(FB2)에 쉬프트가 발생하게 되어, 약 23㎓ 이상 약 27.5㎓ 이하의 주파수 범위에서 약 -15dB 이하의 S-파라미터 값을 갖고, 약 27.5㎓ 이상 약 40㎓ 이하의 주파수 범위에서 약 -15dB 이상의 S-파라미터 값을 가질 수 있다. 약 27.5㎓ 이상 약 40㎓ 이하의 주파수 범위는 제1 중심 주파수(FB1) 및 제2 중심 주파수(FB2)를 포함할 수 있다. 이에 따라, 제1 주파수 대역 및 제2 주파수 대역이 약 27.5㎓ 이상 약 40㎓ 이하의 범위에 속하는 경우, 약 -15dB 이상의 S-파라미터 값을 갖게 되어 고립 성능이 지정된 조건을 만족하지 않을 수 있다. 고립 성능이 지정된 조건을 만족하지 않는 경우 인접한 급전 단자 사이에 커플링 현상이 발생하고, 서로 다른 주파수 대역의 신호 사이에 크로스 폴 고립 성능이 저하되어 크로스 폴 MIMO 동작에 문제가 발생 할 수 있다.

일 실시 예에서, 본 발명의 디튠 적용 패치는 중심 주파수를 튜닝(tuning)시킬 수 있다. 예를 들어, 디튠 적용 패치 중 제1 디튠 패치(예: 도 6의 제1 디튠 패치(611))는 복수의 제1 패치 안테나 엘리먼트들(311~314)의 크기인 제1 크기 대비 약 6% 이상 약 10% 이하 감소한 크기를 가질 수 있다. 제1 디튠 패치는 복수의 제1 패치 안테나 엘리먼트들(311~314) 대비 약 6% 이상 약 10% 이하 주파수가 높은 신호를 최적으로 송신 또는 수신할 수 있어, 제1 디튠 패치(611)의 공진 주파수는 제1 중심 주파수(FB1)보다 높게 튜닝된 약 29㎓일 수 있다. 다른 예로, 제2 디튠 패치(예: 도 6의 제2 디튠 패치(621))는 복수의 제2 패치 안테나 엘리먼트들(321~324)의 크기인 제2 크기 대비 약 4% 이상 약 8% 이하 증가한 크기를 가질 수 있다. 제2 디튠 패치(621)는 복수의 제2 패치 안테나 엘리먼트들(321~324) 대비 약 4% 이상 약 8% 이하 주파수가 낮은 신호를 최적으로 송신 또는 수신할 수 있어, 제2 디튠 패치(621)의 공진 주파수는 제2 주파수 대역의 중심 주파수보다 낮게 튜닝된 약 37㎓일 수 있다.

일 실시 예에서, 제1 디튠 패치 및 제2 디튠 패치를 적용하는 경우, 제1 주파수(F1) 이상 제2 주파수(F2) 이하의 주파수 범위에서 약 -15dB 이하의 S-파라미터 값을 가질 수 있다. 또한, 제2 주파수(F2) 이상 제3 주파수(F3) 이하의 주파수 범위에서 약 -15dB 이상의 S-파라미터 값을 갖고, 제3 주파수(F3) 이상의 주파수 범위에서 약 -15dB 이하의 S-파라미터 값을 가질 수 있다.

일 실시 예에서, 본 발명의 패치는 제2 주파수(F2)가 제1 주파수 대역의 중심 주파수인 제1 중심 주파수(FB1) 이상이 되도록 설계될 수 있다. 예를 들어, 제1 중심 주파수(FB1)가 약 28㎓ 인 경우, 패치의 제2 주파수(F2)는 제1 중심 주파수(FB1)보다 약간 증가한 약 29㎓로 설계될 수 있다. 또한, 본 발명의 패치는 제3 주파수(F3)를 제2 주파수 대역의 중심 주파수인 제2 중심 주파수(FB2) 이하가 되도록 설계될 수 있다. 예를 들어, 제2 중심 주파수(FB2)가 약 39㎓ 인 경우, 패치의 제3 주파수(F3)는 제2 중심 주파수(FB2)보다 약간 감소한 약 38㎓로 설계될 수 있다.

일 실시 예에서, 본 발명의 패치는 제2 주파수(F2) 및 제3 주파수(F3) 사이의 주파수 범위를 제1 중심 주파수(FB1) 및 제2 중심 주파수(FB2)보다 좁게 할 수 있다. 이에 따라, 본 발명의 패치는 전기장에 의한 커플링 현상을 고려하더라도 제1 중심 주파수(FB1) 및 제2 중심 주파수(FB2)에서 약 -15dB 이하의 S-파라미터 값을 가질 수 있다.

일 실시 예에서, 제1 중심 주파수(FB1) 및 제2 중심 주파수(FB2)에서 약 -15dB 이하의 S-파라미터 값을 갖는 경우, 제1 주파수 대역 및 제2 주파수 대역에서 고립 성능이 지정된 조건을 만족할 수 있다. 고립 성능이 지정된 조건을 만족하는 경우 인접한 급전 단자 사이의 커플링 현상을 줄일 수 있다.

본 문서에 개시된 다양한 실시 예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치(예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시 예에 따른 전자 장치는 전술한 기기들에 한정되지 않는다.

본 문서의 다양한 실시 예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시 예들로 한정하려는 것이 아니며, 해당 실시 예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, "A 또는 B", "A 및 B 중 적어도 하나", “A 또는 B 중 적어도 하나,”"A, B 또는 C," "A, B 및 C 중 적어도 하나,”및 “A, B, 또는 C 중 적어도 하나"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들의 모든 가능한 조합을 포함할 수 있다. "제1", "제2", 또는 "첫째" 또는 "둘째"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제1) 구성요소가 다른(예: 제2) 구성요소에, “기능적으로” 또는 “통신적으로”라는 용어와 함께 또는 이런 용어 없이, “커플드” 또는 “커넥티드”라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로(예: 유선으로), 무선으로, 또는 제3 구성요소를 통하여 연결될 수 있다는 것을 의미한다.

본 문서에서 사용된 용어 "모듈"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로 등의 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 일 실시 예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형태로 구현될 수 있다.

본 문서의 다양한 실시 예들은 기기(machine)(예: 전자 장치(101)) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리(136) 또는 외장 메모리(138))에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어(예: 프로그램(140))로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치(101))의 프로세서(예: 프로세서(120))는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장매체 는, 비일시적(non-transitory) 저장매체의 형태로 제공될 수 있다. 여기서, ‘비일시적’은 저장매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장매체에 반영구적으로 저장되는 경우와 임시적으로 저장되는 경우를 구분하지 않는다.

일 실시 예에 따르면, 본 문서에 개시된 다양한 실시 예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory (CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 또는 두 개의 사용자 장치들(예: 스마트폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.

다양한 실시 예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있다. 다양한 실시 예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시 예들에 따르면, 모듈, 프로그램 또는 다른 구성요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다.

101: 전자 장치 120: 프로세서
190: 통신 모듈 220: PCB
310: 제1 회로 기판층 311~314: 제1 패치 안테나 엘리먼트
320: 제2 회로 기판층 321~324: 제2 패치 안테나 엘리먼트
510: 그라운드 층 520: 급전 커플러
530: 연결부

Claims

전자 장치에 있어서,
복수의 제1 패치 안테나 엘리먼트들을 포함하는 제1 회로 기판층, 및 복수의 제2 패치 안테나 엘리먼트들을 포함하는 제2 회로 기판층을 포함하는 인쇄 회로 기판;
상기 복수의 제1 패치 안테나 엘리먼트들을 이용하여 제1 주파수 대역의 신호를 송신 또는 수신할 수 있고, 상기 복수의 제2 패치 안테나 엘리먼트들을 이용하여 상기 제1 주파수 대역보다 높은 제2 주파수 대역의 신호를 송신 또는 수신할 수 있는 통신 모듈; 및
상기 통신 모듈과 연결된 프로세서를 포함하고,
상기 복수의 제1 패치 안테나 엘리먼트들의 중심점들이 제1 거리를 갖도록 이격되어 배치되고, 상기 복수의 제2 패치 안테나 엘리먼트들의 중심점들이 상기 제1 거리보다 짧은 제2 거리를 갖도록 이격되어 배치되고,
상기 복수의 제2 패치 안테나 엘리먼트들은 상기 복수의 제2 패치 안테나 엘리먼트들의 상기 중심점들이 상기 복수의 제1 패치 안테나 엘리먼트들의 중심점들보다, 상기 제1 회로 기판층의 무게 중심인 제1 중심점 및 상기 제2 회로 기판층의 무게 중심인 제2 중심점을 상기 인쇄 회로 기판의 제1 면에서 제2 면으로 관통하는 방향으로 연결한 중심 축에 가깝도록 배치되고,
상기 인쇄 회로 기판 위에서 보았을 때, 상기 복수의 제1 패치 안테나 엘리먼트들 각각은 상기 복수의 제2 패치 안테나 엘리먼트들 각각과 중첩되고,
상기 복수의 제1 패치 안테나 엘리먼트들은, 상기 인쇄 회로 기판 위에서 보았을 때 상기 복수의 제1 패치 안테나 엘리먼트들 각각의 엣지(edge)가 상기 복수의 제2 패치 안테나 엘리먼트들 각각을 둘러싸도록, 상기 제2 회로 기판층 아래에 배치되는, 전자 장치.
청구항 1에 있어서,
상기 제1 거리는 상기 제1 주파수 대역의 제1 파장에 관련된 길이이고 상기 제2 거리는 상기 제2 주파수 대역의 제2 파장에 관련된 길이인, 전자 장치.
청구항 2에 있어서,
상기 제1 거리와 상기 제1 파장의 비율인 제1 비율 및 상기 제2 거리와 상기 제2 파장의 비율인 제2 비율은 0.5 이상 0.6 이하인, 전자 장치.
청구항 1에 있어서,
상기 복수의 제1 패치 안테나 엘리먼트들 중 어느 하나의 제1 패치 안테나 엘리먼트는 상기 중심 축과 인접한 제1 테두리를 갖고,
상기 복수의 제2 패치 안테나 엘리먼트들 중 상기 어느 하나의 제1 패치 안테나 엘리먼트와 중첩된 제2 패치 안테나 엘리먼트는 상기 중심 축과 인접한 제2 테두리를 갖고,
상기 제2 테두리는 상기 제1 테두리보다 상기 어느 하나의 제1 안테나 엘리먼트의 중심점에 인접한, 전자 장치.
청구항 4에 있어서,
상기 제1 테두리 및 상기 제2 테두리 사이의 거리는 제3 거리이고,
상기 제3 거리와 상기 제2 주파수 대역의 제2 파장의 비율인 제3 비율은 0.025 이상 0.2 이하인, 전자 장치.
청구항 1에 있어서,
상기 인쇄 회로 기판은 상기 복수의 제1 패치 안테나 엘리먼트들 중 적어도 일부의 크기를 조절한 제1 디튠(detune) 패치 및 상기 복수의 제2 패치 안테나 엘리먼트들 중 적어도 일부의 크기를 조절한 제2 디튠 패치를 더 포함하고,
상기 제1 디튠 패치는 상기 복수의 제1 패치 안테나 엘리먼트들 대비 6% 이상 10% 이하 감소한 크기를 갖고,
상기 제2 디튠 패치는 상기 복수의 제2 패치 안테나 엘리먼트들 대비 4% 이상 8% 이하 증가한 크기를 갖는, 전자 장치.
청구항 1에 있어서,
상기 복수의 제1 패치 안테나 엘리먼트들 및 상기 복수의 제2 패치 안테나 엘리먼트들을 급전(feeding)하는 급전부를 더 포함하고,
상기 급전부는,
상기 인쇄 회로 기판의 최하층에 배치된 급전 층;
상기 급전 층의 상부에 배치된 그라운드층;
상기 제1 회로 기판층 및 상기 제2 회로 기판층 사이에 형성된 급전 커플러(feeding coupler); 및
상기 급전 커플러와 상기 급전 층을 연결하는 연결부를 포함하고,
상기 연결부는 상기 제1 회로 기판층을 관통하는, 전자 장치.
청구항 7에 있어서,
상기 제1 회로 기판층 및 상기 급전 층 사이에 배치된 제1 절연 층; 및
상기 제1 회로 기판층 및 상기 제2 회로 기판층 사이에 배치된 제2 절연 층을 더 포함하고,
상기 연결부는 상기 제1 절연 층 및 상기 제2 절연 층의 적어도 일부를 관통하고,
상기 급전 커플러는 상기 제2 절연 층의 적어도 일부를 관통하는, 전자 장치.
청구항 7에 있어서,
상기 급전부는,
제1 방향으로 편파된 신호를 송수신하는 제1 급전 단자; 및
상기 제1 방향과 수직인 제2 방향으로 편파된 신호를 송수신하는 제2 급전 단자를 포함하고,
상기 제1 급전 단자 및 상기 제2 급전 단자는 서로 수직인, 전자 장치.
안테나 구조체에 있어서,
PCB를 포함하고, 상기 PCB는,
제1 주파수 대역의 신호를 송신 또는 수신할 수 있는 제1 크기로 형성된 복수의 제1 패치 안테나 엘리먼트들을 포함하는 제1 회로 기판층; 및
제2 주파수 대역의 신호를 송신 또는 수신할 수 있는 제2 크기로 형성된 복수의 제2 패치 안테나 엘리먼트들을 포함하는 제2 회로 기판층을 포함하고,
상기 복수의 제1 패치 안테나 엘리먼트들은 각각의 중심점들이 상기 제1 주파수 대역의 제1 파장에 관련된 제1 거리만큼 이격되도록 배치되고, 상기 복수의 제2 패치 안테나 엘리먼트들은 각각의 중심점들이 상기 제2 주파수 대역의 제2 파장에 관련된 제2 거리만큼 이격되도록 배치되고,
상기 PCB 위에서 보았을 때, 상기 복수의 제1 패치 안테나 엘리먼트들 각각은 상기 복수의 제2 패치 안테나 엘리먼트들 각각과 중첩되고,
상기 복수의 제1 패치 안테나 엘리먼트들은, 상기 PCB 위에서 보았을 때 상기 복수의 제1 패치 안테나 엘리먼트들 각각의 엣지(edge)가 상기 복수의 제2 패치 안테나 엘리먼트들 각각을 둘러싸도록, 상기 제2 회로 기판층 아래에 배치되는, 안테나 구조체.
청구항 10에 있어서,
상기 제1 거리는 상기 제2 거리보다 긴, 안테나 구조체.
청구항 10에 있어서,
상기 제1 거리와 상기 제1 파장의 비율인 제1 비율 및 상기 제2 거리와 상기 제2 파장의 비율인 제2 비율은 동일한, 안테나 구조체.
청구항 10에 있어서,
상기 복수의 제1 패치 안테나 엘리먼트들 중 어느 하나의 제1 안테나 엘리먼트는 제1 테두리를 갖고,
상기 복수의 제2 패치 안테나 엘리먼트들 중 상기 어느 하나의 제1 안테나 엘리먼트와 중첩된 제2 안테나 엘리먼트는 제2 테두리를 갖고,
상기 제2 테두리는 상기 제1 테두리보다 상기 어느 하나의 제1 안테나 엘리먼트의 중심점에 인접한, 안테나 구조체.
청구항 13에 있어서,
상기 제1 테두리 및 상기 제2 테두리 사이의 거리는 제3 거리이고,
상기 제3 거리는 상기 복수의 제2 안테나 엘리먼트들 중 어느 하나의 제2 안테나 엘리먼트의 한 변의 길이의 5% 이상 10% 이하인, 안테나 구조체.
청구항 10에 있어서,
상기 PCB는 상기 복수의 제1 패치 안테나 엘리먼트들 중 적어도 일부의 크기를 조절한 제1 디튠 패치 및 상기 복수의 제2 패치 안테나 엘리먼트들 중 적어도 일부의 크기를 조절한 제2 디튠 패치를 더 포함하고,
상기 제1 디튠 패치는 상기 제1 크기 대비 6% 이상 10% 이하 감소한 크기를 갖고,
상기 제2 디튠 패치는 상기 제2 크기 대비 4% 이상 8% 이하 증가한 크기를 갖는, 안테나 구조체.
전자 장치에 있어서,
복수의 제1 패치 안테나 엘리먼트들을 포함하는 제1 회로 기판층, 및 복수의 제2 패치 안테나 엘리먼트들을 포함하는 제2 회로 기판층을 포함하는 PCB;
상기 복수의 제1 패치 안테나 엘리먼트들을 이용하여 제1 주파수 대역의 신호를 송신 또는 수신할 수 있고, 상기 복수의 제2 패치 안테나 엘리먼트들을 이용하여 제2 주파수 대역의 신호를 송신 또는 수신할 수 있는 통신 모듈; 및
상기 통신 모듈과 연결된 프로세서를 포함하고,
상기 복수의 제1 패치 안테나 엘리먼트들은, 상기 PCB의 중심 축 상에 배치된 제1 중앙 패치, 및 상기 제1 중앙 패치의 양 측에 이격되어 배치된 제1 가장자리 패치들을 포함하고,
상기 복수의 제2 패치 안테나 엘리먼트들은, 상기 중심 축 상에 배치된 제2 중앙 패치, 및 상기 제2 중앙 패치의 양 측에 이격되어 배치된 제2 가장자리 패치들을 포함하고,
상기 제2 가장자리 패치들은 상기 제1 가장자리 패치들 각각의 중심점들보다 상기 제1 회로 기판층의 무게 중심인 제1 중심점 및 상기 제2 회로 기판층의 무게 중심인 제2 중심점을 상기 PCB의 제1 면에서 제2 면으로 관통하는 방향으로 연결한 상기 중심 축에 가깝도록 배치하고, 상기 제1 중앙 패치 및 제2 중앙 패치는 서로 다른 방향으로 형성된 중앙 급전 단자들을 이용하여 급전하고,
상기 PCB 위에서 보았을 때, 상기 복수의 제1 패치 안테나 엘리먼트들 각각은 상기 복수의 제2 패치 안테나 엘리먼트들 각각과 중첩되고,
상기 복수의 제1 패치 안테나 엘리먼트들은, 상기 PCB 위에서 보았을 때 상기 복수의 제1 패치 안테나 엘리먼트들 각각의 엣지(edge)가 상기 복수의 제2 패치 안테나 엘리먼트들 각각을 둘러싸도록, 상기 제2 회로 기판층 아래에 배치되는, 전자 장치.
청구항 16에 있어서,
상기 제1 중앙 패치 및 상기 제1 가장자리 패치는 상기 제1 주파수 대역의 제1 파장에 관련된 제1 거리만큼 이격되도록 배치되고, 상기 제2 중앙 패치 및 상기 제2 가장자리 패치는 상기 제2 주파수 대역의 제2 파장에 관련된 제2 거리만큼 이격되도록 배치되고,
상기 제1 거리는 상기 제2 거리보다 긴, 전자 장치.
청구항 17에 있어서,
상기 제1 거리와 상기 제1 파장의 비율인 제1 비율 및 상기 제2 거리와 상기 제2 파장의 비율인 제2 비율은 0.5 이상 0.6 이하인, 전자 장치.
청구항 16에 있어서,
상기 중앙 급전 단자들은,
상기 제2 중앙 패치의 제1 방향에 형성된 제1 중앙 급전 단자, 상기 제2 중앙 패치의 상기 제1 방향과 수직한 제2 방향에 형성된 제2 중앙 급전 단자, 상기 제2 중앙 패치를 기준으로 상기 제1 중앙 급전 단자의 반대편에 배치된 제3 중앙 급전 단자, 및 상기 제2 중앙 패치를 기준으로 상기 제2 중앙 급전 단자의 반대편에 배치된 제4 중앙 급전 단자를 포함하는, 전자 장치.
청구항 16에 있어서,
상기 복수의 제1 패치 안테나 엘리먼트들 및 상기 복수의 제2 패치 안테나 엘리먼트들에 급전하는 급전부를 더 포함하고,
상기 급전부는 상기 중앙 급전 단자들의 총 급전 양을 증가시켜 급전하는 균형 급전(balanced feed)을 수행하는, 전자 장치.