KR102542856B1

KR102542856B1 - 디스플레이 장치 및 그 제어 방법

Info

Publication number: KR102542856B1
Application number: KR1020170003327A
Authority: KR
Inventors: 이호섭; 곽도영; 테츠야 시게타; 조성필
Original assignee: 삼성전자주식회사
Priority date: 2017-01-10
Filing date: 2017-01-10
Publication date: 2023-06-14
Also published as: US20180197453A1; EP3516645A1; KR20180082087A; WO2018131759A1; US10825377B2; EP3516645A4; CN110178173B; CN110178173A

Abstract

디스플레이 장치가 개시된다. 디스플레이 장치는, 복수 개의 발광 소자를 포함하는 디스플레이 패널, 복수 개의 발광 소자로 전류를 인가하여 디스플레이 패널을 구동하는 패널 구동부, 발광 소자의 기생 커패시턴스에 따른 계조 별 보상 계수가 저장된 저장부 및, 스캔 라인의 위치 및 스캔 데이터의 계조 중 적어도 하나에 기초하여 저장부로부터 보상 계수를 획득하고, 획득된 보상 계수에 기초하여 스캔 데이터의 계조를 보상하는 프로세서를 포함한다.

Description

디스플레이 장치 및 그 제어 방법 {Display apparatus and control method thereof }

본 발명은 디스플레이 장치 및 그 제어 방법에 관한 것으로, 더욱 상세하게는 자발광 소자로 구성된 디스플레이 패널을 구비하는 디스플레이 장치 및 그 구동 방법에 관한 것이다.

발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 반도체 발광소자이다. 최근 발광 다이오드는 휘도가 점차 증가하게 되어 디스플레이용 광원, 자동차용 광원 및 조명용 광원으로 사용이 증가하고 있으며, 형광 물질을 이용하거나 다양한 색의 발광 다이오드를 조합함으로써 효율이 우수한 백색 광을 발광하는 발광 다이오드도 구현이 가능하다.

이러한 발광 다이오드의 p-n 접합 간의 기생 커패시턴스를 형성되는데, 기생 커패시턴스의 영향으로 일부 영역의 휘도가 감소된다는 문제점이 있었다.

본 발명은 상술한 필요성에 따른 것으로, 본 발명의 목적은, 기생 커패시턴스의 영향에 따른 휘도 감소를 입력 신호의 계조를 통해 보상하는 디스플레이 장치 및 그 구동 방법을 제공함에 있다.

이상과 같은 목적을 달성하기 위한 본 발명의 일 실시 예에 따른 복수 개의 발광 소자를 포함하는 디스플레이 패널, 상기 복수 개의 발광 소자로 전류를 인가하여 상기 디스플레이 패널을 구동하는 패널 구동부, 상기 발광 소자의 기생 커패시턴스에 따른 계조 별 보상 계수가 저장된 저장부 및, 스캔 라인의 위치 및 스캔 데이터의 계조 중 적어도 하나에 기초하여 상기 저장부로부터 보상 계수를 획득하고, 획득된 보상 계수에 기초하여 상기 스캔 데이터의 계조를 보상하는 프로세서를 포함한다.

또한, 상기 프로세서는, 상기 획득된 보상 계수에 기초하여 상기 스캔 데이터의 계조를 상향 조정하고, 상기 상향 조정된 계조에 기초하여 발광 소자로 인가되는 전류의 인가 시간을 제어할 수 있다.

또한, 전류가 인가되는 경우 각 스캔 라인의 발광 소자의 기생 커패시턴스는 시상수(τ) 형태로 증가하며, 상기 계조 별 보상 계수는, 상기 발광 소자의 기생 커패시턴스에 따른 입력 신호의 계조 별 시상수를 모델링하고, 상기 모델링된 시상수에 기초하여 산출된 보상 계수가 될 수 있다.

또한, 상기 패널 구동부는, 복수의 LED 영역 각각을 구동하는 복수의 LED 드라이버를 포함하고, 상기 프로세서는, 상기 복수의 LED 영역 각각의 첫번째 스캔 라인에 스캔 데이터의 계조에 기초하여 상기 저장부로부터 보상 계수를 획득하고, 획득된 보상 계수에 기초하여 상기 스캔 데이터의 계조를 보상할 수 있다.

또한, 상기 프로세서는, 현재 스캔 라인 및 적어도 하나의 이전 스캔 라인 각각의 스캔 데이터의 계조에 기초하여 상기 저장부로부터 보상 계수를 획득하고, 획득된 보상 계수에 기초하여 상기 스캔 데이터의 계조를 보상할 수 있다.

또한, 상기 프로세서는, 현재 스캔 라인 및 적어도 하나의 이전 스캔 라인 각각의 스캔 데이터의 계조 차이가 기설정된 임계 값 이상인 경우, 상기 저장부로부터 보상 계수를 획득하고, 획득된 보상 계수에 기초하여 상기 스캔 데이터의 계조를 보상할 수 있다.

또한, 상기 발광 소자는, 복수의 서브 픽셀을 포함하며, 상기 프로세서는, 상기 복수의 서브 픽셀 각각의 보상 계수에 기초하여 상기 스캔 데이터의 계조를 보상할 수 있다.

여기서, 상기 발광 소자는 LED로 구현되며, 상기 기생 커패시턴스는, 상기 LED 내부의 PN 접합부에서 발생하는 기생 커패시턴스가 될 수 있다.

한편, 본 발명의 일 실시 예에 따른 복수의 발광 소자를 포함하는 디스플레이 패널의 보상 계수 산출 방법은, 상기 디스플레이 패널에 표시된 테스트 영상을 촬영한 이미지에 기초하여 상기 테스트 영상의 출력 휘도를 산출하는 단계, 상기 테스트 영상의 계조 및 상기 출력 휘도에 기초하여 각 계조 별로 상기 발광 소자의 기생 커패시턴스를 모델링하는 단계 및, 상기 모델링된 기생 커패시턴스에 기초하여 휘도 감소를 보상하기 위한 보상 계수를 산출하는 단계를 포함한다.

이 경우, 전류가 인가되는 경우 각 스캔 라인의 발광 소자의 기생 커패시턴스는 시상수(τ) 형태로 증가하며, 상기 기생 커패시턴스를 모델링하는 단계는, 입력 신호의 계조 별로 상기 각 스캔 라인의 발광 소자의 기생 커패시턴스에 따른 시상수를 모델링하며, 상기 보상 계수를 산출하는 단계는, 상기 모델링된 시상수에 기초하여 상기 시상수에 따른 휘도 감소를 보상하기 위한 보상 계수를 산출할 수 있다.

또한, 상기 발광 소자는, R(Red) LED, G(Green) LED, B(Blue) LED로 구현되며, 상기 모델링하는 단계는, 전류 인가에 따라 상기 테스트 영상을 표시하는 각 스캔 라인의 LED에서 충전되는 기생 커패시턴스에 따른 시상수를 모델링하고, 상기 보상 계수를 산출하는 단계는, 상기 모델링된 시상수에 기초하여 각 스캔 라인의 계조에 대한 보상 계수를 산출할 수 있다.

또한, 본 발명의 일 실시 예에 따른 디스플레이 패널을 구성하는 복수 개의 발광 소자의 기생 커패시턴스에 따른 계조 별 보상 계수가 저장된 디스플레이 장치의 제어 방법은, 스캔 라인의 위치 및 스캔 데이터의 계조 중 적어도 하나에 기초하여, 스캔 데이터의 계조를 보상하기 위한 보상 계수를 획득하는 단계 및, 획득된 보상 계수에 기초하여 상기 스캔 데이터의 계조를 보상하는 단계를 포함한다.

또한, 상기 스캔 데이터의 계조를 보상하는 단계는, 상기 획득된 보상 계수에 기초하여 상기 스캔 데이터의 계조를 상향 조정하고, 상기 상향 조정된 계조에 기초하여 발광 소자로 인가되는 전류의 인가 시간을 제어할 수 있다.

여기서, 전류가 인가되면 각 스캔 라인의 발광 소자의 기생 커패시턴스는 시상수(τ) 형태로 증가하며, 상기 계조 별 보상 계수는, 상기 발광 소자의 기생 커패시턴스에 따른 입력 신호의 계조 별 시상수(τ)를 모델링하고, 상기 모델링된 시상수에 기초하여 산출된 보상 계수가 될 수 있다.

또한, 상기 디스플레이 패널은, 복수의 LED 영역을 포함하고, 상기 복수의 LED 영역은, 복수의 LED 드라이버 각각에 의해 구동되며, 상기 보상 계수를 획득하는 단계는, 상기 복수의 LED 영역 각각의 첫번째 스캔 라인에 스캔 데이터의 계조에 기초하여 보상 계수를 획득할 수 있다.

또한, 상기 보상 계수를 획득하는 단계는, 현재 스캔 라인 및 적어도 하나의 이전 스캔 라인 각각의 스캔 데이터의 계조에 기초하여 상기 보상 계수를 획득할 수 있다.

또한, 상기 보상 계수를 획득하는 단계는, 현재 스캔 라인 및 적어도 하나의 이전 스캔 라인 각각의 스캔 데이터의 계조 차이가 기설정된 임계 값 이상인 경우, 상기 보상 계수를 획득할 수 있다.

또한, 상기 발광 소자는, 복수의 서브 픽셀을 포함하며, 상기 스캔 데이터의 계조를 보상하는 단계는, 상기 복수의 서브 픽셀 각각의 보상 계수에 기초하여 상기 스캔 데이터의 계조를 보상할 수 있다.

또한, 상기 발광 소자는 LED로 구현되며, 상기 기생 커패시턴스는, 상기 LED 내부의 PN 접합부에서 발생하는 기생 커패시턴스가 될 수 있다.

이상 설명한 바와 같이 본 발명의 다양한 실시 예에 따르면, 기생 커패시턴스의 영향에 따른 휘도 감소를 보상할 수 있게 된다.

도 1은 본 발명의 일 실시 예에 따른 디스플레이 장치의 구성을 개략적으로 설명하기 위한 도면이다.
도 2a 및 도 2b는 본 발명의 일 실시 예에 따른 디스플레이 장치의 구성을 나타내는 블럭도들이다.
도 3은 본 발명의 일 실시 예에 따른 LED 디밍 방식을 설명하기 위한 도면이다.
도 4는 본 발명의 일 실시 예에 따른 시상수의 형태를 설명하기 위한 도면이다.
도 5 내지 도 7은 본 발명의 일 실시 예에 따른 기생 커패시턴의 영향을 설명하기 위한 도면들이다.
도 8a 및 도 8b는 본 발명의 일 실시 예에 따른 영상의 계조 보정 방법을 설명하기 위한 도면들이다.
도 9, 도 10a 및 도 10b는 본 발명의 일 실시 예에 따른 보상 계수 산출 방법을 설명하기 위한 도면들이다.
도 11, 도 12a 및 도 12b는 본 발명의 일 실시 예에 따른 디스플레이 장치의 계조 보상 방법을 설명하기 위한 도면들이다.

이하 본 발명의 다양한 실시 예를 첨부된 도면을 참조하여 상세히 설명한다.

도 1은 본 발명의 일 실시 예에 따른 디스플레이 장치의 구성을 개략적으로 설명하기 위한 도면이다.

도 1에 도시된 바에 따르면, 본 발명의 일 실시 예에 따른 디스플레이 장치(100)는 적어도 하나의 디스플레이 모듈(110-1, 110-2, 110-3, 110-4....)을 물리적으로 연결한 형태로 구현될 수 있다. 여기서, 복수의 디스플레이 모듈 각각은 매트릭스 형태로 배열되는 다수의 픽셀, 예를 들어 자발광 픽셀들을 포함할 수 있다. 특히, 디스플레이 모듈은 다수의 픽셀 각각이 LED 픽셀로 구현되는 LED 모듈 또는 복수의 LED 모듈들이 연결된 LED 캐비넷(cabinet)으로 구현될 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 디스플레이 모듈은, LCD(liquid crystal display), OLED(organic LED) AMOLED(active-matrix OLED), PDP(Plasma Display Panel) 등으로 구현될 수도 있다. 다만, 이하에서는 설명의 편의를 위하여 디스플레이 모듈 각각이 LED 캐비넷으로 구현되는 경우를 상정하여 설명하도록 한다.

LED는 전기 에너지를 빛 에너지로 바꿔주는 광 반도체 소자이다. LED는 p-n 접합 다이오드의 일종으로, 빛이 발생되는 원리는 n 영역의 전자가 외부에서 공급되는 전류에 의해 p 영역으로 이동하게 되고 p-n 접합부(Juncuion)에서 전자와 정공이 재결합하게 된 후 전자(Electron)가 기저상태로 환원하면서 에너지 즉 빛을 발산하게 된다. 이 때 발광하는 빛의 파장 대는 에너지 밴드 값에 따라 다양한 형태로 형성되는데 파장에 따라 빛의 색이 결정된다.

한편, LED 내부 p-n 접합부는 이온층으로 형성되어 있으며, 이온층은 p 형 반도체와 n 형 반도체 사이에서 절연체 연할을 함으로써 p-n 접합 간의 기생 커패시턴스를 형성시킨다. 예를 들어, LED 에서 발생되는 기생 커패시턴스는 두 가지의 형태로 나타난다. LED에 역방향 바이어스가 가해질 경우 발생되는 공핍 영역 증가로 인한 커패시턴스(Deletion capacitance)가 주를 이루게 되며, 순방향 바이어스가 가해질 경우 LED 내부에서 발생하는 전해 축적 효과로 인한 커패시턴스(Charge storage capacitance)가 주를 이루게 된다. 본 명세서에서는 설명의 편의를 위하여 두 가지의 기생 커패시턴스 중 LED 순방향 바이어스가 인가되는 경우를 고려하도록 한다. 순방향 바이어스에 의한 전하 축적 커패시턴스는 순방향 전압에 의해 증가하는 특성을 갖는다.

LED에 전류가 인가되면, 특정 스캔 라인의 LED에서 충전된 기생 커패시턴스(parasitic capacitance)는 이후 적어도 하나의 스캔 라인의 LED에 영향을 주게 되는데 전류가 처음 인가되는 첫번째 스캔 라인의 LED의 경우 기생 커패스턴스의 영향을 받지 못하므로, 다른 스캔 라인의 LED보다 밝기가 어둡다는 문제가 있다. 이는, 입력 신호(또는 입력 영상)의 계조가 급격히 변하는 스캔 구간에서도 동일하게 발생하게 되는데 이하에서는 도면을 참조하여 해당 현상을 감소시키기 위한 다양한 실시 예에 대해 설명하도록 한다.

도 2a 및 도 2b는 본 발명의 일 실시 예에 따른 디스플레이 장치의 구성을 나타내는 블럭도들이다.

도 2a에 따르면, 디스플레이 장치(100)는 디스플레이 패널(110), 패널 구동부(120), 저장부(130) 및 프로세서(140)를 포함한다.

디스플레이 패널(110)은 복수의 디스플레이 모듈을 포함한다. 특히, 디스플레이 패널(110)은 적어도 하나의 디스플레이 모듈(110-1,...110-n)(n≥1)을 연결하여 조립한 형태로 구성될 수 있다. 여기서, 복수의 디스플레이 모듈 각각은 매트릭스 형태로 배열되는 다수의 픽셀, 예를 들어 자발광 픽셀들을 포함할 수 있다.

일 실시 예에 따라 디스플레이 패널(110)는 복수의 LED 모듈(적어도 하나의 LED 소자를 포함하는 LED 모듈) 및/또는, 복수의 LED 캐비넷(cabinet)으로 구현될 수 있다. 또한 LED 모듈은 복수 개의 LED 픽셀들을 포함할 수 있는데, 일 예에 따라 LED 픽셀은 RGB LED로 구현될 수 있으며, RGB LED는 RED LED, GREEN LED 및 BLUE LED를 함께 포함할 수 있다. 다만, 경우에 따라서는 디스플레이 패널(110)은 하나의 디스플레이 모듈로 구현되는 것도 가능하다.

패널 구동부(120)는 프로세서(140)의 제어에 따라 디스플레이 패널(110)을 구동한다. 예를 들어, 패널 구동부(120)는 프로세서(140)의 제어에 따라 디스플레이 패널(110)을 구성하는 각 자발광 소자, 예를 들어 LED 픽셀을 구동하기 위해 구동 전압을 인가하거나 구동 전류를 흐르게 함으로써, 각 LED 픽셀을 구동한다.

도 2b는 도 2a에 도시된 디스플레이 장치의 세부 구성을 나타내는 블럭도이다. 도 2b에 도시된 구성들 중 도 2a에 도시된 구성과 중복되는 구성에 대해서는 자세한 설명을 생략하도록 한다.

디스플레이 패널(110)는 게이트 라인들(GL1 내지 GLn)과 데이터 라인들(DL1 내지 DLm)이 상호 교차하도록 형성되고, 그 교차로 마련되는 영역에 R, G, B 서브 픽셀(PR, PG, PB)이 형성된다. 인접한 R, G, B 서브 픽셀(PR, PG, PB)은 하나의 픽셀을 이룬다. 즉, 각 픽셀은 적색(R)을 표시하는 R 서브 픽셀(PR), 녹색(G)을 표시하는 G 서브 픽셀(PG), 및 청색(B)을 표시하는 B 서브 픽셀(PB)을 포함하여 적색(R), 녹색(G), 청색(B)의 3원색으로 피사체의 색을 재현한다.

패널 구동부(120)는 타이밍 컨트롤러(121), 데이터 구동부(122) 및 게이트 구동부(123)를 포함할 수 있다.

타이밍 컨트롤러(121)는 외부로부터 입력 신호(IS), 수평 동기 신호(Hsync), 수직 동기 신호(Vsync) 및 메인 클럭 신호(MCLK) 등을 입력받아 영상 데이터 신호, 주사 제어 신호, 데이터 제어 신호, 발광 제어 신호 등을 생성하여 디스플레이 패널(110), 데이터 구동부(122), 게이트 구동부(123) 등에 제공할 수 있다.

데이터 구동부(122)는 데이터 신호를 생성하는 수단으로, 프로세서(140)로부터 R/G/B 성분의 영상 데이터를 전달받아 데이터 신호를 생성한다. 또한, 데이터 구동부(122)는 디스플레이 패널(110)의 데이터 선(DL1, DL2, DL3,..., DLm)과 연결되어 생성된 데이터 신호를 디스플레이 패널(110)에 인가한다.

게이트 구동부(123)(또는 스캔 구동부)는 게이트 신호(또는 스캔 신호)를 생성하는 수단으로, 게이트 라인(GL1, GL2, GL3,..., GLn)에 연결되어 게이트 신호를 디스플레이 패널(110)의 특정한 행에 전달한다. 게이트 신호가 전달된 픽셀에는 데이터 구동부(122)에서 출력된 데이터 신호가 전달되게 된다.

한편, 도 2a로 돌아가서, 패널 구동부(120)는 듀티비가 가변되는 펄스폭 변조(Pulse Width Modulation, PWM)로 광원 즉, LED 소자의 휘도를 제어하거나, 전류의 세기를 가변하여 LED 소자의 휘도를 제어할 수 있다. 여기서, 펄스폭 변조 신호(PWM)는 광원들의 점등 및 소등의 비율을 제어하며, 그 듀티비(duty ratio %)는 프로세서(140)로부터 입력되는 디밍값에 따라 결정된다.

패널 구동부(120)는 복수의 LED 구동 모듈로 구현될 수 있다. 경우에 따라 복수의 LED 구동 모듈 각각은 각 디스플레이 모듈의 동작을 제어하기 위한 서브 프로세서 및 서브 프로세서의 제어에 따라 각 디스플레이 모듈을 구동하는 구동 모듈을 포함하도록 구현될 수도 있다. 이 경우, 각 서브 프로세서 및 구동 모듈은, 하드웨어, 소프트웨어, 펌웨어(firmware) 또는 IC(integrated chip) 등으로 구현될 수 있다. 일 실시 예에 따르면, 각 서브 프로세서는 각각 분리된 반도체 IC로 구현될 수 있다.

한편, 복수의 LED 구동 모듈 각각은 LED 소자에 인가되는 전류를 제어하는 적어도 하나의 LED 드라이버를 포함할 수 있다. LED 드라이버는 복수의 LED 소자를 포함하는 복수의 LED 영역 각각에 구비될 수 있다. 여기서, LED 영역은 상술한 LED 모듈보다 작은 영역이 될 수 있다. 예를 들어, 하나의 LED 모듈은 기설정된 개수의 LED 소자를 포함하는 복수의 LED 영역으로 구분되고, 복수의 LED 영역 각각에 LED 드라이버가 구비될 수 있다. 이 경우, 각 영역 별로 전류 제어가 가능하게 된다. 다만, 이에 한정되는 것은 아니며, LED 드라이버는 LED 모듈 단위로 구비되는 것도 가능하다.

일 실시 예에 따라, LED 드라이버는 파워 서플라이(power supply) 후단에 배치되어 파워 서플라이로부터 전압을 인가받을 수 있다. 다만, 다른 실시 예에 따르면, 별도의 전원 장치로부터 전압을 인가받을 수도 있다. 또는, SMPS 및 LED 드라이버가 하나로 통합된 모듈 형태로 구현되는 것도 가능하다.

본 발명의 일 실시 예에 따른 LED 드라이버는 주파수의 폭을 조절하여 밝기를 조절하는 PWM 방식을 이용할 수 있다. 즉, LED 드라이버는 주파수의 폭을 조절하는, 디밍(Dimming) 방식을 이용하여 영상의 다양한 계조를 표현할 수 있다.

도 3은 본 발명의 일 실시 예에 따른 PWM 디밍 방식을 설명하기 위한 도면이다.

도 3에 따르면, 입력 신호의 계조 구현시 각 픽셀에 동일한 기설정된 전류를 인가하면서 기설정된 시간 구간에서 각 픽셀의 계조 별로 전류 인가 듀티를 상이하게 하여 즉, 전류 인가 시간을 상이하게 하여 해당 픽셀의 계조를 표현하게 된다. 이 경우 기설정된 시간 구간에서의 전류 인가 시간은 연속된 인가 시간이거나, 비연속된 인가 시간의 합으로 구현될 수 있다. 여기서, 기설정된 전류는 해당 디스플레이 장치(100) 제작시, 디스플레이 패널(110)를 구성하는 복수의 발광 소자들의 특성에 기초하여 결정됨이 일반적이다.

예를 들어 도 3에 도시된 바와 같이, 기설정된 디밍 구간 동안 고 계조 픽셀은 전류 인가 시간을 상대적으로 길게 조정하고, 저 계조 픽셀은 전류 인가 시간을 짧게 조정할 수 있다. 다만, 경우에 따라서는 입력 신호의 계조에 따라 전류의 세기를 조정하는 아날로그 디밍 방식을 이용할 수도 있다.

한편, 도 2a로 돌아가서, 저장부(130)는 디스플레이 장치(100)의 동작에 필요한 다양한 데이터를 저장한다.

여기서, 저장부(130)는 프로세서(140)에 포함된 롬(ROM), 램(RAM) 등의 내부 메모리로 구현되거나, 프로세서(140)와 별도의 메모리로 구현될 수도 있다. 이 경우, 저장부(130)의 데이터 저장 용도에 따라 디스플레이 장치(100)에 임베디드된 메모리 형태로 구현되거나, 디스플레이 장치(100)에 탈부착이 가능한 메모리 형태로 구현될 수도 있다.

예를 들어, 디스플레이 장치(100)의 구동을 위한 데이터의 경우 디스플레이 장치(100)에 임베디드된 메모리에 저장되고, 디스플레이 장치(100)의 확장 기능을 위한 데이터의 경우 디스플레이 장치(100)에 탈부착이 가능한 메모리에 저장될 수 있다. 한편, 디스플레이 장치(100)에 임베디드된 메모리의 경우 비휘발성 메모리, 휘발성 메모리, 하드 디스크 드라이브(HDD) 또는 솔리드 스테이트 드라이브(SSD) 등과 같은 형태로 구현되고, 디스플레이 장치(100)에 탈부착이 가능한 메모리의 경우 메모리 카드(예를 들어, micro SD 카드, USB 메모리 등), USB 포트에 연결가능한 외부 메모리(예를 들어, USB 메모리) 등과 같은 형태로 구현될 수 있다.

특히, 저장부(130)에는 발광 소자의 기생 커패시턴스에 따른 휘도 불균형을 보상하기 위한 보상 계수가 저장된다. 구체적으로, 발광 소자의 기생 커패시턴스에 따른 휘도 불균형을 보상하기 위한 각 계조 별 보상 계수가 저장된다.

여기서, 계조 별 보상 계수는, 발광 소자의 기생 커패시턴스에 따른 입력 신호의 계조 별 시상수(τ)를 모델링하고, 모델링된 시상수에 기초하여 계조 별로 산출된 보상 계수가 될 수 있다. 여기서, 시상수를 정의하는 x축은 스캔 라인이 되며, y축은 각 스캔 라인에 축적되는 기생 커패시턴스가 될 수 있다.

일반적으로, 시상수(τ)는 전기 회로에 입력 신호가 달라졌을 때 출력 신호가 정상 상태에 도달하기까지의 과도 기간에서의 현상의 상태를 아는 가늠이 되는 상수를 의미한다. 예를 들어, 도 4에 도시된 바와 같은 형태가 될 수 있다.

전류가 인가되는 경우 각 스캔 라인의 발광 소자의 기생 커패시턴스는 도 4에 도시된 바와 같은 시상수 형태로 증가하는 특성이 있다. 즉, 제1 스캔 라인에 전류가 인가되기 시작되는 경우, 제1 스캔 라인, 제2 스캔 라인, 제3 스캔 라인... 순으로 각 발광 소자의 기생 커패시턴스는 시상수 형태로 증가하여 특정 스캔 라인(예를 들어, 제4 스캔 라인)에서 정상 상태에 도달하여, 특정 스캔 라인 이후의 스캔 라인에서의 각 발광 소자는 정상 상태의 기생 커패시턴스를 가지게 된다.

여기서, 제1 스캔 라인에 전류가 인가되기 시작되는 경우란, 예를 들어 하나의 LED 드라이버에 의해 구동되는 LED 영역에서 첫 번째 스캔 라인에 전류가 인가되는 경우가 될 수 있다. 또는 입력 신호의 계조에 따라 이전 스캔 라인까지 전류가 인가되지 않다가(예를 들어, 계조 0), 특정 스캔 라인에서 전류가 인가되는 경우(예를 들어, 계조 255)가 될 수 있다.

한편 이와 같이 각 스캔 라인에서 축적되는 기생 커패시턴스를 이후 적어도 하나의 스캔 라인에 영향을 주게 된다.

예를 들어, 도 5와 같은 LED 패널 구조에서 제1 스캔 라인의 각 LED 에서 발생되는 기생 커패시턴스는 적어도 제2 스캔 라인의 각 LED에 영향을 주게 된다. 즉, 동일한 전류를 인가하더라도 제2 스캔 라인의 각 LED는 제1 스캔 라인의 각 LED 에서 발생되는 기생 커패시턴스에 의해 제1 스캔 라인의 각 LED보다 상대적으로 밝은 밝기로 발광하게 된다.

예를 들어, 도 6에 도시된 바와 같이 제1 스캔 라인의 LED는 시상수에 기초하여 출력 신호가 정상 상태에 도달하게 되어 디밍 시간 t1 동안 상대적으로 적은 전류를 인가받게 되지만, 제2 스캔 라인 이후부터는 이전 스캔 라인의 LED 에서 발생되는 기생 커패시턴스에 의해 제1 스캔 라인의 LED 보다 상대적으로 큰 전류를 인가받게 된다. 이에 따라 제1 스캔 라인의 LED는 나머지 스캔 라인의 LED 보다 더 어두운 밝기로 발광하게 된다.

여기서, 제1 스캔 라인이란, 하나의 LED 드라이버에 대응되는 LED 픽셀 영역의 첫번째 스캔 라인이 될 수 있다. 즉, 하드웨어적 구조에 의해 이러한 현상이 발생하게 된다.

한편, 유사한 현상이 입력 신호(또는 입력 영상)의 계조에 의해서도 발생하게 된다.

예를 들어 도 7에 도시된 바와 같이 하나의 LED 드라이버에 대응되는 LED 픽셀 영역(700)에서 제1 스캔 라인에 해당하는 71O 영역은 상술한 하드웨어적 구조에 의해 동일한 계조를 가지는 나머지 스캔 라인의 LED보다 더 어두운 밝기로 발광하게 된다.

하지만, 하나의 LED 드라이버에 대응되는 LED 픽셀 영역(700)에서 제1 스캔 라인(710) 뿐 아니라, 다른 부분도 영상의 계조 특성에 의해 동일한 계조를 가지는 나머지 스캔 라인의 LED 보다 더 어두운 밝기로 발광하게 된다.

예를 들어, 해당 LED 픽셀 영역(700)이 어두운 계조 영역 및 밝은 계조 영역을 포함하며, 스캔 라인 방향으로 어두운 계조에서 갑자기 밝은 계조로 변하는 경우를 상정하도록 한다. 예를 들어, 밝은 계조 영역(720)의 경우 721 영역, 예를 들어, 밝은 계조 영역(720)의 첫번째 스캔 라인에서 갑자기 전류가 인가되므로, 해당 스캔 라인의 LED는 동일한 계조 영역의 나머지 스캔 라인(722, 723, 724, 725)의 LED 보다 더 어두운 밝기로 발광하게 된다.

즉, 패널 구동부(120)가 동일한 계조의 제1 내지 제5 스캔 라인(721, 722, 723, 724, 725)에 동일한 전류를 동일한 시간 동안 인가하더라도, 제1 스캔 라인의 LED(721)는 나머지 스캔 라인의 LED보다 어두운 밝기로 발광하게 된다.

마찬가지로, 731, 741, 751 영역에서도 갑자기 전류가 인가되므로, 동일한 계조를 가지는 나머지 스캔 라인의 LED 보다 더 어두운 밝기로 발광하게 된다. 즉, 721, 731, 741, 751 영역은 이전에 축적된 기생 커패시턴스의 영향을 받지 못하므로, 동일한 계조를 가지는 나머지 스캔 라인보다 상대적으로 적은 전류를 인가받게 된다.

이에 따라, 본 발명의 일 실시 예에 따르면, 패널의 하드웨어적 구조나, 입력 신호의 계조 특성에 의해 어두운 밝기를 가지게 되는 영역, 즉 어두운 밝기를 가지는 스캔 라인에 디스플레이되는 영상의 계조를 조정하여 휘도 보상을 수행할 수 있다. 또한, 영상의 계조를 보상하기 위한 보상 계수가 기 산출되어 저장부(130)에 저장되어 있다. 영상의 계조를 보상하기 위한 보상 계수를 산출하는 구체적 방법에 대해서는 후술하도록 한다.

그 밖에 저장부(130)는 각 픽셀 별 휘도 보정 계수, Binning group에 대한 정보, 픽셀 별 최대 휘도에 대한 정보, 픽셀 별 색상에 대한 정보 등을 저장할 수 있다. 여기서, Binning group 이란, LED 픽셀의 경우 최대한 동일한 특성(휘도, 색좌표 등)을 갖는 LED 픽셀 그룹이 될 수 있다.

예를 들어, 복수의 LED 픽셀 간 유니포미티(uniformity) 특성을 위해 최대 휘도(luminance)를 타겟 휘도에 맞추기 위하여 휘도 보정 계수(correction coefficient)를 활용하여 캘리브레이션을 통해 휘도를 하향 조정하게 된다. 이 경우, 휘도 보정 계수는 타겟 R/G/B 휘도를 구현하기 위한 3*3 매트릭스 형태가 될 수 있으며, 각 픽셀에 서로 다른 휘도 보정 계수를 적용하여 최대 휘도가 타겟 휘도가 되도록 하여 유니포미티(uniformity)를 구현할 수 있게 된다. 또한, R/G/B 요소 각각에 대응되는 3*3 매트릭스 형태의 파라미터에 기초하여 타겟 휘도를 구현하면서, 색 온도 또한 유니포미티(uniformity)를 갖도록 캘리브레이션될 수 있다.

또한, 저장부(130)는 복수의 디스플레이 모듈 각각을 구성하는 픽셀의 개수, 픽셀의 사이즈 및 픽셀 간 간격에 대한 정보를 더 저장할 수 있다.

한편, 다른 실시 예에 따르면, 저장부(130)에 저장된 상술한 정보들(예를 들어 보상 계수)은, 저장부(140)에 저장되어 있지 않고 외부 장치(미도시)로부터 획득되는 것도 가능하다. 예를 들어, 일부 정보는, 셋탑 박스, 외부 서버, 사용자 단말 등과 같은 외부 장치(미도시)로부터 실시간으로 수신될 수도 있다.

프로세서(140)는 디스플레이 장치(100)의 전반적인 동작을 제어한다. 여기서, 프로세서(140)는 중앙처리장치(central processing unit(CPU)), 컨트롤러(controller), 어플리케이션 프로세서(application processor(AP)), 또는 커뮤니케이션 프로세서(communication processor(CP)), ARM 프로세서 중 하나 또는 그 이상을 포함할 수 있다.

또한, 프로세서(140)는 영상에 대응되는 그래픽 처리를 위한 그래픽 프로세서(Graphic Processing Unit, 미도시)를 포함할 수 있다. 프로세서(130)는 코어(core, 미도시)와 GPU(미도시)를 포함하는 SoC(System On Chip)로 구현될 수 있다. 프로세서(140)는 싱글 코어, 듀얼 코어, 트리플 코어, 쿼드 코어 및 그 배수의 코어를 포함할 수 있다.

프로세서(140)는 스캔 라인의 위치 및 스캔 데이터의 계조 중 적어도 하나에 기초하여 저장부(130)로부터 보상 계수를 획득하고, 획득된 보상 계수에 기초하여 스캔 데이터의 계조를 보상할 수 있다.

여기서, 계조 별 보상 계수는, 발광 소자의 기생 커패시턴스에 따른 영상의 계조 별 시상수(τ)를 모델링하고, 모델링된 시상수에 기초하여 산출된 보상 계수가 될 수 있다.

프로세서(140)는 하드웨어적 구조에 따른 첫번째 스캔 라인 또는 입력 신호의 계조에 따른에 특정 스캔 라인에 표시되는 스캔 데이터의 계조를 보상할 수 있다. 구체적으로 프로세서(140)는 저장부(130)로부터 하드웨어적 구조 또는 입력 신호의 계조에 따른 첫번째 스캔 라인의 스캔 데이터의 계조에 기초하여 대응되는 보상 계수를 획득하고, 획득된 보상 계수에 기초하여 스캔 데이터의 계조를 보상할 수 있다.

일 예로, 프로세서(140)는 복수의 LED 드라이버 각각에 의해 구동되는 복수의 LED 영역 각각의 첫번째 스캔 라인의 스캔 데이터의 계조에 기초하여 저장부(130)로부터 보상 계수를 획득할 수 있다. 이어서, 프로세서(140)는 획득된 보상 계수에 기초하여 해당 스캔 데이터의 계조를 보상할 수 있다. 다만, 경우에 따라서는 첫번째 스캔 라인 뿐 아니라, 이후 적어도 하나의 스캔 라인, 예를 들어 두번째 스캔 라인에 대해서도 스캔 데이터의 계조를 보상할 수 있음은 물론이다.

다른 예로, 프로세서(140)는 현재 스캔 라인 및 적어도 하나의 이전 스캔 라인 각각의 스캔 데이터의 계조에 기초하여 저장부(130)로부터 보상 계수를 획득하고, 획득된 보상 계수에 기초하여 스캔 데이터의 계조를 보상할 수 있다.

특히, 프로세서(140)는 현재 스캔 라인 및 적어도 하나의 이전 스캔 라인 각각의 스캔 데이터의 계조 차이가 기설정된 임계 값 이상인 경우, 저장부(130)로부터 보상 계수를 획득할 수 있다.

예를 들어, 8 비트 영상 기준으로 이전 스캔 라인까지 계조 0 인 스캔 데이터가 표시되고, 현재 스캔 라인 부터 계조 255인 스캔 데이터가 표시되는경우, 이전 스캔 라인까지 축적된 기생 커패시턴스가 없어 현재 스캔 라인이 어둡게 표시될 수 있다. 이에 따라 현재 스캔 라인의 스캔 데이터에 대응되는 보상 계수를 획득하여 현재 스캔 라인의 계조를 보상할 수 있다.

한편, 프로세서(140)는 스캔 데이터의 계조가 보상되면, 보상된 계조에 기초하여 LED에 인가되는 전류 인가 듀티를 조정하여 전류 인가 시간을 조정할 수 있다. 이 경우 기설정된 시간 구간에서의 전류 인가 시간은 연속된 인가 시간이거나, 비연속된 인가 시간의 합으로 구현될 수 있다.

예를 들어, 도 7에 도시된 영상에서 밝은 계조 영역(720)이 5개의 스캔 라인(721, 722, 723, 724, 725)으로 구성되는 경우, 각 스캔 라인에 인가되는 전류는 도 8a에 도시된 바와 같은 형태를 가지게 된다. 즉, 첫번째 스캔 라인(721)의 LED에 상대적으로 적은 전류가 인가된다. 이에 따라, 첫번째 스캔 라인(721)의 영상이 다른 스캔 라인(722 내지 724)의 영상에 비해 어둡게 표시된다.

이 경우, 프로세서(140)는 첫번째 스캔 라인(721)에 디스플레이되는 영상의 계조를 보정하여 다른 스캔 라인(722 내지 724)의 영상과 동일한 휘도를 가지도록 할 수 있다.

즉 프로세서(140)는 도 8b에 도시된 바와 같이 보상된 계조에 따라 디밍 시간을 t1에서 t2로 증가킬 수 있다. 즉, 첫번째 스캔 라인(721)에서만 t2 시간 동안 전류를 인가하고, 나머지 스캔 라인(722 내지 724)에서는 t1 시간 동안 전류를 인가하여 첫번째 스캔 라인(721) 및 나머지 스캔 라인(722 내지 724)의 영상의 계조를 다르게 표시할 수 있다. 이 경우, 상술한 기생 커패시턴스의 영향에 따라 밝은 계조 영역(720) 내의 모든 스캔 라인(721 내지 724)은 사용자에게 동일한 계조 즉, 동일한 휘도로 보여지게 된다.

이하에서는 본 발명의 일 실시 예에 따라 영상의 계조를 보상하기 위한 구체적 방법에 대해 설명하도록 한다.

도 9는 본 발명의 일 실시 예에 따른 보상 계수 산출 방법을 설명하기 위한 흐름도이다.

도 9에 도시된 바와 같이 보상 계수 산출은, 상술한 외부 장치(미도시)의 프로세서(미도시) 등에서 수행될 수 있다.

도 9에 따르면, 우선 각 계조 별 시상수 τ를 모델링한다(S910).

예를 들어, 도 10a에 도시된 바와 같이 각 서브 픽셀 별로 특정 계조의 영상을 디스플레이하여 스캔 라인 증가에 따른 시상수 τ를 모델링할 수 있다. 도시된 실시 예에서 제1 영상(1010)은 제1 라인부터 제10 라인까지 레드 영상이고, 제11 라인부터 제15 스캔까지 블랙 영상이며, 제16 라인부터 제30 라인까지 레드 영상인 경우를 나타낸다. 제2 영상(1020)은 제1 라인부터 제10 라인까지 블루 영상이고, 제11 라인부터 제15 라인까지 블랙 영상이며, 제16 라인부터 제30 라인까지 블루 영상인 경우를 나타낸다. 제3 영상(1030)은 제1 라인부터 제10 라인까지 그린 영상이고, 제11 라인부터 제15 라인까지 블랙 영상이며, 제16 라인부터 제30 라인까지 그린 영상인 경우를 나타낸다.

이 경우, 입력 신호는 각각 도 10b에 도시된 바와 같은 형태가 될 수 있다. 도 10a에서는 제1 내지 제3 영상(1010 내지 1030)의 각 계조가 상이한 경우를 상정하였다.

이 경우, 제1 내지 제3 영상(1010 내지 1030)의 출력 계조는 상술한 기생 커패시턴스의 영향으로 도 10c와 같은 형태가 된다. 즉, 제1 내지 제3 영상(1010 내지 1030) 각각의 제1 라인 및 제16 라인에는 이전 라인에서 충전된 기생 커패시턴스가 없어 동일한 계조를 표시하는 다른 라인보다 출력 휘도가 감소하게 된다.

이러한 문제점을 해결하기 위하여 각 라인에서의 기생 커패스턴스의 영향을 모델링할 수 있다.

예를 들어, 각 라인에서 기생 커패시턴스의 영향은 도 10d와 같은 형태로 모델링될 수 있다. 즉, 각 라인의 LED에서 충전되어 적어도 하나의 다음 라인에 영향을 주는 기생 커패시턴스는 점차 증가하여 정상 상태에 도달하게 되므로, 각 라인의 LED에서 기생 커패시턴스는 시상수 τ 형태로 모델링될 수 있다.

예를 들어, 제1 라인, 제2 라인, 제3 라인 순으로 기생 커패시턴스는 점차 증가하여 제4 라인에서 정상 상태에 도달하게 된다. 이 후, 블랙 영상이 표시되는 제11 라인부터 LED 소자에 전류가 인가되지 않으므로 충전된 기생 커패시턴스는 점차 방전되어 제13 라인에서 정상 상태에 도달하고, 이 후 제16 라인부터 다시 점차 증가하여 제19 라인부터 정상 상태에 도달할 수 있다.

이어서, 시상수 τ 기반 계조 보상 계수를 결정한다(S920). 즉, 도 10d와 같이 각 라인에서의 기생 커패시턴스의 영향이 시상수 τ 형태로 모델링되면, 이에 기초하여 도 10e와 같은 각 라인에서의 시상수 τ 기반 계조 보상 계수를 산출한다. 즉, 각 라인에서 기생 커패시턴스의 영향으로 인한 계조를 보상하기 위한 게인 값을 산출할 수 있다.

예를 들어 도 10e에서 Blue LED의 계조 50에 대한 제1 라인의 계조에 대한 보상 계수는 약 1.5이며, 제2 라인의 계조에 대한 보상 계수는 약 1.2이고, 제3 라인의 계조에 대한 보상 계수는 약 1.1이 될 수 있다. 이와 같이 각 라인의 계조 별로 보상 계수를 산출할 수 있다.

여기서 보상 계수는 게인 값 형태로 산출될 수 있다. 예를 들어, 제1 라인의 Blue LED의 계조에 대한 보상 계수 1.5는, 입력 계조가 50이고, 출력 계조가 33이기 때문에 50/33 에 의해 산출될 수 있다.

이와 같이 산출된 보상 계수는 Blue LED의 계조 50 에 대한 각 라인에서의 보상 계수가 될 수 있다. 다만, Red LED 및 Green LED에 대한 각 라인에서의 보상 계수는 Blue LED에 대한 각 라인에서의 보상 계수와 거의 유사한 값이 될 수 있다. 이는 계조 차이가 크지 않은 경우 디밍 시간의 차이도 크지 않고 디밍 시간 동안 충전되는 기생 커패시턴스의 양도 크지 않기 때문이다.

다만, 계조 차이가 큰 경우에 보상 계수 값은 달라질 수 있으며, 이는 계조 차이가 큰 경우 디밍 시간의 차이도 크고 디밍 시간 동안 충전되는 기생 커패시턴스의 양도 크기 때문이다.

예를 들어, Red LED의 계조 10에 대한 제1 라인의 계조에 대한 보상 계수는 약 1.5이며, 제2 라인의 계조에 대한 보상 계수는 약 1.2이고, 제3 라인의 계조에 대한 보상 계수는 약 1.1이 될 수 있다. 예를 들어, 제1 라인의 Red LED의 계조 8에 대한 보상 계수 1.5는, 출력 계조가 약 5.3이기 때문에 8/5.3 에 의해 산출될 수 있다.

또한, 모든 계조 또는 모든 계조 변화 별로 보상 계수가 산출될 수 있다. 또한, 동일한 계조가 표시되는 스캔 라인의 개수에 따라서도 별도의 보상 계수가 산출될 수 있다. 그 밖에 기생 커패시턴스에 영향을 미칠 수 있는 다양한 환경에 따라 별도의 보상 계수가 산출될 수 있다.

이 후, 산출된 보상 계수가 디스플레이 장치(100)에 저장된다. 즉 외부 전자 장치 등에서 산출된 보상 계수는 디스플레이 장치(100)로 제공되거나, 외부 장치(미도시)의 통신부(미도시)를 통해 디스플레이 장치(100)로 전송되어 디스플레이 장치(100)에 저장될 수 있다.

여기서, 보상 계수는, 도 10e와 같은 그래프 형태, 룩업 테이블 형태 등 다양한 타입으로 저장될 수 있다.

한편, 도 9에 도시된 보상 계수 산출은, 외부 전자 장치(예를 들어, PC)에 의해 수행될 수 있다. 예를 들어 색측기, 색차계 등에 의해 촬영된 영상을 외부 전자 장치가 분석하여 시상수 τ 기반 계조 보상 계수를 산출할 수 있으며, 산출된 보상 계수를 디스플레이 장치(100)로 전송하여 디스플레이 장치(100)에 저장할 수 있다. 다만, 경우에 따라서는 외부 장치(미도시)가 카메라를 구비하여 자체적으로 촬영 영상을 생성하는 것도 가능하다.

도 11은 본 발명의 일 실시 예에 따른 디스플레이 장치의 계조 보상 방법을 설명하기 위한 흐름도이다.

도 11에 도시된 디스플레이 장치의 계조 보상 방법에 따르면, 영상의 입력되면, 스캔 라인의 위치 및 스캔 데이터의 계조 중 적어도 하나에 기초하여 계조 보상 계수를 획득한다(S1110). 이어서, 획득된 보상 계수에 기초하여 스캔 데이터의 계조를 보상한다(S1120)

예를 들어, 도 10a의 제3 영상이 입력된 경우, 도 10e의 계조 보상 계수에 기초하여 각 스캔 라인의 스캔 데이터의 계조를 보상할 수 있다. 즉, 도 10a의 제3 영상에 대응되는 입력 신호의 계조(도 10b, 1031)에 대해 보상된 계조는 도 12a의 제3 그래프(1231)와 같은 형태가 될 수 있다.

또한, 도 10a의 제2 영상이 입력된 경우, 도 10e의 계조 보상 계수에 기초하여 각 스캔 라인의 스캔 데이터의 계조를 보상할 수 있다. 즉, 도 10a의 제2 영상에 대응되는 입력 신호의 계조(도 10b, 1021)에 대해 보상된 계조는 도 12a의 제2 그래프(1221)와 같은 형태가 될 수 있다.

또한, 도 10a의 제1 영상이 입력된 경우, 도 10e의 계조 보상 계수에 기초하여 각 스캔 라인의 스캔 데이터의 계조를 보상할 수 있다. 즉, 도 10a의 제2 영상에 대응되는 입력 신호의 계조(도 10b, 1011)에 대해 보상된 계조는 도 12a의 제1 그래프(1211)와 같은 형태가 될 수 있다.

도 12a와 같이 보상된 계조에 의한 출력 계조는 도 12b와 같은 형태가 되어, 제1 라인 및 제16 라인이 어둡게 출력되는 현상을 방지할 수 있게 된다.

한편, 도 12a 는 입력 신호의 일 예를 도시한 것이며, 다양한 입력 신호의 계조에 대해 기 산출된 보상 계조에 기초하여 입력 신호의 계조를 보상할 수 있음은 물론이다.

한편, 상술한 본 발명의 다양한 실시 예들에 따른 방법들은, 기존 디스플레이 장치 또는 외부 장치에 설치 가능한 어플리케이션 형태로 구현될 수 있다.

또한, 상술한 본 발명의 다양한 실시 예들에 따른 방법들은, 기존 디스플레이 장치에 대한 소프트웨어 업그레이드, 또는 하드웨어 업그레이드 만으로도 구현될 수 있다.

또한, 상술한 본 발명의 다양한 실시 예들은 디스플레이 장치에 구비된 임베디드 서버, 또는 외부의 서버를 통해 수행되는 것도 가능하다.

또한, 본 발명에 따른 제어 방법을 순차적으로 수행하는 프로그램이 저장된 비일시적 판독 가능 매체(non-transitory computer readable medium)가 제공될 수 있다.

한편, 상술한 본 발명의 다양한 실시 예들에 따른 제어 방법은 컴퓨터로 실행가능한 프로그램 코드로 구현되어 다양한 비일시적 판독 가능 매체(non-transitory computer readable medium)에 저장된 상태로 프로세서에 의해 실행되도록 디스플레이 장치 또는 외부 장치에 제공될 수 있다.　

비일시적 판독 가능 매체란 레지스터, 캐쉬, 메모리 등과 같이 짧은 순간 동안 데이터를 저장하는 매체가 아니라 반영구적으로 데이터를 저장하며, 기기에 의해 판독(reading)이 가능한 매체를 의미한다. 구체적으로는, 상술한 다양한 어플리케이션 또는 프로그램들은 CD, DVD, 하드 디스크, 블루레이 디스크, USB, 메모리카드, ROM 등과 같은 비일시적 판독 가능 매체에 저장되어 제공될 수 있다.

또한, 이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.

100: 디스플레이 장치 110: 디스플레이 패널
120: 패널 구동부 130: 저장부
140: 프로세서

Claims

각각 서브 픽셀에 대응되는 LED를 포함하는 복수 개의 발광 소자를 포함하는 복수의 스캔 라인을 포함하는 디스플레이 패널;
상기 복수 개의 발광 소자로 전류를 인가하여 상기 디스플레이 패널을 구동하는 패널 구동부;
복수의 계조에 대응되는 복수의 보상 계수가 저장된 저장부; 및
상기 복수의 스캔 라인 중 보상을 위한 스캔 라인을 결정하고, 상기 복수의 보상 계수 중 상기 스캔 라인의 영상 데이터의 계조에 대응되는 보상 계수를 획득하고, 상기 획득된 보상 계수에 기초하여 상기 스캔 라인의 영상 데이터의 계조를 증가시켜 상기 스캔 라인의 영상 데이터의 계조를 보상하고, 상기 보상된 계조에 기초하여 상기 스캔 라인의 LEDs를 구동하도록 상기 패널 구동부를 제어하는 프로세서;를 포함하며,
상기 스캔 라인 다음에 배치된 인접 스캔 라인에 인가된 전류에 기초한 상기 인접 스캔 라인의 LEDs의 휘도는, 상기 스캔 라인의 LEDs의 기생 커패시턴스에 의해 상기 스캔 라인에 인가된 전류에 기초한 상기 스캔 라인의 LEDs의 휘도 보다 크고,
상기 기생 커패시턴스는, 상기 스캔 라인의 LEDs에 인가된 순방향 바이어스에 기초하여 상기 스캔 라인의 LEDs에서 생성된 전하 축적 커패시턴스인, 디스플레이 장치.
제1항에 있어서,
상기 프로세서는,
상기 보상된 계조에 기초하여 상기 스캔 라인의 LEDs로 인가되는 전류의 인가 시간을 제어하는, 디스플레이 장치.
제1항에 있어서,
상기 프로세서는,
상기 스캔 라인의 영상 데이터의 계조와 상기 인접 스캔 라인의 영상 데이터의 계조 간의 차이를 판단하고, 상기 판단된 차이가 임계 값 보다 큰 경우, 상기 스캔 라인을 상기 보상을 위한 스캔 라인으로 결정하고,
상기 복수의 스캔 라인 중 첫 번째 스캔 라인은, 상기 첫 번째 스캔 라인의 영상 데이터의 계조와 무관하게, 상기 보상을 위한 스캔 라인으로 결정되는, 디스플레이 장치.
제3항에 있어서,
상기 패널 구동부는,
복수의 LED 영역 각각을 구동하는 복수의 LED 드라이버를 포함하고,
상기 프로세서는,
상기 복수의 LED 영역 각각의 상기 스캔 라인의 영상 데이터의 계조에 기초하여 상기 저장부로부터 보상 계수를 획득하고, 상기 획득된 보상 계수에 기초하여 상기 영상 데이터의 계조를 보상하는, 디스플레이 장치.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
각각 서브 픽셀에 대응되는 LED를 포함하는 복수 개의 발광 소자를 포함하는 복수의 스캔 라인을 포함하는 디스플레이 패널 및 복수의 계조에 대응되는 복수의 보상 계수가 저장부를 포함하는 디스플레이 장치의 제어 방법에 있어서,
상기 복수의 스캔 라인 중 보상을 위한 스캔 라인을 결정하는 단계;
상기 복수의 보상 계수 중 상기 스캔 라인의 영상 데이터의 계조에 대응되는 보상 계수를 획득하는 단계;
상기 획득된 보상 계수에 기초하여 상기 스캔 라인의 영상 데이터의 계조를 증가시켜 상기 스캔 라인의 영상 데이터의 계조를 보상하는 단계; 및
상기 보상된 계조에 기초하여 상기 스캔 라인의 LEDs를 구동하는 단계;를 포함하며,
상기 스캔 라인 다음에 배치된 인접 스캔 라인에 인가된 전류에 기초한 상기 인접 스캔 라인의 LEDs의 휘도는, 상기 스캔 라인의 LEDs의 기생 커패시턴스에 의해 상기 스캔 라인에 인가된 전류에 기초한 상기 스캔 라인의 LEDs의 휘도 보다 크고,
상기 기생 커패시턴스는, 상기 스캔 라인의 LEDs에 인가된 순방향 바이어스에 기초하여 상기 스캔 라인의 LEDs에서 생성된 전하 축적 커패시턴스인, 제어 방법.
제12항에 있어서,
상기 영상 데이터의 계조를 보상하는 단계는,
상기 보상된 계조에 기초하여 상기 스캔 라인의 LEDs로 인가되는 전류의 인가 시간을 제어하는, 제어 방법.
제12항에 있어서,
상기 결정하는 단계는,
상기 스캔 라인의 영상 데이터의 계조와 상기 인접 스캔 라인의 영상 데이터의 계조 간의 차이를 판단하고, 상기 판단된 차이가 임계 값 보다 큰 경우, 상기 스캔 라인을 상기 보상을 위한 스캔 라인으로 결정하고,
상기 복수의 스캔 라인 중 첫 번째 스캔 라인은, 상기 첫 번째 스캔 라인의 영상 데이터의 계조와 무관하게, 상기 보상을 위한 스캔 라인으로 결정되는, 제어 방법.
제12항에 있어서,
상기 디스플레이 패널은, 복수의 LED 영역을 포함하고,
상기 복수의 LED 영역은, 복수의 LED 드라이버 각각에 의해 구동되며,
상기 보상 계수를 획득하는 단계는,
상기 복수의 LED 영역 각각의 상기 스캔 라인의 영상 데이터의 계조에 기초하여 상기 보상 계수를 획득하는, 제어 방법.
삭제
삭제
삭제
삭제