KR102523881B1 - 평판 표시 패널 및 이의 제조 방법 - Google Patents

Abstract

본 발명은 평판 표시 패널 및 이의 제조 방법에 관한 것으로서, 박막 트랜지스터로 구성되는 스위칭 소자를 사용하지 않고 컨트롤러를 이용하여 구동하는 액티브 방식으로 구동되는 평판 표시 패널 및 이의 제조 방법에 관한 것이다.
본 발명에서는 하부기판 상면에는 박막 공정으로 형성되는 화소전극(애노드전극)을 구비하고, 하부에는 이를 구동하는 마이크로 제어소자를 구비하는 구성을 제시한다.
본 발명에 따른 평판 표시 패널은 박막 트랜지스터를 사용함이 없이 액티브 구동 방식으로 구현 가능하게 되었다. 따라서 종래 평판 표시 패널에서 화소마다 필요로 하는 박막 트랜지스터를 제거함으로써 공정 수율을 높일 수 있어 대형 크기의 고정세화 패널을 낮은 가격에 제공할 수 있게 되었다.

Description

평판 표시 패널 및 이의 제조 방법{FLAT DISPLAY PANEL AND MANUFACTURING METHOD THEREOF}

본 발명은 평판 표시 패널 및 이의 제조 방법에 관한 것으로서, 박막 트랜지스터로 구성되는 스위칭 소자를 사용하지 않고 컨트롤러를 이용하여 구동하는 액티브 방식으로 구동되는 평판 표시 패널 및 이의 제조 방법에 관한 것이다.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(LCD: Liquid Crystal Display), 유기발광표시장치(OLED: Organic Light Emitting Display Device, 또는 유기전계발광표시장치) 등과 같은 다양한 평판 표시 장치가 활용되고 있다. 이러한 다양한 평판 표시 장치에는, 그에 맞는 평판 표시 패널이 포함된다.

종래 평판 표시 패널은 각각의 화소영역에 박막 트랜지스터들을 형성하고 있으며, 박막 트랜지스터의 전류의 흐름을 통하여 화소전극에 전압을 인가하여 평판 표시 패널 내의 특정 화소영역을 제어하는 구조를 갖는다. 박막 트랜지스터는 게이트와 소스/드레인 전극으로 구성되는 반도체 소자이다.

액정 표시 장치는 화소전극과 공통전극 사이에 액정을 주입하고, 화소전극과 공통전극 사이의 인가전압을 이용하여 액정을 온/오프하는 구동방식을 사용하는 표시장치이다.

유기 발광 표시장치는 화소전극과 전기적으로 연결되는 애노드 전극을 구비하고, 애노드 전극과 대향되는 캐소드 전극을 구비하고, 애노드 전극과 캐소드 전극 사이에 유기발광층을 형성하고, 어느 하나의 전극에서 발생한 전자와 다른 하나의 전극에서 발생한 정공이 발광층 내부로 주입되면, 주입된 전자 및 정공이 결합하여 액시톤(exciton)이 생성되고, 생성된 액시톤이 여기상태(excited state)에서 기저상태(ground state)로 떨어지면서 발광하여 화상을 표시하는 표시장치이다.

도 1은 종래 평판 표시 장치의 구동 회로 블록도이다. 종래 평판 표시 장치는 제1방향(예: 수직방향)으로 다수의 제1라인(D1~Dm)이 형성되고, 제2방향(예: 수평방향)으로 다수의 제2라인(HL1~HLn)이 형성되는 표시패널(100)과, 다수의 제1라인(D1~Dm)으로 제1신호를 공급하는 제1구동부(220)와, 다수의 제2라인(HL1~HLn)으로 제2신호를 공급하는 제2구동부(230)와, 제1구동부(220) 및 제2구동부(230)를 제어하는 타이밍 컨트롤러(210, 일명 'TCON'으로 불린다) 등을 포함한다.

표시패널(100)에는, 제1방향(예: 수직방향)으로 형성된 다수의 제1라인(D1~Dm)과 제2방향(예: 수평방향)으로 형성된 다수의 제2라인(HL1~HLn)의 교차에 따라 다수의 화소(P: Pixel)가 형성된다. 전술한 제1구동부(220) 및 제2구동부(230)는 각각 영상 표시를 위한 신호를 출력하는 적어도 하나의 구동 집적회로(Driver IC)를 포함할 수 있다.

표시패널(100)에 제1방향으로 형성된 다수의 제1라인(D1~Dm)은, 일 예로, 수직방향(제1방향)으로 형성되어 수직방향의 화소 열로 데이터 전압(제1신호)을 전달하는 데이터 배선일 수 있으며, 제1구동부(220)는 데이터 배선으로 데이터 전압을 공급하는 데이터 구동부일 수 있다. 또한, 표시패널(100)에 제2방향으로 형성된 다수의 제2라인(HL1~HLn)은 수평방향(제2방향)으로 형성되어 수평방향의 화소 열로 스캔 신호(제1신호)를 전달하는 게이트 배선일 수 있으며, 제2구동부(230)는 게이트 배선으로 스캔 신호를 공급하는 게이트 구동부일 수 있다. 최근의 기술 추세로는 게이트 드라이버는 COG(Chip on Glass) 방식으로 표시패널(100) 내에 포함되도록 구성되기도 한다.

또한, 제1구동부(220)와 제2구동부(230)와 접속하기 위해 표시패널(100)에는 패드부가 구성된다. 패드부는 제1구동부(220)에서 다수의 제1라인(D1~Dm)으로 제1신호를 공급하면 이를 표시패널(100)로 전달하며, 마찬가지로 제2구동부(230)에서 다수의 제2라인(HL1~HLn)으로 제2신호를 공급하면 이를 표시패널(100)로 전달한다.

각 화소(pixel)는 하나 이상의 부화소(subpixel)를 포함한다. 부화소는 특정한 한 종류의 컬러필터가 형성되거나, 또는 컬러필터가 형성되지 않고 유기발광소자가 특별한 색상을 발광할 수 있는 단위를 의미한다. 부화소에서 정의하는 색상으로 적색(R), 녹색(G), 청색(B)과 선택적으로 백색(W)를 포함할 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 각 부화소는 각각의 박막 트랜지스터와 이에 연결된 전극이 포함되므로 이하, 화소를 구성하는 부화소 역시 하나의 화소영역으로 지칭한다.

한편, 유기발광표시장치는 상면발광과 하면발광(Bottom Emission), 양면발광(Dual Emission) 등이 있다. 어느 발광 방식을 택하여도 표시패널이 증가하는 대면적의 표시패널에서는 캐소드를 전면에 형성시키는 과정에서 캐소드의 전압강하가 발생할 수 있으므로 이를 해결하기 위한 보조전극 또는 보조배선을 비개구 영역에 형성할 수 있다. 이하, 본 명세서에서는 유기발광표시장치의 경우 특별히 언급하지 않는 경우에는 상면발광의 표시장치를 중심으로 설명하지만, 본 발명의 실시예들이 상면발광에 한정되는 것은 아니며, 캐소드의 전압강하를 방지하는 모든 표시장치의 구조에 적용될 수 있다.

도 2는 종래 액정 표시 패널의 단면도이다. 하부투명기판(101) 상에 버퍼층(103)을 형성하고, 버퍼층(103) 상부에 채널영역(104)을 패턴 형성한다. 채널영역(104) 상부에는 게이트 절연막(105)과 게이트 전극(107)을 패턴 형성한다. 다음으로 제1층간절연막(110)을 형성하고, 제1층간절연막(110) 상부에는 쓰루홀을 통해 연결되는 소스 전극(111)과 드레인 전극(113)을 형성한다. 제2층간절연막(112)를 형성한 후 평탄화하고, 평탄화된 제2층간절연막(112) 상부에는 쓰루홀을 통해 연결되는 화소 전극(115)를 형성한다. 별도의 공정으로 하부투명기판(101)과 대향되는 대향면에 공통전극(119)를 구비하는 상부투명기판(150)을 형성한다. 하부투명기판(101)과 상부투명기판(150)을 합지한 후, 그 사이에 액정을 주입하면 액정 표시 패널이 완성된다. 액정 표시 패널은 수동 발광 소자이므로 백라이트에서 조사되는 광을 편광시켜 사용하므로 하부투명기판(101) 하부에 제1편광판(301)을 형성하고, 상부투명기판(150) 상부에 제2편광판(303)을 부착 구비하면 도 2와 같은 단면도를 갖는 액정 표시 패널이 완성된다. 컬러필터층, 백라이트 유닛(Back Light Unit), 기타 광학 필름이 액정 표시 패널에 부착되지만 이러한 구성은 본 발명의 특징과 연관성이 낮으므로 설명하지 않는 것으로 한다. 공통전극(119)에는 공통 전위가 인가되며, 도 1의 제2라인(HL1~HLn)을 통해 공급되는 제2신호는 게이트 전극(109)에 인가되며, 도 1의 제1라인(D1~Dm)을 통해 공급되는 데이터 신호는 소스전극(111)을 통해 최종적으로 화소전극(115)에 공급된다. 소스전극(111)에 공급되는 전위는 액정 열화를 방지하기 위해서 매 주기마다 극성을 변경하면서 공급된다.

도 2의 단면도에서는 제2층간절연막(112)을 통하여 드레인 전극(109)과 연결되는 화소전극(115)이 형성되는 것으로 설명하였으나 실질적인 구조에서는 드레인 전극(109) 상부에 제3층간절연막을 형성하고, 쓰루홀을 통하여 드레인전극(109)과 연결되는 연결전극을 제3층간절연막 상부에 형성하고, 제3층간절연막과 연결전극 상부에 제2층건절연막(112)을 형성한 후, 제2층간절연막(112)을 평탄화한 후 상부에 화소전극(115)을 형성하는 구조를 갖는 것이 일반적이다. 화소전극(115)과 연결전극은 제2층간절연막(112)에 형성되는 쓰루홀을 통해 도전상태가 되도록 연결된다.

액정표시 패널은 자체 발광을 하지 못하는 액정을 사용하므로 백라이트 유닛을 통해 광원을 공급받게 된다. 따라서 박막 트랜지스터와 같이 투과형으로 형성할 수 없는 물질을 제외한 나머지 구성은 개구율을 높이기 위해 투명물질로 형성하여야 한다. 따라서 화소전극(115) 및 공통전극(119)는 당연히 투과성을 갖는 도전물질로 형성하여야 한다.

도 3은 종래 유기발광표시 패널의 단면도이다. 하부기판(101) 상에 버퍼층(103)을 형성하고, 버퍼층(103) 상부에 채널영역(104)을 패턴 형성한다. 채널영역(104) 상부에는 게이트 절연막(105)과 게이트 전극(107)을 패턴 형성한다. 다음으로 제1층간절연막(110)을 형성하고, 제1층간절연막(110) 상부에는 쓰루홀을 통해 연결되는 소스 전극(111)과 드레인 전극(113)을 형성한다. 제2층간절연막(112)를 형성한 후 평탄화하고, 평탄화된 제2층간절연막(112) 상부에는 쓰루홀을 통해 연결되는 화소전극(115)를 형성한다. 일반적으로 유기발광표시 패널에서는 화소전극이라 부르기 보다는 애노드 전극이라 부른다. 본 발명에서는 애노드 전극 또는 화소전극(115)을 혼용해서 호칭하기로 한다. 애노드 전극(115) 상에 유기발광층(121)을 형성한다. 이웃하게 배치되는 회소전극을 구성하는 애노드 전극(115)과 유기발광층(121)을 절연시키기 위해 절연물질로 구성된 뱅크(127)를 OC(OverCoat)로 형성한다. 유기발광층(121)과 뱅크(127) 상부에 캐소드 전극(119)을 형성하고, 그 상부에 투습방지막(307)을 형성하면 유기발광표시 패널의 제조가 완성된다. TV 등에 사용되는 대화면용 유기발광표시 패널의 경우 캐소드 전극(119)에 인가되는 전압을 균일하게 유지할 필요가 있다. TV의 경우 대화면을 구성하여야 하므로 TCON으로부터 전압이 인가되는 쪽에 가까이 위치하는 캐소드 전극(119)과 화면 중앙에 위치하는 캐소드 전극(119) 사이의 전압 강하 문제가 발생하게 된다. 이러한 캐소드 전압강하(달리 표현하면 캐소드 전극 저항 증가) 문제를 해결하기 위해서 이웃하는 화소의 캐소드 전극(119)는 뱅크(127)의 좌우에서 서로 단절되도록 패턴 형성한다. 그리고 뱅크(127) 상부에는 캐소드 전극(119)보다 저항이 낮은 전도성 물질을 형성하여 서로 단절되도록 패턴 형성된 이웃하는 캐소드 전극(119)을 서로 전기적으로 연결하여 전기적인 저항을 낮추는 구성을 갖게 된다. 이러한 캐소드 저항 문제를 해결하기 위한 구성과 각 화소의 밝기를 보상하는 보상회로 등에 관한 기술은 본 발명의 특징부를 벗어나는 것이므로 상세한 설명을 생략하기로 한다.

도 3에서 채널영역(104)은 산화물 반도체 또는 LTPS(Low Temperature Poly-silicon)로 형성한다. 소스전극(111), 드레인전극(113), 게이트전극(107)은 도전성 물질이며, 일 실시예로 Cu/MoTi, 또는 Mo/Al/Mo 합금일 수 있으나 이에 한정되지 않고 다양한 물질이 적용될 수 있다. 애노드 전극(115)은 ITO를 이용하거나 ITO/Ag/ITO를 이용할 수 있다. 또는 Cu, Mo, 또는 이들의 합금을 이용할 수 있다. 뱅크(450)는 OC(Overcoat)를 이용할 수 있으며, 제2전극인 캐소드 전극(119)은 ITO, IGZO, IZO, Mg, Ag 또는 이들의 합금 등을 이용할 수 있다. 도 3에 도시된 바와 같이 상면발광형으로 형성할 경우에는 캐소드 전극(118)은 투명전극으로 형성하여야 하며, 이에 비해 애노드 전극(115)은 불투명하게 형성하여도 무방하므로 일반적으로 전도도가 높은 전도성 물질로 형성한다.

도 3의 단면도에서는 제2층간절연막(112)을 통하여 드레인 전극(109)과 연결되는 애노드 전극(115)이 형성되는 것으로 설명하였으나 실질적인 구조에서는 드레인 전극(109) 상부에 제3층간절연막을 형성하고, 쓰루홀을 통하여 드레인전극(109)과 연결되는 연결전극을 제3층간절연막 상부에 형성하고, 제3층간절연막과 연결전극 상부에 제2층건절연막(112)을 형성한 후, 제2층간절연막(112)을 평탄화한 후 상부에 애노드 전극(115)을 형성하는 구조를 갖는 것이 일반적이다. 애노드 전극(115)와 연결전극은 제2층간절연막(112)에 형성되는 쓰루홀을 통해 도전상태가 되도록 연결된다.

도 3의 유기전계발광 표시패널은 캐소드 전극(119)에 공통 전위가 인가되며, 도 1의 제2라인(HL1~HLn)을 통해 공급되는 제2신호는 게이트 전극(109)에 인가되며, 도 1의 제1라인(D1~Dm)을 통해 공급되는 데이터 신호는 소스전극(111)을 통해 최종적으로 애노드 전극(115)에 공급되어 표시소자로 동작된다.

종래 평판표시소자는 도 2 및 도 3에 도시된 바와 같이 박막 트랜지스터를 이용하여 구현된다. 그런데 이러한 박막 트랜지스터는 투명기판상에 반도체 공정을 이용해서 구현하므로 액정층, 컬러필터층, 및 유기발광층을 형성하는 박막 형성 공정에 비해 불량률보다 높은 것이 일반적이며 이로 인해 대형 크기의 고정세화 패널로 갈수록 수율을 저하시키는 문제로 부각되고 있다. 예를 들어, Full HD TV(4K)를 구현하는 평판 표시 소자에는 약 팔백 만개의 화소가 구비되므로 동일 수의 박막 트랜지스터를 구현하여야 한다. 따라서 대형 사이즈의 고정세화로 갈수록 수율을 높이기 위해서는 반도체 공정을 줄일 수 있는 평판 표시 패널 및 이의 제조 방법을 필요로 하게 되었다.

대한민국공개특허 제10-2016-0127197호 (2016.11.03. 공개)

본 발명은 상기와 같은 문제점을 해결하고자 하는 것으로서, 박막 트랜지스터 공정을 사용함이 없이 액티브 구동 방식으로 구현 가능한 평판 표시 패널 및 이의 제조 방법을 제공하는 것을 목적으로 한다.

본 발명의 상기 목적은 두께 방향으로 관통 형성되는 복수 개 관통홀을 구비하는 하부기판과, 복수 개 관통홀 내부에 도포되는 도전물질로 형성되는 복수 개 관통전극과, 하부기판 상부에 패턴 형성되는 복수 개 화소전극과, - 화소전극의 갯수와 관통전극의 갯수는 동일하며, 관통전극은 대응되는 각각의 화소전극과 전기적으로 연결됨 - 하부기판의 하부에는 상기 복수 개 관통전극과 전기적으로 연결되도록 패턴 형성되는 도전 배선과, 상기 도선 배선과 연결되도록 실장되며, 별도의 반도체 제조 공정으로 제조된 마이크로 제어소자를 포함하며, 마이크로 제어소자를 통해서 상기 각각의 화소전극에 공급되는 전압을 제어하는 것을 특징으로 하는 평판 표시 패널에 의해서 달성 가능하다.

또한, 하면에는 공통 전위를 인가하는 공통전극이 형성되는 상부기판과, 상부기판과 하부기판 사이에 액정을 충진시키면 액정 표시 패널을 형성할 수 있다.

다른 방식으로는 각 화소전극 상에 형성되는 유기전계발광층과, 유기전계발광층 상에 형성되는 캐소드 전극을 구비되도록 함으로써 유기발광표시 패널로 형성할 수 있다. 유기발광표시 패널의 제조시에는 이웃하는 화소전극 및 유기전계발광층 사이에는 절연물질로 구성되는 뱅크를 구비하도록 하여야 한다.

본 발명의 또 다른 목적은 외부에서 인가되는 영상 데이터 신호를 수신하고, 타이밍 신호 생성하고 상기 타이밍 신호에 따라 상기 영상 데이터 신호를 출력하는 타이밍 컨트롤러(TCON)와, 상기 타이밍 컨트롤러로부터 영상 데이터 신호를 수신하는 평판 표시 패널을 포함하는 평판 표시 장치에 있어서, 평판 표시 패널에는 하부기판과, 하부기판 상부에는 전체 m개의 화소전극이 구비되며, 상기 m개의 화소전극은 서로 인접한 n개의 화소전극들로 그룹핑되는 복수 개 그룹화소로 분류되고, - m 및 n은 자연수이며, n보다 m이 큰 수임 - 하부기판 하부에는 상기 각 그룹화소의 n개의 화소전극에 영상 데이터 신호를 인가하는 복수 개 마이크로 제어소자가 구비되며, 마이크로 제어소자는 대응되는 그룹화소의 화소전극들을 구동하기 위한 영상 데이터 신호를 타이밍 컨트롤러로부터 제공받은 후 대응되는 그룹화소의 화소전극들에 제공하는 것을 특징으로 하는 평판 표시 장치로 달성 가능하다.

본 발명의 또 다른 목적은 두께 방향으로 관통하는 복수 개 관통홀을 구비하는 하부기판을 준비하는 제1단계와, 하부기판 상부에는 복수 개 화소전극을 패턴 형성하고, 상기 관통홀에는 도전 물질을 도포하여 관통전극을 형성하는 제2단계와, - 관통전극은 상기 화소전극과 일대일 대응되는 갯수로 구비되며, 상기 각 관통전극은 상기 각 화소전극과 전기적으로 연결됨 - 하부기판 하부에 관통전극과 연결되는 도선 배선을 형성하는 제3단계와, 도선 배선과 연결되도록 마이크로 제어소자를 상기 하부기판 하부에 실장하는 제4단계와, 화소전극 상부에 유기전계발광층을 패턴 형성하는 제5단계와, 유기전계발광층 상부에 캐소드 전극을 형성하는 제6단계를 포함하는 것을 특징으로 하는 평판 표시 패널 제조방법으로부터 달성 가능하다.

본 발명의 또 다른 목적은 복수 개 각 화소가 놓여지는 위치에서 상면에서 하면으로 관통하는 관통홀을 구비하는 하부기판을 준비하는 제1단계와, 하부기판 상면에는 복수 개 화소전극을 패턴 형성하고, 상기 관통홀에는 도전 물질을 충진하여 관통전극을 형성하는 제2단계와, 하부기판 하면에는 관통전극과 연결되는 도선 배선을 형성하는 제3단계와, 도선 배선과 연결되도록 마이크로 제어소자를 실장하는 제4단계와, 화소전극 상부에 유기전계발광층을 패턴 형성하는 제5단계와, 유기전계발광층 상부에 캐소드 전극을 형성하는 제6단계를 포함하는 것을 특징으로 하는 평판 표시 패널 제조방법으로 유기발광표시 패널을 제조에 의해 달성할 수 있다.

본 발명의 또 다른 목적은 하부투명기판과, 하부투명기판상에 전면(全面) 전극으로 형성되는 제1전극과, 제1전극 상부에 순차적으로 패턴 형성되는 유기발광층 및 제2전극과, 제1전극 및 제2전극 상부에 형성되며 평탄화되는 제1층간절연막과, 각각의 제2전극과 접촉되도록 제1층간절연막에 쓰루홀을 형성하고, 쓰루홀을 도전 물질로 충진하여 컨택 전극을 형성하고, 컨택 전극과 접촉되며 제1층간절연막 상에 패턴 형성되는 도전 배선과, 별도의 반도체 제조 공정으로 제조되며, 상기 도전 배선과 연결되면서 제1층간절연막 상에 실장되는 마이크로 제어소자를 포함하는 것을 특징으로 하는 전계발광표시 패널에 의해서도 달성 가능하다.

이때, 유기발광층 및 제2전극은 이웃하는 유기발광층 및 제2전극과 상호 이격되도록 패턴 형성되며, 상기 상호 이격된 공간에는 절연물질로 형성되는 뱅크가 더 구비되도록 형성하는 것이 좋다.

본 발명의 또 다른 목적은 하부투명기판을 준비하는 제1단계와, 하부투명기판 상면에 전면(全面) 전극으로 형성되는 제1전극을 형성하는 제2단계와, 제1전극 상부에 유기발광층과 제2전극을 패턴 형성하는 제2단계와, 제1전극과 제2전극 상부를 덮는 제1층간절연막을 형성한 후 평탄화하는 제3단계와, 평탄화된 제1층간절연막 상부에 제2전극과 컨택하기 위한 쓰루홀을 형성하고, 도전 물질을 충진하여 컨택 전극을 형성하고, 제1층간절연막 상부에 각각의 컨택 전극과 전기적으로 접속하는 도전 배선을 패턴 형성하는 제4단계와, 별도의 반도체 제조 공정으로 제조된 마이크로 제어소자를 위치시킨 후 상기 도전 배선과 배선 처리하는 제5단계를 포함하는 전계발광표시 패널 제조 방법에 의해서도 달성 가능하다.

본 발명에 따른 평판 표시 패널은 박막 트랜지스터를 사용함이 없이 액티브 구동 방식으로 구현 가능하게 되었다. 따라서 종래 평판 표시 패널에서 화소마다 필요로 하는 박막 트랜지스터를 제거함으로써 공정 수율을 높일 수 있어 대형 크기의 고정세화 패널을 낮은 가격에 제공할 수 있게 되었다.

또한, 종래 평판 표시 패널에서는 하부기판상에 박막 트랜지스터를 형성하는 반도체 공정을 적용하기 위해 내열성 기판을 사용하여야 하였지만, 본 발명에 따라 제조되는 평판 표시 패널의 하부기판에는 화소전극(애노드 전극) 및/또는 캐소드 전극만을 박막 공정으로 제조가 가능하므로 제조시 견디어야 하는 공정 온도를 낮출 수 있으므로 저가격의 하부기판을 사용할 수 있는 이점이 있다.

예를 들어, 일명 8K로 알려진 패널의 경우에는 약 3,300만개의 화소로 구현되므로 종래 박막 트랜지스터를 이용하여 액티브 구동 방식으로 구현할 경우 3,300만 개의 박막 트랜지스터를 구현하여야 한다. 일반적인 TV의 경우 3개 이하의 불량 화소를 갖는 TV를 양품으로 간주한다고 가정하면 양품을 생산하기 위해서는 엄청난 공정 난이도를 필요로 함을 알 수 있다. 이에 비해 본 발명은 예를 들어 100개의 화소를 하나의 그룹화소로 그룹핑하여 적용한다고 가정하면, 3,300만개/100=33만개의 마이크로 제어소자로 구현할 수 있고, 마이크로 제어소자는 별도의 반도체 공정으로 생산되므로 불량률이 극히 낮을 것이고 또한 하부기판 하면 또는 상면에 실장하는 구성을 가지므로 불량률을 대폭 낮출 수 있게 된다. 따라서 본 발명을 적용하면 대화면이면서 고해상도의 패널을 보다 쉽게 구현할 수 있는 이점이 있다.

도 1은 종래 평판 표시 장치의 구동 회로 블록도.
도 2는 종래 액정 표시 패널의 단면도.
도 3은 종래 유기발광표시 패널의 단면도.
도 4는 본 발명에 따른 평판 표시 소자의 구동 회로 블록도.
도 5는 본 발명에 따른 평판 표시 패널의 하면 일부를 도시한 저면도.
도 6은 본 발명에 따른 일 실시예의 액정 표시 패널과 백라이트 유닛의 결합 단면도.
도 7은 본 발명에 따른 일 실시예의 유기발광표시 패널의 단면도.
도 8은 본 발명에 따른 평판 표시 패널을 상면 방향에서 바라본 평면도.
도 9는 본 발명에 따른 일 실시예의 액정 표시 패널의 단면도.
도 10은 본 발명에 따른 일 실시예의 유기발광표시 패널의 단면도.
도 11은 본 발명에 따른 일 실시예의 유기발광표시 패널의 단면도.
도 12는 본 발명에 따른 일 실시예로서 투습 방지막이 구비된 유기발광표시 패널의 단면도.
도 13은 본 발명에 따른 일 실시예로서 투습 방지막이 구비된 유기발광표시 패널의 단면도.
도 14는 본 발명에 따른 일 실시예로서 투습 방지막이 구비된 유기발광표시 패널의 단면도.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세하게 설명하고자 한다.

이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

도 4는 본 발명에 따른 평판 표시 소자의 구동 회로 블록도이다. 평판 표시 패널(100)에는 6개 화소(P1, P2, ..., P6)를 그룹핑하여 그룹화소(PG1)를 형성하고, 이러한 그룹화소가 복수 개로 구비되도록 하였다. 종래 평판 표시 소자에서는 타이밍 컨트롤러(210)가 개별 화소에 데이터 신호를 인가하는 방식이므로 TCON에는 이전 프레임에 대한 전체 화면을 저장하기 위한 제1프레임 버퍼와 현재 프레임에 대한 전체 화면을 저장하기 위한 제2프레임 버퍼를 구비하고, 제1프레임 버퍼와 제2프레임 버퍼의 변경 내용만을 표시하도록 평판 표시 패널에 제어신호를 인가하는 것이 일반적이다. 이에 비해 본 발명에 따른 평판 표시 소자는 하나의 전체 화면을 복수 개 그룹화소로 분할하여 구동하므로, TCON(210)에는 각 그룹화소별로 이전 프레임과 현재 프레임의 영상을 저장하고 양자를 비교하여야 하므로 상대적으로 작은 크기의 프레임 버퍼를 적어도 두 개씩 구비하여야 한다. 즉, TCON(210)은 전체 화면을 복수 개 그룹화소로 분할하고, 분할된 영상에 해당되는 타이밍 제어신호와 비디오 데이터 신호를 각 그룹화소에 인가하는 방식으로 구동된다. 따라서 종래 평판 표시 소자의 TCON에 비해 본 발명에 따른 평판 표시 소자의 TCON이 좀 더 회로 로직이 복잡하게 구현되어야 하는 단점은 존재하게 된다.

본 발명에 따른 평판 표시 패널을 구성하는 하부기판의 상면(上面)에는 도 4에 도시된 바와 같이 복수 개 화소(P1, P2, ..., P6)가 패턴 형성된다. 각 화소(P1, P2, ..., P6)가 구비되는 하부기판의 해당 영역에는 상면에서부터 하면으로 관통하는 관통홀이 형성되며, 관통홀에는 도전물질로 충진되어 각 화소의 화소전극과 관통홀은 도전상태를 유지하게 된다. 또한, 하부기판의 하면(下面)에는 각 그룹화소별로 마이크로 제어소자가 구비된다.

도 5는 본 발명에 따른 평판 표시 패널의 하면 일부를 도시한 저면도이다. 도 5에서 P1C, P2C, ..., P6C는 각각 상면에 형성되는 화소 P1, P2, ..., P6에 대응되는 관통홀에 도전물질이 충진된 상태를 도시한 것이다. 각각의 관통전극(P1C, P2C, ..., P6C)은 마이크로 제어소자(125)와 독립적으로 연결되도록 도전 배선(123)이 패턴 형성됨을 알 수 있다. TCON으로부터 인가되는 제어신호와 비디오 데이터 신호는 마이크로 제어소자(125)로 전달되고, 마이크로 제어소자(125)는 해당 그룹화소를 구성하는 각 화소에 적절한 타이밍에 비디오 신호를 공급하는 방식으로 구동된다.

도 4 및 도 5에 제시된 본 발명에 따르며, 평판 표시 패널의 상면으로는 공통 전위를 인가하고, 하면으로는 비디오 데이터 신호가 인가되도록 구성하는 것이 바람직하다. 평판 표시 패널 하면에 구비되는 마이크로 제어소자(125)에는 구동전원이 인가되어야 하며 이에 대해서는 생략 도시하였다. 실질적으로 평판 표시 패널 하면에는 공간적 여유가 충분하기 때문에 다양한 배선을 배치할 수 있으므로 큰 문제가 없다.

또한, 도 4 및 도 5에서는 6개 화소(P1, P2, ..., P6)를 그룹핑하여 그룹화소(PG1)를 형성하는 것으로 제시하였으나 이는 설명의 편의상 예시한 것이다. 실제 구현시에는 다양한 개수의 화소(예를 들어 100개)를 하나의 그룹화소로 정의하여 구현할 수 있음은 물론이다.

도 6은 본 발명에 따른 일 실시예의 액정 표시 패널과 백라이트 유닛의 결합 단면도이다. 도 6(a)는 계면접착층이 구비되지 않은 실시예이며, 도 6(b)는 계면접착증을 구비한 액정 표시 패널 및 백라이트 유닛의 결합 단면도이다. 각 화소가 놓여지는 영역의 상면에서 하면을 관통하는 관통홀(124)을 갖는 하부투명기판(101)을 마련한다. 하부투명기판(101) 상면에는 복수 개 화소전극(115a, 115b)을 패턴 형성한다. 하부투명기판(101)은 유리, 석영, 내열성 투명 합성수지를 이용하여 형성할 수 있다. 각 관통홀(124)에는 도전 물질을 충진하여 하부투명기판(101) 하면에서 각 화소전극(115a, 115b)과 관통전극(P1C, P2C)을 통해 도전상태를 유지하도록 한다. 하부투명기판(101) 하면에는 도 5에 도시된 바와 같은 도전 배선(123)을 패턴 형성하고, 별도의 반도체 공정을 통해 형성된 마이크로 제어소자(125)를 실장시키면 하부투명기판(101)의 제조가 완성된다. 다음으로 별도 공정을 이용하여 공통전극(119)이 구비되는 상부투명기판(150)을 형성한다. 상부투명기판(150)과 하부투명기판(101)을 합체한 후, 그 사이에 액정(117)을 주입한다. 다음으로 백라이트 유닛(300)을 위치시키고, 제1편광판(301)과 제2편광판(303)을 부착하면 본 발명에 따른 액정 표시 패널의 제조가 완료된다. 종래 액정 표시 패널의 경우 제1편광판(301)은 하부투명기판(150) 하면에 부착되나 본 발명에서는 하부투명기판(150) 하면에 마이크로 제어소자(125)가 구비되므로 부착할 수 없다. 따라서 본 발명에서는 백라이트 유닛(300)의 광 출사면에 제1편광판(301)을 부착되도록 구현하였다. 하부투명기판(101) 상면과 화소전극(115a, 115b) 사이에의 계면 접착력을 향상시키기 위해 도 6(b)에 도시된 바와 같이 계면접착층(108)을 부가할 수도 있음은 물론이다.

도 6에 제시된 액정 표시 패널에는 컬러필터층과 다양한 광학 필름이 부착되지만 이러한 구성은 본 발명의 특징과는 연관성이 낮으므로 설명하지 않는 것으로 한다.

도 6의 구성에서 마이크로 제어소자(125)는 별도 반도체 공정으로 제조한 후, 하부투명기판(101)의 정해진 위치에 실장되는 것으로 설명하였다. 이러한 기술은 이미 COG(Chip On Glass) 기술로 알려진 기술에 해당된다. 다만, 마이크로 제어소자(125)의 크기가 100um 이하 사이즈를 갖는 경우 이를 반도체 웨이퍼 상에서 하부투명기판(101)으로 옮기는 것은 별도의 이송 기술이 필요하다. 이러한 이송 기술은 스탬프 방식을 사용하는 X-celeprint 기술이나, 반데르알스 힘 또는 MEMS 기술, 전자력을 이용하는 등의 알려진 이송 기술을 이용하여 수행할 수 있다.

도 6에 제시된 액정 표시 패널은 도면상으로 백라이트 유닛(300) 상부에 위치하는 소자는 투명한 재질로 형성하는 것이 바람직하다. 따라서 투명한 소자로 생성하기 어려운 마이크로 제어소자(125)를 제외한 나머지 소자는 투명 재질로 형성하는 것이 좋다. 또한, 마이크로 제어소자(125)의 실장 위치는 컬러 필터 층에서 BM이 놓여지는 영역의 투영된 수직 하부 영역으로 설정하는 것이 개구율을 향상시킬 수 있다.

도 6에 도시된 액정 표시 패널은 상면에 형성되는 공통전극(119)에 공통 전위를 인가받고, TCON으로부터는 타이밍 제어신호와 영상 데이터 신호를 하면에 형성되는 마이크로 제어소자(125)를 통해 인가받는다. 마이크로 제어소자(125)는 TCON으로부터 인가되는 타이밍 제어신호와 영상 데이터 신호를 해석하고 적절한 타이밍에 소속된 각 화소의 화소전극(115a, 115b)에 데이터 신호를 인가한다. 이러한 방식으로 도 6에 도시된 액정 표시 패널이 구동된다.

본 발명에 따른 액정 표시 패널의 제조 단계를 간략하게 정리하기로 한다. 본 발명에 따른 액정 표시 패널은 복수 개 각 화소가 놓여지는 위치에서 상면에서 하면으로 관통하는 관통홀을 구비하는 하부기판을 준비하는 제1단계와, 하부기판 상면에는 복수 개 화소전극을 패턴 형성하고, 상기 관통홀에는 도전 물질을 충진하여 관통전극을 형성하는 제2단계와, 하부기판 하면에는 관통전극과 연결되는 도선 배선을 형성하는 제3단계와, 도선 배선과 연결되도록 마이크로 제어소자를 실장하는 제4단계와, 제1단계 내지 제4단계와는 별도의 공정으로 하면에는 공통전극이 구비되는 상부기판을 준비하는 제5단계와, 하부기판과 상기 상부기판을 대향시키고, 그 사이에 액정을 주입하는 제6단계로 제조할 수 있다. 여기서 3단계와 4단계는 어느 단계 이후에나 수행될 수 있다. 예를 들어, 1단계, 3단계, 4단계, 2단계, 5단계 및 6단계 순으로 진행하여도 무방하다. 또는 1단계, 3단계, 2단계, 4단계, 5단계 및 6단계 순으로 진행하여도 무방하다. 또는 1단계, 2단계, 5단계, 6단계, 3단계 및 4단계 순으로 진행하여도 가능하다.

도 7은 본 발명에 따른 일 실시예의 유기발광표시 패널의 단면도이다. 도 7(a)는 계면접착층이 구비되지 않은 실시예이며, 도 7(b)는 계면접착증을 구비한 유기발광표시 패널의 단면도이다. 각 화소가 놓여지는 영역의 상면에서 하면을 관통하는 관통홀(124)을 갖는 하부기판(101)을 마련한다. 하부기판(101) 상면에는 복수 개 애노드 전극(115a, 115b)을 패턴 형성한다. 하부기판(101)은 투명 재질로 형성할 필요가 없으며, 유리, 석영, 내열성 합성수지를 이용하여 형성할 수 있다. 각 관통홀(124)에는 도전 물질을 충진하여 하부기판(101) 하면에서 각 화소전극(115a, 115b)과 관통전극(P1C, P2C)을 통해 도전상태를 유지하도록 한다. 애노드 전극(115) 상에 유기발광층(121)을 패턴 형성한다. 이웃하게 배치되는 애노드 전극(115)과 유기발광층(121)을 절연시키기 위해 절연물질로 구성된 뱅크(127)를 OC(OverCoat)로 형성한다. 유기발광층(121)과 뱅크(127) 상부에 캐소드 전극(119)을 형성하고, 그 상부에 투습방지막(307)을 형성하면 유기발광표시 패널의 제조가 완성된다. TV 등에 사용되는 대화면용 유기발광표시 패널의 경우 캐소드 전극(119)에 인가되는 전압을 균일하게 유지할 필요가 있다. TV의 경우 대화면을 구성하여야 하므로 TCON으로부터 전압이 인가되는 쪽에 가까이 위치하는 캐소드 전극(119)과 화면 중앙에 위치하는 캐소드 전극(119)에 인가되는 전압은 캐소드 전극(119)의 저항으로 인해 전압 차이가 발생되는 전압 강하 문제가 발생하게 된다. 이러한 캐소드 전압강하(달리 표현하면 캐소드 전극 저항 증가) 문제를 해결하기 위해서 이웃하는 화소의 캐소드 전극(119)은 뱅크(127)의 좌우에서 서로 단절되도록 패턴 형성한다. 그리고 뱅크(127) 상부에는 캐소드 전극(119)보다 저항이 낮은 전도성 물질을 형성하여 서로 단절되도록 패턴 형성된 이웃하는 캐소드 전극(119)을 서로 전기적으로 연결하여 전기적인 저항을 낮추는 구성을 갖게 된다. 이러한 캐소드 저항 문제를 해결하기 위한 구성과 각 화소의 밝기를 보상하는 보상회로 등에 관한 기술은 본 발명의 특징부를 벗어나는 것이므로 상세한 설명을 생략하기로 한다.

도 7에서 애노드 전극(115)은 ITO를 이용하거나 ITO/Ag/ITO를 이용할 수 있다. 또는 Cu, Mo, 또는 이들의 합금을 이용할 수 있다. 뱅크(450)는 OC(Overcoat)를 이용할 수 있으며, 제2전극인 캐소드 전극(119)은 ITO, IGZO, IZO, Mg, Ag 또는 이들의 합금 등을 이용할 수 있다. 도 7에 도시된 바와 같이 상면 발광형으로 형성할 경우에는 캐소드 전극(118)은 투명전극으로 형성하여야 하며, 이에 비해 애노드 전극(115)은 불투명 전극을 사용하여도 무방하므로 일반적으로 전도도가 높은 전도성 물질로 형성한다. 하부기판(101) 하면에는 도 5에 도시된 바와 같은 도전 배선(123)을 패턴 형성하고, 별도의 반도체 공정을 통해 형성된 마이크로 제어소자(125)를 실장시키면 전계발광표시 소자가 완성된다. 또한, 마이크로 제어소자(125)의 실장 위치는 뱅크가 놓여지는 영역의 투영된 수직 하부 영역으로 하는 것이 개구율을 향상시킬 수 있다. 하부투명기판(101) 상면과 애노드 전극(115a, 115b) 사이에의 계면 접착력을 향상시키기 위해 도 7(b)에 도시된 바와 같이 계면접착층(108)을 부가할 수도 있음은 물론이다.

도 7에 도시된 전계발광표시 패널은 상면에 형성되는 캐소드 전극(119)에 공통 전위를 인가받고, TCON으로부터는 타이밍 제어신호와 영상 데이터 신호를 하면에 형성되는 마이크로 제어소자(125)를 통해 인가받는다. 마이크로 제어소자(125)는 TCON으로부터 인가되는 타이밍 제어신호와 영상 데이터 신호를 해석하고 적절한 타이밍에 소속된 각 화소의 애노드 전극(115a, 115b)에 데이터 신호를 인가한다. 이러한 방식으로 도 7에 도시된 전계발광표시 패널이 구동된다.

전계발광표시 패널의 경우 하부기판(101)은 투명으로 구현될 필요는 없다. 또한, 종래 전계발광표시 패널의 경우 하부기판(101) 상부에 박막 트랜지스터를 형성하여야 하므로 내열성 기판(약 150℃ 이상을 견디는 기판)을 필요로 한다. 하지만 본 발명에 따른 전계발광표시 패널의 경우는 도전선 패턴만 형성할 수 있으면 되므로 낮은 내열성을 갖는 기판도 사용할 수 있는 이점이 있다.

본 발명에 따른 전계발광표시 소자 제조 공정을 간략하게 정리하기로 한다. 복수 개 각 화소가 놓여지는 위치에서 상면에서 하면으로 관통하는 관통홀을 구비하는 하부기판을 준비하는 제1단계와, 하부기판 상면에는 복수 개 화소전극을 패턴 형성하고, 상기 관통홀에는 도전 물질을 충진하여 관통전극을 형성하는 제2단계와, 하부기판 하면에는 관통전극과 연결되는 도선 배선을 형성하는 제3단계와, 도선 배선과 연결되도록 마이크로 제어소자를 실장하는 제4단계와, 화소전극 상부에 유기전계발광층을 패턴 형성하는 제5단계와, 유기전계발광층 상부에 캐소드 전극을 형성하는 제6단계로 전계발광표시 소자를 제조할 수 있다.

지금까지 설명상으로는 마이크로 제어소자가 하부기판의 하면에 설치되는 것으로 기술하였으나 마이크로 제어소자는 하부기판 상면에 설치하는 것도 가능하다. 이하에서는 마이크로 제어소자가 하부기판 상면에 구비되는 실시예에 대해 설명하며 특히 유기전계발광패널의 경우 상면 발광을 이용하는 실시예에 대해 설명하기로 한다.

도 8은 본 발명에 따른 평판 표시 패널을 상면 방향에서 바라본 평면도이다. 복수 개 화소 P1, P2, ..., P6와 도전 배선(123)을 통해 각각 전기적으로 접속하는 마이크로 제어소자(125)가 형성됨을 알 수 있다. TCON(210)으로부터 인가되는 제어신호와 비디오 데이터 신호는 마이크로 제어소자(125)로 전달되고, 마이크로 제어소자(125)는 해당 그룹화소를 구성하는 각 화소에 적절한 타이밍에 비디오 신호를 공급하는 방식으로 구동된다. 평판 표시 패널에 구비되는 마이크로 제어소자(125)에는 구동전원이 인가되어야 하며 이에 대해서는 생략 도시하였다. 실질적으로 평판 표시 패널에는 공간적 여유가 충분하기 때문에 다양한 배선을 배치할 수 있으므로 큰 문제가 없다.

도 9는 본 발명에 따른 일 실시예의 액정 표시 패널의 단면도이다. 도 9는 도 8의 A-A' 방향 단면도를 도시한 것이다. 하부투명기판(101) 상면에는 화소전극(115a, 115b)과 마이크로 제어소자(125)를 연결하기 위한 도전 배선(123)을 패턴 형성한다. 하부투명기판(101)은 유리, 석영, 내열성 투명 합성수지를 이용하여 형성할 수 있다. 다음으로 마이크로 제어소자(125)를 실장한 후, 도전 배선(123)과 연결한다. 마이크로 제어소자(125) 및 도전 배선(123) 상부에 제1층간절연막(110)을 형성한 후 평탄화한다. 평탄화된 제1층간절연막(110)에 쓰루홀을 형성한 후 도전 물질을 충진하여 컨택 전극을 형성하고, 컨택 전극과 도전 상태를 유지하도록 제1층간절연막(110) 상부에 화소전극(115a, 115b)을 패턴 형성하면 하부투명기판(101)의 제조가 완료된다. 다음으로 별도 공정을 이용하여 공통전극(119)이 구비되는 상부투명기판(150)을 형성한다. 상부투명기판(150)과 하부투명기판(101)을 합체한 후, 그 사이에 액정(117)을 주입한다. 제1편광판(301)과 제2편광판(303)은 종래 액정 표시 패널과 동일하게 하부투명기판(101) 및 상부투명기판(103)의 외면에 부착한다.

도 9에 제시된 액정 표시 패널에는 컬러필터층과 다양한 광학 필름이 부착되지만 이러한 구성은 본 발명의 특징과는 연관성이 낮으므로 설명하지 않는 것으로 한다.

도 9에 제시된 액정 표시 패널은 도면상으로 백라이트 유닛(300) 상부에 위치하는 소자는 투명한 재질로 형성하는 것이 바람직하다. 따라서 투명한 소자로 생성하기 어려운 마이크로 제어소자(125)를 제외한 나머지 소자는 투명 재질로 형성하는 것이 좋다. 또한, 마이크로 제어소자(125)의 실장 위치는 컬러 필터 층에서 BM이 놓여지는 영역의 투영된 수직 하부 영역으로 설정하는 것이 개구율을 향상시킬 수 있다.

도 10은 본 발명에 따른 일 실시예의 유기발광표시 패널의 단면도이다. 도 10은 도 8의 A-A' 방향 단면도를 도시한 것이다. 하부기판(101) 상면에는 애노드전극(115a, 115b)과 마이크로 제어소자(125)를 연결하기 위한 도전 배선(123)을 패턴 형성한다. 다음으로 마이크로 제어소자(125)를 실장한 후, 도전 배선(123)과 연결한다. 마이크로 제어소자(125) 및 도전 배선(123) 상부에 제1층간절연막(110)을 형성한 후 평탄화한다. 평탄화된 제1층간절연막(110)에 쓰루홀을 형성한 후 도전 물질을 충진하여 컨택 전극을 형성하고, 컨택 전극과 도전 상태를 유지하도록 제1층간절연막(110) 상부에 애노드전극(115a, 115b)을 패턴 형성한다. 하부기판(101)은 투명 재질로 형성할 필요가 없으며, 유리, 석영, 내열성 합성수지를 이용하여 형성할 수 있다. 애노드 전극(115a. 115b) 상에 유기발광층(121)을 패턴 형성한다. 이웃하게 배치되는 애노드 전극(115a. 115b)과 유기발광층(121)을 절연시키기 위해 절연물질로 구성된 뱅크(127)를 OC(OverCoat)로 형성한다. 유기발광층(121)과 뱅크(127) 상부에 캐소드 전극(119)을 형성하고, 그 상부에 투습방지막(307)을 형성하면 유기발광표시 패널의 제조가 완성된다.

도 10에서 애노드 전극(115a. 115b)은 ITO를 이용하거나 ITO/Ag/ITO를 이용할 수 있다. 또는 Cu, Mo, 또는 이들의 합금을 이용할 수 있다. 뱅크(450)는 OC(Overcoat)를 이용할 수 있으며, 제2전극인 캐소드 전극(119)은 ITO, IGZO, IZO, Mg, Ag 또는 이들의 합금 등을 이용할 수 있다. 도 10에 도시된 바와 같이 상면 발광형으로 형성할 경우에는 캐소드 전극(118)은 투명전극으로 형성하여야 하며, 이에 비해 애노드 전극(115a. 115b)은 불투명 전극을 사용하여도 무방하므로 일반적으로 전도도가 높은 전도성 물질로 형성한다. 또한, 마이크로 제어소자(125)의 실장 위치는 뱅크가 놓여지는 영역의 투영된 수직 하부 영역으로 하는 것이 개구율을 향상시킬 수 있다. 하부투명기판(101) 상면과 애노드 전극(115a, 115b) 사이에의 계면 접착력을 향상시키기 위해 도 7(b)에 도시된 바와 같이 계면접착층(108)을 부가할 수도 있음은 물론이다.

마이크로 제어소자가 하부기판의 상면에 설치하고, 유기전계발광패널의 경우 하면 발광을 이용하면 보다 간단한 구조로 유기전계발광패널을 제조할 수 있다. 도 11은 본 발명에 따른 일 실시예의 유기발광표시 패널의 단면도이다. 도 11은 도 8의 A-A' 방향 단면도를 도시한 것이다.

하부투명기판(101) 상면에는 캐소드 전극(118)을 패턴 형성한다. 도 11에 제시된 실시예의 경우에는 하면 발광을 이용하므로 하부투명기판(101)은 투명 재질로 형성하여야 한다. 투명재질로는 유리, 석영, 내열성 합성수지를 사용할 수 있다. 캐소드 전극(118) 상에 유기발광층(121)과 애노드 전극(115a, 115b)을 패턴 형성한다. 이웃하게 배치되는 애노드 전극(115a, 115b)과 유기발광층(121)을 절연시키기 위해 절연물질로 구성된 뱅크(127)를 OC(OverCoat)로 형성한다. 애노드 전극(115a, 115b)과 뱅크(127) 상부에 제1층간절연막(110)을 형성한 후 평탄화한다. 각각의 애노드 전극(115a, 115b)과 컨택하기 위한 쓰루홀을 형성한 후, 도전 물질을 충진하여 컨택 전극을 형성하고, 컨택 전극과 도전 상태를 유지하면서 마이크로 제어소자(125)와 연결하기 위한 도전 배선(123)을 패턴 형성한다. 다음으로 마이크로 제어소자(125)를 실장한 후, 도전 배선(123)과 연결하면 전계발광표시패널이 완성된다. 참조기호 200은 광이 조사되는 방향을 도시한 것이다. 도 11에 제시된 실시예에서 제1층간절연막을 투습방지 효과가 뛰어난 재질로 사용하면 투습방지막을 별도로 구비하지 않아도 좋다. 하지만 투습방지 효과가 뛰어난 절연 물질을 제1층간절연막(110)으로 사용하더라도 반도체 제조 공정상 제1층간절연막(110)과 쓰루홀에 충진되는 도전물질과의 계면 접착층에서 습기가 침투할 소지가 있다.

따라서, 도 11에 제시된 실시예에서는 투습 방지막(307)을 도 12에 예시된 바와 같이 제1층간절연막(110), 도전 배선(123) 및 마이크로 제어소자(125) 상부에 걸쳐 구비하는 것도 바람직하다. 그런데 도 12의 경우에는 마이크로 제어소자(125)에서 발생되는 열을 외부로 방출시키지 못하므로 방열 문제가 발생될 수도 있다. 이러한 마이크로 제어소자(125)의 방열 문제를 해결하기 위해서는 도 13에 제시된 바와 같이 투습 방지막(307)을 제1층간절연막(110), 도전 배선(123) 및 마이크로 제어소자(125)와 도전 배선(123)이 결합되는 부위까지만 구비하고, 마이크로 제어소자(125)의 대부분이 공기 중에 노출되는 구조로 구현할 수 있다. 또 다른 실시예로는 도 14에 도시된 바와 같이 제1층간절연막(110)과 제1층간절연막(110)과 도전 배선(13)이 연결되는 부위까지만 덮는 투습방지막(307)을 설치하는 것으로 해결할 수 있다.

도 11 내지 도 14에 제시된 실시예의 구조에서는 뱅크(127)를 구비함이 없이 뱅크(127)이 위치되는 영역에도 제1층간 절연막(110)으로 형성하여도 무방하며, 제조 공정이 더 간단해지는 이점이 있다.

TV 등에 사용되는 대화면용 유기발광표시 패널의 경우 캐소드 전극(119)에 인가되는 전압을 균일하게 유지할 필요가 있다. TV의 경우 대화면을 구성하여야 하므로 TCON으로부터 전압이 인가되는 쪽에 가까이 위치하는 캐소드 전극(119)과 화면 중앙에 위치하는 캐소드 전극(119)에 인가되는 전압은 캐소드 전극(119)의 저항으로 인해 전압 차이가 발생되는 전압 강하 문제가 발생하게 된다. 이러한 캐소드 전압강하(달리 표현하면 캐소드 전극 저항 증가) 문제를 해결하기 위해서 이웃하는 화소의 캐소드 전극(119)은 뱅크(127)가 위치하는 하부에 캐소드 전극보다 높은 전도성을 갖는 도전물질로 패턴 형성하는 것이 좋다. 이러한 캐소드 저항 문제를 해결하기 위한 구성과 각 화소의 밝기를 보상하는 보상회로 등에 관한 기술은 본 발명의 특징부를 벗어나는 것이므로 상세한 설명을 생략하기로 한다.

도 11 내지 도 14에 제시된 실시예는 하면 발광형이므로 캐소드 전극(118)은 투명전극으로 형성하여야 하며, 이에 비해 애노드 전극(115)은 불투명 전극을 사용하여 형성하여도 무방하므로 일반적으로 캐소드 전극보다 전도도가 높은 전도성 물질로 형성한다. 캐소드 전극(115)은 ITO, IGZO, IZO, Mg, Ag 또는 이들의 합금 등을 이용하여 형성할 수 있다. 아노드 전극(115a, 115b)은 ITO를 이용하거나 ITO/Ag/ITO를 이용하여 형성할 수 있다. 또는 Cu, Mo, 또는 이들의 합금을 이용할 수 있다.

하부투명기판(101) 상면과 캐소드 전극(118) 사이에의 계면 접착력을 향상시키기 위해 도 7(b)에 도시된 바와 같이 계면접착층(108)을 부가할 수도 있음은 물론이다.

하면 발광형 유기전계발광표시 패널의 제조 공정에 대해 간략하게 설명하기로 한다. 하부투명기판 상면에 전면(全面) 전극으로 형성되는 제1전극을 형성한다(제1단계). 제1전극 상부에 유기발광층과 제2전극을 패턴 형성하고(제2단계), 제1전극과 제2전극 상부를 덮는 제1층간절연막을 형성한 후 평탄화 작업을 수행한다(제3단계). 평탄화된 제1층간절연막 상부에 제2전극과 컨택하기 위한 쓰루홀을 형성하고, 도전 물질을 충진하여 컨택 전극을 형성하고, 제1층간절연막 상부에 각각의 컨택 전극과 전기적으로 접속하는 도전 배선을 패턴 형성한다(제4단계). 이후, 별도의 반도체 제조 공정으로 제조된 마이크로 제어소자를 위치시킨 후 도전 배선과 배선 처리한다(제5단계). 마지막으로 투습방지막을 형성하면 하면 발광형 유기전계발광표시 패널의 제조가 완성된다(제6단계).

제2단계와 제3단계 사이에 패턴 형성되는 이웃하는 유기발광층과 제2전극을 상호 절연시키는 뱅크 형성 단계(제7단계)를 더 구비할 수도 있다. 이 경우 제3단계에서 수행되는 제1층간절연막은 뱅크와 제2전극 상부를 덮도록 형성하여야 한다.

본 발명에 따라 제조되는 전계발광표시 패널의 경우 애노드 전극과 캐소드 전극은 서로 위치를 바꾸어 구현할 수도 있다. 예를 들어, 도 11의 설명에서 하부 투명기판(101) 상면에 전면(全面) 전극으로 캐소드 전극(118)을 형성하였으나, 애노드 전극(115a, 115b)과 캐소드 전극(118)의 위치를 변경하고 하부 투명기판(101) 상면에 전면(全面) 전극으로 애노드 전극(115a, 115b)을 형성하고, 캐소드 전극(118)을 패턴 형성하여도 무방하다. 따라서 전계발광표시 패널의 경우는 애노드 전극 및 캐소드 전극으로 호칭하는 것보다는 제1전극 및 제2전극으로 호칭하고, 제1전극은 애노드 전극 또는 캐소드 전극으로 특정할 수 있는 것이 더 바람직한 설명이라 할 수 있다.

본 명세서의 실시예를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 명세서의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략하였다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

또한 본 발명의 실시예에 나타나는 구성부들은 서로 다른 특징적인 기능들을 나타내기 위해 독립적으로 도시되는 것으로, 각 구성부들이 분리된 하드웨어나 하나의 소프트웨어 구성단위로 이루어짐을 의미하지 않는다. 즉, 각 구성부는 설명의 편의상 각각의 구성부로 나열하여 포함한 것으로 각 구성부 중 적어도 두 개의 구성부가 합쳐져 하나의 구성부로 이루어지거나, 하나의 구성부가 복수 개의 구성부로 나뉘어져 기능을 수행할 수 있고 이러한 각 구성부의 통합된 실시예 및 분리된 실시예도 본 발명의 본질에서 벗어나지 않는 한 본 발명의 권리범위에 포함된다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가진 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

100: 평판 표시 패널 101: 하부투명기판, 하부기판
103: 버퍼층 104: 채널영역
105: 게이트 절연막 107: 게이트 전극
108: 계면접착층 109: 드레인 전극
110: 제1층간절연막 111: 소스 전극
112: 제2층간절연막 113: 드레인 전극
115, 115a, 115b: 화소 전극 117: 액정
118: 캐소드 전극 119: 공통전극
123: 도전 배선 124: 관통홀
125: 마이크로 제어소자
127: 뱅크 150: 상부투명기판
210: 타이밍 컨트롤러(TCON) 220: 제1구동부
230: 제2구동부 300: 백라이트 유닛
301: 제1편광판 303: 제2편광판
PG1, PG2, ..., PGX: 그룹화소 P1C, P2C, ..., P6C: 관통전극

Claims (10)

1. 두께 방향으로 관통 형성되는 복수 개 관통홀을 구비하는 하부기판과,
   상기 복수 개 관통홀 내부에 도포되는 도전물질로 형성되는 복수 개 관통전극과,
   상기 하부기판 상부에 패턴 형성되는 복수 개 화소전극과,
   - 상기 화소전극의 갯수와 상기 관통전극의 갯수는 동일하며, 상기 관통전극은 대응되는 상기 각각의 화소전극과 전기적으로 연결됨 -
   상기 하부기판의 하부에는 상기 복수 개 관통전극과 전기적으로 연결되도록 패턴 형성되는 도전 배선과, 상기 도전 배선과 연결되도록 실장되며, 별도의 반도체 제조 공정으로 제조된 마이크로 제어소자를 포함하며,
   상기 마이크로 제어소자를 통해서 상기 각각의 화소전극에 공급되는 전압을 제어하는 것을 특징으로 하는 평판 표시 패널.
   
2. 제1항에 있어서,
   하면에는 공통 전위를 인가하는 공통전극이 형성되는 상부기판과,
   상기 상부기판과 하부기판 사이에 충진되는 액정을 포함하는 것을 특징으로 하는 평판 표시 패널.
   
3. 제1항에 있어서,
   상기 각 화소전극 상에 형성되는 유기전계발광층과,
   상기 유기전계발광층 상에 형성되는 캐소드 전극을 포함하는 것을 특징으로 하는 평판 표시 패널.
   
4. 제3항에 있어서,
   이웃하는 상기 화소전극 및 유기전계발광층 사이에는 절연물질로 구성되는 뱅크가 더 구비되는 것을 특징으로 하는 평판 표시 패널.
   
5. 삭제
6. 두께 방향으로 관통하는 복수 개 관통홀을 구비하는 하부기판을 준비하는 제1단계와,
   상기 하부기판 상부에는 복수 개 화소전극을 패턴 형성하고, 상기 관통홀에는 도전 물질을 도포하여 관통전극을 형성하는 제2단계와,
   - 상기 관통전극은 상기 화소전극과 일대일 대응되는 갯수로 구비되며, 상기 각 관통전극은 상기 각 화소전극과 전기적으로 연결됨 -
   상기 하부기판 하부에 관통전극과 연결되는 도선 배선을 패턴 형성하는 제3단계와,
   상기 도선 배선과 연결되도록 마이크로 제어소자를 상기 하부기판 하부에 실장하는 제4단계와,
   상기 제1단계 내지 제4단계와는 별도의 공정으로 하면에는 공통전극이 구비되는 상부기판을 준비하는 제5단계와,
   상기 하부기판과 상기 상부기판을 대향시키고, 그 사이에 액정을 주입하는 제6단계를 포함하는 것을 특징으로 하는 평판 표시 패널 제조방법.
   
7. 두께 방향으로 관통하는 복수 개 관통홀을 구비하는 하부기판을 준비하는 제1단계와,
   상기 하부기판 상부에는 복수 개 화소전극을 패턴 형성하고, 상기 관통홀에는 도전 물질을 도포하여 관통전극을 형성하는 제2단계와,
   - 상기 관통전극은 상기 화소전극과 일대일 대응되는 갯수로 구비되며, 상기 각 관통전극은 상기 각 화소전극과 전기적으로 연결됨 -
   상기 하부기판 하부에 관통전극과 연결되는 도선 배선을 형성하는 제3단계와,
   상기 도선 배선과 연결되도록 마이크로 제어소자를 상기 하부기판 하부에 실장하는 제4단계와,
   상기 화소전극 상부에 유기전계발광층을 패턴 형성하는 제5단계와,
   상기 유기전계발광층 상부에 캐소드 전극을 형성하는 제6단계를 포함하는 것을 특징으로 하는 평판 표시 패널 제조방법.
   
8. 하부투명기판과,
   상기 하부투명기판상에 전면(全面) 전극으로 형성되는 제1전극과,
   상기 제1전극 상부에 순차적으로 패턴 형성되는 유기발광층 및 제2전극과,
   상기 제1전극 및 상기 제2전극 상부에 형성되며 평탄화되는 제1층간절연막과,
   상기 각각의 제2전극과 접촉되도록 제1층간절연막에 쓰루홀을 형성하고, 상기 쓰루홀을 도전 물질로 충진하여 컨택 전극을 형성하고, 상기 컨택 전극과 접촉되며 상기 제1층간절연막 상에 패턴 형성되는 도전 배선과,
   별도의 반도체 제조 공정으로 제조되며, 상기 도전 배선과 연결되면서 제1층간절연막 상에 실장되는 마이크로 제어소자를 포함하는 것을 특징으로 하는 전계발광표시 패널.
   
9. 제8항에 있어서,
   상기 유기발광층 및 제2전극은 이웃하는 유기발광층 및 제2전극과 상호 이격되도록 패턴 형성되며, 상기 상호 이격된 공간에는 절연물질로 형성되는 뱅크가 더 구비되는 것을 특징으로 하는 전계발광표시 패널.
   
10. 하면 발광형 유기전계발광표시 패널의 제조하는 방법으로서,
    하부투명기판을 준비하는 제1단계와,
    상기 하부투명기판 상면에 전면(全面) 전극으로 형성되는 제1전극을 형성하는 제2단계와,
    상기 제1전극 상부에 유기발광층과 제2전극을 패턴 형성하는 제2단계와,
    상기 제1전극과 상기 제2전극 상부를 덮는 제1층간절연막을 형성한 후 평탄화하는 제3단계와,
    상기 평탄화된 제1층간절연막 상부에 제2전극과 컨택하기 위한 쓰루홀을 형성하고, 도전 물질을 충진하여 컨택 전극을 형성하고, 제1층간절연막 상부에 각각의 컨택 전극과 전기적으로 접속하는 도전 배선을 패턴 형성하는 제4단계와,
    별도의 반도체 제조 공정으로 제조된 마이크로 제어소자를 위치시킨 후 상기 도전 배선과 배선 처리하는 제5단계를 포함하는 것을 특징으로 하는 전계발광표시 패널 제조 방법.

Images