Nothing Special   »   [go: up one dir, main page]

KR102518628B1 - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR102518628B1
KR102518628B1 KR1020180002399A KR20180002399A KR102518628B1 KR 102518628 B1 KR102518628 B1 KR 102518628B1 KR 1020180002399 A KR1020180002399 A KR 1020180002399A KR 20180002399 A KR20180002399 A KR 20180002399A KR 102518628 B1 KR102518628 B1 KR 102518628B1
Authority
KR
South Korea
Prior art keywords
output
voltage
unit
signal
data
Prior art date
Application number
KR1020180002399A
Other languages
English (en)
Other versions
KR20190085200A (ko
Inventor
김동인
박진규
고준철
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180002399A priority Critical patent/KR102518628B1/ko
Priority to US16/241,774 priority patent/US10896655B2/en
Publication of KR20190085200A publication Critical patent/KR20190085200A/ko
Application granted granted Critical
Publication of KR102518628B1 publication Critical patent/KR102518628B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시장치는 메모리부, 신호 제어부, 및 전력관리부를 포함한다. 상기 메모리부에는 복수의 데이터들이 저장된다. 상기 신호 제어부는 외부에서 인가되는 영상 데이터 신호의 프레임 레이트를 검출하고, 상기 복수의 데이터들 중 상기 검출된 프레임 레이트에 대응되는 데이터들을 선별하며, 상기 선별된 데이터들에 대응되는 제어신호를 출력한다. 상기 전력관리부는 상기 제어신호에 대응하여 출력전압이 결정되는 DC-DC 컨버터 및 상기 제어신호에 대응하여 내부에 흐르는 전류 및 출력하는 신호의 주파수가 결정되는 피드백 회로를 포함하는 출력부를 포함한다.

Description

표시장치{DISPLAY DEVICE}
본 발명은 프레임 레이트(Frame Rate)가 변하는 이미지를 표시하는 표시장치에 관한 것이다.
표시장치는 그래픽 카드 등와 같은 외부의 장치로부터 영상 데이터 신호를 수신하고, 수신한 영상 데이터 신호에 대응하는 이미지를 표시한다.
표시장치가 수신하는 영상 데이터 신호의 프레임 레이트는 일정하지 않고 가변하는 경우가 있다. 이와 같이 가변하는 프레임 레이트에 대응하여 이미지를 표시하기 위해서 표시장치는 별도의 하드웨어를 더 포함할 수 있다.
프레임 레이트가 변하는 경우, 표시장치 내부의 구성요소들에 인가되는 전압이 불규칙하게 변동되거나, 크로스토크(Crosstalk) 문제가 발생하여 표시장치에서 표시되는 이미지의 품질이 저하되는 문제점이 발생한다.
본 발명은 영상 데이터 신호의 프레임 레이트가 변하는 경우에도, 우수한 품질의 이미지를 제공할 수 있는 표시장치를 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 표시장치는 메모리부, 신호제어부, 및 전력관리부를 포함한다.
상기 메모리부는 복수의 데이터들을 저장한다.
상기 신호제어부는 외부에서 영상데이터를 수신하는 수신부, 상기 메모리부에 저장된 상기 복수의 데이터들을 읽어오는 제1 레지스터부, 및 전력제어부를 포함한다. 상기 전력제어부는 상기 수신된 영상데이터의 주파수를 검출하는 주파수 검출부 및 상기 제1 레지스터부가 읽어온 상기 복수의 데이터들 중 상기 검출된 주파수에 대응하는 데이터들에 근거하여 제어신호를 출력하는 동작제어부를 포함한다.
상기 전력관리부는 상기 제어신호에 대응하여 복수의 전압들을 출력하는 복수의 출력부들을 포함한다. 상기 복수의 출력부들 중 적어도 어느 하나는 DC-DC 컨버터 및 피드백 회로를 포함한다. 상기 피드백 회로는 상기 DC-DC 컨버터의 출력을 제어하고, 제1 비교기, 제2 비교기, 및 PWM 제어부를 포함한다.
상기 표시장치는 상기 제어신호에 대응하여 상기 DC-DC 컨버터의 출력전압, 상기 제1 비교기 및 상기 제2 비교기 사이의 전류, 및 상기 PWM 제어부가 출력하는 신호의 주파수 중 적어도 어느 하나가 변경된다.
본 발명의 일 실시예에서, 상기 검출된 주파수가 클수록 상기 DC-DC 컨버터의 상기 출력전압이 커질 수 있다.
본 발명의 일 실시예에서, 상기 검출된 주파수가 클수록 상기 제1 비교기 및 상기 제2 비교기 사이의 상기 전류가 커질 수 있다.
본 발명의 일 실시예에서, 상기 검출된 주파수가 클수록 상기 PWM 제어부가 출력하는 상기 신호의 상기 주파수가 커질 수 있다.
본 발명의 일 실시예에서, 상기 피드백 회로는 일단이 상기 제1 비교기 및 상기 제2 비교기 사이의 노드에 연결되고 타단이 접지전압에 연결되는 전류 제어부를 더 포함하고, 상기 전류 제어부는 가변저항 및 커패시터를 포함할 수 있다.
본 발명의 일 실시예에서, 상기 검출된 주파수에 대응하여 상기 가변저항의 저항값이 변할 수 있다.
본 발명의 일 실시예에서, 상기 가변저항의 상기 저항값이 작아지면, 상기 전류 제어부에서 출력되는 전류의 크기가 커질 수 있다.
본 발명의 일 실시예에서, 상기 PWM 제어부가 출력하는 신호들은 복수의 펄스파들을 포함하며, 상기 검출된 주파수에 대응하여 상기 복수의 펄스파들 중 일부는 스킵될 수 있다. 상기 검출된 주파수가 작을수록 상기 복수의 펄스파들 중 소정의 시간동안 스킵되는 펄스파들의 개수가 증가될 수 있다. 상기 검출된 주파수가 변할 때, 상기 복수의 펄스파들 각각의 펄스폭은 일정할 수 있다.
상기 표시장치는 표시패널, 게이트 구동부, 데이터 구동부, 및 감마전압발생부를 더 포함할 수 있다.
상기 복수의 출력부들은 입력된 기준 전압을 승압하여 상기 감마전압발생부에 감마전압원을 제공하는 제1 출력부, 상기 감마전압원을 승압하여 상기 게이트 구동부에 게이트-온 전압을 제공하는 제2 출력부, 입력된 기준 전압을 감압하여 상기 신호제어부에 코어 전압을 제공하는 제3 출력부, 입력된 기준 전압을 감압하여 상기 데이터 구동부에 구동 전압을 제공하는 제4 출력부, 및 입력된 기준 전압을 감압하여 상기 게이트 구동부에 게이트-오프 전압을 제공하는 제5 출력부를 포함할 수 있다.
본 발명의 일 실시예에서, 상기 제1 출력부 및 상기 제2 출력부는 각각 부스트 컨버터이고, 상기 제3 출력부 및 상기 제4 출력부는 각각 벅 컨버터이며, 상기 제5 출력부는 네거티브 챠지 펌프일 수 있다.
본 발명의 일 실시예에서, 상기 감마전압원의 전압은 16V 이상 18V 이하이고, 상기 게이트-온 전압은 28V 이상 38V 이하이며, 상기 코어 전압은 1V 이상 2V 이하이고, 상기 구동 전압은 1V 이상 2V 이하이며, 상기 게이트-오프 전압은 -7V 이상 -5V 이하일 수 있다.
본 발명의 일 실시예에 따른 표시장치는 메모리부, 신호 제어부, 및 전력관리부를 포함한다.
상기 메모리부에는 복수의 데이터들이 저장된다.
상기 신호 제어부는 외부에서 인가되는 영상 데이터 신호의 프레임 레이트를 검출하고, 상기 복수의 데이터들 중 상기 검출된 프레임 레이트에 대응되는 데이터들을 선별하며, 상기 선별된 데이터들에 대응되는 제어신호를 출력한다.
상기 전력관리부는 상기 제어신호에 대응하여 출력전압이 결정되는 DC-DC 컨버터 및 상기 제어신호에 대응하여 내부에 흐르는 전류 및 출력하는 신호의 주파수가 결정되는 피드백 회로를 포함하는 출력부를 포함한다.
본 발명의 일 실시예에 따르면, 외부에서 인가되는 영상 데이터 신호의 프레임 레이트가 변하는 경우에도, 표시장치 내부에서 IR-drop, 전압 리플(voltage ripple), 크로스토크(crosstalk), 또는 전자 방해 잡음(EMI, Electro Magnetic Interference)이 발생하는 것을 방지하고, 이에 따라 우수한 품질의 이미지를 표시하는 표시장치를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 블록도이다.
도 2는 도 1에 도시된 감마전압 발생부의 회로도를 예시적으로 도시한 것이다.
도 3은 도 1에 도시된 공통전압 생성부의 회로도를 예시적으로 도시한 것이다.
도 4는 본 발명의 일 실시예에 따른 화소의 등가회로도이다.
도 5는 본 발명의 일 실시예에 따른 화소의 단면도이다.
도 6은 도 1에 도시된 신호제어부, 전원부, 및 메모리부간의 관계를 구체적으로 도시한 블록도이다.
도 7은 전원부의 출력부들 중 어느 하나의 등가회로도를 예시적으로 도시한 것이다.
도 8은 도 7의 전류제어부의 등가회로도를 예시적으로 도시한 것이다.
도 9a, 도 9b, 및 도 9c는 영상 데이터 신호의 프레임 레이트에 변화에 따른 제1 코어 전압의 변화를 예시적으로 도시한 것이다.
도 10a, 도 10b, 및 도 10c는 본 발명의 일 실시예에 따른 PWM 제어부에서 출력되는 신호의 파형을 예시적으로 도시한 것이다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도면들에 있어서, 구성요소들의 비율 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
"포함하다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
도 1은 본 발명의 일 실시예에 따른 표시장치(DD)의 블록도이다. 도 2는 도 1에 도시된 감마전압 발생부(500)의 회로도를 예시적으로 도시한 것이다. 도 3은 도 1에 도시된 공통전압 생성부(600)의 회로도를 예시적으로 도시한 것이다.
도 1를 참조하면, 본 발명의 일 실시예에 따른 표시장치(DD)는 표시패널(100), 신호제어부(200, 또는 타이밍 컨트롤러), 게이트 구동부(300), 데이터 구동부(400), 감마전압 발생부(500), 공통전압 생성부(600), 전원부(700), 및 메모리부(800)를 포함할 수 있다.
표시패널(100)은 복수 개의 게이트 라인들(GL1~GLn), 게이트 라인들(GL1~GLn)과 교차하는 복수 개의 데이터 라인들(DL1~DLm), 및 복수의 화소들(PX)을 포함한다. 복수 개의 게이트 라인들(GL1~GLn)은 게이트 구동부(300)에 연결된다. 복수 개의 데이터 라인들(DL1~DLm)은 데이터 구동부(400)에 연결된다. 도 1에는 복수 개의 게이트 라인들(GL1~GLn) 중 일부와 복수 개의 데이터 라인들(DL1~DLm) 중 일부만이 도시되었다. 또한, 표시패널(100)은 더미 게이트 라인(미도시)을 더 포함할 수 있다.
복수 개의 화소들(PX)은 복수 개의 게이트 라인들(GL1~GLn) 중 대응하는 게이트 라인 및 복수 개의 데이터 라인들(DL1~DLm) 중 대응하는 데이터 라인에 각각 연결된다. 도 1에서는 첫 번째 게이트 라인(GL1) 및 첫 번째 데이터 라인(DL1)에 연결된 화소(PX)만 예시적으로 도시되었다.
복수 개의 화소들(PX)은 표시하는 컬러에 따라 복수 개의 그룹들로 구분될 수 있다. 복수 개의 화소들(PX)은 주요색(primary color) 중 하나를 표시할 수 있다. 주요색은 레드, 그린, 블루, 및 화이트를 포함할 수 있다. 한편, 이에 제한되는 것은 아니고, 주요색은 옐로우, 시안, 마젠타 등 다양한 색상을 더 포함할 수 있다.
신호제어부(200)는 외부 장치로부터 영상 데이터 신호(RGB), 수평동기신호(H_SYNC), 수직동기신호(V_SYNC), 클럭신호(MCLK) 및 데이터 인에이블 신호(DE)를 입력받는다. 신호제어부(200)는 데이터 구동부(400)와의 인터페이스 사양에 맞도록 영상 데이터 신호(RGB)의 데이터 포맷을 변환하고, 변환된 영상 데이터 신호(R`G`B`)를 데이터 구동부(400)로 출력한다. 또한, 신호제어부(200)는 데이터 제어신호(예를 들어, 출력개시신호(TP), 수평개시신호(STH) 및 클럭신호(HCLK))를 데이터 구동부(400)로 출력하고, 게이트 제어신호(예를 들어, 수직개시신호(STV), 게이트 클럭신호(CPV), 및 출력 인에이블 신호(OE))를 게이트 구동부(300)로 출력한다.
또한, 신호제어부(200)는 전원부(700)로부터 코어 전압(TVDD1, TVDD2)를 제공받을 수 있다. 신호제어부(200)는 전원부(700)가 생성하는 코어 전압들(TVDD1, TVDD2) 중 어느 하나를 수신하고, 이를 구동하기 위한 전원으로 이용할 수 있다.
게이트 구동부(300)는 전원부(700)로부터 게이트 온 전압(VON)과 게이트 오프 전압(VOFF)을 입력받고, 신호제어부(200)로부터 제공되는 게이트 제어신호(STV, CPV, OE)에 응답해서 순차적으로 게이트 신호들(G1~Gn)을 출력할 수 있다. 게이트 신호들(G1~Gn)은 표시패널(100)의 게이트 라인들(GL1~GLn)에 순차적으로 제공되어 게이트 라인들(GL1~GLn)을 순차적으로 스캐닝한다. 도면에 도시하지는 않았지만, 표시장치(DD) 는 입력전압을 게이트 온 전압 및 게이트 오프 전압으로 변환하여 출력하는 레귤레이터를 더 포함할 수 있다.
데이터 구동부(400)는 감마전압 발생부(500)로부터 제공된 감마전압들을 이용하여 복수의 데이터 전압들(또는, 계조 전압들)을 생성한다. 데이터 구동부(400)는 신호제어부(200)로부터 데이터 제어 신호(TP, STH, HCLK)를 수신하면, 생성된 데이터 전압들 중 변환된 영상 데이터 신호(R`G`B`)에 대응되는 데이터 전압들을 선택하고, 선택된 데이터 전압들을 데이터 신호들(D1~Dm)로써 표시패널(100)의 데이터 라인들(DL1~DLm)에 제공한다.
게이트 라인들(GL1~GLn)에 게이트 신호들(G1~Gn)이 순차적으로 제공되면, 이에 동기하여 상기 데이터 라인들(DL1~DLm)에 데이터 신호들(D1~Dm)이 제공된다.
도 2를 참조하면, 감마전압 발생부(500)는 전원부(700)로부터 제공받은 감마전압원(AVDD)을 이용하여 서로 다른 전압레벨을 가지는 감마전압들(Gamma1~Gammaj)을 생성하고, 생성한 감마전압들(Gamma1~Gammaj)을 데이터 구동부(400)에 제공한다. 감마전압 발생부(500)는 감마전압원(AVDD)을 분압하기 위한 복수의 감마 분압저항들(R1~Rj, Gamma Voltage Dividing Resistance)을 포함할 수 있다.
이때, 첫번째 감마 분압저항(R1) 및 두번째 감마 분압저항(R2) 사이의 출력단에서 출력되는 감마전압(Gamma1)이 가장 높은 전압값을 갖고, j-1번째 감마 분압저항(Rj-1) 및 j번째 감마 분압저항(Rj) 사이의 출력단에서 출력되는 감마전압(Gammaj)이 가장 낮은 전압값을 가질 수 있다.
본 발명의 일 실시예에서 감마전압 발생부(500)는 데이터 구동부(400)와 일체형으로 구현되거나, 감마전압 발생부(500)가 데이터 구동부(400)에 포함될 수 있다.
도 3을 참조하면, 공통전압 생성부(600)는 전원부(700)로부터 제공받은 공통전압원(Vc)을 이용하여 공통전압(Vcom)을 생성하고, 생성한 공통전압(Vcom)을 표시패널(100)에 제공한다. 도 3을 참조하면, 공통전압 생성부(600)는 도 3과 같이 전원부(700)로부터 제공받은 공통전압원(Vc)의 전압을 분압하기 위한 저항들(R-1, R-2)과 가변저항(Rv)을 포함할 수 있다. 공통전압(Vcom)은 저항들(R-1, R-2) 사이의 출력단에서 출력될 수 있다. 가변저항(Rv)의 저항값을 조절하여 공통전압(Vcom)을 조절할 수 있다.
본 발명의 일 실시예에서 공통전압 생성부(600)는 전원부(700)와 일체형으로 구현되거나, 공통전압 생성부(600)가 전원부(700)에 포함될 수 있다.
메모리부(800)에는 표시장치(DD) 내의 각 구성요소들(100, 200, 300, 400, 500, 600, 700)간에 주고 받는 신호들의 전압값 등에 대한 정보가 저장될 수 있다. 메모리부(800)는 별개의 구성요소로 존재하거나, 각 구성요소들(100, 200, 300, 400, 500, 600, 700) 중 적어도 어느 하나에 포함될 수 있다.
구체적으로 메모리부(800)는 영상 데이터 신호(RGB)의 주파수(또는 프레임 레이트) 변화에 대응하여 전원부(700)가 신호제어부(200) 또는 데이터 구동부(400)에 제공하는 코어 전압(TVDD1, TVDD2)의 레벨, 게이트 구동부(300)에 제공하는 게이트 온 전압(VON)과 게이트 오프 전압(VOFF)의 레벨, 및 감마전압 발생부(500)에 제공하는 감마전압원(AVDD)의 레벨에 대한 데이터가 저장될 수 있다.
예를들어, 감마전압원(AVDD)의 전압은 16V 이상 18V 이하이고, 게이트 온 전압(VON)은 28V 이상 38V 이하이며, 코어 전압(TVDD1, TVDD2)은 1V 이상 2V 이하이고, 게이트-오프 전압은 -7V 이상 -5V 이하일 수 있다. 단, 이에 제한되는 것은 아니다.
도 4는 본 발명의 일 실시예에 따른 화소(PX)의 등가회로도이다. 도 5은 본 발명의 일 실시예에 따른 화소(PX)의 단면도이다.
도 4에 도시된 것과 같이, 화소(PX)는 화소 박막 트랜지스터(TRP, 이하 화소 트랜지스터), 액정 커패시터(Clc), 및 스토리지 커패시터(Cst)를 포함한다.
이하, 본 명세서에서 트랜지스터는 박막 트랜지스터를 의미할 수 있다. 본 발명의 일 실시예에서 스토리지 커패시터(Cst)는 생략될 수 있다.
도 4 및 도 5에서는 첫 번째 게이트 라인(GL1)과 첫 번째 데이터 라인(DL1)에 전기적으로 연결된 화소 트랜지스터(TRP)를 예시적으로 도시하였다.
화소 트랜지스터(TRP)는 첫 번째 게이트 라인(GL1)으로부터 수신한 게이트 신호에 응답하여 첫 번째 데이터 라인(DL1)으로부터 수신한 데이터 신호에 대응하는 화소 전압을 출력한다.
액정 커패시터(Clc)는 화소 트랜지스터(TRP)로부터 출력된 화소 전압을 충전한다. 액정 커패시터(Clc)에 충전된 전하량에 따라 액정층(LCL, 도 5 참조)에 포함된 액정 방향자의 배열이 변화된다. 액정 방향자의 배열에 따라 액정층으로 입사된 광은 투과되거나 차단된다.
스토리지 커패시터(Cst)는 액정 커패시터(Clc)에 병렬로 연결된다. 스토리지 커패시터(Cst)는 액정 방향자의 배열을 일정한 구간 동안 유지시킨다.
도 5에 도시된 것과 같이, 화소 트랜지스터(TRP)는 첫 번째 게이트 라인(GL1, 도 4 참조)에 연결된 제어전극(CTE), 제어전극(CTE)에 중첩하는 활성화층(AL), 첫 번째 데이터 라인(DL1, 도 4 참조)에 연결된 입력전극(IE), 및 입력전극(IE)과 이격되어 배치된 출력전극(OTE)을 포함한다.
액정 커패시터(Clc)는 화소전극(PE)과 공통전극(CE)을 포함한다. 스토리지 커패시터(Cst)는 화소전극(PE)과 화소전극(PE)에 중첩하는 스토리지 라인(STL)의 일부분을 포함한다. 공통전극(CE)에는 공통전압(Vcom, 도 3 참조)이 인가되고, 화소전극(PE)에는 데이터 신호(D1~Dm)가 인가된다.
제1 기판(DS1)의 일면 상에 첫 번째 게이트 라인(GL1) 및 스토리지 라인(STL)이 배치된다. 제어전극(CTE)은 첫 번째 게이트 라인(GL1)으로부터 분기된다. 첫 번째 게이트 라인(GL1) 및 스토리지 라인(STL)은 알루미늄(Al), 은(Ag), 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 등의 금속 또는 이들의 합금 등을 포함할 수 있다. 첫 번째 게이트 라인(GL1) 및 스토리지 라인(STL)은 다층 구조, 예컨대 티타늄층과 구리층을 포함할 수 있다.
제1 기판(DS1)의 일면 상에 제어전극(CTE) 및 스토리지 라인(STL)을 커버하는 제1 절연층(10)이 배치된다. 제1 절연층(10)은 무기물 및 유기물 중 적어도 어느 하나를 포함할 수 있다. 제1 절연층(10)은 유기막이거나, 무기막일 수 있다. 제1 절연층(10)은 다층 구조, 예컨대 실리콘 나이트라이드층과 실리콘 옥사이드층을 포함할 수 있다.
제1 절연층(10) 상에 제어전극(CTE)과 중첩하는 활성화층(AL)이 배치된다. 활성화층(AL)은 반도체층(미도시)과 오믹 컨택층(미도시)을 포함할 수 있다.
활성화층(AL)은 아몰포스 실리콘 또는 폴리 실리콘을 포함할 수 있다. 또한, 활성화층(AL)은 금속 산화물 반도체를 포함할 수 있다.
활성화층(AL) 상에 출력전극(OTE)과 입력전극(IE)이 배치된다. 출력전극(OTE)과 입력전극(IE)은 서로 이격되어 배치된다. 출력전극(OTE)과 입력전극(IE) 각각은 제어전극(CTE)에 부분적으로 중첩할 수 있다.
도 5에는 스태거 구조를 갖는 화소 트랜지스터(TRP)를 예시적으로 도시하였으나, 화소 트랜지스터(TRP)의 구조는 이에 제한되지 않는다. 화소 트랜지스터(TRP)는 플래너 구조를 가질 수도 있다.
제1 절연층(10) 상에 활성화층(AL), 출력전극(OTE), 및 입력전극(IE)을 커버하는 제2 절연층(20)이 배치된다. 제2 절연층(20)은 평탄면을 제공한다. 제2 절연층(20)은 유기물을 포함할 수 있다.
제2 절연층(20) 상에 화소전극(PE)이 배치된다. 화소전극(PE)은 제2 절연층(20) 및 제2 절연층(20)을 관통하는 컨택홀(CH)을 통해 출력전극(OTE)에 연결된다. 제2 절연층(20) 상에 화소전극(PE)을 커버하는 배향막(30)이 배치될 수 있다.
제2 기판(DS2)의 일면 상에 컬러필터층(CF)이 배치된다. 컬러필터층(CF) 의 일면에 공통전극(CE)이 배치된다. 공통전극(CE)에는 공통 전압이 인가된다. 공통 전압과 화소 전압과 다른 값을 갖는다. 공통전극(CE)의 일면에 공통전극(CE)을 커버하는 배향막(미도시)이 배치될 수 있다. 컬러필터층(CF)과 공통전극(CE) 사이에 또 다른 절연층이 배치될 수 있다.
액정층(LCL)을 사이에 두고 배치된 화소전극(PE)과 공통전극(CE)은 액정 커패시터(Clc)를 형성한다. 또한, 제1 절연층(10) 및 제2 절연층(20)을 사이에 두고 배치된 화소전극(PE)과 스토리지 라인(STL)의 일부분은 스토리지 커패시터(Cst)를 형성한다. 스토리지 라인(STL)은 화소 전압과 다른 값의 스토리지 전압을 수신한다. 스토리지 전압은 공통 전압과 동일한 값을 가질 수 있다.
한편, 도 5에 도시된 화소(PX)의 단면은 하나의 예시에 불과하다. 도 5에 도시된 것과 달리, 컬러필터층(CF) 및 공통전극(CE) 중 적어도 어느 하나는 제1 기판(DS1) 상에 배치될 수 있다. 본 발명의 다른 실시예에 따른 표시패널은 VA(Vertical Alignment)모드, PVA(Patterned Vertical Alignment) 모드, IPS(in-plane switching) 모드 또는 FFS(fringe-field switching) 모드, PLS(Plane to Line Switching) 모드 등의 화소를 포함할 수 있다.
도 6은 도 1에 도시된 신호제어부(200), 전원부(700), 및 메모리부(800)간의 관계를 구체적으로 도시한 블록도이다. 도 7은 전원부(700)의 출력부들(740) 중 어느 하나의 등가회로도를 예시적으로 도시한 것이다. 도 8은 도 7의 전류제어부(7425)의 등가회로를 예시적으로 도시한 것이다. 도 9a, 도 9b, 및 도 9c는 영상 데이터 신호(R`G`B`)의 프레임 레이트에 따른 제1 코어 전압(TVDD1)의 변화를 예시적으로 도시한 것이다.
신호제어부(200)는 수신부(210), 영상신호변환부(220), 전력제어부(230), 제1 인터페이스(240), 및 제1 레지스터(250)를 포함할 수 있다.
전원부(700)는 제2 인터페이스(710), 제2 레지스터(720), 보상부(730), 및 출력부들(740)을 포함할 수 있다. 출력부들(740)은 감마전압원(AVDD)을 출력하는 제1 출력부(741), 게이트 온 전압(VON)을 출력하는 제2 출력부(742), 제1 코어전압(TVDD1)을 출력하는 제3 출력부(743), 제2 코어전압(TVDD2)을 출력하는 제4 출력부(744), 및 게이트 오프 전압(VOFF)을 출력하는 제5 출력부(745)를 포함할 수 있다. 출력부들(740) 중 일부는 부스트 컨버터(boost converter)이고, 다른 일부는 벅 컨버터(buck converter)일 수 있다. 예를들어, 제1 출력부(741) 및 제2 출력부(742)는 부스트 컨버터이고, 제3 출력부(743) 및 제4 출력부(744)는 벅 컨버터 일 수 있다. 제5 출력부(745)는 벅 컨버터 또는 네거티브 챠지 펌프(Negative Charge Pump)일 수 있다.
제2 출력부(742)가 출력하는 게이트 온 전압(VON)은 제1 출력부(741)에서 출력되는 감마전압원(AVDD)을 승압하여 생성될 수 있다.
본 발명의 일 실시예에서, 제4 출력부(744)가 출력하는 제2 코어전압(TVDD2)는 데이터 구동부를 구동하기 위한 구동전압으로 이용될 수 있다.
본 발명의 일 실시예에서, 제1 인터페이스(240) 및 제2 인터페이스(710)는 I2C 인터페이스 또는 TTL 인터페이스 일 수 있으나, 이에 제한되는 것은 아니다.
도 7을 참조하면, 출력부들(740) 중 적어도 어느 하나는 DC-DC 컨버터(7410) 및 피드백 회로(7420)를 포함할 수 있다.
DC-DC 컨버터(7410)는 입력전압(VIN)을 승압하거나 감압하여 출력전압(VOUT)을 생성할 수 있다. 예를들어, 제1 출력부(741) 및 제2 출력부(742)의 DC-DC 컨버터(7410)는 입력전압(VIN)을 승압하여 출력전압(VOUT)을 생성하고, 제3 출력부(743) 및 제4 출력부(744)의 DC-DC 컨버터(7410)는 입력전압(VIN)을 감압하여 출력전압(VOUT)을 생성할 수 있다.
피드백 회로(7420)는 DC-DC 컨버터(7410)의 출력전압(VOUT)을 모니터링하여, 일정하게 유지할 수 있다.
피드백 회로(7420)는 제1 저항(7421), 제2 저항(7422), 제1 비교기(7423), 제2 비교기(7424), 전류제어부(7425), 및 PWM 제어부(7426)를 포함할 수 있다.
제1 저항(7421)의 저항값 및 제2 저항(7422)의 저항값의 비율에 따라 출력전압(VOUT)은 분배되고, 제1 비교기(7423)는 상기 분배된 출력전압(VOUT)과 제1 기준전압(Vref1)을 비교하여, 출력신호를 전류제어부(7425)에 제공한다.
전류제어부(7425)는 제1 비교기(7423)의 출력신호의 전류를 조절 전류하여 제2 비교기(7424)에 제공할 수 있다. 도 8을 참조하면, 전류제어부(7425)의 일단은 제1 비교기(7423) 및 제2 비교기(7424) 사이의 노드에 연결되고, 타단이 전지전압에 연결될 수 있다. 전류제어부(7425)는 가변저항(VR) 및 커패시터(CP)를 포함할 수 있다. 전류제어부(7425)는 가변저항(VR)의 저항값을 조절하여, 제1 비교기(7423)에서 출력되는 전류의 크기를 조절할 수 있다. 구체적으로, 가변저항(VR)의 저항값이 작아지는 경우, 제1 비교기(7423)에서 출력되는 전류의 크기는 커진수 있다. 단, 이에 제한되는 것은 아니고, 전류제어부(7425)를 구성하는 구성요소들은 변경될 수 있다.
제2 비교기(7424)는 전류제어부(7425)의 출력신호 및 제2 기준전압(Vref2)을 인가받아 PWM 제어부(7426)에 출력신호를 제공할 수 있다. 본 발명의 일 실시예에서, 전류제어부(7425)의 출력신호는 직류 전압을 가질 수 있고, 제2 기준전압(Vref2) 및 제2 비교기(7424)의 출력신호는 펄스파일 수 있다.
PWM 제어부(7426)는 제2 비교기(7424)의 출력신호가 갖는 펄스를 제어할 수 있다. 예를들어, PWM 제어부(7426)는 입력되는 펄스파의 펄스폭 또는 주파수 등을 변경하여 출력할 수 있다.
DC-DC 컨버터(7410)는 PWM 제어부(7426)의 출력신호를 인가받아, 출력전압(VOUT)의 레벨을 변경하거나, 유지할 수 있다.
이하에서, 도 6을 참조하여 신호제어부(200), 메모리부(800), 및 전원부(700)의 관계를 좀더 구체적으로 설명한다.
수신부(210)는 외부의 장치로부터 영상 데이터 신호(RGB)를 수신한다. 수신부(210)가 수신하는 영상 데이터 신호(RGB)의 프레임 레이트(Frame Rate)는 변할 수 있다. 예를들어, 영상 데이터 신호(RGB)의 프레임 레이트(Frame Rate)는 30Hz 내지 140Hz 사이에서 변경될 수 있으나, 이에 제한되는 것은 아니다.
영상신호변환부(220)는 수신부(210)가 수신한 영상 데이터 신호(RGB)를 가공하여 변환된 영상 데이터 신호(R`G`B`)를 생성할 수 있다.
제1 인터페이스(240)는 메모리부(800)에 데이터를 로딩하여, 제1 레지스터(250)에 로딩한 데이터를 제공한다. 이에 따라, 제1 레지스터(250)에는 메모리부(800)에 저장된 데이터들 중 적어도 일부가 로딩되어 있다.
메모리부(800)로부터 제1 레지스터(250)로 로딩되는 데이터들은 영상 데이터 신호(R`G`B`)의 프레임 레이트에 따른 전원부(700)의 출력전압들(AVDD, VON, VOFF, TVDD1, TVDD2)의 변화 또는 출력부들(740) 내부의 전기적 신호들의 변화에 대응하는 정보를 포함하는 룩업 테이블일 수 있다. 상기 룩업 테이블에 대한 내용은 뒤에서 좀 더 자세히 설명한다.
전력제어부(230)는 주파수 검출부(231) 및 동작 제어부(232)를 포함할 수 있다.
주파수 검출부(231)는 수신부(210)가 수신한 영상 데이터 신호(RGB)의 프레임 레이트(주파수)를 검출할 수 있다. 주파수 검출부(231)는 검출한 프레임 레이트에 대응하는 신호를 동작 제어부(232)에 제공할 수 있다.
동작 제어부(232)는 제1 레지스터(250)에 로딩되어 있는 데이터들 중 주파수 검출부(231)가 검출한 영상 데이터 신호(R`G`B`)의 프레임 레이트에 대응하는 데이터를 토대로, 제어신호를 생성한다. 동작 제어부(232)에서 생성된 제어신호는 제1 인터페이스(240)를 통해서, 전원부(700)의 제2 인터페이스(710)에 제공될 수 있다. 상기 제2 인터페이스(710)가 수신한 제어신호는 제2 레지스터(720)에 저장되고, 보상부(730)는 제2 레지스터(720)에 저장된 제어신호에 대응하는 신호들을 출력부들(740)에 제공한다. 구체적으로, 보상부(730)는 출력부들(740)의 피드백 회로(7420) 또는 DC-DC 컨버터(7410)를 제어할 수 있다. 즉, 전원부(700)는 동작 제어부(232)가 출력한 제어신호를 토대로 출력 전압들(AVDD, VON, VOFF, TVDD1, TVDD2) 또는 출력부들(740) 내부의 전기적 신호들을 제어할 수 있다.
예를들어, 제1 레지스터(250)에 로딩된 룩업 테이블은 아래의 표 1과 대응되는 정보를 포함 수 있다.
프레임 레이트(Hz) 출력부들(740)의 출력전압 (V)
AVDD VON TVDD1 TVDD2 VOFF
0초과~50이하 16.80 30.00 1.20 1.80 -5.60
50이상~80미만 17.00 30.00 1.20 1.80 -5.60
80이상~110미만 17.20 32.00 1.22 1.82 -5.70
110이상~140미만 17.40 34.00 1.24 1.84 -5.80
140이상~ 17.60 36.00 1.26 1.86 -5.90
표 1은 영상 데이터 신호(R`G`B`)의 프레임 레이트에 따른 출력부들(740)의 출력전압들(AVDD, VON, VOFF, TVDD1, TVDD2)의 값을 예시적으로 나타낸 것이다. 표 1을 참조하면, 영상 데이터 신호(R`G`B`)의 프레임 레이트가 변하는 경우, 출력부들(740)의 출력 전압들(AVDD, VON, VOFF, TVDD1, TVDD2)이 변할 수 있다. 구체적으로, 영상 데이터 신호(R`G`B`)의 프레임 레이트가 증가하면, 출력부들(740)의 출력 전압들(AVDD, VON, VOFF, TVDD1, TVDD2)도 증가된다.
단, 표 1의 데이터들은 예시적인 것이며, 표시패널(DP)의 사이즈 또는 해상도 등에 따라 표 1의 데이터들은 변경될 수 있다.
도 9a, 도 9b, 및 도 9c를 참조하면, 표 1과 같이 전압을 변경하였을 때, 얻을 수 있는 효과에 대해서 알 수 있다. 도 9a 내지 도 9c에서는 신호제어부(200)가 정상적으로 구동되기 위한 제1 코어전압(TVDD1)의 범위가 1.15V 내지 1.3V라고 가정하였다.
도 9a를 참조하면, 영상 데이터 신호(R`G`B`)의 프레임 레이트가 60Hz 정도 일 때, 제1 코어전압(TVDD1)의 레벨은 1.2V 일 수 있다. 이 경우, 리플 전압(Ripple voltage)이 발생하더라도, 제1 코어전압(TVDD1)의 레벨은 1.15V 내지 1.3V 일 수 있다.
도 9b 및 도 9c를 참조하면, 영상 데이터 신호(R`G`B`)의 프레임 레이트가 90Hz 또는 120Hz 정도가 되면, 리플 전압의 레벨은 커지게 된다. 따라서, 제1 코어전압(TVDD1)의 레벨이 1.2V를 유지하는 경우에는 리플 전압의 영향에 따라 제1 코어전압(TVDD1)의 레벨이 정상구동 범위를 벗어나게 된다. 도 9b에 도시된 본 발명의 일 실시예와 같이 프레임 레이트가 90Hz 일 때 제1 코어전압(TVDD1)을 1.22V로 변경하고, 프레임 레이트가 120Hz 일 때 제1 코어전압(TVDD1)을 1.24V로 변경한다면, 리플 전압이 발생하는 경우에도 제1 코어전압(TVDD1)의 레벨은 정상구동 범위 내에 있을 수 있다.
또한, 프레임 레이트가 증가할수록 표시패널(DP)의 로드(load)가 증가하게 되고, 이에 따라 출력부(740)의 출력전압들(AVDD, VON, VOFF, TVDD1, TVDD2)이 작아지는 전압 드롭(Voltage drop)이 발생할 수 있다. 따라서, 표 1과 같이 전압을 임의로 증가시켜 주어서, 이와 같은 전압 드롭에 따라 표시품질이 저하되는 것을 방지할 수 있다.
도 9a 내지 도 9c는 제1 코어전압(TVDD1)을 기준으로 설명하였으나, 이에 제한되지 않으며, 이와 같은 내용은 감마전압원(AVDD), 게이트 온 저압(VON), 게이트 오프 전압(VOFF), 및 제2 코어전압(TVDD2)에 적용될 수 있다.
본 발명의 일 실시예에서, 제1 레지스터(250)에 로딩된 룩업 테이블은 아래의 표 2와 대응되는 정보를 포함 수 있다.
프레임 레이트(Hz) 전류제어부(7425)의 출력전류(mA)
AVDD VON TVDD1 TVDD2 VOFF
0초과~50이하 0.18 0.08 0.08 0.04 0.04
50이상~80미만 0.20 0.10 0.10 0.05 0.05
80이상~110미만 0.24 0.12 0.12 0.06 0.06
110이상~140미만 0.26 0.14 0.14 0.07 0.07
140이상~ 0.28 0.16 0.16 0.08 0.08
표 2는 영상 데이터 신호(R`G`B`)의 프레임 레이트에 따른 전류제어부(7425)의 출력전류의 값을 예시적으로 나타낸 것이다. 표 2를 참조하면, 영상 데이터 신호(R`G`B`)의 프레임 레이트가 변하는 경우, 전류제어부(7425)의 출력전류가 변할 수 있다. 구체적으로, 영상 데이터 신호(R`G`B`)의 프레임 레이트가 증가하면, 전류제어부(7425)의 출력전류도 증가된다.
영상 데이터 신호(R`G`B`)의 프레임 레이트가 증가하면, 리플 전압이 커지게 되는데, 전류제어부(7425)의 출력전류도 증가하면 피드백 회로(7420)가 전압 변동에 빠르게 반응할 수 있다.
또한, 표시장치(DD) 내부에서 발생하는 크로스토크(Crosstalk) 현상을 감소시킬 수 있다.
단, 표 2의 데이터들은 예시적인 것이며, 표시패널(DP)의 사이즈 또는 해상도 등에 따라 표 2의 데이터들은 변경될 수 있다.
본 발명의 일 실시예에서, 제1 레지스터(250)에 로딩된 룩업 테이블은 아래의 표 3과 대응되는 정보를 포함 수 있다.
프레임 레이트(Hz) PWM 제어부(7426)에서 출력되는 신호의 주파수(kHz)
AVDD VON TVDD1 TVDD2 VOFF
0초과~50이하 600 600 600 600 600
50이상~80미만 600 600 600 600 600
80이상~110미만 800 600 800 600 600
110이상~140미만 1000 800 1000 800 800
140이상~ 1200 1000 1200 1000 1000
표 3은 영상 데이터 신호(R`G`B`)의 프레임 레이트에 따른 PWM 제어부(7426)에서 출력되는 신호의 주파수를 예시적으로 나타낸 것이다. 표 3을 참조하면, 영상 데이터 신호(R`G`B`)의 프레임 레이트가 변하는 경우, PWM 제어부(7426)에서 출력되는 신호의 주파수가 변할 수 있다. 구체적으로, 영상 데이터 신호(R`G`B`)의 프레임 레이트가 증가하면, PWM 제어부(7426)에서 출력되는 신호의 주파수도 증가된다.
영상 데이터 신호(R`G`B`)의 프레임 레이트가 증가하면, 리플 전압이 커지게 되는데, PWM 제어부(7426)에서 출력되는 신호의 주파수가 증가하면 리플 전압의 크기를 줄일 수 있다.
또한, 표시장치(DD) 내부에서 발생하는 전자 방해 잡음(EMI, Electro Magnetic Interference)을 방지할 수 있다.
단, 표 3의 데이터들은 예시적인 것이며, 표시패널(DP)의 사이즈 또는 해상도 등에 따라 표 3의 데이터들은 변경될 수 있다.
본 발명의 일 실시예에서, 제1 레지스터(250)에 로딩된 룩업 테이블은 아래의 표 4와 대응되는 정보를 포함 수 있다.
프레임 레이트(Hz) PWM 제어부(7426)에서 출력되는 신호의 스킵 세팅
AVDD VON TVDD1 TVDD2 VOFF
0초과~50이하 세팅 2 세팅 3 세팅 3 세팅 3 세팅 3
50이상~80미만 세팅 2 세팅 3 세팅 2 세팅 3 세팅 3
80이상~110미만 세팅 1 세팅 2 세팅 1 세팅 2 세팅 2
110이상~140미만 세팅 1 세팅 2 세팅 1 세팅 2 세팅 2
140이상~ 세팅 1 세팅 1 세팅 1 세팅 2 세팅 1
표 4는 영상 데이터 신호(R`G`B`)의 프레임 레이트에 따른 PWM 제어부(7426)에서 출력되는 신호의 펄스들 중 일부가 스킵되는 세팅들을 예시적으로 나타낸 것이다.
도 10a는 세팅 1에 대응되는 파형을 도시한 것이고, 도 10b는 세팅 2에 대응되는 파형을 도시한 것이며, 도 10c는 세팅 3에 대응되는 파형을 도시한 것이다.
도 10a를 참조하면, 세팅 1의 파형은 PWM 제어부(7426)에서 출력되는 신호의 펄스들이 스킵되지 않는 것을 나타낸다. 도 10b를 참조하면, 세팅 2의 파형은 PWM 제어부(7426)에서 출력되는 신호의 펄스들 중 1/2이 스킵되는 것을 나타낸다. 도 10c를 참조하면, 세팅 3의 파형은 PWM 제어부(7426)에서 출력되는 신호의 펄스들 중 3/4가 스킵되는 것을 나타낸다.
표 3, 도 10a 내지 도 10c을 참조하면, 영상 데이터 신호(R`G`B`)의 프레임 레이트가 변하는 경우, PWM 제어부(7426)에서 출력되는 신호의 펄스들이 스킵되는 비율이 변한다. 구체적으로, 영상 데이터 신호(R`G`B`)의 프레임 레이트가 증가하면, PWM 제어부(7426)에서 출력되는 신호의 펄스들이 스킵되는 비율도 증가된다.
영상 데이터 신호(R`G`B`)의 프레임 레이트가 증가하면, 리플 전압이 커지게 되는데, PWM 제어부(7426)에서 출력되는 신호의 펄스들을 많이 스킵할 수록 리플 전압의 크기를 줄일 수 있다.
또한, 표시장치(DD) 내부에서 발생하는 전자 방해 잡음(EMI, Electro Magnetic Interference)을 방지할 수 있다.
단, 표 4의 데이터들 및 도 10a 내지 도 10c의 파형은 예시적인 것이며, 표시패널(DP)의 사이즈 또는 해상도 등에 따라 표 4의 데이터들 및 도 10a 내지 도 10c의 파형은 변경될 수 있다.
실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시 예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
10: 표시장치 100: 표시패널
200: 신호제어부 300: 게이트 구동부
400: 데이터 구동부 500: 감마전압 발생부
600: 공통전압 생성부 700: 전원부
800: 메모리부 210: 수신부
220: 영상신호변환부 230: 전력제어부
240: 제1 인터페이스 250: 제1 레지스터
710: 제2 인터페이스 720: 제2 레지스터
730: 보상부 740: 출력부

Claims (20)

  1. 복수의 데이터들을 저장하는 메모리부;
    외부에서 영상데이터를 수신하는 수신부, 상기 메모리부에 저장된 상기 복수의 데이터들을 읽어오는 제1 레지스터부, 및 전력제어부를 포함하며, 상기 전력제어부는 상기 수신된 영상데이터의 주파수를 검출하는 주파수 검출부 및 상기 제1 레지스터부가 읽어온 상기 복수의 데이터들 중 상기 검출된 주파수에 대응하는 데이터들에 근거하여 제어신호를 출력하는 동작제어부를 포함하는 신호제어부; 및
    상기 제어신호에 대응하여 복수의 전압들을 출력하는 복수의 출력부들을 포함하는 전력관리부를 포함하고, 상기 복수의 출력부들 중 적어도 어느 하나는,
    출력 전압을 출력하는 DC-DC 컨버터; 및
    상기 DC-DC 컨버터의 출력을 제어하고, 상기 출력 전압을 제1 기준 전압과 비교하는 제1 비교기, 상기 제1 비교기의 출력과 제2 기준 전압을 비교하는 제2 비교기, 및 상기 제2 비교기의 출력 및 상기 제어신호에 근거해서 펄스 신호를 출력하는 PWM 제어부를 포함하는 피드백 회로를 포함하며,
    상기 제어신호에 대응하여 상기 DC-DC 컨버터의 출력전압이 변경되고,
    상기 검출된 주파수가 높을수록 상기 PWM 제어부가 출력하는 상기 펄스 신호의 주파수가 커지는 표시장치.
  2. 제1 항에 있어서,
    상기 검출된 주파수가 클수록 상기 DC-DC 컨버터의 상기 출력전압이 커지는 표시장치.
  3. 제2 항에 있어서,
    상기 검출된 주파수가 클수록 상기 제1 비교기 및 상기 제2 비교기 사이의 전류가 증가하는 표시장치.
  4. 삭제
  5. 제1 항에 있어서,
    상기 피드백 회로는 일단이 상기 제1 비교기 및 상기 제2 비교기 사이의 노드에 연결되고 타단이 접지전압에 연결되는 전류 제어부를 더 포함하고, 상기 전류 제어부는 가변저항 및 커패시터를 포함하는 표시장치.
  6. 제5 항에 있어서,
    상기 검출된 주파수에 대응하여 상기 가변저항의 저항값이 변하는 표시장치.
  7. 제6 항에 있어서,
    상기 가변저항의 상기 저항값이 작아지면, 상기 전류 제어부에서 출력되는 전류의 크기가 커지는 표시장치.
  8. 제1 항에 있어서,
    상기 PWM 제어부가 출력하는 신호들은 복수의 펄스파들을 포함하며,
    상기 검출된 주파수에 대응하여 상기 복수의 펄스파들 중 일부는 스킵되는 표시장치.
  9. 제8 항에 있어서,
    상기 검출된 주파수가 작을수록 상기 복수의 펄스파들 중 소정의 시간동안 스킵되는 펄스파들의 개수가 증가하는 표시장치.
  10. 제9 항에 있어서,
    상기 검출된 주파수가 변할 때, 상기 복수의 펄스파들 각각의 펄스폭은 일정한 표시장치.
  11. 제1 항에 있어서,
    표시패널, 게이트 구동부, 데이터 구동부, 및 감마전압발생부를 더 포함하고,
    상기 복수의 출력부들은,
    입력된 기준 전압을 승압하여 상기 감마전압발생부에 감마전압원을 제공하는 제1 출력부;
    상기 감마전압원을 승압하여 상기 게이트 구동부에 게이트-온 전압을 제공하는 제2 출력부;
    입력된 기준 전압을 감압하여 상기 신호제어부에 코어 전압을 제공하는 제3 출력부;
    입력된 기준 전압을 감압하여 상기 데이터 구동부에 구동 전압을 제공하는 제4 출력부; 및
    입력된 기준 전압을 감압하여 상기 게이트 구동부에 게이트-오프 전압을 제공하는 제5 출력부를 포함하는 표시장치.
  12. 제11 항에 있어서,
    상기 제1 출력부 및 상기 제2 출력부는 각각 부스트 컨버터이고, 상기 제3 출력부 및 상기 제4 출력부는 각각 벅 컨버터이며, 상기 제5 출력부는 네거티브 챠지 펌프인 표시장치.
  13. 제12 항에 있어서,
    상기 감마전압원의 전압은 16V 이상 18V 이하이고, 상기 게이트-온 전압은 28V 이상 38V 이하이며, 상기 코어 전압은 1V 이상 2V 이하이고, 상기 구동 전압은 1V 이상 2V 이하이며, 상기 게이트-오프 전압은 -7V 이상 -5V 이하인 표시장치.
  14. 복수의 데이터들을 저장하는 메모리부;
    외부에서 인가되는 영상 데이터 신호의 프레임 레이트를 검출하고, 상기 복수의 데이터들 중 상기 검출된 프레임 레이트에 대응되는 데이터들을 선별하며, 상기 선별된 데이터들에 대응되는 제어신호를 출력하는 신호 제어부; 및
    상기 제어신호에 대응하여 출력전압이 결정되는 DC-DC 컨버터 및 상기 제어신호에 대응하여 내부에 흐르는 전류 및 출력하는 신호의 주파수가 결정되는 피드백 회로를 포함하는 출력부를 포함하는 전력관리부를 포함하되,
    상기 피드백 회로는 제1 비교기, 상기 제1 비교기의 출력을 수신하는 제2 비교기, 및 상기 제1 비교기의 상기 출력의 전류값을 제어하는 전류 제어부를 포함하는 표시장치.
  15. 삭제
  16. 제14 항에 있어서,
    상기 전류 제어부는 가변 저항 및 커패시터를 포함하며, 상기 검출된 프레임 레이트에 대응하여 상기 가변 저항의 저항값이 결정되는 표시장치.
  17. 제14 항에 있어서,
    상기 피드백 회로가 출력하는 신호들은 복수의 펄스파들을 포함하며,
    상기 검출된 프레임 레이트에 대응하여 상기 복수의 펄스파들 중 일부는 스킵되는 표시장치.
  18. 제17 항에 있어서,
    상기 검출된 프레임 레이트가 작을수록 상기 복수의 펄스파들 중 스킵되는 펄스파들의 개수가 증가하는 표시장치.
  19. 제14 항에 있어서,
    표시패널, 게이트 구동부, 데이터 구동부, 및 감마전압발생부를 더 포함하고,
    상기 복수의 출력부들은,
    상기 감마전압발생부에 감마전압원을 제공하는 제1 출력부;
    상기 게이트 구동부에 게이트-온 전압을 제공하는 제2 출력부;
    상기 신호 제어부에 코어 전압을 제공하는 제3 출력부;
    상기 데이터 구동부에 구동 전압을 제공하는 제4 출력부; 및
    상기 게이트 구동부에 게이트-오프 전압을 제공하는 제5 출력부를 포함하는 표시장치.
  20. 제19 항에 있어서,
    상기 제1 출력부 및 상기 제2 출력부는 각각 부스트 컨버터이고, 상기 제3 출력부 및 상기 제4 출력부는 각각 벅 컨버터이며, 상기 제5 출력부는 네거티브 챠지 펌프인 표시장치.
KR1020180002399A 2018-01-08 2018-01-08 표시장치 KR102518628B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180002399A KR102518628B1 (ko) 2018-01-08 2018-01-08 표시장치
US16/241,774 US10896655B2 (en) 2018-01-08 2019-01-07 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180002399A KR102518628B1 (ko) 2018-01-08 2018-01-08 표시장치

Publications (2)

Publication Number Publication Date
KR20190085200A KR20190085200A (ko) 2019-07-18
KR102518628B1 true KR102518628B1 (ko) 2023-04-10

Family

ID=67139124

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180002399A KR102518628B1 (ko) 2018-01-08 2018-01-08 표시장치

Country Status (2)

Country Link
US (1) US10896655B2 (ko)
KR (1) KR102518628B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109389924B (zh) * 2017-08-07 2020-08-18 京东方科技集团股份有限公司 一种用于显示面板的驱动电路、其驱动方法及显示面板
KR20210008708A (ko) 2019-07-15 2021-01-25 엘지전자 주식회사 냉장고 및 냉장고의 제어방법
KR20220084316A (ko) * 2019-12-19 2022-06-21 엘지전자 주식회사 디스플레이 장치 및 직류 전압 공급 방법
WO2022030758A1 (ko) 2020-08-04 2022-02-10 삼성전자 주식회사 디스플레이 다중 구동 방법 및 이를 지원하는 전자 장치
US11893927B2 (en) 2020-09-17 2024-02-06 Samsung Display Co., Ltd. Display device and method of driving the same
KR20220037554A (ko) 2020-09-17 2022-03-25 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN113140184B (zh) * 2021-04-19 2022-05-03 武汉华星光电半导体显示技术有限公司 一种显示面板驱动方法及显示面板

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03146992A (ja) * 1989-11-02 1991-06-21 Hitachi Ltd 液晶表示装置
JP3611293B2 (ja) * 1999-02-24 2005-01-19 キヤノン株式会社 電子線装置及び画像形成装置
JP3750548B2 (ja) * 2001-03-19 2006-03-01 セイコーエプソン株式会社 液晶表示装置、液晶表示装置の駆動方法、液晶表示装置の駆動回路および電子機器
JP3605107B2 (ja) * 2001-08-28 2004-12-22 株式会社ヒューネット Ｔｆｔディスプレイ装置用コントローラ
US20060232501A1 (en) * 2004-11-29 2006-10-19 William Weiss Method and apparatus for implementing a pulse skip method of controlling light intensity
KR20070109532A (ko) * 2006-05-11 2007-11-15 삼성전자주식회사 백라이트와 백라이트 구동 방법 및 이를 포함한액정표시장치
KR100836438B1 (ko) * 2007-02-05 2008-06-09 삼성에스디아이 주식회사 유기 전계 발광표시장치 및 그 구동방법
KR101472076B1 (ko) * 2008-08-12 2014-12-15 삼성디스플레이 주식회사 액정 표시 장치
TWI397047B (zh) * 2008-08-13 2013-05-21 Chunghwa Picture Tubes Ltd 驅動裝置、驅動方法及使用其之液晶顯示器
KR102143040B1 (ko) * 2009-10-16 2020-08-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 이를 구비한 전자 장치
JP5338622B2 (ja) * 2009-11-04 2013-11-13 セイコーエプソン株式会社 電気泳動表示装置の駆動方法、電気泳動表示装置、及び電子機器
KR101560238B1 (ko) 2010-02-08 2015-10-14 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 구동방법
KR101793284B1 (ko) 2011-06-30 2017-11-03 엘지디스플레이 주식회사 표시장치 및 그 구동방법
JP2013048694A (ja) * 2011-08-30 2013-03-14 Olympus Corp 内視鏡装置
KR101928498B1 (ko) * 2012-04-06 2018-12-13 삼성전자주식회사 클록기반 소프트 스타트 회로 및 전력관리 집적회로소자
KR102372098B1 (ko) * 2014-10-30 2022-03-11 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR102260431B1 (ko) * 2014-12-18 2021-06-04 삼성디스플레이 주식회사 표시장치
KR20160149454A (ko) 2015-06-18 2016-12-28 현대모비스 주식회사 인터리브 방식 다상 dc-dc 컨버터
KR102385627B1 (ko) * 2015-06-30 2022-04-12 엘지디스플레이 주식회사 전원공급부와 이를 이용한 표시장치 및 이의 구동방법
KR102285407B1 (ko) 2015-10-20 2021-08-03 에스케이하이닉스 주식회사 다중 출력 dc-dc 컨버터 시스템
US9916799B1 (en) * 2015-10-20 2018-03-13 Iml International Adaptive VCOM level generator
KR20170049735A (ko) 2015-10-28 2017-05-11 삼성디스플레이 주식회사 표시 장치
KR102637488B1 (ko) 2016-05-18 2024-02-20 삼성디스플레이 주식회사 전원 공급 장치 및 이를 갖는 표시장치
CN105788554B (zh) * 2016-05-20 2019-02-12 武汉华星光电技术有限公司 显示屏驱动器、显示屏及终端
US10650727B2 (en) * 2016-10-04 2020-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
US10638022B2 (en) * 2018-09-07 2020-04-28 Tribune Broadcasting Company, Llc Multi-panel display

Also Published As

Publication number Publication date
US20190213971A1 (en) 2019-07-11
US10896655B2 (en) 2021-01-19
KR20190085200A (ko) 2019-07-18

Similar Documents

Publication Publication Date Title
KR102518628B1 (ko) 표시장치
US8248398B2 (en) Device and method for driving liquid crystal display device
US10482839B2 (en) Liquid crystal display apparatus with reduced horizontal crosstalk
US7342561B2 (en) Driving method and drive control circuit of liquid crystal display device, and liquid crystal display device including the same
TWI395175B (zh) 產生類比驅動電壓及共同電極電壓之裝置及用以控制該類比驅動電壓及該共同電極電壓之方法
KR101282189B1 (ko) 전압발생회로 및 이를 갖는 표시장치
US9240138B2 (en) Organic light emitting diode display device and method for driving the same
KR102637488B1 (ko) 전원 공급 장치 및 이를 갖는 표시장치
US20210134239A1 (en) Gamma voltage generating circuit, driver circuit and display device
US11422612B2 (en) Display device with reduced power consumption
EP3125229A1 (en) Gamma reference voltage generator and display device having the same
KR102050850B1 (ko) 표시 패널의 구동 방법 및 이를 수행하는 표시 장치
US20070146355A1 (en) Driver and display device including the same
CN102053412B (zh) 液晶显示器
JP2004170980A (ja) Ｓｔｎ液晶表示装置の駆動回路
US9589527B2 (en) Display device including driving circuit to prevent vibration noise
KR102595135B1 (ko) 표시 장치 및 이의 제어 방법
US20090021230A1 (en) Driving device and dislay device including the same
JP4837525B2 (ja) 表示装置
US7551171B2 (en) Voltage supply circuit, voltage supply method, electro-optical device, and electronic apparatus
KR20180013152A (ko) 표시장치
US20140049526A1 (en) Driving circuit and display apparatus having the same
KR20150145641A (ko) 액정표시장치
KR101594061B1 (ko) 온도 특성 보상을 위한 구동전압 생성회로 및 이를 구비한 액정표시장치
KR20080057931A (ko) 감마전압 생성장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant