Nothing Special   »   [go: up one dir, main page]

KR102495930B1 - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR102495930B1
KR102495930B1 KR1020170116309A KR20170116309A KR102495930B1 KR 102495930 B1 KR102495930 B1 KR 102495930B1 KR 1020170116309 A KR1020170116309 A KR 1020170116309A KR 20170116309 A KR20170116309 A KR 20170116309A KR 102495930 B1 KR102495930 B1 KR 102495930B1
Authority
KR
South Korea
Prior art keywords
light emitting
forming
emitting element
layer
hole
Prior art date
Application number
KR1020170116309A
Other languages
English (en)
Other versions
KR20190029837A (ko
Inventor
김히나
박상진
류용환
최태혁
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020170116309A priority Critical patent/KR102495930B1/ko
Priority to US15/867,803 priority patent/US10529789B2/en
Publication of KR20190029837A publication Critical patent/KR20190029837A/ko
Application granted granted Critical
Publication of KR102495930B1 publication Critical patent/KR102495930B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/125—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/128—Active-matrix OLED [AMOLED] displays comprising two independent displays, e.g. for emitting information from two major sides of the display
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치 및 표시 장치의 제조 방법이 제공된다. 상기 표시 장치는 일면과 타면을 갖는 지지 기판, 상기 지지 기판의 상기 일면 상에 배치되고, 제어 전극, 입력 전극, 제1 출력 전극, 제2 출력 전극 및 액티브층을 포함하는 박막 트랜지스터, 상기 지지 기판의 상기 일면 상에 배치되고, 상기 박막 트랜지스터의 상기 제1 출력 전극과 전기적으로 연결된 제1 발광 소자, 및 상기 지지 기판의 상기 타면 상에 배치되고, 상기 박막 트랜지스터의 상기 제2 출력 전극과 전기적으로 연결된 제2 발광 소자를 포함한다.

Description

표시 장치 및 그 제조 방법{DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 장치 및 표시 장치의 제조 방법에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 점차 커지고 있다. 이에 부응하여 유기 발광 표시 장치, 액정 표시 장치 등과 같은 다양한 표시 장치가 개발되고 있다. 그 중 유기 발광 표시 장치는 자발광형 소자인 유기 발광 소자를 포함한다. 유기 발광 소자는 대향하는 두 개의 전극 및 그 사이에 개재된 유기 발광층을 포함할 수 있다. 두 개의 전극으로부터 제공된 전자와 정공은 유기 발광층에서 재결합하여 엑시톤을 생성하고, 생성된 액시톤이 여기 상태에서 기저 상태로 변화하며 광이 방출될 수 있다.
유기 발광 표시 장치는 화소 별로 제어되는 유기 발광 소자를 포함하기 때문에 소비 전력이 낮고 경량의 박형으로 구성할 수 있을 뿐만 아니라 넓은 시야각, 높은 휘도와 콘트라스트 및 빠른 응답 속도 등의 특성을 가져 차세대 표시 장치로 주목을 받고 있다.
최근 표시 장치의 적용예들이 다양화됨에 따라 표시 장치의 전면과 배면에서 동시에 영상을 표시할 수 있는 양면형 표시 장치의 개발이 요구된다. 이러한 양면형 표시 장치는 태블릿, 노트북 등의 포터블 전자 기기 또는 디지털 정보 디스플레이(digital information display, DID)와 같은 불특정 다수에게 정보를 제공하는 표시 장치에 적용될 수 있다.
양면형 표시 장치를 구현하기 위한 한 가지 방법으로, 일반적인 일방향 표시 장치 두 개를 결합시켜 양면에서 영상을 표시하도록 구성하는 방법을 예시할 수 있다. 그러나 일방향 표시 장치 두 개를 결합시킬 경우 표시 장치의 두께가 증가할 뿐만 아니라 일측 표시 영역과 타측 표시 영역을 구동시키기 위한 구동 소자가 각각 요구되어 소비 전력이 증가하고 구성이 복잡해지는 문제가 있다.
이에 본 발명이 해결하고자 하는 과제는 얇은 두께를 가지고 소비 전력의 증가를 최소화하면서도 우수한 표시 품질을 갖는 양면형 표시 장치를 제공하는 것이다.
또, 본 발명이 해결하고자 하는 다른 과제는 얇은 두께를 가지고 소비 전력의 증가를 최소화하면서도 우수한 표시 품질을 갖는 양면형 표시 장치의 제조 방법을 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 표시 장치는 일면과 타면을 갖는 지지 기판, 상기 지지 기판의 상기 일면 상에 배치되고, 제어 전극, 입력 전극, 제1 출력 전극, 제2 출력 전극 및 액티브층을 포함하는 박막 트랜지스터, 상기 지지 기판의 상기 일면 상에 배치되고, 상기 박막 트랜지스터의 상기 제1 출력 전극과 전기적으로 연결된 제1 발광 소자, 및 상기 지지 기판의 상기 타면 상에 배치되고, 상기 박막 트랜지스터의 상기 제2 출력 전극과 전기적으로 연결된 제2 발광 소자를 포함한다.
상기 제1 출력 전극 및 상기 제2 출력 전극은 모두 상기 액티브층의 소스 영역과 전기적으로 연결될 수 있다.
상기 제1 발광 소자는, 상기 제1 출력 전극과 전기적으로 연결된 제1 애노드, 상기 제1 애노드와 이격 대향하는 제1 캐소드, 및 상기 제1 애노드와 상기 제1 캐소드 사이에 개재된 제1 유기 발광층을 포함하고, 상기 제2 발광 소자는, 상기 제2 출력 전극과 전기적으로 연결된 제2 애노드, 상기 제2 애노드와 이격 대향하는 제2 캐소드, 및 상기 제2 애노드와 상기 제2 캐소드 사이에 개재되며 상기 제1 유기 발광층과 동일한 색의 광을 방출하는 제2 유기 발광층을 포함할 수 있다.
또, 상기 제1 유기 발광층과 상기 제2 유기 발광층은 부분적으로 중첩할 수 있다.
상기 제1 캐소드와 상기 지지 기판은 상기 제1 애노드를 사이에 두고 이격 배치되고, 상기 제2 캐소드와 상기 지지 기판은 상기 제2 애노드를 사이에 두고 이격 배치될 수 있다.
또, 상기 박막 트랜지스터에 입력 신호가 인가되는 경우, 상기 제1 출력 전극과 상기 제2 출력 전극을 통해 흐르는 전류의 양은 서로 실질적으로 동일할 수 있다.
상기 표시 장치는 상기 지지 기판과 상기 액티브층 사이에 배치된 배리어층, 상기 액티브층과 상기 제어 전극 사이에 배치되어 상기 액티브층과 상기 제어 전극을 서로 절연시키는 게이트 절연막, 및 상기 제어 전극과 상기 제1 발광 소자 사이에 배치되는 층간 절연막을 더 포함하되, 상기 제1 출력 전극은 상기 층간 절연막 및 상기 게이트 절연막을 관통하는 제1 관통홀을 통해 상기 액티브층의 소스 영역의 일면과 접촉하고, 상기 제2 출력 전극은 상기 지지 기판 및 상기 배리어층을 관통하는 제2 관통홀을 통해 상기 액티브층의 상기 소스 영역의 타면과 접촉할 수 있다.
또, 상기 지지 기판을 관통하는 상기 제2 관통홀은 평면상 원 형상이고, 상기 지지 기판의 상기 타면 측으로부터 상기 일면 측을 향해 테이퍼진 형상일 수 있다.
또, 상기 제1 출력 전극과 상기 제2 출력 전극은 부분적으로 중첩할 수 있다.
또한, 상기 표시 장치는 상기 층간 절연막과 상기 제1 발광 소자 사이에 배치된 제1 평탄화층, 상기 제1 발광 소자 상에 배치되어 상기 제1 발광 소자를 봉지하는 제1 봉지 부재, 상기 지지 기판과 상기 제2 발광 소자 사이에 배치된 제2 평탄화층, 및 상기 제2 발광 소자 상에 배치되어 상기 제2 발광 소자를 봉지하는 제2 봉지 부재를 더 포함할 수 있다.
상기 지지 기판의 상기 타면 상에 직접 배치된 두께 조절층을 더 포함하되, 상기 제2 관통홀은 상기 두께 조절층을 관통할 수 있다.
상기 표시 장치는, 상기 지지 기판의 상기 일면 측에 형성되는 제1 표시 영역으로서, 제1 색을 표시하는 제1 화소 및 상기 제1 색과 상이한 제2 색을 표시하는 제2 화소를 포함하는 제1 표시 영역, 및 상기 지지 기판의 상기 타면 측에 형성되는 제2 표시 영역으로서, 상기 제1 색을 표시하는 제3 화소 및 상기 제2 색을 표시하는 제4 화소를 포함하는 제2 표시 영역을 갖는 양면형 표시 장치이고, 상기 제1 발광 소자는 상기 제1 표시 영역의 상기 제1 화소를 정의하고, 상기 제2 발광 소자는 상기 제2 표시 영역의 상기 제3 화소를 정의할 수 있다.
또, 상기 지지 기판의 상기 일면 상에 배치되고, 상기 제1 표시 영역의 상기 제2 화소를 정의하는 제3 발광 소자를 더 포함하되, 상기 제2 발광 소자와 상기 제3 발광 소자는 부분적으로 중첩할 수 있다.
상기 표시 장치는 상기 지지 기판의 상기 일면 상에 배치되고, 상기 제1 표시 영역의 상기 제2 화소를 정의하는 제3 발광 소자, 상기 제1 발광 소자 상에 배치된 제1 색 변환 패턴, 및 상기 제3 발광 소자 상에 배치된 제2 색 변환 패턴을 더 포함하되, 상기 제1 발광 소자와 상기 제3 발광 소자는 서로 동일한 색의 광을 방출할 수 있다.
상기 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 표시 장치는 액티브층의 채널 영역을 통해 흐르는 전류의 양을 제어하도록 구성된 박막 트랜지스터, 상기 박막 트랜지스터의 제1 출력 단자와 전기적으로 연결된 제1 발광 소자, 및 상기 박막 트랜지스터의 제2 출력 단자와 전기적으로 연결된 제2 발광 소자를 포함하되, 상기 제1 발광 소자와 상기 제2 발광 소자는 서로 다른 방향을 향해 광을 방출한다.
상기 다른 과제를 해결하기 위한 본 발명의 일 실시예에 따른 표시 장치의 제조 방법은 지지 기판, 상기 지지 기판 상에 배치된 액티브층, 및 상기 액티브층 상에 배치된 층간 절연막을 준비하는 단계, 상기 액티브층의 일면을 부분적으로 노출하는 제1 관통홀을 형성하는 단계, 상기 액티브층의 타면을 부분적으로 노출하는 제2 관통홀을 형성하는 단계, 상기 제1 관통홀을 통해 상기 액티브층과 전기적으로 연결된 제1 발광 소자를 형성하는 단계, 및 상기 제2 관통홀을 통해 상기 액티브층과 전기적으로 연결된 제2 발광 소자를 형성하는 단계를 포함한다.
상기 제1 관통홀을 형성하는 단계는, 상기 층간 절연막을 부분적으로 패터닝하여 상기 액티브층의 상기 일면을 노출시키는 단계이고, 상기 제2 관통홀을 형성하는 단계는, 레이저를 이용하여 상기 지지 기판을 관통하는 홀을 형성하여 상기 액티브층의 상기 타면을 노출시키는 단계일 수 있다.
또, 상기 제2 관통홀을 형성하는 단계는 상기 제1 관통홀을 형성하는 단계 전에 수행될 수 있다.
상기 표시 장치의 제조 방법은 상기 제1 관통홀을 형성하는 단계와 상기 제1 발광 소자를 형성하는 단계 사이에 상기 제1 관통홀에 삽입된 제1 출력 전극을 형성하는 단계, 및 상기 제2 관통홀을 형성하는 단계와 상기 제2 발광 소자를 형성하는 단계 사이에 상기 제2 관통홀에 삽입된 제2 출력 전극을 형성하는 단계를 더 포함하되, 상기 제1 발광 소자는 상기 제1 출력 전극을 개재하여 상기 액티브층과 전기적으로 연결되고, 상기 제2 발광 소자는 상기 제2 출력 전극을 개재하여 상기 액티브층과 전기적으로 연결될 수 있다.
또, 상기 표시 장치의 제조 방법은 상기 제1 관통홀에 삽입된 제1 출력 전극을 형성하는 단계, 상기 제2 관통홀에 삽입된 제2 출력 전극을 형성하는 단계, 상기 제1 출력 전극 상에 제1 평탄화층을 형성하는 단계, 및 상기 제2 출력 전극 상에 제2 평탄화층을 형성하는 단계를 더 포함하되, 상기 제1 관통홀을 형성하는 단계는 상기 제2 발광 소자를 형성하는 단계 전에 수행되고, 상기 제2 관통홀을 형성하는 단계는 상기 제1 발광 소자를 형성하는 단계 전에 수행되고, 상기 제1 출력 전극을 형성하는 단계는 상기 제2 평탄화층을 형성하는 단계 전에 수행되고, 상기 제2 출력 전극을 형성하는 단계는 상기 제1 평탄화층을 형성하는 단계 전에 수행되고, 상기 제1 평탄화층을 형성하는 단계는 상기 제2 발광 소자를 형성하는 단계 전에 수행되고, 상기 제2 평탄화층을 형성하는 단계는 상기 제1 발광 소자를 형성하는 단계 전에 수행될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 실시예에 따른 표시 장치는 하나의 구동 트랜지스터에 두 개의 발광 소자를 전기적으로 연결하여 구동함으로써 최소한의 소비 전력만으로 표시 장치의 전면과 배면에서 동시에 영상을 표시할 수 있다.
또, 표시 장치의 전면 영상 표시에 기여하는 발광 소자와 배면 영상 표시에 기여하는 발광 소자를 중첩 배치함으로써 해상도 저하 없이 양면형 표시 장치를 구현할 수 있다.
본 발명의 실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 사시도이다.
도 2는 도 1의 표시 장치의 배면 사시도이다.
도 3은 도 1의 표시 장치의 단면도이다.
도 4는 도 3의 표시 장치의 임의의 화소들에 대한 등가회로도이다.
도 5는 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다.
도 6 및 도 7은 각각 본 발명의 또 다른 실시예들에 따른 표시 장치의 단면도들이다.
도 8은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 나타낸 순서도이다.
도 9 내지 도 18은 도 8의 표시 장치의 제조 방법을 단계별로 나타낸 단면도들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 '위(on)'로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 '직접 위(directly on)'로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. '및/또는'는 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
공간적으로 상대적인 용어인 '아래(below)', '아래(beneath)', '하부(lower)', '위(above)', '상부(upper)' 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 '아래(below 또는 beneath)'로 기술된 소자는 다른 소자의 '위(above)'에 놓여질 수 있다. 따라서, 예시적인 용어인 '아래'는 아래와 위의 방향을 모두 포함할 수 있다.
본 명세서에서, 제1 방향(X)은 평면 내 임의의 일 방향을 의미하고, 제2 방향(Y)은 상기 평면 내에서 제1 방향(X)과 교차하는 방향을 의미하며, 제3 방향(Z)은 상기 평면과 수직한 방향을 의미한다.
이하, 첨부된 도면을 참고로 하여 본 발명의 실시예들에 대하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 사시도이다. 도 2는 도 1의 표시 장치의 배면 사시도이다.
도 1 및 도 2를 참조하면, 본 실시예에 따른 표시 장치(1)는 제1 표시 영역(DA1) 및 제2 표시 영역(DA2)을 포함하는 양면형 표시 장치일 수 있다. 제1 표시 영역(DA1) 및 제2 표시 영역(DA2)은 각각 복수의 화소를 포함하여 각 화소 별로 서로 다른 색을 표시함으로써 실질적인 영상 표시에 기여하는 영역이다. 본 명세서에서, '화소'는 평면 시점에서 색 표시를 위해 표시 영역이 구획되어 시청자에게 인식되는 단일 영역을 의미하며, 하나의 화소는 미리 정해진 하나의 기본색을 표현할 수 있다. 즉, 하나의 화소는 다른 화소와 서로 독립적인 색을 표현할 수 있는 표시 영역 기준에서의 최소 단위일 수 있다. 도면을 통해 나타내지 않았으나, 제1 표시 영역(DA1) 및 제2 표시 영역(DA2) 내의 복수의 화소들은 제1 방향(X) 및 제2 방향(Y)을 따라 배치되어 평면상 대략 매트릭스 배열될 수 있다.
제1 표시 영역(DA1)은 표시 장치(1)의 일면(도 1 기준 전면) 측에 형성되어 표시 장치(1)의 상기 일면을 바라보는 시청자에게 영상을 표시할 수 있다. 또, 제2 표시 영역(DA2)은 표시 장치(1)의 타면(도 1 기준 배면) 측에 형성되어 표시 장치(1)의 상기 배면을 바라보는 시청자에게 영상을 표시할 수 있다. 도 1 및 도 2는 제1 표시 영역(DA1)이 형성하는 제1 표시면과 제2 표시 영역(DA2)이 형성하는 제2 표시면이 서로 평행하고 서로 반대 방향을 향하는 경우를 예시하고 있으나, 본 발명이 이에 제한되는 것은 아니며, 상기 제1 표시면과 상기 제2 표시면은 서로 다른 방향을 향하되, 소정의 각도를 이룰 수도 있고, 제3 표시면을 더 포함할 수도 있다.
표시 장치(1)가 동작하는 경우에 제1 표시 영역(DA1)과 제2 표시 영역(DA2)은 동시에 영상을 표시할 수 있다. 예를 들어, 제1 표시 영역(DA1)에서 시인되는 영상과 제2 표시 영역(DA2)에서 시인되는 영상은 좌우가 반전된 것을 제외하고는 실질적으로 동일한 영상일 수 있다.
이하, 도 3 및 도 4를 더욱 참조하여 표시 장치(1)를 이루는 구성요소에 대하여 구체적으로 설명한다.
도 3은 도 1의 표시 장치의 단면도이다. 도 4는 도 3의 표시 장치의 임의의 화소들에 대한 등가회로도로서, 제1 발광 소자(OLED1)가 정의하는 제1 화소(PX1) 및 제2 발광 소자(OLED2)가 정의하는 제2 화소(PX2)에 대한 등가회로도이다.
도 1 내지 도 4를 참조하면, 표시 장치(1)는 지지 기판(100), 구동 소자층(200), 제1 발광 소자(OLED1) 및 제2 발광 소자(OLED2)를 포함하고, 제3 발광 소자(OLED3) 및 제4 발광 소자(OLED4)를 더 포함할 수 있다.
지지 기판(100)은 투명하거나 불투명한 절연 기판일 수 있다. 몇몇 실시예에서, 지지 기판(100)은 가요성을 가질 수 있다. 예를 들어, 지지 기판(100)은 글라스 재료, 석영 재료 등으로 이루어지거나, 또는 폴리이미드, 폴리카보네이트, 폴리에틸렌테레프탈레이트, 폴리아크릴레이트 등의 플라스틱 재료로 이루어질 수도 있다.
지지 기판(100)의 일면(도 3 기준 상면) 상에는 배리어층(105)이 배치될 수 있다. 배리어층(105)은 지지 기판(100)을 보호하고 수분 또는 공기 등의 불순물이 침투하는 것을 방지할 수 있다. 예를 들어, 배리어층(105)은 후술할 액티브층(A)을 제조하는 과정에서 지지 기판(100)이 손상되는 것을 방지할 수 있다. 배리어층(105)은 질화규소(SiNx), 산화규소(SiOx), 질화산화규소(SiNxOy) 또는 산화질화규소(SiOxNy) 등의 무기 재료로 이루어질 수 있다. 다른 실시예에서, 배리어층(105)은 생략될 수도 있다.
배리어층(105) 상에는 구동 트랜지스터(TR1) 및 복수의 절연층(210, 231, 232)을 포함하는 구동 소자층(200)이 배치될 수 있다. 단면도를 통해 표현하지 않았으나, 몇몇 실시예에서 구동 소자층(200)은 주사 신호선(SL), 데이터 신호선(DL), 구동 전압선(PL) 및 스위칭 트랜지스터(TR2) 등의 복수의 박막 트랜지스터들 등의 표시 장치(1)의 구동에 필요한 배선들, 전극들 및 트랜지스터들을 더 포함할 수 있다.
예시적인 실시예에서, 구동 트랜지스터(TR1)는 제어 전극인 게이트 전극(G), 입력 전극인 드레인 전극(D), 제1 출력 전극인 제1 소스 전극(S1), 제2 출력 전극인 제2 소스 전극(S2) 및 채널을 제공하는 액티브층(A)을 포함할 수 있다. 구동 트랜지스터(TR1)는 특정 화소 내의 발광 소자를 구동시키기 위한 전류 또는 전압을 제공할 수 있다. 예를 들어, 구동 트랜지스터(TR1)는 제어 전극인 게이트 전극(G)에 인가되는 신호에 따라 액티브층(A) 내 채널 영역(A1)을 통해 흐르는 전류의 양을 제어하도록 구성될 수 있다. 도 3은 구동 트랜지스터(TR1)의 게이트 전극(G)이 액티브층(A) 보다 상측에 위치하는 탑 게이트 방식의 박막 트랜지스터를 예시하고 있으나, 본 발명이 이에 제한되는 것은 아니다.
액티브층(A)은 배리어층(105) 상에 배치될 수 있다. 액티브층(A)은 반도체 재료를 포함하여 이루어질 수 있다. 예를 들어, 액티브층(A)은 다결정 실리콘 등을 포함하여 이루어질 수 있다. 다른 실시예에서, 액티브층(A)은 단결정 실리콘, 비정질 실리콘 등을 포함하거나, 또는 산화물 반도체 또는 실리콘 이외 다른 반도체 물질을 포함하여 이루어질 수도 있다.
액티브층(A)은 채널 영역(A1), 드레인 영역(A2) 및 소스 영역(A3)을 포함할 수 있다. 채널 영역(A1)은 제어 전극인 게이트 전극(G)에 인가되는 전압에 따라 전자 또는 정공이 이동할 수 있는 통로(채널)가 형성되는 영역일 수 있다. 즉, 드레인 영역(A2)을 통해 제공된 전자 또는 정공은 채널 영역(A1)을 통해 소스 영역(A3) 측으로 이동하거나, 또는 소스 영역(A3)을 통해 제공된 전자 또는 정공은 채널 영역(A1)을 통해 드레인 영역(A2) 측으로 이동할 수 있다.
드레인 영역(A2)과 소스 영역(A3)은 채널 영역(A1)을 사이에 두고 이격될 수 있다. 드레인 영역(A2)과 소스 영역(A3)은 각각 채널 영역(A1)에 비해 전기 전도도가 클 수 있다. 예를 들어, 드레인 영역(A2)과 소스 영역(A3)은 각각 플라즈마 처리 또는 이온 불순물 도핑에 의해 도체화될 수 있다. 드레인 영역(A2)은 후술할 입력 신호가 인가되는 드레인 전극(D)과 전기적으로 연결되고, 소스 영역(A3)은 후술할 제1 소스 전극(S1) 및 제2 소스 전극(S2)과 전기적으로 연결될 수 있다. 본 명세서에서, '전기적으로 연결됨'은 두 개의 도전성 소자가 직접 맞닿아 도통되는 경우 뿐만 아니라 두 개의 소자 사이에 도전성 소자가 개재되어 도통되거나, 하나 이상의 박막 트랜지스터 등의 스위칭 소자가 개재되어 필요에 따라 도통되는 경우 등을 포함하는 의미이다.
액티브층(A) 상에는 게이트 전극(G)이 배치될 수 있다. 게이트 전극(G)은 액티브층(A)의 채널 영역(A1)과 중첩하도록 배치될 수 있다. 게이트 전극(G)은 알루미늄(Al), 몰리브덴(Mo), 구리(Cu) 또는 이들의 합금을 포함하여 이루어질 수 있다. 게이트 전극(G)은 단일층으로 이루어지거나, 적층 구조로 이루어질 수도 있다. 게이트 전극(G)은 특정 화소의 온/오프를 제어하는 스위칭 트랜지스터(TR2)의 출력 전극과 전기적으로 연결될 수 있다. 도 4는 구동 트랜지스터(TR1)의 게이트 전극(G)이 스위칭 트랜지스터(TR2)의 출력 전극과 직접 연결된 경우를 예시하고 있으나, 다른 실시예에서 스위칭 트랜지스터(TR2)의 출력 전극으로부터 구동 트랜지스터(TR1)의 게이트 전극(G)에 이르는 경로 내에는 하나 이상의 박막 트랜지스터(미도시)가 더 개재될 수도 있다. 또, 스위칭 트랜지스터(TR2)의 제어 전극과 입력 전극은 각각 주사 신호선(SL) 및 데이터 신호선(DL)과 전기적으로 연결되며, 스위칭 트랜지스터(TR2)는 주사 신호선(SL)으로부터 제공된 제어 신호에 따라 온/오프될 수 있다.
액티브층(A)과 게이트 전극(G) 사이에는 게이트 절연막(210)이 개재되어 액티브층(A)과 게이트 전극(G)을 서로 절연시킬 수 있다. 게이트 절연막(210)은 질화규소, 산화규소, 질화산화규소 또는 산화질화규소 등의 무기 절연 재료로 이루어질 수 있다.
또, 게이트 전극(G) 상에는 층간 절연막(230)이 배치될 수 있다. 층간 절연막(230)은 게이트 전극(G)과 그 상부의 소자들을 서로 절연시킬 수 있다. 예시적인 실시예에서, 층간 절연막(230)은 제1 층간 절연막(231) 및 제2 층간 절연막(232)을 포함하는 적층 구조일 수 있다.
제1 층간 절연막(231)은 질화규소, 산화규소, 질화산화규소 또는 산화질화규소 등의 무기 절연 재료로 이루어질 수 있다. 제1 층간 절연막(231)은 게이트 전극(G) 상에 직접 배치되어 게이트 전극(G)을 커버할 수 있다. 또, 제2 층간 절연막(232)은 제1 층간 절연막(231) 상에 배치될 수 있다. 제2 층간 절연막(232)은 무기 절연 재료 또는 유기 절연 재료로 이루어질 수 있으나 본 발명이 이에 제한되는 것은 아니다.
몇몇 실시예에서, 제1 층간 절연막(231)과 제2 층간 절연막(232) 사이에는 커패시터 전극(270)이 배치될 수 있다. 커패시터 전극(270)은 게이트 전극(G)과 제3 방향(Z)으로 중첩하도록 배치되어 게이트 전극(G)과 함께 스토리지 커패시터(Cst)를 형성할 수 있다. 즉, 게이트 전극(G)과 커패시터 전극(270)은 각각 스토리지 커패시터(Cst)의 일측 전극과 타측 전극을 이룰 수 있다. 다만 본 발명이 이에 제한되는 것은 아니며, 다른 실시예에서 커패시터 전극(270)은 게이트 전극(G)과 중첩하지 않고, 게이트 전극(G)과 전기적으로 연결된 제2 커패시터 전극(미도시)과 중첩하도록 배치되어 스토리지 커패시터를 형성할 수도 있다. 커패시터 전극(270)은 알루미늄(Al), 몰리브덴(Mo), 구리(Cu) 또는 이들의 합금을 포함하여 이루어질 수 있다.
또, 게이트 절연막(210) 및 층간 절연막(230)에는 액티브층(A)의 일부가 노출되도록 관통홀이 형성될 수 있다. 예를 들어, 드레인 관통홀(DH)은 게이트 절연막(210) 및 층간 절연막(230)을 관통하여 액티브층(A)의 드레인 영역(A2)의 적어도 일부를 노출시킬 수 있다. 또, 제1 소스 관통홀(SH1)은 게이트 절연막(210) 및 층간 절연막(230)을 관통하여 액티브층(A)의 소스 영역(A3)의 일면(도 3 기준 상면)의 적어도 일부를 노출시킬 수 있다. 드레인 관통홀(DH) 및 제1 소스 관통홀(SH1)은 게이트 절연막(210)과 층간 절연막(230)을 부분적으로 패터닝하여 형성된 것일 수 있으나 본 발명이 이에 제한되는 것은 아니다.
층간 절연막(230) 상에는 드레인 전극(D) 및 제1 소스 전극(S1)이 배치될 수 있다. 드레인 전극(D)은 드레인 관통홀(DH) 내에 삽입되어 액티브층(A)의 드레인 영역(A2)과 전기적으로 연결될 수 있다. 예를 들어, 드레인 전극(D)은 액티브층(A)의 드레인 영역(A2)과 직접 맞닿을 수 있다. 또, 제1 소스 전극(S1)은 제1 소스 관통홀(SH1) 내에 삽입되어 액티브층(A)의 소스 영역(A3)과 전기적으로 연결될 수 있다. 예를 들어, 제1 소스 전극(S1)은 액티브층(A)의 소스 영역(A3)과 직접 맞닿을 수 있다. 드레인 전극(D)은 구동 전압선(PL)과 전기적으로 연결되고, 제1 소스 전극(S1)은 제1 발광 소자(OLED1)와 전기적으로 연결될 수 있다.
도 4는 구동 트랜지스터(TR1)의 드레인 전극(D)이 구동 전압선(PL)과 직접 연결되고, 제1 소스 전극(S1)이 제1 발광 소자(OLED1)와 직접 연결된 경우를 예시하고 있으나, 다른 실시예에서 구동 전압선(PL)으로부터 구동 트랜지스터(TR1)의 드레인 전극(D)에 이르는 경로 내, 또는 구동 트랜지스터(TR1)의 제1 소스 전극(S1)으로부터 제1 발광 소자(OLED1)에 이르는 경로 내에는 하나 이상의 박막 트랜지스터(미도시)가 더 개재될 수도 있다.
구동 소자층(200) 상에는 제1 평탄화층(251)이 배치될 수 있다. 제1 평탄화층(251)은 주사 신호선(SL), 데이터 신호선(DL), 구동 트랜지스터(TR1), 스위칭 트랜지스터(TR2) 등의 표시 장치(1)의 구동에 필요한 배선들, 전극들 및 트랜지스터들을 보호하거나, 및/또는 지지 기판(100)의 일면(도 3 기준 상면) 상에 적층된 구성요소들을 평탄화할 수 있다. 제1 평탄화층(251)은 단일층으로 이루어지거나, 또는 적층 구조로 이루어질 수 있다. 예를 들어, 제1 평탄화층(251)은 아크릴계 수지, 에폭시(epoxy)계 수지, 폴리이미드계 수지 또는 폴리에스테르(polyester)계 수지 등의 유기 재료 또는 무기 절연 재료를 포함하여 이루어질 수 있다.
제1 평탄화층(251) 상에는 제1 발광 소자(OLED1)가 배치될 수 있다. 제1 발광 소자(OLED1)는 서로 대향하는 제1 애노드(11)와 제1 캐소드(12) 및 제1 애노드(11)와 제2 캐소드(22) 사이에 배치되는 제1 유기 발광층(13)을 포함하는 유기 발광 소자일 수 있다. 제1 발광 소자(OLED1)는 제1 표시 영역(DA1)의 제1 화소(PX1)를 정의할 수 있다. 즉, 제1 발광 소자(OLED1)가 방출하는 광은 표시 장치(1)의 일면(도 1 기준 전면, 도 3 기준 상면)을 향하도록 방출되며, 제1 표시 영역(DA1) 내에서 제1 색(예컨대, 적색)을 표시하는 제1 화소(PX1)를 정의할 수 있다.
우선 제1 애노드(11)는 제1 평탄화층(251) 상에 배치될 수 있다. 제1 애노드(11)는 제1 평탄화층(251)을 관통하는 관통홀을 통해 제1 소스 전극(S1)과 전기적으로 연결될 수 있다. 제1 애노드(11)는 제1 캐소드(12)에 비해 상대적으로 일 함수가 클 수 있다. 제1 애노드(11)는 투명 전극이거나, 불투명 전극이거나, 또는 투명 전극과 불투명 전극의 적층 구조일 수 있다. 상기 투명 전극을 형성하는 재료의 예로는 인듐주석산화물(indium tin oxide, ITO), 인듐아연산화물(indium zinc oxide, IZO), 산화아연(zinc oxide), 산화인듐(indium oxide) 등을 들 수 있고, 상기 불투명 전극을 형성하는 재료의 예로는 리튬(Li), 알루미늄(Al), 마그네슘(Mg), 은(Ag), 니켈(Ni), 크롬(Cr) 등을 들 수 있다. 제1 애노드(11)는 제1 표시 영역(DA1) 내 각 화소마다 배치되어 서로 독립적인 구동 신호가 인가되는 화소 전극일 수 있다.
제1 캐소드(12)는 제1 애노드(11) 상에 배치될 수 있다. 예를 들어, 제1 캐소드(12)와 지지 기판(100)은 제1 애노드(11)를 사이에 두고 이격 배치될 수 있다. 제1 캐소드(12)는 제1 애노드(11)에 비해 상대적으로 일 함수가 작을 수 있다. 제1 캐소드(12)와 제1 애노드(11)는 제1 유기 발광층(13)을 사이에 두고 이격 배치되고, 제1 애노드(11)와 제1 캐소드(12)는 함께 제1 발광 소자(OLED1)를 구동시킬 수 있다. 제1 캐소드(12)는 제1 애노드(11)와 마찬가지로 투명 전극이거나, 불투명 전극이거나, 또는 투명 전극과 불투명 전극의 적층 구조일 수 있다. 제1 캐소드(12)는 화소(PX1, PX2)의 구분 없이 배치될 수 있다.
제1 유기 발광층(13)은 제1 애노드(11)와 제1 캐소드(12) 사이에 개재될 수 있다. 제1 유기 발광층(13)은 제1 애노드(11)와 제1 캐소드(12)로부터 전달되는 정공과 전자를 재결합시켜 광을 생성할 수 있다. 정공과 전자는 제1 유기 발광층(13)에서 재결합되어 엑시톤을 형성하고, 상기 엑시톤이 여기 상태로부터 기저 상태로 변화하며 광을 방출할 수 있다. 제1 발광 소자(OLED1)가 정의하는 제1 화소(PX1)가 적색을 표시하는 예시적인 실시예에서, 제1 유기 발광층(13)은 약 610nm 내지 650nm 범위에서 피크 파장을 갖는 적색 광을 인광 발광 또는 형광 발광할 수 있다. 도면으로 나타내지 않았으나, 제1 애노드(11)와 제1 유기 발광층(13) 사이 또는 제1 캐소드(12)와 제1 유기 발광층(13) 사이에는 정공 제어 영역(미도시), 전자 제어 영역(미도시), 정공 저지 영역(미도시) 또는 전자 저지 영역(미도시) 중 하나 이상이 더 개재될 수도 있다.
몇몇 실시예에서, 제1 애노드(11) 상에는 제1 화소 정의막(310)이 배치될 수 있다. 제1 화소 정의막(310)은 제1 표시 영역(DA1) 내의 각 화소(PX1, PX3)를 구분하는 역할을 할 수 있다. 제1 화소 정의막(310)은 제1 애노드(11)의 표면을 부분적으로 노출하는 개구를 갖도록 배치될 수 있다. 즉, 평면 시점에서 제1 화소 정의막(310)은 각 화소마다 배치된 애노드를 노출하는 개구를 가질 수 있다. 앞서 설명한 제1 유기 발광층(13) 및 제1 캐소드(12)는 제1 화소 정의막(310) 상에 배치될 수 있다. 제1 화소 정의막(310)은 폴리아크릴계 수지 또는 폴리이미드계 수지 등의 유기 재료를 포함하여 이루어질 수 있다.
제1 발광 소자(OLED1) 상에는 제1 봉지 부재(410)가 배치될 수 있다. 제1 봉지 부재(410)는 표시 장치(1)의 외부로부터 수분 또는 공기 등의 불순물이 침투하여 제1 발광 소자(OLED1)를 손상시키는 것을 방지할 수 있다. 즉, 제1 봉지 부재(410)는 제1 발광 소자(OLED1), 예를 들어, 제1 유기 발광층(13)을 봉지하도록 배치될 수 있다. 예시적인 실시예에서, 제1 봉지 부재(410)는 제1 봉지 기판(411) 및 제1 충전제(413)를 포함할 수 있다. 제1 봉지 기판(411)은 투명성을 갖는 기판일 수 있다. 예를 들어, 제1 봉지 기판(411)은 글라스 재료, 또는 석영 재료 등으로 이루어질 수 있다. 다른 실시예에서, 제1 봉지 기판(411)은 박막 금속 기판 등일 수도 있다. 제1 충전제(413)는 제1 발광 소자(OLED1)와 제1 봉지 기판(411) 사이의 이격 공간을 충진할 수 있다. 예를 들어, 제1 충전제(413)는 제1 봉지 기판(411)을 결합시키는 접착성 수지일 수 있다. 도 3은 제1 봉지 부재(410)가 제1 봉지 기판(411)을 포함하는 경우를 예시하고 있으나, 본 발명이 이에 제한되는 것은 아니며, 다른 실시예에서 제1 봉지 부재(410)는 무기 재료로 이루어진 층과 유기 재료로 이루어진 층이 교번적으로 적층된 박막 봉지 부재를 포함하거나, 또는 상기 박막 봉지 부재와 제1 봉지 기판(411)을 모두 포함할 수도 있다.
한편, 지지 기판(100) 및 배리어층(105)에는 액티브층(A)의 일부가 노출되도록 관통홀이 형성될 수 있다. 예를 들어, 제2 소스 관통홀(SH2)은 지지 기판(100) 및 배리어층(105)을 관통하여 액티브층(A)의 소스 영역(A3)의 타면(도 3 기준 하면)의 적어도 일부를 노출시킬 수 있다.
예시적인 실시예에서, 지지 기판(100) 및 배리어층(105)을 관통하는 제2 소스 관통홀(SH2)의 평면상 형상은 대략 원 형상일 수 있다. 또, 제2 소스 관통홀(SH2)은 지지 기판(100)의 타면(도 3 기준 하면) 측으로부터 상면(도 3 기준 상면) 측을 향해 테이퍼진 형상일 수 있다. 즉, 제2 소스 관통홀(SH2)은 지지 기판(100)의 상기 타면 측으로부터 상기 일면 측으로 갈수록 직경이 점차 감소할 수 있다. 제2 소스 관통홀(SH2)은 레이저를 이용하여 지지 기판(100)과 배리어층(105) 일부를 제거하여 형성된 것일 수 있으나 본 발명이 이에 제한되는 것은 아니다.
지지 기판(100)의 타면(도 3 기준 하면) 상에는 제2 소스 전극(S2)이 배치될 수 있다. 제2 소스 전극(S2)은 제2 소스 관통홀(SH2) 내에 삽입되어 액티브층(A)의 소스 영역(A3)과 전기적으로 연결될 수 있다. 예를 들어, 제2 소스 전극(S2)은 액티브층(A)의 소스 영역(A3)과 직접 맞닿을 수 있다. 제2 소스 전극(S2)은 제2 발광 소자(OLED2)와 전기적으로 연결될 수 있다. 또, 제2 소스 전극(S2)은 제1 소스 전극(S1)과 제3 방향(Z)으로 부분적으로 중첩할 수 있다.
도 4는 제2 소스 전극(S2)이 제2 발광 소자(OLED2)와 직접 연결된 경우를 예시하고 있으나, 다른 실시예에서 구동 트랜지스터(TR1)의 제2 소스 전극(S2)으로부터 제2 발광 소자(OLED2)에 이르는 경로 내에는 하나 이상의 박막 트랜지스터(미도시)가 더 개재될 수도 있다.
제2 소스 전극(S2) 상에는 제2 평탄화층(252)이 배치될 수 있다. 제2 평탄화층(252)은 지지 기판(100)의 상기 타면을 평탄화할 수 있다. 제2 평탄화층(252)은 단일층으로 이루어지거나, 또는 적층 구조로 이루어질 수 있다. 제2 평탄화층(252)은 제1 평탄화층(251)과 동일하거나 상이한 재료를 포함하여 이루어질 수 있다. 다른 실시예에서, 제2 평탄화층(252)은 생략될 수도 있다.
제2 평탄화층(252) 상에는 제2 발광 소자(OLED2)가 배치될 수 있다. 제2 발광 소자(OLED2)는 서로 대향하는 제2 애노드(21)와 제2 캐소드(22) 및 제2 애노드(21)와 제2 캐소드(22) 사이에 배치되는 제2 유기 발광층(23)을 포함하는 유기 발광 소자일 수 있다. 제2 발광 소자(OLED2)는 제2 표시 영역(DA2)의 제2 화소(PX2)를 정의할 수 있다. 즉, 제2 발광 소자(OLED2)가 방출하는 광은 표시 장치(1)의 타면(도 1 기준 배면, 도 3 기준 하면)을 향하도록 방출되며, 제2 표시 영역(DA2) 내에서 제1 색(예컨대, 적색)을 표시하는 제2 화소(PX2)를 정의할 수 있다. 다시 말해서, 제1 표시 영역(DA1)의 제1 화소(PX1)와 제2 표시 영역(DA2)의 제2 화소(PX2)는 서로 동일한 색을 표현하는 화소일 수 있다.
우선 제2 애노드(21)는 제2 평탄화층(252) 상에 배치될 수 있다. 제2 애노드(21)는 제2 평탄화층(252)을 관통하는 관통홀을 통해 제2 소스 전극(S2)과 전기적으로 연결될 수 있다. 제2 애노드(21)는 제1 애노드(11)와 동일한 구조 및/또는 재료로 이루어질 수 있다. 제2 애노드(21)는 제2 표시 영역(DA2) 내 각 화소마다 배치되어 서로 독립적인 구동 신호가 인가되는 화소 전극일 수 있다.
제2 캐소드(22)는 제2 애노드(21) 상에 배치될 수 있다. 예를 들어, 제2 캐소드(22)와 지지 기판(100)은 제2 애노드(21)를 사이에 두고 이격 배치될 수 있다. 제2 캐소드(22)는 제1 캐소드(12)와 동일한 구조 및/또는 재료로 이루어질 수 있다. 제2 캐소드(22)는 화소(PX2, PX4)의 구분 없이 배치될 수 있다.
제2 유기 발광층(23)은 제2 애노드(21)와 제2 캐소드(22) 사이에 개재될 수 있다. 제2 유기 발광층(23)은 제2 애노드(21)와 제2 캐소드(22)로부터 전달되는 정공과 전자를 재결합시켜 광을 생성할 수 있다.
예시적인 실시예에서, 제2 유기 발광층(23)은 제1 유기 발광층(13)과 동일한 색의 광을 방출할 수 있다. 예컨대, 제2 발광 소자(OLED2)가 정의하는 제2 화소(PX2)가 적색을 표시하는 예시적인 실시예에서, 제2 유기 발광층(23)은 약 610nm 내지 650nm 범위에서 피크 파장을 갖는 적색 광을 인광 발광 또는 형광 발광할 수 있다. 또, 제2 발광 소자(OLED2)는 제1 발광 소자(OLED1)와 부분적으로 중첩할 수 있다. 예를 들어, 제1 유기 발광층(13)과 제2 유기 발광층(23)은 제3 방향(Z)으로 부분적으로 중첩할 수 있다.
예시적인 실시예에서, 구동 트랜지스터(TR1)의 입력 전극인 드레인 전극(D)을 통해 입력 신호가 인가되는 경우, 제1 출력 전극인 제1 소스 전극(S1)과 제2 출력 전극인 제2 소스 전극(S2)을 통해 흐르는 전류의 양은 서로 실질적으로 동일할 수 있다. 즉, 구동 전압선(PL)으로부터 제공되어 채널 영역(A1)을 통해 흐르는 전류는 제1 발광 소자(OLED1)와 제2 발광 소자(OLED2) 양측에 실질적으로 동일하게 분배될 수 있다. 몇몇 실시예에서, 제1 캐소드(12)에 인가되는 전압(ELVSS1)과 제2 캐소드(22)에 인가되는 전압(ELVSS2)은 서로 동일하거나 상이할 수 있다.
본 실시예에 따른 표시 장치(1)는 전면측 제1 표시 영역(DA1)의 영상 표시에 기여하는 제1 발광 소자(OLED1)와 배면측 제2 표시 영역(DA2)의 영상 표시에 기여하는 제2 발광 소자(OLED2)를 포함하되, 제1 발광 소자(OLED1)와 제2 발광 소자(OLED2)는 서로 제3 방향(Z)으로 중첩 배치되고, 동일한 구동 트랜지스터(TR1)로부터 구동 신호를 제공받도록 구성될 수 있다. 하나의 구동 트랜지스터(TR1), 구체적으로 구동 트랜지스터(TR1)의 액티브층(A) 내 소스 영역(A3)과 전기적으로 연결됨으로써 하나의 입력 신호에 의해 제1 발광 소자(OLED1) 및 제2 발광 소자(OLED2)가 모두 제어될 수 있다.
복수의 발광 소자를 구동하기 위해 각 발광 소자별로 연결된 복수의 구동 트랜지스터를 필요로 하지 않기 때문에 표시 장치(1)의 구성을 단순화할 수 있고 소비 전력을 저감할 수 있으며, 구동 트랜지스터 등이 차지하는 면적을 최소화하여 해상도 저하를 방지할 수 있다. 뿐만 아니라, 하나의 입력 신호에 의해 전면측 제1 표시 영역(DA1) 내 제1 화소(PX1)의 제1 발광 소자(OLED1)와 배면측 제2 표시 영역(DA2) 내 제2 화소(PX2)가 동시에 제어될 수 있기 때문에 제1 표시 영역(DA1)이 표시하는 영상과 제2 표시 영역(DA2)이 표시하는 영상 간에 오차, 예컨대 시간 지연 등이 발생하지 않고 실질적으로 동일한 영상을 동시에 표현할 수 있다.
또, 별도의 반사 부재 등 없이, 제1 발광 소자(OLED1)가 방출하는 광과 제2 발광 소자(OLED2)가 방출하는 광이 각각 제1 표시 영역(DA1)과 제2 표시 영역(DA2)의 영상 표시에 기여하기 때문에 표시 장치(1)의 휘도, 콘트라스트 등의 표시 품질을 향상시킬 수 있다. 또한, 제1 발광 소자(OLED1)와 제2 발광 소자(OLED2)를 제3 방향(Z)으로 중첩 배치함으로써 해상도 저하 없이 양면형 표시 장치를 구현할 수 있다.
도면으로 나타내지 않았으나, 제2 애노드(21)와 제2 유기 발광층(23) 사이 또는 제2 캐소드(22)와 제2 유기 발광층(23) 사이에는 정공 제어 영역(미도시), 전자 제어 영역(미도시), 정공 저지 영역(미도시) 또는 전자 저지 영역(미도시) 중 하나 이상이 더 개재될 수도 있다.
몇몇 실시예에서, 제2 애노드(21) 상에는 제2 화소 정의막(320)이 배치될 수 있다. 제2 화소 정의막(320)은 제2 표시 영역(DA2) 내의 각 화소를 구분하는 역할을 할 수 있다. 제2 화소 정의막(320)은 제2 애노드(21)의 표면을 부분적으로 노출하는 개구를 갖도록 배치될 수 있다. 제2 화소 정의막(320)은 제1 화소 정의막(310)과 동일한 구조 및/또는 재료로 이루어질 수 있다.
제2 발광 소자(OLED2) 상에는 제2 봉지 부재(420)가 배치될 수 있다. 제2 봉지 부재(420)는 제1 봉지 부재(410)와 마찬가지로 표시 장치(1)의 외부로부터 수분 또는 공기 등의 불순물이 침투하여 제2 발광 소자(OLED2)를 손상시키는 것을 방지할 수 있다. 예시적인 실시예에서, 제2 봉지 부재(420)는 제2 봉지 기판(421) 및 제2 충전제(423)를 포함할 수 있다. 제2 봉지 기판(421) 및 제2 충전제(423)는 각각 제1 봉지 기판(411) 및 제1 충전제(413)와 동일하게 구성될 수 있다. 다른 실시예에서 제2 봉지 부재(420)는 무기 재료로 이루어진 층과 유기 재료로 이루어진 층이 교번적으로 적층된 박막 봉지 부재를 포함하거나, 또는 상기 박막 봉지 부재와 제2 봉지 기판(421)을 모두 포함할 수도 있다.
예시적인 실시예에서, 표시 장치(1)는 제3 발광 소자(OLED3) 및 제4 발광 소자(OLED4)를 더 포함할 수 있다.
제3 발광 소자(OLED3)는 제1 평탄화층(251) 상에 배치되어 제1 표시 영역(DA1)의 제3 화소(PX3)를 정의할 수 있다. 즉, 제3 발광 소자(OLED3)가 방출하는 광은 표시 장치(1)의 일면(도 1 기준 전면, 도 3 기준 상면)을 향하도록 방출되며, 제1 표시 영역(DA1) 내에서 제2 색(예컨대, 녹색)을 표시하는 제3 화소(PX3)를 정의할 수 있다. 다시 말해서, 제1 표시 영역(DA1)의 제3 화소(PX3)와 제1 표시 영역(DA1)의 제1 화소(PX1)는 서로 상이한 색을 표현하는 화소일 수 있다.
제3 발광 소자(OLED3)는 서로 대향하는 제3 애노드(31)와 제3 캐소드(32) 및 그 사이에 배치되는 제3 유기 발광층(33)을 포함하는 유기 발광 소자일 수 있다. 제3 유기 발광층(33)은 제3 애노드(31)와 제3 캐소드(32)로부터 전달되는 정공과 전자를 재결합시켜 광을 생성할 수 있다.
예시적인 실시예에서, 제3 유기 발광층(33)은 제1 유기 발광층(13)과 상이한 색의 광을 방출할 수 있다. 예컨대, 제3 발광 소자(OLED3)가 정의하는 제3 화소(PX3)가 녹색을 표시하는 예시적인 실시예에서, 제3 유기 발광층(33)은 약 510nm 내지 570nm 범위에서 피크 파장을 갖는 녹색 광을 인광 발광 또는 형광 발광할 수 있다. 다른 실시예에서, 제3 화소(PX3)는 청색을 표시하고, 제3 유기 발광층(33)은 약 430nm 내지 470nm 범위에서 피크 파장을 갖는 청색 광을 인광 발광 또는 형광 발광할 수도 있다.
또, 제4 발광 소자(OLED4)는 제2 평탄화층(252) 상에 배치되어 제2 표시 영역(DA2)의 제4 화소(PX4)를 정의할 수 있다. 즉, 제4 발광 소자(OLED4)가 방출하는 광은 표시 장치(1)의 타면(도 1 기준 배면, 도 3 기준 하면)을 향하도록 방출되며, 제2 표시 영역(DA2) 내에서 제2 색(예컨대, 녹색)을 표시하는 제4 화소(PX4)를 정의할 수 있다. 다시 말해서, 제1 표시 영역(DA1)의 제3 화소(PX3)와 제2 표시 영역(DA2)의 제4 화소(PX4)는 서로 동일한 색을 표현하는 화소일 수 있다.
제4 발광 소자(OLED4)는 서로 대향하는 제4 애노드(41)와 제4 캐소드(42) 및 그 사이에 배치되는 제4 유기 발광층(43)을 포함하는 유기 발광 소자일 수 있다. 제4 유기 발광층(43)은 제4 애노드(41)와 제4 캐소드(42)로부터 전달되는 정공과 전자를 재결합시켜 광을 생성할 수 있다.
예시적인 실시예에서, 제4 유기 발광층(43)은 제3 유기 발광층(33)과 동일한 색의 광을 방출할 수 있다. 예컨대, 제4 발광 소자(OLED4)가 정의하는 제4 화소(PX4)가 녹색을 표시하는 예시적인 실시예에서, 제4 유기 발광층(43)은 약 510nm 내지 570nm 범위에서 피크 파장을 갖는 녹색 광을 인광 발광 또는 형광 발광할 수 있다. 다른 실시예에서, 제4 화소(PX4)는 청색을 표시하고, 제4 유기 발광층(43)은 약 430nm 내지 470nm 범위에서 피크 파장을 갖는 청색 광을 인광 발광 또는 형광 발광할 수도 있다. 또, 제4 발광 소자(OLED4)는 제3 발광 소자(OLED3)와 부분적으로 중첩할 수 있다. 예를 들어, 제3 유기 발광층(33)과 제4 유기 발광층(43)은 제3 방향(Z)으로 부분적으로 중첩할 수 있다.
앞서 설명한 것과 같이, 본 실시예에 따른 표시 장치(1)는 하나의 입력 신호에 의해 제1 표시 영역(DA1)의 제1 발광 소자(OLED1) 및 제2 표시 영역(DA2)의 제2 발광 소자(OLED2)가 모두 제어될 수 있다. 이를 통해 제1 표시 영역(DA1) 측에서 표시 장치(1)를 바라보는 시청자와 제2 표시 영역(DA2) 측에서 표시 장치(1)를 바라보는 시청자에게 실질적으로 동일한 정보를 동시에 제공할 수 있다. 예를 들어, 제1 표시 영역(DA1)에서 표시되는 영상과 제2 표시 영역(DA2)에서 표시되는 영상은 좌우가 반전된 것을 제외하고는 시간 지연 등의 오차 없이 실질적으로 동일한 영상일 수 있다.
이하, 본 발명의 다른 실시예들에 따른 표시 장치에 대하여 설명한다. 다만, 앞서 설명한 일 실시예에 따른 표시 장치(1)와 동일한 구성에 대한 설명은 생략하며, 이는 첨부된 도면으로부터 본 기술분야에 속하는 통상의 기술자에게 명확히 이해될 수 있을 것이다.
도 5는 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다.
도 5를 참조하면, 본 실시예에 따른 표시 장치(2)는 지지 기판(100)과 제2 평탄화층(252) 사이에 배치된 두께 조절층(500)을 더 포함하는 점이 도 1 등의 실시예에 따른 표시 장치와 상이한 점이다.
예시적인 실시예에서, 지지 기판(100)의 타면(도 5 기준 하면) 상에는 두께 조절층(500)이 배치될 수 있다. 두께 조절층(500)은 지지 기판(100) 상에 직접 배치될 수 있다. 두께 조절층(500)은 유기 재료 또는 무기 절연 재료를 포함하여 소정의 두께를 가질 수 있다.
제2 소스 관통홀(SH2)은 지지 기판(100) 및 배리어층(105) 뿐만 아니라 두께 조절층(500)을 관통하여 형성될 수 있다. 예를 들어, 제2 소스 관통홀(SH2)은 두께 조절층(500), 지지 기판(100) 및 배리어층(105)을 관통하여 액티브층(A)의 소스 영역(A3)의 타면(도 5 기준 하면)의 적어도 일부를 노출시킬 수 있다. 제2 소스 관통홀(SH2)에는 제2 소스 전극(S2)이 삽입되어 액티브층(A)의 소스 영역(A3)과 전기적으로 연결될 수 있다.
본 실시예에 따른 표시 장치(2)는 두께 조절층(500)을 이용하여 제2 소스 전극(S2)이 삽입되는 제2 소스 관통홀(SH2)의 길이, 또는 깊이를 제어할 수 있다. 이를 통해 제1 소스 전극(S1)과 제2 소스 전극(S2)을 통해 흐르는 상대적인 전류의 양을 용이하게 제어할 수 있고, 제1 표시 영역에서 표시되는 영상과 제2 표시 영역에서 표시되는 영상의 휘도 등의 표시 품질을 균일하게 할 수 있다.
도 6은 본 발명의 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 6을 참조하면, 본 실시예에 따른 표시 장치(3)는 제1 애노드(11)의 연장 방향이 제2 애노드(21)의 연장 방향과 상이하고, 제3 애노드(31)의 연장 방향이 제4 애노드(41)의 연장 방향과 상이한 점이 도 1 등의 실시예에 따른 표시 장치와 상이한 점이다.
예시적인 실시예에서, 제1 애노드(11)와 제2 애노드(21)는 모두 액티브층(A)의 소스 영역(A3)과 전기적으로 연결되되, 서로 연장 방향이 상이할 수 있다. 예를 들어, 제1 발광 소자(OLED1)가 정의하는 제1 표시 영역(DA1)의 제1 화소(PX1)와 제2 발광 소자(OLED2)가 정의하는 제2 표시 영역(DA2)의 제2 화소(PX2)는 부분적으로 중첩하되, 부분적으로 중첩하지 않을 수 있다. 즉, 제2 표시 영역(DA2)의 제2 화소(PX2)의 위치는 평면상 시프트되어 제1 표시 영역(DA1)의 제1 화소(PX1)와 인접한 다른 화소와 부분적으로 중첩할 수 있다.
마찬가지로, 제3 애노드(31)와 제4 애노드(41)는 모두 액티브층(A)의 소스 영역(A3)과 전기적으로 연결되되, 서로 연장 방향이 상이할 수 있다. 예를 들어, 제3 발광 소자(OLED3)가 정의하는 제1 표시 영역(DA1)의 제3 화소(PX3)와 제4 발광 소자(OLED4)가 정의하는 제2 표시 영역(DA2)의 제4 화소(PX4)는 부분적으로 중첩하되, 부분적으로 중첩하지 않을 수 있다. 즉, 제2 표시 영역(DA2)의 제4 화소(PX4)의 위치는 평면상 시프트되어 제1 표시 영역(DA1)의 제1 화소(PX1)와 부분적으로 중첩할 수 있다.
비제한적인 일례로서, 제1 표시 영역(DA1)에서 제1 색(예컨대, 적색)을 표시하는 제1 화소(PX1)의 제1 발광 소자(OLED1)의 제1 애노드(11)는 제2 표시 영역(DA2)에서 상기 제1 색과 상이한 제2 색(예컨대, 녹색)을 표시하는 제4 화소(PX4)의 제4 발광 소자(OLED4)의 제4 애노드(41)와 부분적으로 중첩할 수 있다.
본 실시예에 따른 표시 장치(3)는 하나의 입력 신호에 의해 제1 표시 영역(DA1)의 제1 발광 소자(OLED1)와 제2 표시 영역(DA2)의 제2 발광 소자(OLED2)가 모두 제어되되, 제1 표시 영역(DA1) 내 복수의 화소들과 제2 표시 영역(DA2) 내 복수의 화소들은 서로 엇갈려 배치될 수 있다. 이를 통해 표시 장치(3)의 제1 표시 영역(DA1)이 형성하는 제1 표시면의 평면상 위치와 제2 표시 영역(DA2)이 형성하는 제2 표시면의 평면상 위치를 부분적으로 상이하게 할 수 있고 표시 장치(3)의 적용예를 더욱 다양하게 할 수 있다.
도 7은 본 발명의 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 7을 참조하면, 본 실시예에 따른 표시 장치(4)는 색 변환 패턴들을 더 포함하는 점이 도 1 등의 실시예에 따른 표시 장치와 상이한 점이다.
예시적인 실시예에서, 제1 발광 소자(OLED1'), 제2 발광 소자(OLED2'), 제3 발광 소자 및 제4 발광 소자(OLED4')는 서로 동일한 색의 광을 방출할 수 있다. 예를 들어, 제1 유기 발광층(14), 제2 유기 발광층(24), 제3 유기 발광층(34) 및 제4 유기 발광층(44)은 모두 약 430nm 내지 470nm 범위에서 피크 파장을 갖는 청색 광을 인광 발광 또는 형광 발광할 수도 있다. 제1 유기 발광층(14)과 제3 유기 발광층(34)은 물리적 경계 없이 일체로 형성되어 화소(PX1, PX3)의 구분 없이 배치될 수 있다. 또, 제2 유기 발광층(24)과 제4 유기 발광층(44)은 물리적 경계 없이 일체로 형성되어 화소(PX2, PX4)의 구분 없이 배치될 수 있으나, 본 발명이 이에 제한되는 것은 아니다.
제1 발광 소자(OLED1')의 일면(도 7 기준 상면) 상에는 제1 색 변환 패턴(710)이 배치되고, 제2 발광 소자(OLED2')의 타면(도 7 기준 하면) 상에는 제2 색 변환 패턴(720)이 배치될 수 있다. 또, 제3 발광 소자(OLED3')의 일면 상에는 제3 색 변환 패턴(730)이 배치되고, 제4 발광 소자(OLED4')의 타면 상에는 제4 색 변환 패턴(740)이 배치될 수 있다.
제1 색 변환 패턴(710)은 제1 표시 영역(DA1) 내 제1 화소(PX1)와 대응하는 위치에 배치되어 제1 발광 소자(OLED1')가 방출하는 광의 색을 변환할 수 있다. 또, 제2 색 변환 패턴(720)은 제2 표시 영역(DA2) 내 제2 화소(PX2)와 대응하는 위치에 배치되어 제2 발광 소자(OLED2')가 방출하는 광의 색을 변환할 수 있다. 마찬가지로, 제3 색 변환 패턴(730)은 제1 표시 영역(DA1) 내 제3 화소(PX3)와 대응하는 위치에 배치되어 제3 발광 소자(OLED3')가 방출하는 광의 색을 변환하고, 제4 색 변환 패턴(740)은 제2 표시 영역(DA2) 내 제4 화소(PX4)와 대응하는 위치에 배치되어 제4 발광 소자(OLED4')가 방출하는 광의 색을 변환할 수 있다.
예시적인 실시예에서, 제1 색 변환 패턴(710) 내지 제4 색 변환 패턴(740)은 각각 입사광의 피크 파장을 다른 특정 파장으로 변환 또는 시프트시키는 물질, 즉 파장 시프트 물질을 포함하여 이루어질 수 있다. 상기 파장 시프트 물질은 제1 발광 소자(OLED1') 내지 제4 발광 소자(OLED4')가 방출하는 광, 예컨대 청색 광을 흡수하여 다른 특정 파장 대역을 갖는 광을 방출할 수 있다. 상기 파장 시프트 물질의 예로는 양자점 물질 또는 형광체 물질 등을 들 수 있다. 예를 들어, 양자점 물질은 전자가 전도대에서 가전자대로 전이하면서 특정 색을 발광할 수 있다. 상기 양자점 물질은 코어-쉘 구조를 가질 수 있다. 상기 코어는 반도체 나노 결정 물질일 수 있다. 상기 양자점의 코어의 예로는 규소(Si)계 나노 결정, II-VI족계 화합물 나노 결정, III-V족계 화합물 나노 결정 등을 들 수 있으나 본 발명이 이에 제한되는 것은 아니다.
제1 표시 영역(DA1)의 제1 화소(PX1) 및 제2 표시 영역(DA2)의 제2 화소(PX2)가 적색을 표시하는 예시적인 실시예에서, 제1 색 변환 패턴(710) 및 제2 색 변환 패턴(720)은 입사광을 흡수하여 약 610nm 내지 650nm 범위에서 피크 파장을 갖는 적색 광을 방출할 수 있다. 이를 통해 제1 화소(PX1) 및 제2 화소(PX2)는 적색을 표시할 수 있다.
또, 제1 표시 영역(DA1)의 제3 화소(PX3) 및 제2 표시 영역(DA2)의 제4 화소(PX4)가 녹색을 표시하는 예시적인 실시예에서, 제3 색 변환 패턴(730) 및 제4 색 변환 패턴(740)은 입사광을 흡수하여 약 510nm 내지 570nm 범위에서 피크 파장을 갖는 녹색 광을 방출할 수 있다. 이를 통해 제3 화소(PX3) 및 제4 화소(PX4)는 녹색을 표시할 수 있다.
다른 실시예에서, 제1 색 변환 패턴(710) 내지 제4 색 변환 패턴(740)은 각각 입사광의 특정 파장 대역의 광은 투과시키고, 다른 특정 파장 대역의 광은 흡수하여 투과광의 일부 파장 대역만을 선택적으로 투과시키는 파장 대역 필터, 예컨대 컬러 필터일 수도 있다. 상기 컬러 필터는 안료 또는 염료 등의 색제를 포함하여 이루어질 수 있다. 예를 들어, 제1 색 변환 패턴(710) 및 제2 색 변환 패턴(720)은 적색 파장 대역의 광만을 선택적으로 투과시키는 적색 컬러 필터이고, 제3 색 변환 패턴(730) 및 제4 색 변환 패턴(740)은 녹색 파장 대역의 광만을 선택적으로 투과시키는 녹색 컬러 필터일 수 있다.
몇몇 실시예에서, 제1 표시 영역(DA1) 내 제1 화소(PX1)와 제3 화소(PX3)의 사이 및 제2 표시 영역(DA2) 내 제2 화소(PX2)와 제4 화소(PX4)의 사이에는 차광 부재(600)가 배치될 수 있다. 차광 부재(600)는 인접한 화소 간의 경계에 배치되어 광의 투과를 차단할 수 있다. 예를 들어, 차광 부재(600)는 평면상 대략 격자 형상으로 배치될 수 있다. 차광 부재(600)는 인접한 화소로 광이 침범하는 것을 차단하여 혼색 불량 등을 방지할 수 있다.
본 실시예에 따른 표시 장치(4)는 각 화소에 대응되는 위치에 입사광의 색을 변환시키는 색 변환 패턴들을 배치하여 색 표시를 구현할 수 있다. 이를 통해 제1 발광 소자(OLED1') 내지 제4 발광 소자(OLED4')가 모두 동일한 색을 갖는 광을 방출하더라도 우수한 색 재현성을 갖는 표시 장치(4)를 제공할 수 있다.
이하, 본 발명의 일 실시예에 따른 표시 장치의 제조 방법에 대하여 설명한다.
도 8은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 나타낸 순서도이다.
우선 도 8을 참조하면, 본 실시예에 따른 표시 장치의 제조 방법은 지지 기판 상에 액티브층을 형성하는 단계(S110), 액티브층 상에 층간 절연막을 형성하는 단계(S120), 복수의 관통홀들을 형성하는 단계(S130), 소스 전극들과 드레인 전극을 형성하는 단계(S140), 제1 평탄화층 및 제2 평탄화층을 형성하는 단계(S150), 발광 소자들을 형성하는 단계(S160) 및 제1 봉지 부재와 제2 봉지 부재를 형성하는 단계(S170)를 포함할 수 있다.
이하, 도 9 내지 도 18을 더욱 참조하여 각 단계에 대하여 더욱 상세하게 설명한다. 도 9 내지 도 18은 도 8의 표시 장치의 제조 방법을 단계별로 나타낸 단면도들이다.
우선 도 8 및 도 9를 참조하면, 지지 기판(100) 상에 배리어층(105)을 형성하고, 배리어층(105) 상에 액티브층(A)을 형성한다(S110).
예시적인 실시예에서, 액티브층(A)을 형성하는 단계(S110)는 배리어층(105) 상에 반도체 물질층을 형성하는 단계, 반도체 물질층을 패터닝하는 단계, 및 패터닝된 반도체 물질층의 일부에 플라즈마 처리 또는 이온 불순물을 도핑하여 드레인 영역(A2)과 소스 영역(A3)을 형성하는 단계를 포함할 수 있다.
지지 기판(100), 배리어층(105) 및 액티브층(A)에 대해서는 도 3 등과 함께 설명한 바 있으므로 중복되는 설명은 생략한다.
이어서 도 8 내지 도 10을 참조하면, 액티브층(A) 상에 게이트 절연막(210), 게이트 전극(G), 커패시터 전극(270) 및 층간 절연막(230)을 형성한다(S120). 예시적인 실시예에서, 층간 절연막(230)은 제1 층간 절연막(231) 및 제2 층간 절연막(232)을 포함하는 적층 구조일 수 있다. 게이트 절연막(210), 게이트 전극(G), 커패시터 전극(270) 및 층간 절연막(230)에 대해서는 도 3 등과 함께 설명한 바 있으므로 중복되는 설명은 생략한다.
이어서 도 8 내지 도 12를 참조하면, 드레인 관통홀(DH), 제1 소스 관통홀(SH1) 및 제2 소스 관통홀(SH2)을 형성한다(S130). 예시적인 실시예에서, 복수의 관통홀들을 형성하는 단계(S130)는 제2 소스 관통홀(SH2)을 형성하는 단계(S131) 및 드레인 관통홀(DH)과 제1 소스 관통홀(SH1)을 형성하는 단계(S132)를 포함할 수 있다.
제2 소스 관통홀(SH2)을 형성하는 단계(S131)는 지지 기판(100)의 타면(도 11 기준 상면) 측으로부터 제2 소스 관통홀(SH2)을 형성하는 단계일 수 있다.
예시적인 실시예에서, 제2 소스 관통홀(SH2)을 형성하는 단계(S131)는 공정 플레이트(P) 상에 층간 절연막(230)이 접하도록 배치하는 단계 및 레이저(L)를 이용하여 제2 소스 관통홀(SH2)을 형성하여 액티브층(A)의 소스 영역(A3)을 부분적으로 노출시키는 단계를 포함할 수 있다. 또, 레이저(L)를 이용하여 제2 소스 관통홀(SH2)을 형성하는 단계는 지지 기판(100)을 부분적으로 제거하는 단계 및 배리어층(105)을 부분적으로 제거하는 단계를 포함할 수 있다. 레이저(L)의 조사 부위에서 발생하는 에너지에 의해 지지 기판(100) 및 배리어층(105)에 홀이 형성될 수 있다.
레이저(L)는 피코초 레이저 또는 펨토초 레이저 등의 초단파장/극초단파장 펄스 레이저를 사용할 수 있으나 본 발명이 이에 제한되는 것은 아니다. 초단파장 또는 극초단파장을 갖는 레이저를 이용함으로써 의도치 않은 구성요소에 대한 손상 없이 지지 기판(100) 및 배리어층(105)만을 선택적으로 제거할 수 있고, 비접촉식 공정으로 약 5㎛ 이하의 직경을 갖는 미세 관통홀을 형성할 수 있다.
또, 드레인 관통홀(DH) 및 제1 소스 관통홀(SH1)을 형성하는 단계(S132)는 지지 기판(100)의 일면(도 12 기준 상면) 측으로부터 드레인 관통홀(DH) 및 제1 소스 관통홀(SH1)을 형성하는 단계일 수 있다.
예시적인 실시예에서, 드레인 관통홀(DH) 및 제1 소스 관통홀(SH1)을 형성하는 단계(S132)는 층간 절연막(230) 및 게이트 절연막(210)을 부분적으로 패터닝하여 액티브층(A)의 드레인 영역(A2)과 소스 영역(A3)을 부분적으로 노출시키는 단계를 포함할 수 있다. 드레인 관통홀(DH)과 제1 소스 관통홀(SH1)은 한번의 패터닝 공정을 통해 함께 형성될 수 있다.
본 실시예에 따른 표시 장치의 제조 방법은 상대적으로 안정한 표면 상태를 갖는 층간 절연막(230)을 형성한 후, 이를 공정 플레이트(P) 상에 배치하고 제2 소스 관통홀(SH2)을 드레인 관통홀(DH) 및 제1 소스 관통홀(SH1)에 비해 먼저 형성함으로써 별도의 캐리어 기판 없이도 내부 구성요소의 손상 내지는 오염을 방지하고 균일한 형상을 갖는 제2 소스 관통홀(SH2)을 안정적으로 형성할 수 있다.
이어서 도 8 내지 도 13을 참조하면, 드레인 관통홀(DH)에 삽입되어 액티브층(A)의 드레인 영역(A2)과 전기적으로 연결된 드레인 전극(D), 제1 소스 관통홀(SH1)에 삽입되어 액티브층(A)의 소스 영역(A3)의 일면(도 13 기준 상면)과 전기적으로 연결된 제1 소스 전극(S1) 및 제2 소스 관통홀(SH2)에 삽입되어 액티브층(A)의 소스 영역(A3)의 타면(도 13 기준 하면)과 전기적으로 연결된 제2 소스 전극(S2)을 형성한다(S140).
예시적인 실시예에서, 드레인 전극(D), 제1 소스 전극(S1) 및 제2 소스 전극(S2)을 형성하는 단계(S140)는 도전성 금속층을 형성하는 단계 및 도전성 금속층을 패터닝하는 단계를 포함할 수 있다. 예를 들어, 지지 기판(100)의 일면 측에 드레인 전극(D)과 제1 소스 전극(S1)을 형성한 후, 지지 기판(100)의 타면 측에 제2 소스 전극(S2)을 형성할 수 있다. 다만 본 발명이 이에 제한되는 것은 아니며, 다른 실시예에서 제2 소스 전극(S2)을 먼저 형성한 후 드레인 전극(D)과 제1 소스 전극(S1)을 형성할 수도 있다.
이어서 도 8 내지 도 14를 참조하면, 관통홀을 갖는 제1 평탄화층(251) 및 관통홀을 갖는 제2 평탄화층(252)을 형성한다(S150).
예시적인 실시예에서, 관통홀을 갖는 제1 평탄화층(251)을 형성하는 단계는 드레인 전극(D) 및 제1 소스 전극(S1) 상에 평탄화층을 형성하는 단계 및 상기 평탄화층을 부분적으로 패터닝하여 관통홀을 갖는 제1 평탄화층(251)을 형성하는 단계를 포함할 수 있다. 마찬가지로, 관통홀을 갖는 제2 평탄화층(252)을 형성하는 단계는 제2 소스 전극(S2) 상에 평탄화층을 형성하는 단계 및 상기 평탄화층을 부분적으로 패터닝하여 관통홀을 갖는 제2 평탄화층(252)을 형성하는 단계를 포함할 수 있다. 예를 들어, 지지 기판(100)의 일면(도 14 기준 상면) 측에 제1 평탄화층(251)을 형성한 후, 지지 기판(100)의 타면(도 14 기준 하면) 측에 제2 평탄화층(252)을 형성할 수 있다. 다른 실시예에서 제2 평탄화층(252)을 먼저 형성한 후 제1 평탄화층(251)을 형성할 수도 있다.
이어서 도 8 내지 도 17을 참조하면, 액티브층(A)과 전기적으로 연결된 제1 발광 소자(OLED1) 및 제2 발광 소자(OLED2)를 형성한다(S160). 제1 발광 소자(OLED1)는 제1 소스 전극(S1)을 개재하여 액티브층(A)과 전기적으로 연결되고, 제2 발광 소자(OLED2)는 제2 소스 전극(S2)을 개재하여 액티브층(A)과 전기적으로 연결될 수 있다.
예시적인 실시예에서, 제1 발광 소자(OLED1)와 제2 발광 소자(OLED2)를 형성하는 단계(S160)는 제1 애노드(11)와 제2 애노드(21)를 형성하는 단계(S161), 제1 유기 발광층(13)과 제2 유기 발광층(23)을 형성하는 단계(S162) 및 제1 캐소드(12)와 제2 캐소드(22)를 형성하는 단계(S163)를 포함할 수 있다. 이하, 도 15 내지 도 17을 참조하여 각 단계에 대하여 상세하게 설명한다.
우선 도 15를 참조하면, 제1 애노드(11), 제2 애노드(21), 제1 화소 정의막(310) 및 제2 화소 정의막(320)을 형성한다(S161). 본 단계(S161)는 제1 애노드(11)와 제2 애노드(21)를 형성하는 단계 및 제1 화소 정의막(310)과 제2 화소 정의막(320)을 형성하는 단계를 포함할 수 있다.
예시적인 실시예에서, 제1 애노드(11)를 형성하는 단계 및 제2 애노드(21)를 형성하는 단계는 도전성 금속층을 형성하는 단계 및 도전성 금속층을 패터닝하는 단계를 포함할 수 있다. 제1 애노드(11) 및 제2 애노드(21)는 각각 액티브층(A)의 소스 영역(A3)과 전기적으로 연결될 수 있다. 예를 들어, 지지 기판(100)의 일면(도 15 기준 상면) 측에 제1 애노드(11)를 형성한 후 지지 기판(100)의 타면(도 15 기준 하면) 측에 제2 애노드(21)를 형성할 수 있다. 다른 실시예에서 제2 애노드(21)를 먼저 형성한 후 제1 애노드(11)를 형성할 수도 있다.
또, 제1 화소 정의막(310)을 형성하는 단계 및 제2 화소 정의막(320)을 형성하는 단계는 유기 물질층을 형성하는 단계 및 유기 물질층을 패터닝하여 애노드를 부분적으로 노출하는 개구를 형성하는 단계를 포함할 수 있다. 예를 들어, 지지 기판(100)의 일면 측에 제1 화소 정의막(310)을 형성한 후 지지 기판(100)의 타면 측에 제2 화소 정의막(320)을 형성할 수 있다. 다른 실시예에서, 제2 화소 정의막(320)을 먼저 형성한 후 제1 화소 정의막(310)을 형성할 수도 있다.
다음으로 도 16을 참조하면, 제1 유기 발광층(13) 및 제2 유기 발광층(23)을 형성한다(S162). 제1 유기 발광층(13) 및 제2 유기 발광층(23)을 형성하는 단계(S162)는 진공 증착 공정 또는 잉크젯 공정 등을 통해 수행될 수 있다. 예시적인 실시예에서, 지지 기판(100)의 일면(도 16 기준 상면) 측에 제1 유기 발광층(13)을 형성한 후 지지 기판(100)의 타면(도 16 기준 하면) 측에 제2 유기 발광층(23)을 형성할 수 있다. 다른 실시예에서, 제2 유기 발광층(23)을 먼저 형성한 후 제1 유기 발광층(13)을 형성할 수도 있다.
다음으로 도 17을 참조하면, 제1 유기 발광층(13) 상에 제1 캐소드(12)를 형성하고, 제2 유기 발광층(23) 상에 제2 캐소드(22)를 형성한다(S163). 예시적인 실시예에서, 지지 기판(100)의 일면(도 17 기준 상면) 측에 제1 캐소드(12)를 형성한 후 지지 기판(100)의 타면(도 17 기준 하면) 측에 제2 캐소드(22)를 형성할 수 있다. 다른 실시예에서, 제2 캐소드(22)를 먼저 형성한 후 제1 캐소드(12)를 형성할 수도 있다.
이어서 도 8 내지 도 18을 참조하면, 제1 캐소드(12) 상에 제1 봉지 부재(410)를 형성하고, 제2 캐소드(22) 상에 제2 봉지 부재(420)를 형성한다(S170). 예시적인 실시예에서, 지지 기판(100)의 일면(도 18 기준 상면) 측에 제1 봉지 부재(410)를 형성한 후 지지 기판(100)의 타면(도 18 기준 하면) 측에 제2 봉지 부재(420)를 형성할 수 있다. 다른 실시예에서, 제2 봉지 부재(420)를 먼저 형성한 후 제1 봉지 부재(410)를 형성할 수도 있다.
제1 봉지 부재(410) 및 제2 봉지 부재(420)에 대해서는 도 3 등과 함께 설명한 바 있으므로 중복되는 설명은 생략한다.
본 실시예에 따른 표시 장치의 제조 방법에 따르면, 지지 기판(100)의 일면 상에 순차 적층된 드레인 전극(D)과 제1 소스 전극(S1), 제1 평탄화층(251), 제1 애노드(11), 제1 유기 발광층(13), 제1 캐소드(12) 및 제1 봉지 부재(410)를 포함하고, 지지 기판(100)의 타면 상에 순차 적층된 제2 소스 전극(S2), 제2 평탄화층(252), 제2 애노드(21), 제2 유기 발광층(23), 제2 캐소드(22) 및 제2 봉지 부재(420)를 더 포함하는 표시 장치를 제공할 수 있다.
본 발명이 이에 제한되는 것은 아니나, 예를 들어 지지 기판(100)의 일면 상에 구성요소들을 순차 적층한 후, 지지 기판(100)의 타면 상에 구성요소들을 순차 적층할 경우, 각 구성요소들의 형성에 요구되는 공정이 서로 상이하기 때문에 공정이 복잡해질 수 있다. 본 실시예에 따른 표시 장치의 제조 방법은 지지 기판(100)의 일면과 타면에 위치하는 구성요소 중에서 서로 동일한 공정을 통해 형성되는 구성요소를 하나의 챔버 내에서 연속적으로 형성하는 공정, 즉 양면 공정을 통해 진행되어 공정을 단순화할 수 있다. 이를 통해 스테이지의 이동을 최소화하여 불순물 부착 등 오염의 발생을 최소화하고, 공정 택트 타임을 저감할 수 있다.
예를 들어, 제1 소스 관통홀(SH1)을 형성하는 단계(S132)는 제2 발광 소자(OLED2)를 형성하는 단계보다 먼저 수행되고, 제2 소스 관통홀(SH2)을 형성하는 단계(S131)는 제1 발광 소자(OLED1)를 형성하는 단계보다 먼저 수행될 수 있다. 또, 제1 소스 전극(S1)을 형성하는 단계는 제2 평탄화층(252)을 형성하는 단계보다 먼저 수행되고, 제2 소스 전극(S2)을 형성하는 단계는 제1 평탄화층(251)을 형성하는 단계보다 먼저 수행될 수 있다. 그리고 제1 평탄화층(251)을 형성하는 단계는 제2 발광 소자(OLED2)를 형성하는 단계보다 먼저 수행되고, 제2 평탄화층(252)을 형성하는 단계는 제1 발광 소자(OLED1)를 형성하는 단계보다 먼저 수행될 수 있다. 또, 제1 발광 소자(OLED1)를 형성하는 단계는 제2 봉지 부재(420)를 형성하는 단계보다 먼저 수행되고, 제2 발광 소자(OLED2)를 형성하는 단계는 제1 봉지 부재(410)를 형성하는 단계보다 먼저 수행될 수 있다.
더 상세한 예를 들어, 제1 애노드(11)를 형성하는 단계는 제2 화소 정의막(320)을 형성하는 단계 전에 수행되고, 제2 애노드(21)를 형성하는 단계는 제1 화소 정의막(310)을 형성하는 단계 전에 수행될 수 있다. 또, 제1 화소 정의막(310)을 형성하는 단계는 제2 유기 발광층(23)을 형성하는 단계 전에 수행되고, 제2 화소 정의막(320)을 형성하는 단계는 제1 유기 발광층(13)을 형성하는 단계 전에 수행될 수 있다. 그리고 제1 유기 발광층(13)을 형성하는 단계는 제2 캐소드(22)를 형성하는 단계 전에 수행되고, 제2 유기 발광층(23)을 형성하는 단계는 제1 캐소드(12)를 형성하는 단계 전에 수행될 수 있다.
이상에서 본 발명의 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 본 발명의 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
1: 표시 장치
100: 지지 기판
200: 구동 소자층
310: 제1 화소 정의막
320: 제2 화소 정의막
410: 제1 봉지 부재
420: 제2 봉지 부재

Claims (20)

  1. 일면과 타면을 갖는 지지 기판;
    상기 지지 기판의 상기 일면 상에 배치되고, 제어 전극, 입력 전극, 제1 출력 전극, 제2 출력 전극 및 액티브층을 포함하는 박막 트랜지스터;
    상기 지지 기판의 상기 일면 상에 배치되고, 상기 박막 트랜지스터의 상기 제1 출력 전극과 전기적으로 연결된 제1 발광 소자; 및
    상기 지지 기판의 상기 타면 상에 배치되고, 상기 박막 트랜지스터의 상기 제2 출력 전극과 전기적으로 연결된 제2 발광 소자를 포함하는 표시 장치.
  2. 제1항에 있어서,
    상기 제1 출력 전극 및 상기 제2 출력 전극은 모두 상기 액티브층의 소스 영역과 전기적으로 연결되는 표시 장치.
  3. 제1항에 있어서,
    상기 제1 발광 소자는, 상기 제1 출력 전극과 전기적으로 연결된 제1 애노드, 상기 제1 애노드와 이격 대향하는 제1 캐소드, 및 상기 제1 애노드와 상기 제1 캐소드 사이에 개재된 제1 유기 발광층을 포함하고,
    상기 제2 발광 소자는, 상기 제2 출력 전극과 전기적으로 연결된 제2 애노드, 상기 제2 애노드와 이격 대향하는 제2 캐소드, 및 상기 제2 애노드와 상기 제2 캐소드 사이에 개재되며 상기 제1 유기 발광층과 동일한 색의 광을 방출하는 제2 유기 발광층을 포함하는 표시 장치.
  4. 제3항에 있어서,
    상기 제1 유기 발광층과 상기 제2 유기 발광층은 부분적으로 중첩하는 표시 장치.
  5. 제3항에 있어서,
    상기 제1 캐소드와 상기 지지 기판은 상기 제1 애노드를 사이에 두고 이격 배치되고,
    상기 제2 캐소드와 상기 지지 기판은 상기 제2 애노드를 사이에 두고 이격 배치되는 표시 장치.
  6. 제3항에 있어서,
    상기 박막 트랜지스터에 입력 신호가 인가되는 경우, 상기 제1 출력 전극과 상기 제2 출력 전극을 통해 흐르는 전류의 양은 서로 동일한 표시 장치.
  7. 제1항에 있어서,
    상기 지지 기판과 상기 액티브층 사이에 배치된 배리어층;
    상기 액티브층과 상기 제어 전극 사이에 배치되어 상기 액티브층과 상기 제어 전극을 서로 절연시키는 게이트 절연막; 및
    상기 제어 전극과 상기 제1 발광 소자 사이에 배치되는 층간 절연막을 더 포함하되,
    상기 제1 출력 전극은 상기 층간 절연막 및 상기 게이트 절연막을 관통하는 제1 관통홀을 통해 상기 액티브층의 소스 영역의 일면과 접촉하고,
    상기 제2 출력 전극은 상기 지지 기판 및 상기 배리어층을 관통하는 제2 관통홀을 통해 상기 액티브층의 상기 소스 영역의 타면과 접촉하는 표시 장치.
  8. 제7항에 있어서,
    상기 지지 기판을 관통하는 상기 제2 관통홀은 평면상 원 형상이고,
    상기 지지 기판의 상기 타면 측으로부터 상기 일면 측을 향해 테이퍼진 형상인 표시 장치.
  9. 제7항에 있어서,
    상기 제1 출력 전극과 상기 제2 출력 전극은 부분적으로 중첩하는 표시 장치.
  10. 제7항에 있어서,
    상기 층간 절연막과 상기 제1 발광 소자 사이에 배치된 제1 평탄화층;
    상기 제1 발광 소자 상에 배치되어 상기 제1 발광 소자를 봉지하는 제1 봉지 부재;
    상기 지지 기판과 상기 제2 발광 소자 사이에 배치된 제2 평탄화층; 및
    상기 제2 발광 소자 상에 배치되어 상기 제2 발광 소자를 봉지하는 제2 봉지 부재를 더 포함하는 표시 장치.
  11. 제7항에 있어서,
    상기 지지 기판의 상기 타면 상에 직접 배치된 두께 조절층을 더 포함하되,
    상기 제2 관통홀은 상기 두께 조절층을 관통하는 표시 장치.
  12. 제1항에 있어서,
    상기 표시 장치는,
    상기 지지 기판의 상기 일면 측에 형성되는 제1 표시 영역으로서, 제1 색을 표시하는 제1 화소 및 상기 제1 색과 상이한 제2 색을 표시하는 제2 화소를 포함하는 제1 표시 영역, 및
    상기 지지 기판의 상기 타면 측에 형성되는 제2 표시 영역으로서, 상기 제1 색을 표시하는 제3 화소 및 상기 제2 색을 표시하는 제4 화소를 포함하는 제2 표시 영역을 갖는 양면형 표시 장치이고,
    상기 제1 발광 소자는 상기 제1 표시 영역의 상기 제1 화소를 정의하고,
    상기 제2 발광 소자는 상기 제2 표시 영역의 상기 제3 화소를 정의하는 표시 장치.
  13. 제12항에 있어서,
    상기 지지 기판의 상기 일면 상에 배치되고, 상기 제1 표시 영역의 상기 제2 화소를 정의하는 제3 발광 소자를 더 포함하되,
    상기 제2 발광 소자와 상기 제3 발광 소자는 부분적으로 중첩하는 표시 장치.
  14. 제12항에 있어서,
    상기 지지 기판의 상기 일면 상에 배치되고, 상기 제1 표시 영역의 상기 제2 화소를 정의하는 제3 발광 소자;
    상기 제1 발광 소자 상에 배치된 제1 색 변환 패턴; 및
    상기 제3 발광 소자 상에 배치된 제2 색 변환 패턴을 더 포함하되,
    상기 제1 발광 소자와 상기 제3 발광 소자는 서로 동일한 색의 광을 방출하는 표시 장치.
  15. 액티브층의 채널 영역을 통해 흐르는 전류의 양을 제어하도록 구성된 박막 트랜지스터;
    상기 박막 트랜지스터의 제1 출력 단자와 전기적으로 연결된 제1 발광 소자; 및
    상기 박막 트랜지스터의 제2 출력 단자와 전기적으로 연결된 제2 발광 소자를 포함하되,
    상기 액티브층은 제1면 및 상기 제1면의 반대면인 제2면을 포함하고,
    상기 제1 출력 단자는 상기 액티브층의 상기 제1면과 접촉하고,
    상기 제2 출력 단자는 상기 액티브층의 상기 제2면과 접촉하고,
    상기 액티브층은 상기 제1 출력 단자와 상기 제2 출력 단자 사이에 위치하고,
    상기 제1 발광 소자와 상기 제2 발광 소자는 서로 다른 방향을 향해 광을 방출하는 표시 장치.
  16. 지지 기판, 상기 지지 기판 상에 배치된 액티브층, 및 상기 액티브층 상에 배치된 층간 절연막을 준비하는 단계;
    상기 액티브층의 일면을 부분적으로 노출하는 제1 관통홀을 형성하는 단계;
    상기 액티브층의 타면을 부분적으로 노출하는 제2 관통홀을 형성하는 단계;
    상기 제1 관통홀을 통해 상기 액티브층과 전기적으로 연결된 제1 발광 소자를 형성하는 단계; 및
    상기 제2 관통홀을 통해 상기 액티브층과 전기적으로 연결된 제2 발광 소자를 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  17. 제16항에 있어서,
    상기 제1 관통홀을 형성하는 단계는, 상기 층간 절연막을 부분적으로 패터닝하여 상기 액티브층의 상기 일면을 노출시키는 단계이고,
    상기 제2 관통홀을 형성하는 단계는, 레이저를 이용하여 상기 지지 기판을 관통하는 홀을 형성하여 상기 액티브층의 상기 타면을 노출시키는 단계인 표시 장치의 제조 방법.
  18. 제17항에 있어서,
    상기 제2 관통홀을 형성하는 단계는 상기 제1 관통홀을 형성하는 단계 전에 수행되는 표시 장치의 제조 방법.
  19. 제16항에 있어서,
    상기 제1 관통홀을 형성하는 단계와 상기 제1 발광 소자를 형성하는 단계 사이에 상기 제1 관통홀에 삽입된 제1 출력 전극을 형성하는 단계; 및
    상기 제2 관통홀을 형성하는 단계와 상기 제2 발광 소자를 형성하는 단계 사이에 상기 제2 관통홀에 삽입된 제2 출력 전극을 형성하는 단계를 더 포함하되,
    상기 제1 발광 소자는 상기 제1 출력 전극을 개재하여 상기 액티브층과 전기적으로 연결되고,
    상기 제2 발광 소자는 상기 제2 출력 전극을 개재하여 상기 액티브층과 전기적으로 연결되는 표시 장치의 제조 방법.
  20. 제16항에 있어서,
    상기 제1 관통홀에 삽입된 제1 출력 전극을 형성하는 단계;
    상기 제2 관통홀에 삽입된 제2 출력 전극을 형성하는 단계;
    상기 제1 출력 전극 상에 제1 평탄화층을 형성하는 단계; 및
    상기 제2 출력 전극 상에 제2 평탄화층을 형성하는 단계를 더 포함하되,
    상기 제1 관통홀을 형성하는 단계는 상기 제2 발광 소자를 형성하는 단계 전에 수행되고,
    상기 제2 관통홀을 형성하는 단계는 상기 제1 발광 소자를 형성하는 단계 전에 수행되고,
    상기 제1 출력 전극을 형성하는 단계는 상기 제2 평탄화층을 형성하는 단계 전에 수행되고,
    상기 제2 출력 전극을 형성하는 단계는 상기 제1 평탄화층을 형성하는 단계 전에 수행되고,
    상기 제1 평탄화층을 형성하는 단계는 상기 제2 발광 소자를 형성하는 단계 전에 수행되고,
    상기 제2 평탄화층을 형성하는 단계는 상기 제1 발광 소자를 형성하는 단계 전에 수행되는 표시 장치의 제조 방법.
KR1020170116309A 2017-09-12 2017-09-12 표시 장치 및 그 제조 방법 KR102495930B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170116309A KR102495930B1 (ko) 2017-09-12 2017-09-12 표시 장치 및 그 제조 방법
US15/867,803 US10529789B2 (en) 2017-09-12 2018-01-11 Double-sided display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170116309A KR102495930B1 (ko) 2017-09-12 2017-09-12 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20190029837A KR20190029837A (ko) 2019-03-21
KR102495930B1 true KR102495930B1 (ko) 2023-02-03

Family

ID=65632160

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170116309A KR102495930B1 (ko) 2017-09-12 2017-09-12 표시 장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US10529789B2 (ko)
KR (1) KR102495930B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102523976B1 (ko) * 2017-11-21 2023-04-20 삼성전자주식회사 디스플레이 장치
US10069047B1 (en) * 2018-01-16 2018-09-04 Leedarson Lighting Co. Ltd. LED device
CN108598121B (zh) * 2018-04-27 2020-06-05 京东方科技集团股份有限公司 一种双面显示基板及其制作方法、驱动电路及其驱动方法
CN112753058B (zh) * 2018-09-26 2022-09-06 夏普株式会社 显示装置
CN110010638B (zh) * 2018-10-11 2021-02-02 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN109860239B (zh) * 2018-12-13 2021-03-16 武汉华星光电半导体显示技术有限公司 阵列基板及其制作方法、显示装置
KR102651733B1 (ko) * 2018-12-20 2024-03-28 엘지디스플레이 주식회사 표시장치
WO2020154875A1 (zh) * 2019-01-29 2020-08-06 京东方科技集团股份有限公司 像素单元及其制造方法和双面oled显示装置
US10944027B2 (en) * 2019-06-14 2021-03-09 X Display Company Technology Limited Pixel modules with controllers and light emitters
US11488943B2 (en) 2019-06-14 2022-11-01 X Display Company Technology Limited Modules with integrated circuits and devices
CN110531549B (zh) * 2019-08-30 2022-04-12 武汉天马微电子有限公司 双面显示面板和显示装置
CN110649040B (zh) * 2019-09-19 2022-04-26 武汉华星光电半导体显示技术有限公司 阵列基板
CN111564138B (zh) * 2020-06-10 2022-04-22 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板和显示装置
KR20220017043A (ko) 2020-08-03 2022-02-11 삼성디스플레이 주식회사 표시 장치
CN112838114A (zh) * 2021-01-25 2021-05-25 维沃移动通信有限公司 显示屏、显示屏和半导体电路的制备方法、电子设备
CN113096582B (zh) * 2021-04-16 2022-07-22 武汉天马微电子有限公司 一种显示面板及显示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6819309B1 (en) * 1999-07-07 2004-11-16 Canon Kabushiki Kaisha Double-face display device
US7566902B2 (en) * 2003-05-16 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electronic device
US7622863B2 (en) * 2003-06-30 2009-11-24 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electronic device including first and second light emitting elements
FI20031251A (fi) * 2003-09-03 2005-03-04 Nokia Corp Menetelmä näytön valmistamiseksi, elektroninen laite ja näyttöelementti
KR100606781B1 (ko) * 2004-06-04 2006-08-01 엘지전자 주식회사 양방향 유기 ｅｌ 디스플레이 패널 및 그 제조 방법
KR100645707B1 (ko) * 2006-01-27 2006-11-15 삼성에스디아이 주식회사 유기전계발광 표시장치 및 그 제조방법
JP2009054328A (ja) * 2007-08-24 2009-03-12 Hitachi Displays Ltd 有機ｅｌ表示装置
KR100922062B1 (ko) * 2008-02-15 2009-10-16 삼성모바일디스플레이주식회사 유기전계발광 표시장치
KR101686096B1 (ko) 2010-04-27 2016-12-14 엘지디스플레이 주식회사 양면표시장치 및 그의 제조방법
CN102629585B (zh) 2011-11-17 2014-07-23 京东方科技集团股份有限公司 一种显示装置、薄膜晶体管、阵列基板及其制造方法
KR20140115191A (ko) * 2013-03-20 2014-09-30 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치
KR102237163B1 (ko) * 2014-06-26 2021-04-06 엘지디스플레이 주식회사 양면 발광형 유기발광표시장치 및 이의 제조방법
KR102407674B1 (ko) 2014-12-22 2022-06-13 삼성디스플레이 주식회사 발광 표시 장치
KR102513374B1 (ko) * 2015-04-08 2023-03-24 삼성디스플레이 주식회사 표시 장치
KR102520854B1 (ko) 2015-08-13 2023-04-12 삼성디스플레이 주식회사 유기전계발광 표시장치

Also Published As

Publication number Publication date
KR20190029837A (ko) 2019-03-21
US10529789B2 (en) 2020-01-07
US20190081122A1 (en) 2019-03-14

Similar Documents

Publication Publication Date Title
KR102495930B1 (ko) 표시 장치 및 그 제조 방법
US10692947B2 (en) Light emitting display device and method of manufacturing the same
JP5167723B2 (ja) 発光装置
CN102067728B (zh) 层叠有机发光器件以及包括层叠有机发光器件的图像显示装置和数字照相机
EP3493289B1 (en) Electroluminescent display device
US20060038752A1 (en) Emission display
US20100193778A1 (en) Organic light emitting diode display and method of manufacturing the same
CN105027313A (zh) 有机发光部件、有机发光显示装置以及制造有机发光显示装置的方法
KR20200071168A (ko) 표시 장치
KR20140135613A (ko) 발광 소자 및 그 제조 방법, 및 표시 장치
JPH10214043A (ja) 表示装置
US11737329B2 (en) Display apparatus having column spacer between emission panel and color panel
KR20130093187A (ko) 유기 발광 표시 장치 및 그 제조 방법
JP2015076262A (ja) 表示装置および電子機器
JP2014032817A (ja) 表示装置およびその製造方法、並びに電子機器の製造方法
KR20180077856A (ko) 전계발광 표시장치
CN115188909A (zh) 发光面板和显示装置
JP4639588B2 (ja) 電気光学装置、電気光学装置の製造方法
CN107564944B (zh) 有机发光显示面板及显示装置
US10249686B2 (en) Organic light-emitting device and method of manufacturing the same
CN106920816B (zh) 有机发光显示装置及有机发光堆叠结构
KR102668520B1 (ko) 투명 표시장치
CN110197839A (zh) 双面显示面板及其制备方法、双面显示装置
WO2014174804A1 (ja) Ｅｌ表示装置の製造方法
KR20220103844A (ko) 표시 장치 및 표시 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant