Nothing Special   »   [go: up one dir, main page]

KR102470206B1 - 금속 산화막의 제조 방법 및 금속 산화막을 포함하는 표시 소자 - Google Patents

금속 산화막의 제조 방법 및 금속 산화막을 포함하는 표시 소자 Download PDF

Info

Publication number
KR102470206B1
KR102470206B1 KR1020170133462A KR20170133462A KR102470206B1 KR 102470206 B1 KR102470206 B1 KR 102470206B1 KR 1020170133462 A KR1020170133462 A KR 1020170133462A KR 20170133462 A KR20170133462 A KR 20170133462A KR 102470206 B1 KR102470206 B1 KR 102470206B1
Authority
KR
South Korea
Prior art keywords
metal oxide
oxide film
film
metal
layer
Prior art date
Application number
KR1020170133462A
Other languages
English (en)
Other versions
KR20190042128A (ko
Inventor
허명수
고동균
김성철
김우진
노철래
박근희
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020170133462A priority Critical patent/KR102470206B1/ko
Priority to US16/132,031 priority patent/US11362162B2/en
Priority to CN201811172480.4A priority patent/CN109666920A/zh
Priority to JP2018192255A priority patent/JP7228359B2/ja
Priority to TW107136098A priority patent/TWI800540B/zh
Publication of KR20190042128A publication Critical patent/KR20190042128A/ko
Priority to US17/725,012 priority patent/US20220246708A1/en
Application granted granted Critical
Publication of KR102470206B1 publication Critical patent/KR102470206B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H01L51/56—
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/513—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using plasma jets
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/515—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using pulsed discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/517—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using a combination of discharges covered by two or more of groups C23C16/503 - C23C16/515
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L51/5203—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)
  • Analytical Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)

Abstract

금속 산화막 제조 방법 및 금속 산화막을 포함하는 표시 소자가 제공된다. 본 발명의 일 실시예에 따른 금속 산화막의 제조 방법은 챔버 내에 반응 가스 및 금속 전구체를 주입하는 단계, 플라즈마 오프 상태에서 기판 상에 제1 금속 전구체막을 형성하는 단계, 플라즈마 온 상태에서 제1 금속 전구체막을 산화시켜 제1 서브 금속 산화막을 형성하는 단계 및 플라즈마 오프 상태에서 제1 서브 금속 산화막 상에 제2 금속 전구체막을 형성하는 단계를 포함하되, 상기 각 단계의 결과물인 금속 산화막은 비정질 상을 갖고, 상기 금속 산화막의 두께는 20nm 내지 130 nm이며, 상기 금속 산화막의 유전 상수는 10 이상 50이하이다.

Description

금속 산화막의 제조 방법 및 금속 산화막을 포함하는 표시 소자{MANUFACTURING METHOD FOR METAL OXIDE AND DISPLAY DEVICE COMPRISING THE METAL OXIDE}
본 발명은 금속 산화막의 제조 방법 및 금속 산화막을 포함하는 표시 소자에 대한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정 표시 장치(Liquid Crystal Display, LCD), 유기 발광 표시 장치(Organic Light Emitting Display, OLED) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치 중 액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어지며, 전기장 생성전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
한편, 표시 장치 중 유기 발광 표시 장치는 전자와 정공의 재결합에 의해 빛을 발생하는 유기 발광 소자(Organic Light Emitting Diode: OLED)를 이용하여 영상을 표시한다. 이러한 유기 발광 표시 장치는 빠른 응답속도를 가지면서, 휘도 및 시야각이 크고 동시에 낮은 소비 전력으로 구동되는 장점이 있다.
이러한 표시 장치의 제조 방법으로서, 화학 기상 증착(CVD) 방식이 널리 이용되고 있다.
본 발명이 해결하고자 하는 과제는 일정한 두께 이상의 고유전율 금속 산화막을 제조하는 제조 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 과제는 비정질을 갖는 금속 산화막을 제조하는 제조 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 과제는 고유전율이면서 비정질을 갖는 금속 산화막을 포함하는 표시 소자를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 금속 산화막의 제조 방법은 챔버 내에 반응 가스 및 금속 전구체를 주입하는 단계, 플라즈마 오프 상태에서 기판 상에 제1 금속 전구체막을 형성하는 단계, 플라즈마 온 상태에서 제1 금속 전구체막을 산화시켜 제1 서브 금속 산화막을 형성하는 단계 및 플라즈마 오프 상태에서 제1 서브 금속 산화막 상에 제2 금속 전구체막을 형성하는 단계를 포함하되, 상기 각 단계의 결과물인 금속 산화막은 비정질 상을 갖고, 상기 금속 산화막의 두께는 20nm 내지 130 nm이며, 상기 금속 산화막의 유전 상수는 10 이상 50이하이다.
또한, 상기 금속 전구체는 지르코늄 계열, 하프늄 계열 및 티타늄 계열 중 선택된 어느 하나를 포함할 수 있다.
또한, 상기 금속 전구체는 Zr(N(CH3)2(C2H5))3, Zr(N(CH3)C2H5)4, Zr(OC(CH3)3)4, Ti(N(CH3)2(C2H5)), Hf(N(CH3)3(C2H5))3, Hf(N(CH3)C2H5))4 및 Hf(OC(CH3)3)4로 이루어진 군에서 선택된 어느 하나를 포함할 수 있다.
또한, 상기 금속 산화막은 지르코늄 옥사이드, 하프늄 옥사이드 및 티타늄 옥사이드 중 선택된 어느 하나를 포함할 수 있다.
또한, 플라즈마 온 상태에서 상기 제2 금속 전구체막을 산화시켜, 제2 서브 금속 산화막을 형성하는 단계를 더 포함할 수 있다.
또한, 상기 플라즈마 온 상태에서 제1 금속 전구체막을 산화시켜 제1 서브 금속 산화막을 형성하는 단계 및 상기 플라즈마 오프 상태에서 제1 서브 금속 산화막 상에 제2 금속 전구체막을 형성하는 단계는 한 번 이상 반복하여 수행될 수 있다.
또한, 상기 챔버 내부의 압력은 0.1 torr 내지 10torr 일 수 있다.
또한, 상기 챔버 내부의 온도는 100℃ 내지 400℃ 일 수 있다.
또한, 상기 챔버 내에 반응 가스 및 금속 전구체를 주입하는 단계는 상기 금속 전구체와 함께 이송 가스를 주입하는 단계를 포함할 수 있다.
또한, 상기 플라즈마 온 상태의 시간 간격과 상기 플라즈마 오프 상태의 시간 간격은 동일할 수 있다.
또한, 상기 플라즈마 온 상태의 시간 간격과 상기 플라즈마 오프 상태의 시간 간격의 비는 1:2, 1:3, 1:4 및 1:5에서 선택된 어느 하나일 수 있다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 표시 소자는 기판, 상기 기판 상에 형성된 금속 산화막을 포함하되, 상기 금속 산화막은 비정질 상을 갖고, 상기 금속 산화막의 두께는 20nm 내지 130 nm이며, 상기 금속 산화막의 유전 상수는 10 이상 50이하이다.
또한, 상기 금속 산화막을 사이에 두고 배치되는 제1 전극 및 제2 전극을 더 포함하고, 상기 제1 전극, 상기 제2 전극 및 상기 금속 산화막은 캐패시터를 이룰 수 있다.
또한, 상기 금속 산화막의 두께는 90nm 내지 130nm일 수 있다.
또한, 상기 제2 전극과 상기 금속 산화막 사이에 배치되는 절연막을 더 포함할 수 있다.
또한, 상기 절연막은 산화 규소, 질화 규소 및 산질화 규소 중 선택된 어느 하나 이상을 포함할 수 있다.
또한, 상기 금속 산화막의 두께는 60nm 내지 80nm일 수 있다.
또한, 상기 절연막의 두께는 30nm 내지 50nm일 수 있다.
상기 금속 산화막은 지르코늄 옥사이드, 하프늄 옥사이드 및 티타늄 옥사이드 중 선택된 어느 하나를 포함할 수 있다.
상기 금속 산화막 상에 배치되는 투명 전극, 상기 투명 전극 상에 배치되는 유기 발광층 및 상기 유기 발광층 상에 배치되는 공통 전극을 더 포함할 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 의하면, 공정 중에 실시간으로 표시 장치에 걸리는 저항을 측정할 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 금속 산화막 제조 방법을 수행하기 위한 금속 산화막 제조 장치의 개념도이다.
도 2는 본 발명의 일 실시예에 따른 금속 산화막 제조 방법을 나타내는 블록도이다.
도 3은 본 발명의 일 실시예에 따른 금속 산화막 제조 방법을 설명하기 위한 단면도이다.
도 4는 본 발명의 일 실시예에 따른 금속 산화막 제조 방법을 설명하기 위한 단면도이다.
도 5는 본 발명의 일 실시예에 따른 금속 산화막 제조 방법을 설명하기 위한 단면도이다.
도 6은 본 발명의 일 실시예에 따른 금속 산화막의 제조 방법을 설명하기 위한 그래프이다.
도 7은 본 발명의 일 실시예에 따른 금속 산화막의 제조 방법의 결과물을 투과전자현미경(TEM)으로 촬영한 사진이다.
도 8은 본 발명의 일 실시예의 결과물과 ALD 방식으로 형성된 박막을 XRD(X-ray Diffraction) 분석한 결과이다.
도 9는 본 발명의 일 실시예에 따른 표시 소자의 단면도이다.
도 10은 본 발명의 다른 실시예에 따른 표시 소자의 단면도이다.
도 11은 본 발명의 다른 실시예에 따른 표시 소자의 단면도이다.
도 12는 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다.
도 13은 본 발명의 다른 실시예에 따른 표시 장치의 부분 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "위(on)", "상(on)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래"로 기술된 소자는 다른 소자의 "위"에 놓여질 수 있다. 또한 도면을 기준으로 다른 소자의 "좌측"에 위치하는 것으로 기술된 소자는 시점에 따라 다른 소자의 "우측"에 위치할 수도 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있으며, 이 경우 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 또한 "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는다.
명세서 전체를 통하여 동일하거나 유사한 부분에 대해서는 동일한 도면 부호를 사용한다.
이하, 도면을 참조하여 본 발명의 실시예들에 대하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 금속 산화막 제조 방법을 수행하기 위한 금속 산화막 제조 장치의 개념도이다.
도 1을 참조하면, 금속 산화막 제조 장치는 챔버(CH), 서셉터(300), 샤워헤드(SH), 전원부(124), 주입구(100) 및 배출구(200)를 포함할 수 있다.
챔버(CH)는 공정에 필요한 내부 공간을 구획할 수 있다. 챔버(CH)의 내부 공간에는 후술하는 복수의 구성들이 배치될 수 있다. 챔버(CH)는 공정 단계에 따라 대기압 또는 진공 상태 상태를 유지할 수 있다. 또한, 챔버(CH)의 내부 공간은 공정 단계에 따라 외기와 연결되거나 밀폐될 수 있다.
서셉터(300)는 챔버(CH) 내부 공간 하부에 배치될 수 있다. 서셉터(300)는 공정의 대상이 되는 기판(S)을 지지할 수 있다.
일 실시예에서 기판(S)은 표시 장치에 사용되는 절연 기판일 수 있다.
도면에 도시하지는 않았지만 일 실시예에서 서셉터(300)는 기판(S)을 승강시키는 구동 수단과 연결될 수 있다. 이에 따라 서셉터(300) 상에 안착된 기판(S)은 챔버(CH) 내부 공간에서 필요에 따라 상부 또는 하부로 이동할 수 있다.
도면에 도시하지는 않았지만, 서셉터(300)는 기판(S)의 온도를 변화시키는 온도 조절 수단과 연결될 수 있다. 이에 따라, 공정 조건에 맞게 온도를 조절할 수 있다.
서셉터(300)와 대향하도록 샤워 헤드(SH)가 배치될 수 있다. 샤워 헤드(SH)는 주입구(100)를 통해 공급되는 가스가 고르게 분포되도록 복수의 노즐을 포함할 수 있다. 즉, 주입구(100)를 통해 공급되는 가스는 샤워 헤드(SH)를 거쳐 챔버(CH) 내부에 고르게 분포될 수 있다.
샤워 헤드(SH)는 전원부(124)와 연결될 수 있다. 일 실시예에서 전원부(124)는 고주파(RF, Radio Frequency) 전력을 샤워 헤드(SH)에 인가할 수 있다.
서셉터(300)는 샤워 헤드(SH)와 대향하도록 배치될 수 있다. 뒤에서 자세히 설명하겠지만, 일 실시예에서 샤워 헤드(SH)는 상부 전극, 서셉터(300)는 하부 전극으로 기능하며, 이에 따라 샤워 헤드(SH)에 전력이 인가되면, 샤워 헤드(SH)와 서셉터(300) 사이에 플라즈마 영역(PL)이 형성될 수 있다. 플라즈마 영역(PL)에서 후술하는 반응 가스는 플라즈마 상태로 여기될 수 있다. 이에 대한 구체적 설명은 뒤에서 하기로 한다.
이어서 도 2 내지 도 5를 참조하여, 본 발명의 일 실시예에 따른 금속 산화막 제조 방법에 대해 설명하기로 한다.
도 2는 본 발명의 일 실시예에 따른 금속 산화막 제조 방법을 나타내는 블록도이다. 도 3 내지 도 5는 일 실시예에 따른 금속 산화막 제조 방법을 설명하기 위한 단면도이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 금속 산화막 제조 방법은 챔버(CH) 내에 반응 가스 및 금속 전구체를 주입하는 단계(S1), 기판(S) 상에 제1 금속 전구체막(501)을 형성하는 단계(S2), 제1 금속 전구체막(501)을 산화시켜 제1 서브 금속 산화막(502)을 형성하는 단계(S3), 제1 서브 금속 산화막(502) 상에 제2 금속 전구체막(503)을 형성하는 단계(S4)를 포함할 수 있다.
먼저, 챔버(CH) 내에 반응 가스 및 금속 전구체를 주입하는 단계가 진행될 수 있다. 일 실시예에서 반응 가스 및 금속 전구체는 챔버(CH) 내에 동시에 제공될 수 있다. 다만, 이에 제한되는 것은 아니고, 다른 실시예에서 반응 가스 및 금속 전구체는 챔버(CH) 내에 순차적으로 제공될 수 있다.
일 실시예에서 반응 가스와 금속 전구체를 주입하는 단계는 공정 전 단계에 걸쳐 연속적일 수 있다. 다시 말하면, 반응 가스와 금속 전구체는 공정 중에 계속적으로 공급될 수 있다.
다른 실시예에서 반응 가스와 금속 전구체를 주입하는 단계는 단속적일 수 있다. 이 경우, 반응 가스와 금속 전구체는 주기적 또는 비주기적으로 챔버(CH) 내에 공급될 수 있다.
일 실시예에서 반응 가스는 아산화질소(N2O) 및/또는 산소(O2)일 수 있다. 어느 경우이든지 반응 가스는 후술하는 플라즈마 상태에서 산소 음이온을 생성할 수 있다.
일 실시예에서 금속 전구체는 지르코늄(Zr) 계열, 하프늄(HF) 계열 및 티타늄(Ti) 계열 중 선택된 어느 하나 이상을 포함할 수 있다.
더욱 구체적으로 설명하면, 금속 전구체는 Zr(N(CH3)2(C2H5))3, Zr(N(CH3)C2H5)4, Zr(OC(CH3)3)4, Ti(N(CH3)2(C2H5)), Hf(N(CH3)3(C2H5))3, Hf(N(CH3)C2H5))4 및 Hf(OC(CH3)3)4로 이루어진 군에서 선택된 어느 하나 이상을 포함할 수 있다.
일 실시예에서 반응 가스 및 금속 전구체와 함께 이송 가스(Carrier gas)를 더 주입할 수 있다.
이송 가스는 반응에 관여하지 않으면서, 금속 전구체를 이동시키는 가스일 수 있다.
일 실시예에서 이송 가스는 비활성 기체일 수 있다. 예컨대, 이송 가스는 아르곤(Ar) 가스일 수 있다.
이어서, 도 3을 참조하면, 기판(S) 상에 제1 금속 전구체막(501)을 형성하는 단계가 진행될 수 있다.
설명의 편의를 위해 몇몇 용어를 정의하기로 한다. 본 명세서에서 “플라즈마 온(ON) 상태” 라 함은 샤워 헤드(SH)에 전력이 인가되어, 샤워 헤드(SH)와 서셉터(300) 사이에 플라즈마 영역(PL)이 형성된 상태로 정의될 수 있다. “플라즈마 오프(OFF) 상태” 라 함은 샤워 헤드(SH)에 전력이 인가되지 않고, 이에 따라 샤워 헤드(SH)와 서셉터(300) 사이에 플라즈마 영역(PL)이 형성되지 않은 상태로 정의될 수 있다.
기판(S) 상에 제1 금속 전구체막(501)을 형성하는 단계는 플라즈마 오프 상태에서 진행될 수 있다. 즉, 이 상태에서 반응 가스와 금속 전구체는 서로 반응하지 않을 수 있다.
플라즈마 오프 상태에서 기판(S) 상에 복수의 금속 전구체(700)가 흡착될 수 있다. 복수의 금속 전구체(700)는 기판(S) 상에 제1 금속 전구체막(501)을 형성할 수 있다. 형성된 제1 금속 전구체막(501)은 단일막(monolayer)일 수 있다.
이어서, 도 4를 참조하면, 제1 금속 전구체막(501)을 산화시켜 제1 서브 금속 산화막(502)을 형성하는 단계(S3)가 진행될 수 있다.
제1 금속 전구체막(501)을 산화시켜 제1 서브 금속 산화막(502)을 형성하는 단계(S3)는 플라즈마 온(ON) 상태에서 진행될 수 있다. 플라즈마 온 상태가 되면, 반응 가스는 플라즈마 상태가 될 수 있다. 이에 따라 반응 가스는 산소 음이온을 생성할 수 있다.
도 4를 참조하면, 플라즈마 상태가 된 반응 가스(800)는 제1 서브 금속 산화막(502)을 이루는 금속 전구체(700)와 결합할 수 있다. 다시 말하면, 반응 가스(800)에 의해 제1 금속 전구체막(501)은 산화될 수 있다. 금속 전구체(700)가 지르코늄(Zr) 계열, 하프늄(HF) 계열 및 티타늄(Ti) 계열 중 선택된 어느 하나이므로, 형성된 제1 서브 금속 산화막(502)은 지르코늄 옥사이드(ZrO2), 하프늄 옥사이드(HfO2) 및 티타늄 옥사이드(TiO2) 중 선택된 어느 하나를 포함할 수 있다.
이어서, 도 5를 참조하면, 제1 서브 금속 산화막(502) 상에 제2 금속 전구체막(503)을 형성하는 단계(S4)가 진행될 수 있다. 제1 서브 금속 산화막(502) 상에 제2 금속 전구체막(503)을 형성하는 단계(S4)는 플라즈마 오프 상태에서 진행될 수 있다.
산화되기 전의 제1 금속 전구체막(501)과 금속 전구체(700) 사이에는 동종 입자 간 반발력이 발생하며, 이에 따라 제1 금속 전구체막(501) 위에 금속 전구체(700)가 흡착되지 않는다. 앞선 단계에서 제1 금속 전구체막(501)이 산화되어 제1 서브 금속 산화막(502)이 되면 금속 전구체(700)간 반발력이 약화되며, 이에 따라 제1 서브 금속 산화막(502) 상에 금속 전구체(700)가 흡착될 수 있다. 이에 따라, 제1 서브 금속 산화막(502) 상에 복수의 금속 전구체(700)로 이루어진 제2 금속 전구체막(503)이 형성될 수 있다. 제2 금속 전구체막(503)은 앞의 제1 금속 전구체막(501)과 마찬가지로 단일막일 수 있다.
본 발명의 일 실시예에 따른 고유전율 금속 산화막 제조 방법은 제2 금속 전구체막(503)을 산화시켜 제2 서브 금속 산화막을 형성하는 단계를 더 포함할 수 있다.
구체적으로, 제2 금속 전구체막(503)을 형성한 후 플라즈마 온 상태가 되면, 제2 금속 전구체막(503)에 플라즈마 상태의 반응 가스(800)가 결합하여 제2 서브 금속 산화막을 형성할 수 있다. 제2 서브 금속 산화막은 제1 서브 금속 산화막과 실질적으로 동일할 수 있다.
상기 공정은 원하는 두께의 막을 얻을 때까지 한 번 이상 반복될 수 있다.
박막이 원하는 두께만큼 성장한 후에는 기판(S)을 챔버(CH)에서 반출하는 단계(S5)가 진행될 수 있다.
본 발명의 일 실시예에 따른 금속 산화막의 제조 방법은 플라즈마의 온 상태 및 오프 상태가 주기적 또는 비주기적으로 반복되는 조건 하에서 수행될 수 있다.
도 6은 본 발명의 일 실시예에 따른 금속 산화막의 제조 방법을 설명하기 위한 그래프이다.
일 실시예에서 금속 산화막의 제조 방법은 플라즈마 오프 상태에서 시작할 수 있다.
먼저, 플라즈마 오프 상태인 제1 구간(1p)이 진행될 수 있다. 제1 구간(1p)에서 기판(S) 상에 제1 금속 전구체막(501)을 형성하는 단계(S2)가 진행될 수 있다.
이어서, 플라즈마 온 상태인 제2 구간(2p)이 진행될 수 있다. 제2 구간(2p)에서 제1 금속 전구체막(501)을 산화시켜 제1 서브 금속 산화막(502)을 형성하는 단계(S3)가 진행될 수 있다.
이어서, 플라즈마 오프 상태인 제3 구간(3p)이 진행될 수 있다. 제3 구간(3p)에서 제1 서브 금속 산화막(502) 상에 제2 금속 전구체막(503)을 형성하는 단계(S4)가 진행될 수 있다.
이어서, 플라즈마 온 상태인 제4 구간(4p)이 진행될 수 있다. 제4 구간(4p)에서 제1 서브 금속 산화막(502) 상에 배치되는 제2 금속 전구체막(503)은 산화되어 제2 서브 금속 산화막(도시하지 않음)이 될 수 있다.
이를 일반화 하여 설명하면 아래와 같다. 본 발명의 일 실시예에 따른 고유전율 금속산화막의 제조 방법은 n구간의 플라즈마 온 상태와 n+1 구간의 플라즈마 오프 상태를 포함할 수 있다.
또한, n구간과 n+1 구간은 서로 교번하여 진행할 수 있다.
일 실시예에서 n구간의 시간 간격은 금속 전구체가 충분히 흡착될 수 있도록 하기 위해 0.1 초 내지 10초 사이일 수 있다.
도 6은 n구간와 n+1구간의 간격이 서로 동일한 경우를 예시하고 있지만 이에 제한되는 것은 아니다. 즉 다른 실시예에서 n구간과 n+1구간의 시간 간격의 비는 1:2, 1:3, 1:4 및 1:5 에서 선택된 어느 하나일 수 있다.
또 다른 실시예에서 n 구간과 n+1 구간의 시간 간격은 불규칙적일 수 있다. 즉 공정의 조건 또는 목적에 따라 n구간 및 n+1구간의 시간 간격은 변경될 수 있다.
본 발명의 일 실시예에 따른 금속 산화막의 제조 방법은 최종적으로 플라즈마 온 상태를 거쳐 종료될 수 있다. 즉 가장 마지막에 적층된 막은 산화된 금속 전구체로 이루어진 금속 산화막일 수 있다.
기존의 ALD 방식은 퍼징 시간을 포함하고, 이에 따라 대면적 20nm 이상의 박막 형성 시에 많은 시간을 필요로 한다. 본 발명의 일 실시예에 따른 고유전율 금속 산화막 제조 방법에 의하면, 반응 가스와 금속 전구체를 동시에 공급하여 반응시킴으로써 퍼징 공정을 생략할 수 있다. 이에 따라 빠른 시간 내에 20nm 이상의 박막을 형성할 수 있다.
또한, 상기 제조 방법의 결과물은 아래와 같은 특성을 가질 수 있다.
상기 제조 방법의 결과물인 금속 산화막의 두께는 20nm 내지 130nm일 수 있다.
상기 제조 방법의 결과물인 금속 산화막은 고유전율을 가질 수 있다. 일 실시예에서 금속 산화막의 유전 상수(k)는 10이상 50이하일 수 있다.
반응 가스가 생성하는 산소 음이온의 파괴원자가(bronken bond charge)가 불연속적이므로, 상기 공정에 의해 성장된 결과물은 비정질상(Amorphous)을 갖는다. 이에 대해 구체적으로 설명하기 위해 도 7 및 도 8이 참조될 수 있다.
도 7은 본 발명의 일 실시예에 따른 금속 산화막의 제조 방법의 결과물을 투과전자현미경(TEM)으로 촬영한 사진이다.
도 7의 (a)는 본 발명의 일 실시예에 따른 결과물의 회절 패턴을, (b)는 일반적인 ALD를 적용하여 형성한 박막의 회절 패턴을 촬영한 것이다.
도 7의 (a)를 보면, 회절 패턴은 링(Ring) 형상을 갖는다. 이는 박막의 입자가 빛을 모든 방향으로 산란시킬 때, 즉 입자가 비정질일때 나타나는 현상으로서, 본 발명의 일 실시예의 결과물이 비정질 상을 가짐을 보여준다.
(b)를 보면, 회절 패턴은 복수의 도트(Dot)를 포함한다. 이는 박막의 입자가 빛을 특정 방향으로 산란시킬 때, 즉 입자가 결정질일때 나타나는 현상으로서, 일반적인 ALD 방식의 경우, 결정질을 갖는 금속 산화막이 형성된다.
도 8은 본 발명의 일 실시예에 따른 고유전율 금속 산화막의 제조 방법의 결과물과 일반적인 ALD 방식을 비교한 그래프이다.
도 8은 본 발명의 일 실시예의 결과물과 ALD 방식으로 형성된 박막을 XRD(X-ray Diffraction) 분석한 결과이다.
(a)는 본 발명의 일 실시예의 결과물을, (b)는 일반적인 방식으로 형성된 박막을 나타낸다.
결정 구조를 갖는 박막을 XRD 분석하면, 적어도 하나의 피크가 관찰된다.
(a)의 분석 결과를 보면 결정 구조의 증거가 되는 피크가 검출되지 않고 있다. 즉 본 발명의 일 실시예의 결과물은 비정질 구조를 가짐을 확인할 수 있다.
(b)는 하나 이상의 피크(11, 12, 13, 14)를 포함한다. 즉, 일반적인 ALD 방식으로 형성한 금속 산화막은 결정질 구조를 가짐을 확인할 수 있다.
본 발명의 일 실시예에 따른 고유전율 금속 산화막의 제조 방법은 아래와 같은 공정 조건에서 수행될 수 있다.
일 실시예에서 챔버(CH)는 진공 상태로 유지되며, 챔버(CH) 압력은 0.1 torr 내지 10 torr 사이에서 조절될 수 있다.
일 실시예에서 챔버(CH) 내부의 온도는 100℃ 내지 400℃ 사이에서 조절될 수 있다.
이하에서는 본 발명의 일 실시예에 따른 금속 산화막을 포함하는 표시 소자에 대해 설명하기로 한다. 일 실시예에 따른 금속 산화막을 포함하는 표시 소자는 앞서 본 발명의 일 실시예에 따른 금속 산화막의 제조 방법에 의해 제조될 수 있다.
도 9는 본 발명의 일 실시예에 따른 표시 소자의 단면도이다.
도 9를 참조하면, 본 발명의 일 실시예에 따른 표시 소자는 기판(S), 기판(S) 상에 형성된 금속 산화막(220)을 포함한다.
일 실시예에서 금속 산화막(220)은 본 발명의 일 실시예에 따른 금속 산화막 제조 방법에 의해 형성된 박막일 수 있다.
일 실시예에서 금속 산화막(220)은 제1 두께(t1)를 가질 수 있다. 일 실시예에서 제1 두께(t1)는 20nm 이상 130nm 이하일 수 있다.
일 실시예에서 금속 산화막(220)은 전 영역에서 비정질 상일 수 있다.
일 실시예에서 금속 산화막(220)은 고유전율 금속 산화막일 수 있다. 이에 따라 금속 산화막(220)의 유전 상수(k)는 10 이상 50이하일 수 있다.
도 10 및 도 11은 본 발명의 다른 실시예에 따른 표시 소자의 단면도이다.
도 10 및 도 11을 참조하면, 다른 실시예에 따른 표시 소자는 제1 전극(E1), 제2 전극(E2) 및 제1 전극(E1)과 제2 전극(E2) 사이에 배치되는 금속 산화막을 포함하는 적어도 하나의 캐패시터를 포함할 수 있다. 일 실시예에서 표시 소자가 포함하는 캐패시터(Cst)는 스토리지 캐패시터일 수 있다.
일 실시예에서 표시 소자는 유기 발광 표시 장치일 수 있다.
이 경우, 기판(S) 상에는 버퍼층(BU)이 배치될 수 있다. 버퍼층(BU)은 기판(S)을 통한 외부로부터의 수분 및 산소의 침투를 방지할 수 있다. 또한, 버퍼층(BU)은 기판(S)의 표면을 평탄화할 수 있다. 버퍼층(BU)은 일 실시예로 질화 규소(SiNx)막, 산화 규소(SiO2)막 및 산질화규소(SiOxNy)막 중 어느 하나를 포함할 수 있다. 버퍼층(BU)은 기판(S)의 종류 또는 공정 조건 등에 따라 생략될 수도 있다.
반도체 패턴(ACT)을 포함하는 반도체층은 버퍼층(BU) 상에 배치될 수 있다. 반도체층에 대해 반도체 패턴(ACT)을 기준으로 설명하기로 한다. 반도체 패턴(ACT)은 일 실시예로, 다결정 실리콘, 단결정 실리콘, 저온 다결정 실리콘, 비정질 실리콘 및 산화물 반도체 중에서 선택되는 하나 또는 두 개 이상을 혼합하여 형성될 수 있다. 반도체 패턴(ACT)은 일 실시예로 불순물이 도핑되지 않은 채널 영역(ACTa), 불순물이 도핑된 소스 영역(ACTb) 및 드레인 영역(ACTc)을 포함할 수 있다. 소스 영역(ACTb)은 채널 영역(ACTa)의 일 측에 위치하며, 후술하는 소스 전극(SE)과 전기적으로 연결된다. 드레인 영역(ACTc)은 채널 영역(ACTa)의 타 측에 위치하며, 후술하는 드레인 전극(DE)과 전기적으로 연결된다.
게이트 절연막(GI)은 반도체 패턴(ACT)을 포함하는 반도체층 상에 배치될 수 있다. 게이트 절연막(GI)은 일 실시예로 게이트 절연층일 수 있다. 게이트 절연막(GI)은 일 실시예로 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 등의 무기 절연물질, BCB(BenzoCycloButene), 아크릴계 물질, 및 폴리이미드와 같은 유기 절연 물질로 이루어진 군에서 선택된 어느 하나 또는 하나 이상의 물질을 혼합하여 형성할 수 있다.
게이트 전극(GE)을 포함하는 게이트 도전체는 게이트 절연막(GI) 상에 배치될 수 있다. 게이트 전극(GE)은 스캔 라인(도시하지 않음)으로부터 연장될 수 있으며, 반도체 패턴(ACT)과 중첩될 수 있다. 게이트 도전체는 예컨대, 알루미늄 합금을 포함하는 알루미늄(Al) 계열의 금속, 은 합금을 포함하는 은(Ag) 계열의 금속, 구리 합금을 포함하는 구리(Cu)계열의 금속, 몰리브덴 합금을 포함하는 몰리브덴(Mo) 계열 금속, 크롬(Cr), 티탄(Ti), 및 탄탈륨(Ta) 중 어느 하나 이상을 포함할 수 있다.
제1 절연막(ILD1)은 게이트 전극(GE)을 포함하는 게이트 도전체 상에 배치될 수 있다. 일 실시예에서 제1 절연막(ILD1)은 고유전율 금속 산화막일 수 있다. 즉, 제1 절연막(ILD1)은 비정질 상일 수 있으며, 유전 상수(k)는 10 이상 50이하일 수 있다. 또한, 제1 절연막(ILD1)의 두께는 20nm 이상 130nm 이하일 수 있다.
일 실시예에서 제1 절연막(ILD1)은 지르코늄 옥사이드(ZrO2), 하프늄 옥사이드(HfO2) 및 티타늄 옥사이드(TiO2) 중 선택된 어느 하나를 포함할 수 있다.
소스 전극(SE) 및 드레인 전극(DE)을 포함하는 데이터 도전체는 제1 절연막(ILD1) 상에 배치될 수 있다. 데이터 도전체는 소스 전극(SE) 및 드레인 전극(DE)을 포함할 수 있다. 소스 전극(SE) 및 드레인 전극(DE)은 제1 절연막(ILD1) 상에 서로 이격되어 배치된다. 데이터 도전체는 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질으로 이루어진 군 중 선택된 하나 이상을 포함할 수 있다. 데이터 도전체는 일 실시예로 니켈(Ni), 코발트(Co), 티탄(Ti), 은(Ag), 구리(Cu), 몰리브덴(Mo), 알루미늄(Al), 베릴륨(Be), 니오브(Nb), 금(Au), 철(Fe), 셀렌(Se) 또는 탄탈륨(Ta) 등으로 이루어진 단일막 또는 다중막 구조를 가질 수 있다. 또한, 상기 금속에 티탄(Ti), 지르코늄(Zr), 텅스텐(W), 탄탈륨(Ta), 니오브(Nb), 백금(Pt), 하프늄(Hf), 산소(O) 및 질소(N)로 이루어진 군에서 선택된 하나 이상의 원소를 포함시켜 형성한 합금이 소스 전극(SE) 및 드레인 전극(DE)의 재료로서 이용될 수 있다.
전술한, 반도체 패턴(ACT), 게이트 전극(GE), 소스 전극(SE) 및 드레인 전극(DE)은 제2 스위칭 소자(TR2)를 구성한다. 도 10에서는 제2 스위칭 소자(TR2)가 탑 게이트 방식인 것으로 도시하였으나, 이에 제한되는 것은 아니다. 즉, 제2 스위칭 소자(TR2)는 바텀 게이트 방식으로 형성될 수도 있다.
제2 절연막(ILD2)은 데이터 도전체 상에 배치될 수 있다. 제2 절연막(ILD2)은 단차를 제거함에 따라, 후술하는 화소 전극(250) 및 유기 발광층(270)의 발광 효율을 높일 수 있다. 제2 절연막(ILD2)은 일 실시예로 유기 물질을 포함할 수 있다. 예를 들어, 제2 절연막(ILD2)은 폴리이미드(polyimide), 폴리아크릴(polyacryl) 및 폴리실록산(polysiloxane) 중 선택된 어느 하나 이상을 포함하여 이루어질 수 있다. 다른 실시예로, 제2 절연막(ILD2)은 무기 물질을 포함하여 구성되거나, 또는 무기 물질 및 유기 물질의 복합 형태로 구성될 수도 있다. 제2 절연막(ILD2)에는 드레인 전극(DE)의 적어도 일부를 노출시키는 제1 컨택홀(CNT1)이 형성될 수 있다.
화소 전극(250)은 제2 절연막(ILD2) 상에 배치될 수 있다. 화소 전극(250)은 제1 컨택홀(CNT1)에 의해 노출된 드레인 전극(DE)과 전기적으로 연결될 수 있다. 즉, 화소 전극(250)은 정공 주입 전극인 애노드(anode)일 수 있다. 화소 전극(250)이 애노드 전극인 경우, 화소 전극(250)은 정공 주입이 용이하도록 일함수가 높은 물질을 포함할 수 있다. 또한, 화소 전극(250)은 반사형 전극, 반투과형 전극 또는 투과형 전극일 수 있다. 화소 전극(250)은 일 실시예로 반사성 재료를 포함할 수 있다. 반사성 재료는 일 실시예로, 은(Ag), 마그네슘(Mg), 크롬(Cr), 금(Au), 백금(Pt), 니켈(Ni), 구리(Cu), 텅스텐(W), 알루미늄(Al), 알루미늄-리튬(Al-Li), 마그네슘-인듐(Mg-In) 및 마그네슘-은(Mg-Ag)으로 이루어진 군에서 선택된 하나 이상을 포함할 수 있다.
화소 전극(250)은 일 실시예로, 단일막으로 형성될 수 있으나, 이에 한정되는 것은 아니다. 즉, 화소 전극(250)은 2 이상의 물질이 적층된 다중막으로 형성될 수도 있다.
화소 전극(250)이 다중막으로 형성되는 경우, 화소 전극(250)은 일 실시예로, 반사막 및 상기 반사막 상에 배치되는 투명 또는 반투명 전극을 포함할 수 있다. 다른 실시예로, 화소 전극(250)은 반사막 및 상기 반사막 하부에 배치되는 투명 또는 반투명 전극을 포함할 수 있다. 예를 들면, 화소 전극(250)은 ITO/Ag/ITO의 3층 구조를 가질 수 있으나, 이에 한정되는 것은 아니다.
여기서, 투명 또는 반투명 전극은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(Zinc Oxide), In2O3(Indiu, Oxide), (IGO, Indium Gallium Oxide) 및 AZO(Aluminum Zinc Oxide)로 이루어진 군에서 선택된 하나 이상을 포함하여 이루어질 수 있다.
화소 정의막(PDL)은 화소 전극(250) 상에 배치될 수 있다. 화소 정의막(PDL)은 화소 전극(250)의 적어도 일부를 노출하는 개구부를 포함한다. 화소 정의막(PDL)은 유기 물질 또는 무기 물질을 포함할 수 있다. 일 실시예로, 화소 정의막(PDL)은 포토 레지스트, 폴리이미드계 수지, 아크릴계 수지, 실리콘 화합물, 폴리아크릴계 수지 등의 재료를 포함할 수 있다.
유기 발광층(270)은 화소 전극(250) 및 화소 정의막(PDL) 상에 배치될 수 있다. 보다 상세하게는, 유기 발광층(270)은 화소 전극(250) 중 화소 정의막(PDL)의 개구부를 통해 노출되는 영역 상에 배치될 수 있다. 유기 발광층(270)은 일 실시예로, 화소 정의막(PDL)의 측벽의 적어도 일부를 덮을 수 있다.
유기 발광층(270)은 일 실시예로 적색, 청색 및 녹색 중 하나의 색을 발광할 수 있다. 다른 실시예로, 유기 발광층(270)은 백색을 발광하거나, 또는 시안(cyan), 마젠타(magenta) 및 옐로우(yellow) 중 하나의 색을 발광할 수도 있다. 유기 발광층(270)이 백색을 발광하는 경우, 유기 발광층(270)은 백색 발광 재료를 포함하거나, 또는 적색 발광층, 녹색 발광층 및 청색 발광층이 적층된 형태를 가짐으로써 백색을 발광할 수도 있다.
공통 전극(280)은 유기 발광층(270) 및 화소 정의막(PDL) 상에 배치될 수 있다. 공통 전극(280)은 일 실시예로 유기 발광층(270) 및 화소 정의막(PDL) 상에 전면적으로 형성될 수 있다. 공통 전극(280)은 일 실시예로 캐소드(cathode) 전극일 수 있다. 공통 전극(280)은 일 실시예로 Li. Ca, Lif/Ca, LiF/Al, Al, Ag, Mg로 이루어진 군에서 선택된 어느 하나 이상을 포함할 수 있다. 또한, 공통 전극(280)은 일함수가 낮은 재료로 이루어질 수 있다. 공통 전극(280)은 일 실시예로 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(Zinc Oxide), In2O3(Indiu, Oxide), (IGO, Indium Gallium Oxide) 및 AZO(Aluminum Zinc Oxide)로 이루어진 군에서 선택된 어느 하나 이상을 포함하는 투명 또는 반투명 전극일 수 있다.
전술한, 화소 전극(250), 유기 발광층(270) 및 공통 전극(280)은 유기 발광 소자(OLED)를 구성할 수 있다. 다만, 이에 제한되는 것은 아니며, 유기 발광 소자(OLED)는 정공 주입층(HIL), 정공 수송층(HTL), 전자 수송층(ETL) 및 전자 주입층(EIL) 등을 더 포함하는 다층 구조일 수 있다.
일 실시예에서 기판(S)과 마주보는 대향 기판(290)이 배치될 수 있다. 대향 기판(290)은 별도의 실링(sealing) 부재를 통해 기판(S)과 결합될 수 있다. 대향 기판(290)은 일 실시예로 투명 절연 기판일 수 있다. 대향 기판(290)이 투명 절연 기판인 경우, 투명 절연 기판은 유리 기판, 석영 기판, 투명 수지 기판 등일 수 있다.
다른 실시예에서 공통 전극(280) 상에는 대향 기판(290) 대신 봉지막(도시하지 않음)이 배치될 수 있다. 봉지막은 적어도 하나의 무기막 및/또는 적어도 하나의 유기막을 포함할 수 있다.
도 11을 참조하면, 제1 절연막(ILD1)을 사이에 두고, 제1 전극(E1)과 제2 전극(E2)이 배치될 수 있다.
일 실시예에서 제1 전극(E1), 제2 전극(E2) 및 제1 절연막(ILD1)은 스토리지 캐패시터(Cst)를 이룰 수 있다. 즉, 제1 절연막(ILD1)은 스토리지 캐패시터(Cst)의 유전체일 수 있다.
일 실시예에서 제1 전극(E1)은 게이트 전극(GE)과 동일층에 배치되고, 제2 전극(E2)은 소스 전극(SE) 또는 드레인 전극(DE)과 동일층에 배치될 수 있다. 본 명세서에서 “동일층에 배치된다” 함은 동일한 공정에서 동시에 형성되며, 이에 따라 동일한 물질로 이루어진다는 것을 의미할 수 있다.
일 실시예에서 제1 절연막(ILD1)의 두께는 100nm 내지 110nm일 수 있다.
본 발명의 몇몇 실시예에 따른 금속 산화막은 누설 전류가 매우 작다. 따라서, 이를 적용하면 우수한 전기적 특성을 갖는 캐패시터를 구현할 수 있게 된다.
도 12는 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다.
도 12를 참조하면, 제1 전극(E1)과 제2 전극(E2)이 제3 절연막(ILD3)을 사이에 두고 배치되는 점이 도 11과 다른 점이다.
일 실시예에서 제1 전극(E1), 제2 전극(E3) 및 제3 절연막(ILD3)은 프로그램 캐패시터(Cpr)를 이룰 수 있다. 즉, 제3 절연막(ILD3)은 프로그램 캐패시터(Cpr)의 유전체일 수 있다.
이 경우, 제3 절연막(ILD3)은 고유전율 금속 산화막일 수 있다. 즉, 제3 절연막(ILD3)은 비정질 상일 수 있으며, 유전 상수(k)는 10 이상 50이하일 수 있다. 또한, 제3 절연막(ILD3)의 두께는 90nm 내지 130nm 일 수 있다.
일 실시예에서 제3 절연막(ILD3)은 지르코늄 옥사이드(ZrO2), 하프늄 옥사이드(HfO2) 및 티타늄 옥사이드(TiO2) 중 선택된 어느 하나를 포함할 수 있다.
도 13은 본 발명의 다른 실시예에 따른 표시 장치의 부분 단면도이다.
도 13을 참조하면, 제1 절연막(ILD1_1)은 제1 서브막(511) 및 제2 서브막(512)의 적층체일 수 있다.
일 실시예에서 제1 서브막(511)은 금속 산화막일 수 있다. 이 경우, 제1 서브막(511)은 비정질 상을 가질 수 있다. 또한, 제1 서브막(511)의 유전 상수(k)는 10이상 50이하일 수 있다.
일 실시예에서 제1 서브막(511)은 지르코늄 옥사이드(ZrO2), 하프늄 옥사이드(HfO2) 및 티타늄 옥사이드(TiO2) 중 선택된 어느 하나를 포함할 수 있다.
일 실시예에서 제1 서브막(511)의 두께는 60nm 내지 80nm일 수 있다.
제1 서브막(511) 상에는 제2 서브막(512)이 배치될 수 있다. 일 실시예에서 제2 서브막(512)은 질화 규소(SiNx)막, 산화 규소(SiO2)막 및 산질화규소(SiOxNy)막 중 어느 하나를 포함할 수 있다.
일 실시예에서 제2 서브막(512)의 두께는 30nm 내지 50nm일 수 있다.
앞서 설명한 바와 같이 제1 절연막(ILD1)은 캐패시터의 유전체일 수 있다. 캐패시터의 유전체가 금속 산화막과 규소를 포함하는 절연막의 적층체인 경우, 전기적 특성을 안정적으로 유지할 수 있다.
도 13은 제1 절연막(ILD1_1)이 제1 서브막(511) 및 제2 서브막(512)을 포함할 수 있음을 예시하였지만, 이에 제한되는 것은 아니다.
다른 실시예에서 도 12의 제3 절연막(ILD3)이 도 13에서 설명한 구조를 가질 수도 있다.
이상에서 본 발명의 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
S:기판;
SH:샤워 헤드
300: 서셉터
800: 반응 가스
700: 금속 전구체
501: 제1 금속 전구체막
502: 제1 서브 금속 산화막
503: 제2 금속 전구체막

Claims (20)

  1. 챔버 내에 반응 가스 및 금속 전구체를 주입하는 단계;
    플라즈마 오프 상태에서 기판 상에 제1 금속 전구체막을 형성하는 단계;
    상기 제1 금속 전구체막을 형성하는 단계 후에 퍼징 공정의 개재없이 플라즈마 온 상태에서 제1 금속 전구체막을 산화시켜 제1 서브 금속 산화막을 형성하는 단계; 및
    플라즈마 오프 상태에서 제1 서브 금속 산화막 상에 제2 금속 전구체막을 형성하는 단계;를 포함하되,
    상기 각 단계의 결과물인 금속 산화막은 비정질 상을 갖고, 상기 금속 산화막의 두께는 20nm 내지 130 nm이며, 상기 금속 산화막의 유전 상수는 10 이상 50이하이고,
    상기 플라즈마 오프 상태에서 제1 서브 금속 산화막 상에 제2 금속 전구체막을 형성하는 단계는 상기 플라즈마 온 상태에서 샤워 헤드와 서셉터 사이에 플라즈마 영역이 제공되도록 상기 샤워 헤드에 전원을 공급하는 단계를 포함하고,
    상기 제1 금속 전구체막을 형성하는 전체의 단계, 상기 제1 서브 금속 산화막을 형성하는 전체의 단계 및 상기 제2 금속 전구체막을 형성하는 전체의 단계 동안, 상기 반응 가스와 상기 금속 전구체가 상기 챔버 내부에 연속적으로 주입되는 금속 산화막의 제조 방법.
  2. 제1항에 있어서,
    상기 금속 전구체는 지르코늄 계열, 하프늄 계열 및 티타늄 계열 중 선택된 어느 하나를 포함하는 금속 산화막의 제조 방법.
  3. 제2항에 있어서,
    상기 금속 전구체는 Zr(N(CH3)2(C2H5))3, Zr(N(CH3)C2H5)4, Zr(OC(CH3)3)4, Ti(N(CH3)2(C2H5)), Hf(N(CH3)3(C2H5))3, Hf(N(CH3)C2H5))4 및 Hf(OC(CH3)3)4로 이루어진 군에서 선택된 어느 하나를 포함하는 금속 산화막의 제조 방법.
  4. 제2항에 있어서,
    상기 금속 산화막은 지르코늄 옥사이드, 하프늄 옥사이드 및 티타늄 옥사이드 중 선택된 어느 하나를 포함하는 금속 산화막의 제조 방법.
  5. 제1항에 있어서,
    플라즈마 온 상태에서 상기 제2 금속 전구체막을 산화시켜, 제2 서브 금속 산화막을 형성하는 단계를 더 포함하는 금속 산화막의 제조 방법.
  6. 제1항에 있어서,
    상기 플라즈마 온 상태에서 제1 금속 전구체막을 산화시켜 제1 서브 금속 산화막을 형성하는 단계; 및
    상기 플라즈마 오프 상태에서 제1 서브 금속 산화막 상에 제2 금속 전구체막을 형성하는 단계는 한 번 이상 반복하여 수행되는 금속 산화막의 제조 방법.
  7. 제1항에 있어서,
    상기 챔버 내부의 압력은 0.1 torr 내지 10torr 인 금속 산화막의 제조 방법.
  8. 제1항에 있어서,
    상기 챔버 내부의 온도는 100 내지 400 인 금속 산화막의 제조 방법.
  9. 제1항에 있어서,
    상기 챔버 내에 반응 가스 및 금속 전구체를 주입하는 단계는 상기 금속 전구체와 함께 이송 가스를 주입하는 단계를 포함하는 금속 산화막의 제조 방법.
  10. 제1항에 있어서,
    상기 플라즈마 온 상태의 시간 간격과 상기 플라즈마 오프 상태의 시간 간격은 동일한 금속 산화막의 제조 방법.
  11. 제1항에 있어서,
    상기 플라즈마 온 상태의 시간 간격과 상기 플라즈마 오프 상태의 시간 간격의 비는 1:2, 1:3, 1:4 및 1:5에서 선택된 어느 하나인 금속 산화막의 제조 방법.
  12. 기판;
    상기 기판 상에 형성된 금속 산화막을 포함하되,
    상기 금속 산화막은 비정질 상을 갖고,
    상기 금속 산화막의 두께는 20nm 내지 130 nm이며, 상기 금속 산화막의 유전 상수는 10 이상 50이하이고,
    상기 금속 산화막은 제1 서브 금속 산화막 및 상기 제1 서브 금속 산화막의 일면 상에 적층된 제2 서브 금속 산화막을 포함하며,
    상기 제2 서브 금속 산화막은 상기 제1 서브 금속 산화막의 일면 상에서 불연속적으로 배치되는 표시 소자.
  13. 제12항에 있어서,
    상기 금속 산화막을 사이에 두고 배치되는 제1 전극 및 제2 전극을 더 포함하고, 상기 제1 전극, 상기 제2 전극 및 상기 금속 산화막은 캐패시터를 이루는 표시 소자.
  14. 제13항에 있어서,
    상기 금속 산화막의 두께는 90nm 내지 130nm인 표시 소자.
  15. 제13항에 있어서,
    상기 제2 전극과 상기 금속 산화막 사이에 배치되는 절연막을 더 포함하는 표시 소자.
  16. 제15항에 있어서,
    상기 절연막은 산화 규소, 질화 규소 및 산질화 규소 중 선택된 어느 하나 이상을 포함하는 표시 소자.
  17. 제16항에 있어서,
    상기 금속 산화막의 두께는 60nm 내지 80nm 인 표시 소자.
  18. 제17항에 있어서,
    상기 절연막의 두께는 30nm 내지 50nm인 표시 소자.
  19. 제12항에 있어서,
    상기 금속 산화막은 지르코늄 옥사이드, 하프늄 옥사이드 및 티타늄 옥사이드 중 선택된 어느 하나를 포함하는 표시 소자.
  20. 제12항에 있어서,
    상기 금속 산화막 상에 배치되는 투명 전극, 상기 투명 전극 상에 배치되는 유기 발광층 및 상기 유기 발광층 상에 배치되는 공통 전극을 더 포함하는 표시 소자.
KR1020170133462A 2017-10-13 2017-10-13 금속 산화막의 제조 방법 및 금속 산화막을 포함하는 표시 소자 KR102470206B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020170133462A KR102470206B1 (ko) 2017-10-13 2017-10-13 금속 산화막의 제조 방법 및 금속 산화막을 포함하는 표시 소자
US16/132,031 US11362162B2 (en) 2017-10-13 2018-09-14 Method of manufacturing metal oxide film and display device including metal oxide film
CN201811172480.4A CN109666920A (zh) 2017-10-13 2018-10-09 制造金属氧化物膜的方法和包括金属氧化物膜的显示装置
JP2018192255A JP7228359B2 (ja) 2017-10-13 2018-10-11 金属酸化膜の製造方法及び装置並びに金属酸化膜を含む表示素子
TW107136098A TWI800540B (zh) 2017-10-13 2018-10-12 製造金屬氧化膜之方法、用於製造金屬氧化膜之設備及具有金屬氧化膜之顯示裝置
US17/725,012 US20220246708A1 (en) 2017-10-13 2022-04-20 Method of manufacturing metal oxide film and display device including metal oxide film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170133462A KR102470206B1 (ko) 2017-10-13 2017-10-13 금속 산화막의 제조 방법 및 금속 산화막을 포함하는 표시 소자

Publications (2)

Publication Number Publication Date
KR20190042128A KR20190042128A (ko) 2019-04-24
KR102470206B1 true KR102470206B1 (ko) 2022-11-23

Family

ID=66096635

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170133462A KR102470206B1 (ko) 2017-10-13 2017-10-13 금속 산화막의 제조 방법 및 금속 산화막을 포함하는 표시 소자

Country Status (5)

Country Link
US (2) US11362162B2 (ko)
JP (1) JP7228359B2 (ko)
KR (1) KR102470206B1 (ko)
CN (1) CN109666920A (ko)
TW (1) TWI800540B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230066333A (ko) * 2020-09-15 2023-05-15 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법
KR20220038918A (ko) * 2020-09-21 2022-03-29 삼성전자주식회사 커패시터 및 이를 포함하는 디램 소자
US12180586B2 (en) * 2021-08-13 2024-12-31 NanoMaster, Inc. Apparatus and methods for roll-to-roll (R2R) plasma enhanced/activated atomic layer deposition (PEALD/PAALD)
KR20230033137A (ko) * 2021-08-27 2023-03-08 삼성디스플레이 주식회사 발광 표시 장치 및 이의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100644410B1 (ko) * 2005-08-05 2006-11-10 삼성전자주식회사 금속 산화막의 형성 방법 및 이를 이용한 반도체커패시터의 제조 방법
US20110207283A1 (en) * 2010-02-22 2011-08-25 Suvi Haukka High temperature atomic layer deposition of dielectric oxides

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5968379A (en) * 1995-07-14 1999-10-19 Applied Materials, Inc. High temperature ceramic heater assembly with RF capability and related methods
US5846332A (en) * 1996-07-12 1998-12-08 Applied Materials, Inc. Thermally floating pedestal collar in a chemical vapor deposition chamber
US6189482B1 (en) * 1997-02-12 2001-02-20 Applied Materials, Inc. High temperature, high flow rate chemical vapor deposition apparatus and related methods
US5983906A (en) * 1997-01-24 1999-11-16 Applied Materials, Inc. Methods and apparatus for a cleaning process in a high temperature, corrosive, plasma environment
US6063441A (en) * 1997-12-02 2000-05-16 Applied Materials, Inc. Processing chamber and method for confining plasma
US6033584A (en) * 1997-12-22 2000-03-07 Advanced Micro Devices, Inc. Process for reducing copper oxide during integrated circuit fabrication
JP4147608B2 (ja) * 1998-03-06 2008-09-10 東京エレクトロン株式会社 熱処理装置
US6204203B1 (en) 1998-10-14 2001-03-20 Applied Materials, Inc. Post deposition treatment of dielectric films for interface control
US6402847B1 (en) * 1998-11-27 2002-06-11 Kabushiki Kaisha Toshiba Dry processing apparatus and dry processing method
KR100328820B1 (ko) * 1999-02-25 2002-03-14 박종섭 화학기상증착 장비의 가스분사장치
KR100273473B1 (ko) 1999-04-06 2000-11-15 이경수 박막 형성 방법
US6290491B1 (en) * 2000-06-29 2001-09-18 Motorola, Inc. Method for heating a semiconductor wafer in a process chamber by a shower head, and process chamber
US6453842B1 (en) * 2000-08-11 2002-09-24 Applied Materials Inc. Externally excited torroidal plasma source using a gas distribution plate
US6689220B1 (en) * 2000-11-22 2004-02-10 Simplus Systems Corporation Plasma enhanced pulsed layer deposition
KR101153978B1 (ko) 2002-03-26 2012-06-14 카부시키카이샤 시.브이.리서어치 비결정질 금속 산화막의 제조 방법 및 비결정질 금속산화막을 가지는 커패시턴스 소자와 반도체 장치를제조하는 방법
JP2003282722A (ja) 2002-03-26 2003-10-03 Sony Corp アモルファス金属酸化膜を有する容量素子および半導体装置の各製造方法
US7208389B1 (en) 2003-03-31 2007-04-24 Novellus Systems, Inc. Method of porogen removal from porous low-k films using UV radiation
KR100584996B1 (ko) 2003-11-22 2006-05-29 주식회사 하이닉스반도체 산화하프늄과 산화알루미늄이 혼합된 유전막을 갖는캐패시터 및 그 제조 방법
US7049247B2 (en) 2004-05-03 2006-05-23 International Business Machines Corporation Method for fabricating an ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device made
US20060019033A1 (en) * 2004-05-21 2006-01-26 Applied Materials, Inc. Plasma treatment of hafnium-containing materials
KR100693890B1 (ko) * 2005-04-21 2007-03-12 삼성전자주식회사 반응 장벽막을 갖는 반도체 장치의 제조 방법
KR100634241B1 (ko) 2005-05-30 2006-10-13 삼성전자주식회사 반도체 커패시터 및 그 제조 방법
EP1899498B1 (en) 2005-06-29 2014-05-21 TEL Solar AG Method for manufacturing flat substrates
US8257790B2 (en) * 2006-02-24 2012-09-04 Tokyo Electron Limited Ti-containing film formation method and storage medium
US8025932B2 (en) 2007-02-21 2011-09-27 Colorado School Of Mines Self-limiting thin film synthesis achieved by pulsed plasma-enhanced chemical vapor deposition
KR100866305B1 (ko) 2007-04-11 2008-10-31 한국과학기술원 고유전율 금속산화막, 그의 제조방법 및 이를 포함하는소자
US8383525B2 (en) * 2008-04-25 2013-02-26 Asm America, Inc. Plasma-enhanced deposition process for forming a metal oxide thin film and related structures
US10378106B2 (en) * 2008-11-14 2019-08-13 Asm Ip Holding B.V. Method of forming insulation film by modified PEALD
JP2010192294A (ja) 2009-02-19 2010-09-02 Tokyo Institute Of Technology 透明導電膜の製造方法、透明導電膜およびデバイス
CN102034686B (zh) 2009-09-27 2012-02-29 无锡华润上华半导体有限公司 电容器及其形成方法
US20110256734A1 (en) 2010-04-15 2011-10-20 Hausmann Dennis M Silicon nitride films and methods
US9076646B2 (en) * 2010-04-15 2015-07-07 Lam Research Corporation Plasma enhanced atomic layer deposition with pulsed plasma exposure
KR20120051820A (ko) 2010-11-15 2012-05-23 삼성전자주식회사 커패시터, 그 형성 방법, 이를 포함하는 반도체 소자 및 그 제조 방법
WO2012081591A1 (en) * 2010-12-17 2012-06-21 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device
KR101975071B1 (ko) * 2011-09-23 2019-05-03 노벨러스 시스템즈, 인코포레이티드 플라즈마 활성화된 컨포멀 유전체 막 증착
TWI672981B (zh) * 2011-10-05 2019-09-21 美商應用材料股份有限公司 對稱電漿處理腔室
CN105779940A (zh) 2012-11-08 2016-07-20 株式会社半导体能源研究所 金属氧化物膜及金属氧化物膜的形成方法
KR20150039015A (ko) * 2013-10-01 2015-04-09 삼성디스플레이 주식회사 커패시터, 이를 포함하는 화소 소자 및 커패시터 제조 방법
US20150247238A1 (en) * 2014-03-03 2015-09-03 Lam Research Corporation Rf cycle purging to reduce surface roughness in metal oxide and metal nitride films
US9478411B2 (en) * 2014-08-20 2016-10-25 Lam Research Corporation Method to tune TiOx stoichiometry using atomic layer deposited Ti film to minimize contact resistance for TiOx/Ti based MIS contact scheme for CMOS
US9478438B2 (en) * 2014-08-20 2016-10-25 Lam Research Corporation Method and apparatus to deposit pure titanium thin film at low temperature using titanium tetraiodide precursor
US9627221B1 (en) * 2015-12-28 2017-04-18 Asm Ip Holding B.V. Continuous process incorporating atomic layer etching
KR102330098B1 (ko) * 2017-04-24 2021-11-23 주성엔지니어링(주) 기판 처리 장치
KR102417931B1 (ko) * 2017-05-30 2022-07-06 에이에스엠 아이피 홀딩 비.브이. 기판 지지 장치 및 이를 포함하는 기판 처리 장치
US11600530B2 (en) * 2018-07-31 2023-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US10734219B2 (en) * 2018-09-26 2020-08-04 Asm Ip Holdings B.V. Plasma film forming method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100644410B1 (ko) * 2005-08-05 2006-11-10 삼성전자주식회사 금속 산화막의 형성 방법 및 이를 이용한 반도체커패시터의 제조 방법
US20110207283A1 (en) * 2010-02-22 2011-08-25 Suvi Haukka High temperature atomic layer deposition of dielectric oxides

Also Published As

Publication number Publication date
US20220246708A1 (en) 2022-08-04
JP2019075561A (ja) 2019-05-16
TWI800540B (zh) 2023-05-01
US20190115409A1 (en) 2019-04-18
CN109666920A (zh) 2019-04-23
TW201929291A (zh) 2019-07-16
US11362162B2 (en) 2022-06-14
JP7228359B2 (ja) 2023-02-24
KR20190042128A (ko) 2019-04-24

Similar Documents

Publication Publication Date Title
KR102356813B1 (ko) 박막 트랜지스터 및 박막 트랜지스터를 포함하는 표시장치
US20220246708A1 (en) Method of manufacturing metal oxide film and display device including metal oxide film
US7786494B2 (en) Thin film transistor, method of manufacturing the same, organic light emitting display apparatus comprising the thin film transistor, and method of manufacturing the same
US8975636B2 (en) Organic light emitting display device having reflection structure and method of manufacturing organic light emitting display device having reflection structure
TWI413256B (zh) 薄膜電晶體，其製造方法，具有該薄膜電晶體之液晶顯示器面板及具有該薄膜電晶體之電激發光顯示器面板
US9312279B2 (en) Thin film transistor array substrate, method of manufacturing the same, and display apparatus including the same
US20170330923A1 (en) Transparent display device and method of manufacturing a transparent display device
US10068923B2 (en) Transparent display device and method of manufacturing the same
CN103299712B (zh) 被成膜基板和有机el显示装置
US20130001601A1 (en) Organic light emitting display device and method of manufacturing organic light emitting display device
US10741623B2 (en) OLED device with lowered carrier-transporting capability and method for manufacturing the same
JP2022028039A (ja) マスクアセンブリー及びその製造方法
KR20120107331A (ko) 유기 발광 표시 장치의 제조 방법 및 그 방법에 의해 제조된 유기 발광 표시 장치
US20130001565A1 (en) Display devices and methods of manufacturing display devices
US20190245016A1 (en) Display apparatus and method of manufacturing the same
US9803279B2 (en) Apparatus and method for manufacturing display apparatus
JP2022077412A (ja) 薄膜トランジスタ回路
JP2022077413A (ja) 酸化物半導体薄膜トランジスタ
EP2876701A1 (en) Method for manufacturing organic light emitting diode display device
KR100659056B1 (ko) 박막 트랜지스터, 및 이를 구비한 평판 표시장치
US9196834B2 (en) Method of manufacturing an organic light emitting structure and method of manufacturing an organic light emitting display device
CN119073011A (zh) 制造晶体管的方法
KR20060135256A (ko) 평판 표시장치 및 그 제조 방법
KR20140105234A (ko) 실리콘 반도체 소자, 이를 이용한 유기 발광 다이오드 및 그 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20171013

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20200923

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20171013

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20211018

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20220425

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20211018

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20220425

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20211217

Comment text: Amendment to Specification, etc.

PX0701 Decision of registration after re-examination

Patent event date: 20220825

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20220725

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20220425

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20211217

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20221118

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20221118

End annual number: 3

Start annual number: 1

PG1601 Publication of registration